



INF01175 Sistemas Digitais para Computadores A

Projeto PC-PO/HLS

Operações com Matrizes 2x2

Pedro Lubaszewski Lima (00341810) Turma U

26 de agosto de 2024



Sumário

- Enunciado do Problema
- Resolução PC-PO
 - Validações da Solução
- Resolução HLS
 - Programa em C
 - Solução Básica com HLS
 - Primeira Solução Otimizada com HLS
 - Segunda Solução Otimizada com HLS

Sumário

- Enunciado do Problema
- Resolução PC-PC
 - Validações da Solução
- Resolução HLS
 - Programa em C
 - Solução Básica com HLS
 - Primeira Solução Otimizada com HLS
 - Segunda Solução Otimizada com HLS

Enunciado do Problema

Objetivo

Projetar e descrever em VHDL um circuito que multiplique duas matrizes, some com uma terceira matriz e filtre a matriz resultado de acordo com a definição do cálculo abaixo. Além disso, comparar a construção manual com a solução HLS do Xilinx Vitis HLS.

Enunciado do Problema

Objetivo

Projetar e descrever em VHDL um circuito que multiplique duas matrizes, some com uma terceira matriz e filtre a matriz resultado de acordo com a definição do cálculo abaixo. Além disso, comparar a construção manual com a solução HLS do Xilinx Vitis HLS.

Função da Saída do Sistema $(R_{2\times 2})$

Dadas as matrizes $A_{2\times 2}$, $B_{2\times 2}$ e $C_{2\times 2}$ tais que a_{ij} , b_{ij} , $c_{ij} \in \mathbb{N}$ e $a_{ij} < 255$, $b_{ij} < 255$, $c_{ij} < 65535$, $\forall i, j \in \{1,2\}$, e $F(M_{2\times 2}) = Q_{2\times 2}$ tal que

$$q_{ij} = egin{cases} m_{ij} & ext{se } 0 < m_{ij} \leqslant 128 \ 128 & ext{se } m_{ij} > 128 \end{cases}$$
 , $orall i$, $j \in \{1,2\}$, então

$$R = F[(A \times B) + C]$$

Sumário

- Enunciado do Problema
- Resolução PC-PO
 - Validações da Solução
- Resolução HLS
 - Programa em C
 - Solução Básica com HLS
 - Primeira Solução Otimizada com HLS
 - Segunda Solução Otimizada com HLS

Fluxograma ASM

Propostas de Testes

Para testar a solução, foram criadas as seguintes entradas:

$$\bullet \ A = \begin{bmatrix} 1 & 2 \\ 3 & 4 \end{bmatrix};$$

$$\bullet \ B = \begin{bmatrix} 4 & 3 \\ 2 & 1 \end{bmatrix};$$

$$\bullet \ B_{NULL} = \begin{bmatrix} 0 & 0 \\ 0 & 0 \end{bmatrix};$$

$$C = \begin{bmatrix} 121 & 10 \\ 50 & 3 \end{bmatrix}.$$

Propostas de Testes

Para testar a solução, foram criadas as seguintes entradas:

$$\bullet \ A = \begin{bmatrix} 1 & 2 \\ 3 & 4 \end{bmatrix};$$

$$\bullet \ B = \begin{bmatrix} 4 & 3 \\ 2 & 1 \end{bmatrix};$$

$$\bullet \ B_{NULL} = \begin{bmatrix} 0 & 0 \\ 0 & 0 \end{bmatrix};$$

$$C = \begin{bmatrix} 121 & 10 \\ 50 & 3 \end{bmatrix}.$$

Esperando as seguintes saídas:

•
$$R_1 = \begin{vmatrix} 128 & 15 \\ 70 & 16 \end{vmatrix}$$
, com A , B e C como entradas;

•
$$R_2 = \begin{bmatrix} 121 & 10 \\ 50 & 3 \end{bmatrix}$$
, com A , B_{NULL} e C como entradas.



Simulação para Validação de R₁




Figura 1: Forma de Onda Funcional com entradas A, B e C

Simulação para Validação de R₁

Como a saída doutr = [128, 15, 70, 16], no modo da memória read first, então foi validado que $R_1 = \begin{bmatrix} 128 & 15 \\ 70 & 16 \end{bmatrix}$.




Figura 1: Forma de Onda Funcional com entradas A, B e C

Simulação para Validação de R₂




Figura 2: Forma de Onda Funcional com entradas A, B_{NULL} e C

Simulação para Validação de R₂

Como a saída $doutr = \begin{bmatrix} 121, 10, 50, 3 \end{bmatrix}$, no modo da memória read first, então foi validado que $R_2 = \begin{bmatrix} 121 & 10 \\ 50 & 3 \end{bmatrix}$.




Figura 2: Forma de Onda Funcional com entradas A, B_{NULL} e C

Sumário

- Enunciado do Problema
- Resolução PC-PO
 - Validações da Solução
- Resolução HLS
 - Programa em C
 - Solução Básica com HLS
 - Primeira Solução Otimizada com HLS
 - Segunda Solução Otimizada com HLS

Algoritmo em C

```
#ifndef __MATRIXOP_H__
     #define __MATRIXOP_H__
4
     #include < cmath >
     using namespace std;
6
7
     #define MATRIX_A_ROWS 2
     #define MATRIX_A_COLUMNS 2
     #define MATRIX_B_ROWS 2
10
     #define MATRIX_B_COLUMNS 2
11
12
     typedef unsigned char matrix_a_t; // 8 bits
13
     typedef unsigned char matrix_b_t: // 8 bits
     typedef unsigned short matrix_c_t; // 16 bits
14
15
     typedef unsigned char result_t; // 8 bits
16
17
     void calculate_matrix (
18
          matrix_a_t a[MATRIX_A_ROWS][MATRIX_A_COLUMNS],
          matrix_b_t b[MATRIX_B_ROWS][MATRIX_B_COLUMNS].
19
          matrix_c_t c[MATRIX_A_ROWS][MATRIX_B_COLUMNS],
20
21
           result_t result [MATRIX_A_ROWS][MATRIX_B_COLUMNS]);
22
23
     #endif
```

Código 1: Header de matrix_operations.cpp

Algoritmo em C

```
#include "matrix_operations.h"
     void calculate_matrix (
           matrix_a_t a[MATRIX_A_ROWS][MATRIX_A_COLUMNS],
           matrix_b_t b[MATRIX_B_ROWS][MATRIX_B_COLUMNS],
           matrix_c_t c[MATRIX_A_ROWS][MATRIX_B_COLUMNS].
           result_t result [MATRIX_A_ROWS][MATRIX_B_COLUMNS])
 8
 9
        matrix_c_t intermediate;
10
11
        for (int i = 0; i < MATRIX_A_ROWS; i++)
12
13
           for (int i = 0: i < MATRIX_B_COLUMNS: i++)
14
15
              intermediate = 0;
16
17
              for (int k = 0: k < MATRIX_B_ROWS: k++)
18
                 intermediate += a[i][k] * b[k][i];
19
20
              intermediate += c[i][j];
21
22
              if (intermediate > 128)
23
                 intermediate = 128:
24
25
              result [i][i] = result_t (intermediate);
26
27
28
```

Código 2: Implementação de matrix_operations.h

Síntese da Solução Básica com HLS

Como solução básica, não se utilizou nenhuma otimização.

Síntese da Solução Básica com HLS

Como solução básica, não se utilizou **nenhuma otimização**.




Figura 3: Resultado da Síntese Básica com HLS

Interface da Solução Básica com HLS




Figura 4: Interface da Solução Básica com HLS

Interface da Solução Básica com HLS

Percebe-se um total de **12 IOBs**, totalizando **68 bits** de interface de dados.

```
calculate matrix.vhd
 2 -- Generated by Vitis HLS v2023.2.2
 3 -- Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
 4 -- Copyright 2022-2024 Advanced Micro Devices, Inc. All Rights Reserved.
 7 library IEEE;
 8 use IEEE.std logic 1164.all;
 9 use IEEE.numeric_std.all;
11 entity calculate matrix is
12 port (
      ap clk : IN STD LOGIC;
      ap rst : IN STD LOGIC:
      ap start : IN STD_LOGIC;
      ap done : OUT STD LOGIC:
      ap_idle : OUT STD_LOGIC;
      ap ready : OUT STD LOGIC;
      a_address0 : OUT STD_LOGIC_VECTOR (1 downto 0);
      a ce0 : OUT STD_LOGIC;
      a q0 : IN STD LOGIC VECTOR (7 downto 0);
      a_address1 : OUT STD_LOGIC_VECTOR (1 downto 0):
      a ce1 : OUT STD_LOGIC;
24
      a g1 : IN STD LOGIC VECTOR (7 downto 0):
      b_address0 : OUT STD_LOGIC_VECTOR (1 downto 0):
      b ce0 : OUT STD LOGIC;
      b g8 : IN STD LOGIC VECTOR (7 downto 8):
      b address1 : OUT STD_LOGIC_VECTOR (1 downto 0);
28
      b ce1 : OUT STD LOGIC;
      b_q1 : IN STD_LOGIC_VECTOR (7 downto 0);
      c address0 : OUT STD LOGIC VECTOR (1 downto 0);
      c ce0 : OUT STD LOGIC:
33
      c_q0 : IN STD_LOGIC_VECTOR (15 downto 0);
      result address0 : OUT STD LOGIC VECTOR (1 downto 0);
      result_ce0 : OUT STD_LOGIC;
      result we0 : OUT STD_LOGIC;
37
      result d0 : OUT STD LOGIC VECTOR (7 downto 0) );
38 end:
```

Figura 4: Interface da Solução Básica com HLS

Síntese da Primeira Solução Otimizada com HLS

Como primeira solução otimizada, utilizou-se loop unroll em cada um dos *loops* da aplicação, buscando aumentar o paralelismo da solução.

Síntese da Primeira Solução Otimizada com HLS

Como primeira solução otimizada, utilizou-se **loop unroll** em cada um dos *loops* da aplicação, buscando aumentar o paralelismo da solução.




Figura 5: Resultado da Síntese da Solução Otimizada 1 com HLS

Interface da Primeira Solução Otimizada com HLS




Figura 6: Interface da Solução Otimizada 1 com HLS

Interface da Primeira Solução Otimizada com HLS

Percebe-se um total de **16 IOBs**, totalizando **96 bits** de interface de dados.




Figura 6: Interface da Solução Otimizada 1 com HLS

Síntese da Segunda Solução Otimizada com HLS

Além das otimizações da versão anterior (loop unroll), acrescentou-se array partitioning com dimensão zero em todas as entradas e saídas do sistema. Isso foi feito em busca do maior nível de paralelismo possível para este circuito.

Síntese da Segunda Solução Otimizada com HLS

Além das otimizações da versão anterior (loop unroll), acrescentou-se array partitioning com dimensão zero em todas as entradas e saídas do sistema. Isso foi feito em busca do maior nível de paralelismo possível para este circuito.




Figura 7: Resultado da Síntese da Solução Otimizada 2 com HLS

Interface da Segunda Solução Otimizada com HLS




Figura 8: Interface da Solução Otimizada 2 com HLS

Interface da Segunda Solução Otimizada com HLS

Percebe-se um total de **16 IOBs**, totalizando **160 bits** de interface de dados.




Figura 8: Interface da Solução Otimizada 2 com HLS

Projeto PC-PO/HLS

Pedro Lubaszewski Lima

26 de agosto de 2024

Obrigado pela atenção! Alguma dúvida?