2026 全国大学生嵌入式芯片与系统设计竞赛

FPGA 创新设计赛道 • AMD 自主选题初级组

无人机高光谱张量农情分析系统

设计报告

基于 Zynq UltraScale+ 的无人机高光谱张量 Transformer 边缘分类与农情分析系统

团队：光谱拾穗 / Gleaners

平台：ALINX AXU5EV-E

计算路径：K7 • W16A18 • ABI4 • 串行整网

报告日期：2026-11-01

证据截止：2026-10-26

阅读入口：架构与接口 → 正确性与性能 → 优化取舍 → 协作与技能 → 复现步骤

摘要与报告范围

本作品面向无人机高光谱农情数据的边缘分类与地面分析，采用 ALINX AXU5EV-E 平台，将张量 Transformer 的主要编码与分类计算部署到可编程逻辑，在处理器侧完成输入准备、任务调度和外设交互，并通过 PC 地面站与 DP 终端展示分类、置信度和地块统计。参赛方向为 AMD 自主选题初级组，团队为光谱拾穗 / Gleaners。

稳定计算路径为 K7、W16A18、ABI4、TT_M3_OVERLAP=0：PS 准备 7×7×270 输入邻域并嵌入，PL 顺序执行十二层编码和分类头。投影内部采用三模积数据流、位置与通道并行、权重及中间结果片上复用。软件支持单点、区域、整景和多边形地块任务，并提供按键离线运行与联网移交。

指标	已记录结果	证据范围
单像素 PS / PL	357.731842 / 3.632565 ms	2026-10-26，同板同输入，10 次均值 [S01]
加速比	98.479122 倍	已归一化 patch 到 logits；不含读盘、通信与显示
LongKou Test100	OA 93.8362%，AA 92.7284%，Kappa 0.920108	已收到的整景板端预测；203642 个测试像素 [S04]
当前位流资源	LUT 57818，FF 70181，DSP 620	Vivado 2026.1，KEY ECO 后实现报告 [S02]
当前位流时序	WNS +0.447 ns；WHS +0.005 ns	实现报告；工作时钟配置约 199.998 MHz [S01,S02]

版本与使用口径

本报告于 2026-11-01 根据已有源代码、原始输出和冻结清单整理，覆盖截至 10 月 26 日的运行功能与测试。此次补报告没有重新训练、综合或上板测试。正文给出每项结果的测试范围，不把历史平台、候选优化和当前固件混为一个版本。当前演示套件保留本地演示状态，文件校验通过不等于完成新电脑独立复现或正式发布审查。

代码包原有 report/design_report.md 为 2026-09-29 骨架。本次在单项目提交包的 report/ 中提供完整报告，采用 src、sim、build、board、data、skill、report 目录。文件名规范化只改变归档路径，原始内容与部署身份通过布局映射和运行树还原保持一致。

1 选题背景、相关工作与创新点

1.1 应用问题

高光谱影像在每个像素上记录多个连续波段，能够辅助区分可见外观相近的作物。空间邻域又提供田块纹理与边界信息，适合联合光谱与空间建模。原始数据体积较大，完全上传后再处理会增加链路和等待开销。本作品以边缘端生成类别、置信度及区域统计为目标，将计算与任务执行放在板端，将交互、对比和农情核查放在地面站。

当前使用 WHU-Hi 无人机公开数据回放，不宣称已实飞或连接实时高光谱相机。低置信区域用于提示人工核查，不能直接等同于病虫害诊断；同一场景的不同权重也不能作为真实多时相长势监测证据。

1.2 相关工作与本项目定位

算法基于 Tensor Transformer for HSI Classification 的张量结构及公开实现，数据采用 WHU-Hi。项目继承了 Zynq-7020 前代投影加速经验，扩展到 UltraScale+ 的整网引擎和应用系统。算法结构与数据集属于已有工作，本作品的主要贡献在计算映射、数值契约、硬件存储调度和板端到地面站的工程实现。[S14,S15]

已有方法 / 起点	本作品采取的设计	可核查依据
CPU 软件完整推理	PS 输入准备 + PL 编码与分类	同板完整推理边界对比，98.48 倍 [S01]
仅加速张量投影	编码、注意力、残差及分类头进入整网引擎	tt_engine.cpp、tt_attn.cpp 与 ABI4
反复搬运层间数据	权重驻留、层间状态片上反馈、K/V 缓冲复用	稳定源码与综合调度分析 [S16]
单一离线分类图	单点解释、地块统计、PC/DP 联动与离线按键	功能和真实运行记录 [S08,S09]

1.3 工程创新的验证边界

三模积流水与并行阵列直接对应源码和综合结构，性能由板端计时证明；地块统计只累计实际收到或完成的像素，避免把未识别区域外推为已识别面积。当前没有完成面向所有公开硬件实现的同条件横向评测，也没有独立量化各优化的消融增益，因此不作通用最优或全行业领先的结论。

2 系统原理与总体功能框图




图 1 系统数据与控制关系。SD / DDR 提供已导出的数据和模型；PS 为输入、驱动、任务状态与外设控制中心；PL 执行稳定整网计算。PC 地面站通过以太网交换命令、分类结果和状态；DP 画面由板端应用生成。

模块	职责与输入输出	主要代码
PC 数据 / 模型准备	场景预处理、训练或权重导出、文件与校验信息	model/、data/
PS 裸机应用	读取场景、取窗归一化和嵌入、cache 维护、下发推理	src/ps/tt_net.cpp、system/m3a_roi.cpp
PL 整网引擎	片上权重，十二层编码、分类或 logits 输出	src/hls/tt_engine.cpp、tt_attn.cpp
板端交互	DP 地图 / 任务 / 遥测、KEY5 / KEY6、离线任务	src/ps/s2c_roi_app/、配套冻结源
地面站	区域控制、结果展示、地块分析、记录与恢复	gcs/、tools/gcs_roi.py

软硬件划分依据是计算密集度、数据复用和外设控制复杂度。重复的大规模乘加适合 PL 空间并行；取窗、场景登记和网络状态机由 PS 处理，可复用裸机驱动和应用控制。PC 承担可视化及模型准备，正常板端分类不使用 PC 模型补算结果。

早期架构文件还描述了前端进入 PL、int8 和跨 patch 重叠等扩展。当前交付以已验证的 PS 前端 + W16A18 串行整网路径为准，不能把计划中的 CUBE / M3b 或 P2 候选画成当前部署路径。[S06,S16,S17]

3 模型结构、数据与数值设计

3.1 张量 Transformer 与输入组织

采用 unoverlapping 变体，每个中心像素从场景取得 7×7×270 邻域，经归一化与嵌入后组成 N=6 的 token 块；网络共十二层。Q、K、V 与 M 投影采用 Tucker 三模积结构。注意力由分数矩阵、Softmax 与上下文加权组成，之后执行残差及 M 投影，末端分类头读取 token 1 的 2646 维特征。这里的 M 是代码中的张量投影，不直接套用常规 ViT 的两层 GELU MLP 示意。[S14,S16]

3.2 数据、模型版本与划分

场景	类别数	模型与固定划分	PC 浮点 OA / AA / Kappa
LongKou	9	v2，自训 seed 0；Train100/Test100	0.9384 / 0.9273 / 0.9201
HongHu	22	各景独立训练、独立权重	0.8482 / 0.8485 / 0.8129
HanChuan	16	去末 4 波段，独立权重	0.8590 / 0.8328 / 0.8359


表中为历史 PC 评测，不是三个场景的板上全集精度。训练脚本为 model/train_scene.py，采用 Adam、初始学习率 1e-3、余弦调度、batch 128、最多 500 轮，以验证集选择模型；从 Train100 每类取 10 个作验证，测试集不用于选择权重。LongKou v2 checkpoint 前缀为 3f8acada1311，当前引擎权重 CRC32 为 27231983。多景分别训练不能证明跨景泛化。[S14]

3.3 定点契约与替代方案取舍

稳定路径为 W16A18：投影权重 16 位，片上激活 18 位 Q5.12。输入接口仍包含 int16 数据；各类中间量按相应头文件执行舍入、饱和和累加。注意力采用整数 scores、查表 Softmax 和整数上下文累加；token 统计中仍存在浮点平方根与除法，不能称为全网络只用纯整数。

原 Q3.12 激活存在超过 ±8 后的饱和，历史抽样中最大 logit 误差可达约 2.10。保持十二位小数并扩到 Q5.12 能降低饱和误差；把十六位改成 Q4.11 / Q5.10 会损失小数精度且出现标签翻转。int8 另有 PC 整数参考和 QAT 研究，未替代当前已部署 W16A18 路径。选择依据来自已有数值扫描，不能把 PC 精度视为 int8 硬件已通过。[S06,S14]

4 PL 数据通路与片上存储



Q / K / V / M 分时复用 • 十二层循环 • 权重与中间结果驻片上

图为功能关系；阶段长度与箭头不表示真实周期比例

图 2 三模积投影与缓冲结构。DATAFLOW 发生在不同 token 的 mode1、mode2、mode3 之间；框宽不表示真实耗时。稳定路径关闭后加的跨 patch / 投影注意力重叠候选，但保留投影内部的数据流。

4.1 K7 并行阵列

第三模积计算 Y[a,b,c] = Σ T2[a,b,j] × W3[c,j]。K7 固定一组 a 时，同时更新 7 个位置与 54 个输出通道，共 378 路逻辑乘加；j 从 0 到 53 推进。一个输入复用于 54 个输出，一个权重复用于 7 个位置。378 表示该级逻辑并行更新数，不等于整个设计 DSP 数，也不表示每拍生成 378 个最终输出。

结果先进入 pend 暂存，再按每拍 7 个值进行舍入、饱和与写回，可与下一组累加交叠。实际 HLS 报告中 mode3 主循环 II=1、循环次数 378，模块延迟 443 拍；包含三个计算级的数据流间隔为 444 拍。这是局部综合调度证据，不代替完整网络板测延迟。[S16]

4.2 存储与资源复用

xb、t1、t2 按访问维度分组，向并行计算单元提供同时读写能力；第三模积权重按输出通道打包存入 URAM。Q/K/V/M 分时复用同一组三模积核，十二层通过层计数器复用计算模块。Q 保存在 QB，K 使用后由 V 覆盖原 KB；普通 CLASS / LOGITS 路径的层间结果保留在片上。残差写回时同步累计和、平方和，减少为下一次归一化额外遍历。

注意力 scores / context 采用 6 token × 4 lane 的并行点积组织；Softmax 展开为减行最大值、两张指数查表、求和、串行倒数与乘法移位。分类头最多支持 24 类的并行累加。片上复用降低了外部层间交换，但输入和最终结果仍经 DDR，调试 DUMP 属于额外写回路径。

5 PS/PL 接口、协议与可靠执行

5.1 寄存器、数据与 cache

接口	设计内容	正确性要求
控制 AXI4-Lite	PS HPM0_LPD → s_axi_CTRL；基址 0x80000000	读回 ABI / 位宽 / 小数位；源头为 tt_engine_regs.h
数据 AXI	m_axi_FM 与 m_axi_WT 经 HP0 / HP1 访问 DDR	非一致性端口，输入 clean、输出 flush/invalidate
权重装载	TTE2 权重包、版本及校验；LOAD_W 与 bank 选择	装载成功后方可计算；不同场景不混用权重
FULL 输出	CLASS、LOGITS、FEAT / DUMP 等模式	类别零基；CLASS 每像素 32 位
CLASS 字段	低 8 位类别；高 16 位 Q0.16 置信度	中间 8 位为 0；1.0 饱和为 0xFFFF

驱动计时与输入输出校验包含缓存维护和轮询，避免把仅算核内周期写成应用完整调用时间。错误返回、超时、模式不支持和权重身份不匹配都应使任务显式失败，不能继续显示旧数据为新结果。当前驱动以共享寄存器头和冻结 BSP 为准，重建时不能随意替换地址映射。[S01,S06,S18]

5.2 网络与任务身份

PC 与板端以 boot、session、task、release、场景与模型 CRC 等标识关联命令及回包。分类结果和状态分开管理，完整结果由接收去重、完成范围与校验信息确认；恢复连接不自动把旧任务当作新任务。地面站负责汇总已经接收的板端预测，不调用 PC 模型伪装为板端输出。

5.3 终端、按键与移交

KEY5 单击随机单点、双击整景；KEY6 单击矩形、双击简单多边形；长按两秒安全停止后切景，KEY7 保持硬件复位。采用 25 ms 消抖和 350 ms 多击窗口，区域任务同时限制实际面积与演示像素预算。无 PC 心跳时板端本地 Runtime 接管；任务结束并核对身份后显式移交 PC，迟到命令不能覆盖离线任务。[S08]

DP 顶栏显示实际指令状态：空闲 / 执行 PC / 执行终端；心跳不会覆盖执行状态。温度取 PS SYSMON。芯片参考功耗来自 Vivado 向量无关模型，40° C 参考 6.029 W、报告置信度 Low，任务参考能耗为估算功率积分；它们均非整板实时功率测量。[S06,S09]

6 功能正确性与分类精度

6.1 分层验证链

层次	检验内容	已保存结果与边界
Python / C 参考	浮点、定点、整数参考及输入布局	不同数值路径分开记录误差与标签一致率
HLS / RTL	CSim、cosim、LOAD、CLASS、DUMP、不同输入	历史验证按对应冻结源和编译配置解释
2026-10-07 真板	A/B/A；十二层 DUMP；恢复计算；分类与 logits	M3A_CORRECTNESS PASS mismatches=0 [S03]
2026-10-26 同板对照	原配套 PS 与当前 PL，11 次含预热输出	类别均为 3；最大 logit 误差 0.002254963 [S01]
同算术 PS 整数参考	W16A18 编码与头对 PL 的 Q16 logits	9 个 logits 全部逐项一致，最大误差 0 [S01]

10 月 7 日零不匹配是当次黄金向量与硬件版本的逐层验证，不能扩展为所有像素所有模型逐位一致。10 月 26 日原 PS 基线与 PL 的算术路径不同，因此使用类别一致和 TT_LOGIT_TOL=0.01 检查；补充整数 PS 参考才支持同算术逐位比较。

6.2 LongKou 板端整景结果

已有整景接收记录包含 550×400=220000 个像素，官方 Test100 中 203642 个测试像素全部覆盖。对保存的板端预测按固定真值统计得到 OA=0.9383624203、AA=0.9272841726、Kappa=0.9201084387；统计 source=board，计算为 CPU 对板端预测作统计，没有额外 PC 模型推理。[S04]

一致性与身份	已记录值
场景 / 权重	LongKou / v2 / CRC32 27231983
任务身份	boot bb6bd8e3；session ae327bac；task 17276
接收与完整性	220000 unique ACK / done；550 行 UART 与全景 CRC 核对
完整预测 CRC32	4602f969

该统计覆盖固定 Test100，不代表场景中每个像素都是真值测试点；也不代表全部功能和三个场景均完成同样规模验收。完整混淆矩阵、每类 recall / precision / support 与划分哈希随 S04 保存。

7 同板性能对比与计时方法

7.1 固定测试条件

2026-10-26，在同一块 AXU5EV-E 的 Cortex-A53 #0 上，用 LongKou 零基行 51、列 358 的单像素输入。归一化 float32 CHW [270,7,7] patch 在两端复用同一板上内存。每条路径预热一次，再重复十次，取延迟算术均值；没有后台地面站通信和显示回调。[S01]

路径	均值 ms / 像素	相对 PL	输出检查
配套 PS 基线	357.731842	98.479122 倍	类别相同；max |Δlogit|=0.002254963
当前 PL 方案	3.632565	1.000000	PS embed + FULL LOGITS + 驱动维护
补充同算术 PS 整数参考	417.916257	115.047142 倍	Q16 logits 逐项一致，误差 0

主结果采用原配套 PS 基线的 98.48 倍，不把补充整数参考的 115.05 倍混入主结论。倍率从未舍入均值相除，不能用显示的 357.732 和 3.633 重新得到不同口径的宣传数字。

7.2 计时边界

起点是已取窗、已归一化的输入 patch，包含 PS 嵌入、完整十二层编码与分类头，终点为 PS 获得 logits。PL 路径包含输入缓存维护、驱动寄存器调用、完成轮询、输出缓存维护和输出拷贝。取窗、归一化、首次权重加载、读盘、JTAG 下载 / 读取、网络、显示和日志在计时外。

PS 频率来自 BSP：1066656005 Hz；PL 配置读回约 199998000 Hz；计时器 33333000 ticks/s。它们是配置与驱动读回值，没有进行示波器频率测量。结果适用于本项目配套实现与选定输入，不代表通用 CPU、最优 CPU 实现或整景端到端加速比。

7.3 可追溯信息

输入 SHA256：aa1ea9a584845785aec950e0b9071f57c407a9659302284bc30b10795b1e00ce。测试 ELF SHA256：ad6baf8c1dbd753e358264b2e4b77999829affdfc2db3f00192d6416ad7f6b84。编译使用 Vitis 2026.1 AArch64 GCC，-O2 -mcpu=cortex-a53 -ffp-contract=off。逐次 ticks、latencies、logits、程序依赖哈希和构建命令见 S01。

8 优化过程与资源、时序对比

8.1 已部署 KEY ECO 位流的实现结果

资源 / 时序	当前实现	容量 / 说明
LUT	57818（49.37%）	117120
FF	70181（29.96%）	234240
BRAM36 tile	113（78.47%）	144；不是 113 个 BRAM18
URAM / DSP	20（31.25%）/ 620（49.68%）	64 / 1248
时序	WNS +0.447 ns；WHS +0.005 ns	Vivado 2026.1，xczu5ev-sfvc784-2-i

以上直接取自当前 KEY ECO 工程 utilization.rpt、timing.rpt 与 package.json，位流 SHA256 为 9c0c1732275e941811d110466a16c92d40fe833b1f93b4af27e8a4008b744ce1，与单像素测试部署硬件一致。不要用旧 10 月 7 日的 LUT 57060 / BRAM 113.5 或视频中的历史表替代当前值。[S01,S02]

8.2 P2 候选的同条件 HLS 对比

P2 实验	II	估计 ns	LUT	FF	DSP
原实验基线	9	18.407	155428	164050	417
A：显式写口与仲裁	5	12.292	149067	118724	417
B：CONTEXT 乘法流水	6	12.089	145913	113917	392

条件固定为 HLS 2026.1、XCZU5EV-2、5 ns、uncertainty 1.35 ns，三项均为 HLS 估计。候选 A 的 FF 下降约 28%、LUT 下降约 4%，II 从 9 降到 5；但两个候选 LUT 均高于器件 117120 容量，估计周期也未达到 5 ns。原 P2 实验基线不等于当前串行部署基线，不能将两张表当成同范围消融对比。[S05]

当前选择保留稳定 K7/W16A18 IP，并更新显示和应用功能。优化候选通过了各自范围的黄金回归与 CSim，但未完成最终资源、时序和板端性能验收，没有替换运行位流。两毫秒仍是优化目标；现有数据不支持宣称已实现两倍提速。

9 大模型协作、人工判断与失败分析

9.1 工作流与证据留存

协作采用“先定义契约与验收 → 读取来源与日志 → 小步生成或修改 → 保存失败 → 针对验证 → 人工判断取舍 → 冻结源与产物”的工作流。模型协助代码、构建脚本、参考验证和文档；人负责选题、板卡与材料确认、目标取舍及关键验收。这里描述的是开发协作流程，没有实现 3.1 智能体评测所需的独立读题、自动代码生成和题集评分服务。

9.2 真实协作案例：PS 平台配置

2026-09-23 的记录保存了用户提问：“这个是构建的什么平台完全copy7020的那个吗”。模型回答要点是：PS 配置来自厂商出厂工程，7020 的 ps7 配置不直接复用；PL 结构沿用投影核方案，但 IP 按 ZU5EV 重新导出。实际抽取 1013 项 PSU 配置，只覆盖既定外设 / 时钟项，并检查初始化代码和平台生成。[S10]

人工预先确定“板上数字只认实际输出，HLS 只看趋势，构建与板端验证分阶段”。当时默认器件跟出厂工程 xazu5ev -1，是历史构建选择；当前 KEY ECO 报告明确为 xczu5ev -2。新报告保留这一版本差异，不擅自把旧报告重命名为当前器件结果。

9.3 纠错轨迹与后续决定

失败 / 观察	纠正与验证	保留边界
正则未覆盖 ps7_init 空白和变量表达式	调整解析规则，调用统计达到 756 次；与初始化序列比对	不把未解析项静默丢弃 [S10,S12]
XSCT 失败但退出码仍为 0	检查 CHECK PASS 及驱动头文件；错误头文件负例须失败	进程返回 0 不是平台通过证据
HLS 相对路径读到旧候选源	固定工作目录、核对 CPP 路径与冻结哈希，撤回错误归因	原错误标记 invalid_source_binding [S05]
P2 候选资源和时序不满足	保留实验，不更新当前位流；记录失败和下一步瓶颈	仿真通过不等于部署通过

本节摘取已有日志的提问、回答要点和纠错，没有补造完整聊天、效率倍数或 pass@1/pass@5。原始协作文件随 S10 交付，可检查“任务—提示与回答—失败—人工判断—验证”的关联。

10 可复用技能包的提炼与验证

10.1 resource_summary

来源是多轮 HLS、IP OOC 和整板实现资源反复手抄、BRAM18/36 口径混用及黑盒资源误读。技能接受报告文件或目录，抽取资源、时序与来源，输出 Markdown / CSV，并提示黑盒和不支持格式。其价值在把证据口径显式化，而不是按一个固定比例把 HLS 数字换算成最终资源。[S10,S11]

```
python report/evidence/s11_resource_skill/resource_summary.py
report/evidence/s02_current_implementation/utilization.rpt report/evidence/s02_current_implementation/timing.rpt
--label current --label current --md resource_summary.md
```

历史跨项目验证覆盖 7z020 整板、HLS 与 OOC、单文件副本及不支持格式负例；本项目覆盖 UltraScale+ 和 export.rpt 交叉核对。失效边界包括分层利用率报告、不同范围误用同一标签、表头格式变化和时钟识别失败。原版本主要在 2020.2 格式验证，本次另对当前 2026.1 报告执行针对性提取检查，结果单独随报告保存，不扩展为全部 2026.1 格式已支持。

10.2 factory_psu_extract

来源是手册参数冲突、文本 grep 漏掉 JSON 配置及跨代初始化解析差异。技能按 VLNV 找到 ZU+ / Zynq-7000 PS 单元，抽取 .bd CONFIG 为 Tcl，比较 .bd 参数和 XSA 初始化寄存器写，并检查 XSCT 平台生成及驱动。它包含独立脚本与五段 README，不依赖本项目题目才能使用。[S10,S12]

```
python report/evidence/s12_psu_skill/extract_ps_cfg.py <factory.bd> psu_cfg.tcl
python report/evidence/s12_psu_skill/diff_xsa_init.py <factory.xsa> <candidate.xsa> --expect 9
```

历史验证：出厂工程抽出 1013 项；本项目初始化序列 756 / 751 次写、9 个差异块；外部 7020 工程抽出 83 项或 162 项，并覆盖 Makefile 修复前失败、修复后通过及缺失头文件负例。适用边界：.bd 只存非默认值，抽取不等于完整电气等价；多 PS 或层级 PS 需显式选择；初始化写序列比较不涵盖所有轮询、延时与校准控制流。最终仍需板端验证。

10.3 本次报告整理形成的验证入口

提交包的 tools/verify_submission.py 校验全部文件与布局映射，并离线复算 ticks、logits、精度及资源。新增 skill/pynq_overlay_contract/ 面向 PYNQ 元数据预检，两个无关设计和失败用例已通过主机测试；不绑定农情或板卡，尚未完成 PYNQ 真板验证。工具均不把主机检查当作硬件验收。

11 复现步骤：从解包到应用演示

11.1 交付结构与先决条件

解压后仅有 hsi_agriedge/ 一个项目根，直接包含 src、sim、build、board、data、skill、report，以及应用所需 gcs、model、tools 等目录。readme.md 为统一入口。文件名按小写英文规范整理；先以 tools/materialize_runtime.py 还原原始大小写布局到独立运行目录，再执行原应用与其清单验证，避免改变已冻结代码和固件身份。

需要 Windows、Python 3.13、匹配 Vitis / XSDB 与驱动、AXU5EV-E、12 V 电源、JTAG、网线、DP 显示链路及已准备好的 SD 卡。PC 三景数据附件为 HSI_AgriEdge_data_20261028.zip，与源码包分离。解压该附件到推荐应用根，使 data/scenes/ 与 data/ckpt/ 就位；它不等于完成 SD 卡制作。[S13]

11.2 先执行离线完整性核验

```
cd <解压目录>/hsi_agriedge
python tools/verify_submission.py
python tools/materialize_runtime.py --output <新的独立运行目录>
cd <新的独立运行目录>
py -3.13 -m venv .venv
.venv/Scripts/python.exe -m pip install -r requirements.txt
.venv/Scripts/python.exe verify_package.py
.venv/Scripts/python.exe verify_package.py --with-data
```

提交包校验预期为 PASS；还原后应用默认校验允许缺少数据并报告待安装，--with-data 必须全部存在且哈希一致。原源码与固件不因本次报告被修改，因此原 package_manifest 继续有效。依赖重新下载和新电脑完整运行没有在本次文档任务中执行。

11.3 下载与启动

```
$env:HSI_VITIS = '<实际安装目录>/Vitis'
.\START_DEMO.bat
# 已运行匹配固件时可使用：
.\START_DEMO.bat skipload
```

PC 网口沿用演示配置 192.168.1.102/24，启动方式为 PS JTAG，按现有运行说明连接设备。启动器会选择 deployment.json 匹配的 bit / FSBL / ELF 和本地演示身份。打开 http://127.0.0.1:8765/，连接板卡，选 LongKou v2，先执行小矩形，再单点探查，核对 PC / DP 的坐标、类别及状态。首次载景存在额外加载时间，不能计作纯网络推理延迟。

12 复现步骤：验证、重建与已知依赖

12.1 可重复的结果检查

单像素数据可完全离线复算：verify_submission.py 读取随附 1664 字节 board_result.bin，核对结构 magic / 版本 / 状态，按计时频率换算三条路径各十次 ticks，重算 98.479122 倍与 115.047142 倍，并检查整数参考 logits 和类别。samples.csv、results.json 与构建清单用于人工核对。此过程复算已有实测数据，不产生新板测。

重新执行板卡测试时，使用运行树 build/host/single_pixel_pair_20261026/ 的 prepare_benchmark.py、构建记录、run_board.py 与 analyze_result.py。先核对实际 XSDB、BSP、输入与部署硬件哈希，并显式确认当前 boot / session；历史 run_board.py 含旧启动身份前置条件，不能直接盲目重放。测试后按部署清单恢复原应用，保留失败与恢复回执。[S01]

12.2 HLS 与 Vivado 构建路线

历史稳定引擎使用 Vitis HLS / Vivado 2020.2；当前 PS 应用和按键 ECO 使用 2026.1。保留旧工具是为兼容既有 IP 和冻结结果，不能把 2020.2 产物称为全流程 2026.1 重建。按 GUIDE 允许使用其他版本但须说明的要求，本报告显式列出版本。

```
# 在隔离副本中、确认输出目录尚未存在后执行
$env:GCS_HLS_STAGE = "synth"
vitis_hls -f build/hls/run_gcs_round1.tcl
$env:GCS_HLS_STAGE = "cosim"
vitis_hls -f build/hls/run_gcs_round1.tcl
```

稳定 Tcl 固定 K7、DB18、OVERLAP=0，综合后核对 GCS_HLS_PASS、冻结源与 flags；cosim 后按原 export_clone 门禁准备导出副本，禁止伪造 done 或覆盖已完成结果。IP 导出与硬件校验通过后，以 build/vivado/build_gcs_round1.tcl 建系统，再用匹配 XSA、BSP 与冻结 PS 源重建应用。具体链路见 S17/S18 与原项目 tools/、board/ 文档。

12.3 从零复现的实际限制

工程仍有 D:/pytorch、D:/FPGAlearn 等绝对路径；部分权重声明依赖外部 checkpoint；字体依赖与原机工具位置也需映射。旧 HLS / 系统 Tcl 使用 xazu5ev -1，当前 KEY ECO 使用 xczu5ev -2，目标器件必须显式核对，改变器件后应重新综合、实现、配对验证，不能继承旧时序。

现有包给出完整操作路线与可复算证据，但尚无独立人员在干净电脑、空白 SD 卡上从零完成全部构建和部署的验收记录。SD 镜像制作和外部数据 / checkpoint 获取是额外依赖，不因本次补报告被标为完成。

13 局限、后续工作与条款对照

13.1 当前结论与后续优先项

已完成的工程重点是稳定整网分类引擎、配套输入与驱动、双端显示和地块 / 离线任务交互。现有证据支持固定输入边界下 98.48 倍同板加速、LongKou 固定测试集板端预测精度和当前 KEY ECO 位流资源时序。后续优先处理独立复现、路径与数据依赖闭合，再围绕共享存储及控制长路径优化，最后用同口径板测判断是否替换稳定核。

尚未由本次材料证明的内容包括：实时机载采集链、真实多时相农情验证、全部场景板端全集精度、当前方案的整景端到端加速比、外部仪表测得的整板能耗，以及新 P2 候选的最终系统时序与板端收益。功耗页面保留模型估算标记。

13.2 3.1.5 与 3.3.5 的适用关系

指南要求	本报告对应位置 / 交付	解释
3.3.5.3 背景与创新	第 1 章	明确已有算法与工程贡献
原理、框图、软硬件与接口	第 2～5 章	当前路径与计划扩展分开
优化及性能资源对照	第 7～8 章	板测、实现和 HLS 候选各自标注
大模型协作与技能提炼	第 9～10 章；S10～S12	真实提示 / 回答要点、失败、验证及边界
从零复现步骤	第 11～12 章	列出命令、预期结果和外部依赖
3.3.5.1 工程与验证	原代码包 + 随附实现 / 板测证据	新增报告不替代源码、构建和原始结果
3.3.5.4 report/ 目录	顶层 report/design_report.md / .pdf	新增文件用英文名；原归档历史命名保留
3.1.5 REPORT.md 与报告写法	借鉴架构、选型、失败及复现的写法	3.1 是 RTL/HLS 智能体题，本项目属 3.3

本项目不提交 3.1 智能体题的 Docker / serve / run_baseline，也不虚构题集通过率、同模型裸跑增益或重试策略成绩。对报告完整性的借鉴不能替代本赛题的实际交付要求。本次正式提交包实际文件路径已规范化为小写英文；原逻辑路径保存在 build/delivery_metadata/layout_map.json 中，并由还原工具恢复到独立运行副本。

参考资料与证据索引

下列编号对应 report/evidence/ 中的随附材料，逐文件来源、字节数与 SHA256 见 evidence_manifest.json。正文相同编号也指向该目录。原记录中的绝对路径是当时环境，报告目录保存的副本可直接审阅。

编号	证据目录 / 文献	用途
S01	s01_single_pixel/	单像素原始二进制、逐次数据、构建与结果
S02	s02_current_implementation/	当前 KEY ECO 资源 / 时序 / DRC / 配对哈希
S03	s03_historical_correctness/	10 月 7 日真实串口正确性与性能记录
S04	s04_accuracy/fact_sources.json	完整板端预测统计及混淆矩阵
S05	s05_optimization/	P2 失败与取舍、HLS 同条件对比
S06	s06_current_features/	原理、协议、功耗模型及数值契约
S07～S09	s07_deployment/、s08_offline_keys/、s09_dp_status/	当前套件身份和功能验证范围
S10	s10_collaboration/	三条真实大模型协作与纠错记录
S11～S12	s11_resource_skill/、s12_psu_skill/	两个独立可用 Skill 与五段说明
S13～S15	s13_reproduction/、s14_model/、s15_attribution/	应用复现、模型及来源边界
S16～S18	s16_hardware_analysis/、s17_stable_build/、s18_system_build/	稳定计算映射与可复现构建脚本

引用文献与指南

[1] 全国大学生嵌入式芯片与系统设计竞赛’2026 FPGA 赛道选题指南（AMD），用户提供版本，共 28 页。重点为 §3.3.5（文内页码 21～22）和 §3.1.5（文内页码 8～9）。本报告只以用户提供文件核对条款，没有核验后续通知。

[2] Tensor Transformer for HSI Classification，论文 DOI: 10.1016/j.patcog.2025.111470。模型及本地上游来源见 S14；本文基于项目现存模型与论文记录说明设计，不新增未核实的作者与版本信息。

[3] Zhong 等，WHU-Hi: UAV-borne hyperspectral with high spatial resolution (H2) benchmark datasets and classifier for precise crop identification based on deep convolutional neural network with CRF，Remote Sensing of Environment，250，112012，2020。

[4] Zhong 等，Mini-UAV-borne hyperspectral remote sensing: From observation and processing to applications，IEEE Geoscience and Remote Sensing Magazine，6(4)，46－62，2018。

模型、数据、厂商内容及第三方组件按各自来源要求使用；项目根许可不能覆盖全部第三方内容。来源材料的公开分发状态与独立复现状态按原记录保留，不因此次本地补报告而改变。