


1. AND, NAND, OR 게이트를 조합한 XOR 게이트

기본 논리 게이트 3가지를 조합하여 입력 값이 다를 때 1(True)을 출력하는 XOR 회로 구현



$$Y = (A \text{ NAND } B) \text{ AND } (A \text{ OR } B) = A \oplus B$$

• Y (XOR)

XOR 진리표 (Truth Table)


A	B	NAND	OR	Y (XOR)
0	0	1	0	0
0	1	1	1	1
1	0	1	1	1
1	1	0	1	0

논리 원리 요약

- **NAND**: 두 입력이 모두 1인 경우(동일함)를 차단
- **OR**: 두 입력 중 적어도 하나가 1인지 확인
- **AND**: 위 두 조건을 동시에 만족할 때만 최종 1을 출력함으로 입력이 서로 다를 때만 1이 됨.

2. XOR 게이트의 다층 퍼셉트론(MLP) 표현

단층 퍼셉트론의 한계를 극복하는 3개 층(0층: 입력, 1층: 은닉, 2층: 출력) 구조의 인공지능망



층별 역할 및 구성

- 0층 (입력층):**
외부 신호 x_1, x_2 를 입력받아 전달
- 1층 (은닉층):**
NAND(s_1) 및 OR(s_2) 노드를 통한 1차 비선형 공간 변환
- 2층 (출력층):**
AND 노드를 이용해 최종 XOR 결과값(y) 산출

퍼셉트론 수식 표현

각 노드는 계단 함수(Step Function) σ 를 활성화 함수로 사용합니다.

- $s_1 = \sigma(-2x_1 - 2x_2 + 3)$
- $s_2 = \sigma(2x_1 + 2x_2 - 1)$
- $y = \sigma(2s_1 + 2s_2 - 3)$

3. NAND 게이트를 이용한 범용 논리 게이트(Universal Gate) 구현

NAND 게이트 단 하나만 조합하여 NOT, AND, OR, NOR, XOR의 모든 기본 논리 회로를 구성할 수 있음을 증명


1. NOT Gate (Inverter)




2. AND Gate (NAND + NOT)



3. OR Gate (De Morgan Law)



4. NOR Gate (OR + NOT)



OR 회로 뒤에 NAND Inverter 추가 (총 4개)

5. 4개의 NAND 게이트만으로 구현한 XOR Gate

