# TD 03: Langage VHDL

TD VHDL / FPGA

Dr. Lezzar







Objectifs	3
Introduction	4
I - Exercice 01	5
II - Exercice 02	7
III - Exercice 03	8
IV - Exercice 04	10
V - Exercice 05	11
VI - Exercice 06	12

# **Objectifs**



- Savoir écrire un programme en langage VHDL.
- Connaître l'architecture flot de données et comportementale.
- implémenter les affectation sélective et conditionnelle dans une architecture VHDL.

### Introduction



Ce TD donne une initiation a la programmation au langage VHDL et de connaître les différente partie de programme a savoir la librery, l'entity et l'architecture.



Donner la table de vérité du décodeur 2-4

### **Complément**

le décodeur possède des signaux d'entrées et quatre signaux de sortie.

### 

Soit les entré A, B et les sorties Y0, Y1, Y2, Y3, il décorda l'information comme suite :

00---->0001

01---->0010

10---->0100

11--->1000

#### Écrire son code VHDL en utilisant :

1. L'affectation conditionnelle.

#### 

Déclaration des entrées comme entier et la sortie comme des vecteurs

#### Rappel

L'affectation conditionnelle utilisation des termes when/else

#### *★* Exemple

```
Y<= "0000" when A= 0 else
Y<= "0001" when A= 1;
```

2. L'affectation sélective.

### **√** Méthode

En déclarant les entrées et les sorties comme vecteurs.

### Rappel


L'affectation sélective utilise les terme with/select/when

```
with S select
Y<= "0000" when A= '0' ;
Y<= "0001" when A= '1' ;</pre>
```



Écrire le code VHDL d'un décodeur Mux 4 vers 1 en utilisant :

A et B sont des signaux de sélections.



- 1. l'affectation sélective (utilisation des vecteurs).
- $2.\ L'affectation\ conditionnelle.$



1. Écrire le code VHDL d'un décodeur BCD-7 segment en utilisant l'affectation case.

### 🗑 Complément : Décodeur BCD 7-segment




Table de vérité de décodeur BCD 7-segments

Chiffre	Entrées				Sorties						
converti	E <sub>3</sub>	E <sub>2</sub>	E,	E <sub>o</sub>	S	Ss	S,	S,	S <sub>2</sub>	S,	So
0	0	0	0	0	1	0	1	1	1	1	1
1	0	0	0	1	1	0	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	1	1	1	0	0	1	0
5	0	1	0	1	0	1	1	1	0	1	1
6	0	1	1	0	0	1	1	1	1	1	1
7	0	1	1	1	1	0	1	0	0	0	1
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
A	1	0	1	0	1	1	1	0	1	1	1
В	1	0	1	1	0	1	1	1	1	1	0
С	1	1	0	0	0	0	0	1	1	1	1
D	1	1	0	1	1	1	1	1	1	0	0
E	1	1	1	0	0	1	0	1	1	1	1
F	1	1	1	1	0	1	0	0	1	1	1

### Rappel

L'affectation case doit être a l'intérieure d'un process elle utilise les terme case\is\when



case A is

```
when '1' =>
B<= '0';
C<= "0001";
when '0' =>
B<='0';
C<= "0010";</pre>
```



Écrire un code VHDL du transcodeur en utilisant :

1. L'architecture comportementale avec l'affectation if/then/elseif.

### Residual de la complément : La table de vérité suivante d'un Transcodeur

A	В	С	D	E	F	G	Н
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	1
0	1	0	0	0	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	1	0	0
0	1	1	1	1	1	0	1
1	0	0	0	1	1	1	0
1	0	0	1	1	1	1	1

A,B,C,D représente les entrées et E,F,G,H représente les sorties.


#### Remarque

L'affectation if/elsif doit être dans un process

```
if A="0000" then
B<="0001" ;
elsif A="0001" then
B<="0011" ;
end if ;</pre>
```



L'unité arithmétique et logique (Arithmetic and Logic Unit - ALU) constitue le cœur d'une unité de calcul telle que l'on trouve dans un microprocesseur. Elle est capable d'effectuer des opérations arithmétiques (addition, soustraction, incrémentation, décrémentation, décalages) et logiques (AND, OR, NOT, XOR) de base sur deux bus de données.



### Méthode

Définir un package qui contient un nouveau type de signal de sélection (OP) comme suite (ADD, SOUS, INC, DEC, DECAL, ET, OU, NON, EXOR).



#### **Tomplément**

Un bus de données est un signale de 7 bits.


1. Écrire le code VHDL de cette ALU.



Soit une ALU de 8 bits fonctionnant comme suit :

S4	S3	S2	S1	S0	CI	Opération	Fonction	Unité	
0	0	0	0	0	0	AO<= A	Transfert de A	Arithmétique	
0	0	0	0	0	1	AO<=A+1	Incrémentation de A	Arithmétique	
0	0	0	0	1	0	AO<= A+B	Addition	Arithmétique	
0	0	0	0	1	1	AO<=A+B+1	Addition avec retenue	Arithmétique	
0	0	0	1	0	0	AO<=A+not(B)	A+ compl. à 1 de B	Arithmétique	
0	0	0	1	0	1	$AO \le A + not(B) + 1$	Soustraction	Arithmétique	
0	0	0	1	1	0	AO<=A-1	Décrémentation de A	Arithmétique	
0	0	0	1	1	1	AO<=B	Transfert de B	Arithmétique	
0	0	1	0	0	0	LO<= A and B	AND	Logique	
0	0	1	0	1	0	LO<= A or B	OR	Logique	
0	0	1	1	0	0	LO<= A xor B	XOR	Logique	
0	0	1	1	1	0	$LO \le not(A)$	Complément	Logique	
0	0	0	0	0	0	Y<= NSO	Transfert de A	Décalage	
0	1	0	0	0	0	Y<= sll NSO	Décalage à gauche de A	Décalage	
1	0	0	0	0	0	Y<= slr NSO	Décalage à droite de A	Décalage	
1	1	0	0	0	0	Y<=0	Transfert de 0	Décalage	

Son bloc diagramme est donne par :



1. Donner le code VHDL correspondant