# TD 06: Langage VHDL Architecture structurel (Component)

TD VHDL / FPGA

Dr. Lezzar






Objectifs	3
I - Exercice 01	4
II - Exercice 02	5
III - Exercice 03	7
IV - Exercice 04	5


# **Objectifs**

ш

- Comprend l'architecture structurelle.
- Utilisation de la boucle generate.



Écrire le programme en langage VHDL d'un additionneur complet qui a la structure suivante, en utilisant la description components.



### Remarque

Dans la déclaration des composant dans le programme, il faut déclarer HA et or1. on déclare pas les composant qui se répète


### **Tomplément**

Nous avant deux sous programme, un pour le composant HA et un autre pour or1.



Écrire le programme en langage VHDL d'un additionneur complet à 4 bits

1. En utilisant des composants d'additionneur complet à 1 bit.



### Rappel

Dans l'architecture en définie un seul composant d'additionneur complet de 1 bits

## 📷 Complément : l'architecture d'un additionneur complet 1 bit

```
Architecture comportemental of ADD is
-- signal result : std_logic_vector(1 downto 0);
begin
sum <= (a xor b) xor cin; --sum <= resultat(0):</pre>
carry <= (a and b) or (a and cin) or (cin and b);-- carry <= resultat(1);</pre>
end comportemental;
```

. .

2. En utilisant la boucle generate.

## Attention

la boucle generate est une boucle for

## Rappel

process

ADD: for i in 0 to N generate

-----

end generate ADD;

. .

end process;




Écrire le programme en langage VHDL d'un registre à décalage de 8 bits en utilisant des composants bascule D à 1 bit.




## **Tomplément**

On y trouve 8 bascules D. Les horloges des 8 bascules sont reliées ensemble. L'entrée D de la première bascule est l'entrée de notre registre. Sa sortie est reliée à l'entrée de la seconde bascule et ainsi de suite. Le système a 8 sorties.





Écrire le programme en langage VHDL de la machine ALU du TD 3 en utilisant des compétents.



## 🔑 Remarque

Dans cette ALU le nombre de bloque correspond au nombre de composant utilisé.

Les signaux entre les bloque sont déclarant dans l'architecture.

## Rappel

Il faut écrie le programme de chaque bloque séparément comme s'il été l'entity.