Zynq-7000 SoC

テクニカル リファレンス マニュアル

UG585 (v1.10) 2015 年 2 月 23 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

XILINX®

Notice of Disclaimer
The information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of Xilinx’s limited warranty, please refer to Xilinx’s Terms of Sale which can be viewed at http://www.xilinx.com/legal.htm#tos; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in such critical applications, please refer to Xilinx’s Terms of Sale which can be viewed at http://www.xilinx.com/legal.htm#tos.

© Copyright 2012–2015 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.

本資料は英語版 (v1.10) を翻訳したもので、内容に相違が生じる場合には原文を優先します。
資料によっては英語版の更新に対応していないものがあります。
日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、jpn_trans_feedback@xilinx.com までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメール アドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付	バージョン	内容
2012 年 4 月 8 日	1.0	初版
2012 年 6 月 25 日	1.1	第 30 章「ボード デザイン」を削除 (『Zynq-7000 SoC PCB デザインおよびピン配置ガイド』(UG933) へ移行)。
2012 年 8 月 8 日	1.2	7z010 CLG225 デバイスおよび「2.5.4 MIO 一覧表」への参照情報を文書全体に追加。セクションのタイトルとして「1.1.1 ブロック図」および「1.1.2 資料およびリソース」を追加、「1.1.3 注記事項」および「TrustZone の機能」を追加、第 1 章に「PS の MIO I/O」の説明を追加。表 2-1 を更新。セクションのタイトルを「2.4.2 MIO-EMIO の接続」から「2.5.2 IOP インターフェイスの接続」に変更し、最初の段落の説明を明確化。表 2-4 を更新。「2.7.1 クロック、リセット」および表 2-7 を追加、第 2 章の表 2-13「PS の MIO I/O」を更新。第 3 章の「分岐予測」および表 3-8 に注記を追加。第 4 章の表 4-1 を更新。第 5 章に「5.1.7 読み出し/書き込み要求機能」を追加。第 6 章の「NAND ブート」の MIO ピンの割り当ておよび表 6-6 を更新。第 7 章の「7.1.5 CPU 割り込み信号のパススルー」を更新。第 10 章で、セクションのタイトル「10.1.1 機能」を追加、「10.1.3 注記事項」を追加。第 11 章で、「パラレル (SRAM/NOR) インターフェイス」の機能リストを更新、「11.1.3 注記事項」を追加。第 12 章で、プログラム モデル (「12.1.4 注記事項」、「12.3 プログラム ガイド」、「12.5.2 MIO プログラミング」を追加) が含まれるように内容を再編成、明確化、および拡張。第 13 章の「13.3.4 ADMA を使用したデータ転送」の最後に注記を追加。

日付	バージョン	内容
2012 年 8 月 8 日	1.2 (続き)	第 14 章に「制約事項」を追加。第 15 章で、最初の段落を明確化、「15.1.3 注記事項」を追加、図 15-7 ～図 15-17 を明確化。第 16 章に「16.1.4 注記事項」を追加。第 17 章で、「17.2.5 SPI FIFOs」、「17.2.6 SPI Clocks」、「17.2.7 SPI EMIO Considerations」を明確化。第 18 章で、プログラム モデル (「18.1.4 注記事項」、「18.5.1 MIO プログラミング」を追加) が含まれるように内容を再編成、明確化、および拡張。 第 19 章で、プログラム モデル (「19.1.3 注記事項」、「19.3 プログラム ガイド」、「19.5.1 MIO プログラミング」を追加) が含まれるように内容を再編成、明確化、および拡張。第 22 章で、表 22-2 および表 22-3 を更新。第 25 章に「CPU クロック分周値の制約」を追加。第 26 章の表 26-4 を更新。第 27 章の「27.3 I/O 信号」を明確化。第 28 章に「28.1.2 注記事項」を追加。第 29 章で「マッピングのまとめ」を明確化、表 29-1、表 29-3、および表 29-5 を更新。第 30 章に「30.1.3 注記事項」を追加。付録 A の「A.3.1 Zynq-7000 SoC 関連資料」に記載したデータシートの参照先を更新。付録 B の「B.3 Module Summary」～「B.34 USB Controller (usb)」のレジスタ データベースを更新。
2012 年 10 月 30 日	1.3	文書全体で、製品名を Extensible Processing Platform (EPP) から SoC に変更。表 1-1 を追加。「2.1.1 注記事項」、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」、「表 2-2 に専用 PS 信号ピンの一覧を示します。」、「VREF ソースに関する注意事項」を追加、表 2-2 を更新、「2.5.7 MIO ピンの電気的パラメーター」に注意事項を追加。「L1 キャッシュの初期化」、「3.2.4 メモリの整合性」を追加、「3.2.5 メモリ管理ユニット (MMU)」の説明を拡張、「ウェイ シーケンスによるキャッシュのロックダウン」と「3.9 CPU の初期化シーケンス」を追加。「Zynq-7000 SoC 7z010 CLG225 デバイスに関する注記事項」を追加、表 4-7 を拡張。「6.3.4 Quad-SPI ブート」～「6.3.13 BootROM 実行後の状態」の表を更新および拡張、「6.3.6 Debug Status」を改訂、「6.3.13 BootROM 実行後の状態」および「AXI and DMA Done Status Interrupts」を追加。表 7-4 を改訂。「8.1.2 注記事項」、「PS 割り込みコントローラーへの割り込み」、および「リセット」を追加。第 9 章「DMA コントローラー」の内容を再編成および拡張。「10.1.3 注記事項」を追加、「10.1.6 I/O 信号」の内容を拡張、「10.6.11 DRAM 書き込みレイテンシの制限」、「10.8.1 ECC の初期化」、「10.8.4 ECC プログラミング モデル」、「10.9.1 動作モード」を追加。「12.2.4 I/O モードに関する注意事項」を追加、「12.3.5 I/O コマンド シーケンスに対する RXFIFO/TXFIFO の応答」を更新。「16.3.3 I/O の設定」を改訂、「16.4 IEEE 1588 タイムスタンプ」、「16.6.7 MIO ピンに関する留意事項」を追加。「18.2.7 CAN0-CAN1 間の相互接続」を追加。「19.1 はじめに」、「19.1.3 注記事項」、表 19-1 を拡張。「受信タイムアウトのメカニズム」を追加、図 19-7 を更新。「19.2.9 UART0-UART1 間の相互接続」および「19.2.10 ステータスと割り込み」を追加、「19.2.11 モデム制御」を拡張、「19.3 プログラム ガイド」および「19.4.2 リセット」を改訂。「20.2.7 I2C0 と I2C1 の相互接続」を追加。「21.1.2 デバイス タイプ別の PL リソース」、「電圧レベル シフター」を追加して第 21 章「プログラマブル ロジックの説明」の内容を再編成。「25.7.1 クロック スロットル」を追加。「26.4.1 PL 汎用ユーザー リセット」を拡張。付録 B の「B.3 Module Summary」～「B.34 USB Controller (usb)」のレジスタ データベースを更新。
2012 年 11 月 16 日	1.4	第 11 章「スタティック メモリ コントローラー」の「NAND フラッシュ インターフェイス」に記載されている 2 番目の箇条書き中点で、「最大 4GB デバイス」から「最大 1GB デバイス」に変更。

日付	バージョン	内容
2013 年 3 月 7 日	1.5	第 1 章「はじめに」で、7z100 デバイスを追加、説明をわずかに変更。第 2 章「信号、インターフェイス、ピン」、第 3 章「アプリケーション プロセッシング ユニット (APU)」、第 4 章「システム アドレス」、および第 5 章「インターコネクト」の説明をわずかに変更。「6.1 はじめに」およびその他のセクションの説明を変更、第 6 章「ブートおよびコンフィギュレーション」で「PS Independent JTAG Non-Secure Boot」を追加。第 7 章「割り込み」、第 8 章「タイマー」、第 9 章「DMA コントローラー」、第 10 章「DDR メモリ コントローラー」、第 11 章「スタティック メモリ コントローラー」、および第 12 章「Quad-SPI フラッシュ コントローラー」の説明をわずかに変更。第 12 章「Quad-SPI フラッシュ コントローラー」の「12.2 機能の説明」の説明を拡張。第 13 章「SD/SDIO コントローラー」の説明をわずかに変更。第 14 章「汎用 I/O (GPIO)」の説明を変更/更新。第 15 章「USB ホスト/デバイス/OTG コントローラー」の説明を書き換え、および拡張。第 16 章「ギガビット イーサネット コントローラー」の説明をわずかに書き換え。第 17 章「SPI コントローラー」の説明を書き換え、および拡張。第 18 章「CAN コントローラー」、および第 19 章「UART コントローラー」の説明をわずかに変更。第 20 章「I2C コントローラー」(「20.3 プログラム ガイド」、「20.4 システム機能」、および「20.5 I/O インターフェイス」などの新しいセクションを追加) の説明を変更/更新。第 21 章「プログラマブル ロジックの説明」の説明をわずかに変更、「21.1.2 デバイス タイプ別の PL リソース」および「21.1.3 注記事項」などの新しいセクションを追加。第 22 章「プログラマブル ロジックの設計ガイド」および第 23 章「プログラマブル ロジックのテストおよびデバッグ」の説明をわずかに変更。第 24 章「パワー マネージメント」の説明を書き換え、および拡張。第 25 章「クロック」、第 26 章「リセット システム」、第 27 章「JTAG および DAP サブシステム」、第 28 章「システムのテストとデバッグ」、および第 29 章「オンチップ メモリ (OCM)」の説明をわずかに変更。第 30 章「XADC インターフェイス」の説明を書き換え、および拡張。第 31 章「PCI Express」の説明をわずかに書き換え。第 32 章「デバイスのセキュア ブート」の説明を書き換え、および拡張。付録 A 「その他のリソース」を更新。付録 Bの「B.3 Module Summary」～「B.34 USB Controller (usb)」のレジスタ データベースを更新。
2013 年 6 月 28 日	1.6	アイコンを必要に応じて追加。「Quad-SPI コントローラー」の直下にある最初の文章をわかりやくするために修正、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」の手順 2 を追加、手順 5 をわかりやすくするために修正。「2.5.7 MIO ピンの電気的パラメーター」の「駆動能力」を「スルー レート」に変更。「2.7.4 アイドル AXI、DDR Urgent/Arb、SRAM 割り込み信号」の 2 文章目を追加、表 2-11 を更新。表 4-1 および表 4-2 の注記 4 を修正。第 6 章「ブートおよびコンフィギュレーション」の内容をわかりやすくするために若干修正、新しく「RSA 認証時間」を追加。「7.2.2 CPU プライベート ペリフェラル割り込み (PPI)」および「7.2.3 共有ペリフェラル割り込み (SPI)」の内容をわかりやすくするために若干修正、表 7-4 および表 7-5 を更新。表 9-12 の最初の行をわかりやすくするために修正。「10.4.3 エージング カウンター」にヒントを追加、「ライト レベリング」を追加、「10.9.2 クロック周波数の変更」に手順 2 を追加、「10.9.6 DDR の消費電力低減」を第 24 章「パワー マネージメント」から第 10 章に移動。「11.2.2 クロック」にヒントを追加。表 12-8 を追加。「13.1 はじめに」に MMC3.31 規格の情報を追加。「14.3.1 スタートアップ シーケンス」に手順 6 を追加、「14.3.5 ウェークアップ イベントとしての GPIO」を追加、「14.4.1 クロック」に 2 段落目を追加。「16.7 既知の問題」を追加。「17.4.2 クロック」に注記を追加。「21.4 設定」の 2 文章目にある数値 107Mb を 140Mb に変更。表 21-2 に 7z100 デバイスの値を追加。「24.2.2 PL 電源遮断制御」の 1 段落目の説明をわかりやすくするために修正、表 24-2 を更新。「25.6.1 USB クロック」に注記を追加、「25.10.4 PLL」の 2 段落目をわかりやすくするために修正、「ソフトウェア制御による PLL の更新」の手順 2 および手順 3 に説明を追加。「26.2.3 システム ソフトウェア リセット」の「RESET_REASON」を「REBOOT_STAUTS」に変更、「26.5 レジスタの概要」を追加、表 26-2 から最初と 2 番目の行を削除、「26.5.1 永続的レジスタ」の最後の段落を修正。「29.1 はじめに」をわかりやすくするために修正、「スタベーションのシナリオ」に 3 つの段落を追加、「29.2.5 アドレス マップ」というタイトルを追加。「30.4 PS-XADC インターフェイスのプログラム ガイド」および「30.7.2 リセット」で「MCTRL」を「MCTL」に訂正。

日付	バージョン	内容
2013 年 6 月 28 日	1.6 (続き)	「31.5 ルート コンプレックスのユース ケース」を追加。「32.1.2 機能」に FIPS 規格を追加、説明をわかりやすく修正、図 32-1 のコンフィギュレーション ファイルおよびセキュア ブート プロセス手順を更新、「パワーオン リセット」にブート タイミング遅延の数値を追加、タイトル「セキュア ブート」を「セキュア FSBL の復号化」に変更、図 32-2 で「ROM コード」を「OCM ROM メモリ」に変更、表 32-3 で「ROM」を「OCM ROM」に変更、「32.2.7 ブート イメージとビットストリームの復号化と認証」、「32.2.8 HMAC の署名」、「32.2.9 AES キーの管理」、「32.3.1 非セキュア ブート ステート」、「32.3.4 ブート パーティションの検索」、および「32.3.7 セキュア ブート モードの動作」を更新 (表 32-4「非セキュア ブート オプション」を削除)。付録 Bの「B.3 Module Summary」 ～ 「B.34 USB Controller (usb)」のレジスタ データベースを更新。
2014 年 2 月 11 日	1.7	Added 7z015 デバイスを追加、デバイスの注記事項を更新、資料全体で説明をわずかに変更。「3.10 インプリメンテーションで定義されるコンフィギュレーション」を追加。「5.7 ループバック」および「5.8 AXI の排他アクセス」を追加。第 6 章「ブートおよびコンフィギュレーション」を改訂。「7.2.4 割り込みトリガー、ターゲットおよび処理」を追加。「8.4.6 SWDT のクロック入力オプション」および「8.5.6 カウンター /タイマーのクロック入力オプション」を追加。「10.7 レジスタの概要」を更新。「11.7 NOR フラッシュの帯域幅」を追加。「AXI 読み出しコマンドの処理」および「12.2.7 サポートされるメモリの読み出し/書き込みコマンド」を追加。「16.1.4 クロック ドメイン」を追加、「16.7 既知の問題」(旧タイトルは「制約」) を改訂。「21.1.2 デバイス タイプ別の PL リソース」を更新、「21.3.4 GTP 低電力シリアル トランシーバー」を追加。「ペリフェラル クロック ゲーティング」を追加。表 26-1 および表 26-4 を更新。付録 Bの「B.3 Module Summary」～「B.34 USB Controller (usb)」に記載されているレジスタ データベースを更新。
2014 年 9 月 16 日	1.8	各 GT シリアル トランシーバー チャネルに関連する信号について、利用可能なデバイス/パッケージの利用可能な組み合わせにおける位置情報を「21.3.3 GTX 低電力シリアル トランシーバー」および「21.3.4 GTP 低電力シリアル トランシーバー」に追加。
2014 年 9 月 19 日	1.8.1	誤りのあるバナーを第 21 章「プログラマブル ロジックの説明」から削除。フッターの send feedback ボタンの問題を修正。
2014 年 11 月 17 日	1.9	7z035 デバイスを追加、デバイスの注記事項を更新、資料全体で説明をわずかに変更。
2014 年 11 月 19 日	1.9.1	文書の日付を修正
2015 年 2 月 23 日	1.10	PL の電源投入と PS POR リセット信号との間のタイミング関係に関する説明を「2.2 電源ピン」および「6.3.3 BootROM の性能」:「PS_POR_B のディアサートに関するガイドライン」に追加。

目次

改訂履歴 . . . 2

第 1 章: はじめに

1.1 概要 . . . 24
1.1.1 ブロック図 . . . 25
1.1.2 資料およびリソース . . . 26
1.1.3 注記事項 . . . 27
1.2 プロセッシング システム (PS) の機能と説明 . . . 28
1.2.1 アプリケーション プロセッサ ユニット (APU) . . . 28
1.2.2 メモリ インターフェイス . . . 29
1.2.3 I/O ペリフェラル . . . 31
1.3 プログラマブル ロジック (PL) の機能と説明 . . . 35
1.4 インターコネクトの機能と説明 . . . 36
1.4.1 AXI 高性能データパス スイッチに基づく PS インターコネクト . . . 36
1.4.2 PS-PL インターフェイス . . . 37
1.5 システム ソフトウェア . . . 38

第 2 章: 信号、インターフェイス、ピン

2.1 はじめに . . . 39
2.1.1 注記事項 . . . 39
2.2 電源ピン . . . 41
2.3 PS の I/O ピン . . . 42
2.4 PS–PL 間の電圧レベル シフターの有効/無効 . . . 43
2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス . . . 44
2.5.1 I/O ペリフェラル (IOP) インターフェイスの接続 . . . 44
2.5.2 IOP インターフェイスの接続 . . . 45
2.5.3 MIO ピン割り当ての注意点 . . . 47
2.5.4 MIO 一覧表 . . . 49
2.5.5 MIO の信号接続 . . . 50
2.5.6 デフォルトのロジック レベル . . . 50
2.5.7 MIO ピンの電気的パラメーター . . . 51
2.6 PS–PL AXI インターフェイス . . . 52
2.7 PS–PL の各種信号 . . . 52
2.7.1 クロック、リセット . . . 53
2.7.2 割り込み信号 . . . 54
2.7.3 イベント信号 . . . 54
2.7.4 アイドル AXI、DDR Urgent/Arb、SRAM 割り込み信号 . . . 54
2.7.5 DMA Req/Ack 信号 . . . 55
2.8 PL I/O ピン . . . 55

第 3 章: アプリケーション プロセッシング ユニット (APU)

3.1 はじめに . . . 57
3.1.1 基本機能 . . . 57
3.1.2 システム レベル ビュー . . . 59
3.2 Cortex-A9 プロセッサ . . . 61
3.2.1 概要 . . . 61

3.2.2 中央処理装置 (CPU) . . . 61
3.2.3 L1 キャッシュ . . . 64
3.2.4 メモリの整合性 . . . 66
3.2.5 メモリ管理ユニット (MMU) . . . 71
3.2.6 インターフェイス . . . 82
3.2.7 NEON . . . 83
3.2.8 パフォーマンス監視ユニット (PMU) . . . 84
3.3 スヌープ制御ユニット (SCU) . . . 84
3.3.1 概要 . . . 84
3.3.2 アドレス フィルタリング . . . 84
3.3.3 SCU マスター ポート . . . 85
3.4 L2 キャッシュ . . . 85
3.4.1 概要 . . . 85
3.4.2 L2-L1 キャッシュの排他構成 . . . 88
3.4.3 キャッシュ置換方式 . . . 89
3.4.4 キャッシュのロックダウン . . . 89
3.4.5 L2 キャッシュ コントローラーの有効化/無効化 . . . 90
3.4.6 RAM アクセス レイテンシの制御 . . . 91
3.4.7 ストア バッファーの動作 . . . 91
3.4.8 Cortex-A9 と L2 コントローラー間の最適化 . . . 92
3.4.9 プリフェッチ動作 . . . 93
3.4.10 プログラミング モデル . . . 94
3.5 APU インターフェイス . . . 95
3.5.1 PL コプロセッシング インターフェイス . . . 95
3.5.2 割り込みインターフェイス . . . 98
3.6 TrustZone のサポート . . . 99
3.7 APU のリセット . . . 99
3.7.1 リセット機能 . . . 99
3.7.2 リセット後の APU の状態 . . . 100
3.8 消費電力に関する注意事項 . . . 100
3.8.1 概要 . . . 100
3.8.2 スタンバイ モード . . . 101
3.8.3 L2 コントローラーの動的クロック ゲーティング . . . 102
3.9 CPU の初期化シーケンス . . . 102
3.10 インプリメンテーションで定義されるコンフィギュレーション . . . 103

第 4 章: システム アドレス
4.1 アドレス マップ . . . 104
4.2 システム バス マスター . . . 106
4.3 SLCR レジスタ . . . 106
4.4 CPU プライベート バス レジスタ . . . 107
4.5 SMC メモリ . . . 107
4.6 PS I/O ペリフェラル . . . 108
4.7 PS の各種レジスタ . . . 108

第 5 章: インターコネクト
5.1 はじめに . . . 110
5.1.1 機能 . . . 110
5.1.2 ブロック図 . . . 111
5.1.3 データパス . . . 113
5.1.4 クロック ドメイン . . . 115
5.1.5 接続 . . . 117
5.1.6 AXI ID . . . 117
5.1.7 読み出し/書き込み要求機能 . . . 118
5.1.8 レジスタの概要 . . . 118

5.2 サービス品質 (QoS) . . . 119
5.2.1 基本的なアービトレーション . . . 119
5.2.2 高度な QoS . . . 119
5.2.3 DDR ポートのアービトレーション . . . 120
5.3 AXI_HP インターフェイス . . . 120
5.3.1 機能 . . . 120
5.3.2 ブロック図 . . . 121
5.3.3 機能の説明 . . . 122
5.3.4 パフォーマンス . . . 122
5.3.5 レジスタの概要 . . . 123
5.3.6 帯域幅管理機能 . . . 123
5.3.7 トランザクションのタイプ . . . 127
5.3.8 コマンドのインターリーブと順序並べ替え . . . 127
5.3.9 パフォーマンス最適化のまとめ . . . 128
5.4 AXI_ACP インターフェイス . . . 129
5.5 AXI_GP インターフェイス . . . 130
5.5.1 機能 . . . 130
5.5.2 パフォーマンス . . . 130
5.6 PS-PL AXI インターフェイス信号 . . . 131
5.6.1 AXI 信号 . . . 131
5.6.2 AXI クロック、リセット . . . 135
5.7 ループバック . . . 135
5.8 AXI の排他アクセス . . . 136
5.8.1 CPU/L2 . . . 136
5.8.2 ACP . . . 137
5.8.3 DDRC . . . 137
5.8.4 システム サマリ . . . 138

第 6 章: ブートおよびコンフィギュレーション

6.1 はじめに . . . 139
6.1.1 PS ハードウェアのブート ステージ . . . 143
6.1.2 PS ソフトウェアのブート ステージ . . . 143
6.1.3 ブート デバイスのコンテンツ . . . 144
6.1.4 ブート モード . . . 144
6.1.5 BootROM の実行 . . . 145
6.1.6 FSBL/ユーザー コードの実行 . . . 146
6.1.7 PL のブート プロセス . . . 146
6.1.8 PL コンフィギュレーション パス . . . 147
6.1.9 デバイス コンフィギュレーション インターフェイス . . . 148
6.1.10 CPU 1 でのコードの開始 . . . 150
6.1.11 開発環境 . . . 150
6.2 デバイスのスタートアップ . . . 151
6.2.1 はじめに . . . 151
6.2.2 電源要件 . . . 151
6.2.3 クロックおよび PLL . . . 152
6.2.4 リセット動作 . . . 152
6.2.5 ブート モード ピンの設定 . . . 155
6.2.6 ブート デバイスの I/O ピン接続 . . . 156
6.3 BootROM . . . 157
6.3.1 BootROM のフロー図 . . . 157
6.3.2 BootROM ヘッダー . . . 160
6.3.3 BootROM の性能 . . . 165
6.3.4 Quad-SPI ブート . . . 168
6.3.5 NAND ブート . . . 171
6.3.6 NOR ブート . . . 174
6.3.7 SD カード ブート . . . 175
6.3.8 JTAG ブート . . . 177

6.3.9 リセット、ブート、ロックダウン ステート . . . 181
6.3.10 BootROM ヘッダーの検索 . . . 182
6.3.11 マルチブート . . . 184
6.3.12 BootROM エラー コード . . . 185
6.3.13 BootROM 実行後の状態 . . . 189
6.3.14 BootROM によって異なるレジスタ ー 例 . . . 191
6.4 デバイス ブートおよび PL コンフィギュレーション . . . 192
6.4.1 PS ソフトウェアによる PL 制御 . . . 193
6.4.2 ブート シーケンスの例 . . . 194
6.4.3 PL への PCAP ブリッジ . . . 199
6.4.4 PCAP データパス コンフィギュレーション . . . 201
6.4.5 ユーザー JTAG による PL 制御 . . . 206
6.5 参照セクション . . . 207
6.5.1 PL コンフィギュレーションの注意事項 . . . 207
6.5.2 ブート時間に関するまとめ . . . 208
6.5.3 レジスタの概要 . . . 210
6.5.4 PS バージョンとデバイス リビジョン . . . 211

第 7 章: 割り込み

7.1 環境 . . . 212
7.1.1 プライベート、共用、ソフトウェア割り込み . . . 213
7.1.2 汎用割り込みコントローラー (GIC) . . . 213
7.1.3 リセット、クロック . . . 213
7.1.4 ブロック図 . . . 213
7.1.5 CPU 割り込み信号のパススルー . . . 214
7.2 機能の説明 . . . 215
7.2.1 ソフトウェア生成割り込み (SGI) . . . 215
7.2.2 CPU プライベート ペリフェラル割り込み (PPI) . . . 216
7.2.3 共有ペリフェラル割り込み (SPI) . . . 216
7.2.4 割り込みトリガー、ターゲットおよび処理 . . . 218
7.2.5 WFI/WFE 信号 . . . 220
7.3 レジスタの概要 . . . 220
7.3.1 書き込み保護ロック . . . 221
7.4 プログラミング モデル . . . 222
7.4.1 割り込みの優先付け . . . 222
7.4.2 割り込み処理 . . . 222
7.4.3 Arm プログラム トピック . . . 222
7.4.4 従来の割り込みとセキュリティ拡張機能 . . . 223

第 8 章: タイマー

8.1 はじめに . . . 224
8.1.1 システム ブロック図 . . . 225
8.1.2 注記事項 . . . 225
8.2 CPU プライベート タイマーとウォッチドッグ タイマー . . . 226
8.2.1 クロッキング . . . 226
8.2.2 PS 割り込みコントローラーへの割り込み . . . 226
8.2.3 リセット . . . 226
8.2.4 レジスタの概要 . . . 226
8.3 グローバル タイマー (GT) . . . 227
8.3.1 クロッキング . . . 227
8.3.2 レジスタの概要 . . . 227
8.4 システム ウォッチドッグ タイマー (SWDT) . . . 228
8.4.1 機能 . . . 228
8.4.2 ブロック図 . . . 229
8.4.3 機能の説明 . . . 229
8.4.4 レジスタの概要 . . . 230

8.4.5 プログラミング モデル . . . 231
8.4.6 SWDT のクロック入力オプション . . . 231
8.4.7 SWDT のリセット出力オプション . . . 231
8.5 トリプル タイマー /カウンター (TTC) . . . 232
8.5.1 機能 . . . 232
8.5.2 ブロック図 . . . 232
8.5.3 機能の説明 . . . 233
8.5.4 レジスタの概要 . . . 234
8.5.5 プログラミング モデル . . . 235
8.5.6 カウンター /タイマーのクロック入力オプション . . . 236
8.6 I/O 信号 . . . 237

第 9 章: DMA コントローラー

9.1 はじめに . . . 238
9.1.1 機能 . . . 239
9.1.2 システム ビューポイント . . . 240
9.1.3 ブロック図 . . . 241
9.1.4 注記事項 . . . 243
9.2 機能の説明 . . . 244
9.2.1 AXI インターコネクトでの DMA 転送 . . . 244
9.2.2 AXI トランザクションに関する注意事項 . . . 246
9.2.3 DMA マネージャー . . . 246
9.2.4 マルチチャネル データ FIFO (MFIFO) . . . 247
9.2.5 メモリ間転送 . . . 248
9.2.6 PL ペリフェラル AXI トランザクション . . . 248
9.2.7 PL ペリフェラル要求インターフェイス . . . 249
9.2.8 PL ペリフェラル - PL ペリフェラルによる長さの管理 . . . 251
9.2.9 PL ペリフェラル - DMAC による長さの管理 . . . 252
9.2.10 イベントと割り込み . . . 253
9.2.11 アボート . . . 254
9.2.12 セキュリティ . . . 256
9.2.13 IP コンフィギュレーション オプション . . . 258
9.3 DMA コントローラーのプログラム ガイド . . . 259
9.3.1 スタートアップ . . . 259
9.3.2 DMA 転送の実行 . . . 259
9.3.3 割り込み処理ルーチン . . . 259
9.3.4 レジスタの概要 . . . 260
9.4 DMA エンジンのプログラム ガイド . . . 261
9.4.1 AXI トランザクションの CCRx をプログラムするマイクロコードの書き込み . . . 262
9.4.2 メモリ間転送 . . . 262
9.4.3 PL ペリフェラルの DMA 転送の長さの管理 . . . 266
9.4.4 イベントを使用したチャネルの再開 . . . 268
9.4.5 プロセッサへの割り込み . . . 269
9.4.6 命令セットの参照 . . . 269
9.5 プログラムの制約 . . . 270
9.5.1 DMA サイクル中のチャネル制御レジスタの更新 . . . 271
9.6 システムの機能 . . . 273
9.6.1 クロック . . . 273
9.6.2 リセット . . . 273
9.6.3 コントローラーのリセット コンフィギュレーション . . . 273
9.7 I/O インターフェイス . . . 274
9.7.1 AXI マスター インターフェイス . . . 274
9.7.2 ペリフェラル要求インターフェイス . . . 274

第 10 章: DDR メモリ コントローラー

10.1 はじめに . . . 276

10.1.1 機能 . . . 277
10.1.2 ブロック図 . . . 278
10.1.3 注記事項 . . . 279
10.1.4 インターコネクト . . . 279
10.1.5 DDR メモリのタイプ、容量、データ幅 . . . 280
10.1.6 I/O 信号 . . . 280
10.2 AXI メモリ ポート インターフェイス (DDRI) . . . 282
10.2.1 はじめに . . . 282
10.2.2 ブロック図 . . . 283
10.2.3 AXI 機能のサポートと制約 . . . 283
10.2.4 TrustZone . . . 284
10.3 DDR コアとトランザクション スケジューラ (DDRC) . . . 284
10.3.1 行/バンク/列アドレスのマップ . . . 285
10.4 DDRC のアービトレーション . . . 285
10.4.1 優先度、エージング カウンター、Urgent 信号 . . . 286
10.4.2 ページのマッチ . . . 286
10.4.3 エージング カウンター . . . 287
10.4.4 ステージ 1 – AXI ポートのアービトレーション . . . 287
10.4.5 ステージ 2 – 読み出し対書き込み . . . 289
10.4.6 高優先度の読み出しポート . . . 289
10.4.7 ステージ 3 – トランザクション状態 . . . 291
10.4.8 読み出し優先度の管理 . . . 292
10.4.9 書き込み結合 . . . 292
10.4.10 クレジット メカニズム . . . 293
10.5 コントローラー PHY (DDRP) . . . 293
10.6 初期化とキャリブレーション . . . 294
10.6.1 DDR クロックの初期化 . . . 294
10.6.2 DDR IOB のインピーダンス キャリブレーション . . . 295
10.6.3 DDR IOB のコンフィギュレーション . . . 296
10.6.4 DDR コントローラー レジスタのプログラム . . . 297
10.6.5 DRAM のリセットと初期化 . . . 297
10.6.6 DRAM 入力インピーダンス (ODT) のキャリブレーション . . . 298
10.6.7 DRAM 出力インピーダンス (R_{ON}) のキャリブレーション . . . 298
10.6.8 DRAM のトレーニング . . . 299
10.6.9 書き込みデータ アイの調整 . . . 301
10.6.10 自動 DRAM トレーニングの代替方法 . . . 301
10.6.11 DRAM 書き込みレイテンシの制限 . . . 303
10.7 レジスタの概要 . . . 303
10.7.1 DDRI . . . 303
10.7.2 DDRC . . . 304
10.7.3 DDRP . . . 306
10.8 エラー訂正コード (ECC) . . . 307
10.8.1 ECC の初期化 . . . 307
10.8.2 ECC エラー発生時の動作 . . . 307
10.8.3 ECC モード中のデータ マスク . . . 308
10.8.4 ECC プログラミング モデル . . . 308
10.9 プログラミング モデル . . . 309
10.9.1 動作モード . . . 309
10.9.2 クロック周波数の変更 . . . 309
10.9.3 パワーダウン . . . 309
10.9.4 ディープ パワーダウン . . . 310
10.9.5 セルフ リフレッシュ . . . 310
10.9.6 DDR の消費電力低減 . . . 310

第 11 章: スタティック メモリ コントローラー

11.1 はじめに . . . 312
11.1.1 機能 . . . 313

11.1.2 ブロック図 . . . 314
11.1.3 注記事項 . . . 315
11.2 各機能の動作 . . . 315
11.2.1 ブート デバイス . . . 315
11.2.2 クロック . . . 315
11.2.3 リセット . . . 316
11.2.4 ECC サポート . . . 316
11.2.5 割り込み . . . 316
11.2.6 PL353 の機能 . . . 317
11.2.7 アドレス マップ . . . 317
11.3 I/O 信号 . . . 317
11.4 接続図 . . . 319
11.5 レジスタの概要 . . . 320
11.6 プログラミング モデル . . . 321
11.7 NOR フラッシュの帯域幅 . . . 321

第 12 章: Quad-SPI フラッシュ コントローラー

12.1 はじめに . . . 322
12.1.1 機能 . . . 322
12.1.2 システム ビューポイント . . . 323
12.1.3 ブロック図 . . . 324
12.1.4 注記事項 . . . 324
12.2 機能の説明 . . . 325
12.2.1 動作モード . . . 325
12.2.2 I/O モード . . . 325
12.2.3 I/O モードの送信レジスタ (TXD) . . . 326
12.2.4 I/O モードに関する注意事項 . . . 327
12.2.5 リニア アドレス モード . . . 327
12.2.6 サポートされないデバイス . . . 330
12.2.7 サポートされるメモリの読み出し/書き込みコマンド . . . 330
12.3 プログラム ガイド . . . 331
12.3.1 設定 . . . 331
12.3.2 リニア アドレス モード . . . 332
12.3.3 I/O モードの設定 . . . 332
12.3.4 I/O モードの割り込み . . . 333
12.3.5 I/O コマンド シーケンスに対する RXFIFO/TXFIFO の応答 . . . 334
12.3.6 レジスタの概要 . . . 336
12.4 システムの機能 . . . 336
12.4.1 クロック . . . 336
12.4.2 リセット . . . 338
12.5 I/O インターフェイス . . . 338
12.5.1 配線と接続 . . . 338
12.5.2 MIO プログラミング . . . 342
12.5.3 MIO 信号 . . . 345

第 13 章: SD/SDIO コントローラー

13.1 はじめに . . . 346
13.1.1 主な機能 . . . 347
13.1.2 システム ビューポイント . . . 348
13.2 機能の説明 . . . 348
13.2.1 AHB インターフェイスおよび割り込みコントローラー . . . 348
13.2.2 SD/SDIO ホスト コントローラー . . . 348
13.2.3 データ FIFO . . . 349
13.2.4 コマンドおよび制御ロジック . . . 349
13.2.5 バス モニター . . . 349
13.2.6 ストリームの書き込みと読み出し . . . 349

13.2.7 クロック . . . 350
13.2.8 ソフト リセット . . . 350
13.2.9 FIFO オーバーラン/アンダーラン条件 . . . 350
13.3 プログラミング モデル . . . 351
13.3.1 データ転送プロトコルの概要 . . . 351
13.3.2 DMA を使用しないデータ転送 . . . 351
13.3.3 DMA 転送 . . . 354
13.3.4 ADMA を使用したデータ転送 . . . 356
13.3.5 アボート トランザクション . . . 357
13.3.6 外部インターフェイスの使用例 . . . 358
13.3.7 サポートされる構成 . . . 359
13.3.8 バス電圧の変換 . . . 360
13.4 SDIO コントローラーのメディア インターフェイス信号 . . . 360
13.4.1 SDIO EMIO 経由で SDIO を利用する場合の注意事項 . . . 361

第 14 章: 汎用 I/O (GPIO)

14.1 はじめに . . . 362
14.1.1 機能 . . . 362
14.1.2 ブロック図 . . . 363
14.1.3 注記事項 . . . 364
14.2 機能の説明 . . . 364
14.2.1 デバイス ピンの GPIO 制御 . . . 364
14.2.2 EMIO 信号 . . . 366
14.2.3 バンク 0、ビット [8:7] は出力 . . . 366
14.2.4 割り込み機能 . . . 366
14.3 プログラム ガイド . . . 368
14.3.1 スタートアップ シーケンス . . . 368
14.3.2 GPIO ピン コンフィギュレーション . . . 368
14.3.3 データを GPIO 出力ピンに書き込む . . . 368
14.3.4 データを GPIO 入力ピンから読み出す . . . 369
14.3.5 ウェークアップ イベントとしての GPIO . . . 369
14.3.6 レジスタの概要 . . . 370
14.4 システムの機能 . . . 370
14.4.1 クロック . . . 370
14.4.2 リセット . . . 370
14.4.3 割り込み . . . 370
14.5 I/O インターフェイス . . . 371
14.5.1 MIO プログラミング . . . 371

第 15 章: USB ホスト/デバイス/OTG コントローラー

15.1 概要 . . . 372
15.1.1 機能 . . . 373
15.1.2 動作モード . . . 374
15.1.3 ハードウェアのシステム ビューポイント . . . 374
15.1.4 コントローラーのブロック図 . . . 376
15.1.5 コンフィギュレーション、制御およびステータス . . . 378
15.1.6 データ構造 . . . 378
15.1.7 インプリメンテーションのまとめ . . . 380
15.1.8 資料 . . . 380
15.1.9 注記事項 . . . 381
15.1.10 章の概要 . . . 381
15.2 機能の説明 . . . 382
15.2.1 コントローラーのフロー図 . . . 382
15.2.2 DMA エンジン . . . 383
15.2.3 プロトコル エンジン . . . 384
15.2.4 ポート コントローラー . . . 385
15.2.5 ULPI リンク ラッパー . . . 385

15.2.6 汎用タイマー . . . 385
15.3 プログラミングの概要およびリファレンス . . . 386
15.3.1 ハードウェア/ソフトウェア システム . . . 386
15.3.2 動作モードの制御 . . . 386
15.3.3 パワー マネージメント . . . 387
15.3.4 レジスタの概要 . . . 387
15.3.5 割り込みおよびステータス ビットの概要 . . . 389
15.3.6 OTG ステータス/割り込みおよび制御レジスタ . . . 390
15.4 デバイス モードの制御 . . . 391
15.4.1 コントローラーのステート . . . 391
15.4.2 USB バス リセットの応答 . . . 392
15.5 デバイス エンドポイントのデータ構造 . . . 393
15.5.1 連結リスト エンドポイント ディスクリプター . . . 393
15.5.2 エンドポイントの管理 . . . 394
15.5.3 エンドポイント レジスタ . . . 395
15.5.4 エンドポイントの初期化 . . . 396
15.6 デバイス エンドポイント パケットの動作モデル . . . 398
15.6.1 送信エンドポイントのプライミング . . . 398
15.6.2 受信エンドポイントのプライミング . . . 398
15.6.3 インタラプト/バルク エンドポイントの動作モデル . . . 399
15.6.4 アイソクロナス エンドポイントの動作モデル . . . 401
15.6.5 コントロール エンドポイントの動作モデル . . . 403
15.7 デバイス エンドポイント ディスクリプターの参照 . . . 405
15.7.1 エンドポイント キュー ヘッド ディスクリプター (dQH) . . . 405
15.7.2 エンドポイント転送ディスクリプター (dTD) . . . 407
15.7.3 エンドポイント転送オーバーレイ領域 . . . 407
15.8 デバイス コントローラーのプログラム ガイド . . . 410
15.8.1 ソフトウェア モデル . . . 410
15.8.2 USB リセット . . . 410
15.8.3 レジスタが制御するリセット . . . 410
15.9 デバイス エンドポイント データ構造のプログラム ガイド . . . 410
15.9.1 デバイス コントローラーの初期化の概要 . . . 411
15.9.2 転送ディスクリプターの管理 . . . 412
15.9.3 転送ディスクリプターによる転送の管理 . . . 413
15.9.4 デバイス モード割り込みのサービス . . . 415
15.10 ホスト モードのデータ構造 . . . 417
15.10.1 ホスト コントローラー転送スケジュールの構造 . . . 417
15.10.2 周期スケジュール . . . 418
15.10.3 非同期スケジュール . . . 419
15.11 EHCI のインプリメント . . . 420
15.11.1 概要 . . . 420
15.11.2 内蔵トランザクション トランスレーター . . . 421
15.11.3 TT 内蔵 EHCI の機能の変更 . . . 423
15.11.4 ポート リセット タイマーの拡張 . . . 423
15.11.5 ポート速度検出のメカニズム . . . 424
15.11.6 FS/LS データ構造 . . . 424
15.11.7 TT の動作モデル . . . 424
15.11.8 ポート テスト モード . . . 426
15.12 ホストのデータ構造のリファレンス . . . 426
15.12.1 ディスクリプターの使用 . . . 427
15.12.2 転送ディスクリプター タイプ (TYP) フィールド . . . 427
15.12.3 アイソクロナス (HS) 転送ディスクリプター (iTD) . . . 428
15.12.4 スプリット トランザクション アイソクロナス転送ディスクリプター (siTD) . . . 431
15.12.5 キュー要素転送ディスクリプター (qTD) . . . 435
15.12.6 キュー ヘッド (QH) . . . 439
15.12.7 転送オーバーレイ領域 . . . 442
15.12.8 周期 FSTN (Frame Span Traversal Node) . . . 444

15.13 ホスト コントローラーのプログラム ガイド . . . 445
15.13.1 コントローラーのリセット . . . 445
15.13.2 Run/Stop . . . 445
15.14 OTG の説明およびリファレンス . . . 445
15.14.1 ハードウェア アシスタント機能 . . . 445
15.14.2 OTG 割り込みおよび制御ビット . . . 447
15.15 システム機能 . . . 447
15.15.1 クロック . . . 448
15.15.2 リセットのタイプ . . . 448
15.15.3 システムの割り込み . . . 449
15.15.4 APB スレーブ インターフェイス . . . 449
15.15.5 AHB マスター インターフェイス . . . 449
15.16 I/O インターフェイス . . . 450
15.16.1 配線と接続 . . . 450
15.16.2 MIO-EMIO のプログラミング . . . 451
15.16.3 MIO-EMIO 信号 . . . 452

第 16 章: ギガビット イーサネット コントローラー

16.1 はじめに . . . 453
16.1.1 ブロック図 . . . 454
16.1.2 機能 . . . 454
16.1.3 システム ビューポイント . . . 455
16.1.4 クロック ドメイン . . . 456
16.1.5 注記事項 . . . 456
16.1.6 アプリケーション ノート . . . 456
16.2 機能の説明およびプログラミング モデル . . . 457
16.2.1 MAC トランスミッター . . . 457
16.2.2 MAC レシーバー . . . 458
16.2.3 MAC フィルタリング . . . 459
16.2.4 WOL のサポート . . . 461
16.2.5 DMA ブロック . . . 462
16.2.6 チェックサム オフロード . . . 471
16.2.7 IEEE 1588 タイム スタンプ ユニット . . . 472
16.2.8 MAC 802.3 PAUSE フレームのサポート . . . 475
16.3 プログラム ガイド . . . 478
16.3.1 コントローラーの初期化 . . . 478
16.3.2 コントローラーの設定 . . . 479
16.3.3 I/O の設定 . . . 480
16.3.4 PHY の設定 . . . 481
16.3.5 バッファー ディスクリプターの設定 . . . 482
16.3.6 割り込みの設定 . . . 483
16.3.7 コントローラーの有効化 . . . 484
16.3.8 フレームの送信 . . . 484
16.3.9 フレームの受信 . . . 485
16.3.10 デバッグ ガイド . . . 486
16.4 IEEE 1588 タイム スタンプ . . . 487
16.4.1 概要 . . . 487
16.4.2 コントローラーの初期化 . . . 489
16.4.3 BMCA (Best Master Clock Algorithm) . . . 490
16.4.4 マスター側での PTP パケットの処理 . . . 491
16.4.5 スレーブ側での PTP パケットの処理 . . . 492
16.5 レジスタの概要 . . . 493
16.5.1 制御レジスタ . . . 493
16.5.2 ステータス/統計情報レジスタ . . . 494
16.6 信号および I/O 接続 . . . 496
16.6.1 MIO–EMIO インターフェイスの配線 . . . 496
16.6.2 PTP (Precision Time Protocol) . . . 496

16.6.3 プログラマブル ロジック (PL) へのインプリメンテーション . . . 496
16.6.4 MIO 経由の RGMII インターフェイス . . . 497
16.6.5 EMIO 経由の GMII/MII インターフェイス . . . 498
16.6.6 MIO および EMIO 経由の MDIO インターフェイス信号 . . . 499
16.6.7 MIO ピンに関する留意事項 . . . 499
16.7 既知の問題 . . . 500

第 17 章: SPI コントローラー
17.1 はじめに . . . 501
17.1.1 機能 . . . 502
17.1.2 システム ビューポイント . . . 503
17.1.3 ブロック図 . . . 504
17.1.4 注記事項 . . . 505
17.2 機能の説明 . . . 505
17.2.1 マスター モード . . . 505
17.2.2 マルチマスター ケーパビリティ . . . 507
17.2.3 スレーブ モード . . . 507
17.2.4 FIFO . . . 508
17.2.5 FIFO 割り込み . . . 508
17.2.6 割り込みレジスタ ビット、ロジック フロー . . . 509
17.2.7 SPI 間の接続 . . . 509
17.3 プログラム ガイド . . . 510
17.3.1 スタートアップ シーケンス . . . 510
17.3.2 コントローラーのコンフィギュレーション . . . 510
17.3.3 マスター モードのデータ転送 . . . 511
17.3.4 スレーブ モードのデータ転送 . . . 513
17.3.5 割り込みサービス ルーチン . . . 513
17.3.6 レジスタの概要 . . . 514
17.4 システムの機能 . . . 514
17.4.1 リセット . . . 514
17.4.2 クロック . . . 515
17.5 I/O インターフェイス . . . 516
17.5.1 プロトコル . . . 516
17.5.2 連続する転送 . . . 517
17.5.3 MIO/EMIO の配線 . . . 518
17.5.4 配線と接続 . . . 519
17.5.5 MIO/EMIO 信号の一覧 . . . 522

第 18 章: CAN コントローラー
18.1 はじめに . . . 524
18.1.1 機能 . . . 524
18.1.2 システム ビューポイント . . . 525
18.1.3 ブロック図 . . . 525
18.1.4 注記事項 . . . 526
18.2 機能の説明 . . . 527
18.2.1 コントローラーのモード . . . 527
18.2.2 メッセージ フォーマット . . . 530
18.2.3 メッセージ バッファー . . . 532
18.2.4 割り込み . . . 534
18.2.5 RX メッセージのフィルタリング . . . 536
18.2.6 プロトコル エンジン . . . 539
18.2.7 CAN0-CAN1 間の相互接続 . . . 541
18.3 プログラム ガイド . . . 541
18.3.1 概要 . . . 541
18.3.2 コンフィギュレーション モード ステート . . . 541
18.3.3 コントローラーのスタートアップ . . . 542
18.3.4 動作モードの変更 . . . 542

18.3.5 TXFIFO へのメッセージの書き込み . . . 543
18.3.6 TXHPB へのメッセージの書き込み . . . 543
18.3.7 RXFIFO からのメッセージの読み出し . . . 544
18.3.8 レジスタの概要 . . . 544
18.4 システム機能 . . . 545
18.4.1 クロック . . . 545
18.4.2 リセット . . . 546
18.5 I/O インターフェイス . . . 547
18.5.1 MIO プログラミング . . . 547
18.5.2 MIO-EMIO 信号 . . . 548

第 19 章: UART コントローラー
19.1 はじめに . . . 549
19.1.1 機能 . . . 549
19.1.2 システム ビューポイント . . . 550
19.1.3 注記事項 . . . 550
19.2 機能の説明 . . . 551
19.2.1 ブロック図 . . . 551
19.2.2 制御ロジック . . . 551
19.2.3 ボー レート ジェネレーター . . . 551
19.2.4 送信 FIFO . . . 553
19.2.5 送信データ ストリーム . . . 553
19.2.6 受信 FIFO . . . 554
19.2.7 受信データのキャプチャ . . . 554
19.2.8 I/O モード スイッチ . . . 556
19.2.9 UART0-UART1 間の相互接続 . . . 557
19.2.10 ステータスと割り込み . . . 557
19.2.11 モデム制御 . . . 559
19.3 プログラム ガイド . . . 561
19.3.1 スタートアップ シーケンス . . . 561
19.3.2 コントローラー機能の設定 . . . 562
19.3.3 データの送信 . . . 563
19.3.4 データの受信 . . . 563
19.3.5 RXFIFO トリガー レベル割り込み . . . 564
19.3.6 レジスタの概要 . . . 565
19.4 システム機能 . . . 565
19.4.1 クロック . . . 565
19.4.2 リセット . . . 566
19.5 I/O インターフェイス . . . 566
19.5.1 MIO プログラミング . . . 566
19.5.2 MIO – EMIO 信号 . . . 567

第 20 章: I2C コントローラー
20.1 はじめに . . . 568
20.1.1 機能 . . . 568
20.1.2 システム ブロック図 . . . 569
20.1.3 注記事項 . . . 569
20.2 機能の説明 . . . 570
20.2.1 ブロック図 . . . 570
20.2.2 マスター モード . . . 570
20.2.3 スレーブ モニター モード . . . 572
20.2.4 スレーブ モード . . . 572
20.2.5 I2C のスピード . . . 573
20.2.6 マルチマスター動作 . . . 574
20.2.7 I2C0 と I2C1 の相互接続 . . . 574
20.2.8 ステータスと割り込み . . . 574
20.3 プログラム ガイド . . . 575
20.3.1 スタートアップ シーケンス . . . 575

20.3.2 コントローラーのコンフィギュレーション . . . 576
20.3.3 割り込みの設定 . . . 576
20.3.4 データ転送 . . . 577
20.3.5 レジスタの概要 . . . 579
20.4 システム機能 . . . 579
20.4.1 クロック . . . 579
20.4.2 コントローラーのリセット . . . 579
20.5 I/O インターフェイス . . . 580
20.5.1 ピンのプログラム . . . 580
20.5.2 MIO-EMIO インターフェイス . . . 581

第 21 章: プログラマブル ロジックの説明

21.1 はじめに . . . 582
21.1.1 機能 . . . 582
21.1.2 デバイス タイプ別の PL リソース . . . 584
21.1.3 注記事項 . . . 585
21.2 PL コンポーネント . . . 585
21.2.1 CLB、スライス、LUT . . . 585
21.2.2 クロック管理 . . . 586
21.2.3 ブロック RAM . . . 587
21.2.4 デジタル信号処理 - DSP スライス . . . 588
21.3 入力/出力 . . . 589
21.3.1 PS-PL インターフェイス . . . 589
21.3.2 SelectIO . . . 589
21.3.3 GTX 低電力シリアル トランシーバー . . . 591
21.3.4 GTP 低電力シリアル トランシーバー . . . 605
21.3.5 PCI Express デザイン向け統合 I/O ブロック . . . 606
21.4 設定 . . . 607

第 22 章: プログラマブル ロジックの設計ガイド

22.1 はじめに . . . 608
22.2 プログラマブル ロジックでソフトウェア オフロード . . . 608
22.2.1 PL を使用してソフトウェア アルゴリズムをインプリメントした場合の利点 . . . 608
22.2.2 PL アクセラレータの設計 . . . 609
22.2.3 PL アクセラレーションの制限 . . . 610
22.2.4 電力のオフロード . . . 610
22.2.5 リアルタイム機能のオフロード . . . 611
22.2.6 リコンフィギャラブル コンピューティング . . . 612
22.3 PL およびメモリ システム性能の概要 . . . 613
22.3.1 理論上の帯域幅 . . . 613
22.3.2 DDR の効率 . . . 614
22.3.3 OCM の効率 . . . 615
22.3.4 インターコネクト スループットの問題点 . . . 615
22.4 プログラマブル ロジック インターフェイスの選択 . . . 616
22.4.1 PL インターフェイスの比較のまとめ . . . 616
22.4.2 汎用マスターを介する Cortex-A9 CPU . . . 617
22.4.3 汎用マスターを介する PS DMA コントローラー (DMAC) . . . 618
22.4.4 AXI High-Performance (HP) インターフェイスを介す PL DMA . . . 619
22.4.5 AXI ACP を介する PL DMA . . . 620
22.4.6 汎用 AXI スレーブ (GP) を介する PL DMA . . . 621

第 23 章: プログラマブル ロジックのテストおよびデバッグ

23.1 はじめに . . . 622
23.1.1 機能 . . . 622
23.1.2 ブロック図 . . . 623
23.1.3 システム ビューポイント . . . 624

23.2 機能の説明 . . . 624
23.2.1 基本動作 . . . 624
23.2.2 パケット生成 . . . 625
23.2.3 パケット フォーマット . . . 627
23.3 信号 . . . 629
23.3.1 汎用デバッグ信号 . . . 629
23.3.2 トリガー信号 . . . 629
23.3.3 トレース信号 . . . 630
23.4 レジスタの概要 . . . 630
23.5 プログラミング モデル . . . 631
23.5.1 FTM セキュリティ . . . 631

第 24 章: パワー マネージメント

24.1 はじめに . . . 632
24.1.1 機能 . . . 632
24.2 システム設計に関する検討事項 . . . 633
24.2.1 デバイス テクノロジの選択 . . . 633
24.2.2 PL 電源遮断制御 . . . 633
24.2.3 APU の最大周波数 . . . 633
24.2.4 DDR メモリのクロック周波数 . . . 633
24.2.5 DDR メモリ コントローラーのモードと構成 . . . 634
24.2.6 ブート インターフェイスの選択 . . . 634
24.2.7 PS のクロック ゲーティング . . . 634
24.3 プログラム ガイド . . . 635
24.3.1 システム モジュール . . . 635
24.3.2 ペリフェラル . . . 635
24.3.3 I/O バッファー . . . 636
24.4 スリープ モード . . . 637
24.4.1 ウェークアップ イベントのセットアップ . . . 637
24.4.2 プログラム ガイド . . . 637
24.5 レジスタの概要 . . . 639

第 25 章: クロック

25.1 はじめに . . . 640
25.1.1 システム ブロック図 . . . 640
25.1.2 クロック生成 . . . 641
25.1.3 システム ビューポイント . . . 642
25.1.4 パワー マネージメント . . . 643
25.2 CPU クロック . . . 644
25.3 システム全体のクロック周波数の例 . . . 646
25.4 クロック ジェネレーターの設計 . . . 648
25.5 DDR クロック . . . 649
25.6 IOP モジュールのクロック . . . 650
25.6.1 USB クロック . . . 650
25.6.2 イーサネット クロック . . . 651
25.6.3 SDIO、SMC、SPI、Quad-SPI、UART クロック . . . 652
25.6.4 CAN クロック . . . 653
25.6.5 GPIO および I2C クロック . . . 653
25.7 PL クロック . . . 654
25.7.1 クロック スロットル . . . 654
25.7.2 クロック スロットルのプログラミング . . . 656
25.8 トレース ポート クロック . . . 657
25.9 レジスタの概要 . . . 657
25.10 プログラミング モデル . . . 658
25.10.1 ブランチ クロック ジェネレーター . . . 658

25.10.2 DDR クロック . . . 659
25.10.3 デジタル制御インピーダンス (DCI) クロック . . . 659
25.10.4 PLL . . . 659

第 26 章: リセット システム
26.1 はじめに . . . 661
26.1.1 機能 . . . 661
26.1.2 ブロック図 . . . 662
26.1.3 リセットの階層 . . . 663
26.1.4 ブート フロー . . . 663
26.2 リセット ソース . . . 665
26.2.1 パワーオン リセット (PS_POR_B) . . . 665
26.2.2 外部システム リセット (PS_SRST_B) . . . 665
26.2.3 システム ソフトウェア リセット . . . 665
26.2.4 ウォッチドッグ タイマー リセット . . . 665
26.2.5 セキュリティ違反ロックダウン . . . 665
26.2.6 デバッグ リセット . . . 666
26.3 リセットの影響 . . . 666
26.3.1 ペリフェラル . . . 667
26.4 PL リセット . . . 667
26.4.1 PL 汎用ユーザー リセット . . . 667
26.5 レジスタの概要 . . . 667
26.5.1 永続的レジスタ . . . 667
26.5.2 システム リセット制御 . . . 668
26.5.3 ペリフェラル リセット制御 . . . 668

第 27 章: JTAG および DAP サブシステム
27.1 はじめに . . . 670
27.1.1 ブロック図 . . . 670
27.1.2 機能 . . . 672
27.2 機能の説明 . . . 673
27.3 I/O 信号 . . . 675
27.4 プログラミング モデル . . . 676
27.4.1 ユース ケース I: トレース ポートを有効にしたソフトウェアのデバッグ . . . 676
27.4.2 ユース ケース II: トレース ポートを有効にした PS および PL のデバッグ . . . 677
27.5 Arm DAP コントローラー . . . 678
27.6 トレース ポート インターフェイス ユニット (TPIU) . . . 679
27.7 ザイリンクス TAP コントローラー . . . 680

第 28 章: システムのテストとデバッグ
28.1 はじめに . . . 681
28.1.1 機能 . . . 681
28.1.2 注記事項 . . . 682
28.2 機能の説明 . . . 682
28.2.1 デバッグ アクセス ポート (DAP) . . . 683
28.2.2 エンベデッド クロス トリガー (ECT) . . . 684
28.2.3 プログラム トレース マクロセル (PTM) . . . 685
28.2.4 命令トレース マクロセル (ITM) . . . 686
28.2.5 ファネル . . . 686
28.2.6 エンベデッド トレース バッファー (ETB) . . . 686
28.2.7 トレース パケット出力 (TPIU) . . . 687
28.3 I/O 信号 . . . 688
28.4 レジスタの概要 . . . 689
28.4.1 メモリ マップ . . . 689
28.4.2 機能 . . . 690

28.5 プログラミング モデル . . . 693
28.5.1 認証の要件 . . . 693

第 29 章: オンチップ メモリ (OCM)

29.1 はじめに . . . 695
29.1.1 ブロック図 . . . 696
29.1.2 機能 . . . 696
29.1.3 システム ビューポイント . . . 697
29.2 機能の説明 . . . 698
29.2.1 概要 . . . 698
29.2.2 最適転送のアライメント . . . 698
29.2.3 クロッキング . . . 698
29.2.4 アービトレーションの方式 . . . 698
29.2.5 アドレス マップ . . . 700
29.2.6 割り込み . . . 703
29.3 レジスタの概要 . . . 704
29.4 プログラミング モデル . . . 704
29.4.1 アドレス マッピングの変更 . . . 704
29.4.2 AXI 応答 . . . 705

第 30 章: XADC インターフェイス

30.1 はじめに . . . 706
30.1.1 機能 . . . 707
30.1.2 システム ビューポイント . . . 708
30.1.3 PS-XADC インターフェイスのブロック図 . . . 709
30.1.4 プログラム ガイド . . . 710
30.2 機能の説明 . . . 711
30.2.1 インターフェイス アービタ (PL-JTAG および PS-XADC) . . . 711
30.2.2 シリアル通信チャネル (PL-JTAG および PS-XADC) . . . 712
30.2.3 アナログ-デジタル コンバーター (すべて) . . . 712
30.2.4 センサー アラーム (PS-XADC および DRP) . . . 712
30.3 PS-XADC インターフェイスの説明 . . . 713
30.3.1 シリアル チャネル クロック周波数 . . . 713
30.3.2 コマンドおよびデータ パケット . . . 714
30.3.3 コマンド フォーマット . . . 715
30.3.4 読み出しデータ フォーマット . . . 715
30.3.5 電圧の最小/最大しきい値 . . . 715
30.3.6 重大な過温度アラーム . . . 716
30.4 PS-XADC インターフェイスのプログラム ガイド . . . 716
30.4.1 FIFO への読み出しおよび書き込み . . . 717
30.4.2 割り込み . . . 718
30.4.3 コマンドの準備 . . . 718
30.4.4 レジスタの概要 . . . 719
30.5 DRP インターフェイスのプログラム ガイド . . . 719
30.6 PL-JTAG インターフェイスのプログラム ガイド . . . 719
30.7 システムの機能 . . . 720
30.7.1 クロック . . . 720
30.7.2 リセット . . . 720

第 31 章: PCI Express

31.1 はじめに . . . 721
31.2 ブロック図 . . . 722
31.3 機能 . . . 723
31.4 エンドポイントのユース ケース . . . 723
31.5 ルート コンプレックスのユース ケース . . . 724

第 32 章: デバイスのセキュア ブート

32.1 はじめに . . . 725
32.1.1 ブロック図 . . . 725
32.1.2 機能 . . . 725
32.2 機能の説明 . . . 727
32.2.1 マスター セキュア ブート . . . 727
32.2.2 外部ブート デバイス . . . 729
32.2.3 セキュア ブート イメージ . . . 729
32.2.4 eFuse の設定 . . . 731
32.2.5 RSA 認証 . . . 732
32.2.6 ブート イメージとビットストリームの暗号化 . . . 733
32.2.7 ブート イメージとビットストリームの復号化と認証 . . . 733
32.2.8 HMAC の署名 . . . 733
32.2.9 AES キーの管理 . . . 733
32.3 セキュア ブートの機能 . . . 734
32.3.1 非セキュア ブート ステート . . . 734
32.3.2 セキュア ブート ステート . . . 734
32.3.3 セキュリティ ロックダウン . . . 734
32.3.4 ブート パーティションの検索 . . . 734
32.3.5 JTAG およびデバッグに関する注意事項 . . . 735
32.3.6 リードバック . . . 735
32.3.7 セキュア ブート モードの動作 . . . 735
32.4 プログラムの考慮事項 . . . 736

付録 A: その他のリソース

A.1 ザイリンクス リソース . . . 737
A.2 ソリューション センター . . . 738
A.3 参考資料 . . . 738
A.3.1 Zynq-7000 SoC 関連資料 . . . 738
A.3.2 PL 関連資料 - デバイスおよびボード . . . 738
A.3.3 AXI (Advanced eXtensible Interface) の資料 . . . 738
A.3.4 ソフトウェア関連資料 . . . 739
A.3.5 Git 情報 . . . 739
A.3.6 デザイン ツール関連資料 . . . 739
A.3.7 ザイリンクス トラブルシュート . . . 739
A.3.8 サードパーティの IP および規格に関する資料 . . . 740

付録 B: Register Details

B.1 Overview . . . 741
B.2 Acronyms . . . 741
B.3 Module Summary . . . 742
B.4 AXI_HP Interface (AFI) (axi_hp) . . . 744
B.5 CAN Controller (can) . . . 753
B.6 DDR Memory Controller (ddrc) . . . 790
B.7 CoreSight Cross Trigger Interface (cti) . . . 860
B.8 Performance Monitor Unit (cortexa9_pmu) . . . 893
B.9 CoreSight Program Trace Macrocell (ptm) . . . 903
B.10 Debug Access Port (dap) . . . 950
B.11 CoreSight Embedded Trace Buffer (etb) . . . 965
B.12 PL Fabric Trace Monitor (ftm) . . . 984
B.13 CoreSight Trace Funnel (funnel) . . . 1004
B.14 CoreSight Intstrumentation Trace Macrocell (itm) . . . 1018
B.15 CoreSight Trace Packet Output (tpiu) . . . 1065
B.16 Device Configuration Interface (devcfg) . . . 1085
B.17 DMA Controller (dmac) . . . 1109

B.18 Gigabit Ethernet Controller (GEM) . . . 1209
B.19 General Purpose I/O (gpio) . . . 1282
B.20 Interconnect QoS (qos301) . . . 1310
B.21 NIC301 Address Region Control (nic301_addr_region_ctrl_registers) . . . 1316
B.22 I2C Controller (IIC) . . . 1317
B.23 L2 Cache (L2Cpl310) . . . 1327
B.24 Application Processing Unit (mpcore) . . . 1366
B.25 On-Chip Memory (ocm) . . . 1447
B.26 Quad-SPI Flash Controller (qspi) . . . 1451
B.27 SD Controller (sdio) . . . 1467
B.28 System Level Control Registers (slcr) . . . 1507
B.29 Static Memory Controller (pl353) . . . 1649
B.30 SPI Controller (SPI) . . . 1675
B.31 System Watchdog Timer (swdt) . . . 1686
B.32 Triple Timer Counter (ttc) . . . 1689
B.33 UART Controller (UART) . . . 1709
B.34 USB Controller (usb) . . . 1728

XILINX®

第 1 章

はじめに

1.1 概要

Zynq®-7000 ファミリはザイリンクスの SoC アーキテクチャで構成されています。この製品は、豊富な機能を備えたデュアル コア Arm® Cortex™-A9 MPCore™ のプロセッシング システム (PS) とザイリンクスのプログラマブル ロジック (PL) を 1 つのデバイスに組み合わせたもので、最先端の 28nm 高性能/低消費電力 (HPL) High-k メタル ゲート (HKMG) プロセス テクノロジを使用して製造されています。PS は Arm Cortex-A9 MPCore CPU を中核として、オンチップ メモリ、外部メモリ インターフェイス、豊富な I/O ペリフェラルを備えています。

Zynq-7000 ファミリは FPGA の柔軟性とスケーラビリティ、そして ASIC や ASSP レベルの性能、消費電力、使いやすさを兼ね備えた製品です。Zynq-7000 SoC ファミリには幅広いデバイスが用意されており、業界標準ツールを使用して 1 つのプラットフォームで、コスト重視から高性能なものまで各種アプリケーションを設計できます。各デバイスに搭載されている PS は Zynq-7000 ファミリ全体で共通ですが、PL と I/O リソースはデバイスによって異なります。このため、Zynq-7000 SoC デバイスは次のような広範なアプリケーションに対応できます。

- オートモーティブ: ドライバー アシスタンス、ドライバー インフォメーション、インフォテインメント
- 放送用カメラ
- 産業用モーター制御、産業用ネットワーク、マシン ビジョン
- IP カメラ/スマート カメラ
- LTE 無線およびベースバンド
- 医療用診断/画像処理
- プリンター複合機
- ビデオ/暗視装置

Zynq-7000 のアーキテクチャでは、カスタム ロジックを PL に、カスタム ソフトウェアを PS にそれぞれインプリメントできます。これにより、差別化を図った独自のシステム機能が実現可能です。PS と PL が密に統合されているため、ASSP と FPGA などを組み合わせた 2 チップ ソリューションのように I/O 帯域幅や消費電力に制約がなく、はるかに高い性能を達成できます。

Zynq-7000 ファミリ向けには、ザイリンクスおよびザイリンクス アライアンス パートナーから多くのソフト IP モジュールが提供されています。PS および PL 内のペリフェラルにはザイリンクスからスタンドアロンおよび Linux のデバイス ドライバーが提供されているほか、OS やボード サポート パッケージ (BSP) もパートナー各社から入手可能です。開発環境として受賞歴を持つ ISE® Design Suite: Embedded Edition を使用することで、ソフトウェア エンジニア、ハードウェア エンジニア、システム エンジニアを問わず短期間で製品開発が完了します。これ以外にも多数ののソフトウェア開発ツールがサードパーティから提供されています。

電源投入時は必ず PS 内のプロセッサから起動し、PL はソフトウェア手動のアプローチでシステム ブートおよびコンフィギュレーションされます。PL のコンフィギュレーションはブート プロセスの一環として実行するか、単独で実行できます。また、PL は全体をリコンフィギュレーションする以外にも、ダイナミック パーシャル リコンフィギュレーション (PR) が可能です。PR は、PL の一部をコンフィギュレーションできます。この機能を利用すると、必要に応じて係数を書き換えたり、アルゴリズムを入れ替えて PL のリソースを時分割多重化して利用するなど、デザインを柔軟に変更できます。後者の機能は、ソフトウェア モジュールの動的なロード/アンロードに類似しています。PL コンフィギュレーション用のデータをビットストリームと呼びます。

1.1.1 ブロック図

図 1-1 に Zynq-7000 SoC のファンクション ブロックを示します。PS と PL は別々の電源ドメインに属しているため、必要に応じて PL のみ電源を遮断して消費電力を抑えることができます。



図 1-1 : Zynq-7000 SoC の概要

Zynq-7000 SoC は次の主要ファンクション ブロックで構成されています。

- プロセッシング システム (PS)
  - アプリケーション プロセッサ ユニット (APU)
  - メモリ インターフェイス
  - I/O ペリフェラル (IOP)
  - インターコネクト
- プログラマブル ロジック (PL)

1.1.2 資料およびリソース

表 1-1 に、Zynq-7000 SoC デバイスで使用したサードパーティ IP コアとそのバージョンを示します。

表 1-1 : ベンダー IP コアおよびバージョン

ユニット	サプライヤー	バージョン
Cortex-A9 MPCore	Arm	r3p0
AMBA Level 2 Cache Controller (PL310)	Arm	r3p2-50rel0
PrimeCell Static Memory Controller (PL353)	Arm	r2p1
PrimeCell DMA Controller (PL330)	Arm	r1p1
Generic Interrupt Controller (PL390)	Arm	Arch v1.0、r0p0
CoreLink Network Interconnect (NIC-301)	Arm	r2p2
DesignWare Cores IntelliDDR Multi Protocol Memory Controller	Synopsys	A07
USB 2.0 High Speed Atlantic Controller	Synopsys	2.20a
Watchdog Timer	Cadence	Rev 07
Inter Intergrated Circuit	Cadence	r1p10
Gigabit Ethernet MAC	Cadence	r1p23
Serial Peripheral Interface	Cadence	r1p06
Universal Asynchronous Receiver Transmitter	Cadence	r1p08
Triple Timer Counter	Cadence	Rev 06
SD2.0/SDIO2.0/MMC3.31 AHB Host Controller	Arasan	8.9A_apr02nd_2010

PL はザイリンクスの 7 シリーズ FPGA テクノロジに基づいており (7z010/7z015/7z020 は Artix™-7、7z030/7z035/7z045/7z100 は Kintex™-7)、アプリケーションに合わせて機能を拡張するために使用します。PL には、コンフィギャラブル ロジック ブロック (CLB)、ポートと幅を設定可能なブロック RAM (BRAM)、25 x 18 乗算器を備えた DSP スライス、48 ビット アキュムレータと前置加算器 (DSP48E1)、ユーザー設定可能なアナログ - デジタル コンバーター (XADC)、クロック マネージメント タイル (CMT)、256b AES 復号化と SHA 認証に対応したコンフィギュレーション ブロック、設定可能な SelectIO™ テクノロジ、およびオプションで GTP または GTX マルチ ギガビット トランシーバーや統合された PCI Express® (PCIe) ブロックなど、多くのリソースが備わっています。

PL リソースの詳細は、次のザイリンクス 7 シリーズ FPGA ユーザー ガイドを参照してください。

- 『7 シリーズ FPGA SelectIO リソース ユーザー ガイド』(UG471)
- 『7 シリーズ FPGA クロッキング リソース ユーザー ガイド』(UG472)
- 『7 シリーズ FPGA メモリ リソース ユーザー ガイド』(UG473)
- 『7 シリーズ FPGA コンフィギャラブル ロジック ブロック ユーザー ガイド』(UG474)
- 『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』(UG476)
- 『7 シリーズ FPGA GTP トランシーバー ユーザー ガイド』(UG482)
- 『7 シリーズ FPGA PCI Express 用インテグレイテッド ブロック v1.3 ユーザー ガイド』(UG477)
- 『7 シリーズ FPGA DSP48E1 スライス ユーザー ガイド』(UG479)
- 『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480)

PS と PL は、多くのインターフェイスや合計 3,000 以上の複数の組み合わせを持つ信号を使用して蜜結合または疎結合できます。このため、PL ロジック内にあるユーザーが作成したハードウェア アクセラレータやその他の機能を PS 内のプロセッサから利用したり、逆にこれらの機能から PS 内のメモリ リソースにアクセスしたりできます。

スタティック/フラッシュ メモリ インターフェイスを含む PS の I/O ペリフェラルは最大 54 本の MIO (Multiplexed I/O) ピンを共有します。また、Zynq-7000 SoC には PL ドメインに属する I/O を PS の多くの I/O ペリフェラル用に使用できる機能もあります。これを可能にしているのが、拡張 MIO (EMIO) インターフェイスです。

このシステムには、セキュリティ、テスト、デバッグに関するさまざまな機能が用意されています。Zynq-7000 SoC はセキュア ブートと非セキュア ブートが可能です。PL のコンフィギュレーション ビットストリームもセキュア、非セキュアのどちらでも適用できます。これらはいずれも、PL に含まれる 256 ビット AES 復号化および SHA 認証ブロックを使用します。したがって、これらのセキュリティ機能を利用するには PL の電源をオンにしておく必要があります。

ブート プロセスは複数のステージで構成され、少なくとも BootROM と FSBL (ファースト ステージ ブート ローダー) は必ず含まれます。Zynq-7000 SoC の BootROM は工場でプログラム済みで、ユーザーはアクセスできません。BootROM はセキュア ブートか非セキュア ブートかを決定し、システム初期化とクリーンアップを実行します。次にモード ピンを読み出してプライマリ ブート デバイスを判断し、条件が満たされた場合は最後に FSBL を実行します。

システムはリセット後に自動的に初期化シーケンスを実行し、選択した外部ブート デバイスから FSBL を処理します。このプロセスにより、必要に応じて PS と PL を含む SoC プラットフォームのコンフィギュレーションを実行できます。オプションとして JTAG インターフェイスを有効にすれば、PS および PL にアクセスしてテストやデバッグを行うことができます。

PL への電源供給をオフにすると、消費電力を削減できます。また、PS のクロックを低速にしたりまたはオフにすることでも消費電力をさらに削減可能です。Zynq-7000 SoC は Arm スタンバイ モードをサポートしています。このモードは消費電力が最も少なく、かつ特定のイベント発生時にスタートアップできます。

Zynq-7000 SoC の各構成要素は PS からの視点で記述しています。たとえば、PL に対する PS の汎用スレーブ インターフェイスとは、PL 側にマスターが存在することを意味します。高性能スレーブ インターフェイスとは、PL 側に高性能マスターが存在することを意味します。同様に、汎用マスター インターフェイスとは、PS 側がマスターで PL 側にスレーブが存在することを意味します。

1.1.3 注記事項

Zynq-7000 SoC デバイス ファミリ

次のデバイスを除く、すべての Zynq-7000 SoC デバイスの PS 構造は同じです。

7z010 CLG225 デバイス

7z010 CLG225 デバイス (225 ピン パッケージ) はピン数が限られているため、MIO、DDR および XADC サブシステムの機能が低くなります。

- 32 MIO ピンは、「2.5.3 MIO ピン割り当ての注意点」を参照してください。
- 16 DDR データは、第 10 章「DDR メモリ コントローラー」の「10.1.3 注記事項」を参照してください。
- 4 つの XADC 信号ペアは、第 30 章「XADC インターフェイス」の「注記事項」を参照してください。

デバイス リビジョン

デバイス マークは、『Zynq-7000 SoC パッケージおよびピン配置ガイド』(UG865) を参照してください。

すべての Zynq-7000 SoC デバイスにある次のレジスタをソフトウェアによって読み出すことで、シリコン リビジョンを判断できます。

- devcfg.MCTRL [PS_VERSION]
- slcr.PSS_IDCODE[IDCODE]

JTAG インターフェイスには IDCODE のリビジョン内容も含まれています。

TrustZone の機能

TrustZone はすべての Zynq-7000 SoC デバイス内部に構築されているハードウェアです。詳細は、『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019) を参照してください。

1.2 プロセッシング システム (PS) の機能と説明

1.2.1 アプリケーション プロセッサ ユニット (APU)

アプリケーション プロセッサ ユニット (APU) には数多くの高性能機能と規格に準拠した機能が用意されています。

Arm v7 に対応したデュアル Arm Cortex-A9 MPCore CPU

- シングル プロセッサ、非対称/対称マルチプロセッシング (AMP/SMP) の各構成を実行時に選択可能
- Arm version 7 ISA: 標準 Arm 命令セットおよび Thumb®-2、Jazelle® RCT、Jazelle DBX Java™ アクセラレーション
- NEON™ 128b SIMD コプロセッサおよび VFPv3 (各 MPCore に 1 つ)
- パリティ付き 32KB 命令/32KB データ L1 キャッシュ (各 MPCore に 1 つ)
- パリティ付き 512KB 共有可能 L2 キャッシュ
- プライベート タイマーとウォッチドッグ タイマー

システム機能

- システム レベル制御レジスタ (SLCR)
  - PS の動作を制御する各種レジスタの総称
  - レジスタ マップは第 4 章「システム アドレス」を参照
  - 各章の内容に関連する SLCR レジスタはその章のレジスタ一覧表に記載。詳細は付録 B 「Register Details」を参照
- L1 と L2 のコヒーレンシを維持するためのスヌープ制御ユニット (SCU)
- PL (マスター) から PS (スレーブ) へのアクセラレータ コヒーレンシ ポート (ACP)
  - 64b AXI スレーブ ポート
  - L2 および OCM へのアクセスが可能
  - L1 および L2 キャッシュとデータのコヒーレンシを維持したトランザクション
- 256KB のパリティ付きオンチップ SRAM (OCM)

    - デュアルポート
    - CPU、PL、中央インターコネクトからのアクセスが可能
    - L2 レベル。ただしキャッシュ不可
- DMA コントローラー
    - PS 用に 4 チャネル (システム内の任意のメモリとの間で双方向のメモリ コピー)
    - PL 用に 4 チャネル (メモリと PL 間)
- グローバル割り込みコントローラー (GIC)
    - 個別の割り込みマスクと割り込み優先度
    - 5 つの CPU プライベート ペリフェラル割り込み (PPI)
    - 16 の CPU プライベート ソフトウェア生成割り込み (SGI)
    - システム全体、PS、PL からの共有ペリフェラル割り込み (SPI) を分配
        - PL から 20
    - CPU から PL へ WFI (Wait for Interrupt) および WFE (Wait for Event) 信号を送信
    - TrustZone™ テクノロジをサポートした強力なセキュリティ機能
- ウォッチドッグ タイマー、トリプル カウンター /タイマー

1.2.2 メモリ インターフェイス

各種メモリ テクノロジに対応した複数のメモリ インターフェイスが用意されています。

DDR コントローラー

- DDR3、DDR3L、DDR2、LPDDR-2 をサポート
    - デバイスのスピードおよび温度グレードに基づいてレートを決定
- 16b 幅または 32b 幅
    - ECC をサポート (16b の場合)
- 最大 73 の専用 PS ピンを使用
- モジュール (DIMM なし)
    - 32b 幅: 4 x 8b、2 x 16b、1 x 32b
    - 16b 幅: 2 x 8b、1 x 16b
- プログラム可能なアイドル期間に基づく DDR パワーダウンの自主開始と終了
- データ読み出しストローブの自動キャリブレーション
- 各データ ビートに対する書き込みデータ バイト イネーブルのサポート
- HPR キューによる低レイテンシの読み出し方式
- 各ポートに対する特別な Urgent 信号
- 64MB 単位でプログラム可能な TrustZone 領域
- 1 つのポートにつき 2 つの異なる ID での排他アクセス (トランザクションのロックは非対応)

DDR コントローラー コアとトランザクション スケジューラ

- データ帯域幅とレイテンシが最適となるようにトランザクションをスケジューリング
- メモリ アクセス効率を最大にする高度な並べ替えエンジン (連続読み出し/書き込みで 90%、ランダム読み出し/書き込みで 80% の効率を実現)
- 書き込み/読み出しアドレス競合チェックによる書き込みバッファーのフラッシュ
- AXI の順序規定への準拠

Quad-SPI コントローラー

リニア Quad-SPI コントローラー (プライマリ ブート デバイスとして使用可能) には、次の特長があります。

- シングルまたはデュアル
- 1x および 2x 読み出しをサポート
- 32 ビット APB 3.0 インターフェイスを利用した I/O モードにより、プログラム、読み出し、コンフィギュレーションを含むすべてのデバイス動作をサポート
- 32 ビット AXI リニア アドレス マップ インターフェイスによる読み出し
- 1 本のデバイス セレクト ラインをサポート
- 書き込み禁止信号をサポート
- 4 ビット双方向 I/O 信号
- x1、x2、x4 の読み出し速度
- x1、x4 の書き込み速度
- マスター モード時の最大 Quad-SPI クロックは 100MHz
- 深さ 252 バイト エントリの FIFO によって Quad-SPI の読み出し効率を向上
- I/O モードとリニア モードで最大 128Mb の集積度の Quad-SPI デバイスをサポート。128Mb を超えるデバイスは IO モードのみでサポートされています。
- 2 つの Quad-SPI デバイスを並列に接続したデュアル Quad-SPI をサポート

リニア アドレス マップ モードは次の機能もサポートします。

- AXI インターフェイス経由での通常の読み出し専用メモリ アクセス
- 最大 2 つの SPI フラッシュ メモリ
- リニア モードで 1 つのメモリにつき最大 16MB のアドレス空間 (2 つのメモリで 32MB)
- 4 つの AXI 読み出し受け入れ
- アドレスのインクリメントとラップアラウンドをサポートした AXI バースト読み出し
- 通常のメモリ読み出しと SPI プロトコルを双方向で自動変換
- シリアル、デュアル、Quad-SPI モード

スタティック メモリ コントローラー (SMC)

次のいずれかをプライマリ ブート デバイスとして使用可能

- NAND コントローラー
  - 8/16 ビット I/O 幅 (1 つのチップ セレクト信号)
  - ONFI 仕様 1.0
  - 読み出し 16 ワード/書き込み 16 ワードのデータ FIFO
  - 8 ワードのコマンド FIFO
  - プログラム可能な I/O サイクル タイミング
  - ECC アシスト
  - 非同期メモリ動作モード
- パラレル SRAM/NOR コントローラー
  - 8 ビット データ バス幅
  - 1 つのチップ セレクトと最大 26 のアドレス信号 (64MB)
  - 2 つのチップセレクトと最大 25 のアドレス信号 (32MB + 32MB)
  - 読み出し 16 ワード/書き込み 16 ワードのデータ FIFO
  - 8 ワードのコマンド FIFO
  - 各チップ セレクト単位でプログラム可能な I/O サイクル タイミング
  - 非同期メモリ動作モード

1.2.3 I/O ペリフェラル

I/O ペリフェラル (IOP) は、外部データ通信に対応する業界標準のインターフェイスです。

GPIO

- デバイス ピン用に最大 54 の GPIO 信号 (MIO 経由で接続)
  - トライステート対応の出力
- EMIO 経由で PS と PL 間に 192 の GPIO 信号
  - 64 の入力と 128 の出力 (64 は完全な出力、64 は出力イネーブル)
- 各 GPIO の機能は個別にまたはグループ単位で動的にプログラム可能
  - イネーブル、ビットまたはバンク データ書き込み、出力イネーブル、方向制御
- 個々の GPIO 単位でプログラム可能な割り込み
  - マスクなし/マスクありの割り込みのステータス読み出し
  - エッジ (立ち上がり、立ち下がり、または両方) およびレベル (High、Low) で動作

ギガビット イーサネット コントローラー (x2)

- MIO ピンと外部 PHY を使用した RGMII インターフェイス
- PL の SelectIO と外部 PHY、および PL のソフト IP を組み合わせたインターフェイス
- PL GTP/GTX トランシーバーを使用した SGMII インターフェイス
- スキャッター /ギャザー対応の内蔵 DMA
- IEEE 802.3-2008 および IEEE 1588 Rev. 2.0
- ウェーク オン機能

USB コントローラー : ホスト/デバイス/OTG (x2)

- USB 2.0 Hi-Speed OTG (On-the-Go) デュアル ロール USB ホスト コントローラーと USB デバイス コントローラーの動作を共通のハードウェアでサポート
- MIO ピンのみ (7x010 デバイスでは、USB コントローラー 1 つが利用可能)
- 内蔵 DMA
- USB 2.0 Hi-Speed デバイス
- USB 2.0 Hi-Speed ホスト コントローラー
- EHCI と互換性がある USB ホスト コントローラー レジスタおよびデータ構造
- USB トランシーバーの省ピン インターフェイス ULPI を直接サポート。ULPI モジュールは 8 ビットをサポート
- 外部 PHY が必要
- 最大 12 のエンドポイントをサポート

SD/SDIO コントローラー (x2)

- ブート可能な SD カード モード (オプション)
- 内蔵 DMA
- ホスト モードのみサポート
- SD 規格 2.0 をサポート
- Full Speed (FS) と Low Speed (LS) をサポート
- 1 ビットおよび 4 ビット データ インターフェイスをサポート
- Low Speed のクロック: 0 ～ 400KHz
- High Speed インターフェイスをサポート
- Full Speed のクロック: 0 ～ 50MHz (最大スループット 25MB/s)
- メモリ、I/O、コンボ カードをサポート
- 電力制御モードをサポート
- 割り込みをサポート
- 1KB データ FIFO インターフェイス

SPI コントローラー (x2): マスターまたはスレーブ

- 4 線式バス: MOSI、MISO、SCLK、SS
- 同時に送受信可能な全二重動作をサポート
- マスター モード
  - 自動/手動データ送信開始
  - 自動/手動スレーブ セレクト (SS) モード
  - 最大 3 つのスレーブ セレクト ラインをサポート
  - 外部ペリフェラル セレクトに 3:8 デコードを使用可能
  - プログラム可能なデータ送信遅延
- スレーブ モード
  - プログラム可能なスタート検出モード
- マルチマスター環境
  - 有効でない場合はトライステートに駆動
  - 複数のマスターを検出するとエラー条件として認識
- MIO を介して最大 50MHz の外部 SPI クロック レートをサポート
  - EMIO を介して PL SelectIO ピンに接続した場合、最大 25MHz
- 選択可能なマスター基準クロック
- プログラム可能なマスター ボー レート除数
- 128 バイト読み出し FIFO と 128 バイト書き込み FIFO をサポート
  - 各 FIFO は 8 ビット幅
- プログラム可能な FIFO しきい値
- プログラム可能なクロック位相/極性をサポート
- 自動/手動データ送信開始をサポート
- ソフトウェアにより、ステータスのポーリングまたは割り込み駆動で動作可能
- プログラム可能な割り込み生成

CAN コントローラー (x2)

- ISO 11898 -1、CAN 2.0A、CAN 2.0B 規格に準拠
- 標準 (11 ビット識別子) および拡張 (29 ビット識別子) フレームをいずれもサポート
- 最大 1Mb/s のビット レートをサポート
- 深さ 64 メッセージの送信メッセージ FIFO
- 1 つの高優先度送信バッファーによる送信の優先付け
- TXFIFO および RXFIFO のウォーターマーク割り込みをサポート
- ノーマル モードにおけるエラー時またはアービトレーション損失時の自動再送
- 深さ 64 メッセージの受信メッセージ FIFO
- 4 つのアクセプタンス フィルター
- 自動ウェークアップ対応のスリープ モード
- スヌープ モード
- 診断アプリケーション用のループバック モード
- マスク可能なエラーおよびステータス割り込み

- 受信メッセージに対する 16 ビット タイム スタンプ
- 読み出し可能なエラー カウンター

UART コントローラー (x2)

- プログラム可能なボー レート ジェネレーター
- 64 バイトの受信 FIFO と送信 FIFO
- 6、7、8 データ ビット
- 1、1.5、2 ストップ ビット
- 奇数パリティ、偶数パリティ、スペース パリティ、マーク パリティ、パリティなし
- パリティ エラー、フレーミング エラー、オーバーラン エラー検出
- ライン ブレークの生成と検出
- 自動エコー、ローカル ループバック、リモート ループバック チャネル モード
- 割り込み生成
- MIO および EMIO インターフェイスで利用可能な RX および TX 信号
- モデム制御信号: CTS、RTS、DSR、DTR、RI、DCD が EMIO インターフェイスで利用可能

I2C コントローラー (x2)

- 16 バイト FIFO をサポート
- I2C バス規格 Ver. 2
- プログラム可能な通常/高速バス データ レート
- マスター モード
  - 書き込み転送
  - 読み出し転送
  - 拡張アドレスをサポート
  - 低速プロセッサ サービス用に HOLD をサポート
  - ストールを防ぐための TO 割り込みフラグをサポート
- スレーブ モニター モード
- スレーブ モード
  - スレーブ トランスミッター
  - スレーブ レシーバー
  - 拡張アドレスをサポート
  - 完全にプログラム可能なスレーブ応答アドレス
  - オーバーフロー条件を防ぐための HOLD をサポート
  - ストールを防ぐための TO 割り込みフラグをサポート
- ソフトウェアにより、ステータスのポーリングまたは割り込みで駆動されるデバイスとして動作可能
- プログラム可能な割り込み生成

PS の MIO I/O

PS の MIO I/O バッファーは 2 つの電圧領域に分割されます。各領域内では、各 MIO を個別にプログラムできます。

- 2 つの I/O 電圧バンク
  - バンク 0 電圧バンクはピン 0:15 で構成
  - バンク 1 電圧バンクはピン 16:53 で構成
- MIO の電圧レベルはバンクごとにプログラム可能
  - 1.8V および 2.5/3.3V
  - CMOS シングル エンド または HSTL 差動レシーバー モード

1.3 プログラマブル ロジック (PL) の機能と説明

PL のアーキテクチャは、ユーザー設定可能な機能を数多く備えています。

- コンフィギャラブル ロジック ブロック (CLB)
  - 6 入力ルックアップ テーブル (LUT)
  - LUT 内のメモリ機能
  - レジスタおよびシフト レジスタ機能
  - カスケード接続可能な加算器
- 36Kb ブロック RAM
  - デュアル ポート
  - 最大 72 ビット幅
  - 2 つの 18Kb ブロック RAM として構成可能
  - プログラム可能な FIFO ロジック
  - 内蔵型エラー訂正回路
- デジタル信号処理 — DSP48E1 スライス
  - 25 x 18 の 2 の補数乗算器/48 ビットの高分解能アキュムレータによる信号処理
  - 対称フィルター アプリケーションに最適化され、消費電力を抑えることが可能な 25 ビット前置加算器
  - その他の高度な機能: パイプライン化オプション、ALU オプション、専用カスケード接続
- クロック管理
  - 低スキューのクロック分配を実現する高速バッファーおよび配線
  - 周波数合成および位相シフト
  - 低ジッターのクロック生成およびジッターのフィルタリング
- コンフィギャラブル I/O
  - 高性能 SelectIO テクノロジ
  - シグナル インテグリティを向上させたパッケージに高周波数デカップリング キャパシタを搭載
  - 低消費電力かつ高速な I/O 動作にトライステートにすることができるデジタル制御インピーダンス
  - HR (High Range) I/O は 1.2V ～ 3.3V をサポート
  - HP (High Performance) IO は 1.2V ～ 1.8V をサポート (7z030、7z035、7z045、および 7z100 デバイス)

- 低消費電力ギガビット トランシーバー (7z015、7z030、7z035、7z045、および 7z100 デバイス)
  - 7z030、7z035、7z045、および 7z100 デバイスで最大 12.5Gb/s のレートをサポートする高性能 GTX トランシーバー
  - 7z015 デバイスで最大 6.25Gb/s のレートをサポートする高性能 GTP トランシーバー
  - チップ間インターフェイス用に最適化された低電力モード
  - 高性能な送信プリエンファシスおよびポストエンファシス、受信リニア イコライザー (CTLE)、およびマージンを増加させるための適応等化回路を含む判定帰還等化 (DFE)
- アナログ - デジタル コンバーター (XADC)
  - 2 つの 12 ビット、1MSPS のアナログ-デジタル コンバーター (ADC)
  - 最大 17 個の柔軟でユーザー コンフィギュレーション可能なアナログ入力
  - オンチップ リファレンスまたは外部リファレンスを選択可能
  - オンチップの温度および電源センサー
  - JTAG を介して連続的に ADC の計測結果にアクセス
- PCI Express デザイン向けのインターフェイス ブロックを統合 (7z015、7z030、7z035、7z045、および 7z100 デバイス)
  - PCI Express Base Specification 2.1 と互換性があり、エンドポイントとルート ポート機能に対応
  - Gen1 (2.5Gb/s) および Gen2 (5.0Gb/s) をサポート
  - アドバンス コンフィギュレーション オプション、アドバンス エラー レポート (AER)、および End-to-End CRC (ECRC) のアドバンス エラー レポートと ECRC 機能

1.4 インターコネクトの機能と説明

Zynq-7000 SoC には、ファンクション ブロックで必要とされる通信に最適化したインターコネクト テクノロジがいくつか採用されています。詳細は、図 1-1 のブロック図または図 5-1 の詳細ブロック図を参照してください。

1.4.1 AXI 高性能データパス スイッチに基づく PS インターコネクト

- OCM インターコネクト
  - 中央インターコネクトと PL から 256KB メモリへのアクセスに使用
  - SCU を介して、CPU と ACP インターフェイスは最小レイテンシで OCM にアクセス可能
- 中央インターコネクト
  - 中央インターコネクトは 64 ビットで、IOP および DMA コントローラーを DDR メモリ コントローラー、オンチップ RAM、PL ロジックの AXI_GP インターフェイス (スイッチ経由) に接続
  - イーサネット、USB、SD/SDIO コントローラーのローカル DMA ユニットを中央インターコネクトに接続
  - PS 内のマスターを IOP に接続

1.4.2 PS-PL インターフェイス

PS-PL インターフェイスには、PL に基づいた機能と PS の統合に PL 設計者が利用できる信号がすべて含まれます。PL と PS のインターフェイスは次の 2 つのタイプに分類されます。

1. 機能インターフェイス: AXI インターコネクト、ほとんどの I/O ペリフェラルの拡張 MIO (EMIO) インターフェイス、割り込み、DMA フロー制御、クロック、デバッグ インターフェイスが含まれます。これらの信号は、PL 内のユーザー デザインによる IP ブロックとの接続に使用します。
2. コンフィギュレーション信号: プロセッサ コンフィギュレーション アクセス ポート (PCAP)、コンフィギュレーション ステータス、シングル イベント アップセット (SEU)、Program/Done/Init が含まれます。これらの信号は PL コンフィギュレーション ブロック内の固定ロジックに接続されており、PS からの制御を可能にします。

AXI 機能インターフェイスは次のとおりです。

- AXI_ACP
  - 64 ビット キャッシュ コヒーレント マスター ポート。PL に 1 つ
  - スヌープ制御ユニットに接続し、CPU と PL 間でキャッシュ コヒーレンシを維持
- AXI_HP: PL 内の 4 つの高性能/広帯域マスター ポート
  - 32 ビットまたは 64 ビット データ マスター インターフェイス (独立してプログラム)
  - 32 ビット スレーブ インターフェイス コンフィギュレーション モードで効率的なサイズ変更
  - 32 ビット スレーブ インターフェイス コンフィギュレーション モードで、アライメントされた 32 ビット転送を 64 ビットに効率的にアップサイズ
  - 32 ビット スレーブ インターフェイス コンフィギュレーション モードで、アライメントされていない 32 ビット転送を自動的に 64 ビットに拡張
  - 32 ビット インターフェイスと 64 ビット インターフェイス間で動的にコマンドをアップサイズ (AxCACHE[1] を介して制御)
  - 読み出しコマンドと書き込みコマンドの発行数を個別にプログラム可能
  - 書き込みコマンドのリリースしきい値をプログラム可能
  - PL と PS 間のすべての AXI インターフェイスにおける非同期でのクロック周波数ドメイン クロッシング
  - 読み出しと書き込みの両方に 1KB (128 x 64 ビット) のデータ FIFO を使用し、レイテンシの大きい転送を平滑化
  - PL ポートから QoS 信号を利用可能
  - コマンドおよびデータ FIFO のフィルレベルを PL からカウント可能
  - 標準の AXI 3.0 インターフェイスをサポート
  - 14 ～ 70 コマンドのスレーブ インターフェイス読み出し受け入れ (バースト長による)
  - 8 ～ 32 コマンドのスレーブ インターフェイス書き込み受け入れ (バースト長による)
- AXI_GP: 4 つの汎用ポート
  - 32 ビット マスター インターフェイス x 2
  - 32 ビット スレーブ インターフェイス x 2
  - PL と PS 間のすべての AXI インターフェイスにおける非同期でのクロック周波数ドメイン クロッシング
  - 標準の AXI 3.0 インターフェイスをサポート

1.5 システム ソフトウェア

ザイリンクスはすべての I/O ペリフェラルのデバイス ドライバーを提供しています。これらのデバイス ドライバーはソース コード形式で提供されており、ベアメタルまたはスタンドアロンをサポートし、Linux でも使用できます。FSBL (ファースト ステージ ブート ローダー) のサンプル ソース コードも提供されています。スタンドアロンおよび FSBL のソース ドライバーは、ザイリンクスの IDE Design Suite: Embedded Edition に含まれています。Linux ドライバーは、ザイリンクスのオープン ソース Wiki (http://wiki.xilinx.com) で提供しています。

詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

このほか、ザイリンクス アライアンス プログラムのパートナー各社からも IP のシステム ソフトウェア ソリューション、ミドルウェア、オペレーティング システムなどが提供されています。最新情報については、ザイリンクス ウェブサイトの Zynq-7000 ページ (japan.xilinx.com/zynq) を参照してください。

XILINX

第 2 章

信号、インターフェイス、ピン

2.1 はじめに

この章では、Zynq-7000 SoC でユーザーから可視的な信号とインターフェイスについて説明します。これらのインターフェイスおよび信号は、図 2-1 に示すように大きく分類されます。Zynq-7000 SoC はプロセッシング システム (PS) とザイリンクス Artix™-7 または Kintex™-7 に基づくプログラマブル ロジック (PL) ブロックを組み合わせて構成されています。

2.1.1 注記事項

7z010 CLG225 デバイス

このデバイスは 32 本の MIO ピンをサポートしており、MIO ピン経由で利用できるイーサネット インターフェイスは最大で 1 つです。これを「2.5.4 MIO 一覧表」に示します。1 つまたは 2 つのイーサネット コントローラーを PL 内のロジックに接続できます。

PS-PL 間の電圧レベル シフター

PS および PL 間を行き来するすべての信号およびインターフェイスは電圧境界を通過します。これらの入力および出力信号は、PL の電源投入および電源遮断のシーケンス内で有効および無効にしなければならない電圧レベル シフターを経由して接続されます。電圧レベル シフターの詳細は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」を参照してください。

ピンのタイミングおよび電圧の仕様

ピンのタイミングおよび電圧の詳細は、Zynq-7000 SoC データシートを参照してください。



図 2-1 : 信号、インターフェイス、ピン

2.2 電源ピン

PS と PL の電源は完全に独立していますが、PL に電源を供給する場合は PS にも電源を供給する必要があります。PL の電源投入では、PS の POR リセット信号との間で一定のタイミング関係を維持する必要があります。詳細は、「6.3.3 BootROM の性能」: 167 ページの「PS_POR_B のディアサートに関するガイドライン」を参照してください。

PS には、DDR I/O 用に独立した電源と MIO 用に 2 つの独立した電圧バンクがあります。表 2-1 に電源ピンを示します。電圧シーケンスと電気的仕様は、Zynq-7000 SoC の該当するデバイスのデータシートに記載されています。詳細は、『Zynq-7000 SoC パッケージおよびピン配置ガイド』を参照してください。

表 2-1 : 電源ピン

タイプ	ピン名	公称電圧	電源ピンの説明
PS 電源	V_{CCPINT}	1.0V	内部ロジック
	V_{CCPAUX}	1.8V	I/O バッファー プリドライバー
	V_{CCO_DDR}	1.2V ～ 1.8V	DDR メモリ インターフェイス
	V_{CCO_MIO0}	1.8V ～ 3.3V	MIO バンク 0、ピン 0:15
	V_{CCO_MIO1}	1.8V ～ 3.3V	MIO バンク 1、ピン 16:53
	V_{CCPLL}	1.8V	3 つの PLL クロック、アナログ
PL 電源	V_{CCINT}	1.0V	内部コア ロジック
	V_{CCAUX}	1.8V	I/O バッファー プリドライバー
	$V_{CCO_\#}$	1.8V ～ 3.3V	I/O バッファー ドライバー (バンクごと)
	V_{CC_BATT}	1.5V	PL 復号キーのメモリ バックアップ
	V_{CCBRAM}	1.0V	PL ブロック RAM
	$V_{CCAUX_IO_G\#}$	1.8V ～ 2.0V	PL 補助 I/O 回路
XADC	VCCADC、GNDADC	N/A	アナログ電源およびグランド
グランド	GND	グランド	デジタルおよびアナログ グランド

2.3 PS の I/O ピン

表 2-2 に専用 PS 信号ピンの一覧を示します。

注意 : MIO ピンの場合、許容可能な High レベルの Vin 電圧は slcr.MIO_PIN_xx[IO_Type] および [DisableRcvr] ビットの設定に依存します。これらの制限および全 I/O ピンの制限が Zynq-7000 SoC データシートで定義されています。これらの制限値を越えると、入力バッファーが損傷する可能性があります。

表 2-2 : PS の信号ピン

グループ	ピン名	タイプ	Zynq-7000 ファミリ ピンの数	7z010 CLG225 ピンの数	電圧ノード	説明
クロック	PS_CLK	I	1	1	V_{CCO_MIO0}	システム基準クロック。第 25 章「クロック」を参照してください。
リセット	PS_POR_B	I	1	1	V_{CCO_MIO0}	パワーオン リセット。アクティブ Low。第 26 章「リセット システム」を参照してください。
	PS_SRST_B	I	1	1	V_{CCO_MIO1}	デバッグ システム リセット。アクティブ Low。システムを強制的にリセット シーケンスに移行させる。第 26 章「リセット システム」を参照してください。
MIO	PS_MIO[15:0]	I/O	16	16	V_{CCO_MIO0}	「2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス」および『Zynq-7000 SoC パッケージおよびピン配置ガイド』(UG865) を参照してください。
	PS_MIO[53:16]	I/O	38	16	V_{CCO_MIO1}	
	PS_MIO_VREF	Ref	1	0	V_{CCO_MIO1}	RGMII 入力レシーバーの基準電圧は、『Zynq-7000 SoC PCB デザイン ガイド』(UG933) を参照してください。
DDR	PS_DDR_xxx	I/O	73	51	V_{CCO_DDR}	第 10 章「DDR メモリ コントローラー」を参照してください。
	PS_DDR_VR[N,P]	N/A	2	1	~	DDR DCI 基準電圧ピンは、『Zynq-7000 SoC PCB デザイン ガイド』(UG933) を参照してください。
	PS_DDR_VREF	Ref	4	4	~	DDR DQ および DQS 差動入力レシーバーの基準電圧は、『Zynq-7000 SoC PCB デザイン ガイド』(UG933) を参照してください。

7z010 CLG225 デバイスに関する注記

7z010 CLG225 デバイスのピンの数はその他の Zynq-7000 SoC デバイスと比較すると少なくなっています (表 2-2 参照)。DDR および MIO ピンの詳細は、第 10 章「DDR メモリ コントローラー」および「2.5.3 MIO ピン割り当ての注意点」をそれぞれ参照してください。7z010 CLG225 デバイスの詳細は、「1.1.3 注記事項」で説明しています。

2.4 PS–PL 間の電圧レベル シフターの有効/無効

PS および PL 間を行き来するすべての信号およびインターフェイスは電圧境界を通過します。これらの入力および出力信号は、電圧レベル シフターを経由して接続されます。ほとんどの電圧レベル シフターは slcr.LVL_SHFTR_EN レジスタで有効にします。PS-PL 間を行き来する一部の信号については、電圧レベル シフターの有効化は PL 電力ステートで制御されます。XADC、PL、および EMIO JTAG、PCAP インターフェイス、およびその他のモジュールの信号がこの例です。

電圧レベル シフターの有効化および無効化は、PS モジュールへの入力信号上で無関係なロジック レベルの遷移が発生しないように、PL の電源投入シーケンスおよび電源遮断シーケンス内で制御する必要があります。電圧レベル シフターは、PL の電源をオフする前に無効にします。同様に、レベル シフターの有効化は、PL の電源投入後、信号を使用する前に実行します。PL 内のロジックをプログラムするには、PS の電源をオンにしておく必要があります。

例: 電源投入シーケンス

1. **PL に電源を投入する。**電圧シーケンスの要件は、データシートを参照してください。slcr.LVL_SHFTR_EN レジスタを 0x0 にします。
2. **PS-PL レベル シフターを有効にする。**slcr.LVL_SHFTR_EN レジスタに 0x0A を書き込みます。
3. **PL をプログラムする。**
4. **PL がプログラムされるまで待機する。**devcfg.INT_STS [PCFG_DONE_INT] が 1 になるまで読み出し、DONE 信号がアサートされたことを示します。
5. **PL-PS レベル シフターを有効にする。**slcr.LVL_SHFTR_EN レジスタに 0x0F を書き込みます。
6. **PS および PL 間で信号およびインターフェイスの使用を開始する。**

例: 電源遮断シーケンス

1. **PS および PL 間で信号およびインターフェイスの使用を停止する。**
2. **電圧レベル シフターを無効にする。**slcr.LVL_SHFTR_EN レジスタに 0x0 を書き込みます。
3. **PL の電源を遮断する。**電圧シーケンスの要件は、データシートを参照してください。
4. **PL 電源の遮断時は slcr.LVL_SHFTR_EN レジスタを 0x0 のままにする。**

ヒント : PL のコンフィギュレーションが完了するまで、機能的に電圧レベル シフターを有効にする必要はありません。PL グローバル信号の電圧レベル シフターの有効化が安全であると示すまで、PS で電圧レベル シフターは有効にできません。PL DONE 信号が High になると、PL が完全にプログラムされます。PL DONE 信号は、DevC サブシステムの割り込みで追跡されます。

2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス

MIO ピンの数は限られているため、MIO は I/O ペリフェラルの接続にとって重要です。MIO ピンへの I/O 信号の接続はソフトウェアでプログラムします。I/O ペリフェラルの信号は、EMIO インターフェイスを経由して PL (PL デバイス ピンを含む) にも接続可能です。この方法を使用すると、アクセスできるデバイス ピン (PL ピン) の数が増え、I/O ペリフェラル コントローラーと PL 内のユーザー ロジックを接続できます (図 2-2 参照)。



図 2-2 : MIO-EMIO の概要

2.5.1 I/O ペリフェラル (IOP) インターフェイスの接続

I/O コントローラーの信号がどのマルチプレクサーに接続されるかは、信号のタイプによって異なります。IOP 信号によっては MIO ピン インターフェイスでしか利用できないもの、MIO または EMIO を経由して利用できるもの、そして EMIO でしかアクセスできないものがあります。表 2-3 に、各 I/O ペリフェラルの接続機能の一部を示します。各 IOP の詳細は、IOP に関連する章で説明します。「2.5.4 MIO 一覧表」に MIO ピンの割り当て例を示します。

注記 : IOP インターフェイスの I/O 信号はグループ化して接続する必要があります。つまり、各グループに属する信号を分割して別の MIO ピン グループに接続しないようにします。たとえば、SPI 0 CLK を MIO ピン 40 に接続した場合、SPI 0 インターフェイスのほかの信号は MIO ピン 41 ～ 45 に接続する必要があります。同様に、同じ IOP インターフェイス内の一部の信号を MIO に、そして一部の信号を EMIO に分割して接続することはできません。ただし、IOP インターフェイス内の未使用の信号は必ず接続する必要はありません。未使用の信号は GPIO として設定できます。

表 2-3 : I/O ペリフェラルの MIO-EMIO インターフェイスの接続

ペリフェラル	MIO 接続	EMIO 接続	参照先
TTC [0,1]	CLK_IN、WAVE_OUT。各カウンターからの 1 組の信号	CLK_IN、WAVE_OUT。各カウンターからの 3 組の信号	参照先: 第 8 章「タイマー」
SWDT	CLK_IN、RESET_OUT	CLK_IN、RESET_OUT	参照先: 第 8 章「タイマー」
SMC	パラレル NOR/SRAM および NAND フラッシュ	利用不可	参照先: 第 11 章「スタティック メモリ コントローラー」
Quad-SPI [0,1]	シリアル、デュアル、クワッド モード	利用不可	参照先: 第 12 章「Quad-SPI フラッシュ コントローラー」
SDIO [0,1]	50MHz	25MHz	参照先: 第 13 章「SD/SDIO コントローラー」
GPIO	最大 54 の I/O チャネル (GPIO バンク 0 および 1)	入力、出力、トライステート制御を持つ 64 の GPIO チャネル (GPIO バンク 2 および 3)	参照先: 第 14 章「汎用 I/O (GPIO)」
USB [0,1]	ホスト、デバイス、OTG	利用不可	参照先: 第 15 章「USB ホスト/デバイス/OTG コントローラー」
Ethernet [0,1]	RGMII v2.0	MII/GMII(1)	参照先: 第 16 章「ギガビット イーサネット コントローラー」
SPI [0,1]	50MHz	利用可能	参照先: 第 17 章「SPI コントローラー」
CAN [0,1]	ISO 11898 -1、CAN 2.0A/B	利用可能	参照先: 第 18 章「CAN コントローラー」
UART [0,1]	簡易 UART: 2 本のピン (TX/RX)	TX、RX、DTR、DCD、DSR、RI、RTS、CTS	参照先: 第 19 章「UART コントローラー」
I2C [0,1]	SCL、SDA {0, 1}	SCL、SDA {0, 1}	参照先: 第 20 章「I2C コントローラー」
PJTAG	TCK、TMS、TDI、TDO	TCK、TMS、TDI、TDO、トライステートの TDO	参照先: 第 27 章「JTAG および DAP サブシステム」
トレース ポート IU	最大 16 ビット データ	最大 32 ビット データ	参照先: 第 28 章「システムのテストとデバッグ」

注記 :

1. イーサネット MII/GMII インターフェイスが EMIO を経由して接続される場合、その他の MII インターフェイス (RMII、RGMII、SGMII など) は PL ピンに接続される PL 内の適切なシム ロジックから作成できます。

2.5.2 IOP インターフェイスの接続

ほとんどのペリフェラルについては、I/O 信号は柔軟にマップできます。図 2-4 に接続機能の一覧を示します。たとえば XPS デザイン ツールには CAN 用に最大 12 の可能な MIO ポート マップ、または選択した場合は EMIO インターフェイスへのパスが 1 つ含まれます。図 2-3 にペリフェラル システムの接続図を示します。

USB を除くほとんどの PS ペリフェラルの I/O 信号は MIO 経由で PS ピンへ、または EMIO 経由で PL ピンへ接続できます。また、ギガビット イーサネットをペリフェラルの多くは MIO と EMIO 間で同じプロトコルを維持します。ピン数を削減するため、MIO の接続経路にはデータ レート 250MHz (ダブル データ レートを用いた 125MHz クロック) の 4 ビット RGMII インターフェイスが配線されています。EMIO の接続経路にはデータ レート 125MHz の 8 ビット GMII インターフェイスが配線されています。USB、Quad-SPI、SMC インターフェイスは EMIO インターフェイス経由で PL から利用することはできません。

インターコネクト側では、USB、イーサネット、SDIO ペリフェラルが中央インターコネクトに接続され、6 つの DMA マスターと通信します。ソフトウェアは AHB インターコネクトを経由してスレーブ専用の Quad-SPI および SMC ペリフェラルにアクセスします。スレーブ専用の GPIO、SPI、CAN、UART、I2C コントローラーには APB バス経由でアクセスします。制御およびステータス レジスタはすべて APB インターコネクト経由でアクセスしますが、例外として SDIO コントローラーのみそれぞれ 2 つの AHB インターフェイスがあります。このアーキテクチャは、各コントローラー インターフェイスで必要な帯域幅をバランスよく配分することを目的としています。



図 2-3 : I/O ペリフェラルのシステム図

2.5.3 MIO ピン割り当ての注意点

通常、ピンと機能は 1 対 1 で割り当てますが、多目的使用のブート モード ストラッピング抵抗 (MIO [2:8]) などはこの例外となります。

重要 : MIO ピンの割り当てには重要な注意点がいくつかあります。MIO 一覧表、インターフェイスの接続表、および MIO ピン割り当ての注意点が、ピン配置の実行時に役立ちます。

インターフェイスの周波数: インターフェイスのクロック周波数は一般に、デバイスのスピード グレード、およびインターフェイスが MIO または EMIO 経由で接続されるかに依存します。45 ページの表 2-3 に各インターフェイスの配線パスを示します。各スピード グレードおよび配線パスに使用できる最大クロック周波数は、Zynq-7000 SoC データシートで定義されています。

2 つの MIO 電圧バンク: MIO ピンは個別に設定される 2 組の I/O バッファー (Bank 0、MIO[15:0] および Bank1、MIO[53:16]) に分割されます。シグナル電圧は、最初は VMODE ブート モード ストラップ ピンを使用して設定します。各バンクは、1.8V または 2.5V/3.3V に設定できます。

ブート モード ストラッピング ピン: これらのピンは、ブート モード ピンとして使用する以外にも、I/O ペリフェラルに割り当てることができます。MIO バンクのブート デバイス、最初の PLL クロック バイパス モード、電圧モード (VMODE) は MIO ピン [8:2] で設定します。ストラップ ピンは、PS_POR_B リセット信号がディアサートしてから PS_CLK クロックの数サイクル後にサンプリングされます。ボード デザインでは、これらの信号を 20KΩ のプルアップおよびプルダウン抵抗を使用して VCC またはグランドに接続します。ブート モード ピンの設定についての詳細は、第 6 章「ブートおよびコンフィギュレーション」 で説明します。

I/O バッファー出力イネーブル制御: 各 MIO I/O バッファーの出力イネーブルは、トライステート オーバーライド制御ビット、選択した信号タイプ (入力専用かどうか)、ペリフェラル コントローラーの状態を組み合わせて制御します。トライステート オーバーライド ビットは、slcr.MIO_PIN_xx [TRI_ENABLE] レジスタ ビットまたは slcr.MIO_MST_TRI レジスタ ビットのいずれの位置からでも制御できます。これらのビットは、I/O バッファーのトライステート信号を制御できるように同じフリップフロップを操作します。トライステート オーバーライド制御ビットが 0 に設定されており、この信号が出力専用の場合、または I/O としてコンフィギュレーションされている信号を I/O ペリフェラルが駆動しようとしている場合、I/O バッファー出力は有効になります。

SD カードからのブート: BootROM は、MIO ピン 40 ～ 45 (SDIO 0 インターフェイス) に SD カードが接続されていることを前提として動作します。

スタティック メモリ コントローラー (SMC) インターフェイス: 1 つのデザインで使用できる SMC メモリ インターフェイスは 1 つのみです。SMC コントローラーは多くの MIO ピンを占有します。また、どの SMC メモリ インターフェイスも EMIO には接続できません。

たとえば、8 ビット NAND フラッシュをインプリメントした場合、Quad-SPI は利用できず、テスト ポートは 8 ビットに制限されます。16 ビット NAND フラッシュをインプリメントした場合は、さらに多くのピンを占有します。Ethernet 0 は利用できません。SRAM/NOR インターフェイスは MIO ピンを最大 70% 占有するため、イーサネットおよび USB 0 は使用できません。

SRAM/NOR 上位アドレス ピンはオプションです (ただし、接続されたデバイスによる)。また、SMC インターフェイスは 2 つの MIO 電圧バンクにまたがることにも注意してください。

Quad-SPI インターフェイス: Quad-SPI メモリ サブシステムを使用する場合は、下位メモリの Quad-SPI インターフェイス (QSPI_0) を使用する必要があります。上位のインターフェイス (QSPI_1) はオプションで、パラレルまたはスタック方式で 2 つのメモリを配置する場合にのみ使用します。Quad-SPI 1 インターフェイスは単独で使用できません。

MIO ピン [8:7] は出力: これらの MIO ピンは出力としてのみ使用できます。GPIO チャネル 7 および 8 は出力としてのみ設定可能です。

7z010 CLG225 デバイスの MIO ピン: このデバイスには 32 本の MIO ピン (0:15、28:39、48、49、52、53) があります。その他すべての Zynq-7000 SoC デバイスは 54 本の MIO ピンすべてを備えており、EMIO インターフェイスの機能はすべてのデバイスで共通です。詳細は、「1.1.3 注記事項」を参照してください。

7z010 CLG225 で使用可能な MIO ピンは 32 本であるため、PS の機能は次のように制限されます。

- MIO を介するのは USB またはイーサネット コントローラーのいずれか
- SD カードからのブートはなし
- NOR/SRAM インターフェイスはなし
- NAND フラッシュの幅は 8 ビットに制限

2.5.4 MIO 一覧表

表 2-4 は MIO の情報を一覧表にまとめたものです。グレーのボックスは 7z010 CLG225 デバイスで使用できない信号を表しています。詳細は、「PS-PL 間の MIO-EMIO 信号およびインターフェイス」を参照してください。このセクションでは、ピン割り当てにおいて重要な注意事項についても説明しています。

表 2-4 : MIO 一覧表

| MIO 電圧バンク 0 パッケージ バンク 500 | | | | | | | | | | | | | | | | MIO 電圧バンク 1 パッケージ バンク 501 | | | | | | | | | | | | | | | |

2.5.5 MIO の信号接続

MIO の信号接続は、slcr レジスタ セットにある MIO_PIN_[53:0] コンフィギュレーション レジスタで制御します。MIO は 4 段のマルチプレクサーを使用して MIO ピンへの入出力信号を多重化/逆多重化します (図 2-4 参照)。高速データ信号 (ギガビット イーサネットの RGMII や USB の ULPI など) は 1 段のマルチプレクサーのみを経由します。UART や I2C ポートなどの低速信号は、4 つのマルチプレクサーをすべて経由します。個々の MIO ピンの接続は、各 MIO_PIN レジスタの複数のビットを使用して個別に制御します。



図 2-4 : MIO の信号接続

すべての MIO ピンが、CAN_MIOCLK_CTRL レジスタを使用して外部 CAN コントローラー基準クロックとしてプログラムできます。

2.5.6 デフォルトのロジック レベル

別のソースが MIO または EMIO のどちらにも接続されていない場合、I/O ペリフェラルへの入力はデフォルト値で駆動されます。入力が EMIO に接続されていても、PL の電源がオフの場合は同様にデフォルト値が I/O ペリフェラルに駆動されます (図 2-5 参照)。

MIO 専用の信号の場合、MIO マルチプレクサーがその信号を MIO ピンに接続していないとデフォルトの信号入力が駆動されます。

MIO-EMIO 信号の場合、MIO マルチプレクサーがその信号を MIO ピンに接続しておらず (信号がデフォルトで EMIO インターフェイスに接続される)、かつ信号の接続先が EMIO にプログラムされているが PL が信号を駆動していない (コンフィギュレーションされていない) か駆動できない (電源オフ) 場合にデフォルトの信号入力が駆動されます。

デフォルトの入力信号ロジックは、I/O ペリフェラルに損傷を与えないレベルに設定されています。ただし念のため、使用しないペリフェラル コアは無効にしてください。ロジック レベルは、各 I/O ペリフェラルに関する章の信号表に記載しています。



図 2-5 : 選択していないコントローラーの入力

2.5.7 MIO ピンの電気的パラメーター

MIO_PIN レジスタには、各 I/O バッファー (GPIOB) のピンの電気的特性を制御するビット フィールドがあります。I/O バッファーの信号電圧、スルー レート、トライステート制御、プルアップ抵抗、HSTL イネーブルなどのフィールドです。表 2-5 にこれらをまとめています。電気的仕様は、各 Zynq-7000 SoC データシートを参照してください。

表 2-5 : MIO I/O バッファーのプログラム可能なパラメーター

I/O バッファーのパラメーター	MIO_PIN レジスタのビット フィールド	選択可能な値	説明
信号タイプ	I/O_Type	LVCMOS (18、25、33)、HSTL	ドライバーとレシーバーのタイプを選択
HSTL レシーバー	DisableRcvr	有効、無効	IO_Type = HSTL の場合、有効
スルー レート	Speed	高速、低速	すべての I/O タイプのエッジ レートを選択
トライステート制御	3-State Control	有効、無効	すべての I/O タイプのトライステートを有効にする
プルアップ	Pull-up	有効、無効	すべての I/O タイプのプルアップを有効にする

注意 : 許容可能な High レベルの Vin 電圧は slcr.MIO_PIN_xx[IO_Type] および [DisableRcvr] ビットの設定に依存します。この制限は Zynq-7000 SoC データシートで定義されています。これらの制限値を越えると、入力バッファーが損傷する可能性があります。

VREF ソースに関する注意事項

HSTL 信号送出に対応する VREF ピンは、ソースを内部または外部に供給できます。ユーザーはシステム デザインの要件に応じていずれかを選択します。基準ソースは、slcr.GPIOB_CTRL [VREF_SW_EN] レジスタ ビットを用いて選択します。

2.6 PS–PL AXI インターフェイス

PS 側の AXI インターフェイスは AXI 3 インターフェイス規格に基づいています。各インターフェイスは複数の AXI チャネルで構成されます。表 2-6 にインターフェイスの一覧を示します。これら 9 つの PL AXI インターフェイスは、1,000 以上の信号でインプリメントされています。

注記 : PL ロジックとの通信前に LVL_SHFTR_EN で PL レベル シフターを有効にしておく必要があります (「2.7.1 クロック、リセット」参照)。

表 2-6 : PL AXI インターフェイス

インターフェイス名	インターフェイスの説明	マスター	スレーブ	信号
M_AXI_GP0	汎用 (AXI_GP)	PS	PL	第 5 章「インターコネクト」には、これらの各インターフェイスを説明しているセクションがあります。 AXI 信号は、「5.6 PS-PL AXI インターフェイス信号」で個別に一覧表示しています。 AXI_ACP インターフェイスについても、「3.5.1 PL コプロセッシング インターフェイス」など、第 3 章「アプリケーション プロセッシング ユニット (APU)」のさまざまなセクションで説明されています。 図 5-1 に PS のインターコネクトを示します。
M_AXI_GP1		PS	PL	
S_AXI_GP0	汎用 (AXI_GP)	PL	PS	
S_AXI_GP1		PL	PS	
S_AXI_ACP	アクセラレータ コヒーレンシ ポート (ACP): トランザクションにおけるキャッシュ コヒーレンシを維持	PL	PS	
S_AXI_HP0	高性能ポート (AXI_HP): 読み出し/書き込み FIFO、DDR コントローラーへの 2 つの専用メモリ ポート、OCM へのパスを備える。AXI_HP インターフェイスは AFI とも呼ばれる	PL	PS	
S_AXI_HP1		PL	PS	
S_AXI_HP2		PL	PS	
S_AXI_HP3		PL	PS	

2.7 PS–PL の各種信号

プログラマブル ロジック (PL) のインターフェイス グループには、PS と PL を接続する各種インターフェイスが含まれます。入力は PL が駆動し、出力は PS が駆動します。信号は基本的にすべてアクティブ High ですが、信号名の末尾に「N」が付くものはアクティブ Low です。また、末尾に「TN」が付くものはアクティブ Low のトライステート イネーブル信号で、PL への出力です。PL への出力信号は常に High レベルまたは Low レベルのいずれかに駆動されます。

表 2-7 に PS-PL 信号グループを示します。

表 2-7 : PS-PL 信号グループ

PS-PL 信号グループ	信号名	参照先
PL クロックおよびリセット	FCLKx	2.7.1 クロック、リセット
PS への PL 割り込み信号	IRQF2Px	2.7.2 割り込み信号
PL への IOP 割り込み信号	IRQP2Fx	2.7.2 割り込み信号
イベント	EVENTx	2.7.3 イベント信号
IdleAXI、DDR ARB、SRAM インターフェイス、FPGA	FPGA、DDR、EMIO	2.7.4 アイドル AXI、DDR Urgent/Arb、SRAM 割り込み信号
DMA コントローラー	DMACx	2.7.5 DMA Req/Ack 信号
EMIO 信号	EMIOx	表 2-3
USB ポート インジケーターおよび電源制御	EMIOUSBx	15.16.3 MIO-EMIO 信号

注記 : PL ロジックとの通信前に slcr.LVL_SHFTR_EN レジスタで PL レベル シフターを有効にしておく必要があります (「2.7.1 クロック、リセット」参照)。

2.7.1 クロック、リセット

クロック

PS クロック モジュールから PL には 4 つの周波数プログラマブル クロック (FCLK) が供給されており、これらは PS と PL の境界で分散されています。これらのクロックは個別に制御できます。FCLK クロックは PL クロック バッファーに接続して周波数ソースとして使用可能です。

注記 : これら 4 つの PS-PL クロック間のタイミング関係は保証されていません。各クロックは個別にプログラムされ、動作します。FCLKCLKTRIGN[3:0] 信号は現時点ではサポートされていません。PL ではこれらの信号をグランドに接続する必要があります。FCLK クロックは、第 25 章「クロック」で説明します。

リセット

PS リセット サブシステムは、PL に 4 つのプログラム可能なリセット信号を提供します。これらのリセット信号は、slcr.FPGA_RST_CTRL SLCR[FPGA[3:0]_OUT_RST] ビット フィールドへの書き込みで制御されます。リセットは個別にプログラムされ、PL クロックおよびその他すべての PS-PL 信号とは完全に独立しています。第 26 章「リセット システム」に PS リセット サブシステムを説明します。

表 2-8 に、PL クロックとリセットの一覧を示します。

表 2-8 : PL クロックとリセット信号

タイプ	PL 信号名	I/O	参照先
PL クロック	FCLKCLK[3:0]	O	第 25 章「クロック」
PL クロック スロットル制御	FCLKCLKTRIG [3:0]	I	
PL リセット	FCLKRESETN [3:0]	O	第 26 章「リセット システム」

2.7.2 割り込み信号

PS の I/O ペリフェラル (IOP) からの割り込みは PL に接続され、FCLK クロックに対して非同期でアサートします。一方、PL からは PS に対して最大 20 の割り込みを非同期でアサートできます。これらのうち、16 の割り込み信号は割り込みコントローラーにペリフェラル割り込みとしてマップされており、それぞれに特定の優先度が割り当てられた後、1 つまたは両方の CPU にマップされます。残り 4 つの PL 割り込み信号は反転され、nFIQ および nIRQ 割り込みに直接接続されて割り込みコントローラーのプライベート ペリフェラル割り込み (PPI) ユニットに入力されます。2 つの CPU のそれぞれに nFIQ 割り込みと nIRQ 割り込みが 1 つずつあります。表 2-9 に PS と PL 間の割り込みの一覧を示します。割り込み信号の詳細は、第 7 章「割り込み」で説明します。

表 2-9 : PL 割り込み信号

タイプ	PL 信号名	I/O	デスティネーション
PL から PS への割り込み	IRQF2P[7:0]	I	SPI: 番号 [68:61]
	IRQF2P[15:8]	I	SPI: 番号 [91:84]
	IRQF2P[19:16]	I	PPI: nFIQ、nIRQ (両方の CPU)
PS から PL への割り込み	IRQP2F[27:0]	O	Pl ロジック。I/O ペリフェラルから受信し、割り込みコントローラーへ転送される。PL にも出力される

2.7.3 イベント信号

PS は PL との間で双方向のプロセッサ イベントをサポートしています (表 2-10 参照)。これらの信号は PS と FCLK クロックに対して非同期です。これら信号の詳細は、第 3 章「アプリケーション プロセッシング ユニット (APU)」で説明します。

表 2-10 : PL イベント信号

タイプ	PL 信号名	I/O	説明
イベント	EVENTEVENTI	I	1 つまたは両方の CPU を WFE 状態からウェークアップする
	EVENTEVENTO	O	どちらか一方の CPU が SEV 命令を実行するとアサートされる
スタンバイ	EVENTSTANDBYWFE[1:0]	O	CPU スタンバイ モード : CPU がイベント待機時にアサートされる
	EVENTSTANDBYWFI[1:0]	O	CPU スタンバイ モード : CPU が割り込み待機時にアサートされる

2.7.4 アイドル AXI、DDR Urgent/Arb、SRAM 割り込み信号

アイドル AXI 信号は、PL 内に未処理の AXI トランザクションが存在しないことを PS に通知するために使用します。未処理トランザクションは、いずれのレジスタからも読み出せません。この信号は PL が駆動します。PS バス クロックのシャットダウンは、この信号を含め PL バスのすべてのデバイスがアイドルであることを確認してから開始します。

DDR Urgent/Arb 信号は、PS の DDR メモリ コントローラーの 4 つの AXI ポートに対する DDR アービトレーションに重大なメモリ スタベーション (不足) の発生を通知するために使用します。EMIOSRAMINT 信号は、スタティック メモリ コントローラーが割り込みをトリガーしたことを PL に対して警告するために使用します。

表 2-11 : PL のアイドル AXI、DDR Urgent/Arb、SRAM 割り込み信号

タイプ	PL 信号名	I/O	デスティネーション	参照先
アイドル PL AXI インターフェイス	FPGAIDLEN	I	中央インターコネクト クロック ディスエーブル ロジック	「25.1.4 パワー マネージメント」の「中央インターコネクト クロックの無効化」
DDR Urgent 信号	DDRARB[3:0]	I	DDR メモリ コントローラー	第 10 章「DDR メモリ コントローラー」
SRAM	EMIOSRAMINTIN	I	スタティック メモリ コントローラー割り込み	第 11 章「スタティック メモリ コントローラー」

2.7.5 DMA Req/Ack 信号

DMA コントローラーのフロー制御信号は 4 つあり、M_AXI_GP インターフェイス経由で接続した最大 4 つの PL スレーブがこれらを使用します (表 2-11 参照)。これら 4 つのフロー制御信号は DMA チャネル 4 ～ 7 に対応しています (第 9 章「DMA コントローラー」参照)。

表 2-12 : PL DMA 信号

タイプ	信号	PL 信号名	I/O	参照先
クロック、リセット	Clock	DMA[3:0]ACLK	I	9.2.7 PL ペリフェラル要求インターフェイス
要求	Ready	DMA[3:0]DRREADY	O	第 9 章「DMA コントローラー」
	Valid	DMA[3:0]DRVALID	I	
	Type	DMA[3:0]DRTYPE[1:0]	I	
	Last	DMA[3:0]DRLAST	I	
肯定応答	Ready	DMA[3:0]DAREADY	I	
	Valid	DMA[3:0]DAVALID	O	
	Type	DMA[3:0]DATYPE[1:0]	O	

2.8 PL I/O ピン

表 2-13 に PL I/O ピンの一覧を示します。詳細は、Zynq-7000 SoC の各デバイスのデータシートおよび『Zynq-7000 SoC パッケージおよびピン配置ガイド』を参照してください。

マルチ ギガビット シリアル トランシーバー ピンの詳細は、『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』(UG476) の「ピンの説明およびデザインのガイドライン」を参照してください (Kintex ベースの 7z030、7z035、7z045、および 7z100 には 4 ～ 16 のトランシーバーがある)。

7z010 CLG225 デバイスに関する注記

7z010 CLG225 デバイスのピンの数はその他の Zynq-7000 SoC デバイスと比較すると少なくなっています。7z010 CLG225 では、DXN はグランドに接続され、バンク 34 には 8 本の I/O、バンク 35 には 46 本の I/O があります。また、XADC 信号ペアは 4 組しかありません。

注意 : 許容可能な High レベルの Vin 電圧は、Zynq-7000 SoC データシートで定義されています。これらの制限値を越えると、入力バッファーが損傷する可能性があります。

表 2-13 : PL ピン一覧

グループ	ピン名	タイプ	説明
ユーザー I/O ピン	IO_LXXY_#、IO_XX_#	I/O	ほとんどのユーザー I/O ピンは差動信号に対応しており、差動ペアとしてインプリメントできます。上下にある I/O ピンは常にシングルエンドです。
マルチ ギガビット シリアル トランシーバー	MGTXRX[P,N]	I	差動受信および送信ポートです。マルチ ギガビット シリアル トランシーバー ピンです。Zynq-7000 SoC 7z030 では 4 つ、7z035、7z045、および 7z100 デバイスでは 16 のトランシーバーが利用可能です。
	MGTXTX[P,N]	O	
	MGTAVCC_G#	I	レシーバーおよび内部トランスミッター回路の 1.0V アナログ電源ピンです。
	MGTAVTT_G#	I	送信ドライバーの 1.2V アナログ電源ピンです。
	MGTVCCAUX_G#	I	トランシーバーの 1.8V 補助アナログ クワッド PLL 電源電圧です。
	MGTREFCLK0/1P	I	トランシーバーの差動基準クロックの正 (P) 側です。
	MGTREFCLK0/1N	I	トランシーバーの差動基準クロックの負 (N) 側です。
	MGTAVTTRCAL	N/A	内部キャリブレーション終端の精度参照抵抗ピンです。
	MGTRREF	I	内部キャリブレーション終端の精度参照抵抗ピンです。
PL JTAG	PL_TCK、PL_TMS、PL_TDI、PL_TDO	I/O	第 27 章「JTAG および DAP サブシステム」を参照してください。
コンフィギュレーション	DONE、INIT_B、PROGRAM_B	I/O	7 シリーズの資料を参照してください。
	CFGBVS	I	専用コンフィギュレーション バンク 0 のコンフィギュレーション前の I/O 規格タイプです。
	PUDC_B	I	すべての SelectIO ピンに対してコンフィギュレーション中に、内部プルアップを有効にするアクティブ Low 入力です。
XADC	VP、VN	I	専用の差動アナログ入力です。
	VREFP、VREFN	N/A	基準入力 (1.25V) およびグランドです。
	AD[15:0]P、AD[15:0]N	I	16 の差動補助アナログ入力です。
多機能	MRCC	I	BUFR、BUFIO、BUFG、および MMCM/PLL を駆動する CC (クロック兼用) I/O です。さらにこれらのピンは、複数の領域の BUFIO および BUFR をサポートするために BUFMR を駆動できます。クロックとして使用する必要がない場合は通常のユーザー I/O になります。
	SRCC	I	BUFR、BUFIO、および MMCM/PLL を駆動する CC (クロック兼用) I/O です。クロックに使用する必要がない場合は通常のユーザー I/O になります。
	T[3:0]	I	4 つのメモリ バイト グループです。
	T[3:0]_DQS	I	メモリ バイト グループ T0 ～ T3 に属する DDR の DQS ストローブ ピンです。
温度	DXP、DXN	I	温度検出ダイオード ピンです。
予約	RSVDVCC	I	V_{CCO_0} に接続します。
	RSVDGND	I	グランドに接続します。

XILINX

第 3 章

アプリケーション プロセッシング ユニット (APU)

3.1 はじめに

3.1.1 基本機能

PS 内部にあるアプリケーション プロセッシング ユニット (APU) には NEON コプロセッサを備えた Arm® Cortex™-A9 プロセッサが 2 つ含まれており、これら 2 つのプロセッサは 512KB L2 キャッシュを共有した MP 構成で接続されています。これらのプロセッサはいずれも高性能で低消費電力のコアで、命令用とデータ用にそれぞれ 32KB の L1 キャッシュを備えています。Cortex-A9 プロセッサは Arm v7-A アーキテクチャを採用し、仮想メモリを完全にサポートしています。また、32 ビット Arm 命令、16 ビットおよび 32 ビット Thumb 命令、そして Jazelle 状態では 8 ビット Java™ バイト コードを実行できます。NEON™ コプロセッサのメディア/信号処理アーキテクチャは、オーディオ、ビデオ、イメージ、音声処理、3D グラフィックスに特化した命令を追加します。これらの高度な SIMD (単一命令複数データ) 命令は Arm 状態と Thumb 状態の両方で実行できます。図 3-1 に APU のブロック図を示します。

APU に含まれる 2 つの Cortex-A9 プロセッサは MP 構成となっており、スヌープ制御ユニット (SCU) で 2 つのプロセッサとプログラマブル ロジック (PL) からの ACP インターフェイスとの間で L1 キャッシュのコヒーレンシを維持します。さらに性能を高めるため、命令/データ共用の統合された 512KB L2 キャッシュを 2 つのプロセッサで共有しています。L2 キャッシュと並列に 256KB のオンチップ メモリ (OCM) モジュールがあり、低レイテンシのメモリを提供しています。

アクセラレータ コヒーレンシ ポート (ACP) は、PL と APU 間の通信に利用します。この 64 ビット AXI インターフェイスを使用することで、PL は CPU の L1 キャッシュとのメモリ コヒーレンシを維持しながら L2 および OCM にアクセス可能な AXI マスターをインプリメントできます。

統合された 512KB の L2 キャッシュは 8 ウェイ セット アソシエイティブで、ライン、ウェイ、マスター単位でキャッシュの内容をロックできます。L2 キャッシュ コントローラーを経由したアクセスは、すべてを DDR コントローラーに接続するか、アドレスに応じて PS または PL 内のほかのスレーブに送ることができます。DDR メモリへのレイテンシを削減するため、L2 コントローラーから DDR コントローラーへは専用のポートが用意されています。

2 つのプロセッサ コアとインターコネクトには、CoreSight™ デバッグ/トレース システムの一部としてデバッグおよびトレース機能が内蔵されています。デバッグ アクセス ポート (DAP) からプロセッサとメモリの両方の制御と問い合わせが実行できます。また、2 つのプロセッサからの 32 ビット AMBA® トレース バス (ATB) マスターは命令トレース マクロセル (ITM) やファブリック トレース モニター (FTM) などほかの ATB マスターと共にファネルに接続され、オンチップのエンベデッド トレース バッファー (ETB) またはトレース ポート インターフェイス ユニット (TPIU) を経由して 1 つの PS トレースに統合されます。



図 3-1 : APU のブロック図

Arm アーキテクチャはスーパーバイザー、システム、ユーザーなど複数の動作モードをサポートしており、アプリケーション レベルで異なる保護レベルを実現しています。このアーキテクチャは TrustZone テクノロジもサポートしており、セキュアな環境でアプリケーションを実行し、その内容を保護できるようになっています。TrustZone は Arm CPU プロセッサおよび多くのペリフェラルに組み込まれており、キー、個人データ、暗号化情報などの機密情報を信頼性の低いプログラムやユーザーから保護しながら扱うことができるセキュアなシステムを実現します。

APU には自動デクリメント機能を備えた 32 ビット ウォッチドッグ タイマーと 64 ビット グローバル タイマーがあり、これらは汎用タイマーとして使用できるほか、プロセッサをスタンバイ モードからスタートアップする手段としても利用できます。

3.1.2 システム レベル ビュー

PS、PL にインプリメントされた IP コア、そして外部メモリやペリフェラルなどのボード レベル デバイスで構成されるシステムの中でも特に重要なコンポーネントが APU です。APU がシステムのほかのサブシステムとの通信に使用する主なインターフェイスには、L2 コントローラーを経由する 2 つのインターフェイスと、L2 キャッシュと並列な OCM へのインターフェイスがあります (図 3-1 参照)。

デュアル Cortex-A9 MP システムからのアクセスはすべて SCU を経由します。また、Cortex-A9 MP システムとのコヒーレンシを必要とするその他のマスターからのアクセスは、すべて ACP ポートから SCU を経由する必要があります。SCU を経由しないアクセスは CPU とのコヒーレンシが維持されないため、コヒーレンシの維持と同期をソフトウェアで明示的に実行する必要があります。

APU からのアクセスは、OCM、DDR、PL、IOP スレーブ、または PS サブブロック内のレジスタをターゲットにできます。OCM へのレイテンシを最小限に抑えるため、SCU には専用のマスター ポートが用意されており、プロセッサと ACP は L2 キャッシュよりも少ないレイテンシで OCM に直接アクセスできます。

APU から DDR へのアクセスはすべて L2 キャッシュ コントローラーを経由します。DDR アクセスのレイテンシを改善するため、L2 キャッシュ コントローラーから DDR メモリ コントローラーへは専用のマスター ポートが用意されており、APU-DDR 間のトランザクションはほかのマスターとメイン インターコネクトを共有しないようになっています。APU から OCM、DDR 以外へのアクセスはすべて L2 コントローラーを経由し、2 番目のポートを使用してメイン インターコネクトへ接続されます。L2 キャッシュ コントローラーを通過するアクセスは、キャッシュ可能である必要はありません。

LDREX/SDREX 命令からの排他アクセス トランザクションまたは APU における ACP の排他トランザクションは、第 5 章の「AXI の排他アクセス」で説明しています。図 3-2 に示したように、APU とそのサブブロックはすべて CPU_6x4x クロック ドメインで動作します。APU から OCM およびメイン インターコネクトへのインターフェイスはすべて同期動作です。メイン インターコネクトは CPU の 1/2 または 1/3 の周波数で動作します。DDR ブロックは DDR_3x クロック ドメインに属し、APU とは非同期に動作します。APU ブロックへの ACP ポートには同期回路が含まれているため、このポートを使用する PL マスターは APU と非同期のクロックを使用できます。



図 3-2 : APU のシステム レベル ブロック図

3.2 Cortex-A9 プロセッサ

3.2.1 概要

APU には MP 構成のデュアル コア Cortex-A9 MP がインプリメントされています。各プロセッサにはそれぞれ専用の SIMD メディア処理エンジン (NEON)、メモリ管理ユニット メモリ管理ユニット (MMU)、各 32KB の L1 命令/データ キャッシュがあります。各 Cortex-A9 プロセッサには、SCU への命令およびデータ トランザクション用に独立した 2 つの 64 ビット AXI マスター インターフェイスがあります。これらのトランザクションは、それぞれのアドレスと属性に基づいて OCM、L2 キャッシュ、DDR メモリに接続されるか、または PS インターコネクトを経由して PS 内のほかのスレーブまたは PL に接続されます。各プロセッサから SCU へのインターフェイスには、メモリを共有できるようにプロセッサの L1 データ キャッシュと L2 キャッシュ間でコヒーレンシを維持するスヌープ信号が含まれます。Cortex-A9 とそのサブシステムは、ユーザーのセキュリティ確保に必要な TrustZone 拡張機能も完全にサポートしています。

Cortex-A9 プロセッサは、プログラムのデバッグとトレース生成をサポートするために必要なハードウェア機能も備えています。また、このプロセッサにはプロセッサおよびメモリ システムの動作に関する統計情報を収集するためのハードウェア カウンターもあります。

Cortex-A9 内の主なサブブロックには、中央処理装置 (CPU)、L1 命令/データ キャッシュ、メモリ管理ユニット、NEON コプロセッサ、コア インターフェイスがあります。ここからは、これらの機能について説明します。

3.2.2 中央処理装置 (CPU)

各 Cortex-A9 CPU は 1 サイクルあたり 2 つの命令を発行でき、これらをアウトオブオーダー実行できます。CPU には動的な分岐予測の機能があり、可変長のパイプラインを使用して 2.5DMIPS/MHz を実現しています。Cortex-A9 プロセッサは ARMv7-A アーキテクチャを採用し、仮想メモリを完全にサポートしています。また、32 ビット Arm 命令、16 ビットおよび 32 ビット Thumb 命令、そして Jazelle ハードウェア アクセラレーション状態では 8 ビット Java™ バイト コードを実行できます。図 3-3 に Cortex-A9 プロセッサのアーキテクチャを示します。



図 3-3 : Cortex-A9 アーキテクチャ

パイプライン

Cortex-A9 CPU にインプリメントされているパイプラインには、高度な命令フェッチのほか、メモリ レイテンシによって発生する命令ストールから分岐解決を切り離した分岐予測機能が採用されています。Cortex-A9 CPU では最大 4 つの命令キャッシュ ラインがプリフェッチされ、命令スループットに与えるメモリ レイテンシの影響を抑えています。CPU フェッチ ユニットは 1 サイクルあたり 2 ～ 4 の命令を命令デコード バッファーへ継続的に送ることができ、スーパースカラー パイプラインの利用効率を高めています。この CPU には 1 サイクルあたり 2 つの完全な命令をデコード可能なスーパースカラー デコーダーがインプリメントされており、4 つの CPU パイプラインはいずれも発行キューから命令を選択できます。並列パイプラインは、2 つの演算ユニットを完全に使用した並列実行、ロード/ストア ユニット、1 サイクルでの分岐解決をサポートしています。

Cortex-A9 CPU は、物理レジスタをあらかじめ用意された仮想レジスタ プールに動的に名前変更することにより、命令の投機的実行をサポートしています。CPU はこの仮想レジスタの名前変更によってレジスタ間の依存関係を解消し、プログラム実行を維持しています。この機能は、ハードウェアに基づく効果的なループ展開によるコード アクセラレーションを可能にすると共に、隣接する命令どうしでのデータ依存関係を解消することでパイプラインの利用効率も高めており、間接的に割り込みレイテンシの削減にも貢献しています。

Cortex-A9 CPU には依存関係のあるロード/ストア命令をメモリ システム内で転送して解決する機能があり、パイプラインのストールがさらに低減しています。コアは、自動またはユーザー駆動のプリフェッチによるデータ キャッシュライン フィル要求を最大 4 つまでサポートしています。

この CPU の大きな特長の 1 つとして命令のアウトオブオーダー ライトバックがあり、システムが必要なデータを供給する順序に関係なくパイプライン リソースをリリースできます。

ロード/ストア命令は、命令または先行する分岐の条件が解決する前、あるいは書き込むデータの準備ができる前に投機的に発行できます。ロード/ストア実行に必要な条件が満たされない場合、レジスタの書き換えなどの副作用はすべてフラッシュされます。

分岐予測

高度にパイプライン化された CPU での分岐ペナルティを最小限に抑えるため、Cortex-A9 は静的および動的な分岐予測を採用しています。静的分岐予測は命令によって提供され、コンパイル時に決定されます。動的分岐予測は、個々の分岐の過去の実行結果に基づいて分岐するかどうかを決定します。動的分岐予測ロジックは 4,096 エントリ テーブルのグローバル分岐履歴バッファー (GHB) を採用しており、この中に特定の分岐に対する 2 ビットの予測情報を格納し、分岐を実行するごとにこの情報を更新します。

また、分岐実行と全体的な命令スループットをさらに大きく改善するものとして、最近実行した分岐先のアドレスを格納する分岐ターゲット アドレス キャッシュ (BTAC) が用意されています。この 512 エントリのアドレス キャッシュは 2 ウェイ x 256 エントリの構成となっており、有効アドレスの計算と物理アドレスへの変換によって実際のターゲット アドレスが生成される前に分岐先のアドレスをプリフェッチ ユニットに供給します。また、命令ループが BTAC の 4 エントリに収まる場合は消費電力を抑えるために命令キャッシュへのアクセスがオフになります。

注記 : GHB および BTAC RAM の両方が保護用パリティを実装していますが、その診断値には制限があります。GHB データまたは BTAC データの破損によって Cortex-A9 プロセッサの機能エラーが発生するわけではありません。いずれかのデータの破損によって誤った分岐予測が生じますが、分岐を実行するとこれが検出されて修正されます。

Cortex-A9 CPU は、条件分岐、無条件分岐、間接分岐、PC をデスティネーションとするデータ処理操作、Arm 状態と Thumb 状態の切り替えを伴う分岐を予測できます。次の分岐命令は予測できません。

- Arm と Thumb 間以外の状態切り替えを伴う分岐
- 接尾文字が S の命令 (これらの命令は主に例外からの復帰に使用され、特権モードとセキュリティ状態が変わる可能性があるため予測されない)
- すべてのモード変更命令

CP15 c1 制御レジスタの Z ビットを 1 にセットするとプログラム フローの予測が有効になります。詳細は、『Arm Cortex-A9 Technical Reference Manual』(付録 A 「その他のリソース」参照) の「System Control Register」を参照してください。プログラム フローの予測を有効にする前に、BTAC のフラッシュ操作を実行する必要があります。これにより、GHB が既知の状態に設定される効果もあります。

Cortex-A9 には 8 エントリのリターン スタック キャッシュもあり、この中に 32 ビットのサブルーチン リターン アドレスを格納します。この機能によってサブルーチン呼び出し実行のペナルティが大幅に軽減され、最大で 8 つのルーチンを入れ子にできます。

命令とデータのアライメント

Arm アーキテクチャでは、Arm 命令は 32 ビット幅として指定されており、ワード境界に揃う必要があります。Thumb 命令は 16 ビット幅で、ハーフワード境界に揃う必要があります。Thumb-2 命令は 16 ビットまたは 32 ビット幅で、ハーフワード境界に揃う必要があります。データ アクセスは境界に揃う必要はなく、CPU 内部のロード/ストア ユニットがこれらを整列アクセスとなるように分割します。これらのアクセスからのデータは結合され、要求どおりに CPU 内部のレジスタ ファイルに送られます。

注記 : アプリケーション プロセッシング ユニット (APU) および PS 全体は、命令とデータのどちらについてもリトル エンディアン アーキテクチャしかサポートしていません。

トレースとデバッグ

Cortex-A9 プロセッサは、『Arm Architecture Reference Manual』に記載されている ARMv7 デバッグ アーキテクチャを採用しています。また、このプロセッサは Cortex-A9 プロセッサ固有のイベントとシステム コヒーレンシ イベントをサポートしています。詳細は、『Arm Cortex-A9 Technical Reference Manual』の第 11 章「Performance Monitoring Unit」を参照してください。

このプロセッサのデバッグ インターフェイスは次の要素で構成されています。

- 基本 CP14 インターフェイス: 『Arm Architecture Reference Manual』に記載されている ARMv7 デバッグ アーキテクチャと一連のデバッグ イベントをインプリメント
- 拡張 CP14 インターフェイス: 『Arm Architecture Reference Manual』に記載されているプロセッサ固有のデバッグ イベントをインプリメント
- 外部デバッグ インターフェイス: デバッグ アクセス ポート経由で外部デバッガーに接続

Cortex-A9 には、各プロセッサに Arm CoreSight テクノロジ互換のプログラム フロー トレース機能を提供するプログラム トレース モジュール (PTM) が含まれており、プロセッサの実際の命令フローを完全に可視化します。Cortex-A9 PTM にはサイクル数に対応したプロファイル解析機能があり、コード分岐とプログラム フローの変化を完全に可視化できます。PTM ブロックと CoreSight デザイン キットを組み合わせると、ソフトウェア開発者は複数のプロセッサの実行履歴をコード実行に影響せずにトレースし、タイムスタンプ付きの相関情報と一緒にオンチップ バッファーに格納するか、または標準のトレース インターフェイスを利用してオフチップに格納し、開発およびデバッグ段階での可視性を高めることができます。

Cortex-A9 プロセッサにはプログラム カウンターとイベント モニターもインプリメントされており、これらを設定することでプロセッサとメモリ サブシステムの動作に関する統計情報を収集できます。

3.2.3 L1 キャッシュ

2 つの Cortex-A9 プロセッサにはそれぞれ各 32KB の L1 命令/データ キャッシュがあります。L1 命令キャッシュと L1 データ キャッシュには、次の共通点があります。

- システム制御コプロセッサを使用して各キャッシュを個別に無効にできる (『Arm Cortex-A9 Technical Reference Manual』の「System Control Register」参照)
- キャッシュ ラインの長さは 32 バイト
- 4 ウェイ セット アソシエイティブ
- 4KB、64KB、1MB、16MB の仮想メモリ ページをサポート
- ロックダウン機能はサポートしない
- 整数コアと AXI マスター ポートへの 64 ビット インターフェイス
- 擬似ラウンド ロビンまたは擬似ランダム方式のキャッシュ置換。ビクティム カウンターは割り当て時ではなくキャッシュ ミス時に読み出し、割り当て時にインクリメント。セット内の無効なラインをビクティム カウンターよりも優先的に置換
- キャッシュ ミス時には、クリティカル ワード ファースト方式でキャッシュ フィルを実行
- 多くのキャッシュ動作が逐次的であることを利用して、キャッシュ全体を読み出す回数を減らし、消費電力を削減。直前のキャッシュ読み出しと連続した読み出しの場合で、読み出しアドレスが同じキャッシュ ライン内にあるときは、直前に読み出したデータ RAM セットにのみアクセス
- パリティをサポート
- すべてのメモリ属性を外部メモリ システムへエクスポート
- TrustZone セキュリティをサポートし、セキュアまたは非セキュアのステータスをキャッシュおよびメモリ システムにエクスポート
- セキュリティ基準を満たすため、CPU リセット時に L1 キャッシュの内容をクリア

注記 : 命令キャッシュ、データ キャッシュ、BTAC を使用する前に、これらを無効にする必要があります。メイン TLB は無効にしなくてもかまいませんが、安全のため無効にしておくことを推奨します。これにより、プロセッサのリビジョンが将来更新されても互換性を維持できます。

L1 命令キャッシュ (I キャッシュ) は、Cortex-A9 プロセッサに命令ストリームを供給する役割を果たします。L1 I キャッシュは、この章の「分岐予測」で説明した 2 レベルの予測メカニズムを備えたプリフェッチ ユニットと直接接続します。L1 I キャッシュは仮想的にインデックスが付けられ、物理的にタグが付けられます。

L1 データ キャッシュ (D キャッシュ) には、Cortex-A9 プロセッサで使用するデータを格納します。L1 D キャッシュには主に次の機能があります。

- データ キャッシュにはインデックスおよびタグが物理的に付けられます。
- D キャッシュはノンブロッキングであるため、ロード/ストア命令は先行する読み出し/書き込みのキャッシュ ミスによる外部メモリからの割り当て実行中もキャッシュのヒットを継続できます。D キャッシュは未処理読み出しと未処理書き込みをそれぞれ 4 つサポートします。
- CPU は最大 4 つの未処理プリロード (PLD) 命令をサポートできます。ただし明示的なロード/ストア命令の方が優先されます。
- Cortex-A9 のロード/ストア ユニットは投機的なデータ プリフェッチをサポートしており、プログラムによる逐次的アクセスを監視して次のラインが要求される前に予想されるラインのフェッチを開始します。この機能は cp15 補助制御レジスタ (DP ビット) で有効にします。プリフェッチしたラインは割り当て前にドロップ可能で、PLD 命令の方が優先されます。
- データ キャッシュは 2 つの 32 バイト ライン フィル バッファーと 1 つの 32 バイト エビクション (追い出し) バッファーをサポートします。
- Cortex-A9 CPU には、データ結合機能対応の 64 ビット スロットを 4 つ備えたストア バッファーが 1 つあります。
- データ キャッシュの読み出しミスと書き込みミスはどちらもノンブロッキングで、未処理データ キャッシュ読み出しミスと未処理データ キャッシュ書き込みミスはそれぞれ最大 4 つサポートされます。
- APU データ キャッシュは MESI アルゴリズムを使用して完全なスヌープ コヒーレンシ制御を行います。
- Cortex-A9 のデータ キャッシュには、LDREX/STREX 同期のためのローカル ロード/ストア排他モニターがあります。これらの命令は、セマフォをインプリメントする目的で使用します。この排他モニターは 8 ワードまたは 1 キャッシュ ライン単位で 1 アドレスのみを処理します。したがって LDREX/STREX シーケンスのインターリーブは避け、コンテキスト スイッチの際には必ず CLREX 命令を実行してください。
- D キャッシュはライトバック/書き込み割り当て方式のみをサポートします。ライトスルーおよびライトバック/書き込み割り当てなし方式はインプリメントされていません。
- L1 D キャッシュは L2 キャッシュとの排他的動作をサポートしています。排他的動作とは L1 または L2 どちらかのキャッシュ ラインのみが有効で、両方が同時には有効にならないことを意味します。L1 へのライン フィルを実行すると、そのラインは L2 では無効とマークされます。同様に、ラインが L1 から追い出されるとそのラインはダーティでなくても L2 に割り当てられます。ダーティな L2 ラインから L1 へライン フィルが実行されると、そのラインはメイン メモリへ追い出されます。排他的動作 (デフォルトでは無効) はキャッシュ利用率を高め、消費電力を削減します。

L1 キャッシュの初期化

L1 キャッシュを使用する前に、命令キャッシュ、データ キャッシュ、および BTAC を無効にする必要があります。メイン TLB は無効にしなくてもかまいませんが、安全のため無効にしておくことを推奨します。これにより、プロセッサのリビジョンが将来更新されても互換性を維持できます。L1 キャッシュを初期化するには、次の手順に従います。

1. TLB を無効にする

   ```
   mcr     p15, 0, r0, c8, c7, 0   (r0 = 0)
   ```

2. I キャッシュを無効にする

   ```
   mcr     p15, 0, r0, c7, c5, 0   (r0 = 0)
   ```

3. 分岐予測アレイを無効にする

   mcr p15, 0, r0, c7, c5, 6 (r0 = 0)

4. D キャッシュを無効にする

   mcr p15, 0, r11, c7, c14, 2 (すべてのセット/ウェイに対して行う)

5. MMU を初期化する
6. I キャッシュおよび D キャッシュを有効にする

   mcr p15, 0, r0, c1, c0, 0 (r0 = 0x1004)

7. 同期バリア

   dsb (MMU を開始させる)

   isb (プリフェッチ バッファーをフラッシュする)

メモリ バリアの詳細は、68 ページの「メモリ バリア」を参照してください。

3.2.4 メモリの整合性

メモリ整合性モデル

Cortex-A9 アーキテクチャは、システム メモリ マップに存在するすべてのメモリおよびデバイスをサポートするために必要な特性を用いて一連のメモリ属性を定義します。次の相互排他的なメイン メモリ タイプの属性によってメモリ領域は定義されます。

- ノーマル
- デバイス
- ストロング オーダー

デバイスおよびストロング オーダー

ストロング オーダー メモリおよびデバイス メモリへのアクセスには、同じメモリ オーダー モデルがあります。システム ペリフェラルは、ストロング オーダー メモリおよびデバイス メモリに分類されます。このメモリのアクセス規則は次のとおりです。

- アクセスの数およびサイズは保持されます。アトミック アクセス (不可分なアクセス) であるため、途中で中断されることはありません。
- 読み出しおよび書き込みアクセスによってシステムに間接的な作用が及ぶ場合があります。アクセスはキャッシュされません。投機的なアクセスは実行されません。
- アクセスは境界に揃えることができます。
- デバイス メモリへのアクセス順序は、ストロング オーダー メモリまたはデバイス メモリへアクセスする命令のプログラム順序に対応することが保証されています。これは、同じペリフェラルまたはメモリ ブロック内でのアクセスにのみ適用されます。
- Cortex-A9 プロセッサは、ノーマル メモリへのアクセスをストロング オーダー メモリまたはデバイス メモリのアクセス前後に順序付けることができます。

デバイス メモリおよびストロング オーダー メモリの違いは次のとおりです。

- ストロング オーダー メモリへの書き込みは、その書き込みによるアクセスがペリフェラルまたはメモリ コンポーネントへ到達したときにのみ終了できます。
- デバイス メモリへの書き込みは、その書き込みによるアクセスがペリフェラルまたはメモリ コンポーネントに到達する前に終了させることができます。

ノーマル メモリ

メモリ システムのほとんどの部分はノーマル メモリを使用して記述します。すべての ROM および RAM デバイスがノーマル メモリと見なされます。プロセッサが実行するすべてのコードはノーマル メモリに存在しなければなりません。コードは構造的に、デバイスまたはストロング オーダーとマーク付けられているメモリの領域に配置できません。ノーマル メモリのプロパティは次のとおりです。

- プロセッサは読み出しアクセスおよび一部の書き込みアクセスを繰り返すことができます。
- プロセッサは、システムへ間接的な影響を及ぼすことなくその他のメモリ位置をプリフェッチ、またはそのメモリ位置へ投機的にアクセスできます (MMU のアクセス許可設定で許可されている場合)。プロセッサは投機的に書き込みを実行します。
- 境界に揃えられていないアクセスを実行できます。
- 複数のアクセスは、プロセッサ ハードウェアによって大きなサイズのアクセスとしてより少ない数に結合できます。複数のバイト書き込みは、たとえば 1 つのダブルワード書き込みに結合できます。

メモリの属性

メモリ タイプのほかに、メモリ領域のアクセス順序もメモリの属性によって定義されます。ここからは、これらの属性について説明します。

共有

共有可能なドメインは、メモリ アクセスの一貫性が維持され (予想範囲内で実行される)、メモリ アクセスがコヒーレントの可能性がある (ハードウェアのサポートによる) とされるバス トポロジ内のゾーンを定義します。このドメイン外では、マスターはその内部と同じメモリ アクセス順序を確認できない場合があります。メモリ アクセスの順序はこのように定義されたドメインで実現します。表 3-1 に、Cortex A9 システムで使用可能な共有オプションを示します。

表 3-1 : 共有可能なドメイン

ドメイン	略称	説明
非共有	NSH	ローカル マスターのみを含むドメイン。ほかのコア、プロセッサまたはデバイスと同期する必要がないアクセス。通常 SMP システムでは使用されない。
内部共有	ISH	複数のマスターで共有される (可能性がある) ドメイン、ただし通常はシステムのすべてのマスターではない。システムは内部共有可能な複数のドメインを持つことが可能。内部共有可能なドメイン 1 つに影響を及ぼす操作によって、システムのその他の内部共有可能なドメインに影響が及ぶことはない。
外部共有	OSH	複数のマスターで共有される可能性の高いドメインで、いくつかの内部共有可能ドメインで構成されることがある。外部共有可能なドメインに影響を及ぼす操作によって、そこに含まれるすべての内部共有可能なドメインにも一般に影響が及ぶ。
フル システム	SY	フル システムでの操作はシステム内のすべてのマスターに影響を及ぼす。つまり、非共有の領域、内部共有可能な領域、および外部共有可能な領域のすべてに影響が及ぶ。

共有属性は、ノーマル メモリおよび LPAE (Large Physical Address Extensions) を含まないインプリメンテーションでのデバイス メモリにのみ適用されます。LPAE を含むインプリメンテーションでは、デバイス メモリは常に外部共有可能です。LPAE の詳細は、『Arm Technical Reference Manual』を参照してください。

キャッシュ可能属性

キャッシュ可能属性はノーマル メモリにのみ適用されます。これらの属性は、メモリ領域の共有可能なドメイン外にあるマスターにコヒーレンシ制御メカニズムを提供します。ノーマル メモリの各領域には、次のキャッシュ可能な属性が割り当てられます。

- ライトバック、キャッシュ可能
- ライトスルー、キャッシュ可能
- キャッシュ不可

これらの属性の情報は、Arm アーキテクチャのキャッシュ ポリシーを参照してください。

Cortex-A9 CPU はまた、内部キャッシュ可能と外部キャッシュ可能という 2 つの概念的なキャッシュ レベルで独立したキャッシュ可能属性をノーマル メモリに提供します。内部とは最内部のキャッシュを意味し、最も低いレベルのキャッシュの L1 キャッシュが必ず含まれます。外部キャッシュとは L2 キャッシュを意味します。内部キャッシュ可能属性で制御されるキャッシュは、外部キャッシュ可能属性で制御されるキャッシュ外に配置できません。

メモリ バリア

メモリ バリアは、リタイヤするロード/ストア命令に対してプロセッサが同期イベントを強制する、1 つまたは一連の命令です。Cortex-A9 CPU には、メモリ オーダー モデルをサポートするために 3 つの明示的なメモリ バリアが必要です。メモリ バリアは次のとおりです。

- データ メモリ バリア
- データ同期バリア
- 命令同期バリア

これらのバリアはロード/ストア命令を順序付けて終了させる機能を提供します。またコンテキスト同期にも有用です。

データ メモリ バリア (DMB)

プログラムで DMB 命令を使用すると、DMB 命令後メモリ アクセス命令が発生する前に、メモリへアクセスするすべての命令がシステム内で確実に完了する/観察されます。これは、プロセッサで実行されるほかの命令の順序または命令フェッチの順序に影響を与えることはありません。

例: 弱い順序付け (ウィークリー オーダー) によるメッセージ受け渡しの問題

プロセッサ P1 および P2 で実行される次の命令を例に挙げます。

```
P1:
    STR R5, [R1]          ; set new data
    STR R0, [R2]          ; send flag indicating data ready
P2:
    WAIT ([R2]==1)        ; wait on flag
    LDR R5, [R1]          ; read new data
```

ロードまたはストアのいずれかにおいて、ほかのプロセッサによって確認されるメモリ アクセス順序がプログラムで発生する順序と異なる場合があります。バリアを追加すると、読み出しおよび書き込みで順守される順序でデータ転送が正しく実行されます。

```
P1:
    STR R5, [R1]          ; set new data
    DMB                   ; ensure that all observers see data before the flag
    STR R0, [R2]          ; send flag indicating data ready
```

```
P2:
    WAIT ([R2]==1)      ; wait on flag
    DMB                 ; ensure that the load of data is after the flag has been observed
    LDR R5, [R1]
```

データ同期バリア (DSB)

DSB 命令は DMB と同様の効果があるだけでなく、メモリ アクセスを単にほかのメモリ アクセスとではなく完全な命令ストリームに同期させます。つまり、DSB が発行されると、実行は未解決のすべての明示的なメモリ アクセスが完了するまでストールします。未解決の読み出しがすべて完了して書き込みバッファーがドレインされると、実行が通常どおりに再開します。命令のプリフェッチに影響は及びません。次に DSB の使用例を説明します。

例: 命令キャッシュの保守操作

マルチプロセッシング拡張機能では、確実に完了するために DSB は命令キャッシュの保守命令を発行したプロセッサによって実行されることが要件です。また、これにより、保守命令がすべてのコアについて共有可能な (外部共有ではない) ドメインで確実に完了することになります。

ISB はブロードキャストではないため、ほかのコアに影響を及ぼすことはありません。したがって、ほかのコアの同期を確実にする必要がある場合は、変更の確認時に各自コアはそれ自体の ISB 同期を実行する必要があります。

```
P1:
    STR R11, [R1]       ; R11 contains a new instruction to be stored in program memory
    DCCMVAU R1          ; clean to PoU (Point of Unification) makes it visible to instruction cache
    DSB                 ; ensure completion of the clean on all processors
    ICIMVAU R1          ; ensure instruction cache/branch predictor discard stale data
    BPIMVA R1
    DSB                 ; ensure completion of the ICache and branch predictor
                        ; Invalidation on all processors
    STR R0, [R2]        ; set flag to signal completion
    ISB                 ; synchronize context on this processor
    BX R1               ; branch to new code

P2:
    WAIT ([R2] == 1)    ; wait for flag signaling completion
    ISB                 ; synchronize context on this processor
    BX R1               ; branch to new code
```

命令同期バリア (ISB)

命令同期バリアはプロセッサのパイプラインおよびプリフェッチ バッファーをフラッシュするため、ISB に続くすべての命令は、ISB 命令が完了した後にキャッシュまたはメモリからフェッチされます。これにより、ISB 命令よりも前に実行されたコンテキスト変更処理 (CP15 や ASID の変更、または TLB 処理や分岐予測子処理など) が ISB よりも後にフェッチされた命令から可視的になります。このバリア自体はデータ キャッシュおよび命令キャッシュ間の同期をもたらすものではありませんが、同期操作の一部として必要です。

メモリ属性の不整合

物理的なメモリ位置へのアクセスで、次のすべての位置属性で共通する定義が使用されない場合、このメモリ位置は整合しないメモリ属性でアクセスされることになります。

- メモリ タイプ - ストロング オーダー、デバイス、またはノーマル
- 共有
- キャッシュ可能属性

物理的なメモリ位置が整合しない属性でアクセスされる場合、次の規則が適用されます。

1. メモリ位置が整合しない適正な属性でアクセスされると、次の影響がソフトウェアにのみ及びます。
   - メモリ位置の読み出しおよび書き込みに対応する単一プロセッサのセマンティックが失われる可能性があります。これにより、次のことが考えられます。
     - 実行スレッドによるメモリ位置の読み出しによって、その実行スレッドが直近に書き込んだ値が返されない可能性がある
     - さまざまなメモリ属性を使用した実行スレッドによるメモリ位置への複数の書き込みは、プログラム順序に従って処理されない可能性がある
   - 複数の実行スレッドがメモリ位置へアクセスしようとすると、コヒーレンシが失われる可能性があります。
   - メモリのタイプに基づくプロパティが失われる可能性があります。
2. あるメモリ位置へのキャッシュ可能な複数のアクセスでさまざまな共有属性が用いられることによりメモリ位置の属性に不整合が起こる場合、キャッシュ可能な属性でその位置へアクセスする各実行スレッドが位置のクリーニングおよび無効化を実行する場合にのみコヒーレンシは保証されます。
3. メモリ位置の属性の不整合によって失われる可能性があるプロパティは、これらの属性でメモリ位置を次の 1 つとして明確にすることでより正確に定義されます。
   - ストロング オーダー メモリ
   - デバイス メモリ
   - 内部キャッシュ不可、外部キャッシュ不可のノーマル メモリ

   このような場合、整合しない属性によってソフトウェアにのみ及ぶ可能性がある明確な影響は次のとおりです。
   - 複数の実行スレッドがメモリ位置へアクセスしようとすると、メモリのタイプに基づくプロパティが失われる可能性があります。
   - さまざまなメモリ属性を使用するメモリ位置へのメモリ トランザクションの順序を変更すると、コヒーレンシまたは単一プロセッサのセマンティックが失われる可能性があります。コヒーレンシまたは単一プロセッサのセマンティックを保持するには、DMB バリア命令を、さまざまな属性を使用する可能性がある同じメモリ位置へのアクセス間に挿入します。
4. メモリ位置のすべての整合しない属性によって同じ共有属性がその位置へ割り当てられる場合、共有可能なドメイン内のコヒーレンシは失われません。この場合、さまざまな共有可能なドメインにおける実行スレッド間のキャッシュ可能な位置のコヒーレンシをソフトウェアで管理するテクニックを用いる必要があります。これにより、次のことが考えられます。
   - ライトバック属性を使用せずに位置への書き込みを行う前に、実行スレッドがライトバック属性を用いてその位置へ書き込んだ場合、実行スレッドはキャッシュからその位置を無効化またはクリーニングする必要があります。これにより、その位置が古いデータで上書きされる可能性はなくなります。
   - ライトバック属性で位置への書き込みを行った後、その書き込みが外部メモリから可視になるように、実行スレッドはキャッシュからその位置をクリーニングする必要があります。
   - キャッシュ可能な属性で位置の読み出しを行う前に、外部メモリから可視になった直前の値がキャッシュに格納されている値へ反映されるように、実行スレッドはキャッシュからその位置を無効化する必要があります。

   すべての条件で次が適用されます。
   - 位置は、コヒーレンシを考慮する際に影響が及ぶ最小サイズのメモリ ブロックのバイトを参照します。
   - クリーニング兼無効化操作は、クリーニング操作の代わりに、または無効化操作の代わりに使用されます。
   - コヒーレンシを確保するには、すべてのキャッシュ保守およびメモリ トランザクションを完了させるか、またはバリア操作を用いて順序の並べ替えを行う必要があります。
5. 書き込みアクセスを許可するメモリ位置のすべてのエイリアスが、同じ共有属性およびキャッシュ可能な属性を位置へ割り当て、さらにその位置へアクセス可能な実行スレッドがすべて含まれる共有属性を使用する場合、これらの共有属性およびキャッシュ可能な属性を用いてメモリ位置を読み出す実行スレッドはいずれも、メモリ属性の共通定義で必要とされる範囲内でコヒーレンシを維持しながらその位置へのアクセスを実行します。

3.2.5 メモリ管理ユニット (MMU)

Arm アーキテクチャの MMU には、メモリ保護およびアドレス変換の機能があります。MMU は L1 および L2 メモリ システムと緊密に連携して仮想アドレスを物理アドレスに変換します。また、MMU は外部メモリとの間の双方向のアクセスも制御します。

MMU は Virtual Memory System Architecture version 7 (VMSAv7) と互換性があり、4KB、64KB、1MB、16MB のページ テーブル エントリおよび 16 のアクセス ドメインをサポートしています。このユニットはグローバル ID とアプリケーション レベルの ID を利用してコンテキスト スイッチによる TLB フラッシュを不要にしているほか、拡張許可のチェック機能も備えています。VMSAv7 のアーキテクチャの詳細は、『Arm Architecture Reference Manual』を参照してください。

このプロセッサはセキュリティ機能とマルチプロセッサ機能が拡張された ARMv7-A MMU をインプリメントしており、アドレス変換とアクセス 許可のチェックをサポートしています。MMU はメイン メモリ内の変換テーブルにアクセスするテーブル ウォーク ハードウェアを制御します。MMU は仮想アドレスから物理アドレスへのマップ、および命令内とデータ変換ルックアサイド バッファー (TLB) 内に格納されたメモリ属性を組み合わせて細精度のメモリ システム制御を可能にします。

MMU が実行する動作は次のとおりです。

- 仮想アドレスと ASID (Address Space Identifier) のチェック
- ドメイン アクセス許可のチェック
- メモリ属性のチェック
- 仮想アドレスから物理アドレスへの変換
- 4 ページ (領域) サイズのサポート
- キャッシュまたは外部メモリへのアクセスのマップ
- メイン TLB の 4 つのエントリはロック可能

MMU 機能の説明

MMU の主な機能はアドレス変換です。この機能はコードおよびデータのアドレスを、メモリの仮想的な視点から実システムの物理アドレスへ変換します。タスクまたはアプリケーションは、システムの物理メモリ マップについての情報または同時に実行されるほかのプログラムに関する情報がなくても書き込まれます。これにより、それぞれに同じ仮想メモリ アドレス空間の使用が可能となるためアプリケーションのプログラムはより簡単になります。この仮想アドレス空間は、システムの実際の物理マップから切り離されています。

変換過程は変換テーブルに格納されている変換エントリに基づいて実行されます。詳細は、「変換テーブル」を参照してください。2 つの主な機能ユニットが MMU にあり (図 3-4 参照)、変換テーブルのエントリに基づいてアドレスを自動で変換します。

- テーブル ウォーカーは、要求された変換に応じて正しい変換テーブル エントリを自動で読み出します。
- 変換ルックアサイド バッファー (TLB) は変換テーブルのキャッシュのように作用し、直前に使用された変換エントリを格納します。



図 3-4 : MMU アーキテクチャのブロック図

変換テーブル

仮想アドレスから物理アドレスへの変換は、一般にページ テーブルと呼ばれる変換テーブルのエントリに基づいて実行されます。これらには一連のエントリが含まれ、各エントリにはメモリ マップの一部の物理アドレス変換が記述されています。変換テーブル エントリは仮想アドレスで構成されています。各仮想アドレスは、変換テーブルの各エントリに対応します。仮想ページから物理ページへの変換が記述されているほかに、そのページまたはブロックのアクセス許可およびメモリ属性も提供されます。変換テーブル セット 1 つを使用することで、命令フェッチおよびデータの読み出しまたは書き込みに適用される変換およびメモリ属性が提供されます。MMU がアドレス変換のためにページ テーブルへアクセスする過程はページ テーブル ウォークと呼ばれます。

テーブル ベースの変換方式を開発する際に最も重要なパラメーターの 1 つとなるのが、各変換テーブル エントリで記述されるメモリのページ サイズです。MMU インスタンスは、4KB および 64KB のページ、1MB のセクション、16MB のスーパーセクションをサポートします。使用するページ サイズが大きいほど、変換テーブルは小さいということになります。4KB などのより小さなページ サイズを使用すると、動的なメモリの割り当ておよびデフラグメンテーションが効率よく行われますが、4GB のアドレス範囲を対象にするには 100 万のエントリが必要とされます。このような 2 つの要件を満たすために、Cortex-A9 プロセッサの MMU はレベル 1 (L1) およびレベル 2 (L2) の 2 つのレベルからなる複数レベルのページ テーブル アーキテクチャをサポートします。ここからは、これらのページ テーブルについて説明します。

レベル 1 ページ テーブル

レベル 1 ページ テーブルはマスター ページ テーブルと呼ばれることがあり、4GB のフル アドレス空間を 1MB セクションと同じ大きさとなる 4,096 に分割します。このため、L1 ページ テーブルには 4,096 のエントリが含まれます。各エントリはワード サイズとなっています。各エントリは、レベル 2 ページ テーブルのベース アドレスのポインター、または 1MB セクションを変換するためのページ テーブル エントリのいずれかを格納できます。ページ テーブル エントリが 1MB セクションを変換する場合、物理メモリの 1MB ページのベース アドレスを提供します。L1 ページ テーブルのベース アドレスは変換テーブル ベース (TTB) アドレスと呼ばれ、CP15 c2 のレジスタ内に格納されます。これは 16KB 境界に揃える必要があります。

- L1 ページ テーブルで使用される各エントリには 4 つのタイプがあります。これらのタイプはエントリの最下位 2 ビット [1:0] で定義します。
- アボート例外を生成するエラー エントリ。これは、メモリ アクセスのタイプによってプリフェッチまたはデータ アボートのいずれかにできます。これにより、マップされない仮想アドレスが示されます。
- 1MB セクションの変換エントリ。
- L2 ページ テーブルを指すエントリ。これは、1MB のメモリをさらに小さなページに分割します。

- 16MB スーパーセクション。これは特殊な 1MB セクション エントリであり、ページ テーブルには 16 のエントリが必要です。



図 3-5 : L1 ページ テーブル エントリのフォーマット

セクション (スーパーセクション) のページ テーブル エントリには、仮想アドレスの変換に使用される物理ベース アドレスが含まれます。ページ テーブル エントリに記載されている、アクセス許可 (AP) およびメモリ領域属性 TEX、キャッシュ可能 (C) またはバッファー可能 (B) タイプなどほかのビットの多くは後で説明します。

例: 1 ページ テーブル エントリからの物理アドレスの生成

L1 ページ テーブルがアドレス 0x12300000 に配置されているとします。プロセッサ コアは仮想アドレス 0x00100000 を発行します。上位 12 ビット [31:20] によって、アクセスされる 1MB の仮想アドレス空間が指定されます。この場合は 0x001 であり、テーブル エントリ [1] を読み出す必要があります。各エントリは 1 ワード (4 バイト) です。テーブルにオフセットを入れ込むには、エントリ数をエントリ サイズで乗算する必要があります。0x001 * 4 は 0x004 のアドレス オフセットです。エントリのアドレスは、0x12300000 + 0x004 = 0x12300004 となります。したがって、この仮想アドレスをプロセッサから受信すると、MMU はアドレス 0x12300004 からワードを読み出します。



図 3-6 : L1 ページ テーブル エントリからの物理アドレスの生成

レベル 2 ページ テーブル

L2 ページ アドレスには 256 ワード サイズのエントリがあり、1KB のメモリ空間が必要で 1KB 境界に揃える必要があります。各エントリは、4KB の仮想メモリ ブロックを 4KB の物理メモリ ブロックに変換します。各ページ テーブル エントリは、4KB ページまたは 64KB ページいずれかのベース アドレスを提供します。L2 ページ テーブルで使用されるエントリには 3 つのタイプがあり、エントリの最下位 2 ビットの値で指定されます。

- 64KB ページを指すラージ ページ エントリ
- 4KB ページを指すスモール ページ エントリ
- アクセス時にアボート例外を生成するエラー ページ エントリ

	31 16	15	14 13 12	11	10	9	8 7 6	5 4	3	2	1	0
Fault	IGNORE										0	0
Large Page	Large Page Base Address	XN	TEX [2:0]	nG	S	APX	SBZ	AP	C	B	0	1
Small Page	Small Page Base Address			nG	S	APX	TEX [2:0]	AP	C	B	1	XN

UG585_c3_08_1022112

図 3-7 : L2 ページ テーブル エントリのフォーマット

図 3-7 で記載したフィールドは、「ページ テーブル エントリ フィールドの説明」で説明します。

図 3-8 に、2 つの層からなるページ テーブルを使用した場合のアドレス変換過程をまとめます。仮想アドレスのビット [31:20] を使用して、CP15 TTB レジスタがベース アドレスを提供するインデックスを 4096 エントリの L1 ページ テーブルに付けます。L1 ページ テーブル エントリは、256 エントリが含まれる L2 ページ テーブルを示します。仮想アドレスのビット [19:12] を使用し、そのページのベース アドレスを提供する 1 つのエントリをこれらのエントリから選択します。最後の物理アドレスは、ベース アドレスと物理アドレスの残りのビットが組み合わされて生成されます。



図 3-8 : L2 ページ テーブル エントリからの物理アドレスの生成

ページ テーブル エントリ フィールドの説明

メモリ アクセスの許可 (AP および APx)

ページ テーブル エントリのアクセス許可 (AP および APX) ビットによって、ページのアクセス許可が提供されます。必要な許可がない (またはエラーとなる) アクセスは中断されます。これにより、データ アクセスで正確データ アボート例外が発生します。命令フェッチでアクセスがアボートとマークされ、その後命令が実行前にフラッシュされない場合、プリフェッチ アボート例外が発生します。エラーが発生している位置のアドレスおよびエラーの原因に関する情報は、CP15 (フォールト アドレスおよびフォールト ステータス レジスタ) に格納されます。その後、アボート ハンドラーが適切に対処します。表 3-2 にアクセス許可のエンコードを示します。

表 3-2 : アクセス許可のエンコード

APX	AP1	AP0	特権	非特権	説明
0	0	0	アクセスなし	アクセスなし	許可フォールト
0	0	1	読み出し/書き込み	アクセスなし	特権アクセス専用
0	1	0	読み出し/書き込み	読み出し	ユーザー モード書き込みなし
0	1	1	読み出し/書き込み	読み出し/書き込み	フル アクセス
1	0	0	~	~	予約
1	0	1	読み出し	アクセスなし	特権読み出し専用
1	1	0	読み出し	読み出し	読み出し専用
1	1	1	~	~~	予約

メモリ属性 (TEX、C および B ビット)

ページ テーブル エントリ内の TEX、C、および B ビットを使用し、ページのメモリ属性および使用するキャッシュ ポリシーを指定します。メモリ属性は「3.2.4 メモリの整合性」で説明します。キャッシュ ポリシーは、『Arm Technical Reference Manual』を参照してください。表 3-3 および表 3-4 にメモリ属性をまとめています。

表 3-3 : メモリ属性のエンコード

TEX [2:0]	C	B	説明	メモリ タイプ
0	0	0	ストロング オーダー	ストロング オーダー
0	0	1	共有可能デバイス	デバイス
0	1	0	外部および内部ライトスルー、書き込み割り当てなし	ノーマル
0	1	1	外部および内部ライトバック、書き込み割り当てなし	ノーマル
1	0	0	外部および内部キャッシュ不可	ノーマル
1	-	-	予約	-
10	1	0	非共有デバイス	デバイス
10	-	-	予約	-
11	-	-	予約	-
1XX	Y	Y	キャッシュ可能メモリ XX – 外部ポリシー YY – 内部ポリシー	ノーマル

表 3-4 : メモリ属性のエンコード

エンコード ビット		キャッシュ属性
C	B	
0	0	キャッシュ不可
0	1	ライトバック、書き込み割り当て
1	0	ライトスルー、書き込み割り当てなし
1	1	ライトバック、書き込み割り当てなし

ドメイン

ドメインはメモリ領域の集合体です。また、L1 ページ テーブル エントリにのみ有効です。L1 ページ テーブル フォーマットは 16 のドメインをサポートし、各メモリ領域をドメインに割り当てる変換テーブルを定義するソフトウェアが必要です。ドメイン フィールドは 16 のドメインのいずれにエントリが存在するかを指定し、ドメイン アクセス制御レジスタ (DACR) の 2 ビット フィールドは各ドメインのアクセス許可を定義します。各ドメインの可能な設定は次のとおりです。

- アクセスなし – 変換テーブル ディスクリプターを使用するアクセスはドメイン フォールトを生成します。
- クライアント – 変換テーブル ディスクリプターを使用するアクセスで、アクセス許可の属性が確認されます。したがって、アクセスが許可フォールトを生成する可能性があります。
- マネージャー – 変換テーブル ディスクリプターを使用するアクセスで、アクセス許可の属性は確認されません。したがって、アクセスは許可フォールトを生成できません。

共有ビット (S)

共有可能なメモリに対する変換であるかどうかを判定します。S が 0 の場合はメモリ位置は非共有であり、S が 1 の場合は共有可能です。詳細は、「3.2.4 メモリの整合性」の共有属性を参照してください。

非グローバル領域ビット (nG)

変換テーブル エントリの nG ビットによって、仮想メモリ マップをグローバル領域と非グローバル領域に分割できます。それぞれの非グローバル領域 (nG = 1) には、OS が個別のタスクに割り当てる数を示す関連付けられたアドレス空間識別子 (ASID) があります。nG ビットがあるページに対して設定されている場合、そのページは特定のアプリケーションに関連付けられ、グローバルではなくなります。つまり、MMU は変換を実行する際に仮想アドレスと ASID 値の両方を使用します。ページ テーブル ウォークが発生し、TLB が更新されてエントリが非グローバルとしてマーク付けされると、ASID 値は正常な変換の情報と共に TLB エントリに格納されます。現在の ASID がエントリに格納されている ASID と一致する場合、後続の TLB ルックアップのみがそのエントリで適合します。つまり、特定のページ (非グローバルとマーク付けられている) は複数の有効な TLB エントリを持つことができますが、ASID はさまざまな値となります。これにより、オンチップ TLB をフラッシュする必要がないため、コンテキスト スイッチのソフトウェア オーバーヘッドが削減されます。

実行不可ビット (xN)

クライアント ドメインでメモリ位置が実行不可 (その XN 属性が 1 にセットされている) とマーク付けられている場合、命令はフェッチ/プリフェッチされません。読み出しを認識するメモリの領域は、この領域への投機的なプリフェッチ アクセスを回避するために実行不可とマーク付ける必要があります。たとえば、読み出しを認識するペリフェラルに対応するメモリ領域は実行付加とマーク付けます。

TLB の構成

Cortex-A9 の MMU には、命令/データ共用の統合 TLB と命令/データ用に分かれたマイクロ TLB の 2 段階の TLB があります。マイクロ TLB は L1 TLB として動作し、32 エントリのフル アソシエイティブ方式を採用しています。命令フェッチまたはロード/ストアのアドレスが命令またはデータ マイクロ TLB にヒットしない場合は、統合 TLB (メイン TLB) にアクセスします。メイン TLB は 2 ウェイ セット アソシエイティブ方式の 2x64 エントリ テーブル (128 エントリ) で構成され、エントリ単位のロック モデルを使用した 4 つのロック可能エントリをサポートします。この TLB は、TLB ミスの場合にどのエントリを置き換えるかを擬似ラウンド ロビン方式で決定します。

一部の RISC プロセッサでは、メモリに存在するページ テーブルから TLB の更新をソフトウェアで管理しなければならないものもありますが、Cortex-A9 のメイン TLB はハードウェア ページ テーブル ウォークをサポートしており、L1 データ キャッシュでルックアップを実行します。これにより、ページ テーブルをキャッシュできます。

変換テーブル ベース レジスタの IRGN ビットをセットすると、キャッシュ可能領域でハードウェア変換テーブル ウォークを実行するように MMU を設定できます。IRGN ビットのエンコードがライトバックの場合、L1 データ キャッシュのルックアップが実行され、データ キャッシュからデータが読み出されます。IRGN ビットのエンコードがライト スルーまたはキャッシュ不可の場合は、外部メモリにアクセスします。

TLB エントリはグローバルとすることも、プロセスの ASID を用いて特定のプロセスやアプリケーションに割り当てることもできます。ASID を使用すると TLB をそのまま留めておくことができるため、コンテキスト スイッチの際に再ロードする必要がありません。

注記 : Arm Linux カーネルは 8 ビットの TLB ASID 空間を個々の CPU 単位ではなく CPU すべてにまたがってグローバルに管理します。ASID は新しいプロセスが生成されるごとにインクリメントします。ASID がロールオーバー (ASID = 0) すると、TLB フラッシュ要求が両方の CPU に送信されます。ただし、現在の ASID コンテキストをただちに更新するのは、現在コンテキスト スイッチを実行中の CPU のみに限られます。もう一方の CPU はロールオーバー前の現在の ASID を使用して動作を継続し、スケジュール間隔が発生すると新しいプロセスにコンテキストを切り替えます。

TLB のメンテナンスとコンフィギュレーションの動作は、コア内部に統合された専用のコプロセッサ CP15 で制御します。このコプロセッサは、レベル 1 メモリ システムのコンフィギュレーションに関する標準のメカニズムを提供します。

マイクロ TLB

マイクロ TLB はページ テーブル情報の L1 キャッシュとして機能し、命令用とデータ用にそれぞれ 32 エントリがインプリメントされています。これらのブロックはフル アソシエイティブ方式を採用し、1 サイクルで仮想アドレスをルックアップします。

マイクロ TLB はアドレス比較に必要な物理アドレスをキャッシュに返すと共に、保護属性を確認してプリフェッチ アボートまたはデータ アボートを通知します。

メイン TLB に関連する操作はいずれも命令とデータ両方のマイクロ TLB に影響が及ぶため、マイクロ TLB はフラッシュされます。同様に、コンテキスト ID レジスタを変更した場合もマイクロ TLB はフラッシュされます。CPU リセット後、MMU を有効にする前にメイン TLB (次項参照) を無効にしておく必要があります。

メイン TLB

メイン TLB は TLB 構造の 2 番目の層となるもので、マイクロ TLB から欠けているエントリを捕捉します。また、メイン TLB にはロック可能な変換エントリが集約されます。

命令およびデータ マイクロ TLB にヒットしない場合は、このメインの統合 TLB が処理します。メイン TLB へのアクセスにかかるサイクル数は、2 つのマイクロ TLB からの要求の競合状況とその他のインプリメンテーションに依存する要因によって異なります。

メイン TLB のロック可能領域にあるエントリは、エントリ単位でロックできます。この領域にロックされたエントリが含まれていなければ、ロックされていないエントリを割り当ててメイン TLB の全体的な格納容量を増やすことができます。

変換テーブル ベース レジスタ 0 および 1

複数のアプリケーションをそれぞれ個別のページ テーブルで管理する場合、L1 ページ テーブルをアプリケーションの数だけ複製する必要があります。各ページ テーブルのサイズは 16KB です。一般に 1 つのメモリ領域のみがタスク固有であるため、各テーブルのエントリの多くは同一であり、それぞれに対するカーネル空間は変更されません。また、グローバル ページ テーブルのエントリを変更しなければならない場合は、それぞれのテーブルも変更する必要があります。

このような問題を回避するために、2 つ目のページ テーブル ベース レジスタを使用できます。CP15 には 2 つのページ テーブル ベース レジスタ (TTBR0 および TTBR1) が含まれます。制御レジスタ (TTB 制御レジスタ) を使用して 0 ～ 7 の範囲で値をプログラムします。この値 (N で表現) は、2 つの TTB レジスタのうちいずれを使用するかを決定するために確認する必要のある仮想アドレスの上位ビットの数を MMU に伝えます。N が 0 (デフォルト) の場合、すべての仮想アドレスが TTBR0 を用いてマップされます。N が 1 ～ 7 の範囲の場合、ハードウェアは仮想アドレスの最上位ビットを参照します。N 最上位ビットがすべて 0 の場合は TTBR0 が使用され、それ以外は TTBR1 が使用されます。

TTBR0 は一般にプロセス固有のアドレスに使用されます。コンテキスト スイッチでは、TTBR0 は新しいコンテキストのレベル 1 変換テーブルを示すように更新され、この更新により変換テーブルのサイズが変更されると TTBCR が更新されます。このテーブルのサイズは 128 バイト ～ 16KB です。

TTBR1 は、オペレーティング システムおよびコンテキスト スイッチで変更されることはない I/O アドレスに使用します。このテーブルのサイズは常に 16KB です。

TLB のマッチ プロセス

TLB の各エントリは、仮想アドレス、ページ サイズ、物理アドレス、複数のメモリ プロパティで構成されます。各エントリには特定のアプリケーション空間との関連付けを示すマーク、または全アプリケーションに共通のグローバルであることを示すマークが付けられます。修飾仮想アドレス (MVA) のビット [31:N] (ただし N は TLB エントリのページ サイズの log2) が一致した場合、TLB エントリは一致と判定されます。このエントリは、グローバルとして、または現在の ASID と一致する ASID としてマーク付けされます。

- エントリの仮想アドレスが、要求されたアドレスの仮想アドレスと一致する
- エントリの非セキュア TLB ID (NSTID) が、MMU 要求のセキュアまたは非セキュア状態と一致する
- エントリの ASID が現在の ASID と一致する、またはグローバルである

同時に複数の TLB エントリが一致しないように、オペレーティング システムで注意する必要があります。TLB は次のブロック サイズでエントリを格納できます。

スーパーセクション: 16MB のメモリ ブロック

セクション: 1MB のメモリ ブロック

ラージ ページ: 64KB のメモリ ブロック

スモール ページ: 4KB のメモリ ブロック

スーパーセクション、セクション、ラージ ページがサポートされているため、TLB の 1 エントリのみを使用して大きな領域のメモリをマップできます。アドレスのマップが TLB にない場合は、ハードウェアによって変換テーブルが自動的に読み出され、マップが TLB 内に配置されます。(変換テーブル エントリは、79 ページの「変換テーブル ベース レジスタ 0 および 1」で詳細に説明)

メモリ アクセスのシーケンス

プロセッサからメモリへのアクセスが発生すると、MMU は次の動作を実行します。

1. 要求された仮想アドレス、現在の ASID、現在のセキュリティ状態のルックアップを命令またはデータ マイクロ TLB で実行する。
2. マイクロ TLB にヒットしない場合は、メイン TLB で要求された仮想アドレスと現在の ASID およびセキュリティ状態のルックアップを実行する。
3. メイン TLB にヒットしない場合は、ハードウェア変換テーブル ウォークを実行する。

MMU は、グローバル マップまたは現在選択している ASID のマップで TLB 内の仮想アドレスに対応した非セキュア TLB ID (NSTID) に一致するものを検出できないこともあります。この場合、TTB 制御レジスタの PD0 または PD1 ビットで変換テーブル ウォークが有効に設定されていれば、ハードウェアが変換テーブル ウォークを実行します。変換テーブル ウォークが無効に設定されている場合、プロセッサはセクション変換エラーを返します。

MMU で一致する TLB エントリが検出されると、エントリに含まれる情報は次のように使用されます。

1. アクセス許可ビットとドメインにより、アクセスを許可するかどうかを決定します。一致するエントリが許可のチェックにパスしない場合、MMU はメモリ アボートを通知します。アクセス許可ビット、アボートのタイプと優先度、命令フォールト ステータス レジスタ (IFSR)、データ フォールト ステータス レジスタ (DFSR) の詳細は、『Arm Architecture Reference Manual』を参照してください。

2. TLB エントリと CP15 c10 リマップ レジスタの両方に指定されたメモリ領域属性を使用してキャッシュと書き込みバッファーを制御し、アクセスのタイプを次のとおり決定します。
   a. セキュアまたは非セキュア
   b. 共有または非共有
   c. ノーマル メモリ、デバイス、またはストロング オーダー
3. MMU がメモリ アクセスに必要な仮想アドレスから物理アドレスへの変換を実行します。

MMU が一致するエントリを検出できない場合は、ハードウェア テーブル ウォークが発生します。



図 3-9 : 変換プロセス

TLB の保守操作

次の規則に基づいて TLB の保守操作は実行されます。

- 無効にされた TLB エントリを使用するメモリ アクセスがすべての監視ユニットで確認された場合 (確認する必要があるアクセスが対象)、アクセスされるメモリ位置の共有属性およびキャッシュ可能属性で定義されたように TLB の無効化が完了します。さらに、TLB の無効化が完了すると、これらの TLB エントリを使用して監視ユニットで確認可能な新しいメモリ アクセスは実行されません。
- TLB の保守操作は、DSB 命令の実行後に確実に完了します。
- ISB 命令または例外からの復帰は、これらが後続するすべての命令 (これらの命令の命令フェッチを含む) から可視になる前にプログラム順で発生するすべての TLB 保守操作の完了に影響を及ぼします。
- 例外は、後続するすべての命令 (これらの命令の命令フェッチを含む) から可視になるように、例外が発生したポイントよりも前に命令ストリームで発生する TLB 保守操作を完了させます。
- すべての TLB 保守操作は互いにプログラム順で実行されます。
- データまたは統一 TLB 保守操作は、プログラム順で TLB 保守操作よりも先に発生する命令の明示的なメモリ アクセスに影響が及ばないことが保証されています。したがって、メモリ バリア命令は必要ありません。この順序はハードウェアの実装によって保証されています。

- データまたは統一 TLB 保守操作は、次の 2 つの項目の後にのみ後続の明示的なロード/ストア命令から可視になります。
  - TLB 操作を確実に完了させる DSB 命令の実行
  - 後続の ISB 命令、例外の発生、例外からの復帰のいずれか
- 命令または統一 TLB 保守操作は、次の 2 つの項目の後にのみ後続の命令フェッチから可視になります。
  - TLB 操作を確実に完了させる DSB 命令の実行
  - 後続の ISB 命令、例外の発生、例外からの復帰のいずれか

テーブル エントリへの書き込み時に次の規則が適用されます。これにより、更新されたエントリが後続のアクセスおよびキャッシュ保守操作に可視になります。

- 変換テーブルへの書き込みは、キャッシュのクリーニングが必要に応じて実行された後、DSB および ISB の両方が実行された後に明示的なロード/ストア命令によって発生する変換テーブル ウォークでのみ認識されることが保証されています。ただし、変換テーブルへの書き込みは、変換テーブルが書き込まれる前にプログラム順で発生する明示的なメモリ アクセスによって認識されないことが保証されています。
- 変換テーブルがライトバックでキャッシュ可能なメモリに格納される場合、変換テーブルへの書き込み後および DSB 命令の前に統一時点までキャッシュのクリーニングを実行する必要があります。これにより、更新された変換テーブルがハードウェア変換ウォークから可視になることが保証されます。
- 変換テーブルへの書き込みは、キャッシュのクリーニングが必要に応じて実行された後、DSB および ISB の両方が実行された後の変換テーブルへの書き込みに続く命令の命令フェッチによって発生する変換テーブル ウォークでのみ認識されることが保証されています。

TLB のロックダウン

TLB は、『Arm Architecture Reference Manual』に記載されているエントリ単位のロックダウンをサポートしています。詳細は、『Arm Cortex-A9 Technical Reference Manual』の TLB ロックダウン レジスタの説明を参照してください。

3.2.6 インターフェイス

AXI およびコヒーレンシ インターフェイス

各 Cortex-A9 プロセッサには、命令フェッチとデータ トランザクションに独立した 2 つの 64 ビット擬似 AXI マスター インターフェイスがあります。これらのインターフェイスはプロセッサ コアと同じ速度 (CPU_6x4x クロック) で動作し、キャッシュされたメモリ領域間でのデータ コピー時には 5 プロセッサ サイクルあたり 4 つのダブルワード書き込みを持続できます。命令側インターフェイスは読み出し専用インターフェイスで、書き込みチャネルはありません。これらのインターフェイスは拡張バージョンの AXI プロトコルをインプリメントしており、L2 プリフェッチ ヒントや投機的メモリ アクセスなど L2 キャッシュに対する複数の最適化機能がサポートされています。最適化は、この章の「L2 キャッシュ」で詳しく説明します。

AXI トランザクションはすべて SCU を経由し、それぞれのアドレスに基づいて OCM または L2 キャッシュ コントローラーに接続されます。各 Cortex-A9 には、L1/L2 キャッシュ間のコヒーレンシ管理に必要な情報を SCU に供給するキャッシュ コヒーレンシ バス (CCB) もあります。

デバッグおよびトレース インターフェイス

各 Cortex-A9 プロセッサには CPU_1x クロック周波数で動作する標準の 32 ビット APB スレーブ ポートがあり、このポートには SOC デバッグ ブロックのデバッグ APB バス マスターからアクセスします。このブロックの動作は、このマニュアルの該当する章で説明します。

Cortex-A9 プロセッサにはトレース生成およびクロス トリガー制御のためのインターフェイス ペアも用意されています。各コアからのトレース ソース インターフェイスは、PS インターコネクトと同じ速度 (CPU_2x クロック) で動作する 32 ビット CoreSight 標準 ATB マスター ポートで、SOC デバッグ ブロックのファネルに接続されています。

各コアにはインターコネクトと同じ周波数 (CPU_2x クロック) で動作する 4 ビット CoreSight クロストリガー インターフェイスもあり、SOC デバッグ ブロックのクロストリガー マトリックス (CTM) に接続されています。

その他のインターフェイス

各 Cortex-A9 プロセッサには、システム レベル制御レジスタ (SLCR) で駆動される複数の制御ビットがあります。この中には、CoreSight 標準セキュリティ信号を駆動する 4 ビット インターフェイスと、CP15 および SW のプログラム性を制御するスタティック コンフィギュレーション信号が含まれます。

これ以外のインターフェイスとして、イベントや割り込みインターフェイスもあります (詳細はこの章で後述)。

3.2.7 NEON

- Cortex-A9 NEON MPE は Cortex-A9 の機能を拡張し、Arm v7 アドバンスト SIMD およびベクター浮動小数点 v3 (VFPv3) 命令セットをサポートします。Cortex-A9 NEON MPE は、『Arm Architecture Reference Manual』に記載されているすべてのアドレッシング モードとデータ処理操作をサポートしています。

Cortex-A9 NEON MPE には次の機能があります。

- SIMD ベクター /スカラー単精度浮動小数点演算
  - 符号なし/符号付き整数
  - 1 ビット係数の多項式
  - 単精度浮動小数点値
- NEON コプロセッサがサポートする演算は次のとおり
  - 加算と減算
  - 乗算 (オプションで積和演算も可能)
  - 最大値または最小値によるレーン選択操作
  - 逆平方根近似値
  - 包括的なデータ構造ロード命令 (レジスタ バンクにあるテーブル ルックアップを含む)
- スカラー倍精度浮動小数点演算
- SIMD およびスカラー半精度浮動小数点変換
- 8、16、32、64 ビット符号付き/符号なし整数 SIMD 演算
- 1 ビット係数の 8 または 16 ビット多項式演算
- 構造化されたデータ ロード機能
- Cortex-A9 プロセッサによる Arm または Thumb 命令の 2 命令発行
- VFPv3 とアドバンスト SIMD 命令用の独立したパイプライン
- 大容量の共有レジスタ ファイル。次の形式でアクセス可能
  - 32 の 32 ビット S (単精度) レジスタ
  - 32 の 64 ビット D (倍精度) レジスタ
  - 16 の 128 ビット Q (4 倍精度) レジスタ

アドバンスト SIMD 命令と NEON MPE の動作の詳細は、『Arm Architecture Reference Manual』を参照してください。

3.2.8 パフォーマンス監視ユニット (PMU)

Cortex-A9 プロセッサには、プロセッサとメモリ システムの動作に関する統計データを収集するためのカウンターを 6 つ備えたパフォーマンス監視ユニット (PMU) があります。各カウンターを使用して、Cortex-A9 プロセッサに用意された 58 種類のイベントのいずれかをカウントできます。PMU カウンターと関連レジスタには、内部の CP15 インターフェイスおよび DAP インターフェイスからアクセスできます。詳細は、『Arm Cortex-A9 Technical Reference Manual』の「Performance Monitoring Unit」セクションを参照してください。

3.3 スヌープ制御ユニット (SCU)

3.3.1 概要

SCU ブロックは 2 つの Cortex-A9 プロセッサをメモリ サブシステムに接続し、2 つのプロセッサと L2 キャッシュ間のデータ キャッシュ コヒーレンシを高度に管理します。このブロックは、インターコネクトのアービトレーション、通信、キャッシュとシステム メモリ間の転送、Cortex-A9 プロセッサのキャッシュ コヒーレンシを管理する役割を果たします。APU には、PL にインプリメントされたシステム アクセラレータから SCU の機能を利用するためのアクセラレータ コヒーレンシ ポート (ACP) (95 ページの「ACP インターフェイス」参照) があります。このインターフェイスを利用すると、PL マスターはプロセッサのキャッシュ階層への共有アクセスが可能になります。このようにシステムのコヒーレンシが確保されることで性能が向上するだけでなく、各 OS ドライバー内でソフトウェア コヒーレンシを維持する必要がなくなるため、ソフトウェアの複雑さも軽減されます。

SCU ブロックは各 Cortex-A9 プロセッサとキャッシュ コヒーレンシ バス (CCB) 経由で通信し、L1/L2 キャッシュ間のコヒーレンシを管理します。SCU は MESI スヌープをサポートしており、不要なシステム アクセスがなくなることで電力効率と性能が向上します。このブロックは、CPU L1 データ キャッシュに格納されているコヒーレントなキャッシュ ラインをリストにしたローカル ディレクトリとして動作する 4 ウェイ アソシエイティブ タグ RAM を各 CPU 用に 1 つずつインプリメントしています。このディレクトリを使用して、SCU はデータが L1 キャッシュに存在するかどうかをプロセッサの動作を中断せず迅速に確認します。また、データを共有しているプロセッサのみにアクセスをフィルタリングすることもできます。

SCU にはメイン メモリにアクセスせずに複数のプロセッサ キャッシュ間でクリーンなデータをコピーする機能もあります。さらに、プロセッサ間でダーティなデータを移動できるため、共有ステートをスキップしてライトバックに伴うレイテンシを防ぐことができます。

重要 : Cortex-A9 は L1 命令キャッシュの内容を直接書き換えることはできないため、L1 命令キャッシュ間のコヒーレンシは保証されない点に注意してください。

3.3.2 アドレス フィルタリング

SCU には、プロセッサおよび ACP で生成されたトランザクションをアドレスに基づいてフィルタリングし、OCM または L2 コントローラーに適宜接続する機能があります。SCU 内部ではアドレスのフィルタリングを 1MB 単位で実行します。このため、プロセッサまたは ACP からのアクセスでアドレスが 1MB の範囲内にあるものはすべて同じターゲット (OCM または L2 コントローラー) に接続されます。デフォルト設定では、4G アドレス空間の上位 1M と下位 1M のアドレスは OCM に接続され、それ以外のアドレスは L2 コントローラーに接続されます。SCU アドレスのフィルタリングの詳細は、第 29 章「オンチップ メモリ (OCM)」の「SCU アドレス フィルタリング」を参照してください。

3.3.3 SCU マスター ポート

L2 および OCM への SCU AXI マスター ポートの書き込みおよび読み出しの最大発行数は次のとおりです。

- 書き込み最大発行数
  - プロセッサあたりの書き込みトランザクション最大発行数は 10 (内訳は次のとおり)
    - キャッシュ不可の書き込み 8 つ
    - L1 からの追い出し 2 つ
  - SCU から追い出されるトラフィックについて、2 つの追加書き込みが実行可
  - 上記以外に ACP からの書き込みトランザクション 3 つ
- 読み出し最大発行数
  - プロセッサあたりの読み出しトランザクション最大発行数は 14 (内訳は次のとおり)
    - 命令読み出し 4 つ
    - ラインフィル読み出し 6 つ
    - キャッシュ不可読み出し 4 つ
  - 上記以外に ACP からの読み出しトランザクション 7 つ

3.4 L2 キャッシュ

3.4.1 概要

L2 キャッシュ コントローラーは Arm PL310 がベースになっており、2 つの Cortex-A9 コアに対して 512KB の 8 ウェイ セット アソシエイティブ キャッシュを備えています。L2 キャッシュは物理的にアドレス指定され、物理的にタグが付けられます。サポートするライン サイズは 32 バイトで固定です。L2 キャッシュの主な機能は次のとおりです。

- MESI アルゴリズムを使用したスヌープ コヒーレンシ制御をサポート
- L2 キャッシュ メモリに対するパリティ チェックを実行
- SMP モードでは投機的読み出しをサポート
- L1/L2 排他モードをサポート (同じデータを L1 と L2 の両方には格納せず、どちらか一方のみに格納)
- ライン、ウェイ、マスター単位でのロックダウンが可能
- L2 キャッシュ メモリへのデータ ロード用に深さ 16 エントリのプリロード エンジンをインプリメント
- レイテンシを抑えるため、クリティカル ワード ファースト方式のラインフィルをサポート
- 確定的オプションを持つ擬似ランダム方式のビクティム選択をインプリメント
  - ライトスルーとライトバック
  - 読み出し割り当て、書き込み割り当て、読み出し/書き込み割り当て
- セキュリティ基準を満たすため、L2 リセット時に L2 キャッシュのデータとタグ RAM の内容をクリア
- キャッシュ効率を高めるため、L2 コントローラーに複数の 256 ビット ライン バッファーをインプリメント
  - 外部メモリ アクセス用のライン フィル バッファー (LFB) により、L2 キャッシュ メモリ内に完全なキャッシュ ラインを作成。4 つの LFB をインプリメントし、AXI 読み出しインターリーブをサポート
  - 各スレーブ ポートに対して 2 つの 256 ビット ライン読み出しバッファー。キャッシュ ヒット時には、このバッファーに L2 キャッシュからのラインを格納

- L2 キャッシュから追い出されたライン (メイン メモリへの書き戻しが必要) を格納する 3 つの 256 ビット エビクション バッファー
- バッファー可能な書き込みをメイン メモリまたは L2 にドレインするまで保持しておく 3 つの 256 ビット ストア バッファー。このバッファーを使用して、同じラインに対する複数の書き込みを結合

- コントローラーは 4k 境界内での選択可能なキャッシュ プリフェッチをインプリメント
- L2 キャッシュ コントローラーは L1 からの排他的要求を DDR、OCM、または外部メモリへ転送

注記 : SCU は L1 命令キャッシュと L1 データ キャッシュのコヒーレンシを維持しません。このため、このコヒーレンシはソフトウェアで維持する必要があります。

L2 キャッシュはセキュリティ拡張機能の TrustZone をインプリメントしており、OS のセキュリティを強化しています。タグ RAM には非セキュア (NS) タグ ビットが追加されており、このビットをアドレス ビットと同じようにルックアップに使用します。NS タグ ビットはすべてのバッファーにも追加されています。タグ RAM の NS ビットを使用して DDR および OCM へのエビクションのセキュリティ レベルを決定します。コントローラーは、制御、コンフィギュレーション、メンテナンス用レジスタへの非セキュア アクセスを制限し、セキュアなデータへのアクセスを規制します。

キャッシュの応答

ここでは、Cortex-A9 のトランザクションに応じたキャッシュ コントローラーの一般的な動作について説明します。トランザクションには次のタイプがあります。

バッファー可能	最終デスティネーションに到着するまでに、インターコネクトまたはそのコンポーネントによって任意のサイクル数の遅延が発生してもかまわないトランザクションです。通常は書き込みトランザクションにのみ関連する属性です。
キャッシュ可能	最終デスティネーションで元のトランザクションと同じ特性を持つ必要のないトランザクションです。書き込みトランザクションでは、いくつかの書き込みを 1 つに結合できる場合がこれに該当します。読み出しトランザクションでは、あるアドレスをプリフェッチできる場合、または 1 回だけフェッチして複数の読み出しトランザクションに利用できる場合がこれに該当します。トランザクションをキャッシュするかどうかは、この属性と読み出し割り当て/書き込み割り当ての属性を組み合わせて決定します。
読み出し割り当て	転送が読み出しでありキャッシュにヒットしない場合は、キャッシュへの割り当てが必要になります。転送がキャッシュ可能でない場合、この属性は無効です。
書き込み割り当て	転送が書き込みでありキャッシュにヒットしない場合は、キャッシュへの割り当てが必要になります。転送がキャッシュ可能でない場合、この属性は無効です。

Arm アーキテクチャでは、内部属性を使用して L1 キャッシュと書き込みバッファーの動作を制御します。外部属性は L2 または外部メモリ システムにエクスポートされます。

最近のプロセッサ同様、Cortex-A9 プロセッシング システムでも性能と省電力性を改善するためにシステムのさまざまなレベルで多くの最適化が実行されます。これらは外部から完全に隠すことができず、本来の逐次実行モデルに違反する可能性があります。このような最適化の例としては、次があります。

- マルチイシューの投機/アウトオブオーダー実行
- ロード/ストアの結合によるロード/ストアのレイテンシ最小化
- マルチコア プロセッサでは、ハードウェアに基づくキャッシュ コヒーレンシ管理によりキャッシュ ラインがコア間を透過的に移動し、別のコアから見た場合、キャッシュ メモリ位置の更新順序が異なることがある
- ACP を経由した外部マスターがコヒーレントなシステムに含まれる場合は、外部システム特性を考慮する必要があるため、問題がさらに難しくなることがある

以上の点を考慮して、1 つのコアのメモリ アクセスと前後の命令との位置関係、あるいはマルチコア プロセッサ システムのほかのコアから見たメモリ アクセスの順序を制約する一定の規則を定義しておく必要があります。メモリは通常、ノーマル領域、ストロング オーダー領域、およびデバイス領域に分類できます。詳細は、「3.2.4 メモリの整合性」を参照してください。

表 3-5 は、Cortex-A9 でサポートしている ARMv7 ロード/ストア トランザクションのタイプに応じて L2 キャッシュ コントローラーがどのように動作するかをまとめたものです。

表 3-5 : SCU 要求に対するキャッシュ コントローラーの動作

トランザクションのタイプ	ARMv7 相当	L2 キャッシュ コントローラーの動作
キャッシュ不可、バッファー不可	ストロング オーダー	• 読み出し: L2 にはキャッシュされず、メモリへのアクセスが発生 • 書き込み: バッファーに格納されず、メモリへのアクセスが発生
バッファー可能のみ	デバイス	• 読み出し: L2 にはキャッシュされず、メモリへのアクセスが発生 • 書き込み: ストア バッファーに格納されるが、結合されずただちにメモリへドレイン
キャッシュ可能、割り当てなし	外部キャッシュ不可	• 読み出し: L2 にはキャッシュされず、メモリへのアクセスが発生 • 書き込み: ストア バッファーに格納され、ストア バッファーがドレインされるとメモリへ書き込まれる
キャッシュ可能なライトスルー、読み出し割り当て	外部ライトスルー、書き込み割り当てなし	• 読み出しヒット時: L2 から読み出し • 読み出しミス時: L2 へのライン フィル • 書き込みヒット時: ストア バッファーに格納され、ストア バッファーがドレインされると L2 およびメモリへ書き込まれる • 書き込みミス時: ストア バッファーに格納され、ストア バッファーがドレインされるとメモリへ書き込まれる
キャッシュ可能ライトバック、読み出し割り当て	外部ライトバック、書き込み割り当てなし	• 読み出しヒット時: L2 から読み出し • 読み出しミス時: L2 へのライン フィル • 書き込みヒット時: ストア バッファーへ格納し、ストア バッファーがドレインされると L2 へ書き込み、ラインをダーティとマーク付け • 書き込みミス時: ストア バッファーへ格納し、ストア バッファーがドレインされると L3 へ書き込み
キャッシュ可能ライトスルー、書き込み割り当て	-	• 読み出しヒット時: L2 から読み出し • 読み出しミス時: L2 にはキャッシュせず、メモリへのアクセスが発生 • 書き込みヒット時: ストア バッファーに格納され、ストア バッファーがドレインされると L2 およびメモリへ書き込まれる • 書き込みミス時: ストア バッファーへ格納。バッファーがドレインされると、フルかどうかを確認。フルでなければバッファーを L2 に割り当てる前にメモリに対してワードまたはラインを要求。L2 へ割り当て。メモリへ書き込み
キャッシュ可能ライトバック、書き込み割り当て	-	• 読み出しヒット時: L2 から読み出し • 読み出しミス時: L2 にはキャッシュせず、メモリへのアクセスが発生 • 書き込みヒット時: ストア バッファーへ格納し、ストア バッファーがドレインされると L2 へ書き込み、ラインをダーティとマーク付け • 書き込みミス時: ストア バッファーへ格納。バッファーをドレインする必要がある場合は、フルかどうかを確認。フルでなければバッファーを L2 に割り当てる前にメモリに対してワードまたはラインを要求。L2 へ割り当て

表 3-5 : SCU 要求に対するキャッシュ コントローラーの動作 (続き)

トランザクションのタイプ	ARMv7 相当	L2 キャッシュ コントローラーの動作
キャッシュ可能ライトスルー、読み出し/書き込み割り当て	外部ライトスルー、読み出し割り当てと書き込み割り当て	• 読み出しヒット時: L2 から読み出し • 読み出しミス時: L2 へのライン フィル • 書き込みヒット時: ストア バッファーに格納され、ストア バッファーがドレインされると L2 およびメモリへ書き込まれる • 書き込みミス時: ストア バッファーへ格納。バッファーをドレインする必要がある場合は、フルかどうかを確認。フルでなければバッファーを L2 に割り当てる前にメモリに対してワードまたはラインを要求。L2 へ割り当て。メモリへ書き込み
キャッシュ可能ライトバック、読み出し/書き込み割り当て	外部ライトバック、書き込み割り当て	• 読み出しヒット時: L2 から読み出し • 読み出しミス時: L2 へのライン フィル • 書き込みヒット時: ストア バッファーへ格納し、ストア バッファーがドレインされると L2 へ書き込み、ラインをダーティとマーク付け • 書き込みミス時: ストア バッファーへ格納。バッファーをドレインする必要がある場合は、フルかどうかを確認。フルでなければバッファーを L2 に割り当てる前にメモリに対してワードまたはラインを要求。L2 へ割り当て

3.4.2 L2-L1 キャッシュの排他構成

排他キャッシュ構成モードでは、Cortex-A9 プロセッサの L1 データ キャッシュと L2 キャッシュは排他関係となります。つまり、同じアドレスのデータが L1 データ キャッシュと L2 キャッシュの両方に同時にキャッシュされることはなく、どちらか一方にのみキャッシュされます。これは利用可能なキャッシュ容量を増やし、L2 キャッシュの効率を高める効果があります。排他キャッシュ構成モードでは、次の点に注意する必要があります。

- データ キャッシュ ラインの置換方式が変更され、クリーンであるかどうかにかかわらず L1 のビクティム ラインが常に L2 に追い出されます。
- L2 キャッシュのラインがダーティな場合、プロセッサからこのアドレスへの読み出し要求が発生すると外部メモリへのライトバックおよびプロセッサへのライン フィルが実行されます。

このモードを利用するには、L1 キャッシュと L2 キャッシュの両方に排他キャッシュを設定する必要があります。L2 キャッシュの補助制御レジスタのビット 12、および Cortex-A9 の ACTLR レジスタのビット 7 をセットすると、L2 キャッシュと L1 キャッシュは相互排他動作となります。

読み出し時の動作は次のとおりです。

- ヒットの場合、そのラインは無効とマーク付けされ (タグ RAM 有効ビットがリセットされる)、ダーティ ビットは変化しません。ダーティ ビットがセットされたキャッシュ ラインは、以後のアクセスで再びヒットする可能性があっても優先的な追い出しの対象となります。
- ミスの場合、そのラインは L2 キャッシュに割り当てられません。

書き込み時の動作は、その書き込みトランザクションが L1 メモリ システムからの追い出しであるかどうか、そしてその追い出しがクリーンであるかどうかを示す SCU からの属性値によって決まります。AWUSERS[8] 属性は追い出しであるかどうかを示し、AWUSERS[9] 属性はクリーンな追い出しであるかどうかを示します。それぞれの動作は次のようになります。

- ヒットの場合、AWUSERS[9:8] = b11 であればダーティ ビットは変化せず、それ以外の場合はラインがダーティとマーク付けされます。
- ミスの場合 、キャッシュ ラインが追い出されると (AWUSERS[8] = 1)、キャッシュ ラインが割り当てられ、ダーティ ビットのステータスはそのラインが追い出されたときのステータス (ダーティかどうか) によって決まります。キャッシュ ラインがダーティな追い出しの場合 (AWUSERS[8] = 0)、キャッシュ ラインは書き込み割り当ての場合にのみ割り当てられます。

3.4.3 キャッシュ置換方式

置換方式は、補助制御レジスタのビット [25] でラウンド ロビンまたは擬似ランダムのいずれかに設定します。ラウンド ロビン方式は、無効およびロックされていないウェイから先にフィルします。各ラインですべてのウェイが有効またはロックされている場合、次のロックされていないウェイがビクティムに選ばれます。擬似ランダム方式は、無効およびロックされていないウェイから先にフィルします。各ラインですべてのウェイが有効またはロックされている場合、ビクティムはロックされていないウェイの中から任意に選択されます。

確定的な置換方式が必要な場合は、ロックダウン レジスタを使用して特定のウェイが割り当てられないようにできます。たとえば、L2 キャッシュは 512KB の 8 ウェイ セット アソシエイティブ方式であるため、1 ウェイは 64KB です。あるコード セグメントを 2 つのウェイ (128KB) に格納し、確定的な置換方式とする場合、ウェイ 1～7 をロックしてからコードを L2 キャッシュにフィルする必要があります。これにより、まずコードの最初の 64KB がウェイ 0 にのみ割り当てられます。次にウェイ 0 をロックしてウェイ 1 をロック解除すると、コードの後半部分がウェイ 1 に割り当てられます。

ロックダウン レジスタはデータ用に 1 つと命令用に 1 つの合計 2 つあります。必要に応じて、データと命令を L2 キャッシュの別々のウェイに割り当てることもできます。

3.4.4 キャッシュのロックダウン

L2 キャッシュ コントローラーは、エントリをライン単位、ウェイ単位、マスター単位 (CPU および ACP マスターの両方を含む) でロックダウンできます。ライン単位とウェイ単位のロックダウン、およびライン単位とマスター単位のロックダウンは同時に併用できますが、ウェイ単位のロックダウンはマスター単位のロックダウンのサブセットであるためこれらは排他利用となります。

ライン単位のロックダウン

ライン単位のロックダウンを有効にすると、新しく割り当てられたキャッシュ ラインはすべてロック済みとマーク付けされます。コントローラーはこれらのラインをロックされたものと見なし、キャッシュから追い出すことはしません。ライン単位のロックダウンを有効にするには、ライン単位ロックダウン イネーブル レジスタのビット [0] をセットします。タグ RAM のビット [21] は各キャッシュ ラインのロック ステータスを示します。

ヒント : ライン単位のロックダウンは、ソフトウェア コードの重要な部分が L2 キャッシュに格納されている場合などに使用します。

ライン単位のロックダウンによってロック済みとマーク付けされたすべてのラインを、バックグランドでロック解除できます。このアンロック ステータスを確認するには、全ライン アンロック レジスタを読み出します。全ラインのアンロックが進行中は、バックグランドのキャッシュ メンテナンスを開始できません。開始しようとすると SLVERR エラーが返されます。

ウェイ単位のロックダウン

L2 キャッシュは 8 ウェイ セット アソシエイティブ方式ですが、ユーザーはセット数を 8 ウェイからダイレクトマップの 1 ウェイまで自由に減らしてウェイ単位で置換アルゴリズムを固定できます。32 ビットのキャッシュ アドレスは [タグ フィールド]、[インデックス フィールド]、[ワード フィールド]、[バイト フィールド] のフィールドで構成されます。

キャッシュをルックアップする際、インデックス フィールドの値によって各キャッシュ ウェイのどこを参照するかを決定します。同じインデックス値の場所はウェイの数だけあり、これらをセットと呼びます。したがって、8 ウェイ セット アソシエイティブ キャッシュには、インデックス A のアドレスに該当する場所が 8 つあります。512K の L2 キャッシュには 2^{11} (2,048) のインデックスがあります。

『Arm Architecture Reference Manual』に記載されているロックダウン フォーマット C は、1 つのセット内でキャッシュ ラインの割り当てに使用する置換アルゴリズムを制限する手段を提供します。この方法を用いると、次が可能になります。

- L2 キャッシュへのコードのフェッチまたはデータのロード
- ほかのアクセスによる追い出しからの保護
- キャッシュ汚染を軽減する手段としても利用可能

L2 キャッシュ コントローラーのロックダウン レジスタを使用すると、8 ウェイ L2 キャッシュの任意のウェイをロックできます。ロックダウンを適用するには、ウェイに対応するビットを 1 にセットします。たとえばビット [0] をセットするとウェイ 0、ビット [1] をセットするとウェイ 1 がロックダウンの対象となります。

マスター単位のロックダウン

マスター単位のロックダウンは、ウェイ単位のロックダウンをサブセットに含む機能です。マスター単位のロックダウンを実行すると、複数のマスターのそれぞれが容量の少ない専用 L2 キャッシュを利用する形で L2 キャッシュを共有します。これにより、L2 キャッシュのウェイを特定のマスター ID 専用に確保できます。

L2 キャッシュ コントローラーには 8 つの命令と 8 つのデータ ロックダウン レジスタ (0xF8F02900 ～ 0xF8F0293C) があり、各レジスタは、AR/WUSERSx[7:5] ビットで識別されるマスター ID のいずれかに関連付けられています。各レジスタには、16 ビットの DATALOCK または INSTRLOCK フィールドが含まれています。これらのフィールドの 16 ビットのいずれかを 1 に設定することによって、ユーザーはそれに対応するマスター ID の特定のウェイをロックダウンできます。

L2 キャッシュ コントローラーのマスター単位ロックダウンで区別できるマスターは最大 8 つまでです。一方、Cortex-A9 MP コアには最大 64 の AXI マスター ID が存在します。表 3-6 に、64 のマスター ID 値が 8 つのロック可能グループにどのように分類されるかを示します。

表 3-6 : マスター単位ロックダウンの ID グループ

ID グループ	トランザクション ソース	L2 DATA/INSTRLOCKxxx
A9 Core 0	コア 0 の読み出し/書き込み要求および命令フェッチ要求のすべて	000
A9 Core 1	コア 1 の読み出し/書き込み要求および命令フェッチ要求のすべて	001
A9 Core 2	将来のために予約	010
A9 Core 3	将来のために予約	011
ACP Group0	ID = {000, 001} の ACP 要求	100
ACP Group1	ID = {010, 011} の ACP 要求	101
ACP Group2	ID = {100, 101} の ACP 要求	110
ACP Group3	ID = {110, 111} の ACP 要求	111

3.4.5 L2 キャッシュ コントローラーの有効化/無効化

L2 キャッシュはデフォルトで無効になっており、L2 キャッシュ制御レジスタのビット 0 をセットすると L1 キャッシュの状態にかかわらず有効にできます。キャッシュ コントローラー ブロックが有効になっていない場合、トランザクションはキャッシュ コントローラーを通過し、そのアドレスに応じてコントローラーのマスター ポートから DDR メモリまたはメイン インターコネクトへ転送されます。キャッシュ コントローラーが無効の場合、SCU からのスレーブ ポートで 1 サイクル、そしてマスター ポートで 1 サイクルのアドレス レイテンシが生じます。

3.4.6 RAM アクセス レイテンシの制御

L2 キャッシュのデータ RAM とタグ RAM は Cortex-A9 プロセッサと同じクロックを使用しますが、クロックが最高速度で動作している場合はこれらの RAM に 1 サイクルでアクセスするのは現実的でありません。そこで、L2 キャッシュ コントローラーはこれら 2 つの RAM アレイの書き込みアクセス、読み出しアクセス、セットアップのレイテンシを調整するメカニズムを備えており、それぞれタグ RAM レイテンシ制御レジスタとデータ RAM レイテンシ制御レジスタのビット [10:8]、[6:4]、[2:0] で設定します。これらフィールドのデフォルト値はいずれも `3'b111` で、各 RAM アレイの 3 つのレイテンシはすべて最大値の 8 CPU_6x4x サイクルとなります。このままの設定ではレイテンシが大きくキャッシュ パフォーマンスが大幅に低下するため、これらの属性をソフトウェアで次のようにプログラムしてください。

- タグ RAM レイテンシ制御レジスタのビット [10:8]、[6:4]、[2:0] に `3'b001` を書き込んで、タグ RAM の 3 つのレイテンシを 2 に設定する
- データ RAM レイテンシ制御レジスタのビット [10:8]、[2:0] に `3'b001` を書き込んで、データ RAM の書き込みアクセス レイテンシとセットアップ レイテンシを 2 に設定する
- データ RAM レイテンシ制御レジスタのビット [6:4] に `3'b010` を書き込んで、データ RAM の読み出しアクセス レイテンシを 3 に設定する

3.4.7 ストア バッファーの動作

同じアドレスおよび同じセキュリティ ビットに対してバッファー経由の書き込みアクセスが 2 回連続すると、1 回目のアクセスの後でコントローラーがストア バッファーをドレインしない限り、最初の書き込みアドレスは上書きされます。ストア バッファーには、同じライン アドレスへの連続する書き込みを同じバッファー スロットに結合するデータ結合機能があります。つまり、コントローラーは同一キャッシュ ラインへのアクセスが発生する可能性を考慮して、スロットにデータを格納してもすぐにはドレインせず待機します。ストア バッファーは、次の規則に基づいてドレインされます。なお、スレーブ ポートとは SCU から L2 キャッシュ コントローラーへのポートを指します。

- デバイス メモリ領域がターゲットの場合、ストア バッファー スロットはただちにドレインされる
- ストア バッファー スロットがフルになるとただちにドレインされる
- スレーブ ポートでストロング オーダーの読み出しが発生するごとにストア バッファーがドレインされる
- スレーブ ポートでストロング オーダーの書き込みが発生するごとにストア バッファーがドレインされる
- ストア バッファーの 3 つのスロットにデータが含まれる場合、アクセスしてから最も時間の経過したスロットがドレインされる
- ストア バッファーの 1 つのスロットでハザードが検出されると、その解消のためにスロットがドレインされる。キャッシュ RAM または外部メモリにまだ存在していないデータがキャッシュ バッファーの中にあるとハザードが発生する
- ロックされたトランザクションをスレーブ ポートが受け取るとストア バッファーのスロットがドレインされる
- コンフィギュレーション レジスタがターゲットのトランザクションをスレーブ ポートが受け取るとストア バッファーのスロットがドレインされる

結合はアドレスとセキュリティ属性に基づいて行われます。これはデータがストア バッファー内にあり、バッファーがドレインされていない場合にのみ実行されます。

書き込み割り当てのキャッシュ可能スロットが (1) ドレインされた場合、(2) キャッシュ ミスした場合、(3) フルの場合に、ストア バッファーはマスター ポートを経由してメイン インターコネクトまたは DDR に対してキャッシュ ラインを完了するよう要求を送信します。対応するマスター ポート インターコネクトを経由して読み出し要求を送信し、ストア バッファーにデータを返します。スロットがフルの場合は、キャッシュへの割り当てが可能です。

3.4.8 Cortex-A9 と L2 コントローラー間の最適化

パフォーマンスを高めるため、SCU から L2 コントローラーへのインターフェイスにはいくつかの最適化が施されており、その一部はオンチップ メモリ コントローラー (OCM) へのインターフェイスにも採用されています。

- 早期書き込み応答
- プリフェッチ ヒント
- フル ラインのゼロ書き込み
- Cortex-A9 MPCore プロセッサの投機的読み出し

これらの最適化が適用されるのはプロセッサからの転送のみで、ACP には適用されません。

早期書き込み応答

Cortex-A9 から L2 キャッシュ コントローラーへ書き込みトランザクションを実行すると、通常は最後のデータ ビートが L2 コントローラーに到着した時点で L2 コントローラーから SCU に書き込み応答が返されます。早期書き込み応答は、特定の書き込みトランザクションについて、ストア バッファーが書き込みアドレスを受け取った時点で L2 コントローラーが書き込み応答を返すようにする最適化で、Cortex-A9 プロセッサの書き込み帯域幅が拡大します。この機能はデフォルトで無効になっており、L2 コントローラー補助制御レジスタの早期 BRESP イネーブル ビットをセットすると有効になります。Cortex-A9 は、特別なプログラムなしでこの機能を利用できます。OCM はこの機能をサポートしておらず、書き込み応答の生成は通常どおり行われます。

プリフェッチ ヒント

Cortex-A9 プロセッサの動作モードが SMP に設定されている場合、CPU にインプリメントされている自動データ プリフェッチャーは L2 キャッシュ コントローラーに特殊な読み出しアクセスを発行します。これらの特殊な読み出しをプリフェッチ ヒントと呼びます。L2 コントローラーは、プリフェッチ ヒントを受信するとターゲットのキャッシュ ラインを L2 キャッシュに割り当ててキャッシュ ミスとします。Cortex-A9 プロセッサにデータは返されません。Cortex-A9 プロセッサによるプリフェッチ ヒントの生成を有効にするには、次の 2 つの方法のいずれかを実行します。

1. ACTLR レジスタのビット [1] をセットして L2 プリフェッチ ヒント機能を有効にする。この機能を有効にした場合、Cortex-A9 プロセッサはコヒーレントなメモリ上で通常のフェッチ パターンを検出すると L2 プリフェッチ ヒント要求を自動的に発行する
2. PLE (プリロード エンジン) の機能を利用する。Cortex-A9 プロセッサでこの機能を使用すると、PLE はプログラムされたアドレスで一連の L2 プリフェッチ ヒント要求を発行する

これ以外に L2 コントローラーのプログラムは必要ありません。OCM メモリ空間に対してプリフェッチ ヒントを適用しても何の動作も発生しません。これは、キャッシュとは異なり OCM RAM へのデータ転送にはソフトウェアによる明示的な操作が必要なためです。

フル ラインのゼロ書き込み

この機能を有効にすると、Cortex-A9 プロセッサは 1 回の書き込みコマンド サイクルで非コヒーレントなキャッシュ ライン全体のビットを 0 として、L2 キャッシュに書き込むことができます。これによって性能が向上し、消費電力も削減されます。Cortex-A9 プロセッサでは、主に CPU が memset ルーチンを実行して特定のメモリ領域を初期化する際にこの機能を使用します。

この機能はデフォルトで無効になっており、L2 コントローラー補助制御レジスタのフルライン ゼロ ライト イネーブル ビットと Cortex-A9 ACTLR レジスタのイネーブル ビットをセットすると有効になります。この機能は、Cortex-A9 プロセッサとコントローラーの両方で有効にしないと正しく動作しないため、注意が必要です。

この機能を有効にするには、次の手順に従います。

1. L2 コントローラーでフル ライン ゼロ書き込みを有効にする
2. L2 キャッシュ コントローラーを有効にする
3. Cortex-A9 でフル ライン ゼロ書き込みを有効にする

キャッシュ コントローラーは、ストロング オーダーの書き込みアクセスではこの機能をサポートしていません。Cortex-A9 でフル ライン ゼロ書き込みを有効にすると、OCM でもこの機能がサポートされます。

Cortex-A9 の投機的読み出し

この機能は MP 構成の Cortex-A9 に特有のもので、SCU 制御レジスタの専用ソフトウェア制御ビットを使用して有効にします。この機能を利用するには、ACTLR レジスタの SMP ビットで Cortex-A9 を SMP モードに設定しておく必要がありますが、L2 コントローラーに特別な設定は必要ありません。投機的読み出し機能を有効にすると、コヒーレントなライン フィルにおいて SCU はタグ ルックアップと並列に読み出しトランザクションをコントローラーに対して投機的に発行します。コントローラーはライン読み出しバッファーにデータを準備するだけで、この投機的読み出しにはデータを返しません。

ミスの場合、SCU はコントローラーに確定ライン フィルを発行します。このライン フィルはコントローラー内の先行する投機的読み出しと結合され、コントローラーは L2 キャッシュにヒットするよりも早く L1 キャッシュにデータを返すことができるようになります。SCU がヒットした場合は、投機的読み出しは一定サイクル経過後、またはリソース競合が発生した時点で L2 コントローラー内部で終了します。投機的読み出しが終了すると、L2 コントローラーは確定または終了のいずれかによって SCU に通知します。

3.4.9 プリフェッチ動作

プリフェッチは、メモリからキャッシュ ラインを事前にフェッチすることで性能の向上を図る機能です。プリフェッチ機能を有効にするには、補助制御レジスタまたはプリフェッチ制御レジスタのビット 29 または 28 をセットします。この機能を有効にした場合、SCU からのスレーブ ポートがキャッシュ可能な読み出しトランザクションを受け取ると次のキャッシュ ラインでキャッシュ ルックアップが実行されます。プリフェッチ制御レジスタのビット [4:0] で次のキャッシュ ラインのアドレスを供給します。ミスの場合はこのキャッシュ ラインが外部メモリからフェッチされ、L2 キャッシュに割り当てられます。

デフォルトでは、プリフェッチ オフセットは `5'b00000` です。たとえば S0 がアドレス `0x100` でキャッシュ可能読み出しを受け取ると、アドレス `0x120` のキャッシュ ラインがプリフェッチされます。次のキャッシュ ラインをプリフェッチするだけでは最適な性能が得られないこともあります。システムによっては、さらに先のキャッシュ ラインをプリフェッチした方が性能が向上することがあります。これを可能にするのがプリフェッチ オフセットです。これは、プリフェッチするキャッシュ ラインのアドレスを「キャッシュ ライン + 1 + オフセット値」に設定するものです。プリフェッチ オフセットの最適値は、外部メモリの読み出しレイテンシと L1 読み出し最大発行数によって異なります。4KB 境界をまたぐ場合はプリフェッチ メカニズムは起動しません。

プリフェッチ アクセスは、コントローラーのマスター ポートで多数のアドレス スロットを使用することがあります。この場合、プリフェッチ以外のアクセスが処理されなくなり、性能が低下します。これに対処するため、コントローラーにはプリフェッチ アクセスをドロップする機能があります。この機能は、プリフェッチ制御レジスタのビット 24 を使用して制御します。この機能を有効にした場合、コントローラーのマスター ポートでプリフェッチ アクセスとプリフェッチ以外のアクセスとの間でリソースの競合が発生すると、プリフェッチ アクセスがドロップされます。ドロップされたプリフェッチ アクセスに対応するデータが外部メモリから返されても、そのデータは破棄され L2 キャッシュには割り当てられません。

3.4.10 プログラミング モデル

L2 キャッシュ コントローラーで使用するレジスタには次の内容が適用されます。

- キャッシュ コントローラーは、複数のメモリマップ レジスタを使用して制御します。これらレジスタのメモリ領域は、L1 ページ テーブル内でストロング オーダーまたはデバイス メモリの属性を用いて定義する必要があります。
- すべてのレジスタで、予約ビットは使用しないでください。予約ビットを使用するとデバイスが予期しない動作をすることがあります。
- 特に記載のない限り、レジスタはすべて読み出し/書き込みアクセスの両方が可能です。書き込みを実行するとレジスタの内容が更新され、読み出しを実行するとレジスタの内容が返されます。
- レジスタへの書き込みを実行すると、最初のキャッシュ同期が自動的に実行されてから次の処理へ進みます。

初期化シーケンス

典型的なキャッシュ コントローラーのスタートアップ プログラム シーケンスで実行されるレジスタ操作の例を示します。

- 0xF8000A1C のレジスタに 0x020202 を書き込む。この手順は必須。
- 補助制御、タグ RAM レイテンシ制御、データ RAM レイテンシ制御、プリフェッチ制御、電力制御レジスタに Read-Modify-Write で書き込みを実行し、次の項目に関するグローバルなコンフィギュレーションをセットアップする
  - 関連性とウェイのサイズ
  - RAM アクセスのレイテンシ
  - 割り当て方式
  - プリフェッチと電力制御機能
- セキュアな書き込みによってオフセット 0x77C でウェイ単位の無効化を実行し、キャッシュ内のすべてのエントリを無効にする
  - 0x77C に 0xFFFF を書き込む
  - 無効化が完了するまでキャッシュ メンテナンス レジスタをポーリングする
- 必要に応じてレジスタ 9 に書き込みを実行し、D および I をロックダウンする
- 割り込みクリア レジスタに書き込みを実行し、割り込みが残っていればクリアする
- 割り込みを有効にする場合は、割り込みマスク レジスタに書き込みを実行する
- 制御レジスタ 1 の LSB に 1 を書き込み、キャッシュを有効にする

L2 キャッシュを有効にした状態で補助制御、タグ RAM レイテンシ制御、データ RAM レイテンシ制御レジスタに書き込みを実行すると、SLVERR (エラー) が発生します。これらのレジスタに書き込む前に制御レジスタへの書き込みを実行して L2 キャッシュを無効にしておく必要があります。

ウェイ シーケンスによるキャッシュのロックダウン

ウェイによってコードをロックするには、次の手順に従います。

1. ロックするコードがキャッシュ可能のメモリ領域にあることを確認します。これは、適切なメモリ属性でその領域のページ テーブル エントリをプログラムすることで確認できます。詳細は、「メモリの属性」を参照してください。
2. ロックダウンするコードがキャッシュ不可のメモリ領域にあることを確認します。たとえば、その領域をストロング オーダー領域にマーク付けできます。

ロックダウン ルーチンにインプリメントする必要があるシーケンスを次に示します。

3. 割り込みを無効にします。
4. L2 キャッシュ全体のクリーニングおよび無効化を実行します。これにより、ロックするコードは L2 キャッシュにロードされません。
5. コード サイズに基づいたコードのロードに必要なウェイの数を求めます。
6. 算出した数の分だけウェイをロック解除し、残りのウェイをロックします。これは、データ ロックダウン レジスタへの書き込みで実行されます。これらのレジスタの詳細は、PL310 L2 キャッシュ コントローラーの資料を参照してください。
7. PLD 命令を使用してコードを L2 キャッシュにロードします。PLD 命令は常にデータ参照値を生成します。データ ロックダウン レジスタを使用する理由はこのためです。PLD 命令の詳細は、『ARMv7 Technical Reference Manual』を参照してください。この手順により、コードがロック解除されたウェイにロードされます。
8. データ ロックダウン レジスタへの書き込みによってロード先のウェイをロックし、残りのウェイをロック解除します。
9. 割り込みを有効にします。

ヒント : コードが L2 キャッシュにロックされたかどうかを確認するには、ロックされたコードへの参照値をさらに生成します。これらの参照値は L2 キャッシュ命令ヒットのイベントで監視できます。使用可能な L2 キャッシュ イベントおよびこれらの初期化の詳細は、PL310 L2 キャッシュ コントローラーの資料を参照してください。イベントの初期化は、コードのロックよりも先に実行する必要があります。つまり、コードへの参照値が増えると、ヒットする命令も増えます。たとえば、ロックされたコードは、プログラムされた割り込み数に応じて参照値を生成するタイマー割り込みハンドラーから呼び出すことができます。

3.5 APU インターフェイス

3.5.1 PL コプロセッシング インターフェイス

ACP インターフェイス

アクセラレータ コヒーレンシ ポート (ACP) は SCU の 64 ビット AXI スレーブ インターフェイスで、PL と Cortex-A9 MP-Core プロセッサ サブシステムを直接接続し、キャッシュ コヒーレントな非同期アクセス ポイントとして機能します。さまざまなタイプのシステム PL マスターが、このインターフェイスを使用して APU プロセッサとまったく同様にキャッシュおよびメモリ サブシステムにアクセスできます。このため、ソフトウェアの複雑さを緩和し、全体的なシステム性能の向上と消費電力の削減も実現できます。このインターフェイスは標準 AXI スレーブとして動作し、標準の読み出しおよび書き込みトランザクションをすべてサポートします。PL コンポーネント側には、コヒーレンシに関する要件は一切ありません。したがって、ACP を利用して PL から Arm キャッシュにアクセスするとキャッシュのコヒーレンシが維持されますが、PL のローカル メモリと Arm キャッシュのコヒーレンシは維持されません。

ACP を経由したコヒーレントなメモリ領域への読み出しトランザクションはすべて SCU と協調し、必要な情報がプロセッサの L1 キャッシュに格納されているかどうかを確認します。L1 キャッシュに格納されている場合、データは要求発行元のコンポーネントに直接返されます。格納されていない場合は L2 キャッシュ内を検索し、L2 キャッシュに格納されていなければ最後にメイン メモリにアクセスします。コヒーレントなメモリ領域に対する書き込みトランザクションについては、メモリ システムへの書き込みアクセスを実行する前に SCU がコヒーレンシを確保します。書き込みトランザクションは L2 キャッシュに割り当てることもでき、その場合はオフチップ メモリへのライトスルーに伴う消費電力と性能への影響が解消されます。

ACP の要求

ACP に対して読み出しおよび書き込み要求を実行した場合の動作は、その要求がコヒーレントかどうかによって次のように異なります。それぞれの動作は次のようになります。

コヒーレントな ACP 読み出し要求: ARVALID と共に ARUSER[0] = 1 および ARCACHE[1] = 1 が送信された場合、ACP 読み出し要求はコヒーレントです。この場合、SCU はコヒーレンシを維持します。データがいずれかの Cortex-A9 プロセッサにある場合、データはそのプロセッサから直接読み出されて ACP ポートに返されます。データがいずれの Cortex-A9 プロセッサにもない場合、すべての AXI パラメーター (ロック属性を除く) と共に読み出し要求がいずれか 1 つの SCU AXI マスター ポートに発行されます。

非コヒーレントな ACP 読み出し要求: ARVALID と共に ARUSER[0] = 0 または ARCACHE[1] = 0 が送信された場合、ACP 読み出し要求は非コヒーレントです。この場合、SCU はコヒーレンシを維持せず、読み出し要求はいずれか 1 つの SCU AXI マスター ポート L2 キャッシュ コントローラーまたは OCM へ直接転送されます。

コヒーレントな ACP 書き込み要求: AWVALID と共に AWUSER[0] = 1 および AWCACHE[1] = 1 が送信された場合、ACP 書き込み要求はコヒーレントです。この場合、SCU はコヒーレンシを維持します。データがいずれかの Cortex-A9 プロセッサにある場合、最初にその CPU のデータをクリーニングして無効にします。データがいずれの Cortex-A9 プロセッサにもない場合、または既にクリーニングと無効化が実行されている場合、対応するすべての AXI パラメーター (ロック属性を除く) と共に書き込み要求がいずれか 1 つの SCU AXI マスター ポートに発行されます。

> **注記** : 書き込みパラメーターの設定によっては、トランザクションを L2 キャッシュに割り当てることもできます。

非コヒーレントな ACP 書き込み要求: AWVALID と共に AWUSER[0] = 0 または AWCACHE[1] = 0 が送信された場合、ACP 書き込み要求は非コヒーレントです。この場合、SCU はコヒーレンシを維持せず、書き込み要求はいずれか 1 つの SCU AXI マスター ポートに直接転送されます。

ACP の使用

ACP を使用すると、キャッシュをフラッシュ /ロードする従来の方法よりも低いレイテンシで PL にインプリメントされたアクセラレータと PS 間での転送が可能になります。PL に基づくアクセラレータから ACP を利用する際に必要な手順の例を示します。

1. CPU がローカル キャッシュ空間内でアクセラレータへの入力データを準備する
2. CPU が PL への汎用 AXI マスター インターフェイスの 1 つを使用してアクセラレータにメッセージを送信する
3. アクセラレータが ACP 経由でデータをフェッチし、データを処理して ACP 経由で結果を返す
4. アクセラレータが既知のアドレスに書き込みを実行してフラグをセットし、データ処理が完了したことを通知する。このフラグのステータスをプロセッサでポーリングするか、フラグのステータスによって割り込みを発生させる

表 3-7 に、現在のキャッシュ ステータスごとの ACP 読み出しおよび書き込みを示します。当然、キャッシュにヒットした場合の方がアクセス レイテンシは小さくなります。

密結合したコプロセッサに比べると、ACP のアクセス レイテンシは比較的大きくなります。したがって、ACP は細精度の命令レベル アクセラレーションには適していません。また、ビデオ フレーム レベル処理などの粗粒度アクセラレーションに関しても、トランザクション時間に対してトランザクションのオーバーヘッドが相対的に小さく、キャッシュ スラッシングが発生してしまう可能性があるため、ACP は従来のメモリマップ方式の PL アクセラレーションと比べて特に大きな利点はありません。したがって、ACP はブロック レベルの暗号アクセラレータやビデオ マクロブロック レベル処理など、中度のアクセラレーションに適しています。

表 3-7 : ACP の読み出し/書き込み

動作	説明
ACP 読み出し – I (Invalid = 無効)	2 つある AXI マスター インターフェイスの 1 つを使用して SCU が外部メモリからデータをフェッチします。データは ACP に直接転送されます。CPU L1 キャッシュのステータスには影響しません。
ACP 読み出し – M (Modified = 変更)	SCU は M ステータスの L1 キャッシュからデータをフェッチします。L1 キャッシュのステータスには影響しません。
ACP 読み出し – S (Shared = 共有)	SCU は S ステータスの L1 キャッシュからデータをフェッチします。L1 キャッシュのステータスには影響しません。
ACP 読み出し – E (Exclusive = 排他)	SCU は E ステータスの L1 キャッシュからデータをフェッチします。L1 キャッシュのステータスには影響しません。
ACP 書き込み – I (Invalid = 無効)	2 つある AXI マスター インターフェイスの 1 つを使用してデータを外部メモリに書き込みます。CPU L1 キャッシュのステータスには影響しません。
ACP 書き込み – M (Modified = 変更)	まず、M ステータスの L1 キャッシュに格納されているデータを外部メモリにフラッシュします。次に、ACP のデータを外部メモリ インターフェイスに書き込みます。L1 キャッシュのステータスが M から I に変わります。SCU がキャッシュ ライン全体に書き込みを行う場合は、L1 キャッシュのフラッシュは省略します。
ACP 書き込み – S (Shared = 共有)	2 つある AXI マスター インターフェイスの 1 つを使用してデータを外部メモリに書き込みます。L1 キャッシュのステータスが S から I に変わります。
ACP 書き込み – E (Exclusive = 排他)	2 つある AXI マスター インターフェイスの 1 つを使用してデータを外部メモリに書き込みます。L1 キャッシュのステータスが S から I に変わります。

ACP の制約

アクセラレータ コヒーレンシ ポート (ACP) には次の制約があります。

- コヒーレントなメモリへの排他アクセスはできない
- コヒーレントなメモリへはロック属性を有効にしたアクセスはできない
- バイト ストローブがすべてセットされていない場合は、最適化されたコヒーレントな読み出しおよび書き込み転送となる。具体的に説明すると、AWLEN = 3、AWSIZE = 3、および WSTRB が 11111111 ではない書き込みトランザクションはサポートされておらず、このような書き込みによって CPU の L1 キャッシュ ラインが破損する可能性がある。可能な回避策は次のとおり。
  - 小規模で、最適化されていない、コヒーレントなアクセスを実行する
  - すべてのバイト ストローブがセットされている書き込みで、読み出し/変更/書き込みシーケンスを実行する
  - ユーザー ソフトウェアのデータ構造を調整して、書き込みストローブをディアサートする必要性を回避し、代わりにバイトを上書きする
- ACP から OCM へのアクセスを連続すると、ほかの AXI マスターからのアクセスができなくなることがある。ほかのマスターからアクセスできるようにするには、ACP から OCM への帯域幅を OCM の最大帯域幅よりも小さく設定する。具体的には、バースト サイズを 64 ビット ワード x 8 未満に抑える
- 読み出し要求よりも書き込み要求を優先させる PCIe などのブロックは、デッドロックを生成する可能性があるため ACP ポートへ接続できない。これらのデバイスをほかの GP および HP AXI ポートに接続すると、上記のようなデッドロックの問題は生じない

注記 : PS7 プリミティブ周辺のザイリンクス HDL ラッパーは、3 番目の制約 (キャッシュ ラインの破損) を検出する機能を提供します。この IP を有効にすると、キャッシュを破損する可能性のあるトランザクションをザイリンクス ACP アダプターが監視し、書き込み要求発行元のマスターにエラー応答を返します。書き込みトランザクションは ACP インターフェイスに送信されるため、キャッシュ破損の可能性は残りますが、問題発生の可能性がマスターに通知されるので適切に対処されます。ACP アダプターには CPU への割り込み信号を生成する機能もあり、この信号をソフトウェアで使用して問題発生の可能性を検出できます。

イベント インターフェイス

イベント バスは、ステータスを直接転送する低レイテンシのメカニズムを提供し、APU と PL 間のウェーク メカニズムをインプリメントしています。このインターフェイスでのイベント入力および出力信号はトグル信号を使用し、両方のエッジでロジック レベルを反対にトグルすることでイベントを通信します。イベント バスには次の信号が含まれます。

EVENTEVENTO	いずれかの CPU が SEV 命令を実行していることを示すトグル出力信号
EVENTEVENTI	WFE 命令によってスタンバイ モードに移行した CPU (片方または両方) をウェークアップするトグル入力信号
EVENTSTANDBYWFE[1:0]	2 つの CPU の状態を示す 2 レベル出力信号。対応する CPU が WFE (Wait for Event) 命令の実行によってスタンバイ モードになっている場合、ビットがアサートされる
EVENTSTANDBYWFI[1:0]	2 つの CPU の状態を示す 2 レベル出力信号。対応する CPU が WFI (Wait for Interrupt) 命令の実行によってスタンバイ モードになっている場合、ビットがアサートされる

イベント バスを使用すると、PL に基づくアクセラレータをインプリメントできます。イベント出力をトリガーとして使用し、ACP アクセラレータにあらかじめ定義したアドレスから読み出しを実行させることができます。さらに、データが ACP 経由で書き戻され、CPU で利用可能な状態になったことをイベント入力で通知することも可能です。具体的には次のような例があります。

1. CPU0 がアクセラレータの必要とするデータを L1/L2 キャッシュ内に生成します。このデータには、コマンドと処理対象のデータの両方を含めることができます。
2. CPU0 が SEV (send event) 命令を発行し、PL への EVENTEVENTO 信号をトグルします。この信号は PL 内にインプリメントされたアクセラレータ IP に接続されます。
3. 次に CPU0 が WFE (Wait for Event) 命令を発行し、CPU を低消費電力のスタンバイ ステートに移行します。これに伴い、PL への EVENTSTANDBYWFE[0] ステータス出力も変化します。
4. アクセラレータは EVENTEVENTO 信号がトグルしたことを検出し、CPU0 が待機ステータスであることを認識します。アクセラレータは ACP インターフェイスを利用してあらかじめ定義されたアドレスとデータ フォーマットからデータをフェッチし、処理を開始します。
5. ACP を経由して結果データを書き戻すと、アクセラレータは EVENTEVENTI 入力をアサートして処理が完了したことを示し、CPU0 をウェークアップします。
6. CPU0 がスタンバイ状態からウェークアップし、これに伴い EVENTSTANDBYWFE[0] 出力も変化します。CPU0 は処理済みデータを用いて実行を継続します。

3.5.2 割り込みインターフェイス

PS の汎用割り込みコントローラー (GIC) は 64 の割り込み入力ラインをサポートしており、これらは PS または PL 内部のほかのブロックから駆動されます。64 の割り込み入力のうち 6 つは APU 内部から駆動されます。これには、L1 パリティ エラー、L2 割り込み (すべての要因)、PMU (パフォーマンス監視ユニット) 割り込みが含まれます。GIC の割り込み出力は各 Cortex-A9 プロセッサの IRQ または FIQ 入力を駆動します。どちらのプロセッサに割り込むかは、APU 内部の SCU レジスタで選択します。表 3-8 に APU 固有の割り込みを示します。

表 3-8 : APU 割り込み

割り込み	説明
32	CPU 0 からの L1 命令キャッシュ、L1 データ キャッシュ、TLB、GHB、および BTAC パリティ エラー
33	CPU 1 からの L1 命令キャッシュ、L1 データ キャッシュ、TLB、GHB、および BTAC パリティ エラー
34	L2 コントローラーからのパリティ エラーを含むすべてのエラー
92	SCU からのパリティ エラーは 3 つ目の割り込みを生成する

表 3-8 : APU 割り込み (続き)

割り込み	説明
37	CPU0 のパフォーマンス監視ユニット (PMU)
38	CPU1 のパフォーマンス監視ユニット (PMU)

3.6 TrustZone のサポート

TrustZone はすべての Zynq-7000 SoC デバイス内部に構築されているハードウェアです。詳細は、『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019) を参照してください。

3.7 APU のリセット

3.7.1 リセット機能

APU はいくつかのリセット モードをサポートしており、ブロックの一部を個別にリセットできます。利用可能なリセットのタイプとその機能は次のとおりです。

パワーオン リセット
パワーオン リセット (コールド リセット) はシステムに最初に電源を投入したとき、または PS_POR_B デバイス ピンから実行されます。このリセット モードでは、両方の CPU、NEON コプロセッサ、デバッグ ロジックがリセットされます。

システム リセット
Cortex-A9 プロセッサと NEON コプロセッサを初期化しますがデバッグ ロジックは初期化されません。ブレークポイントとウォッチポイントはリセット後も維持されます。このリセットは PS_SRST_B デバイス ピンから実行します。

ソフトウェア リセット
ソフトウェア リセット (ウォーム リセット) は Cortex-A9 プロセッサと NEON コプロセッサを初期化しますがデバッグ ロジックは初期化されません。ブレークポイントとウォッチポイントはリセット後も維持されます。通常、プロセッサ リセットは、ある程度の動作時間が経過したシステムをリセットするために使用します。このリセットは A9_CPU_RST_CTRL.A9_RSTx レジスタを使用して実行します。

システム デバッグ リセット
ソフトウェア リセットとほぼ同じですが、JTAG インターフェイスからトリガーされる点が異なります。

デバッグ リセット
Cortex-A9 プロセッサのデバッグ ロジック (ブレークポイントとウォッチポイントの値を含む) を初期化します。JTAG インターフェイスからトリガーします。

注記 : Zynq-7000 SoC デバイスの APU は NEON コプロセッサのみのリセットをサポートしていません。

注記 : POR やシステム リセットとは異なり、ソフトウェア リセットを 1 つのプロセッサに対して実行した場合、ユーザーは関連するクロックを停止、リセットをディアサート、クロックを再開する必要があります。システム リセットまたは POR では、ハードウェアが自動的にこれらの処理を実行します。したがって、CPU は自身にソフトウェア リセットを適用するコードを実行できません。このようなリセットは、ほかの CPU によって、または JTAG や PL を経由して適用する必要があります。たとえば CPU0 をリセットする場合、ユーザーは slcr.A9_CPU_RST_CTRL (アドレス 0x000244) レジスタの各フィールドを次に示す順に設定する必要があります。

1. A9_RST0 = 1 (CPU0 へのリセットをアサートする)
2. A9_CLKSTOP0 = 1 (CPU0 へのクロックを停止する)
3. A9_RST0 = 0 (CPU0 へのリセットをリリースする)
4. A9_CLKSTOP0 = 0 (CPU0 へのクロックを再開する)

3.7.2 リセット後の APU の状態

表 3-9 にリセット後の APU の状態をまとめます。L1 キャッシュおよび MMU を含む CPU の場合、すべてのリセットでトリガー可能な CPU リセットとなります。SCU および L2 キャッシュのリセットは、システム ソフトウェア リセット、外部システム リセット、デバッグ システム リセット、およびウォッチドッグ タイマー リセットの結果として発生します。

表 3-9 : リセット後の APU の状態

機能	リセット後の状態
CPU1	アドレス 0xFFFFFE00 ～ 0xFFFFFFF0 のコードを実行中、WFE 状態を維持
L1 キャッシュ バリデーション	無効 不定 (使用前に無効化が必要)
MMU	無効
SCU	無効
アドレス フィルタリング	4G アドレス空間の上位 1M と下位 1M のアドレスが OCM にマップされ、その他のアドレスは L2 に接続される
L2 キャッシュ L2 待機ステート バリデーション	無効 タグ RAM とデータ RAM の待機ステータスはいずれも 7-7-7 (セットアップ、書き込みアクセス、読み出しアクセスの各レイテンシ) 不定 (使用前に無効化が必要)

3.8 消費電力に関する注意事項

システム レベルの消費電力に関する注意事項は、第 24 章「パワー マネージメント」に記載されています。APU の詳細は、635 ページの「システム モジュール」を参照してください。

3.8.1 概要

APU では、次のようにさまざまな方法でダイナミック消費電力の効率化を図っています。

- 片方の CPU をスタンバイ モードにして、イベントまたは割り込み発生時にスタートアップできます。
- CPU がスリープ モード時には L2 キャッシュをスタンバイ モードにできます。

- モジュール内のすべてのサブブロックでクロック ゲーティングを積極的に採用しています。Cortex-A9 の動的クロック ゲーティングは、CP15 電力制御レジスタで有効にできます。これを有効にすると、CPU 内部ブロックへのクロックはアイドル期間中、動的に停止します。ゲーティングの対象となるブロックは、整数コア、システム制御ブロック、およびデータ エンジンなどです。
- 正確な分岐/リターン予測により、誤った命令フェッチ/デコードの回数を削減します。
- 物理アドレス キャッシュによりキャッシュのフラッシュとリフィルの回数を減らし、システム レベルの消費電力を削減します。
- CPU にローカル アドレス変換用のマイクロ TLB をインプリメントし、変換と保護ルックアップにかかる消費電力を削減します。
- タグ RAM とデータ RAM に順次アクセスすることで不要なデータ RAM へのアクセスをなくし、消費電力を必要最小限に抑えます。
- メモリ アクセスの逐次性を利用してキャッシュ全体を読み出す回数を減らし、L1 キャッシュの消費電力を削減します。直前のキャッシュ読み出しと連続した読み出しの場合で、読み出しアドレスが同じキャッシュ ライン内にあれば、直前に読み出したデータ RAM セットにのみアクセスします。
- 命令ループが BTAC の 4 エントリに収まる場合は、消費電力を抑えるために命令キャッシュへのアクセスがオフになります。
- NEON エンジンに供給されるクロックは CPU によって動的に制御され、NEON 命令が発行されたときのみクロックが供給されます。

注記 : PS の電源がオンの間は、APU またはそのサブブロックへの電源はオフにできません。

3.8.2 スタンバイ モード

スタンバイ モードでは、デバイスへの電源供給は継続しますがクロックのほとんどがゲーティングによってオフになります。このモードではプロセッサは静止状態となり、消費電力はリーク電流によるものとウェークアップ条件を監視するごくわずかなロジック回路のクロッキングによるもののみです。

スタンバイ モードに移行するには、WFI (Wait for Interrupt) または WFE (Wait for Event) 命令を実行します。WFI または WFE 命令を実行する前に DSB メモリ バリアを使用して、保留中のメモリ トランザクションを完了させておくことを推奨します。

プロセッサは、ウェークアップ イベントが検出されるまで実行を停止します。ウェークアップ条件は、スタンバイ モード移行時に実行した命令のタイプによって決まります。WFI 命令を実行した場合は、割り込みまたは外部デバッグ要求によってプロセッサがウェークアップします。WFE 命令を実行した場合、ウェークアップ要因となるイベントにはいくつかのタイプがあり、MP システムのもう 1 つのプロセッサが SEV 命令を実行してもウェークアップします。また、MP システムで SCU からキャッシュ コヒーレンシに関する要求があった場合にクロックをウェークアップできます。このとき、プロセッサがスタンバイ モードであっても、キャッシュはもう一方のプロセッサのキャッシュとコヒーレンシを維持できます。プロセッサ リセットを実行すると、プロセッサは必ずスタンバイ モードから復帰します。

mpcore.SCU_CONTROL_REGISTER の対応するビットをセットすると、SCU のスタンドバイ モードを有効にできます。これを有効にすると、SCU は次の条件を満たした場合に内部クロックを停止します。

- CPU が WFI モード
- ACP に未処理の要求がない
- SCU にアクティビティが残っていない

CPU が WFI モードを終了するか、ACP に要求が発生すると SCU は通常動作を再開します。

L2 キャッシュ コントローラーのスタンドバイ モードは、L2 コントローラー電力制御レジスタ (l2cpl310.reg15_power_ctrl) のビット 0 をセットして有効にできます。このモードは、コントローラーを駆動しているプロセッサの待機ステート (WFI/WFE) と組み合わせて使用します。待機ステートに移行する前に、Cortex-A9 プロセッサは SCU の CPU 電力ステータス レジスタのステータス フィールドをセットして、これからスタンバイ モードに移行することを通知する必要があります。次に、Cortex-A9 プロセッサは WFI または WFE 命令を実行して待機ステートに移行します。また、低電力モードから復帰する際に Cortex-A9 プロセッサが SCU の CPU 電力ステータス レジスタのビットを読み出して、リセット セットアップを実行する前に現在の状態を確認できます。

MP システムがスタンバイ モードの場合、SCU は L2 キャッシュ コントローラーに対してクロック ゲーティングを行うように信号を送信し、L2 がアイドル状態に移行する際にコントローラーはこの指示に従います。SCU から L2 へのトランザクションが発生するとクロックが再開し、2 ～ 3 クロック サイクルの遅延の後、応答をトリガーします。

3.8.3 L2 コントローラーの動的クロック ゲーティング

L2 コントローラー内の動的クロック ゲーティング機能は、L2 コントローラー電力制御レジスタのビット 1 を使用して有効にします。この機能が有効の場合、アイドル状態が 32 クロック サイクル続くとキャッシュ コントローラーはクロックを停止します。コントローラーは、SCU からのスレーブ インターフェイスでトランザクションが発生するまでクロックを停止します。このインターフェイスでトランザクションが検出されるとクロックが再開し、2 ～ 3 サイクルの遅延の後、コントローラーは新しいトランザクションを受け入れます。

3.9 CPU の初期化シーケンス

CPU を初期化する一般的な手順は次のとおりです。

1. ベクター ベース アドレス レジスタを設定します。
2. L1 キャッシュ、TLB、分岐予測アレイを無効にします (「L1 キャッシュの初期化」参照)。
3. L2 キャッシュを無効にします。
4. ページ テーブルを用意し、物理メモリにロードします (ページ テーブルの詳細は、「変換テーブル ベース レジスタ 0 および 1」参照)。
5. スタックをセットアップします。
6. ページ テーブル ベース アドレスを変換テーブル ベース レジスタにロードします (「変換テーブル ベース レジスタ 0 および 1」参照)。
7. システム制御レジスタの MMU イネーブル ビットをセットします。
8. L2 キャッシュを初期化して有効にします (「3.4.10 プログラミング モデル」の「L2 キャッシュ」参照)。
9. システム制御レジスタへの書き込みにより L1 キャッシュを有効にします。
10. アプリケーションのエントリへジャンプします。

3.10 インプリメンテーションで定義されるコンフィギュレーション

Zynq-7000 SoC APU は、一部の CP15 レジスタ フィールドのリセット値を決定するコンフィギュレーションをいくつかインプリメントしています。表 3-10 に、これらのコンフィギュレーション信号および対応するレジスタ フィールドのリセット値を示します。

表 3-10 : インプリメンテーション コンフィギュレーション信号およびレジスタ フィールド

コンフィギュレーション信号	レジスタ フィールド	ビット	リセット値
MAXCLKLATENCY	c15.Power 制御レジスタ	[10:8]	b111
CFGEND	c1.SCTLR.EE	[25]	b0
CFGNMFI	c1.SCTLR.NMFI	[27]	b1
TEINIT	c1.SCTLR.TE	[30]	b0
VINITHI	c1.SCTLR.V	[13]	b0
CLUSTERID	c0.MPIDR.ClustreID	[11:8]	b0000
(なし)	c0.REVIDR	[31:0]	0x0
(なし)	c0.AIDR (補助 ID レジスタ)	[31:0]	0x0

XILINX

第 4 章

システム アドレス

4.1 アドレス マップ

表 4-1 にシステム レベルの完全なアドレス マップを示します。グレーのエントリは、そのアドレス範囲が予約済みでアクセスできないことを示しています。表 4-2 に予約済みアドレス範囲の一覧を示します。

表 4-1 : システム レベルのアドレス マップ

アドレス範囲	CPU および ACP	AXI_HP	その他のバス マスター (1)	注記
0000_0000 ～ 0003_FFFF(2)	OCM	OCM	OCM	SCU によるアドレス フィルタリングなし、OCM を下位アドレスにマップ
	DDR	OCM	OCM	SCU によるアドレス フィルタリングあり、OCM を下位アドレスにマップ
	DDR			SCU によるアドレス フィルタリングあり、OCM を下位アドレスにマップしない
				SCU によるアドレス フィルタリングなし、OCM を下位アドレスにマップしない
0004_0000 ～ 0007_FFFF	DDR			SCU によるアドレス フィルタリングあり
				SCU によるアドレス フィルタリングなし
0008_0000 ～ 000F_FFFF	DDR	DDR	DDR	SCU によるアドレス フィルタリングあり
		DDR	DDR	SCU によるアドレス フィルタリングなし(3)
0010_0000 ～ 3FFF_FFFF	DDR	DDR	DDR	すべてのインターコネクト マスターからアクセス可能
4000_0000 ～ 7FFF_FFFF	PL		PL	汎用ポート #0 から PL、M_AXI_GP0
8000_0000 ～ BFFF_FFFF	PL		PL	汎用ポート #1 から PL、M_AXI_GP1
E000_0000 ～ E02F_FFFF	IOP		IOP	I/O ペリフェラル レジスタ (表 4-6 参照)
E100_0000 ～ E5FF_FFFF	SMC		SMC	SMC メモリ (表 4-5 参照)
F800_0000 ～ F800_0BFF	SLCR		SLCR	SLCR レジスタ (表 4-3 参照)
F800_1000 ～ F880_FFFF	PS		PS	PS システム レジスタ (表 4-7 参照)
F890_0000 ～ F8F0_2FFF	CPU			CPU プライベート レジスタ (表 4-4 参照)
FC00_0000 ～ FDFF_FFFF(4)	Quad-SPI		Quad-SPI	リニア モード時の Quad-SPI リニア アドレス
FFFC_0000 ～ FFFF_FFFF(2)	OCM	OCM	OCM	OCM を上位アドレスにマップ
				OCM を上位アドレスにマップしない

注記 :

1. その他のバス マスターには、S_AXI_GP インターフェイス、デバイス コンフィギュレーション インターフェイス (DevC)、DAP コントローラー、DMA コントローラー、およびローカル DMA ユニットを持つ各種コントローラー (イーサネット、USB、SDIO) が含まれます。
2. OCM は 4 つの 64KB セクションに分割されます。各セクションは下位または上位アドレス範囲のどちらか片方にのみ個別にマップされます。また、SCU のアドレス フィルタリング機能により、OCM の下位アドレス範囲へのアクセスを DDR DRAM コントローラーへリダイレクトできます。OCM の詳細は、第 29 章「オンチップ メモリ (OCM)」で説明します。
3. slcr.OCM_CFG[RAM_HI] によって OCM の上位アドレス範囲 (SCU アドレスのフィルタリング範囲でもない) にマップされる各 64KB セクションは、CPU および ACP マスターの 0x000C_0000 ～ 0x000F_FFFF の範囲に置き換えられることがあります。詳細は、第 29 章「オンチップ メモリ (OCM)」を参照してください。
4. 使用するデバイスが 1 つの場合、そのデバイスは QSPI 0 に接続する必要があります。この場合、アドレス マップは FC00_0000 から FCFF_FFFF (16MB) までの範囲となります。2 つのデバイスを使用する場合は、容量を同じにする必要があります。2 つのデバイスのアドレス マップはデバイスの容量と接続方法によって異なります。共有型の 4 ビット スタックド I/O バスの場合、QSPI 0 デバイスのアドレス マップは FC00_0000 から FCFF_FFFF (16MB) までの範囲となります。QSPI 1 デバイスのアドレス マップは FD00_0000 から FDFF_FFFF (16MB) までの範囲となります。最初のデバイスの容量が 16MB 未満の場合、2 つのデバイスの間には未使用のメモリ空間ができます。8 ビット デュアル パラレル モード (8 ビット バス) では、メモリ マップは FC00_0000 から FDFF_FFFF (32MB) までの連続した範囲となります。

表 4-2 : システム レベルのアドレス マップ (予約済みアドレス)

アドレス範囲	CPU および ACP	AXI_HP	その他のバス マスター (1)	注記
C000_0000 ～ DFFF_FFFF				予約
E030_0000 ～ E0FF_FFFF				予約
E600_0000 ～ F7FF_FFFF				予約
F800_0C00 ～ F800_0FFF				予約
F881_0000 ～ F889_0FFF				予約
F8F0_3000 ～ FBFF_FFFF				予約
FE00_0000 ～ FFFB_FFFF				予約

PL AXI インターフェイスの注意点

PL に接続する汎用インターコネクト ポートには、M_AXI_GP{1,0} の 2 つがあります。各ポートは PS 内のマスターからアドレス指定可能で、表 4-1 に示した範囲で 1GB のシステム アドレス空間を占有します。M_AXI_GP のアドレスは PS のものが直接使用されます。PL への接続途中でリマップされることはありません。この範囲外のアドレスは PL には示されません。

XIP (eXecute-In-Place) 対応デバイス

次のデバイスは XIP (eXecute-In-Place) に対応しています。

- DDR
- OCM
- SMC SRAM/NOR
- Quad-SPI (リニア アドレッシング モード)
- M_AXI_GP{1, 0} (適切な PL コントローラーを持つ PL ブロック RAM または外部メモリ)

4.2 システム バス マスター

CPU と AXI_ACP から見たメモリ マップは共通ですが、CPU にはプライベート タイマー、割り込みコントローラー、共有 L2 キャッシュ、SCU レジスタにアクセスするためのプライベート バスがあります。AXI_HP インターフェイスは DDR DRAM および OCM メモリへの広帯域アクセスを提供します。その他のシステム バス マスターは次のとおりです。

- DMA コントローラー (第 9 章「DMA コントローラー」参照)
- デバイス コンフィギュレーション インターフェイス (DevC) (第 6 章「ブートおよびコンフィギュレーション」参照)
- デバッグ アクセス ポート (DAP) (第 28 章「システムのテストとデバッグ」参照)
- AXI 汎用ポート (S_AXI_GP[1:0]) に接続された PL バス マスター コントローラー (第 5 章「インターコネクト」および第 21 章「プログラマブル ロジックの説明」参照)
- ローカル DMA ユニットを持つ AHB バス マスター ポート (イーサネット、USB、SDIO)

4.3 SLCR レジスタ

システム レベル制御レジスタ (SLCR) は、PS の動作を制御する各種レジスタで構成されます。これらのレジスタは、ロード/ストア命令を使用して中央インターコネクト経由でアクセスします。各レジスタの詳細は、付録 B「Register Details」を参照してください。表 4-3 に SLCR レジスタとベース アドレスの一覧を示します。

表 4-3 : SLCR レジスタ マップ

レジスタ ベース アドレス	説明	参照先
F800_0000	SLCR 書き込み保護ロックおよびセキュリティ	
F800_0100	クロック制御およびステータス	第 25 章「クロック」
F800_0200	リセット制御およびステータス	第 26 章「リセット システム」
F800_0300	APU 制御	第 3 章「アプリケーション プロセッシング ユニット (APU)」
F800_0400	TrustZone 制御	『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019)
F800_0500	CoreSight SoC デバッグ制御	第 28 章「システムのテストとデバッグ」
F800_0600	DDR DRAM コントローラー	第 10 章「DDR メモリ コントローラー」
F800_0700	MIO ピン コンフィギュレーション	第 2 章「信号、インターフェイス、ピン」
F800_0800	MIO パラレル アクセス	第 2 章「信号、インターフェイス、ピン」
F800_0900	各種制御	第 29 章「オンチップ メモリ (OCM)」
F800_0A00	オンチップ メモリ (OCM) 制御	第 29 章「オンチップ メモリ (OCM)」
F800_0B00	MIO ピンおよび DDR ピン用 I/O バッファー (GPIOB/DDRIOB)	第 2 章「信号、インターフェイス、ピン」

4.4 CPU プライベート バス レジスタ

表 4-4 に示したレジスタには、CPU プライベート バスを使用して CPU のみがアクセスできます。アクセラレータ コヒーレンシ ポート (ACP) からは CPU プライベート レジスタにはアクセスできません。CPU プライベート レジスタは APU のサブシステムの制御に使用します。

表 4-4 : CPU プライベート レジスタ マップ

レジスタ ベース アドレス	説明
F890_0000 ～ F89F_FFFF	最上位インターコネクト コンフィギュレーションおよび GPV (Global Programmers View)
F8F0_0000 ～ F8F0_00FC	SCU 制御およびステータス
F8F0_0100 ～ F8F0_01FF	割り込みコントローラー CPU
F8F0_0200 ～ F8F0_02FF	グローバル タイマー
F8F0_0600 ～ F8F0_06FF	プライベート タイマーおよびプライベート ウォッチドッグ タイマー
F8F0_1000 ～ F8F0_1FFF	割り込みコントローラー ディストリビューター
F8F0_2000 ～ F8F0_2FFF	L2 キャッシュ コントローラー

4.5 SMC メモリ

SMC メモリ (表 4-5) には 32 ビット AHB バスを使用してアクセスします。表 4-6 に SMC 制御レジスタを示します。NAND および SRAM/NOR コントローラーの機能の詳細は、第 11 章「スタティック メモリ コントローラー」を参照してください。

表 4-5 : SMC メモリのアドレス マップ

レジスタ ベース アドレス	説明
E100_0000	SMC NAND メモリ アドレス範囲
E200_0000	SMC SRAM/NOR CS 0 メモリ アドレス範囲
E400_0000	SMC SRAM/NOR CS 1 メモリ アドレス範囲

Zynq-7000 SoC 7z010 CLG225 デバイスに関する注記事項

7z010 CLG225 デバイスには限られた数の MIO ピンしかありません。SMC の場合、8 ビット NAND インターフェイスのみをサポートします。7z010 CLG225 デバイスは、NOR/SRAM インターフェイスまたは 16 ビットの NAND インターフェイスをサポートしていません。

4.6 PS I/O ペリフェラル

I/O ペリフェラル レジスタ (表 4-6) には 32 ビット APB バスを使用してアクセスします。

表 4-6 : I/O ペリフェラル レジスタ マップ

レジスタ ベース アドレス	説明
E000_0000、E000_1000	UART コントローラー 0、1
E000_2000、E000_3000	USB コントローラー 0、1
E000_4000、E000_5000	I2C コントローラー 0、1
E000_6000、E000_7000	SPI コントローラー 0、1
E000_8000、E000_9000	CAN コントローラー 0、1
E000_A000	GPIO コントローラー
E000_B000、E000_C000	イーサネット コントローラー 0、1
E000_D000	Quad-SPI コントローラー
E000_E000	スタティック メモリ コントローラー (SMC)
E010_0000、E010_1000	SDIO コントローラー 0、1

4.7 PS の各種レジスタ

PS システム レジスタ (表 4-7) には 32 ビット AHB バスを使用してアクセスします。

表 4-7 : PS システム レジスタ マップ

レジスタ ベース アドレス	説明 (略称)	レジスタ セット
F800_1000、F800_2000	トリプル タイマー /カウンター 0、1 (TTC 0、TTC 1)	ttc.
F800_3000	セキュア モードの DMAC (DMAC S)	dmac.
F800_4000	非セキュア モードの DMAC (DMAC NS)	dmac.
F800_5000	システム ウォッチドッグ タイマー (SWDT)	swdt.
F800_6000	DDR メモリ コントローラー	ddrc.
F800_7000	デバイス コンフィギュレーション インターフェイス (DevC)	devcfg.
F800_8000	AXI_HP 0 高速 AXI インターフェイス (FIFO あり)	afi.
F800_9000	AXI_HP 1 高速 AXI インターフェイス (FIFO あり)	afi.
F800_A000	AXI_HP 2 高速 AXI インターフェイス (FIFO あり)	afi.
F800_B000	AXI_HP 3 高速 AXI インターフェイス (FIFO あり)	afi.
F800_C000	オンチップ メモリ (OCM)	ocm.
F800_D000	eFuse(1)	-
F800_F000	予約	予約

表 4-7 : PS システム レジスタ マップ (続き)

レジスタ ベース アドレス	説明 (略称)	レジスタ セット
F880_0000	CoreSight デバッグ制御	cti.

注記 :

1. ワンタイム プログラマブルの不揮発性メモリを使用して FSBL の RSA 認証をサポートしています。

XILINX

第 5 章

インターコネクト

5.1 はじめに

PS 内にあるインターコネクトは複数のスイッチで構成されており、AXI ポイント ツー ポイント チャネルを使用してシステム リソースを接続し、マスターとスレーブ クライアント間でアドレス、データ、応答のトランザクションをやり取りします。この Arm AMBA 3.0 インターコネクトはインターコネクトとしての通信機能を完全にインプリメントしているほか、QoS、デバッグ、テスト モニターに関するオーバーレイもインプリメントしています。インターコネクトは複数の未処理トランザクションを管理し、Arm CPU に対して低レイテンシのパスを提供すると共に、PL マスター コントローラーに対してはキャッシュとのコヒーレンシを維持した高スループットのデータパスを提供するように設計されています。

5.1.1 機能

インターコネクトはデータ通信の中心的なメカニズムとなるものです。インターコネクトには次の機能があります。

- AXI 高速データパス スイッチに基づくインターコネクト
  - スヌープ制御ユニット
  - L2 キャッシュ コントローラー
- Arm NIC-301 に基づくインターコネクト スイッチ
  - 中央インターコネクト
  - スレーブ ペリフェラル用のマスター インターコネクト
  - マスター ペリフェラル用のスレーブ インターコネクト
  - メモリ インターコネクト
  - OCM インターコネクト
  - AHB および APB ブリッジ
- PS-PL インターフェイス
  - AXI_ACP: PL 用のキャッシュ コヒーレント マスター ポート (1 つ)
  - AXI_HP: PL 用の高性能/広帯域マスター ポート (4 つ)
  - AXI_GP: 4 つの汎用ポート (2 つのマスター ポートと 2 つのスレーブ ポート)

5.1.2 ブロック図

ここでは、インターコネクト マスター、スヌープ制御ユニット、中央インターコネクト、マスター インターコネクト、スレーブ インターコネクト、メモリ インターコネクトおよび OCM インターコネクトを含む、すべてのインターコネクトのブロック図について説明します。図 5-1 にインターコネクトのブロック図を示します。

インターコネクト マスター

図 5-1 の上部に、次を含むインターコネクト マスターを示します。

- CPU とアクセラレータ コヒーレンシ ポート (ACP)
- 高性能 PL インターフェイス、AXI_HP{3:0}
- 汎用 PL インターフェイス、AXI_GP{1:0}
- DMA コントローラー
- AHB マスター (ローカル DMA ユニットを持つ I/O ペリフェラル)
- デバイス コンフィギュレーション (DevC) およびデバッグ アクセス ポート (DAP)

スヌープ制御ユニット (SCU)

スヌープ制御ユニットの機能は、第 3 章「アプリケーション プロセッシング ユニット (APU)」で説明しています。SCU にはアドレス フィルタリング機能があり、AXI スレーブ ポートから AXI マスター ポートへのトラフィックから見ると一種のスイッチとして機能します。

中央インターコネクト

中央インターコネクトは、Arm NIC301 に基づくインターコネクト スイッチの中心的な役割を果たします。

マスター インターコネクト

マスター インターコネクトは、中央インターコネクトから M_AXI_GP、I/O ペリフェラル (IOP)、その他のブロックへの低～中速度のトラフィックのスイッチとして機能します。

スレーブ インターコネクト

スレーブ インターコネクトは、S_AXI_GP ポート、DevC、DAP から中央インターコネクトへの低～中速度のトラフィックのスイッチとして機能します。

メモリ インターコネクト

メモリ インターコネクトは、AXI_HP ポートから DDR DRAM およびオンチップ RAM (別のインターコネクトを経由) への高速トラフィックのスイッチとして機能します。

OCM インターコネクト

OCM インターコネクトは、中央インターコネクトおよびメモリ インターコネクトからの高速トラフィックのスイッチとして機能します。



図 5-1 : インターコネクトのブロック図

L2 キャッシュ コントローラー

L2 キャッシュ コントローラーの機能は、第 3 章「アプリケーション プロセッシング ユニット (APU)」で説明しています。L2 キャッシュ コントローラーにはアドレス フィルタリング機能があり、AXI スレーブ ポートから AXI マスター ポートへのトラフィックから見ると一種のスイッチとして機能します。

インターコネクト スレーブ

インターコネクト スレーブは、図 5-1 の下部に示しています。インターコネクト スレーブには次のものがあります。

- オンチップ RAM (OCM)
- DDR DRAM
- 汎用 PL インターフェイス、M_AXI_GP{1:0}
- AHB スレーブ (ローカル DMA ユニットを持つ IOP)
- APB スレーブ (さまざまなブロックのプログラム可能なレジスタ)
- GPV (インターコネクトのプログラム可能なレジスタ。図 5-1 には記載なし)

5.1.3 データパス

表 5-1 に PS インターコネクトで使用する主なデータパスを示します。

表 5-1 : インターコネクト データパス

ソース	デスティネーション	タイプ	ソース側クロック	デスティネーション側クロック	同期または非同期[1]	データ幅	R/W 要求最大発行数	高度な QoS
CPU	SCU	AXI	CPU_6x4x	CPU_6x4x	同期	64	7、12	-
AXI_ACP	SCU	AXI	SAXIACPACLK	CPU_6x4x	非同期	64	7、3	-
AXI_HP	FIFO	AXI	SAXIHPnACLK	DDR_2x	非同期	32/64	14 ～ 70、8 ～ 32[2]	-
S_AXI_GP	マスターインターコネクト	AXI	SAXIGPnACLK	CPU_2x	非同期	32	8、8	-
DevC	マスターインターコネクト	AXI	CPU_1x	CPU_2x	同期	32	8、4	-
DAP	マスターインターコネクト	AHB	CPU_1x	CPU_2x	同期	32	1、1	-
AHB マスター	中央インターコネクト	AXI	CPU_1x	CPU_2x	同期	32	8、8	X
DMA コントローラー	中央インターコネクト	AXI	CPU_2x	CPU_2x	同期	64	8、8	X
マスターインターコネクト	中央インターコネクト	AXI	CPU_2x	CPU_2x	同期	64	-	-
FIFO	メモリインターコネクト	AXI	DDR_2x	DDR_2x	同期	64	8、8	-
SCU	L2 キャッシュ	AXI	CPU_6X4x	CPU_6x4x	同期	64	8、3	-
メモリインターコネクト	OCM インターコネクト	AXI	DDR_2x	CPU_2x	非同期	64	-	-

表 5-1 : インターコネクト データパス (続き)

ソース	デスティネーション	タイプ	ソース側クロック	デスティネーション側クロック	同期または非同期(1)	データ幅	R/W 要求最大発行数	高度な QoS
中央インターコネクト	OCM インターコネクト	AXI	CPU_2x	CPU_2x	同期	64	-	-
L2 キャッシュ	スレーブインターコネクト	AXI	CPU_6x4x	CPU_2x	同期	64	8、8	-
中央インターコネクト	スレーブインターコネクト	AXI	CPU_2x	CPU_2x	同期	64	-	-
SCU	オンチップ RAM	AXI	CPU_6x4x	CPU_2x	同期	64	4、4	-
OCM インターコネクト	オンチップ RAM	AXI	CPU_2x	CPU_2x	同期	64	4、4	-
スレーブインターコネクト	APB スレーブ	APB	CPU_2x	CPU_1x	同期	32	1、1	-
スレーブインターコネクト	AHB スレーブ	AXI	CPU_2x	CPU_1x	同期	32	4、4	-
スレーブインターコネクト	AXI_GP	AXI	CPU_2x	MAXIGPnACLK	非同期	32	8、8	-
L2 キャッシュ	DDR コントローラー	AXI	CPU_6x4x	DDR_3x	非同期	64	8、8	X
中央インターコネクト	DDR コントローラー	AXI	CPU_2x	DDR_3x	非同期	64	8、8	-
メモリインターコネクト	DDR コントローラー	AXI	DDR_2x	DDR_3x	非同期	64	8、8	-
スレーブインターコネクト	GPV	(3)	CPU_2x	(複数)	-	-	-	-

注記 :

1. 非同期パスには、クロック ドメイン間の非同期転送のためのブリッジが含まれます。
2. バースト長に依存します (「AXI_HP インターフェイス」参照)。
3. スレーブ インターコネクトから GPV へのパスはインターコネクト構造全体にまたがる内部パスです。GPV にアクセスする際は、必ずすべてのクロックをアクティブにしてください。

5.1.4 クロック ドメイン

インターコネクト、マスター、スレーブは表 5-2 に示すクロックを使用します。

表 5-2 : インターコネクト、マスター、およびスレーブが使用するクロック

CPU_6x4x	CPU、SCU、L2 キャッシュ コントローラー、オンチップ RAM
CPU_2x	中央インターコネクト、マスター インターコネクト、スレーブ インターコネクト、OCM インターコネクト
CPU_1x	AHB マスター、AHB スレーブ、APB スレーブ、DevC、DAP
DDR_3x	DDR メモリ コントローラー
DDR_2x	メモリ インターコネクト、FIFO
SAXIACPACLK	AXI_ACP スレーブ ポート
SAXIHP0ACLK	AXI_HP0 スレーブ ポート
SAXIHP1ACLK	AXI_HP1 スレーブ ポート
SAXIHP2ACLK	AXI_HP2 スレーブ ポート
SAXIHP3ACLK	AXI_HP3 スレーブ ポート
SAXIGP0ACLK	AXI_GP0 スレーブ ポート
SAXIGP1ACLK	AXI_GP1 スレーブ ポート
MAXIGP0ACLK	AXI_GP0 マスター ポート
MAXIGP1ACLK	AXI_GP1 マスター ポート

CPU_6X4X、CPU_2X、CPU_1X は比 6:2:1 または 4:2:1 の同期クロックですが、表 5-2 にあるそれ以外のクロックはすべて互いに非同期です (図 5-2 参照)。



図 5-2 : インターコネクトのクロック ドメイン

5.1.5 接続

インターコネクトは完全なクロスバー構造ではありません。表 5-3 に各マスターからアクセス可能なスレーブの一覧を示します。

表 5-3 : マスターからスレーブへのアクセス

マスター \ スレーブ	オンチップ RAM	DDR ポート 0	DDR ポート 1	DDR ポート 2	DDR ポート 3	M_AXI _GP	AHB スレーブ	APB スレーブ	GPV
CPU	X	X				X	X	X	X
AXI_ACP	X	X				X	X	X	X
AXI_HP{0,1}	X				X				
AXI_HP{2,3}	X			X					
S_AXI_GP{0,1}	X		X			X	X	X	
DMA コントローラー	X		X			X	X	X	
AHB マスター	X		X			X	X	X	
DevC、DAP	X		X			X	X	X	

5.1.6 AXI ID

インターコネクトは 13 ビットの AXI ID を使用します。AXI ID の構成は次のとおりです (MSB から LSB の順)。

- 3 ビットのインターコネクト識別子 (中央、マスター、スレーブなど)
- マスターから供給される 8 ビット (幅は全マスターで最大の AXI ID によって決定)
- 2 ビットのスレーブ インターフェイス識別子 (上の 3 ビットで識別されたインターコネクトのスレーブ インターフェイスを識別)

表 5-4 スレーブから見た AXI ID 値の一覧を示します。

表 5-4 : スレーブから見た AXI ID の値

マスター	マスター ID の幅	AXI ID (スレーブから見た値)
AXI_HP0	6	13'b00000xxxxxx00
AXI_HP1	6	13'b00000xxxxxx01
AXI_HP2	6	13'b00000xxxxxx10
AXI_HP3	6	13'b00000xxxxxx11
DMAC コントローラー	4	13'b0010000xxxx00
AHB マスター	3	13'b00100000xxx01
DevC	0	13'b0100000000000
DAP	0	13'b0100000000001

表 5-4 : スレーブから見た AXI ID の値 (続き)

マスター	マスター ID の幅	AXI ID (スレーブから見た値)
S_AXI_GP0	6	13'b01000xxxxxx10
S_AXI_GP1	6	13'b01000xxxxxx11
CPU、AXI_ACP (L2 M1 ポート経由)	8	13'b011xxxxxxxx00
CPU、AXI_ACP (L2 M0 ポート経由)	8	13'b100xxxxxxxx00

注記 :

1. x は 0 または 1 です。要求発行元のマスターによって決まります。

5.1.7 読み出し/書き込み要求機能

図 5-1 に R/W 要求機能のインターコネクト ブロック図を示し、表 5-1 にデータパスのマスターが発行できる要求の最大数を記載しています。ただし、あらゆる環境または条件で要求をこの最大数で常に発行できるわけではありません。要求が最大数で発行されない要因となる条件がいくつかあります。

その一般的な例として、未処理の書き込みトランザクションすべてに (W チャネルで) 送信された最終書き込みデータ ビートが存在した場合に、ネットワークが (AW チャネルの) 書き込みトランザクションのみを発行するようにデッドロック防止方式の書き込み規則が拡大されるような場合です。このような規則では、書き込みデータ ビートの数が多いと 2 番目の書き込み要求がネットワークのあるスポットで発行されなくなります。これは、最初の書き込みによる書き込みデータの最終データ ビートが送信されるまでネットワークは待機する必要があり、その後マスターによって 1 つの書き込み要求しか発行されないためです。

5.1.8 レジスタの概要

表 5-5 に GPV レジスタの概要を示します。

表 5-5 : GPV レジスタの概要

機能	レジスタ名	説明
TrustZone	security_gp0_axi security_gp1_axi	スレーブ インターコネクトのスレーブ ポートのセキュア ブート設定を制御
高度な QoS	qos_cntl、 max_ot、max_comb_ot、 aw_p、aw_b、aw_r、 ar_p、ar_b、ar_r	高度な QoS 機能、未処理トランザクションの最大数、AW および AR チャネルの最大レート、バースト数、平均レートを制御

5.2 サービス品質 (QoS)

5.2.1 基本的なアービトレーション

各インターコネクト (中央、マスター、スレーブ、メモリ) は 2 段階のアービトレーション方式を利用して競合を解決します。第 1 段階のアービトレーションは、マスターまたはプログラム可能なレジスタからの AXI QoS 信号で示される優先度に基づいて行います。最も QoS 値の高いものが最優先されます。同じ QoS 値を持つ複数の要求が保留中の場合は、第 2 段階のアービトレーションとして LRG (Least Recently Granted) 方式を使用します。OCM のアービトレーションは、第 10 章「DDR メモリ コントローラー」で説明します。

5.2.2 高度な QoS

基本的なアービトレーションに加え、インターコネクトにはさらに高度な QoS 制御メカニズムもあります。このプログラム可能なメカニズムは、次のマスターからの要求に対するインターコネクト アービトレーションに影響が及びます。

- CPU および ACP から DDR への要求 (L2 キャッシュ コントローラー ポート M0 経由)
- DMA コントローラーから DDR および OCM への要求 (中央インターコネクト経由)
- AMBA マスターから DDR および OCM への要求 (中央インターコネクト経由)

PS では、次のパスに高度な QoS モジュールが存在します。

- L2 キャッシュから DDR へのパス
- DMA コントローラーから中央インターコネクトへのパス
- AHB マスターから中央インターコネクトへのパス

QoS モジュールは、NIC-301 ネットワーク インターコネクトを拡張した Arm QoS-301 に基づいています。このモジュールを利用して、次のようなトランザクションの調整が可能です。

- 未処理トランザクションの最大数
- 最大レート
- 平均レート
- バースト数

詳細は、『CoreLink QoS-301 Network Interconnect Advanced Quality of Service Technical Reference Manual』を参照してください。

すべてのスレーブ インターフェイスに対して QoS アービトレーションを使用する場合、優先度固定によるアービトレーションは適切に実行しなければスタベーションの問題が起こるため、注意が必要です。デフォルトではすべてのポートが同じ優先度となっているため、スタベーションの問題は起こりません。

基本原理

PL マスターを作成する際は、コマンド発行レートを十分に抑制するか AXI_HP 最大発行数の設定を使用して、「行儀のよい (正常に動作する)」マスターとするのが理想です。ただし、CPU (L2 キャッシュ経由)、DMA コントローラー、IOP マスターからのトラフィックが PL からのトラフィックと干渉することがあります。QoS モジュールの働きにより、これらの PS マスターのコマンド発行レートを抑制して PL 内のユーザー デザインまたは特定の PS マスターが予測可能かつ一貫したスループットおよびレイテンシで動作するようにできます。この機能は、最大レイテンシが保証されていなければならないビデオなどのアプリケーションで特に役立ちます。CPU、DMA コントローラー、IOP マスターなどトラフィックの変動が大きいマスターを安定化することで、PL に基づくビデオの最大レイテンシを保証できます。

5.2.3 DDR ポートのアービトレーション

PS インターコネクトは 4 つの QoS 信号すべてを使用しますが、例外として DDR メモリ コントローラーに接続した場合、このコントローラーは最も重要な QoS 信号しか受信しません。この QoS 信号と SLCR.DDR_URGENT レジスタからの信号、そして PL から直接送信される DDRARB 信号を 3:1 マルチプレクサーで選択し、要求の緊急性を判断します。詳細は、第 10 章「DDR メモリ コントローラー」を参照してください。

5.3 AXI_HP インターフェイス

4 つの AXI_HP インターフェイスは、PL バス マスターから DDR および OCM メモリへの広帯域幅のデータパスを提供します。各インターフェイスには読み出しおよび書き込みトラフィック用に 2 つの FIFO があります。PL からメモリへのインターコネクトは、高速 AXI_HP ポートを 2 つの DDR メモリ ポートまたは OCM へ接続します。AXI_HP インターフェイスは、そのバッファー機能に着目して AFI (AXI FIFO Interface) と呼ぶこともあります。PL ロジックとの通信前に LVL_SHFTR_EN で PL レベル シフターを有効にしておく必要があります。

5.3.1 機能

このインターフェイスは、PL マスターと PS メモリ (DDR およびオンチップ RAM を含む) を接続する高スループットのデータパスとして設計されています。主な機能は次のとおりです。

- 32 ビットまたは 64 ビット データ幅のマスター インターフェイス (ポートごとに個別でプログラム)
- 32 ビット インターフェイス モードで、アライメントされた転送を 64 ビットに効率よく動的にアップサイズ。AxCACHE[1] で制御
- 32 ビット インターフェイス モードで、アライメントされていない 32 ビット転送を自動的に 64 ビットに拡張
- 書き込みコマンドのリリースしきい値をプログラム可能
- PL と PS 間のすべての AXI インターフェイスにおける非同期でのクロック周波数ドメイン クロッシング
- 読み出しと書き込みの両方に 1KB (128 x 64 ビット) のデータ FIFO を使用し、レイテンシの大きい転送を平滑化
- PL ポートから QoS 信号を利用可能
- コマンドおよびデータ FIFO のフィルレベルを PL からカウント可能
- 標準の AXI 3.0 インターフェイスをサポート
- インターコネクトへのコマンド最大発行数を読み出しコマンドと書き込みコマンドで個別にプログラム可能
- 14 ～ 70 コマンドのスレーブ インターフェイス読み出し受け入れ (バースト長による)
- 8 ～ 32 コマンドのスレーブ インターフェイス書き込み受け入れ (バースト長による)

5.3.2 ブロック図

図 5-3 に AXI_HP インターフェイスのブロック図を示します。



図 5-3 : AXI_HP のブロック図

5.3.3 機能の説明

AXI ポートは 2 組あり、1 組は直接 PL に接続し、もう 1 組は AXI インターコネクト マトリックスに接続して DDR および OCM メモリへのアクセスに使用します (図 5-4 参照)。



図 5-4 : AXI_HP の接続

5.3.4 パフォーマンス

詳細は、第 22 章「プログラマブル ロジックの設計ガイド」を参照してください。

5.3.5 レジスタの概要

表 5-6 に AXI_HP ポートに関する主なレジスタを示します。

表 5-6 : AXI_HP (AFI) レジスタの概要

モジュール	レジスタ名	概要
AXI_HP	AFI_RDCHAN_CTRL AFI_WRCHAN_CTRL	64/32 ビットのインターフェイス幅モードを選択 各種マネジメント制御の設定
	AFI_RDCHAN_ISSUINGCAP AFI_WRCHAN_ISSUINGCAP	未処理の読み出し/書き込みコマンドの最大値
	AFI_RDQOS AFI_WRQOS	読み出し/書き込みレジスタに基づく QoS (サービス品質) 優先度の値
	AFI_RDDATAFIFO_LEVEL AFI_WRDATAFIFO_LEVEL	読み出し/書き込みデータ FIFO レジスタの占有レベル
OCM	OCM_CONTROL	HP (および中央インターコネクト) から OCM へのアクセス時の、SCU 書き込みに対するアービトレーション優先度を変更
DDRC	axi_priority_rd_port2 axi_priority_wr_port2	AXI_HP (AFI) ポート 2 および 3 の DDR コントローラーにおけるアービトレーションの各種優先度を設定
	axi_priority_rd_port3 axi_priority_wr_port3	AXI_HP (AFI) ポート 0 および 1 の DDR コントローラーにおけるアービトレーションの各種優先度を設定
SLCR	LVL_SHFTR_EN	レベル シフター。PL AXI インターフェイスを使用する前に必ず有効にしておくこと

5.3.6 帯域幅管理機能

複数の AXI_HP インターフェイス ポートにおいて複数の PL マスターを同時に使用するアプリケーションで、負荷が中程度よりも大きい PS システムが存在する場合、PL ポート (スレッド) あたりの帯域幅管理はより困難になります。

たとえば 1 つのスレッドでリアルタイム系のトラフィックを利用し、別のスレッド/ポートでは非リアルタイム系のトラフィックを利用するような場合、標準の AXI 3.0 バス プロトコルには優先度を管理する明示的な方法がありません。

これに対し、AXI_HP インターフェイス モジュールには優先度とキューを管理する機能がいくつかあります。性能の最適化はアプリケーションによって異なるため、管理機能のほとんどが PL デザインからも (PL 信号として) PS からも (レジスタとして) 利用できるようになっています。このため、AXI_HP インターフェイスの要件を簡略化しながら最大限の柔軟性が得られます。

表 5-7 に標準の AXI3 信号以外に PL に提供される信号を示します。その後で、これらの信号が提供する優先度と FIFO 占有レベルの機能について説明します。

表 5-7 : AXI_HP インターフェイスに固有のポート単位の PL 信号

タイプ	PS-PL 信号名	I/O	説明
FIFO 占有レベル	SAXIHP{0-3}RCOUNT[7:0]	O	RdData チャネル FIFO の占有レベル
	SAXIHP{0-3}WCOUNT[7:0]	O	WrData チャネル FIFO の占有レベル
	SAXIHP{0-3}RACOUNT[2:0]	O	RdAddr チャネル FIFO の占有レベル
	SAXIHP{0-3}WACOUNT[5:0]	O	WrAddr チャネル FIFO の占有レベル
サービス品質 (QoS)	SAXIHP{0-3}AWQOS[3:0]	I	WrAddr チャネルの QoS 入力。SAXIHP{0-3}AWVALID で識別
	SAXIHP{0-3}ARQOS[3:0]	I	RdAddr チャネルの QoS 入力。SAXIHP{0-3}ARVALID で識別
インターコネクト発行数スロットル	SAXIHP{0-3}RDISSUECAP1EN	I	1 にアサートすると、最大未処理読み出しコマンド (最大発行数) の値を「rdIssueCap1」レジスタから取得
	SAXIHP{0-3}WRISSUECAP1EN	I	1 にアサートすると、最大未処理書き込みコマンド (最大発行数) の値を「wrIssueCap1」レジスタから取得

QoS 優先度

AXI QoS 入力信号を使用して、読み出しおよび書き込みコマンドのアービトレーション優先度を割り当てることができます。

PS インターコネクトはコンフィギュレーション オプションでマスターから制御することも、レジスタを使用したプログラム可能な制御とすることもできます。AFI に関しては、マスターが動的に QoS 入力を変更できるようにした方がよいとされますが、柔軟性を持たせるため、レジスタ フィールド axi_hp.AFI_RDCHAN_CTRL [FabricQosEn] が提供されています。このフィールドに AXI_HP インターフェイス ポートから QoS の固定値を書き込むと、PL AXI QoS 入力は無視されます。

FIFO 占有レベル

書き込みおよび読み出しのデータ/コマンド FIFO のレベルは PL にエクスポートされ、最上位インターコネクトでサポートされる QoS 機能を利用できます。これら FIFO の相対レベルに基づき、PL コントローラーは AXI_HP インターフェイス ブロックに対する個々の読み出し/書き込み要求の優先度を動的に変更可能です。たとえば、ある PL マスターの読み出しデータ FIFO が空に近づいた場合、その読み出し要求の優先度を引き上げます。

これにより、この FIFO がほかの 3 つの FIFO よりも優先的に充填されます。FIFO レベルが十分に回復すると、通常は優先度が再び下げられます。実際の相対優先度は PL で制御する必要があるため、さまざまな方式が使用されます。なお、クロック ドメイン間転送が行われるため、FIFO レベルは正確なレベルではなく相対的なレベルと考えるようにしてください。

FIFO レベルのもう 1 つの利用例として、データ フィル レベルを先読みし、AXI RVALID/WREADY ハンドシェイク信号を使用せずにデータを読み出し/書き込みできるかどうかを判断できます。これによって AXI インターフェイスのデザイン ロジックを簡略化できるため、高速動作が可能になります。

インターコネクト発行数スロットル

CPU など、システム内のほかのマスターのレイテンシまたはスループットを最適化するには AXI_HP ポートがシステム インターコネクトに対して要求する未処理トランザクションの数を制限した方がよいことがあります。最大発行数とは、AXI_HP が一度に要求できる未処理コマンドの最大数を表します。

AXI_HP インターフェイスの読み出し/書き込みコマンド最大発行数は、ロジックからの主入力として制御できます。このオプションは、axi_hp.AFI_{RD, WR}CHAN_CTRL [FabricOutCmdEn] レジスタ フィールドで有効にできます。

SAXIHP{0-3}RDISSUECAP1_EN と SAXIHP{0-3}WRISSUECAP1_EN の 2 つのロジック信号を使用することで、AFI ブロックから PS への最大発行数を 2 つのレベル間で切り換えることができます。

書き込み FIFO のストア/フォワード

書き込みチャネルは、書き込みコマンドをストア/フォワード (格納および転送) するか、ストア (格納) しないでパススルー (通過) するかのどちらかに設定できます。書き込みのストア/フォワードのモードは、次の 2 つのレジスタで制御します。

- axi_hp.AFI_WRCHAN_CTRL [WrCmdReleaseMode]
- axi_hp.AFI_WRCHAN_CTRL [WrDataThreshold]

モード レジスタは、AXI バーストの完全なストア/フォワード、AXI バーストの一部のみストア/フォワード、パススルー (ストアなし) のいずれかを選択します。書き込みコマンドのレイテンシを最小限に抑えたい場合はパススルー モードを選択します。ただしシステム スレーブに対して複数のマスターが競合している場合、少なくとも「AXI バーストの一部のみストア/フォワード」モードを選択した方がシステム性能が高くなる可能性があります。これは、PS 全体の各ポイントで AXI 書き込みが確定すると、バースト全体の処理後でなければほかの書き込みコマンドからの書き込みデータを処理できないためです。

たとえばパススルー モードを選択した場合、クロック レートの低速な HP ポートが長いバーストを発行すると、クロック レートが高速な別ポートで書き込みデータがすべて準備できても低速クロックの書き込みデータ バーストの転送が完了するまで待機させられます。読み出しデータの場合はインターリーブが可能なため、このような問題は起こりません。

32 ビット インターフェイスの注意点

レジスタ フィールド axi_hp.AFI_{RD, WR}CHAN_CTRL [32BitEn] を使用すると、PL の物理的な各 AXI_HP インターフェイスを 32 ビットまたは 64 ビット インターフェイスにプログラムできます。読み出しチャネルと書き込みチャネルは個別に有効にできるため、互いに異なる設定が可能です。

アップサイズと拡張

32 ビット モードでは、32 ビット ポートと 64 ビット ポート間で何らかの変換が必要です。書き込みデータの場合、32 ビット データ (および書き込みストローブ) は 64 ビット ドメインの適切なレーンに正しく整列している必要があります。読み出しデータの場合、64 ビット データの適切なレーンが 32 ビット データ バスに整列している必要があります。この幅の異なるインターフェイス間でのデータ アライメントは、AXI_HP インターフェイス モジュールによって自動的に処理されます。

32 ビット モードでは、64 ビット バスへの拡張またはアップサイズを実行する必要があります。これらの定義は次のとおりです。

- 拡張: AxSIZE[] および AxLEN[] 信号は 64 ビット バスでも変わりません。したがって、64 ビット ドメインと 32 ビット ドメインでのデータ ビートの数は同じです。これは最も単純な方法ですが、帯域幅の使用率は最も低くなります。
- アップサイズ: これは、64 ビット バスの帯域幅をより有効に利用できるように最適化した方法です。AxSIZE[] 信号は `64-BIT に変更可能で (拡張の場合は `32-BIT 以下)、AxLEN[] フィールドも 64 ビット バスを有効に利用できるように調整される可能性があります。インターフェイス幅をすべて使用する転送の場合、64 ビット ドメインでのデータ ビートの数は最大でも 32 ビット ドメインでのデータ ビートの半分となります。たとえば、16 x 32 ビットのバーストは 8 x 64 ビットのバーストにアップサイズされます。

  注記 : アップサイズは AxCACHE[1] ビットがセットされている場合にのみ実行されます。セットされていない場合はコマンドの拡張が実行されます。つまり、拡張するかアップサイズするかをコマンド単位で動的に制御できます。

注記 : 64 ビット モードでは、PL トランザクションと内部 64 ビット PS トランザクション間で変換は行われません。PL ポートに現れた内容がそのまま PS ポートに渡されます。64 ビット モードではアップサイズも拡張も実行されません。64 ビット モードでインターフェイス幅全体を使用しないトランザクションの場合も同様です。

32 ビット インターフェイスの制約

AXI_HP インターフェイスには次の制約があります。

1. 32 ビット モードでは、64 ビット境界に揃えられた偶数バーストの INCR 読み出しコマンドのみがアップサイズされます。それ以外の 32 ビット コマンドは拡張されます。これには、インターフェイス幅よりも狭い転送 (ラップおよび固定バースト) がすべて含まれます。
2. 拡張された読み出しコマンドを AFI が PL から受け取ると、このコマンドはパイプライン内で未処理となっているすべての AXI_HP インターフェイス読み出しコマンドがフラッシュされるまでブロックされます。このフラッシュは、AFI の制御によって自動的に実行されます。

つまり、コマンドを拡張するとそのパイプライン実行が事実上無効になるため、性能が大幅に低下する可能性があります。

注記 : 64 ビット バスの帯域幅を効果的に利用できるように最適化されていないだけで、有効な AXI コマンドはすべてサポートされます。

書き込みコマンドがアウトオブオーダーで完了した場合、BRESP は任意の順で PL ポートに発行できるため性能は低下しません。

読み出しと書き込みの動作の対称性を維持するため、AXI_HP インターフェイスは 32 ビット モードで 64 ビット境界に揃えられた偶数バーストの INCR 書き込みコマンドのみをアップサイズします。ただし、書き込みの場合は拡張したコマンドはブロッキングされません。このため、32 ビット モードで拡張したコマンドの書き込み性能は読み出し性能よりもはるかに高くなります。

5.3.7 トランザクションのタイプ

表 5-8 に、PL から AXI_HP インターフェイスに発行されるコマンドのタイプと、そのコマンドに対して行われる変更内容をまとめます。

表 5-8 : AXI_HP インターフェイスのコマンドのタイプ

No.	モード	コマンドのタイプ	変換	説明
1	64 ビット	64 ビット読み出し (すべてのバースト タイプ)	なし	最大限の性能が得られます。
2	64 ビット	インターフェイス幅よりも狭い読み出し	なし	アップサイズが行われないため、幅が狭いほどトランザクションの効率が低下します。
3	64 ビット	64 ビット書き込み (すべてのバースト タイプ)	なし	最大限の性能が得られます。
4	64 ビット	インターフェイス幅よりも狭い書き込み	なし	アップサイズが行われないため、幅が狭いほどトランザクションの効率が低下します。
5	32 ビット	64 ビット偶数バーストに整列した 32 ビット INCR 読み出し	64 ビットへアップサイズ	32 ビット モードとして最大限の性能が得られます。
6	32 ビット	その他の 32 ビット読み出しコマンド	64 ビットへ拡張	先行する読み出しコマンドがすべて完了するまで読み出しコマンドがブロックされるため、効率は非常に悪くなります。
7	32 ビット	64 ビット偶数バーストに整列した 32 ビット INCR 書き込み	64 ビットへアップサイズ	32 ビット モードとして最大限の性能が得られます。
8	32 ビット	その他の 32 ビット書き込みコマンド	64 ビットへ拡張	アップサイズが行われないため、効率は比較的悪くなります。書き込みに対するブロッキングは発生しません。

5.3.8 コマンドのインターリーブと順序並べ替え

AXI でマルチスレッド コマンドを使用すると、コマンドがアウトオブオーダー処理され、データ ビートのインターリーブが行われる可能性があります。

DDR コントローラーはすべての読み出しコマンドが連続して完了することを保証します。つまり、DDR コントローラーが読み出しデータを外部 AXI ポートにインターリーブすることはありません。ただし、読み出しコマンドと書き込みコマンドの順序を並べ替えて内部最適化を実行する機能はあります。したがって、DDR コントローラーに発行した読み出しおよび書き込みコマンドが、発行順とは異なる順序で完了するケースも考えられます。

読み出しデータのインターリーブは、DDR でも OCM でもサポートされていません。ただし、1 つの PL ポートが DDR メモリと OCM メモリの両方にマルチスレッドの読み出しコマンドを発行した場合、インターコネクトによってシステム レベルで読み出しデータのインターリーブが発生することがあります。

AXI_HP インターフェイスから見ると、次のことがいえます。

- 読み出しコマンドと書き込みコマンドの両順序を並べ替えできる
- 読み出しデータはインターリーブすることがある

5.3.9 パフォーマンス最適化のまとめ

ここでは、AXI_HP インターフェイス モジュールを使用する際にソフトウェアまたはユーザーの観点から特に注意すべき点をまとめます。

- 汎用 AXI 転送には汎用の PS AXI ポートを使用し、AXI_HP ポートは使用しません。AXI_HP ポートは高スループット アプリケーションに最適化されている一方で、さまざまな制約があります。
- PL から AXI_HP インターフェイス モジュールに発行されるコマンドのタイプと、それぞれの処理方法については表 5-8 にまとめてあります。
- 表 5-8 の「No. 6」に記載したタイプのコマンドは 32 ビット モードで性能が大幅に低下するため、できる限り使用を避けてください。
- QoS PL 入力は物理的な PL 信号を使用して制御することも、APB レジスタで静的に設定することもできます。PL 信号を使用するとコマンド単位で QoS 値を変更できます。レジスタで制御した場合は、すべてのコマンドで同じ QoS 値となります。
- アップサイズを行うには、AxCACHE[1] をセットしておく必要があります。このビットがセットされていないと、常に拡張が実行されます。
- 最初のデータ ビートを読み出した後、連続した読み出しデータ フローが必要な PL デザインでは、まず読み出しデータ FIFO にトランザクション データを完全に格納してから最初のデータ ビートを押し出す必要があります。この処理をサポートするために、FIFO レベルが PL にエクスポートされます。この動作は、最初のデータが読み出し FIFO から押し出した後で RVALID によって PL マスターをスロットルできない場合に役立つことがあります。
- 32 ビット AXI チャネル スレーブ インターフェイス モードで対応する最初の書き込みデータ ビートよりも 1 サイクル以上先に書き込みコマンドがアサートされない場合、待機ステートを挿入できます。
- PL マスターは読み出しデータのインターリーブに対応しているのが理想です。PL マスターでこの問題に対処する必要がない場合は、すべての未処理読み出し要求に同じ ARID 値を使用して OCM と DDR の両方に同じポートからマルチスレッドの読み出しコマンドを発行することは避けてください。
- 書き込み FIFO の占有レベルと書き込みデータ受け入れ準備信号 (WREADY) の関係は次のとおりです。
  - 64 ビット AXI モードでは、FIFO がフルでない (SAXIHP0WCOUNT << 128) 場合、常に WREADY = 1 です。
  - 32 ビット AXI モードでは、書き込みアドレス (AWVALID) と書き込みデータ (WVALID) の間に依存関係があります。書き込みアドレスが書き込みデータ バーストの最初のビートの少なくとも 1 サイクル前に現れた場合、FIFO がフルでない (SAXIHP0WCOUNT << 128) なら WREADY = 1 を意味します。それ以外の場合、書き込みアドレスが生成されるまで WREADY はディアサートされます。このようなバック プレッシャーが発生するのは、32 ビット モードでは、書き込みデータ FIFO へのデータに対して拡張/アップサイズが実行されるためです。
- 書き込み応答 (BVALID) のレイテンシは、DDR レイテンシ、DDR トランザクションの順序並べ替え、その他のトラフィックの競合 (高優先度トランザクションを含む) など、多くの要因に依存します。書き込みコマンドとデータはスレーブ (DDR または OCM) へのパス全体に送信され、スレーブから発行された応答は AXI_HP インターフェイスへ返されます。書き込み応答の受信後に発行したトランザクションは、応答のあった書き込みトランザクションよりも後にスレーブで実行されることが保証されます。すべての PS ペリフェラルはデフォルトでセキュアな Trustzone モードに設定されています。つまり、AxPROT[1] = 1 による非セキュア アクセスの場合 DECERR 応答を受信する可能性があります。

5.4 AXI_ACP インターフェイス

アクセラレータ コヒーレンシ ポート (ACP) は PL マスターに低レイテンシのアクセスを提供し、オプションで L1 キャッシュと L2 キャッシュのコヒーレンシも維持します。システム全体から見ると、ACP インターフェイスは APU の CPU と同様の接続関係となります。このため、ACP と CPU は APU ブロック外部のリソースへのアクセスで直接競合します。図 5-5 に ACP コネクティビティの概要を示します。

重要 : PL ロジックとの通信前に LVL_SHFTR_EN で PL レベル シフターを有効にしておく必要があります。

注記 : すべての PS ペリフェラルはデフォルトでセキュアな Trustzone モードに設定されています。つまり、AxPROT[1] = 1 による非セキュア アクセスの場合 DECERR 応答を受信する可能性があります。

制約を含む ACP インターフェイスの詳細は、第 3 章「アプリケーション プロセッシング ユニット (APU)」を参照してください。



図 5-5 : ACP の接続図

5.5 AXI_GP インターフェイス

5.5.1 機能

AXI_GP には、次の機能があります。

- 標準 AXI プロトコル
- データ バス幅: 32
- マスター ポート ID 幅: 12
- マスター ポートの最大発行数: 読み出し 8、書き込み 8
- スレーブ ポート ID 幅: 6
- スレーブ ポートの最大受け入れ数: 読み出し 8、書き込み 8

5.5.2 パフォーマンス

これらのインターフェイスはマスター インターコネクトとスレーブ インターコネクトのポートに直接接続されています。パフォーマンスとスループットを高めるために AXI_HP インターフェイスで使用しているような高度な FIFO バッファーを含め、FIFO によるバッファーは一切行っていません。したがって、パフォーマンスはマスター インターコネクトとスレーブ インターコネクトのポートによる制約を受けます。これらのインターフェイスは汎用にのみ対応しており、高いパフォーマンスが得られるようには設計されていません。

重要 : PL ロジックとの通信前に LVL_SHFTR_EN で PL レベル シフターを有効にしておく必要があります。

注記 : すべての PS ペリフェラルはデフォルトでセキュアな Trustzone モードに設定されています。つまり、AxPROT[1] = 1 による非セキュア アクセスの場合 DECERR 応答を受信する可能性があります。

5.6 PS-PL AXI インターフェイス信号

5.6.1 AXI 信号

表 5-9 に AXI 信号の一覧を示します。PL ロジックとの通信前に LVL_SHFTR_EN で PL レベル シフターを有効にしておく必要があります (「2.4 PS–PL 間の電圧レベル シフターの有効/無効」参照)。

表 5-9 : AXI 信号の一覧

AXI チャネル	AXI PS マスター		AXI PS スレーブ	
	M_AXI_GP{0,1}	I/O	S_AXI_GP{0,1} S_AXI_HP{0:3} S_AXI_ACP	I/O
クロック、リセット				
	MAXIGP{0,1}ACLK	I	SAXIGP{0,1}ACLK SAXIHP{0:3}ACLK SAXIACPACLK	I
	MAXIGP{0,1}ARESETN	O	SAXIGP{0,1}ARESETN SAXIHP{0:3}ARESETN SAXIACPARESETN	O
読み出しアドレス				
	MAXIGP{0,1}ARADDR[31:0]	O	SAXIGP{0,1}ARADDR[31:0] SAXIHP{0:3}ARADDR[31:0] SAXIACPARADDR[31:0]	I
	MAXIGP{0,1}ARVALID	O	SAXIGP{0,1}ARVALID SAXIHP{0:3}ARVALID SAXIACPARVALID	I
	MAXIGP{0,1}ARREADY	I	SAXIGP{0,1}ARREADY SAXIHP{0:3}ARREADY SAXIACPARREADY	O
	MAXIGP{0,1}ARID[11:0]	O	SAXIGP{0,1}ARID[5:0] SAXIHP{0:3}ARID[5:0] SAXIACPARID[2:0]	I
	MAXIGP{0,1}ARLOCK[1:0]	O	SAXIGP{0,1}ARLOCK[1:0] SAXIHP{0:3}ARLOCK[1:0] SAXIACPARLOCK[1:0]	I
	MAXIGP{0,1}ARCACHE[3:0]	O	SAXIGP{0,1}ARCACHE[3:0] SAXIHP{0:3}ARCACHE[3:0] SAXIACPARCACHE[3:0]	I
	MAXIGP{0,1}ARPROT[2:0]	O	SAXIGP{0,1}ARPROT[2:0] SAXIHP{0:3}ARPROT[2:0] SAXIACPARPROT[2:0]	I
	MAXIGP{0,1}ARLEN[3:0]	O	SAXIGP{0,1}ARLEN[3:0] SAXIHP{0:3}ARLEN[3:0] SAXIACPARLEN[3:0]	I

表 5-9 : AXI 信号の一覧 (続き)

AXI チャネル	AXI PS マスター		AXI PS スレーブ	
	M_AXI_GP{0,1}	I/O	S_AXI_GP{0,1} S_AXI_HP{0:3} S_AXI_ACP	I/O
	MAXIGP{0,1}ARSIZE[1:0]	O	SAXIGP{0,1}ARSIZE[1:0] SAXIHP{0:3}ARSIZE[2:0] SAXIACPARSIZE[2:0]	I
	MAXIGP{0,1}ARBURST[1:0]	O	SAXIGP{0,1}ARBURST[1:0] SAXIHP{0:3}ARBURST[1:0] SAXIACPARBURST[1:0]	I
	MAXIGP{0,1}ARQOS[3:0]	O	SAXIGP{0,1}ARQOS[3:0] SAXIHP{0:3}ARQOS[3:0] SAXIACPARQOS[3:0]	I
	~		~ ~ SAXIACPARUSER[4:0]	I
読み出しデータ				
	MAXIGP{0,1}RDATA[31:0]	I	SAXIGP{0,1}RDATA[31:0] SAXIHP{0:3}RDATA[63:0] SAXIACPRDATA[63:0]	O
	MAXIGP{0,1}RVALID	I	SAXIGP{0,1}RVALID SAXIHP{0:3}RVALID SAXIACPRVALID	O
	MAXIGP{0,1}RREADY	O	SAXIGP{0,1}RREADY SAXIHP{0:3}RREADY SAXIACPRREADY	I
	MAXIGP{0,1}RID[11:0]	I	SAXIGP{0,1}RID[5:0] SAXIHP{0:3}RID[5:0] SAXIACPRID[2:0]	O
	MAXIGP{0,1}RLAST	I	SAXIGP{0,1}RLAST SAXIHP{0:3}RLAST SAXIACPRLAST	O
	MAXIGP{0,1}RRESP[1:0]	I	SAXIGP{0,1}RRESP[2:0] SAXIHP{0:3}RRESP[2:0] SAXIACPRRESP[2:0]	O
	~		~ SAXIHP{0:3}RCOUNT[7:0] ~	O
	~		~ SAXIHP{0:3}RACOUNT[2:0] ~	O
	~		~ SAXIHP{0:3}RDISSUECAP1EN ~	I

表 5-9 : AXI 信号の一覧 (続き)

AXI チャネル	AXI PS マスター		AXI PS スレーブ	
	M_AXI_GP{0,1}	I/O	S_AXI_GP{0,1} S_AXI_HP{0:3} S_AXI_ACP	I/O
書き込みアドレス				
	MAXIGP{0,1}AWADDR[31:0]	O	SAXIGP{0,1}AWADDR[31:0] SAXIHP{0:3}AWADDR[31:0] SAXIACPAWADDR[31:0]	I
	MAXIGP{0,1}AWVALID	O	SAXIGP{0,1}AWVALID SAXIHP{0:3}AWVALID SAXIACPAWVALID	I
	MAXIGP{0,1}AWREADY	I	SAXIGP{0,1}AWREADY SAXIHP{0:3}AWREADY SAXIACPAWREADY	O
	MAXIGP{0,1}AWID[11:0]	O	SAXIGP{0,1}AWID[5:0] SAXIHP{0:3}AWID[5:0] SAXIACPAWID[2:0]	I
	MAXIGP{0,1}AWLOCK[1:0]	O	SAXIGP{0,1}AWLOCK[1:0] SAXIHP{0:3}AWLOCK[1:0] SAXIACPAWLOCK[1:0]	I
	MAXIGP{0,1}AWCACHE[3:0]	O	SAXIGP{0,1}AWCACHE[3:0] SAXIHP{0:3}AWCACHE[3:0] SAXIACPAWCACHE[3:0]	I
	MAXIGP{0,1}AWPROT[2:0]	O	SAXIGP{0,1}AWPROT[2:0] SAXIHP{0:3}AWPROT[2:0] SAXIACPAWPROT[2:0]	I
	MAXIGP{0,1}AWLEN[3:0]	O	SAXIGP{0,1}AWLEN[3:0] SAXIHP{0:3}AWLEN[3:0] SAXIACPAWLEN[3:0]	I
	MAXIGP{0,1}AWSIZE[1:0]	O	SAXIGP{0,1}AWSIZE[1:0] SAXIHP{0:3}AWSIZE[2:0] SAXIACPAWSIZE[2:0]	I
	MAXIGP{0,1}AWBURST[1:0]	O	SAXIGP{0,1}AWBURST[1:0] SAXIHP{0:3}AWBURST[1:0] SAXIACPAWBURST[1:0]	I
	MAXIGP{0,1}AWQOS[3:0]	O	SAXIGP{0,1}AWQOS[3:0] SAXIHP{0:3}AWQOS[3:0] SAXIACPAWQOS[3:0]	I
	~		~ ~ SAXIACPAWUSER[4:0]	I
書き込みデータ				
	MAXIGP{0,1}WDATA[31:0]	O	SAXIGP{0,1}WDATA[31:0] SAXIHP{0:3}WDATA[63:0] SAXIACPWDATA[63:0]	I

表 5-9 : AXI 信号の一覧 (続き)

AXI チャネル	AXI PS マスター		AXI PS スレーブ	
	M_AXI_GP{0,1}	I/O	S_AXI_GP{0,1} S_AXI_HP{0:3} S_AXI_ACP	I/O
	MAXIGP{0,1}WVALID	O	SAXIGP{0,1}WVALID SAXIHP{0:3}WVALID SAXIACPWVALID	I
	MAXIGP{0,1}WREADY	I	SAXIGP{0,1}WREADY SAXIHP{0:3}WREADY SAXIACPWREADY	O
	MAXIGP{0,1}WID[11:0]	O	SAXIGP{0,1}WID[5:0] SAXIHP{0:3}WID[5:0] SAXIACPWID[2:0]	I
	MAXIGP{0,1}WLAST	O	SAXIGP{0,1}WLAST SAXIHP{0:3}WLAST SAXIACPWLAST	I
	MAXIGP{0,1}WSTRB[3:0]	O	SAXIGP{0,1}WSTRB[3:0] SAXIHP{0:3}WSTRB[7:0] SAXIACPWSTRB[7:0]	I
	~		~ SAXIHP{0:3}WCOUNT[7:0] ~	O
	~		~ SAXIHP{0:3}WACOUNT[5:0] ~	O
	~		~ SAXIHP{0:3}WRISSUECAP1EN ~	I
書き込み応答				
	MAXIGP{0,1}BVALID	I	SAXIGP{0,1}BVALID SAXIHP{0:3}BVALID SAXIACPBVALID	O
	MAXIGP{0,1}BREADY	O	SAXIGP{0,1}BREADY SAXIHP{0:3}BREADY SAXIACPBREADY	I
	MAXIGP{0,1}BID[11:0]	I	SAXIGP{0,1}BID[5:0] SAXIHP{0:3}BID[5:0] SAXIACPBID[2:0]	O
	MAXIGP{0,1}BRESP[1:0]	I	SAXIGP{0,1}BRESP[1:0] SAXIHP{0:3}BRESP[1:0] SAXIACPBRESP[1:0]	O

5.6.2 AXI クロック、リセット

各インターフェイスには、インターフェイスを構成する 5 つのチャネルすべてに共通のクロックが 1 つあります。このクロックは PL から供給されます。

GPV が正しく動作するには、すべての PS-PL AXI インターフェイスで全クロックがアクティブ、全リセットが非アクティブである必要があります。この条件を満たさない状態で GPV アクセスを試みると、PS 全体がハングアップします。したがって、PS-PL AXI インターフェイスのクロックが 1 つでも接続されておらず、かつ動作していない場合は GPV アクセスを行わないでください。

5.7 ループバック

PS と PL 間にループバック パスを提供すると有利な場合があります。ループバック パスとは PL を経由して PS マスターと PS スレーブ間に存在する AXI 接続のことです。これにより、AXI トランザクション アドレス/データが PS 内の指定された目的地に達する前に PL 内でデザインによって操作可能になります。このようなループバック パスには一般に、デスティネーション アドレスを PL 内のアドレスから PS 内のアドレスに変換する組み合わせ shim が含まれます。

PS からの AXI トランザクションが PL で終了し、PL から PS への AXI トランザクションが別に作成され、これら 2 つのトランザクション間のインターロックに依存関係がない場合は、ループバック パスとは見なされません。

SoC では、一連の制約を満たす GM ポートから HP ポートへのループバックが唯一可能です。ここで留意すべきは、HP0 と HP1 が内部スイッチを共有し、HP2 と HP3 が内部スイッチを共有するという点です。GM ポートから HP ポートへのループバック パスが存在する場合、使用されている HP ポートのループバックおよび内部スイッチを共有するもう一方の HP ポートのループバック以外にほかのマスターは存在し得ません。たとえば、GM1 ポートから HP1 ポートへのループバック パスが存在する場合は、HP0 および HP1 の両ポート以外にほかのマスターはありません。同様に、GM0 ポートから HP2 ポートへのループバック パスが存在する場合は、HP2 および HP3 の両ポート以外にほかのマスターはありません。詳細は、図 5-6 を参照してください。



図 5-6 : ループバック パス

5.8 AXI の排他アクセス

ここでは、AXI の排他アクセスのサポートについてまとめ、この構造的な性能制限を説明します。AXI の排他アクセスは最も一般に、セマフォ構造体をインプリメントするためにソフトウェアによって排他ロード/ストア命令で生成されます。

2 つの Cortex-A9 コアと、S_ACP、S_GP および S_HPPL ポートからの PL マスターが排他アクセスを実行できます。排他アクセスを問題なく実行するには、排他モニターが含まれるスレーブで終了させる必要があります。ただし、PS には L1 キャッシュおよび 4 つの各 PS DDRC ポートにしか排他モニターがありません (OCM RAM には排他モニターがないため排他アクセスに対応できない)。また、ユーザーが L3 排他モニターを PL で作成することもできます。

5.8.1 CPU/L2

APU L1 キャッシュに排他モニターはありますが、L2 レベル キャッシュにはありません。つまり、排他アクセスのアドレスは、L2 ではなく L1 キャッシュまたは L3 メモリのいずれかで終了させるように指定する必要があります。

L1 排他モニターを使用するには、アドレス指定された MMU 領域を、内部キャッシュ可能、書き込み割り当て方式の内部キャッシュ ライトバックに設定します。これにより、排他アクセスの宛先に指定されているアドレスを常に L1 キャッシュに割り当てることができます。

L3 排他モニターを使用するには、アクセスを APU L2 キャッシュで終了させることはできません。つまり、Arm CPU から見て、アドレスは共有可能、ノーマル、キャッシュ不可にする必要があるということです。また、L2 キャッシュ コントローラーの共有オーバーライド オプションは (L2 補助制御レジスタのビット 22) は補助制御レジスタで設定します。APU L2 キャッシュ コントローラーのデフォルトでは、キャッシュ不可の共有読み出しはキャッシュ可能で割り当て不可として処理され 、一方、キャッシュ不可の共有書き込みはキャッシュ可能なライトスルー /書き込み割り当てなしとして処理されます。PL310 補助制御レジスタで設定する L2 キャッシュ コントローラーの共有オーバーライド オプションは、このビヘイビアーをオーバーライドし、L2 キャッシュへの割り当てができないようにします。

5.8.2 ACP

PL ACP ポートはコヒーレントなメモリへの排他アクセスをサポートしません。したがって、ACP が CPU を用いて排他アクセスを実行する必要がある場合は、アクセスは L3 (DDR または PL) までとします。

5.8.3 DDRC

PS DDR コントローラーへの排他アクセスについてサポートされる機能を次に示します。

- AXI ポートは 2 つの排他アドレス (それぞれ異なる ID を持つ) の同時モニターをサポート
- バースト タイプ INCR/WRAP、長さ = 'h0 - 'hF をサポート
- スレーブは排他アクセスの OKAY 応答および EXOKAY 応答をサポート
  - AXI 仕様に従って、排他アクセス トランザクションに問題がなければスレーブは EXOKAY 応答を送信します。DDRC では、モニターされる位置が有効の場合、先行する排他読み出しトランザクションと一致する最大 2 つのアクティブな読み出しおよび書き込みがこれに該当します。
  - モニターされる位置が、対応する排他書き込みよりも前にスレーブ ポートを介してほかの排他または非排他書き込みトランザクションでオーバーライドされた場合、スレーブは排他書き込みに対して OKAY 応答を返し、対応するメモリ位置をアップデートしない可能性があります。

DDRC 排他モニターは AXI バス ID を使用してどのマスターで排他ロード/ストアが実行されているかを判断します。マスターで複数の ID を生成できますが、特定の ID が常に同じマスターから生成されます。また、マスターは LDREX/STREX ペアに対して同じ ID を必ず使用します。LDREX/STREX ペアに対する同じ ID は、Cortex-A9 プロセッサで生成されます。

次のような一部の制限があります。

1. DDRC では 2 つのアドレス位置 (範囲) しか同時にモニターできませんが、現在のトランザクションが対応する排他書き込みによって完了していなくてもこれらの位置のいずれかはほかの排他読み出しトランザクションでアップデート可能です。この場合、先にモニターされているアドレス位置に対する排他書き込みが OKAY 応答を受信します。排他モニターは、使用されるスロットをラウンド ロビン方式で選択します。表 5-10 に、排他アクセス シーケンスの例を示します (各マスターにつき 1 つの AXI ID)。

表 5-10 : DDR ポートのビヘイビアー

マスター動作	DDR ポートのビヘイビアー
マスター 1 はアドレス A へ排他ロードを発行	排他モニター 1 はアドレス A を取得し、マスター 1 が記録される
マスター 2 はアドレス B へ排他ロードを発行	排他モニター 2 はアドレス B を取得し、マスター 2 が記録される
マスター 3 はアドレス C へ排他ロードを発行	排他モニター 1 はアドレス C を取得し、マスター 3 が記録される
マスター 1 はアドレス A へ排他ストアを発行	DDRC は OKAY を返し、排他アクセスでエラーが発生したことを示す
マスター 2 はアドレス B へ排他ストアを発行	DDRC は EXOKAY を返し、排他アクセスが正常に実行されたことを示す
マスター 3 はアドレス C へ排他ストアを発行	DDRC は EXOKAY を返し、排他アクセスが正常に実行されたことを示す

2. 異なる AXI ポートを行き来する排他アクセスは、モニター間で情報が共有されないためサポートされていません。このため、DDRC は異なるポート間の排他アクセスをサポートしません。つまり、同じ DDR ポートを使用するマスターのみが DDR を介してメモリへ排他アクセスできます。表 5-11 に、排他アクセスを共に実行可能なマスター トポロジの例を示します。

表 5-11 : マスター トポロジの例

マスター トポロジ	DDRC への排他アクセスの可否
A9 コア 0、A9 コア 1	可
A9 コア 0、ACP	可
GP0/1 の PL マスターと Cortex-A9	不可、GP0/1 ポートと Cortex-A9 CPU は異なる AXI DDRC AXI ポートを使用する
HP0 のマスターと HP1 のマスター	可、(HP0 と HP1) および (HP2 と HP3) はそれぞれ共通の DDRC AXI ポートを共有する
HP1 のマスターと HP2 のマスター	不可、HP1 および HP2 は異なる DDRC ポートを使用する
GP0 のマスターと HP0 のマスター	不可、GP0/1 ポートおよび HP0-3 ポートは異なる DDRC ポートを使用する
GP0 のマスターと GP1 のマスター	可、GP0/1 ポートは共通の DDRC AXI ポートを共有する

5.8.4 システム サマリ

表 5-12 に、AXI の排他アクセスをまとめます。

表 5-12 : AXI の排他アクセスのまとめ

排他的な動作	排他アクセスのサポート可否	備考
2 つの A9 CPU から L1 キャッシュ	可	ノーマル、内部キャッシュ可能、ライトバック (書き込み割り当てのメモリ領域のみ)
ACP による L1 への排他アクセス	不可	ACP はコヒーレント メモリへの排他アクセスをサポートしていない
CPU0 および CPU1 から L2 の位置	不可	L2 には排他モニターがない
2 つの A9 CPU および ACP による DDR への排他アクセス	可	DDR は排他アクセス用に各ポートあたり 2 つのアドレスのみをサポート。マスターが 3 つ以上ある場合は、3 つ以上のアドレスが含まれ、ライブロックの原因となる可能性がある。ライブロックが発生しないように十分な注意が必要。
ACP、および CPU のうちの 1 つによる DDR への排他アクセス	可	2 つのマスターのみで可能
2 つの A9 CPU から DDR への排他アクセス	可	L1 および L2 キャッシュが無効の場合、またはメモリが共有、ノーマル、キャッシュ不可とマーク付けられている場合、L2 共有オーバーライド ビットがセットされる
GP および HP ポートのマスターによる DDR への排他アクセス • GP0 および GP1 は相互の排他アクセスしか実行できない • HP0 および HP1 は相互の排他アクセスしか実行できない • HP2 および HP3 は相互の排他アクセスしか実行できない	可	DDRC はそれぞれが独立した DDRC AXI ポート間の排他アクセスを同期できない。DDR の各ポートにつき、PL マスターまたは AXI ID が 3 つ以上使用されている場合は、ソフトウェアを追加してライブロックを回避する必要がある。

XILINX

第 6 章

ブートおよびコンフィギュレーション

6.1 はじめに

PS_POR_B リセット ピンのディアサート直後に、ハードウェアがブート ストラップ ピンをサンプリングし、オプションで PS クロックの PLL 機能を有効にします。その後、PS がオンチップ ROM 内の BootROM コードを実行開始してシステムを起動します。POR (パワーオン リセット) は、以前の状態を保存せずにデバイス全体をリセットします。POR 以外のリセットでも BootROM は実行されますが、ハードウェアによるストラップ ピンのサンプリングは行われません。POR 以外のリセットでは、一部のレジスタ値が保存され、デバイスは以前のセキュリティ モードを認識します。POR 以外のリセットには、PS_SRST_B ピンや FPGA 内部のリセット ソースがあります。

BootROM は、APU で実行する最初のソフトウェアで、CPU 1 が WFE (wait for event) 命令を実行している間に CPU 0 上で実行します。BootROM の主なタスクは、システムをコンフィギュレーションしてブート デバイスから OCM へブート イメージ FSBL/ユーザー コードをコピーし、OCM へコードの実行を分岐します。オプションとして、非セキュアな環境では、FSBL/ユーザー コードを Quad-SPI または NOR デバイスから直接実行できます。

PS マスター ブート デバイスは、1 つまたは複数のブート イメージを保持します。1 つのブート イメージは、BootROM ヘッダーと FSBL (第 1 段階ブート ローダー) で構成されます。ブート デバイスは、PL をコンフィギュレーションするためのビットストリームやエンベデッド オペレーティング システムも保持できますが、これらは BootROM で実行されません。ブート用のフラッシュ メモリ デバイスには、Quad-SPI、NAND、NOR、または SD カードがあります。

BootROM の実行フローは、ピン ストラップの設定、BootROM ヘッダー、およびシステム検出によって影響を受けます。BootROM は、暗号化された FSBL/ユーザー コードを使用するセキュア環境または非セキュア環境で実行できます。BootROM の実行後は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) で説明されているとおり、FSBL/ユーザー コードがシステムを管理します。

開発中は、JTAG モードでシステムを起動できます。つまり、非セキュア フラッシュ デバイスで起動すると、JTAG が有効になります。JTAG は常に非セキュア環境を提供しますが、JTAG が有効になることによって CPU コンプレックス (APU) の Arm DAP (デバッグ アクセス ポート) コントローラーおよび PL のザイリンクス TAP (テスト アクセス ポート) コントローラーへのアクセスが可能になります。

PS マスター ブート モード

マスター ブート モードでは、システムはフラッシュ メモリ デバイスからブートします。この場合、BootROM が PS をコンフィギュレーションしてブート デバイスへアクセスし、ブート ヘッダーを読み出してヘッダーを検証した後、通常は FSBL/ユーザー コードを OCM メモリへコピーします。マスター モードはセキュア環境と非セキュア環境のどちらも可能です。

セキュア モードでは、CPU によってブート イメージが常に OCM メモリに書き込まれます。OCM メモリ内のブート イメージは、DMA を使用して AES/HMAC ユニットへ/から転送され、復号化と認証が実行されます。復号化されたブート イメージは OCM メモリに書き戻され、BootROM 完了後に実行されます。セキュリティ ハードウェアについては、この章および第 32 章「デバイスのセキュア ブート」で説明しています。

非セキュア モードでは、BootROM ヘッダーは execute-in-place オプションをサポートするブート デバイス (Quad-SPI または NOR) から直接ブート イメージを実行するように PS に指示することができます。それ以外の場合、FSBL/ユーザー コードを OCM メモリにコピーしてから実行します。

フラッシュ デバイス内の BootROM ヘッダーが無効な場合、BootROM は別のヘッダーを検索します。ヘッダー検索は、有効なヘッダーが見つかるか範囲全体での検索で終了します。BootROM ヘッダーの検索機能は、Quad-SPI、NAND、および NOR ブート モードでサポートされています。SD カード ブート モードでは、ヘッダーが 1 つのみ読み出されます。

JTAG スレーブ ブート

JTAG ブート モードでは、BootROM は最小限のシステム コンフィギュレーションを実行し、JTAG インターフェイスを有効にします。次に、システムはアイドル状態に遷移し、DAP コントローラーが CPU 0 を再開するのを待ちます。最も一般的な JTAG ブート モードはカスケード JTAG ブート モードで、DAP コントローラーと TAP コントローラーをループ接続します。独立 JTAG ブート モードでは、TAP コントローラーが PL JTAG ピンに接続され、ユーザーが TAP コントローラーを使用して PL コンフィギュレーションを実行するための時間が確保されます。これにより、DAP コントローラーが EMIO JTAG インターフェイスに接続されます。177 ページの図 6-7 にこれらのパスを示します。

非セキュア マスター ブート モードでは、PL に電源を投入するとデバッグ用の JTAG インターフェイスが有効になります。この JTAG インターフェイスを使用して TAP および DAP コントローラーにアクセスできます。

ブートおよびコンフィギュレーションのサブセクション

この章は、次のセクションに分かれています。

- 図 6-1
  - 起動およびコンフィギュレーションの概要
- デバイスのスタートアップ
  - 電源投入、リセット、クロック、ブート モード ピン
- BootROM
  - 実行フロー、BootROM ヘッダー
  - ブート モード、イメージ検索、マルチブート
  - エラー コード、BootROM 実行後のシステムの状態
- デバイス ブートおよび PL コンフィギュレーション
  - PL の初期化、コンフィギュレーション、および有効化
  - PS/PL 起動の例
  - PCAP ブリッジ、JTAG (カスケード/独立)
- 参照セクション
  - PL 起動時間の要素、レジスタ概要、およびデバイス ID

デバイス ブートのフロー図

POR では、ハードウェアがピン ストラップをサンプリングし、デバイス内のモジュールを無効にします。オプションで PS クロックの PLL 機能も無効にします。これらのハードウェア動作は、POR 以外のリセットでは実行されません。

最初に実行するソフトウェアは BootROM であり、次に FSBL/ユーザー コードとシステム コードが実行されます。図 6-1 にこれらの手順をすべて示しています。



図 6-1 : ハードウェアおよびソフトウェアの PS/PL ブート プロセス

BootROM とヘッダー パラメーター

BootROM ヘッダーには、BootROM の実行フローを指示する 12 個のパラメーターが含まれます。たとえば、ヘッダーには、セキュリティ モードを選択するための Encryption Status パラメーターがあります。セキュア モードの場合は、FSBL/ユーザー コード、ビットストリーム、その他のソフトウェアが暗号化されます。BootROM には、暗号化された FSBL/ユーザー コードを認証/復号化する機能があります。ヘッダー自体は暗号化されません。

もう一つの例として、ヘッダーには実行用に BootROM が OCM へロードする FSBL/ユーザー コードの長さを定義する Length of Image パラメーターがあります。このコードは最大 192KB までに制限されています。このパラメーターを 0 に設定すると、ブート デバイスから直接コードを実行します。すべてのヘッダー パラメーターは、「6.3.2 BootROM ヘッダー」で説明しています。

BootROM には、その他 2 つの機能があります。ROM コードへのアクセスを無効にする機能と、CPU のコード実行を FSBL/ユーザー コードへ切り換える機能です。BootROM の実行については、「6.3.1 BootROM のフロー図」で詳しく説明しています。

PL の初期化およびコンフィギュレーション

PL を初期化する際には必ず PL に電源を投入してください。初期化後、ビットストリームでコンフィギュレーションします。PL の電源投入および起動ステージは PS から独立して動作しますが、PL の電源投入は PS の POR リセット信号との間で一定のタイミング関係を維持する必要があります。詳細は、「6.3.3 BootROM の性能」の 167 ページの「PS_POR_B のディアサートに関するガイドライン」を参照してください。

PL は GPIO または外部デバイスと接続するシリアル インターフェイスを介して FSBL/ユーザー コードで制御できます。内部では、BootROM と FSBL/ユーザー コードが PL の電源ステートを決定できます。FSBL/ユーザー コードは、PL の電源ステートが変化すると割り込みを受信できます。

PL のブート プロセスは 4 段階 (スタートアップ、初期化、コンフィギュレーション、有効化) で構成されます。スタートアップ ステージは、電圧が安定した後に任意のタイミングで実行します。初期化ステージでは PL 内の SRAM セルを消去し、ビットストリームを使用してプログラム (コンフィギュレーション ステージ) する準備をします。そして PS ソフトウェア制御によって PS-PL インターフェイスが有効になります。BootROM は PL をコンフィギュレーションしませんが、PL のステータス情報を読み出すことが可能なため、PL JTAG チェーンを有効にするタイミングや HMAC/AES 暗号化ハードウェアを使用する必要があるタイミングを判断できます。

セキュアな PS イメージと PL ビットストリーム

セキュア環境は暗号化されたブート プロセスがベースとなります。つまり、PS ソフトウェアがシステム マスターとして機能し、BootROM が選択したフラッシュ メモリ デバイスから暗号化された FSBL/ユーザー コード イメージを読み出し、ハード化された PL ベースの HMAC (Hash-based Message Authentication Code) や CBC (Cipher Block Chaining Mode) モードの AES (Advanced Encryption Standard) モジュールを使用してそれらを処理します。これらのモジュールへは、PS から DevC インターフェイスを経由して PL 内のダウンストリーム PCAP (Processor Configuration Access Port) を介してアクセスします。

BootROM は PL に電源が供給されていることを確認してから FSBL/ユーザー コードの復号化を試みます。PS が BootROM の実行を完了すると、暗号化されたビットストリームを使用して FSBL/ユーザー ソフトウェアが PL をコンフィギュレーションできます。また、後で PL のコンフィギュレーション/リコンフィギュレーションを実行することも可能です。

下位レベルでは、I/O ピンのアクティビティや PS 動作環境へのすべての潜在的アクセス ポイントがセキュア環境のベースとなります。セキュアな動作環境は BootROM の実行によって維持され、その後セキュアなソフトウェア動作環境へ委ねられます。

さまざまなデバイス コンフィギュレーション機能および動作例については、「6.4 デバイス ブートおよび PL コンフィギュレーション」で説明しています。セキュア ブートの詳細は、第 32 章「デバイスのセキュア ブート」を参照してください。オペレーティング システム レベルでのセキュリティについては、『Zynq-7000 SoC での TrustZone テクノロジ サポート』(WP429) で説明しています。また、BootROM は RSA を使用してファイルを認証することも可能です。詳細は「32.2.5 RSA 認証」を参照してください。

ソフトウェア開発者向けガイドおよびキット

各種ブート モードおよび動作については、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) の第 3 章にまとめています。この章では、ブート方法および FSBL を使用したハードウェアのプログラム方法について説明しています。このソフトウェア開発者向けガイドでは、ソフトウェア アーキテクチャ、ツール、および Linux U-Boot を含む各種ブート環境についても説明しています。

ソフトウェア開発キット (SDK) を使用すると、ベアメタル アプリケーションの開発とデバッグが行えます。また、FSBL/ユーザー コード ブート イメージおよびオペレーティング システム上で動作するアプリケーション プログラムも SDK を使用して作成できます。

6.1.1 PS ハードウェアのブート ステージ

PS ハードウェアのブート ステージは、電源の立ち上がり、クロッキング、リセット、ピン ストラップのサンプリング、および PLL の初期化で構成されます。PS のブート アップ時に PL へ電源を投入できます。PL のブート プロセスについては、「6.1.7 PL のブート プロセス」で説明しています。

外部の PS 制御ピン

ハードウェアは、基準クロック PS_CLK の数クロック サイクル以内に 7 つのブート モード ストラップ ピン (図 6-4 参照) をサンプリングし、それらの値を読み出し専用のレジスタに格納します。ストラップ ピンは、MIO 入力バッファーの初期電圧感度を定義し、JTAG チェーン ルートを選択してブート イメージを含むフラッシュ デバイスを選択します。開発ボードの場合、ボードに電源が投入されたら自動的に PS_POR_B リセット ピンをディアサートします。これらのボードには、POR の生成に使用できる POR ボタンもあります。POR 以外のシステム リセットは、PS_SRST_B リセット ピンを使用して生成できます。PS ハードウェアのブート機能については、「6.2 デバイスのスタートアップ」で説明しています。

PS の PLL 初期化

PS の PLL 機能は、MIO ピン 6 (BOOT_MODE[4] ストラップ ピン) で有効化されます。PLL が有効の場合、BootROM の実行は PLL 出力がロックするまで遅延されます。PLL が無効の場合、PS_CLK 基準クロック入力ピンは PLL ブロックをバイパスするため、クロック サブシステムは PS_CLK 入力の周波数で駆動されます。PLL クロックについては、「6.2.3 クロックおよび PLL」および第 25 章「クロック」で説明します。

6.1.2 PS ソフトウェアのブート ステージ

PS ソフトウェアのブート プロセスは、最初に BootROM で制御され、次に FSBL/ユーザー コードで制御されます。BootROM の動作は、ブート ストラップ ピン、BootROM ヘッダー、および BootROM によるシステム内の検出結果によって影響を受けます。

ステージ 0 (BootROM: BootROM ヘッダー)

ハードコードされた BootROM は、パワーオン リセット (POR) または POR 以外のシステム リセット (PS_SRST_B、デバッグ、ウォッチドッグ、ソフトウェア) 後にプライマリ CPU で実行されます。BootROM は、ブート フラッシュ デバイスにプログラムされた BootROM ヘッダーを読み出し、ブート フローやステージ 1 への遷移を判断します。ハードウェア ブート シーケンス完了後、両方の CPU はアドレス 0x0 (OCM ROM が最初に配置される場所) にある同じ BootROM コードを実行開始し、自己識別を行います。CPU 1 は WFE 命令を実行し、待機状態になります。CPU 0 は BootROM の実行を続けます。

ステージ 1 (FSBL/ユーザー コード)

通常は FSBL を実行しますが、任意のユーザー コードも実行可能です。FSBL の詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

ステージ 2 (U-Boot/システム/アプリケーション)

通常はシステム ソフトウェアを実行しますが、SSBL (第 2 段階ブート ローダー) も実行可能です。このステージも完全にユーザー制御となるため、この章では説明しません。FSBL の詳細およびステージ 2 のイメージについては、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

6.1.3 ブート デバイスのコンテンツ

ブート デバイスは、複数のコンポーネントおよび複数バージョンのコンポーネントを格納できます。

- BootROM ヘッダー (BootROM で必要)
- FSBL/ユーザー コードの ELF ファイル (BootROM で必要)
- PL のビットストリーム (BootROM はアクセス不可)
- システム/アプリケーションの ELF ファイル (BootROM はアクセス不可)

BootROM ヘッダーについては、「6.3.2 BootROM ヘッダー」で説明しています。FSBL/ユーザー コードの要件については、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

6.1.4 ブート モード

ブート モードには、4 つのマスター ブート モードと 2 つの JTAG スレーブ ブート モードがあります。

フラッシュ デバイス (マスター モードのブート)

フラッシュ メモリ デバイスからシステムを起動する場合をマスター モードのブートとして考えます。次に示すブート デバイスについては、「6.3 BootROM」のサブセクションで説明しています。

- Quad-SPI (オプションの Execute-in-Place モードを含む)
- SD メモリ カード
- NAND
- NOR (オプションの Execute-in-Place モードを含む)

各ブート インターフェイスでザイリンクスが推奨するデバイスの一覧は、AR# 50991 を参照してください。

JTAG (スレーブ モードのブート)

JTAG ブート モードはスレーブ モードのブートとして見なされ、常に非セキュアなブート モードとなります。JTAG チェーンは、カスケード モードまたは独立モードでコンフィギュレーション可能です。ブート シーケンス中、このチェーンは MIO [2] ストラップ ピンの設定にしたがってコンフィギュレーションされます。通常、システムはカスケード モードでコンフィギュレーションされます。テクニカル リファレンス マニュアル (TRM) では、JTAG ブート モードの言及に際して特に説明がない限り JTAG カスケード モードを意味します。JTAG インターフェイスは、すべての非セキュア ブート モードで有効になります。

- カスケード JTAG チェーン (最も一般的):
  - PL の JTAG を介して DAP および TAP コントローラーへアクセス
- 独立 JTAG チェーン (比較的一般的):
  - PL の JTAG を介して TAP コントローラーへアクセス
  - ビットストリームで PL をコンフィギュレーションした後、SelectIO ピンで EMIO JTAG を介して DAP コントローラーへアクセス
- 独立 JTAG チェーン (あまり使用されない):
  - PL の JTAG を介して TAP コントローラーへアクセス
  - MIO PJTAG を介して DAP コントローラーへアクセス

JTAG インターフェイスについては、「6.4.5 ユーザー JTAG による PL 制御」で簡単に説明し、第 27 章「JTAG および DAP サブシステム」で詳しく説明しています。

6.1.5 BootROM の実行

BootROM の実行は、POR または POR 以外のリセットの後に開始します。POR の場合は、ハードウェアのブート ステージの次に BootROM が実行されます。POR 以外のリセットの場合は、ハードウェアのブート ステージを飛ばし、すぐに BootROM が実行されます。

BootROM はオンチップの ROM コードを実行してシステムのブート プロセスを行います。BootROM は、ROM へのすべてのアクセスを無効にした後に、FSBL/ユーザー コードへコードの実行を移します。190 ページの図 6-11 にシステム メモリのリマップの詳細を示しています。

BootROM の実行の初期段階では、APU をセットアップしていくつかのセルフチェックを実行します。ブート モードのピン情報を読み出してブート モードが JTAG でない場合、BootROM は選択したブート デバイス用にコントローラーをコンフィギュレーションします。そして BootROM ヘッダーを読み出し、任意のブート プロセス用にシステムをさらにコンフィギュレーションします。BootROM ヘッダーのほかにも、ブート デバイスは FSBL (第 1 段階ブートローダー) またはユーザー コードを提供します。これらは BootROM の実行が完了した後にシステムを制御します。

ブート デバイスは、オペレーティング システム用のイメージも提供できます。詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。BootROM の実行については、「6.3.1 BootROM のフロー図」で説明しています。BootROM ヘッダーについては、「6.3.2 BootROM ヘッダー」で説明しています。

セキュア ブート

BootROM は、BootROM ヘッダーによって設定されたコンフィギュレーションに基づいてセキュア モードまたは非セキュア モードで動作可能です。セキュア モードの場合、フラッシュ デバイスの FSBL/ユーザー コードが復号化されて、OCM メモリへ書き込まれます。CPU は OCM からコードを実行します。

システムがセキュア モードで実行され、非セキュア ブートを示す BootROM ヘッダーを使用して POR 以外のリセットがかけられた場合は、エラー コード (0x201A) を伴ってセキュア ロックダウン ステートへ遷移します。

BootROM ヘッダーの検索

BootROM が有効な BootROM ヘッダーを検出しない場合は、検索機能を使用して別の BootROM ヘッダーを検索します。検索機能については、「6.3.10 BootROM ヘッダーの検索」で説明しています。BootROM ヘッダーの検索機能は、Quad-SPI、NAND、および NOR ブート モードでサポートされています。BootROM ヘッダーが暗号化されることはありませんが、検索機能は暗号化された FSBL/ユーザー コード イメージと暗号化されていない FSBL/ユーザー コード イメージの両方をサポートします。

BootROM の実行に影響を与える要因

BootROM はさまざまな条件による影響を受けます。この中には意図的なものとそうでないものがあります。

- ストラップ ピン
- リセット信号ピン
- BootROM ヘッダーの有効性 (ヘッダー検索用チェックサム)
- BootROM ヘッダー ブート モードおよびロックダウン エラーの要因となる競合条件

エラー検出、デバイス ロックダウン、エラー コード

BootROM ヘッダー実行中に BootROM がエラーを検出すると、システムをロックダウンしてエラー コードを生成します。ロックダウンには次の 2 種類があります。

- セキュア ロックダウン (デバイスへのアクセス不可、システムのリスタートには POR が必要)
- 非セキュア ロックダウン (通常、JTAG が有効となり、任意のシステム リセットでシステムをリスタートして BootROM の実行を再開できる)

ロックダウンが生じると、slcr.REBOOT_STATUS レジスタにエラー コードが書き込まれます。186 ページの表 6-20 にエラー コードの一覧を示します。

6.1.6 FSBL/ユーザー コードの実行

FSBL/ユーザー コードは、BootROM が完了した後に実行されます。このコードは、必要に応じて PS をリコンフィギュレーションし、オプションで PL もコンフィギュレーションします。execute-in-place オプションが有効でない限り、BootROM は FSBL/ユーザー コードを OCM へロードします。FSBL/ユーザー コードの動作は次のとおりです。

- Vivado ツールで生成された PS7 Init データを使用して PS を初期化 (MIO、DDR など) する。
- ビットストリームを使用して PL をプログラムする (ビットストリームがある場合)。
- 第 2 段階ブートローダーまたはベアメタル アプリケーション コードを DDR メモリへロードする。
- システムの制御権を第 2 段階ブートローダーまたはベアメタル アプリケーションへ渡す。

FSBL/ユーザー コードの要件については、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。FSBL コードは、ベアメタル アプリケーション用の Vivado SDK で生成できます。

必要であれば、devcfg.CTRL [FORCE_RST] ビットへ書き込むことによって、ユーザー コードがデバイスを強制的にセキュア ロックダウンへ遷移させることが可能です。このステートおよびすべてのセキュア ロックダウン ステートからシステムを再開させるには、POR が必要です。

FSBL イメージのフォールバックおよびマルチブート

FSBL がエラーを検出した場合、または別の FSBL イメージを使用する場合は、そのブート イメージのアドレスを devcfg.MULTIBOOT_ADDR [MULTIBOOT_ADDR] フィールドに書き込み、ソフトウェア システム リセットを実行します。このフローについては、「6.3.11 マルチブート」で簡単に説明しています。また、フォールバックおよびマルチブートを両方使用する方法については、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

6.1.7 PL のブート プロセス

PL のブート プロセスは、スタートアップ、初期化、コンフィギュレーション、および有効化で構成されています。

- スタートアップ (PL に電源を投入)
- 初期化 (PS ソフトウェアまたは INIT/PROGRAM 制御ピンを使用)
- コンフィギュレーション (PS PCAP、JTAG、または PL ICAP を使用)
- PS-PL インターフェイスの有効化 (PS ソフトウェアを使用)

141 ページの図 6-1 にこれらの手順およびサブコンポーネントを示しています。

6.1.8 PL コンフィギュレーション パス

PL は、PS ソフトウェアによってセキュア モードまたは非セキュア モードでコンフィギュレーション/リコンフィギュレーションできます。PCAP を使用すると PL をビットストリームで事前にプログラムしておく必要がないため、この方法が最もよく使われます。また、非セキュア モードで、JTAG チェーン上の TAP コントローラーを介してコンフィギュレーション可能です。データパスの多重化は、PL コンフィギュレーション モジュール内で devc.CTRL [PCAP_MODE] および [PCAP_PR] ビットを使用して実装されています。「6.5 参照セクション」もあわせて参照してください。

- TAP コントローラーを使用した JTAG デバッグ (開発環境で一般的):
  - 非セキュア
  - TAP コントローラーを介して PL を初期化およびコンフィギュレーション
- PS PCAP パス (実環境で一般的):
  - セキュアまたは非セキュア
  - デバイス コンフィギュレーション インターフェイス (DevC) を介して PL を初期化およびコンフィギュレーション
- ICAP パス (一般的ではない):
  - セキュアまたは非セキュア
  - PL にインスタンシエートされたロジックでのみリコンフィギュレーション



図 6-2 : PL コンフィギュレーション パス

TAP コントローラー

TAP コントローラーは、任意の JTAG インターフェイスからアクセスできます (671 ページの図 27-1 参照)。JTAG デバッグ パスを有効にするには、ほかのコントローラーが PL コンフィギュレーション モジュールを使用中でないことを確認してから [PCAP_MODE] ビットを 0 にします。TAP コントローラーは主にデバッグ/開発環境で使用します。このパスは常に非セキュアです。

PCAP コントローラー

PCAP コントローラーの接続は、「6.1.9 デバイス コンフィギュレーション インターフェイス」で説明します。PCAP パスを有効にするには、ほかのコントローラーが PL コンフィギュレーション モジュールを使用中でないことを確認してから [PCAP_MODE] および [PCAP_PR] ビットを 1 にします。PCAP パスは主に実環境で使用します。このパスはセキュアでも非セキュアでも使用できます。

ICAP コントローラー

ICAP コントローラーの接続は、AXI_HWICAP pcore の製品ガイドおよびデータシートで説明しています。ICAP コントローラーから PL コンフィギュレーション モジュールへの ICAP パスを有効にするには、ほかのコントローラーが PL コンフィギュレーション モジュールを使用中でないことを確認してから [PCAP_MODE] ビットを 1、[PCAP_PR] ビットを 0 にします。ICAP パスは、MicroBlaze プロセッサが PL リコンフィギュレーションを制御している場合、または PCAP パスの代わりとして使用します。このパスはセキュアでも非セキュアでも使用できます。セキュア モードでは、システムをセキュア環境に維持しておく必要があります。FSBL の場合の詳細は『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821)、オペレーティング システムの場合の詳細は AR# 54835 および『Zynq-7000 SoC における TrustZone テクノロジのサポート』(WP429) を参照してください。

6.1.9 デバイス コンフィギュレーション インターフェイス

デバイス コンフィギュレーション インターフェイス (DevC) には、PS ソフトウェア制御 (PCAP パス) で PL 初期化およびコンフィギュレーションを実行するロジック モジュール、デバイス セキュリティを管理するロジック モジュール、XADC にアクセスするロジック モジュールの 3 つが含まれます。DevC には、これら 3 つの主な機能モジュール用の制御/ステータス レジスタもあります。

機能

- PL をコンフィギュレーションしてイメージを復号化するために、PS ソフトウェアは DMA 機能付きの PCAP ブリッジを使用します。これによって、PS ソフトウェアに PL のコンフィギュレーション モジュールへのパスが提供されます。このパスでは次の動作が可能です。
  - セキュアな FSBL/ユーザー コードを復号化
  - セキュアおよび非セキュアな PL ビットストリームを処理 (同時にダウンロード/アップロード)
  - 必要に応じて、PL のビットストリーム圧縮コマンドを実行
- セキュアな動作環境を維持するために、セキュリティ管理モジュールがシステムのアクティビティを監視します。
  - 基本的なデバイスのセキュリティ管理
  - デバッグ制御などシステム レベルのセキュリティ強化
- XADC インターフェイスは、PS ソフトウェアから PL 内の ADC へアクセスするために使用します。詳細は、第 30 章「XADC インターフェイス」を参照してください。
  - シリアル インターフェイス
  - 警告および過温度の割り込み

ブロック図

図 6-3 の上部は PS AXI インターコネクトへ接続し、下部は PL へ接続します。

DevC の制御およびステータス レジスタ

DevC のステータスを設定および読み出すには APB レジスタを使用します。これらのレジスタは PS アドレス空間 0xF800_7000 にメモリ マップされます (108 ページの表 4-7 参照)。詳細は、210 ページの表 6-26 で説明しています。

割り込み/ステータス ビット

割り込みは、DevC ブロックの 3 つのモジュールから生成可能です。これらの割り込みは、レジスタ ビットで有効化/制御された後に、PS システムの割り込みコントローラー (GIC) へ DevC 割り込み信号 (IRQ ID# 40) を駆動します。

割り込みとステータス ビットによって、PL のステータス、PCAP ブリッジの DMA コントローラーのアクティビティ、および XADC 動作が決定します。



図 6-3 : DevC のブロック図

PCAP ブリッジ モジュール

実環境では、PL のコンフィギュレーションおよびイメージの復号化/認証に PCAP ブリッジを主に使用します。このブリッジについては、「6.4 デバイス ブートおよび PL コンフィギュレーション」の複数のサブセクションで説明しています。

デバイス セキュリティ モジュール

DevC にはセキュリティ管理モジュールが含まれており、次の機能があります。

- システムのセキュリティを監視し、システム コンフィギュレーションの不整合や改ざんの可能性を示すステータス競合を検出した場合はセキュリティ リセットをアサートする。
- APB インターフェイスを利用して PL コンフィギュレーション ロジックを制御および監視する。
- Arm CoreSight のデバッグ アクセス ポート (DAP) とデバッグ レベルを制御する。
- ライトワンス型の devcfg.ROM_SHADOW レジスタを設定することによって、BootROM の実行の最後にオンチップ BootROM コードを無効にしてコンテンツを読み出しから保護する。

デバイス セキュリティの機能については、第 32 章「デバイスのセキュア ブート」で説明しています。

XADC インターフェイス

XADC インターフェイスは、PL の電圧ドメインにあるハード化されたアナログデジタル変換器へアクセスするパスの一つです。その他 2 つのパスおよび XADC へのアクセス方法については、第 30 章「XADC インターフェイス」で説明しています。

6.1.10 CPU 1 でのコードの開始

CPU 0 が CPU 1 でのコード実行を制御します。BootROM が実行されると、CPU 1 は WFE (Wait for Event) モードになります。リソースは何も有効にされず、ごくわずかな汎用レジスタのみが WFE 命令の待機状態に変更されます。

CPU 1 でアプリケーションを開始するには、CPU 0 で簡単な手順を実行する必要があります。CPU 1 はシステム イベントを受け取るとすぐにアドレス 0xFFFFFFF0 の内容を読み出し、そのアドレスにジャンプします。デスティネーション アドレス (0xFFFFFFF0) には WFE 命令のアドレスが安全策として格納されているため、0xFFFFFFF0 を更新する前に SEV が発行されると、CPU 1 は WFE 状態を継続します。アドレス 0xFFFFFFF0 に書き込まれているソフトウェアが無効または初期化されていないメモリを指し示す場合は、予測不能な結果となります。

CPU 1 の最初のジャンプ先としてサポートされるのは Arm-32 ISA コードのみで、Thumb および Thumb-II コードはサポートされません。つまり、デスティネーション アドレスは 32 ビット境界に揃っていて、有効な Arm-32 命令である必要があります。これらの条件を満たさない場合は、予測不能な結果となります。

CPU 0 が CPU 1 でアプリケーションを開始するには、次の手順に従います。

1. CPU 1 のアプリケーションのアドレスを 0xFFFFFFF0 に書き込む。
2. SEV 命令を実行して CPU 1 をウェークアップし、アプリケーションへジャンプさせる。

0xFFFFFE00 ～ 0xFFFFFFF0 のアドレス範囲は予約領域で、ステージ 1 または上記アプリケーションが完全に動作可能になるまで利用できません。CPU 1 が正しくスタートアップする前にこれらの領域にアクセスすると予測不能な結果となります。

6.1.11 開発環境

開発およびデバッグ時、JTAG インターフェイスはシステムを制御するために DAP および TAP コントローラーへのアクセスを提供します。これらのコントローラーにより、開発者はさまざまなことを実行できます。また、オプションで Arm Test Port User Interface (TPUI) へのアクセスも可能なため、APU からデバッグ ツールへ高帯域幅のデバッグ データパスを備えることができます。これらのテストおよびデバッグ機能については、第 27 章「JTAG および DAP サブシステム」で説明しています。

JTAG ブート モードの場合、フラッシュ デバイスは必要ありませんが、システムの一部として備えることは可能です。フラッシュ デバイスから非セキュア モードでブートする場合は、JTAG インターフェイスと DAP/TAP コントローラーをデバッグ/テスト用に有効にできます。

JTAG ブート モードでは、BootROM は通常どおりハードコードされた ROM メモリへのアクセスを無効にした後、CPU で WFE 命令を実行します。JTAG ブート モードは、DAP コントローラーを介して PS AXI インターコネクトへアクセスする機能があり、開発環境に柔軟性をもたらします (112 ページの図 5-1 参照)。

JTAG I/O 接続については、第 27 章「JTAG および DAP サブシステム」で説明しています。デバッグ環境については、第 28 章「システムのテストとデバッグ」で説明しています。

6.2 デバイスのスタートアップ

このセクションには、次のサブセクションが含まれます。

- 6.2.1 はじめに
- 6.2.2 電源要件
- 6.2.3 クロックおよび PLL
- 6.2.4 リセット動作
- 6.2.5 ブート モード ピンの設定
- 6.2.6 ブート デバイスの I/O ピン接続

6.2.1 はじめに

Zynq-7000 デバイスのスタートアップには、適切な電源投入シーケンスと I/O ピンの制御が必要です。BootROM のフローは、リセットの種類、ブート モード ピンの設定、およびブート イメージで制御されます。BootROM の実行には、選択したブート デバイス用にピン接続を正しく実行する必要があります。

重要 : Zynq-7000 SoC デバイスには、BootROM を確実に実行するための電源、クロック、リセットの要件があります。このセクションおよび各データシートでは、これらの要件について説明しています。

6.2.2 電源要件

表 6-1 に PS と PL の BootROM 電源要件を示します。電源制御については、第 24 章「パワー マネージメント」で説明します。電源電圧および立ち上がり時間の要件はデータシートに記載されています。

表 6-1 : PS と PL の電源要件

ブート オプション	POR 後の状態	PS 電源	PL 電源
NAND、NOR、SD カード、Quad-SPI	セキュア	必要	必要
	非セキュア	必要	不要
PL JTAG および EMIO JTAG		必要	必要
MIO JTAG		必要	不要

BootROM 実行の初期段階で、BootROM は PL に電源が投入されているかチェックします。電源が投入されていなければ、BootROM は実行を継続します。PL に電源が投入されている場合、BootROM は消去サイクルを開始します。BootROM は消去が開始するまで最大 90 秒待機します。この時間内に消去が完了しない場合、セキュア ロックダウンが発生します。

BootROM が PL を必要とする場合、BootROM は PL に電源が投入されるまで最大 90 秒間待機します。この時間内に電源が投入されない場合、システムはエラー コードを生成せずにシャットダウンします。

PL 電源遮断

PL 電源遮断シーケンスでは PS と PL 間の全信号の使用を停止し、電圧レベル シフターを無効にし、PL の電源をオフにします。「2.4 PS–PL 間の電圧レベル シフターの有効/無効」にシーケンスの例を示します。

6.2.3 クロックおよび PLL

PS_CLK 基準クロックは、3 つの PS クロック PLL ブロックなどを含むデバイス内の複数モジュールに配線されます。PS_CLK の周波数はデバイスのブート時間に影響を及ぼします。PLL 機能は PS_CLK を逓倍し、さまざまなシステム クロック モジュールに高い周波数クロックを生成します。状況に応じて、PLL をバイパスしてシステム内のクロック モジュールに直接 PS_CLK 周波数を提供できます。

PLL を使用する場合は、PLL 機能を有効にして安定させる前に PS_CLK を安定させる必要があります。クロック周波数は、データシートに記載されている動作範囲内にします。

PLL をバイパスする場合は、PS_CLK の周波数を任意の最小値から定格入力周波数範囲内でトグルできます。これは、起動プロセスのシングル ステップ化、ソフトウェアでクロック制御、または低クロック周波数でシステムを動作させる場合に使用できます。低いクロック周波数でシステムを動作させる場合、デバイス内の一部のモジュールが使用できなくなる可能性があります (例: USB ULPI クロックは CPU_1x クロックより低速周波数にする必要がある)。

デバイス クロック、PS PLL、およびシステム クロック モジュールについては、第 25 章「クロック」で説明しています。

6.2.4 リセット動作

システム リセットは、POR と POR 以外のリセットの 2 種類に分類されます。システム リセットについては、第 26 章「リセット システム」で説明しています。これらすべてのリセット後は、BootROM が実行されます。

POR (パワーオン リセット)

POR は、すべてのレジスタを含むシステム全体をリセットします。eFuse および BBRAM を除くすべての情報が消去されます。

- PS_POR_B ピン (詳細は後述)

POR 以外のリセット

POR 以外のリセット イベントは、slcr.REBOOT_STATUS レジスタに記録されます。このリセット後も BootROM が実行されますが、BootROM は devcfg.CTRL [SEC_EN] ビットにある以前のブートのセキュリティ レベル情報を保持します。このリセットでは、すべてのレジスタがリセットされるわけではありません (668 ページの表 26-2 参照)。

POR 以外のリセット ソースは次のとおりです。

- PS_SRST_B ピン (詳細は後述)
- 内部システム リセット

外部リセット信号ピン

外部リセット ピンは次の 2 種類あります。

- PS_POR_B: すべての PS 電源が必要な電圧レベルに達するまで PS をリセット状態に保持するリセット信号です。PS の電源が立ち上がるまで、Low を保持する必要があります。PS_POR_B は電源のパワーグッド (正常動作) 信号を使用して生成されます。POR は、ブート モード ピンのストラップ抵抗をサンプリングする唯一のリセットです。

  注記 : 最後の PL 電源の立ち上がり開始を起点として、PS_POR_B をディアサートしてはならないタイミング ウィンドウの期間があります。この期間内に PS_POR_B をアサートするとロックダウン イベントが発生します。詳細は、「6.3.3 BootROM の性能」の 167 ページの「PS_POR_B のディアサートに関するガイドライン」を参照してください。

- PS_SRST_B: 強制的にシステム リセットを発生させるリセット信号です。この信号は直接またはプルアップ抵抗を介して High に接続でき、PS 電源が立ち上がる間は High を維持できます。PS_SRST_B リセットは、POR 以外のリセットです。

  注記 : POR から BootROM が実行されている場合は、PS_SRST_B をアサートしないでください。アサートすると、ロックダウン イベントが生じて BootROM がシステム ブート プロセスを完了できなくなります。このようなロックダウン状態から回復するには、PS_POR_B リセットをアサートする必要があります。Boot ROM が実行を完了して FSBL/ユーザー アプリケーションが実行を開始するまでにかかる時間は、いくつかの要因によって変わります。特定のユーザー コンフィギュレーションにおけるブート時間の詳細は、208 ページの「ブート時間に関するまとめ」を参照してください。

リセット信号シーケンス

図 6-4 にブートに必要なリセット シーケンスを示しています。リセットによる影響については、この章および第 26 章「リセット システム」で説明しています。BootROM 実行中に PS_SRST_B がアサートされると、エラー コードが生成されずにシステムがロックダウンします。



図 6-4 : 電源およびリセット シーケンスの波形

内部リセット

すべての内部リセットは POR 以外のリセットです。リセットについては、第 26 章「リセット システム」で説明しています。

- ソフトウェア制御のリセット: slcr.PSS_RST_CTRL [SOFT_RST] へ 1 を書き込む。
- ウォッチドッグ タイマー : AWDT0、AWDT1、および SWDT コントローラー
- JTAG インターフェイスおよびデバッグ

リセット理由

最後に実行されたリセットの種類 (リセット理由) が slcr.REBOOT_STATUS レジスタに記録されます。このレジスタには、リセット時に生成された BootROM エラー コードも記録されます。また、BootROM や FSBL/ユーザー コードへのアクセスが可能です。リブート ステータス レジスタは、POR でリセットされますが、POR 以外のリセットではそのまま保持されます。

表 6-2 : リブート ステータス レジスタ

slcr.REBOOT_STATUS	ビット	ソース
[REBOOT_STATE]	31:24	すべての POR 以外のリセットで保持される R/W ビット フィールドです。
予約	23	予約。
[POR]	22	PS_POR_B リセット信号です。POR 後にのみセットされるリセット信号です。
[SRST_B]	21	PS_SRST_B リセット信号です。
[DBG_RST]	20	DAP コントローラーのデバッグ コマンドです。
[SLC_RST]	19	slcr.PSS_RST_CTRL [SOFT_RST] ビットへの書き込みです。
[AWDT1_RST]	18	CPU 1 のウォッチドッグ タイマーです。
[AWDT0_RST]	17	CPU 0 のウォッチドッグ タイマーです。
[SWDT_RST]	16	システム ウォッチドッグ タイマーです。
[BOOTROM_ERROR_CODE]	15:0	BootROM です (表 6-20 参照)。

システム リセットの影響

表 6-3 では、システム リセット (POR および POR 以外のリセット) の影響を示しています。

表 6-3 : システム リセットの影響

リセットの種類	POR	POR 以外のリセット
ピン ストラップのサンプリング	あり	なし
PS PLL の初期化(1)	あり (ハードウェアが実行)	あり (BootROM が実行)
PS RAM (FIFO、バッファーなど)	クリアされる	クリアされる
IOP クロック	無効	無効
BootROM の実行	あり	あり
以前のブート モードを保持	なし	あり
リブート ステータス レジスタ	リセットする	システム リセット タイプを保持する
デバイス レジスタ	すべて	永続レジスタ以外。(2)
PL のリセット	あり	あり

注記 :

1. Boot_Mode [4] ピン ストラップが PLL の有効/バイパスを決定します。
2. POR 以外のリセットの場合、リセットの影響を受けないレジスタおよびビット フィールドが多数存在します。668 ページの表 26-2 のリストを参照してください。

ユーザー定義の永続ビット フィールド

16 ビットのユーザー定義永続ビット フィールドは、devcfg.MULTIBOOT_ADDR レジスタのビット 31:16 にあります。[USERDEF_PERSISTENT] ビット フィールドを使用すると、POR 以外の FSBL/ユーザー コードによるブートの前後でステータスおよびコマンド情報を受け渡しできます。

6.2.5 ブート モード ピンの設定

7 つのブート モード ストラップ ピンがあり、MIO ピン [8:2] を使用してボード上のハードウェアにプログラムされます。これらは、PS_POR_B がディアサートされてからまもなくハードウェアでサンプリングされ、それらの値は BootROM やユーザー ソフトウェアで使用するために、ソフトウェアで読み出し可能なレジスタに書き込まれます。ボード上のハードウェアは、各ストラップ ピン MIO [8:2] に 20kΩ のプルアップ/プルダウン抵抗を接続する必要があります。表 6-4 にモード ピンのエンコードを示しています。プルアップ抵抗をロジック 1、プルダウン抵抗をロジック 0 として明記しています。

ブート モード、JTAG チェーン設定、および PLL の有効/バイパスを選択する場合は、5 つのピン BOOT_MODE[4:0] を使用します。これらのピンのサンプル値は、slcr.BOOT_MODE [BOOT_MODE] および [PLL_BYPASS] ビット フィールドに書き込まれます。

- ブート モードは、「6.3 BootROM」で説明しています。
- ブート ストラップ ピンは、表 6-4 に一覧表示しています。
- JTAG チェーンは、「6.4.5 ユーザー JTAG による PL 制御」で説明しています。
- PLL は、「6.2.3 クロックおよび PLL」で説明しています。

2 つの MIO 電圧バンクの電圧信号レベルを選択する場合は、2 つのピン VMODE[1:0] を使用します。これらのピンのサンプル値は、slcr.GPIOB_DRVR_BIAS_CTRL [RB_VCFG] および [LB_VCFG] ビット フィールドに書き込まれます。BootROM は VMODE の設定を使用し、MIO_PIN_{53:00} レジスタを、選択した I/O 信号規格へあらかじめ設定します。VMODE[0] は MIO ピン 15:0 を制御し、VMODE[1] は MIO ピン 53:16 を制御します。プルアップ抵抗の場合、BootROM は LVCMOS18 を選択します。プルダウン抵抗は、LVCMOS25 と互換性があると考えられる LVCMOS3 を選択します。MIO ピンの I/O プログラミングの内容は、付録 B 「Register Details」に示す略語を使用して slcr.MIO_PIN_00 レジスタに定義されます。

FSBL/ユーザー コードは、JTAG チェーンの最初のブート モード設定、PLL 機能、および各 MIO ピンの I/O 電圧規格を変更できます。

表 6-4 : ブート モード MIO ストラップ ピン

ピン - 信号/モード	MIO[8]	MIO[7]	MIO[6]	MIO[5]	MIO[4]	MIO[3]	MIO[2]
	VMODE[1]	VMODE[0]	BOOT_MODE[4]	BOOT_MODE[0]	BOOT_MODE[2]	BOOT_MODE[1]	BOOT_MODE[3]
ブート デバイス							
JTAG ブート モード (カスケードが最も一般的)(1)				0	0	0	JTAG チェーンの配線(2) 0: カスケード モード 1: 独立モード
NOR ブート(3)				0	0	1	
NAND				0	1	0	
Quad-SPI(3)				1	0	0	
SD カード				1	1	0	
3 つすべての PLL のモード							
PLL は有効			0	ハードウェアが PLL ロックを待機してから BootROM を実行			
PLL はバイパス			1	広い範囲の PS_CLK 周波数が可能			
MIO バンクの電圧(4)							
	バンク 1	バンク 0	電圧バンク 0 には MIO ピン 0 ～ 15 が含まれます。 電圧バンク 1 には MIO ピン 16 ～ 53 が含まれます。				
2.5V、3.3V	0	0					
1.8V	1	1					

注記 :

1. JTAG モードはカスケードが最も一般的であるため、特記されていない限り JTAG に関するすべての記述はカスケード モードを前提としています。
2. セキュア モードの場合、JTAG は無効で、MIO[2] は無視されます。
3. Quad-SPI および NOR ブート モードは、execute-in-place をサポートしています (この場合は常に非セキュアとなる)。
4. 電圧バンク 0 と 1 は、インターフェイスがこれらの電圧バンクをまたぐ場合は同じ値に設定する必要があります。たとえば、NOR、16 ビット NAND、およびワイド TPIU テスト ポートなどがあります。その他のインターフェイス コンフィギュレーションも 2 つのバンクをまたぐ可能性があります。

6.2.6 ブート デバイスの I/O ピン接続

BootROM には、特定の外部ピンを接続する必要があります。いくつかのピン接続はすべてのブート モードで必要です。その他のピン接続はブート モード ピン ストラップや BootROM ヘッダーによって異なります。BootROM 実行後、必要に応じてユーザー コードで I/O ピンの接続を再設定できます。

- すべてのブート コンフィギュレーションで必要となる接続:
  - PS の電源
  - PS_POR_B、PS_SRST_B、および PS_CLK_B
- 特定のブート デバイスで必要な MIO 接続:
  - Quad-SPI (1、2、4、または 8 ビット インターフェイスを自動検出)
  - SD メモリ カード (SDIO 0、MIO ピン 40 ～ 47)
  - NAND (8 または 16 ビット インターフェイスを自動検出)
  - NOR (CS 0)
  - JTAG (PLJTAG インターフェイス)、通常はカスケード チェーン モードで使用

6.3 BootROM

「はじめに」で説明したとおり、BootROM は、PS をコンフィギュレーションするためにシステム リセット後に実行されます。このセクションでは、ブート プロセス、BootROM ヘッダーのフォーマット、BootROM の性能 (例を使用)、各ブート デバイスの機能とニーズ、多様なブート イメージ、およびブート失敗時のエラー コードについて詳しく説明します。

このセクションには、次のサブセクションが含まれます。

- 6.3.1 BootROM のフロー図
- 6.3.2 BootROM ヘッダー
- 6.3.3 BootROM の性能
- 6.3.4 Quad-SPI ブート
- 6.3.5 NAND ブート
- 6.3.6 NOR ブート
- 6.3.7 SD カード ブート
- 6.3.8 JTAG ブート
- 6.3.9 リセット、ブート、ロックダウン ステート
- 6.3.10 BootROM ヘッダーの検索
- 6.3.11 マルチブート
- 6.3.12 BootROM エラー コード
- 6.3.13 BootROM 実行後の状態
- 6.3.14 BootROM によって異なるレジスタ ー 例

6.3.1 BootROM のフロー図

Zynq-7000 のコンフィギュレーションはシステム リセット後に開始します。全体的なブート プロセスを 141 ページの図 6-1 に示し、BootROM の実行を 159 ページの図 6-5 に示します。CPU 0 は、DAP および TAP コントローラーを無効の状態で BootROM を実行します。DDR メモリ コントローラーおよびその他のペリフェラルは、BootROM で初期化されません。

PL への電源投入および初期化シーケンスは、PS のスタートアップと同時またはスタートアップ後に実行されます。BootROM の実行に PL の電源投入が必要な場合は、BootROM 実行の初期段階で BootROM が devcfg.CTRL [PCFG_PROG_B] へ書き込みを実行し、devcfg.STATUS [PCFG_INIT] ビットがアサートされるまで待機した後に BootROM の実行を開始します。

外部リソースを使用して PROG_B 信号を Low に保持すると、PS が起動できなくなります。

PCAP アクセスおよびイメージ復号化には PL 電源が必要です。それらのリソースへアクセスする前に、BootROM は 90 秒間 PL のステートをテストします。

セキュア/非セキュア

セキュリティ上の理由により、PS の全マスター モジュールの中で CPU 0 が最初にリセット状態を終了します。CPU 1 は WFE ステートを維持します。BootROM が実行されている間は、安全性を確保するためにリセットの種類に関係なく JTAG は常に無効となります。BootROM の実行が完了した後、ブート モードが非セキュアな場合は JTAG が有効になります。

BootROM コードには、FSBL/ユーザー コードをロードする役目もあります。BootROM がステージ 1 へ制御をリリースすると、ユーザー ソフトウェアがシステム全体を完全に制御します。BootROM を再度実行するには、システム リセットのいずれかを実行する以外に方法はありません。FSBL/ユーザー コードのサイズは、暗号化/非暗号化ともに 192KB までに制限されています。この制限は、非セキュアの execute-in-place オプションを使用する場合は適用されません。

PS ブート ソースは BOOT_MODE ストラップ ピンに弱いプルアップまたはプルダウン抵抗を接続して選択します。このピンは、パワーオン リセット (POR) 時に 1 回だけサンプルされます。サンプルした値は slcr.BOOT_MODE レジスタに格納されます。

BootROM は暗号化/認証されたイメージ (セキュア ブート) と暗号化していないイメージ (非セキュア ブート) をサポートしています。

また、非セキュア ブート イメージのみを対象とした場合、execute-in-place オプションを使用してステージ 1 イメージを NOR または Quad-SPI から直接実行できます。Execute-in-place は、NOR および Quad-SPI ブート モードでのみ利用できます。

セキュア ブートの場合、BootROM コードを実行している CPU は、ブート デバイス上のユーザー PS イメージを復号化/認証して OCM に格納した後、このイメージに分岐します。

非セキュア ブートの場合、BootROM を実行している CPU は、PL 内の AES ユニットなどすべてのセキュア ブート機能を無効にした後、OCM メモリまたはフラッシュ デバイス (execute-in-place を使用した場合) 内のユーザー イメージに分岐します。

これ以降の PS または PL に対するブート ステージはユーザーの責任で、ユーザー制御下で行う必要があります。BootROM コードにはユーザーからはアクセスできません。ステージ 1 ブートがセキュア ブートの場合、その後のブート ステージはセキュアまたは非セキュアのどちらも可能です。ステージ 1 ブートが非セキュア ブートの場合、その後のブート ステージは非セキュア ブートしか行えません。

ブート ソース

有効なブート ソースは、NAND、NOR、SD カード、Quad-SPI、および JTAG の 5 つです。これらのうち、NAND、NOR、SD、Quad-SPI の 4 つは、CPU が不揮発性メモリに格納された外部ブート イメージを PS へロードする、マスター ブート モードで使用します。

JTAG はスレーブ ブート モードであり、非セキュア ブートでのみ利用可能です。外部ホスト コンピューターがマスターとして動作し、JTAG 接続を経由してブート イメージを OCM へロードします。ブート イメージをロードする間、PS の CPU はアイドル モードのままです。

図 6-5 に BootROM のコンフィギュレーション フローを示します。



図 6-5 : BootROM コンフィギュレーションのフロー図

APU の初期化

BootROM は、APU と MIO のマルチプレクサーをコンフィギュレーションしてブート プロセスをサポートします。各ブート モードにおける MIO ピンのステートについては、「ブート デバイス」セクションの表で説明しています (例: Quad-SPI の場合は表 6-9)。BootROM は CPU 0 を使用して ROM コードを実行します。CPU 1 はすでに WFE 命令を実行しています。キャッシュと TLB は無効となります。BootROM は、MMU とその他のシステム リソースをコンフィギュレーションし、BootROM の実行要件を満たします。APU のステートについては、「6.3.13 BootROM 実行後の状態」で説明しています。

注記 : FSBL/ユーザー コードおよびオペレーティング システム ソフトウェアは、それぞれのニーズに応じた APU をコンフィギュレーションする必要があり、また、第 3 章「アプリケーション プロセッシング ユニット (APU)」で説明される CPU の初期化手順を考慮する必要があります。

6.3.2 BootROM ヘッダー

BootROM は、すべてのマスター ブート モード (フラッシュ デバイス) でヘッダーを必要とします。JTAG スレーブ モードの場合は BootROM ヘッダーを使用しないため、BootROM は FSBL/ユーザー コードをロードしません。

表 6-5 に BootROM ヘッダーの各パラメーターのワード番号、バイト アドレス オフセット、および 3 種類のデバイス ブート モードへの適用性を示します。

表 6-5 : BootROM ヘッダーのパラメーター

ヘッダー アドレス	32 ビット ワード	パラメーター	ブート デバイス		
			セキュア モード	非セキュア モード	
			OCM	OCM	Execute In Place (6)
0x000 - 0x01F	0 ～ 7	Interrupt Table for Execution-in-Place (Execution-in-Place 用の割り込みテーブル)	なし	なし	あり
0x020	8	Width Detection (幅検出)	Quad-SPI	Quad-SPI	Quad-SPI
0x024	9	Image Identification (イメージ ID)	あり	あり	あり
0x028	10	Encryption Status (暗号化ステータス)	あり	あり	あり
0x02C	11	FSBL/ユーザー定義 (3)	~	~	~
0x030	12	Source Offset (ソース オフセット)	あり	あり	~
0x034	13	Length of Image (イメージの長さ)	あり	あり	0 にセット
0x038	14	予約、0 に設定	~	~	~
0x03C	15	Start of Execution (実行開始)	あり	あり	あり
0x040	16	Total Image Length (イメージ全体の長さ)	(1) 参照	(2) 参照	0 にセット
0x044	17	予約、0 に設定	~	~	~
0x048	18	ヘッダー チェックサム	あり	あり	あり

表 6-5 : BootROM ヘッダーのパラメーター (続き)

ヘッダー アドレス	32 ビット ワード	パラメーター	ブート デバイス		
			セキュア モード	非セキュア モード	
			OCM	OCM	Execute In Place (6)
0x04C - 0x09F	19 ～ 39	FSBL/ユーザー定義 (84 バイト) (3)	~	~	~
0x0A0 - 0x89F	40 ～ 551	Register Initialization (レジスタ初期化) (2048 バイト) (4)	あり	あり	あり
0x8A0 - 0x8BF	552 ～ 559	FSBL/ユーザー定義 (32 バイト) (3)	~	~	~
0x8C0	560 より上	FSBL イメージまたはユーザー コード	192KB	192KB	(5) 参照

注記 :

1. セキュア モードの場合は、暗号化されることで Total Image Length パラメーターが Length of Image パラメーターより大きくなります。
2. 非セキュア OCM モードの場合は、Total Image Length パラメーターが Length of Image パラメーターと必ず同じになります。
3. FSBL/ユーザー定義領域の使用法については、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。
4. Register Initialization パラメーターでアクセス可能なアドレスは制限されています (表 6-7 参照)。セキュア ブート モードの場合は、非セキュア ブートより多くのアドレス制限があります。
5. Execute-in-place 用の FSBL イメージ (またはユーザー コード) のサイズは、BootROM ヘッダーのサイズである 0x8C0 をひいたブート デバイスの容量に依存します。Quad-SPI の最大サイズは、「6.3.4 Quad-SPI ブート」を参照してください。NOR の詳細は、「6.3.6 NOR ブート」を参照してください。
6. Execute-in-place 機能を選択するには、Length of Image および Total Image Length パラメーターを 0 に設定し、Source Offset に PS インターコネクト アドレスを格納します。

Interrupt Table for Execution-in-Place — 0x000 ～ 0x01C

割り込みマッピング用に 32 ビット ワードが 8 つ予約されています。この領域は、NOR および Quad-SPI デバイスの execute-in-place で使用されます。これを使用して CPU ベクター テーブルを管理する方法には 2 通りあります。1 つは、MMU を用いてフラッシュのリニア アドレス空間を 0x0 にリマップする方法です。もう 1 つは、コプロセッサ VBAR レジスタを用いる方法です。このレジスタの設定方法の詳細は、『Arm v7-AR アーキテクチャ リファレンス マニュアル』を参照してください (付録 A 「その他のリソース」参照)。

Width Detection — 0x020

Quad-SPI ブート モードには Width Detection パラメーターが必要です。BootROM ヘッダーに 0xAA995566 値を確実に含めることで、BootROM がフラッシュ デバイスの最大ハードウェア I/O データ接続幅を決定できます。この値は、BootROM がシングル Quad-SPI デバイスのデータ幅 (x1、x2、または x4) を決定したり、8 ビットのパラレル I/O コンフィギュレーションにおける 2 番目のデバイスを検出する際に役に立ちます。Quad-SPI ブート モードでこの値が含まれていない場合は、BootROM がシステムをロックダウンしてエラー コードを生成します。エラー コード番号は、その他の条件によって異なります。186 ページの表 6-20 にエラー コードの一覧を示します。検出動作の詳細は、「6.3.4 Quad-SPI ブート」で説明しています。

Image Identification — 0x024

このワードには必ず 0x584C4E58、「XLNX」値が入ります。この値によって、BootROM は (ヘッダー チェックサム フィールドと併せて) 有効な BootROM ヘッダーがあることを確定できます。この値が一致しない場合、BootROM は BootROM ヘッダー検索を実行してブート モードが Quad-SPI、NAND、または NOR のいずれかであることを確認します。ブート モードが SD カードの場合は、BootROM がシステムをロックダウンしてエラー コードを生成します。

Encryption Status — 0x028

Encryption Status は、セキュア モード (ブート イメージが暗号化されている) または非セキュア モードのいずれのブート モードであるかを示します。このフィールドの有効な値は次のとおりです。

- 0xA5C3C5A3: 暗号化された FSBL/ユーザー コード (eFUSE キー ソースが必要)
- 0x3A5C3C5A: 暗号化された FSBL/ユーザー コード (バッテリ バックアップ機能付き RAM キー ソースが必要)
- 0xA5C3C5A3 または 0x3A5C3C5A 以外: 暗号化されていない FSBL/ユーザー コード (キーなし)

eFUSE の状態と Encryption Status のワードで暗号化キー ソースを判断できます (提供されている場合)。表 6-6 に有効な組み合わせを示します。

表 6-6 : Encryption Status ワードに関する BootROM の要件

eFuse の状態 (731 ページの表 32-2 参照)			
eFuse Secure Boot	切断されていない	切断されていない	切断されている
BBRAM Key Disable	切断されていない	切断されている	Don't Care
Encryption Status ワード			
非セキュア	OK	OK	ロックダウン
セキュア (BBRAM キーを使用)	OK	ロックダウン	ロックダウン
セキュア (eFuse キーを使用)	OK	OK	OK

FSBL/ユーザー定義 — 0x02C

このワードは FSBL またはユーザー コードで使用します。詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。BootROM はこのフィールドを解釈あるいは使用しません。

Source Offset — 0x030

このパラメーターは、有効な BootROM ヘッダーの開始から FSLB/ユーザー コード イメージが格納されている場所までのバイト数を指定します。このオフセット値は 64 バイト境界に揃え、BootROM ヘッダーの開始からのアドレス オフセット 0x8C0 と同じか、それより大きい値にする必要があります。

Length of Image — 0x034

このワードは、OCM メモリに転送するロード イメージのバイト数を指定します。非セキュア モードの場合、Length of Image パラメーターは Total Image Length パラメーターと同じになり、最大値は 192KB です。セキュア モードの場合、Length of Image パラメーターには、認証および復号化プロセスを完了した後のイメージの長さが設定されます。この場合、暗号化のオーバーヘッドが考慮されるため、Length of Image は常に 192KB 以下となります。

Quad-SPI または NOR フラッシュで値を 0 とすると、BootROM はイメージを OCM へコピーせずに、対応するフラッシュ デバイスから FSBL を実行します (execute-in-place)。

Reserved — 0x038

このワード領域は予約されており、0x0 に初期化する必要があります。

Start of Execution — 0x03C

- これは、システム メモリの開始と相対的なバイト アドレスであり、OCM から FSBL/ユーザー コードを実行する場合、および Quad-SPI/NOR ブート モードの execute-in-place オプションを使用して FSBL/ユーザー コードを実行する場合の両方で使用されます。このバイト アドレスは、64 バイト境界に揃う必要があります。OCM から FSBL/ユーザー コードを実行する場合:
  - OCM メモリ アドレス空間の外部で実行を試みるとデバイスがセキュア ロックダウンします。
  - 非セキュア モードの場合、アドレスは必ず 0x0 以上、0x30000 未満となります。
  - セキュア モードの場合、アドレスは必ず 0x0 となります。
- Execute-in-place オプションで FSBL/ユーザー コードを実行する場合:
  - x4 Quad-SPI の場合、アドレスはメモリの最初の 16MB 内の位置を示す必要があります。NOR モードおよびデュアル x8 パラレル Quad-SPI ブート モードの場合、アドレスはメモリの最初の 32MB 内の位置を示す必要があります。

Total Image Length — 0x040

BootROM がフラッシュ メモリから OCM へロードするすべてのバイト数を示します。

非セキュア ブートの場合、Total Image Length パラメーターが Length of Image パラメーターと同じになる必要があります。

セキュア イメージの場合、Total Image Length パラメーターには HMAC ヘッダー、暗号化オーバーヘッド、およびアライメント要件が含まれるため、Length of Image パラメーターより大きくなります。Total Image Length パラメーター値は、デザイン ツールで算出されます。

Reserved — 0x044

このワード領域は予約されており、0x0 に初期化する必要があります。

Header Checksum — 0x048

ヘッダーのチェックサム値を示します。ヘッダー内のデータを使用する前に、このチェックサム値を確認します。チェックサムは、0x20 から 0x44 までのワードを合計し、結果を反転して求めます。

FSBL/User Defined — 0x04C ～ 0x09C

このメモリ領域は FSBL またはユーザー コードで使用します。詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

Register Initialization パラメーター — 0x0A0 ～ 0x89C

この領域には 256 組のアドレス/データ ワードが含まれており、ブート デバイスが FSBL/ユーザー コードを使用 (イメージを OCM へコピー /execute-in-place) する前にこれらを使用して MIO マルチプレクサー、ブート デバイス クロック、その他の機能を初期化できます。通常、ブート デバイス インターフェイスの最適化やクロック周波数を最大性能に設定するためにレジスタへ書き込みを実行します。レジスタへの書き込みは、BootROM の実行が終わるまでに完了します。

Register Initialization ペアは 32 ビットの 2 ワードとして現れ、最初にレジスタ アドレス、次にレジスタ書き込み値として構成されます。レジスタは任意の順序で初期化でき、同じレジスタを異なる値で何度でも初期化可能です。レジスタの初期化は、FSBL/ユーザー コードをコピーする前に実行されるため、デフォルトのリセット レジスタ値を変更してコードへアクセスして処理する時間を短縮できます。

BootROM は、アドレス レジスタが 0xFFFF_FFFF、またはリストの最後 (256 アドレス/書き込みデータ ペア) に到達すると Register Initialization リストの処理を停止します。

Register Initialization パラメーターの使用法は、「6.3.3 BootROM の性能」の「レジスタ初期化によるブート時間の最適化」で説明しています。

制限されたアドレス

Register Initialization のアドレス/データ書き込みに使用するレジスタのアドレス空間は制限されています。有効なアドレス空間以外のレジスタ アドレスへアクセスすると、BootROM はシステムをロックダウンしてエラー コード 0x2111 を生成します。有効なレジスタ アドレス範囲は、ブート モードによって異なります (表 6-7 参照)。

これらの制限は BootROM で実施されます。FSBL/ユーザー コードが実行開始する場合は適用されません。BootROM は Register Initialization 書き込みをスクリーニングし、特定のアドレスへのアクセスを禁止します。

表 6-7 : BootROM がアクセスできる Register Initialization のアドレス範囲

制御レジスタ	非セキュア ブート モード		セキュア ブート モード
	範囲	例外範囲(1)	
UART 1	E000_1000 ～ E000_1FFC	~	なし
Quad-SPI	E000_D000 ～ E000_DFFC	~	なし
SMC	E000_E000 ～ E000_EFFC	~	なし
SDIO 0	E010_0004 ～ E010_0FFC	E010_0058	なし
DDR メモリ	F800_6000 ～ F800_6FFC	~	なし
SLCR レジスタ			
PLL、ペリフェラル、AMBA、および CPU クロック制御	F800_0100 ～ F800_0234	予約: F800_01B0 PS リセット制御: F800_0200	PLL、ペリフェラル、および CPU クロック制御: F800_0100 ～ F800_01AC
SWDT リセット	F800_024C	~	
SWDT クロック、TZ コンフィギュレーション、PS ID コード、DDR コンフィギュレーション、MIO ピン、SD カード WP/CD 配線	F800_0304 ～ F800_0834	~	
予約	F800_0A00 ～ F800_0A8C	~	
予約、GPIO および DDR I/O 制御	F800_0AB0 ～ F800_0B74	~	
UART 0、USB、I2C、SPI、CAN、GPIO、GigE、TTC、DMAC、SWDT、DDR、DevC、AXI HP	アクセス不可		アクセス不可

注記 :

1. この列に示すレジスタ ビットは、Register Initialization 書き込みではアクセスできません。

FSBL/ユーザー定義 — 0x8A0 ～ 0x8BF

このメモリ領域は FSBL またはユーザー コードで使用します。詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

FSBL イメージまたはユーザー コード開始アドレス — 0x8C0

FSBL イメージまたはユーザー コードはこのアドレス以降から開始する必要があります。ロケーションは、Source Offset パラメーターで指定され、64 バイトに揃う必要があります。

6.3.3 BootROM の性能

BootROM の性能は、システムの合計起動時間 (電源投入、BootROM の実行、FSBL/ユーザー コードの実行、U-boot 時間、OS ロード時間) に影響を与える重要な要素です。ブートおよびコンフィギュレーション プロセスの全体については、「6.4 デバイス ブートおよび PL コンフィギュレーション」で説明しています。

ここからは、BootROM ヘッダーの Register Initialization パラメーターを使用してフラッシュ デバイス インターフェイスの帯域幅を最適化する方法など、BootROM 実行に関する事項をいくつか説明します。フラッシュ デバイスの帯域幅は、ブート時間の高速化に最も大きく関係する要因です。

代表的な BootROM の実行

BootROM の時間は、システムに電源が投入されてから BootROM が FSBL/ユーザー コードへ分岐するまでの時間が計測されます。

1. PS の電源投入時間 (「6.5 参照セクション」の表を参照)
2. PS の PLL ロック時間 (「PS の PLL ロック時間」を参照)
3. ROM コードの BootROM CRC チェック (有効な場合)
4. PL を使用する場合は PL のレディ時間 (T_{POR}) が必要:
   - 電圧立ち上がり時間 - 電源の性能によって異なる
   - PL の消去時間 - デバイスのサイズによって異なる
5. BootROM ヘッダーの Register Initialization への書き込みを実行し、フラッシュ デバイス インターフェイスの帯域幅を最適化
6. BootROM は通常 FSBL/ユーザー コードを OCM メモリへコピーし、オプションで復号化と認証を実行:
   - BootROM RSA 認証 (eFUSE で有効化されている場合)
   - BootROM AES/SHA 復号化/認証 (セキュア ブート)
7. BootROM が FSBL/ユーザー コードへ分岐

スタートアップの詳細および PL コンフィギュレーションに関する情報は、「6.4 デバイス ブートおよび PL コンフィギュレーション」で説明しています。

PS の PLL ロック時間

PLL は、ピン ストラップで有効化されます。PLL がバイパス モードの場合に PS ソフトウェアによって有効にされると、PLL がロックするまでにある程度の時間がかかります。この時間の長さは、データシートに t_{LOCK_PSPLL} パラメーターとして定義されています。PLL のプログラミングについては、「25.10.4 PLL」で説明しています。「6.5 参照セクション」もあわせて参照してください。PLL のロック時間の長さは一定しませんが、その他のブート ステージに比べると非常に短いです。

Register Initialization でブート時間を最適化

クロッキングおよび I/O コンフィギュレーションの変更は、FSBL/ユーザー コードへアクセスする前に BootROM ヘッダーの Register Initialization パラメーターを使用して実行できます。これらの設定は、使用している特定のデバイスとボード レイアウトに適合します。Register Initialization パラメーターの変更には若干の時間がかかりますが、FSLB/ユーザー コードを OCM へコピーしたり、PL の復号化ユニットへ送信する際の性能が大きく改善します。レジスタ初期化によって行われる最適化の多くは、164 ページの表 6-7 に示した非セキュア ブート モードでのみ利用できます。セキュア モードで利用できる最適化は、I/O コントローラーではなくクロック サブシステムのクロッキング制御に限られます。

各ブート デバイスのレジスタ初期化による最適化の例を次に示します。

- Quad-SPI (表 6-10)
- NAND (表 6-12)
- NOR (表 6-14)
- SD カード (表 6-16)

BootROM コードの CRC チェック オプション

電源投入およびハードウェアのシーケンス完了後、BootROM の実行が開始されます。

eFuse の OCM ROM 128KB CRC イネーブル ビットがセットされている場合、BootROM は実行開始時にそのコード空間で CRC チェックを実行します。このチェックを有効にすると、ブートに必要な時間が約 25ms 長くなります。CRC チェックは、Register Initialization パラメーターが処理される前に実行されるため、Register Initialization 書き込みを使用してこの時間を短縮することはできません。

PL の考慮事項

PS と PL の電源を同時に投入すると、PL の電源投入シーケンス (T_{POR}) の後に BootROM が開始されます。この遅延は、BootROM が PL 電圧ドメインのリソースを使用するかどうかにかかわらず発生します。PL の電源を投入すると BootROM がこれを検出し、PL 初期化が完了するまで待機します。

PL に電源を投入する必要がある場合、BootROM は PL に電源が入っていることを確認した後に PL のモジュールへアクセスします。また、PL に電源が投入されると、BootROM は PL の消去プロセスが完了されたかどうかを確認します。プロセスが完了するまで最大 90 秒間 (PS_CLK = 60MHz) 待機します。PS_CLK 周波数が低い場合、BootROM の待ち時間が 90 秒を超えることがあります。この時間内に PL が消去されない場合は BootROM がシステムをロックダウンし、エラー コードを生成します。PL が消去された後、BootROM は PL を初期化するため、FSBL/ユーザー コードでビットストリームをロードできる状態になります。

PL のパワーオン リセット時間 (TPOR)

T_{POR} は PL の電圧立ち上がり時間を示し、ブート プロセスで PL に給電する必要がある場合で、まだ電源がオンになっていない場合に重要です。PL に給電する必要がある状況を 151 ページの表 6-1 に一覧表示しています。

通常のコールド パワーアップでは PS と PL が同時に給電されるため、動作の重複が生じる可能性があります。

BootROM で PL の電源が必要な場合にすでにオンになっている場合、T_{POR} は重要ではありません。この時間の詳細は、各データシート (DS187、DS191) を参照してください。電源投入のタイミングは、AR# 55572 でも説明しています。

非セキュア ブートで PS と PL の両方ともすでに給電されている場合、BootROM は T_{POR} を待機しません。BootROM は OCM に FSBL をロードし、FSBL は PS のコンフィギュレーションを開始します。PL のビットストリームがロードされる前に、電源投入から PL の準備が整うまで最大 50ms 間の待機が必要です。ビットストリームのプログラミング前に devcfg.STATUS [PCFG_INIT] ビットをユーザー コードで確認すると、PL の準備が完了しているかを確認できます。詳細は、「6.5 参照セクション」を参照してください。

セキュア ブート モードの場合、PL 内の AES および HMAC ユニットを使用して FSBL の復号化および認証を実行します。ボードに初めて電源を入れる場合、BootROM は PL の準備が整うまで待機します。この時間には PL の T_{POR} が含まれます。ボードは既に給電済みでデバイスのリセットのみを実行する場合、PL には既に電源が供給されており、電圧ランプは安定しているため、T_{POR} パラメーターは PL のブート時間に含まれません。この場合、待機する必要があるのは PL の初期化時間だけであり、その値はデバイスごとに異なります。

PS_POR_B のディアサートに関するガイドライン

PL 電源電圧の改ざんによるセキュリティ攻撃を防ぐため、BootROM は電源ステータスを複数回サンプリングして PL の電源安定性をチェックします。このサンプリングで PL 電源に何らかの変化が見られた場合はデバイスに対するセキュリティ攻撃と見なされ、PS はセキュア ロックダウンに移行します。システムでセキュア ロックダウンが発生するのを防ぐため、BootROM による安定性チェックが行われる前に PL 電源を安定させておく必要があります。そのためには、最後の PL 電源の立ち上がり開始と PS_POR_B のディアサートの相対的なタイミング関係を維持するようにします。この相対的関係を定義するタイミング ウィンドウ (セキュア ロックダウン ウィンドウ) は、次の設計パラメーターによる影響を受けます。

- PS_CLK 周波数
- PLL バイパス モード
- efuse CRC 128K イネーブル
- PL 電源立ち上がり時間
- デバイス サイズ

さらに PVT 変動も考慮に入れたタイミング ウィンドウ計算ツールを使用すると、デザインで上記のセキュア ロックダウンが発生するリスクの有無を簡単に調べることができます。この計算ツールは AR# 63149 で提供しています。セキュア ロックダウンのリスクを防ぐには、この計算ツールの「セキュア ロックダウン ウィンドウ」で示された期間内で PS_POR_B をディアサートしないようにする必要があります。

注記 : Tslw(min) と Tslw(max) は負の値になることもあります。この場合、PS_POR_B は最後の PL 電源が立ち上がりを開始する前にディアサートする必要があります。

AES 復号化および HMAC 認証

AES 復号化を実行するには、DMA から PCAP インターフェイス経由でイメージにアクセスし、イメージを OCM メモリに書き込む必要があります。HMAC 認証を実行する場合も、PCAP インターフェイスを経由して HMAC ユニットにアクセスする必要があります。

RSA 認証時間

BootROM は RSA 公開キー認証によって、実行前にセキュアまたは非セキュア FSBL を認証できます。この機能は、eFuse アレイにある RSA 認証イネーブル ヒューズをトリガーすることで有効になります。

33.33MHz PS_CLK でデフォルトのレジスタ設定 (CPU 分周値が 4) の場合、128KB の FSBL では RSA 認証に約 56ms かかります。この条件では、CPU は 215MHz で動作します。CPU 分周値は、Register Initialization パラメーターで 2 分周に変更できます。この場合、CPU が 433MHz で実行するため、認証時間が半分 (28ms) になります。

BootROM およびイメージのコピー時間

イメージのコピー時間と実行時間は、ブート インターフェイスのコンフィギュレーションによって大きく異なります。表 6-8 に、デフォルトおよび最適化後のレジスタ値での非セキュア ブートとセキュア ブートの BootROM 時間を示します。値はすべて PS_CLK クロックが 33.33MHz、FSBL/ユーザー コード イメージ サイズが 128KB の場合のものです。

表 6-8 : マスター ブート モードの BootROM 時間

ブート モード	非セキュア ブート		セキュア ブート	
	デフォルトの レジスタ設定 (ms)	最適化後の レジスタ設定 (ms)	デフォルトの レジスタ設定 (ms)	最適化後の レジスタ設定 (ms)
Quad-SPI (4 ビット)	98.4	16	100	24
Quad-SPI (8 ビット)	72	12	74	20
NAND x8	114	52	120	60

表 6-8 : マスター ブート モードの BootROM 時間 (続き)

ブート モード	非セキュア ブート		セキュア ブート	
	デフォルトの レジスタ設定 (ms)	最適化後の レジスタ設定 (ms)	デフォルトの レジスタ設定 (ms)	最適化後の レジスタ設定 (ms)
NAND x16	92	50	92	56
NOR	72	12	72	22
SD カード	216	196	216	204

表 6-8 に示すブート時間には、PS_POR_B 信号がディアサートされてから OCM へコピーされた FSBL イメージへ BootROM が分岐するまでの時間が含まれます。これには、PLL のロック時間、BootROM の実行時間、PL の初期化時間、FSBL の OCM へのコピー時間が含まれます。セキュア ブートの場合は、さらに AES/SHA ユニットによる FSBL の復号化と認証の時間が加わります。PL の T_{POR}、RSA 認証の時間、BootROM での 128KB CRC チェックの時間は含まれません。PL の T_{POR} 時間には、電源投入および内部ハードウェアのシーケンスが含まれます。

6.3.4 Quad-SPI ブート

Quad-SPI からのブートには次の機能があります。

- x1、x2、x4 シングル デバイス コンフィギュレーション
- デュアル SS、8 ビット パラレル I/O デバイス コンフィギュレーション
- デュアル SS、4 ビット スタックド I/O コンフィギュレーション
- Execute-in-place オプション

推奨 : 各ブート インターフェイスでザイリンクスが推奨するデバイスの詳細は、AR# 50991 を参照してください。

注記 : デュアル SS、4 ビット スタックド I/O デバイス コンフィギュレーションはサポートされていますが、BootROM は最初の 16MB アドレス範囲内しか検索しません。BootROM は、QSPI0_SS_B スレーブ セレクト信号へ接続されたデバイスへアクセスします。

注記 : Quad-SPI ブートでイメージを認証する場合、ブート イメージは 0x0 ではなく 32K オフセットに配置する必要があります (イメージの先頭を Quad-SPI の 0x0 オフセットに配置しない)。

注記 : 16MB を超えるフラッシュ メモリを使用する場合、リセットに関する特別な要件があります。ハードウェアに関する情報は、AR# 57744 を参照してください。ソフトウェアの注意事項は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

I/O コンフィギュレーションの検出

BootROM は、Width Detection (0xAA995566) パラメーター値を使用して Quad-SPI インターフェイスの任意 I/O 幅を検出できます。8 ビット パラレルの場合は、Image Identification (0x584C4E58) パラメーター値も使用します。

4 ビット I/O 検出

Quad-SPI のブート プロセス中、BootROM は 4 ビット I/O でコントローラーをコンフィギュレーションします。このコンフィギュレーションには、シングル デバイス コンフィギュレーションとデュアル 4 ビット スタックド コンフィギュレーションがあります。BootROM は、x1 モードで 1 つ目の Quad-SPI デバイス (場合によっては 1 つのみ) を読み出します。そして、BootROM ヘッダーの Width Detection パラメーターを読み出します。Width Detection パラメーターが 0xAA995566 の場合、BootROM は 4 ビット I/O コンフィギュレーションを要求している有効なヘッダーが検出されたと見なします。これは、シングル デバイス コンフィギュレーション、またはデュアル 4 ビット スタックド コンフィギュレーションのいずれかとなります。後者の場合、2 つ目のデバイスは常に BootROM で無視されますが、ユーザー コードでアクセス可能です。x1 モードで Width Detection パラメーターを読み出した後、BootROM は x4 モードでパラメーターを読み出そうと試みます。x4 モードが失敗すると、次は x2 モードで試みます。この動作の後、BootROM はサポートされている中で最も広い I/O バス幅を使用して Quad-SPI デバイスへアクセスします。

8 ビット I/O 検出

BootROM は、デュアル デバイスの 8 ビット パラレル コンフィギュレーションも検索します。この場合、BootROM は 1 つ目のデバイスへのみアクセスする上にヘッダーは 2 つのデバイスに分割されているため、BootROM ヘッダーの偶数ビットのみ読み出すことになります。BootROM は、Width Detection (0x20) と Image Identification (0x24) パラメーターの偶数ビットを含む 32 ビット ワードを形成します。この条件を検出すると、BootROM は、システムが 8 ビット パラレル コンフィギュレーションを使用し、x8 動作モード用にコントローラーをプログラムすると見なします。このモードは、その後のブート プロセスで使用されます。Quad-SPI I/O コンフィギュレーションついては、「12.5 I/O インターフェイス」で説明しています。

BootROM ヘッダーの検索

BootROM が有効なヘッダーを検出しない場合、BootROM は検出するまで、または 32MB の検索の上限に到達するまで検索します。4 ビット スタックド I/O の場合、最初の Quad-SPI のみ検索されるため、検索の上限はメモリの最初の 16MB となります。BootROM ヘッダーの検索については、「6.3.10 BootROM ヘッダーの検索」で説明しています。

MIO プログラミング

表 6-9 に Quad-SPI モードでのブート実行中に MIO_PIN レジスタにロードされる値を示します。最初に BootROM は 4 ビット モードを有効にします。幅検出機能によって、8 ビット データ幅と判断されると、表に示すように追加の MIO ピンが有効になります。

表 6-9 : Quad-SPI ブートにおける MIO レジスタの設定

Quad-SPI I/O インターフェイス信号名	MIO ピン番号	MIO_PIN レジスタの設定(1)	ピンの状態		
			I/O	I/O バッファー出力、プルアップ	外部接続
Quad-SPI ブート					
QSPI_CS0	MIO 1	0x0602	O	有効	~
QSPI_IO[0:3]	MIO 2 ~ 5	0x0602	I/O	有効	プルアップ/プルダウン
QSPI_SCLK0	MIO 6	0x0602	O	有効	プルアップ/プルダウン
Quad-SPI 以外	MIO 7	0x0601	I	トライステート	プルアップ/プルダウン
QSPI_SCLK_FB_OUT (ブートでは使用しない)	MIO 8	0x0601	I	トライステート	プルアップ/プルダウン
Quad-SPI 以外	MIO 14 ~ 53	0x1601	I	トライステート	~
4 ビットの Quad-SPI ブート					
QSPI_CS1	MIO 0	0x1601	I	トライステート	~
QSPI_SCLK1	MIO 9	0x1601	I	トライステート	~
QSPI_IO[4:7]	MIO 10 ~ 13	0x1601	I	トライステート	~
8 ビットの Quad-SPI ブート					
QSPI_CS1	MIO 0	0x0602	O	有効	~
QSPI_SCLK1	MIO 9	0x0602	O	有効	~
QSPI_IO[4:7]	MIO 10 ~ 13	0x1602	I/O	有効、プルアップ	~

注記 :

1. これらのレジスタ設定は、LVCMOS25/33 の場合を示しています。LVCMOS18 の場合は 6 を 2 に変更します (ビット 11:9 を 011 から 001 に変更)。

Execute-in-Place オプション

execute-in-place オプションでは、BootROM は非セキュア モードで Quad-SPI コントローラーのリニア アドレッシング機能を使用します。この際、最初の FSBL/ユーザー コードは、シングル デバイスの場合は最初の 16MB メモリ内に収まる必要があり、2 つの x8 Quad-SPI デバイス システムの場合は 32MB メモリに収まる必要があります。

コンフィギュレーション レジスタの設定

BootROM は次の値を使用して qspi.LQSPI_CFG を設定します。

- CLK_POL: 0、CLK_PH:0
- BAUD_RATE_DIV: 1 (4 分周)
- INST_CODE の設定:
  - x1 モード = 0x03、x2 モード = 0x3B、x4 モード = 0x6B
- DUMMY_BYTE の設定:
  - x1 モード = 0、x2 および x4 モード = 1
- デュアル x4 コンフィギュレーションを使用する場合は SEP_BUS と TWO_MEM を設定

ブート時間の最適化

Quad-SPI ブート プロセスは、OCM にフラッシュの内容の読み込みを開始する前に、動作モードを変更して高速化できます。BootROM ヘッダーの Register Initialization パラメーターを使用し、ブート時間を改善したり、モードを選択します。Register Initialization パラメーターについては、「6.3.2 BootROM ヘッダー」の最後で説明しています。

次に示すレジスタの最適値は、使用するデバイスのベンダーが提供するデータシートを参照してください。次の例は、Quad-SPI インターフェイスの設定を示しています。これらの値は、一部のフラッシュ デバイスおよびボード デザインでは最適化されない場合があります。これらの設定は、PS_CLK が 33MHz の場合のものです。これよりクロックが高速な場合は、分周値を大きくする必要があります。

表 6-10 に、MIO マルチプレクサー、クロック制御、およびその他のコンフィギュレーションの最適化を示します。レジスタの幅またはセキュリティの組み合わせがリストされていない場合は BootROM 実行後の値が適用されます。

表 6-10 : Quad-SPI ブート時間の最適化を行うレジスタ設定例

レジスタ	幅	セキュリティ (2)	レジスタ値	説明
slcr.ARM_CLK_CTRL	すべて	両方	0x1F000200	CPU 分周値 = 2 (433MHz)
slcr.MIO_PIN_08	すべて	非セキュア	0x00000602	フィードバック クロック、3.3V
slcr.LQSPI_CLK_CTRL	すべて	非セキュア	0x00000521	コントローラー分周値 = 5 (173MHz)
	すべて	セキュア	0x00000621	コントローラー分周値 = 6 (144MHz)
qspi.Config_reg	すべて	非セキュア	0x800238C1	ボーレートの 1/2 (86MHz)
qspi.LPBK_DLY_ADJ	すべて	非セキュア	0x00000020	クロック ループバック、0 遅延
qspi.LQSPI_CFG	すべて	非セキュア	(1)	デバイス コンフィギュレーション

1. qspi.LQSPI_CFG レジスタの値は、デバイス タイプ、インターフェイス幅、および接続デバイス数によって異なります。qspi.LQSPI_CFG レジスタの最適化後の値は、329 ページの表 12-3 に示しています。
2. セキュア モードでは、qspi および slcr.MIO_PIN レジスタにはアクセスできません (表 6-7 参照)。このため、Register Initialization 書き込みによる最適化は実行できません。

6.3.5 NAND ブート

NAND ブートには次の機能があります。

- 8 ビットまたは 16 ビット NAND フラッシュ デバイスをサポート
- ONFI 1.0 デバイス プロトコルをサポート
- 不正ブロック (Bad block) をサポート
- 1 ビットのハードウェア ECC をサポート次の機能があります。

BootROM ヘッダー検索機能を利用できるようにするため、ブート イメージは NAND フラッシュ デバイスの最初の 128MB アドレス空間内に格納する必要があります。

注記 : BootROM は、デバイス幅を決定するために 8 ビット モードで ONFI 準拠のパラメーター情報を読み出します。デバイスが 16 ビット幅の場合、BootROM は 16 ビット データ バスの上位 8 つの I/O 信号を有効にします。16 ビットの NAND インターフェイスは、7z010 CLG225 デバイスで利用できません。

推奨 : 各ブート インターフェイスでザイリンクスが推奨するデバイスの詳細は、AR# 50991 を参照してください。

表 6-11 に、8 および 16 ビット ブート モードでの MIO ピンのプログラミングを示します。

表 6-11 : NAND ブートにおける MIO レジスタの設定

NAND フラッシュ I/O インターフェイス信号名 (SMC コントローラー)	MIO ピン番号	MIO_PIN レジスタの設定(1)	ピンの状態		
			I/O	I/O バッファー出力、プルアップ	外部接続
NAND ブート					
NAND_CE_B	MIO 0	0x0610	I/O	有効	
NAND 以外	MIO 1	0x1601	I	トライステート	~
NAND_ALE	MIO 2	0x0610	O	有効	プルアップ/プルダウン
NAND_WE_B	MIO 3	0x0610	O	有効	プルアップ/プルダウン
NAND_IO[2]	MIO 4	0x0610	I/O	有効	プルアップ/プルダウン
NAND_IO[0]	MIO 5	0x0610	I/O	有効	プルアップ/プルダウン
NAND_IO[1]	MIO 6	0x0610	I/O	有効	プルアップ/プルダウン
NAND_CLE	MIO 7	0x0610	O	有効	プルアップ/プルダウン
NAND_RE_B	MIO 8	0x0610	O	有効	プルアップ/プルダウン
NAND_IO[4:7]	MIO 9 ～ 12	0x1610	I/O	有効、プルアップ	~
NAND_IO[3]	MIO 13	0x1610	I/O	有効、プルアップ	~
NAND_BUSY	MIO 14	0x0610	I	トライステート	~
NAND 以外	MIO 15	0x1601	I	トライステート	~
NAND 以外	MIO 24 ～ 53	0x1601	I	トライステート	~
8 ビット NAND ブート					
8 ビット NAND 以外	MIO 16 ～ 23	0x1601	I	トライステート	~

表 6-11 : NAND ブートにおける MIO レジスタの設定 (続き)

NAND フラッシュ I/O インターフェイス信号名 (SMC コントローラー)	MIO ピン番号	MIO_PIN レジスタの設定(1)	ピンの状態		
			I/O	I/O バッファー出力、プルアップ	外部接続
16 NAND ブート					
NAND_IO[8:15]	MIO 16 ～ 23	0x1610	I/O	有効、プルアップ	~

注記 :

1. これらのレジスタ設定は、LVCMOS25/33 の場合を示しています。LVCMOS18 の場合は 6 を 2 に変更します (ビット 11:9 を 011 から 001 に変更)。

ブート時間の最適化

NAND ブート時間の短縮を図るには、クロック レートを増加し、表 6-12 に示すレジスタを設定して I/O プロトコルを最適化します。これらのサンプル値は、すべての NAND デバイスまたはボード レイアウトに適切であるとは限りません。これらの設定は、PS_CLK が 33MHz の場合のものです。これよりクロックが高速な場合は、分周値を大きくする必要があります。

表 6-12 : NAND ブート時間の最適化を行うレジスタ設定例

レジスタ	幅	セキュリティ (1)	値	説明
slcr.ARM_CLK_CTRL	両方	両方	0x1F000200	CPU 分周値 = 2 (433MHz)
slcr.SMC_CLK_CTRL	両方	両方	0x00000921	ボーレート分周値 = 9 (96MHz、10.4ns)
smc.set_cycles	両方	非セキュア	0x00225133	タイミング パラメーター : t_rr=2、t_ar=1、t_clr=1、t_wp=2、t_rea=1、t_wc=3、t_rc=3
smc.set_opmode	8 ビット	非セキュア	0x00000000	8 ビット幅
	16 ビット	非セキュア	0x00000001	16 ビット幅
smc.direct_cmd	両方	非セキュア	0x02400000	ModeReg および UpdateRegs を選択

1. セキュア モードでは、smc レジスタにはアクセスできません (表 6-7 参照)。このため、Register Initialization 書き込みによる最適化は実行できません。

BootROM の動作

BootROM は、3 つのフラッシュ デバイス条件に反応します。

- 不正ブロック: データを安全に読み出しおよび書き込む。
- ECC: ビット エラーから回復する。
- メモリの分割: 不正ブロックを考慮してフラッシュ メモリをロジック セクション (パーティション) に分割する。

不正ブロックの管理

BootROM は不正ブロックを次の方法で管理します。

- NAND フラッシュ デバイスの最後の 4 つのブロックで不正ブロック テーブル (BBT: Bad Block Table) を検索する。
- ソフトウェアを安全にアップデートするバージョニング機能を用いてプライマリおよびセカンダリ BBT をサポートする。
- BBT が存在しない場合、BootROM はフラッシュをスキャンして Out-Of-Band (OOB) 情報を読み出し、不正ブロックの位置を判断する。
- BootROM は読み出しのみを実行する – フラッシュへの書き込みは行わない。

BBT が存在しない場合、NAND からの読み出しを実行する間、BootROM は BBT または OOB 情報で不正とマーク付けられているブロックをスキップします。

たとえば、フラッシュ デバイスのブロック 1 および 3 が不正ブロックである場合 (図 6-6 参照)、次の動作を取ります。

- フラッシュへのイメージをプログラムする時は、ブロック 1 および 3 をスキップする必要がある。
- 読み出し時、BootROM は検出した正常なブロックからユーザー データ全体を読み出す。



図 6-6 : 不正ブロック (Bad Block) があるフラッシュ デバイスの例

ECC 管理

NAND コントローラーはハードウェアの 1 ビットの ECC を処理できます。コントローラーの ECC 機能の詳細は、第 11 章「スタティック メモリ コントローラー」を参照してください。BootROM は、ダイ上の ECC デバイスを認識してコントローラーの ECC 機能を無効にします。これにより、NAND デバイスが ECC を処理できるようになります。

メモリの分割

BootROM は NAND フラッシュを 1 つの連続したパーティションとして処理します。ユーザーの観点からは、これはマルチブート レジスタにしか影響しません。マルチブート レジスタに書き込まれる値は、ターゲット アドレスにつながる不正ブロックの数によるオフセットです。次のような例が考えられます。

- 2 つのマルチブート セクションを持つイメージ
- イメージ サイズは 1MB
- ブロック サイズは 128KB
- 2 つ目のマルチブート セクションが 512KB で開始
- 不正ブロックは 128KB オフセットおよび 256KB オフセットにある

この場合、イメージは 1 つのパーティションとしてプログラムする必要があり、その結果、2 つ目のマルチブート セクションは合計 256KB (2 ブロックに相当) オフセットされます。マルチブート レジスタに書き込む場合、512KB のオフセットに設定可能で、BootROM が不正ブロックの場所に基づいて新しい開始アドレスを算出します。

I/O 信号のタイミング

BootROM は、smc.SET_CYCLES レジスタで次の NAND タイミング値を使用します。

- t_rr = 2、t_ar = 2、t_clr = 1、t_wp = 3、t_rea = 2、t_wc = 5、t_rc = 5

6.3.6 NOR ブート

NOR ブートには次の機能があります。

- x8 非同期フラッシュ デバイス
- 最大 256Mb の集積度
- Execute-in-place オプション

NOR フラッシュ デバイスの場合、BootROM はコンフィギュレーション検出を実行しません。NOR がブート デバイスとして選択された場合、BootROM は表 6-13 に示すように MIO ピンをプログラムします。

注記 : NOR インターフェイスは、7z010 CLG225 デバイスでは使用できません。

表 6-13 : NOR ブートにおける MIO レジスタの設定

NOR フラッシュ I/O インターフェイス 信号名 (SMC コントローラー)	MIO ピン 番号	MIO_PIN レジスタの 設定(1)	ピンの状態		
			I/O	I/O バッファー 出力、プルアップ	外部接続
SRAM_CE_B[0]	MIO 0	0x0608	O	有効	~
NOR ブートには使用されない	MIO 1	0x1601	I	トライステート	~
NOR/SRAM 以外	MIO 2	0x0601	I	トライステート	プルアップ/プルダウン
SRAM_DQ[0:3]	MIO 3 ～ 6	0x0608	I/O	有効	プルアップ/プルダウン
SRAM_OE_B	MIO 7	0x0608	O	有効	プルアップ/プルダウン
SRAM_BLS_B	MIO 8	0x0640	O	有効	プルアップ/プルダウン
SRAM_DQ[6:7]	MIO 9 ～ 10	0x1608	I/O	有効、プルアップ	~
SRAM_DQ4	MIO 11	0x1608	I/O	有効、プルアップ	~
NOR/SRAM 以外	MIO 12	0x0608	I	トライステート	~
SRAM_DQ5	MIO 13	0x1608	I/O	有効、プルアップ	~
NOR/SRAM 以外	MIO 14	0x1601	I	トライステート	~
SRAM_A[0:24]	MIO 15 ～ 39	0x0608	O	有効	~
NOR/SRAM 以外	MIO 40 ～ 53	0x1601	I	トライステート	~

注記 :

1. これらのレジスタ設定は、LVCMOS25/33 の場合を示しています。LVCMOS18 の場合は 6 を 2 に変更します (ビット 11:9 を 011 から 001 に変更)。

BootROM は、smc.SET_CYCLES レジスタで次の NOR タイミング値を使用します。

- we_n を cs_n の 2 クロック後にアサート、t_ta=1、t_pc=2、t_wp=5、t_ceoe=2、t_wc=7、t_rc=7

ブート時間の最適化

NAND ブート時間の短縮を図るには、クロック レートを増加し、表 6-14 に示すレジスタを設定して I/O プロトコルを最適化します。これらのサンプル値は、すべての NAND デバイスまたはボード レイアウトに適切であるとは限りません。これらの設定は、PS_CLK が 33MHz の場合のものです。これよりクロックが高速な場合は、分周値を大きくする必要があります。

表 6-14 : NOR ブート時間の最適化を行うレジスタ設定例

レジスタ	セキュリティ	値	説明
slcr.ARM_CLK_CTRL	両方	0x1F000200	CPU 分周値 = 2 (433MHz)
slcr.SMC_CLK_CTRL	両方	0x00000D21	ボーレート分周値 = 13 (66MHz、15ns)
smc.set_cycles	非セキュア	0x0002AA77	タイミング パラメーター : we_n を cs_n の 2 クロック後にアサート、t_ta=1、t_pc=2、t_wp=5、t_ceoe=2、t_wc=7、t_rc=7
smc.set_opmode	非セキュア	0x00000110	32 ビート バースト、8 ビット幅
smc.direct_cmd	非セキュア	0x00400000	UpdateRegs を選択

6.3.7 SD カード ブート

SD カード ブートには次の機能があります。

- 標準の SD または SDHC カードからのブート
- FAT 16/32 ファイル システム
- 最大 32GB の集積度

注記 : SD カードのブート モードは、7z010 CLG225 でサポートされていません。
注記 : SD カードのブート モードは、ヘッダー検索やマルチブートをサポートしていません。

BootROM の手順

SD カードのブート モードにおける BootROM の実行手順は次のとおりです。

1. 表 6-15 に示した MIO ピンを初期化する。
2. SDIO_CLK_CTRL を 32 の分周値に、SD_CLK_CTL_R を 1 (2 で分周) に設定する。
3. SD コントローラーを 4 ビット モードで動作するように設定し、3 バイトのアドレッシングを使用する。
4. インターフェイスをテストする。
5. SD ファイル システムのルート ディレクトリから BOOT.BIN を読み出し、必要な BootROM ヘッダーを解析した後、OCM へコピーする。
6. BootROM は、OCM にダウンロードされたコードへ CPU の実行を移す。

表 6-15 : SD カード ブート MIO レジスタの設定

SDIO I/O インターフェイス 信号名	MIO ピン 番号	MIO_PIN レジスタの設定(1)	ピンの状態		
			I/O	I/O バッファー 出力、プルアップ	外部接続
SD カード ブート以外	MIO 0、1	0x1601	I	トライステート	~
SD カード ブート以外	MIO 2 ～ 8	0x0601	I	トライステート	プルアップ/プルダウン
SD カード ブート以外	MIO 9 ～ 39	0x1601	I	トライステート	~
SDIO_0_CLK	MIO 40	0x0680	O	有効	~
SDIO_0_CMD	MIO 41	0x0680	O	有効	~
SDIO_0_DATA[0:3]	MIO 42:45	0x1680	I/O	有効、プルアップ	~

注記 :

1. これらのレジスタ設定は、LVCMOS25/33 の場合を示しています。LVCMOS18 の場合は 6 を 2 に変更します (ビット 11:9 を 011 から 001 に変更)。

注記 : Production 仕様のデバイスではカード検出ステータスがテストされません。プリプロダクション デバイスに関しては、AR# 52016 を参照してください。

ファイルの分割

BootROM が BOOT.BIN ファイルを読み出すには、最初のパーティションが FAT 16/32 ファイル システムとなるように SD カードのパーティションを作成する必要があります。2 番目以降のパーティションは FAT でなくてもかまいませんが、BootROM はこれらのパーティションを読み出すことができません。

ブート ページへのアクセス

SD カードは、リセットされるとブート ページにアクセスできるようにデフォルトに戻ります。BootROM は、ブート ページが有効であることを前提として実行します。ユーザー コードで別のページへ変更された場合、SD カードをリセットせずに Zynq システムのリセットが生じると、BootROM は SD カードのブート ページから BootROM ヘッダーを読み出すことができなくなります。

BootROM ヘッダーの検索とマルチブート

SD カードのブート モードでは BootROM がヘッダー検索を実行しないため、マルチブートはサポートされません。

ブート時間の最適化

SD カードのブート時間を改善するには、CPU のクロック分周値を 4 ではなく 2 に変更します。この設定は、PS_CLK が 33MHz の場合のものです。これよりクロックが高速な場合は、分周値を大きくする必要があります。

表 6-16 : SD カード ブート時間の最適化を行うレジスタ設定例

レジスタ	セキュリティ	値	説明
slcr.ARM_CLK_CTRL	両方	0x1F000200	CPU 分周値 = 2 (433MHz)

6.3.8 JTAG ブート

Zynq デバイスには 2 つの JTAG コントローラー (TAP/DAP) があります。テスト アクセス ポート (TAP) コントローラーは、PL コンフィギュレーション プロセスと PL 内のその他の機能を制御できます。TAP コントローラーの詳細は、『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』(UG470) を参照してください。デバッグ アクセス ポート (DAP) コントローラーは、アプリケーション プロセッシング ユニット (APU) にあります (第 3 章「アプリケーション プロセッシング ユニット (APU)」参照)。DAP コントローラーの詳細は、第 27 章「JTAG および DAP サブシステム」を参照してください。図 6-7 に示すように、これらの JTAG コントローラーへアクセスするには 2 つのチェイニング モード (カスケード モードと独立モード) があります。



図 6-7 : PS のカスケードおよび独立モードの JTAG チェーン図

JTAG 有効/無効制御

DAP コントローラーおよび TAP コントローラーは、次の方法で制御されます。

- カスケード モードと独立モード
- DAP および TAP コントローラーを有効化/無効化
- JTAG を永久的に無効化

JTAG 接続は、devcfg.CTRL [JTAG_CHAIN_DIS] ビットを使用して有効化/無効化できます。このビットが 1 にセットされていると JTAG は無効になり、不正な JTAG アクセスから PL を保護します。

DAP コントローラーは、devcfg.CTRL [DAP_EN] ビットを 111 にセットすることで有効になります。その他の値が設定されている場合、DAP コントローラーはバイパスされます。このビットは、devcfg.LOCK [DBG_LOCK] ビットを 1 にセットしてロックできます。一度ロックされると、POR でのみロックを解除できます。

表 6-17 : JTAG の要件と制御

機能	DAP コントローラー	TAP コントローラー
電源要件	PS と PL	PS と PL
PL コンフィギュレーション	不要	カスケード モードの場合は不要。 独立モードの場合は必要。
devcfg.CTRL [JTAG_CHAIN_DIS]	必ず 0	必ず 0
devcfg.CTRL [DAP_EN]	必ず 111	カスケード モードの場合は必ず 111 にする。 独立モードの場合、考慮する必要はない。
APB レジスタ空間が不正なキーによってアンロックされる	POR されるまで無効	影響なし

JTAG チェーン ディスエーブル eFuse を切断することで、DAP および TAP コントローラーを永続的に無効にできます。eFUSE は一度切断されると、再びコントローラーへアクセスすることはできません。ソフトウェアは、devcfg.STATUS [EFUSE_JTAG_DIS] ビットを使用して eFUSE ビットのステートを読み取ることができます。

注記 : ソフトウェアが適切なキーを使用せずに DevC モジュールの APB レジスタ空間をアンロックしようとすると、次の POR がかけられるまで DAP コントローラーが無効になります。この状態は、devcfg.STATUS [ILLEGAL_APB_ACCESS] ビットを読み出すことで検出できます。

JTAG ブート モードが選択されると、BootROM は、セキュリティ関連のすべての項目へのアクセスを無効にし、JTAG ポートを有効にします。そして WFE 命令を実行して CPU を停止します。したがって、CPU がウェークアップしてブート プロセスを再開する前に、ユーザーが DAP コントローラーを使用してブート イメージを OCM または DDR メモリへダウンロードしておく必要があります。

例: JTAG ブート シーケンス

JTAG ブート モードは常に非セキュアです。つまり、AES ユニットは無効となり、暗号化されたイメージはサポートされません。図 6-7 に JTAG ブートと PS/PL コンフィギュレーションのフローを示します。シーケンスは次のとおりです。

1. PS と PL に電源を投入する。PS_CLK が安定する。
2. PS_POR_B リセットがディアサートする。
3. BootROM が実行を開始し、ブート モードを決定する。
4. BootROM が CRC セルフチェックを実行する (有効の場合)。
5. BootROM が MIO の VMODE をプログラムする。
6. BootROM がすべてのセキュリティ機能を無効にし、DAP コントローラーを有効にする。

7. BootROM が JTAG パスを有効にする:
   a. **カスケード**: JTAG チェーンはカスケード モードに設定される。DAP および TAP コントローラーは PL の JTAG インターフェイス経由でアクセス可能。
   b. **独立**: JTAG チェーンは独立モードに設定される。TAP コントローラーは PL の JTAG インターフェイス経由でアクセスでき、DAP コントローラーは EMIO JTAG 経由でアクセス可能。この場合、EMIO JTAG 接続を確立するためにユーザーが TAP コントローラーを使用して PL をプログラムするまで BootROM は最大 90 秒待機する。
8. BootROM はシャットダウンし、CPU はそのまま WFE 命令を実行する。
   a. **カスケード**: BootROM はシャットダウンし、TAP/DAP コントローラー用にシステム制御権を JTAG インターフェイスへ移行する。
   b. **独立**: BootROM は PL が初期化されるまで待機し、その後シャットダウンする。動作可能にするために、DAP コントローラー用の EMIO JTAG インターフェイスは、ビットストリームを使用して PL を介して接続される必要がある。
9. ユーザーは DAP コントローラーへアクセスして PS システムをデバッグ可能。
   a. **カスケード**: PL JTAG インターフェイス チェーン上の最初のデバイス。
   b. **独立**: EMIO JTAG インターフェイス チェーン上の 1 つのデバイス。
10. ユーザーは TAP コントローラーへアクセスして PL をコンフィギュレーション可能。
    a. **カスケード**: PL JTAG インターフェイス チェーン上の 2 番目のデバイス。
    b. **独立**: PL JTAG インターフェイス チェーン上の 1 つのデバイス。

注記 : L2 キャッシュを使用する際は、システム信頼性を高めるために slcr.L2C_RAM レジスタの値を 0x0002_0202 に設定します。詳細は AR# 54190 を参照してください。

カスケード JTAG チェーン モード

通常、コントローラーへのアクセスには、カスケード JTAG チェーン モードを使用します。カスケード モードの場合、両方のコントローラーは PL JTAG インターフェイス ピンを介してアクセスされます。つまり、インターフェイスからの TDI 信号が DAP コントローラーへ接続し、DAP コントローラーからの TDO 信号が TAP コントローラーへデイジー チェーン接続します。そして、TAP コントローラーからの TDO 信号が JTAG インターフェイスへ接続します。DAP レジスタとデータは、JTAG チェーンに最後にシフト入力されます。

- DAP コントローラー、次に TAP コントローラー。
- PL コンフィギュレーションは不要。
- 両方のコントローラーを必ず有効にする。
- 命令およびデータは意図しないターゲットへ悪影響を与えてはいけない。

独立 JTAG チェーン モード

独立 JTAG チェーン モードでは、TAP コントローラーが PL JTAG インターフェイスへ接続され、ユーザーが TAP コントローラーを使用してビットストリームによる PL コンフィギュレーションを実行するための時間が確保されます。これにより、DAP コントローラーの信号が EMIO JTAG インターフェイスの SelectIO ピンへ接続されます (177 ページの図 6-7 参照)。BootROM は、PL コンフィギュレーションが完了するまで最大 90 秒待機し、その後 DAP コントローラーを有効にしてブート プロセスを継続します。この期間内に PL コンフィギュレーションが完了しない場合、システムはロックダウンされます。

- TAP コントローラーは PL JTAG ピン経由でアクセスされ、PL コンフィギュレーションに使用される。
- DAP コントローラーは、ビットストリームによる PL コンフィギュレーション完了後にアクセス可能になる。

独立モードの場合、TAP コントローラーはザイリンクス 7 シリーズ FPGA の TAP コントローラーと同じように動作します。

独立モードの場合の EMIO PJTAG インターフェイス

EMIO PJTAG が DAP コントローラーへ接続できるように、PL をビットストリームでコンフィギュレーションする必要があります。PL の初期化は、PROGRAM_B 信号をアサートし、その後 DONE 信号がアサートされた後に PL へビットストリームをロードすることで可能です。これを行うことによって、EMIO PJTAG インターフェイスが独立 JTAG モードで DAP コントローラーを制御できるようになります。

注記 : この機能は Production 仕様のシリコンでのみサポートされ、システムは独立 JTAG ブート モードでブートされている必要があります。このモードの場合、BootROM は PL が自己初期化するまで待機し、その後 PS-PL 間の電圧レベル シフターを有効にして PL JTAG インターフェイスを有効にし、CPU に WFE 命令を発行します。

独立モードの場合の MIO PJTAG インターフェイス

DAP コントローラーは MIO PJTAG インターフェイスへ接続できますが、この場合、FSBL/ユーザー コードが slcr.MIO_PIN_xx レジスタを使用して MIO マルチプレクサーをプログラムする必要があります。49 ページの表 2-4 に示すとおり、MIO PJTAG インターフェイスは、4 つの MIO ピン セットのうちいずれか 1 つへ接続できます。MIO PJTAG インターフェイスおよび DAP コントローラーは PL 電源がなくても使用できます。

TAP コントローラーは MIO マルチプレクサーをプログラムできません。MIO PJTAG インターフェイス用に MIO マルチプレクサーをコンフィギュレーションする FSBL/ユーザー コードを含むフラッシュ デバイスからユーザーがブートする必要があります。MIO マルチプレクサーがプログラムされた後、DAP コントローラーは MIO PJTAG インターフェイスを介してアクセス可能になります。

JTAG ブート モードの MIO ピン ステート

表 6-18 に、JTAG ブート モード ステートにおける MIO レジスタの値を示します。これらの値は、カスケードおよび独立 JTAG ブート モードで有効です。

表 6-18 : JTAG ブート モードの MIO ピン ステート

MIO ピン	MIO_PIN レジスタ 設定値 (1)	ピンの状態		
		I/O	I/O バッファー (GPIOB)	外部 接続
MIO ピン [0:1]	0x1601	I	トライステート、プルアップ	~
MIO ピン [2:6]	0x0601	I	トライステート	プルアップ/プルダウン
MIO ピン [7:8]	0x0601	O	トライステート	プルアップ/プルダウン
MIO ピン [9:53]	0x1601	I	トライステート、プルアップ	~

注記 :

1. これらのレジスタ値は、VMODE [0, 1] ストラップ ピンに基づきます。これらのレジスタ値は LVCMOS 25/33 の場合を示しています。LVCMOS18 の場合は、0x1201 および 0x0201 を使用します (ビット 11:9 は 011 から 001 へ変更)。

6.3.9 リセット、ブート、ロックダウン ステート

リセット ステート

リセット (PS_POR_B または PS_SRST_B) をアサートすると、すべての I/O ピンがトライステート モードに移行し、668 ページの表 26-2 に記載された以外のすべてのレジスタがリセットされます。リセットがディアサートされると、BootROM が実行を開始し、PS をコンフィギュレーションします。デバイスのデフォルトのリセット値は、付録 B「Register Details」に示しています。

ブート ステート

BootROM は、ブート モードに応じて MIO レジスタを変更します。ユーザーは、BootROM ヘッダーの Register Initialization パラメーターを使用して、Time Optimization レジスタをプログラムできます。

- Quad-SPI ブート
  - 表 6-9 : Quad-SPI ブートにおける MIO レジスタの設定
  - 表 6-10 : Quad-SPI ブート時間の最適化を行うレジスタ設定例
- NAND ブート
  - 表 6-11 : NAND ブートにおける MIO レジスタの設定
  - 表 6-12 : NAND ブート時間の最適化を行うレジスタ設定例
- NOR ブート
  - 表 6-13 : NOR ブートにおける MIO レジスタの設定
  - 表 6-14 : NOR ブート時間の最適化を行うレジスタ設定例
- SD カード ブート
  - 表 6-15 : SD カード ブート MIO レジスタの設定
  - 表 6-16 : SD カード ブート時間の最適化を行うレジスタ設定例
- JTAG ブート
  - 表 6-17 : JTAG の要件と制御
  - 表 6-18 : JTAG ブート モードの MIO ピン ステート

ロックダウン ステート

ロックダウン ステートはセキュア モードと非セキュア モードで異なります。セキュア モードでは、POR リセットが発生するまですべてのインターフェイスが無効になります。INIT_B 信号でエラー コードが通知されます (「6.3.12 BootROM エラー コード」参照)。

注記 : フラッシュ デバイスからのブート中に非セキュア ロックダウンが発生した場合、BootROM は devcfg.CTRL [PCFG_PROG_B] ビットを 1 にセットします。このビットがクリアされるまで、ユーザーは PL をプログラムできません。[PCFG_PROG_B] ビットはソフトウェア デバッガーでクリアできます。

MIO レジスタのロックダウン値は、表 6-19 に示しています。

MIO ピン ステート

表 6-19 に、システム リセットおよびセキュア/非セキュア ロックダウン ブート用の MIO レジスタ ピン設定を示します。

表 6-19 : リセットおよびロックダウン ブート モードの MIO ピンの状態

MIO ピン	MIO_PIN レジスタの設定		ピンの状態		
	リセット値	ロックダウン値 (1)	I/O	I/O バッファー (GPIOB)	外部接続
MIO ピン [0:1]	0x1601	0x1601	I	トライステート、プルアップ	~
MIO ピン [2:6]	0x0601	0x0601	I	トライステート	プルアップ/プルダウン
MIO ピン [7:8]	0x0601	0x0601	O	トライステート	プルアップ/プルダウン
MIO ピン [9:53]	0x1601	0x1601	I	トライステート、プルアップ	~

注記 :

1. これらのレジスタ値は、VMODE [0, 1] ストラップ ピンに基づきます。これらのレジスタ値は LVCMOS 25/33 の場合を示しています。LVCMOS18 の場合は、0x1201 および 0x0201 を使用します (ビット 11:9 は 011 から 001 へ変更)。

6.3.10 BootROM ヘッダーの検索

BootROM は BootROM ヘッダーを読み出し、ヘッダーの有効性を確認するために 2 つのテストを実施します。Image Identification パラメーターに 0x584C4E58 が含まれているか、そして Header Checksum パラメーターは BootROM が計算したチェックサムと一致しているかを確認します。これらのいずれかのテストでエラーが生じると、BootROM ヘッダー アドレスが 32KB インクリメントし、同じテストが繰り返されます。ヘッダー検索は BootROM フローの一環であり、POR および POR 以外のリセットの後に実施されます。SD カード ブートではヘッダー検索機能がサポートされていません。SD カード ブートの場合、SD カードのブート ページに有効な BootROM ヘッダーが存在していることを前提として BootROM が実行します。

図 6-8 にヘッダー検索機能を示します。通常、デバイスは最初のヘッダーからブートを開始しますが、BootROM が Header Checksum または Image Identification パラメーターでエラーを検出した場合、次の BootROM ヘッダーを検索します。BootROM は、有効なヘッダーを検出するまで、あるいは検索ウィンドウの最終点に到達するまで検索を継続します。

- BootROM が Image Identification パラメーターを検索する (0x024 に「XLNX」)。
- BootROM が計算したヘッダーのチェックサムが Header Checksum パラメーター (0x048) と一致する。



図 6-8 : BootROM ヘッダーの検索

BootROM ヘッダー検索機能によって回避できる動作を次に示します。

- 最初のイメージの更新を開始したが、更新が必要なセクションを消去した後でシステムに割り込みが発生する。
- 書き込みが開始されたがそのプロセスが一部しか完了しなかった。

BootROM ヘッダー検索機能によって回避できない動作を次に示します。

- BootROM ヘッダーを格納しているメモリが破損する。
- すべてのヘッダーの書き込みは完了しているが、テストでエラーが生じる。このヘッダーが機能しない場合は、システム ロックダウンとなる可能性がある。

BootROM ヘッダー検索機能では、上記以外のヘッダーの完全性を検証しません。ヘッダーが無効な動作または互いに矛盾する命令を示す場合、BootROM はシステムをロックダウンする可能性があります。「6.3.12 BootROM エラー コード」にロックダウン エラー コードの一覧を示します。

BootROM ヘッダー検索の進行と範囲

BootROM は、有効なヘッダーを検出するまで、または範囲の限界値に到達するまで 32KB 境界を検索し続けます。このヘッダー検索機能は、SD カード以外のすべてのブート デバイスで実行されます。検索動作は、POR または POR 以外のリセットの後に開始されます (マルチブート動作の後を含む)。

BootROM が検索するアドレス空間には、コンフィギュレーション デバイスによって次の制限があります。

- NAND: 最初の 128MB
- NOR: 最初の 32MB
- Quad-SPI、4 ビット I/O を持つシングル/デュアル SS: 最初の 16MB
- Quad-SPI、8 ビット パラレル I/O を持つデュアル SS: 最初の 32MB
- SD カード: ブート ページにシングル イメージ、検索なし

6.3.11 マルチブート

マルチブートとは、FSBL やユーザー コードがブート デバイス内にある複数イメージから BootROM ヘッダーを選択できる機能のことを言います。イメージを選択するには、FSBL/ユーザー コードが BootROM ヘッダーのベース メモリ アドレス ロケーションを devcfg.MULTIBOOT_ADDR [MULTIBOOT_ADDR] ビット フィールドへ書き込み、POR 以外のシステム リセットを生成します。そして、BootROM が、そのアドレスに配置された BootROM ヘッダーをフェッチします。BootROM がそのヘッダーを無効と判断した場合、有効なヘッダーを検出するまで、または範囲の限界に到達するまで、MULITBOOT_ADDR レジスタをインクリメントして BootROM ヘッダー検索を実行し続けます。BootROM ヘッダー検索の範囲はブート モードによって異なります。詳細は、「6.3.10 BootROM ヘッダーの検索」の「BootROM ヘッダー検索の進行と範囲」を参照してください。

注記 : セキュア モードで eFuse キーを使用する場合、マルチブートはサポートされません。フォールバックおよびマルチブートについては、このセクション以外にも『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) で説明しています。

図 6-9 にマルチブートと BootROM ヘッダー検索機能を示します。



図 6-9 : BootROM ヘッダー検索と FSBL/ユーザー コードによるマルチブートのフロー図

マルチブート プログラミングの手順

1. 物理的なバイト アドレスを決定します。アドレスは 32KB に揃う必要があります。
2. 物理的メモリ アドレスを 32KB で分割します (13 LSB をシフトアウト)。devcfg.MULTIBOOT_ADDR [MULTIBOOT_ADDR] フィールドへ上位アドレス ビットを書き込みます。
3. slcr.PSS_RST_CTRL [SOFT_RST] レジスタ ビットへ書き込み、ソフトウェア システム リセットを実行します。

POR 以外のリセット後に BootROM が実行される場合、BootROM は devcfg.MULTIBOOT_ADDR [MULTIBOOT_ADDR] フィールドが示す BootROM ヘッダーを検索します。

6.3.12 BootROM エラー コード

BootROM ヘッダーを処理する間または復号化や認証のために FSBL/ユーザー コードを処理する間、BootROM はエラーを検出できます。ブート エラーが生じると、BootROM はデバイスをセキュア/非セキュア ロックダウン ステートへ遷移させます。通常、エラー コードが伴います。図 6-5 に、エラー発生時における BootROM のフロー図を示します。表 6-20 にエラー コードの一覧を示します。

エラー コードは、INIT_B ピンのビット パルス トレインを観察 (セキュア ロックダウン時)、または slcr.REBOOT_STATUS [BOOTROM_ERROR_CODE] ビット フィールドを読み出す (非セキュア ロックダウン時) ことで、視覚的に確認できます。

1. INIT_B ピンの観察:
   - セキュア モードの場合、INIT_B は 16 ビット エラー コードをパルスする。
   - 非セキュア モードの場合、INIT_B は Low 駆動し、エラーが発生したことを示す。JTAG は有効。
2. JTAG でエラー コード レジスタを読み出す:
   - JTAG が有効の場合は、DAP コントローラーを使用して slcr.REBOOT_STATUS [BOOTROM_ERROR_CODE] レジスタ フィールドのエラー コードを読み出し可能。

INIT_B のパルスは、ピンの LED を使用して視覚的に通知されます。これらのパルスはアクティブ High です。ピンの長い Low パルスは 1 を、短いパルスは 0 を示します。ビット順は、LSB から MSB です。パルス トレインは 3 回繰り返されます。図 6-10 に、60MHz の PS_CLK 周波数を使用した場合のパルス トレインの例を示します。タイミングは PS_CLK 周波数に線形比例します。



図 6-10 : エラー コード INIT_B ビットの波形例

非セキュア ブートでエラーが発生すると、BootROM は AES ユニットへのアクセスを無効にし、PL をクリアして JTAG を有効にします。slcr.REBOOT_STATUS レジスタを読み出すことでブート エラーの原因を特定できます。

エラー コード番号

表 6-20 に示すエラー コードは、Production 仕様デバイスの動作について説明しています。プリプロダクション デバイスに関するエラー コード番号およびエラー通知方法については、AR# 55082 を参照してください。これ以外のエラー コード番号を BootROM が生成する場合がありますが、非常にまれです。Production 仕様デバイスで表 6-20 以外のエラー コード、またはプリプロダクション デバイスで AR# 55082 以外のエラー コードが生成された場合は、ザイリンクスまでご連絡ください。

ロックダウンの種類

[ロックダウンの種類] 列は、BootROM の実行を開始したリセットの種類に基づく情報を示しています。

- POR (P)
- POR 以外のリセット (NP)

表 6-20 に示すロックダウンの種類には、次の注記があります。

- **非セキュア:** 非セキュアなロックダウンが生じる (JTAG でシステムへアクセス可能)。
- **ヘッダー :** ロックダウンの種類は、ヘッダーの Encryption Status パラメーターで定義される。
- **セキュア:** 常にセキュアなロックダウンが生じる (システムへのアクセスは不可)。
- **以前のモード:** POR 以外のリセット後にのみ適用される。以前のブート モードがセキュアであった場合、この後に続くロックダウンはセキュアとなる。以前のブート モードが非セキュアであった場合、この後に続くロックダウンは非セキュアとなる。

表 6-20 : BootROM エラー コード

エラー コード	ロックダウンの種類(1)	説明	ソリューション
0x0002	P: 非セキュア NP: 非セキュア	システムが、JTAG モードを使用してブートされますした。	• JTAG を介して DAP および TAP コントローラーへアクセスします。
0x2000	P: 非セキュア NP: 以前のモード	Quad-SPI ブート モードです。BootROM が x1 モードを使用して x8 パラレル デバイス コンフィギュレーションの検出を実行しましたが、x8 モードを使用する予想ヘッダー パラメーターの読み出しができませんでした。 BootROM は x8 モードを使用してヘッダー検索を継続しましたが、イメージ検索範囲内でヘッダー検索機能を使用して Width Detection のワードを見つけることができませんでした。	• Quad-SPI デバイスが QSPI MIO ピンへ正常に接続されているかを確認してください。 • Width Detection のワードがデータ パターン 0xAA995566 と同じ設定であり、Image Identification のワードに 0x584C4E58、「XLNX」が含まれていることを確認してください。ページ サイズがターゲット SPI フラッシュに対して適切な値であることを確認してください。
0x2001	P: 非セキュア NP: 以前のモード	NAND ブート モードです。BootROM が、そのデバイスの ECC モードを決定できませんでした。	• NAND デバイスがベンダー認定リストに入っているかを確認してください (ザイリンクス AR# 50991 参照)。
0x200A	P: 非セキュア NP: 以前のモード	SD カード ブートです。BootROM が SD カードのルート ディレクトリでブート イメージを検出できませんでした。このブート モードでは、シングル ブート イメージのみサポートされています。 SD カードが FSBL/ユーザー コードでアクセスされた場合、SD カードをリセットせずにシステム リセットを実行すると、SD カードは 4 バイト アドレッシング モードのままとなります。	• SD カードのルート ディレクトリの BOOT.BIN に有効な BootROM ヘッダーがあることを確認してください。 • SD インターフェイスが安全に動作していることを確認してください (たとえば、XMD またはその他のデバッグ ツールを使用して SD へアクセスする)。 • SD カードが 3 バイト アドレッシング モードであることを確認してください。 • モード ピンの設定を確認してください。

表 6-20 : BootROM エラー コード (続き)

エラー コード	ロックダウンの種類[1]	説明	ソリューション
0x200B	P: 非セキュア NP: 以前のモード	NOR ブート モードです。BootROM は、検索機能を実行しても NOR デバイスに有効なブート イメージを検出できませんでした。	• 検索範囲内に有効な BootROM ヘッダーがあることを確認してください (「BootROM ヘッダーの検索」および「マルチブート」参照)。
0x200C	P: 非セキュア NP: 以前のモード	Quad-SPI ブート モードです。BootROM は、イメージ検索の範囲内で有効なヘッダーを検出できませんでした。	• デバイスのブート パーティション アドレス検索空間内に有効なイメージが書き込まれていることを確認してください (「BootROM ヘッダーの検索」および「マルチブート」参照)。
0x200D	P: 非セキュア NP: 以前のモード	NAND ブート モードです。BootROM は、イメージ検索の範囲内で有効なヘッダーを検出できませんでした。	• デバイスのブート パーティション アドレス検索空間内に有効なイメージが書き込まれていることを確認してください (「BootROM ヘッダーの検索」および「マルチブート」参照)。
0x200E	P: ヘッダー NP: 以前のモード	BootROM ヘッダーの Register Initialization フィールドのアドレスがアクセス可能な範囲ではありません。	• ブート モードに基づいて、すべてのアドレスが範囲内にあることを確認してください (Register Initialization のアドレス範囲表参照)。
0x200F	P: セキュア NP: セキュア	セキュア ブート モードです。Start of Execution のワードが 0 でありません。	• セキュア モードの場合 (OCM からブート)、Start of Execution ワードは必ず 0 になる必要があります。
0x2011	P: ヘッダー NP: 以前のモード	NAND ブート モードです。Length of Image パラメーターが 0 です。NAND ブート モードは execute-in-place 機能をサポートしていません。	• Length of Image パラメーターをブート イメージの長さに設定してください。有効な OCM メモリ (192KB) 内に収める必要があります。
0x2012	P: ヘッダー NP: 以前のモード	SD カード ブートです。Length of Image パラメーターが 0 です。SD カード ブート モードは execute-in-place 機能をサポートしていません。	• Length of Image パラメーターをブート イメージの長さに設定してください。有効な OCM メモリ (192KB) 内に収める必要があります。
0x2019	P: セキュア NP: セキュア	暗号化と eFUSE の組み合わせが有効ではありません (表 6-7 参照)。	• Encryption Status パラメーターと eFUSE のステートに矛盾がないことを確認してください。
0x201A	P: セキュア NP: セキュア	セキュリティ違反が検出されました。システムが POR を使用せずにセキュア動作モードから非セキュア ブート モードへ遷移しようとしました。	• 以前にセキュア モードでシステムをブートした場合、非セキュア モードでブートするには POR をアサートしてください。
0x2023	P: 非セキュア NP: 以前のモード	Header Checksum ワードの値が算出されたヘッダーのチェックサム値と一致しない、または BootROM ヘッダーの Image Identification ワードに 0x584C4E58、「XLNX」が含まれていません。	• Header Checksum の値が正しいことを確認してください。 • Image Identification ワードに 0x584C4E58 が含まれていることを確認してください。 • JTAG ブート モードを使用してブート デバイスが安全にアクセス可能であることを確認してください。
0x2024	P: ヘッダー NP: 以前のモード	BootROM ヘッダーの Image Identification ワードに 0x584C4E58、「XLNX」が含まれていません。	• Image Identification ワードに 0x584C4E58 が含まれていることを確認してください。 • JTAG ブート モードを使用してブート デバイスが安全にアクセス可能であることを確認してください。

表 6-20 : BootROM エラー コード (続き)

エラー コード	ロックダウンの種類[1]	説明	ソリューション
0x2100	P: 非セキュア NP: 以前のモード	BootROM ヘッダーの Image Identification ワードに 0x584C4E58、「XLNX」が含まれていません。	• Image Identification ワードに 0x584C4E58 が含まれていることを確認してください。 • ブート デバイスが安全にアクセス可能であることを確認してください。必要な場合は JTAG モードでブートしてテストしてください。
0x2101	P: 非セキュア NP: 以前のモード	BootROM ヘッダーのチェックサム エラーです。	• Header Checksum の値が正しいことを確認してください。 • JTAG ブート モードを使用してブート デバイスが安全にアクセス可能であることを確認してください。
0x2102	P: 非セキュア NP: 以前のモード	Source Offset ワードのアドレス値が、イメージが実際に配置されている場所ではなく、BootROM ヘッダー内の別の場所を指しています。	• Source Offset ワードのアドレス値を確認してください。
0x2103	P: 非セキュア NP: 以前のモード	Source Offset ワードのアドレス値が 64 バイト境界に揃っていません。	• Source Offset ワードのアドレスを 64 バイト境界に揃えてください。
0x2106	P: 非セキュア NP: 以前のモード	非セキュアで、OCM から実行しています。最初の FSBL/ユーザー コードの Length of Image パラメーターが OCM の 192KB の制限を超えています。	• OCM にロードする最初の FSBL/ユーザー コードのサイズを削減してください。
0x2108	P: 非セキュア NP: 以前のモード	非セキュアで、OCM から実行しています。Start of Execution パラメーターの値が 192KB (0x03 0000) より大きくなっています。	• Start of Execution の値を OCM 内にしてください。
0x2109	P: 非セキュア NP: 以前のモード	Reserved パラメーター (0x038) が 0 に設定されていません。	• 0x038 の Reserved パラメーターを 0 に設定してください。
0x210A	P: 非セキュア NP: 以前のモード	セキュア ブート モード時に適用されるエラー コードです。ヘッダーの Length of Image ワードが 0 (execute-in-place) に設定されています。	• Execute-in-place はセキュア モードでサポートされていません。非セキュア モードを指定するか、復号化した後のイメージの長さと同じ値を Length of Image ワードに設定してください。
0x210B	P: セキュア NP: 以前のモード	セキュア ブート モードです。HMAC エラーが生じています。	• 暗号化と復号化のキーとキー ソースが同じであることを確認してください。
0x210D	P: ヘッダー NP: 以前のモード	このエラーは、イメージの長さが 0 ではなく、192KB より大きい場合に発生します。	• OCM にロードする最初の FSBL/ユーザー コードのサイズを削減してください。
0x210E	P: ヘッダー NP: 以前のモード	Length of Image パラメーターが execute-in-place ブートを示す 0 に設定されていますが、選択したブート モードでは execute-in-place がサポートされていません。	• ブート モードの設定を確認してください。 • NAND および SD カードのブートでは execute-in-place をサポートしていません。
0x210F	P: ヘッダー NP: 以前のモード	Register Initialization ワードを処理する前に BootROM ヘッダーのチェックサムがエラーを示しました。	• Header Checksum の値が正しいことを確認してください。 • JTAG ブート モードを使用してブート デバイスが安全にアクセス可能であることを確認してください。

表 6-20 : BootROM エラー コード (続き)

エラー コード	ロックダウンの種類[1]	説明	ソリューション
0x2110	P: ヘッダー NP: 以前のモード	BootROM ヘッダーの Image Identification ワードに 0x584C4E58、「XLNX」が含まれていません。	• Image Identification ワードに 0x584C4E58 が含まれていることを確認してください。 • JTAG ブート モードを使用してテスト ソフトウェアをダウンロードし、ブート デバイスが安全にアクセス可能であることを確認してください。
0x2111	P: ヘッダー NP: 以前のモード	BootROM の Register Initialization にある、1 つ以上のアドレス/書き込みデータ ペアに有効範囲外のアドレスがあります。	• Register Initialization のアドレスがテクニカル リファレンス マニュアル (TRM) の表 6-13 「Boot Image Address-Data Write Address Ranges」に定義されている範囲内であることを確認してください。
0x2200	P: セキュア NP: 以前のモード	セキュア ブート モードです。復号化した後のイメージ サイズが OCM メモリの 192KB の制限を超えています。	• OCM にロードする最初の FSBL/ユーザー コードのサイズを削減してください。

注記 :

1. リセットは、POR (P) と POR 以外のリセット (NP) の 2 種類あります。ロックダウンの種類に関する説明は、表の前にあるセクションを参照してください。

6.3.13 BootROM 実行後の状態

BootROM 実行後の PS の状態は、次の条件によって異なります。

- Decryption Status パラメーター
- ブート ストラップ モード ピン
- システム検出に基づく BootROM の動作

モード ピンは、BootROM 終了後に有効になる MIO ピン、および I/O 規格の設定に影響を与えます。また、モード設定はブート ペリフェラルの設定にも影響を与えます。たとえば、Quad-SPI をブート ソースに選択した場合、必要な MIO が有効になり、Quad-SPI コントローラーがフラッシュからの読み出しに必要な値で設定されます。各ブート ソース用に変更される値は、それぞれのブート デバイスのセクションで説明しています。

BootROM 実行後の APU および OCM の状態

BootROM 終了後の一般的なプロセッサの状態は次のとおりです。

- MMU、命令キャッシュ、データ キャッシュ、L2 キャッシュはすべて無効。
- 両方のプロセッサはいずれもスーパーバイザー状態。
- ROM コードはアクセス不可。
- 192KB OCM はアドレス 0x0000_0000 からアクセス可能、上位の 64KB OCM はアドレス 0xFFFF_0000 からアクセス可能。
- エラーが発生しない場合、CPU0 はステージ 1 ブート イメージへ分岐。
- アドレス 0xFFFF_FE00 ～ 0xFFFF_FFF0 のコードを実行中、CPU1 は WFE 状態を維持。

BootROM 実行中のメモリ マップ

図 6-11 に示すとおり、BootROM 実行中のシステム メモリ マップでは、メモリの下部に 192KB OCM が割り当てられ、上部に 64KB が割り当てられています。64KB メモリ ブロックは、BootROM が BootROM ヘッダーを格納したり、変数をプログラムするために使用します。BootROM 実行後、64KB OCM メモリ ブロックは解放されて FSBL で使用可能です。



図 6-11 : BootROM 実行中のシステム メモリ マップ

BootROM 実行後のセキュリティ

セキュア モードが有効な場合、BootROM 実行後に AES ユニットへアクセスできます。非セキュア モードの場合は、AES ユニットへアクセスできません。

セキュリティ確保のため、BootROM は動作を終了する前に DevC モジュールのいくつかのビットをロックします。表 6-21 に BootROM がロックするビットを示します。1 はロック状態を意味します。ロック ビットは、devcfg.CTRL レジスタのビットへの書き込みを無効にするために使用します。ロック ビットがセットされると、POR リセットでしかクリアできません。BootROM は、これらビットのいくつかをロックしてから PS 制御を FSPL/ユーザー コードに渡します。

表 6-21 : devcfg.LOCK レジスタ

ビット位置	ビット名	BootROM セキュア ブートのロック ステータス	BootROM 非セキュア ブートのロック ステータス
31:5	予約	~	~
4	AES_FUSE_LOCK	1	0
3	AES_EN_LOCK	0	1
2	SEU_LOCK	0	0
1	SEC_LOCK	1	0
0	DBG_LOCK	0	0

BootROM 実行後のデバッグ

非セキュア ブート時にエラーが発生すると、BootROM は DAP コントローラーを使用して REBOOT_STATUS レジスタやその他のレジスタを読み出せるように JTAG アクセスを有効にします。JTAG が有効になり、DAP コントローラーが JTAG チェーンに含まれている場合は、XMD などのデバッグ ツールがプロセッサへフル アクセスできます。

セキュア モードでブート中にエラーが発生すると、BootROM は AES ユニットを無効にし、OCM と PL をクリアしてプロセッサを停止します。JTAG は有効にならないため、REBOOT_STATUS の値を読み出すことはできません。その代わりに、INIT_B ピンをトグルすることで 16 ビット エラー コードが示されます。

6.3.14 BootROM によって異なるレジスタ ー 例

表 6-22 に BootROM によって異なるレジスタの例を示します。表中に複数のレジスタ値が示されている場合は、値は別の要素に依存することを意味します。詳細は、注記およびテキスト説明を参照してください。これらは、BootROM が CPU 制御権を FSBL/ユーザー コードから移す際に確認された値です。

これらの値は、7z020 プロダクション デバイスを搭載した ZC702 ボートおよび 7z035/7z045 Production 仕様デバイスを搭載した ZC706 ボードで試験実行を行って取得されました。

表 6-22 : BootROM によって異なるレジスタ

アドレス	レジスタ名(1)	リセット値	JTAG ブート	Quad-SPI ブート	SD カード ブート
devcfg レジスタ					
0xF800_7000	CTRL	0x0C006000	0x4E00E07F	0x4C00E07F 0x4E80EE80	0x4E00E07F 0x4E80EE80
0xF800_7004	LOCK	0x00000000	0x0000001A	0x0000001A 0x00000012	0x0000001A 0x00000012
0xF800_7008	CFG	0x00000508	リセット値	リセット値	リセット値
0xF800_700C	INT_STS	0x00000000	0xF8020006 0xA802000A 0xA802000B	0xA803000A 0xA803100A 0xA883100A	0xA802000A 0xA803000A
0xF800_7014	STATUS	0x40000820	0x40000F30 0x40000A30	0x40000A30	0x40000A30
0xF800_7028	ROM_SHADOW	0x00000000	0xFFFFFFFF		
0xF800_7034	UNLOCK	0x00000000	0x757BDF0D	0x757BDF0D	0x757BDF0D
0xF800_7080	MCTRL	x	0x10800000 0x30800100	0x30800100	0x30800100
l2cache レジスタ					
0xF8F0_2104	reg1_aux_control	0x02050000	0x02060000		
0xF8F0_2F40	reg15_debug_ctrl	0x00000000	0x00000004	0x00000004 0x00000000	0x00000004 0x00000000
mpcore レジスタ					
0xF8F0_0040	Filtering_Start_Addr	0x00100000	リセット値	リセット値	リセット値
0xF8F0_0044	Filtering_End_Addr	0x00000000	0xFFE00000	0xFFE00000	0xFFE00000
0xF8F0_0108	ICCBPR	0x00000002	リセット値		
0xF8F0_0200	Global_Timer_Counter_0	0x00000000	値はレジスタを読み出すタイミングによって異なる。		
0xF8F0_0204	Global_Timer_Counter_1	0x00000000	値はレジスタを読み出すタイミングによって異なる。		

表 6-22 : BootROM によって異なるレジスタ (続き)

アドレス	レジスタ名(1)	リセット値	JTAG ブート	Quad-SPI ブート	SD カード ブート
0xF8F0_0208	Global_Timer_Control	0x00000000	0x00000001		0x00000001
slcr レジスタ					
0xF800_0258	REBOOT_STATUS(2)	0x00400000	0x00400002	0x00400000 0x00600000	0x00400000 0x00600000
0xF800_0910	OCM_CFG	0x00000000	0x00000018	0x00000018	0x00000018
0xF800_0A1C	予約	0x00010101	0x00010101	0x00020202	0x00020202
0xF800_0B04	GIOB_CFG_CMOS18	0x00000000	0x0C301166	0x0C301166	0x0C301166
0xF800_0B08	GIOB_CFG_CMOS25	0x00000000	0x0C301100	0x0C301100	0x0C301100
0xF800_0B0C	GIOB_CFG_CMOS33	0x00000000	0x0C301166	0x0C301166	0x0C301166
0xF800_0B14	GIOB_CFG_HSTL	0x00000000	0x0C750077	0x0C750077	0x0C750077
0xF800_0B70	DDRIOB_DCI_CTRL	0x00000020	リセット値	0x00000823	0x00000823
uart1 レジスタ					
0xE000_1000	Control_reg0	0x00000128	0x00000114	0x00000114	0x00000114
0xE000_1004	mode_reg0	0x00000000	0x00000020	0x00000020	0x00000020
0xE000_1014	Chnl_int_sts_reg0	0x00000200	リセット値	0x00000E10	0x00000E10
0xE000_1018	Baud_rate_gen_reg0	0x0000028B	リセット値	0x0000003E	0x0000003E
0xE000_1028	Modem_sts_reg0	x	0x000000FB	0x000000FB	0x000000FB
0xE000_102C	Channel_sts_reg0	0x00000000	リセット値	0x00006812	0x00006812
0xE000_1034	Baud_rate_divider	0x0000000F	リセット値	0x00000006	0x00000006

注記 :

1. 表中の一部のレジスタ名は省略形で表しています。
2. REBOOT_STATUS レジスタでは、4 は POR を意味し、6 は SRST (POR 以外の) リセットを意味しています。

6.4 デバイス ブートおよび PL コンフィギュレーション

Zynq デバイスは複合システムであり、PS ブート プロセスで厳しく制御 (セキュア) することも、開放的な環境や開発環境でオープンにアクセスを許可することもできます。PS 中心の制御を行う Zynq デバイスは、POR 後から BootROM ヘッダーの Encryption Status パラメーターが読み出されるまで、あるいは JTAG ブート モードが検出されるまでの間セキュアな環境が維持されることを前提としています。セキュリティの不一致が検出されると、BootROM はシステム ロックダウンを実行します。

基本的なブート シーケンス

ブート シーケンスには多くの種類があります。一般的なシーケンスは、POR または POR 以外によるシステム リセットの後、BootROM が実行を開始してシステムのコンフィギュレーションと制御を行います。POR リセット後、いくつかのハードウェア動作を実行してから BootROM が実行されます。これらのハードウェア動作は、141 ページの図 6-1 で説明します。BootROM の実行が完了すると FSBL/ユーザー コードに PS の制御が移り、PL を含むデバイスのコンフィギュレーションを引き続き実行します。

1. **電源投入およびリセット動作。**「6.2 デバイスのスタートアップ」を参照。
2. **BootROM の実行。**「6.3.3 BootROM の性能」を参照。

3. **FSBL/ユーザー コードによる PS コンフィギュレーション。**FSBL/ユーザー コードの作成の詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。
4. **FSBL/ユーザー コードによる PL 初期化およびコンフィギュレーション。**図 6-12 に制御の方法を示します。FSBL/ユーザー コードの作成の詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

開発環境 (非セキュア) では、ユーザーは PL 内のザイリンクス TAP コントローラーおよび PS 内の Arm DAP コントローラーにアクセスできます。このセクションでは、主に PS ソフトウェアから見たブート プロセスについて説明します。JTAG を使用した PL コンフィギュレーションについてのセクションもあります。

サブセクション

このセクションは次のサブセクションで構成されており、さまざまなデバイス コンフィギュレーションについて説明しています。

- 6.4.1 PS ソフトウェアによる PL 制御
- 6.4.2 ブート シーケンスの例
- 6.4.3 PL への PCAP ブリッジ
- 6.4.4 PCAP データパス コンフィギュレーション
- 6.4.5 ユーザー JTAG による PL 制御

6.4.1 PS ソフトウェアによる PL 制御

PL は、PS ソフトウェアが PCAP ブリッジを介して制御するか (図 6-12)、外部ピンおよび PL に関連する JTAG インターフェイスを使用して制御します (206 ページの図 6-20)。



図 6-12 : PL 初期化およびコンフィギュレーションに使用する PCAP パス

PS ソフトウェアによる PL 初期化

devcfg.CTRL [PCFG_PROG_B] ビットを使用し、随時 PL にグローバル リセットを発行できます。このビットが Low に設定されると PL は初期化プロセスを開始し、ハードウェアによって High にセットされるまで devcfg.STATUS [PCFG_INIT] が Low のまま保持されます。PL を初期化するためのプログラミング シーケンスは、次の手順で構成されます。

1. [PCFG_PROG_B] 信号を High にする。
2. [PCFG_PROG_B] 信号を Low にする。
3. [PCAP_INIT] ステータスがリセットされているかポーリングする。
4. [PCFG_PROG_B] 信号を High にする。
5. [PCAP_INIT] ステータスがセットされているかポーリングする。

PS ソフトウェアによる PL コンフィギュレーション

PL コンフィギュレーションおよびリコンフィギュレーションのサポートは、ソフトウェアによるステートの把握を簡略化した例で説明しています。このシーケンスは、PL が初期化されておらずシステム ステートが未知であることを前提としています。ユーザーはこれらの手順を元に手を加えることができます。

PL をコンフィギュレーションするには、インターフェイスを有効にして PCAP プログラミング パスを選択します。割り込みをクリアし、PL を初期化し、内部 DevC ループバック機能を無効にします。新しいビットストリームは DevC の DMA ユニットを使用して PL に転送されます。PL をコンフィギュレーションまたはリコンフィギュレーションする場合は、PS と PL の両方に電源を供給する必要があります。

6.4.2 ブート シーケンスの例

PS および PL のブート プロセスには多くの変数があります。ブート シーケンス全体には、PS および PL ハードウェアの動作、BootROM 実行、FSBL/ユーザー コード実行、およびオペレーティング システム ソフトウェアの開始が含まれます。

セキュア環境を検討している場合は、参考になる文書がいくつかあります。下位レベルに関しては、この章および第 32 章「デバイスのセキュア ブート」を参照してください。FSBL やオペレーティング システムへのシステム制御権の移行については、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

ブート時間が最も短いのは PS のみの非セキュア モードです。時間の制約が非常に厳しいアプリケーションでは、時間を短縮する方法がいくつかあります。時間の制約が非常に厳しいアプリケーションでは、ブート デバイスの帯域幅、復号化、電源立ち上がり時間、および ROM コード CRC チェックの時間が特に問題になります。

重要 : 各ブート プロセスが完了するまでの時間は、これらすべての変数が関係するため計算で求めるのは困難です。個々に示した値は参考値であり、唯一の正解というわけではありません。不明な点については、担当のザイリンクス FAE セールス エンジニアまたは販売代理店にお問い合わせください。

PS ソフトウェア (BootROM または FSBL/ユーザー コード) によって制御されるブート シーケンスにはいくつかの種類があります。このセクションでは、まずこれらの定義から示します。

シーケンス例

- シーケンス 1: PS の非セキュア起動 (PL への電源供給なし)
- シーケンス 2: PS の起動と PL のコンフィギュレーション
- シーケンス 3: FSBL/ユーザー コードによる PL 起動

PS の非セキュア起動の例

PS と PL は、セキュア/非セキュア モードで同時に起動できます。図 6-12 に PS と PL の同時起動を示しています。電源、リセット、クロックの相互作用の詳細、およびタイミング例については 153 ページの図 6-4 も参照してください。ここでは、JTAG ではなくフラッシュ デバイスを使用した PS の非セキュア起動について、最小限のリソースを使用した簡単な例を紹介します。図 6-14 に例を示します。この後のシステム動作で PL が必要になった場合の PL 起動については、「FSBL/ユーザー コードによる PL 起動の例」で説明します。



1) **PLL のロック時間。**PLL のロック時間は「6.3.3 BootROM の性能」で説明しています。
2) **BootROM の実行。**この時間はフラッシュ デバイス インターフェイスの帯域幅によって大きく変わります。BootROM の実行については、「6.3.3 BootROM の性能」を参照してください。
3) **FSBL/ユーザー コードの実行。**FSBL/ユーザー コードの実行時間は UG585 では扱いません。『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

図 6-14 : PS の非セキュア起動の例

PL コンフィギュレーションを伴う PS 起動の例

PS と PL は、セキュア/非セキュア モードで同時に起動できます。図 6-15 に PS と PL の同時起動を示しています。電源、リセット、およびクロックの相互関係およびタイミングの例を示す 153 ページの図 6-4 も参照してください。

この例では、起動プロセスはフラッシュ メモリ デバイスからブートします。BootROM はセキュア モード (暗号化したイメージを使用) と非セキュア ブート モード (暗号化なし) の両方をサポートしています。この起動シーケンスについては、次の手順で説明します。PL を使用しない非セキュア ブートの例は図 6-14、PL を使用したセキュア ブート モードの例は図 6-15 に示しています。

1. 電源供給が安定し、PS_CLK が安定する。「6.2.3 クロックおよび PLL」を参照。
2. PS_POR_B リセット信号がディアサートする。**セキュア** ブートの場合、PL と PS に電源が投入され、自己初期化が実行される。
3. BootROM が CPU 0 上で実行する。
   a. slcr.BOOT_MODE レジスタを読み出してブート デバイスを決定する。
   b. BootROM ヘッダーを読み出し、暗号化ステータスとイメージのデスティネーションを決定する。
   c. **セキュア**: PL に電源が供給されていることを確認してから FSBL/ユーザー コードの復号化を開始する。
4. BootROM は CPU が FSBL/ユーザー コードを実行できるように準備する。
   a. **非セキュア**: BootROM は FSBL/ユーザー コードを OCM へロードする (または Quad-SPI および NOR デバイスで execute-in-place の準備をする)。
   b. **セキュア**: BootROM は、DevC DMA コントローラーをプログラムして暗号化された FSBL/ユーザー コードを RXFIFO へ転送し、その後 PL 内の AES および HMAC モジュールに送る。復号化されたイメージは、TXFIFO 内に格納され、DMA コントローラーによって OCM メモリに書き込まれる。
5. BootROM が無効になり、CPU の制御は FSBL/ユーザー コードへ移行する。
   a. **非セキュア**: コードは OCM メモリから実行、またはブート デバイスから直接実行される。
   b. **セキュア**: コードは OCM メモリから実行される。
6. FSBL/ユーザー コードが PL ビットストリームをロードする。(オプション)
   a. **非セキュア**: コードは PCAP コントローラーを使用してビットストリームをロードする。
   b. **セキュア**: コードは PCAP インターフェイスを介して暗号化されたビットストリームを AES/HMAC モジュールへロードする。



1) **PL T_{POR} および PLL のロック時間。**T_{POR} の長さは電源の電圧立ち上がり時間によって変わります。この値はデータシートで定義されています。PL の電源がすでに投入されている場合、T_{POR} = 0 です。PLL のロック時間はデータシートに T_{LOCK_PSPLL} パラメーターとして記載されています。PLL がロックしてから BootROM が実行を開始します。
2) **PL 初期化時間。**非常に短時間で完了します。この時間の長さは PL のサイズによって変わります。
3) **BootROM による FSLB/ユーザー コードの復号化。**BootROM は暗号化されたブート イメージを OCM メモリにコピーします。DevC DMA コントローラーはこのイメージを RXFIFO に読み込み、AES または HMAC ユニット経由で送信し、イメージを OCM メモリに書き戻します。この時間の長さは、フラッシュ デバイス インターフェイスのタイプ、PS_CLK 周波数、およびイメージ サイズなど多くの要因によって変わります。この時間の長さの範囲は、167 ページの表 6-8 から取得します。
4) **FSBL/ユーザー コードによる PL コンフィギュレーション。**PS ソフトウェアは DMA をプログラムしてビットストリームを読み出し、オプションで復号化してから PL コンフィギュレーション モジュールへ転送します。この時間の長さは、フラッシュ デバイス インターフェイスのタイプ、PS_CLK 周波数、ビットストリーム サイズ、およびビットストリームが暗号化されているかどうかなど多くの要因によって変わります。
5) **PL の有効化。**PL コンフィギュレーションが完了したら [PCFG_DONE_INT] ビットがアサートされ、ユーザー コードによって電圧レベル シフターを有効にします。電源投入シーケンスの例は「2.4 PS–PL 間の電圧レベル シフターの有効/無効」に示しています。

図 6-15 : PL コンフィギュレーションを伴う PS 起動の例

FSBL/ユーザー コードによる PL 起動の例

デバイス ブート直後は、PL の初期化とコンフィギュレーションが行われていないことがあります。また、システム動作中に PL をシャットダウンすることもできます。この例は、FSBL/ユーザー コードの制御によって PL を最初からコンフィギュレーションする方法を示します。



1) **PL T_{POR} 時間。**T_{POR} の長さは電源の電圧立ち上がり時間によって変わります。PL 電圧立ち上がり時間と T_{POR} 時間の許容値はデータシートに記載されています。PL の電源がすでに投入されている場合、T_{POR} = 0 です。
2) **PL 初期化時間。**PL の初期化時間です。
3) **PCAP の有効化。**PCAP 制御については、「6.4.3 PL への PCAP ブリッジ」で説明しています。
4) **PL コンフィギュレーション。**PL ビットストリームのロード時間は多くの要因によって変わります。209 ページの表 6-25 を参照してください。
5) **PL の有効化。**[PCFG_DONE_INT] ビットを読み出して 1 の場合、PL はユーザー モードです。PL 有効化シーケンスの例は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」に示しています。

図 6-16 : FSBL/ユーザー コードによる PL 起動の例

例: PCAP ブリッジ経由での PL コンフィギュレーション

1. **PCAP ブリッジを有効にして、リコンフィギュレーション用の PCAP を選択する。**devcfg.CTRL [PCAP_MODE] および [PCAP_PR] ビットに 1 を書き込む。
2. **割り込みをクリアする。**devcfg.INT_STS レジスタにすべて 1 を書き込む。
3. **PL を初期化する** (以前のコンフィギュレーションを消去):
   a. devcfg.CTRL [PCFG_PROG_B] ビットに 1 を書き込む。
   b. [PCFG_PROG_B] ビットに 0 を書き込む。

c. devcfg.STATUS [PCFG_INIT] ビットが 0 になるまで待機する。

d. [PCFG_PROG_B] ビットに 1 を書き込む。

e. [PCAP_INIT] ビットが 1 になるまで待機する。

4. **コマンド キューに空きがあることを確認する。**devcfg.STATUS [DMA_CMD_Q_F] が 0 であることを確認する。PL が初期化状態の場合、この手順は不要です。
5. **PCAP ループバックを無効にする。**devcfg.MCTRL [INT_PCAP_LPBK] ビットに 0 を書き込む。
6. PCAP_2x クロック分周器をプログラムする。
   a. **セキュア モード:** devcfg.CTRL [QUARTER_PCAP_RATE_EN] ビットに 1 を書き込む。
   b. **非セキュア モード:** [QUARTER_PCAP_RATE_EN] ビットを 0 にクリアする。
7. devcfg DMA レジスタを使用して DMA 転送をキューに入れる:
   a. ソース アドレス: 新しい PL ビットストリームの位置
   b. デスティネーション アドレス: 0xFFFF_FFFF
   c. ソース長: 新しい PL ビットストリームに含まれる 32 ビット ワードの総数
   d. デスティネーション長: 新しい PL ビットストリームに含まれる 32 ビット ワードの総数。最後に devcfg.DMA_DEST_LEN レジスタに書き込むと、4 つのレジスタすべての値がコマンド キューに転送されます。
8. **DMA 転送が完了するまで待機する。**devcfg.INT_STS [DMA_DONE_INT] ビットが 1 になるまで待機する。
9. **エラー チェックを実行する。**devcfg.INI_STS レジスタの次のビットを問い合わせる: AXI_WERR_INT、AXI_RTO_INT、AXI_RERR_INT、RX_FIFO_OV_INT、DMA_CMD_ERR_INT、DMA_Q_OV_INT、P2D_LEN_ERR_INT、PCFG_HMAC_ERR_INT
10. **PL コンフィギュレーションが完了したことを確認する。**ポーリングにより [PCFG_DONE_INT] ビットが 1 であることを確認する。

devcfg.CTRL [PCFG_PROG_B] を使用して PL を消去した場合、PL のリコンフィギュレーション準備が整うと devcfg.INT_STS [PCFG_DONE_INT] ビットがセットされます。PROGRAM_B 信号ピンをアサートして PL を消去した場合、消去動作が完了すると DONE 信号がアサートされ、devcfg.INT_STS [D_P_DONE_INT] ビットがセットされます。

6.4.3 PL への PCAP ブリッジ

PCAP ブリッジ (AXI-PCAP ブリッジまたは PCAP インターフェイスとも呼ぶ) は、ビットストリームによる PL コンフィギュレーション、ブート イメージおよびビットストリームの復号化、ファイルの認証に使用できます。このブリッジには次の動作モードがあります。

- PCAP PL ビットストリーム コンフィギュレーション プログラミング (暗号化あり/なし)
- PCAP PL ビットストリーム リードバック
- PCAP データ ストリーム復号化/認証
- BootROM および FSBL によるブート イメージの DMA 転送用ループバック

このブリッジの DMA コントローラーは FIFO とメモリ デバイスの間でブート イメージを移動します。メモリ デバイスは通常、OCM メモリ、DDR メモリ、またはリニアにアドレス指定可能なフラッシュ デバイス (Quad-SPI または NOR) のいずれかです。DMA コントローラーはレジスタにプログラムされており、PS の割り込み信号を生成できます。また、PS AXI インターコネクト上でマスターとなります。ブリッジの FIFO は通常 PCAP コンフィギュレーション モジュールと接続してブート イメージおよびビットストリームを転送します。

注記 : DevC DMA コントローラーは、ブート動作に関連するタスク用に設計されています。一般的な DMA 転送の場合は、第 9 章「DMA コントローラー」で説明する DMA コントローラーを使用する必要があります。

このブリッジは、ブート イメージの同時 (双方向) および非同時 (一方向) ダウンロード/アップロードをサポートしています。PS AXI インターコネクトと PCAP インターフェイスの間には、データをバッファリングするための送信および受信 FIFO があります。PCAP データの場合、このブリッジは 32 ビット AXI フォーマットと 32 ビット PCAP プロトコル間でデータを双方向に変換します。

PCAP インターフェイスに送信される非セキュア ビットストリームおよびブート イメージは 1 PCAP クロック サイクルごとに送信できます。暗号化されたセキュア データは 4 PCAP クロック サイクルごとに PCAP インターフェイスに送信されます。

図 6-17 に PCAP ブリッジのアーキテクチャを示します。



図 6-17 : PCAP ブリッジのアーキテクチャ

PCAP ブリッジおよび PCAP コンフィギュレーション モジュールを含め、DevC モジュールを使用するには PL に電源を供給する必要があります。PCAP インターフェイスは、devcfg.CTRL [PCAP_MODE] および [PCAP_PR] ビットを 1 にセットして有効にします (147 ページの図 6-2 参照)。暗号化したビットストリームまたはブート イメージを送信する場合、devcfg.CTRL [QUARTER_PCAP_RATE_EN] ビットを 1 にセットして 32 ビット PCAP インターフェイスと 8 ビット AES/HMAC ユニット インターフェイスを整合させる必要があります。

DMA 転送を開始するには、4 つの DMA レジスタに次の順序で書き込みます。

1. ソース アドレス レジスタ devcfg.DMA_SRC_ADDR
2. デスティネーション アドレス レジスタ devcfg.DMA_DST_ADDR
3. ソース長レジスタ devcfg.DMA_SRC_LEN
4. デスティネーション長レジスタ devcfg.DMA_DEST_LEN (このレジスタへの書き込みにより DMA 転送が開始)

どのモードの場合も、誤って 4K バイト境界を越えないように DMA トランザクションを 64 バイト境界に揃える必要があります。DMA ステータスは、devcfg.INT_STS [DMA_DONE_INT] および [D_P_DONE_INT] ビットで追跡します。これらは割り込みまたはポーリングによって監視できます。

6.4.4 PCAP データパス コンフィギュレーション

PCAP ブリッジは、FSBL/ユーザー コード ソフトウェアが PL コンフィギュレーション モジュールおよび復号化ユニットへアクセスできるようにします。コンフィギュレーション モジュールは、ビットストリームを処理して PL 内の SRAM にロードします。復号化ユニットは、ビットストリームとコード ファイルを復号化します。ブリッジを使用するには、PL に電源を投入する必要があります。

PCAP ブリッジで使用される一般的なデータパスは 4 つあります。図 6-18 と図 6-19 にこれらのパスを示します。

- 非セキュア ビットストリーム (暗号化なし)
- セキュアなビットストリームおよびソフトウェア ブート イメージ (暗号化)
- PL ビットストリームのリードバック (PL から)
- ブート イメージ転送用ループバック

非セキュア PL ビットストリーム

通常、暗号化されないビットストリームは、DMA を介して DDR メモリから直接 PL コンフィギュレーション モジュールへ転送されます。AES および HMAC ユニットはバイパスします。このパスは、PL のコンフィギュレーションおよびリコンフィギュレーションに使用できます。

セキュアなビットストリームおよびソフトウェア ブート イメージ

暗号化されたビットストリームは、DMA を介して DDR メモリから PL の AES および HMAC ユニットへ転送されます。そして、AES/HMAC ユニットから復号化されたビットストリームが PL コンフィギュレーション モジュールへ直接転送されます。このパスは、PL のコンフィギュレーションおよびリコンフィギュレーションに使用できます。

PCAP インターフェイス ブリッジには、受信と送信用に独立したデータ パスと FIFO があります。このパスは、FSBL/ユーザー コードやオペレーティング システム コードで使用できます。

PCAP インターフェイスを経由して PL へブート イメージおよびビットストリームを転送するには、デスティネーション アドレスに `0xFFFF_FFFF` を指定する必要があります。同様に、PCAP インターフェイスを経由して PL からビットストリームを読み出すには、ソース アドレスに `0xFFFF_FFFF` を指定する必要があります。AES および HMAC ユニットは PL 内にあるため、暗号化された PS イメージも PCAP インターフェイスを使用して転送する必要があります。この場合、DMA ソース アドレスには外部メモリ インターフェイスを指定し、デスティネーション アドレスには OCM メモリを指定することもできます。

ステータス割り込みビット

PL コンフィギュレーションの転送が完了すると、DMA コントローラーは GIC 割り込みコントローラーに DevC 割り込みをトリガーできます。DMA トランザクションの AXI での転送が完了したとき (DMA_DONE_INT)、または AXI および PCAP の両方の転送が完了したとき (D_P_DONE_INT) に割り込みをトリガーできます。AXI インターコネクト完了割り込みを利用すると、DMA を制御しているソフトウェアは、複数の DMA コマンドを発行し、なおかつすべての PCAP トランザクションが完了するまで最後の転送割り込みの発生を遅らせることでスキャッター / ギャザー転送を実行できます。

ソースおよびデスティネーション アドレスの 2 つの LSB を `2'b01` に設定すると、転送全体の最後の DMA コマンドが DevC DMA モジュールに示されます。DMA コントローラーは、この情報を使用して DMA 完了割り込みを適切に設定します。最後の DMA コマンドの場合、AXI および PCAP インターフェイスの両方が完了すると DMA 完了割り込みがトリガーされます。その他すべての DMA コマンドの場合、AXI 転送が完了すると DMA 完了割り込みがトリガーされますが、PCAP 転送は継続している場合があります。最後の DMA 転送を除くすべてに対して AXI および PCAP 転送の重複が可能となるように、このように区別しています。



図 6-18 : 非セキュアおよびセキュア PL ビットストリーム パスの図

PL ビットストリームのリードバック

PCAP インターフェイスを使用すると、PL ビットストリームのリードバックが実行できます。リードバックの実行には、適切な PL リードバック コマンドを生成可能なソフトウェアを PS で実行する必要があります。PL コンフィギュレーションのリードバックを完了するには、2 回の DMA アクセスが必要です。最初のアクセスで PL コンフィギュレーション モジュールへリードバック コマンドを発行します。PL のビットストリームを PCAP から読み出すために 2 回目のアクセスが必要です。PL からリードバック可能なビットストリーム データの最も小さな単位は、32 ビット ワードが 101 個含まれる 1 つのコンフィギュレーション フレームです。次に、プログラム シーケンスの例を示します。図 6-19 に、このデータパスを示します。

例: PL ビットストリームのリードバック

この例は、PL ビットストリーム リードバック用の最初の DMA アクセスを示します。

1. DMA ソース アドレス - PL リードバック コマンド シーケンスの位置。
2. DMA デスティネーション アドレス - リードバック ビットストリームの格納先。ただし OCM メモリは容量が足りないため PL ビットストリーム リードバック全体を格納できません。
3. DMA ソース長 - PL リードバック コマンド シーケンスに含まれるコマンド数。
4. DMA デスティネーション長 - PL からの予想されるリードバックのワード数。

PL コンフィギュレーション モジュールへのアクセスには 4 つの制約があります。

1. コンフィギュレーション レジスタまたはビットストリームのリードバックは、devcfg.INT_STS [PCFG_DONE] ビットがアサートされるまで実行できません。
2. 1 回の PCAP リードバック アクセスは複数の DMA アクセスに分割できません。PL へ送信されるリードバック コマンドによって 505 ワードが要求される場合、DevC の DMA も 505 ワードを転送するようにセットアップする必要があります。このトランザクションを 2 回の DMA アクセスに分割すると、データ損失および予想外の DMA 動作が生じます。
3. PCAP の PL 側でデータ フロー制御が失われるため、DMA には PL のリードバックを処理するのに十分な帯域幅が必要です。PCAP RXFIFO のオーバーフローが原因で、データの損失および回復不能な DMA 動作が生じます。DevC DMA に適切な帯域幅を割り当てることができない場合、PCAP の速度を低減するか、またはリードバックをより小さなトランザクションに分割できます。
4. すべての DMA トランザクションは、誤って 4K バイト境界を越えないように 64 バイト境界に揃える必要があります。

PL ビットストリーム リードバックの詳細は、『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』(UG470) を参照してください。

ブート イメージ転送用ループバック

ブート イメージの転送には DMA コントローラーを使用します。devcfg.MCTRL [INT_PCAP_LPBK] ビットを 1 にセットするとループバックが有効になり、ブート イメージが RXFIFO に読み込まれ、TXFIFO から別のメモリ位置へ書き込まれます。DMA ソース アドレスにはリニアなアドレス空間を持つフラッシュ デバイスを指定でき、デスティネーション アドレスには OCM または DDR メモリを指定できます。ループバック データパスは PL に電源を投入しなくても使用できます。図 6-19 に、このデータパスを示します。

注記 : ループバック モードにおいて、読み出しより書き込みを優先するスレーブ ポート間でブート イメージを転送する際は注意が必要です。この場合、DevC DMA がハングします。



図 6-19 : PL ビットストリーム リードバックと PCAP ループバック

PL の初期化およびコンフィギュレーション レジスタ

devcfg レジスタ空間には、PS ソフトウェアが PL を初期化およびコンフィギュレーションするために使用できる制御ビットやステータス ビットがあります。表 6-23 にこれらの一覧を示します。

表 6-23 : PL の制御およびステータス レジスタ ビット

ビット フィールド	ビット	タイプ	説明
devcfg.CTRL			
[PCFG_PROG_B]	30	RW	**PL のリセットを制御します。**PROGRAM_B ピンを High-Low-High 駆動することと同じです。 0: PL はリセット状態を保持。1: PL はリセット状態から解放される。

表 6-23 : PL の制御およびステータス レジスタ ビット (続き)

ビット フィールド	ビット	タイプ	説明
[PCFG_POR_CNT_4K]	29	RW	**電源投入リセット タイマーのレートを選択します。**タイマーは PL の初期化中に使用されます。 0: 64K タイマーを使用。1: 4K タイマーを使用 (リセット ステージでより早い初期化を行う)。
devcfg.MCTRL			
[PCFG_POR_B]	8	RO	PL の電源オン/オフを示します。0: 電源オフ。1: 電源オン。
[INT_PCAP_LPBK]	4	RW	PCAP ループバック。0: 無効。1: 有効。
devcfg.STATUS			
[PCFG_INIT]	4	RO	PL の初期化完了を示します。 0: 初期化されていない。 1: ビットストリーム プログラミングの準備が整っている。 正エッジおよび負エッジのステータス割り込み: [PCFG_INIT_{PE,NE}_INT]。 devcfg.INT_MASK [M_PCFG_INIT_{PE,NE}_INT] を使用してマスク可能です。
devcfg.INT_STS			
[PSS_CFG_RESET_B_INT]	27	WTC	**PL のリセット割り込み (いずれかのエッジ) です。** devcfg.INT_MASK [M_PSS_CFG_RESET_B_INT] を使用してマスク可能です。
[PSS_CFG_RESET_B]	5	RO	**PL のリセット ステートを示します。** 0: リセット状態。1: リセット状態ではない。
[PCFG_POR_B_INT]	4	WTC	**PL の電力損失割り込みです。** devcfg.INT_MASK [M_PCFG_POR_B_INT] を使用してマスク可能です。
[PCFG_CFG_RST_INT]	3	WTC	**PL のコンフィギュレーション モジュール リセット レベル割り込みです。** devcfg.INT_MASK [M_PCFG_CFG_RST_INT] を使用してマスク可能です。
[PCFG_DONE_INT]	2	WTC	**PL のプログラミング完了を示します。** 0: PL のプログラミングは未完了。 1: ビットストリームのプログラミングが完了し、PL はユーザー モード。 devcfg.INT_MASK [M_PCFG_DONE_INT] を使用してマスク可能です。
[PCFG_INIT_PE_INT]	1	WTC	**INIT_B 信号の正エッジ検出割り込みです。** INIT_B 信号の正エッジが検出されるとトリガーされます。 devcfg.INT_MASK [M_PCFG_INIT_PE_INT] を使用してマスク可能です。
[PCFG_INIT_NE_INT]	0	WTC	**INIT_B 信号の負エッジ検出割り込みです。** INIT_B 信号の負エッジが検出されるとトリガーされます。 devcfg.INT_MASK [M_PCFG_INIT_NE_INT] を使用してマスク可能です。

6.4.5 ユーザー JTAG による PL 制御

PROGRAM_B 信号を High-Low-High の順にトグルすると、ユーザーによって PL を初期化できます。PL の初期化中、PL は INIT_B ピンをアサートします。初期化が完了すると、INIT_B オープン ドレイン ピンは High にフロートしたままとなります。

これで、ユーザーはザイリンクス TAP コントローラーにアクセスして PL のプログラミングを開始できます。図 6-20 に、制御およびステータス信号と TAP コントローラーの接続を示します。



図 6-20 : ユーザー JTAG を使用した PL の初期化およびコンフィギュレーション

PL のユーザー制御/ステータス信号

プッシュ ボタンを使用して PROGRAM_B 信号をアサートすると PL 初期化プロセスを開始できます。PL 初期化中は INIT_B 信号の赤色 LED が点灯します。この LED が消灯すると、TAP コントローラーを使用して PL をコンフィギュレーションできます。DONE 信号が High になると緑色 LED で通知されます。これは、PL のプログラミングが正常に完了したことを示します。PL の初期化信号ピンは PL の電圧ドメインに属します。

表 6-24 : PL 初期化信号

信号名	タイプ	説明	ボード接続
PROGRAM_B	アクティブ Low 入力	**PL のコンフィギュレーション ロジックをリセットします。**通常、ROGRAM_B 入力は外部手段によって Low にパルスされて PL をリセットし、PS ソフトウェアまたは JTAG TAP コントローラーが PL をビットストリームでプログラムできるようになります。PROGRAM_B が Low 駆動されると、PL の初期化シーケンスが開始し、それによって PL はプロセス中 INIT_B 信号を Low 駆動します。	4.7kΩ 以下の外部プルアップ抵抗を介して V_{CCO_0} に接続します。GND へのプッシュボタンを使用し、コンフィギュレーション リセットを生成します。
INIT_B	アクティブ Low のオープン ドレイン I/O	**PL の初期化アクティビティおよびコンフィギュレーション エラーを示します。**PL がコンフィギュレーション メモリを初期化 (消去) している間、または PL がコンフィギュレーション エラーを検出した場合、PL は INIT_B ピンを Low 駆動します。(1)	4.7kΩ 以下の外部プルアップ抵抗を介して V_{CCO_0} に接続し、Low から High へ確実に遷移するようにしてください。
DONE	アクティブ High のオープン ドレイン出力	**PL のコンフィギュレーションが完了したことを示します。**PL は、コンフィギュレーションが正常に完了するまで DONE 信号を Low 駆動します。	300Ω の外部プルアップ抵抗を介して V_{CCO_0} に接続します。

注記 :

1. FPGA とは異なり、PL のコンフィギュレーション シーケンスを遅延させるために、外部手段を使用して INIT_B を Low に保持できません。これは、PS ソフトウェアから見える devcfg.STATUS [PCFG_INIT] レジスタ ビットに指示されていないためです。

6.5 参照セクション

このセクションには、次の内容が含まれています。

- 6.5.1 PL コンフィギュレーションの注意事項
- 6.5.2 ブート時間に関するまとめ
- 6.5.3 レジスタの概要
- 6.5.4 PS バージョンとデバイス リビジョン

6.5.1 PL コンフィギュレーションの注意事項

マスター ブート モードの場合、PL は PCAP を使用して PS ソフトウェアによってコンフィギュレーションされます。ユーザーはいつでも自由に PL をコンフィギュレーションでき、PS ブート直後に FSBL/ユーザー コードを使用してコンフィギュレーション、またはブート後しばらくしてから PS メモリにロードされた別のイメージを使用してコンフィギュレーションできます。JTAG ブート モードの場合、PL は TAP コントローラーを使用してコンフィギュレーションされます。PL コンフィギュレーション パスは 147 ページの図 6-2 を参照してください。

PCAP/ICAP/JTAG/ユーザー アクセスの排他性

PL コンフィギュレーション モジュールに対する PCAP、ICAP、および JTAG インターフェイスの動作は相互排他的です。3 つの PL 制御パス、すなわち PCAP、JTAG および ICAP (147 ページの図 6-2 参照) を切り換える際は注意が必要です。インターフェイスを変更する前に、すべての未処理トランザクションが完了したことを確認する必要があります。

注記 : PS ソフトウェアを使用して PL をコンフィギュレーションする場合、ソフトウェアからは PL コンフィギュレーションを遅らせている外部デバイスが見えないためユーザーまたは外部ロジックから INIT_B をアサートしないでください。

セキュア モードの PL コンフィギュレーション

PL のセキュア コンフィギュレーションを実行するには、PS をセキュア ブートする必要があります。AES および HMAC ユニットは BootROM によってのみ有効にできます。セキュア ビットストリームのロード プロセスは、devcfg.CTRL [QUARTER_PCAP_RATE_EN] ビットを 1 に設定すること以外は非セキュア ビットストリームと同じです。AES ユニットは一度に 1 バイトしか復号化できないため、PCAP から PL へは 4 クロックごとに 32 ビット ワードしか送信できません。

PL ステートの決定

PL をコンフィギュレーションする場合は、PL に電源を供給して初期化を完了しておく必要があります。PL に電源を入れると PL は独立したパワーオン リセットを開始し、次に PL のコンフィギュレーション SRAM セルをすべてクリアする初期化を実行します。PL のパワーオン リセット ステータスは PS ソフトウェアから監視できます。

PL の電源ステータスは、devcfg.MCTRL [PCFG_POR_B] ビットで追跡されます。[PCFG_POR_B] ビットが 1 にセットされている場合は、PL に電源が供給されています。PL の電源ステータスは devcfg.INT_STS [PCFG_POR_B_INT] 割り込みでも追跡可能です。

PL のさらに詳しい電源ステータスを取得するには、devcfg.STATUS [PSS_CFG_RESET_B] ビットを読み出します。このビットが Low の場合、PL がリセット状態であることを示します。Low から High への遷移は、PL の初期化が開始されたことを示します。

PL 初期化時間の最適化

FSBL/ユーザー コードで devcfg.CTRL [PCFG_POR_CNT_4K] 制御ビットをセットすると、FSBL/ユーザー コードの実行開始後に発生した PL 電源投入シーケンスの初期化時間を短縮できます。この場合、FSBL/ユーザー コードが [PCFG_POR_CNT_4K] 制御ビットをセットして、セキュアまたは非セキュア モードで PL 電源投入シーケンスを開始します。この最適化は、FSBL/ユーザー コードで PL に電源を投入してコンフィギュレーションを実行する場合に役立ちます。この制御ビットは Register Initialization 書き込みではアクセスできず、すべてのシステム リセット (POR および POR 以外のリセット) でリセットされます。

この機能は 7 シリーズ FPGA で OVERRIDE ピンをアサートするのと同じで、オーバーライド機能とも呼ばれます。[PCFG_POR_CNT_4K] ビットの使用法の詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

PCAP クロッキング

PL コンフィギュレーション モジュールへのビットストリーム データパスは、PCAP_2x クロックを分周した PCAP クロックによって駆動されます。PCAP クロックの周波数範囲はデータシートに記載されています。100MHz の PCAP クロックを得るには、PCAP_2x クロックを 200MHz にプログラムします。

PCAP スループット

非セキュア モードでは、PCAP の転送レートは約 145MB/s です。PL コンフィギュレーション モジュールは 1 PCAP クロックにつき 32 ビットのデータを受信できますが、全体的なスループットは PS AXI インターコネクトによって制限されます。この概算値は、PCAP クロックが 100MHz、APB バス クロックが 133MHz、PS AXI インターコネクトに対する最大読み出し発行数が 4、および DMA バースト長が 8 と仮定しています。

ブート イメージとビットストリームを OCM メモリから転送し、CPU クロック比 4:2:1 を使用して CPU_1x クロック レートを引き上げると、インターコネクトのスループットを約 20% 向上できます。クロック レートの許容値については、データシートを参照してください。

セキュア モードでは、AES ユニットは 1 PCAP クロックにつき 8 ビットしか受信できません。この 8 ビット データ幅と PCAP インターフェイスの 32 ビット データパスを整合させるため、ソフトウェアで devcfg.CTRL [QUARTER_PCAP_RATE_EN] ビットを 1 にセットする必要があります。この場合、PCAP インターフェイスが必要とするデータ レートは約 100MB/s で、通常は PS AXI インターコネクトによって維持されます。

6.5.2 ブート時間に関するまとめ

ブート時間は、ハードウェア動作、BootROM 実行による PS のコンフィギュレーションと FSBL/ユーザー コードのロード、PL の初期化とコンフィギュレーション、そして Linux またはその他のオペレーティング システムのロードおよびブートの時間で構成されます。このブート プロセスに影響する要因を、表 6-25 にまとめます。ブート時間に大きな影響を与える要因には次のものがあります。

- フラッシュ インターフェイスの帯域幅。これは、メモリ ベンダーの仕様、ボード パラメーター、および最適化したレジスタ値によって決まります。
- Zynq-7000 デバイスのバージョン (PL 初期化時間とビットストリームのロード時間が異なる)。
- ロードしたイメージのサイズ (Linux イメージのサイズなど)。

重要 : 各ブートおよびコンフィギュレーション プロセスが完了するまでの時間は、これらすべての変数が関係するため計算で求めるのは困難です。個々に示した値は参考値であり、唯一の正解というわけではありません。不明な点については、担当のザイリンクス FAE セールス エンジニアまたは販売代理店にお問い合わせください。

表 6-25 : ブートおよびコンフィギュレーション時間に影響する要因

機能領域	説明	ブート時間に関する注意事項
Zynq デバイス		
バージョン	どのデバイス バージョンも PS は共通で、PL の関係しないブート時間特性はすべて同じです。	初期化 (消去/クリア) およびコンフィギュレーション (ビットストリーム) の時間は PL サイズによって変わります。
セキュリティ		
暗号化	セキュア ブートには復号処理が必要です。ソフトウェアは PL 内の AES ユニットを使用します。	復号時間はブート イメージ/ビットストリームのサイズおよび PS_CLK 周波数によって大きく変わります。復号時間はブート デバイスの帯域幅の影響も受けます。(5)
HMAC 認証	認証は PL 内の HMAC ユニットで実行されます。	HMAC 認証時間は PS_CLK 周波数およびイメージ サイズによって変わります。
RSA 認証	BootROM によって実行されます。	RSA 認証時間は多くの要因によって変わります。(6)
フラッシュ デバイスの属性		
ブート デバイスのベンダーおよびモデル	フラッシュ メモリは、メーカーとモデルによって性能が異なります。	状況により異なります。(1)
ブート インターフェイス	ブート デバイス インターフェイスの性能は最も重要な要因です。	ブート デバイスの種類による性能の違いは、表 6-8 に例を示しています。
ブート インターフェイスの最適化	BootROM ヘッダーの Register Initialization パラメーターを使用します。	これにより、フラッシュ デバイスのすべてのフラッシュ アクセスの読み出し帯域幅が改善します。(2)
Execute-in-place	Quad-SPI および NOR のオプションです。	非セキュア モードでは、FSBL/ユーザー コードを OCM メモリにコピーせずそのまま CPU で実行できます。
PS ハードウェア要件		
PS 電圧立ち上がり	これは電源の性能を示す仕様値です。高速電源の電圧立ち上がり時間は 5 ～ 10ms です。	最小立ち上がり時間はデータシートに記載されています。
PS ハードウェアのブート	POR リセット後、ハードウェアはストラップピンをサンプリングし、一部のハードウェア ハウスキーピング処理を実行します。	10µs 未満です。
PS ハードウェアおよび BootROM オプション		
PS PLL のスタートアップおよびロック	POR の後、ハードウェアが PLL をプログラムし、その後で BootROM が実行を開始します。POR 以外のリセット後、BootROM は PLL を再プログラムし、PLL がロックするまで待機してから実行を継続します。	PLL のロック時間はデータシートに記載されています。DS187 または DS191 を参照してください。BOOT_MODE [4] ピンによって 3 つの PLL が有効になります。
128KB ROM の CRC チェック	BootROM が実行開始時にコードの完全性をセルフチェックできるようにする eFuse オプションです。	実行には約 26ms が必要です (PS_CLK 周波数 = 33MHz)。
PL ハードウェア機能		
PL 電圧立ち上がり	これは電源の性能を示す仕様値です。代表的なボードの電圧立ち上がり時間は 10ms です。	最小立ち上がり時間はデータシートに記載されています。

表 6-25 : ブートおよびコンフィギュレーション時間に影響する要因 (続き)

機能領域	説明	ブート時間に関する注意事項
PL 初期化	これは PS 電源投入シーケンスと並列に実行することも、FSBL/ユーザー コードによって開始することもできます。	PL 初期化前に FSBL/ユーザー コードが実行を開始している場合、この時間を短縮できます。(3)
PL T_{POR}	T_{POR} は、PL に電源を投入すると開始します。これには PL 電圧立ち上がり時間と PL 初期化 (消去/クリア) 時間が含まれます。	この時間は、PL 電源性能および PL のステータスによって変わります。T_{POR} の範囲はデータシートに記載されています。PL の電源がすでに投入されている場合、初期化時間だけで PL のプログラミングを開始できます。
PL コンフィギュレーション	PL の初期化後に FSBL/ユーザー コードによって実行されます。	この時間は多くの要因によって変わります。(4)
PL パーシャル コンフィギュレーション	これは一度に PL の一部のみをプログラムする特別なコンフィギュレーションです。時間の制約が非常に厳しいアプリケーションで使用します。	パーシャル コンフィギュレーション/リコンフィギュレーションの詳細は、担当のザイリンクス FAE セールス エンジニアまたは販売代理店にお問い合わせください。

注記 :

1. どのデバイス タイプおよびモデルを使用するかは、ブート モードにより異なります (たとえば Quad-SPI の場合、容量 ≤128Mb のフラッシュ デバイスではリニア アドレス モードを使用できるもの、またはそれより大容量なデバイスではマネージド モードを使用できるものを選ぶ必要があります)。
2. ブート インターフェイスの性能は、BootROM ヘッダーの Register Initialization 書き込みを使用して最適化できます。この方法は、非セキュア モードの方が最適化可能なレジスタが多いため効果的です (164 ページの表 6-7 参照)。ただしセキュア モードでもレジスタ初期化はある程度の効果があります。各ブート デバイスで利用可能な最適化方法は「6.3.3 BootROM の性能」に示しています。
3. PL 初期化前に FSBL/ユーザー コードが実行を開始している場合、PL 初期化時間を短縮できます。詳細は、「6.5.1 PL コンフィギュレーションの注意事項」の「PL 初期化時間の最適化」を参照してください。
4. PL コンフィギュレーション時間は、ビットストリームを暗号化しているかどうかによって最も大きく変わります。圧縮ビットストリームを使用すると PL コンフィギュレーション時間を短縮できますが、圧縮後のファイル サイズは予測できず、圧縮ファイルの伸長にかかる時間を計算で求めることもできません。
5. 復号化または HMAC 認証を実行するには、devcfg.CTRL [QUARTER_PCAP_RATE_EN] ビットを 1 にセットして PCAP コンフィギュレーション モジュールを PCAP クロック レートの 1/4 で動作させる必要があります。
6. RSA 認証時間は、ブート イメージおよびビットストリームの格納元と書き込み先、データ サイズ、および PS_CLK 周波数によって変わります。「6.3.3 BootROM の性能」の「RSA 認証時間」に示した例を参照してください。

6.5.3 レジスタの概要

表 6-26 にデバイス コンフィギュレーション レジスタの概要を示します。

表 6-26 : DevC およびブート レジスタ

機能	説明	ハードウェア レジスタ	種類
制御およびコンフィギュレーション	制御	devcfg.CTRL	読み出し/書き込み
	持続性ロック (リセットには POR が必要)	devcfg.LOCK	読み出し/持続性書き込み
	コンフィギュレーション	devcfg.CFG	読み出し/書き込み
DevC ステータス	割り込みステータス: PL 初期化、完了、DMA/AXI エラー	devcfg.INT_STS	読み出し + 制御/書き込み
	割り込みマスク	devcfg.INT_MASK	読み出し/書き込み
	ステータス: eFuse、初期化、ロックダウン、PS 制御、DevC DMA/FIFO	devcfg.STATUS	読み出し専用

表 6-26 : DevC およびブート レジスタ (続き)

機能	説明	ハードウェア レジスタ	種類
PCAPDMA	DMA ソース アドレス	devcfg.DMA_SRC_ADDR	読み出し/書き込み
	DMA デスティネーション アドレス	devcfg.DMA_DST_ADDR	読み出し/書き込み
	DMA ソース長	devcfg.DMA_SRC_LEN	読み出し/書き込み
	DMA デスティネーション長	devcfg.DMA_DEST_LEN	読み出し/書き込み
ブート	マルチブート オフセット	devcfg.MULTIBOOT_ADDR	読み出し/書き込み
	ソフトウェア ID レジスタ	devcfg.SW_ID	読み出し/書き込み
	各種制御	devcfg.MCTRL	読み出し/書き込み
	リセットの理由およびロックダウン エラー コード	slcr.REBOOT_STATUS	読み出し/書き込み
	ブートおよび PLL モード	slcr.BOOT_MODE	読み出し専用

6.5.4 PS バージョンとデバイス リビジョン

デバイスのバージョンおよびリビジョンは、読み出し専用レジスタにハード コードされています。各デバイスには、AR# 57038「Zynq-7000 SoC デバイス - シリコン バージョン レジスタ値」に示す slcr.PSS_IDCODE [DEVICE] および devcfg.MCTRL [PS_VERSION] レジスタ ビット フィールドがあります。

この『Zynq-7000 SoC テクニカル リファレンス マニュアル』では、Production 仕様のシリコン (v3.1) に関連する情報を提供しています。Production 仕様デバイスとプリプロダクション デバイスの相違点については、AR# 47916 「Zynq-7000 SoC デバイス - シリコン リビジョンの相違点」で説明しています。

XILINX

第 7 章

割り込み

7.1 環境

この章では、システム レベルの割り込み環境および割り込みコントローラーの機能について説明します (図 7-1 参照)。PS は Arm アーキテクチャに基づいており、2 つの Cortex-A9 プロセッサ (CPU) と GIC pl390 割り込みコントローラーを使用しています。割り込み構造は CPU と密接に関係しており、I/O ペリフェラル (IOP) とプログラマブル ロジック (PL) からの割り込みを受け入れます。この章では、次の項目について説明します。

- プライベート、共用、ソフトウェア割り込み
- GIC の機能
- 割り込みの優先付けと処理



図 7-1 : システム レベルのブロック図

7.1.1 プライベート、共用、ソフトウェア割り込み

各 CPU には複数のプライベート ペリフェラル割り込み (PPI) があり、バンク レジスタを使用したプライベート アクセスが可能です。PPI には、グローバル タイマー、プライベート ウォッチドッグ タイマー、プライベート タイマー、PL からの FIQ/IRQ が含まれます。ソフトウェア生成割り込み (SGI) は 2 つの CPU のいずれかまたは両方にルーティングされます。SGI は、汎用割り込みコントローラー (GIC) のレジスタへの書き込みによって生成されます。詳細は、「7.3 レジスタの概要」を参照してください。共有ペリフェラル割り込み (SPI) は PS および PL 内の各種 I/O およびメモリ コントローラーによって生成されます。これらは 2 つの CPU のいずれかまたは両方にルーティングされます。PS からの SPI 割り込みは PL にもルーティングされます。

7.1.2 汎用割り込みコントローラー (GIC)

汎用割り込みコントローラー (GIC) は PS および PL から CPU に送信される割り込みを集中的に管理するリソースです。GIC は割り込みソースの有効化/無効化、マスク、優先付けを行い、これらを選択した CPU (1 つまたは両方) に送信します。このとき、CPU インターフェイスが次の割り込みを受け取ることができるようにプログラムして送信が行われます。また、GIC はセキュリティ拡張機能をサポートしており、セキュリティ対応システムもインプリメントできます。

GIC は、Arm 汎用割り込みコントローラー アーキテクチャ バージョン 1.0 (GIC v1) (ベクターなし) に基づいています。

レジスタには CPU プライベート バスからアクセスできるため、インターコネクトによる一時的なブロックやその他のボトルネックがなく、高速な読み出し/書き込み応答が可能です。

割り込みディストリビューターはすべての割り込みソースを集約した後、最も優先度の高い割り込みを個々の CPU に送信します。複数の CPU をターゲットにした割り込みは、一度に 1 つの CPU のみが受け取るように GIC で調整します。割り込みソースはすべて一意の割り込み ID 番号で識別されます。すべての割り込みソースそれぞれに設定可能な優先度とターゲット CPU のリストがあります。

7.1.3 リセット、クロック

SLCR の A9_CPU_RST_CTRL レジスタの PERI_RST ビットに書き込むと、GIC はリセット サブシステムによってリセットされます。このリセット信号は、CPU プライベート タイマーとプライベート ウォッチドッグ タイマー (AWDT) もリセットします。リセット時に、保留中または処理中の割り込みはすべて無視されます。

GIC は CPU 周波数の 1/2 のクロック (CPU_3x2x) で動作します。

7.1.4 ブロック図

グレーで示したペリフェラル割り込みは、PS 内の I/O ペリフェラルや PL 内のロジックなどシステムのさまざまなサブシステムから生成されます。図 7-2 に割り込みソースを示します。



図 7-2 : 割り込みコントローラーのブロック図

7.1.5 CPU 割り込み信号のパススルー

PL からの IRQ/FIQ は、GIC を経由して PPI#4 および #1 として接続するか、パススルー マルチプレクサーを使用して GIC をバイパスできます (図 7-3 参照)。このロジックは両方の CPU でインスタンシエートされます。パススルー モードは、表 7-1 に従って mpcore.ICCICR レジスタによって有効化されます。



図 7-3 : 従来の IRQ/FIQ 割り込みパススルー マルチプレクサー

表 7-1 : パススルー モード

FIQEn (ICCICR[3])	SecureS (ICCICR[0])	SecureNS (ICCICR[1])	IRQ CPU x へ	FIQ CPU x へ
0	0	0	パス スルー	パス スルー
0	0	1	GIC によって駆動	パス スルー
0	1	0	GIC によって駆動	パス スルー
0	1	1	GIC によって駆動	パス スルー
1	0	0	パス スルー	パス スルー
1	0	1	GIC によって駆動	パス スルー
1	1	0	パス スルー	GIC によって駆動
1	1	1	GIC によって駆動	GIC によって駆動

7.2 機能の説明

7.2.1 ソフトウェア生成割り込み (SGI)

各 CPU はソフトウェア生成割り込み (SGI) を使用し、自身に対して、またはもう一方の CPU に対して、あるいは両方の CPU に対して割り込みを実行できます。ソフトウェア生成割り込みは 16 あります (表 7-2 参照)。SGI は、ICDSGIR レジスタに SGI 割り込み番号を書き込んで 1 つまたは複数のターゲット CPU を指定すると発生します。この書き込みは各自 CPU のプライベート バスを利用して実行されます。各 CPU は独自の SGI レジスタ セットを備えており、16 あるソフトウェア生成割り込みを 1 つ以上生成します。ICCIAR (割り込み肯定応答) レジスタを読み出すか、ICDICPR (割り込みクリア保留) レジスタの該当するビットに 1 を書き込むと割り込みはクリアされます。

SGI はすべてエッジでトリガーされます。SGI のトリガー方式 (エッジ/レベル) は固定されており変更できません。ICDICFR0 レジスタは、16 の SGI すべてのトリガー方式を指定することから読み出し専用です。

表 7-2 : ソフトウェア生成割り込み (SGI)

IRQ ID#	名前	SGI#	トリガー	説明
0	Software 0	0	立ち上がりエッジ	各 CPU 専用の 16 の割り込みソース セットは、最大 16 の共通割り込みデスティネーションに接続されます。この場合、各デスティネーションは 1 つ以上の CPU に指定できます。
1	Software 1	1	立ち上がりエッジ	
~	...	~	...	
15	Software 15	15	立ち上がりエッジ	

7.2.2 CPU プライベート ペリフェラル割り込み (PPI)

各 CPU は、プライベートな 5 つのペリフェラル割り込みに接続しています。表 7-3 に PPI の一覧を示します。

PPI のトリガー方式 (エッジ/レベル) は固定されており変更できません。したがって、ICDICFR1 レジスタは、5 つの PPI すべてのトリガー方式を指定するため、読み出し専用です。PL からの高速割り込み (FIQ) 信号および割り込み (IRQ) 信号は反転してから割り込みコントローラーに送信されます。そのため、これらの信号は PS-PL インターフェイスではアクティブ High ですが ICDICFR1 レジスタではアクティブ Low となります。

表 7-3 : プライベート ペリフェラル割り込み (PPI)

IRQ ID#	名前	PPI#	トリガー	説明
26:16	予約	~	~	予約
27	グローバル タイマー	0	立ち上がりエッジ	グローバル タイマー
28	nFIQ	1	アクティブ Low レベル (PS-PL インターフェイスではアクティブ High)	PL からの高速割り込み信号 CPU0: IRQF2P[18] CPU1: IRQF2P[19]
29	CPU プライベート タイマー	2	立ち上がりエッジ	CPU プライベート タイマーからの割り込み
30	AWDT{0, 1}	3	立ち上がりエッジ	各 CPU のプライベート ウォッチドッグ タイマー
31	nIRQ	4	アクティブ Low レベル (PS-PL インターフェイスではアクティブ High)	PL からの割り込み信号 CPU0: IRQF2P[16] CPU1: IRQF2P[17]

7.2.3 共有ペリフェラル割り込み (SPI)

各種モジュールからの約 60 の割り込みを CPU (1 つまたは両方) または PL にルーティングできます。割り込みコントローラーは、CPU に代わってこれら割り込みの優先付けと受信を行います。

IRQ #61 ～ #68 および #84 ～ #91 を除き、これらの割り込みはすべて、要求元ごとにトリガー方式 (エッジ/レベル) が固定されており変更できません。GIC は、これに対応するようにプログラムする必要があります。BootROM がこれらのレジスタをプログラムするわけではないため、SDK デバイス ドライバーはこれらのトリガー方式に対応するように GIC をプログラムする必要があります。

レベル トリガー方式の割り込みの場合、肯定応答済みの割り込みをクリアする割り込みハンドラーのメカニズムは、割り込みの要求元が提供する必要があります。この要件は、High レベル トリガー方式のすべての IRQF2P[n] (PL より) に適用されます。

立ち上がりエッジ トリガー方式の割り込みの場合、要求元は、GIC が検出できる十分な幅のパルスを供給する必要があります。その幅は、通常 CPU_2x3x の 2 周期です。この要件は、立ち上がりエッジ トリガー方式のすべての IRQF2P[n] (PL より) に適用されます。

ICDICFR2 ～ ICDICFR5 レジスタがすべての SPI の割り込み方式を設定します。各割り込みには 2 ビットのフィールドがあり、トリガー方式 (エッジ/レベル) と処理モデルを規定します。

表 7-4 に SPI 割り込みの一覧を示します。

表 7-4 : PS と PL の共有ペリフェラル割り込み (SPI)

ソース	割り込み名	IRQ ID#	ステータス ビット (mpcore レジスタ)	必要なトリガー	PS-PL 信号名	I/O
APU	CPU 1、0 (L2、TLB、BTAC)	33:32	spi_status_0[1:0]	立ち上がりエッジ	~	~
	L2 キャッシュ	34	spi_status_0[2]	High レベル	~	~
	OCM	35	spi_status_0[3]	High レベル	~	~
予約	~	36	spi_status_0[3]	~	~	~
PMU	PMU [1,0]	38、37	spi_status_0[6:5]	High レベル	~	~
XADC	XADC	39	spi_status_0[7]	High レベル	~	~
DevC	DevC	40	spi_status_0[8]	High レベル	~	~
SWDT	SWDT	41	spi_status_0[9]	立ち上がりエッジ	~	~
タイマー	TTC 0	44:42	spi_status_0[12:10]	High レベル	~	~
DMAC	DMAC アボート	45	spi_status_0[13]	High レベル	IRQP2F[28]	出力
	DMAC [3:0]	49:46	spi_status_0[17:14]	High レベル	IRQP2F[23:20]	出力
メモリ	SMC	50	spi_status_0[18]	High レベル	IRQP2F[19]	出力
	Quad SPI	51	spi_status_0[19]	High レベル	IRQP2F[18]	出力
予約	~	~	~	常に Low 駆動	IRQP2F[17]	出力
IOP	GPIO	52	spi_status_0[20]	High レベル	IRQP2F[16]	出力
	USB 0	53	spi_status_0[21]	High レベル	IRQP2F[15]	出力
	Ethernet 0	54	spi_status_0[22]	High レベル	IRQP2F[14]	出力
	Ethernet 0 ウェークアップ	55	spi_status_0[23]	立ち上がりエッジ	IRQP2F[13]	出力
	SDIO 0	56	spi_status_0[24]	High レベル	IRQP2F[12]	出力
	I2C 0	57	spi_status_0[25]	High レベル	IRQP2F[11]	出力
	SPI 0	58	spi_status_0[26]	High レベル	IRQP2F[10]	出力
	UART 0	59	spi_status_0[27]	High レベル	IRQP2F[9]	出力
	CAN 0	60	spi_status_0[28]	High レベル	IRQP2F[8]	出力
PL	PL [2:0]	63:61	spi_status_0[31:29]	立ち上がりエッジ/ High レベル	IRQF2P[2:0]	入力
	PL [7:3]	68:64	spi_status_1[4:0]	立ち上がりエッジ/ High レベル	IRQF2P[7:3]	入力
タイマー	TTC 1	71:69	spi_status_1[7:5]	High レベル	~	~
DMAC	DMAC[7:4]	75:72	spi_status_1[11:8]	High レベル	IRQP2F[27:24]	出力

表 7-4 : PS と PL の共有ペリフェラル割り込み (SPI) (続き)

ソース	割り込み名	IRQ ID#	ステータス ビット (mpcore レジスタ)	必要なトリガー	PS-PL 信号名	I/O
IOP	USB 1	76	spi_status_1[12]	High レベル	IRQP2F[7]	出力
	Ethernet 1	77	spi_status_1[13]	High レベル	IRQP2F[6]	出力
	Ethernet 1 ウェークアップ	78	spi_status_1[14]	立ち上がりエッジ	IRQP2F[5]	出力
	SDIO 1	79	spi_status_1[15]	High レベル	IRQP2F[4]	出力
	I2C 1	80	spi_status_1[16]	High レベル	IRQP2F[3]	出力
	SPI 1	81	spi_status_1[17]	High レベル	IRQP2F[2]	出力
	UART 1	82	spi_status_1[18]	High レベル	IRQP2F[1]	出力
	CAN 1	83	spi_status_1[19]	High レベル	IRQP2F[0]	出力
PL	PL [15:8]	91:84	spi_status_1[27:20]	立ち上がりエッジ/ High レベル	IRQF2P[15:8]	入力
SCU	パリティ	92	spi_status_1[28]	立ち上がりエッジ	~	~
予約	~	95:93	spi_status_1[31:29]	~	~	~

7.2.4 割り込みトリガー、ターゲットおよび処理

「7.2 機能の説明」で説明したとおり、GIC に対する割り込みには、SPI、PPI および SGI の 3 つの種類があります。一般に、割り込み信号にはトリガー方式の設定が含まれており、2 つある CPU のうちの 1 つまたは両方で割り込みが処理されるのか、どの CPU (0、1 つ、または 2 つ) をターゲットにしているのかが設定されています。ただし、多くの割り込み信号の機能の設定は固定されていますが、部分的にプログラム可能な設定もあります。

割り込みのトリガー方式、処理方法、およびターゲットを設定する次の制御レジスタ セットがあります。

- mpcore.ICDICFR[5:0] レジスタ: トリガー方式および処理方法を設定します。詳細は、図 7-4 を参照してください。
- mpcore.ICDIPTR[23:0] レジスタ: ターゲットとなる CPU を設定します。詳細は、図 7-5 を参照してください。

共有ペリフェラル割り込み (SPI)

SPI 割り込みは、CPU を数に関係なく (0、1 つ、または 2 つ) ターゲットにできますが、1 つの CPU でしか処理されません。2 つの CPU が割り込みのターゲットに指定され、同時に GIC に対して応答する場合、MPcore は 1 つの CPU のみでアクティブな割り込み ID# が読み出されるようにします。もう一方の CPU は無関係な ID# 1023 割り込みや次に控えている割り込みをタイミングに応じて受信します。これにより、割り込みサービス ルーチンの中でロックの必要性がなくなります。ICDIPTR [23:8] レジスタでターゲットとなる CPU を決定します。各 SPI 割り込みのトリガー方式は、表 7-4:「PS と PL の共有ペリフェラル割り込み (SPI)」を参照してこの内容と一致するようにプログラムする必要があります。トリガー方式のプログラムには、ICDICFR [5:2] レジスタを使用します。

プライベート ペリフェラル割り込み (PPI)

各 CPU には独自の独立した PPI 割り込みがあり、これらの機能は固定されています。つまり、トリガー方式、処理方法、およびターゲットをプログラムすることはできません。各 PPI 割り込みはターゲットとなっている CPU に対してのみ送信され、その CPU しかこの割り込みを処理することができません。ICDICFR [1] レジスタは読み出し専用で、ICDIPTR [5:2] は原則的に予約されています。

ソフトウェア生成割り込み (SGI)

常にエッジでトリガーされる SGI 割り込みは、ソフトウェアが割り込み番号を ICDSGIR レジスタに書き込むことで生成されます。ICDIPTR [23:8] で定義されたターゲットの CPU がいずれもこの割り込みを処理してクリアする必要があります。詳細は、図 7-4 および図 7-5 を参照してください。



図 7-4 : トリガー方式および処理方法を指定する割り込み ICDICFR レジスタ



図 7-5 : ターゲット CPU を指定する割り込み ICDIPTR レジスタ

7.2.5 WFI/WFE 信号

CPU は待機ステートに移行して割り込み (またはイベント) 信号の発生を待機できます。PL に送信される WFI (Wait for Interrupt) 信号は、第 3 章「アプリケーション プロセッシング ユニット (APU)」で説明しています。

7.3 レジスタの概要

ICC および ICD レジスタは pl390 GIC レジスタ セットの一部です。SPI 割り込みは 60 あります。これは pl390 でサポートできるよりもはるかに少ない数です。このため、ICD に含まれる割り込みイネーブル、ステータス、優先度、プロセッサ ターゲットのレジスタは pl390 でサポートできるよりも大幅に少なくなります。表 7-5 に ICC および ICD レジスタの一覧を示します。

表 7-5 : 割り込みコントローラーのレジスタ概要

レジスタ名	レジスタの説明	書き込み保護ロック
割り込みコントローラー CPU (ICC)		
ICCICR	CPU インターフェイス制御	可能 (EnableNS 以外)
ICCPMR	割り込み優先度マスク	~
ICCBPR	割り込み優先度の 2 進小数点	~
ICCIAR	割り込み肯定応答	~

表 7-5 : 割り込みコントローラーのレジスタ概要 (続き)

レジスタ名	レジスタの説明	書き込み保護ロック
ICCEOIR	割り込み終了	~
ICCRPR	実行優先度	~
ICCHPIR	最優先保留割り込み	~
ICCABPR	エイリアスされた 2 進小数点	~
割り込みコントローラー ディストリビューター (ICD)		
ICDDCR	セキュア/非セキュア モード選択	可
ICDICTR、ICDIIDR	コントローラー インプリメンテーション	~
ICDISR [2:0]	割り込みセキュリティ	可
ICDISER [2:0]、ICDICER [2:0]	割り込みセット イネーブルおよびクリア イネーブル	可
ICDISPR [2:0]、ICDICPR [2:0]	割り込みセット保留およびクリア保留	可
ICDABR [2:0]	割り込みアクティブ	~
ICDIPR [23:0]	割り込み優先度、8 ビット フィールド。各 8 ビット フィールドの上位 7 ビットは書き込み可能、最下位ビットは常に 0。つまり、SoC は 128 の優先度レベルをサポート、すべて偶数値。	可
ICDIPTR [23:0]	割り込みプロセッサ ターゲット、8 ビット フィールド	可
ICDICFR [5:0]	割り込みトリガー タイプ、2 ビット フィールド (レベル/エッジ、処理モデル)	可
PPI および SPI ステータス		
PPI_STATUS	PPI ステータス: ICDISR[0]、ICDISER[0]、ICDICER[0]、ICDISPR[0]、ICDICPR[0]、ICDABR[0] レジスタに対応 (セキュリティ、イネーブル、保留中、アクティブ)	~
SPI_STATUS [2:1]	SPI ステータス: ICDISR[2:1]、ICDISER[2:1]、ICDICER[2:1]、ICDISPR[2:1]、ICDICPR[2:1]、ICDABR[2:1] レジスタに対応 (セキュリティ、イネーブル、保留中、アクティブ)	~
ソフトウェア生成割り込み (SGI)		
ICDSGIR	ソフトウェア生成割り込み	~
書き込みアクセス ディスエーブル (SLCR レジスタ)		
APU_CTRL	CFGSDISABLE ビットで一部の書き込みアクセスを禁止	~

7.3.1 書き込み保護ロック

割り込みコントローラーには、重要なコンフィギュレーション レジスタへの書き込みアクセスを禁止する機能があります。この機能を利用するには、APU_CTRL[CFGSDISABLE] ビットに 1 を書き込みます。APU_CTRL レジスタは、SoC のシステム レベル制御レジスタ セット SLCR の一部です。これにより、セキュアな割り込み制御レジスタの書き込みが制御されます。

推奨 : CFGSDISABLE ビットのセットは、ユーザー ソフトウェアが割り込みコントローラー レジスタを設定した後のユーザー ソフトウェアのブート プロセスで実行することを推奨します。このビットはパワーオン リセット (POR) でのみクリアされます。CFGSDISABLE ビットをセットすると、保護されたレジスタ ビットは読み出し専用に変更されるため、セキュア ドメインで不正なコードが実行されたとしてもこれらのセキュアな割り込み動作が変更されることはありません。

7.4 プログラミング モデル

7.4.1 割り込みの優先付け

すべての割り込み要求 (PPI、SGI、SPI) には一意の ID 番号が割り当てられます。コントローラーは、この ID 番号を使用してアービトレーションを実行します。割り込みディストリビューターは各 CPU で保留中の割り込みリストを保持しており、最も優先度の高い割り込みを選択して CPU インターフェイスへ発行します。優先度が同じ割り込みは ID 番号の小さいものから発行されます。

この優先付けロジックは物理的に同じものが 2 つ用意されており、CPU ごとに最も優先度の高い割り込みを並列して選択できます。割り込みディストリビューターは割り込み、プロセッサ、有効化情報に関するリストを一元的に保持しており、CPU に対してソフトウェア割り込みをトリガーします。

SGI および PPI ディストリビューター レジスタはバンク形式になっており、接続している各プロセッサに対して別々のレジスタが用意されています。複数の CPU をターゲットにした割り込みは、一度に 1 つの CPU のみが受け取るようにハードウェアで調整します。

割り込みディストリビューターは、保留中の割り込みで最も優先度の高いものを CPU インターフェイスへ送信します。割り込みが肯定応答され、その情報が割り込みディストリビューターに返されると対応する割り込みのステータスが変更されます。割り込みを終了できるのは、その割り込みに ACK を返した CPU のみです。

7.4.2 割り込み処理

IRQ ラインがディアサートしたときの保留中割り込みに対する GIC の応答は、Arm の資料: IHI0048B_gic_architecture_specification.pdf (付録 A 「その他のリソース」参照) で説明されています。この資料の 1.4.2 の注記、および 3.2.4 の説明を参照してください。この資料の 1.4.2 の注記、および 3.2.4 の説明を参照してください。

GIC で割り込みが保留中に IRQ がディアサートされると GIC 内の割り込みは非アクティブになり、CPU からは確認できなくなります。

割り込みが (CPU インターフェイスによって肯定応答されたために) GIC 内でアクティブになっている場合は、ソフトウェア ISR でまず GIC レジスタを確認し、次に I/O ペリフェラル割り込みステータス レジスタをポーリングして割り込みの要因を特定します。

7.4.3 Arm プログラム トピック

Arm GIC アーキテクチャ仕様には、プログラムに関する次の項目が取り上げられています。

- GIC レジスタへのアクセス
- ディストリビューターおよび CPU のインターフェイス
- GIC セキュリティ拡張機能の影響
- PU インターフェイス レジスタ
- コントローラーの状態の保存と復元

7.4.4 従来の割り込みとセキュリティ拡張機能

従来の割り込み (IRQ、FIQ) を使用し、割り込みハンドラーがセキュア モードで IRQ と FIQ の両方にアクセスした場合 (ICCICR[AckCtl] = 1)、割り込み ID を読み出す際に競合状態が生じることがあります。また、GIC はハンドラーがどのセキュリティ ステートから読み出しているかを把握していますが、ハンドラーの種類は把握していません。このため、IRQ ハンドラーに FIQ ID が現れてしまう可能性があります。

この問題を解決するには、次の 2 つの方法があります。

- 再入可能な IRQ ハンドラーに対してのみ IRQ を送信し、GIC のプリエンプション機能を使用する
- ICCICR[AckCtl] = 0 として FIQ および IRQ を使用し、TLB テーブルを利用して非セキュア モードの IRQ とセキュア モードの FIQ を処理する

XILINX

第 8 章

タイマー

8.1 はじめに

各 Cortex-A9 プロセッサには専用の 32 ビット プライベート タイマーと 32 ビット ウォッチドッグ タイマーがあります。さらに、2 つのプロセッサで共用の 64 ビット グローバル タイマーもあります。これらのタイマーは常に CPU 周波数の 1/2 のクロック (CPU_3x2x) で駆動されます。

システム レベルでは、24 ビット ウォッチドッグ タイマーと 2 つの 16 ビット トリプル タイマー/カウンターがあります。システム ウォッチドッグ タイマーは CPU 周波数の 1/4 または 1/6 のクロック (CPU_1x) で駆動するか、MIO ピンまたは PL からの外部クロック信号で駆動できます。2 つのトリプル タイマー /カウンターは常に CPU 周波数の 1/4 または 1/6 のクロック (CPU_1x) で駆動され、MIO ピンまたは PL からのパルス信号幅をカウントできます。

8.1.1 システム ブロック図

図 8-1 に各システム タイマーの関係を示します。



図 8-1 : システム ブロック図

8.1.2 注記事項

7z010 CLG225 デバイス

7z010 CLG225 デバイスは 32 本の MIO ピン (54 本ではない) をサポートします。これを「2.5.4 MIO 一覧表」の MIO の表に示します。7z010 CLG225 デバイスには使用できる MIO ピンに限りがあるため、EMIO を経由する接続の検討が必要な場合があります。「1.1.3 注記事項」で、7z010 CLG225 デバイスのすべての制限事項を説明しています。

8.2 CPU プライベート タイマーとウォッチドッグ タイマー

CPU プライベート タイマーと CPU ウォッチドッグ タイマーの詳細は、『Cortex-A9 MPCore Technical Reference Manual』(付録 A 「その他のリソース」参照) の 4.1 および 4.2 を参照してください。

タイマーとウォッチドッグ ブロックには次の共通する機能があります。

- 0 になると割り込みを発生する 32 ビット カウンター
- 割り込み周期をより細かく調整するための 8 ビット プリスケーラ
- シングルショットまたは自動リロード モードを設定可能
- カウンターの開始値を設定可能

8.2.1 クロッキング

CPU のプライベート タイマーとウォッチドッグ タイマーは常に CPU 周波数の 1/2 のクロック (CPU_3x2x) で駆動されます。

8.2.2 PS 割り込みコントローラーへの割り込み

「7.2.2 CPU プライベート ペリフェラル割り込み (PPI)」で、割り込みコントローラーに送信される割り込みについて説明しています。

8.2.3 リセット

タイマーおよびウォッチドッグ タイマーのリセットは、PS リセット サブシステムへ送信されます (「26.3 リセットの影響」参照)。

8.2.4 レジスタの概要

表 8-1 に、CPU プライベート タイマーとウォッチドッグ タイマーのレジスタの概要をまとめます。

表 8-1 : CPU プライベート タイマーのレジスタ概要

機能	レジスタ名	説明
CPU プライベート タイマー		
リロード値と現在値	タイマー ロード タイマー カウンター	デクリメンターにリロードする値 デクリメンターの現在値
制御と割り込み	タイマー制御 タイマー割り込み	有効化、自動リロード、IRQ、プリスケーラ、割り込みステータス
CPU プライベート ウォッチドッグ (AWDT 0/1)		
リロード値と現在値	ウォッチドッグ ロード ウォッチドッグ カウンター	デクリメンターにリロードする値 デクリメンターの現在値
制御と割り込み	ウォッチドッグ制御 ウォッチドッグ割り込み	有効化、自動リロード、IRQ、プリスケーラ、割り込みステータス (ウォッチドッグを無効にできない)

表 8-1 : CPU プライベート タイマーのレジスタ概要 (続き)

機能	レジスタ名	説明
リセット ステータス	ウォッチドッグ リセット ステータス	ウォッチドッグが 0 になってリセットされたことを示すフラグ。 POR でのみクリアされるため、ウォッチドッグによるリセットかどうかをソフトウェアで判定可能。
ディスエーブル	ウォッチドッグ ディスエーブル	特別な 2 ワードの書き込みシーケンスによってウォッチドッグを無効化

8.3 グローバル タイマー (GT)

グローバル タイマーの詳細は、『Cortex-A9 MPCore Technical Reference Manual』(付録 A「その他のリソース」参照) の 4.3 および 4.4 を参照してください。グローバル タイマーは 64 ビットのインクリメント カウンターで、自動インクリメント機能があります。また、プライベート タイマーと同じアドレス空間にメモリ マップされています。このタイマーには、セキュア状態のリセット時のみアクセス可能で、すべての Cortex-A9 プロセッサからアクセスできます。各 Cortex-A9 プロセッサには 64 ビット コンパレータがあり、グローバル タイマーがコンパレータの値に達するとプライベート割り込みをアサートできます。

8.3.1 クロッキング

GTC タイマーは常に CPU 周波数の 1/2 のクロック (CPU_3x2x) で駆動されます。

8.3.2 レジスタの概要

表 8-2 に GTC のレジスタの概要をまとめます。

表 8-2 : グローバル タイマーのレジスタ概要

機能	レジスタ名	説明
グローバル タイマー (GTC)		
現在値	グローバル タイマー カウンター	インクリメンターの現在値
制御と割り込み	グローバル タイマー制御 グローバル割り込み	タイマー有効化、コンパレータ有効化、IRQ、自動インクリメント、割り込みステータス
コンパレータ	コンパレータ値 コンパレータ インクリメント	コンパレータの現在値 コンパレータのインクリメント値
	グローバル タイマー ディスエーブル	特別な 2 ワードの書き込みシーケンスによってウォッチドッグを無効化

8.4 システム ウォッチドッグ タイマー (SWDT)

2 つの CPU プライベート ウォッチドッグ タイマー (AWDT) 以外にシステム ウォッチドッグ タイマー (SWDT) があり、PS の PLL エラーなどシステム レベルの重大な問題を通知する目的で使用します。AWDT とは異なり、SWDT は外部デバイスまたは PL からのクロックで動作が可能で、外部デバイスまたは PL にリセット出力を供給します。

8.4.1 機能

タイマー /カウンターの主な機能は次のとおりです。

- 内部 24 ビット カウンター
- 次のクロック入力を選択可能
  - 内部 PS バス クロック (CPU_1x)
  - 内部クロック (PL から)
  - 外部クロック (MIO から)
- タイムアウト時に次のいずれかまたは両方を出力
  - システム割り込み (PS)
  - システム リセット (PS、PL、MIO)
- プログラム可能なタイムアウト周期
  - 32,760 ～ 68,719,476,736 クロック サイクルのタイムアウト範囲 (100MHz 時で 330µs ～ 687.2s)
- タイムアウト時の出力信号期間をプログラム可能
  - 4、8、16、または 32 クロック サイクル (CPU_1x クロック) のシステム割り込みパルス

8.4.2 ブロック図

図 8-2 に SWDT のブロック図を示します。



図 8-2 : システム ウォッチドッグ タイマーのブロック図

図 8-2 について説明します。

- SLCR プログラマブル レジスタ (WDT_CLK_SEL、MIO 制御) でクロック入力を選択する
- SWDT プログラマブル レジスタで CLKSEL と CRV の値を設定する
- restart 信号により 24 ビット カウンターに CRV の値がリロードされ、カウントが再開する
- halt 信号により、CPU デバッグ時にカウンターが停止する (AWDT と同じ動作)

8.4.3 機能の説明

制御ロジック ブロックには APB インターフェイスがあり、システム インターコネクトに接続されています。APB から受け取った各書き込みデータにはキー フィールドがあり、レジスタへの書き込みを可能にするにはこの値が書き込み先レジスタのキーと一致している必要があります。

ゼロ モード レジスタは内部 24 ビット カウンターがゼロになったときの SWDT の動作を制御します。WDEN と IRQEN が両方セットされている場合、ゼロ信号を受信すると制御ロジック ブロックは IRQLN クロック サイクルの期間、割り込み出力信号をアサートします。また、WDEN がセットされている場合は CPU_1x のおよそ 1 サイクル期間、リセット出力信号もアサートします。その後、24 ビット カウンターは再開するまでゼロの状態を維持します。

カウンター制御レジスタは、プリスケーラと 24 ビット カウンターを制御する swdt.CONTROL[CLKSET] および swdt.CONTROL[CRV] にリロード値を設定することにより、タイムアウト周期を設定します。

カウントを再開するには、リスタート レジスタを使用します。このレジスタに特定の値 (一致したキー) を書き込むと、プリスケーラと 24 ビット カウンターに CRV 信号の値がリロードされます。

24 ビット カウンターが 0 になったかどうかは、ステータス レジスタで示されます。24 ビット カウンターの値が 0 以外で、選択したクロック ソースが存在する場合は、ゼロ モード レジスタの WDEN ビットの設定にかかわらず 24 ビット カウンターは常に 0 へのカウントダウンを継続します。カウンター値が 0 になると、ステータス レジスタの WDZ ビットがセットされ、24 ビット カウンターが再開するまでこのビットはセットされたままとなります。

プリスケーラ ブロックは、選択したクロック入力を分周します。CLKSEL 信号が立ち上がりクロック エッジごとにサンプリングされます。

内部 24 ビット カウンターがカウントダウンして 0 になると、再開するまで 0 のままとなります。カウンター値が 0 のとき、ゼロ出力信号は High になります。

PS 割り込みコントローラーへの割り込み

SWDT からのパルスの長さ (4 CPU_1x クロック サイクル) は、トリガー タイプが立ち上がりエッジの割り込みを割り込みコントローラーがキャプチャするのに十分です。

リセット

ウォッチドッグ リセットは、PS リセット サブシステムに送信されて、非 POR リセットを発生させます (「26.3 リセットの影響」を参照)。MIO ピンへのリセット出力、つまり EMIOWDTRSTO は、アクティブ High です。

ヒント : PS_POR_B およびその他のボード リセットの信号パルスを生成するには、EMIOWDTRSTO 信号を、SWDT から PL を介して、外部でラッチされて有効なリセット パルスを生成できるピンに配線します。あるいは、PS ソフトウェアによって GPIO 出力ピンを介して管理できる外部ウォッチドッグ タイマー デバイスを使用します。PS_POR_B リセットのパルス幅要件は、このデータシートで規定されています。

8.4.4 レジスタの概要

表 8-3 に SWDT のレジスタの概要をまとめます。

表 8-3 : システム ウォッチドッグ タイマーのレジスタ概要

機能	レジスタ名	説明
クロック セレクト	slcr.WDT_CLK_SEL	CPU_1x および外部クロックソース (MIO/EMIO) から選択
MIO 接続	slcr.MIO_PIN_xx	SWDT クロック入力を、MIO マルチプレクサー、または MIO 接続がない場合は EMIO を介して配線する
リセットの原因	slcr.REBOOT_STATUS	SWDT によるシステム リセットの生成時に [SWDT_RST] ビットを設定
ゼロ モード	swdt.MODE	SWDT 有効化、割り込み有効化、タイムアウト時のリセット出力有効化、出力パルスの長さ設定
リロード値	swdt.CONTROL	タイムアウト時にプリスケーラと 24 ビット カウンターにリロードする値を設定
再開	swdt.RESTART	プリスケーラと 24 ビット カウンターをリロードして再開
ステータス	swdt.STATUS	ウォッチドッグが 0 になったことを示す

8.4.5 プログラミング モデル

システム ウォッチドッグ タイマー有効化の手順

1. slcr.WDT_CLK_SEL[SEL] ビットを使用してクロック入力ソースを選択する

   この手順を実行する前に、SWDT を無効にし (swdt.MODE[WDEN] = 0)、選択対象のクロック入力ソースが動作していることを確認してください。SWDT が有効な状態でクロック入力ソースを変更すると、予測不能な動作となります。クロック入力ソースを動作していないクロックに変更すると、APB のアクセスがハングアップします。

2. タイムアウト周期を設定する (カウンター制御レジスタ)

   このレジスタへの書き込むを可能にするには、swdt.CONTROL[CKEY] フィールドの値が 0x248 である必要があります。

3. カウンターを有効にして出力パルスを有効にし、出力パルスの長さを設定する (ゼロ モード レジスタ)

   このレジスタへの書き込みを可能にするには、swdt.MODE[ZKEY] フィールドの値が 0xABC である必要があります。IRQLN は仕様上の最小値以上としてください。

4. SWDT の設定を変更する場合は、まずタイマーを無効にして (swdt.MODE[ZKEY] ビット)、手順 1、2、および 3 を繰り返す

8.4.6 SWDT のクロック入力オプション

次のコードは、SoC がどのように SWDT のクロック ソースを選択するかを示しています。

```
if slcr.WDT_CLK_SEL[0] is 0, use CPU_1X
else if slcr.MIO_PIN_14[7:0] is 01100000, use MIO pin 14
else if slcr.MIO_PIN_26[7:0] is 01100000, use MIO pin 26
else if slcr.MIO_PIN_38[7:0] is 01100000, use MIO pin 38
else if slcr.MIO_PIN_50[7:0] is 01100000, use MIO pin 50
else if slcr.MIO_PIN_52[7:0] is 01100000, use MIO pin 52
else use EMIOWDTCLKI
```

8.4.7 SWDT のリセット出力オプション

次のコードは、SoC がどのように SWDT のリセット出力ピンを選択するかを示しています。

```
if slcr.WDT_CLK_sel[0] is 0, no output (to PS reset system only)
else if slcr.MIO_PIN_15[7:0] is 01100000, use MIO pin 15
else if slcr.MIO_PIN_27[7:0] is 01100000, use MIO pin 27
else if slcr.MIO_PIN_39[7:0] is 01100000, use MIO pin 39
else if slcr.MIO_PIN_51[7:0] is 01100000, use MIO pin 51
else if slcr.MIO_PIN_53[7:0] is 01100000, use MIO pin 53
else use EMIOWDTRSTO
```

8.5 トリプル タイマー /カウンター (TTC)

TTC には 3 つの独立したタイマー /カウンターが含まれます。PS には 2 つの TTC モジュールがあるため、全部で 6 つのタイマー /カウンターが存在します。TTC 1 コントローラーは、nic301_addr_region_ctrl_registers.security_apb [ttc1_apb] レジスタ ビットを使用してセキュアまたは非セキュア モードに設定できます。TTC コントローラー内の 3 つのタイマーは同じセキュリティ ステートとなります。

8.5.1 機能

各 TTC モジュールには次の機能があります。

- 3 つの独立した 16 ビット プリスケーラと 16 ビット アップ/ダウン カウンター
- 次のクロック入力を選択可能
  - 内部 PS バス クロック (CPU_1x)
  - 内部クロック (PL から)
  - 外部クロック (MIO から)
- 3 つの割り込み (各カウンターに 1 つずつ)
- 一定のインターバルまたはカウンターがプログラム可能な値に一致したときにオーバーフロー割り込みを発生
- MIO を経由して PL へ波形出力 (PWM など) を生成

8.5.2 ブロック図

図 8-3 に TTC のブロック図を示します。タイマー/クロック 0 のクロック入力/波形出力の多重化は、slcr.MIO_PIN_xx レジスタで制御します。これらのレジスタで何も選択しない場合、デフォルトは EMIO インターフェイスになります。



図 8-3 : トリプル タイマー /カウンターのブロック図

8.5.3 機能の説明

各プリスケーラ モジュールで使用するクロックは、PS 内部バス クロック (CPU_1x)、MIO からの外部クロック、PL からの外部クロックのいずれかをモジュールごとに個別にプログラムできます。外部クロックを使用する場合は、MIO 経由または PL からの正確なピン配置を SLCR レジスタで決定します。選択したクロックは 1/2 ～ 1/65536 の範囲で分周後にカウンターへ入力されます。

カカウンター モジュールはカウント アップまたはカウント ダウンが可能で、特定のインターバルをカウントするように設定できます。また、3 つのマッチ レジスタとカウンター値を比較して、1 つでも一致すると割り込みを生成する機能もあります。

割り込みモジュールは、カウンター インターバル、カウンター マッチ、カウンター オーバーフロー、イベント タイマー オーバーフローなど各種割り込みを 1 つに集約します。これらの割り込みは種類ごとに有効/無効を設定できます。

動作モード

カウンター モジュールの動作モードには次の 2 つがあり、モジュールごとに個別にプログラムできます。

インターバル モード : カウンターは 0 とインターバル レジスタの値の間を連続してインクリメントまたはデクリメントします。カウントの方向はカウンター制御レジスタの DEC ビットで決定します。カウンターが 0 を通過するとインターバル割り込みが発生します。カウンター値がいずれか 1 つのマッチ レジスタと一致すると、対応するマッチ割り込みが発生します。

オーバーフロー モード : カウンターは 0 と 0xFFFF の間を連続してインクリメントまたはデクリメントします。カウントの方向はカウンター制御レジスタの DEC ビットで決定します。カウンターが 0 を通過するとオーバーフロー割り込みが発生します。カウンター値がいずれか 1 つのマッチ レジスタと一致すると、対応するマッチ割り込みが発生します。

イベント タイマー動作

イベント タイマーは、ユーザーからは見えない内部 16 ビット カウンターを CPU_1x クロックで駆動して次のように動作します。

- 外部パルスのカウント対象レベル以外では 0 にリセット
- 外部パルスのカウント対象レベルではインクリメント

内部カウンターの動作は、イベント制御タイマー レジスタで制御します。

- **E_En ビット:** このビットを 0 にすると内部カウンターはただちに 0 にリセットされ、インクリメントを停止します。
- **E_Lo ビット:** カウントする外部パルスのレベル (Low/High) を指定します。
- **E_Ov ビット:** 外部パルスのカウント中に内部カウンターがオーバーフローしたときの動作を指定します。
  - 0 の場合: オーバーフローが発生すると E_En を 0 にする (E_En ビットの説明参照)
  - 1 の場合: オーバーフローが発生すると内部カウンターはラップアラウンドしてインクリメントを継続する
  - オーバーフローが発生すると必ず割り込みが発生する (別のレジスタで割り込みを有効にすることが必要)

外部パルスのカウント対象レベルが終了した時点で、イベント レジスタには内部カウンターの値 (ゼロ以外の値) が読み込まれます。つまり、この値が外部パルスの幅を CPU_1x サイクル数で表したものになります。

外部パルスのレベルをカウント中、オーバーフローによって内部カウンターが 0 にリセットされた場合はイベント レジスタは更新されず、オーバーフローする前に読み込んだ最後のカウンターの値をそのまま維持します。

8.5.4 レジスタの概要

表 8-4 に TTC のレジスタの概要をまとめます。

表 8-4 : トリプル タイマー /カウンターのレジスタ概要

機能	レジスタ名	説明
クロック制御	クロック制御レジスタ	プリスケーラ制御、クロック入力選択、エッジ選択
	カウンター制御レジスタ	カウンター有効化、動作モード設定、カウント方向、マッチ有効化、波形出力イネーブル
ステータス	カウンター値レジスタ	現在のカウンター値を返す
カウンター制御	インターバル レジスタ	インターバルの値を設定
	マッチ レジスタ 1 マッチ レジスタ 2 マッチ レジスタ 3	マッチに使用する比較値を合計 3 つ設定
割り込み	割り込みレジスタ	現在の割り込みステータスを表示
	割り込み有効化レジスタ	割り込みイネーブル
イベント	イベント制御タイマー レジスタ	イベント タイマー有効化、カウントするレベルの設定、オーバーフロー時の動作設定
	イベント レジスタ	外部パルス幅を表示

8.5.5 プログラミング モデル

カウンター有効化の手順

1. クロック入力ソースを選択し、プリスケーラ値を設定する (slcr.MIO_MUX_SEL レジスタ、TTC クロック制御レジスタ)。この手順を実行する前に TTC を無効にしてください (ttc.Counter_Control_x [DIS] = 1)。
2. インターバル値を設定する (インターバル レジスタ)。この手順はインターバル モードの場合のみ実行します。
3. マッチに使用する比較値を設定する (マッチ レジスタ)。この手順はマッチ割り込みを利用する場合のみ実行します。
4. 割り込みを有効にする (割り込みイネーブル レジスタ)。この手順は割り込みを有効にする場合のみ実行します。
5. 波形出力の有効/無効、マッチの有効/無効、カウント方向、モードを設定し、カウンターを有効にする (TTC カウンター制御レジスタ)。これでカウンターが開始します。

カウンター停止の手順

1. カウンター制御レジスタの値を読み出す
2. DIS ビットを 1 にセットする (それ以外のビットはそのまま)
3. カウンター制御レジスタへ書き戻す

カウンター再開の手順

1. カウンター制御レジスタの値を読み出す
2. RST ビットを 1 にセットする (それ以外のビットはそのまま)
3. カウンター制御レジスタへ書き戻す

イベント タイマー有効化の手順

1. 外部パルス ソースを選択する (slcr.MIO_MUX_SEL レジスタ)。ここで選択した外部パルスの幅が CPU_1x サイクル数で計測されます。
2. オーバーフロー時の動作、カウントする外部パルスのレベルを設定し、イベント タイマーを有効にする (イベント制御タイマー レジスタ)。これで、選択した外部パルスのレベル (High または Low) の幅を計測開始します。
3. 割り込みを有効にする (割り込みイネーブル レジスタ)。この手順は割り込みを有効にする場合のみ実行します。
4. 計測した幅を読み出す (イベント レジスタ)。オーバーフローが発生した場合は正しい値が返されないことに注意してください。詳細は、「8.5.3 機能の説明」でイベント制御タイマー レジスタの E_Ov ビットの説明を参照してください。

割り込みクリアおよび肯定応答の手順

1. 割り込みレジスタを読み出す。割り込みレジスタを読み出すと、すべてのビットがクリアされます。

8.5.6 カウンター /タイマーのクロック入力オプション

次のコードは、SoC がどのように TTC0 カウンター /タイマー 0 のクロック ソースを選択するかを示しています。

```
if slcr.MIO_PIN_19[6:0] is 1100000, use MIO pin 19
else if slcr.MIO_PIN_31[6:0] is 1100000, use MIO pin 31
else if slcr.MIO_PIN_43[6:0] is 1100000, use MIO pin 43
else use EMIOTTC0CLKI0
```

TTC0 カウンター /タイマー 1 は EMIOTTC0CLKI1 のみを使用できます。

TTC0 カウンター /タイマー 2 は EMIOTTC0CLKI2 のみを使用できます。

次のコードは、Zynq SoC がどのように TTC1 カウンター/タイマー 0 のクロック ソースを選択するかを示しています。

```
if slcr.MIO_PIN_17[6:0] is 1100000, use MIO pin 17
else if slcr.MIO_PIN_29[6:0] is 1100000, use MIO pin 29
else if slcr.MIO_PIN_41[6:0] is 1100000, use MIO pin 41
else use EMIOTTC1CLKI0
```

TTC1 カウンター /タイマー 1 は EMIOTTC1CLKI1 のみを使用できます。

TTC1 カウンター /タイマー 2 は EMIOTTC1CLKI2 のみを使用できます。

重要 : MIO ピンまたは EMIOTTCxCLKIx がクロック ソースとして選択されている場合、クロックの実行が停止すると、クロックが既に停止しているにも関わらず、対応するカウント値レジスタが古い値を維持します。その場合、注意する必要があります。

8.6 I/O 信号

表 8-5 にタイマーの I/O 信号を示します。MIO ピンの一覧、および特定のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

システムには 2 つのトリプル タイマー /カウンター (TTC0、TTC1) があります。各 TTC には、インターフェイス信号として 3 つのカウンター /タイマー (0、1、2) のクロック入力および波形出力があります。

いずれの TTC も、カウンター /タイマー 0 の信号は MIO_PIN レジスタを使用して MIO へ接続できます。MIO_PIN レジスタでクロック入力または波形出力信号を選択していない場合、信号はデフォルトで EMIO へ接続されます。

カウンター /タイマー 1、2 の信号は EMIO 経由でしか利用できません。

表 8-5 : TTC の I/O 信号

TTC	タイマー信号	I/O	MIO ピン	EMIO 信号	コントローラーのデフォルト入力値
TTC0	カウンター /タイマー 0 クロック入力	I	19、31、43	EMIOTTC0CLKI0	0
	カウンター /タイマー 0 波形出力	O	18、30、42	EMIOTTC0WAVEO0	~
	カウンター /タイマー 1 クロック入力	I	N/A	EMIOTTC0CLKI1	0
	カウンター /タイマー 1 波形出力	O	N/A	EMIOTTC0WAVEO1	~
	カウンター /タイマー 2 クロック入力	I	N/A	EMIOTTC0CLKI2	0
	カウンター /タイマー 2 波形出力	O	N/A	EMIOTTC0WAVEO2	~
TTC1	カウンター /タイマー 0 クロック入力	I	17、29、41	EMIOTTC1CLKI0	0
	カウンター /タイマー 0 波形出力	O	16、28、40	EMIOTTC1WAVEO0	~
	カウンター /タイマー 1 クロック入力	I	N/A	EMIOTTC1CLKI1	0
	カウンター /タイマー 1 波形出力	O	N/A	EMIOTTC1WAVEO1	~
	カウンター /タイマー 2 クロック入力	I	N/A	EMIOTTC1CLKI2	0
	カウンター /タイマー 2 波形出力	O	N/A	EMIOTTC1WAVEO2	~

表 8-6 にシステム ウォッチドッグ タイマーの I/O 信号を示します。

表 8-6 : ウォッチドッグ タイマーの I/O 信号

SWDT 信号	I/O	MIO ピン	EMIO 信号	コントローラーのデフォルト入力値
クロック入力	I	14、26、38、50、52	EMIOWDTCLKI	0
リセット出力	O	15、27、39、51、53	EMIOWDTRSTO	~

XILINX

第 9 章

DMA コントローラー

9.1 はじめに

DMA コントローラー (DMAC) は、CPU_2x クロック レートで動作する 64 ビットの AXI マスター インターフェイスを使用してシステム メモリや PL ペリフェラルとの間で DMA データ転送を実行します。この転送は DMA 命令実行エンジンで制御されます。DMA エンジンは、DMA 転送を柔軟に指定するための小規模な命令セットで動作します。このため、機能が固定されている DMA コントローラーよりも高い柔軟性が得られます。

DMA エンジンのプログラム コードは、コントローラーが AXI マスター インターフェイスを使用してアクセスするシステム メモリの領域へソフトウェアによって書き込まれます。DMA エンジン命令セットには DMA 転送の命令およびシステムを制御するための管理命令が含まれます。

コントローラーは最大 8 つの DMA チャネルを持つよう構成できます。各チャネルは DMA エンジンのプロセッサで実行するスレッドに対応します。DMA スレッドがロードまたは格納の命令を実行すると、DMA エンジンは関連する読み出しまたは書き込みのキューにこのメモリ要求を追加します。DMA コントローラーはこれらのキューを使用して AXI の読み出し/書き込みトランザクションをバッファーに格納します。このコントローラーには、DMA 転送中にデータを格納するマルチチャネル FIFO (MFIFO) が含まれています。DMA エンジン プロセッサで実行するプログラム コードでは、MFIFO は DMA の読み出しおよび書き込みトランザクションに対応する並列 FIFO (深さは可変) の集合体ととらえられます。プログラム コードは、DMA の全 FIFO の深さの合計が 1,024 バイトの MFIFO を超えないようにこの MFIFO を管理する必要があります。

DMAC は、プロセッサの介在なしで大量のデータを移動できます。ソース メモリおよびデスティネーション メモリは、システムの任意の場所 (PS または PL) に配置できます。DMAC のメモリ マップには、DDR、OCM、リニア アドレス方式の Quad-SPI 読み出しメモリ、SMC メモリおよび PL ペリフェラルまたは M_GP_AXI インターフェイスに接続されたメモリが含まれます。

PS メモリを用いた転送のフロー制御方式は AXI インターコネクトを使用します。PL ペリフェラルとのアクセスには、AXI フロー制御または DMAC の PL ペリフェラル要求インターフェイスを使用できます。PS の I/O ペリフェラル (IOP) を対象とするペリフェラル要求インターフェイスはありません。PL ペリフェラルの AXI トランザクションでは、CPU で動作するソフトウェアは割り込みまたはステータス ポーリングを用いてプログラム IO 方式で使用されます。

コントローラーには 2 組の制御およびステータス レジスタが用意されています。一方の組はセキュア モードで、もう一方の組は非セキュア モードでアクセス可能です。ソフトウェアは、コントローラーの 32 ビット APB スレーブ インターフェイスを介してこれらのレジスタにアクセスします。コントローラー全体はセキュア モードまたは非セキュア モードのいずれかで動作します。つまり、チャネル ベースではモードの混合はありません。セキュリティ設定の変更はシステム レベルの slcr レジスタによって制御され、有効にするにはコントローラーをリセットする必要があります。

9.1.1 機能

DMA コントローラーには次のような機能があります。

- DMA 転送を柔軟に指定するための命令セットを備えた DMA エンジン プロセッサ
  - 柔軟性に優れたスキャッター /ギャザー メモリ転送
  - ソースおよびデスティネーションのアドレス指定を完全に制御
  - AXI トランザクションの属性を定義
  - バイト ストリームを管理
- 8 つの 4 ワード幅のキャッシュ ライン
- 8 つの同時 DMA チャネル スレッド
  - 複数のスレッドを並列して実行可能
  - AXI の読み出しおよび書き込みトランザクションのコマンドをそれぞれ 8 つずつ発行
- PS 割り込みコントローラーおよび PL への 8 つの割り込み
- DMA エンジンのプログラム コード内の 8 つのイベント
- 128 ワード (64 ビット) の MFIFO によって、転送中にコントローラーが書き込むまたは読み出すデータをバッファー
- セキュリティ
  - セキュアなレジスタ アクセス専用の APB スレーブ インターフェイス
  - コントローラー全体をセキュアまたは非セキュアのいずれかとして設定
- メモリ間の DMA 転送
- 4 つの PL ペリフェラル要求インターフェイスで PL ロジックとのフロー制御を管理
  - 各インターフェイスは最大 4 つのアクティブ要求を受け入れ

9.1.2 システム ビューポイント

図 9-1 に DMA コントローラーのシステム図を示します。



図 9-1 : DMA コントローラーのシステム図

システムの機能

「9.6 システムの機能」では、次のシステム機能について説明します。

- クロック
- リセットおよびリセット コンフィギュレーション

DMA コントローラーの機能およびプログラム

図 9-2 に DMA コントローラーのブロック図を示します。このブロック図に基づいて各ブロックを簡単に説明します。各機能ユニットは次の 3 つのセクションで詳細に説明します。

- 9.2 機能の説明: 全体的な説明
- 9.3 DMA コントローラーのプログラム ガイド: SDK ソフトウェアのプログラム方法
- 9.4 DMA エンジンのプログラム ガイド: DMA エンジンのプログラム方法
- 9.5 プログラムの制約: 上記プログラム方法の制約

9.1.3 ブロック図

図 9-2 に、DMA コントローラーのブロック図を示します。



図 9-2 : DMA コントローラーのブロック図

注記 : 詳細は、『Arm PrimeCell DMA Controller (PL330, r1p1) Technical Reference Manual』の「AXI Characteristics for a DMA Transfer and AXI Master」を参照してください。

DMA 命令実行エンジン

DMAC には命令処理ブロックが含まれ、これによって DMA 転送を制御するプログラム コードを処理できます。DMAC は各スレッドに対して個別のステート マシンを維持します。

- チャネル アービトレーション
  - アクティブな DMA チャネルに対するラウンドロビン手法
  - 次の DMA チャネルの前に DMA マネージャーに対して機能
  - アービトレーション プロセスの変更はサポートされていない
- チャネルの優先度
  - すべてのアクティブな DMA チャネルに同じ優先度で応答
  - DMA チャネル間の優先度の変更はサポートされていない

命令キャッシュ

コントローラーは、命令を一時的にキャッシュに格納します。スレッドがアドレスからの命令を要求すると、キャッシュが検索を実行します。キャッシュで命令が検出された場合は、すぐにデータを送信します。検出されない場合、コントローラーが AXI インターフェイスを使用してシステム メモリからキャッシュ ライン フィルを実行する間、スレッドは停止したままになります。命令が 4 バイトを超える、またはキャッシュ ラインの最後におよぶ場合は、複数のキャッシュ アクセスを実行して命令をフェッチします。

注記 : キャッシュ ライン フィル進行中もコントローラーによって別のスレッドがキャッシュにアクセスできますが、新たにキャッシュ ミスが発生した場合、パイプラインは最初のライン フィルが完了するまで停止します。

注記 : フィル操作における命令キャッシュのレイテンシは、DMA エンジンの命令が書き込まれるシステム メモリの読み出しレイテンシによって異なります。DMAC のパフォーマンスは、64 ビット AXI マスター インターフェイス (CPU_2x クロック) の帯域幅に大きく依存します。

読み出し/書き込み命令キュー

チャネル スレッドがロードまたは格納の命令を実行すると、コントローラーは関連する読み出しキューまたは書き込みキューにこの命令を追加します。AXI インターコネクトでトランザクションを発行する前に、コントローラーはこのキューを命令ストレージ バッファーとして使用します。

マルチチャネル データ FIFO

DMAC は MFIFO データ バッファーを使用し、DMA 転送中に読み出し用または書き込み用のデータを格納します。詳細は、「9.2.4 マルチチャネル データ FIFO (MFIFO)」を参照してください。

命令フェッチおよび DMA 転送に対応する AXI マスター インターフェイス

プログラム コードは、コントローラーが 64 ビットの AXI マスター インターフェイスを使用してアクセスするシステム メモリの領域に格納されます。このインターフェイスはまた、DMA を使用して転送元 AXI スレーブから転送先 AXI スレーブにデータを転送します。

レジスタ アクセス用の APB スレーブ インターフェイス

コントローラーはソフトウェアが使用する 2 つのアドレス範囲に対応し、32 ビットの APB スレーブ インターフェイスを介して制御レジスタおよびシステム レジスタの読み出しおよび書き込みを実行します。

- 非セキュアなレジスタ アクセス
- セキュアなレジスタ アクセス

割り込みインターフェイス

このインターフェイスにより、割り込みコントローラーに対して効率的にイベントを通信できます。

PL ペリフェラルの DMA 要求インターフェイス

この PL インターフェイスは、PL にある DMA 対応ペリフェラルの接続をサポートします。PL ペリフェラル要求インターフェイスは相互に非同期で、DMA 自身に対しても非同期です。PL との要求/肯定応答信号は、「9.2.6 PL ペリフェラル AXI トランザクション」で説明します。

リセット初期化インターフェイス

このインターフェイスにより、ソフトウェアは DMAC のリセット終了時に動作状態を初期化できます。詳細は、「9.6.3 コントローラーのリセット コンフィギュレーション」を参照してください。

9.1.4 注記事項

Arm IP コア

DMAC は、Arm によって開発、テスト、ライセンス提供されている、Advanced Microcontroller Bus Architecture (AMBA) PrimeCell ペリフェラルです。

Arm が提供する DMA コントローラー関連資料の一覧は、付録 A 「その他のリソース」に記載しています。

- **テクニカル リファレンス マニュアル:**『Arm PrimeCell DMA Controller (PL330) Technical Reference Manual』
- **アプリケーション ノート (例):** Arm アプリケーション ノート 239:『Example programs for the CoreLink DMA Controller DMA-330』および「9.4 DMA エンジンのプログラム ガイド」を参照してください。

セキュア/非セキュア モード

DMAC には Arm の TrustZone ハードウェアとの共存を可能にする機能が含まれているため、セキュア システムの性能が強化されます。このハードウェアはセキュア環境を確保するのに必要ありません。この章には、セキュア モードおよび非セキュア モードに関する参照情報が多く含まれていますが、完全ではない可能性があります。Arm TrustZone での DMA PL330 コントローラーの使用に関する詳細は、『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019) を参照してください。

その他の DMA コントローラー

システムには、PS の IOP のローカル DMA コントローラーがほかにもあります。それらのコントローラーは次のとおりです。

- GigE コントローラー : 第 16 章「ギガビット イーサネット コントローラー」を参照してください。
- SDIO コントローラー : 第 13 章「SD/SDIO コントローラー」を参照してください。
- USB コントローラー : 第 15 章「USB ホスト/デバイス/OTG コントローラー」を参照してください。
- DevC インターフェイス: 「6.4 デバイス ブートおよび PL コンフィギュレーション」を参照してください。

9.2 機能の説明

すべての DMAC 動作条件で共通する機能

- 9.2.1 AXI インターコネクトでの DMA 転送
- 9.2.2 AXI トランザクションに関する注意事項
- 9.2.3 DMA マネージャー
- 9.2.4 マルチチャネル データ FIFO (MFIFO)

メモリ間転送は DMAC で管理

- 9.2.5 メモリ間転送

PL ペリフェラル要求インターフェイスが使用される場合

- 9.2.6 PL ペリフェラル AXI トランザクション
- 長さの管理におけるオプション: 9.2.8 PL ペリフェラル - PL ペリフェラルによる長さの管理
- 長さの管理におけるオプション: 9.2.9 PL ペリフェラル - DMAC による長さの管理

高度な DMAC 動作機能

- 9.2.10 イベントと割り込み
- 9.2.11 アボート
- 9.2.12 セキュリティ

IP コアのコンフィギュレーション

- 『Arm PrimeCell DMA Controller (PL330)』を基本とし、「9.2.13 IP コンフィギュレーション オプション」を参照してください。

9.2.1 AXI インターコネクトでの DMA 転送

すべての DMA 転送は AXI インターフェイスを使用して、オンチップ メモリ、DDR メモリおよび PL にあるスレーブ ペリフェラル間のデータ移動を実行します。PL にあるスレーブ ペリフェラルは一般に、DMAC ペリフェラル要求インターフェイスと接続してデータ フローを制御します。DMAC は PS の IOP にあらゆるアクセスが可能ですが、これらのパスではフロー制御信号が提供されないため、一般に有用ではないとされています。

図 9-3 に DMAC で一般的に使用されるデータ パスを示します。ペリフェラル要求インターフェイス (フロー制御に使用される) はこの図に示されていません。各 AXI パスは読み出しまたは書き込みにできます。さまざまな組み合わせがあります。次に、DMA 転送の典型的な例を 2 つ示します。

- メモリ間 (オンチップ メモリから DDR メモリ)
- メモリと PL ペリフェラル間 (DDR メモリから PL ペリフェラル)



図 9-3 : DMAC の読み出し/書き込み DDR、オンチップ RAM、PL ペリフェラル

9.2.2 AXI トランザクションに関する注意事項

- AXI データ転送サイズ
  - 最大 64 ビット幅の AXI データ バスでデータ アクセスを実行
  - ユーザーが src_burst_size または dst_burst_size に 64 ビット以上をプログラムすると、アボートを正確に送信
  - 最大 16 データ ビートのバースト長
- 4KB 境界を超える AXI バースト
  - AXI 仕様では、AXI バーストは 4KB アドレス境界を超えることはない
  - コントローラーが 1 つのバーストが 4KB のアドレス境界を超えるようなバーストの開始アドレス、サイズ、長さの組み合わせでプログラムされた場合、コントローラーは代わりに、全体が指定されたものと同じ長さになる 1 組のバーストを生成する。適切な AXI 読み出しバーストを 1 組生成することで DMAC が 1 つの DMALD 命令に応答できるよう、これは DMAC チャネルのスレッド プログラムに対して透過的に実行される
- AXI バーストのタイプ
  - データ アクセス用に、固定アドレスまたはインクリメント アドレスのバースト タイプのみを生成するようにプログラムできる。データ アクセスまたは命令フェッチでは、ラップ アドレスのバーストは生成されない
- AXI 書き込みアドレス
  - Multiple Outstanding (複数の未処理) 書き込みアドレスを最大 8 つまで発行できる (書き込み発行機能)
  - 書き込みトランザクションの完了に必要なデータ バイトをすべて読み取るまで、DMAC は書き込みアドレスを発行しない
- AXI 書き込みデータ インターリーブ
  - インターリーブされた書き込みデータは生成しない。書き込みトランザクションの書き込みデータ ビートはすべて、次の書き込みトランザクションの書き込みデータ ビートの前に出力される
- AXI 特性
  - ロックされたアクセス、排他アクセスはサポートされていない

9.2.3 DMA マネージャー

ここでは、2 つの利用可能な APB インターフェイスのいずれかを使用して、命令を DMA マネージャーに発行する方法について説明します。

DMAC がリアルタイムで動作している場合、次の限定された命令のサブセットのみを発行できます。

DMAGO　ユーザーが指定する DMA チャネルを使用して、DMA 転送を開始します。

DMASEV　ユーザーが指定するイベント番号を使用して、イベントの発生または割り込みを通知します。

DMAKILL　スレッドを終了させます。

SLCR レジスタ TZ_DMA_NS によって初期化し、動作させる DMA マネージャーのセキュリティ状態に応じて、適切な APB インターフェイスを使用する必要があります。たとえば、DMA マネージャーがセキュアな状態の場合、セキュアな APB インターフェイスを使用する命令を使用しなければ、DMAC は命令を無視します。非セキュア APB インターフェイスは、DMA マネージャーが非セキュアな状態の場合に、DMA チャネルの開始または再開に推奨されるポートです。ただし、セキュアな APB インターフェイスは非セキュア モードで使用できます (詳細は、「9.2.12 セキュリティ」参照)。Arm TrustZone での DMA PL330 コントローラーの使用に関する詳細は、『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019) を参照してください。

デバッグ命令レジスタまたは DBGCMD レジスタを使用して命令を発行する前に、DBGSTATUS レジスタを読み出してデバッグがアイドル状態であることを確認します。そうしなければ、DMA マネージャーは命令を無視します。付録 B 「Register Details」のデバッグ コマンド レジスタおよびデバッグ ステータス レジスタを参照してください。

DMA マネージャーが APB スレーブ インターフェイスから命令を受け取った際、パイプラインがほかの命令を処理している場合は、命令を処理できるまでに数クロック サイクルかかることがあります。

DMAGO を発行する前に、DMAGO が指定するアドレスで開始される DMA チャネル スレッドを実行するための適切なプログラムがシステム メモリに含まれている必要があります。

例: DMA チャネル スレッドの開始

次に、デバッグ命令レジスタを使用して DMA チャネル スレッドを開始する手順を示します。

1. DMA チャネル用のプログラムを作成します。
2. プログラムをシステム メモリ領域に格納します。

DMAC のいずれかの APB インターフェイスを使用し、次のように DMAGO 命令をプログラムします。

3. dmac.DBGSTATUS レジスタをポーリングして、デバッグがアイドル状態であること、すなわち dbgstatus ビットが 0 であることを確認します。付録 B「Register Details」のデバッグ ステータス レジスタを参照してください。
4. dmac.DBGINST0 レジスタに書き込んで、次を入力します。
   a. DMAGO の命令バイト 0 エンコード
   b. DMAGO の命令バイト 1 エンコード
   c. デバッグ スレッド ビット 0。これにより、DMA マネージャーが選択されます。付録 B 「Register Details」のデバッグ命令-0 レジスタを参照してください。
5. DMAGO 命令バイト [5:2] データで、dmac.DBGINST1 レジスタに書き込みます。付録 B 「Register Details」のデバッグ命令-1 レジスタを参照してください。これらの 4 バイトを、手順 2 でシステム メモリに書き込まれたプログラムの最初の命令のアドレスに設定する必要があります。

DMAC に、デバッグ命令レジスタに含まれる命令を実行するように指示します。

6. 0 を DBGCMD レジスタに書き込みます。DMAC は DMA チャネル スレッドを開始し、dbgstatus ビットを 1 に設定します。付録 B 「Register Details」のデバッグ コマンド レジスタを参照してください。DMAC は命令の実行を完了すると、dbgstatus ビットを 0 にクリアします。

9.2.4 マルチチャネル データ FIFO (MFIFO)

MFIFO は、現在アクティブなすべてのチャネルで先入れ先出しに基づいて使用される共有リソースです。プログラムにとってこれは、各チャネルに 1 つずつ存在する深さが可変の並列 FIFO のセットになりますが、全 FIFO の深さの合計が MFIFO のサイズを超えることはできないという制限があります。DMAC の MFIFO の最大の深さは、128 ワード (64 ビット) です。

コントローラーは、転送元から転送先にデータを揃え直すことができます。たとえば、DMAC はワードをアドレス 0x103 から読み出してアドレス 0x205 に書き込むときに、2 バイト レーンだけデータをシフトします。MFIFO へのデータの格納とパックは、転送先アドレスおよび転送の特性によって決定されます。

プログラムが転送先に対してインクリメント メモリ転送を実行することを指定した場合、DMAC はデータを MFIFO にパックして、MFIFO エントリの使用を最小限に抑えます。たとえば、DMAC に 64 ビット AXI データ バスがあり、プログラムが転送元アドレス 0x100、転送先アドレス 0x200 を使用する場合、DMAC は 2 つの 32 ビット ワードを MFIFO の単一エントリにパックします。

状況によっては、転送元からロードしたデータを格納するのに必要なエントリ数が、転送元データ量を MFIFO 幅で割るという単純計算でないことがあります。次のいずれかが発生している場合、必要なエントリ数の計算は単純ではありません。

- ソース アドレスが AXI バス幅に揃えられていない
- デスティネーション アドレスが AXI バス幅に揃えられていない
- メモリ転送の転送先が固定されている、すなわちインクリメントしないアドレスである

DMALD 命令と DMAST 命令はそれぞれ、AXI バス トランザクションの実行を指定します。AXI バス トランザクションで転送されるデータ量は、CCRn レジスタにプログラムされた値およびトランザクションのアドレスによって異なります。揃えられていない転送については、『AMBA AXI Protocol Specification』を参照してください。

MFIFO の使用率に関する考慮事項は、「9.3 DMA コントローラーのプログラム ガイド」を参照してください。

9.2.5 メモリ間転送

コントローラーには、PS システム内の次のようなメモリにアクセスする AXI マスター インターフェイスが含まれています。

- OCM
- DDR

同じ AXI 中央インターコネクトを介して、コントローラーはペリフェラル サブシステムの大多数にアクセスする可能性があります。ターゲット ペリフェラルを FIFO なし、またはフロー制御が必要ないメモリ マップされた領域 (メモリ ポート位置) として捉えることができる場合、DMAC を使用して読み出しおよび書き込みが可能です。次に一般的な例を示します。

- リニア アドレス モードでの QSPI
- NOR フラッシュ
- NAND フラッシュ

DMA コントローラーのメモリ マップは、第 4 章「システム アドレス」に示されています。

AXI インターフェイスの詳細は、「9.7.1 AXI マスター インターフェイス」を参照してください。メモリ間転送の例を、「9.4.2 メモリ間転送」で説明します。

9.2.6 PL ペリフェラル AXI トランザクション

大多数の PL ペリフェラルは、FIFO 経由でデータを転送できます。これらの FIFO は、オーバーフローおよびアンダーフローの発生を回避するように管理する必要があります。このため、DMAC と PL の DMA 対応ペリフェラルとの接続に 4 つの特定のペリフェラル要求インターフェイスが利用可能です。これらの各インターフェイスは、任意の DMA チャネルに割り当てることができます。

DMAC は、PL ペリフェラル インターフェイスごとに最大 4 つのアクティブ要求を受け入れるように構成されます。アクティブ要求では、DMAC は要求された AXI データ トランザクションを開始していません。DMAC には PL ペリフェラル インターフェイスごとに、PL ペリフェラルから要求を取得するための要求 FIFO があります。要求 FIFO がフルの場合、DMAC は対応する DMA{3:0}_DRREADY を Low にして、PL ペリフェラルから送信された要求を受け入れることができないことを示します。

注記 : PS の I/O ペリフェラル (IOP) へのペリフェラル要求インターフェイスはありません。ターゲットの PS ペリフェラルでは、FIFO のアンダーフローやオーバーフローを回避するためにプロセッサの介在が必要です。ここでは、PL ペリフェラルとの AXI トランザクションについて説明します。

DMAC と PL ペリフェラル間のデータ フロー量を処理するには、2 つの方法があります。

PL ペリフェラル長の管理: PL ペリフェラルが DMA サイクルに含まれるデータ量を制御します。

DMAC 長の管理: DMAC が DMA サイクルのデータ量を制御しています。

プログラム例

詳細は、「9.4.3 PL ペリフェラルの DMA 転送の長さの管理」を参照してください。

9.2.7 PL ペリフェラル要求インターフェイス

図 9-4 は、接頭辞を使用する PL ペリフェラル要求バスと DMAC 肯定応答バスで構成される PL ペリフェラル要求インターフェイスを示します。

DR PL ペリフェラル要求バス

DA DMAC 肯定応答バス



図 9-4 : DMAC の PL ペリフェラル要求インターフェイスの要求/肯定応答信号

両方のバスが、AXI プロトコルで説明されている VALID/READY ハンドシェイクを使用します。ハンドシェイク プロセスの詳細は、『AMBA AXI Protocol v1.0 Specification』を参照してください。

PL ペリフェラルは、DMA{3:0}_DRTYPE[1:0] レジスタを使用して次を行います。

- 単一 AXI トランザクションの要求
- AXI バースト トランザクションの要求
- フラッシュ要求の確認

DMAC は、DMA{3:0}_DATYPE[1:0] レジスタを使用して次を行います。

- 要求された単一 AXI トランザクションが完了した際の通知
- 要求された AXI バースト トランザクションが完了した際の通知
- フラッシュ要求の発行

PL ペリフェラルは、DMA{3:0}_DRLAST を使用して次を行います。

- AXI トランザクションの最後のデータ サイクルが開始された際の DMAC への通知

ハンドシェイクの規則

DMA チャネル スレッドがアクティブな場合、すなわち停止状態でない場合、DMAC は表 9-1 に示す DMA ハンドシェイク規則に従います。詳細は、251 ページの図 9-5 を参照してください。

表 9-1 : DMAC の PL ペリフェラル要求インターフェイスのハンドシェイク規則

規則	内容(1)
1	DMA{3:0}_DRVALID は任意の DMA{3:0}_ACLK サイクルで Low から High に変更できますが、DMA{3:0}_DRREADY が High の場合は、High から Low にのみ変更する必要があります。
2	DMA{3:0}_DRTYPE は、次のいずれかの場合にのみ変更できます。 • DMA{3:0}_DRREADY が High • DMA{3:0}_DRVALID が Low
3	DMA{3:0}_DRLAST は、次のいずれかの場合にのみ変更できます。 • DMA{3:0}_DRREADY が High • DMA{3:0}_DRVALID が Low
4	DMA{3:0}_DAVALID は任意の DMA{3:0}_ACLK サイクルで Low から High に変更できますが、DMA{3:0}_DAREADY が High の場合は、High から Low にのみ変更する必要があります。
5	DMA{3:0}_DATYPE は、次のいずれかの場合にのみ変更できます。 • DMA{3:0}_DAREADY が High • DMA{3:0}_DAVALID が Low

注記 :

1. すべての信号は DMA{3:0}_ACLK クロックに同期しています。

PL ペリフェラル インターフェイスの DMA チャネルへのマッピング

DMAC により、PL ペリフェラル要求インターフェイスを任意の DMA チャネルに割り当てることができます。DMA チャネル スレッドが DMAWFP を実行すると、PL ペリフェラル [4:0] フィールドにプログラムされた値により、その DMA チャネルに関連付けられた PL ペリフェラルが指定されます。258 ページの表 9-8 の DMAWFP 命令を参照してください。

PL ペリフェラル要求インターフェイスのタイミング図

図 9-5 は、PL ペリフェラルが AXI バースト トランザクションを要求したときの、ハンドシェイク規則に説明されている規則に従った、ペリフェラル要求インターフェイスの動作例を示しています。



図 9-5 : DMAC の PL ペリフェラル要求インターフェイスのバースト要求信号

図 9-5 の状態遷移

T1　　DMAC は AXI バースト トランザクション要求を検出します。

T2 から T7　　DMAC は AXI バースト トランザクションを実行します。

T7　　DMAC は DMA{3:0}_DAVALID を High に、DMA{3:0}_DATYPE[1:0] を完了したことを示すように設定します。

その他のタイミング図については、『Arm PrimeCell DMA Controller (PL330) Technical Reference Manual』の「Peripheral Request Interface Timing Diagrams」を参照してください。各 PL ペリフェラル要求インターフェイスは互いに非同期であり、DMA 自体と非同期であることに注意してください。

9.2.8 PL ペリフェラル - PL ペリフェラルによる長さの管理

PL ペリフェラル要求インターフェイスにより、PL ペリフェラルは AXI 転送に含まれるデータ量を制御できます。DMAC が転送に含まれるデータ サイクル数を把握している必要はありません。PL ペリフェラルは、次を使用して AXI トランザクションを制御します。

DMA{3:0}_DRTYPE[1:0]　　単一 AXI トランザクションまたはバースト AXI トランザクションを選択

DMA{3:0}_DRLAST　　現在の一連の要求の最後を開始したときに DMAC に通知

DMAC は DMAWFP 命令を実行すると、スレッドの実行を停止して、PL ペリフェラルが要求を送信するのを待機します。PPL ペリフェラルが要求を送信すると、DMAC は次の信号の状態に応じて要求フラグの状態を設定します。

DMA{3:0}_DRTYPE[1:0]　　DMAC は request_type フラグの状態を設定します。

00:　　request_type = 単一

01:　　request_type = バースト

DMA{3:0}_DRLAST　　DMAC は request_last フラグの状態を設定します。

0:　　request_last = 0

1:　　request_last = 1

DMAC が DMAWFP 単一命令または DMAWFP バースト命令を実行すると、DMAC は次を設定します。

- request_type{3:0} フラグそれぞれを単一またはバーストに設定
- request_last{3:0} フラグを 0 に設定

DMALPFE は、関連する DMALPEND 命令の nf ビットを強制的に 0 に設定するアセンブラー指示子です。これにより、ループの終了にループ カウンターを使用しないプログラム ループが作成されます。DMAC は、request_last フラグが 1 に設定されると、ループを抜けます。

DMAC は request_type フラグと request_last フラグの状態に応じて、条件付きで次の命令を実行します。

DMALD、DMAST、DMALPEND

これらの命令がオプションの接尾辞 B|S を使用する場合、request_type フラグが一致しなければ、DMAC は DMANOP を実行します。

DMALDP<B|S>、DMASTP<B|S>

request_type フラグが接尾辞 B|S と一致しなければ、DMAC は DMANOP を実行します。

DMALPEND

nf ビットが 0 の場合、request_last フラグがセットされていれば、DMAC は DMANOP を実行します。

DMAC がバースト要求を受け取ったときに AXI バースト トランザクションを発行する場合、すなわち、DMA{3:0}_DRTYPE[1:0] = b01 の場合、DMALDB、DMALDPB、DMASTB および DMASTPB 命令を使用する必要があります。CCRn レジスタの値により、DMAC 転送のデータ量が制御されます。付録 B 「Register Details」のチャネル制御レジスタを参照してください。

DMAC が単一要求を受け取ったときに単一 AXI トランザクションを発行する場合、すなわち、DMA{3:0}_DRTYPE[1:0] = b00 の場合、DMALDS、DMALDPS、DMASTS、および DMASTPS 命令を使用する必要があります。DMAC は CCRn レジスタの src_burst_len および dst_burst_len フィールドの値を無視して、arlen[3:0] または awlen[3:0] バスを 0x0 に設定します。

PL ペリフェラル長管理のマイクロコードの例は、「DMA コントローラーのプログラム ガイド」を参照してください。

9.2.9 PL ペリフェラル - DMAC による長さの管理

DMAC 長の管理は、DMAC が転送するデータ量の合計を制御するプロセスです。いずれかの方向へのデータ転送が必要になると、PL ペリフェラル要求インターフェイスを使用して、PL ペリフェラルは DMAC にそれを通知します。DMA チャネル スレッドは、DMAC が PL ペリフェラル要求に応答する方法を制御します。

DMAC 長の管理には、次の制約が適用されます。

- PL ペリフェラルからの単一要求すべての合計データ量は、その PL ペリフェラルのバースト要求のデータ量よりも少ない必要があります。
- CCRn レジスタは、バースト要求および単一要求で転送されるデータ量を制御します。Arm は、チャネルの転送の進行中は、CCRn レジスタを更新しないことを推奨しています。付録 B 「Register Details」のチャネル制御レジスタを参照してください。
- PL ペリフェラルがバースト要求を送信した後、バースト要求が完了したことを DMAC が確認するまで、PL ペリフェラルは単一要求を送信しないようにする必要があります。

PL ペリフェラル要求インターフェイスが何らかの要求を受け取るまでプログラム スレッドが実行を停止する必要がある場合、DMAWFP 単一命令を使用します。DMAC は要求 FIFO のヘッド エントリの要求タイプによって、次のように動作します。

単一: DMAC は FIFO からのエントリを用いて、プログラム実行を継続します。

バースト: DMAC は FIFO にエントリを残して、プログラム実行を継続します。

注記 : バースト要求エントリは、DMAC が DMAWFP バースト命令または DMAFLUSHP 命令を実行するまで、要求 FIFO に残ります。

PL ペリフェラル要求インターフェイスがバースト要求を受け取るまでプログラム スレッドが実行を停止する必要がある場合、DMAWFP バースト命令を使用します。DMAC は要求 FIFO のヘッド エントリの要求タイプによって、次のように動作します。

単一: DMAC は FIFO からのエントリを削除し、プログラム実行は停止されたままになります。

バースト: DMAC は FIFO からのエントリを用いて、プログラム実行を継続します。

AXI 読み出しトランザクションの完了時に DMAC が PL ペリフェラルに ACK を送信する必要がある場合は、DMALDP 命令を使用します。同様に、AXI 書き込みトランザクションの完了時に DMAC が PL ペリフェラルに ACK を送信する必要がある場合は、DMASTP 命令を使用します。DMAC は、DMA{3:0}_DATYPE[1:0] バスを用いて PL ペリフェラル {3:0} にトランザクションを確認します。

DMAC は、RVALID と RLAST が High の場合に読み出しトランザクションの ACK を送信し、BVALID が High の場合に書き込みトランザクションの ACK を送信します。AXI 書き込みトランザクションをバッファー可能なとき、DMAC は PL ペリフェラルに ACK を送信できますが、最終的な転送先への書き込みデータのトランザクションは進行中です。

PL ペリフェラル要求インターフェイスの要求 FIFO をリセットするには、DMAFLUSHP 命令を使用します。DMAC は DMAFLUSHP を実行後、PL ペリフェラルがフラッシュ要求を確認するまで、PL ペリフェラル要求を無視します。これにより、DMAC と PL ペリフェラルは互いに同期します。

DMA 長の管理のマイクロコード例は、「9.3 DMA コントローラーのプログラム ガイド」を参照してください。

9.2.10 イベントと割り込み

DMAC は 16 のイベントをサポートします。これらのイベントの最初の 8 つは割り込み信号 IRQs [7:0] にできます。8 つの各割り込みは PS 割り込みコントローラーおよび PL の両方に同時に出力されます。これらのイベントを DMA エンジンの内部で使用し、チャネル間またはマネージャーとチャネル間のクロス トリガーを実行します。

表 9-2 にイベントおよび割り込み間のマップを示します。プログラムの詳細は、付録 B 「Register Details」の割り込みイネーブル レジスタを参照してください。

表 9-2 : DMAC イベントと割り込み

DMAC イベント/IRQ #	システム IRQ# (PS へ)	IRQP2F (PL へ)	DMA エンジン イベント#
0 ~ 3	46 ~ 49	20 ~ 23	0 ~ 3
4 ~ 7	72 ~ 75	24 ~ 27	4 ~ 7
8 ~ 15	na	na	8 ~ 15

DMA エンジンが DMASEV 命令を実行すると、ユーザーが指定したイベント/割り込みが変更されます。

- INTEN レジスタがイベント/割り込みリソースをイベントとして機能するように設定した場合、DMAC は指定されたイベント/割り込みリソースのイベントを生成します。DMAC が同じイベント/割り込みリソースに DMAWFE 命令を実行すると、イベントはクリアされます。

- INTEN レジスタがイベント/割り込みリソースを割り込みとして機能するように設定した場合、DMAC は irq<event_num> を High にします。ここで、event_num は指定されたイベント リソースの数です。割り込みをクリアするには、INTCLR レジスタに書き込む必要があります。付録 B 「Register Details」の割り込みクリア レジスタを参照してください。

詳細は、「9.3 DMA コントローラーのプログラム ガイド」を参照してください。また、システム IRQ の詳細は、第 7 章「割り込み」を参照してください。

9.2.11 アボート

アボートは、IRQ ID #45 を介して CPU に、IRQP2F[28] 信号を介して PL ペリフェラルに送信されます。表 9-3 に考えられるアボートの要因をすべてまとめます。表 9-3 ではアボート後の DMAC の動作について説明します。アボート発生後の DMAC の動作はスレッド タイプによって異なります。表 9-5 では、アボート信号の受信後のプロセッサまたは PL ペリフェラルの動作について説明します。詳細は、『Arm PrimeCell DMA Controller (PL330) Technical Reference Manual』の「Aborts」を参照してください。

表 9-3 : DMAC アボートのタイプと条件

アボート タイプ	条件
正確 DMAC は、アボートを作成した命令のアドレスで、PC レジスタを更新します。 **注記:** DMAC が正確なアボートを送信すると、アボートをトリガーした命令は実行されず、代わりに DMAC は DMANOP を実行します。	**チャネル制御レジスタでのセキュリティ違反** 非セキュアな状態の DMA チャネル スレッドが、チャネル制御レジスタをプログラムして、セキュアな AXI バス トランザクションを生成します。
	イベントでのセキュリティ違反 非セキュアな状態の DMA チャネル スレッドが、セキュアに設定されたイベントに対して DMAWFE または DMASEV を実行します。SLCR レジスタ TZ_DMA_IRQ_NS が、イベントのセキュリティ状態を制御します。
	PL ペリフェラル要求インターフェイスでのセキュリティ違反 非セキュアな状態の DMA チャネル スレッドは、セキュアに設定された PL ペリフェラル要求インターフェイスに対して DMAWFP、DMALDP、DMASTP、または DMAFLUSHP を実行します。SLCR レジスタ TZ_DMA_PERIPH_NS が、PL ペリフェラル要求インターフェイスのセキュリティ状態を制御します。
	DMAGO でのセキュリティ違反 非セキュアな状態の DMA マネージャーが、DMAGO を実行してセキュアな DMA チャネル スレッドの開始しようとします。
	AXI マスター インターフェイスでのエラー DMAC は、命令フェッチの実行時に、AXI マスター インターフェイスで ERROR 応答を受信します。予約されたメモリへのアクセスがこの例です。
	実行エンジンでのエラー スレッドは、未定義の命令または DMAC のコンフィギュレーションに対して無効なオペランドを持つ命令を実行します。

表 9-3 : DMAC アボートのタイプと条件 (続き)

アボート タイプ	条件
不正確 PC レジスタには、アボートの発生要因ではない命令のアドレスが含まれることがあります。	**データ ロードでのエラー** DMAC は、データ ロードの実行時に、AXI マスター インターフェイスで ERROR 応答を受信します。
	データ格納でのエラー DMAC は、データ格納の実行時に、AXI マスター インターフェイスで ERROR 応答を受信します。
	MFIFO でのエラー DMA チャネル スレッドが DMALD を実行した際にデータを格納するには MFIFO が小さすぎる、または DMAST を実行した際に AXI トランザクションを完了するには MFIFO のデータが不十分です。
	ウォッチドッグ アボート 1 つ以上の DMA チャネル プログラムが実行されていて、DMA プログラムの格納要件を満たすには MFIFO が小さすぎる場合、DMAC をロック アップできます。 DMAC には、DMA 転送を完了できない状態にとどまるのを防ぐためのロジックが組み込まれています。次の条件がすべて発生している場合、DMAC はロック アップを検出します。 • ロード キューが空である • 格納キューが空である • MFIFO に十分な空き領域がないか、ほかのチャネルがロードロックを所有しているため、実行中のすべてのチャネルが DMALD 命令を実行できない ロック アップを検出すると、DMAC は割り込みを通知します。また、原因となっているチャネルを中断できます。DMAC の動作は、WD レジスタの wd_irq_only ビットの状態によって異なります。詳細は、272 ページの「DMA チャネル間でのリソース共有」を参照してください。

表 9-4 : DMAC アボートの処理

スレッド タイプ	DMAC の動作
チャネル スレッド	**IRQ#45** 割り込みおよび **IRQP2F[28]** 信号を High に設定します。
	DMA チャネルの命令の実行を停止します。
	DMA チャネルのすべてのキャッシュ エントリを無効にします。
	正確なアボートの場合、チャネル プログラム カウンター レジスタを更新して、中断された命令のアドレスを含めます。
	読み出しキューおよび書き込みキューに残っている命令に対して、AXI アクセスを生成しません。
	現在アクティブな AXI バス トランザクションの完了を許可します。
DMA マネージャー	**IRQ#45** 割り込みおよび **IRQP2F[28]** 信号を High に設定します。

表 9-5 : DMAC スレッドの終端

プロセッサまたは PL ペリフェラルの動作
エラー ステータスの DMA マネージャー レジスタのステータスを読み出し、DMA マネージャーにエラーが発生しているかどうかを判断し、アボートの原因を特定します。
エラー ステータスの DMA チャネル レジスタのステータスを読み出し、DMA チャネルにエラーが発生しているかどうかを判断し、アボートの原因を特定します。
DMAKILL 命令をエンコードし、デバッグ命令-0 レジスタをプログラムします。
デバッグ コマンド レジスタに書き込みます。

9.2.12 セキュリティ

DMAC のリセット終了時には、リセット初期化インターフェイス信号のステータスにより、次に対するセキュリティが設定されます。

- DMA マネージャー (SLCR レジスタ TZ_DMA_NS)
- イベント/割り込みリソース (SLCR レジスタ TZ_DMA_IRQ_NS)
- PL ペリフェラル要求インターフェイス (SLCR レジスタ TZ_DMA_PERIPH_NS)

詳細は、「9.6.3 コントローラーのリセット コンフィギュレーション」を参照してください。

DMA マネージャーは DMA の DMAGO 命令を実行すると、ns ビットをセットすることで、チャネルのセキュリティ状態を設定します。チャネルのステータスは、動的な非セキュア ビット、チャネル ステータス レジスタの CNS によって指定されます。

注記 : 詳細は、『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019) を参照してください。

命名規則

表 9-6 は、この章で使用される命名規則が Arm の命名規則にどのように対応しているかを示します。

表 9-6 : DMAC セキュリティの命名規則

Arm	ザイリンクス	内容
DNS	TZ_DMA_NS の DMAC_NS	**DMA 非セキュア** DMAC のリセット終了時に、この信号は DMA マネージャーのセキュリティ状態を制御します。 0: DMA マネージャーはセキュアな状態で動作 1: DMA マネージャーは非セキュアな状態で動作
INS	TZ_DMA_IRQ_NS の DMAC_IRQ_NS<x> TZ_DMA_IRQ_NS	**割り込み非セキュア** DMAC のリセット終了時に、この信号はイベント/割り込みのセキュリティ状態を制御します。 0: DMAC 割り込み/イベント ビットはセキュアな状態 1: DMAC 割り込み/イベント ビットは非セキュアな状態
PNS	TZ_DMA_PERIPH_NS の DMAC_PERIPH_NS<x> TZ_DMA_PERIPH_NS	**PL ペリフェラル非セキュア** DMAC のリセット終了時に、この信号は PL ペリフェラル要求インターフェイスのセキュリティ状態を制御します。 0: DMAC ペリフェラル要求インターフェイスはセキュアな状態 1: DMAC ペリフェラル要求インターフェイスは非セキュアな状態
ns	DMAGO 命令の ns	**DMAGO 非セキュア** DMAGO 命令のビット 1 0: DMA チャネル スレッドはセキュアな状態で開始 1: DMA チャネル スレッドはセキュアな状態で開始
CNS	CSR<x> の CNS	**チャネル非セキュア** 各 DMA チャネルのセキュリティ状態は、チャネル ステータス レジスタのビット CNS によって指定されます。 0: DMA チャネル スレッドはセキュアな状態で動作 1: DMA チャネル スレッドはセキュアな状態で動作

DMA マネージャーによるセキュリティ

表 9-7 に、DMA マネージャーに対するセキュリティ用途の簡単なまとめを示します。

表 9-7 : DMA マネージャーによる DMAC セキュリティ

	DNS	命令	ns	INS	内容
DMA マネージャー	0	DMAGO	0	-	セキュアな APB インターフェイスを使用して発行する必要があります。DMA チャネル スレッドはセキュアな状態で開始します (CNS = 0)。
			1	-	セキュアな APB インターフェイスを使用して発行する必要があります。DMA チャネル スレッドは非セキュアな状態で開始します (CNS = 1)。
		DMASEV	-	X	セキュアな APB インターフェイスを使用して発行する必要があります。INS ビットに関係なく、適切なイベントを示します。
	1	DMAGO	0	-	非セキュアな APB インターフェイスを使用して発行する必要があります。アボートです (「9.2.11 アボート」参照)。
			1	-	非セキュアな APB インターフェイスを使用して発行する必要があります。DMA チャネル スレッドは非セキュアな状態で開始します (CNS = 1)。
		DMASEV	-	0	非セキュアな APB インターフェイスを使用して発行する必要があります。アボートです (「9.2.11 アボート」参照)。
			-	1	非セキュアな APB インターフェイスを使用して発行する必要があります。適切なイベントを示します。

DMA チャネル スレッドによるセキュリティ

表 9-8 に、DMA チャネル スレッドに対するセキュリティ用途の簡単なまとめを示します。

表 9-8 : DMA チャネル スレッドによる DMAC セキュリティ

	CNS ビット	命令	PNS ビット	INS ビット	説明
DMA チャネル スレッド	0	DMAWFE	-	X	INS ビットに関係なく、イベント発生時に実行が継続されます。
		DMASEV	-	X	INS ビットに関係なく、適切なイベントを示します。
		DMAWFP	X	-	PNS ビットに関係なく、ペリフェラル要求時に実行が継続されます。
		DMALP、DMASTP	X	-	PNS ビットに関係なく、PL ペリフェラルにメッセージを送信して、DMA 転送の最後の AXI トランザクションが完了したことを知らせます。
		DMAFLUSH	X	-	PNS ビットに関係なく、ペリフェラルの状態をクリアし、ペリフェラルにメッセージを送信してレベル ステータスを再送信します。
	1	DMAWFE	-	0	アボートです。
			-	1	イベント発生時に、実行が継続されます。
		DMASEV	-	0	アボートです。
			-	1	適切なイベントを示します。
		DMAWFP	0	-	アボートです。
			1	-	ペリフェラル要求時に、実行が継続されます。
		DMALP、DMASTP	0	-	アボートです。
			1	-	ペリフェラルにメッセージを送信して、DMA 転送の最後の AXI トランザクションが完了したことを知らせます。
		DMAFLUSHP	0	-	アボートです。
			1	-	ペリフェラルの状態のみをクリアし、ペリフェラルにメッセージを送信してレベル ステータスを再送信します。

9.2.13 IP コンフィギュレーション オプション

ザイリンクスによる DMAC のインプリメンテーションでは、表 9-9 に示す IP コンフィギュレーション オプションを使用します。

表 9-9 : DMAC IP コンフィギュレーション オプション

IP コンフィギュレーション オプション	値
データ幅 (ビット)	64
チャネル数	8
割り込み数	16 (8 つの割り込み、8 つのイベント)
ペリフェラル数	4 (PL へ)
キャッシュのライン数	8
キャッシュのライン幅 (ワード)	4
バッファーのワード数 (MIFIFO の深さ)	1

表 9-9 : DMAC IP コンフィギュレーション オプション (続き)

IP コンフィギュレーション オプション	値
読み出しキューの深さ	16
書き込みキューの深さ	16
読み出し発行機能	8
書き込み発行機能	8
ペリフェラル要求機能	すべての機能
セキュアな APB ベース アドレス	0xF800_3000
非セキュアな APB ベース アドレス	0xF800_4000

9.3 DMA コントローラーのプログラム ガイド

9.3.1 スタートアップ

例: コントローラーのスタートアップ

1. **クロックの設定:**「9.6.1 クロック」を参照してください。
2. **セキュリティ状態の設定:**「9.6.3 コントローラーのリセット コンフィギュレーション」を参照してください。
3. **コントローラーのリセット:**「9.6.2 リセット」を参照してください。
4. **割り込み処理ルーチンの作成:**「9.3.3 割り込み処理ルーチン」を参照してください。
5. **DMA 転送の実行:**「9.3.2 DMA 転送の実行」を参照してください。

9.3.2 DMA 転送の実行

1. **DMA 転送のマイクロコードのメモリへの書き込み:** 詳細は、「9.4 DMA エンジンのプログラム ガイド」を参照してください。
   a. DMA チャネル用のプログラムを作成します。
   b. プログラムをシステム メモリ領域に格納します。
2. **DMA チャネル スレッドの開始:**「9.2.3 DMA マネージャー」を参照してください。

9.3.3 割り込み処理ルーチン

DMA コントローラーから PS 割り込みコントローラーへの割り込み信号は 2 種類あります。

- 8 つの DMAC IRQ [75:72] および [49:46]
- 1 つの DMAC ABOART IRQ [45]

割り込み処理ルーチン (ISR) は各種の割り込みに使用できます。次に ISR の例を 2 つ挙げます。割り込みの詳細は、「9.2.10 イベントと割り込み」を参照してください。

例: IRQ 割り込み処理ルーチン

このルーチンでは次の手順を実行する必要があり、8 つの DMAC IRQ がサポートされます。

1. **割り込みの原因となったイベントを確認する。**dmac.INT_EVENT_RIS を読み出します。
2. **該当するイベントをクリアする。**dmac.INTCLR レジスタに書き込みます。
3. **DMA 転送が完了したことをアプリケーションに通知する。**DMA 転送のセットアップ中にレジスタに格納された場合はユーザー コールバック関数を呼び出します。

例: IRQ_ABORT 割り込み処理ルーチン

このルーチンでは次の手順を実行する必要があります。

1. **マネージャー エラーが発生したかどうかを判断する。**dmac.FSRD を読み出します。fs_mgr フィールドの値がセットされると、dmac.FTRD を読み出してエラーの種類を識別します。
2. **チャネル エラーが発生したかどうかを判断する。**dmac.FSRC を読み出します。チャネルの fault_status フィールドの値が設定されると、チャネルに対応する dmac.FTRx を読み出してエラーの種類を識別します。
3. **DMAKILL 命令を実行する。**DMA マネージャーまたは DMA チャネル スレッドに対して行います。
   a. DMA マネージャーの場合、dmac.DBGINST0 レジスタに書き込み (付録 B 「Register Details」参照)、次を入力します。
      - DMAKILL の命令バイト 0 エンコード
      - debug_thread ビット 0。これにより、DMA マネージャーが選択されます。
   b. DMA チャネル スレッドの場合、dmac.DBGINST0 レジスタに書き込み、次を入力します。
      - DMAKILL の命令バイト 0 エンコード
      - channel_num ビットをチャネルの数にセットして強制終了
      - debug_thread ビット 1。これにより、DMA チャネル スレッドが選択されます。
   c. dmac.DBGSTATUS の dbgstatus フィールドがビジーになるまで待機します。
   d. dmac.DBGCMD レジスタに 0x0 を書き込み、DBGINSTx レジスタに含まれる命令を実行します。

9.3.4 レジスタの概要

表 9-10 に DMA コントローラー レジスタの概要を示します。

表 9-10 : DMAC レジスタの概要

機能	レジスタ名	概要
DMAC 制御	dmac.XDMAPS_DS dmac.XDMAPS_DPC	セキュリティ状態とプログラム カウンターを提供します。
割り込みおよびイベント	dmac.INT_EVENT_RIS dmac.INTCLR dmac.INTEN dmac.INTMIS	割り込み検出を有効/無効にし、割り込みコントローラーに送信される割り込みをマスクして、そのままの割り込みステータスを読み出します。
エラー ステータスおよびタイプ	dmac.FSRD dmac.FSRC dmac.FTRD dmac.FTR{7:0}	マネージャーとチャネルのエラー ステータスとタイプを指定します。

表 9-10 : DMAC レジスタの概要 (続き)

機能	レジスタ名	概要
チャネル スレッド ステータス	dmac.CPC{7:0} dmac.CSR{7:0} dmac.SAR{7:0} dmac.DAR{7:0} dmac.CCR{7:0} dmac.LC0_{7:0} dmac.LC1_{7:0}	DMA チャネル スレッドのステータスを指定します。
デバッグ	dmac.DBGSTATUS dmac.DBGCMD dmac.DBGINST{1,0}	ユーザーがチャネル スレッドに命令を送信できるようになります。
IP コンフィギュレーション	dmac.XDMAPS_CR{4:0} dmac.XDMAPS_CRDN	システム ファームウェアが DMAC のハードワイヤされたコンフィギュレーションを検出できるようにします。
ウォッチドッグ	dmac.WD	ロックアップ状態の検出時に、DMAC がどのように対応するかを制御します。
システム レベル	slcr.DMAC_RST_CTRL slcr.TZ_DMAC_NS slcr.TZ_DMA_IRQ_NS slcr.TZ_DMAC_PERIPH_NS slcr.DMAC_RAM slcr.APER_CLK_CTRL	リセット、クロック、およびセキュリティ状態を制御します。

9.4 DMA エンジンのプログラム ガイド

DMA エンジンのプログラム ガイドは次のセクションで構成されます。

- 9.4.1 AXI トランザクションの CCRx をプログラムするマイクロコードの書き込み
- 9.4.2 メモリ間転送
- 9.4.3 PL ペリフェラルの DMA 転送の長さの管理
- 9.4.4 イベントを使用したチャネルの再開
- 9.4.5 プロセッサへの割り込み
- 9.4.6 命令セットの参照

注記 : 表 9-14 および 270 ページの表 9-15 に、DMAC の命令とコマンドをまとめます。

注記 :『Arm Application Note 239: Example programs for the CoreLink DMA Controller DMA-330』を参照してください。

9.4.1 AXI トランザクションの CCRx をプログラムするマイクロコードの書き込み

チャネルのマイクロコードを使用し、AXI トランザクションの属性を定義する目的で dmac.CCRx レジスタを設定します。これは、DMAMOV CCR 命令を用いて実行します。

マイクロコードが DMA 転送を開始する前に、dmac.CCR{7:0} レジスタに書き込むマイクロコードをプログラムする必要があります。マイクロコードが書き込む AXI の属性を次に示します。

1. バーストのタイプ (インクリメンタルまたは固定アドレス) に基づいて src_inc および dst_inc ビット フィールドをプログラムします。これは ARBURST[0] および AWBURST[0] AXI 信号に影響が及びます。
2. src_burst_size および dst_burst_size ビット フィールド (AXI のデータ ビートあたりのバイト数) をプログラムします。これは ARSIZE[2:0] および AWSIZE[2:0] AXI 信号に影響が及びます。
3. src_burst_len および dst_burst_len ビット フィールド (AXI バースト トランザクションあたりのデータ ビートの数) をプログラムします。これは ARLEN[3:0] および AWLEN[3:0] AXI 信号に影響が及びます。
4. src_cache_ctrl および dst_cache_ctrl ビット フィールド (キャッシュ方式) をプログラムします。これは ARCACHE[2:0] および AWCACHE[2:0] AXI 信号に影響が及びます。
5. src_prot_ctrl および dst_prot_ctrl ビット フィールド (マネージャー スレッドのセキュリティ状態) をプログラムします。マネージャー スレッドがセキュアな場合は ARPROT[1] を 0 に設定し、非セキュアであれば 1 に設定する必要があります。ARPROT[0] および ARPROT[2] の値は 0 に設定してください。次に例を示します。
   - DMA マネージャーがセキュアな場合、src_prot_ctrl = `0'b000` に設定します。
   - DMA マネージャーが非セキュアな場合、scr_prot_ctrl = `0'b010` に設定します。
6. endian_swap_size = 0 (スワップなし) とプログラムします。

9.4.2 メモリ間転送

ここでは、揃えられた転送、揃えられていない転送、および固定データの転送を行うために DMAC が実行するマイクロコードの例を示します。揃えられた転送については表 9-11、揃えられていない転送については表 9-12、固定された転送については表 9-13 を参照してください。MFIFO の使用率についても説明します。

注記 : キャッシュ メモリが DMA 転送に使用される場合、適切なキャッシュ操作を使用してキャッシュ コヒーレンシが維持されるようにプログラムする必要があります。DMA チャネルをプログラムする前に、メモリ アドレスの範囲に対応するキャッシュ エントリを削除して無効にする必要があります。

表 9-11 : DMAC の揃えられたメモリ間転送

内容	コード	MFIFO の使用
揃えられた簡易なプログラム 転送元アドレスと転送先アドレスは AXI データ バス幅に揃えられます。	DMAMOV CCR, SB4 SS64 DB4 DS64 DMAMOV SAR, 0x1000 DMAMOV DAR, 0x4000 DMALP 16 DMALD DMAST DMALPEND DMAEND	各 DMALD には 4 つのエントリが必要で、各 DMAST は 4 つのエントリを削除します。 この例には、MFIFO エントリなしという静的要件、および 4 つの MFIFO エントリという動的要件があります。
ロードが複数の揃えられた非同期プログラム 格納ごとに 4 つのロードを実行し、転送元アドレスと転送先アドレスは AXI データ バス幅に揃えられます。	DMAMOV CCR, SB1 SS64 DB4 DS64 DMAMOV SAR, 0x1000 DMAMOV DAR, 0x4000 DMALP 16 DMALD DMALD DMALD DMALD DMAST DMALPEND	各 DMALD には 1 つのエントリが必要で、各 DMAST は 4 つのエントリを削除します。 この例には、MFIFO エントリなしという静的要件、および 4 つの MFIFO エントリという動的要件があります。
格納が複数の揃えられた非同期プログラム ロードごとに 4 つの格納を実行し、ソース アドレスとデスティネーション アドレスは AXI データ バス幅に揃えられます。	DMAMOV CCR, SB4 SS64 DB1 DS64 DMAMOV SAR, 0x1000 DMAMOV DAR, 0x4000 DMALP 16 DMALD DMAST DMAST DMAST DMAST DMALPEND DMAEND	各 DMALD には 4 つのエントリが必要で、各 DMAST は 1 つのエントリを削除します。 この例には、MFIFO エントリなしという静的要件、および 4 つの MFIFO エントリという動的要件があります。

表 9-12 : DMAC の揃えられていない転送

内容	コード	MFIFO の使用

揃えられた転送元アドレスから揃えられていない転送先アドレス
転送元アドレスは AXI データ バス幅に揃えられますが、転送先アドレスは揃えられません。転送先アドレスは転送先バースト サイズに揃えられないため、最初の DMAST 命令は最初の DMALD 命令が読み出すよりも少ない数のデータを削除します。このため、MFIFO からデータを消去するには、シングル ワードの最終 DMAST が必要です。
	`DMAMOV CCR, SB4 SS64`
	`DB4 DS64`
	`DMAMOV SAR, 0x1000`
	`DMAMOV DAR, 0x4004`
	
	`DMALP 16`
	`DMALD`
	`DMAST`
	`DMALPEND`
	
	`DMAMOV CCR, SB4 SS64`
	`DB1 DS32`
	`DMAST`
	
	`DMAEND`
		最初の DMALD 命令は 4 つのダブル ワードをロードしますが、転送先アドレスが揃えられていないため、DMAC はこれらを 4 バイトだけシフトします。このため、最初のループではエントリを 3 つだけ削除し、MFIFO の静的エントリが 1 つだけ残されます。各 DMAST には 4 つのデータ エントリしか必要ないため、最後の DMAST によって空になるまで、余分なエントリはプログラムの間使用され続けます。
		この例には、1 つの MFIFO エントリという静的要件、および 4 つの MFIFO エントリという動的要件があります。

揃えられていない転送元アドレスから揃えられた転送先アドレス
転送元アドレスは AXI データ バス幅に揃えられませんが、転送先アドレスは揃えられます。転送元アドレスは転送元バースト サイズに揃えられないため、最初の DMALD 命令は DMAST が必要とするよりも少ない数のデータを読み出します。このため、最初の DMAST を満たすには、追加の DMALD が必要です。
	`DMAMOV CCR, SB4 SS64`
	`DB4 DS64`
	`DMAMOV SAR, 0x1004`
	`DMAMOV DAR, 0x4000`
	
	`DMALD`
	
	`DMALP 15`
	`DMALD`
	`DMAST`
	`DMALPEND`
	
	`DMAMOV CCR, SB1 SS32`
	`DB4 DS64`
	`DMALD`
	`DMAST`
	
	`DMAEND`
		最初の DMALD 命令は、DMAC が DMAST を実行できるのに十分なデータをロードしないため、ループの開始前にプログラムには追加の DMALD が含まれます。最初の DMALD 後、後続の DMALD はソース バースト サイズに揃えられます。これによりシステムが最適化されますが、より多くの MFIFO エントリが必要です。
		この例には、4 つの MFIFO エントリという静的要件、および 4 つの MFIFO エントリという動的要件があります。

表 9-12 : DMAC の揃えられていない転送 (続き)

内容	コード	MFIFO の使用
揃えられていない転送元アドレスから揃えられた転送先アドレス (過剰な初期ロードあり) これは、揃えられていない転送元アドレスから揃えられた転送先アドレスの代替プログラムです。別のシーケンスの転送元バーストを使用します。必ずしも効率はよくありませんが、必要な MFIFO エントリは少なくなります。	DMAMOV CCR, SB5 SS64 DB4 DS64 DMAMOV SAR, 0x1004 DMAMOV DAR, 0x4000 DMALD DMAST DMAMOV CCR, SB4 SS64 DB4 DS64 DMALP 14 DMALD DMAST DMALPEND DMAMOV CCR, SB3 SS64 DB4 DS64 DMALD DMAMOV CCR, SB1 SS32 DB4 DS64 DMALD DMAST DMAEND	最初の DMALD 命令は 5 ビートのデータをロードして、DMAC が最初の DMAST を実行できるようにします。最初の DMALD 後、後続の DMALD は転送元バースト サイズに揃えられません。たとえば、2 番目の DMALD はアドレス 0x1028 から読み出します。ループの後、最後の 2 つの DMALD は最後の DMAST を満たすために必要なデータを読み出します。 この例には、1 つの MFIFO エントリという静的要件、および 4 つの MFIFO エントリという動的要件があります。
揃えられたバースト サイズ、揃えられていない MFIFO MFIFO 幅よりも狭い転送先アドレスをバースト サイズに揃えますが、MFIFO 幅には揃えません。	DMAMOV CCR, SB4 SS32 DB4 DS32 DMAMOV SAR, 0x1000 DMAMOV DAR, 0x4004 DMALP 16 DMALD DMAST DMALPEND DMAEND	DMAC コンフィギュレーションで、AXI データ バス幅が 32 ビットの場合、このプログラムには 4 つの MFIFO エントリが必要です。ただし、この例では、DMAC の AXI データ バス幅は 64 ビットです。また、転送先アドレスが 64 ビットで揃えられていないため、MFIFO エントリは 2 つではなく 3 つ必要です。 この例には、MFIFO エントリなしという静的要件、および 3 つの MFIFO エントリという動的要件があります。

表 9-13 : DMAC の固定された転送

内容	コード	MFIFO の使用
揃えられたアドレスを持つ固定された転送先 転送元アドレスと転送先アドレスは AXI データ バス幅に揃えられ、転送先アドレスは固定されています。	DMAMOV CCR, SB2 SS64 DB4 DS32 DAF DMAMOV SAR, 0x1000 DMAMOV DAR, 0x4000 DMALP 16 DMALD DMAST DMALPEND DMAEND	プログラムの各 DMALD は、2 つの 64 ビット データ転送を MFIFO にロードします。転送先アドレスは 32 ビットの固定アドレスであるため、DMAC は 2 つのエントリの各 64 ビット データ アイテムを MFIFO で分割します。 この例には、MFIFO エントリなしという静的要件、および 4 つの MFIFO エントリという動的要件があります。

9.4.3 PL ペリフェラルの DMA 転送の長さの管理

例: ペリフェラルによる長さの管理

次の例は、ペリフェラルがバースト要求 (DMA{3:0}_DRTYPE[1:0] = 01) を送信する場合に、メモリからペリフェラル 0 に 64 ワードを転送する DMAC プログラムを示しています。ペリフェラルが単一要求 (DMA{3:0}_DRTYPE[1:0] = 00) を送信すると、DMAC プログラムはメモリからペリフェラル 0 に 1 ワードを転送します。

64 ワードを転送する場合、プログラムは DMAC に 16 の AXI バス トランザクションを実行するように命令します。各トランザクションは、4 ビート バースト (SB = 4、DB = 4) で構成され、各ビートが 1 ワードのデータを移動させます (SS=32、DS=32)。

この例では、プログラムは次の命令を使用します。

- DMAWFP 命令。DMAC は、ペリフェラルからのバースト要求または単一要求を待機します。
- DMASTPB および DMASTPS 命令。転送が完了したら、DMAC はペリフェラルに通知します。

```
# Set up for burst transfers (4-beat burst, so SB4 and DB4),
# (word data width, so SS32 and DS32)
DMAMOV CCR SB4 SS32 DB4 DS32
DMAMOV SAR ...
DMAMOV DAR ...

# Initialize peripheral '0'
DMAFLUSHP P0

# Perform peripheral transfers
# Outer loop - DMAC responds to peripheral requests until peripheral
# sets drlast_0 = 1
DMALPFE

  # Wait for request, DMAC sets request_type0 flag depending on the
  # request type it receives
  DMAWFP 0, periph

  # Set up loop for burst request: first 15 of 16 sets of transactions
  # Note: B suffix - conditionally executed only if request_type0
  # flag = Burst
  DMALP 15
    DMALDB
    DMASTB

  # Only loopback if servicing a burst, otherwise treat as a NOP
  DMALPENDB

  # Perform final transaction (16 of 16).Send the peripheral
  # acknowledgement of burst request completion
  DMALDB
  DMASTPB P0

  # Perform transaction if the peripheral signals a single request
  # Note: S suffix - conditionally executed only if request_type0
  # flag = Single
  DMALDS
  DMASTPS P0
```

```
# Exit loop if DMAC receives the last request, that is, drlast_0 = 1
DMALPEND

DMAEND
```

例: DMAC による長さの管理

この例では、ペリフェラルが連続する 16 のバースト要求と連続する 3 つの単一要求を示す場合に、1,027 ワードを転送できる DMAC プログラムを示します。

```
# Set up for AXI burst transfer
# (4-beat burst, so SB4 and DB4), (word data width, so SS32 and DS32)
DMAMOV CCR SB4 SS32 DB4 DS32
DMAMOV SAR ...
DMAMOV DAR ...

# Initialize peripheral '0'
DMAFLUSHP P0

# Perform peripheral transfers
# Burst request loop to transfer 1024 words
DMALP 16

  # Wait for the peripheral to signal a burst request.
  # DMAC transfers 64 words for each burst request
  DMAWFP 0, burst

  # Set up loop for burst request: first 15 of 16 sets of transactions
  DMALP 15
    DMALD
    DMAST
  DMALPEND

  # Perform final transaction (16 of 16).
  # Send the peripheral acknowledgement of burst request completion
  DMALD
  DMASTPB 0

# Finish burst loop
DMALPEND

# Set up for AXI single transfer (word data width, so SS32 and DS32)
DMAMOV CCR SB1 SS32 DB1 DS32

# Single request loop to transfer 3 words
DMALP 3

  # Wait for the peripheral to signal a single request.DMAC to transfer
  # one word
  DMAWFP 0, single

  # Perform transaction for single request and send completion
  # acknowledgement to the peripheral
  DMALDS
  DMASTPS P0

# Finish single loop
DMALPEND
```

```
# Flush the peripheral, in case the single transfers were in response
# to a burst request
DMAFLUSHP 0

DMAEND
```

9.4.4 イベントを使用したチャネルの再開

INTEN レジスタがイベントを生成するようにプログラムされている場合、DMASEV および DMAWFE 命令を使用して 1 つまたは複数の DMA チャネルを再開できます。付録 B 「Register Details」の割り込みイネーブル レジスタを参照してください。

後続のセクションで、次の場合の DMAC について説明します。

- DMAC が DMASEV の前に DMAWFE を実行する
- DMAC が DMAWFE の前に DMASEV を実行する

DMAC が DMASEV の前に DMAWFE を実行する

1 つの DMA チャネルを再開する場合は、次のようになります。

1. 最初の DMA チャネルは DMAWFE を実行した後、イベントが発生するのを待機する間停止します。
2. ほかの DMA チャネルは、同じイベント番号を使用して DMASEV を実行します。これにより、イベントが生成され、最初の DMA チャネルが再開されます。DMAC は、DMASEV を実行してから 1 DMA{3:0}_ACLK サイクル後にイベントをクリアします。

同じイベントを待機するよう複数のチャネルをプログラムできます。たとえば、4 つの DMA チャネルすべてがイベント 12 に対して DMAWFE を実行した場合、ほかの DMA チャネルがイベント 12 に対して DMASEV を実行すると、4 つの DMA チャネルすべてが同時に再開されます。DMAC は、DMASEV を実行してから 1 クロック サイクル後にイベントをクリアします。

DMAC が DMAWFE の前に DMASEV を実行する

ほかのチャネルが DMAWFE を実行する前に DMAC が DMASEV を実行する場合、DMAC が DMAWFE を実行するまでイベントは保留されます。DMAC が DMAWFE を実行すると、実行は DMA{3:0}_ACLK の 1 サイクル間停止し、イベントがクリアされた後チャネル スレッドの実行が継続されます。

たとえば、DMAC が DMASEV 6 を実行し、DMAWFE 6 を実行するスピードがない場合、イベントは保留されます。DMAC がチャネル 4 に対して DMAWFE 6 命令を実行した後チャネル 3 に対して DMAWFE 6 命令を実行する場合は、次のようになります。

1. DMAC はチャネル 4 スレッドの実行を DMA{3:0}_ACLK の 1 サイクル間停止します。
2. DMAC はイベント 6 をクリアします。
3. DMAC はチャネル 4 スレッドの実行を再開します。
4. DMAC はチャネル 3 スレッドの実行を停止し、このスレッドは、次のイベント 6 が発生して停止します。

9.4.5 プロセッサへの割り込み

コントローラーは、7 つのアクティブ High のレベル認識型割り込み (IRQ ID #75:72 および 49:46) を割り込みコントローラー (GIC) を介して CPU に提供します。INTEN レジスタが割り込みを生成するようにプログラムされている場合、DMAC は DMASEV を実行した後、対応する割り込みをアクティブ High 状態にします。また、コントローラーはアボート割り込み (IRQ ID #45) も生成可能です (「9.2.11 アボート」参照)。DMAC の割り込みイネーブルおよびマスク制御レジスタは、付録 B 「Register Details」に示します。

外部マイクロプロセッサは、割り込みクリア レジスタに書き込むことで、割り込みをクリアできます。

DMAWFE を実行しても割り込みはクリアされません。

DMASEV 命令を使用し、DMAC が DMALD または DMAST 命令を完了したことをマイクロプロセッサに通知する場合、Arm では DMASEV の前にメモリ バリア命令を挿入することを推奨しています。挿入しない場合、DMAC は AXI トランザクションが完了する前に割り込み信号を送信する可能性があります。

例を挙げて説明します。

```
  DMALD
  DMAST

# Issue a write memory barrier
# Wait for the AXI write transfer to complete before the DMAC can
# send an interrupt
  DMAWMB

# The DMAC sends the interrupt
  DMASEV
```

9.4.6 命令セットの参照

表 9-14 および表 9-15 に、DMAC の命令とコマンドをまとめます。

DMA エンジンの命令の詳細は、『Arm PrimeCell DMA Controller (PL330) Technical Reference Manual』の「AXI Characteristics for a DMA Transfer and AXI Master」を参照してください。

表 9-14 : DMA エンジンの命令のまとめ

命令	ニーモニック	スレッドの使用: M = DMA マネージャー C = DMA チャネル	
ハーフワードの追加	DMAADDH	-	C
負のハーフワードの追加	DMAADNH	-	C
終了	DMAEND	-	C
フラッシュおよびペリフェラルへの通知	DMAFLUSHP	-	C
開始	DMAGO	M	-
強制終了	DMAKILL	M	C
ロード	DMALD	-	C
ロードおよびペリフェラルへの通知	DMALDP	-	C
ループ	DMALP	-	C
ループ終了	DMALPEND	-	C
無限ループ	DMALPFE	-	C

表 9-14 : DMA エンジンの命令のまとめ (続き)

命令	ニーモニック	スレッドの使用: M = DMA マネージャー C = DMA チャネル	
移動	DMAMOV	-	C
動作なし (NOP)	DMANOP	M	C
メモリ バリアの読み出し	DMARMB	-	C
イベント送信	DMASEV	M	C
格納	DMAST	-	C
格納およびペリフェラルへの通知	DMASTP	-	C
ゼロを格納	DMASTZ	-	C
イベントを待機	DMAWFE	-	C
ペリフェラルを待機	DMAWFP	-	C
メモリ バリアの書き込み	DMAWMB	-	C

表 9-15 : アセンブラーによる DMA エンジンのその他のコマンド

指示子	ニーモニック
32 ビットの即値の配置	DCD
8 ビットの即値の配置	DCB
ループ	DMALP
無限ループ	DMALPFE
ループ終了	DMALPEND
CCR の移動	DMAMOV CCR

9.5 プログラムの制約

注記 : 詳細は、『Arm PrimeCell DMA Controller (PL330) Technical Reference Manual』の「Programming Restrictions」を参照してください。

次の 4 つの考慮事項があります。

- 固定された揃えられていないバースト
- エンディアン スワップ サイズの制約
- DMA サイクル中のチャネル制御レジスタの更新 (後続のセクション参照)
- フルの MFIFO により、DMAC ウォッチドッグが DMA チャネルを中断する (「チャネル間でのリソース共有」参照)

次のセクションでは、これら制約のうち最後の 2 つについて詳しく説明します。

9.5.1 DMA サイクル中のチャネル制御レジスタの更新

DMAC が DMALD および DMAST 命令のシーケンスを実行する前に、ソフトウェアが CCRn レジスタ、SARn レジスタ、DARn レジスタにプログラムする値によって、ソース アドレスからデスティネーション アドレスへのデータ転送時に DMAC が実行するデータ バイト レーン操作が制御されます。付録 B「Register Details」のチャネル制御レジスタ、ソース アドレス レジスタ、およびデスティネーション アドレス レジスタを参照してください。

これらのレジスタは DMA サイクル中に更新できますが、特定のレジスタのフィールドが変更されると、DMAC はデータを破棄することがあります。次のセクションでは、データ転送に影響が及ぶ可能性のあるレジスタのフィールドについて説明します。

- 転送先アドレスに影響を与える更新
- 転送元アドレスに影響を与える更新

転送先アドレスに影響が及ぶ更新

DMAMOV 命令を使用して DARn レジスタまたは CCRn レジスタを DMA サイクルの途中で更新すると、転送先データストリームで不連続が生じることがあります。次のいずれかが変更されると、不連続が生じます。

- dst_inc bit
- dst_inc = 0 のときの dst_burst_size フィールド (固定アドレス バースト)
- DARn レジスタ。このレジスタを更新すると、転送先バイト レーンのアライメントが変更されます。たとえば、バス幅が 64 ビットで DARn レジスタのビット [2:0] が変更される場合がこれに該当します。

転送先データストリームで不連続が生じると、DMAC は次を行います。

1. DMA チャネル スレッドの実行を停止します。
2. チャネルのすべての未処理の読み出し/書き込み操作を完了します (DMAC が DMARMB および DMAWMB 命令を実行しているかのように)。
3. チャネルの残りの MFIFO データを破棄します。
4. DMA チャネル スレッドの実行を再開します。

転送元アドレスに影響が及ぶ更新

DMAMOV 命令を使用して SARn レジスタまたは CCRn レジスタを DMA サイクルの途中で更新すると、転送元データストリームで不連続が生じることがあります。次のいずれかが変更されると、不連続が生じます。

- src_inc bit
- src_burst_size フィールド
- SARn レジスタ。このレジスタを更新すると、転送元バイト レーンのアライメントが変更されます。たとえば、バス幅が 32 ビットで SARn レジスタのビット [1:0] が変更される場合がこれに該当します。

転送元データストリームで不連続が生じると、DMAC は次を行います。

1. DMA チャネル スレッドの実行を停止します。
2. チャネルのすべての未処理の読み出し操作を完了します (DMAC が DMARMB 命令を実行しているかのように)。
3. DMA チャネル スレッドの実行を再開します。MFIFO からデータは破棄されません。

DMA チャネル間でのリソース共有

DMA チャネル プログラムは、MFIFO のデータ格納リソースを共有します。同時実行している一連の DMA チャネル プログラムは、設定されている MFIFO サイズを超えるリソース要件で開始できません。この限度を超えると、DMAC はロック アップされ、ウォッチドッグのアボートが生成されることがあります。

共有 MFIFO リソースが適切に使用されるように、DMAC にはロードロックというメカニズムが組み込まれています。ロードロックは、1 つのチャネルによって占有されるか、未使用です。ロードロックを占有するチャネルは、DMALD 命令を正常に実行できます。ロードロックを占有しないチャネルは、ロードロックの占有権を取得するまで DMALD 命令で一時停止します。

次の場合に、チャネルはロードロックの占有権を要求します。

- DMALD または DMALDP 命令を実行する
- 現在ロードロックを所有しているチャネルがない点

コントローラーの動作が次のいずれかの場合に、チャネルはロードロックの占有権をリリースします。

- DMAST、DMASTP、または DMASTZ を実行する
- バリアに到達した、すなわち DMARMB または DMAWMB を実行する
- 待機する、すなわち DMAWFP または DMAWFE を実行する
- 正常に終了する、すなわち DMAEND を実行する
- DMAKILL など何らかの理由で中断する

DMA チャネル プログラムの MFIFO リソース使用量は、MFIFO エントリで計測され、プログラムの進捗に従って増減します。DMA チャネル プログラムの MFIFO リソース要件には、静的要件と動的要件があり、ロードロック メカニズムの影響が及びます。

Arm では静的要件を、チャネルが次を行う前に、現在使用している MFIFO エントリの最大数で定義しています。

- WFP または WFE 命令を実行する
- ロードロックの所有権を要求する

また、動的要件は、チャネル プログラムが実行時に使用する最大 MFIFO エントリ数と静的要件との差として定義しています。

MFIFO 要件の合計は、静的要件の合計に最大の動的要件を加えて計算します。

DMAC ロックアップを回避するため、一連のチャネル プログラムの MFIFO 要件の合計は、MFIFO の最大の深さ以下にする必要があります。DMAC の MFIFO の最大の深さは、1 ワード、各 64 ビットです。

9.6 システムの機能

9.6.1 クロック

コントローラーは APB インターフェイスについては CPU_1x クロックで、AXI インターフェイスについては CPU_2 クロックで駆動されます。第 25 章「クロック」で、CPU_1x および CPU_2x クロックのプログラム情報を説明します。

例: クロックの有効化

1. **APB の CPU_1x クロックを有効にする。**このクロックは、インターコネクト用に既に有効となっている可能性があります。
2. **AXI の CPU_2x クロックを有効にする。**このクロックは、slcr.AER_CLK_CTRL[DMA_CPU_2XCLKACT] に 1 を書き込むことで、インターコネクト用に既に有効となっている可能性があります。

ペリフェラル要求インターフェイス クロック

ペリフェラル要求インターフェイスは、DMA{3:0}_ACLK 信号でクロックされます。「9.7.2 ペリフェラル要求インターフェイス」にインターフェイス信号をすべて示します。

9.6.2 リセット

コントローラーのリセット

コントローラーは、slcr.DMAC_RST_CLTR[DMAC_RST] レジスタ ビットを使用してリセットします。このビットは、「例: コントローラーのスタートアップ」で説明するコントローラーのスタートアップ例で使用します。

PL ペリフェラル リセット

PL ペリフェラルのリセットには汎用 I/O または PL へ出力されるその他の信号を使用します。

9.6.3 コントローラーのリセット コンフィギュレーション

表 9-16 に、DMAC のセキュリティ状態をプログラムするのに使用するタイオフ信号を示します。リセット後の SLCR レジスタの状態に応じて、DMA はセキュア モードまたは非セキュア モードになります。詳細は、『Arm PrimeCell DMA Controller (PL330) Technical Reference Manual』の「Security Usage」を参照してください。

注記 : 各セキュリティ状態は設定されると、DMAC がリセットされるまでそのままです。

注記 : リセット後、コントローラーはソフトウェアが実行開始するまで待機します (「9.2.3 DMA マネージャー」参照)。

表 9-16 : DMAC の初期化信号

名前	タイプ	転送元	説明
boot_manager_ns	入力	SLCR レジスタ TZ_DMA_NS	DMAC のリセット終了時に、DMA マネージャーのセキュリティ状態を制御します。 0: DMA マネージャーをセキュアな状態に割り当て 1: DMA マネージャーを非セキュアな状態に割り当て
boot_irq_ns[15:0]	入力	SLCR レジスタ TZ_DMA_IRQ_NS	DMAC のリセット終了時に、イベント/割り込みリソースのセキュリティ状態を制御します。 • boot_irq_ns[x] は Low: event<x> または irq[x] をセキュア状態に割り当て • boot_irq_ns[x] は High: event<x> または irq[x] を非セキュア状態に割り当て
boot_periph_ns[3:0]	入力	SLCR レジスタ TZ_DMA_PERIPH_NS	DMAC のリセット終了時に、ペリフェラル要求インターフェイスのセキュリティ状態を制御します。 • boot_periph_ns[x] は Low: ペリフェラル要求インターフェイス x をセキュアな状態に割り当て • boot_periph_ns[x] は High: ペリフェラル要求インターフェイス x を非セキュアな状態に割り当て
boot_addr[31:0]	入力	ハードワイヤード `32'h0`	DMAC のリセット終了時に、DMAC が実行する最初の命令を含むアドレス位置を設定します。 **注記**: DMAC は boot_from_pc が High の場合のみ、このアドレスを使用します。
boot_from_pc	入力	ハードワイヤード `1'b0`	DMAC のリセット終了後、DMAC が最初の命令を実行する場所を制御します。 0: DMAC はいずれかの APB インターフェイスからの命令を待機 1: DMA マネージャーは、boot_addr[31:0] で指定されたアドレスにある命令を実行

9.7 I/O インターフェイス

9.7.1 AXI マスター インターフェイス

キャッシュ、バーストのタイプとサイズ、保護などの AXI バス トランザクションの属性は、「9.4.1 AXI トランザクションの CCRx をプログラムするマイクロコードの書き込み」で説明するようにマイクロコードでプログラムされます。

9.7.2 ペリフェラル要求インターフェイス

ペリフェラル要求インターフェイスは DMA 対応ペリフェラルの接続をサポートし、マイクロプロセッサの介入なしに、メモリとペリフェラル間の DMA 転送を可能にします。これらのペリフェラルは PL に存在し、M_AXI_GP インターフェイスに接続されている必要があります。すべてのペリフェラル要求インターフェイス信号は、それぞれのクロックに同期しています。

表 9-17 : DMAC の PL ペリフェラル要求インターフェイス信号

タイプ	I/O	信号名	説明
クロック	I	DMA{3:0}_ACLK	DMA 要求転送のクロック
DMA 要求	I	DMA{3:0}_DRVALID	ペリフェラルから有効な制御情報が提供されたかを示します。 0: 制御情報なし 1: DMA{3:0}_DRTYPE[1:0] および DMA{3:0}_DRLAST に DMAC の有効な情報が含まれる
	I	DMA{3:0}_DRLAST	ペリフェラルによる現在の DMA 転送の最終 AXI データ トランザクションの状況を示します。 0: 最終データ要求が進行中ではない 1: 最終データ要求が進行中 **注記:** DMAC は、DMA{3:0}_DRTYPE[1:0] が b00 または b01 の場合にのみこの信号を使用します。
	I	DMA{3:0}_DRTYPE[1:0]	ペリフェラルが送信する ACK または要求のタイプを示します。 00: 単一レベル要求 01: バースト レベル要求 10: DMAC が要求したフラッシュ要求の ACK を送信 11: 予約
	O	DMA{3:0}_DRREADY	ペリフェラルが DMA{3:0}_DRTYPE[1:0] で提供した情報を DMAC が受信できるかどうかを示します。 0: DMAC は受信不可 1: DMAC は受信可
DMA 受信確認	O	DMA{3:0}_DAVALID	DMAC から有効な制御情報が提供されたかを示します。 0: 制御情報なし 1: DMA{3:0}_DATYPE[1:0] にペリフェラルの有効な情報が含まれます
	I	DMA{3:0}_DAREADY	DMAC が DMA{3:0}_DATYPE[1:0] で提供した情報をペリフェラルが受信できるかどうかを示します。 0: ペリフェラルは受信不可 1: ペリフェラルは受信可
	I	DMA{3:0}_DATYPE[1:0]	DMAC が送信する ACK または要求のタイプを示します。 00: DMAC は単一 AXI トランザクションを完了 01: DMAC は単一 AXI バースト トランザクションを完了 10: DMAC はフラッシュ要求の実行をペリフェラルに要求中 11: 予約

XILINX

第 10 章

DDR メモリ コントローラー

10.1 はじめに

DDR メモリ コントローラーは、DDR2、DDR3、DDR3L、LPDDR2 デバイスをサポートし、AXI メモリ ポート インターフェイス (DDRI)、トランザクション スケジューラを備えたコア コントローラー (DDRC)、デジタル PHY を備えたコントローラー (DDRP) の 3 つの主要ブロックで構成されます。

DDRI ブロックは 4 つの 64 ビット同期 AXI インターフェイスと接続し、複数の AXI マスターを同時に処理できます。各 AXI インターフェイスには、それぞれ専用のトランザクション FIFO があります。

DDRC には、32 エントリの CAM (Content Addressable Memory) が 2 つ含まれます。これらは、DDR メモリの効率を最大にする、DDR データ サービスのスケジューリングを実行します。また、CAM を経由せずに DDR メモリにアクセスできる低レイテンシのチャネルとして、フライバイ チャネルも用意されています。

PHY はコントローラーからの読み出し/書き込み要求を処理し、アクセス先である DDR メモリのタイミング制約を満たす特定の信号に変換します。PHY は、コントローラーからの信号を使用して、デジタル PHY を介してピンに接続する内部信号を生成します。DDR のピンは、PCB の信号トレースによって DDR デバイスに直接接続されます。

システムは、DDRI の 4 つの 64 ビット AXI メモリ ポートを介して DDR にアクセスします。これらのポートの 1 つは CPU および ACP の L2 キャッシュ専用、2 つは AXI_HP インターフェイス専用、残りの 1 つは AXI インターコネクト上のほかのマスターすべてで共有されます。

DDR インターフェイス (DDRI) は、8 つのポート (4 つの読み出し、4 つの書き込みポート) からの要求に対してアービトレーションを実行します。アービタは要求を 1 つ選択して、DDR コントローラーとトランザクション スケジューラ (DDRC) に渡します。アービトレーションは、要求の待機時間や緊急度、前回の要求と同じページにおける要求かなどの要因の組み合わせに基づいて実行されます。

DDRC は DDRI からの要求を単一のインターフェイスから受信します。読み出しと書き込みの両方が、このインターフェイスを経由します。読み出し要求には、DDR からのデータと共に戻されるタグ フィールドが含まれます。DDR トランザクションは、DDR コントローラー PHY (DDRP) が駆動します。

10.1.1 機能

DDR コントローラー システム インターフェイス (DDRI)

DDR コントローラー システム インターフェイスの主な特長は次のとおりです。

- INCR および WRAP タイプのバーストに対応する 4 つの同一の 64 ビット AXI ポート
- 独立した読み出し/書き込みポートを持ち、32 ビットのアドレス指定が可能な 4 つの 64 ビット AXI インターフェイス
- 各データ ビートに対する書き込みデータ バイト イネーブルのサポート
- データ スタベーションを回避する高度なアービトレーション方式
- Urgent ビットによりアービトレーション ロジックをバイパスする低レイテンシのパス
- ワード数の多い読み出しおよび書き込みコマンド受け入れ
- 異なるマスター ID の要求に対する読み出しデータの順不同応答
- 全ポートで 9 ビットの AXI ID 信号
- 1 ～ 16 データ ビートのバースト長に対応
- 1、2、4、8 (バイト/ビート) のバースト サイズに対応
- AXI ポートからのロックされたアクセスには非対応
- HPR キューによる低レイテンシの読み出し方式
- 各ポートに対する特別な Urgent 信号
- 64MB 単位でプログラム可能な TrustZone 領域
- 1 つのポートにつき 2 つの異なる ID での排他アクセス (トランザクションのロックは非対応、異なるポートで排他アクセスは実行不可、第 5 章の「AXI の排他アクセス」参照)

DDR コントローラー PHY (DDRP)

DDR コントローラー PHY の主な特長は次のとおりです。

- 互換性のある DDR I/O
  - 1.2V LPDDR2
  - 1.8V DDR2
  - 1.5V DDR3 および 1.35V DDR3L
- データ バス幅は 16 ビットまたは 32 ビットから選択可能
- データ幅 16 ビットのコンフィギュレーションで使用できるオプションの ECC
- ソフトウェア コマンドによるセルフ リフレッシュの開始とコマンド受信による自動終了
- プログラム可能なアイドル期間に基づく DDR パワーダウンの自主開始と終了
- データ読み出しストローブの自動キャリブレーション

DDR コントローラー コアとトランザクション スケジューラ (DDRC)

DDR コントローラー コアとトランザクション スケジューラの主な特長は次のとおりです。

- データの帯域幅およびレイテンシを最適化する効率的なトランザクション スケジューリング
- ランダム読み出し/書き込みに加え、連続読み出し/書き込み時のメモリ アクセス効率を最大にする高度な並べ替えエンジン
- 書き込み - 読み出しアドレス競合の検出によるデータ破損の回避
- AXI の順序規定への準拠

10.1.2 ブロック図

図 10-1 に DDR メモリ コントローラーのブロック図を示します。DDR メモリ コントローラーは、アービタ、トランザクション スケジューラを含むコア、DDR メモリ信号の物理的シーケンス生成ブロックから構成されます。



図 10-1 : DDR メモリ コントローラーのブロック図

コントローラー コアとトランザクション スケジューラには、32 エントリの CAM が 2 つあります。これらを使用して、DDR メモリへのアクセス効率を最大にする DDR データ サービスの並べ替えを実行します。また、CAM を経由せずに DDR メモリにアクセスする低レイテンシのチャネルとして、フライバイ チャネルも用意されています。

PHY はコントローラーからの読み出し/書き込み要求を処理し、アクセス先である DDR メモリのタイミング制約を満たす特定の信号に変換します。また、PHY はコントローラーからの信号を使用し、PHY を介して PS のパッドに接続する内部信号を生成します。パッドは、PCB 上の信号トレースによって外部メモリ デバイスに直接接続されます。

DDR コアへのアクセスには、アービタが 4 つの AXI ポート間でアービトレーションを実行します。アービトレーションは優先度に基づいて実行され、*Urgent* 信号のメカニズムを介した優先度を上げることが可能です。

10.1.3 注記事項

7z010 CLG225 デバイスに関する注記事項

7z010 CLG225 を除くすべてのデバイスは、32 ビットおよび 16 ビットのデータ バス幅をサポートします。7z010 CLG225 は 32 ビット バスをサポートせず、16 ビット データ バス幅にのみ対応しています。

10.1.4 インターコネクト

図 10-2 に示すように、4 つの AXI_HP インターフェイスは 2 つずつ多重化され、ポート 2 と 3 に接続されます。これらのポートは通常、高帯域幅のトラフィック用に設定されます。これら 4 つのインターフェイスから DDR へのパスには、DDR メモリ ポート アービタ上の 2 つのポートが含まれます。インターコネクト スイッチが、アービトレーションを実行して 2 つのポートを切り替えます。読み出しおよび書き込みのチャネルは独立して動作します。ブリッジ内のアービトレーションは、各 PL インターフェイスからの QoS 信号の影響が及ぶ場合があります。インターコネクト ブリッジは、より高い QoS 値を持つ要求元を優先的に処理します。QoS を基準とする優先度に基づいたアービトレーションが実行されます。優先度が同じ場合は、LRG 方式で優先する要求が決定されます。

ポート 0 には L2 キャッシュが接続され、PL への CPU と ACP のインターフェイスとして機能します。このポートは通常、低レイテンシに設定されます。AXI インターコネクト上のほかのマスターは、ポート 1 に接続されます。



図 10-2 : DDRC のシステム図

10.1.5 DDR メモリのタイプ、容量、データ幅

DDR メモリ コントローラーは、表 10-1 に示す条件でデバイスに接続できます。

表 10-1 : 接続に関する制約

パラメーター	値	備考
最大総メモリ容量	1GB	アドレス マップのうち 1GB が DRAM に割り当てられます。
総データ幅 (ビット)	16、32	ECC は 32 ビット コンフィギュレーションの 16 データ ビットおよび 10 チェック ビットのみ使用できます。
コンポーネントのデータ幅 (ビット)	8、16、32	4 ビット デバイスには対応していません。
最大ランク	1	
最大行アドレス (ビット)	15	
最大バンク アドレス (ビット)	3	

表 10-2 にメモリ コンフィギュレーションの例を示します。

表 10-2 : メモリ コンフィギュレーションの例

テクノロジ	コンポーネントのコンフィギュレーション	コンポーネント数	コンポーネントの容量	総データ幅	総容量
DDR3/DDR3L	x16	2	4Gb	32	1GB
DDR2	x8	4	2Gb	32	1GB
LPDDR2	x32	1	2Gb	32	256MB
LPDDR2	x16	2	4Gb	32	1GB
LPDDR2	x16	1	2Gb	16	256MB

10.1.6 I/O 信号

表 10-3 に DDR の信号ピンの一覧を示します。DDR の I/O バッファーは、VCC_DDR 電源ピンから電源供給されます。DDR 信号の I/O 状態 (初期状態を含む) はレジスタで制御されます。

- slcr.DDRIOB_ADDR0
- slcr.DDRIOB_ADDR1
- slcr.DDRIOB_DATA0
- slcr.DDRIOB_DATA1
- slcr.DDRIOB_DIFF0
- slcr.DDRIOB_DIFF1
- slcr.DDRIOB_CLOCK

出力の特性は次のレジスタで制御され、ザイリンクス ツールが生成する特定の値として保存されます。

- slcr.DDRIOB_DRIVE_SLEW_ADDR
- slcr.DDRIOB_DRIVE_SLEW_DATA
- slcr.DDRIOB_DRIVE_SLEW_DIFF
- slcr.DDRIOB_DRIVE_SLEW_CLOCK

入力される Vref の設定値は slcr.DDRIOB_DDR_CTRL で制御されます。DDR DCI の設定値は slcr.DDRIOB_DCI_CTRL で制御されます。

注記 : 7z010 CLG225 デバイスは、32 ビット バス幅をサポートせず、16 ビット データ バス幅にのみ対応します。

表 10-3 : DDR の I/O 信号ピン一覧

デバイスのピン名	I/O	接続			内容
		DDR2	LPDDR2	DDR3/ DDR3L	
PS_DDR_CKP PS_DDR_CKN	O	X	X	X	差動クロック出力
PS_DDR_CKE	O	X	X	X	クロック イネーブル
PS_DDR_CS_B	O	X	X	X	チップ選択
PS_DDR_RAS_B	O	X		X	RAS 行アドレス ストローブ
PS_DDR_CAS_B	O	X		X	CAS 列アドレス ストローブ
PS_DDR_WE_B	O	X		X	ライト イネーブル
PS_DDR_BA[2:0]	O	X		X	バンク アドレス
PS_DDR_A[14:0]	O	X	X	X	DDR3/DDR3L/DDR2: 行/列アドレス LPDDR2: CA[9:0] = DDR_A[9:0]
PS_DDR_ODT	O	X		X	出力ダイナミック終端信号
PS_DDR_DRST_B	O			X	リセット
PS_DDR_DQ[31:0]	IO	X	X	X	32 ビット データ バス: [31:0] 16 ビット データ バス: [15:0] ECC 付き 16 ビット データ
PS_DDR_DM[3:0]	O	X	X	X	データ バイト マスク
PS_DDR_DQS_P[3:0] PS_DDR_DQS_N[3:0]	IO	X	X	X	差動データ ストローブ
PS_DDR_VR{P,N}	~	X	X	X	DCI の基準電圧。入力終端と DDR I/O 駆動電流のキャリブレーションに使用します。DDR_VRP は抵抗を介して GND に接続します。DDR_VRN は抵抗を介して VCC_DDR に接続します。
PS_DDR_VREF[1:0]	~	X	X	X	基準電圧

10.2 AXI メモリ ポート インターフェイス (DDRI)

10.2.1 はじめに

各 AXI マスター ポートには、アービタのスレーブ ポートが関連付けられています。ポート内のコマンド FIFO には、コマンドに含まれるアドレス、長さ、ID を格納します。書き込みポートの RAM は、書き込みデータとバイト イネーブルを格納します。読み出しポートの RAM は、コアから戻される読み出しデータを格納します。

コアからの読み出しデータは順不同で戻される可能性があるため、RAM がデータの並べ替えに使用されます。各 AXI コマンドでは、最大 16 (AXI の上限まで) のデータ書き込みまたは読み出し転送を要求できます。AXI からの 1 つのコマンドを、複数の要求に分割してアービタ ロジックやコントローラーに渡すこともできます。

受信されるコマンドは、まずコマンド FIFO に格納されます。書き込みまたは読み出しポートで有効なコマンドが検出されると、長さフィールドの値を確認し、このコマンドに関連する要求の数を計算します。続いてロジックはアービトレーション ロジックにアービタ要求を送信します。アービトレーション ロジックは、すべてのポートからの要求を比較し、一度に 1 ポートずつ許可を与えます。

アービタから許可を得た書き込みポートは、書き込みアドレスと書き込みデータ ポインターを生成し、コマンド有効信号をアサートします。アービタから許可を得た読み出しポートは、読み出しアドレスと読み出しコマンド長を生成してトークンを読み出し、コマンド有効信号をアサートします。複数の異なるポートからの要求は、許可 (グラント) 信号を使用して多重化されます。

DDR コントローラーは書き込みコマンドを受け付けると、アービタに書き込みデータ ポインターを送信します。この書き込みデータ ポインターに含まれるポート ID を使用して、すべてのポートからの書き込みデータは多重化されます。

コアから返される読み出しデータは、関連付けられた ID に従って該当する読み出しポートに転送されます。AXI 仕様に従い、同じ ID を持つ読み出しデータは、ポートが読み出しコマンドを受け付けた順に AXI 読み出しマスターに返される必要があります。

10.2.2 ブロック図

図 10-3 に DDRI のブロック図を示します。



図 10-3 : DDRI のブロック図

10.2.3 AXI 機能のサポートと制約

次に DDRI 内の AXI ポートがサポートする機能と、サポート対象外の機能を示します。

- 固定バースト タイプはサポート対象外です。この転送タイプをいずれかの AXI ポートが受信した場合、動作が不定になることに注意してください。
- バイト、ハーフワード、1 ワード未満の幅のコマンドはサポートされています。
- EXCL アクセスは単一の DDR ポートに対してのみサポートされています。つまり、複数の DDR ポートにまたがる EXCL アクセスには対応していません。
- TrustZone のサポートには AWPROT/ARPROT[1] ビットを使用し、AWPROT/ARPROT[0] と AWPROT/ARPROT[2] ビットは無視されるため、動作に影響は及びません。
- ARCACHE[3:0]/AWCACHE[3:0] (キャッシュ サポート) は無視されるため、動作に影響は及びません。
- スパース AXI 書き込み転送 (任意のデータ ビートに対するストローブの任意のアサート/ディアサート) はサポートされています。
- アライメントされていない転送はサポートされています。

10.2.4 TrustZone

DDR メモリは、64MB のセクションに分割して構成できます。各セクションは、セキュアまたは非セキュアのいずれかに設定できます。設定には、システム レベルの制御レジスタを使用します。

- 特定のビットが 0 の場合、そのメモリ セグメントのメモリ領域がセキュアであることを意味します。
- 特定のビットが 1 の場合、そのメモリ セグメントのメモリ領域が非セキュアであることを意味します。

セキュア領域に対する非セキュアなアクセスに対しては、マスターに DECERR 応答が返されます。書き込みの場合、書き込みデータがコントローラーに送信される前にマスクされ、DRAM では実際の書き込み動作が実行されません。読み出し時の TZ 違反では、読み出しデータがすべてゼロになります。TrustZone の詳細は、『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019) を参照してください。

10.3 DDR コアとトランザクション スケジューラ (DDRC)

DDRC は、読み出しおよび書き込みトランザクションを保留するためのキューと、キューから次のトランザクションを取り出して DDR PHY に送信するスケジューラから構成されます。DDRI と DDRC 間には、DDRC にどのトランザクションを次に送信するかを決定するアービトレーション ロジックがあります。



図 10-4 : DDRC のブロック図

10.3.1 行/バンク/列アドレスのマップ

DDRC は、PS および PL AXI マスターが使用するバイト単位でアドレス指定可能な物理アドレスを、DDR の行、バンク、列アドレスにマップする役割を果たします。このアドレス マップは一定の制約の下でユーザーが設定でき、最適化が可能です。特定のデータ アクセス パターンに対するマップを最適化することで、ページや行が変更されることによるオーバーヘッドを減らし、DDR の使用率を向上できます。

注記 : 完全なバンク - 行 - 列マップをはじめとする、アドレス リマップの組み合わせの多くは使用できません。

アドレス マップ機能は、可能な DRAM アドレス ビットの各々すべてに対応するマップ先の AXI ビットを選択することで、要求のリニア アドレスと DRAM アドレスを関連付けます。1 つの AXI アドレス ビットが複数の DRAM アドレス ビットに対応していると、ユーザーは与えられたアドレス空間全体にアクセスできません。

DRAM の行、バンク、列アドレスの各ビットには、DDRC の DRAM_addr_map_bank、RAM_addr_map_row、および DRAM_addr_map_col レジスタ内の関連する AXI ソースを特定するレジスタ ベクターがあります。関連する AXI アドレス ビットは、次式に示すように、対象レジスタの内部ベース アドレスと、そのレジスタにプログラムされた値を足すことで求められます。

[内部ベース] + [レジスタ値] = [AXI のアドレス ビット番号]

たとえば、reg_ddrc_addrmap_col_b3 の説明を参照すると、このレジスタは DRAM の列ビット 4 のマップを決定し、内部ベースは 3 であることがわかります。データ バス全体を使用している場合、DRAM の列ビット 4 は次で求められます。

[内部ベース] + [レジスタ値]

reg_ddrc_addrmap_col_b3 レジスタに 2 がプログラムされていた場合、AXI アドレス ビットは次の値になります。

3 + 2 = 5

これは、DRAM に送信される列アドレス ビット 4 は、AXI アドレス ビットの *_ADDR[5] にマップされると言いかえることができます。

ハーフ バス幅モード (ECC を含む) では、すべての列ビットが 1 ビットだけ左にシフトします。その場合、reg_ddrc_addrmap_col_b2 が DRAM の列アドレス ビット 4 のマップを決定します。フル バス幅モードでは、reg_ddrc_addrmap_col_b3 が DRAM の列アドレス ビット 4 のマップを決定します。

10.4 DDRC のアービトレーション

DDRC によるアービトレーションは、次の 3 つのステージからなります (図 10-5 参照)。

- ステージ 1: AXI 読み出し/書き込みポートのアービトレーション
- ステージ 2: 読み出しと書き込みそれぞれで許可を得たポートのアービトレーション
- ステージ 3: トランザクション スケジューラ

これらの各ステージに独自のアービトレーション手順が含まれます。この後、それらを詳細に説明します。



図 10-5 : DDRC のアービトレーション

10.4.1 優先度、エージング カウンター、Urgent 信号

DDR コントローラーによるアービトレーションは、エージングを伴うラウンド ロビン方式に基づいています。ラウンド ロビン方式は、要求中のすべてのデバイスを巡回式にスキャンし、同じデバイスを再度処理する前に、すべての未処理 (Outstanding) 要求を処理します。エージングのメカニズムは、各要求の保留時間を測定し、その時間が長いほど高い優先度を割り当てます。

DDRC の読み出しおよび書き込みポートそれぞれに、優先度を表す 10 ビットの値が割り当てられます (レジスタの axi_priority_wr_port0 ～ 3 と axi_priority_rd_port0 ～ 3 参照)。エージング カウンターはこの値を初期値として、カウントダウンします。このようにして、エージング カウンターの値が小さい要求を常に大きいものよりも優先します。

さらに、DDRC の各読み出し/書き込みポートには *Urgent* 入力信号があります。この信号は、エージング カウンターのリセット信号として機能します。Urgent 信号がアサートされると、そのポートのエージング カウンターがリセットされて、優先度が即座に最も高くなります。Urgent ビットのソースは、ホストがプログラム可能な SLCR レジスタ (DDR_Urgent _SEL) によって、次のいずれかにできます。

- (CPU と APU が使用するメモリ ポート 0 を除く) ポートの AXI インターフェイスに含まれる 4 ビットの QoS 信号の最上位ビット
- プログラム可能な SLCR レジスタの値 (DDR_URGENT)
- PL 信号の DDRARB[3:0] ビットの 1 つ

優先度の値は本来静的なものですが、Urgent ビットと QoS 信号はこれを動的に扱うことができます。

10.4.2 ページのマッチ

DDR の使用率を向上するために、すべての新しい要求のアドレスが前回の要求のアドレスと比較されます。DDRC は、前回の要求と同じページに対する新しい要求を優先して受け付けます。メモリ ポートがアドレスを比較してページが一致しているかどうかを判断します。アービタによって選択されたポートは、同じページがヒットし続ける限り優先権 (優先度 0) を継続して与えられます。これらのポートは、同じく優先度が 0 のポートと競合します。

ページ サイズは PAGE_MASK (すべてのビットがマスクの 32 ビットのレジスタ) によって定義され、アドレス境界と位置が常に揃っています。適切な動作を得るために、ソフトウェアは DDR メモリのサイズに一致するように、PAGE_MASK にページ サイズをプログラムする必要があります。このレジスタを 0 に設定すると、アービトレーションのページ マッチの手順が無効になります。

10.4.3 エージング カウンター

要求が保留され処理されないと、デクリメントするエージング カウンターが有効になります。このカウンターの初期値には優先度レジスタの 10 ビットの値がロードされます。各ポートに 1 つずつ、8 つの優先度レジスタ axi_priority_<rd/wr>_port<n> があります。要求が処理されると、カウンターには値が再ロードされます。このカウンターの値は、AXI メモリ ポートの優先度を示します。このカウンターの値が小さいほど、優先度は高くなります。優先度が 0 に到達すると、最も優先度の高い要求となります。

アービトレーション目的では、ポート間の優先度を判断するために使用するのは上位 5 ビットのみです。これによって、各ポートのエージングに基づく優先度を把握しつつ、アービトレーションのメカニズムを管理しやすいサイズとレイテンシに保ちます。

ヒント : 通常の使用モードでは、エージングを有効にするオプションを推奨します。エージングを無効にすると、低優先度のポートで過剰なレイテンシ/スタベーションが発生する恐れがあります。

10.4.4 ステージ 1 – AXI ポートのアービトレーション

DDRC で要求が受け付けられるよう 8 つのポート (読み出し 4 ポート、書き込み 4 ポート) が競合します。アービタは、多数の要因に基づいて要求に許可を与えます。読み出し要求と書き込み要求は同じように扱われます。つまり、要求は同じアービトレーションをたどります。各ポートは、あらかじめ設定された状態から最優先の状態、すなわち 0 へと確実に移行する優先度レベルを保ちます。このメカニズムは、ポートの帯域幅を最小に維持するうえで重要です。各ポートは、トランザクションごとに (QoS) または複数のトランザクションについて、さまざまな方法で緊急事態を知らせることができます。低レイテンシのマスターには、トランザクションごとに知らせる方法が適しています。

図 10-6 に示すように、優先度には次のようなロジックが適用されます。優先度 0 またはエージング カウンターが 0 (最高優先度) のポートがあれば、そのポートがアクセス権を得ます。優先度が 0 のポートが存在しない場合、アービトレーションは処理中のポートのページが一致しているかどうかを確認します。ページが一致するポートがなければ、エージング カウンターの値が最も小さいポートがアクセス権を得ます。エージング カウンターの値が最小のポートが複数存在する場合は、ラウンド ロビン方式で解決します。



図 10-6 : ステージ 1 – AXI ポートのアービトレーション

10.4.5 ステージ 2 – 読み出し対書き込み

DDR コアには、読み出しと書き込みそれぞれにキューが 1 つあります。これらのキュー内のエントリが、次のレベルのアービトレーションの対象となります (図 10-7 参照)。



図 10-7 : ステージ 2 – 読み出し対書き込み

図 10-7 に示すように、アービトレーションのステージ 2 はエージング カウンターから開始します。同じトランザクション タイプで優先度が 0 のものがあれば、それがアクセス権を得ます。たとえば、前回のアービトレーションで読み出しがアクセス権を得た場合、今回のアービトレーションに優先度 0 の読み出しがあれば、それがアクセス許可を得ます。同じトランザクション タイプで優先度が 0 のものがない場合は、異なるトランザクション タイプで優先度が 0 のものがアクセス権を得ます。キュー内に優先度が 0 のトランザクションがない場合は、同じトランザクション タイプを継続します。上述のすべての状況において要求を選択する前に、クレジットが利用可能かどうかを正しく確認します。

10.4.6 高優先度の読み出しポート

アービトレーションのステージ 3 に進む前に、DDRC の機能である高優先度読み出しについて説明します。高優先度読み出し機能 (HPR) は、DDRC 内の読み出しデータ キュー (32 ワード) を、低優先度と高優先度の独立した 2 つのキューに分割します。4 つの読み出しポートには、それぞれ低優先度か高優先度を割り当てることができます。デフォルトでは、この機能は無効になっています。この機能を使用すると、低優先度のデバイスの読み出しデータ レート (低速である可能性が大) によって、高優先度のデバイスの読み出しレートが低下することはありません。代表的な使用例としては、HPR をポート 0 (CPU) に対して有効にし、CPU の平均読み出しレイテンシを削減します。読み出しデータ キューは、必ずしも二等分する必要はありません。CPU には低レイテンシが必要とされる読み出し処理用に小さなキューを割り当て、より大きなキューをバイパスさせることができます。図 10-8 に読み出しキューの分割位置を示します。



図 10-8 : 読み出しキュー

これは、AXI ポートの reg_arb_set_hpr_rd_port<n> ビットを 1'b1 に設定することで変更できます (このビットは、axi_priority_<rd/wr>_port<n> レジスタにある)。DDRC のデフォルト設定では、LPR だけが処理されます。読み出し CAM も、デフォルトでは LPR だけを処理します。読み出し用の CAM の深さは全体で 32 です。ただし、常に 1 スロットは常に ECC 用に割り当てられます。DDRC の ctrl_reg1 レジスタの reg_ddrc_lpr_num_entries レジスタ フィールドは、LPR 用に予約するエントリ数を指定します。31 から reg_ddrc_lpr_num_entries の値を引けば、HPR 用に予約されるエントリ数が得られます。

クレジット メカニズムでデッドロックが発生しないようにポートを HPR として設定する場合は、REG_DDRC_LPR_NUM_ENTRIES フィールドを変更する必要があります。

10.4.7 ステージ 3 – トランザクション状態

トランザクション状態は、トランザクションが DDR PHY や DDR デバイスへと移動する前の、アービトレーションの最終段階です。トランザクション状態は、読み出しまたは書き込みのいずれかです。これを変更できるのは、同じタイプのトランザクションが存在しない場合、または、異なるタイプのクリティカルなトランザクションが存在する場合です。図 10-9 は、この遷移を示す簡単なステート マシンです。



図 10-9 : ステージ 3 – トランザクション状態

トランザクション状態は、別のタイプのクリティカルなトランザクションが発生するか、または同じタイプのトランザクションがなくなるまで変化しません。ステート マシンのデフォルト状態は読み出しです。表 10-4 に、キュー内のトランザクションが、どのように通常ステートからクリティカル状態に遷移するかを示します。

表 10-4 : トランザクション ストア状態の遷移

通常	クリティカル	32 サイクル タイマーによる *_max_starve_x32 パルス カウントの間、このトランザクション ストアにトランザクションが処理されず保留されたままの場合。
クリティカル	ハード非クリティカル	このトランザクション ストアからのトランザクション処理が *_xact_run_length の数だけ完了した場合。
ハード非クリティカル	ノーマル	このステートで *_min_non_critical サイクルが経過した場合。

注記 :

* には WR、LPR、HPR のいずれかが入ります。たとえば、WR_Reg のフィールド wr_max_starve_x32 などです。

低優先度の読み出しトランザクション ストアを例に説明します。トランザクション ストアは通常、次の信号に基づいて独立して動作するものと想定されています。

- lpr_max_starve_x32
- lpr_xact_run_length
- lpr_min_non_critical

DDRC の ctrl_reg2 レジスタの reg_arb_go2critical_en フィールドによって、アービタが DDRC への co_gs_go2critical_* 信号を駆動可能になります。AXI には、co_gs_go2critical_* 信号を駆動する、サイドバンド信号 (awUrgent および arUrgent) があります。いずれかのポートが Urgent サイドバンド信号をアサートし、この機能が有効に設定されている場合、アービタはコントローラーに対して該当する co_gs_go2critical_* 信号をアサートします。

コントローラーでは、この信号のアサートによってステート マシンがあるステートから別の状態に切り替わります。たとえば、現在 DDRC が読み出しを処理中で、co_gs_go2critical_wr が High に遷移した場合、コントローラーは通常のステート切り替え方法 (スタベーション カウンターなど) を無視して、ただちに書き込み処理に移行します。コントローラーには、別のステートに遷移するまでの現在のコマンド タイプに対する処理継続時間を制御するレジスタがあります (DDRC ctrl_reg2 の eg_ddrc_go2critical_hysteresis フィールド)。

要約すると、コントローラーで使用される go2critical 機能の目的は、極めて優先度の高いトランザクションに対して、読み出しと書き込み間の高速切り替えを確実に行うことです。

注記 :

1. 通常のプログラム条件では、DRAM_param_reg4 レジスタのビット フィールド reg_ddrc_prefer_Write は 0 と想定されます。これは、アイドル状態のコントローラーが読み出し要求を受信した場合、必ず即座に処理することを意味します。また、ddrc_ctrl レジスタのフィールド reg_ddrc_rdwr_idle_gap には、多くの場合、非常に小さな値 (0、1、2 など) を設定することを推奨します。この設定により、コントローラーがアイドル状態であるのに書き込みが保留されることがなくなり、帯域幅が無駄にならないようにできます。この設定のトレードオフとして、書き込みを迅速に処理するために、書き込み処理後にバスを返還する時間が必要になるため、書き込み直後にコントローラーに対して読み出し要求が発行された場合、レイテンシが増加する可能性が高くなります。
2. コントローラーに発行されるすべての要求は順序が保証されているため、システム デザインでは書き込みレイテンシは問題になりません。後続の読み出しに書き込みデータが必要な場合は、読み出しの処理前にコントローラーが書き込みデータを自動で強制的に DRAM に出力します。

10.4.8 読み出し優先度の管理

読み出しモードでは通常、高優先度の読み出し要求が低優先度の読み出し要求よりも優先されます。ただし、低優先度の読み出しトランザクション ストアがクリティカルで、高優先度の読み出しトランザクション ストアがクリティカルでない場合は、高優先度の読み出し要求ではなく、低優先度の読み出し要求が優先して処理されます。これによって、低優先度の読み出しのスタベーションを防止します。

10.4.9 書き込み結合

書き込み結合機能によって、同一アドレスへの複数の書き込みを、DRAM に対する 1 つの書き込みとして結合できます。新しい書き込みが、CAM 内のキュー内の書き込みと競合する場合は、次のように動作します。

- 書き込み結合が有効な場合、DDRC は元の書き込みデータを新しい書き込みデータで上書きし、書き込みトランザクションを 1 回だけ実行します (書き込み結合)。
- 書き込み結合が無効な場合、DDRC は次の動作シーケンスに従います。
  - 新しい書き込みトランザクションを一時的にバッファーに保持します。
  - さらにトランザクションが受信されないように、フロー制御をコアに戻します。
  - 競合するトランザクションを保持している内部キューを、そのトランザクションが処理されるまでフラッシュします。
  - 新しいトランザクションを受け付け、フロー制御を削除します。

10.4.10 クレジット メカニズム

DRAM コントローラーは、バッファーのオーバーフロー (DDR トランザクションの保留) が発生しないように、クレジット メカニズムを採用しています。コントローラーへの要求元となるインターフェイスは、クレジットを許可されたコマンド、つまりキュー内にコマンドを発行する空きスロットを与えられたコマンドしか要求できません。

クレジットは、次の 3 つのコマンド タイプ別に追跡されます。

- 高優先度の読み出し
- 低優先度の読み出し
- 書き込み

クレジットは、次の規則に従って、コマンド タイプ別にカウントされます。

- 初期状態のインターフェイスのクレジットはゼロです。
- DRAM コントローラーに対するリセット信号のディアサート後、各コマンド タイプのインターフェイスにクレジットが発行されます。DRAM コントローラーによってクレジットが発行されるごとにクレジット カウントがインクリメントし、これは該当する *_credit 信号がクロックの立ち上がりエッジでアサートされることでわかります。
- クレジット カウントがゼロより大きい場合に、インターフェイスはそのタイプの要求をコントローラーに対して発行できます。コントローラーに要求を発行するごとに、対応するクレジット カウントはデクリメントされます。

10.5 コントローラー PHY (DDRP)

DDRP は DDRC からの読み出し/書き込み要求を処理し、これをターゲットとなる DDR メモリのタイミング制約を満たす固有信号に変換します。DDRP は、PHY 制御、マスター DLL、リード/ライト レベリング ロジックの機能ユニットで構成されます。PHY データ スライス ブロックが、DQ、DM、DQS、DQ_OE、DQS_OE 信号を処理します。PHY 制御ブロックは、すべての制御信号を DDR_x3 クロックに同期させます。

DLL には、マスター DLL とスレーブ DLL の 2 つのタイプがあります。DLL は、DDR メモリによるデータ読み書きに必要な、厳密なタイミング ウィンドウを生成する機能を果たします。マスター DLL はタップ数単位でサイクル期間を測定し、この数値をタイミング比ロジック経由でスレーブ DLL に供給します。プロセス、温度、電圧の変動に対応してスキューや遅延を最小化するよう、スレーブ DLL はターゲット ダイ上に分けて配置できます。

ライト レベリングおよびリード レベリングは、DDR3 と DDR3L の動作に必要な新しい機能です。これらの機能は、データをウィンドウの最適な位置に揃えるために必要な遅延タイミングを自動的に決定し、信頼性の高いデータ取得を可能とします。

- DDR3、DDR3L のリード レベリングおよびライト レベリング
- 1 ランクの 16 ビットおよび 32 ビット バス幅のサポート
- データ幅が 16 ビットのオプションの ECC
- 読み出しデータ マスク ビットを伴う個別バイト

10.6 初期化とキャリブレーション

PS DRAM インターフェイスの動作を開始するには、次の動作シーケンスを実行する必要があります。

1. DDR クロックの初期化
2. DDR I/O バッファー (DDR IOB) の初期化とキャリブレーション
3. DDR コントローラー (DDRC) レジスタのプログラム
4. DRAM のリセットと初期化
5. DRAM 入力インピーダンス (ODT) のキャリブレーション
6. DRAM 出力インピーダンス (Ron) のキャリブレーション
7. DRAM のトレーニング
    a. ライト レベリング
    b. 読み出し DQS ゲートのトレーニング
    c. 読み出しデータ アイ トレーニング

このセクションは、参考情報の提供とデバッグのみを目的としています。通常、手順 1 ～ 7 のプログラミングは、Vivado® Design Suite で提供されています。

10.6.1 DDR クロックの初期化

DDR を初期化する前に、DDR クロックをアクティブにします。DDR_2x と DDR_3x の両クロックを適切に設定する必要があります。DDR_3x クロックは、DRAM が使用するクロックで、目標とする動作周波数に設定します (ビットあたりのデータ レートは動作周波数の 2 倍であることに注意)。dDDR_2x クロックはインターコネクトが使用し、通常は動作周波数の 2/3 に設定します。DDR PLL の周波数は、動作周波数の偶数倍とします。

表 10-5 に、基準クロックを 50MHz と想定した場合の周波数の設定例を示します。

表 10-5 : 周波数の設定例

動作周波数	DDR PLL 周波数	DDR_3x クロック周波数	DDR_2x クロック周波数	PLL フィードバック分周回路	DDR_3x クロック分周器	DDR_2x クロック分周器
525.00	1050.00	525.00	350.00	21	2	3
400.00	1600.00	400.00	266.67	32	4	6

DDR クロックのプログラムには、SLCR 内の DDR_PLL_CTRL および DDR_CLK_CTRL レジスタを使用します。DDR PLL のプログラミングについては、第 25 章の「25.10.4 PLL」を参照してください。

メイン DDR クロックに加えて、DDR IOB に組み込まれたデジタル制御インピーダンス (DCI) 機能に使用する 10MHz のクロックがあります。このクロックは、SLCR の DCI_CLK_CTRL レジスタで設定します。

10.6.2 DDR IOB のインピーダンス キャリブレーション

DDR IOB は、IOB のデジタル制御インピーダンス (DCI) モードを使用した駆動電流と終端能力のキャリブレーションをサポートしています。DDR2/DDR3/DDR3L モードでは、これを終端能力のキャリブレーションに使用します。LPDDR2 モードでは駆動電流のキャリブレーションに使用します。DCI ステート マシンは VRN と VRP の 2 本の外部ピンを必要とし、これらのピンは外部抵抗を介してそれぞれ V_{CCO_DDR} とグランドに接続します。表 10-6 に DCI の設定を示します。

表 10-6 : DCI 設定

DDR 規格	終端インピーダンス	駆動インピーダンス	VRN 抵抗 (V_{CCO_DDR} に接続)	VRP 抵抗 (グランドに接続)
DDR3/DDR3L	40Ω	N/A	80Ω	80Ω
DDR2	50Ω	N/A	100Ω	100Ω
LPDDR2	なし	40Ω	40Ω	40Ω

DCI を有効にした場合、DCI ステート マシンは駆動インピーダンスと終端インピーダンスを自動的に外付け抵抗に整合させます。このバックグランド キャリブレーションはロックするまでに 1 ～ 2ms を要し、ロック後は継続して動作します。

キャリブレーション

1. dci_clk が 10MHz のクロックとなるようにクロック モジュールを設定します。
2. SLCR のレジスタ DDRIOB_DCI_CTRL と DDRIOB_DCI_STATUS で DDR DCI キャリブレーション システムを有効にします。
   a. DDRIOB_DCI_CTRL.RESET_B を 0 にトグルしてから 1 に設定します。
   b. DDRIOB_DCI_CTRL.PREF_OPT と NREF_OPT フィールドを表 10-7 に従って設定します。
   c. DDRIOB_DCI_CTRL.UPDATE_CONTROL を 0 に設定します。
   d. DDRIOB_DCI_CTRL.ENABLE を 1 に設定します。
   e. DDRIOB_DCI_STATUS.DONE ビットを、値が 1 になるまでポーリングします。

表 10-7 : キャリブレーション

フィールド名	リセット	パワーダウン	DCI 有効 DDR3/DDR3L	DCI 有効 DDR2	DCI 有効 LPDDR2	DCI 無効
UPDATE_CONTROL	0	0	0	0	0	1
PREF_OPT2[2:0]	000	000	000	000	000	000
PREF_OPT1[1:0]	00	00	00	00	10	00
NREF_OPT4[2:0]	000	000	001	001	001	000
NREF_OPT2[2:0]	000	000	000	000	000	000
NREF_OPT1[1:0]	00	00	00	00	10	00

10.6.3 DDR IOB のコンフィギュレーション

DDR IOB は I/O として動作するように設定する必要があります。DDR IOB の各タイプは、2 種類の SLCR コンフィギュレーション レジスタで制御します。これらのコンフィギュレーション レジスタは、IOB の入力モード、出力モード、DCI モード、その他の機能を設定します。

コンフィギュレーション

DDR システムは、DDR3L/DDR3/DDR2/LPDDR2 の 16 ビットと 32 ビット モード、およびパワーダウン モードをサポートします。表 10-8 に示すレジスタは、I/O のグループを制御し、特定のモードに応じた設定が必要です。

表 10-8 : DDR IOB コンフィギュレーション レジスタ

レジスタ	関係する I/O ブロック	説明
DDRIOB_DDR_CTRL	VREF、VRN、VRP、DRST	内部および外部 VREF と DCI 基準ピン VRN および VRP に対する特殊な I/O モードを制御します。
DDRIOB_DCI_CTRL	DCI コントローラー	DCI コントローラーを有効にします。
DDRIOB_DCI_STATUS	DCI コントローラー	DCI コントローラーのステータスを示します。
DDRIOB_ADDR0 DDRIOB_ADDR1	DDR_A[14:0]、DDR_CKE、DDR_BA[2:0]、DDR_ODT、DDR_WE_B、DDR_CAS_B、DDR_RAS_B DDR_CS_B	LPDDR2、DDR2、DDR3/DDR3L が使用するアドレスと制御出力を設定します。
DDRIOB_CLOCK	DDR_CK_P、DDR_CK_P	各種クロック出力を設定します。DDR_CK_P、DDR_CK_P を制御します。
DDRIOB_DATA0	DDR_DQ[15:0]、DDR_DM[1:0]、DDR_FIFO_IN[0]、DDR_FIFO_OUT[0]	下位 16 ビットのデータおよびマスク ビットを設定します。
DDRIOB_DATA1	DDR_DQ[31:16]、DDR_DM[3:2]、DDR_FIFO_IN[1]、DDR_FIFO_OUT[1]	上位 16 ビットのデータおよびマスク ビットを設定します。
DDRIOB_DIFF0	DDR_DQS_P[1:0]、DDR_DQS_N[1:0]	下位 16 ビットの dqs ビットを設定します。
DDRIOB_DIFF1	DDR_DQS_P[3:2]、DDR_DQS_N[3:2]	上位 16 ビットの dqs ビットを設定します。
DDRIOB_DRIVE_SLEW_ADDR	DDR_A[14:0]、DDR_CKE、DDR_BA[2:0]、DDR_ODT、DDR_WE_B、DDR_CAS_B、DDR_RAS_B、DDR_CS_B	アドレスおよび制御出力の駆動電流とスルー レートを設定します。
DDRIOB_DRIVE_SLEW_CLOCK	DDR_CK_P、DDR_CK_P	クロック出力の駆動電流とスルー レートを設定します。
DDRIOB_DRIVE_SLEW_DATA	DDR_DQ[31:0]、DDR_DM[3:0]、DDR_FIFO_IN[1:0]、DDR_FIFO_OUT[1:0]	データ I/O の駆動電流とスルー レートを設定します。
DDRIOB_DRIVE_SLEW_DIFF	DDR_DQS_P[3:0]、DDR_DQS_N[3:2]	データ ストローブ I/O の駆動電流とスルー レートを設定します。

IOB コンフィギュレーションは、次のように設定します。

1. LPDDR2 I/O の DCI_TYPE はすべて DCI ドライブに設定します。
2. DDR2/DDR3/DDR3L 双方向 I/O の DCI_TYPE は DCI 終端に設定します。
3. 出力を有効にするために OUTPUT_EN = obuf に設定します。
4. TERM_DISABLE_MODE と IBUF_DISABLE_MODE を省電力入力モードが有効になるように設定します。ERM_DISABLE_MODE および IBUF_DISABLE_MODE フィールドは、DDR トレーニングが完了するまで設定できません。
5. シングルエンド入力 SSTL および HSTL の INP_TYPE を V_{REF} に基づいた差動レシーバーに設定します。
6. 差動入力の INP_TYPE を差動入力レシーバーに設定します。

7. DDR3/DDR32L および DDR2 双方向 I/O の TERM_EN を有効に設定します (出力と LPDDR2 の I/O は終端されない)。
8. 16 ビット DQ DDR しか使用しない場合は (ECC ビットを含む)、DDRIOB_DATA1 および DDRIOB_DIFF1 レジスタをパワーダウンに設定します。
9. DDR2 および DDR3/DDR3L の場合 - DCI は終端能力にしか影響が及ばないため、アドレスとクロックの出力には DCI を使用しません。
10. LPDDR2 の場合 - DCI は駆動電流に影響するため、すべての I/O で DCI を使用します。

VREF のコンフィギュレーション

DDR I/O は差動入力レシーバーを使用します。このレシーバーの一方の入力はデータ入力に、もう一方は V_{REF} と呼ばれる基準電圧に接続します。DDR2/3 および LPDDR2 DRAM インターフェイスの場合、V_{REF} 電圧は、I/O V_{CCO} 電圧の半分に設定します。V_{REF} は専用の V_{REF} パッドを介して外部から供給するか、内部電源を使用するかのいずれかを選択できます。すべてのデザインにさらにタイミング マージンを持たせるには外部の V_{REF} を推奨しますが、外部のボード コンポーネントが必要になります。V_{REF} 基準電源は、DDRIOB_DDR_CTRL レジスタで次のように設定します。

- 内部 V_{REF} を有効にする場合
  - DDRIOB_DDR_CTRL.VREF_EXT_EN を 00 に設定します (I/O を外部信号から切り離す)。
  - DDRIOB_DDR_CTRL.VREF_SEL を DDR 規格に応じて適切な電圧に設定します (V_{REF}=V_{CCO_DDR}/2)。
  - DDRIOB_DDR_CTRL.VREF_INT_EN を 1 に設定して、内部 V_{REF} ジェネレーターを有効にします。
- 外部 V_{REF} を有効にする場合
  - DDRIOB_DDR_CTRL.VREF_INT_EN を 0 に設定して、内部 V_{REF} ジェネレーターを無効にします。
  - DDRIOB_DDR_CTRL.VREF_SEL を 0000 に設定します。
  - DDRIOB_DDR_CTRL.VREF_EXT_EN を 11 に設定して、IOB の V_{REF} 入力を 32 ビット インターフェイスの外部パッドに接続します。
  - DDRIOB_DDR_CTRL.VREF_EXT_EN を 01 に設定して、IOB の V_{REF} 入力を 16 ビット インターフェイスの外部パッドに接続します。

10.6.4 DDR コントローラー レジスタのプログラム

DDRC を有効にする前に、すべての DDRC レジスタをシステム固有の値に初期化する必要があります。350 以上のパラメーターを持つ約 80 のレジスタを設定するか、または電源投入時のデフォルト値のままにします。その後、ddrc_ctrl レジスタに書き込むと、DDRC が有効になります。有効になった DDRC は、自動的に初期化手順の 4 ～ 7 を実行します (「初期化とキャリブレーション」参照)。DDRC の動作は自律的であり、機能の変更 (たとえば、AXI ポートの優先度レベルの変更など) が必要なければ、これ以上のプログラムは不要です。

10.6.5 DRAM のリセットと初期化

DDRC は、リセット、リフレッシュ、モード レジスタの初期化を含む DRAM のリセットと初期化を JEDEC 仕様に従って実行します。

10.6.6 DRAM 入力インピーダンス (ODT) のキャリブレーション

DRAM モード set コマンドと拡張モード set コマンドは、ddrc.DRAM_EMR_MR_reg レジスタおよび ddrc.DRAM_EMR_reg レジスタによって制御されます。これらのレジスタのエンコードは、DRAM デバイスのデータシートまたは JEDEC の仕様を参照してください。これらのコマンドのレジスタ フォーマットは、付録 B「Register Details」に示されています。

DDR2 および DDR3/DDR3L デバイスでは、次の機能を備えたオンダイ終端 (ODT) が使用可能です。

- DDR3/DDR3L デバイスの場合、ODT の値はモード レジスタ MR1 で制御します。無効または、次のいずれかの値に設定できます: 120Ω、60Ω、40Ω。
- DDR2 デバイスの場合、ODT の値はモード レジスタ EMR で制御します。無効または、次のいずれかの値に設定できます: 75Ω、150Ω、50Ω。
- DDR2 および DDR3/DDR3L デバイスは共に専用の ODT 入力ピンを持ち、このピンを使用して書き込み動作中に ODT を有効にし、それ以外の場合に無効にできます。

キャリブレーション

DDR3/DDR3L デバイスでは、ZQCL および ZQCS コマンドによって ODT キャリブレーションを実行できます。ZQCL (ZQ Calibration Long) コマンドは、DRAM 初期化手順の一部として発行され、初期キャリブレーションに使用されます。このコマンドが完了するまでに、DDR_3x クロックの約 512 サイクルを必要とします。ZQCS (ZQ Calibration Short) は、初期キャリブレーション後に DDRC によって自動的に発行され、キャリブレーションのわずかな調整を行います。ZQCS の間隔は、通常 100ms です。

DDR2 (および LPDDR2) デバイスには ODT キャリブレーションの機能がありません。

10.6.7 DRAM 出力インピーダンス (R_{ON}) のキャリブレーション

DRAM デバイスの MR/EMR レジスタは ddrc.DRAM_EMR_MR_reg および ddrc.DRAM_EMR_reg レジスタで制御されます。MR/EMR のエンコードは、DRAM デバイスのデータシートか JEDEC の仕様を参照してください。

DDR2、DDR3/DDR3L、LPDDR2 デバイスには、出力インピーダンスを制御する機能があります。

- DDR2 デバイスではモード レジスタ EMR で制御し、フルまたは低下させた駆動電流に設定できます。
- DDR3/DDR3L デバイスではモード レジスタ MR1 で制御し、40Ω または 35Ω に設定できます。
- LPDDR2 デバイスでは MR3 で制御し、34Ω から 120Ω の間に設定できます (デフォルト値は 40Ω)。

キャリブレーション

DDR3/DDR3L および LPDDR2 デバイスでは、前述の ZQCL/ZQCS コマンドを使用して、出力インピーダンスのキャリブレーションを実行します。

DDR2 デバイスの場合、DDRC では DDR2 の外部キャリブレーション手順 (オフチップ ドライバー キャリブレーションの OCD) をサポートしていません。

10.6.8 DRAM のトレーニング

DRAM のトレーニングには、次の順序で実行される 3 つの手順があります。

1. ライト レベリング
2. 読み出し DQS ゲートのトレーニング
3. 読み出しデータ アイ トレーニング

この後詳述するとおり、DRAM タイプによってはサポートしていない手順もあります。各手順は、個別に有効/無効を設定できます。

トレーニング手順を有効にした場合、ユーザーは自動トレーニング手順の開始点として、遅延の初期値を与える必要があります。この値は、システム ボード上で想定される遅延またはスキュー (詳細は下記参照) からある程度のマージンを差し引いた概算値とします。

トレーニング手順を無効にした場合、ボードの遅延またはスキューを補うための遅延値をユーザーが設定する必要があります。

トレーニング手順を無効にする理由として次のようなことが考えられます。

- 特定の DRAM タイプでサポートされていない手順である。たとえば、DDR2 および LPDDR2 はライト レベリングに対応していません。
- ボード遅延を十分に把握しており、タイミングの変動が最小限に抑えられる動作条件である。
- 以前のトレーニング イベントによって遅延の設定が既知である。

トレーニングに要する時間は、DRAM クロックが 500MHz の場合で 1 ～ 2ms 程度です。

注記 : トレーニングを正常に実行するには、ECC (16 ビット データ、10 ビット ECC) が使用されている場合でも、すべてのデータ信号を DRAM デバイスに接続する必要があります。

ライト レベリング

目標　CLK に対する WR DQS の調整

推奨公称値　クロックに揃った DQS (位相オフセット 0)

最終比率　DRAM での DQS から CLK のボード遅延に等しい値

初期比率　最終値マイナス 0.5 サイクル 0 よりも小さい場合は、0 とします。スキューが小さすぎる場合は、クロックを反転します。

適用対象　DDR3/DDR3L のみ

ライト レベリングは、DDR3/DDR3L 仕様の一部です。DDR3/DDR3L システムに推奨されるフライバイ トポロジのために、クロック (CLK) は DRAM の入力で書き込み DQS に対して遅れる傾向があります。DRAM 仕様の要件に従って CLK と DQS を揃えるため、PHY はボード スキューと一致するように DQS 信号を遅延させます。この遅延量を見つける手順がライト レベリングです。

ライト レベリングを MR1 で有効にした場合、DRAM は、DQS の立ち上がりエッジでサンプリングした CLK を DQ バス経由で非同期でフィードバックします。コントローラーは、0 から 1 への遷移が検出されるまで、繰り返し DQS を遅延させます。ライト レベリングは、バイト レーンごとに独立して実行されます。キャリブレーション ロジックはバイト内の DQ ビットの論理和 (OR) を取ったうえで遷移を判断します。これは、メモリ ベンダーが異なると、バイト内でフィードバックとして使用するビットも異なるためです。

DDRC は、初期化手順の一部としてライト レベリングをサポートします。ライト レベリングは必要に応じて無効にでき、その場合はあらかじめ決められた遅延値を、レジスタを介してプログラムできます (ライト レベリングをサポートしない DDR2 および LPDDR2 では必須)。

重要 : トレーニングを適切に実行できるかどうかは、DQS から CLK への最小遅延の近似値の与え方に依存します。さらに、パッケージの遅延情報に基づいて見積もる必要もあります。

読み出し DQS ゲートのトレーニング

目標　有効な RD DQS ウィンドウの調整

推奨公称値　有効な DQS 4 パルス (BL = 8) をカバーする範囲

最終比率　2 * ボード遅延クロックが反転されている場合は 0.5 サイクルを加えます。

初期比率　最終比率マイナス 0.125 サイクル (0x20 単位)、ただし 0 よりも小さい値とならないようにします。

適用対象　DDR3/DDR3L、LPDDR2

読み出し DQS ゲートのトレーニングは、読み出し DQS の有効な間隔を特定し、読み出しデータをキャプチャするために PHY が使用します。有効な読み出しウィンドウを読み出しデータ バーストに揃え、プリアンブル期間や DQS 信号がトライステート状態の期間または PHY 自体によって駆動されている期間を除外する必要があります。

DDRC は、初期化手順の一部として読み出し DQS ゲートのトレーニングをサポートします。トレーニングは必要に応じて無効にでき、その場合はあらかじめ決められた遅延値を、レジスタを介してプログラムできます (読み出しトレーニングをサポートしない DDR2 では必須)。

読み出しゲート トレーニングで LPDDR2 を使用する際は、自動トレーニングは推奨しません。その代わりに次の手順の実行を推奨します (このフローはザイリンクス ツールでインプリメントされる)。

1. 偶数バイト レーンのトレーニングが実行され、ツールがその結果を記録します。
2. 奇数バイト レーンのトレーニングが実行され、ツールがその結果を記録します。
3. 手順 1 および 2 の結果が DRAM コントローラーの初期化中に適用され、自動トレーニングが無効になります。

重要 : トレーニングを適切に実行できるかどうかは、Zynq-7000 SoC から DRAM ボードへの最小遅延の近似値の与え方に依存します。この値は、システム ボードのレイアウトに基づいて見積もる必要があります。

読み出しデータ アイのトレーニング

目標　RD データに対する RD DQS の調整

推奨公称値　データ アイの中央に位置する DQS エッジ

最終比率　DRAM の出力では DQ と DQS が揃っているため理想的な公称値は 0.25 サイクルです。

初期比率　不要

適用対象　DDR3/DDR3L、LPDDR2

DDR3/DDR3L の読み出しデータ アイのトレーニングは、MR3 の MPR ビット フィールドによって有効になります。このトレーニングの目的は、読み出しパスに生じる可能性がある負荷のアンバランスを補うことです。このモードの DRAM は、通常のメモリ読み出しコマンドで、バースト長が 8 ビットの 01010101 ストリームを出力します。データ パターンが既知であることから、メモリ コントローラーは内部 DQS 遅延を調整して、DQS のエッジがデータ アイの中央に位置するようにします。

DDRC は、初期化手順の一部として読み出しデータ アイ トレーニングをサポートします。トレーニングは必要に応じて無効にでき、その場合はあらかじめ決められた遅延値を、レジスタを介してプログラムできます (読み出しトレーニングをサポートしない DDR2 では必須)。

10.6.9 書き込みデータ アイの調整

DDRC は書き込みデータ アイのトレーニング、つまり書き込み DQS に対する書き込みデータの自動アライメントをサポートしていません (ライト レベリングは CLK に対する書き込み DQS の調整)。ただし、手動でのアライメントは可能です。

公称値としては、DRAM 入力での書き込み DQS のエッジは、書き込みデータ アイの中央に位置すべきです。DDRC PHY には DQS に対するデータの位相シフト量をユーザーがプログラムできる機能があります。デフォルトの公称値は 90° の位相シフトです。DQ と DQS 信号の遅延と負荷が等しく、バランスの取れたボードのデザインを前提とすれば、デフォルト値で問題ありません。それ以外の場合は、異なる位相シフト値をユーザーが設定できます。PVT の特性に基づく推奨値は 90° よりも若干低く、FSBL またはほかのユーザー コードに含めるために、Vivado Design Suite によって自動的に提供されます。

10.6.10 自動 DRAM トレーニングの代替方法

何らかの理由で自動トレーニングを適切に実行できない場合は、代替的なキャリブレーションを利用できます。

ヒント : トレーニングのエラーは、単純なメモリ書き込み - 読み出し - 比較テストによって検出できます。トレーニングは、バイト レーンごとに独立して行われるため、メモリ テストではデータ バイトごとに確認する必要があります。トレーニングでエラーが発生した場合、半自動トレーニングと手動のトレーニングという 2 つの解決策が考えられます。手動の部分が増えるほど、トレーニングに要する時間も長くなります。このため、次のような手順を推奨します。

1. 自動トレーニングを試み、ボード上での測定に基づいた初期値を検証します。
2. 自動トレーニングでエラーが発生した場合は、半自動トレーニングを試みます。
3. 半自動トレーニングでエラーが発生した場合は、手動トレーニングを使用します。

自動トレーニング

標準的なトレーニングの手順は、前述のとおりです。

初期化とトレーニングに要するおおよその時間は 1 ～ 2ms です。

半自動トレーニング

この方法は、システム/ボード遅延が既知であるものの、PVT タイミングのばらつきによって自動トレーニングでエラーが発生する場合に使用します。自動トレーニングの適切な実行に必要となるのは、次の 2 つの初期タイミング パラメーターのみです。

- 書き込み DQS から CLK へのスキュー
- Zynq から DRAM までのボード遅延

この例では、これらの値は既知ですが、PHY の PVT の変動によって加算される形で変化します。したがって、公称遅延の値が T の場合、実際の値は (T - デルタ、T + デルタ) の範囲になる可能性があります。デルタは PVT の変動の最大値です。

半自動トレーニングは、次の手順に従います。

1. (T - デルタ、T + デルタ) の範囲を n 個に分割し、2 つの遅延パラメーターがそれぞれ取り得る値として、(n + 1) 個の値を用意します。
2. $(n + 1)^2$ 回の自動トレーニングを実行し、各回が完了するごとにメモリをテストします。

たとえば、n = 2 の場合、各パラメーターに対する 3 つのデータ ポイントは、T - デルタ、T、T + デルタです。自動トレーニング手順を 9 回実行して、結果を確認します。n = 4 の場合は 25 回など、ほかの n についても同様にテストします。

パラメーターの最終値としては、テストがパスする領域の中央に位置する値を採用します。各データ バイト レーン (データ スライスとも呼ばれる) は、固有の独立したパラメーターを持つため、メモリ テストは個別に実施する必要があります。

トレーニングの反復 1 回に要するおおよその時間は、1 ～ 2ms にメモリ テストの所要時間を加えた値になります。単純な 1000 ワード読み出し書き込みテストで、平均アクセス時間が 30 サイクルの場合、テスト時間は約 60,000 サイクル、つまり 500MHz では約 0.12ms です。したがって、半自動トレーニングを 25 回反復する場合、25 ～ 50ms を要することになります。

マルチセット半自動トレーニング

推奨 : 手動トレーニングの前に、マルチセット半自動トレーニングを試すことを推奨します。

DDR PHY には 5 つの調整可能な遅延エレメントがあります。そのうち 4 つは各バイト レーン用です (したがって、実際には一意の調整可能な遅延エレメントの数は 17)。これら 5 つのエレメントのうち、自動トレーニング時に調整されるのは、書き込み DQS 遅延、読み出し DQS 遅延、読み出しデータ遅延の 3 つのみです。残りの 2 つのエレメントは書き込みデータ遅延と制御パス遅延で、これらの値はプログラム可能なレジスタで設定され、自動トレーニングでは調整されません。

自動トレーニングのプロセスは、上記の 3 つのエレメントの遅延を広い範囲にわたって変化させ、半自動の手順ではさらに広範囲で変化します。自動および半自動両方の手順でエラーとなった場合は、残りの 2 つの遅延エレメントの一方または両方に調整が必要な可能性が極めて高くなります。

したがって、残り 2 つの遅延エレメントに対して異なる値を設定した、マルチセット半自動トレーニング手順を実行します。これによって効率のよい自動トレーニングを活用しつつ、全手動のトレーニングよりも試行回数を減らすことができます。

手動トレーニング

この方法は、既知のパラメーターが 1 つもない場合、または半自動トレーニングがエラーとなった場合に使用します。要約すると、この方法の手順は次のとおりです。

- 自動トレーニングを無効にします。
- すべての遅延パラメーターに対して、その全範囲にわたって手動スイープを実行します。設定ごとに次を実行します。
  - トレーニングを無効にして DDRC を初期化します。
  - メモリ テストを実行します。
- 結果をスコアボードに記録します。
- すべての遅延パラメーターの中央値を見つけます (データ レーンごとに異なる可能性がある)。

反復あたりの遅延の推奨インクリメント幅は、1/32 クロック サイクルです。つまり、1 サイクルの遅延範囲をカバーするには、パラメーターあたり 32 回の反復が必要です。

手動トレーニングの反復に要するおおよその時間は、700µs (そのうち 500µs は DDR3/DDR3L の DRAM リセット/初期化手順の時間) にメモリ テストの時間を加えた約 0.8ms です。また、検索の範囲を狭めるために前提条件をより簡単にできますが、それでも反復回数は約 1000 回に達する可能性があり、手動トレーニングに要する時間は約 1 秒になります。

表 10-9 に手動トレーニングで使用するレジスタ値の一覧を示します。単位は 1/256 クロック サイクルです (256 単位 = 1 クロック サイクル、8 単位 = 1/32 クロック サイクル)。

表 10-9 : 手動トレーニングのレジスター覧

	パラメーター	レジスタ	公称値	推奨最小検索範囲
1	書き込み DQS 遅延/ライト レベリング	reg_phy_wr_dqs_slave_ratio[9:0]	DQS から DCLK の遅延	0 -256
2	書き込みデータ遅延/書き込みデータ アイの調整	reg_phy_wr_data_slave_ratio[9:0]	DQS から DCLK の遅延 + 64	64-320
3	読み出し DQS ゲート遅延/読み出し DQS ゲート トレーニング	reg_phy_fifo_we_slave_ratio[10:0]	2 * ボード遅延	0-512
4	読み出しデータから DQS の遅延/読み出しデータ アイ トレーニング	reg_phy_rd_dqs_slave_ratio[9:0]	53。DQS のエッジがデータ アイの中央に来るようにします。	0 - 104(1)
5	コントロール	reg_phy_ctrl_slave_ratio[9:0]	128 (LPDDR2 の場合は 64)	64 ～ 192 (LPDDR2 の場合は 32 ～ 96)

注記 :

1. パラメーター 4 は、パラメーター 3 に対するオフセット値です。

10.6.11 DRAM 書き込みレイテンシの制限

サポートされる DRAM 書き込みレイテンシの最小値は 3 です。つまり、CAS レイテンシの最小値は 4 です。

10.7 レジスタの概要

通常 DDRC のレジスタは静的であり、DDRC がリセット状態の場合のみ変更できます。ただし、動的ビット フィールドの欄に示された一連のレジスタ値は、随時変更できます。

10.7.1 DDRI

表 10-10 に DDRI レジスタの概要を示します。DDRI レジスタには動的ビット フィールドはありません。

表 10-10 : DDRI レジスタの概要

機能	レジスタ名	説明
アービトレーション	page_mask	reg_ddrc_addrmap_* レジスタに書き込まれた値に基づいて、このレジスタを設定します。 列アドレス ビットを 0 に設定します。ページおよびバンク アドレス ビットを 1 に設定します。 これは、アービタのスレーブ モジュール内の page_match の計算に使用されます。page_match は、アービトレーション プロセス中に考慮されます。このマスクは 64 ビット アドレスに適用され、バイト アドレスには適用されません。 この値を 0 に設定すると、ページ/バンクとの一致に基づくトランザクションの優先付けが無効になります。
	axi_priority_{wr,rd}_port{0:3}	8 種類のレジスタの説明については、付録 B 「Register Details」 を参照してください。
その他	axi_id	ID およびリビジョン情報。

10.7.2 DDRC

表 10-11 に DDRC レジスタの概要を示します。

表 10-11 : DDRI レジスタの概要

機能	ハードウェア レジスタ名	動的ビット フィールド	説明
ステータス	mode_sts_reg	~	コントローラーの動作モード ステータス
トランザクション スケジューラ	HPR_reg	~	HPR キュー制御
	LPR_reg	~	LPR キュー制御
	WR_reg	~	WR キュー制御
DDR プロトコル	DRAM_param_reg0	[13:6]: t_rfc_min	DRAM パラメーター 0
	DRAM_param_reg1	~	DRAM パラメーター 1
	DRAM_param_reg2	~	DRAM パラメーター 2
	DRAM_param_reg3	[20:16]: refresh_to_x32	DRAM パラメーター 3
	DRAM_param_reg4	~	DRAM パラメーター 4
	DRAM_odt_reg	~	DRAM ODT 制御
	odt_delay_hold	~	ODT 遅延および ODT 保持
	ctrl_reg1	[12]: selfref_en [8]: refresh_update_level	コントローラー 1
	ctrl_reg2	~	コントローラー 2
	ctrl_reg3	~	コントローラー 3
	ctrl_reg4	~	コントローラー 4
	mode_reg_read	~	モード レジスタ読み出しデータ
	lpddr_ctrl{0:3}	~	lpddr 制御レジスタ 0 ～ 3
	dfi_timing	~	DFI タイミング レジスタ

表 10-11 : DDRI レジスタの概要 (続き)

機能	ハードウェア レジスタ名	動的ビット フィールド	説明
DDR リフレッシュ	CHE_REFRESH_TIMER01	~	予約
	CHE_T_ZQ	[16]: dis_auto_refresh	ZQ パラメーター
	CHE_T_ZQ_Short_Interval_Reg	~	その他のパラメーター
DDR 初期化	DRAM_init_param	~	DRAM 初期化パラメーター
	DRAM_EMR_reg	~	DRAM EMR2、EMR3 アクセス
	DRAM_EMR_MR_reg	~	DRAM EMR、MR アクセス
	DRAM_burst8_rdwr	~	DRAM バースト 8 読み出し/書き込み
	DRAM_disable_dq	[1]: dis_dq	DRAM 無効 DQ
アドレス マップ	DRAM_addr_map_{bank,col,row}	~	DRAM のバンク、列、または行のアドレス ビットとして使用されるアドレス ビットを選択
電力削減	deep_pwrdwn_reg	[0]: deeppowerdown_en	ディープ パワーダウン (LPDDR2)
ECC	CHE_ECC_CONTROL	~	ECC エラー クリア
	CHE_CORR_ECC	~	ECC 誤り訂正
	CHE_UNCORR_ECC _LOG _ADDR _DATA_31_0 _DATA_63_32 _ECC_DATA_71_64	~	回復不能な ECC エラー ステータス アドレス 下位のデータ 中央のデータ 上位のデータ
	CHE_ECC_STATS	~	ECC エラー カウント
	ECC_scrub	~	ECC モード/スクラブ
	CHE_ECC_CORR_BIT_MASK _31_0 _63_32	~	ECC データ マスク 下位 上位

10.7.3 DDRP

表 10-12 に DDRP レジスタの概要を示します。

表 10-12 : DDRP レジスタの概要

機能	ハードウェア レジスタ名	動的ビット フィールド	説明
DDR 制御	ddrc_ctrl	[ ]: soft_rstb [ ]: powerdown_en	DDRC 制御
	Two_rank_cfg	[ ]: t_rfc_nom_x32	2 ランク コンフィギュレーション
	PHY_Config{0:3}	~	データ スライス 0 ～ 3 の PHY コンフィギュレーション レジスタ
	phy_cmd_timeout_rddata_cpt	~	PHY コマンド タイム アウトおよび読み出しデータ キャプチャ FFO
トレーニング	phy_{wr,rd,gate}_lvl_fsm	~	
	phy_init_ratio{0:3}	~	データ スライス 0 ～ 3 の PHY 初期化率レジスタ
	reg_64 reg_65	~	トレーニング制御 2 トレーニング制御 3
	reg_2c reg_2d	~	トレーニング制御 その他のデバッグ
	reg69_6a{0:3}	~	データ スライス 0 ～ 3 のトレーニング結果
	reg6e_71{0:3}	~	データ スライス 0 ～ 3 のトレーニング結果
DLL	DLL_calib	~	DLL キャリブレーション
	phy_ctrl_sts	~	PHY 制御ステータス、読み出し
	phy_ctrl_sts_reg2	~	PHY 制御ステータス (2)、読み出し
	phy_dll_sts{0:3}	~	データ スライスのスレーブ DLL の結果
	dll_lock_sts	~	DLL ロック ステータス、読み出し
	wr_data_slv{0:3}	~	データ スライス 0 ～ 3 の PHY 書き込みデータ スレーブ比率コンフィギュレーション
	phy_rd_dqs_cfg{0:3} phy_wr_dqs_cfg{0:3}	~	データ スライス 0 ～ 3 の PHY 読み出し/書き込み DQS コンフィギュレーション レジスタ
	phy_we_cfg{0:3}	~	データ スライス 0 ～ 3 の PHY FIFO ライト イネーブル コンフィギュレーション
その他	phy_rcvr_enable	~	PHY レシーバー イネーブル レジスタ
	phy_dbg_reg	~	PHY デバッグ レジスタ

10.8 エラー訂正コード (ECC)

ハーフバス幅 (16 ビット) のデータ幅コンフィギュレーションでのみ使用可能な ECC 機能があります。

外部的には DRAM DDR デバイスの 26 ビット (データに 16 ビット、ECC に 10 ビット) が必要です。各データ バイトは、5 ビットの独立した ECC フィールドを使用します。このモードは、シングル エラー訂正、ダブル エラー検出機能を提供します。表 10-13 に示すように、ECC ビットはデータ ビットおよび未使用ビットとインターレースされます。

表 10-13 : ECC データ ビットの割り当て

DRAM DQ ピン	ピン数	機能
DQ[7:0]	8	データの 1 バイト目
DQ[15:8]	8	データの 2 バイト目
DQ[20:16]	5	データの 1 バイト目の ECC ビット
DQ[23:21]	3	未使用のビット。適切な初期化の目的で DRAM に接続
DQ[28:24]	5	データの 2 バイト目の ECC ビット
DQ[31:29]	3	未使用のビット。適切な初期化の目的で DRAM に接続

10.8.1 ECC の初期化

ECC は 16 ビット バス モードのみでサポートされています。ECC を有効にすると、書き込み動作時に ECC コードが計算されデータと共に格納されます。そして、読み出し動作で格納された ECC コードとデータが照合されます。このため、初期化されていないメモリ位置を読み出すと ECC エラーが受信される可能性があります。この問題を避けるために、読み出し前にすべてのメモリ位置に対して書き込みを実行する必要があります。ECC は 1 バイトの分解能で計算と照合が行われるため、16 ビットのメモリ位置の初期化された 1 バイトだけ (残りの 1 バイトは初期化されていない) を読み出した場合、ECC エラーは発生しません。コントローラーが確認するのは、読み出されたバイトの ECC のみです。CPU による DDR DRAM 全体への書き込みは、非常に時間がかかります。DMA デバイスを使用して、DDR コントローラーの初期化でより大きなバーストを生成し、CPU の負荷を軽減すると、効果的な場合があります。なお、Arm の CPU インターフェイスと ACP インターフェイスのみが DDR の下位 512KB (表 4-1 参照) にアクセスでき、CPU のソフトウェアによって ECC ベース DDR のこの領域を初期化する必要がある場合があります。

実際のデータにはデータ バイトの 2 レーンしか使用されませんが、ECC モードでは 4 レーンすべてを使用します。したがって、DDR トレーニングはすべてのレーンに対して実行する必要があります。

10.8.2 ECC エラー発生時の動作

訂正可能な ECC エラーの場合は、割り込みや AXI 応答によって積極的にエラー発生を知らせることはありません。

訂正できない ECC エラーが発生した場合は、要求元の AXI バス マスターにコントローラーが SLVERR 応答を返します。いずれの場合も、エラーに関する情報 (エラーが発生した列、行、バンクのアドレス、バイト レーンなど) がコントローラーのレジスタ空間に記録されます。

訂正可能な ECC エラーを検出した場合、コントローラーは次のように動作します。

- 読み出しデータの一部として訂正したデータをコアに送信します。
- 記録のために ECC エラー情報をレジスタ インターフェイスに送信します。
- DRAM 内のデータを訂正するために RMW 動作を実行します (ECC スクラブ機能が有効な場合のみ: reg_ddrc_dis_scrub = 0)。この RMW 動作はコアからは透過的に実行されます。コントローラー内では一度に 1 つのスクラブ RMW コマンドしか処理できません。ほかのスクラブ RMW を処理している間に発生したシングルビット ECC エラーに対してはスクラブが実行されません。

訂正できない ECC エラーを検出した場合、コントローラーは次のように動作します。

- 訂正できないデータをエラー応答と共にコアに送信します。これによって、AXI インターフェイスには破損したデータと共に AXI の SLVERR 応答が返されます。AXI の SLVERR 応答は、トランザクション マスターに返されて処理され、L2/DMA 割り込みの生成、CPU プリフェッチ/データ例外、または PL AXI マスターへの直接転送が行われる可能性があります。
- 記録のために ECC エラー情報をレジスタ モジュールに送信します。

10.8.3 ECC モード中のデータ マスク

ECC は 1 バイトのデータに対して計算されるため、ECC が有効な場合に必要に応じて任意のデータ バイトをマスクできます。バイトがマスクされれば、コントローラーが RMW 動作を実行する必要性が少なくなります。

10.8.4 ECC プログラミング モデル

ここでは、ECC のプログラム要件を詳細に説明します。これらのコンフィギュレーションは、通常の DDR 初期化プログラムに追加される操作であることに注意してください。また、データ読み出しを開始する前に DDR の全空間を初期化することを推奨します。これによって、初期化されていないメモリ領域へのアクセスに起因する ECC エラーの発生を回避できます。詳細は、「10.8.1 ECC の初期化」を参照してください。

ECC 動作の有効化 (非 ECC モードから ECC モードへの切り替え)

1. reg_ddrc_soft_rstb を 0 にプログラムします (コントローラーをリセット)。
2. reg_ddrc_ecc_mode を 3'b100 にプログラムして ECC モードを有効にします。
3. reg_ddrc_dis_scrub を 1'b0 にプログラムします。
4. reg_ddrc_data_bus_width を 2'b01 にプログラムします。
5. reg_ddrc_soft_rstb を 1 にプログラムします (コントローラーのリセットを解除。

また、データ読み出しを開始する前に DDR の全空間を再初期化することを推奨します。これによって、初期化されていないメモリ領域へのアクセスに起因する ECC エラーの発生を回避できます。

ECC 動作の無効化 (ECC モードから非 ECC モードへの切り替え)

1. reg_ddrc_soft_rstb を 0 にプログラムします (コントローラーをリセット)。
2. reg_ddrc_ecc_mode を 3'b000 にプログラムして ECC モードを無効にします。
3. reg_ddrc_dis_scrub を 1'b1 にプログラムします。
4. reg_ddrc_data_bus_width を 2'b00 にプログラムします。
5. reg_ddrc_soft_rstb を 1 にプログラムします (コントローラーのリセットを解除)。

ECC ステータスのモニター

1. CHE_CORR_ECC_ADDR_REG_OFFSET は ECC エラー訂正のバンク/行/列情報を提供します。
2. CHE_UNCORR_ECC_ADDR_REG_OFFSET は訂正できない ECC エラーのバンク/行/列情報を提供します。
3. CHE_CORR_ECC_LOG_REG_OFFSET の B[0] は訂正可能な ECC のステータスを示します。
4. CHE_UNCORR_ECC_LOG_REG_OFFSET の B[0] は訂正できない ECC のステータスを示します。
5. CHE_ECC_STATS_REG_OFFSET
    - B[7:0] → 訂正できないエラー数を示します。
    - B[15:8] → 訂正可能なエラー数を示します。

10.9 プログラミング モデル

10.9.1 動作モード

動作モード レジスタの mode_sts_reg.ddrc_reg_operating_mode ビットをポーリングすることで、コントローラーの現在の動作モードを判断できます。次のようなモードがあります。

- 000 – 未初期化。コントローラーはソフト リセット状態またはソフト リセットを完了している可能性がありますが、DRAM の初期化シーケンスは完了していません。
- 001 – 通常動作モード。コントローラーは読み出し/書き込み要求を受け付け、DRAM に対して読み出しと書き込みコマンドを発行できます。
- 010 – DRAM がパワーダウン モード。
- 011 – DRAM がセルフ リフレッシュ モード。
- 100:111 – DRAM がディープ パワーダウン モード (LPDDR2 デザインのみ)。

10.9.2 クロック周波数の変更

クロック周波数を変更するプロセスは、次のとおりです。

1. ctrl_reg1.reg_ddrc_selfref_en をアサートすることで DRAM をセルフ リフレッシュ モードに移行させるようにコントローラーに要求します。
2. コントローラーがセルフ リフレッシュ モードに移行したことを示す mode_sts_reg.ddrc_reg_operating_mode[1:0] == 11 の状態になるまで待機します。LPDDR2 の場合は、ddrc_reg_operating_mode[2:0]== 011 であることを確認します。
3. コントローラーのクロック周波数を変更します (「10.6.1 DDR クロックの初期化」参照)。
4. 新しい周波数に対して変更が必要となるレジスタをすべて更新します。これには、静的および動的レジスタの両方が含まれます。更新するレジスタに、reg_ddrc_mr、reg_ddrc_emr、reg_ddrc_emr2、reg_ddrc_emr3 のいずれかが含まれる場合は、手順 5 に進みます。それ以外の場合は、手順 6 に進みます。
5. reg_ddrc_soft_rstb をアサートしてコントローラーをリセットします。コントローラーは、リセットが解除されると DRAM を再初期化します。この初期化中に、手順 4 で更新されたモード レジスタの値が DRAM に書き込まれます。リセットのディアサート後、任意の時点で手順 6 に進むことができます。
6. reg_ddrc_selfref_en をディアサートしてコントローラーのセルフ リフレッシュを終了します。

注記 : 以上の手順は、クロック周波数だけでなく、DDRC の設定変更に一般的に適用できます。

注記 : コントローラーがリセットされると、DRAM の内容が保持される保証はありません。

10.9.3 パワーダウン

パワーダウン モードはマスター制御レジスタ ddrc_ctrl で有効にします。パワーダウンを有効にすると、DDRC はプログラムされたアイドル サイクル数 (DDRC_param_reg1.reg_ddrc_powerdown_to_x32) の経過後に、DRAM を自動的にプリチャージ全電源パワーダウンにします。

リフレッシュ要求によって DRAM のパワーダウン モードは解除されます。アイドル期間が終了すると、パワーダウンに戻ります。

すべてのトランザクションによって、DRAM は自動的にパワーダウン モードから解除されます。

パワーダウン イネーブル ビットをクリアした場合も、DRAM のパワーダウン モードが解除されます。

10.9.4 ディープ パワーダウン

注記 : ディープ パワーダウンが適用されるのは LPDDR2 モードのみです。

deep_pwrdwn_reg.deeppowerdown_en を 1 に設定します。DDRC はトランザクション バッファーが空になるとただちに DRAM をディープ パワーダウン モードにします。トランザクションが受信され続けていると、DDRC は DRAM をディープ パワーダウンにできません。

DRAM のディープ パワーダウン モードを解除するには、deep_pwrdwn_reg.deeppowerdown_en を 0 にリセットする必要があります。ディープ パワーダウンの解除中に、コントローラーは DRAM の自動初期化を実行します。

LPDDR2 で deep_pwrdwn_reg.deeppowerdown_en を 0 にリセットする場合、DRAM のディープ パワーダウンが解除される前に、レジスタ reg_ddrc_deeppowerdown_to_x1024 で指定される一定の待機期間があります。このレジスタの仕様値は 500µs です。

DRAM がディープ パワーダウン モードで動作している間に受信されたコマンドは、すべて CAM に保存され、DRAM のディープ パワーダウン モードが解除されて再初期化が完了した後に処理されることに注意してください。

10.9.5 セルフ リフレッシュ

セルフ リフレッシュはマスター制御レジスタ ddrc_ctrl のセルフ リフレッシュ要求ビットで設定します。DDRC はトランザクション バッファーが空になるとただちに DRAM をセルフ リフレッシュ モードにします。

その間はトランザクションが受信されないように、ソフトウェアによる制御が必要です。トランザクションが受信され続けていると、DDRC は DRAM をセルフ リフレッシュ モードにできません。

有効なトランザクションが最初に受信された時点で DRAM のセルフ リフレッシュは解除されます。

10.9.6 DDR の消費電力低減

クロックの停止

この機能を有効にすると、DDR PHY は DRAM に供給されるクロックを停止できます。DDR2 と DDR3/DDR3L の場合、この機能によって省電力の効果が得られるのはセルフ リフレッシュ モードのみです。LPDDR2 の場合は、次の場合に効果が得られます。

- アイドル期間
- パワーダウン モード
- セルフ リフレッシュ モード
- ディープ パワーダウン モード

プリチャージ パワーダウン

この機能を有効にすると、DDR メモリ コントローラーはプリチャージ パワーダウン モードを動的に使用し、アイドル期間の消費電力を低減します。DDRC が新しい要求を受け付けると、通常動作が継続されます。

セルフ リフレッシュ

この機能を有効にすると、DDRC はアイドル期間に DRAM を動的にセルフ リフレッシュ モードに移行させます。DDRC が新しい要求を受け付けると、通常動作が継続されます。このモードでは DDRC コア ロジックの電源が完全にオフにされても、DRAM の内容が保持されるため、DDR2X および DDR3X/DDR3LX クロックを停止できます。さらに、DDR 終端を制御する DCI クロックもシャットダウンできます。

セルフ リフレッシュ シーケンス

DDR メモリは、次のシーケンスによってセルフ リフレッシュ モードに移行します。これらの手順の実行中に DDR メモリに対して新しい要求が発行されないように、手順を実行する CPU は、唯一のアクティブなマスターでなければなりません。このモードは、通常スリープ モードで使用されます。なお、次のシーケンスで、T_{ddr} は DDR クロックの周期です。

```
ddrc.ctrl_reg1[reg_ddrc_selfref_en] = 1
ddrc.DRAM_param_reg3 [reg_ddrc_en_dfi_dram_clk_disable] = 1
while (ddrc.mode_sts_reg[ddrc_reg_operating_mode] != 3)
while (ddrc.mode_sts_reg[ddrc_reg_dbg_hpr_q_depth] ||
       ddrc.mode_sts_reg[ddrc_reg_dbg_lpr_q_depth] ||
       ddrc.mode_sts_reg[ddrc_reg_dbg_wr_q_depth)
delay(40 * Tddr)
slcr.DDR_CLK_CTRL[DDR_2XCLKACT] = 0
slcr.DDR_CLK_CTRL[DDR_3XCLKACT] = 0
slcr.DCI_CLK_CTRL[CLKACT] = 0
```

DDR の通常動作を再開するには、まずクロックを再度有効にする必要があります。これによって DRAM に再度アクセスできるようになり、クロック停止およびセルフ リフレッシュ機能を無効にできます。

重要 : プリチャージ パワーダウン モードとセルフ リフレッシュ モードは互いに排他的であり、2 つを同時に有効にすることはできません。

XILINX

第 11 章

スタティック メモリ コントローラー

11.1 はじめに

スタティック メモリ コントローラー (SMC) は NAND フラッシュ コントローラーまたはパラレル ポート メモリ コントローラーとして使用でき、次のメモリをサポートします。

- NAND フラッシュ
- 非同期 SRAM
- NOR フラッシュ

図 11-1 に、システム バス マスターから SMC コントローラーにアクセスする方法を示します。SMC の動作レジスタは、APB インターフェイスを利用して設定します。SMC のメモリ マップは、第 4 章「システム アドレス」で説明しています。SMC コントローラーはすべてのコマンド、アドレス、データ、メモリ デバイス プロトコルを処理します。ユーザーは、動作レジスタの読み出しまたは書き込みでコントローラーにアクセスできます。SMC は Arm の PL353 スタティック メモリ コントローラーがベースになっています。



図 11-1 : SMC のシステム レベル ブロック図

11.1.1 機能

SMC の機能を、使用するメモリのタイプごとに示します。コントローラーの動作は、次の 2 つのインターフェイス モードのいずれかに設定されます。

NAND フラッシュ インターフェイス

- ONFI 仕様 1.0
- 最大 1GB のデバイス
- 1 つのチップ セレクトを備えた 8/16 ビット I/O 幅
- 読み出し 16 ワード/書き込み 16 ワードのデータ FIFO
- 8 ワードのコマンド FIFO
- プログラム可能な I/O サイクル タイミング
- 1 ビット ECC ハードウェア (ソフトウェアによる補助あり)
- 非同期メモリ動作モード

パラレル (SRAM/NOR) インターフェイス

- 8 ビット データ バス幅
- 1 つのチップ セレクトと最大 25 のアドレス信号 (32MB)
- 2 つのチップセレクトと最大 25 のアドレス (32MB + 32MB)
- 読み出し 16 ワード/書き込み 16 ワードのデータ FIFO
- 8 ワードのコマンド FIFO
- 各チップ セレクト単位でプログラム可能な I/O サイクル タイミング
- 非同期メモリ動作モード

11.1.2 ブロック図

図 11-2 に SMC のブロック図を示します。



図 11-2 : SMC のブロック図

インターコネクト インターフェイス

NOR/SRAM コントローラー モードの場合、AXI インターフェイスはメモリ マップとなるため、ソフトウェアからメモリの読み出し/書き込みを実行できます。NAND フラッシュ コントローラー モードの場合は、ソフトウェアから AXI インターフェイスを利用して NAND コントローラーにコマンドを書き込みます。詳細は、Arm 仕様書を参照してください。

APB バス インターフェイスは、ソフトウェアが制御/ステータス レジスタに対する読み出し/書き込みを実行するためのメモリ マップ領域を提供します。

メモリ マネージャー

メモリ マネージャーは CPU_1x クロック ドメインのステート マシンの現在の状態を追跡、制御します。このブロックは、メモリ クロック ドメインで使用されるレジスタの値の更新、メモリに対して発行されるダイレクト コマンドの制御、および APB インターフェイスを介した低消費電力モードの開始と終了の制御を担います。

フォーマット

フォーマット ブロックは、AXI スレーブ インターフェイスとメモリ マネージャーからのメモリ アクセスのアービトレーションを実行します。メモリ マネージャーからの要求が常に優先されます。AR および AW チャネルからの要求は、ラウンドロビン方式でアービトレーションされます。このほか、フォーマット ブロックは AXI 転送を適切なメモリ転送にマップし、これをコマンド FIFO を介してメモリ インターフェイスに渡します。

11.1.3 注記事項

7z010 CLG225 デバイス

7z010 CLG225 デバイスは NOR/SRAM インターフェイスをサポートしていません。

NAND インターフェイスは 8 ビット インターフェイスにのみ対応し、16 ビット インターフェイスはサポートしていません。

MIO ピンのオプション

MIO ピン 1 は、NOR/SRAM コントローラー用の CS1 またはアドレス ビット 25 になるようにプログラムできます。このピンは、GPIO としてプログラムすることもできます。プログラミングは、slcr.MIO_PIN_01 レジスタによって制御されます。2 つの NOR デバイスがシステム内にある場合、このピンを CS1 にプログラムします。デバイスが 32MB よりも大きい場合は、このピンをアドレス ビット 25 にプログラムします。ただし、この機能を使用する場合は、ザイリンクスの AR# 60848 に記載されている 2 つの回避策のいずれかが必要になります。表 11-1 に、NOR/SRAM に関する SMC の動作をまとめています。

表 11-1 : NOR/SRAM コントローラー用の MIO ピン 1 のプログラミング

slcr.MIO_PIN_01 {L2_SEL}	アクセスされるアドレス	MIO0	MIO1
01 (ADDR25)	0xe200_0000	1->0->1 (アクティブ CS0 として動作)	1 (反転した ADDR25 として動作)
01 (ADDR25)	0xe400_0000	0 (非アクティブ CS0 として動作)	0 (反転した ADDR25 として動作)
10 (CS1)	0xe200_0000	1->0->1 (アクティブ CS0 として動作)	1 (非アクティブ CS1 として動作)
10 (CS1)	0xe400_0000	1 (非アクティブ CS0 として動作)	1->0->1 (アクティブ CS1 として動作)
00 (GPIO)	0xe200_0000	1->0->1 (アクティブ CS0 として動作)	1 (リセット状態、内部でプルアップ)
00 (GPIO)	0xe400_0000	1 (非アクティブ CS0 として動作)	1 (リセット状態、内部でプルアップ)

11.2 各機能の動作

SMC の各機能の動作は『Arm PrimeCell Static Memory Controller (PL350 Series) Technical Reference Manual』を参照してください。ここでは、それ以外の情報について説明します。

11.2.1 ブート デバイス

NOR および NAND フラッシュ コントローラーはブート デバイスとして設定できます。その場合、メモリ インターフェイスは MIO 経由の接続のみとなります。

11.2.2 クロック

SMC には、CPU_1x クロックで駆動されるクロック ドメインと SMC_Ref クロックで駆動されるクロック ドメインの 2 つがあります (表 11-2 参照)。これらのクロックは、クロック ジェネレーターによって制御されます (第 25 章「クロック」参照)。これら 2 つのクロック ドメインは互いに非同期です。非同期クロッキングの主な利点は、インターコネクトを固定のシステム周波数で動作させながらメモリ パフォーマンスを最大化できることにあります。

ヒント : パワー マネージメントの手段として、slcr レジスタのクロック イネーブルを利用してクロックを停止できます。基準クロックの動作周波数はデータシートで定義されています。(クロック ゲーティングは消費電力低減のためにクロックを停止するために使用します。)

表 11-2 : SMC のクロック、リセット

クロック	リセット	クロック ドメイン	説明
CPU_1x	CPU_1x	インターコネクト ドメイン	CPU のクロック モードに応じて CPU クロックの 1/6 または 1/4 で動作します。このクロックを停止するには、SMC を低電力モードにする必要があります。
SMC_Ref	SMC_Ref	SMC ドメイン	I/O メモリ インターフェイスの制御に使用します。

11.2.3 リセット

SMC には 2 つのリセット入力があり、これらはリセット サブシステムで制御されます (第 26 章「リセット システム」参照)。CPU_1x リセットは、AXI および APB インターフェイスに使用します。SMC_Ref リセットは FIFO、およびコントローラーのその他のブロック (制御/ステータス レジスタを含む) 用です。

11.2.4 ECC サポート

ユーザー コードで、フラッシュ デバイス内のメーカー ID およびデバイス ID を読み出すことによって、NAND デバイスにオンチップ ECC が含まれているかどうかを判定できます。サポートされているブート デバイスの一覧は、ザイリンクスの AR50991 に記載されています。ECC サポートについては、NAND デバイスのベンダー仕様を確認する必要があります。オンチップ ECC エラーは、NAND 割り込みを使用して警告されます。

フラッシュ デバイスがオンチップ ECC をサポートしていない場合は、SMC コントローラー内の 1 ビット ECC ユニットを使用できます。プログラミング情報については、『Arm PrimeCell Static Memory Controller (PL350 series) Technical Reference Manual, Revision r2p1』を参照してください。SMC コントローラーで検出された ECC エラーは、ECC 割り込みを使用して警告されます。

NAND をプログラミングする際に、ECC ブロック (512 バイト = 4096 ビット) 内の 1 (ビット = 1) の数が奇数である場合、SMC コントローラーは ECC コードを反転したものを追加します。ハードウェアの動作に一致させるために、ソフトウェアは、ECC ブロック (512 バイト = 4096 ビット) 内の 1 (ビット = 1) の数が偶数である場合、ECC コードを反転したものを追加する必要があります。

11.2.5 割り込み

コントローラーには、3 つの割り込みソースが含まれています。これらの割り込みは、smc.MEMC_STATUS レジスタによって制御されます。有効にした場合、割り込みによって、システムの割り込みコントローラーへの IRQ ID # 50 信号が生成されます。

- NAND ECC は、SMC ECC ロジックによってトリガーされます。
- NAND 割り込みは、MIO の NAND_BUSY 入力ピンの立ち上がりエッジでトリガーされます。
- SRAM 割り込みは、PL からの EMIOSRAMINTIN 信号の立ち上がりエッジでトリガーされます。

割り込みのソースは、smc.MEMC_STATUS レジスタを読み出すことによって決定されます。

11.2.6 PL353 の機能

SMC は Arm の PL353 Primecell コアをベースにしており、コントローラー 0 が SRAM/NOR モードで動作し、コントローラー 1 が NAND フラッシュ モードで動作するようにハードコードされています。SRAM/NOR インターフェイスと NAND インターフェイスはどちらもシステムで利用できますが、両方を同時には使用できません。SRAM/NOR インターフェイスは PSRAM を、NAND フラッシュ コントローラーはウェア レベリングをサポートしていません。

プログラミングやその他の目的で Arm のマニュアルを参照する際は、表 11-3 のインプリメンテーション ノートを参照してください。

表 11-3 : SMC PL353 のインプリメンテーション ノート

パラメーター	値	デザイン ノート
チップ セレクト (インターフェイス 0)	2	SRAM/NOR インターフェイスのチップ セレクトは独立して動作します。
チップ セレクト (インターフェイス 1)	1	NAND フラッシュ インターフェイスのチップ セレクト
NAND フラッシュ モードのデータ幅	16	データ幅は 8 ビットまたは 16 ビット
SRAM モードのデータ幅	8	データ幅は 8 ビット
システム インターフェイスのバス幅	32	AXI
システム インターフェイスのクロック レート	~	CPU_1x (CPU クロック周波数の 1/6 または 1/4)
コマンド FIFO の深さ	8	両インターフェイスでサポートされる最大の深さ
読み出しデータ ワード FIFO の深さ	16	両インターフェイスでサポートされる最大の深さ
書き込みデータ ワード FIFO の深さ	16	両インターフェイスでサポートされる最大の深さ
ECC サポート	Yes	1 ビット ECC ハードウェア (ソフトウェアによる補助あり)
ECC エクストラ ブロック	Yes	サポート

11.2.7 アドレス マップ

表 11-4 にレジスタとメモリ ベース アドレスを示します。

表 11-4 : SMC のアドレス マップ一覧

ベース アドレス	ニーモニック	説明	タイプ
0xE000_E000	SMC	コンフィギュレーション レジスタのベース アドレス	レジスタ
0xE100_0000	SMC_NAND	SMC NAND メモリのベース アドレス	メモリ
0xE200_0000	SMC_SRAM0	SMC SRAM チップ セレクト 0 のベース アドレス	メモリ
0xE400_0000	SMC_SRAM1	SMC SRAM チップ セレクト 1 のベース アドレス	メモリ

11.3 I/O 信号

表 11-5 に、SRAM/NOR および NAND フラッシュ接続時の MIO ピンの割り当てを示します。SMC インターフェイス信号は MIO ピンにのみ接続され、EMIO インターフェイスでは利用できません。MIO ピンおよび制約 (NOR/SRAM は使用できず 8 ビット NAND のみ) は、「2.5.4 MIO 一覧表」の MIO の表に記載しています。

表 11-5 : SMC の MIO ピン

MIO ピン	SRAM/NOR インターフェイス モード				MIO ピン	NAND フラッシュ インターフェイス モード			
	信号名	I/O	デフォルト値	説明		信号名	I/O	デフォルト値	説明
MIO 電圧バンク 0									
0	SRAM_CE_B[0]	O	-	SRAM/NOR チップセレクト 0	0	NAND_CE_B	O	-	NAND チップセレクト
1	SRAM_CE_B[1]	O	-	SRAM/NOR チップセレクト 1	1	-	-	-	-
2	-	-	-	-	2	NAND_ALE	O	-	NAND アドレスラッチ
3	SRAM_DQ[0]	IO	0	SRAM/NOR データ	3	NAND_WE_B	O	-	NAND ライトイネーブル
4	SRAM_DQ[1]	IO	0	SRAM/NOR データ	4	NAND_IO[2]	IO	0	NAND データ/アドレス/コマンド
5	SRAM_DQ[2]	IO	0	SRAM/NOR データ	5	NAND_IO[0]	IO	0	NAND データ/アドレス/コマンド
6	SRAM_DQ[3]	IO	0	SRAM/NOR データ	6	NAND_IO[1]	IO	0	NAND データ/アドレス/コマンド
7	SRAM_OE_B	O	-	SRAM/NOR 出力イネーブル	7	NAND_CLE	O	-	NAND チップセレクト
8	SRAM_BLS_B	O	-	SRAM/NOR ライトイネーブル	8	NAND_RE_B	O	-	NAND リードイネーブル
9	SRAM_DQ[6]	IO	0	SRAM/NOR データ	9	NAND_IO[4]	IO	0	NAND データ/アドレス/コマンド
10	SRAM_DQ[7]	IO	0	SRAM/NOR データ	10	NAND_IO[5]	IO	0	NAND データ/アドレス/コマンド
11	SRAM_DQ[4]	IO	0	SRAM/NOR データ	11	NAND_IO[6]	IO	0	NAND データ/アドレス/コマンド
12	-	-	-	-	12	NAND_IO[7]	IO	0	NAND データ/アドレス/コマンド
13	SRAM_DQ[5]	IO	0	SRAM/NOR データ	13	NAND_IO[3]	IO	0	NAND データ/アドレス/コマンド
14	-	-	-	-	14	NAND_BUSY	I	0	NAND ビジー
15	SRAM_A[0]	O	-	SRAM/NOR アドレス	15	-	-	-	-
MIO 電圧バンク 1									
23:16	SRAM_A [8:1]	O	-	SRAM/NOR アドレス	23:16	NAND_IO [15:8]	IO	0	NAND データ/アドレス/コマンド
39:24	SRAM_A [24:9]	O	-	SRAM/NOR アドレス	39:24	-	-	-	-

オプション ピン

- SRAM または NOR の場合、上位アドレス ビットはオプションです。これらを使用しない場合は、ほかの機能に割り当てることができます。

11.4 接続図

SMC は、図 11-3、図 11-4、図 11-5 に示した構成をサポートしています。SMC を NOR/SRAM モードにした場合、チップ セレクト 0 および 1 を使用して 2 つのデバイス (NOR/SRAM) をサポートできます。



図 11-3 : NOR デバイスの接続図



図 11-4 : SRAM デバイスの接続図



図 11-5 : NAND フラッシュ デバイスの接続図

11.5 レジスタの概要

表 11-6 に SMC レジスタの一覧を示します。

表 11-6 : SMC レジスタの概要

コントローラー	レジスタ名	説明
共通	MEMC STATUS	動作/割り込みステータス (読み出し専用)
	MEMIF_CFG	SMC コンフィギュレーション情報 (読み出し専用)
	MEMC_CFG_{SET, CLR}	割り込みの有効/無効/クリア、低消費電力ステートの制御
	DIRECT_CMD	set コマンドの発行 (書き込み専用)
	SET_{CYCLES, OPMODE}	SRAM/NOR および NAND フラッシュ レジスタにサイクルまたは動作モード情報を移す
	USER_{STATUS, CONFIG}	
SRAM/NOR CS 0、1	REFRESH_PERIOD_{0,1}	SRAM/NOR バースト サイクル間にアイドル サイクルを挿入
	SRAM_CYCLES0_{0,1}	タイミング サイクル
	OPMODE0_{0,1}	動作モード
NAND フラッシュ	NAND_CYCLES1_0	タイミング サイクル
	OPMODE1_0	動作モード
	ECC_{STATUS, MEMCFG}_1	ECC のステータスおよび設定
	ECC_MEMCOMMAND{2:1}_1	ECC 読み出し/書き込み用のコマンド
	ECC_ADDR{1:0}_1	コントローラーで生成されるアドレス
	ECC_VALUE{3:0}_1	コントローラーで生成される値

11.6 プログラミング モデル

プログラミング モデルは、『Arm Static Memory Controller (PL350 series) Technical Reference Manual』に記載されています (付録 A 「その他のリソース」参照)。表 11-3 に SMC の設定をまとめています。

11.7 NOR フラッシュの帯域幅

NOR フラッシュの帯域幅測定の詳細は、次のとおりです。

環境:	スタンドアロン
使用される NOR フラッシュ デバイス:	PC28F256M29EW
SMC (NOR フラッシュ コントローラー) クロック:	100MHz
データ転送サイズ	1MB
達成された帯域幅:	
読み出し帯域幅	9.02MB/S
書き込み帯域幅	7.36KB/S

XILINX

第 12 章

Quad-SPI フラッシュ コントローラー

12.1 はじめに

Quad-SPI フラッシュ コントローラーは、PS 内にある I/O ペリフェラル (IOP) の一部です。このコントローラーは、ピン数を節約して高スループットが必要なアプリケーションで、マルチビット シリアル フラッシュ メモリ デバイスにアクセスするために使用します。

このコントローラは、I/O モード、リニア アドレス モード、および従来の SPI モードのいずれかで動作します。I/O モードでは、ソフトウェアがフラッシュ デバイス プロトコルと緊密に連携します。ソフトウェアは、4 つの TXD レジスタを使用してフラッシュ コマンドとデータをコントローラーに書き込みます。フラッシュ デバイスから受信したデータは RXD レジスタに格納され、これをソフトウェアで読み出します。

リニア アドレス モードは、デバイスの一部の動作しかサポートしませんが、I/O モードが要求するソフトウェアのオーバーヘッドなしにフラッシュ メモリを読み出すことができます。リニア アドレス モードでは、ハードウェアがフラッシュ メモリへのコマンド発行、およびフラッシュ メモリ バスから AXI インターフェイスへのデータ フロー制御を実行します。コントローラーは、フラッシュ メモリが ROM メモリであるかのように AXI インターフェイス上のメモリ要求に応答します。レガシ モードでは、QSPI コントローラーは通常の SPI コントローラーとして動作します。

コントローラーには 1 つまたは 2 つのフラッシュ デバイスを接続できます。2 つのデバイスを並列に接続すると 8 ビットのパフォーマンスが得られ、4 ビットのスタック型に接続するとピン数を最小限に抑えることができます。図 12-1 に 2 つのデバイスの組み合わせ例を示します。

12.1.1 機能

- 32 ビット AXI インターフェイスを利用したリニア アドレス モードによる転送
- 32 ビット APB インターフェイスを利用した I/O モードによる転送
- Micron、Spansion 製フラッシュ メモリに対応したプログラム可能なバス プロトコル
- レガシ SPI を含む拡張性に優れたパフォーマンス: 1x、2x、4x、8x の I/O 幅
- 柔軟な I/O
  - シングル SS、4 ビット I/O フラッシュ インターフェイス モード
  - デュアル SS、8 ビット パラレル I/O フラッシュ インターフェイス モード
  - デュアル SS、4 ビット スタック I/O フラッシュ インターフェイス モード
  - シングル SS、レガシ SPI インターフェイス
- 1 デバイスにつき 16MB のアドレス空間 (2 デバイスの場合 32MB)
- I/O モードとリニア モードで最大 128Mb の集積度。I/O モードでは 128Mb を超える集積度をサポート

- I/O モード (フラッシュ コマンドおよびデータ)
  - ソフトウェアで命令を発行し、フラッシュの動作を管理
  - FIFO 制御用の割り込み
  - 各 63 ワードの RXFIFO と TXFIFO
- リニア アドレス モード (実行可能な読み出しアクセス)
  - メモリの読み出しと書き込みをコントローラーが解釈
  - AXI ポートに最大 4 つの読み出し要求をバッファー
  - AXI インクリメンタルおよびラッピング アドレス機能

12.1.2 システム ビューポイント

Quad-SPI フラッシュ コントローラーは IOP の一部で、MIO を経由して外部 SPI フラッシュ メモリに接続します (図 12-1 参照)。コントローラーは最大 2 つのメモリをサポートします。



図 12-1 : Quad-SPI コントローラーのシステム図

リニア アドレス モードのアドレス マップおよびデバイスの整合

使用するデバイスが 1 つの場合、ダイレクト メモリ読み出しのアドレス マップは FC00_0000 から最大で FCFF_FFFF (16MB) までの範囲です。2 つのデバイスを使用するシステムでは、アドレス マップは使用するメモリ デバイスと I/O 構成に依存します。2 つのデバイスを使用するときは、異なるプロトコルが混在しないように同じベンダーの Quad-SPI で揃えてください。

8 ビット パラレル I/O 構成の場合、2 つのデバイスの容量も揃える必要があります。パラレル I/O 構成では、アドレス マップは FC00_0000 から 2 つのメモリ容量の合計までの範囲となり、最大で FDFF_FFFF (32MB) までです。

4 ビット スタック I/O 構成では、デバイスの容量は異なっていてもかまいませんが、同じプロトコルで揃える必要があります。異なるサイズのデバイスを 2 つ使用している場合、ザイリンクスは下位アドレスで 128Mb デバイスを使用することを推奨します。スタック I/O 構成では、QSPI 0 デバイスのアドレス マップは FC00_0000 から最大で FCFF_FFFF (16MB) までの範囲となります。QSPI 1 デバイスのアドレス マップは FD00_0000 から FDFF_FFFF (16MB) までの範囲となります。最初のデバイスの容量が 16MB 未満の場合は、2 つのデバイスの間には未使用のメモリ空間ができます。

12.1.3 ブロック図

図 12-2 に Quad-SPI コントローラーのブロック図を示します。



図 12-2 : Quad-SPI コントローラーのブロック図

12.1.4 注記事項

動作の制約

使用するデバイスが 1 つの場合、そのデバイスは QSPI 0 に接続する必要があります。2 つのデバイスを使用する場合は、ベンダーとプロトコル シーケンスを同じにする必要があります。

Quad-SPI コントローラーで使用する MIO ピンは、SMC コントローラーの NOR および NAND インターフェイスと競合します。したがって、Quad-SPI を使用する場合は NOR/SRAM および NAND インターフェイスを使用できません。MIO ピンの詳細は「2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス」で説明します。

12.2 機能の説明

Quad-SPI フラッシュ コントローラーは、I/O モードとリニア アドレス モードのいずれかで動作します。読み出しに関しては、I/O モードとリニア アドレス モードのどちらでもシングル、デュアル、クワッド読み出しモードがサポートされます。書き込みに関しては、I/O モードでシングルおよびクワッド モードがサポートされます。リニア アドレス モードでは、書き込みはサポートされません。

12.2.1 動作モード

図 12-3 に Quad-SPI コントローラーの動作モードの遷移図を示します。



図 12-3 : Quad-SPI コントローラーの動作モードの遷移図

I/O モードでは、レジスタ ビットを適宜設定することで、ソフトウェアは読み出しデータ管理の程度に応じてさまざまな制御を選択できます。リニア アドレス モードでは、読み出しデータの管理やメモリ読み出しなどの必要な処理はすべてハードウェアが実行するため、ソフトウェアからは ROM のように見えます。

12.2.2 I/O モード

I/O モードでは、コマンドとデータを準備し、Quad-SPI プロトコルに従って命令形式に変換する処理をソフトウェアで実行します。CMD およびデータで構成される、命令形式シーケンスは、TXD レジスタに繰り返し書き込みを行うことで、送信 FIFO にプッシュされます。送信ロジックは、Quad-SPI インターフェイスの仕様に従って TXFIFO のデータをシリアライズし、そのデータをフラッシュ メモリに出力します。送信ロジックは、TXFIFO のデータを出力している間、これと並行して加工していない生のシリアル データをサンプリングし、シリアル - パラレル変換を実行し、そのデータを RXFIFO に格納します。

読み出しコマンドでは、コマンドおよびアドレス バイトの後でデータがフラッシュ メモリによって駆動される場合、MIO は送信ロジックの制御下で出力から入力に適宜切り替わります。RXFIFO へ移動するデータはその切り替えを反映し、結果、関連する FIFO のエントリで RXFIFO のデータが有効になります。

目的のデータ内容を取得するには、RXFIFO から受信したデータをソフトウェアでフィルタリングする必要があります。コントローラーは、ソフトウェアで書き込まれた命令を変更することも、RXFIFO に格納された取り込み済みデータを変更することもありません。

コントローラーはリトル エンディアン モードをサポートしており、4 バイト ワードの命令の最下位バイトの最上位ビットが最初に送信されます。

フロー制御

I/O モードには、データ転送中のさまざまなフロー制御モードがあります。ユーザーは自動モードおよび手動モードを選択できますが、これは config_reg.MANSTARTEN (Man_start_com) で制御できます。手動モードでは、ユーザーはさらに Config_reg.SSFORCE (Manaual_CS) を用いて手動または自動チップ セレクトを選択できます。チップ セレクトのアサートにより、MIO でのコマンド シーケンスが開始します。CS アサートの直後、D0 のシリアル データはフラッシュ メモリでコマンドとして解釈されます。

自動モードでは、チップ セレクトを含む転送シーケンス全体がハードウェアで実行されます。ソフトウェアの介在は不要です。TXD への書き込みによってデータが TXFIFO にプッシュされると転送が即座に開始し、チップ セレクトは自動的にアクティブになります。TXFIFO が空になるとデータ転送は終了し、チップ セレクトは自動的に非アクティブになります。このモードでは、連続的なデータ転送を実行するために、ソフトウェアは MIO でのデータ転送レート以上のレートで TXFIFO にデータを供給し続ける必要があります。ただし、RXD からの読み出しおよび TXD への書き込みは APB クロック レートで実行されるため、これを実現するのは難しい場合があります。

手動モードでは、ユーザーがデータ転送の開始を制御します。この場合、ソフトウェアは転送シーケンス全体を TXFIFO に書き込むか、または TXFIFO がフルになるまで書き込みを実行します。Man_start_en ビットの書き込みを受けてコントローラーがその後、CS をアサートし、データを TXFIFO から RXFIFO に移動し、MIO の入力/出力ステートを適宜制御し、CS のディアサートによって TXFIFO が空になったらシーケンスを終了させます。このモードでは、各コマンド シーケンスの最大バイト数は、深さが 252 バイトの TXFIFO に制限されます。

手動モードでは、ユーザーは、転送開始の制御に加えてチップ セレクトの制御も選択できます。ソフトウェアは、TXFIFO がフルになるまでコマンドから開始する転送シーケンスを再度 TXFIFO に書き込みます。その後、CS をアサートして手動スタートを実行します。以降はハードウェアで実行しますが、TXFIFO が空になると CS はディアサートされません。先のコマンドを継続するため、ソフトウェアは TXFIFO がフルになるまで適切なデータを再度書き込み可能です。この方法は、各コマンド シーケンスのバイト数に制限がないため、大量のデータを転送する際に使用できます。コマンド シーケンスが完了すると、ソフトウェアは Manual_CS ビットへの書き込みで CS をディアサートします。

12.2.3 I/O モードの送信レジスタ (TXD)

ソフトウェアは、フラッシュ デバイスの種類に応じて必要なバイト シーケンスを書き込みます。詳細は、Quad-SPI デバイスのベンダーの仕様書を参照してください。コントローラーには書き込み専用の 32 ビット TXD レジスタが 4 つあり、ソフトウェアはこれらを利用してコマンド ストリームを発行し、ステータスの取得およびフラッシュ メモリのデータの読み出し/書き込みを実行します。表 12-1 に、Quad-SPI TXD レジスタの書き込みフォーマットを示します。TXD0、TXD1、TXD2、または TXD3 レジスタにアクセスすると、それぞれに対応して TXFIFO にデータが書き込まれます。

ユーザーは、次に示す順序で連続的にレジスタにアクセスする場合、アクセス間で TXFIFO を空にする必要があります。

- TXD0 → TXD1/TXD2/TXD3
- TXD1 → TXD0/TXD1/TXD2/TXD3
- TXD2 → TXD0/TXD1/TXD2/TXD3
- TXD3 → TXD0/TXD1/TXD2/TXD3

TXD0 から TXD0 へのアクセスでは、FIFO を空にする必要はありません。

表 12-1 : Quad-SPI TXD レジスタの書き込みフォーマット

レジスタ	書き込みデータ フォーマット				使用例
	31:24	23:16	15:8	7:0	
TXD 1	予約	予約	予約	データまたはコマンド	ライト イネーブルをセットする
TXD 2	予約	予約	データ 0	データまたはコマンド	データでステータスを書き込む
TXD 3	予約	データ 1	データ 0	データまたはコマンド	2 つのダミー バイト書き込みでステータスを読み出す
TXD 0	データ 3	データ 2	データ 1	データまたはコマンド	送信データまたは読み出し用のダミー データを書き込む

FIFO の読み出しと書き込み

TXFIFO および RXFIFO は同じゲーテッド クロックを共有します。このため、コマンドおよびアドレスのバイトを含む、TXFIFO から各バイトが移動すると、それに対応するバイトが RXFIFO へ移動します。

Quad-SPI フラッシュ メモリからデータを読み出すために、ソフトウェアは、適切なコマンド、アドレス、モード (クワッドまたはデュアル I/O モードの場合) およびダミー サイクルを Quad-SPI フラッシュ メモリの要件に従って TXFIFO に書き込む必要があります。また、追加のダミー データを TXFIFO に入れなければなりません。この追加のダミー データは、RXFIFO にデータをシフトするために必要な CLK を提供します。追加のプログラムの詳細は、「12.3.5 I/O コマンド シーケンスに対する RXFIFO/TXFIFO の応答」を参照してください。

12.2.4 I/O モードに関する注意事項

RXFIFO 割り込みステータス ビットでデータが読み出し可能になっても、実際にデータが読み出し可能になるのはその少し後になります。このレイテンシはクロック ドメインの切り替えに関係しており、ほとんどの場合、ソフトウェアが割り込みを実行するのにかかる時間によるものです。

読み出しコマンドでは、デバイスからデータを受信するために、ソフトウェアで TXFIFO にダミー データを書き込む必要があります。自動モードでは、TXFIFO が空になると、Quad-SPI コントローラーによってチップ セレクトがディアサートされます。さらにデータを受信するには、ソフトウェアで読み出しコマンドおよびアドレスをデバイスに送信する必要があります。

12.2.5 リニア アドレス モード

Quad-SPI コントローラーにはリニア アドレス マッピングをサポートした 32 ビット AXI インターフェイスがあり、これを利用して読み出しを実行できます。このポートを用いてマスターが AXI 読み出しコマンドを発行すると、Quad-SPI コントローラーが QSPI コマンドを発行して対応するメモリ データをロードし、AXI インターフェイスを経由してデータを返します。

リニア アドレス モードでは、フラッシュ メモリ サブシステムは深さ 4 のコマンド パイプラインをサポートした AXI インターフェイスを持つ一般的な ROM メモリのように動作します。リニア アドレス モードは I/O モードに比べ、ソフトウェアのオーバーヘッドが減らされるため扱いやすく、全体的なメモリ読み出しスループットも向上します。ソフトウェアから見ると、一般的な ROM に比べリニア アドレス モードの Quad-SPI メモリ サブシステムはレイテンシが大きくなる可能性があることを除いて違いはありません。

LQSPI モードへの移行は、qspi.LQSPI_CFG.[LQ_MODE] ビットが 1 に設定されると発生します。リニア アドレス モードに遷移する前に、ユーザーは TXFIFO と RXFIFO の両方が空であることを確認する必要があります。qspi.LQSPI_CFG.[LQ_MODE] ビットが設定されると、FIFO は LQSPI モジュールによって自動的に制御され、TXD と RXD への I/O アクセスは定義されません。

リニア モードでは、CS ピンが QSPI コントローラーによって自動的に制御されます。LQSPI モードに移行する前に、ユーザーは qspi.Config_reg[Man_start_en] と qspi.Config_reg[PCS] の両方がゼロであることを確認する必要があります。

図 12-2 は、リニア アドレス モードと I/O モードを示したコントローラーの概略ブロック図です。

AXI インターフェイスの動作

リニア アドレス モードでサポートされるのは AXI 読み出しコマンドのみです。有効な書き込みアドレスおよび書き込みデータにはただちに ACK が返されますが、実際はフラッシュ メモリへの書き込みは実行されず、無視されます。AXI 書き込みを実行すると、書き込み応答チャネルで常に SLVERR エラーが発生します。

インクリメンタル アドレス バーストおよびラッピング アドレス バーストの読み出しはどちらもサポートされます。固定アドレス バーストはサポートされておらず、SLVERR エラーとなります。したがって、arburst[1:0] の値は 2'b01 または 2'b10 のみが認識されます。読み出しアクセスは常にワード境界に整列する必要があり、データ幅は 32 ビットとする必要があります (これよりも狭いデータ幅のバースト転送はできない)。

表 12-2 に、マスターからの読み出しアドレス チャネル信号のうちインターフェイスで無視されるものを示します。

表 12-2 : 無視される AXI 読み出しアドレス チャネル信号

信号	値
araddr[1:0]	無視され、0 と見なされる (常にワード境界に整列していると見なされる)
arsize[2:0]	無視される (常に 32 ビット インターフェイス)
arlock[1:0]	無視される
arcache[3:0]	無視される
arprot[2:0]	無視される

AXI スレーブ インターフェイスの最大読み出し受け入れ数は 4 です。つまり、最大 4 つの未処理 AXI 読み出しコマンドを受け入れることができます。

AXI 読み出しコマンドの処理

AXI 読み出しバースト コマンドは SPI フラッシュ読み出し命令に変換されてから Quad-SPI コントローラーの TXFIFO へ送信されます。コントローラーの送信ロジックは FIFO から読み出し命令を取り出し、SPI プロトコルに従って SPI フラッシュ メモリへ転送します。

深さ 64 の FIFO は、16 個のデータから成る 4 つのバーストを維持するための、読み出しデータ バッファー機能を提供します。RXFIFO は、チップ セレクト信号がアクティブになるとただちにデータ受信を開始するため、リニア アドレス モジュールは命令コード (および存在する場合はアドレスとダミー サイクル) に対応した受信データを除去し、有効なデータで AXI 読み出し命令に応答します。

インターフェイスの設定および読み出しモード

AXI 読み出しバースト転送は SPI フラッシュ読み出し命令に変換されてからコントローラーの TXFIFO へ送信されます。送信ロジックは TXFIFO から読み出し命令を取り出し、SPI プロトコルに従って SPI フラッシュ メモリへ転送します。

ソフトウェアは、qspi.LQSPI_CFG[INST_CODE] に書き込みを実行してリニア アドレス モードで使用する SPI 読み出しコマンドを定義します。表 12-3 に、サポートされる読み出し命令コードとコンフィギュレーション レジスタ (qspi.LQSPI_CFG) の推奨設定値を示します。33MHz PS_CLK を使用した Quad-SPI のブート性能に最適なレジスタ値を表 6-10 および表 12-3 に示します。BootROM ヘッダーでレジスタ初期化機能を使用して、これらの Quad-SPI レジスタを非セキュア モードにプログラムし、FSBL/ユーザー コードの読み込みを高速化することができます。高速な PS_CLK を使用する場合、クロック分周器を調整する必要があります。

動作モードの選択は、接続するデバイスの性能に依存します。I/O 高速読み出しモードでは、4 ビット並列転送をアドレスとデータに対して使用します。これによって最も高速な性能が得られます。出力高速読み出しモードでは、4 ビット並列転送をデータに対してのみ使用します。それでも、これらのモードはシリアル ビット モードよりも高速です。

表 12-3 : Quad-SPI デバイスのコンフィギュレーション レジスタの値

動作モード	命令コード	Winbond/Spansion		Micron	
		1 デバイス	2 デバイス	1 デバイス	2 デバイス
読み出し (シリアル ビット)	0x03	0x80000003	0xE0000003	0x80000003	0xE0000003
高速読み出し (シリアル ビット)	0x0B	0x8000010B	0xE000010B	0x8000010B	0xE000010B
デュアル出力高速読み出し	0x3B	0x8000013B	0xE000013B	0x8000013B	0xE000013B
クワッド出力高速読み出し	0x6B	0x8000016B	0xE000016B	0x8000016B	0xE000016B
デュアル I/O 高速読み出し	0xBB	0x82FF00BB	0xE2FF00BB	0x82FF01BB	0xE2FF01BB
クワッド I/O 高速読み出し	0xEB	0x82FF02EB	0xE2FF02EB	0x82FF04EB	0xE2FF06EB

パフォーマンス モード

性能は、クワッド I/O モードで Quad-SPI モードを使用した場合に最も高くなります。ユーザーは、Quad-SPI デバイスを連続読み出しモードで使用することで、読み出し性能を向上できます。これは、連続するコマンドの読み出し命令オーバーヘッドを解消します。詳細は、LQSPI_CFG レジスタを参照してください (付録 B「Register Details」参照)。

動作周波数は、各 Zynq-7000 SoC のデータシートを参照してください。

読み出しデータの管理

深さ 63 の RXFIFO で読み出しデータをバッファーすることにより、各 16 バイトの AXI バースト転送長を少なくとも 3 つは格納します。RXFIFO は、チップ セレクト信号がアクティブになるとただちにデータ受信を開始するため、リニア アドレス アダプターは命令コード (および存在する場合はアドレスとダミー サイクル) に対応した受信データを除去します。

読み出しデータは、アドレスで指定されたワード境界に整列する必要があります。データ アライメントのため、コントローラーは図 12-4 に示すようにアドレスを変更してからフラッシュ メモリ デバイスへ送信します。このアドレス変更は、目的のリターン データが自動的にワード境界に整列するようにアドレスを最大 3 バイト分だけ下げる形で行われます。アドレスをどれだけ小さくするかは AXI インターフェイスからは透過的で、命令に依存します。

たとえば、コマンド、アドレス、モード、およびダミー (QSPI_intruction) の合計が 32 ビット境界で終わらない場合、リニア コントローラーがアドレスから 1、2、3 を差し引き、データを 32 ビット境界に揃えます。



図 12-4 : 自動アドレス オフセットによるワード アライメント

読み出しレイテンシ

リニア アドレス モードでは、高速クワッド I/O モードがデフォルトの読み出しモードです。次に、100MHz で動作し、2 つのダミー バイトを持つクワッド I/O モードのメモリにおけるレイテンシの計算式を例として示します。シングル デバイスの場合、8 ビット命令コードと 24 ビット アドレスが利用可能になってから最初の 32 ビット データが利用可能になるまでのクロック サイクル数は、次式で表されます。

レイテンシの総数 = 命令レイテンシ + アドレス レイテンシ + オーバーヘッド (モード + ダミー バイト + オフセット) + レイテンシ

= 8 サイクル + 6 サイクル + 8 (2+4+2) サイクル + 8 サイクル

= 30 サイクル

SPI クロックが 100MHz の場合、メモリ インターフェイスでのレイテンシは 320ns です。これ以外の読み出しモードではレイテンシがさらに大きくなります (計算方法は上と同じ)。

12.2.6 サポートされないデバイス

SST 製の SQI デバイスや Atmel 製の Fast4 デバイスなど、SPI に類似した 4 ビット幅のカスタム インターフェイスを利用してフラッシュ メモリにアクセスするデバイスが数多く存在します。それ以外にも、一部の Micron/Numonyx 製デバイスのように不揮発性のコンフィギュレーション ビットを利用して 4 ビット インターフェイスに動作を切り替えるオプションを備えた Quad-SPI デバイスもあります。

これらのインターフェイスは、Quad-SPI コントローラーがサポートするデバイスとは動作が異なります。これらのフラッシュ メモリ デバイスでは、命令フェーズ、アドレス フェーズ、データ フェーズのすべてが 4 ビット モードで動作します。また、Quad-SPI フラッシュ コントローラーは、4 ビット モードで起動した後は常時 (またはほかの動作モードがサポートされたデバイスの場合、動作モードが変更されるまで) そのモードのまま動作する必要があります。これらのカスタム インターフェイスをサポートする予定はありません。

12.2.7 サポートされるメモリの読み出し/書き込みコマンド

SCK の立ち上がりエッジごとにアドレスを 1 ビット転送し、SCK の立ち上がりエッジごとに 1、2、または 4 ビット データを返すコマンドをサポートします。これらのコマンドは、1 ビット データの読み出しまたは高速読み出し、2 ビット データのデュアル出力読み出し、および 4 ビット データのクワッド出力と呼ばれます。

SCK の立ち上がりエッジごとにアドレスおよび 2 または 4 ビット データの両方を転送するコマンドをサポートします。これらのコマンドは、2 ビットのデュアル I/O および 4 ビットのクワッド I/O と呼ばれます。

表 12-4 : メモリの読み出し/書き込みコマンド

命令名	説明	コード (16 進数)
READ	読み出し。クロックのすべての立ち上がりエッジで 1 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 1 ビットのデータが返される。	03
FAST_READ	高速読み出し。クロックのすべての立ち上がりエッジで 1 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 1 ビットのデータが返される。	0B
DOR	デュアル出力読み出し。クロックのすべての立ち上がりエッジで 1 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 2 ビットのデータが返される。	3B
QOR	クワッド出力読み出し。クロックのすべての立ち上がりエッジで 1 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 4 ビットのデータが返される。	6B

表 12-4 : メモリの読み出し/書き込みコマンド (続き)

命令名	説明	コード (16 進数)
DIOR	デュアル I/O 読み出し。クロックのすべての立ち上がりエッジで 2 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 4 ビットのデータが返される。	BB
QIOR	クワッド I/O 読み出し。クロックのすべての立ち上がりエッジで 4 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 4 ビットのデータが返される。	EB
PP	ページ プログラム。クロックのすべての立ち上がりエッジで 1 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 1 ビットのデータが送信される。	02
QPP	クワッド ページ プログラム。クロックのすべての立ち上がりエッジで 1 ビット アドレスが送信される。SCLK の立ち上がりエッジごとに 4 ビットのデータが送信される。	Spansion デバイスおよび Micron デバイスの場合は 32。Macronix デバイスの場合は 38。

12.3 プログラム ガイド

例: スタートアップ シーケンス

1. **クロックを設定する。**「12.4.1 クロック」を参照してください。
2. **TX/RX 信号を設定する。**「12.5.2 MIO プログラミング」を参照してください。
3. **コントローラーをリセットする。**「12.4.2 リセット」を参照してください。
4. **コントローラーを設定する。**「12.3.1 設定」を参照してください。

次に、コントローラーをリニア アドレス モード (「12.2.5 リニア アドレス モード」参照) または I/O モード (「12.3.3 I/O モードの設定」および「12.3.4 I/O モードの割り込み」参照) のいずれかに設定します。

12.3.1 設定

例: コントローラーの設定

次に示す例は、リニア アドレス モードと I/O モードのどちらにも共通です。ここでは、コントローラーのボー レート、FIFO、フラッシュ モード、クロック位相/極性、ループバック遅延を設定します。

qspi.Config_reg レジスタに書き込む値は、329 ページの表 12-3 を参照してください。

1. **コントローラーを設定する。**qspi.Config_reg レジスタに書き込みます。
   a. [BAUD_RATE_DIV] でボー レートを設定します。
   b. [MODE_SEL] = 1 としてマスター モードを選択します。
   c. [LEG_FLSH] = 1 として (レガシ SPI でなく) フラッシュ モードを選択します。
   d. [endian] = 0 としてリトル エンディアンを選択します。
   e. [FIFO_WIDTH] で FIFO 幅を 32 ビットに設定します。
   f. [CLK_PH] でクロック位相、[CLK_POL] でクロック極性を設定します。

2. **ボー レート分周値が 2 の場合、デフォルト設定を変更する。**qspi.Config_reg[BAUD_RATE_DIV] が 0b00 に設定されている場合、qspi.LPBK_DLY_ADJ (ループバック遅延調整) レジスタに次の値を設定します。
   a. **内部クロックを使用するように設定する。**qspi.LPBK_DLY_ADJ[USE_LPBK] = 1
   b. **クロック遅延 0 を設定する。**qspi.LPBK_DLY_ADJ[DLY0] = 0b00
   c. **クロック遅延 1 を設定する。**qspi.LPBK_DLY_ADJ[DLY1] = 0b00

12.3.2 リニア アドレス モード

例: リニア アドレス モード (メモリ読み出し)

リニア アドレス モードでデータを読み出すには、次の手順を実行します。

1. **マニュアル スタート イネーブルを自動モードに設定する。**qspi.Config_reg[Man_start_en] = 0
2. **チップ セレクトをアサートする。**qspi.Config_reg[PCS] = 0
3. **コンフィギュレーション レジスタをリニア アドレス モードに設定する。**設定値の例は、329 ページの表 12-3 を参照してください。
4. **コントローラーを有効にする。**qspi.En_REG[SPI_EN] = 1
5. **リニア アドレス メモリ領域からデータを読み出す。**メモリ領域は、使用するデバイスの容量と個数に依存します。アドレス範囲は 0xFC00_0000 から 0xFDFF_FFFF までです。
6. **コントローラーを無効にする。**qspi.En_REG[SPI_EN] = 0
7. **チップ セレクトをディアサートする。**qspi.Config_reg[PCS] = 1

12.3.3 I/O モードの設定

例: I/O モード (メモリ読み出しおよび書き込み)

I/O モードで読み出しと書き込みを行うには、次の手順を実行します。

1. **手動モードを有効にする。**qspi.Config_reg[Man_start_en, Manual_CS] = 1
2. **フラッシュ デバイスを設定する。**詳細は、339 ページの図 12-6 を参照してください。シングル フラッシュ デバイスの場合は、qspi.LQSPI_CFG レジスタのリセット値を使用します。パラレル デュアル フラッシュ デバイスの場合は、TWO_MEM, SEP_BUS ビット フィールドに 1 を書き込みます。
3. **チップ セレクトをアサートする。**qspi.Config_reg[PCS] = 0
4. **コントローラーを有効にする。**qspi.En_REG[SPI_EN] = 1
5. **バイト シーケンスをフラッシュ メモリに書き込む。**TXD レジスタを使用して 1 ～ 4 バイトを TXFIFO に書き込みます。「12.2.3 I/O モードの送信レジスタ (TXD)」を参照してください。
6. **TXFIFO オーバーフローを回避する。**TXFIFO が空の場合、252 バイトを書き込み可能です。その後、TXFIFO のオーバーフローを防ぐにはソフトウェアで qspi.Intr_status_REG[TX_FIFO_full] を読み出し、この値が 0 になるまで待機して TXD レジスタに書き込むようにします。
7. **割り込みを有効にする。**qspi.Intrpt_en_REG に書き込みます。割り込み条件を処理する割り込みハンドラーは、割り込みハンドラーのセクションで説明します。
8. **データ転送を開始する。**qspi.Config_reg[Man_start_com] = 1
9. **割り込みハンドラー :** 必要なすべてのデータを、QSPI フラッシュへの書き込み/読み出し操作中に Quad-SPI フラッシュへ転送します (333 ページの「例: I/O モードの割り込みサービス ルーチン」参照)。
10. **読み出し動作を実行した場合:** 読み出しデータを調整して、ダミー サイクルによるデータ読み出しを除去します。
11. **コントローラーを無効にする。**qspi.En_REG[SPI_EN] = 0
12. **チップ セレクトをディアサートする。**QSPI.Config_reg[PCS] = 1

qspi.Config_reg[FIFO_WIDTH] = 0b11 と設定して、TXFIFO 幅を必ず 32 ビットに設定してください。ワード境界に整列していない転送を連続して実行する場合は、ソフトウェアでの調整が必要です。

例: I/O モードの割り込みサービス ルーチン

1. **Quad-SPI デバイス タイプに基づいて割り込み条件を処理するように ISR を設定する。**Quad-SPI デバイスからの読み出しには、最もシンプルな ISR を使用して RXFIFO からのデータ読み出しと TXFIFO への書き込みを実行します。システム割り込みコントローラー (GIC) は、第 7 章「割り込み」を参照してください。コントローラーは、IRQ ID #51 のシステム ペリフェラル割り込み (SPI) を生成します。Quad-SPI コントローラーの割り込みメカニズムは、「12.3.4 I/O モードの割り込み」で説明します。
   a. 読み出し転送割り込み。RXFIFO Not Empty 割り込み
   b. 書き込み転送割り込み。TXFIFO Not Full 割り込み

12.3.4 I/O モードの割り込み

割り込みは、I/O モードでのみ使用します。いずれか 1 つの割り込み条件が満たされると、コントローラー割り込みがアサートされます。Quad-SPI 割り込みハンドラーは割り込み要因を確認します。1 つの割り込みサービス ルーチンですべての割り込み条件に対応できます。

例: RX および TX 用割り込みハンドラー

割り込みハンドラーは IRQ ID #51 によってトリガーされます。次に示す例は、RXFIFO が空になるまで読み出し、次に TXFIFO に書き込みます。RXFIFO からデータを読み出せるかどうかは、RXFIFO Not Empty 割り込みステータスを使用して判断します。TXFIFO に空きがあるかどうかは、TXFIFO Not Full 割り込みで判断します。

1. **コントローラーのすべての割り込みを無効にする。**qspi.Intrpt_dis_REG[TX_FIFO_not_full, RX_FIFO_full] の両方を 1 にセットします。
2. **割り込みをクリアする。**割り込みステータス レジスタ qspi.Intr_status_REG を読み出します。
3. **RXFIFO を空にする。**RXFIFO Not Empty 割り込みがアサートされているかどうかを確認します。qspi.Intr_status_REG[RX_FIFO_not_empty] = 1 の場合、RXFIFO にデータが存在します。
   a. **このステータスがアサートされたら、RXFIFO からデータを読み出す。**qspi.RX_data_REG レジスタを使用してデータを読み出します。
   b. **RXFIFO が空になるまで RXFIFO からデータを読み出し、割り込みステータスをポーリングする。**RXFIFO が空になると、qspi.Intr_status_REG[RX_FIFO_not_empty] = 0 となります。
4. **TXFIFO に書き込む。**TXFIFO Not Full ステータスがアサートされているかどうかを確認します。qspi.Intr_status_REG[TX_FIFO_not_Full] = 1 の場合、フラッシュ デバイスへの送信データが存在することを示します (書き込み/読み出し操作)。
   a. qspi.TXD0 レジスタへデータを書き込みます。
   b. qspi.Intr_status_REG[TX_FIFO_full] = 1 をポーリングして TxFIFO がフルかどうかを確認します。
   c. すべてのデータが TXFIFO に書き込まれるか、qspi.Intr_status_REG[TX_FIFO_full] = 1 になるまで手順 a および b を繰り返します。
5. **割り込みを有効にする。**qspi.Intrpt_en_REG[TX_FIFO_not_full, RX_FIFO_full] の両方を 1 にセットします。
6. **データ転送を開始する。**qspi.Config_reg[MANSTRTEN] = 1 にセットします。

12.3.5 I/O コマンド シーケンスに対する RXFIFO/TXFIFO の応答

コマンドおよびシーケンスの例

- ライト イネーブル コマンド
- 読み出しステータス コマンド
- 読み出しデータ シーケンス

次の例で、「YY」は任意の値をとることができます。各「YY」ペアは異なる値でもかまいません。

従来のシリアル モードでデータを受信するには、MOSI/DQ0 でコマンドおよびアドレス トランザクションを実行しながら、クロックに同期して MISO/DQ1 ラインから値を RXFIFO にサンプリングします。

例: ライト イネーブル コマンド (コード 0x06)

1. **ライト イネーブル コマンド (WREN) を送信する。**qspi.TXD1 レジスタに 0xYYYY_YY06 を書き込みます。
   a. WREN コマンド = 0x06
   b. YY = 0
   c. コントローラーは TXFIFO から 1 バイトをデバイスへシフト出力し、RXFIFO に 1 バイトを受信します。
2. **ステータスを読み出す。**qspi.RXD レジスタを読み出し、0xYYPP_PPPP を受信します。
   a. YY = 0x0 (ステータス) で PP_PPPP = 0x0 (ビットの直前の状態) の場合、値は 0x0000_0000 です。
   b. ソフトウェアは、1 バイトがライト イネーブル コマンドの結果であることを記憶しており、0xYY を呼び出し元関数へ返します。

WREN コマンド送信後の RXFIFO の内容は次のとおりです (「直前」とはレジスタの直前の値のまま変化しないことを示す)。

RXFIFO エントリ	MSB			LSB
1	無効	無効	無効	無効
0	00	直前	直前	直前

例: 読み出しステータス コマンド (コード 0x05)

1. **読み出しステータス コマンド (RDSR) を送信する。**qspi.TXD2 レジスタに 0xYYYY_DD05 を書き込みます。
   a. コマンドは 0x05、DD = ダミー データ、YY =0 です。
   b. コントローラーは TXFIFO から 2 バイトをフラッシュ メモリへシフト出力し、RXFIFO に 2 バイトを受信します。
2. **ステータス値を読み出す。**qspi.RXD レジスタから 0xZZYY_PPPP を読み出します。
   a. ZZ = 0x03、YY == 0x0、PPPP = 0x0 の場合、値は 0x0300_0000 です。
   b. ソフトウェアは 2 バイトが有効であることを記憶しており、0x00、0x03 を呼び出し元関数へ返します。

RDSR コマンド送信後の RXFIFO の内容は次のとおりです (「直前」とはレジスタの直前の値のまま変化しないことを示します)。

TXFIFO エントリ	MSB			LSB
1	無効	無効	無効	無効
0	0x3	0x00	直前	直前

例: 読み出しデータ シーケンス

次の例は、アドレス 0 の 4 バイトのデータを呼び出し元関数へ返します。

1. **データ読み出し命令を送信する。**qspi.TXD0 レジスタに 0xA2A1_A003 を書き込みます。
   a. 命令にはコマンド (0x03) とアドレス (A0、A1、A2) が含まれます。
2. **ダミー データを送信する。**qspi.TXD0 レジスタ (TXFIFO の 2 番目のエントリ) に 0xD0D1_D2D3 (ダミー データ) を書き込みます。
   a. コントローラーは TXFIFO から 8 バイトをフラッシュ メモリへシフト出力し、RXFIFO に 8 バイトを受信します。

この例では、TXFIFO の内容は次のとおりです。コントローラーからデバイスへのバイト シーケンスは、0x03、Y0、Y1、Y2、D0、D1、D2 および D3 です。

TXFIFO エントリ	MSB			LSB
1	D3	D2	D1	D0
0	A2	A1	A0	0x03

3. **命令ワードを読み出す。**qspi.RXD レジスタを読み出し、0xYYYY_YYYY を受信します。
   a. YY = 0
4. **フラッシュ メモリのデータを読み出す。**RXD レジスタをもう一度読み出し、0xD3D2_D1D0 を受信します。
   a. 2 回目の読み出し時には、ソフトウェアは 4 バイトが有効であることを記憶しています。
   b. データ例: 0x2468ACEF
   c. ソフトウェアが読み出すデータは、全体で 0x00、0x00、0x00、0x00、0x24、0x68、0xAC、0xEF ですが、呼び出し元関数には 4 バイトのデータを返します。

この例では、RXFIFO の内容は次のとおりです。デバイスからコントローラーへのバイト シーケンスは、YY、YY、YY、YY、0xEF、0xAC、0x68、0x24 です。

RXFIFO エントリ	MSB			LSB
1	0x24	0x68	0xAC	0xEF
0	YY	YY	YY	YY

12.3.6 レジスタの概要

表 12-5 に、レジスタの概要を示します。

表 12-5 : Quad-SPI レジスタの概要

アドレス オフセット	ニーモニック ソフトウェア名	説明
0x00	Config_reg	コンフィギュレーション
0x04	Intr_status_REG	割り込みステータス
0x08	Intrpt_en_REG	割り込みイネーブル
0x0C	Intrpt_dis_REG	割り込みディスエーブル
0x10	Intrpt_mask_REG	割り込みマスク
0x14	En_REG	コントローラー イネーブル
0x18	Delay_REG	遅延
0x1C	TXD0	1 バイトのコマンドと 3 バイトのデータを送信 または 4 バイトのデータを送信
0x20	Rx_data_REG	受信データ (RXFIFO)
0x24	Slave_Idle_count_REG	スレーブ アイドル カウント
0x28	TX_thres_REG	TXFIFO しきい値レベル (4 バイト ワード単位)
0x2C	RX_thres_REG	RXFIFO しきい値レベル (4 バイト ワード単位)
0x30	GPIO	汎用入出力
0x38	LPBK_DLY_ADJ	ループバック マスター クロック遅延調整
0x80	TXD1	1 バイトのコマンドを送信
0x84	TXD2	1 バイトのコマンドと 1 バイトのデータを送信
0x88	TXD3	1 バイトのコマンドと 2 バイトのデータ (合計 3 バイト) を送信
0xA0	LQSPI_CFG	リニア モード コンフィギュレーション
0xA4	LQSPI_STS	リニア モード ステータス
0xFC	MOD_ID	モジュール ID

12.4 システムの機能

12.4.1 クロック

コントローラーと I/O インターフェイスは、基準クロック (QSPI_REF_CLK) で駆動されます。コントローラーのインターコネクトには APB インターフェイスの CPU_1x クロックも必要です。これらのクロックは、PS のクロック サブシステムによって生成されます。

CPU_1x クロック

一般的なクロック プログラミングに関する情報は、「25.2 CPU クロック」を参照してください。CPU_1x クロックは、Quad-SPI の基準クロックとは非同期に動作します。

QSPI_REF_CLK および Quad-SPI インターフェイス クロック

QSPI_REF_CLK は、メイン コントローラーのクロックです。QSPI_REF_CLK は、PS のクロック サブシステムから生成します。クロック イネーブル、PLL セレクト、分周値の設定は、slcr.LQSPI_CLK_CTRL レジスタを使用してプログラムします。QSPI_REF_CLK の周波数のプログラムについては、「25.6.3 SDIO、SMC、SPI、Quad-SPI、UART クロック」を参照してください。

Quad-SPI インターフェイス クロックを生成するには、qspi.Config_reg [BAUD_RATE_DIV] ビット フィールドを使用して、QSPI_REF_CLK を 2、4、8、16、32、64、128、または 256 で分周します。

パワー マネージメントの手段として、slcr レジスタのクロック イネーブルを利用してクロックを停止できます。基準クロックの動作周波数はデータシートで定義されています。

手動モードにおけるクロック比の制限

手動モードでは、QSPI_REF_CLK の周波数が CPU_1x クロック周波数よりも低いと、コントローラーの動作が不安定になります。

自動モードではそのような制約はありません。基準クロックを qspi.Config_reg[baud_rate_divisor] の値で分周してフラッシュ メモリ用の SCLK クロックを生成します。

例: 基準クロックのセットアップ

この例では、選択した PLL (Arm、DDR、IO のいずれか) が 1000MHz で動作し、Quad-SPI 基準クロックの目標周波数が 200MHz の場合を想定しています。

1. **PLL ソース、分周値、イネーブルを選択する。** slcr.QSPI_CLK_CTRL レジスタに `0x0000_0501` を書き込みます。
   a. 基準クロックを有効にする。
   b. I/O PLL クロックを 5 分周する。DIVISOR = `0x05` です。
   c. クロック ソースとして I/O PLL を選択します。

Quad-SPI フィードバック クロック

Quad-SPI インターフェイスは、オプションのフィードバック クロック ピン (qspi_sclk_fb_out) をサポートしています。このピンは、40MHz を超えるメモリ インターフェイス クロックが必要な場合に、高速 Quad-SPI タイミング モードで使用します。フィードバック信号は I/O からの内部入力から受信するため、MIO ピン 8 をプログラムして自由にトグルできるようにしておく必要があります。MIO_PIN_08 レジスタのプログラム方法は、「12.5.2 MIO プログラミング」の「オプション: フィードバック出力クロックを追加する」を参照してください。

Quad-SPI フィードバック モードを使用する場合、qspi_sclk_fb_out ピンは、MIO 電圧モード (vmode) の設定に必要なプルアップまたはプルダウン抵抗にのみ接続してください。

Quad-SPI の動作周波数が FQSPICLK2 より高い場合、MIO 8 ピンはフィードバック出力クロックとして設定し、MIO 8 ピンは PCB 上でブート ストラップ用のプルアップまたはプルダウン抵抗にのみ接続する必要があります。

12.4.2 リセット

コントローラーには、APB インターフェイスとコントローラー自身の 2 つのリセット ドメインがあります。これらは個別に制御することも、一括して制御することもできます。表 12-6 に各リセット タイプの影響の有無を示します。

表 12-6 : Quad-SPI のリセットの影響

名前	APB インターフェイス	TXFIFO および RXFIFO	プロトコル エンジン	レジスタ
ABP インターフェイス リセット slcr.LQSPI_RST_CTRL[LQSPI_CPU1X_RST]	あり	あり	なし	あり
PS リセット サブシステム slcr.LQSPI_RST_CTRL[QSPI_REF_RST]	なし	あり	あり	なし

例: APB インターフェイスと Quad-SPI コントローラーのリセット

1. **コントローラー リセットをセットする。**LQSPI_RST_CTRL[QSPI__REF_RST および LQSPI_CPU1X_RST] ビット フィールドに 1 を書き込みます。
2. **コントローラー リセットをクリアする。**LQSPI_RST_CTRL[QSPI__REF_RST および LQSPI_CPU1X_RST] ビット フィールドに 0 を書き込みます。

12.5 I/O インターフェイス

12.5.1 配線と接続

I/O 信号は MIO ピンを経由して利用できます。Quad-SPI コントローラーは、共有バス構成または独立バス構成で最大 2 つの SPI フラッシュ メモリをサポートしています。コントローラーは次の構成での動作をサポートしています。

- Quad-SPI シングル SS、4 ビット I/O
- Quad-SPI デュアル SS、8 ビット パラレル I/O
- Quad-SPI デュアル SS、4 ビット スタック I/O
- Quad-SPI シングル SS、レガシ I/O

重要 : QSPI メモリ サブシステムを使用する場合は、QSPI 0 に必ずデバイスが必要です。QSPI 1 はオプションで、2 つのメモリを使用する場合のみ使用します。つまり、QSPI_1 を単独では使用できません。

シングル SS、4 ビット I/O

図 12-5 に、4 ビット フラッシュ メモリ インターフェイスをコントローラーに接続したブロック図を示します。



図 12-5 : Quad-SPI シングル SS、4 ビット I/O

デュアル SS、8 ビット パラレル

コントローラーに最大 2 つの SPI フラッシュ メモリを接続して並列に動作させることができます (図 12-6 参照)。この構成では、SPI フラッシュ メモリの最大アドレス空間が 16MB (24 ビットのアドレス値) から 32MB (25 ビットのアドレス値) に拡張されます。



図 12-6 : Quad-SPI デュアル SS、8 ビット パラレル I/O

8 ビット パラレル コンフィギュレーションでは、データ ワードの偶数ビットは下位メモリに、奇数ビットは上位メモリにあります。コントローラーは、I/O モードおよびリニア モードの両方でデータ管理を実行します。Quad-SPI コントローラーは、RXFIFO にステータス データを書き込む前に 2 つの Quad-SPI デバイスから読み出しを行い、両デバイスのステータス情報の論理和 (または動作) を取ります。表 12-7 に、8 ビット パラレル コンフィギュレーションの 32 ビット データ ワードのデータ ビット配置を示します。表 12-8 に、デュアル Quad-SPI パラレル モードにおける Quad-SPI CMD の動作を示します。

表 12-7 : Quad-SPI デュアル SS、8 ビット パラレル I/O データの管理

単一デバイス																													
7	6	5	4	3	2	1	0	15	14	13	12	11	10	9	8	23	22	21	20	19	18	17	16	31	30	29	28	27	26	25	24
byte 0								byte 1								byte 2								byte 3							

デュアル デバイス 下位メモリ															
6	4	2	0	14	12	10	8	22	20	18	16	30	28	26	24

デュアル デバイス 上位メモリ															
7	5	3	1	15	13	11	9	23	21	19	17	31	29	27	25
byte 0				byte 1				byte 2				byte 3			

表 12-8 : デュアル Quad-SPI パラレル モードにおける Quad-SPI CMD の動作

コマンド	デュアル パラレル Quad-SPI コントローラーの動作
セクター消去	Quad-SPI コントローラーは両方のチップに消去コマンドを送信します。各デバイスでは 64KB の消去動作が実行されます。実質的に両方のメモリを合わせた 128KB が消去されます。
ID 読み出し	下位フラッシュ バスからの受信データのみを取り込み、RXD に格納します。したがって、データの結合は不要です。このため、パラレル フラッシュ モードを使用する場合は、上位と下位のフラッシュ デバイスが同一である必要があります。
ページ プログラム	偶数ビットと奇数ビットが分けられ、両方のメモリにプログラムされます。詳細は、表 12-7 を参照してください。
読み出し	両方のデバイスから偶数と奇数のデータ ビットが読み出され、表 12-7 に示す方法でインターリーブされます。
RDSR	両方のデバイスの WIP ビットの論理和を取り、読み出しデータの LSB を生成します。残りの 7 ビットは下位バスの値そのものです。

8 ビット パラレル コンフィギュレーションでは、アドレス指定可能な最大メモリ サイズは 32MB です。これには、25 ビット アドレスが必要です。メモリへのアクセスはすべて、ワード境界への整列とダブル バイト分解能が要件となっています。リニア モードでは、Quad-SPI コントローラーによって AXI アドレスが 2 分割され、この分割されたアドレスが Quad-SPI デバイスに送信されます。IO モードでは、SPI 24 ビット アドレスをサポートできるようにソフトウェアでアドレス変換を実行します。

デュアル SS、4 ビット スタック I/O

I/O ピンを節約する場合は、コントローラーに最大 2 つの SPI フラッシュ メモリを共有バス構成で接続できます (図 12-7 参照)。この構成では、SPI フラッシュ メモリの最大アドレス空間が 16MB (24 ビットのアドレス値) から 32MB (25 ビットのアドレス値) に拡張されますが、スループットはシングル メモリ モードと同じです。なお、この構成ではデバイス レベルの XIP モード (命令コード 0xbb および 0xeb の読み出し) はサポートされません。

リニア Quad-SPI メモリ サブシステムが使用されており、上位フラッシュ メモリがオプションの場合、下位の SPI フラッシュ メモリは常に接続されます。総アドレス空間は 32MB です (25 ビット アドレスを持つ)。IO モードでは、アドレスの MSB は、レジスタ 0xA0 のビット 28 に示されている U_PAGE によって定義されます。リニア アドレス モードでは、AXI アドレス ビット 24 によって上位または下位メモリ ページが定義されます。すべてのコマンドは、I/O モードの U_PAGE、またはリニア モードのアドレス ビット 24 によって選択されたデバイスで実行されます。



図 12-7 : Quad-SPI デュアル SS、4 ビット スタック I/O

シングル SS、レガシ I/O

Quad-SPI コントローラーは、1x、2x、4x I/O モードに対応したレガシの 1 ビット シリアル インターフェイス モードで動作させることもできます (図 12-8 参照)。



図 12-8 : Quad-SPI シングル SS、レガシ I/O

12.5.2 MIO プログラミング

Quad-SPI 信号は特定の MIO ピンに接続できます (表 12-9「Quad-SPI インターフェイス信号」参照)。配線図は、図 12-5 ～図 12-8 を参照してください。配線に関する全般的な考え方と MIO I/O バッファーの構成は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」を参照してください。

4 ビット I/O バスを使用する場合は、QSPI 0 を使用してください。40MHz よりも高いバス周波数が必要な場合は、Quad-SPI フィードバック クロックを MIO ピン 8 に配線する必要があります。

例: I/O をシングル デバイス用にプログラムする

次の手順は、前述したすべての Quad-SPI I/O インターフェイス接続で必要です。

1. **MIO ピン 1 をチップ セレクト 0 出力に設定する。**slcr.MIO_PIN_01 レジスタに 0x0000_1202 を書き込み、次のように設定します
   a. QSPI 0 のチップ セレクトをピン 1 に接続する。
   b. トライステートを Quad-SPI で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする (LVCMOS が選択されているため)。

2. **MIO ピン 2 ～ 5 を I/O に設定する。**slcr.MIO_PIN_{02:05} に 0x0000_0302 を書き込み、次のように設定します。
   a. QSPI 0 の I/O ピンをピン 2 ～ 5 に接続する。
   b. トライステートを Quad-SPI で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS 駆動エッジ。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。
3. **MIO ピン 6 をシリアル クロック 0 出力に設定する。**slcr.MIO_PIN_06 レジスタに 0x0000_0302 を書き込み、次のように設定します。
   a. QSPI 0 のシリアル クロックをピン 6 に接続する。
   b. トライステートを Quad-SPI で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。

オプション: 2 番目のデバイスのチップ セレクトを追加する

この手順は、次の I/O 接続で必要になります。

- デュアル セレクト、共有型 4 ビット データ メモリ インターフェイス
- デュアル セレクト、セパレート型 4 ビット データ メモリ インターフェイス

4. **MIO ピン 0 をチップ セレクト 1 出力に設定する。**slcr.MIO_PIN_00 レジスタに 0x0000_1302 を書き込み、次のように設定します。
   a. QSPI 1 のチップ セレクトをピン 0 に接続する。
   b. トライステートを Quad-SPI で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。

オプション: 2 番目のシリアル クロックを追加する

この手順は、デュアル セレクト、セパレート型 4 ビット データ メモリ インターフェイスの場合に必要です。

5. **MIO ピン 9 をシリアル クロック 1 出力に設定する。**slcr.MIO_PIN_09 レジスタに 0x0000_0302 を書き込み、次のように設定します。
   a. QSPI 1 のシリアル クロックをピン 9 に接続する。
   b. トライステートを Quad-SPI で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。

オプション: 4 ビット データを追加する

この手順は、デュアル セレクト、セパレート型 4 ビット データ メモリ インターフェイスの場合に必要です。

6. **MIO ピン 10 ～ 13 を I/O に設定する。**slcr.MIO_PIN_{10:13} に 0x0000_0302 を書き込み、次のように設定します。
   a. QSPI 1 の I/O ピンをピン 9 ～ 13 に接続する。
   b. トライステートを Quad-SPI で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS 駆動エッジ。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。

オプション: フィードバック出力クロックを追加する

フィードバック クロックはオプションで、I/O インターフェイスの動作周波数が 40MHz よりも高い場合に使用します。このクロックは、MIO 電圧モード (vmode) のピン ストラッピング抵抗用のプルアップまたはプルダウン抵抗にのみ接続してください。フィードバック クロックも有効にしておく必要があります。

7. **MIO ピン 8 をフィードバック クロックに設定する。**slcr.MIO_PIN_08 レジスタに 0x0000_0302 を書き込み、次のように設定します。
   a. QSPI フィードバック クロック出力をピン 8 に接続する。
   b. トライステートを Quad-SPI で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。

12.5.3 MIO 信号

Quad-SPI フラッシュ メモリ信号は、MIO マルチプレクサーを経由して MIO デバイス ピンに接続されます。デュアル コントローラー ポートは、各側を個別に有効にするか、両側をまとめて 8 ビット I/O インターフェイスとして動作させることができます。

Quad-SPI フラッシュ メモリの信号は、表 12-9 のように MIO ピンに接続されます。

表 12-9 : Quad-SPI インターフェイス信号

Quad-SPI フラッシュ メモリ インターフェイス				MIO ピン				コントローラーのデフォルト入力値
信号	データ用 I/O モード			Quad-SPI 0	Quad-SPI 1	I/O	信号名	
	1 ビット データ	2 ビット データ	4 ビット データ					
フラッシュ チップ セレクト	~			1	0	O	QSPI{1,0}_SS_B	~
シリアル クロック	~			6	9	O	QSPI{1,0}_SCLK	~
出力フィードバック クロック	~			8		O	QSPI_SCLK_FB_OUT	~
I/O 0	マスター出力	I/O 0	I/O 0	2	10	IO	QSPI{1,0}_IO_0	0
I/O 1	マスター入力	I/O 1	I/O 1	3	11	IO	QSPI{1,0}_IO_1	0
I/O 2	書き込み保護	書き込み保護	I/O 2	4	12	IO	QSPI{1,0}_IO_2	0
I/O 3	ホールド	ホールド	I/O 3	5	13	IO	QSPI{1,0}_IO_3	0

XILINX

第 13 章

SD/SDIO コントローラー

13.1 はじめに

SD/SDIO コントローラーは、最大 4 本のデータ ラインを使用して、SDIO デバイス、SD メモリ カード、および MMC カードと通信します。SD インターフェイスでは、データ転送に 1 本 (DAT0) または 4 本 (DAT0 ～ DAT3) のラインを使用できます。SDIO インターフェイスは、MIO マルチプレクサーから MIO ピンに、または EMIO を介して PL の SelectIO ピンに接続可能です。このコントローラーは、802.11 機器、GPS、WiMAX、UWB など、幅広い携帯型の低消費電力機器で SD および SDIO アプリケーションをサポートできます。図 13-1 に SD/SDIO コントローラーのブロック図を示します。

SD/SDIO コントローラーは『SD Host Controller Specification Version 2.0 Part A2』に準拠しており、SDMA (Single Operation DMA)、ADMA1 (4KB 境界に制限された DMA)、ADMA2 (32 ビット システム メモリ内の任意位置および任意サイズのデータを転送可能なスキャッター ギャザー DMA) をサポートしています。また、このコアは SD1 および SD4 の機能を最大 7 つまでサポートしていますが、SPI モードはサポートしていません。eMMC デバイスのプロトコルは SD と同じであるため、Zynq-7000 SoC は eMMC デバイスと連動するとされていますが、この動作は広範囲に検証されていません。すべてのタイミング要件が eMMC に適合しているかどうか不明であるため、ユーザーはそれらのタイミング要件を満たすよう注意する必要があります。SDHS (SD High-Speed) および SDHC (SD High Capacity) カードもサポートしています。この使用には、SD2.0/SDIO 2.0 規格に関する知識が必要です。付録 A 「その他のリソース」にこれらの一覧を示します。SD/SDIO コントローラーは、MMC3.31 規格もサポートします。eMMC フラッシュ メモリは Zynq-7000 ファミリのプライマリ ブート デバイスではありませんが、セカンダリ ブート デバイスとして使用可能です。詳細は、『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821) を参照してください。

SD/SDIO コントローラーは AHB バスを介して Arm プロセッサからアクセスされます。スループット要件を満たすため、このコントローラーには内部 FIFO を備える DMA ユニットが含まれています。



図 13-1 : SD/SDIO コントローラーのブロック図

13.1.1 主な機能

2 つの SDIO コントローラーは次の同じ機能で構成され、個別に制御されて動作します。

- ホスト モード コントローラー
  - 4 つの I/O 信号 (MIO または EMIO)
  - コマンド、クロック、CD、WP、Pwr 制御 (MIO または EMIO)
  - LED 制御、バス電圧 (EMIO)
  - 割り込みまたはポーリング ドリブン
- CPU_1x クロック レートで動作する AHB マスター - スレーブ インターフェイス

DMA 転送のマスター モード (1KB FIFO を使用)

  - レジスタ アクセスのスレーブ モード
- SDIO 仕様 2.0
  - Low Speed: 1KHz ～ 400KHz
  - Full Speed: 1MHz ～ 50MHz (25MB/sec)
  - High Speed、大容量メモリ カード

13.1.2 システム ビューポイント

図 13-2 に SD/SDIO コントローラーのシステム図を示します。



図 13-2 : SD/SDIO コントローラーのシステム図

13.2 機能の説明

13.2.1 AHB インターフェイスおよび割り込みコントローラー

データ転送にプログラム済みの I/O を使用する場合は、ソフトウェアで sdio.Buffer_Data_Port レジスタの読み出しおよび書き込みを実行します。

データ転送にローカル DMA を使用する場合、DMA ユニットでメモリ トランザクションの読み出しまたは書き込みを開始します。SDIO コントローラーは PS DMAC と共に使用できません。

コントローラーは、SIRQ 割り込み #56 および 79 をそれぞれ DIO 0 および SDIO 1 に対して生成できます。割り込みのステータスおよびマスクはレジスタで制御されます。

13.2.2 SD/SDIO ホスト コントローラー

SD/SDIO ホスト コントローラーは次で構成されます。

- ホスト - AHB コントローラー
- すべての制御レジスタ
- バス モニター
- クロック ジェネレーター
- CRC ジェネレーター /チェッカー (CRC7 および CRC16)

ホスト - AHB コントローラーは、AHB バスとホスト コントローラー間のブリッジとして動作します。SD/SDIO コントローラーのレジスタは、プロセッサが AHB インターフェイスを利用してプログラムします。割り込みは、割り込みステータス/イネーブル レジスタで設定した値に基づいて生成されます。

バス モニターは SD バス上で発生する違反およびタイムアウト条件を監視します。クロック ジェネレーターは、クロック制御レジスタで設定した値に基づいて SD クロックを生成します。

CRC7 および CRC16 ジェネレーターは、SD/SDIO カードに対するコマンドおよびデータ転送の CRC を計算します。CRC7 および CRC16 チェッカーは、SD/SDIO カードからの応答および受信データに CRC エラーがないか確認します。カード上でのデータ破損を検出するため、ホストは ECC (エラー訂正符号) をペイロード データに含めることができます。ECC コードは、カードにデータを保存する際に使用します。アプリケーションは、この ECC コードを使用してユーザー データをデコードします。

13.2.3 データ FIFO

コントローラーは、2 つの 512 バイト デュアルポート FIFO を使用して書き込みおよび読み出しトランザクションを実行します。書き込みトランザクション (プロセッサから外部カードへのデータ転送) では、プロセッサは 1 番目の FIFO と 2 番目の FIFO に交互にデータを書き込みます。外部カードへデータを転送する際は、2 番目と 1 番目の FIFO を交互に使用し、データ スループットを最大化します。

読み出しトランザクション (外部カードからプロセッサへのデータ転送) では、カードからのデータを 2 つの FIFO に交互に書き込みます。データ スループットを最大化するため、片方の FIFO からプロセッサへデータを転送している間、もう一方の FIFO にはカードからのデータが書き込まれます。

コントローラーは、接続されたカードからデータをまったく受信できない場合、読み出し待機 (*read wait*) を発行することでクロックを停止し、カードからのデータ転送を停止します。

13.2.4 コマンドおよび制御ロジック

制御ロジック ブロックは、書き込みトランザクション時にはデータをデータ ラインに送信し、読み出しトランザクション時にはデータを受信します。コマンド制御ロジック ブロックはコマンド ラインにコマンドを送信し、SD2.0 または SDIO2.0 からの応答を受信します。

13.2.5 バス モニター

バス モニターは SD バス上で発生する違反およびタイムアウト条件を監視します。

13.2.6 ストリームの書き込みと読み出し

この機能は、DMA モードと非 DMA モードの両方に適用されます。

WRITE_DAT_UNTIL_STOP (CMD20) は、指定した開始アドレスを先頭にホストからデータ ストリームを書き込み、STOP_TRANSMISSION が実行されると書き込みを終了します。

READ_DAT_UNTIL_STOP (CMD11) は、指定した開始アドレスを先頭にカードからデータ ストリームを読み出し、STOP_TRANSMISSION が実行されると読み出しを終了します。

ホスト コントローラーは、1 番目の FIFO に対して 1 つのデータ ブロックの書き込み/読み出しが完了すると 2 番目の FIFO に切り替えますが、ストリーム トランザクションのブロック サイズはドライバーで指定されません。ストリームの書き込みと読み出しのどちらのトランザクションにおいても、ホスト ドライバーがブロック サイズ レジスタに FIFO サイズの最大値を書き込むことを推奨します。SDIO の FIFO スライスは 512 バイトに設定されているため、ホスト ドライバーはブロック サイズ レジスタの値を 512 バイトに設定する必要があります。したがって、512 バイトのデータが書き込み/読み出し完了した後で FIFO が切り替わります。

13.2.7 クロック

SDIO クロックは、ドライバーでプログラムされたクロック制御レジスタの値に基づいて SDIO 基準クロックから生成されます。このクロックは、ドライバーで SD クロック イネーブルがセットされている場合に利用できます。最大周波数は 50MHz です。

AHB システム クロックは、AHB インターフェイスに使用されます。

ホスト コントローラーは Full Speed および High Speed カードの両方をサポートしています。High Speed カードの場合、ホスト コントローラーは SDIO クロックの立ち上がりエッジでデータを出力します。Full Speed カードの場合、ホスト コントローラーは SDIO クロックの立ち下がりエッジでデータを出力します。

パワー マネージメントに関する詳細は、635 ページの表 24-2 を参照してください。クロックに関する詳細は、第 25 章「クロック」を参照してください。レイアウトおよびクロック終端のガイドラインは、『Zynq-7000 SoC PCB デザイン ガイド』(UG933) に記載されています。

13.2.8 ソフト リセット

ホスト コントローラーは、『SD2.0/SDIO2.0 Host Controller Specification』に記載されているすべてのソフト リセットをサポートしています。

13.2.9 FIFO オーバーラン/アンダーラン条件

この機能は、DMA モードと非 DMA モードの両方に適用されます。

書き込み

書き込みトランザクション時、ホスト コントローラーは送信データ ブロックの準備ができてカードがビジーでない場合にのみカードへデータを送信します。したがって、SD 側でアンダーラン条件が発生することはありません。

- DMA モードでは、ホスト コントローラーはデータ ブロックの受け入れスペースが空いている場合にのみ Arm プロセッサからの DMA 読み出しを開始します。
- 非 DMA モードでは、ホスト コントローラーはデータ ブロックの受け入れスペースが空いている場合にのみバッファー書き込み準備完了 (Buffer Interrupt Ready) の割り込みをアサートします。

読み出し

読み出しトランザクション時に FIFO がフル (カードからのデータを受け入れるだけの空きスペースが FIFO にない状態) になると、ホスト コントローラーはカードへの clk_sd を停止します。したがって、SD 側でオーバーラン条件が発生することはありません。

- DMA モードでは、ホスト コントローラーはカードからデータ ブロックを受信した場合にのみ Arm プロセッサへの DMA 書き込みを開始します。
- 非 DMA モードでは、ホスト コントローラーはカードからデータ ブロックを受信した場合にのみバッファー読み出し準備完了 (Buffer Read Ready) の割り込みをアサートします。

13.3 プログラミング モデル

13.3.1 データ転送プロトコルの概要

SD 転送は、転送するブロック数をどのように指定するかによって基本的に次の 3 つに分類されます。

シングル ブロック転送

転送前にブロック数をホスト コントローラーに指定します。指定するブロック数は常に 1 です。

マルチ ブロック転送

転送前にブロック数をホスト コントローラーに指定します。指定するブロック数は 1 以上です。

無制限ブロック転送

転送前にブロック数をホスト コントローラーに指定しません。この転送は、アボート トランザクションが実行されるまで継続します。アボート トランザクションは、SD メモリ カードの場合は CMD12 で、SDIO カードの場合は CMD52 で実行されます。

13.3.2 DMA を使用しないデータ転送

図 13-3 に DMA を使用しないデータ転送を示します。



図 13-3 : DAT ライン シーケンスを使用したデータ転送 (DMA なし)

DMA を使用しないデータ転送の手順は次のとおりです。

1. 転送するデータ バイトの 1 ブロックの長さをブロック サイズ レジスタに設定する。
2. 転送するデータ ブロックの数をブロック カウント レジスタに設定する。
3. 発行するコマンドに対応した値をアーギュメント レジスタに設定する。
4. マルチ/シングル ブロック選択 (Multi/Single Block Select) およびブロック カウント有効 (Block Count Enable) に値を設定する。発行するコマンドに対応した値をデータ転送方向 (Data Transfer Direction)、自動 CMD12 有効 (Auto CMD12 Enable)、DMA 有効 (DMA Enable) に設定する。
5. 発行するコマンドに対応した値をコマンド レジスタに設定する。

   注記 : コマンド レジスタの上位バイトに書き込みを実行すると、SD コマンドが発行されます。
6. コマンド完了の割り込みを待つ。
7. 通常割り込みステータス レジスタのコマンド完了ビットに 1 を書き込み、このビットをクリアする。
8. 応答レジスタを読み出し、発行したコマンドに応じた必要な情報を取得する。
9. カードへの書き込みの場合は手順 (10-W) へ進む。カードからの読み出しの場合は手順 (10-R) へ進む。

(10-W). バッファー書き込み準備完了の割り込みを待つ。

- 非 DMA 書き込み転送

  バッファー書き込み準備完了の割り込みを受信すると、Arm プロセッサはマスターとして動作し、バッファー データ ポート レジスタを使用して FIFO_1 へのデータ転送を開始します。FIFO_1 にデータ ブロックが準備できると、トランスミッターは SD バスへのデータ送信を開始します。SD バスへのデータ送信中、2 番目のデータ ブロックに対するバッファー書き込み準備完了の割り込みが Arm プロセッサに送信されます。Arm プロセッサはマスターとして動作し、バッファー データ ポート レジスタを利用して 2 番目のデータ ブロックを FIFO_2 へ送信開始します。FIFO が空になり、新しいデータ ブロックを受信できるようになると、バッファー書き込み準備完了の割り込みがアサートされます。

(11-W). 通常割り込みステータス レジスタのバッファー書き込み準備完了ビットに 1 を書き込み、このビットをクリアする。

(12-W). 手順 (1) で指定したバイト数に基づいて、データ ブロックをバッファー データ ポート レジスタに書き込む。

(13-W). すべてのブロックが送信されるまで上記手順を繰り返した後、手順 (14) へ進む。

- 非 DMA 読み出し転送

  いずれかの FIFO にデータ ブロックが準備できると、バッファー読み出し準備完了の割り込みがアサートされます。バッファー読み出し準備完了の割り込みを受信すると、Arm プロセッサはマスターとして動作し、バッファー データ ポート レジスタ (FIFO_1) を利用してデータの読み出しを開始します。FIFO が空になり、新しいデータ ブロックを受信できるようになると、レシーバーは SD バスからデータの読み出しを開始します。FIFO が 2 つともフルの場合、ホスト コントローラーは読み出し待機メカニズム (カードが読み出し待機に対応している場合) またはクロック停止によってカードからのデータ転送を停止します。

(10-R). バッファー読み出し準備完了の割り込みを待つ。

(11-R). 通常割り込みステータス レジスタのバッファー読み出し準備完了ビットに 1 を書き込み、このビットをクリアする。

(12-R). 手順 (1) で指定したバイト数に基づいて、データ ブロックをバッファー データ ポート レジスタから読み出す。

(13-R). すべてのブロックを受信するまで上記手順を繰り返した後、手順 (14) へ進む。

14. シングルまたはマルチ ブロック転送の場合は、手順 (15) へ進む。無制限ブロック転送の場合は、手順 (17) へ進む。
15. 転送完了割り込みを待つ。
16. 通常割り込みステータス レジスタの転送完了ビットに 1 を書き込み、このビットをクリアする。

17. アボート トランザクションの手順を実行する。

注記 : 手順 (1) と手順 (2) は同時に実行できます。手順 (4) と手順 (5) は同時に実行できます。

13.3.3 DMA 転送

図 13-4 に DMA を使用したデータ転送を示します。



図 13-4 : DMA を使用した SDIO コントローラー データ転送

システム メモリとの間でのデータ送受信には、8 ビート インクリメンタル バーストや 4 ビート インクリメンタル バーストなどのバースト転送、またはシングル転送を使用します。これは主にマスターによって長時間 AHB バスが占有されるのを防ぐのが目的です。

DMA を使用したデータ転送の手順は次のとおりです。

1. DMA のシステム アドレスをシステム アドレス レジスタに設定する。
2. 転送するデータ バイトの 1 ブロックの長さをブロック サイズ レジスタに設定する。
3. 転送するデータ ブロックの数をブロック カウント レジスタに設定する。
4. 発行するコマンドに対応した値をアーギュメント レジスタに設定する。
5. マルチ/シングル ブロック選択 (Multi/Single Block Select) およびブロック カウント有効 (Block Count Enable) に値を設定する。発行するコマンドに対応した値をデータ転送方向 (Data Transfer Direction)、自動 CMD12 有効 (Auto CMD12 Enable)、DMA 有効 (DMA Enable) に設定する。

6. 発行するコマンドに対応した値をコマンド レジスタに設定する。

   注記 : コマンド レジスタの上位バイトに書き込みを実行すると、SD コマンドが発行されます。

7. コマンド完了の割り込みを待つ。
8. 通常割り込みステータス レジスタのコマンド完了ビットに 1 を書き込み、このビットをクリアする。
9. 応答レジスタを読み出し、発行したコマンドに応じた必要な情報を取得する。
   - DMA 書き込み転送

     書き込みコマンド (データの流れはホストからカード) の場合、カードから応答終了 (Response End) ビットを受信すると SD ホスト コントローラーはマスターとして動作し、AHB バスに要求を出します。AHB バスから許可があると、ホスト コントローラーはシステム メモリからデータ ブロックの読み出しを開始し、1 番目の FIFO に格納します。データの準備ができると、トランスミッターは SD バスへのデータ送信を開始します。

     SD バスにデータを送信する際、ホスト コントローラーは 2 番目のデータ ブロックを 2 番目の FIFO に格納するようにバスに要求を出します。このように交互に FIFO を利用することで、スループットを向上しています。同様に、ホスト コントローラーは FIFO が空になるとシステム メモリからデータ ブロックを 1 つ読み出します。以上の動作を、システム メモリからすべてのブロックが読み出されるまで続けます。すべてのデータ ブロックがカードに転送されると、転送完了割り込みがセットされます。

   - DMA 読み出し転送

     カードから受信したデータ ブロック (データはカードからホスト方向) は、1 番目の FIFO に格納されます。データ ブロックの準備ができると SD ホスト コントローラーはマスターとして動作し、AHB バスに要求を出します。AHB バスから許可があると、ホスト コントローラーは 1 番目の FIFO からシステム メモリへデータ ブロックの書き込みを開始します。

     システム メモリへデータを送信すると同時に、ホスト コントローラーは 2 番目のデータ ブロックを受信し、2 番目の FIFO に格納します。同様に、データの準備ができるとホスト コントローラーはデータ ブロックをシステム メモリに書き込みます。以上の動作を、システム メモリへすべてのブロックを転送するまで続けます。すべてのデータ ブロックがシステム メモリに転送されると、転送完了割り込みがセットされます。

     注記 : FIFO に空きがありデータ ブロックを格納できる場合のみ、ホスト コントローラーはカードからデータ ブロックを受信します。両方の FIFO がフルの場合、ホスト コントローラーは読み出し待機メカニズム (カードが読み出し待機に対応している場合) またはクロック停止によってカードからのデータ転送を停止します。

10. 転送完了割り込みおよび DMA 割り込みを待つ。
11. 転送完了ビットが 1 に設定されている場合は、手順 (14) へ進む。DMA 割り込みが 1 に設定されている場合は、手順 (12) へ進む。割り込み優先度は転送完了割り込みの方が DMA 割り込みよりも上です。
12. 通常割り込みステータス レジスタの DMA 割り込みビットに 1 を書き込み、このビットをクリアする。
13. 次のデータ位置のシステム アドレスをシステム アドレス レジスタに設定し、手順 (10) へ進む。
14. 通常割り込みステータス レジスタの転送完了および DMA 割り込みビットに 1 を書き込み、これらのビットをクリアする。

注記 : 手順 (2) と手順 (3) は同時に実行できます。手順 (5) と手順 (6) も同時に実行できます。

たとえば最大ブロック サイズが 256 バイトでホストが 4KB のデータをカードに転送する場合、ホスト ドライバーはブロック サイズ レジスタの値を 256、ブロック カウント レジスタの値を 16 に設定します。SD2.0/SDIO2.0 ホスト コントローラー内の AHB マスターとトランスミッターは、転送するデータ量の情報をこれらのレジスタから取得します。これらの情報を利用して、AHB マスターはマスターとして動作し、データ読み出しトランザクション (256 バイトのデータ ブロックをシステム メモリから読み出し) を開始します。

次のバーストは、主にマスターが長時間 AHB バスを占有するのを防ぐ目的で使用されます。

- シングル転送
- 4 ビート インクリメンタル バースト
- 8 ビート インクリメンタル バースト

データの最初のブロックは 1 番目の FIFO が受信し、2 番目のブロックは 2 番目の FIFO が受信します。同様に、残りのブロックも 2 つの FIFO に交互に受信されます。FIFO にデータ ブロックの準備ができると、トランスミッターは SD バスへデータ ブロック (256 バイト) の送信を開始します。データ ブロック全体の送信が完了したら、トランスミッターはカードからのステータス応答を待ちます。トランスミッターは、直前のデータ ブロックに対して正しいステータス応答をカードから受信した場合のみ、次のデータ ブロックを送信します。それ以外の場合はトランザクションが中止され、ホストは新しいトランザクションを開始します。

13.3.4 ADMA を使用したデータ転送

図 13-5 に ADMA を使用したデータ転送を示します。



図 13-5 : ADMA を使用した SDIO コントローラー データ転送

ADMA を使用したデータ転送の手順は次のとおりです。

1. システム メモリに ADMA のディスクリプター テーブルを作成する。
2. ADMA のディスクリプター アドレスを ADMA システム アドレス レジスタに設定する。
3. 転送するデータ バイトの 1 ブロックの長さをブロック サイズ レジスタに設定する。

4. SDIO レジスタ マップに従い、転送するデータ ブロックの数をブロック カウント レジスタに設定する。

   転送モード レジスタのブロック カウント イネーブル ビットが 1 に設定されている場合、データ全体の長さはブロック カウント レジスタとディスクリプター テーブルによって指定できます (これら 2 つのパラメーターが示すデータ長はどちらも同じ)。ただし、転送できる最大データ長は 16 ビット ブロック カウント レジスタによる制限を受けます。転送モード レジスタのブロック カウント イネーブル ビットが 0 に設定されている場合、データ全体の長さはブロック カウント レジスタではなくディスクリプター テーブルで指定します。この場合、ADMA がディスクリプターで設定した長さを超えるデータを SD カードから読み出すと、読み出しは非同期に中止され、残りの読み出しデータを破棄して ADMA が完了します。

5. アーギュメント レジスタに引数の値を設定する。
6. 転送モード レジスタに値を設定する。マルチ/シングル ブロック セレクト (Multi/Single Block Select)、ブロック カウント有効 (Block Count Enable)、データ転送方向 (Data Transfer Direction)、自動 CMD12 有効 (Auto CMD12 Enable)、DMA 有効 (DMA Enable) はホスト ドライバーで決定します。マルチ/シングル ブロック セレクトおよびブロック カウント イネーブルは SDIO レジスタ マップに従って決定します。
7. コマンド レジスタに値を設定する。

   注記 : コマンド レジスタの上位バイト [3] に書き込みを実行すると、SD コマンドが発行され DMA が開始します。
8. コマンド完了の割り込みを待つ。
9. 通常割り込みステータス レジスタのコマンド完了ビットに 1 を書き込み、このビットをクリアする。
10. 応答レジスタを読み出し、発行したコマンドから必要な情報を取得する。
11. 転送完了割り込みおよび ADMA エラー割り込みを待つ。
12. 転送完了が 1 に設定されている場合は、手順 (13) へ進む。ADMA エラー割り込みが 1 に設定されている場合は、手順 (14) へ進む。
13. 通常割り込みステータス レジスタの転送完了ビットに 1 を書き込み、このビットをクリアする。
14. エラー割り込みステータス レジスタの ADMA エラー割り込みステータス ビットに 1 を書き込み、このビットをクリアする。
15. ADMA 転送を中断する。アボート コマンドを発行すると、SD カードの動作が停止します。ADMA エラーが発生した原因を特定する必要がある場合は、ホスト ドライバーで ADMA エラー ステータス レジスタを確認します。

注記 : 手順 (3) と手順 (4) は同時に実行できます。手順 (6) と手順 (7) も同時に実行できます。

注記 : ADMA2 転送を実行中、NOOP、RSVD、または LINK 属性のいずれかと INT 属性がセットされていると、コントローラーは DMA 割り込みを発生しません。

13.3.5 アボート トランザクション

アボート トランザクションは、SD メモリ カードの場合は CMD12、SDIO カードの場合は CMD52 を使用して実行します。HD によるアボート トランザクションの実行が必要になるのは、次の 2 つの場合です。

- HD が無制限ブロック転送を停止する場合
- マルチ ブロック転送を実行中に HD が転送を停止する場合

アボート コマンドの発行方法には 2 種類があります。1 つは非同期アボートで、もう 1 つは同期アボートです。非同期アボートの場合、プレゼント ステート レジスタのコマンド インヒビット (CMD) ビットが 1 にセットされていなければ、HD はアボート コマンドをいつでも発行できます。同期アボートでは、ブロック ギャップ制御レジスタの Stop At Block Gap Request (ブロック ギャップ要求で停止) ビットを利用してデータ転送を停止した後で HD がアボート コマンドを発行します。

同期アボート

同期アボートは、次の手順で実行します。

1. ブロック ギャップ制御レジスタの Stop At Block Gap Request (ブロック ギャップ要求で停止) ビットを 1 にセットして SD トランザクションを停止する。
2. 転送完了割り込みを待つ。



図 13-6 : SDIO コントローラー同期アボートの手順

3. 通常割り込みステータス レジスタの転送完了ビットを 1 にセットし、このビットをクリアする。
4. アボート コマンドを発行する。
5. ソフトウェア リセット レジスタの Software Reset for DAT Line (DAT ラインのソフトウェア リセット) ビットおよび Software Reset for CMD Line (CMD ラインのソフトウェア リセット) ビットを 1 にセットし、ソフトウェア リセットを実行する。
6. ソフトウェア リセット レジスタの Software Reset for DAT Line および Software Reset for CMD Line を確認する。ソフトウェア リセット レジスタの Software Reset for DAT Line と Software Reset for CMD Line が両方とも 0 の場合は、フロー図の「End」へ進む。Software Reset for DAT Line または Software Reset for CMD Line のいずれかが 1 の場合は、手順 (6) を繰り返す。

13.3.6 外部インターフェイスの使用例

Zynq-7000 デバイスには、SD および SDIO デバイスをサポートした 2 つの SD (Secure Digital) ポートがあります (図 13-7 参照)。



図 13-7 : SDIO コントローラー デバイスの配線図

13.3.7 サポートされる構成

SD/SDIO コントローラーは、次の構成での動作をサポートしています。

- SD (Secure Digital) メモリ
- SDIO (Secure Digital Input/Output)

一部の SD カード スロットには、カードの挿入または存在を通知する CDn (カード検出) ピンとメモリ カードの書き込み保護スイッチの位置を通知する WP (書き込み保護) ピンの 2 本が追加されています。これらの信号は、外部でプルアップする必要があります。通常、カードは挿入時に CDn を Low に引き下げます。カードを書き込みから保護するように WP スイッチを設定した場合、WP 信号は High のままになります。配線回路図を図 13-8 に示します。この方法でカードが機能しない場合は、カードの挿入や存在を通知する別の方法が必要になります。ボード デザインの詳細については、『Zynq-7000 SoC PCB デザイン ガイド』(UG933) を参照してください。

製品版の BootROM は、Low に引き下げる CDn を検索せず、カードが取り付けられていることを前提とします。ザイリンクスのドライバーは、カードの状態をソフトウェアに提供するため、これらの信号が MIO を介して配線されて正しく機能することを要求します。この配線は、slcr.SD{1,0}_WP_CD_SEL レジスタを使用して実行します。



図 13-8 : SDIO コントローラー SD カード検出と書き込み保護

13.3.8 バス電圧の変換

SDIO 電源ピンの SDx_POW を使用して、SDIO スロットの電源を制御できます。MIO バンクの I/O 電圧およびバスに接続した SD/SDIO デバイスの組み合わせによっては、レベル変換が必要になる場合があります。

13.4 SDIO コントローラーのメディア インターフェイス信号

SDIO メディア インターフェイス信号は、MIO ピンまたは複数の EMIO 信号に独立して接続されます (表 13-1 参照)。MIO ピンの一覧、および特定のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 13-1 : SDIO インターフェイス信号

SDIO インターフェイス	デフォルトのコントローラー入力値	MIO ピン		EMIO 信号(1)	
		番号	I/O	信号名	I/O
SDIO 0 クロック	0	16、28、40	IO	EMIOSDIO0CLKFB	I
	~			EMIOSDIO0CLK	O
SDIO 0 コマンド	0	17、29、41	IO	EMIOSDIO0CMDI	I
	~			EMIOSDIO0CMDO	O
	~			EMIOSDIO0CMDTN	O
SDIO 0 データ 0	0	18、30、42	IO	EMIOSDIO0DATAI0	I
	~			EMIOSDIO0DATAO0	O
	~			EMIOSDIO0DATATN0	O
SDIO 0 データ 1	0	19、31、43	IO	EMIOSDIO0DATAI1	I
	~			EMIOSDIO0DATAO1	O
	~			EMIOSDIO0DATATN1	O
SDIO 0 データ 2	0	20、32、44	IO	EMIOSDIO0DATAI2	I
	~			EMIOSDIO0DATAO2	O
	~			EMIOSDIO0DATATN2	O
SDIO 0 データ 3	0	21、33、45	IO	EMIOSDIO0DATAI3	I
	~			EMIOSDIO0DATAO3	O
	~			EMIOSDIO0DATATN3	O
SDIO 0 カード検出		任意のピン (7、8 を除く)	I	EMIOSDIO0CDN	I
SDIO 0 書き込み保護		任意のピン (7、8 を除く)	I	EMIOSDIO0WP	I
SDIO 0 電源制御	~	任意の偶数番号ピン	O	EMIOSDIO0BUSPOW	O
SDIO 0 LED 制御	~	~	~	EMIOSDIO0LED	O
SDIO 0 バス電圧	~	~	~	EMIOSDIO0BUSVOLT[2:0]	O
SDIO 1 クロック	0	12、24、36、48	IO	EMIOSDIO1CLKFB	I
	~			EMIOSDIO1CLK	O

表 13-1 : SDIO インターフェイス信号 (続き)

SDIO インターフェイス	デフォルトのコントローラー入力値	MIO ピン		EMIO 信号(1)	
		番号	I/O	信号名	I/O
SDIO 1 コマンド	0	11、23、35、47	IO	EMIOSDIO1CMDI	I
	~			EMIOSDIO1CMDO	O
	~			EMIOSDIO1CMDTN	O
SDIO 1 データ 0	0	10、22、34、46	IO	EMIOSDIO1DATAI0	I
	~			EMIOSDIO1DATAO0	O
	~			EMIOSDIO1DATATN0	O
SDIO 1 データ 1	0	13、25、37、49	IO	EMIOSDIO1DATAI1	I
	~			EMIOSDIO1DATAO1	O
	~			EMIOSDIO1DATATN1	O
SDIO 1 データ 2	0	14、26、38、50	IO	EMIOSDIO1DATAI2	I
	~			EMIOSDIO1DATAO2	O
	~			EMIOSDIO1DATATN2	O
SDIO 1 データ 3	0	15、27、39、51	IO	EMIOSDIO1DATAI3	I
	~			EMIOSDIO1DATAO3	O
	~			EMIOSDIO1DATATN3	O
SDIO 1 カード検出		任意のピン (7、8 を除く)	I	EMIOSDIO1CDN	I
SDIO 1 書き込み保護		任意のピン (7、8 を除く)	I	EMIOSDIO1WP	I
SDIO 1 電源制御	~	任意の奇数番号ピン	O	EMIOSDIO1BUSPOW	O
SDIO 1 LED 制御	~	~	~	EMIOSDIO1LED	O
SDIO 1 バス電圧	~	~	~	EMIOSDIO1BUSVOLT[2:0]	O

注記 :

1. プロダクション シリコン デバイスでは、EMIO のトライステート制御信号は、Processing_System7 ラッパーによって反転されます。

13.4.1 SDIO EMIO 経由で SDIO を利用する場合の注意事項

SDIO インターフェイスは、MIO および EMIO インターフェイスのどちらでも利用できます。ただし、これらは相互排他で、SDIO インターフェイスが MIO 経由で配線されると、EMIO では利用できなくなります。優先度の高い別の用途で MIO が占有され、EMIO インターフェイス経由で SDIO を利用する場合、SDIO の最大動作周波数が制約されるため注意が必要です。PL 接続では、EMIO 信号を SelectIO ピンに直接接続する必要があります。また、SDIO の動作速度を Full Speed または Low Speed モードに制限することが要件となる場合もあります (周波数およびタイミング値はデータシート参照)。

XILINX

第 14 章

汎用 I/O (GPIO)

14.1 はじめに

汎用 I/O (GPIO) ペリフェラルを使用すると、ソフトウェアは MIO モジュールを経由して最大 54 のデバイス ピンを監視、制御できます。また、EMIO インターフェイスを経由してプログラマブル ロジック (PL) からの 64 の入力および PL への 128 の出力にもアクセスできます。GPIO は、関連するインターフェイス信号をグループ化した 4 つのレジスタ バンクで構成されています。

各 GPIO は個別かつ動的に入力、出力、割り込み検知のいずれかにプログラムされます。ソフトウェアは、1 つのロード命令で 1 つのバンク内のすべての GPIO の値を読み出すことができ、1 つのストア命令で一定範囲内にある 1 つ以上の GPIO にデータを書き込むことができます。GPIO の制御およびステータス レジスタはベース アドレス `0xE000_A000` としてメモリ マップされています。

14.1.1 機能

GPIO ペリフェラルの主な機能は次のとおりです。

- デバイス ピン用に 54 の GPIO 信号 (MIO マルチプレクサー経由で接続)
  - トライステート対応の出力
- EMIO インターフェイス経由で PS と PL 間に 192 の GPIO 信号
  - 64 の入力と 128 の出力 (64 は完全な出力、64 は出力イネーブル)
- 各 GPIO の機能は個別にまたはグループ単位で動的にプログラム可能
- イネーブル、ビットまたはバンク データ書き込み、出力イネーブル、方向制御
- 個々の GPIO 単位でプログラム可能な割り込み
  - マスクなし/マスクありの割り込みのステータス読み出し
  - 選択可能なトリガー方式: レベル (High/Low) またはエッジ (立ち上がり/立ち下がり/両方)

14.1.2 ブロック図



図 14-1 : GPIO のブロック図

図 14-1 に示すように、GPIO モジュールは次の 4 つのバンクに分割されます。

- バンク 0: MIO ピン [31:0] を制御する 32 ビット バンク
- バンク 1: MIO ピン [53:32] を制御する 22 ビット バンク

  注記 : MIO は全部で 54 ピンのため、バンク 1 は 22 ビットに制限されます。
- バンク 2: EMIO 信号 [31:0] を制御する 32 ビット バンク
- バンク 3: EMIO 信号 [63:32] を制御する 32 ビット バンク

GPIO は、一連のメモリ マップ レジスタを使用してソフトウェアで制御します。制御方法は各バンクに共通ですが、MIO と EMIO は機能が異なるため、若干の違いがあります。

14.1.3 注記事項

7z010 CLG225 デバイス

7z010 CLG225 デバイスでは、「2.5.4 MIO 一覧表」の MIO の表に記載の使用可能な MIO ピンが 32 本に削減されています。つまり、このデバイスで MIO に利用できる GPIO ピンは、15:0、39:28、48、49、52、および 53 のみです。その他の MIO ピンは未接続にし、使用できません。すべての EMIO 信号は利用可能です。

MIO に関する考慮事項

GPIO ペリフェラル モジュールのバンク 0 および 1 は、MIO モジュールを介してデバイス ピンに配線されます。MIO 動作の詳細は、「2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス」を参照してください。MIO の主な制御は slcr.MIO_PIN_xx レジスタから実行します。次の点を考慮してください。

- ユーザーは、ユーザー システムに応じて IO_Type、PULLUP、DisableRcvr、および速度フィールドを使用し、適切な I/O タイプを選択します。
- ユーザーは、マルチプレクサー制御フィールド (L0_SEL、L1_SEL、L2_SEL、および L3_SEL) から GPIO モジュールを選択する必要があります。各 I/O ピンは個別に選択できます。MIO ピンは、IOP デバイスで使用する場合は GPIO として使用できません。
- TRI_ENABLE は 0 にします。これにより、GPIO が I/O のトライステート モードを制御できるようになります。MIO で TRI_ENABLE が 1 にセットされていると、出力ドライバーは GPIO の設定に関係なくトライステートになります。

14.2 機能の説明

14.2.1 デバイス ピンの GPIO 制御

ここでは、バンク 0 とバンク 1 の動作について説明します (図 14-2 参照)。



図 14-2 : GPIO チャネル

ソフトウェアで GPIO を出力または入力に設定します。GPIO の設定が入力 (OE 信号が False) か出力 (OE 信号が True) かにかかわらず、DATA_RO レジスタは常に GPIO ピンの状態を返します。出力波形を生成するには、ソフトウェアで 1 つまたは複数の GPIO へ (通常は MASK_DATA レジスタを使用して) 書き込みを繰り返します。

アプリケーションによっては、複数の GPIO を同時 (ただし 2 つの I/O バッファー間に内在するわずかなスキュー時間を除く) に切り替えることが必要になる場合があります。この場合、MASK_DATA レジスタを使用して 1 回のストア命令で書き込みを実行するには、同時に切り替える必要のある GPIO がすべてバンクの上位または下位 16 ビットの同じ側に属している必要があります。

GPIO バンク (バンク 0 およびバンク 1) の制御方法を次にまとめます。

- **DATA_RO:** ソフトウェアでデバイス ピンの値を監視する際に使用します。GPIO 信号が出力に設定されている場合、通常は出力に駆動される値を反映します。このレジスタへの書き込みは無視されます。

  注記 : ソフトウェアは GPIO レジスタを使用して GPIO 以外のピンの値を観察できないため、このピンを GPIO ピンとして利用するように MIO を設定していない場合、DATA_RO は予測不能になります。
- **DATA:** GPIO 信号が出力に設定されている場合、出力される値を制御します。このレジスタは、32 ビットが一度に書き込まれます。このレジスタを読み出すと DATA または MASK_DATA_{LSW,MSW} のいずれかに書き込んだ直前の値が返され、デバイス ピンの現在の値は返されません。

- **MASK_DATA_LSW:** このレジスタを使用すると、DATA レジスタよりも選択的に出力値を変更して希望する出力を得ることができます。最大 16 ビットを任意の組み合わせで書き込むことができます。書き込みを実行しないビットは変化せず、直前の値を保持します。このレジスタを読み出すと DATA または MASK_DATA_{LSW,MSW} のいずれかに書き込んだ直前の値が返され、デバイス ピンの現在の値は返されません。このレジスタでは、変更しないビットについては Read-Modify-Write シーケンスが不要です。
- **MASK_DATA_MSW:** バンクの上位 16 ビットを制御し、動作自体は MASK_DATA_LSW と同じです。
- **DIRM:** 方向モード。I/O ピンの動作を入力または出力に設定します。入力ロジックは常に有効であるため、実質的には出力ドライバーの有効/無効を切り替えます。DIRM[x]==0 の場合、出力ドライバーは無効になります。
- **OEN:** 出力イネーブル。I/O を出力に設定した場合、出力を有効にするかどうかを制御します。出力を無効にすると、そのピンはトライステートになります。OEN[x]==0 の場合、出力ドライバーは無効になります。

  注記 : MIO TRI_ENABLE が 1 にセットされている場合、トライステートの有効およびドライバーの無効を経て、OEN が無視されて出力がトライステートになります。

14.2.2 EMIO 信号

ここでは、バンク 2 とバンク 3 の動作について説明します (図 14-2 参照)。

EMIO バンクのレジスタ インターフェイスも前述の MIO バンクの場合と同じですが、EMIO インターフェイスは PS と PL を単にワイヤで接続したものです。次のような違いがあります。

- 入力は PL からのワイヤであり、出力値や OEN レジスタとは関係ありません。これらは、DIRM が 0 入力にセットされている場合 DATA_RO から読み出すことができます。
- 出力ワイヤはトライステートに対応していないため、OEN レジスタの影響も及びません。出力される値は、DATA、MASK_DATA_LSW、MASK_DATA_MSW レジスタを使用してプログラムされます。DIRM は 1 にセットし、出力にする必要があります。
- 出力イネーブル ワイヤは、PS からの単なる出力です。これらは DIRM/OEN レジスタで EMIOGPIOTN[x] = DIRM[x] & OEN[x] のように制御されます。

EMIO I/O と MIO I/O は一切接続されていません。EMIO 入力を MIO 出力に接続することも、MIO 入力を EMIO 出力に接続することもできません。各バンクは独立しており、ソフトウェアで観測/制御可能な信号としてのみ利用できます。

14.2.3 バンク 0、ビット [8:7] は出力

バンク 0 の GPIO ビット [8:7] は、リセット時に I/O バッファーの電圧モードを制御するパッケージ ピンに対応しています。MIO バンクでは、これらのピンは VMODE ピン ストラップと呼ばれています (155 ページの「ブート モード ピンの設定」を参照)。これらは適切な電圧モードに従って外部システムで駆動する必要があります。それ以外のシステム ロジックで駆動されるのを防ぐため、これらは汎用入力としては利用できません。

出力ドライバーはリセット時には無効になるため、これらのビットは汎用出力として使用可能です。システム ブート時に電圧モードを読み出した後、システムはこれらを出力として使用できます。

14.2.4 割り込み機能

GPIO 入力信号は割り込み検出ロジックで監視されます。割り込みは、立ち上がりエッジ、立ち下がりエッジ、両方のエッジ、Low レベル、High レベルでトリガーできます。どの方式で割り込みをトリガーするかは、INT_TYPE、INT_POLARITY、INT_ANY レジスタで設定します。

割り込みが検出されると、割り込み検出ロジックは GPIO の INT_STAT ステートを True にセットします。INT_STAT ステートが有効 (マスクなし) の場合、割り込みは 1 つの大規模な OR 関数へ伝搬されます。この OR 関数は、4 つのバンクの GPIO の割り込みをすべて 1 つの出力 (IRQ ID#52) にまとめて割り込みコントローラーへ出力します。割り込みを無効 (マスクあり) にした場合、INT_STAT ステートはクリアするまで維持されますが、後で INT_EN に書き込んでマスクを無効にするまで割り込みコントローラーには伝搬されません。すべての GPIO が同じ割り込みを共有するため、どの GPIO が割り込みの発生要因であるかを判断するにはソフトウェアで INT_MASK と INT_STAT の両方を調べる必要があります。

割り込みマスクの状態は、INT_EN および INT_DIS レジスタに 1 を書き込んで制御します。INT_EN レジスタに 1 を書き込むとマスクが無効になり、アクティブな割り込みが割り込みコントローラーへ伝搬されます。INT_DIS レジスタに 1 を書き込むとマスクが有効になります。割り込みマスクの状態は、INT_MASK レジスタを使用して読み出すことができます。

GPIO 割り込みがエッジでトリガーされる場合、INT の状態は検出ロジックによってラッチされます。INT ラッチは、INT_STAT レジスタに 1 を書き込むとクリアされます。レベルでトリガーされる割り込みの場合、割り込み信号をクリアするには GPIO への割り込み入力ソースをクリアする必要があります。あるいは、INT_DIS レジスタを使用してソフトウェアで入力をマスクできます。

割り込みコントローラーへ伝搬する割り込み信号の状態は、INT_STAT および INT_MASK レジスタを読み出すことで推論できます。この割り込み信号は、INT_STAT = 1 かつ INT_MASK = 0 の場合にアサートされます。

GPIO バンクの制御を次にまとめます。

- **INT_MASK:** 読み出し専用で、どのビットが現在マスクされていてどのビットがマスクされていない (有効) かを示します。
- **INT_EN:** このレジスタのビットに 1 を書き込むと、そのビットに対応した信号の割り込みが有効 (マスクなし) になります。このレジスタを読み出すと、予測不能な値が返されます。
- **INT_DIS:** このレジスタのビットに 1 を書き込むと、そのビットに対応した信号の割り込みがマスクされます。このレジスタを読み出すと、予測不能な値が返されます。
- **INT_STAT:** 割り込みイベントが発生したかどうかを示します。このレジスタの任意のビットに 1 を書き込むと、そのビットの割り込みステータスがクリアされます。このレジスタのビットに 0 を書き込んでも無視されます。
- **INT_TYPE:** 割り込みのトリガー方式をエッジとするかレベルとするかを制御します。
- **INT_POLARITY:** 割り込みをアクティブ Low とするかアクティブ High とするか (または立ち下がりエッジと立ち上がりエッジのどちらでトリガーするか) を設定します。
- **INT_ON_ANY:** INT_TYPE をエッジに設定した場合、このレジスタを設定して立ち上がりエッジと立ち下がりエッジの両方で割り込みイベントを発生できます。INT_TYPE がレベルに設定されている場合、このレジスタは無視されます。

表 14-1 : GPIO 割り込みトリガーの設定

タイプ	gpio.INT_TYPE_0	gpio.INT_POLARITY_0	gpio.INT_ANY_0
立ち上がりエッジ	1	1	0
立ち下がりエッジ	1	0	0
立ち上がりエッジおよび立ち下がりエッジの両方	1	X	1
レベルによる認識、High にアサート	0	1	X
レベルによる認識、Low にアサート	0	0	X

14.3 プログラム ガイド

GPIO コントローラーには 4 つのバンクがあり、MIO および EMIO に 2 つずつ使用されます。各 GPIO ピンは個別にプログラムできます。「14.2.1 デバイス ピンの GPIO 制御」で説明されているとおり、複数のピンを 1 回の書き込みでプログラムできます。

14.3.1 スタートアップ シーケンス

主な例: スタートアップ シーケンス

1. **リセット:** リセット オプションは、「14.4.2 リセット」を参照してください。
2. **クロック:** クロックは、「14.4.1 クロック」を参照してください。
3. **GPIO ピンのコンフィギュレーション:**「14.3.2 GPIO ピン コンフィギュレーション」で説明されているとおり、ピンを入力/出力として設定します。
4. **データを GPIO 出力ピンに書き込む:**「14.3.3 データを GPIO 出力ピンに書き込む」の例を参照してください。
5. **データを GPIO 入力ピンから読み出す:**「14.3.4 データを GPIO 入力ピンから読み出す」の例を参照してください。
6. **GPIO ピンをウェークアップ イベントとして設定する**:「ウェークアップ イベントとしての GPIO」の例を参照してください。

14.3.2 GPIO ピン コンフィギュレーション

個々の GPIO ピンは入力/出力としてコンフィギュレーションできます。ただし、バンク 0[8:7] ピンは出力としてコンフィギュレーションしてください。詳細は、「14.2.3 バンク 0、ビット [8:7] は出力」を参照してください。

例: MIO ピン 10 を出力としてコンフィギュレーションする

1. **方向を出力に設定する:** gpio.DIRM_0 レジスタに 0x0000_0400 を書き込みます。
2. **出力イネーブルを設定する:** gpio.OEN_0 レジスタに 0x0000_0400 を書き込みます。

注記 : GPIO ピンが出力にコンフィギュレーションされている場合にのみ、出力イネーブルは重要性を持ちます (有効になる)。

例: MIO ピン 10 を出力としてコンフィギュレーションする

1. **方向を入力に設定する:** gpio.DIRM_0 レジスタに 0x0 を書き込みます。これにより gpio.DIRM_0[10] が 0 にセットされます。

14.3.3 データを GPIO 出力ピンに書き込む

出力にコンフィギュレーションされている GPIO ピンについては、目的の値をプログラムするのに 2 つのオプションがあります。

オプション 1: gpio.DATA_0 レジスタを使用して GPIO ピンの読み出し、変更、およびアップデートを実行します。

例: DATA_0 レジスタを使用して GPIO 出力ピン 10 を設定します。

1. **gpio.DATA_0 レジスタから読み出す:** reg_val 変数に対して gpio.DATA_0 レジスタを読み出します。
2. **値を変更する:** reg_val [10] を 1 にセットします。
3. **アップデート済みの値を出力ピンに書き込む:** gpio.DATA_0 レジスタに reg_val を書き込みます。

オプション 2: MASK_DATA_x_MSW/LSW レジスタを使用して 1 本以上の GPIO ピンをアップデートします。

例: MASK_DATA_0_MSW レジスタを使用して出力ピン 20、25、および 30 を 1 にセットします

1. **ピン 20、25、および 30 のマスク値を生成する:** ピン 20、25 および 30 を駆動するには、0xBDEF を gpio.MASK_DATA_0_MSW [MASK_0_MSW] のマスク値とします。
2. **ピン 20、25、30 のデータ値を生成する:** ピン 20、25、および 30 で 1 を駆動するには、0x4210 を gpio.MASK_DATA_0_MSW [DATA_0_MSW] のデータ値とします。
3. **マスクおよびデータを MASK_DATA_x_MSW レジスタに書き込む:** gpio.MASK_DATA_0_MSW レジスタに 0xBDEF_4210 を書き込みます。

14.3.4 データを GPIO 入力ピンから読み出す

入力にコンフィギュレーションされている GPIO ピンについては、入力を監視するのに 2 つのオプションがあります。

オプション 1: 各バンクの gpio.DATA_RO_x レジスタを使用します。

例: DATA_RO_0 レジスタを使用してバンク 0 にあるすべての GPIO 入力ピンのステートを読み出します。

1. **入力バンク 0 を読み出す:** gpio.DATA_0 レジスタを読み出します。

オプション 2: 入力ピンで割り込みロジックを使用します (「14.2.4 割り込み機能」 参照)。

例: MIO ピン 12 が立ち上がりエッジでトリガーされるようにコンフィギュレーションします。

1. **立ち上がりエッジをトリガーとして設定する**: gpio.INT_TYPE_0 [12] に 1 を書き込みます。gpio.INT_POLARITY_0 [12] に 1 を書き込みます。gpio.INT_ANY_0 [12] に 0 を書き込みます。
2. **割り込みを有効にする**: gpio.INT_EN_0 [12] に 1 を書き込みます。
3. **入力ピンのステータス**: gpio.INT_STAT_0 [12] =1 は、割り込みイベントが発生したことを意味します。
4. **割り込みを無効にする**: gpio.INT_DIS_0 [12] に 1 を書き込みます。

14.3.5 ウェークアップ イベントとしての GPIO

GPIO をウェークアップ デバイスとして設定できます。

重要 : それには、GIC を適切に設定する必要があります。

1. GIC で GPIO 割り込みを有効にします。
2. gpio.INT_EN_{0..3} レジスタを使用して、必要なピンの GPIO 割り込みを有効にします。gpio.INT_EN_0[10] に 1 を設定して GPIO10 の割り込みを有効にします。
3. GPIO 関連のクロックは、どれもオフにしないでください。

14.3.6 レジスタの概要

表 14-2 に GPIO レジスタの概要を示します (「14.2.1 デバイス ピンの GPIO 制御」も併せて参照)。詳細は、付録 B「Register Details」を参照してください。

表 14-2 : GPIO レジスタの概要

機能	レジスタ名	概要	タイプ
データの読み出しおよび書き込み	gpio.MASK_DATA_{3:0}_{MSW,LSW}	ビット マスクされたデータ出力の書き込み	混合
	gpio.DATA_{3:0}	32 ビット データ出力の書き込み	R/W
	gpio.DATA_{3:0}_RO	32 ビット データ入力の読み出し	RO
I/O バッファーの制御	gpio.DIRM_{3:0}	方向	R/W
	gpio.OEN_{3:0}	出力イネーブル	R/W
割り込み制御	gpio.INT_MASK_{3:0}	割り込みマスク	RO
	gpio.INT_EN_{3:0}	割り込みイネーブル	WO
	gpio.INT_DIS_{3:0}	割り込みディスエーブル	WO
	gpio.INT_STAT_{3:0}	割り込みステータス	WTC
	gpio.INT_TYPE_{3:0}	割り込みのタイプ	RW
	gpio.INT_POLARITY_{3:0}	割り込みの極性	RW
	gpio.INT_ANY_{3:0}	任意の割り込み	RW

14.4 システムの機能

ここでは、コントローラーのクロックおよびリセットについて説明します。GPIO コントローラーで生成された割り込みはすべて IRQ 52 に接続されます。GPIO I/O 信号は MIO または EMIO のいずれかに接続されます。

14.4.1 クロック

コントローラーは、APB インターフェイスからの CPU_1x クロックで駆動されます。すべての出力および入力サンプリングは CPU_1x クロックを使用して実行されます。

パワー マネージメントのために、slcr.APER_CLK_CTRL[GPIO_CPU_1XCLKACT] により、GPIO コントローラー クロックに対してクロック ゲーティングを適用できます。

14.4.2 リセット

コントローラーは slcr.GPIO_RST_CTRL [GPIO_CPU1X_RST] ビットによってリセットされます。詳細は、第 26 章「リセット システム」を参照してください。このリセットの影響はバス インターフェイスにのみ及び、コントローラー ロジック自体には及びません。

14.4.3 割り込み

コントローラーの割り込みは、「14.2.4 割り込み機能」で説明しています。コントローラーは、GIC に対する IRQ # 52 をアサートします。プログラミングの例は、「14.3.4 データを GPIO 入力ピンから読み出す」で説明しています。

14.5 I/O インターフェイス

14.5.1 MIO プログラミング

バンク 0 およびバンク 1 のピンは MIO を介して配線されます。これらのピンは、slcr.MIO_PIN_XX レジスタを使用して GPIO としてコンフィギュレーション可能です。

例: MIO ピン 6 を GPIO 信号にコンフィギュレーションする

1. MIO ピンを GPIO に選択します: L0_SEL、L1_SEL、L2_SEL、L3_SEL = 0
2. TRI_ENABLE を 0 にセットします。
3. LVCMOS18 に設定します (その他の電圧オプションは、レジスタ定義参照)。
4. 低速 CMOS エッジに設定します。
5. 内部プルアップ抵抗を有効にします。
6. HSTL レシーバーを無効にする。

注記 : TRI_ENABLE が 1 の場合、出力は GPIO の設定に関係なくトライステートになります。TRI_ENABLE が 0 の場合、トライステートは gpio.OEN_x レジスタによって制御されます。

XILINX

第 15 章

USB ホスト/デバイス/OTG コントローラー

15.1 概要

USB コントローラーは、ホスト、デバイス、または OTG (On-the-Go) として、USB 2.0 インプリメンテーション向けの幅広いアプリケーションを実現します。Zynq-7000 デバイスには類似のコントローラーが 2 つあり、各コントローラーは個別に設定および制御できます。USB コントローラー I/O は、ULPI プロトコルを使用し、MIO ピンを介して外部 ULPI PHY に接続します。ULPI インターフェイスは、コントローラーの内部にある UTMI のようなバスから PHY への、8 ビットのパラレル SDR データ パスを提供します。ULPI インターフェイスは、デバイス ピンの数を最小限に抑え、PHY から出力される 60MHz クロックで制御されます。

USB は、ホスト デバイスに各種ペリフェラルを接続し、ホストと複数のコンピューター ペリフェラル間のデータ通信を可能にするケーブル バスです。接続された複数のペリフェラルは、ホスト側のスケジューリングによるトークン ベースのプロトコルを利用して USB 帯域幅を共有します。このバスは、ホストとペリフェラルが動作可能な状態のまま別のペリフェラルを接続、設定、使用、切断できます。

USB 2.0 ホストの USB コントローラーは、EHCI 仕様に準拠します (一部拡張、若干の変更を含む)。OTG 動作モードのソフトウェアは、Host Negotiation Protocol (HNP) および Session Request Protocol (SRP) を使用し、アプリケーションの要件に応じてコントローラーをアイドル モードとデバイス/ホスト モード間で切り替えます。

コントローラーは、SoC デザインのシステム リソースを効率よく利用できるように設計されています。DMA エンジンは、RX/TX FIFO およびシステム メモリ間で USB トランザクション データの移動を実行します。これらの FIFO は、PS インターコネクトのデータ転送に関連する周期的な遅延を反映させた HS USB データ レートのバッファーに使用されます。

EHCI 準拠のホスト コントローラーは、周期転送 (インタラプトおよびアイソクロナス) および非同期転送 (コントロールおよびバルク) をスケジュールに基づいた環境で実行します。デバイス モードには、ソフトウェアと USB 間の USB データ転送に適時応答する簡単なディスクリプターが 1 組含まれます。

ホスト スケジュールの転送ディスクリプターおよびデバイス エンドポイントは DMA を制御し、USB にリアルタイムで応答して 32 ビット AHB マスター システム バス インターフェイスおよび RX と TX データ FIFO 間でデータを移動させます。

このコントローラーは、タイミング要件の厳しい応答を必要としないタスクに対してはソフトウェアを戦略的に利用します。これによってハードウェア ロジックの使用量が抑えられます。さらに、このコントローラーには USB への迅速な応答を可能にするハードウェア アシスト ロジックが含まれているため、ソフトウェアが簡略化されます。

15.1.1 機能

USB コントローラーの主な機能は次のとおりです。

- USB 2.0 High Speed ホスト コントローラー (480Mb/s)
  - Intel® EHCI ソフトウェア プログラミング モデル
- USB 2.0 HS および FS デバイス コントローラー
  - 最大 12 のエンドポイント: コントロール エンドポイントおよび 11 の設定変更可能なエンドポイント
- USB 1.1 レガシ FS/LS
  - ホスト モードの FS/LS をサポートする内蔵トランザクション トランスレーター
- OTG (On-the-Go) 1.3 仕様
  - ホスト ネゴシエーション プロトコル (HNP)
  - セッション リクエスト プロトコル (SRP)
- すべての USB トランザクション タイプ
  - コントロール、バルク、インタラプト、アイソクロナス
- ローカル DMA エンジン
  - AHB バス マスター
  - システム メモリとコントローラー FIFO 間でのデータ転送
  - デバイス エンドポイントおよびホスト スケジュール用転送ディスクリプターの処理
- プロトコル エンジン
  - USB パケットの中断
  - コントローラーのステータスに基づいてリアルタイムで応答
- ポート/トランシーバー コントローラー
  - 8 ビット パラレル データ パススルー バス
- ULPI リンク ラッパー
  - ULPI I/O インターフェイスと UTMI のようなインターフェイス間で RX および TX 転送を変換
  - プロトコル エンジンおよび ULPI インターフェイス間をブリッジ
  - RX および TX コマンド
- ULPI I/O インターフェイス
  - クロック、方向、ネクスト、および停止信号を備える 8 ビット SDR データ
  - MIO ピンを介する 12 の ULPI PHY 信号
  - クロックアウト モードの PHY でクロックを供給
  - ULPI PHY レジスタへのビューポート アクセス
- ホスト ポート インジケーター、電源セレクトおよび電源エラー インジケーター信号
  - EMIO 経由で各コントローラーに 4 つの信号

15.1.2 動作モード

USB コントローラーは、図 15-1 に示すモードで動作可能です。



図 15-1 : USB コントローラーの動作モード

ホスト モード: ホスト モードでは、ソフトウェアはドライバー層のプログラムをサポートし、バスの検出とエニュメレーション、PHY 動作の管理、および転送ディスクリプターの周期スケジュールと非同期スケジュールのセットアップを実行します。

- 「15.11 EHCI のインプリメント」での記載を除く、EHCI ソフトウェア モデル

デバイス モード: デバイス モードではコントローラーはホスト コマンドに応答します。ソフトウェアは、単一機能デバイスまたは多機能デバイスとしてアップストリーム コマンドに応答するために、ドライバー層のプログラムをサポートできます。

OTG (On-the-Go): OTG ソフトウェアは、ホスト ネゴシエーション プロトコル (HNP) およびセッション リクエスト プロトコル (SRP) に基づいてホスト モードとデバイス モードを切り替えます。コントローラーがデバイス モードまたはホスト モードの場合、選択したモードの機能すべてを持つことになります。

15.1.3 ハードウェアのシステム ビューポイント

USB コントローラーは、PS インターコネクトと外部 ULPI PHY 間をブリッジする目的で PS IOP に統合されています。コントローラーのレジスタはメモリ マップされており、ローカル DMA エンジンがシステム メモリに対して読み出しおよび書き込みを開始します。ULPI 信号は MIO を経由します。サイドバンド信号 (ポート インジケーターおよび電源制御) は EMIO インターフェイスを経由し、通常はここから PL SelectIO ピンへ接続されます。図 15-2 にシステム図を示します。



図 15-2 : USB ハードウェア システムのブロック図

2 つの独立した USB コントローラーには、それぞれに制御レジスタおよびステータス レジスタがあります。各 ULPI インターフェイスは MIO を介して個別に有効になります。各コントローラーには、EMIO を経由して接続される個別のポート インジケーターおよび電源信号があります。システム レベルの機能は「15.15 システム機能」で説明します。

システム インターフェイス

各コントローラーは、DMA 転送では PS インターコネクトへの AHB バス マスターとして機能します。制御レジスタおよびステータス レジスタには、コントローラーの APB スレーブ インターフェイスを使用してアクセスします。各コントローラーには、PS リセット モジュールからの専用の入力リセット、および割り込みコントローラー GIC への割り込み出力があります。さらに、各コントローラー用に ULPI クロック入力が 1 つ、そして AMBA AHB および APB インターフェイス用に CPU_1x クロックが 1 つあります。詳細は「15.15 システム機能」で説明します。

ULPI I/O 信号

I/O 信号は「15.16 I/O インターフェイス」で説明します。MIO ピンのマルチプレクス方法の概要は、「2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス」で説明します。

I/O の配線

MIO ピンを使用する ULPI インターフェイスは、EMIO インターフェイスを経由して PL へ接続されるポート インジケーターおよび電源制御信号で拡張される 8 ビット SDR データ バスです。PS GPIO モジュールは、第 14 章「汎用 I/O (GPIO)」の記載に従って PHY リセット信号を PHY へ出力します。

450 ページの図 15-19「USB I/O 信号および PHY の配線図」に I/O の配線図を示します。I/O 信号の概要は次のとおりです。

- **MIO を介する ULPI:** コントローラーは、12 個の MIO ピン (8 つのデータ I/O、方向入力、制御入力、クロック入力、および停止出力) を介して外部の ULPI PHY へ接続します。
- **GPIO:** PS GPIO 信号を 1 つ使用して外部 PHY をリセットできます。
- **EMIO を介するポート インジケーター ピンと電源ピン:** USB ポート インジケーター出力、電源セレクト出力、および電源エラー入力信号は、EMIO を介して PL および外部ボードの logicSelectIO ピンへ接続されます。

15.1.4 コントローラーのブロック図

コントローラーは、片側を PS システム メモリへ、USB 側を外部 ULPI PHY デバイスへ接続します。図 15-3 にブロック図を示します。機能ブロックの詳細は「15.1.9 注記事項」で説明します。



図 15-3 : USB コントローラーのブロック図

システム メモリ

PS システム メモリへのアクセスは、転送ディスクリプターおよびデータ バッファーを保持する DMA エンジンから可能です。システム メモリは、DDR、OCM および PL にマップされるメモリとして使用できます。システム メモリ マップは「4.1 アドレス マップ」に示します。この表では、USB コントローラーはその他のバス マスターの 1 つに分類されます (詳細は表の注記参照)。

DMA、プロトコル エンジン、コンテキスト、および FIFO

DMA エンジンはプロトコル エンジンと連携してエンドポイント、周期要素、キュー ヘッド、およびその他転送ディスクリプターを処理します。これらのデータ構造はソフトウェアでシステム メモリに書き込まれます。DMA エンジンはこれらのデータ構造をフェッチし、コントローラーのローカル デュアル ポート RAM (DPRAM) にコピーします。コントローラーは、DPRAM に保存されているデータ構造をそれらの処理順に従って読み出しおよび書き込みます。転送が完了すると、DMA エンジンによってディスクリプターがメモリに書き戻されます。

データ構造のコンテキスト情報に加えて、コントローラーはデュアル ポート RAM を使用して RX および TX データ FIFO をインプリメントします。これらの FIFO により、システム プロセッサ メモリ バスの転送が USB のリアルタイム要件から切り離されます。

FIFO の使用法は、ホスト モードとデバイス モードで異なります。ホスト モードでは、デュアル ポート RAM を利用して各方向にそれぞれ 1 つのデータ チャネルを保持します。デバイス モードでは、システム内のアクティブなデバイス エンドポイントおよびそれらの方向に複数の FIFO チャネルを保持されます。

ポート トランシーバー コントローラー

ポート トランシーバー コントローラーには、サスペンド/レジューム機能およびチップ制御機能 (デバイス モード) があります。このコントローラーは非常に単純な構成をとっており、プロトコル エンジンの 8 ビット データ バスは 8 ビット ULPI にパススルーされ、USB コントローラーのバックエンド全体は PHY からの 60MHz USB クロックに同期して動作します。

ULPI リンク ラッパー

プロトコル エンジンには、UTMI+ と類似の内部バスが含まれます。ULPI ラッパーはこの UTMI+ のようなバスと ULPI インターフェイス間をブリッジします。これはユーザーから透過的に実行されます。ULPI リンク ラッパーは、パケット データをパススルーし、RX コマンドの解釈および TX コマンドの送信を実行します。

ULPI RX/TX コマンド

ULPI RX コマンドは PHY で開始し、ソフトウェアが PHY イベントを確認できるようにステータス ビットをセットします。これらのコマンドはコントローラー ステータス ビットをセットします。TX コマンドはソフトウェアによるレジスタの書き込みで開始し、PHY 機能を制御します。これらのコマンドは ULPI 仕様で定義されています。

ULPI PHY ビューポート

ULPI ビューポートは、usb.VIEWPORT レジスタを使用してアドレスおよびデータを明示的に制御し、PHY レジスタの読み出しおよび書き込みをソフトウェアが実行できるようなメカニズムを提供します。必要な読み出しデータが入手可能になるなど、トランザクションが完了すると割り込みが 1 つ生成されます。

プログラム可能なタイマー

独立した汎用タイマーが 2 つあり、これらを使用してタイムアウトの生成またはタイミング関連の動作の測定が可能です。コントローラーがフレームとマイクロフレーム インターバルを生成し、ホスト コントローラー スケジューラのストローブを生成するために使用する内部タイマーがありますが、これとこのプログラム可能なタイマーを混同しないようにしてください。プログラム可能なタイマーは「15.2.6 汎用タイマー」で説明します。

ソフトウェア プログラミング インターフェイス

システム メモリのデータとバッファーの構造を保持するのに加えて、ソフトウェアは制御レジスタおよびステータス レジスタの読み出しと書き込みを実行します。ソフトウェアを実行する CPU 環境は第 15 章「USB ホスト/デバイス/OTG コントローラー」で説明します。コントローラーは、DMA とプロトコル エンジンの動作、および PHY とその他のコントローラー機能が起因となる割り込みを生成できます。表 15-2「USB 割り込みおよびステータス レジスタ ビット」に割り込みの一覧を示します。

システムには、ホスト コントローラー ドライバー (HCD) またはデバイス コントローラー ドライバー (DCD) のいずれかが含まれます。OTG 機能をサポートするソフトウェアが追加されている場合もあります。

制御/ステータス レジスタ

制御/ステータス レジスタには、EHCI に準拠する定数、コンフィギュレーションおよび動作/ステータスだけでなく (ホスト モード)、EHCI に準拠しない機能 (デバイス、OTG および拡張ホスト モード) があります。「15.3.4 レジスタの概要」にレジスタの一覧を示します。

クロック

ULPI インターフェイスとプロトコル エンジンは、ULPI インターフェイスの 60MHz 入力で駆動されます (PHY クロック出力)。AHB インターフェイスは CPU_1x クロックによって駆動されます。CPU_1x クロックとプロトコル エンジンの 60MHz ULPI PHY クロック間のクロック ドメイン クロッシング機能は、デュアル ポート RAM にあります。

リセット

SB コントローラーに関連するリセットにはいくつかのタイプがあり、「15.15.2 リセットのタイプ」で説明します。

- コントローラーのリセット
  - PS リセット システム (フル コントローラー リセット)
  - usb.USBCMD [RST] ビット (OTG に有用なパーシャル コントローラー リセット)
- ULPI PHY リセット (PS GPIO からの出力)
- USB バスのリセット
  - OTG モードの自動リセット機能
  - USB リセット コントロール転送

15.1.5 コンフィギュレーション、制御およびステータス

ソフトウェアは、コントローラーを管理 (コンフィギュレーションおよび制御) するだけでなく、USB トランザクション向けに、一貫した一連のデータ構造とメモリ バッファーを管理します。2 つのデータ構造モデル (ホストとデータ) と 3 つのコントローラー モード (ホスト、デバイス、OTG) があります。OTG はホストまたはデバイス モードのいずれかを使用します。

表 15-1「USB コントローラーのレジスター覧」にコントローラー レジスタを示します。

15.1.6 データ構造

コントローラーは、ディスクリプターを処理して FS/LS および HS USB 動作を促進します。デバイスおよびホスト モードではディスクリプターを異なる方法で使用します。図 15-4 にこれらのモデルを示します。



図 15-4 : USB エンドポイント ディスクリプター (デバイス モード) とスケジュール (ホスト モード)

デバイス モード

ホストの要求に応じて、デバイス コントローラー ドライバー (DCD) はエンドポイント向けにディスクリプターをセットアップし、エンドポイントのリアルタイム要件を管理します。メモリと ULPI 間の高速データ転送は、コントローラーがキュー ヘッドおよび転送ディスクリプターを使用して管理します。DCD は各転送の結果を確認し、適宜対応します。

デバイス エンドポイント: デバイス コントローラーには簡単なディスクリプター モデルが含まれているため、コントローラーはホストの要求に対して迅速に応答できます。12 のエンドポイントにはそれぞれ 2 つのキュー ヘッド (dQH) があり、1 つは IN に、もう 1 つは OUT 転送に使用されます。合計 24 のデバイス dQH があります。各エンドポイント データ転送は、1 つの dQH と、1 つまたは複数のデバイス転送ディスクリプター (dTD) の連結リストで定義されます。図 15-13 に例を示します。

ホスト モード

ホスト スケジュール: ホスト コントローラー ドライバー (HCD) は 2 種類のトランザクション スケジュールを保持し、周期 (アイソクロナス/インタラプト) および非同期 (バルク/コントロール) の USB トラフィックを生成します。

- 周期スケジュールは、優先順位が High から Low の周期転送リストです。周期フレーム リストにある要素は、各フレーム開始 (SOF) で実行されます。このリストには、いつ (周期インターバル) および何が実行されるかを示す要素が含まれます。図 15-15 に例を示します。
- 非同期スケジュールは、ラウンドロビン方式による優先順位で処理される転送ディスクリプターを指定するキュー ヘッドの循環ループです。各マイクロフレーム内で、周期スケジュールの終了後に非同期スケジュールが実行されます。図 15-16 に例を示します。

連結リストの概念

ホストおよびデバイス コントローラーは、連結リスト ディスクリプターを使用してメモリ バッファー間の転送を管理します。図 15-5 にこの概念を示します。最初の転送ディスクリプター (TD) は、キュー ヘッド (QH) で指定されます。各 dTD は、別の dTD (次の dTD ポインターを使用) を指定できたり、または (T) ビットを 1 に設定して連結リストを終了させることができます。

コントローラーは、トランザクション要求の処理に応じて 1 つまたは複数の dTD でオーバーレイされる dQH のローカルのワーキング コピーを保持します。dTD 転送が完了するごとに、dTD オーバーレイが転送結果 (ステータス) と共にシステム メモリに書き戻されます。転送の処理中、コントローラー メモリの dQH のオーバーレイ領域は dTD のステージング領域として使用されます。



図 15-5 : USB コントローラー連結リストの概念

15.1.7 インプリメンテーションのまとめ

内蔵トランザクション トランスレーターおよび OTG に対応するハードウェア アシスト機能をサポートするために、EHCI は拡張されています。特別機能、拡張機能、相違機能、およびサポート対象外の機能を次にまとめています。

- EHCI の拡張機能および相違機能は、「15.11 EHCI のインプリメント」を参照してください。
- OTG に対応するハードウェア アシスト機能は、「15.14.1 ハードウェア アシスタント機能」を参照してください。
- 内蔵トランザクション トランスレーター (個別のコンパニオン コントローラー ハードウェアはなし) は、「15.11.2 内蔵トランザクション トランスレーター」を参照してください。
- AHB インターフェイスはマスター専用であり、DMA コントローラー (PCI レジスターはなし) で使用されます。
- ULPI Carkit 機能はサポートされていません。

15.1.8 資料

TRM の適用範囲

『Zynq-7000 テクニカル リファレンス マニュアル (TRM)』では、ホスト コントローラー モード ドライバー (HCD) およびデバイス コントローラー モード ドライバー (DCD) に対応する、ハードウェア機能およびレジスタ レベルのソフトウェア プログラムについて説明しています。デバイス クラスおよびアプリケーションを含む、ソフトウェアの上位層に関するガイダンスは TRM の範囲外です。

資料および仕様

ユーザーは USB テクノロジに関する知識があり、次の資料を参照することが求められます。付録 A の「サードパーティの IP および規格に関する資料」にそれらの資料一覧を記載しています。

Zynq-7000 SoC の資料

- すべての Zynq-7000 シリーズの **TRM (UG585)**: アーキテクチャおよびレジスタ レベルのプログラム。
- 7z010、7z015、および 7z020 デバイスの**データシート (DS187)**。電気的仕様。
- 7z030、7z035、7z045 および 7z100 デバイスの**データシート (DS191)**。電気的仕様。
- すべてのデバイスの**エラッタ シート (ENxxx** (複数))、関連する AR の一覧 (AR47916)。

7 シリーズ FPGA の資料

- 「A.3.2 PL 関連資料 - デバイスおよびボード」の一覧を参照してください。

USB 仕様

- USB 2.0 仕様
- UTMI+ ロー ピン インターフェイス (ULPI) 仕様
- USB (Universal Serial Bus) の EHCI (Enhanced Host Controller Interface) 仕様

章の命名規則

- USB 2.0 仕様書の第 2 章「Terms and Abbreviations」を参照してください。
- ザイリンクス用語集には汎用的な用語が含まれています。
- 章特定の用語
  - DCD はデバイス コントローラー ドライバーの略です。デバイス モードで使用されるデバイス ドライバー ソフトウェアです。
  - HCD はホスト コントローラー ドライバーの略です。ホスト モードで使用されるデバイス ドライバー ソフトウェアです。
  - フレームという用語は、FS/LS モードで使用されます。マイクロフレームは HS モードで使用されます。(マイクロ) フレームは FS/LS および HS モードで使用されます。
  - USB コントローラーの章では、DWord は 32 ビットを意味します。PS のほかの箇所では、ワードは 32 ビットとして定義されています。
  - 表 15-1 に示すように、2 つの多目的レジスタ (ホストおよびデバイス モード用) があります。usb.ASYNCLISTADDR_ENDPOINTLISTADDR レジスタは、ホスト モードに関する説明では usb.ASYNCLISTADDR_ と呼ばれ、デバイス モードでは usb._ENDPOINTLISTADDR と呼ばれています。usb.PERIODICLISTBASE_DEVICEADDR レジスタも同様です。

15.1.9 注記事項

7z010 CLG225 デバイス

7z010 CLG225 デバイスは、第 2 章の「MIO 一覧表」の表に示す 32 本の MIO ピンをサポートしています。7z010 CLG225 デバイスで利用できる USB インターフェイスは 1 つのみです。USB と GigE の両方が必要な場合は、GigE I/O 信号を EMIO に接続する必要があります。

15.1.10 章の概要

機能の説明およびプログラム ガイド

USB コントローラーの章は、「はじめに」、「機能の説明」、「プログラム ガイド」などの複数のセクションで構成されています。機能の説明ではコントローラーの機能について説明し、ハードウェア機能に関連するプログラム情報を記載しています。

- 全モード共通の内容
  - 15.1 概要
  - 15.2 機能の説明
  - 15.3 プログラミングの概要およびリファレンス
  - 15.15 システム機能
  - 15.16 I/O インターフェイス
- デバイス動作モード
  - 15.4 デバイス モードの制御
  - 15.5 デバイス エンドポイントのデータ構造
  - 15.6 デバイス エンドポイント パケットの動作モデル
  - 15.7 デバイス エンドポイント ディスクリプターの参照
  - 15.8 デバイス コントローラーのプログラム ガイド
  - 15.9 デバイス エンドポイント データ構造のプログラム ガイド

- ホスト動作モード
  - 15.10 ホスト モードのデータ構造
  - 15.11 EHCI のインプリメント
  - 15.12 ホストのデータ構造のリファレンス
  - 15.13 ホスト コントローラーのプログラム ガイド
- OTG 動作モード
  - 15.14 OTG の説明およびリファレンス

15.2 機能の説明

このセクションは一般に、デバイス モードとホスト モードの両方に適用されます。

15.2.1 コントローラーのフロー図

コントローラーのフロー図 (図 15-6) は、USB データ転送のフロー、ディスクリプターのフロー、およびソフトウェアへのインターフェイスを示しています。



図 15-6 : USB コントローラーのフロー図

15.2.2 DMA エンジン

データ転送

ホスト モードでは、データ構造は EHCI 仕様によって定義され、ホスト コントローラーによって実行される周期転送および非同期転送のキューを示します。コントローラーが実行する転送には、外部 HS ハブまたはルート ハブのダウンストリームである FS/LS デバイスにパケットを送信できるスプリット トランザクション要求が含まれます。ホスト モードでは、キュー ヘッド (QH)、キュー要素転送ディスクリプター (qTD)、アイソクロナス転送ディスクリプター (iTD)、スプリット トランザクション アイソクロナス転送ディスクリプター (siTD)、および周期 FSTN (Frame Span Transversal Node) データ構造を使用します。

デバイス モードのデータ構造はこれよりもシンプルで、連結リスト形式で使用されるデバイス キュー ヘッド (dQH) およびデバイス転送ディスクリプター (dTD) で構成されます。

DMA エンジンは、PS システム インターコネクトへアクセスするための、AHB インターフェイスの 32 ビット マスターです。



図 15-7 : USB DMA コントローラーのブロック図

15.2.3 プロトコル エンジン

プロトコル エンジンは USB トークンを解析し、応答パケットを生成してエラー確認機能を実行します。データ パケットは、転送バッファー、DMA エンジンおよびシステム メモリを通って渡されます。

コントローラーには、Low Speed および Full Speed 動作に対応するハードウェア ベースのトランザクション トランスレーター機能はありません。代わりに、DMA エンジンとプロトコル エンジンを使用して「15.11.2 内蔵トランザクション トランスレーター」で記載されているようにこの機能をサポートします。



図 15-8 : USB プロトコル エンジンのブロック図

プロトコル エンジンは、すべてのエラーの確認、チェック フィールドの生成、すべてのハンドシェイクのフォーマット処理、Ping コマンドを使用したバス上のデータおよび応答パケット処理、そして USB ベースのタイム フレームに応じて要求される信号の生成を行います。

プロトコル エンジン機能

プロトコル エンジンには、ホストおよびデバイスの両モードに対応する機能がいくつかあります。

- トークン ステート マシンはバス上のすべてのトークンを追跡し、トークンに含まれるアドレスとエンドポイントの情報に基づいてトラフィックのフィルタリングを実行します。
- CRC5 および CRC16 CRC ジェネレーター /チェッカー回路はトークンおよびデータ パケットの CRC チェック フィールドを確認および生成します。
- データ/ハンドシェイク ステート マシンは USB バスで必要な応答を生成し、パケット データをデュアル ポート RAM 経由で DMA コントローラーへ移動します。
- インターバル タイマーは、バス タイムアウト インターバル、マイクロフレーム インターバル、SOF (Start of Frame) インターバル、バス リセット、レジューム、サスペンド インターバルなどの重要なバス タイミング イベントを識別するタイミング ストローブを提供します。
- DMA エンジンにすべての転送ステータスを通知します。

15.2.4 ポート コントローラー

ポート トランシーバー コントローラーには、次の基本的な機能があります。

- サスペンド/レジューム
- チップ制御 (デバイス モード)

15.2.5 ULPI リンク ラッパー

ULPI リンク ラッパーは、パケット データをパススルーし、RX コマンドの解釈および TX コマンドの送信を実行してソフトウェアにビューポイント機能を提供します。

ULPI リンク ラッパー インターフェイスは、ポート コントローラー (コントローラーのその他の部分とそのレジスタに接続する、UTMI+ に類似のバス) と ULPI インターフェイス間をインターフェイスします。



図 15-9 : USB ポート コントローラーおよび ULPI リンク ラッパーのブロック図

15.2.6 汎用タイマー

個別にプログラム可能な 2 つのタイマーを使用してタイムアウトを生成することでタイミング関連の動作を測定できます。コントローラーがフレームとマイクロフレーム インターバルを生成し、ホスト コントローラー スケジューラのストローブを生成するために使用するコントローラーの内部タイマーがありますが、これとこのプログラム可能なタイマーを混同しないようにしてください。

各タイマーは、制御レジスタ (usb.GPTIMERxCTRL) およびロード レジスタ (usb.GPTIMERxLD) で制御します。ロード レジスタには、タイマー リセットの発生時にタイマーにロードされる値が含まれます。

制御レジスタには、タイマー コンフィギュレーションと、ランニング カウント値を指定する際の問い合わせ先となるデータ フィールドが含まれます。タイマーはマイクロ秒単位であり、16 秒強カウントするようにプログラムできます。このタイマーには、ワンショットおよびループ カウントの 2 つのモードがあります。タイマー カウント値が 0 になると、usb.USBSTS および usb.USBINTR レジスタを使用して割り込みが制御可能です。

ワンショット モードでは、usb.GPTIMERxCTRL [GPTMODE] を 0 に設定すると、シングル タイマー カウントダウンが選択されます。この場合、タイマーは 0 になるまでカウントダウンして割り込みを生成し、カウンターがソフトウェアでリセットされるまで停止します。

繰り返しのループ カウントダウンでは、タイマーは 0 になるまでカウントダウンし、割り込みを生成し、自動的にカウンターを usb.GPTIMERxLD レジスタからリロードしてカウントダウンを再度開始します。

15.3 プログラミングの概要およびリファレンス

このセクションでは、ホスト モードおよびデバイス モードに対応するプログラミング モデルを概説します。各モードのプログラミングの詳細は、『Zynq-7000 SoC テクニカル リファレンス マニュアル (TRM)』のほかのセクションで個別に説明しています。

15.3.1 ハードウェア/ソフトウェア システム

図 15-10 に、USB ハードウェア/ソフトウェアの物理データ フローおよび仮想データ フローを示します。これらのフローは、USB のベースとなるものです。TRM では、ファンクション層を含む書き込みドライバーの基礎として、バス インターフェイスおよびデバイス層の動作に焦点を当てて説明しています。



図 15-10 : USB システム スタック

15.3.2 動作モードの制御

ステート

コントローラーは、デバイス モードまたはホスト モードに設定できます。OTG モードでは、どのモードにするかを決定するために、デバイス モードおよびホスト モードに関係のないタスクをコントローラーで実行する必要があります。ソフトウェアは、usb.USBCMD [RST] リセット ビットを使用してコントローラーの大部分をリセットできますが、OTG 動作をサポートするためにレジスタ値およびコントローラーのステートを保持できます。このリセットにより、コントローラーはホストまたはデバイス モードからアイドル ステートに遷移します (図 15-11 参照)。OTG タスクは、[RST] ビットのリセットおよびコントローラー モードに関係なく実行されます。

ソフトウェアは usb.USBMODE [CM] モード ビットを設定してホストまたはデバイス モードのいずれかを選択します。



図 15-11 : USB コントローラー モードの図

15.3.3 パワー マネージメント

停止クロック

消費電力の低減を目的とし、USB コントローラーを PS リセット サブシステムによってリセットに保持し、PHY からの PHY クロックを停止させることができます。クロックおよびリセットは、「15.15 システム機能」で説明します。

サスペンドおよびレジューム

USB コントローラーは、ホスト モードおよびデバイス モードの両方についてサスペンド/レジューム機能をサポートします。

15.3.4 レジスタの概要

各コントローラーにはそれぞれ個別の制御レジスタとステータス レジスタがあり、コントローラー 0 については 0xE000_2000 に、コントローラー 1 については 0xE000_3000 にメモリ マップされています。表 15-1 に、レジスタ アドレス オフセットおよび簡単な説明をまとめています。詳細は付録 B に記載しています。

コントローラーとすべてのレジスタは、PS からの USB Ref リセットがアサートされた場合にリセットされます。このメカニズムは第 26 章「リセット システム」で解説しています。付録 B にコントローラー レジスタのリセット値を記載しています。ソフトウェアは、usb.USBCMD [RST] に 1 を書き込むことでコントローラーおよび OTG 以外のレジスタをリセットできます。usb.USBCMD [RST] でリセットされるレジスタは、表 15-1 の右端の列に示します。

レジスタの一覧表

コントローラー レジスタには、EHCI 準拠の機能 (ホスト モード) および EHCI に準拠しない機能 (デバイスおよび OTG モード) に対応するコンフィギュレーション定数、機能定数、動作レジスタが含まれます。非 EHCI レジスタはデバイス モードと OTG 機能をサポートします。EHCI レジスタ フィールドは、コントローラーのレジスタ セットにオーバーレイされます。

- **OTG/モード** レジスタは、HNP および SRP の制御およびステータスを提供します。
- **Dev** レジスタは、デバイス コントローラー ドライバー (DCD) ソフトウェアで使用します。
- **ホスト** レジスタは、ホスト コントローラー ドライバー (HCD) ソフトウェアで使用します。
- **EHCI** レジスタには、仕様内容が含まれます。「**x**」は一部を意味します。「**ex**」は排他を意味します。

表 15-1 : USB コントローラーのレジスター覧

オフセット アドレス	レジスタ名 ビットの略称	OTG/ モード	Dev	ホスト	EHCI	タイプ	USBCMD リセットによる影響
ID: コンフィギュレーション定数							
0x0000	ID	x	x	x		RO	なし
0x0004	HWGENERAL	x	x	x		RO	なし
0x0008	HWHOST	~	~	x		RO	なし
0x000C	HWDEVICE	~	x	~		RO	なし
0x0010	HWTXBUF	~	x	x		RO	なし
0x0014	HWRXBUF	~	x	x		RO	なし
汎用 (GP) タイマー							
0x0080/88	GPTIMER{0,1}LD	x	x	x	~	rw	あり
0x0084/8C	GPTIMER{0,1}CTRL	x	x	x	~	混合	あり
AXI インターコネクト							
0x0090	SBUSCFG	x	x	x	~	RW	あり
機能: コントローラーおよび EHCI 機能定数 (IP コンフィギュレーション定数)							
0x0100	CAPLENGTH_HCIVERSION	x	x	x	x	RO	なし
0x0104	HCSPARAMS	x	~	x	ex	RO	なし
0x0108	HCCPARAMS	~	~	x	ex	RO	なし
0x0120	DCIVERSION	x	x		x	RO	なし
0x0124	DCCPARAMS	x	x			RO	なし
動作: 割り込み、スケジュール ポインター (ホスト)、およびエンドポイント ポインター (デバイス)							
0x0140	USBCMD	x	x	x	x	RW	あり
0x0144	USBSTS、表 15-2 を参照	x	x	x	x	RW、R/W1C、RO	あり、RO 以外
0x0148	USBINTR	x	x	x	ex	RW、R/W1C、RO	あり、RO 以外
0x014C	FRINDEX	~	x	x	x	RW	あり
0x0154	PERIODICLISTBASE_	~	~	x	ex	RW	あり
	_DEVICEADDR	~	x	~	~	RW	あり
0x0158	ASYNCLISTADDR_	~	~	x	ex	RW	あり
	_ENDPOINTLISTADDR	~	x	~	~	RW	あり
動作: トランザクション トランスレーター							
0x015C	TTCTRL	~	~	x	~	RW、RO	あり、RO 以外
動作: その他							
0x0160	BURSTSIZE	x	x	x	~	RW	あり
0x0164	TXFILLTUNING					RW、R/W1C	あり
0x0168	TXTTFILLTUNING					RW、R/W1C	あり
0x016C	IC_USB	x	x	x	~	RW	あり
0x0170	ULPI_VIEWPORT	x	x	x	~	RW、RO	あり、RO 以外
動作: エンドポイント制御 (デバイス モード)、詳細は図 15-4 を参照							
0x0178	ENDPTNAK		x	~	~	R/WTC	
0x017C	ENDPTNAKEN		x	~	~	RW	

表 15-1 : USB コントローラーのレジスター覧 (続き)

オフセット アドレス	レジスタ名 ビットの略称	OTG/ モード	Dev	ホスト	EHCI	タイプ	USBCMD リセットによる影響
動作: ホスト モード (EHCI) およびデバイス モード							
0x0180	CONFIGFLAG	x	x	x	x	RO	
0x0184	PORTSC1	x	x	x	x	RW、RO、R/W1C	一部
	[WKDS] [WKCN] [WKOC]						なし
	[PIC] [PR]						なし
	その他						あり
動作: モード制御							
0x01A4	OTGSC	x	~	~	~	RW、RO、R/W1C	なし
0x01A8	USBMODE	x	x	x	~	RW	あり
エンドポイント コンフィギュレーションおよび制御 (デバイス モード)、詳細は図 15-4 を参照							
0x01AC	ENDPTSETUPSTAT	~	x	~	~	R/W1C	あり
0x01B0	ENDPTPRIME	~	x	~	~	R/W1S	あり
0x01B4	EMDPTFLUSH	~	x	~	~	R/W1S	あり
0x01B8	ENDPTSTAT	~	x	~	~	RO	なし
0x01BC	ENDPTCOMPLETE	~	x	~	~	R/W1C	あり
0x01C0	ENDPTCTRL 0	~	x	~	~	RW、RO	あり、RO 以外
0x01C4 ～ 0x01EC	ENDPTCTRL {1 to 11}	~	x	~	~	RW、R/W1C	あり

15.3.5 割り込みおよびステータス ビットの概要

各コントローラーには、割り込みを生成できない一部のステータス専用ビットを除いて、PS 割り込みコントローラーへ送出される IRQ 割り込み信号 (表 15-2 に示す割り込みイネーブルの積み重ね) があります。

- コントローラー 0: IRQ ID #53
- コントローラー 1: IRQ ID #76

USBSTS 割り込み、ステータスおよびイネーブル レジスタ

表 15-2「USB 割り込みおよびステータス レジスタ ビット」に、usb.USBSTS レジスタの割り込みおよびステータス ビットを示します。割り込みビットは、usb.USBINTR レジスタを使用してマスク可能です。ステータス ビットは割り込みを生成せず、ソフトウェアにステータス情報を提供するための読み出し専用ビットです。

表 15-2 : USB 割り込みおよびステータス レジスタ ビット

USBSTS (ステータス) ビット フィールド		タイプ	USBINTR (イネーブル) ビット フィールド	説明	Dev	ホスト	参照先
[TI1]	25	割り込み	25	タイマー 1	x	x	15.2.6 汎用タイマー
[TI0]	24	割り込み	24	タイマー 0	x	x	
[UPI]	19	割り込み	19	周期 qTD 完了	~	x	
[UAI]	18	割り込み	18	非同期 qTD 完了	~	x	
[NAKI]	16	割り込み	16	デバイスが NAK を生成	x	~	
[AS]	15	ステータス専用	na	非同期スケジュール ステート	~	x	
[PS]	14	ステータス専用	na	周期スケジュール ステート	~	x	
[RCL]	13	ステータス専用	na	ホスト リクラメーション ステータス	~	x	
[HCH]	12	ステータス専用	na	Run/Stop の停止ステータス			
[ULPII]	10	割り込み	10	ULPI ビューポイント転送の完了	x	x	
[SLI]	8	割り込み	8	デバイスがサスペンド ステートになる	x	~	
[SRI]	7	割り込み	7	フレーム開始 (SOF) を受信	x	~	表 15-17
[URI]	6	割り込み	6	リセット受信	x	~	
[AAI]	5	割り込み	5	非同期スケジュールを進める	~	x	
[SEI]	4	割り込み	4	AHB でシステム エラー応答	x	x	
[FRI]	3	割り込み	3	周期フレーム リストのロールオーバー (繰り返し)	~	x	
[PCI]	2	割り込み	2	ポート変化の検出	x	x	
[UEI]	1	割り込み	1	USB トランザクション エラー			
[UI]	0	割り込み	0	TD の完了	x		表 15-17

15.3.6 OTG ステータス/割り込みおよび制御レジスタ

OTG (On-the-Go) USB のプログラミング モデルは、OTG ステータスおよび制御レジスタ (OTGSC) でサポートされています。OTG 動作は、ホスト モードおよびデバイス モードとは関係なく機能します。OTG モードでは、コントローラーがどのモードで動作するかが決定すると、ソフトウェアはそのモード (ホストまたはデバイス) の機能を完全に利用できるようになります。詳細は、「15.14.2 OTG 割り込みおよび制御ビット」を参照してください。

15.4 デバイス モードの制御

コントローラーがデバイス モードの場合、ソフトウェアはそのコントロール エンドポイントを有効にし、デバイスの機能に基づくディスクリプターと必要なエンドポイントを準備します。

15.4.1 コントローラーのステート

デバイス モードにおける、コントローラーのアクティブな物理ステートを図 15-12 の左側に、ソフトウェアで保持されるサスペンド ステートを図の右側に示します。電源の遮断、リセット、および USB 動作が、すべてこれらのステートを経るシーケンスに影響を及ぼします。



図 15-12 : USB デバイスの状態の遷移図

デフォルトの FS/HS ステートと Address/Configured ステートを区別するために、ソフトウェアは状態変数を管理する必要があります。デフォルトのステートから Address /Configured ステートへの遷移は、USB 2.0 仕様の第 9 章「デバイス フレームワーク」で定義されているエニュメレーション プロセスの一部として行われます。

表 15-3 : USB デバイスのステート情報ビット

ビットの説明	レジスタ ビット	割り込み
サスペンド モード	usb.USBSTS [SLI]	はい
USB リセット受信	usb.USBSTS [URI]	はい
ポート変化検出	usb.USBSTS [PCI]	はい
HS ポート	usb.PORTSC1 [PSPD]	いいえ

Address ステートに遷移すると、DCD はデバイス アドレス レジスタ (usb._DEVICEADDR) をプログラムする必要があります。

usb.ENDPTCTRLx レジスタをプログラムして関連するキュー ヘッドを初期化すると、デバイスの動作に必要なすべてのエンドポイントが適切に初期化され、Configured ステートに遷移します。

15.4.2 USB バス リセットの応答

USB バス リセットは、ホストがダウンストリーム デバイスを初期化するために実行します。USB リセットは、いくつかあるシステム リセットの 1 つです (リセットの一覧は「15.15.2 リセットのタイプ」参照)。

バス リセットを検出すると、デバイス コントローラー ハードウェアは接続速度を再度ネゴシエーションし、デバイス アドレスを 0 にリセットした後、割り込みによって DCD に通知します (USB リセット割り込みイネーブルがセットされている場合)。リセットを受信すると、EP 0 以外のすべてのエンドポイントが無効になり、プライミング済みのトランザクションはデバイス コントローラーによってキャンセルされます (プライミングについては後述)。リセットの受信後、DCD は次のタスクを実行する必要があります。

DCD の動作

1. usb.ENDPTSETUPSTAT レジスタを読み出し、同じ値を usb.ENDPTSETUPSTAT レジスタに書き戻してすべてのセットアップ トークン セマフォをクリアします。usb.ENDPTCOMPLETE レジスタを読み出し、同じ値を usb.ENDPTCOMPLETE レジスタに書き戻してすべてのエンドポイント完了ステータス ビットをクリアします。
2. usb.ENDPTPRIME のすべてのビットが 0 になるまで待った後、usb.ENDPTFLUSH レジスタに FFFF_FFFFh を書き込んですべてのプライミング済みステータスをキャンセルします。
3. PORTSC1 レジスタのリセット ビットを読み出し、バスがまだアクティブであることを確認します。USB リセットの期間は 3ms 以上ですが、このリセット期間が終了するまでにソフトウェアはここまでのリセット クリーンアップ処理を完了しておく必要があります。ごくまれな場合ですがこの条件を満たさない場合は、デバイス コントローラーをハードウェア リセットすることを推奨します。

デバイス コントローラーのリセット

4. ハードウェア リセットを実行するには、usb.USBCMD [RST] ビットに 1 を書き込みます。ハードウェア リセットを実行すると、Run/Stop ビットがクリアされ、デバイスはバスから切断 (デタッチ) されます。このため、ハードウェア リセット後はデバイス コントローラーをソフトウェアによって完全に再初期化する必要があります。
5. 割り当て済みの dTD がデバイス コントローラーによって実行されることはないため、すべて解放します。通常、DCD が USB リセット イベントを初めて処理する場合は、割り当て済みの dTD はありません。

ポート変化検出があるまでデバイス コントローラーへの変更は許可されないため、この時点で DCD は OS に制御を返すことができます。

ポート変化検出

ポート変化が検出されるとデバイスは Default ステートになり、DCD は PORTSC1 レジスタを読み出してデバイスの動作モードが FS モードか HS モードかを判断できます。この時点でデバイス コントローラーは通常の動作モードになり、DCD は USB 2.0 仕様の第 9 章「デバイス フレームワーク」に従ってエニュメレーションに対応できます。

DCD は、FS/HS モードの情報を使用してデバイスの帯域幅モードを決定します。

注記 : レジューム シグナリングを使用するには、USB 2.0 仕様のデバイス フレームワークで定義された Set Feature コマンドを使用してホストを事前に有効にしておく必要があります。

15.5 デバイス エンドポイントのデータ構造

デバイス エンドポイントのデータ構造は、ソフトウェアによって初期化および管理される連結リスト エンドポイント ディスクリプターで構成されています。これには、エンドポイント制御レジスタのプログラム、システム メモリのディスクリプター セットの管理、システム メモリ バッファーの管理が含まれます。

15.5.1 連結リスト エンドポイント ディスクリプター

デバイス コントローラーで使用するディスクリプターには、デバイス キュー ヘッド (dQH) およびデバイス転送ディスクリプター (dTD) の 2 つのタイプがあります。図 15-13 に、これらのディスクリプターが連結リスト形式でどのように使用されるかを示します。DMA エンジンは、連結リスト ディスクリプターを使用してホストからのエンドポイント パケット転送要求に応答します。

DCD は、各キュー ヘッドに関して dTD 連結リストへのヘッドおよびテール ポインターを管理する必要があります。これは、dQH には現在処理中の dTD と次に実行する dTD へのポインターしかないためです。ここから説明する dTD の管理方法では、DCD が dTD 連結リストのヘッドおよびテールを参照できることが前提となります。

注記 : dQH 末尾の予約フィールドにヘッドおよびテール ポインターを格納すればメモリを節約できますが、その場合でも DCD によるポインターの管理が必要です。



図 15-13 : USB デバイス連結リスト エンドポイントの例

デバイス コントローラー API ソフトウェアは、デバイスの動作モデルに含まれるすべての情報を取り込み、抽象化することによってアプリケーション開発をサポートします。各エンドポイントは、双方向転送 (IN および OUT エンドポイントの両方を含む) 用に設定できます。

キュー ヘッドおよび連結転送ディスクリプター

- 15.7.1 エンドポイント キュー ヘッド ディスクリプター (dQH)
- 15.7.2 エンドポイント転送ディスクリプター (dTD)
- 15.7.3 エンドポイント転送オーバーレイ領域

ディスクリプターとデータ フロー

図 15-14 の上部は、dQH およびその他 dTD ディスクリプターが参照する、キュー ヘッド (各エンドポイントに 1 つずつ) と転送ディスクリプターを示しています。図の下部は、メモリと USB に接続される ULPI 間でのデータの行き来を示しています。



図 15-14 : USB デバイス ディスクリプターおよびデータ フロー

15.5.2 エンドポイントの管理

USB 2.0 仕様では、USB デバイス内部に存在し、一意にアドレス指定可能で、ホストとデバイス間の通信チャネルでデータ ソースまたはデータ シンクとなりうるものをエンドポイント (デバイス エンドポイントまたはアドレス エンドポイントとも呼ぶ) と定義しています。エンドポイント アドレスは、エンドポイント番号とエンドポイント方向を組み合わせて指定します。

ホストと特定のデバイスのエンドポイントを接続するチャネルをデータ パイプと呼びます。デバイスのエンドポイント 0 は常にデバイスの検出とエニュメレーションに使用するコントロール タイプのデータ チャネルです。これ以外に USB がサポートするエンドポイントには、バルク、インタラプト、アイソクロナスがあります。パケット応答およびエラー処理に関する動作は、エンドポイントのタイプごとに異なります。エンドポイントの動作についての詳細は、USB 2.0 仕様を参照してください。

デバイス コントローラー ハードウェアは、最大 12 のエンドポイントをサポートできるようにコンフィギュレーションされています。DCD は、合成時に選択した最大数までのエンドポイント タイプを有効化、無効化、設定できます。

エンドポイントの方向は基本的に独立しており、各方向に異なる動作を設定できます。たとえば、DCD はエンドポイント 1 IN をバルク エンドポイントに、エンドポイント 1 OUT をアイソクロナス エンドポイントに設定できます。こうすることで、デバイスの動作に必要なエンドポイントの総数を抑えることができます。ただし例外として、コントロール エンドポイントの場合は 1 つのエンドポイント番号を双方向ともコントロール エンドポイントとして使用しなければ正しく機能しません。たとえば、エンドポイント 0 は常にコントロール エンドポイントで、両方の方向を使用します。

エンドポイントの各方向には、キュー ヘッドをメモリに割り当てる必要があります。12 のエンドポイントに対し、各方向に 1 つずつのキュー ヘッドをデバイス コントローラーが使用するため、合計 24 のキュー ヘッドが必要です。エンドポイントの動作とキュー ヘッドの使用法は後述します。

15.5.3 エンドポイント レジスタ

表 15-4「USB デバイス エンドポイント レジスタの一覧」にエンドポイント レジスタを示します。これらのレジスタは、388 ページの表 15-1 の最後にまとめられています。

一般に、各エンドポイントには 1 つのビットがあります。レジスタ ビットの下位半分は RX エンドポイントに、上位半分は TX エンドポイントに対応します。この例外は、ENDPTSETUPSTAT およびエンドポイント制御レジスタである ENDPTCTRL{11:0} です。

エンドポイント レジスタ

表 15-4 : USB デバイス エンドポイント レジスタの一覧

レジスタ名	説明、レジスタ ビット フィールド		タイプ
	TX エンドポイント (11:0)	RX エンドポイント (11:0)	
ENDPTNAK	エンドポイントがホストに NAK を送信すると、ビットがセットされます。 [EPTN]、27:16 (IN トークン)	[EPRN]、11:0 (OUT または Ping トークン)	読み出しおよび 1 を書き込んでクリア
ENDPTNAKEN	ENDPTNAK ビットの割り込みイネーブル ビットです。 [EPTNE]、27:16	[EPRNE]、11:0	読み出し/書き込み
ENDPTSETUPSTAT	エンドポイントがセットアップ トランザクションを受信すると、ビットがセットされます。 ~	[ENDPTSETUPSTAT]、11:0	読み出しおよび 1 を書き込んでクリア
ENDPTPRIME	コントローラーがパケット転送に備えて準備するように、ソフトウェアがビットをセットします。QH、dTD、およびエンドポイント レジスタの準備が完了します。 [PETB]、27:16 (IN または割り込み)	[PERB]、11:0 (OUT)	読み出しおよび 1 を書き込んでセット
ENDPTFLUSH	コントローラーがエンドポイントをフラッシュするように、ソフトウェアがビットをセットします。 [FETB]、27:16	[FERB]、11:0	読み出しおよび 1 を書き込んでセット
ENDPTSTAT	コントローラー ハードウェアが、ENDPTPRIME レジスタの要求に応じてエンドポイントをプライミングしたことを示します。 [ETBR]、27:16	[ERBR]、11:0	読み出し専用
ENDPTCOMPLETE	コントローラーが、プライミング済みの転送を完了したことを示します。 [ETCE]、27:16	[ERCE]、11:0	読み出しおよび 1 を書き込んでクリア

エンドポイント コンフィギュレーション レジスタ

表 15-5 : USB デバイス エンドポイント コンフィギュレーション レジスタの一覧

レジスタ名	説明、レジスタ ビット フィールド		タイプ
	TX	RX	
ENDPTCTRL0	ソフトウェアは、制御レジスタに対して RX および TX トランザクションの STALL 動作を制御できます。コントロール エンドポイント コンフィギュレーションを読み出すこともできます。		(下記参照)
	[TXS]、16	[RXS]、0	読み出し/書き込み
	その他: 常に有効、TX および RX ケーブル		読み出し専用
ENDPTCTRL {11:0}	各エンドポイントのソフトウェア コンフィギュレーションおよび制御ビットです。詳細は、396 ページの表 15-6 を参照してください。		読み出し/書き込み
	コントローラーに対して Stall 応答を強制的に送信させます。		
	[TXS]、16	[RXS]、0	
	常に 0 にセットします (データパスには FIFO が含まれる)。		
	[TXS]、17	[RXS]、1	
	エンドポイントのタイプを選択します (コントロール、ISO、バルク、インタラプト)。		
	[TXS]、19:18	[RXS]、3:2	
	常に 0 にセットします (データ トグルを無視するテスト モード)。		
	[TXS]、21	[RXS]、5	
	データ トグルのリセットです (1 を書き込んでデータ PID を同期)。		1 の書き込み
	[TXS]、22	[RXS]、6	
	エンドポイントを有効にします。		読み出し/書き込み
	[TXS]、23	[RXS]、7	

15.5.4 エンドポイントの初期化

ハードウェア リセット後、エンドポイント 0 以外のすべてのエンドポイントは初期化されて無効になります。DCD は、コンフィギュレーション レジスタ usb.ENDPTCTRLx に書き込みを実行して各エンドポイントを設定および有効化する必要があります。usb.ENDPTCTRLx レジスタは 32 ビットで、上位ビットと下位ビットに分かれます。usb.ENDPTCTRLx レジスタの下位ビットは受信 (OUT) エンドポイントの設定、上位ビットは送信 (IN) エンドポイントの設定に使用します。コントロール エンドポイントは、usb.ENDPTCTRLx レジスタの上位ビットと下位ビットを同じように設定する必要があり、設定が異なると未定義の動作が生じることがあります。表 15-6 に、エンドポイント初期化のコンフィギュレーション ワードの設定方法を示します。

表 15-6 : USB デバイス エンドポイントの初期化

フィールド	値	意味
データ トグル リセット、usb.ENDPTCTRLx [TXR]	1	DATA0 PID で転送を再開します。
データ トグル禁止、usb.ENDPTCTRLx [TXI]	0	DATA0 と DATA1 PID 間をトグルします。
エンドポイント タイプ、usb.ENDPTCTRLx [TXT]	セットアップの要求によります。	00: コントロール 01: アイソクロナス 10: バルク 11: 割り込み
エンドポイント ストール、usb.ENDPTCTRLx [TXS]	0	ストール応答を強制しないでください。

ストール

デバイス コントローラーがホストに返す STALL には 2 種類があります。

- 機能ストール: ソフトウェアが開始される (コントロール以外のエンドポイントのみ)
- プロトコル ストール: ハードウェアが開始する (コントロール エンドポイント)

機能ストールは USB 2.0 仕様のデバイス フレームワークで説明されているように、DCD が設定する条件です。機能ストールはコントロール エンドポイント以外で使用します。機能ストールを有効にするには、ストールを有効にするエンドポイントおよび方向に該当する usb.ENDPTCTRLx [TXS] ストール ビットをデバイス コントローラーでセットします。機能ストールを有効にすると、デバイス コントローラーはエンドポイント ストール ビットが DCD によってクリアされるまで、そのエンドポイントおよび方向で発生するすべてのトランザクションに STALL 応答を返し続けます。

もう 1 つのストールはコントロール エンドポイントで使用するプロトコル ストールです。機能ストールとは異なり、このストールは新しいコントロール トランザクション (セットアップ フェーズ) の開始時にデバイス コントローラーによって自動的にクリアされます。プロトコル ストールを有効にする際は、DCD で双方向のストール ビットをペアとして有効にしてください。usb.ENDPTCTRLx レジスタに 1 回で書き込むことにより、両方のストール ビットを同時にセットできます。

注記 : 動作モード中に usb.ENDPTCTRLx レジスタに書き込みを実行する場合は、このレジスタの Read-Modify-Write を実行して [TXT] フィールドを保持し、エンドポイント タイプ フィールドの値を維持するようにしてください。

表 15-7 : USB デバイス パケット不一致の応答

受信した USB パケットのタイプ	エンドポイント タイプ	ストール ビットの設定 [TXS]	ストール ビットでのハードウェア動作	バス応答
SETUP	コントロール	x	[TXS] をクリア	ACK
	コントロール以外	x	なし	STALL
IN/OUT/Ping	すべて	0	なし	ACK/NAK/NYET
	すべて	1	なし	STALL

データ トグル

データ トグルは、特定のデータ パイプについてホストとデバイス間のデータ順を維持するためのメカニズムです。データ トグルの詳細は、USB 2.0 仕様を参照してください。

DCD は、usb.ENDPTCTRLx [TXR] レジスタ ビットのデータ トグル リセット ビットに 1 を書き込むことにより、データ トグル ステート ビットをリセットしてデバイス コントローラーのデータ トグル シーケンスをリセットできます。この操作が必要になるのは、エンドポイントの設定/初期化時またはストール状態が終了した場合のみです。

データ トグル禁止

この機能はテスト専用で、デバイス コントローラーの通常動作時には使用しないでください。データ トグル禁止ビットを有効 (usb.ENTPTCTRLx [RXI] ビットを 1 にセット) にすると、デバイス コントローラーは通常送信されるデータ トグル パターンを無視し、データ トグルの状態にかかわらずすべての受信パケットを受け入れます

通常動作時、デバイス コントローラーは DATA0/DATA1 ビットとデータ トグルを照合してしてパケットが有効かどうかを判断します。デバイス コントローラーが保持するデータ トグル ステート ビットとデータ PID が一致しない場合、そのエンドポイントのデータ トグルは無効と見なされます。データ トグルが無効の場合、デバイス コントローラーはパケットを受信済みと見なし、パケットを破棄します (DCD には報告しない)。ホスト コントローラーが同じパケットを再送しないように、デバイス コントローラーはエラー パケットへの応答として ACK または NYET を返します。

15.6 デバイス エンドポイント パケットの動作モデル

USB バス上でのトランザクションはすべてホスト側から開始され、デバイスはホストからの要求に対して USB 2.0 仕様で定義されたターンアラウンド時間内に応答する必要があります。USB 1.1 FS または LS レートではこのターンアラウンド時間が十分にあったため、USB 1.1 デバイス コントローラーはメイン メモリにアクセスするか、ホスト プロトコル プロセッサに対して割り込みを発生して USB 1.1 トランザクションに応答するように設計されていました。ただし USB 2.0 デバイス コントローラーの場合、同じ方法では USB 2.0 HS のターンアラウンド時間の要件を満たすことができないため、アーキテクチャの変更が必要となります。

USB ホストがデバイス コントローラーに要求を送信する順序は、1 つのパイプラインとして正確には予測できないため、デバイス コントローラーが実行するパケットを 1 つだけ選択して準備することはできません。ただし、エンドポイント番号と方向を考慮すれば、パケット要求の順序は予測可能です。たとえばエンドポイント 3 (送信方向) がバルク パイプとして設定されている場合、ホストがそのエンドポイントに IN 要求を送信すると予測できます。

エンドポイントのプライミングおよびフラッシュ

このデバイス コントローラーは、各エンドポイントまたは方向ごとにホストからの要求を予測してパケットを準備できるように設計されています。バス上でホストが開始したトランザクションに対してデバイス コントローラーがデータを送受信できるようにすることを、エンドポイントのプライミングと呼びます。また、実行待ちのキューに入ったパケットをクリアすることをフラッシュと呼びます。

15.6.1 送信エンドポイントのプライミング

送信エンドポイントをプライミングすると、デバイス コントローラーは dQH が指し示すトランザクションの dTD をフェッチします。フェッチした dTD は、デバイス コントローラーが dTD に記述された転送を完了するまで dQH にコピーされます。dTD を dQH オーバーレイ領域にコピーすることで、デバイス コントローラーはホストからの要求を受信したら、その処理に必要な動作コンテキストを dQH からフェッチできるため、連結リストをたどる必要がなくなります。

デバイスが dTD をロードすると、パケットの先頭データがデバイス コントローラーの FIFO に格納されます。この FIFO は複数の仮想チャネルに分割されており、デバイスの合成時に設定した最大エンドポイント数までであればすべてのエンドポイントに対して先頭データを格納できます。

プライミング要求が完了すると、ENDPTSTATUS レジスタにエンドポイントのステートがプライミング済みと示されます。送信エンドポイントがプライミング済みの場合、デバイス コントローラーはホストからの IN 要求に対して、HS モードの USB で厳しくなったバス ターンアラウンド時間内に応答できます。

デバイス コントローラーの FIFO には先頭データのみが格納されるため、デバイス コントローラーはトランザクション開始後にそれ以降のデータをロードする必要があります。FIFO のサイズは、システム メモリ バスによって発生する最大レイテンシを考慮して決定します。FIFO のサイズ調整の詳細は、「帯域幅およびレイテンシの問題」の項で後述します。

15.6.2 受信エンドポイントのプライミング

受信エンドポイントのプライミングも、DCD から見ると送信エンドポイントのプライミングと同様です。デバイス コントローラーにおける動作モデルの最大の違いは、ホストからデータを受信するため先頭パケットのデータ移動がないという点です。

また、このアーキテクチャでは、受信エンドポイントの FIFO は送信エンドポイントの FIFO のように複数のチャネルには分割されていない点に注意してください。したがって、RXFIFO のサイズをエンドポイントの数に合わせて大きくすることはできません。

15.6.3 インタラプト/バルク エンドポイントの動作モデル

インタラプトおよびバルク エンドポイントに対するデバイス コントローラーの動作は共通です。バルク パイプへの有効な IN および OUT トランザクションはすべて、エンドポイントがプライミング済みの場合を除き、NAK でハンドシェイクします。エンドポイントのプライミングが完了すると、データ転送が開始します。

転送ディスクリプターに記述されたパケットが完了すると、デバイス コントローラーは dTD をリタイアします。1 つの dTD には、USB 可変長転送プロトコルに従って転送される N 個のパケットが記述されます。USB によって送受信されるパケットの数と長さをデバイス コントローラーがどのように計算するかは、全体のバイト数と最大パケット長によって異なります。次の式と表に、これを示します。

Zero Length Termination (ZLT) dTD.ZLT が 0 の場合:
N = **INT**(バイト数/最大パケット長) + 1

Zero Length Termination (ZLT) dTD.ZLT が 1 の場合:
N = **MAXINT**(バイト数/最大パケット長)

表 15-8 : USB デバイスの可変長転送プロトコルの例

バイト	最大パケット長	dTD.ZLT = 0				dTD.ZLT = 1			
dTD	dQH	N	P1	P2	P3	N	P1	P2	P3
511	256	2	256	256		2	256	256	
512	256	3	256	256	0	2	256	256	
512	512	2	512	0		1	512		

注記 : バルク、インタラプト、コントロール エンドポイントの場合、dQH.Mult フィールドは 00 とする必要があります。

バルクおよびコントロール転送の場合、dQH.ZLT ビットは次のように動作します。

dQH.ZLT = 0、デフォルト値

ZLT (Zero Length Termination) がアクティブです。dQH.ZLT オプションが有効な場合、デバイスの送信時に次の条件を満たしていれば、ハードウェアが自動的に ZLP (Zero Length Packet) を付加します。

- 送信パケットの長さが最大パケット長に等しい
- dTD の Total Bytes フィールドが 0

この後、dTD はリタイアされます。デバイスの受信時に受信した最後のパケットの長さが最大パケット長に等しく、Total Bytes フィールドが 0 の場合、ホストから ZLP が送信されるのを待ってから現在の dTD をリタイアします。

dQH.ZLT = 1

ZLT (Zero Length Termination) が非アクティブです。dQH.ZLT オプションが無効な場合、デバイスの送信時にハードウェアは ZLP を付加しません。この場合、デバイスが受信した最後のパケットの長さが最大パケット長に等しければ、ZLP を待たずに dTD をリタイアできます。Total Bytes フィールドが 0 になるか、ショート パケットを受信するとただちに dTD はリタイアされます。

1 つの転送は 1 つの dTD によって定義されるため、ZLT は各 dTD に対して生成されます。

ソフトウェア アプリケーションによっては、1 つの論理転送で複数の dTD を使用することがあります。この場合、各 dTD を消費するたびに ZLP を付加するのは適切でありません。このような場合は dQH.ZLT 機能を無効にし、DCD を使用して ZLT を生成することを推奨します。

TX dTD の完了

- dTD に記述されたすべてのパケットが正常に送信されました。この場合、dTD の Total Bytes フィールドは 0 になります。

RX dTD の完了

- dTD に記述されたすべてのパケットが正常に受信されました。この場合、dTD の Total Bytes フィールドは 0 になります。
- ショート パケット (最大パケット長よりもバイト数が少ないパケット) を受信しました。この場合、転送は正しく完了しており、DCD は dTD の Total Bytes フィールドを確認して残りのバイト数を確認する必要があります。dTD に残っている Total Bytes フィールドの値から、DCD は実際に受信したバイト数を計算できます。
- ロング パケット (最大パケット サイズよりもバイト数が多い、または指定された総バイト数よりも受信バイト数が多い) を受信した。これは転送エラーです。デバイス コントローラーは残りのパケットを破棄し、dTD のバッファー エラー ビットをセットします。また、エンドポイントはフラッシュされ、USBERR 割り込みが有効になります。

dTD に記述されたパケットが正しく完了すると、dTD のアクティブ ビットがクリアされ、ターミネート ビットがクリアなら次のポインターが示す先に移動します。ターミネート ビットがセットされている場合、デバイス コントローラーはエンドポイント/方向をフラッシュし、そのエンドポイント/方向の動作を終了します。

パケットが正しく完了しなかった場合 (上記のロング パケットの場合)、dQH はエラーとなった dTD を指したままとなります。このエラー状態から回復するには、DCD はアクティブ ビットをクリアしてネクスト dTD ポインターを更新した後、エンドポイントを再度プライミングして dQH を正しく再初期化する必要があります。

注記 : ハンドシェイクのエラーや CRC エラーなど、パケット レベルのエラーはすべてデバイス コントローラーによって自動的にリトライされます。

これらのエラーは、DCD の関与なしに処理されます。

インタラプト/バルク エンドポイントのバス応答

表 15-9 のグレーの列は、通常動作モードです。

表 15-9 : USB デバイスのインタラプト/バルク エンドポイントのバス応答一覧

パケット ID	ストール ビット [TXS]	エンドポイント プライミング前	エンドポイント プライミング後	バッファー アンダーフロー	バッファー オーバーフロー	エンドポイント 無効
SETUP	無視	無視	無視	N/A	N/A	BTO
IN	STALL	NAK	送信	BS エラー	N/A	BTO
OUT	STALL	NAK	受信 + NYET/ACK	N/A	NAK	BTO
PING	STALL	NAK	ACK	N/A	N/A	BTO
無効	無視	無視	無視	無視	無視	BTO

注記 :

1. BS エラー — ビット スタッフ エラーを強制します。
2. NYET/ACK — USB 可変長プロトコルに従って転送ディスクリプターにパケットが残っていなければ NYET の後で ACK となります。
3. SYSERR — レイテンシ FIFO のサイズが正しく設定され、DCD が応答していれば、システム エラーは発生しません。
4. BTO — バス タイムアウトです。

15.6.4 アイソクロナス エンドポイントの動作モデル

アイソクロナス エンドポイントはリアルタイム スケジューリングが必要なデータ転送に使用され、その動作モデルはホスト側で制御されるバルク/インタラプト/コントロール データ パイプとは大きく異なります。デバイス コントローラーによるリアルタイム転送は、次の仕組みによって実現しています。

- 1 (マイクロ) フレームあたり、正確に MULT で指定した数のパケットが送信/受信されます。

  注記: MULT はデバイス キュー ヘッドの 2 ビットのフィールドです。アイソクロナス エンドポイントでは可変長パケット プロトコルは使用しません。
- NAK 応答は使用しません。プライミング前のエンドポイントに対して IN 要求があった場合は、ZLP (Zero Length Packet) を送信して応答します。プライミング前の RX エンドポイントに対して OUT トランザクションへの応答があった場合は、デバイス コントローラー内部でパケットを無視します。
- プライミング要求があると、dTD に記述された転送を必ず次の (マイクロ) フレームにスケジューリングします。このフレームの後で ISO-dTD がまだアクティブであれば、この ISO-dTD は DCD によって実行またはキャンセルされるまで準備完了状態を維持します。

注記 : MULT フィールドで指定したパケット数の方が dTD で送信されるパケットよりも多い場合、コントローラーは余分に受信したすべての IN トークンに対して ZLP を送信し、現在の dTD でフルフィルメント エラー (トランザクション エラー) を報告します。メモリに存在する dTD の方が多い場合、コントローラーは次の (マイクロ) フレームで送信される次の dTD へ移動します。このため、MULT フィールドにはその dTD で処理されるパケット数を正確に指定することを推奨します。

EHCI 互換のホスト コントローラーは、周期フレーム リストを使用してアイソクロナス エンドポイントへのデータ交換をスケジューリングします。デバイス コントローラーの動作モデルはそのようなデータ構造を使用せず、アイソクロナス エンドポイントにもコントロール/バルク/インタラプト エンドポイントと同じ dTD を使用します。違いは、dTD の処理方法にあります。

バルク エンドポイントと ISO エンドポイントの 1 つ目の違いは、アイソクロナス エンドポイントのプライミングには遅延があり、SOF を受信した後にエンドポイントがプライミングされるという点です。DCD がプライム ビットを書き込むと、プライム ビットは通常どおりクリアされ、DCD からはデバイス コントローラーが転送用に dTD のプライミングを完了したように見えます。ただしデザイン内部では、デバイス コントローラーのハードウェアが次のフレーム境界までプライミング開始をマスクします。この動作は DCD からは認識されずに行われ、これによりデバイス コントローラーは dTD を特定の (マイクロ) フレームに合わせることができます。

アイソクロナス エンドポイントのもう 1 つの違いは、トランザクション全体が 1 つの (マイクロ) フレームで完了しなければならない点です。ある (マイクロ) フレームでアイソクロナス転送が開始すると、MULT トランザクションが発生するか、デバイス コントローラーがフルフィルメント条件を検出したら対応する dTD がリタイアされます。

ステータス フィールドのトランザクション エラー ビットのセットによって、フルフィルメント エラーが発生したことを示します。フルフィルメント エラーが発生すると、その転送の後のフレームは一部しか完了しておらず、デバイス コントローラーは dTD を強制的にリタイアして次の dTD へ移ります。

フルフィルメント エラーが発生するのは、パケットの一部しか完了しかなった場合のみであることに注意してください。プライミングが完了した ISO エンドポイントに対して何のアクティビティも発生しなかった場合、トランザクションは永久にプライミングされた状態のままとなります。したがって、ホストがデータを移動できずにたまった送信 ISO dTD を DCD で破棄する必要があります。

最後に、アイソクロナス パケットのもう 1 つの違いとして、データ レベルのエラー処理があります。受信したパケットで CRC エラーが発生した場合、そのパケットはバルク/コントロール エンドポイントのようにリトライされるのではなく、トランザクション エラー ビットのセットによって知らされます。データは通常どおり保存され、アプリケーション ソフトウェアで選別します。

TX アイソクロナス パケットのリタイア

TX パケットがリタイアされる条件を次に示します。

- MULT カウンターが 0 に達した
- フルフィルメント エラー [トランザクション エラー ビットがセット]

  発生したパケットの数が 0 よりも大きく、MULT よりも小さい

注記 : TX アイソクロナス エンドポイントの場合、MULT カウンターには dTD の MultO フィールドに格納された小さな値をロードできます。MultO フィールドが 0 の場合、MULT カウンターを初期化すると dQH.Mult フィールドの値となります。

RX アイソクロナス パケットのリタイア

RX パケットがリタイアされる条件を次に示します。

- MULT カウンターが 0 に達した
- MDATA 以外のデータ PID を受信した
- オーバーフロー エラー

  受信したパケットが最大パケット長よりも大きい [バッファー エラー ビットがセット]
  受信したパケットが dTD に割り当てられた総バイト数を超えた [バッファー エラー ビットがセット]

- フルフィルメント エラー [トランザクション エラー ビットがセット]

  発生したパケットの数が 0 よりも大きく、MULT よりも小さい

- CRC エラー [トランザクション エラー ビットがセット]

注記 : アイソクロナス転送で dTD がリタイアすると、次のフレームに対して次の dTD がプライミングされます。(マイクロ) フレームから (マイクロ) フレームへの連続動作をサポートするには、DCD は dTD 連結リストがデバイス コントローラーよりも少なくとも 2 (マイクロ) フレームだけ常に先に進むようにする必要があります。

アイソクロナス パイプの同期

アイソクロナス データ パイプをホストに同期する必要がある場合は、(マイクロ) フレーム番号 (FRINDEX レジスタの読み出し) をマーカーとして使用できます。特定の (マイクロ) フレーム番号 [N] でパケット転送を実行するには、フレーム N - 1 の期間中に DCD が SOF 割り込みを発生するようにしてください。FRINDEX = N - 1 のときに、DCD がプライム ビットに書き込みを実行します。これにより、デバイス コントローラーは (マイクロ) フレーム N - 1 でアイソクロナス エンドポイントのプライミングを実行し、(マイクロ) フレーム N の期間に転送を実行します。

注意: (マイクロ) フレーム N - 1 の終了間際にエンドポイントをプライミングした場合、(マイクロ) フレーム N で転送が実行されるとは限りません。パケット N の SOF を受信する前にデバイス コントローラーがプライミングを完了できるだけの十分な時間がなければ、実際の転送が (マイクロ) フレーム N+1 で実行されることがあります。

アイソクロナス エンドポイントのバス応答

表 15-10 : USB デバイスのアイソクロナス エンドポイントのバス応答一覧

トークン タイプ	ストール ビット [TXS]	エンドポイント プライミング前	エンドポイント プライミング後	バッファー アンダーフロー	バッファー オーバーフロー	エンドポイント 無効
SETUP	STALL	STALL	STALL	N/A	N/A	BTO
IN	NULL パケット	NULL パケット	送信	BS エラー	N/A	BTO
OUT	無視	無視	受信	N/A	パケットを ドロップ	BTO
PING	無視	無視	無視	無視	無視	BTO
無効	無視	無視	無視	無視	無視	BTO

15.6.5 コントロール エンドポイントの動作モデル

コントロール エンドポイントに対する要求はすべてセットアップ フェーズから開始し、その後にオプションのデータ フェーズと必須のステータス フェーズが続きます。セットアップ ロックアウトが有効な場合を除き、デバイス コントローラーは常にセットアップ フェーズを受け入れます。

セットアップ パケットのロックアウトおよびトリップワイヤ

セットアップ ロックアウトが有効の場合、DCD が現在のセットアップ パケットを取得している間、ホストから送出される後続のセットアップ パケットはコントローラーによって無視されます。キュー ヘッドに格納されたセットアップ パケットを DCD で読み出し中にデータが書き込まれた場合、そのデータを読み出すとセットアップ パケットが破損しますが、セットアップ パケットのロックアウトを利用すると、こうした事態を防ぐことができます。

セットアップ ロックアウトのメカニズムを無効にした場合は、トリップワイヤ タイプのセマフォを利用してセットアップ パケットのペイロードをキュー ヘッドから抽出できます。こうすれば、新しいセットアップ パケットを受信しても目的のセットアップ パケットが破損することはありません。セットアップ パケットを繰り返し無視すると、ソフトウェア割り込みのレイテンシが大きくなり、規格への適合に問題が生じることがあるため、この動作の方が推奨されます。

トリップワイヤのセマフォによって、新しい dTD はアクティブな (プライミング済みの) エンドポイントの連結リストへ適切に追加されます。追加された dTD トリップワイヤ ビット、usb.USBCMD [ATDTW] はソフトウェアでセットおよびクリアできます。このビットは、ステート マシンがハザード領域にある場合 (dTD がプライミング済みのエンドポイントへ追加されたことが認識されないことがある)、ハードウェアによってクリア可能です。

トリップワイヤを使用してセットアップ パケットを処理する

セットアップ ロックアウト モード、usb.USBMODE [SLOM] フィールドに 1 を書き込み、セットアップ ロックアウトを無効にします (初期化時に 1 回のみ)。後述の例のトリップワイヤを使用する場合、セットアップ ロックアウトは必要ありません。

例: トリップワイヤを使用してセットアップ パケットを処理する

割り込みを受信し、usb.ENDPTSETUPSTAT レジスタを検査してセットアップ パケットが特定のパイプで受信された (つまり dQH がハードウェアによってメモリへ書き込まれた) ことが判明した後に次を実行します。

1. **トリップワイヤ メカニズムをセットアップする。** usb.USBCMD [SUTW] に 1 を書き込みます。
2. **セットアップ バッファーを読み出す。** dQH.SetupBuffer の内容をローカル ソフトウェアのバイト配列にコピーします。

3. **別のセットアップ パケットが受信されたかどうかを確認するためにテストする。**トリップワイヤ ビット [SUTW] を再度読み出します。
   a. [SUTW] が 1 の場合 (未受信) 、手順 4 に進んでセットアップ バッファーを処理します。
   b. [SUTW] が 0 の場合 (別のパケットが受信されている)、手順 1 に進んでそのセットアップ バッファーもコピーします。
4. **割り込みをクリアする。**対応する usb.ENDPTSETUPSTAT レジスタ ビットに 1 を書き込んでクリアします。

   ポーリング ループを使用して usb.ENDPTSETUPSTAT が 0 になるまで待ってから、ステータス/ハンドシェイク フェーズのプライミングを実行します。

   usb.ENDPTSETUPSTAT に 1 を書き込んでから 0 を読み出すまでの時間は非常に短い (約 1 ～ 2µs) ため、DCD にポーリング ループを使用しても多くのシステムで実害は生じません。
5. **トリップワイヤをクリアする。**セットアップ トリップワイヤ ビットの usb.USBCMD [SUTW] に 0 を書き込みます。
6. **SETUP パケットを処理する。**ローカル ソフトウェア バイト配列を使用し、ステータス/ハンドシェイク フェーズを実行します。
7. **エンドポイント ステータスを確認する。**ステータス/ハンドシェイク フェーズのプライミングを実行する前に、usb.ENDPTSETUPSTAT ビットが 0 であることを確認します。

注記 : 新しいセットアップ パケットを受信しても、以前のコントロール シーケンスのステータス/ハンドシェイク フェーズが完了せず残っている場合があります。これらはフラッシュして割り当てを解除してから、最新のセットアップ パケットのステータス/ハンドシェイク dTD をリンクしてください。

データ フェーズ

セットアップ フェーズの後、DCD はデータ フェーズ用のデバイス転送ディスクリプターを作成し、転送の準備 (プライミング) を行う必要があります。

パケットのプライミングが完了したら、DCD はただちに usb.ENDPTSETUPSTAT レジスタを読み出して新しいセットアップ パケットを受信していないかを調べ、プライミングが完了したことを確認する必要があります。usb.ENDPTPRIME レジスタの該当するビットが 0 で、usb.ENDPTSTATUS レジスタの該当するビットが 1 の場合、プライミングが完了しています。usb.ENDPTPRIME レジスタのビットが 0 で、usb.ENDPTSTATUS ビットがセットされていない場合は、プライミングがエラーになっています。プライミングがエラーになるのは、dQH と dTD のセットアップが適切でないか、プライミングの途中でセットアップ パケットが到着したかのいずれかです。エンドポイント プライム ビットをクリアした後で新しいセットアップ パケットの到着が判明した場合は、転送ディスクリプターを解放し、DCD はセットアップ パケットを解釈し直す必要があります。

データ ステージのプライミングが完了した後でセットアップ パケットが到着した場合、デバイス コントローラーは自動的にプライミング ステータス (usb.ENDPTSTATUS) をクリアしてセットアップ パケットとのデータ順を維持します。

注記 : バルク、インタラプト、コントロール エンドポイントの場合、dQH.Mult フィールドは 00 とする必要があります。データ フェーズ パケットのエラー処理は、前述のバルク パケットの場合と同じです。

ステータス フェーズ

データ フェーズ同様、DCD は転送ディスクリプター (バイト長 0) を作成し、ステータス フェーズ用にエンドポイントをプライミングする必要があります。また、DCD はデータ フェーズで説明したのと同じ方法で usb.ENDPTSETUPSTAT を確認する必要があります。

注記 : バルク、インタラプト、コントロール エンドポイントの場合、dQH.Mult フィールドは 00 とする必要があります。データ フェーズ パケットのエラー処理は、前述のバルク パケットの場合と同じです。

コントロール エンドポイントのバス応答

表 15-11 は、各パケットに対するコントロール エンドポイントの応答を、デバイス コントローラーの状態別にまとめたものです。グレーの列は、通常動作モードです。

表 15-11 : USB デバイス コントロール エンドポイントのバス応答

パケット ID	ストール ビット [TXS]	エンドポイント プライミング前	エンドポイント プライミング後	バッファー アンダーフロー	バッファー オーバーフロー	エンドポイント 無効	セットアップ ロックアウト
SETUP	ACK	ACK	ACK	N/A	SYSERR	BTO	
IN	STALL	NAK	送信	BS エラー	N/A	BTO	N/A
OUT	STALL	NAK	受信 + NYET/ACK	N/A	NAK	BTO	N/A
PING	STALL	NAK	ACK	N/A	N/A	BTO	N/A
無効	無視	無視	無視	無視	無視	BTO	無視

注記 :

1. BS エラー — ビット スタッフ エラーを強制します。
2. NYET/ACK — USB 可変長プロトコルに従って転送ディスクリプターにパケットが残っていなければ NYET の後で ACK となります。
3. SYSERR — レイテンシ FIFO のサイズが正しく設定され、DCD が応答していれば、システム エラーは発生しません。
4. BTO — バス タイムアウトです。

15.7 デバイス エンドポイント ディスクリプターの参照

このセクションでは、デバイス コントローラーのエンドポイント ディスクリプターの定義を記載します。使用法は、「15.5.1 連結リスト エンドポイント ディスクリプター」を含むその他のセクションで説明します。

- 15.7.1 エンドポイント キュー ヘッド ディスクリプター (dQH)
- 15.7.2 エンドポイント転送ディスクリプター (dTD)
- 15.7.3 エンドポイント転送オーバーレイ領域

15.7.1 エンドポイント キュー ヘッド ディスクリプター (dQH)

すべてのデバイス コントローラーの転送は、デバイス エンドポイント キュー ヘッド (dQH) で管理します。dQH は 48 バイトのデータ構造ですが、64 バイト境界に整列している必要があります。エンドポイントのプライミング実行中、ハードウェアは dQH および最初のデバイス転送ディスクリプター (dTD) をシステム メモリから読み出し、dQH の DWord 2 ～ 8 にオーバーレイします (表 15-12 参照)。

表 15-12 : USB デバイス キュー ヘッド (dQH) ディスクリプターのフォーマット



表 15-13 : USB デバイス dQH DWord 0 ～ 11: ディスクリプター ビットの詳細

ビット	説明
DWord 0: エンドポイントのケーパビリティ /属性	
31:30	広帯域パイプ乗算器、**Mult** です。このフィールドは、1 回のトランザクションで実行されるパケット数を次の形式で示します。 • 00: USB 可変長パケット プロトコルを利用して N 個のトランザクションを実行する。N は最大パケット長 (dQH) と総バイト数フィールド (dTD) を使用して計算します。 • 01: 1 つのトランザクションを実行する • 10: 2 つのトランザクションを実行する • 11: 3 つのトランザクションを実行する アイソクロナス以外のエンドポイントでは、Mult = 00 と設定する必要がります。 アイソクロナス エンドポイントでは、必要に応じて Mult = 01、10、11 のいずれかに設定します。
29	ZLT (Zero Length Termination) セレクト、**ZLT** です。このビットは、最大パケット長の整数倍の長さの転送において、最後に ZLP (Zero Length Packet) を使用するかどうかを示します。アイソクロナス エンドポイントでは意味を持ちません。 • 0: 最大パケット長の整数倍の長さの転送の最後で ZLP を有効にする • 1: 最大パケット長の整数倍の長さの転送で ZLP を無効にする
28:27	予約。予約フィールド、0 に設定する必要があります。
26:16	**最大パケット長です。**このフィールドの値は、関連するエンドポイントの最大パケット サイズ (wMaxPacketSize) を表します。このフィールドに格納できる最大値は 400h (1,024) です。
15	セットアップ時割り込み、**IOS** です。このビットは、コントロール エンドポイントで受信したセットアップの応答として USBINT がセットされたことを示す目的で使用します。
14:0	予約。予約フィールド、0 に設定する必要があります。
DWord 1: カレント dTD ポインター	
31:5	**カレント dTD ポインターです。**転送オーバーレイ領域で表現される dTD へのポインターです。このフィールドは、エンドポイントのプライミング時またはキューを進めるときに、デバイス コントローラーによってネクスト dTD ポインターの値に更新されます。 カレント dTD ポインターは、デバイス コントローラーが現在進行中の転送を特定する目的で使用します。このワードはデバイス コントローラー ハードウェアのみが使用します。DCD で書き換えないでください。
4:0	予約。予約フィールド、0 に設定する必要があります。
DWord 2 ～ 8: オーバーレイ領域。詳細は表 15-15「USB デバイス転送オーバーレイ」を参照してください。	

表 15-13 : USB デバイス dQH DWord 0 ～ 11: ディスクリプター ビットの詳細 (続き)

ビット	説明
DWord 9: 予約	
DWord 10: セットアップ バッファー バイト 3:0	
31:24	バイト 3
24:16	バイト 2
15:8	バイト 1
7:0	バイト 0

15.7.2 エンドポイント転送ディスクリプター (dTD)

dTD は、1 つの転送で送受信されるデータの位置と量をデバイス コントローラーに知らせるためのものです。アクティブな dTD のフィールドは DCD で書き換えできませんが、ネクスト dTD ポインターは書き換え可能です。

表 15-14 に dTD ディスクリプターを示します。フィールドの詳細を表 15-8 に示し、「15.7.3 エンドポイント転送オーバーレイ領域」で説明しています。

表 15-14 : USB デバイス転送ディスクリプター (dTD) のフォーマット

参照先	タイプ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	DWord
表 15-15	Transfer Overlay Area	Next dTD Pointer																											0000				T	0
		0	Total Bytes															IOC	C_Page			MultO		0	Status									1
		Buffer Pointer (Page 0)																				Current Offset												2
		Buffer Pointer (Page 1)																				R	Frame Number											3
		Buffer Pointer (Page 2)																				reserved												4
		Buffer Pointer (Page 3)																				reserved												5
		Buffer Pointer (Page 4)																				reserved												6

Device Controller Read/Write　　Device Controller Read-only

15.7.3 エンドポイント転送オーバーレイ領域

dQH は、コントローラーによってメモリから読み出されて dTD にリンクします。dTD もメモリから読み出され、dQH のオーバーレイ領域に書き込まれます (表 15-15 参照)。

オーバーレイ領域の 7 つの DWord は、デバイス コントローラーがトランザクション作業領域として使用します。エンドポイントの準備が完了すると、デバイス コントローラーは dTD をこの dQH のオーバーレイ領域にコピーします。転送が完了するまで、DCD はキュー ヘッドのオーバーレイ領域または関連する転送ディスクリプターに書き込まないようにします。転送が完了すると、デバイス コントローラーは dTD を追加された転送ステータスの結果と共にシステム メモリに書き戻し、キュー ポインターを進めます。

連結リストの処理が継続している場合、別の dTD がメモリからフェッチされ、dQH の転送オーバーレイ領域に書き込まれます。連結リストの処理が完了すると dQH がシステム メモリに書き戻され、エンドポイントのサービスが完了します。

オーバーレイ トランザクション dQH の DWord 2 ～ 8 は、dTD DWord 0 ～ 6 とほぼ同じです (表 15-15 参照)。

転送オーバーレイの一覧

表 15-15「USB デバイス転送オーバーレイ」に、dQH および dTD の両ディスクリプターで使用される転送オーバーレイ DWord を示します。Total Bytes および Multiplier Override のフィールドのディスクリプターは、このセクションの冒頭で説明しています。

表 15-15 : USB デバイス転送オーバーレイ

ビット	説明	dTD DWord	dQH DWord
ネクスト dTD ポインターおよびターミネート		0	2
31:5	ネクスト転送要素ポインター、**Next dTD Pointer** です。ネクスト dTD のシステム メモリ アドレス [31:5] が処理されます。		
4:1	予約。予約フィールド、0 に設定する必要があります。		
0	ターミネート転送、**T** です。 • 0: ネクスト dTD ポインター フィールドへのリンク。アドレスが有効。 • 1: トランザクションの終了。ネクスト dTD ポインター フィールドが有効ではない。		
総バイト数、MultO、およびステータス		1	3
31	予約。予約フィールド、0 に設定する必要があります。		
30:16	**Total Bytes (総バイト数)** です。この転送ディスクリプターで移動する総バイト数を指定します。詳細は、「パラメーター転送のバイト総数」を参照してください。		
15	完了時割り込み、**IOC** です。デバイス コントローラーがこの dTD をリタイアしたときに USBINT をセットするかどうかを示します。		
14:12	カレント ページ、**C_Page** です。デバイス モードでは予約。		
11:10	乗算器オーバーライド、**MultO** です。アイソクロナス パケットの送信に使用します。詳細は、本文を参照してください。		
9:8	予約。予約フィールド、0 に設定する必要があります。		
7:0	**ステータス**です。このフィールドは、デバイス コントローラーが個々のコマンド実行ステータスを DCD に通知する目的で使用します。このフィールドには、この dTD で実行された最後のトランザクションのステータスが格納されます。 ビット [7]: **Active Status** 。ビット [6]: **Halted Status** ビット [5]: **Data Buffer Error Status**。ビット [3]: **Transaction Error Status** その他のビット: 予約		
バッファー ポインター ページ 0 およびカレント オフセット		2	4
31:12	**バッファー ポインター**です。システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。		
11:0	**カレント オフセット**です。		
フレーム番号およびバッファー ポインター ページ 1		3	5
31:12	**バッファー ポインター**です。システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。		
11	予約、**R** です。予約フィールド、0 に設定する必要があります。		
10:0	**フレーム番号**です。このフィールドには、パケットが終了するフレーム番号をデバイス コントローラーが書き込みます。このフィールドは、主にアイソクロナス エンドポイントでパケットの相対的な完了時間の相関をとる目的で使用します。		

表 15-15 : USB デバイス転送オーバーレイ (続き)

ビット	説明	dTD DWord	dQH DWord
バッファー ポインター ページ 2 ～ 4		4 ～ 6	6 ～ 8
31:12	バッファー ポインターです。システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。		
11:0	予約。予約フィールド、0 に設定する必要があります。		

乗算器オーバーライド (MultO) ビット フィールド

Total Bytes フィールドは、dQH および dTD ディスクリプターの両方に用いられ、dQH の 乗算器をオーバーライドする目的でアイソクロナス IN エンドポイントを送信する際にも使用されます。送信 (IN) アイソクロナス エンドポイント以外のパケット タイプでは、このフィールドは 0 に設定する必要があります。最も効率を高めるには、DCD で MultO = 総バイト数/最大パケット サイズ (小数点以下切り捨て) として計算します。ただし総バイト数 = 0 の場合は MultO = 1 とします。

例 1: 3 つのパケットを送信する

- dQH.multiplier = 3、最大パケット サイズ = 8、総バイト数 (Total Bytes) = 15、dQH.Mult = 0 (デフォルト) の場合、3 つのパケットが送信されます: Data2 (8) + Data1 (7) + Data0 (0)。

例 2: 2 つのパケットを送信する

- dQH.multiplier = 3、最大パケット サイズ = 8、総バイト数 (Total Bytes) = 15、dQH.Mult = 2 の場合、2 つのパケットが送信されます: Data1 (8) +Data0 (7)。

バッファー ポインター ページ

バッファー ポインターは、4KB 境界に揃えられています。総バイト数およびバッファー ポインターは、「パラメーター転送のバイト総数」で説明します。

パラメーター転送のバイト総数

Total Bytes ビット フィールドは、転送ディスクリプターで移動する総バイト数を指定します。トランザクションが正常に完了すると、このフィールドの値から実際に転送されたバイト数が減分されます。このビット フィールドは次に適用されます。

- ホスト モードの qTD (「15.12.5 キュー要素転送ディスクリプター (qTD)」参照)
- デバイス モードの dTD (「15.7.2 エンドポイント転送ディスクリプター (dTD)」参照)

DCD でこのフィールドに格納できる最大値は 5 x 4KB (5000h) です。これは、5 つのページ ポインターが参照できる最大バイト数です。最大 20KB までの転送を作成できますが、そのためには最初のページへの第 1 オフセットを 0 とする必要があります。オフセットを事前に決定できない場合は、総バイト数を 16KB に制限することにより、5 番目のページを必ずまたぐようにできます。したがって、最大転送サイズは 16KB (4000h) とすることを推奨します。

デバイス モードに関する注記事項

Total Bytes ビット フィールドの値が 0 で、デバイス コントローラーがこの転送ディスクリプターをフェッチする (アクティブ ビットがセットされている) 場合、デバイス コントローラーの応答は dQH.ZLT ビットの設定に依存します。詳細は、「15.6.3 インタラプト/バルク エンドポイントの動作モデル」を参照してください。

- 転送バイト総数は最大パケット長の偶数倍である必要はありません。転送に対してこのような転送ディスクリプターを DCD で作成した場合、最後のトランザクションは常に最大パケット長よりも小さくなります。

15.8 デバイス コントローラーのプログラム ガイド

デバイス コントローラーの機能は、メモリ イメージ内の要求を USB との間で双方向に転送することです。このデバイス コントローラーは、アプリケーション プロトコルに基づいてエンドポイントのプログラムおよびプライミングを実行します。また、キューヘッドが指し示す連結リスト形式の転送ディスクリプターを実行し、要求されたデータ転送を実現します。ここからは、DCD から見たデバイス コントローラーの使用法について説明します。また、個々の USB バス イベントによってデバイス コントローラーのレジスタのステータスがどのように変化するかについて説明します。

15.8.1 ソフトウェア モデル

デバイス コントローラー API ソフトウェアは、デバイス アプリケーションの USB コントローラーを制御するルーチンのフレームワークを提供します。このソフトウェアは、USB デバイス アプリケーションのソフトウェア開発の負担を大幅に軽減するように設計されています。この API ソフトウェアを利用することで、ユーザー アプリケーション コードは抽象度の高いデータ転送インターフェイスを使用できます。すべてのレジスタ、割り込み、およびコントローラーとの DMA 転送は、この API によって管理されます。この API には、すべての USB デバイスで必要とされるすべての USB デバイス フレームワーク コマンドを処理するためのルーチンも含まれます。

15.8.2 USB リセット

バスから USB リセットを受信すると、USB 仕様 Rev. 2.0 の Appendix C.2 で定義されたリセット プロトコルに従い、ポートは Default FS または Default HS ステートに遷移します。図 15-12 は、デバイス モードでのコントローラーのステートを示したものです。

15.8.3 レジスタが制御するリセット

コントローラーをリセットするために、DCD によって usb.USBCMD [RST] ビットに 1 が書き込まれます。リセット プロセスが完了すると、コントローラー ハードウェアがこのビットを 0 にセットします。リセットがいったん開始されると、このコントローラーはプロセスを停止できません。0 の書き込みは無効です。

[RST] ビットに 1 を書き込むと、内部のパイプライン、タイマー、カウンター、およびステート マシンがそれぞれの初期値にリセットされます。デバイスがアタッチ ステートのときに 1 を書き込むことは、アタッチ ホストに及ぶ影響が定義されていないため、推奨されません。デバイスがアタッチ ステートにないことを確実にするために、プライミング済みのすべてのエンドポイントをフラッシュし、usb.USBCMD [RS] ビットを 0 にセットする必要があります。

15.9 デバイス エンドポイント データ構造のプログラム ガイド

このセクションでは、デバイス エンドポイント データ構造の管理方法を説明します。デバイス エンドポイント データ構造は、コントローラーがホストで開始される USB トランザクションを処理するためにアクセスするシステム メモリに書き込まれるイメージです。これらの構造は、デバイス コントローラーの機能の基礎となるものです。

15.9.1 デバイス コントローラーの初期化の概要

ハードウェア リセット後、Run/Stop ビットが 1 にセットされるまでデバイスは無効な状態です。デバイスが無効の間は USB D+ のプルアップがアクティブにならず、アタッチ イベントは発生できません。最低限の要件として、デバイスのアタッチ イベントが発生する前にエンドポイント 0 のキュー ヘッドをセットアップしておく必要があります。デバイスが有効になると、少し遅れて USB リセットが発生し、その後でセットアップ パケットがエンドポイント 0 に到着します。デバイス コントローラーが受信したセットアップ パケットを格納できるように、キュー ヘッドを準備しておく必要があります。

デバイスを初期化するには、DCD で次の手順に従います。

1. **コントローラーをデバイス モードに設定する。** usb.USBMODE [CM] ビットに 10 を書き込みます。
   - ホスト モードからデバイス モードに移行するには、USBMODE レジスタを書き換える前にデバイス コントローラーのリセットが必要です。
   - usb.OTGSC [OT] ビットを 1 にセットします。
2. **dQH を割り当て、初期化する。**
   - 最小要件: TX および RX のエンドポイント 0 について dQH を初期化します。
   - すべてのコントロール エンドポイントのキュー ヘッドは、コントロール エンドポイントが有効になる前に初期化します。コントロール以外のデバイス キュー ヘッドはエンドポイントを使用する前に初期化すればよく、エンドポイントを有効にする前に初期化する必要はありません。
   - デバイス キュー ヘッドの詳細は、「15.7.1 エンドポイント キュー ヘッド ディスクリプター (dQH)」を参照してください。
3. **エンドポイント リスト アドレスをコンフィギュレーションする。** キュー ヘッドのエンドポイント リストのメモリ アドレスを usb._ENDPOINTLISTADDR [31:11] ビット フィールドに書き込みます。
4. **ソフトウェア割り込みを有効にする。**
   - GIC で IRQ 割り込み信号を有効にします (USB 0 は ID#53、USB 1 は ID#76)。
   - usb.USBINTR レジスタでデバイス割り込みを有効にします。
     - USB Interrupt [UI]
     - USB Error Interrupt [UEI]
     - Port Change Detect [PCI]
     - USB Reset Received [URI]
     - DCSuspend [SLI]
   - 利用可能な割り込みの一覧は、表 15-2「USB 割り込みおよびステータス レジスタ ビット」を参照してください。
5. **Run モードを有効にする。** Run/Stop ビットを Run モードに設定します。
   - Run ビットをセットすると、デバイス USB リセットが発生します。DCD でリセット イベントを監視し、「ポートのステートおよび制御」の「バス リセット」の説明に従って DCD ステートを調整する必要があります。
   - エンドポイント 0 はコントロール エンドポイント専用に設計されており、ENDPTCTRL0 レジスタで設定する必要はありません。
   - また、最初に受信するパケットは常にセットアップ パケットとなるため、エンドポイント 0 は最初にプライミングを実行する必要もありません。最初のセットアップ パケットの内容には、USB 2.0 仕様の第 9 章「デバイス フレームワーク」で定義されたコマンド セットに従った応答が必要です。

15.9.2 転送ディスクリプターの管理

エンドポイントの機能は、DMA エンジンに対してシステム メモリと TX/RX FIFO 間でデータの移動を実行させることです。各エンドポイントには 2 つのデータ構造があり、IN データ転送に一方を、OUT データ転送にもう一方を使用します。デバイス モードのデータ構造には、1 つのデバイス キュー ヘッド (dQH)、および 1 つまたは複数のデバイス転送ディスクリプター (dTD) が含まれます。dQH はデータ転送の種類を定義し、最初の dTD を指し示します。dTD には、データが格納される、または読み出されるメモリ バッファーを指し示すシステム アドレス ポインターが含まれます。

dQH は、24 の要素からなるエンドポイント キュー ヘッド リストでインデックスが付けられています (各エンドポイントに 2 つ)。転送のセットアップには、ソフトウェアが IN または OUT 動作向けに dQH および dTD を構成します。ソフトウェアは、システム メモリ内にあるディスクリプター、スケジュール/リスト、およびデータ バッファーの一貫性をコントローラーに対して維持する必要があります。エンドポイントがデータを受信または送信できる状態になると、ソフトウェアはエンドポイントのプライミングを実行します。

エンドポイントがプライミングされると、デバイス コントローラーは関連する dQH および dTD をコントローラーのデュアル ポート RAM に読み込み、DMA およびプロトコル エンジンが容易にアクセスできるようにします。dTD の DMA が完了すると、コントローラーは、転送結果 (ステータス) と共に dTD をシステム メモリに書き戻します。ターミネート ビット T が 0 の場合 (未終了)、コントローラーはネクスト dTD をシステム メモリからフェッチして処理します。T が 1 の場合、コントローラーはエンドポイント dQH の処理を停止し、dQH をシステム メモリに書き戻します。長い連結リストでは、コントローラーはシステム メモリとコントローラーのデュアル ポート RAM 間で dTD の読み出しおよび書き込みを繰り返し実行することになります。

例: dQH の初期化

エンドポイントがプライミングされてホストに応答する前に、1 組のデバイス キュー ヘッドを初期化する必要があります。デバイス キュー ヘッド (dQH) の初期化手順は次のとおりです。

1. USB 仕様の第 9 章またはアプリケーション固有プロトコルの規定に従って wMaxPacketSize フィールドに値を書き込む。
2. コントロール、バルク、インタラプト エンドポイントの場合は Mult フィールドに 0 を書き込む。アイソクロナス USB エンドポイントの場合は、必要な帯域幅に応じて 1、2、3 のいずれかを Mult フィールドに書き込む (詳細は USB 仕様の第 9 章のプロトコル参照)。**注記:** FS モードの場合、アイソクロナス USB エンドポイントの Mult フィールドに設定できる値は 1 のみです。
3. 転送を終了させるには、ネクスト dTD のターミネート ビット T を 1 にセットする。
4. ステータス フィールドのアクティブ ビットに 0 を書き込む。
5. ステータス フィールドの停止ビットに 0 を書き込む。

注記 : DCD が dQH を変更できるのは、関連するエンドポイントがプライミングされておらず、未完了の dTD が存在しない場合のみです。

例: セットアップ転送の動作モデル

「15.6.5 コントロール エンドポイントの動作モデル」で説明したように、セットアップ転送では DCD による特別な処理が必要です。セットアップ転送では dTD を使用せず、セットアップ パケットから受信したデータを dQH 内にある 8 バイトのバッファーに格納します。

1. dQH - RX のセットアップ バッファーの内容をソフトウェア バッファーにコピーする。
2. usb.ENDPTSETUPSTAT の対応するビットに 1 を書き込み、セットアップ パケットに ACK を返す。
   a. セットアップ パケットの処理を継続する前にこの ACK が必要です。
   b. ACK を返した後、DCD は dQH - RX のセットアップ バッファーにアクセスしないようにする必要があります。ローカルにコピーしたソフトウェア バッファーのみを確認するようにします。

3. 以前のコントロール転送のデータ/ステータス dTD が未完了のまま残っていないか確認し、残っていれば「エンドポイントのフラッシュ /プライミング解除」で説明した手順でこれらをフラッシュする。
   a. 以前のコントロール転送が完了する前にデバイス コントローラーが新しいセットアップ パケットを受信する可能性があります。この場合、処理中の古い制御パケットはフラッシュし、新しい制御パケットを完了する必要があります。
4. USB 仕様の第 9 章またはアプリケーション固有プロトコルの規定に従ってセットアップ パケットをデコードし、データ フェーズ (オプション) およびステータス フェーズの転送の準備をする。

15.9.3 転送ディスクリプターによる転送の管理

例: 転送ディスクリプターの作成

転送を実行する前に、転送内容を記述した dTD を作成する必要があります。次の手順に従って dTD を作成します。8 つの DWord で構成される dTD をメモリで保持するには、32 バイト境界 (アドレス [4:0] = 00000) に整列したシステム メモリの 32 バイト ブロックを割り当てます。

次のフィールドに書き込みを実行します。

1. 最初の 7 つの DWord を初期化する。すべての DWord のビットすべてに 0 を書き込む。
2. ターミネート ビットをプログラムする。dTD が 1 つのみ、または最後の dTD の場合、ターミネート ビットを 1 にセットする。
3. Total Bytes フィールドに転送サイズを書き込む。
4. 必要に応じて完了時割り込みビットをセットする。
5. ステータス フィールドのアクティブ ビットを 1 にセットし、その他のステータス ビットをすべて 0 にクリアして初期化する。
6. データ バッファーの先頭を指し示すようにバッファー ポインター ページ 0 とカレント オフセットを設定する。
7. バッファー ポインター ページ 1 ～ 4 を、それぞれ直前のバッファー ポインターよりも 1 つ大きくなるように初期化する。

例: 転送ディスクリプターの実行

dTD を安全に追加するため、DCD は次の手順に従い、デバイス コントローラーが dTD リストの最後に達するのと同時に新しい dTD がリスト末尾に追加された場合に正しく対処する必要があります。

連結リストが空かどうかを決定する。パイプが空かどうかを確認する (未完了のパケットが存在するかどうかは、連結リストの内部ソフトウェア表現から判断)。

ケース 1: 連結リストが空の場合

1. 1 回の DWord 操作として、dQH ネクスト ポインターと dQH ターミネート ビットの両方に 0 を書き込む。
2. dQH のアクティブ ビットと停止ビットをクリアする (以前にエラーが発生してセットされている場合)。
3. usb.ENDPTPRIME の正しいビット位置に 1 を書き込み、エンドポイントをプライミングする。

ケース 2: 連結リストが空でない場合

1. dTD を連結リストの末尾に追加する。
2. usb.ENDPTPRIME の正しいプライム ビットを読み出す。1 なら完了。
3. usb.USBCMD [ATDTW] ビットを 1 にセットする。
4. usb.ENDPTSTAT の正しいステータス ビットを読み出す。(後で使用するため、一時変数に格納)
5. usb.USBCMD [ATDTW] ビットを読み出す。

   0 なら手順 3 へ。
   1 なら手順 6 へ。

6. usb.USBCMD [ATDTW] ビットに 0 を書き込む。
7. 手順 4 で読み出したステータス ビットが 1 なら、完了。
8. 手順 4 で読み出したステータス ビットが 0 なら、ケース 1: 手順 1。

転送完了

dTD が初期化され、関連するエンドポイントがプライミングされると、デバイス コントローラーはホストからの要求開始によって転送を実行します。dTD の実行が完了したかどうかは、完了時割り込みビットがセットされていれば、USB 割り込みによって DCD に通知されます。あるいは、DCD がエンドポイント完了レジスタをポーリングして判断できます。この場合、dTD の実行が完了すると DCD でステータス ビットを確認し、転送が正常に終了したかエラーになったかを確認します。

注意: 1 回のエンドポイント完了通知で複数の dTD が完了している場合があります。DCD は通知をクリアした後に dTD 連結リストを検索し、完了したすべての dTD (アクティブ ビットが 0) をリタイアする必要があります。

完了した dTD のステータス フィールドを DCD で読み出すことにより、転送が正常に完了したかどうかを判断できます。ステータス ビットが次の組み合わせの場合、転送は成功と判断されます。

アクティブ ビット = 0
停止ビット = 0
トランザクション エラー ビット = 0
データ バッファー エラー ビット = 0

これ以外の組み合わせの場合は、DCD 側で適切な対処が必要です。転送エラーのメカニズムは、下記の「デバイス エラーの一覧」に示します。

ステータス ビット以外に、DCD は転送バイト総数フィールドを読み出して実際に転送されたバイト数も確認する必要があります。転送が完了すると、転送バイト総数フィールドの値から実際に転送されたバイト数が差し引かれます。送信パケットの場合は、実際のバイト数を差し引いて 0 にならないとパケットは完了しませんが、受信パケットの場合は USB 可変長パケット プロトコルに従い、ホストから送信されるバイト数が少ないことがあります。

例: エンドポイントのフラッシュ /プライミング解除

USB デバイス リセットが受信された場合、またはコントロール転送にエラーが発生した場合に DCD はフラッシュ ビットを使用して 1 つ以上のエンドポイントに対してプライミングを解除する必要があります。これ以外にも、アプリケーションによっては進行中の転送を停止する場合があります。DCD が進行中の転送を停止し、その転送が停止されたことを確実にするには、次の手順を実行します。

1. usb.ENDPTFLUSH レジスタの対応するビットに 1 を書き込む。
2. usb.ENDPTFLUSH レジスタのすべてのビットが 0 になるまで待つ。

   ソフトウェア割り込みルーチンに関する注記事項: USB バスのアクティビティによっては、この処理に非常に長い時間がかかることがあります。このウェイト ループを割り込み処理ルーチン内に置くことは推奨できません。

3. usb.ENDPTSTAT レジスタを読み出し、フラッシュすべきすべてのエンドポイントに対応するビットが 0 になったことを確認する。手順 2 が完了した後も対応するビットが 1 の場合は、フラッシュできていません。非常にまれなケースですが、usb.ENDPTFLUSH を使用してフラッシュを命令したときに特定のエンドポイントに対してパケットが進行中の場合があります。安全のため、このような場合は進行中のパケットが正しく完了してからフラッシュが実行されるようになっています。フラッシュできないエンドポイントがある場合、すべてのエンドポイントがフラッシュされるまで DCD は手順 1 ～ 3 を繰り返す必要があります。

   注記: タイムアウト カウンターは、エンドポイント フラッシュにエラーが発生した場合に回復するようにプログラムできます。

デバイス エラー

表 15-16 に、デバイス コントローラーによって自動的に処理されないパケット エラーをまとめます。

表 15-16 : USB デバイス エラー

エラー	方向	パケット種別	データ バッファー エラー ビット (dTD.Status ビット 5)	トランザクション エラービット (dTD.Status ビット 3)	説明
オーバーフロー	RX	すべて	1	0	受信バイト数が最大パケット サイズまたは総バッファー長を超えました。このエラーが発生すると dQH の停止ビットもセットされ、このエンドポイントの連結リストに残っている dTD は実行されません。
アイソクロナス パケット	RX	Iso	0	1	受信したアイソクロナス パケットで CRC エラーが発生しました。この場合、データの正確性は保証されません。
アイソクロナス フルフィルメント	両方	Iso	0	1	dQH.Mult フィールドで定義された数のパケットをホストが決まった (マイクロ) フレーム期間内に完了できませんでした。スケジューリングされたデータ転送では、DCD によるデータ キューの再調整が必要になる場合があります。これは、フルフィルメント エラーが発生するとデバイス コントローラーは 1 (マイクロ) フレームの間、パイプ上でのデータ転送を中止するためです。この 1 (マイクロ) フレームの期間中、デバイス コントローラーはパイプでのエラーを報告し、次のフレームをプライミングします。

バルク/コントロール/インタラプト エンドポイントのエラーは、データ バッファー オーバーフロー以外すべてデバイス コントローラーが処理します。これに対し、アイソクロナス USB エンドポイントの場合、エラー パケットはリトライされず、次のようにタグ付けされます。

15.9.4 デバイス モード割り込みのサービス

注記 : 割り込みサービス ルーチンでは、高頻度の割り込み、低頻度の割り込み、エラー割り込みの 3 種類があることを考慮しなければなりません。割り込み処理ルーチン (ISR) の呼び出し中および実行中に複数の割り込みが集中することがあります。

割り込み処理のストラテジはユーザーにゆだねられています。ISR は高頻度の割り込みの後に低頻度の割り込みをポーリングし、終了できます。別の割り込みが検出されて処理される場合、ISR は割り込みの最終スキャンを再度実行して終了します。

高頻度の割り込み

高頻度の割り込みは、表 15-17 に示した優先順で処理してください。最も重要な割り込みは、1a および 1b の最初の 2 つです。ソフトウェアはセットアップ トークンに対して即座に肯定応答を返し、別のセットアップ トークンがコントロール エンドポイントとバッファーを常に利用できる状態にしておく必要があるため、これらの割り込みは同等の優先順位で処理されます。SOF は次に重要な割り込みです。

表 15-17 : USB デバイスの高頻度の割り込み

実行順序	割り込み	usb.USBSTS	動作
1a	USB 割り込み ENDPTSETUPSTATUS	[UI]	セットアップ バッファーの内容をコピーし、セットアップ パケットに肯定応答を返します。USB 2.0 仕様の第 9 章またはアプリケーション固有プロトコルの規定に従ってセットアップ パケットを処理します。
1b	USB 割り込み ENDPTCOMPLETE	[UI]	dTD の完了処理を実行します。
2	SOF 割り込み	[SRI]	アプリケーションの必要に応じた処理を実行します。この割り込みを使用しないアプリケーションもあります。

低頻度の割り込み

次に挙げる割り込みは、低頻度のイベントです。これらの割り込みは高頻度割り込みほど頻繁には発生しないため、任意の順序で処理できます。

表 15-18 : USB の低頻度の割り込み

割り込み	usb.USBSTS	動作
ポート変化	[PCI]	ソフトウェアのステート情報を変更します。
サスペンド	[SLI]	ソフトウェアのステート情報を変更します。
リセット受信	[URI]	ソフトウェアのステート情報を変更します。保留中の転送を中止します。

エラー割り込み

エラー割り込みは最も頻度が低いため、割り込み処理ルーチンの最後に配置します。

表 15-19 : USB デバイスのエラー割り込み

割り込み	usb.USBSTS	動作
USB エラー	[UEI]	このエラーは USB 割り込みと dTD のエラー ステータスを組み合わせたものであるため、冗長です。パケット レベルのエラーは、USB 割り込みの受信時に DCD が ENDPTCOMPLETE を使用して dTD のステータス フィールドを確認した方が効果的に対処できます。
システム エラー	[SEI]	回復不能なエラーです。ただちにコントローラーをリセットし、使用中の転送バッファーを解放してソフトウェアを再起動してください。

15.10 ホスト モードのデータ構造

HS ホスト コントローラーの DMA とプロトコル エンジンに内蔵されている仮想トランザクション トランスレーターをサポートするために、プログラミング モデルは EHCI 仕様のモデルに準拠し、レジスタおよびビットが追加されています。

RX および TX データ FIFO はリアルタイムで USB に応答することが要件です。パケット サイズは最大で 1024 バイトです。転送ディスクリプターには、ディスクリプター /DMA と FIFO 間のアクセスに対応するメモリ帯域幅が必要です。

内蔵トランザクション トランスレーターは、インタラプト エンドポイントには QH および qTD ディスクリプターを、アイソクロナス エンドポイントには siTD を使用します。

ホスト コントローラーは、周期データ転送 (インタラプト/アイソクロナス) および非同期データ転送 (コントロール/バルク) をスケジュールに基づいた環境で実行します。

EHCI の拡張および変更

詳細は、「15.11 EHCI のインプリメント」で説明します。

転送スケジュール

転送スケジュールの構造は、EHCI 仕様で定義されています。

サスペンドおよびレジューム

サスペンドおよびレジュームのプログラミング モデルは、EHCI 仕様で定義されています。

15.10.1 ホスト コントローラー転送スケジュールの構造

ホスト コントローラーは、2 種類のスケジュール (周期および非同期) を使用して HCD と EHCI 準拠のホスト コントローラー間でコントロール、ステータス、およびデータをやり取りし、USB 機能をサポートします。HCD はこれらのスケジュールのデータ構造をシステム メモリ (32 ビット アドレス空間) に書き込み、コントローラー ハードウェアはトランザクション スケジュールを実行しながらこれらの構造を読み出して変更します。

周期スケジュールには、すべての周期転送 (アイソクロナスおよびインタラプト) をサポートし、基礎となる周期フレーム リストが含まれます (「15.10.2 周期スケジュール」参照)。

非同期スケジュールには、すべてのバルクおよびコントロール転送タイプの基礎となる循環ポインターを含むバルクおよびコントロール キュー ヘッド リストがあります (「15.10.3 非同期スケジュール」参照)。

ホスト コントローラーは、「15.12.1 ディスクリプターの使用」で説明するように、周期および非同期スケジュールにさまざまな種類のディスクリプターを使用してアイソクロナス、インタラプト、コントロールおよびバルク転送をサポートします。

- アイソクロナス データ ストリームは、アイソクロナス転送ディスクリプター (iTD) を使用して管理します。
- アイソクロナス スプリット トランザクション データ ストリームは、スプリット トランザクション アイソクロナス転送ディスクリプター (siTD) で管理します。
- インタラプト、コントロール、およびバルク データ ストリームは、キュー ヘッド (QH) とキュー要素転送ディスクリプター (qTD) で管理します。これらのデータ構造は、スケジュールの全体的なメモリ フットプリントを抑え、USB トランザクションの実行に必要なメモリ アクセス数 (平均) が少なくなるように最適化されています。

15.10.2 周期スケジュール

周期スケジュールは、図 15-15 に示すように、要素および転送ディスクリプターの周期フレーム リストを使用してインタラプト転送およびアイソクロナス転送を実現します。



図 15-15 : USB ホスト周期スケジュールおよび例

周期フレーム リスト

ホスト コントローラーは、周期フレーム リストを使用してアイソクロナス転送およびインタラプト転送をスケジューリングします。周期フレーム リストは、HCD によってメモリに書き込まれます。ホスト コントローラー ハードウェアは、usb.PERIODICLISTBASE_ ベース アドレスおよび FRINDEX インデックス レジスタを用いて要素を読み出します。周期フレーム リストにあるカレント要素は、FRINDEX レジスタによって指し示されます。周期フレーム リストは時間と共に移動するスライディング ウィンドウをインプリメントしています。

注記 : 周期フレーム リストは、4KB ページ境界に整列した、アイソクロナスおよびインタラプト転送ディスクリプターを指し示すポインターの配列です。フレーム リストの長さは、usb.USBCMD [FS2] および [FS0] ビット フィールドを使用して 8、16、32、64、128、256、512、または 1024 要素にプログラムできます。[FS2] が 0 にセットされている場合、EHCI プログラミング モデル (256、512 および 1024 要素) が [FS0] で使用可能です。フレーム リストの長さは、割り当てるシステム メモリの容量と、キューに格納できる周期トランザクションの数に影響を及ぼします。

HCD は、usb.PERIODICLISTBASE_ [PERBASE_] ビット フィールドにある周期フレーム リストの最初の要素のメモリ アドレスを書き込みます。コントローラーは、(マイクロ) フレーム タイム スタンプが発生すると、周期フレーム リストの処理を開始します。

表 15-20 : USB ホストの周期フレーム リスト要素ビット フィールド

ビット	ビット フィールド	説明
31:5	ポインター	フレーム リスト リンク ポインター (システム メモリ ポインター、32 バイト境界に整列) です。 参照先のオブジェクトは次のとおりです。 • アイソクロナス転送ディスクリプター (HS デバイスの場合は iTD) • スプリット トランザクション アイソクロナス転送ディスクリプター (FS アイソクロナス エンドポイントの場合は siTD) • キュー ヘッド (FS/LS/HS 割り込みの場合は QH)
4:3	予約	00 にセットします。

表 15-20 : USB ホストの周期フレーム リスト要素ビット フィールド (続き)

ビット	ビット フィールド	説明
2:1	TYP	トランザクション ディスクリプターのタイプ、**TYP** です。詳細は、「15.12.2 転送ディスクリプター タイプ (TYP) フィールド」を参照してください。
0	T	ターミネート リンク、**T** です。 0: フレーム リスト リンク ポインターを使用してリンクを継続する 1: トランザクションの終了 (完了)。ホスト コントローラーはリンク ポインターを無視する

注記 : HCD は、周期スケジュール アイテム (QH、iTD、siTD、FSTN) のみを周期スケジュールに書き込む必要があります。QH の使用時は、インタラプト エンドポイントです。

15.10.3 非同期スケジュール

非同期スケジュールには、コントロールおよびバルク転送のキュー ヘッドの循環リストが含まれます。ホスト コントローラーは、周期スケジュールが処理された後にデータ転送を実行します。非同期スケジュールは次の場合に発生します。

- コントローラーが周期リストを処理した後
- 周期リストが無効の場合
- 周期リストが空の場合



図 15-16 : USB ホスト コントローラーの非同期スケジュールの構成

非同期リストは、32 バイトのアドレス境界に揃えられるキュー ヘッドの簡単な循環リストです。usb.ASYNCLISTADDR_ [31:5] ビット フィールドは、次のキュー ヘッドを示すポインターです。このビット フィールドはソフトウェアで初期化されます。ハードウェアはこのフィールドを使用し、非同期スケジュールを伝搬します。このフィールドを変更することはありません。非同期スケジュールは、キュー ヘッドに対して純粋なラウンドロビン方式によるサービスをインプリメントします。各キュー ヘッドには、1 つまたは複数の転送ディスクリプター (qTD) があります。循環リストにあるキュー ヘッドの数は増減可能です。QH の数は、EHCI 仕様によって制限されるものではありません。

15.11 EHCI のインプリメント

ホスト コントローラーは、Intel EHCI 1.0 仕様に準じるプログラム モードを使用します。これにはレジスタ モデルおよびホスト機能が含まれます。

15.11.1 概要

ホスト コントローラー動作モードは、EHCI 1.0 仕様にほぼ準拠しています。ただし、FS/LS リンクの処理において次のような例外があります。

- 内蔵トランザクション トランスレーター
- EHCI 予約ビット
- PCI レジスタなし
- SOF 割り込み

内蔵トランザクション トランスレーター

ホスト コントローラーは DMA およびプロトコル エンジンを使用し、Zynq に接続されている FS/LS デバイス向けにトランザクション トランスレーター (TT) をエミュレートします。内蔵トランザクション トランスレーター (TT) は、ホスト コントローラーの次の機能に影響を及ぼします。

- 検出メカニズム:「15.11.3 TT 内蔵 EHCI の機能の変更」を参照してください。
- FS/LS データ構造:「15.11.6 FS/LS データ構造」を参照してください。
- TT の動作モデル:「15.11.7 TT の動作モデル」を参照してください。
- 機能および動作レジスタ/ビット:「15.11.3 TT 内蔵 EHCI の機能の変更」を参照してください。
- PHY RX コマンド:「15.11.3 TT 内蔵 EHCI の機能の変更」を参照してください。

内蔵トランザクション トランスレーターは、「15.11.2 内蔵トランザクション トランスレーター」を参照してください。

EHCI 予約ビット

EHCI 予約フィールドは、その他の機能に割り当てるものを除いて、0 にセットする必要があります。レジスタ セットは、「15.3.4 レジスタの概要」にリスト一覧としてまとめられ、付録資料 B で詳細に説明しています。

PCI バス レジスタなし

コントローラーには PCI インターフェイスがないため、EHCI 仕様で定義されている PCI コンフィギュレーション レジスタは使用できません。たとえば、フレーム調整レジスタはサポートされていません。また、マイクロフレームの開始はコントローラー タイマーで同期が取られ、ULPI PHY からの 60MHz クロックに基づいて 125 マイクロ秒インターバルが供給されます。

SOF 割り込み

SOF 割り込みは、ホスト コントローラーで使用するフリーランニングの 125 マイクロ秒割り込みです。EHCI 仕様ではこの割り込みは規定されていませんが、利便性向上のため、および HCD タイム ベースとしても利用できるように追加されています。この割り込みは、USBSTS および USBINTR レジスタに示され、有効にされます。

ケーパビリティ レジスタのビット フィールドの追加

ケーパビリティ レジスタは次のとおり拡張されています。

- usb.HCSPARAMS [N_TT]
- usb.HCSPARAMS [N_PTT}

動作レジスタおよびビット フィールドの追加

動作レジスタが次のとおり拡張されています。

- TTCTRL (新規レジスタ)
- 2 ビット ポート速度の追加: usb.PORTSC1 [PSPD]

15.11.2 内蔵トランザクション トランスレーター

ホスト コントローラーは、最大で 16 の周期 (Iso/Int) コンテキストと 2 つの非同期 (bulk/ctrl) コンテキストを用いて 1 つのトランザクション トランスレーター (TT) をエミュレートします。TT は、ハードウェアがコンパニオン コントローラーを実装する必要なく、FS/LS デバイスをホスト モードのコントローラーに直接接続できるようにします。

トランザクション トランスレーターは、EHCI 仕様に準拠する標準のデータ構造および動作モデルを利用することで EHCI 仕様の拡張版としてモデル化されています。TT の役割は次のとおりです。

- すべてのエラーの確認
- チェック フィールドの生成
- 必要なハンドシェイク動作すべてのフォーマット処理
- Ping コマンドを使用したバス上のデータおよび応答パケット処理

ホスト コントローラーで USB ベースのタイム フレームに基づいて生成しなければならない信号については、USB プロトコルで必要なすべてのトークン パケットもプロトコル エンジンが生成します。

別のトランザクション トランスレーター ハードウェアを用いて FS/LS プロトコルを処理するわけではありません。トランザクション トランスレーター機能が DMA およびプロトコル エンジン ブロック内に実装されており、LS と FS デバイスへの直接接続がサポートされます。

機能ブロック図



図 15-17 : USB ホストの内蔵トランザクション トランスレーターの実装

図 15-17 の左側は、コンパニオン トランザクション トランスレーター コントローラーの典型的なハブ ベースの実装を示しています。この図では、両端から交互にアクセスできる 2 つの非同期トランザクションが進行中であることを示しています。周期トラフィックは各方向ごとに 1 つのデータ ストリームに集約され、各テーブルのステートとコンテキストのテーブルがトランザクション トランスレーター内に格納されます。

図 15-17 の右側は、同じ機能をホスト コントローラーに統合したものを示しています。これらの機能をホスト コントローラーに統合することにより、EHCI ホスト コントローラー ドライバー (HCD) への変更を最小限に抑えると共に、コンパニオン コントローラーや外部 USB 2.0 ハブなしで FS/LS デバイスを直接接続できるという利点を実現しています。また、トランザクション トランスレーターを持つホスト コントローラーでは、ハードウェア ベースの RAM ではなくメイン メモリにデータが格納されるため、ハブ ベースのトランザクション トランスレーターよりもローカル データ ストレージの容量が少なく済みます。ホスト コントローラーは、16 の周期コンテキストおよび 2 つの非同期コンテキストをサポートします。

15.11.3 TT 内蔵 EHCI の機能の変更

このセクションでは、次の項目について説明します。

- ソフトウェアをオフロードするポート リセット タイマー
- ポート速度検出

標準の EHCI コントローラー デザインでは、ポート リセット後にポート イネーブル ビットがセットされているかどうかを確認してホスト コントローラー ドライバー (HCD) が FS/LS デバイスを検出します。ポート イネーブル ビットがセットされるのは、ホストとデバイスのネゴシエーションにより HS 接続が確立した場合 (すなわち Chirp が正しく完了した場合) のポート リセットの後です。

コントローラーがトランザクション トランスレーター (TT) をエミュレートするため、ポート イネーブルは、ホスト デバイスの Chirp 結果にかかわらずポート リセット後に常にセットされます。検出されたポート速度は usb.PORTSC1 [PSPD] ビット フィールドに格納されます。

したがって、FS/LS デバイスまたはハブの直接接続をサポートするには、標準の EHCI HCD に修正が必要です。表 15-21 に、標準 EHCI とトランザクション トランスレーター内蔵 EHCI の主な違いをまとめます。

表 15-21 : EHCI HCD の変更

機能	標準の EHCI	内蔵トランザクション トランスレーター
ハブの速度	接続/リセット シーケンス後にポート イネーブル ビットがセットされると、デバイス/ハブは HS と見なされる。	接続/リセット シーケンス後にポート イネーブル ビットがセットされると、デバイス (ハブ) の速度が PORTSC1 によって通知される。
FS/LS デバイス	FS/LS デバイスは HS ハブからのダウンストリームと見なされるため、ポート レベルのすべての制御はハブ クラスを利用して最も近いハブに対して実行される。	FS/LS デバイスは HS ハブからのダウンストリームに加え、直接接続も可能。ダウンストリームの場合、ポート レベル制御はハブ クラスを利用して最も近いハブに対して実行される。FS/LS デバイスが直接接続されている場合は、PORTSC1 を使用してポート レベル制御を実行する。
スプリット ターゲット	FS/LS デバイスは HS ハブ (HubAddr = X) からのダウンストリームと見なされる。ただし HubAddr > 0 で、HubAddr は HS から FS/LS へのバス遷移が行われるハブ (スプリット ターゲット ハブ) のアドレス。	FS/LS デバイスは HS ハブ (HubAddr = X) [HubAddr > 0] からのダウンストリームに加え、直接接続も可能 (HubAddr = [TTHA] の場合)。[TTHA] はプログラム可能で、デフォルトは 0。HubAddr は、HS から FS/LS へのバス遷移が行われるルート ハブのアドレス (すなわち、スプリット ターゲット ハブがルート ハブ)。

15.11.4 ポート リセット タイマーの拡張

EHCI 仕様で定義された方法でポートを接続するには、PORTSC レジスタのポート リセット ビットを 10ms の期間セットしておく必要があります。コントローラーには 10ms のリセット パルスを数えるタイマーがあり、HCD でこのタイミングを制御する必要がありません。HCD ソフトウェアの基本的な接続は次のとおりです。

例: 検出に使用するポート リセット タイマー

ここでは、簡単なアタッチ イベントと、ポート リセット タイマー機能の特性によりオプションとなっている手順を示します。

1. **デバイスが接続するまで待機する。**ポート接続変更を受信します [ポート変化割り込み]。
2. **デバイスをリセットする。**usb.PORTSC1 [PR] ビットに 1 を書き込みます。
3. **リセットをディアサートするオプションの手順。**HCD は通常 [PR] ビットに 0 を書き込んで、10ms 後にリセットをディアサートします。この操作は標準の EHCI デザインでは必要ですが、省略できます。リセットが完了する前に EHCI HCD がリセット ビットに 0 を書き込もうとしても書き込みは無視され、リセット状態が最後まで続きます。

4. **デバイスが動作状態になるまで待機する。**ポート イネーブル変化を示す [PCI] 割り込みを受信します。デバイスが動作状態になり、この時点でポート速度は決定している。

15.11.5 ポート速度検出のメカニズム

ポート変化割り込みによってポートが有効になっていることが通知されると、EHCI スタックはポート速度を決定する必要があります。標準の EHCI インプリメンテーションでは、HS で接続したデバイス以外はポート オーナーの割り当てを再度実行しますが、このホスト コントローラーは HS 以外のデバイスに対する直接接続もサポートしています。したがって、ポート速度の検出に関しては次のような違いがあります。

- ポート オーナーは読み出し専用で、常に 0 として読み出し。
- ポートの現在の動作速度を HCD に知らせる 2 ビットのポート速度インジケーター (PSPD) フィールドを PORTSC1 レジスタに追加。
- ポートが HS か FS/LS かを知らせる 1 ビットの HS インジケーター (HSP) フィールドを PORTSC1 レジスタに追加。この情報は、上記の 2 ビット PSPD と同じものです。

15.11.6 FS/LS データ構造

TT が FS/LS トランザクションに使用したデータ構造は、HS ハブと同じです。FS/LS デバイスとハブを直接接続した場合のハブ アドレスおよびエンドポイント速度フィールドは次のように設定します。

- QH (FS/LS) - 非同期 (バルクおよびコントロール エンドポイント) および周期 (インタラプト エンドポイント)
  - ハブ アドレス = TTHA (デフォルトでは TTHA = 0)
  - 直接接続のデバイスまたはハブに対するトランザクション
    - QH.EPS = ポート速度 (FS および LS の両方)
  - 直接接続の HS ハブからダウンストリームにあるデバイスへのトランザクション
    - QH.EPS = ダウンストリーム デバイスの速度
  - 最大パケット サイズを 64 以下にしないと未定義の動作が生じることがあります。
  - QH.EPS = 01 (LS) で usb.PORTSC1 [PSPD] = 00 (FS) の場合、LS トラフィック送信前に LS プリ PID が送信されます。
- siTD (FS) - 周期 (アイソクロナス エンドポイント)
  - すべての FS アイソクロナス USB トランザクション
    - ハブ アドレス = TTHA (デフォルトでは TTHA = 0)
    - siTD.EPS = 00 (FS)
  - 最大パケット サイズを 1023 以下に設定しないと未定義の動作が生じる可能性があります。

注記 : FSTN データ構造は、HS ハブのダウンストリームである FS および LS デバイスに使用されます (FS または LS デバイスがホスト コントローラーに直接接続されている場合を除く)。

15.11.7 TT の動作モデル

トランザクション トランスレーターの動作 (USB 2.0 仕様)、およびシステム メモリと USB-HS ハブの間でパケットを移動する EHCI コントローラーの動作については、動作モデルが明確に定義されています。トランザクション トランスレーターはホスト コントローラー内にあるため、EHCI HCD と USB FS/LS バスの間には物理的なバスは存在しません。ここからは、物理バスの介在なしに EHCI とトランザクション トランスレーターを結合した動作モデルについて簡単に説明します。ここからの説明は、ユーザーに EHCI および USB 2.0 トランザクション トランスレーターの動作モデルに関する知識があることを前提としています。

マイクロフレーム パイプライン

EHCI 動作モデルでは、H フレームと B フレームという考え方を用いてホスト (H) とバス (B) 間のパイプラインを説明しています。内蔵トランザクション トランスレーターも、USB 2.0 仕様で定義されたハブ ベース トランザクション トランスレーターと同じパイプライン アルゴリズムを使用します。

すべての周期転送は常に SOF 後の B フレーム 0 で開始し、格納された周期転送が完了するまで継続します。内蔵トランザクション トランスレーターにインプリメントされたマイクロフレーム パイプラインではたとえば、H フレーム 0 で実行するように EHCI でタグ付けされたすべての周期転送は、B フレーム 0 でバスに対して実行可能となります。

EHCI データ構造の S-mask と C-mask をプログラムして内蔵トランザクション トランスレーターの周期転送をスケジュールする際も、EHCI はダウンストリームのハブ ベース トランザクション トランスレーターの S-mask および C-mask のプログラミングに関して定義された EHCI の規則に従う必要があります。

周期転送がすべてなくなると、格納された非同期転送の移動が開始します。非同期転送は、移動可能になった時点で特に規則性はなく転送が実行され、その動作は H フレームおよび B フレームの境界に拘束されません。ただし例外として、非同期転送は SOF (B フレーム 0 の先頭) ではバブルになりません。

スプリット転送ステート マシン

コントローラーが HS ハブを経由してダウンストリーム FS/LS デバイスに接続されている場合、コントローラーはスプリット転送を開始し、ほかのデバイスへのトラフィックと関連させることができます。

スタート スプリットとコンプリート スプリットの動作モデルは、EHCI コントローラーと内蔵トランザクション トランスレーター間に物理的なバス媒体が存在しないため、EHCI 仕様とはやや異なります。HS ハブに対してスプリットを要求し、スタート スプリットまたはコンプリート スプリットが実行される場合、スタート/コンプリート スプリットの動作は内蔵トランザクション トランスレーター内部で完結します。表 15-22 に、HS スプリット バス トラフィックとの実際のハンドシェイクではなく、内部ステートからハンドシェイクをエミュレートする条件をまとめます。

表 15-22 : USB ハンドシェイク エミュレーションの条件

条件	TT の応答
スタート スプリット: すべての非同期バッファーがフル	NAK
スタート スプリット: すべての周期バッファーがフル	ERR
スタート スプリット: 非同期トランザクションの開始に成功	ACK
スタート スプリット: 周期トランザクションの開始	ハンドシェイクなし (OK)
コンプリート スプリット: キューにトランザクションが見つからない	バス タイム アウト
コンプリート スプリット: キューのトランザクションがビジー	NYET
コンプリート スプリット: キューのトランザクションが完了	実際のハンドシェイク

非同期トランザクションのスケジューリングとバッファー管理

USB 2.0 仕様で定義された次の項目はトランザクション トランスレーターにインプリメントされています。

USB 2.0 - 11.17.3　シーケンシングの機能、および FS/LS パケットが SOF 期間でバブルとならないようにするパケット長エスティメーターを提供。

USB 2.0 - 11.17.4　2 つのデータ パイプのトランザクションを追跡。

USB 2.0 - 11.17.5　TTCTRL レジスタを利用して Clear_TT_Buffer 機能を提供。

周期トランザクションのスケジューリングとバッファー管理

USB 2.0 仕様で定義された次の項目はトランザクション トランスレーターにインプリメントされています。

USB 2.0 - 11.18.6.[1-2]　保留中のスタート スプリットの中止

- EOF (およびマイクロフレーム 6 で開始しない)
- 4 マイクロフレームを超えるアイドル期間 (保留中のコンプリート スプリットの中止)
- EOF
- 4 マイクロフレームを超えるアイドル期間

USB 2.0 - 11.18.[7-8]　最大 16 のデータ パイプのトランザクションを追跡。

注意: 内蔵トランザクション トランスレーターで追跡するパイプの数を 4 つに制限すると、これで 1 フレームあたりにスケジュール可能な周期トランザクション (インタラプト/アイソクロナス) の数が最大 4 つに制限されます。USB 仕様で最大 16 までと定義されているのは、高速から最速への周期パイプラインをフルの状態に維持するために十分な値と考えられているためです。パイプラインをフルに保った場合、1 フレームあたりにスケジュール可能な周期トランザクションの数は、パケットのバス フライト タイムによってのみ制限されます。

注記 : これらのトランザクションには、マイクロフレーム パイプライン以外のデータ スケジュール メカニズムはありません。エミュレート済みの TT は、フレームでスケジューリングされたパケットの数がフレーム期間 (1ms) を超えないことを動作の前提としています。この期間を超えた場合、未定義の動作が生じる可能性があります。

15.11.8 ポート テスト モード

ポート テスト制御モードの動作は、EHCI 仕様に準拠しています。このモードは、usb.PORTSC1 [PTC] ビット フィールドでセットします。

15.12 ホストのデータ構造のリファレンス

これらのディスクリプター データ構造は EHCI 仕様に準拠していますが、「15.11 EHCI のインプリメント」に記載のように異なる部分があります。

このセクションで定義するデータ構造には、(ホスト コントローラー側から見て) 読み出し専用フィールドと読み出し/書き込み可能フィールドが混在しています。ホスト コントローラーは読み出し専用フィールドの内容を保持します。

セクションの内容

- 15.12.1 ディスクリプターの使用
- 15.12.2 転送ディスクリプター タイプ (TYP) フィールド
- 15.12.3 アイソクロナス (HS) 転送ディスクリプター (iTD)
- 15.12.4 スプリット トランザクション アイソクロナス転送ディスクリプター (siTD)
- 15.12.5 キュー要素転送ディスクリプター (qTD)
- 15.12.6 キュー ヘッド (QH)
- 15.12.7 転送オーバーレイ領域
- 15.12.8 周期 FSTN (Frame Span Traversal Node)

15.12.1 ディスクリプターの使用

表 15-23 : USB ホスト ディスクリプターの使用

ディスクリプター	周期フレーム リスト		非同期リスト	
	アイソクロナス	インタラプト	バルク	コントロール
iTD、siTD	あり		なし	なし
QH、qTD	なし	あり	あり	あり
FSTN (Low、Full Speed)	なし	あり		

15.12.2 転送ディスクリプター タイプ (TYP) フィールド

表 15-24 に、ビット フィールドをトランザクション タイプ別に示します。

表 15-24 : USB ホストの転送ディスクリプター タイプ (TYP) のビット フィールド

データ構造	iTD 00	QH 01	siTD 10	FSTN 11	参照先
周期フレーム リスト	X	X	X	X	図 15-15「USB ホスト周期スケジュールおよび例」
iTD	X	~	~	~	表 15-25「USB ホストのアイソクロナス転送ディスクリプター (iTD) フォーマット」
siTD	~	X	~	~	表 15-29「USB ホストのスプリット トランザクション アイソクロナス ディスクリプター (siTD) フォーマット」
QH	~	~	X	~	表 15-40「USB ホスト キュー ヘッド (QH) ディスクリプター フォーマット」
FSTN	~	~	~	X	表 15-45「USB ホスト FSTN (Frame Span Traversal Node) ディスクリプター フォーマット」

15.12.3 アイソクロナス (HS) 転送ディスクリプター (iTD)

表 15-25 に、HS アイソクロナス転送ディスクリプターのフォーマットを示します。この構造は、HS アイソクロナス エンドポイントにのみ使用します。iTD は 32 バイト境界に整列している必要があります。

表 15-25 : USB ホストのアイソクロナス転送ディスクリプター (iTD) フォーマット

参照先	タイプ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	DWord
表 15-26	Next dTD	Next Link Pointer																											00		TYP		T	0
表 15-27	Transaction Status and Control	Status				Transaction 0 Length													IOC		PG *				Transaction 0 Offset *										1
		Status				Transaction 1 Length													IOC		PG *				Transaction 1 Offset *										2
		Status				Transaction 2 Length													IOC		PG *				Transaction 2 Offset *										3
		Status				Transaction 3 Length													IOC		PG *				Transaction 3 Offset *										4
		Status				Transaction 4 Length													IOC		PG *				Transaction 4 Offset *										5
		Status				Transaction 5 Length													IOC		PG *				Transaction 5Offset *										6
		Status				Transaction 6 Length													IOC		PG *				Transaction 6 Offset *										7
		Status				Transaction 7 Length													IOC		PG *				Transaction 7 Offset *										8
表 15-28	Buffer Pointer List	Buffer Pointer (Page 0)																				EndPt		R	Device Address									9
		Buffer Pointer (Page 1)																				IO	Maximum Packet Size											10
		Buffer Pointer (Page 2)																				reserved											Mult	11
		Buffer Pointer (Page 3)																				reserved												12
		Buffer Pointer (Page 4)																				reserved												13
		Buffer Pointer (Page 5)																				reserved												14
		Buffer Pointer (Page 6)																				reserved												15

Host Controller Read/Write　　Host Controller Read-only

* means these fields may be modified by the Host controller if the IO field indicates an OUT (DWords 1 to 8).

iTD DWord 0: ネクスト リンク ポインター

iTD の最初の DWord は、次のスケジュール データ構造へのポインターです。

表 15-26 : USB ホスト iTD DWord 0: ネクスト リンク ポインター

ビット	説明
31:5	**ネクスト リンク ポインターです。**これらのビットは、それぞれメモリ アドレス信号 [31:5] に対応します。このフィールドは、別のアイソクロナス転送ディスクリプター (iTD/siTD) または QH を指し示します。
4:3	予約。予約フィールド、0 に設定する必要があります。
2:1	トランザクション ディスクリプター タイプ、**TYP** です。00 (iTD タイプ) にセットします。一般的な情報は、「15.12.2 転送ディスクリプター タイプ (TYP) フィールド」を参照してください。
0	ターミネート転送、**T** です。 • 0: ネクスト iTD ポインター フィールドへのリンク。アドレスは有効。 • 1: トランザクションの終了。ネクスト iTD ポインター フィールドは有効ではない。

iTD DWord 1 ～ 8: トランザクション ステータスと制御リスト

DWord 1 ～ 8 は、トランザクションの制御とステータスです。各トランザクションについて、次の内容を記述します。

- ステータス結果フィールド
- トランザクションの長さ (OUT トランザクションの場合は送信するバイト数、IN トランザクションの場合は受信したバイト数)
- バッファー オフセット。PG フィールドとトランザクション x オフセット フィールドをバッファー ポインター リストと組み合わせて使用し、そのトランザクションのバッファー先頭アドレスを構築します。

ホスト コントローラーは、各トランザクション ディスクリプターに含まれる情報と、バッファー ページ ポインター リストの最初の 3 つの DWord に含まれるエンドポイント情報を利用して、USB トランザクションを実行します。

表 15-27 : USB ホスト iTD Dword 1 ～ 8: トランザクション ステータスおよび制御リスト

ビット	説明
31:28	**ステータスです。** **アクティブ ステータス** [31]。HCD で 1 にセットすると、アイソクロナス トランザクションの実行が可能になります。このディスクリプターに関連するトランザクションが完了すると、ホスト コントローラーはこのビットを 0 にクリアし、この要素に関するトランザクションが次にスケジュールに現れても実行しないようにする必要があることを示します。 **データ バッファー エラー ステータス** [30]。ホスト コントローラーが受信データに追いつかない (オーバーラン)、または送信時に十分な速度でデータを供給できない (アンダーラン) 場合、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。オーバーランの場合は、特別な対処は不要です。 **バブル検出ステータス** [29]。このディスクリプターによって生成されたトランザクション中にバブルが検出されると、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。 **トランザクション エラー ステータス** [28]。ホストがデバイスから有効な応答を受信できなかった場合 (タイムアウト、CRC、不正な PID など)、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。このビットをセットできるのは、アイソクロナス IN トランザクションの場合のみです。
27:16	**トランザクション {7:0} 長です。**OUT トランザクションの場合、このフィールドはホスト コントローラーがトランザクション中に送信するデータ バイトの数です。ホスト コントローラーは、トランザクション中に送信した実際のバイト数でこのフィールドを更新する必要はありません。 IN トランザクションの場合、このフィールドの初期値はエンドポイントからホストに送信される予定のバイト数です。ステータス更新時に、ホスト コントローラーは正常に受信したバイト数をこのフィールドに書き戻します。 • 000h: 長さ 0 のデータ • 001h: 1 バイト • 002h: 2 バイト • ... • C00h: 3072 バイト (最大)
15	完了時割り込み、**IOC** です。このビットが 1 にセットされていると、このトランザクションの完了時にホスト コントローラーは次の割り込みしきい値で割り込みを発行します。
14:12	ページ セレクト、**PG** です。これらのビットは、HCD によってセットされ、このスロットのオフセット フィールドとどのバッファー ページ ポインターを連結してこのトランザクションの先頭メモリ アドレスを生成するかを示します。このフィールドの有効な値の範囲は、0 ～ 6 です。
11:0	**トランザクション {7:0} オフセットです。**このフィールドの値は、バッファーの先頭からのオフセット (単位はバイト) を表します。このフィールドを、上述の PG フィールドで示されたバッファー ページ ポインターに連結して、このトランザクションの開始バッファー アドレスを生成します。

iTD DWord 9 ～ 15: バッファー ページ ポインター リスト

通常、アイソクロナス転送ディスクリプターの DWord 9 ～ 15 は、この転送ディスクリプターのデータ バッファーへのページ ポインター (4KB ページ境界に整列) です。このデータ構造では、関連するデータ バッファーが連続している必要がありますが、物理メモリ ページは連続していなくてもかまいません。8 つのアイソクロナス転送を表現できるように、7 つのページ ポインターが用意されています。これら 7 つのポインターを使用すると、最初のページのアライメント オフセットにかかわらず、このデータ構造で 3 (トランザクション数) * 1,024 (最大パケット サイズ) * 8 (トランザクション レコード数) (24,576 バイト) を移動できます。

各ポインターは 4KB ページ境界に整列したページ ポインターであるため、いくつかのページ ポインターの下位 12 ビットは別の用途に使用されます。

表 15-28 : USB ホスト iTD DWord 9 ～ 15: バッファー ページ ポインター リスト

ビット	説明
DWord 9	
31:12	**バッファー ポインター (ページ 0) です。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。
11:8	**エンドポイント番号 (EndPt) です。**データ ソースまたはシンクとして動作するデバイスのエンドポイントを選択します。
7	予約。将来の用途のために確保された予約ビットです。HCD で 0 に初期化する必要があります。
6:0	**デバイス アドレスです。**データ ソースまたはシンクとして動作する特定のデバイスを選択します。
DWord 10	
31:12	**バッファー ポインター (ページ 1) です。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。
11	**方向 (IO) です。**IN または OUT PID の HS トランザクションを選択する。 • 0: OUT • 1: IN
10:0	**最大パケット サイズです。**このフィールドの値は、関連するエンドポイントの最大パケット サイズ (wMaxPacketSize) を表します。このフィールドは、1 つの転送ディスクリプター (すなわち 1 つのマイクロフレーム) あたりに複数のトランザクションを発行するような広帯域のエンドポイントで使用します。このフィールドと Multi フィールドを組み合わせて広帯域幅パイプをサポートします。このフィールドは、すべての IN 転送でパケット バブルを検出する目的でも使用します。1,024 (400h) を超える値を HCD でセットしないでください。設定値がこれよりも大きいと、未定義の結果となります。
DWord 11	
31:12	**バッファー ポインター (ページ 2) です。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。
11:2	予約。将来の用途のために確保された予約ビットです。0 に設定する必要があります。
1:0	**Mult です。**1 つのトランザクション ディスクリプター (すなわち 1 マイクロフレーム) で実行されるトランザクションの数を選択します。 • 00: 予約。このフィールドを 0 に設定すると、未定義の動作となります。 • 01: このエンドポイントに対して 1 マイクロフレーム当たり 1 つのトランザクションを発行します。 • 10: このエンドポイントに対して 1 マイクロフレーム当たり 2 つのトランザクションを発行します。 • 11: このエンドポイントに対して 1 マイクロフレーム当たり 3 つのトランザクションを発行します。
DWord 12 ～ 15	
31:12	**バッファー ポインター (ページ 3 ～ 6) です。**メモリ アドレス ビット [31:12] への 4KB ページ境界に整列したポインターです。
11:0	予約。将来の用途のために確保された予約ビットです。0 に設定する必要があります。

15.12.4 スプリット トランザクション アイソクロナス転送ディスクリプター (siTD)

このデータ構造は、スプリット トランザクションを介する USB 2.0 ハブ トランザクション トランスレーターへの FS アイソクロナス転送を管理するために使用します。これ以外にも、ハブのアドレス指定やプロトコル トランザクション (周期転送) のスケジューリングに使用するフィールドがあります。

表 15-29 : USB ホストのスプリット トランザクション アイソクロナス ディスクリプター (siTD) フォーマット

参照先	タイプ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	DWord
表 15-30	Next Ptr	Next Link Pointer																											00		TYP		T	0
表 15-31	Endpt Cap/Char	IO	Port Number							R	Hub Addr						reserved					EndPt		R	Device Address									1
		reserved																	Microframe C-mask							Microframe S-mask								2
表 15-32	xfer State	IOC	P	reserved					Total Bytes										Microframe C-prog-mask							Status									3
表 15-33	バッファー Page Ptrs	Buffer Pointer (Page 0)																											Current Offset					4
		Buffer Pointer (Page 1)																											reserved			TP	T-count	5
表 15-34	Back Link	Back Pointer																											0				T	6

Host Controller Read/Write　　Host Controller Read-only

siTD DWord 0: ネクスト リンク ポインター

siTD の DWord 0 は、次のスケジュール データ構造へのポインターです。

表 15-30 : USB ホスト siTD DWord 0: ネクスト リンク ポインター

ビット	説明
31:5	**ネクスト リンク ポインターです。**このフィールドには、周期リストで次に処理すべきデータ オブジェクトのアドレスが格納されます。メモリ アドレス信号 [31:5] にそれぞれ対応します。
2:1	トランザクション ディスクリプター タイプ、**TYP** です。10 にセットします (siTD タイプ)。一般的な情報は、「15.12.2 転送ディスクリプター タイプ (TYP) フィールド」を参照してください。
0	ターミネート転送、**T** です。 • 0: ネクスト リンク ポインター フィールドへのリンク。アドレスは有効。 • 1: トランザクションの終了。ネクスト リンク ポインター フィールドは有効ではない。

siTD DWord 1 および 2: エンドポイントのケーパビリティ /属性

DWord 1 および 2 は、最速エンドポイントに関する静的情報、親コンパニオン コントローラーのアドレス、マイクロフレームのスケジューリング制御を指定します。

表 15-31 : USB ホスト siTD DWord 1 および 2: エンドポイント ステート

ビット	説明
DWord 1: エンドポイントおよびトランザクション トランスレーターの属性	
31	方向、**IO** です。FS トランザクションを IN または OUT としてエンコードします。 • 0: OUT • 1: IN
30:24	**ポート番号です。**このフィールドは、受信側のトランザクション トランスレーターのポート番号です。
23	予約。予約ビットで 0 に設定する必要があります。
22:16	ハブ アドレス、**Hub Addr** です。コンパニオン コントローラーのハブのデバイス アドレスです。
15:12	予約されています。予約フィールド、0 に設定する必要があります。

表 15-31 : USB ホスト siTD DWord 1 および 2: エンドポイント ステート (続き)

ビット	説明
11:8	エンドポイント番号、**EndPt** です。データ ソースまたはシンクとして動作するデバイスのエンドポイントを 4 ビットのフィールドで選択します。
7	予約。予約ビットで 0 に設定する必要があります。
6:0	**デバイス アドレスです。**データ ソースまたはシンクとして動作する特定のデバイスを選択します。
DWord 2: **マイクロフレーム スケジュール制御**	
31:16	予約。予約フィールド、0 に設定する必要があります。
15:8	スプリット コンプリーション マスク、**Microframe C-mask** です。 このフィールド (およびステータス バイトのアクティブおよび SplitXstate フィールド) を使用して、どのマイクロフレームでホスト コントローラーがコンプリート スプリット トランザクションを実行するかを決定します。詳細は、本文を参照してください。
7:0	スプリット スタート マスク、**Microframe S-mask** です。 このフィールド (およびステータス バイトのアクティブおよび SplitXstate フィールド) を使用して、どのマイクロフレームでホスト コントローラーがコンプリート スプリット トランザクションを実行するかを決定します。詳細は、本文を参照してください。

マイクロフレーム C-mask

スプリット コンプリーション マスク フィールドである siTD.Microframe C-mask に加えてステータス バイトのアクティブおよび SplitXstate フィールドを使用し、どのマイクロフレームでホスト コントローラーがコンプリート スプリット トランザクションを実行するかを決定します。このフィールドはビット位置とマイクロフレーム位置が直接対応しており、ビット [0] をセットするとコンプリート スプリット トランザクションが最初のマイクロフレームで実行され、ビット [1] を 1 にセットすると 2 番目のマイクロフレームで実行されます (以下同様)。このフィールドを使用する条件が満たされている場合、ビットを 0 にすると未定義の動作となります。

ホスト コントローラーは、FRINDEX レジスタの下位 3 ビットの値を使用してこのフィールドのビット位置を指し示します。FRINDEX レジスタの値が指し示すビット位置のマイクロフレーム C-Mask フィールドが 1 の場合、この siTD がトランザクション実行の候補となります。

このマスクは、複数のビットをセットできます。

どのマイクロフレームでトランザクションが完了するかはわからないため、複数のマイクロフレーム位置の C-Mask をセットできます。したがって、C-Mask は S-Mask の後のマイクロフレーム、およびそれ以降のすべてのマイクロフレーム位置をセットできます。C-Mask フィールドと S-Mask フィールドで同じマイクロフレーム位置のビットをセットしないでください。

Microframe S-mask

スプリット スタート マスク フィールドである siTD.Micro S-mask に加えてステータス バイトのアクティブ ビットおよび SplitX-state フィールドを使用し、どのマイクロフレームでホスト コントローラーがスタート スプリット トランザクションを実行するかを決定します。

ホスト コントローラーは、FRINDEX レジスタの下位 3 ビットの値を使用してこのフィールドのビット位置を指し示します。FRINDEX レジスタの値が指し示すビット位置のマイクロフレーム S-Mask フィールドが 1 の場合、この siTD がトランザクション実行の候補となります。

このフィールドが 0 で、なおかつ周期フレーム リストにある場合は未定義の動作となります。

このフィールドで同時にセットできるビットは 1 つのみです。複数のビットを 1 にセットすると、未定義の動作となります。

siTD DWord 3: 転送ステータスおよび制御

DWord 3 は、スプリットデータ転送のステートの管理に使用します。

表 15-32 : USB ホスト siTD DWord 3: 転送ステータスおよび制御

ビット	説明
31	完了時割り込み、**IOC** です。 • 0: トランザクションが完了しても割り込みを発生しない • 1: トランザクションが完了すると割り込みを発生する スプリット トランザクションが完了したと判断すると、ホスト コントローラーは次の割り込みしきい値でハードウェア割り込みをアサートします。
30	ページ セレクト、**P** のデータ ページ ポインターをカレント オフセット フィールドと連結してデータ バッファー ポインターを構成するかを示します (0 はページ 0 ポインターを選択し、1 はページ 1 ポインターを選択)。siTD がリタイア (アクティブ ビットが 1 から 0 へ遷移) してもホスト コントローラーはこのフィールドに書き戻す必要はありません。
29:26	予約。予約フィールド、0 に設定する必要があります。
25:16	転送バイト総数、**Total Bytes** です。このフィールドは、この転送で予想される総バイト数に HCD で初期化されます。最大値は 1,023 (3FFh) です。
15:8	マイクロフレーム コンプリート スプリット進行マスク、**uFrame C-prog-mask** です。このフィールドには、どのスプリット コンプリートが実行されたかをホスト コントローラーが記録します。
7:0	**Status [7:0]** です。詳細は、本文を参照してください。

ステータス ビット [7:0]

- **アクティブ ステータス [7]**。HCD で 1 にセットすると、ホスト コントローラーによるアイソクロナス スプリット トランザクションの実行が可能になります。
- **ERR ステータス [6]**。コンパニオン コントローラーから ERR 応答を受信すると、ホスト コントローラーが 1 にセットします。
- **データ バッファー エラー ステータス [5]**。ホスト コントローラーが受信データに追いつかない (オーバーラン)、または送信時に十分な速度でデータを供給できない (アンダーラン) 場合、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。アンダーランの場合、ホスト コントローラーは不正な CRC を送信します (したがってエンドポイント側ではデータが無効になる)。オーバーランの場合は、特別な対処は不要です。
- **バブル検出ステータス [4]**。このディスクリプターによって生成されたトランザクション中にバブルが検出されると、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。
- **トランザクション エラー ステータス [3]。**ホストがデバイスから有効な応答を受信できなかった場合 (タイムアウト、CRC、不正な PID など)、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。このビットをセットできるのは、アイソクロナス IN トランザクションの場合のみです。
- **マイクロフレーム取りこぼしステータス [2]。**ホスト側から開始したホールドオフによってホスト コントローラーが必要なコンプリート スプリット トランザクションを受信できなかったことをホスト コントローラーが検出しました。
- **スプリット トランザクション ステート ステータス [1]。**
  - 0: スタート スプリットを実行する。この値に設定すると、ホスト コントローラーは S-mask が一致するとエンドポイントに対してスタート スプリット トランザクションを発行します。
  - 1: コンプリート スプリットを実行する。この値に設定すると、ホスト コントローラーは C-mask が一致するとエンドポイントに対してコンプリート スプリット トランザクションを発行します。
- **予約 [0]。**将来の用途のために確保された予約ビットです。0 に設定する必要があります。

siTD DWord 4 および 5: バッファー ポインター リスト

DWord 4 と 5 は、転送用のデータ バッファー ページ ポインターです。この構造では、1 回まで物理ページをまたぐことができます。このセクションの各 DWord の上位 20 ビットは 4K ページ境界に整列したバッファー ポインターです。各 DWord の下位 12 ビットは、追加の転送ステートとして使用します。

表 15-33 : USB ホスト siTD DWord 4 および 5: バッファー ポインター

ビット	説明
DWord 4	
31:12	**バッファー ポインター (ページ 0) です。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。
11:0	**カレント オフセットです。**ページ 0 ポインターの下位 12 ビットは、現在のページ ポインター (P フィールドのページ セレクト ビットで選択) の現在のバイト オフセットを表します。siTD がリタイア (アクティブ ビットが 1 から 0 へ遷移) してもホスト コントローラーはこのフィールドに書き戻す必要はありません。
DWord 5	
31:12	**バッファー ポインター (ページ 1) です。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。
11:5	予約。将来の用途のために確保された予約ビットです。0 に設定する必要があります。
4:3	トランジション位置、**TP** です。このフィールドと T-count フィールドを組み合わせ、各アウトバウンド トランザクションのペイロードの全体、先頭、中間、末尾のいずれを送信するかを決定します。HCD は、このフィールドを適切な開始値で初期化する必要があります。転送が開始してから完了するまでの間、ホスト コントローラーはこのステートを正しく管理する必要があります。各ビットの意味は次のとおりです。 • 00: **すべて**。FS トランザクションのデータ ペイロード全体がこのトランザクションに含まれます (ペイロードは 188 バイト以下)。 • 01: **先頭**。188 バイトを超える FS トランザクションの最初のデータ ペイロードです。 • 10: **中間**。188 バイトを超える FS OUT トランザクションの中間のペイロードです。 • 11: **末尾**。188 バイトを超える FS OUT トランザクションの最後のペイロードです。
2:0	トランザクション カウント、**T-Count** です。このフィールドは、この転送で要求される OUT スタート スプリットの数に HCD で初期化されます。6 よりも大きい値を指定すると、未定義の動作となります。

siTD DWord 6: バック リンク ポインター

siTD の DWord 6 は、単にもう 1 つのスケジュール リンク ポインターです。このポインターは 0 であるか、または siTD データ構造として参照されます。それ以外のスケジュール データ構造は参照できません。

表 15-34 : USB ホスト siTD DWord 6: バック ポインター

ビット	説明
31:5	**バック ポインターです。**siTD への物理メモリ ポインターです。
4:1	予約。予約フィールド、0 に設定する必要があります。
0	ターミネート転送、**T** です。 • 0: バック ポインター フィールドへのリンク。アドレスは有効。 • 1: トランザクションの終了。バック ポインター フィールドは有効ではない。

15.12.5 キュー要素転送ディスクリプター (qTD)

このデータ構造は、キュー ヘッドでのみ使用します。このデータ構造は 1 つまたは複数の USB トランザクションに使用します。このデータ構造は、最大 20,480 (5 x 4,096) バイトまで転送できます。この構造には、キューを先に進めるのに使用する 2 つの構造ポインター、転送ステートを格納する DWord、および 5 要素の配列で構成されるデータ バッファー ポインターが含まれます。この構造は 32 バイトです (32 バイト キャッシュ ライン 1 行分)。このデータ構造は物理的に連続している必要があります。

この転送に関連するバッファーは、仮想アドレスが連続している必要があります。バッファーは、任意のバイト境界から開始できます。バッファーが物理的に連続しているかどうかにかかわらず、バッファー内の各物理ページには専用のバッファー ポインター リスト要素を使用する必要があります。

qTD 単体へのホスト コントローラーによる更新 (ホスト コントローラーによる書き込み) は、転送のリタイア時のみ発生します。次に示すビット フィールド定義の説明文中で qTD への更新とあるのは、キュー ヘッドの一部としての qTD を意味しています。

表 15-35 : USB ホスト転送ディスクリプター (qTD) フォーマット

参照先	タイプ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	DWord
表 15-36	Transfer Overlay Area	Next qTD Pointer																											0000				T	0
表 15-37		Alternate Next qTD Pointer																											0000				T	1
表 15-38		Transfer Results	DT	Total Bytes														IOC	C_Page			Cerr		PID			Status							2
表 15-39			Buffer Pointer (Page 0)																			Current Offset												3
			Buffer Pointer (Page 1)																			reserved												4
			Buffer Pointer (Page 2)																			reserved												5
			Buffer Pointer (Page 3)																			reserved												6
			Buffer Pointer (Page 4)																			reserved												7

Host Controller Read/Write　　Host Controller Read-only

qTD DWord 0: ネクスト ポインター

キュー要素転送ディスクリプターの最初の DWord は、別の要素転送ディスクリプターへのポインターです。

表 15-36 : USB ホスト qTD DWord 0: ネクスト要素転送ポインター

ビット	説明
31:5	ネクスト転送要素ポインター、**Next qTD Pointer** です。このフィールドには、次に処理すべき qTD の物理メモリ アドレスが格納されます。このフィールドは、それぞれメモリ アドレス ビット [31:5] に対応します。
4:1	予約。予約フィールド、0 に設定する必要があります。
0	ターミネート転送、**T** です。 • 0: ネクスト qTD ポインター フィールドへのリンク。アドレスは有効。 • 1: トランザクションの終了。ネクスト qTD ポインター フィールドは有効ではない。

qTD DWord 1: 代替ネクスト要素ポインター

キュー要素転送ディスクリプターの 2 番目の DWord は、ショート パケット発生時にデータ ストリームを次のクライアント バッファーに進めるハードウェア専用処理をサポートする目的で使用します。ショート パケットによって現在の qTD がリタイアした場合、ホスト コントローラーは常にこのポインターを使用します。

表 15-37 : USB ホスト qTD DWord 1: 代替ネクスト要素ポインター

ビット	説明
31:5	代替ネクスト転送要素ポインター、**Alternate Next qTD Pointer** です。 このフィールドには、現在の qTD 実行でショート パケット (IN トランザクションの場合) が発生した場合、次に処理すべき qTD の物理メモリ アドレスが格納されます。このフィールドは、それぞれメモリ アドレス信号 [31:5] に対応します。
4:1	予約。予約フィールド、0 に設定する必要があります。
0	ターミネート転送、**T** です。 • 0: 代替ネクスト dTD ポインター フィールドへのリンク。アドレスは有効。 • 1: トランザクションの終了。代替ネクスト dTD ポインター フィールドは有効ではない。

qTD DWord 2: トークン

キュー要素転送ディスクリプターの 3 番目の DWord には、ホスト コントローラーが USB トランザクションを実行するのに必要な情報のほとんどが含まれます (それ以外のエンドポイント/アドレス情報はキュー ヘッドで指定)。このステータス フィールドにはこの qTD で実行された最後のトランザクションが反映されます。

注記 : 次のフィールドの説明は、キュー ヘッドで定義されたフィールドを前方参照しています。これらの前方参照は、必要に応じて QH の接頭辞で表記します。

表 15-38 : USB ホスト qTD DWord 2: DT、Total Bytes (総バイト数)

ビット	説明
31	データ トグル、**DT** です。データ トグル シーケンス ビットです。このビットの使用法は、キュー ヘッドのデータ トグル制御ビットの設定により異なります。
30:16	転送バイト総数、**Total Bytes** です。このフィールドは、この転送ディスクリプターで移動する総バイト数を指定します。詳細は、「パラメーター転送のバイト総数」を参照してください。
15	完了時割り込み、**IOC** です。このビットが 1 にセットされていると、qTD の完了時にホスト コントローラーは次の割り込みしきい値で割り込みを発行します。
14:12	カレント ページ、**C_Page** です。このフィールドは、qTD バッファー ポインター リストへのインデックスとして使用します。有効な値の範囲は 0 ～ 4 です。ホスト コントローラーは、qTD がリタイアしてもこのフィールドを書き戻す必要はありません。

表 15-38 : USB ホスト qTD DWord 2: DT、Total Bytes (総バイト数) (続き)

ビット	説明
11:10	エラー カウンター、**Cerr** です。このフィールドは 2 ビットのダウン カウンターで、この qTD を実行中に連続して検出されたエラーの回数を記録します。 HCD の書き込み • 00: ホスト コントローラーはこの qTD のエラー回数をカウントせず、この qTD は無制限にリトライが行われる。 • 01 ～ 11: この qTD の処理中に連続した各 USB トランザクション エラー [UEI] が発生するごとに、コントローラーはこのフィールドをデクリメントする。01 ～ 00 をカウントする際、コントローラーは qTD を非アクティブとしてマーク付け、停止ビットを 1 にセットし、usb.USBINTR [CERR] エラー ステータス ビットをセットする。 トランザクション エラー　デクリメントあり ストール　なし、注記 1 を参照。 バブル検出　なし、注記 1 を参照。 エラーなし　なし、注記 2 を参照。 データ バッファー エラー　なし、注記 3 を参照。 **注記 :** 1. バブルまたはストールを検出すると自動的にキュー ヘッドが停止します。このため、カウンターの値はデクリメントしません。 2. QH.EPS フィールドが HS デバイスを示している場合、またはキュー ヘッドが非同期スケジュールにある場合 (なおかつ PID コードが IN または OUT を示している場合) で、バス トランザクションが完了してホスト コントローラーがトランザクション エラーを検出していないなら、ホスト コントローラーで Cerr をリセットしてこのトランザクションのエラー総数を増やすようにしてください。たとえば、トランザクションが 1 回正常に完了するたびに Cerr を最大値 (3) でリセットします。トランザクション開始時の値が 00b の場合、ホスト コントローラーはこのフィールドをリセットできません。 3. データ バッファー エラーはホスト側の問題です。デバイスのリトライにはカウントされません。 **注記:** QH.EPS フィールドに書き込まれた値が FS/LS デバイスを示している場合、HCD で Cerr に 0 を書き込まないようにする必要があります。このような値の組み合わせは、未定義の動作となります。
9:8	PID コード、**PID** です。このフィールドは、この転送ディスクリプターに関連するトランザクションで使用するトークンの種別を表します。各ビットの意味は次のとおりです。 • 00: DUT。トークンがトークンを生成 (E1h) • 01: IN。トークンがトークンを生成 (69h) • 10: セットアップ。トークンがトークンを生成 (2Dh) (エンドポイントがインタラプト転送、すなわちキュー ヘッドのマイクロフレーム S-mask フィールドが 0 以外の値では未定義の結果となる) • 11: 予約
7	**アクティブ ステータスです。**HCD で 1 にセットすると、ホスト コントローラーによるトランザクションの実行が可能になります。
6	**停止ステータスです。**この qTD によってアドレス指定されたデバイス/エンドポイントで深刻なエラーが発生すると、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。深刻なエラーの原因としては、バブル、エラー カウンターの値が 0、トランザクション中にデバイスから STALL ハンドシェイクを受信、などが考えられます。トランザクションで停止ビットが 1 にセットされると常にアクティブ ビットも 0 にセットされます。
5	**データ バッファー エラー ステータスです。**ホスト コントローラーが受信データに追いつかない (オーバーラン)、または送信時に十分な速度でデータを供給できない (アンダーラン) 場合、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。オーバーランが発生した場合、ホスト コントローラーは USB バス タイムアウトを強制し、ソース側のトランザクションを無効化します。ホスト コントローラーがこのビットを 1 にセットした場合、転送が完了するまでこのビットは 1 のままです。
4	**バブル検出ステータスです。**トランザクション中にバブルが検出されると、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。また、ホスト コントローラーはこのビット以外に停止ビットも 1 にセットします。バブルは致命的な転送エラーと見なされるため、このディスクリプターの停止ビットを 1 にセットするとそれ以上のトランザクションは発生しません。

表 15-38 : USB ホスト qTD DWord 2: DT、Total Bytes (総バイト数) (続き)

ビット	説明
3	**トランザクション エラー ステータスです。**ホストがデバイスから有効な応答を受信できなかった場合 (タイムアウト、CRC、不正な PID など)、ステータス更新時にホスト コントローラーがこのビットを 1 にセットします。ホスト コントローラーがこのビットを 1 にセットした場合、転送が完了するまでこのビットは 1 のままです。
2	**マイクロフレームの取りこぼしステータスです。**QH.EPS フィールドの値が FS/LS エンドポイントを示しており、なおかつキュー ヘッドが周期リストにある場合を除き、このビットは無視されます。ホスト側から開始したホールドオフによってホスト コントローラーが必要なコンプリート スプリット トランザクションを受信できなかったことをコントローラーが検出すると、このビットがセットされます。ホスト コントローラーがこのビットを 1 にセットした場合、転送が完了するまでこのビットは 1 のままです。
1	**スプリット トランザクション ステート ステータスです。**QH.EPS フィールドの値が FS/LS エンドポイントを示している場合を除き、ホスト コントローラーはこのフィールドを無視します。FS/LS デバイスの場合、ホスト コントローラーはこのビットを使用してスプリット トランザクションのステートを追跡します。このステート ビットおよびスプリット トランザクション プロトコルを管理するために必要なコントローラーの機能は、エンドポイントが周期スケジュールと非同期スケジュールのどちらにあるかによって異なります。 • 0: スタート スプリットを実行する。ホスト コントローラーはエンドポイントに対してスタート スプリット トランザクションを発行します。 • 1: コンプリート スプリットを実行する。ホスト コントローラーはエンドポイントに対してコンプリート スプリット トランザクションを発行します。
0	**Ping ステート/ERR ステータスです。**QH.EPS フィールドの値が HS デバイスを示しており、なおかつ PID が OUT エンドポイントを示している場合、このビットは Ping プロトコルのステート ビットとなります。 • 0: OUT を実行。コントローラーはエンドポイントに対して OUT PID を発行します。 • 1: Ping を実行。コントローラーはエンドポイントに対して Ping PID を発行します。 QH.EPS フィールドが HS 以外のデバイスを示している場合、このフィールドはエラー インジケーター ビットとして使用します。周期スプリット トランザクションが ERR ハンドシェイクを受信すると、コントローラーは常に 1 をセットします。

qTD DWord 3 ～ 7: バッファー ページ ポインター リスト

キュー要素転送ディスクリプターの最後の 5 つの DWord は、物理メモリ アドレス ポインターの配列です。これらのポインターは、データ バッファーの個々のページを参照します。

カレント オフセット フィールドは、HCD によって現在のページの開始オフセット (現在のページは C_Page フィールドの値で選択) に初期化されます。

フィールド C_Page は現在のアクティブなポインターを指定します。要素転送ディスクリプターをフェッチすると、C_Page を使用して先頭バッファーのアドレスを選択します (配列要素を選択するための配列インデックスと同様)。1 つのトランザクションが 4KB バッファー境界をまたぐ場合、ホスト コントローラーはデータ ストリームでページ境界をまたいでいる場所を検出し、C_Page フィールドの値をインクリメントしてリスト内の次のバッファー ポインターへ進み、新しいバッファー ポインターを利用してトランザクションを完了する必要があります。

表 15-39 : USB ホスト qTD DWord 3 ～ 7: バッファー ポインター

ビット	説明
31:12	**DWord 3 ～ 7: バッファー ポインターです。**4KB ページ境界に整列したメモリ アドレスです。
11:0	**DWord 3: カレント オフセットです。**アクティブ ページへのバイト オフセットです (C_Page で選択)。ホスト コントローラーは、qTD がリタイアしてもこのフィールドを書き戻す必要はありません。 **DWord 4 ～ 7: 予約されています。**予約フィールド、0 に設定する必要があります。

15.12.6 キュー ヘッド (QH)

QH の最初の 3 つの DWord には、エンドポイントに関連する静止状態の情報が含まれます。カレント qTD ポインターはカレント qTD のシステム メモリ アドレス ポインターで、新しい qTD が QH のオーバーレイ領域に書き込まれると、ハードウェアによって更新されます。

表 15-40 : USB ホスト キュー ヘッド (QH) ディスクリプター フォーマット



* means these fields are used exclusively to support Split Transactions to USB 2.0 Hubs.

QH 水平リンク ポインター、DWord 0

キュー ヘッドの最初の DWord には、このキューで必要な処理が完了したら次に処理すべきデータ オブジェクトへのリンク ポインター、および次に定義する制御ビットが含まれます。このポインターは、キュー ヘッドまたはいずれか 1 つのアイソクロナス転送ディスクリプターを参照できます。キュー要素転送ディスクリプターは参照しないようにします。

表 15-41 : USB ホスト QH DWord 0: リンク ポインター

ビット	説明
31:5	**キュー ヘッド水平リンク ポインターです。**周期リストで処理される次のデータ オブジェクトのシステム メモリ アドレスです。
4:3	予約。予約フィールド、0 に設定する必要があります。
2:1	トランザクション ディスクリプター タイプ、**TYP** です。01 にセットします (QH タイプ)。一般的な情報は、「15.12.2 転送ディスクリプター タイプ (TYP) フィールド」を参照してください。
0	ターミネーション ビット、**T** です。 周期リスト スケジュールの応答: 0: 次の QH へのリンク。キュー ヘッド水平リンク ポインターのフィールドは有効。 1: 周期リスト処理の終了。ポインター フィールドは無効。 非同期スケジュールの応答: 無視。

QH DWord 1 および 2: エンドポイントのケーパビリティ /属性

キュー ヘッドの 2 番目と 3 番目の DWord は、エンドポイントに関する静的情報を指定します。この情報は、エンドポイントが終了するまで変化しません。ホスト コントローラーは、これらの DWord のビットを変更しないようにする必要があります。

表 15-42 : USB ホスト QH DWord 1 および 2: エンドポイントのケーパビリティ /属性

ビット	説明
DWord 1: ケーパビリティ /属性 アドレス指定、最大パケット サイズ、エンドポイント速度など、USB エンドポイントの属性情報です。	
31:28	NAK カウント再ロード、**RL** です。ホスト コントローラーは、このフィールドの値を使用して NAK カウンター フィールドを再ロードします。
27	コントロール エンドポイント フラグ、**C** です。QH.EPS フィールドの値が HS デバイス以外のエンドポイントを示しており、なおかつエンドポイントがコントロール エンドポイントの場合、HCD でこのビットを 1 にセットする必要があります。それ以外の場合は、このビットを常に 0 に設定してください。
26:16	**最大パケット長です。**このフィールドの値は、関連するエンドポイントの最大パケット サイズ (wMaxPacketSize) を表します。このフィールドに格納できる最大値は 400h (1,024) です。
15	リクラメーション リスト ヘッド フラグ、**H** です。HCD がこのビットをセットすると、キュー ヘッドがリクラメーション リストの先頭としてマーク付けされます。
14	データ トグル制御、**DTC** です。このビットは、オーバーレイへの遷移時にホスト コントローラーがどこで最初のデータ トグルを取得するかを指定します。 • 0: 受信した qTD の DT ビットを無視する。ホスト コントローラーは、キュー ヘッドの DT ビットを保持する。 • 1: 受信した qTD の DT ビットから最初のデータ トグルを取得する。ホスト コントローラーは、キュー ヘッドの DT ビットを qTD の DT ビットで置き換える。
13:12	エンドポイント速度、**EPS** です。関連するエンドポイントの速度を選択します。 • 00: Full Speed (12Mbps) • 01: Low Speed (1.5Mbps) • 10: High Speed (480Mbps) • 11: 予約
11:8	エンドポイント番号、**EndPt** です。データ ソースまたはシンクとして動作するデバイスの特定のエンドポイント番号をこの 4 ビットのフィールドで選択します。
7	ネクスト トランザクション無効化、**I** です。HCD は、ホスト コントローラーに対してアクティブ ステータス ビットを 0 に設定するように要求します。QH が周期スケジュールにあり、なおかつ QH.EPS フィールドの値が FS/LS エンドポイントを示している場合のみ、このフィールドは有効です。キュー ヘッドが非同期スケジュールにある場合、または QH.EPS フィールドが HS デバイスを示している場合にこのビットを 1 にセットすると、未定義の動作となります。
6:0	**デバイス アドレスです。**データ ソースまたはシンクとして動作する特定のデバイスを選択します。
DWord 2: ケーパビリティ /属性 エンドポイントの調整可能なパラメーターが格納されます。これらのパラメーターにより、エンドポイント データ ストリームをホスト コントローラーがどのように管理するかが変わります。	
31:30	広帯域パイプ乗算器、**Mult** です。このフィールドは、現在の実行でホスト コントローラーがエンドポイントに連続して送信できるパケット数をホスト コントローラーに通知するための乗算器です。ホスト コントローラーは、スケジュール内のキュー ヘッドの位置やその他の実行時パラメーターといった複雑な要素を考慮せず、HCD が常にこのフィールドを適切に初期化するものという前提で動作します。 • 00: 予約。このフィールドを 0 に設定すると、未定義の動作となります。 • 01: このエンドポイントに対して 1 マイクロフレーム当たり 1 つのトランザクションを発行します。 • 10: このエンドポイントに対して 1 マイクロフレーム当たり 2 つのトランザクションを発行します。 • 11: このエンドポイントに対して 1 マイクロフレーム当たり 3 つのトランザクションを発行します。

表 15-42 : USB ホスト QH DWord 1 および 2: エンドポイントのケーパビリティ /属性 (続き)

ビット	説明
29:23	**ポート番号です。**スプリット トランザクション プロトコルで使用します。QH.EPS フィールドの値が FS/LS デバイスを示している場合を除き、ホスト コントローラーはこのフィールドを無視します。この値は、このエンドポイントに関連する FS/LS デバイスが接続されている USB 2.0 ハブ (デバイス アドレスは下記の Hub Addr) のポート番号識別子です。
22:16	ハブ アドレス、**Hub Addr** です。このフィールドは、スプリット トランザクション プロトコルで使用します。QH.EPS フィールドの値が FS/LS デバイスを示している場合を除き、ホスト コントローラーはこのフィールドを無視します。この値は、このエンドポイントに関連する FS/LS デバイスが接続されている USB 2.0 ハブの USB デバイス アドレスです。
15:8	スプリット コンプリーション マスク、**uFrame C-Mask** です。詳細は、本文を参照してください。
7:0	割り込みスケジュール マスク、**uFrame S-mask** です。詳細は、本文を参照してください。

uFrame C-Mask

QH.EPS フィールドの値が LS または FS デバイスを示し、QH が周期リストにある場合を除き、スプリット コンプリーション マスク フィールド、QH.uFRAME C-Mask はホスト コントローラーによって無視されます。このフィールド (およびアクティブ ビットと SplitX-state フィールド) を使用し、どのマイクロフレームでホスト コントローラーがコンプリート スプリット トランザクションを実行するかを決定します。このフィールドはビット位置とマイクロフレーム位置が直接対応しており、ビット [0] をセットするとコンプリート スプリット トランザクションが最初のマイクロフレームで実行され、ビット 1 をセットすると 2 番目のマイクロフレームで実行されます (以下同様)。

このフィールドを使用する条件が満たされている場合、このフィールドのビットを 0 にすると未定義の動作となります。ホスト コントローラーは、このフィールドを使用して FRINDEX レジスタの下位 3 ビットとの比較を実行します。FRINDEX レジスタの値が指し示すビット位置の QH.uFrame C-Mask フィールドが 1 の場合、このキュー ヘッドがトランザクション実行の候補となります。このマスクは、複数のビットをセットできます。

どのマイクロフレームでトランザクションが完了するかはわからないため、複数のマイクロフレーム位置の C-Mask をセットできます。したがって、C-Mask は S-Mask の後のマイクロフレーム、およびそれ以降のすべてのマイクロフレーム位置をセットできます。C-Mask フィールドと S-Mask フィールドで同じマイクロフレーム位置のビットをセットしないでください。

uFrame S-mask

割り込みスケジュール マスク フィールド、QH.uFrame S-mask は、すべてのエンドポイント速度に使用します。QH が非同期スケジュールにある場合、このフィールドを HCD で 0 に設定します。このフィールドの値が 0 以外の場合は、インタラプト エンドポイントを表します。

ホスト コントローラーは FRINDEX レジスタの下位 3 ビットの値をこのビット ベクター内のビット位置へのインデックスとして使用します。このインデックス ビット位置の QH.uFrame S-Mask フィールドが 1 の場合、このキュー ヘッドがトランザクション実行の候補となります。

QH.EPS フィールドが HS エンドポイントを示している場合、実行されるトランザクションは実行領域に含まれる PID フィールドによって決まります。

このフィールドは、インタラプト (IN/OUT) スプリット トランザクションをサポートする目的でも使用します。この条件が True になるのは、このフィールドが 0 以外の値で、なおかつ QH.EPS フィールドが FS/LS デバイスを示している場合です。

このフィールドが 0 で、なおかつ周期フレーム リストにある場合は未定義の動作となります。このフィールドで同時にセットできるビットは 1 つのみです。複数のビットを 1 にセットすると、未定義の動作となります。

QH DWord 3: カレント dTD ポインター

キュー ヘッドの DWord 3 には、現在のオーバーレイに関連するソース qTD へのポインターが含まれます。ホスト コントローラーは、転送が完了するとこのポインターを使用してオーバーレイ領域をソース qTD に書き戻します。

表 15-43 : USB ホスト QH DWord 3

ビット	説明
31:5	カレント要素転送ディスクリプター リンク ポインター、**カレント dTD ポインターです。**このフィールドには、このキューで処理中の現在のトランザクションのアドレスが格納されます。メモリ アドレス信号 [31:5] に対応します。
4:0	**予約。**0 を書き込みます。

15.12.7 転送オーバーレイ領域

この領域の 9 つの DWord は、ホスト コントローラーがトランザクション作業領域として使用します。全体的な動作モデルとして、ホスト コントローラーはオーバーレイ領域にアクティブな転送の情報が含まれるかどうかを検出できます。アクティブな転送が含まれない場合は、キュー ヘッド水平リンク ポインターに従って次のキュー ヘッドへ移動します。ホスト コントローラーは、自らキューを進めようとしている場合を除き、ネクスト転送キュー要素や代替キュー要素ポインターに従うことはありません。転送実行中、ホスト コントローラーは転送のステータスをオーバーレイ領域にインクリメンタルに記録します。転送が完了すると、結果を元のキュー要素に書き戻します。

表 15-44 : USB ホスト転送オーバーレイ デイスクリプター

ビット	説明	qTD DWord	QH DWord
ネクスト qTD ポインター			
31:5	**ネクスト qTD ポインターです。**このフィールドには、このキューで処理中の次のトランザクションのアドレスが格納されます。メモリ アドレス信号 [31:5] にそれぞれ対応します。	0	4
4:1	予約。0 を書き込みます。		
0	ターミネート転送、**T** です。 • 0: ネクスト qTD ポインター フィールドへのリンク。アドレスは有効。 • 1: トランザクションの終了。ネクスト qTD ポインター フィールドは有効ではない。		
代替ネクスト qTD ポインター			
31:5	**代替ネクスト qTD ポインターです。**	1	5
4:1	NAK カウンター、**NakCnt** です。このフィールドは、このキュー ヘッドに関連するエンドポイントのトランザクションが NAK または NYET 応答となるたびにホスト コントローラーが値をデクリメントするカウンターです。 このカウンターは、トランザクションが実行される前にリクラメーション リストの 1 回目 (非同期リストの再スタートから数えて) の実行で RL から再ロードされます。また、オーバーレイ時にも RL から値がロードされます。		
0	ターミネート転送、**T** です。 • 0: 代替ネクスト qTD ポインター フィールドへのリンク。アドレスは有効。 • 1: トランザクションの終了。代替ネクスト qTD ポインター フィールドは有効ではない。		

表 15-44 : USB ホスト転送オーバーレイ デイスクリプター (続き)

ビット	説明	qTD DWord	QH DWord
総バイト数		2	6
31	データ トグル、**DT** です。データ トグル制御は、オーバーレイ実行時にホスト コントローラーがこのビットの値を保持するかどうかを制御します。		
30:16	**Total Bytes (総バイト数) です。**詳細は、「パラメーター転送のバイト総数」を参照してください。		
15	完了時割り込み、**IOC** です。IOC 制御ビットは、オーバーレイ実行時には常にソース qTD の値を継承します。		
14:12	**C_Page です。**		
11:10	エラー カウンター、**Cerr** です。この 2 ビット フィールドはオーバーレイ時に qTD からコピーされ、キューが進む際に書き戻されます。		
9:8	ポート ID、**PID** です。		
7:0	予約。0 を書き込みます。		
0	Ping ステート/**P**ERR です。QH.EPS フィールドが HS エンドポイントを示している場合、このフィールドはオーバーレイ実行時に保持しておく必要があります。		
バッファー ポインター (ページ 0)		3	7
31:12	**バッファー ポインターです。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。		
11:0	**カレント オフセットです。**		
バッファー ポインター (ページ 1)		4	8
31:12	**バッファー ポインターです。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。		
11:8	予約		
7:0	QH (スプリット トランザクションのみ): **C-prog-mask。** qTD および非スプリット QH: **予約。**		
バッファー ポインター (ページ 2)		5	9
31:12	**バッファー ポインターです。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。		
11:5	**S バイト**です。このフィールドは、IN または OUT スプリット トランザクションで送受信されるバイト数を追跡する目的で使用します。qTD の S バイト フィールドを 0 にしてから qTD を有効にするように HCD で注意する必要があります。		
4:0	スプリット トランザクション フレーム タグ、**Split_Frame_Tag** です。このフィールドは、インタラプト スプリット トランザクションの進行を追跡する目的で使用します。このフィールドは、オーバーレイ時に 0 に初期化されます。		
バッファー ポインター (ページ 3 および 4)		6 および 7	10 および 11
31:12	**バッファー ポインターです。**システム メモリ アドレス ビット [31:12] への、4KB 境界に整列したポインターです。		
11:0	予約		

15.12.8 周期 FSTN (Frame Span Traversal Node)

このデータ構造は、ホスト フレーム境界にまたがる FS/LS トランザクションの管理にのみ使用します。非同期スケジュールでは、HCD は FSTN を使用しないようにします。非同期スケジュールで FSTN を使用すると、未定義の動作となります。

表 15-45 : USB ホスト FSTN (Frame Span Traversal Node) ディスクリプター フォーマット

参照先	タイプ	31:5	4:3	2:1	0	DWord
表 15-46		Normal Path Link Pointer	00	TYP	T	0
表 15-47		Back Path Link Pointer	00	TYP	T	1

Host Controller Read-only

FSTN DWord 0: ノーマル パス ポインター

FSTN の最初の DWord には、次のスケジュール オブジェクトへのリンク ポインターが含まれます。参照先オブジェクトは、周期スケジュール タイプであれば有効な任意のデータ型とすることができます。

表 15-46 : USB ホスト FSTN DWord: ノーマル パス ポインター

ビット	説明
31:5	**ノーマル パス リンク ポインターです。**周期リストで次に処理すべきデータ オブジェクトのアドレスが格納されます。メモリ アドレス ビット [31:5] にそれぞれ対応します。
4:3	**予約。**予約フィールド、0 に設定する必要があります。
2:1	トランザクション ディスクリプター タイプ、**TYP** です。11 にセットします (FSTN タイプ)。一般的な情報は、「15.12.2 転送ディスクリプター タイプ (TYP) フィールド」を参照してください。
0	ターミネート ビット、**T** です。 • 0: リンク ポインター フィールドは CTRLDSSEGMENT から有効なシステム メモリ オフセットを指し示す。FSTN は Save-Place インジケーター。 • 1: リンク ポインター フィールドは無効。FSTN はリストア インジケーター。

FSTN DWord 1: バック パス リンク ポインター

FTSN ノードの 2 番目の DWord には、キュー ヘッドへのリンク ポインターが含まれます。このポインターの T ビットが 0 の場合、この FSTN は Save-Place インジケーターです。TYP フィールドには、ターゲット データ構造がキュー ヘッドであることを表す値を HCD で設定する必要があります。このポインターの T ビットが 1 にセットされている場合、この FSTN はリストア インジケーターです。T ビットが 1 の場合、ホスト コントローラーは TYP フィールドを無視します。

表 15-47 : USB ホスト FSTN DWord 1: バック パス リンク ポインター

ビット	説明
31:5	**バック パス リンク ポインターです。**このフィールドには、キュー ヘッドのアドレスが含まれます。このフィールドは、それぞれメモリ アドレス信号 [31:5] に対応します。
4:3	**予約。**予約フィールド、0 に設定する必要があります。
2:1	トランザクション ディスクリプター タイプ、**TYP** です。11 にセットします (FSTN タイプ)。一般的な情報は、「15.12.2 転送ディスクリプター タイプ (TYP) フィールド」を参照してください。
0	ターミネート ビット、**T** です。 • 1: リンク ポインター フィールドは無効。FSTN はリストア インジケーター。 • 0: リンク ポインター フィールドは CTRLDSSEGMENT から有効なシステム メモリ オフセットを指し示す。FSTN は Save-Place インジケーター。

15.13 ホスト コントローラーのプログラム ガイド

ホスト コントローラー ドライバー ソフトウェア (HCD) は、USB バス システム全体を制御する階層型のソフトウェア アーキテクチャを提供します。HCD は、内蔵 EHCI ホスト コントローラーの機能を制御します。USB ドライバー層は USB バス システムのエニュメレーション、管理、スケジュールに関するすべての USB ドライバー機能を提供し、スタックの上位層はエンベデッド システムで動作するデバイス ドライブに対する標準の USB デバイス クラス インターフェイスをサポートします。

15.13.1 コントローラーのリセット

「15.15.2 リセットのタイプ」で説明するとおり、コントローラーにはいくつかのタイプのリセットがあります。

15.13.2 Run/Stop

HCD によって usb.USBCMD [RS] ビットが 1 にセットされると、コントローラーが周期および非同期スケジュールの実行に進みます。このビットが 1 にセットされている限り、コントローラーはスケジュールの実行を継続します。このビットが 0 にセットされると、ホスト コントローラーが USB 上での現時点のトランザクションを完了し、停止します。コントローラーがトランザクションを終了して停止状態に遷移したら、usb.USBSTS [HCH] ビットに 1 を書き込みます。usb.USBSTS [HCH] ビットに 1 をセットしてコントローラーを停止ステートにしない限り、ソフトウェアで [RS] ビットに 1 を書き込んでコントローラーを有効にできません。

15.14 OTG の説明およびリファレンス

OTG 動作に使用するレジスタ ビットは、ソフトウェアで usb.USBCMD [RST] リセット ビットに 1 が書き込まれると、リセットされません。388 ページの表 15-1 にこれらのビットの一覧を示します。

15.14.1 ハードウェア アシスタント機能

ハードウェア アシスト メカニズムは、ソフトウェアでは割り込みレイテンシの応答時間が大きくなる可能性があるため実現できない自動応答およびシーケンス機能を提供します。ハードウェア アシストには次の 3 つの種類があり、これらの回路を追加するかどうかはオプションで選択できます。

- オート リセット [HAAR]: 接続イベント後のリセット
- データ パルス [HADP]: DP 信号で 7ms パルスを生成
- B 切断/A 接続イベント [HABA]

オート リセット オプション

usb.OTGSC [HAAR] ビットを 1 にセットすると、ホスト コントローラーは接続イベント後に自動でリセットを開始します。ソフトウェアが接続イベントを受け取ってからリセットを開始する通常のプロセスよりも高速にリセットを開始できます。[HAAR] ビットを 1 にセットした場合もソフトウェアに接続イベントが通知されますが、ソフトウェアでリセット ビットに書き込むことはしないでください。リセットが完了した後も PORTSC1 レジスタのイネーブル チェンジ ビットによってポート変化割り込みが発生し、再びソフトウェアに通知されます。

このハードウェア アシスト機能を利用すると、OTG パラメーター TB_ACON_BSE0_MAX = 1ms の要件が満たされます。

データ パルス

usb.OTGSC [HADP] ビットに 1 を書き込むと約 7ms のデータ パルスが開始した後、自動的にデータ パルスが終了します。このデータ パルスの期間中、DP 信号がいったんセットされてからクリアされます。この処理が自動的に行われることにより、ソフトウェアはデータ パルスの持続時間を正確に制御する必要がなくなります。このデータ パルスの期間中、HCD はポーリングを実行して [HADP] および [DP] ビットが Low に戻って動作が完了するのを確認できます。または、データ パルスを生成して VBUS Valid 割り込みが発生すれば、A 側がバス パワーを供給中であることがわかります。

このハードウェア アシスト機能を利用すると、> 5ms かつ < 10ms という OTG のデータ パルス要件を満たすことができます。

B 切断/A 接続

HNP を実行中に OTG A_suspend ステートから B 切断が発生すると、A デバイスは 3ms 以内に A ペリフェラル ステートで DP 信号のプルアップを有効にする必要があります。usb.OTGSC [HABA] が 1 にセットされている場合、ホスト コントローラー ポートはサスペンド モードで、デバイスが切断するとハードウェア アシストが開始します。

1. OTG コントローラーをリセットする。
2. OTG コントローラーをデバイス モードに設定する。
3. デバイスの Run ビットに 1 を書き込み、次の必要な割り込みを有効にする。
4. USB リセット イネーブル [URE]: デバイスに対する USB バス リセット割り込みを有効にする。
5. スリープ イネーブル [SLE]: デバイス サスペンド割り込みを有効にする。
6. ポート変化検出イネーブル [PCE]: デバイス接続時の割り込みを有効にする。

このハードウェア アシストを有効にすると、モードの移行中に HCD がハードウェアに干渉しないようにする必要があり、デバイス コントローラーからリセット割り込みが発生したことを知らせる割り込みを受信するまで、またはコントローラーがデバイス モードに移行したことが確認できるまで制御レジスタへの書き込みは実行できません。この動作はハードウェアによって実行されるため、どの時点でも HCD でソフト リセットを有効にしないようにします。移行中は、切断による割り込みやその他の無関係な割り込み (SOF など) を HCD が検出することがあります。これらはカスケード割り込みになる場合とならない場合がありますが、HCD の応答時間によってはソフト リセットでクリアできます。

ハードウェア アシストによってコントローラーがデバイス モードに移行した後は、ホストがセットアップ パケットを送信する前に HCD は usb.ENDPTLISTADDR が適切にプログラムされていることを確認する必要があります。接続から数 µs 後にリセットが開始し、最短で 50ms 後にリセットが終了します。このため、HCD はリセット検出の通知を受けた時点または OTG がデバイス モードになった時点のどちらか早い方から 50ms 以内にセットアップ パケットを受け入れ可能な状態になる必要があります。

コントローラーがデバイス モードに移行した後、A ペリフェラルがリセットを検出できずに DP プルアップを有効にした場合、サスペンドが発生したことを割り込みで通知します。

このハードウェア アシストを利用すると、パラメーター TA_BDIS_ACON_MAX = 3ms の要件が満たされます。

15.14.2 OTG 割り込みおよび制御ビット

割り込みおよび制御ビットは、1 つのレジスタ、OTGSC に格納されます。ステータスを変更すると、イベントがラッチされます。ステータス ビットは現在のアクティビティを示します。ソフトウェアはラッチされたイベントおよびステータス アクティビティ ビットを読み出し、イベントとステータスを判断します。割り込みイネーブル ビット (ソフトウェアが制御) と関連するステータス アクティビティ ビット (ハードウェアが制御) の両方が 1 の場合、GIC 割り込みコントローラーへの IRQ 割り込み信号が GIC 割り込みコントローラーに対してアサートされます。

表 15-48 : OTGSC レジスタの USB OTG ステータス/割り込みおよび制御ビット

Interrupts																Control Bits							
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
r	**Enable** (R/W)							r	**Latched Event** (W1C)							r	**Status** (read-only)							HABA	HADP	IDPU	DP	OT	HAAR	VC	VD

Interrupts: • Status Activity • Latched Events • Interrupt Enable	Data Pulse	1ms	B Session End	B Session Valid	A Session Valid	A VBus	USB ID

0: VD: Vbus Discharge enable (rw)
1: VC: VBus Charge enable (rw)
2: HAAR: Hardware Auto-Reset enable (rw)
3: OT: OTG Device mode DP M pull-down enable (rw)
4: DP: Assert DP pull-up during SRP (rw)
5: IDPU: ID Pull-up enable (rw)
6: HADP: Hardware Assist Data-pulse generator (rw)
7: HABA: Hardware Assist B-disconnect to A-connect (rw)

15.15 システム機能

システム機能には、クロック、リセット、メモリ インターフェイス、およびシステム割り込みがあります。



図 15-18 : USB システム ブロック図

15.15.1 クロック

ほとんどのコントローラー ロジックは、ULPI PHY からの 60MHz クロックによって駆動されます。コントローラーのインターコネクトは、PS クロック サブシステムで生成される AHB/APB インターフェイス CPU_1x クロックによって駆動されます。

CPU_1x クロック

一般的なクロック プログラミングに関する情報は、「25.3 システム全体のクロック周波数の例」を参照してください。CPU_1x クロックは、60MHz PHY クロックと非同期に動作します。

重要 : CPU_1x クロック周波数は、外部 PHY から供給される 60MHz ULPI クロックより高くなる必要があります。

60MHz PHY クロック

外部 PHY は 60MHz クロックを提供します。ULPI はこのクロックに同期し、コントローラー ロジックの大半がこのクロックを使用します。

15.15.2 リセットのタイプ

コントローラーをリセットするために、コントローラーは usb.USBCMD [RST] ビットに 1 を書き込みます。リセット プロセスが完了すると、コントローラー ハードウェアがこのビットを 0 にセットします。リセットがいったん開始されると、このコントローラーはプロセスを停止できません。0 の書き込みは無効です。

ソフトウェアがこのビットに 1 を書き込むと、コントローラーはその内部パイプライン、タイマー、カウンター、およびステート マシンを初期値にリセットします。USB 上で実行中のすべてのトランザクションが即座に終了します。USB リセットはダウンストリーム ポートに対して駆動されません。ホスト コントローラーの停止ビットである usb.USBSTS [HCH] が 0 の場合、ソフトウェアでこのビットは 1 にセットできません。アクティブに動作しているホスト コントローラーをリセットしようとすると、未定義の動作が生じることがあります。

コントローラーのリセット

- PS リセット システム (フル コントローラー リセット)
- usb.USBCMD [RST] ビット (OTG に有用なパーシャル コントローラー リセット)
- OTG モード オート リセット

ULPI PHY リセット

USB コントローラーには、ULPI PHY に対するリセット出力がありません。その代わりに、PS または PL GPIO (その他ソフトウェア制御のリセット信号) を 450 ページの図 15-19 に示すように PHY に接続する必要があります。

USB バス リセット

ホスト コントローラーは、EHCI 仕様で定義されている標準の USB リセットを生成します。オプションの軽度なホスト リセットはサポートされていません。デバイス コントローラーによる応答は、「15.4.2 USB バス リセットの応答」で説明します。

リセットのまとめ

コントローラーには、リセット ソースとリセット ドメインが複数あります。表 15-49「USB リセットの一覧」にこれらをまとめています。

表 15-49 : USB リセットの一覧

リセット名	コントローラー ステート	レジスタ	IRQ	参照先
PS システム リセット AMBA (APB/AHB) インターフェイス リセット slcr.USB_RST_CTRL [USBx_CPU1X_RST]	あり	あり	なし	第 26 章「リセット システム」 リセット値: 付録 B 「Register Details」
usb.USBCMD [RST] (コントローラーの一部リセット)		一部	なし	デバイスおよびホスト モード
OTG モード オート リセット ハードウェア アシスタント usb.USBOTG [HAAR]			なし	15.14.1 ハードウェア アシスタント機能
PHY リセット PS GPIO コントローラーからの出力	影響なし	影響なし	なし	第 15 章「USB ホスト/デバイス/OTG コントローラー」
USB リセットの送信 (ホスト モード)	影響なし	影響なし	なし	ソフトウェアの例
USB リセットの受信 (デバイス モード)	影響なし	影響なし	[URI]	ソフトウェアの例

15.15.3 システムの割り込み

各コントローラーは、コントローラー内部のイベントに基づいてそれぞれ専用の IRQ 割り込みを GIC 割り込みコントローラーおよび EMIO インターフェイスに送信します。コントローラー 0 は IRQ #53 を、コントローラー 1 は IRQ #76 を生成します。これらの詳細は、「7.2.3 共有ペリフェラル割り込み (SPI)」で説明しています。

ホスト モードおよびデバイス モードの各割り込みは、usb.USBSTS レジスタを使用して読み出しおよびクリア可能で、usb.USBINTR レジスタを用いてクリアできます。これらの割り込みは、「15.3.5 割り込みおよびステータス ビットの概要」で、これらの割り込みについて説明しています。

各 OTG 割り込みは usb.OTGSC レジスタに含まれています。詳細は、「15.14.2 OTG 割り込みおよび制御ビット」を参照してください。

15.15.4 APB スレーブ インターフェイス

ソフトウェアは 32 ビット APB スレーブ インターフェイスを使用し、制御およびステータス レジスタの読み出しおよび書き込みを実行します。このインターフェイスは AMBA 3.0 に準拠しています。PRESET_N および PSLVERR を除くすべての信号が使用されます。

15.15.5 AHB マスター インターフェイス

DMA コントローラーは 32 ビット AHB マスター インターフェイスを使用し、パケットおよび転送ディスクリプターの読み出しおよび書き込みを実行します。このインターフェイスは AMBA 3.0 に準拠しています。

使用されない信号

次を除くすべての AHB インターフェイス信号が使用されます。

- PROT[3:0] は 0001 に接続される (キャッシュ不可のトランザクション)

15.16 I/O インターフェイス

コントローラーには、MIO を経由して外部 PHY に接続し、EMIO を経由してポート インジケーターと電源信号に接続する、メインの ULPI を含む I/O インターフェイスが複数あります。MIO を経由する ULPI の配線をプログラムする必要があります。EMIO を経由する信号を SelectIO ピンに接続できる PL 内のロジックは常に、これらの信号の配線を使用できます。

15.16.1 配線と接続

MIO および EMIO 向けの配線および接続を、図 15-19 に示します。



図 15-19 : USB I/O 信号および PHY の配線図

15.16.2 MIO-EMIO のプログラミング

MIO ピン

各コントローラーからの ULPI 信号は特定の MIO ピンに接続されます。この章の表 15-50「MIO の USB ULPI 信号」を参照してください。450 ページの図 15-19 に配線図を示します。

配線に関する全般的な考え方と MIO I/O バッファーの構成は、「2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス」を参照してください。「2.5.4 MIO 一覧表」に MIO ピンの一覧を示します。

例: I/O をコントローラー 1 用にプログラムする

次の手順で、MIO ピン 40 ～ 51 で USB コントローラー 1 を設定します。

1. **MIO ピン 40、44 ～ 47 および 49 ～ 51 をデータ I/O 用に設定する**。関連する slcr レジスタの MIO_PIN_{40, 44-47} に対して書き込みを実行します。
   a. USB ULPI データ信号を I/O バッファーに接続する。
   b. トライステートを USB コントローラーで制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジに設定する。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。
2. **MIO ピン 41、43、および 48 を入力用に設定する**。各 slcr.MIO_PIN_{48, 43, 41} レジスタに対して書き込みを実行します。
   a. USB ULPI 入力信号 DIR をピン 41 に、STP をピン 43 に、CLK をピン 48 に接続する。
   b. 出力を無効にする (TRI_ENABLE = 1)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。
3. **MIO ピン 42 を出力用に設定する。**slcr.MIO_PIN_42 レジスタに対して書き込みを実行します。
   a. USB ULPI 出力信号 STP をピン 42 に接続する。
   b. トライステートを USB コントローラーで制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジに設定する。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。

15.16.3 MIO-EMIO 信号

表 15-50 に ULPI インターフェイス信号の一覧を示します。表 15-51 にポート インジケーターおよび電源信号を示します。

7z010 CLG225 デバイスがサポートする MIO ピンは 32 本です。ピンの制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 15-50 : MIO の USB ULPI 信号

USB ポート信号	MIO ピン				コントローラーのデフォルト入力値
	USB 0	USB 1	I/O	信号名	
送信/受信データ 4	28	40	IO	USB{0,1}_ULPI_DATA4	~
データ バス方向制御	29	41	I	USB{0,1}_ULPI_DIR	0
転送停止 (終了/割り込み)	30	42	O	USB{0,1}_ULPI_STP	~
データ フロー制御信号	31	43	I	USB{0,1}_ULPI_NXT	0
送信/受信データ 0	32	44	IO	USB{0,1}_ULPI_DATA0	~
送信/受信データ 1	33	45	IO	USB{0,1}_ULPI_DATA1	~
送信/受信データ 2	34	46	IO	USB{0,1}_ULPI_DATA2	~
送信/受信データ 3	35	47	IO	USB{0,1}_ULPI_DATA3	~
ULPI 用トランシーバー クロック	36	48	I	USB{0,1}_ULPI_CLK	0
送信/受信データ 5	37	49	IO	USB{0,1}_ULPI_DATA5	~
送信/受信データ 6	38	50	IO	USB{0,1}_ULPI_DATA6	~
送信/受信データ 7	39	51	IO	USB{0,1}_ULPI_DATA7	~

表 15-51 : USB ポート インジケーターおよび EMIO の電源信号

USB ポート信号	EMIO 信号		コントローラーのデフォルト入力値
	名前	I/O	
ポート インジケーター	EMIOUSB{0,1}PORTINDCTL{0,1}	O	~
電源フォールト	EMIOUSB{0,1}VBUSPWRFAULT	I	0
電源セレクト	EMIOUSB{0,1}VBUSPWRSELECT	O	~

XILINX

第 16 章

ギガビット イーサネット コントローラー

16.1 はじめに

ギガビット イーサネット コントローラー (GEM) は、IEEE 802.3-2008 規格に準拠した 10/100/1000Mbps イーサネット MAC をインプリメントしており、3 つの動作速度すべてで半二重および全二重モードをサポートしています。PS には 2 つのギガビット イーサネット コントローラーがあります。各コントローラーは個別に設定できます。MIO を経由したピンへのアクセスには、各コントローラーは RGMII インターフェイスを使用します (ピンを節約)。PL へのアクセスには、GMII インターフェイスを提供する EMIO を経由します。

その他のイーサネット通信インターフェイスは、EMIO インターフェイスで利用可能な GMII インターフェイスを使用して PL に作成できます。たとえば、PL を使用してインプリメントできるインターフェイスには次のものがあります。

- SGMII および 1000 Base-X (GTX 内蔵デバイスの場合)
- RGMII v2.0 (HSTL Class 1 ドライバーおよびレシーバーを持つ PHY デバイス用)

MAC 機能の設定、動作モードの選択、ネットワーク管理統計情報の有効化と監視は、レジスタを使用して行います。DMA コントローラーは、AHB バス経由でメモリに接続しています。DMA コントローラーは FIFO インターフェイスを介して MAC に接続されており、スキャッター/ギャザー機能を利用して内蔵プロセッシング システムにパケット データを格納できます。

2 つのコントローラーにはそれぞれ PHY 管理用の MDIO インターフェイスがあります。どちらの MDIO インターフェイスからも両方の PHY を制御できます。

16.1.1 ブロック図

図 16-1 にイーサネット コントローラー (1 個) のブロック図を示します。



図 16-1 : イーサネット コントローラー

16.1.2 機能

2 つのギガビット イーサネット MAC コントローラーには、それぞれ次の機能があります。

- IEEE 規格 802.3-2008 準拠、10/100/1000Mbps の転送レートをサポート
- 全二重および半二重モードの動作
- MIO ピン使用時に外部 PHY を用いた RGMII インターフェイス
- PL への GMII/MII インターフェイスにソフト コアを接続すると、TBI、SGMII、1000 Base-X、RGMII v2.0 などのインターフェイスもサポート可能 (SGMII および 1000 Base-X インターフェイスにはギガビット トランシーバー MGT が必要)
- 物理層管理のための MDIO インターフェイス
- 32 ビット AHB DMA マスター、制御レジスタへのアクセスに使用する 32 ビット APB バス
- スキャッター /ギャザー DMA 機能
- 送受信の完了、エラーの発生、ウェークアップを通知する割り込みを生成
- 送信フレームに対するパディングと巡回冗長検査 (CRC) 生成を自動で実行
- エラーのある受信フレームを自動で破棄
- プログラム可能な IPG ストレッチ
- PAUSE フレームの受信を認識し、送信する PAUSE フレームをハードウェアで生成する全二重フロー制御
- 4 つの 48 ビット指定アドレスのアドレス チェック ロジック、4 つのタイプ ID 値、プロミスキャス モード、ユニキャスト/マルチキャスト デスティネーション アドレスのハッシュ一致、WOL (Wake-on-LAN)
- VLAN および優先度タグ フレームの受信を認識できる 802.1Q VLAN タグ機能
- イーサネット ループバック モードをサポート

- 送受信とも IPv4 および IPv6 に対応した IP/TCP/UDP チェックサム オフロード
- 1588 rev. 2 PTP フレームを認識
- RMON/MIB 用の統計カウンター レジスタ

16.1.3 システム ビューポイント

図 16-2 に、Zynq-7000 SoC 全体から見たギガビット イーサネット コントローラーのシステム図を示します。



図 16-2 : システム図

16.1.4 クロック ドメイン

ギガビット イーサネット コントローラーには、次のクロックがあります。

- AHB クロック: DMA ブロックが使用する AHB クロック
- APB クロック: MAC レジスタ ブロックが使用する APB ブロック
- TSU クロック: タイム スタンプ ユニット用の代替クロック ソース
- TX クロック: MII/RGMII/GMII モードで MAC 送信ブロックが使用する MAC 送信クロック
- RX クロック: MII/RGMII/GMII モードで MAC 受信同期に使用される MAC 受信クロック
- 反転 TX クロック: ループ バック モードで使用される反転した TX クロック

パワー マネージメントに関する詳細は、635 ページの表 24-2 を参照してください。クロックに関する詳細は、第 25 章「クロック」を参照してください。

16.1.5 注記事項

7z010 CLG225 デバイス

このデバイスは 32 本の MIO ピンをサポートしており、MIO ピン経由で利用できるイーサネット インターフェイスは最大で 1 つです。詳細は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。1 つまたは 2 つのイーサネット コントローラーを PL 内のロジックに接続できます。「1.1.3 注記事項」で、7z010 CLG225 デバイスのすべての制限事項を説明しています。

ジャンボ フレーム

ジャンボ フレームはサポートされていません。

半二重モード

ギガビット半二重モードはサポートされていません。

IEEE 1588 タイム スタンプ

IEEE 1588 バージョン 2 では、P2P (Peer-to-Peer) と E2E (End-to-End) の 2 種類のトランスペアレント クロック (TC) が導入されています。タイム スタンプ ユニットではトランスペアレント クロックはサポートされていません。

16.1.6 アプリケーション ノート

スタンドアロン/lwip アプリケーションの場合は XAPP1026、Linux の場合は XAPP1082 という 2 つの有用なアプリケーション ノートがあります。これらのアプリケーション ノートには、ベンチマーク性能値などの役立つ情報が記載されています。

16.2 機能の説明およびプログラミング モデル

このコントローラーは、次の 4 つの主要コンポーネントで構成されています。

- MAC: 送受信、アドレス チェック、ループバックを制御
- 制御/ステータス レジスタ、統計レジスタ、同期ロジック
- AHB マスター インターフェイスを用いた DMA 制御データの送信/受信
- タイム スタンプ ユニット (TSU): IEEE 1588 のタイマー値を計算

10/100/1000Mbps モード

イーサネットの動作モードは、ネットワーク コンフィギュレーション レジスタのギガビット イネーブル ビットで 10/100Mbps モードと 1000Mbps モードを切り替えます。10Mbps と 100Mbps の切り替えは、ネットワーク コンフィギュレーション レジスタの 10/100Mbps スピード ビットで行います。

MDIO インターフェイス

2 つのコントローラーにはいずれも MDIO インターフェイスがありますが、PHY アドレスは異なるためどちらか 1 つのインターフェイスで両方の外部 PHY を制御できます。

16.2.1 MAC トランスミッター

MAC トランスミッターは半二重または全二重モードでの動作が可能で、イーサネット IEEE 802.3 規格に基づいてフレームを送信します。半二重モードでは、IEEE 802.3 規格の CSMA/CD プロトコルに従います。

フレームを生成する際は、まずプリアンブルと SFD (Start Frame Delimiter) を付加します。データは送信 FIFO からワード単位で取得します。コントローラーをギガビット モードに設定した場合、PHY へのデータ出力には 8 ビットの txd[7:0] 出力すべてを使用します。10/100 モードでは、PHY への送信データはニブル幅で、ニブルの LSB を先頭に txd[3:0] から出力します。txd[7:4] はロジック 0 に固定されます。

必要に応じて、フレーム長が 60 バイトとなるようにパディングが追加されます。CRC は、32 ビットの 1 次多項式を使用して計算します。この値を反転したものがフレーム末尾に付加されるため、フレーム長は 64 バイト以上になります。送信フレームの最後のバッファー ディスクリプターの 2 番目のワードで no-CRC ビットがセットされている場合、パディングも CRC も付加されません。no-CRC ビットは FIFO からもセットできます。

データ レートを問わず、全二重モードではフレームがただちに送信されます。フレーム間ギャップを保証するため、連続する送信フレーム間には少なくとも 96 ビット時間の間隔が挿入されます。

半二重モードでは、トランスミッターがキャリア センスを確認します。キャリア センス信号がアサートされている場合、トランスミッターはこの信号がディアサートされるまで待ってから、96 ビット時間のフレーム間ギャップの後、送信を開始します。送信中にコリジョン信号がアサートされると、トランスミッターはデータ レジスタから取得した 32 ビットのジャム シーケンスを送信し、バックオフ時間が経過したら再送を試みます。プリアンブルまたは SFD の期間中に競合が発生した場合、これらのフィールドの送信が完了してからジャム シーケンスを生成します。

バックオフ時間は、送信 FIFO からのデータの下位 10 ビットと 10 ビットの擬似乱数ジェネレーターの XOR によって決定します。使用するビットの数は、競合の発生回数によって変わります。1 回目の競合の後は 1 ビットを使用し、2 回目の競合の後は 2 ビットというふうに、最大で 10 ビットを使用します。10 回目以降の競合では、10 ビットすべてを使用します。16 回連続で競合が発生した場合はエラーとなり、それ以上の再送は行われません。この動作は、IEEE 802.3 規格の第 4.2.3.2.5 節で規定されている再送時間算出法 (truncated binary exponential back off algorithm) に準拠しています。

10/100 モードでは、コリジョン (競合) とレイト コリジョン (遅れ競合) はどちらも同じように扱われ、バックオフと再送が 16 回まで行われます。ギガビット モードでは、遅れ競合は例外として扱われ、送信が中止されます。再送は行われません。この例外は、送信バッファー ディスクリプター ワード 1 (遅れ競合、ビット 26) および送信ステータス レジスタ (遅れ競合、ビット 7) で報告されます。また、割り込みを有効にしている場合はこの例外発生時に割り込みを生成でき、割り込みステータス レジスタのビット 5 がセットされます。

ネットワーク コンフィギュレーション レジスタのビット [28] をセットすると、直前に送信したフレームの長さおよび IPG_STRETCH レジスタに書き込んだ値に応じて IPG を 96 ビットよりも大きな値にできます。IPG_STRETCH レジスタの下位 8 ビットと直前のフレーム長 (プリアンブルを含む) を掛け、IPG_STRETCH レジスタの上位 8 ビットに 1 を加算した値 (0 による除算を防ぐため) でフレーム長を割って IPG を生成します。IPG ストレッチは、全二重モードでネットワーク コンフィギュレーション レジスタのビット 28 がセットされている場合のみ有効です。IPG_STRETCH レジスタを使用して IPG を 96 ビット未満に縮小することはできません。

ネットワーク制御レジスタのバックプレッシャー ビットをセットした場合、または half_duplex_flow_control_en 入力を半二重の 10/100Mbps モードに設定した場合、フレームの受信を検出すると送信ブロックは 64 ビットのデータ (16 個のニブル「1011」またはビット レート モードでは 64 個の 1) を送信して強制的に競合を発生します。この機能を利用して、半二重モードでのフロー制御をインプリメントできます。

16.2.2 MAC レシーバー

MAC レシーバー内部の処理はすべて 16 ビット データ パスを使用します。MAC レシーバーはまず、プリアンブル、FCS、アライメント、長さが正しいことを検査します。その後、受信したフレームを FIFO (から DMA コントローラーまたは外部の IP コア) に送り、アドレス チェック ブロックによる検査用にフレームのデスティネーション アドレスを保存します。

フレーム受信中にフレーム長が大きすぎることが検出されると、不正なフレームであることが FIFO に通知されます。この場合、受信ロジックはメモリへのデータ送信をただちに終了します。

フレームの受信が終了する、受信ブロックは DMA ブロックにフレームが正常かどうか通知します。フレームが不正な場合、DMA ブロックは現在の受信バッファーを回収します。

通常、イーサネット フレームは FCS と一緒に DMA メモリまたは FIFO に格納されます。ネットワーク コンフィギュレーション レジスタの FCS 除去ビット (ビット [17]) をセットすると、フレームは FCS なしで格納されます。この場合、報告されたフレーム長フィールドから 4 バイトを差し引きます。

アライメント エラー、CRC (FCS) エラー、短いフレーム、長いフレーム、Jabber、受信シンボル エラーなどの例外条件が発生すると、受信ブロックはレジスタ ブロックに対して該当する統計レジスタをインクリメントするように通知します。

ネットワーク コンフィギュレーション レジスタのビット [26] をセットすると CRC エラーは無視され、CRC エラーのあるフレームは破棄されません。ただし FCS エラー統計レジスタはインクリメントします。各フレームの FCS が有効かどうかは、受信バッファー ディスクリプターのワード 1 のビット [13] に記録されます。このビットは、FCS エラーをフレーム単位で特定する必要のあるアプリケーションで役立ちます。

ネットワーク コンフィギュレーション レジスタの長さフィールド エラー フレーム破棄ビット (ビット [16]) をセットすると、受信したフレームの長さフィールドのエラーを確認できます。このビットをセットした場合、レシーバーは実際に計測したフレームの長さとフレームから抽出した長さフィールド (バイト 13 および 14) の値を比較し、計測したフレームの長さが短い場合はそのフレームを破棄します。この確認手順は、長さが 64 ～ 1,518 バイトの受信フレームに適用されます。

フレームを破棄した回数は、10 ビットの長さフィールド エラー統計レジスタでカウントします。長さフィールドの値が 0x0600 以上のフレームは確認されません。

16.2.3 MAC フィルタリング

MAC フィルターは、どのフレームを AHB インターフェイス FIFO (および DMA コントローラー) に書き込むかを決定します。

フレームが MAC フィルターを通過するかどうかは、ネットワーク コンフィギュレーション レジスタの設定、外部マッチング ピンのステート、指定アドレス レジスタ/タイプ レジスタ/ハッシュ レジスタの内容、およびフレームのデスティネーション アドレスとタイプ フィールドによって決まります。

ネットワーク コンフィギュレーション レジスタのビット [25] が 0 の場合、ギガビット イーサネット コントローラーが半二重モードで送信中にデスティネーション アドレスを受信すると、そのフレームはメモリにコピーされません。

イーサネット フレームは LSB から順に 1 バイトずつ送信されます。イーサネット フレームの最初の 6 バイト (48 ビット) は、デスティネーション アドレスです。デスティネーション アドレスの最初のビット (すなわちフレームの最初のバイトの LSB) は、宛先が単一か複数かを示すビットです。このビットは、マルチキャスト アドレスの場合は 1、ユニキャストの場合は 0 です。デスティネーション アドレスのビットがすべて 1 の場合は、マルチキャストの中でも特にブロードキャスト アドレスと呼ばれます。

ギガビット イーサネット コントローラーは、4 つの指定アドレスを認識できます。それぞれの指定アドレスは、指定アドレス レジスタ ボトムと指定アドレス レジスタ トップの 2 つで指定します。指定アドレス レジスタ ボトムにはデスティネーション アドレスの先頭 4 バイトを格納し、指定アドレス レジスタ トップには残りの 2 バイトを格納します。これらのレジスタには、特定のアドレス、グループ アドレス、ローカル アドレス、ユニバーサル アドレスを格納できます。

受信したフレームのデスティネーション アドレスと有効な指定アドレス レジスタに格納されたデータを比較します。指定アドレス レジスタの値は、リセット時または指定アドレス レジスタ ボトムに書き込みを実行すると無効になり、指定アドレス レジスタ トップに書き込みを実行すると有効になります。受信したフレームのアドレスが有効なアドレスに一致すると、そのフレームは FIFO に書き込まれた後、必要に応じて DMA コントローラーに書き込まれます。

フレームのタイプ ID フィールドを比較してフィルタリングを実行できます。レジスタ アドレス空間には 4 つのタイプ ID レジスタがあり、それぞれの MSB (ビット [31]) に 1 を書き込むと比較が有効になります。受信したフレームがこれらのいずれかの条件に一致すると、OR 回路によってフレームがフィルターを通過するように比較が実行されます。

タイプ ID によるフィルタリングを有効にした場合、各タイプ ID レジスタの内容と受信フレームの長さ/タイプ ID (VLAN/SNAP カプセル化されていないフレームのバイト 13 および 14) を比較し、一致した場合はそのフレームをメモリにコピーします。どのタイプ ID レジスタが一致したかは、受信バッファー ディスクリプターのワード 1 のタイプ ID 一致ビット (ビット [22] およびビット [23]) に記録されます (受信チェックサム オフロードが無効の場合)。

タイプ ID レジスタはリセット時に 0 になるため、初期状態ではすべて無効です。

例として、MAC アドレス 21:43:65:87:A9:CB の場合に指定アドレス レジスタおよびタイプ ID マッチ レジスタと一致させる方法を示します。

```
Preamble              55
SFD                   D5
DA (Octet 0 - LSB)    21
DA (Octet 1)          43
DA (Octet 2)          65
DA (Octet 3)          87
DA (Octet 4)          A9
DA (Octet 5 - MSB)    CB
SA (LSB)              00*
SA                    00*
SA                    00*
SA                    00*
SA                    00*
SA (MSB)              00*
```

```
Type ID (MSB)          43
Type ID (LSB)          21
```

注記 : * – 実際の送信元デバイスのアドレスが入ります。

上記のシーケンスは、イーサネット フレームの先頭を表しています。一番上のバイトから順に送信されます。指定アドレス 1 と正しく一致させるには、各レジスタを次のように設定します。

```
指定アドレス 1 ボトム (アドレス 0x088)    0x87654321
指定アドレス 1 トップ (アドレス 0x08C)    0x0000CBA9
```

タイプ ID フィールドと正しく一致させるには、タイプ ID マッチ 1 レジスタを次のように設定します。

```
タイプ ID マッチ 1 (アドレス 0x0A8)       0x80004321
```

ブロードキャスト アドレス

デスティネーション アドレスがブロードキャスト アドレス (0xFFFFFFFFFFFF) のフレームは、ネットワーク コンフィギュレーション レジスタの no_broadcast ビットが 0 の場合のみメモリに格納されます。

ハッシュ アドレス

ハッシュ アドレス レジスタの長さは 64 ビットで、メモリ マップの 2 つの位置を占めます。下位 32 ビットがハッシュ レジスタ ボトムに格納され、上位 32 ビットがハッシュ レジスタ トップに格納されます。

ネットワーク コンフィギュレーション レジスタのユニキャスト ハッシュ イネーブル ビットまたはマルチキャスト ハッシュ イネーブル ビットをセットすると、ハッシュが一致したフレームを受信できるようになります。デスティネーション アドレスは、次のハッシュ関数によって 64 ビット ハッシュ レジスタへの 6 ビット インデックスに変換されます。ハッシュ関数は、デスティネーション アドレスを 6 ビットごとに XOR 演算します。

```
hash_index[05] = da[05]^^da[11]^^da[17]^^da[23]^^da[29]^^da[35]^^da[41]^^da[47]

hash_index[04] = da[04]^^da[10]^^da[16]^^da[22]^^da[28]^^da[34]^^da[40]^^da[46]

hash_index[03] = da[03]^^da[09]^^da[15]^^da[21]^^da[27]^^da[33]^^da[39]^^da[45]

hash_index[02] = da[02]^^da[08]^^da[14]^^da[20]^^da[26]^^da[32]^^da[38]^^da[44]

hash_index[01] = da[01]^^da[07]^^da[13]^^da[19]^^da[25]^^da[31]^^da[37]^^da[43]

hash_index[00] = da[00]^^da[06]^^da[12]^^da[18]^^da[24]^^da[30]^^da[36]^^da[42]
```

da[0] は受信した最初のバイトの LSB (すなわち、マルチキャスト/ユニキャスト識別ビット) で、da[47] は受信した最後のバイトの MSB です。

ハッシュ インデックスが示すハッシュ レジスタのビットがセットされている場合、そのフレームはマルチキャスト一致またはユニキャスト一致となります。

マルチキャスト ハッシュ イネーブル ビットが 1 で、da[0] がロジック 1、なおかつハッシュ インデックスが示すハッシュ レジスタのビットがセットされている場合、マルチキャスト一致となります。ユニキャスト ハッシュ イネーブル ビットが 1 で、da[0] がロジック 0、なおかつハッシュ インデックスが示すハッシュ レジスタのビットがセットされている場合、ユニキャスト一致となります。マルチキャスト フレームをすべて受信するには、ハッシュ レジスタのすべてのビットを 1 にセットし、ネットワーク コンフィギュレーション レジスタのマルチキャスト ハッシュ イネーブル ビットをセットします。

プロミスキャス モード (すべてのフレームをコピー)

ネットワーク コンフィギュレーション レジスタの全フレーム コピー ビットをセットすると、すべてのフレームがメモリにコピーされます (ただしフレーム長が長すぎる/短すぎるもの、FCS エラーがあるもの、受信時に rx_er がアサートされたものを除く)。ネットワーク コンフィギュレーション レジスタのビット [26] をセットすると、FCS エラーのあるフレームもコピーされます。

PAUSE フレームのコピー禁止

ネットワーク コンフィギュレーション レジスタの PAUSE フレーム コピー ディスエーブル ビット [23] をセットすると、PAUSE フレームをメモリに書き込まないようにできます。このビットをセットすると、全フレーム コピー ビットがセットされていても、ハッシュ /タイプ ID/デスティネーション アドレスが一致しても PAUSE フレームはメモリにコピーされません。

VLAN のサポート

表 16-1 にイーサネット符号化した 802.1Q VLAN タグを示します。

表 16-1 : VLAN タグ制御情報

TPID (Tag Protocol ID) 16 ビット	TCI (Tag Control Information) 16 ビット
0x8100	先頭から順に、優先度 (3 ビット)、CFI (1 ビット)、VID (12 ビット)

VLAN タグはフレームの 13 バイト目に 4 バイトの情報として挿入され、フレーム長も 4 バイト増加します。このため、ネットワーク コンフィギュレーション レジスタのビット [8] をセットすると、ギガビット イーサネット コントローラーは最大 1,536 バイトまでの長さのフレームを受信できるようになっています。

VID (VLAN ID) がヌル (0x000) のフレームは、優先度タグ フレームであることを意味します。

受信バッファー ディスクリプターのステータス ワードには、VLAN タグ付きフレームに関する情報を格納するビットとして次のものがあります。

- VLAN タグ付きフレーム (タイプ ID が 0x8100) を受信すると、ビット [21] がセットされる。
- 受信フレームが優先度タグ フレーム (タイプ ID が 0x8100 で、VID が 0) の場合、ビット [20] がセットされる (ビット [20] がセットされている場合は、ビット [21] も必ずセットされる)。
- ビット [21] がセットされている場合、ビット [19]、[18]、[17] に優先度の値を設定する。
- ビット [21] がセットされている場合、ビット [16] に CFI の値を設定する。

ネットワーク コンフィギュレーション レジスタの VLAN フレーム以外の破棄ビットを 1 にセットすると、VLAN タグの付いていないフレームをすべて拒否するように設定できます。

16.2.4 WOL のサポート

受信ブロックは、フレーム受信時に次のイベントを検出することで WOL (Wake-on-LAN) をサポートしています。

- マジック パケット
- デバイスの IP アドレスに対する ARP 要求
- 指定アドレス 1 フィルターの一致
- マルチキャスト ハッシュ フィルターの一致

これらイベントのいずれかが発生すると WOL が検出され、ウェークアップ割り込みがアサートされます。これらのイベントを有効にするかどうかは、WOL レジスタのビット [19:16] で個別に設定できます。WOL イベントを検出するには、ネットワーク制御レジスタの受信イネーブル ビットもセットしておく必要があります。受信バッファーの空きは必要ありません。

マルチキャスト フィルター イベント、ARP 要求、または指定アドレス 1 との一致によって、フレーム エラーが存在する場合でも、ウェークアップ割り込みがアサートされます。マジック パケット イベントの場合は、フレームの構成が正しく、エラーのない状態である必要があります。

マジック パケット イベントは、次の条件がすべて True の場合に検出されます。

- WOL レジスタのビット [16] でマジック パケット イベントが有効に設定されている。
- フレームのデスティネーション アドレスが指定アドレス 1 と一致している。

- フレームが正しく構成されており、エラーがない。
- フレームに同期のための 0xFF が少なくとも 6 バイト含まれている。
- 同期バイトの直後に指定アドレス 1 レジスタの内容が 16 回繰り返されている。

ARP 要求イベントは、次の条件がすべて True の場合に検出されます。

- WOL レジスタのビット [17] で ARP 要求イベントが有効に設定されている。
- ネットワーク コンフィギュレーション レジスタのビット 5 でブロードキャストが許可されている。
- フレームのデスティネーション アドレス (バイト 1 ～ 6) にブロードキャスト アドレスが設定されている。
- フレームのタイプ ID フィールド (バイト 13 および 14) が 0x0806。
- フレームの ARP 動作フィールド (バイト 21 および 22) が 0x0001。
- フレームの ARP ターゲット プロトコル アドレス (バイト 41、42) の下位 16 ビットが WOL レジスタのビット [15:0] に書き込まれた値と一致している。

フレーム内で VLAN タグが検出されると、ARP フィールドのデコードは自動的に調整されます。WOL ターゲット アドレスの予約値 0x0000 を指定した場合、フレームが上記の条件を満たしていても ARP 要求イベントは発生しません。

指定アドレス 1 フィルター一致イベントは、次の条件がすべて True の場合に発生します。

- WOL レジスタのビット [18] で指定アドレス 1 イベントが有効に設定されている。
- フレームのデスティネーション アドレスが指定アドレス 1 レジスタに書き込んだ値と一致している。

マルチキャスト フィルター一致イベントは、次の条件がすべて True の場合に発生します。

- WOL レジスタのビット [19] でマルチキャスト ハッシュ イベントが有効に設定されている。
- ネットワーク コンフィギュレーション レジスタのビット [6] でマルチキャスト ハッシュ フィルタリングが有効に設定されている。
- フレームのデスティネーション アドレスがマルチキャスト ハッシュ フィルターと一致している。
- フレームのデスティネーション アドレスがブロードキャストではない。

16.2.5 DMA ブロック

DMA コントローラーは FIFO に接続されており、スキャッター /ギャザー機能を利用して内蔵プロセッシング システムにパケット データを格納できます。

パケット バッファー DMA

DMA コントローラーは、次の特長を備えたパケット バッファーを使用します。

- 32 ビット データ バス幅をサポート
- 複数のフレームをパケット バッファーに格納できるため、最大ライン レートの保証が容易
- AHB インターフェイスの利用効率が向上
- 完全なストア/フォワード
- 送信 TCP/IP チェックサム オフロードをサポート
- 優先度付きキューをサポート
- 転送中にライン上で競合が発生した場合、AHB インターフェイスからパケットをフェッチし直さなくても直接パケット バッファー メモリから自動的に再送が可能
- 受信したパケットにエラーがある場合、パケットの一部が AHB に現れる前に自動的に破棄されるため、AHB アクティビティが軽減

- 手動による RX パケット フラッシュ機能をサポート
- AHB リソースの不足時に RX パケットをフラッシュ

DMA コントローラー

DMA は送信用と受信用にそれぞれ専用のバッファー ディスクリプター リストを使用します。メモリ内の 1 つのバッファー領域を 1 つのディスクリプターで記述します。これにより、イーサネット パケットを分割して AHB メモリ空間に分散配置できます。

DMA コントローラーが AHB バスに対して実行する動作は、優先度の高いものから順に次の 4 つがあります。

- 受信バッファー マネージャーの書き込み/読み出し
- 送信バッファー マネージャーの書き込み/読み出し
- 受信データの DMA 書き込み
- 送信データの DMA 読み出し

転送サイズはネットワーク コンフィギュレーション レジスタの AHB バス幅選択ビットを使用して 32 ビット ワードに設定します。バースト サイズは DMA コンフィギュレーション レジスタを使用してシングル アクセスまたは 4、8、16 ワードのバーストに設定できます。

受信バッファー

受信したフレーム (オプションで FCS を含めることも可能) は、メモリ内の受信 AHB バッファーに書き込まれます。各受信 AHB バッファーの開始アドレスは、メモリ内で受信バッファー キュー ポインターが示すアドレスの受信バッファー ディスクリプター リストに格納されます。受信バッファー キュー ポインターのベース アドレスは、受信バッファー キュー ベース アドレス レジスタを使用してソフトウェアで設定します。

バッファー ディスクリプター リストの各エントリは 2 ワードで構成されます。最初のワードは受信 AHB バッファーのアドレスで、2 番目のワードは受信ステータスです。AHB バッファーのサイズよりも大きいフレームを受信した場合、使用済みバッファーのステータス ワードにはすべて 0 が書き込まれますが、フレームの最初のバッファーのフレーム開始ビットだけは常にセットされます。バッファーが使用済みの場合、アドレス フィールドのビット 0 には 1 が書き込まれます。次に、受信バッファー マネージャーは次の受信 AHB バッファーのアドレスを読み出し、そこに受信フレーム データの続きを書き込みます。このようにして AHB バッファーへの書き込みが継続され、フレームの最後がバッファーに書き込まれると、最後のバッファー ディスクリプターのステータス ワードにフレームの完全なステータスが格納されます。受信バッファー ディスクリプターの一覧は、表 16-2 を参照してください。

各受信 AHB バッファーの開始アドレスはワード アドレスです。フレーム内の最初の AHB バッファーの開始アドレスは、ネットワーク コンフィギュレーション レジスタのビット [15:14] に値を書き込んで最大 3 バイトまでオフセットできます。AHB バッファーの開始アドレスにオフセットを設定すると、最初の AHB バッファーの利用可能な長さはオフセットに設定したバイト数だけ少なくなります。

表 16-2 : 受信バッファー ディスクリプターのエントリ

ビット	機能
ワード 0	
31:2	バッファーの開始アドレス
1	折り返し: 受信バッファー ディスクリプター リストの最後のディスクリプターかどうかを示します。
0	オーナーシップ: このビットが 0 の場合のみ、コントローラーが受信バッファーにデータを書き込むことができます。メモリへの 1 フレームの書き込みが完了するたびに、コントローラーはこのビットを 1 にセットします。バッファーを再び使用するには、ソフトウェアでこのビットをクリアしておく必要があります。

表 16-2 : 受信バッファー ディスクリプターのエントリ (続き)

ビット	機能
ワード 1	
31	グローバル ブロードキャスト アドレス (すべて 1) を検出。
30	マルチキャスト ハッシュとの一致。
29	ユニキャスト ハッシュとの一致。
28	予約
27	指定アドレス レジスタとの一致を検出。ビット 25 とビット 26 が、一致した指定アドレス レジスタを示しています。
26:25	指定アドレス レジスタとの一致。各ビットの意味は次のとおりです。 00b: 指定アドレス レジスタ 1 との一致 01b: 指定アドレス レジスタ 2 との一致 10b: 指定アドレス レジスタ 3 との一致 11b: 指定アドレス レジスタ 4 との一致 複数の指定アドレスと一致した場合は、優先度の最も高いものが 1 つだけ示されます (優先度は 4 が最も高く、1 が最も低い)。
24	このビットは、RX チェックサム オフロードが有効かどうかによって意味が異なります。 • RX チェックサム オフロードが無効 (ネットワーク コンフィギュレーション レジスタのビット [24] が 0) の場合: タイプ ID レジスタとの一致を検出。どのタイプ ID レジスタとの一致かは、ビット [23:22] に示されます。 • RX チェックサム オフロードが有効 (ネットワーク コンフィギュレーション レジスタのビット [24] が 1) の場合: 0b: フレームが SNAP で符号化されていない/CFI ビットがセットされた VLAN タグがある 1b: フレームが SNAP で符号化されている/VLAN タグがない、または CFI ビットがセットされていない VLAN タグがある
23:22	このビットは、RX チェックサム オフロードが有効かどうかによって意味が異なります。 RX チェックサム オフロードが無効 (ネットワーク コンフィギュレーション レジスタのビット [24] が 0) の場合、タイプ ID レジスタとの一致を示します。各ビットの意味は次のとおりです。 00b: タイプ ID レジスタ 1 との一致 01b: タイプ ID レジスタ 2 との一致 10b: タイプ ID レジスタ 3 との一致 11b: タイプ ID レジスタ 4 との一致 複数のタイプ ID レジスタと一致した場合は、優先度の最も高いものが 1 つだけ示されます (優先度は 4 が最も高く、1 が最も低い)。 RX チェックサム オフロードが有効 (ネットワーク コンフィギュレーション レジスタのビット [24] が 1) の場合: 00b: IP ヘッダー チェックサムも TCP/UDP チェックサムも検査していない 01b: IP ヘッダー チェックサムを検査し、正しいことが確認された。TCP/UDP チェックサムは検査していない 10b: IP ヘッダーと TCP チェックサムの両方を検査し、正しいことが確認された 11b: IP ヘッダーと UDP チェックサムの両方を検査し、正しいことが確認された
21	VLAN タグ (タイプ ID = 0x8100) が検出された。スタック VLAN 処理機能を採用したパケットの場合、2 番目の VLAN タグのタイプ ID が 0x8100 ならこのビットがセットされます。
20	優先度タグ (タイプ ID が 0x8100 で、VID が 0) が検出された。スタック VLAN 処理機能を採用したパケットの場合、2 番目の VLAN タグのタイプ ID が 0x8100 で VID が 0 ならこのビットがセットされます。
19:17	VLAN 優先度 (ビット [21] が 1 の場合のみ有効)。
16	CFI (Canonical Format Indicator) ビット (ビット [21] が 1 の場合のみ有効)。

表 16-2 : 受信バッファー ディスクリプターのエントリ (続き)

ビット	機能
15	フレーム終了 (このビットが 1 の場合、バッファーにフレームの末尾が含まれる)。このビットがセットされていない場合、ステータス ビットとして意味があるのはフレーム開始ビット (ビット 14) のみです。
14	フレーム開始 (このビットが 1 の場合、バッファーにフレームの先頭が含まれる)。ビット [15] と [14] の両方が 1 の場合、バッファーにフレーム全体が格納されています。
13	このビットは、FCS 無視モードが有効かどうかによって意味が異なります。FCS 無視モードが無効の場合、このビットは 0 です。 FCS 無視モードが有効 (ネットワーク コンフィギュレーション レジスタのビット [26] が 1) の場合、フレームごとの FCS ステータスを示します。 0b: フレームの FCS が正しい 1b: フレームの FCS が不正だが、FCS 無視モードが有効なためメモリにコピーされた
12:0	これらのビットは、受信したフレームの長さを表します。FCS を含むかどうかは、FCS 破棄モードが有効かどうかによって決まります。 • FCS 破棄モードが無効 (ネットワーク コンフィギュレーション レジスタのビット [17] が 0) の場合: FCS を含めたフレーム長の下位 12 ビット。 • FCS 破棄モードが有効 (ネットワーク コンフィギュレーション レジスタのビット [17] が 1) の場合: FCS を除いたフレーム長の下位 12 ビット。

ネットワーク制御レジスタの受信イネーブル ビットで受信を有効にする前に、受信バッファー ディスクリプター リストの開始アドレスを受信バッファー キュー ベースアドレス レジスタに書き込んでおく必要があります。受信を有効にした後は、このレジスタへの書き込みはすべて無視されます。このレジスタを読み出すと現在アクセスしているディスクリプターのアドレスが返されますが、受信が有効な間はアドレスが常に変化するため、有効なアドレスではありません。

フレームをメモリにコピーする必要があるとフィルター ブロックが判定すると、受信バッファーに対して受信データの DMA 書き込みが開始されます。エラーが発生すると、バッファーは元に戻ります。

受信バッファー キュー ポインターの値は内部カウンターに反映されますが、CPU インターフェイスからはこのカウンター値は見えません。バッファーを 1 つ使用すると、受信バッファー キュー ポインターは 2 ワード分インクリメントします。折り返しビットがセットされているディスクリプターがあると、受信バッファー キュー ポインターは受信バッファー キュー ベース アドレスに再び初期化されます。

受信 AHB バッファーが使用されると、受信 AHB バッファー マネージャーはディスクリプターのワード 0 のビット 0 をロジック 1 にセットし、AHB バッファーが使用されたことを示します。

受信したフレームの数を調べるには、ソフトウェアで使用済みビットがセットされた AHB バッファー ディスクリプターを検索し、フレーム開始ビットとフレーム終了ビットを確認する必要があります。

受信したフレームは、パケット バッファーに十分なフレーム データが揃った時点でただちに AHB バッファーに書き込まれます。このため、何らかのエラーが検出された時点で既にいくつかの AHB バッファーが使用済みになっている場合があります。受信エラーが検出されると、現在書き込み中の受信バッファーは元に戻ります。それ以前のバッファーは回収されません。たとえば、CRC エラーのあるフレームや長さの超過したフレームを受信すると、フレームの一部が一連の AHB 受信バッファーに保存されてしまうことがあります。このような状態をソフトウェアで検出するには、フレーム終了ビットがセットされていないバッファーの後にフレーム開始ビットがセットされたバッファーを確認します。

正しく動作している 10/100/1000 イーサネット システムでは、長さの超過したフレームや 128 バイトを超えるフレームで CRC エラーが発生することはありません。競合によるフラグメントは長さが 128 バイト未満のため、受信バッファー サイズにデフォルト値の 128 バイトを設定していれば、受信 AHB バッファー内にフレームのフラグメントが見つかることはほとんどありません。

正常に受信したフレームのみが DMA から書き出されるため、AHB バッファーには MAC レシーバーのエラーによるフラグメントは存在しません。それでも、複数のバッファーを使用するフレームの 2 番目のバッファーで使用済みビットを読み出した場合など、DMA エラーによってフレームの一部が受信 AHB バッファーに存在する可能性はあります。

受信バッファー マネージャーが受信 AHB バッファーのアドレスを読み出した時点で受信バッファー ディスクリプターのワード 0 のビット 0 が既にセットされている場合、そのバッファーは既に使用されており、ソフトウェアがフレームを処理してビット 0 をクリアするまで使用できません。この場合、受信ステータス レジスタのバッファー利用不可ビットがセットされ、割り込みが発生します。また、受信リソース エラー統計レジスタもインクリメントします。

利用可能な AHB バッファー リソースがない場合に受信フレームを自動的に破棄するかどうかは、ユーザーが選択できます。この機能は、DMA コンフィギュレーション レジスタのビット [24] で設定します (デフォルトではこの機能は無効で、受信フレームは自動的に破棄されない)。この機能を無効にした場合、受信したパケットは AHB バッファー リソースが次に利用可能になるまでパケット バッファーに格納されたままとなります。受信バッファー ディスクリプターのワード 0 のビット 0 (使用済みビット) をセットしたままにしてパケットを受信し続けると、最終的にパケット バッファー オーバーフローが発生します。なお、使用済みビットが読み出された後も受信バッファー マネージャーは新しいパケットを受信するたびに受信バッファー ディスクリプターのアドレスを読み直します。

受信パケット バッファーがフルの場合、または hresp が OK でなかった場合は受信オーバーランが発生します。その他のモードでは、AHB バスの許可が出るまでに時間がかかりすぎた場合、hresp が OK でなかった場合、直前のフレームのステータス更新またはライトバックが完了する前に受信ブロックが新しいフレームを検出した場合に受信オーバーランが発生します。受信オーバーランが発生すると受信オーバーラン割り込みがアサートされ、現在書き込み中のバッファーは元に戻ります。そのバッファーは、次にアドレスが認識された受信フレームによって再利用されます。

ネットワーク制御レジスタのビット [18] に書き込むと、受信パケット バッファーからパケットが強制的にフラッシュされます。この機能は、RX DMA がパケット データを AHB に書き込み中でない (アイドル状態) 場合のみ動作します。RX DMA が動作中のときは、このビットへの書き込みは無視されます。

送信バッファー

送信待ちのフレームは、1 つまたは複数の送信 AHB バッファーに格納されます。AHB バッファーは長さ 0 でもよく、1 つの送信フレームに対して 128 個までのバッファーが許可されます。

各送信 AHB バッファーの開始アドレスは、メモリ内で送信バッファー キュー ポインターが示すアドレスの送信バッファー ディスクリプター リストに格納されます。このキュー ポインターのベース アドレスは、送信バッファー キュー ベース アドレス レジスタを使用してソフトウェアで設定します。バッファー ディスクリプター リストの各エントリは 2 ワードで構成されます。最初のワードは送信バッファーのバイト アドレスで、2 番目のワードには送信制御およびステータスを格納します。パケット バッファー DMA の場合、各 AHB バッファーの開始アドレスはバイト アドレスで、アドレスの下位ビットはデータの開始位置のデータ ワード境界からのオフセットに使用します。FIFO ベース DMA の場合も、バッファーのアドレスはバイト アドレスです。フレーム送信時に CRC を自動生成するかどうかを選択できます。CRC を自動で生成する場合、64 バイトのフレーム長要件を満たすように自動でパディングが挿入されます。送信バッファー ディスクリプターのワード 1 または FIFO の制御バスで CRC 自動生成を無効にした場合、フレーム長は 64 バイト以上と見なされ、パディングは挿入されません。

フレームを送信するには、ディスクリプター リストの各エントリのワード 0 のビット [31:0] に適切なバイト アドレスを書き込んでバッファー ディスクリプターを初期化する必要があります。

送信バッファー ディスクリプターのワード 1 には、フレームの長さ、MAC によって CRC を付加するかどうか、このバッファーがフレームの最後のバッファーかどうかなどの制御情報を書き込んで初期化します。

送信が完了すると、使用済みビットを含むステータス ビットが最初のバッファーのワード 1 に書き戻されます。ビット [31] は使用済みビットで、制御ワードを読み出した時にこのビットが 0 でなければ送信は実行されません。フレームの送信が完了すると、このビットに 1 が書き込まれます。ビット [29:20] は、各種送信エラーの発生を示すステータス ビットです。ビット [30] は折り返しビットで、フレーム内の任意のバッファーでセットできます。キュー ポインターは、折り返しビットを検出するまでインクリメントし続けます。

送信バッファー キュー ベース アドレス レジスタを更新できるのは、送信が無効または停止中に限られます。これ以外の場合、このレジスタへの書き込みは無視されます。送信を停止している間、送信バッファー キュー ポインターの値は維持されます。したがって、送信を再開すると最後に正しく送信完了したフレームの直後のキューから次のディスクリプターが読み出されます。ネットワーク制御レジスタのビット [3] を Low にして送信を無効にした場合、送信バッファー キュー ポインターはリセットされ、送信バッファー キュー ベース アドレス レジスタに格納されたアドレスを示します。受信バッファー キュー ポインターの場合、受信を無効にしてもこのような動作にはなりません。

送信キューを初期化後、ネットワーク制御レジスタの送信開始ビット (ビット [9]) に 1 を書き込んで送信を開始します。使用済みビットがセットされたバッファー ディスクリプターを読み出した場合や、送信エラーが発生した場合、またはネットワーク制御レジスタの送信停止ビットに 1 を書き込んだ場合は送信が停止します。ネットワーク コンフィギュレーション レジスタの PAUSE イネーブル ビットをセットした状態で PAUSE フレームを受信すると、送信は一時停止します。また、送信を実行中に送信開始ビットに再度書き込みを実行できます。これは tx_go 変数によってインプリメントされており、この変数は送信ステータス レジスタのビット [3] で読み出すことができます。

tx_go 変数は次の場合にリセットされます。

- 送信を無効にした場合
- オーナーシップ ビットがセットされたバッファー ディスクリプターを読み出した場合
- ネットワーク制御レジスタのビット [10] (tx_halt) に書き込みを実行した場合
- 規定回数を超える再送、遅れ競合 (ギガビット モードのみ)、送信アンダーランなどの送信エラーが発生した場合

tx_go をセットするには、ネットワーク制御レジスタのビット [9] (tx_start) に 1 を書き込みます。送信の停止は、進行中のフレーム送信が完了してから実行されます。

送信パケット バッファー メモリにはフレームの内容全体が読み込まれるため、再送が必要な場合は AHB からフェッチし直すのではなく、パケット バッファー メモリから直接再実行されます。

複数のバッファーにまたがるフレームの送信中に使用済みビットを読み出すと、送信エラーとして扱われます。この場合、送信が停止して tx_er がアサートされ、FCS は不正となります。

送信エラーまたは使用済みビットの読み出しによって送信が停止した場合、送信開始ビットに再度 1 を書き込むと送信中だったフレームの最初のバッファー ディスクリプターから送信が再開します。

送信バッファー ディスクリプター リストの詳細は、表 16-3 を参照してください。

表 16-3 : 送信バッファー ディスクリプターのエントリ

ビット	機能
ワード 0	
31:0	バッファーのバイト アドレス。
ワード 1	
31	使用済み: このビットが 0 の場合のみ、コントローラーが送信バッファーへデータを読み出すことができます。送信が正しく完了すると、コントローラーはフレームの最初のバッファーのこのビットを 1 にセットします。バッファーを再び使用するには、ソフトウェアでこのビットをクリアしておく必要があります。
30	折り返し: 送信バッファー ディスクリプター リストの最後のディスクリプターかどうかを示します。フレーム内の任意のバッファーでセットできます。
29	再送の上限回数を超え、送信エラーが検出された。
28	常に 0。
27	AHB エラーにより送信フレームが破損した。AHB から送信フレームを読み出し中にエラーが発生するとセットされます。これには、HRESP エラーのほか、フレームの途中で利用可能なバッファーがなくなった場合が含まれます (フレーム送信中に利用可能なバッファーがなくなると送信が停止する。FCS は不正となり、tx_er がアサートされる)。
26	競合による送信エラーが検出された。このステータス ビットは、ギガビット モードで競合が発生した場合のみセットされます。
25:23	予約

表 16-3 : 送信バッファー ディスクリプターのエントリ (続き)

ビット	機能
22:20	送信 IP/TCP/UDP チェックサム生成オフロードのエラー • 000b: エラーなし • 001b: パケットのタイプが VLAN と識別されたが、ヘッダーが不完全、またはヘッダーにエラーがある • 010b: パケットのタイプが SNAP と識別されたが、ヘッダーが不完全、またはヘッダーにエラーがある • 011b: パケットのタイプが IP ではない、または IP パケットの長さが不足して無効である、または IP のタイプが IPv4/IPv6 ではない • 100b: パケットが VLAN、SNAP、IP のいずれとも識別されなかった • 101b: サポートされないパケット フラグメンテーションが発生した。IPv4 パケットの場合、IP チェックサムが生成され、挿入された • 110b: 検出されたパケット タイプが TCP でも UDP でもなかった。したがって、TCP/UDP チェックサムが生成されなかった。IPv4 パケットの場合、IP チェックサムが生成され、挿入された • 111b: パケットが途中で終了し、TCP/UDP チェックサムを生成できなかった
19:17	予約されています。
16	MAC による CRC 付加は無効。このビットがセットされている場合、バッファー内のデータに既に有効な CRC が含まれていると見なされ、MAC は現在のフレームに CRC もパディングも付加しません。 この制御ビットは、フレームの最初のバッファーではセットしておく必要がありますが、同じフレームのそれ以降のバッファーでは無視されます。送信 IP/TCP/UDP チェックサム生成オフロードを利用する場合、このビットをセットしているとチェックサムの生成と置き換えが実行されないため、クリアしておく必要があります。
15	最後のバッファー。このビットをセットすることにより、現在のフレームの最後のバッファーであることを示します。
14	予約
13:0	バッファーの長さ。

AHB に対する DMA バースト

DMA は常に SINGLE または INCR タイプの AHB アクセスを利用してバッファー管理を実行します。データ転送実行時に使用する AHB バースト長は、DMA コンフィギュレーション レジスタのビット [4:0] で設定でき、常に SINGLE バーストを実行するか、可能な限り固定長インクリメント バースト (INCR4、INCR8、INCR16) を実行するかを指定できます。

スペースとデータが十分にある場合は、このレジスタで設定した固定長のバーストを使用します。最初や最後のバッファーのように十分なデータまたはスペースがない場合は、SINGLE タイプのアクセスを利用します。また、AHB 規格では 1KB 境界をまたぐバーストは許可されないため、1,024 バイト境界でも SINGLE タイプのアクセスを利用します。

AHB でエラーが発生しない場合、またはネットワーク制御レジスタで受信または送信を無効にした場合は、DMA は固定長バーストを途中で終了します。

DMA パケット バッファー

DMA は送受信どちらの経路にもパケット バッファーを使用します。このモードでは、送受信どちらの方向にも複数のパケットをバッファーに格納できます。こうすることで、DMA よりもはるかにアクセス レイテンシの大きい AHB との接続が容易になり、AHB の帯域幅の利用効率も向上します。

パケット全体がバッファーに格納されるため、次のような利点が得られます。

- 受信経路でエラーのあったパケットは、その一部が DMA から書き出される前に破棄されるため、AHB バス帯域幅が節約され、ドライバー処理オーバーヘッドも軽減される
- 送信フレームが競合した場合はバッファーから再送できるため、AHB バス帯域幅が節約される
- 送信 IP/TCP/UDP チェックサム生成オフロードがインプリメントされる

表 16-3 に、パケット バッファーを含めたコントローラーのデータ パス構成を示します。



図 16-3 : DMA パケット バッファー

送信方向では、DMA は最大 256 パケットまで、またはバッファーがフルになるまでパケット データのフェッチを続けます。利用可能なバッファーのサイズは最大 4KB です。

受信方向では、バッファーがフルになるとオーバーフローが発生します。256 パケットの上限を超えた場合もオーバーフローが発生します。利用可能な外部バッファーのサイズは最大 4KB です。

送信パケット バッファー

送信パケット バッファーは、パケット バッファーがフルになるまで AHB システム メモリからフレーム データのフェッチを続け、フルになるとその状態を維持しようとします。

各フレームのステータスおよび統計情報を保存するため、パケット データの末尾には 1 パケットあたり 3 ワードが確保されています。パケットが不正で破棄する必要がある場合は、ステータスおよび統計情報のみがそのパケットに保存されます。ステータス情報の DPRAM への保存は、バッファーの DMA インターフェイスと MAC インターフェイスを切り離す、MAC ステータス/統計情報を更新する、AHB メモリからパケットをフェッチした順に割り込みを生成するなどの処理で必要になります。

送信フレーム読み出し中に AHB で何らかのエラーが発生した場合は、AHB メモリからのパケット データのフェッチが停止します。その場合でも MAC トランスミッターはパケット データのフェッチを継続するため、パケット バッファーに空きができ、エラーのない正常なフレームは正しく送信されます。これらが完全に送信されたら、エラーのあったフレームのステータス/統計情報が更新され、AHB エラーの発生が割り込みによってソフトウェアに通知されます。このようにして、正しいパケット順にエラーが報告されます。

送信パケット バッファーは、パケット バッファー メモリに空きがある場合のみ、AHB から新しいフレーム データの読み出しを試みます。空きがない場合は、MAC によってフェッチされたパケットが送信完了し、パケット バッファー メモリから削除されるまで待つ必要があります。完全なストア/フォワード モードが有効な場合に、パケット バッファー メモリよりも大きいサイズのフレームをフェッチすると、そのフレームはフラッシュされ、DMA はエラー状態で停止します。これは、フレーム全体をパケット バッファーに書き込まないと送信が開始できないためです。したがって、パケット バッファー メモリの最小サイズは、アプリケーションで送信する最大フレーム サイズに合わせて設定しておく必要があります。

送信フレーム全体をパケット バッファー メモリに書き込むと、MAC トランスミッターにトリガーが送信され、パケット バッファー メモリからフレームの読み出しが開始します。フレーム全体がパケット バッファー メモリに格納されているため、トランスミッターのアンダーフローは起こりません。パケット バッファー内のフレームは、フレーム データが正しく送信されたか、または半二重モードで再送回数の上限を超えたことが MAC から通知されるまでそのまま維持されます。これらの通知を受け取った時点でフレームはメモリからフラッシュされ、パケット バッファーに空きができると AHB システム メモリから新しいフレームをフェッチできるようになります。

半二重モードでは、パケット バッファー内のフレームは、フレーム データが正しく送信されたか、または半二重モードで再送回数の上限を超えたことが MAC から通知されるまでそのまま維持されます。これらの通知を受け取った時点でフレームはメモリからフラッシュされ、パケット バッファーに空きができると AHB システム メモリから新しいフレームをフェッチできるようになります。

全二重モードでは、フレームはパケット バッファーから随時削除されます。

アンダーフロー以外で発生する MAC に関係するエラーは、半二重モード時の競合によるもののみです。競合が発生してもフレームはパケット バッファー メモリ内に残っているため、パケット バッファー メモリから直接再送できます。MAC トランスミッターで 16 回連続して送信エラーが起こった場合のみ、フレームがパケット バッファーからフラッシュされます。

受信パケット バッファー

受信パケット バッファーは、MAC レシーバーから受け取ったフレームをステータス/統計情報と一緒に格納します。エラーのあるフレームはパケット バッファー メモリからフラッシュされ、正常なフレームは DMA AHB インターフェイスにプッシュされます。

受信パケット バッファーは MAC レシーバーからの FIFO 書き込みを監視し、FIFO プッシュをパケット バッファー書き込みに変換します。受信フレームの最後でステータスと統計情報がバッファーに保存され、フレームを読み出す際にはこの情報が使用されます。完全なストア/フォワード モードに設定した場合、フレームにエラーがあるとフレーム データはただちにパケット バッファー メモリからフラッシュされるため、後続のフレームを格納できる空きが確保されます。不正なフレームのステータスおよび統計情報も、コントローラーのレジスタを更新する目的で使用されます。

注記 : 各フレームのステータスおよび統計情報を保存するため、パケット データの末尾には 1 パケットあたり 3 ワードが確保されています。パケットが不正で破棄する必要がある場合は、ステータスおよび統計情報のみがそのパケットに保存されます。

バッファー オーバーフローを検出できるように、受信パケット バッファーにはバッファー フルの状態を検出する機能があります。バッファーがフルになると後続のパケットは破棄され、RX オーバーフロー割り込みがアサートされます。

DMA は、フレームのステータス/統計情報が利用可能な場合のみパケットのフェッチを開始します。フレーム エラーが発生してフレームのステータスが不正な場合、ステータス/統計情報はコントローラーのレジスタに渡されます。フレームのステータスが正しい場合は、その情報を使用してパケット バッファー メモリからフレームを読み出し、DMA バッファー管理プロトコルを用いて AHB にバースト転送します。最後のフレーム データが FIFO に転送されたら、ステータス/統計情報がコントローラーのレジスタに書き込まれます。

16.2.6 チェックサム オフロード

ギガビット イーサネット コントローラーは、送受信どちらの方向も IP/TCP/UDP チェックサム オフロードを実行するように設定できます。受信方向はネットワーク コンフィギュレーション レジスタのビット [24]、送信方向は DMA コンフィギュレーション レジスタのビット [11] で設定します。

IPv4 パケットに含まれる 16 ビットのチェックサム フィールドは、16 ビット ワードのヘッダー全体の 1 の補数和の 1 の補数 (16 ビット) です。TCP および UDP パケットに含まれる 16 ビットのチェックサム フィールドは、16 ビット ワードのヘッダー全体、データ、IP 擬似ヘッダーの 1 の補数和の 1 の補数 (16 ビット) です。

これらのチェックサムをソフトウェアで計算するには、パケットのすべてのバイトを処理する必要があります。TCP および UDP の場合、この処理は非常に負荷が大きくなることがあります。チェックサム計算をハードウェアで肩代わりすることで、パフォーマンスが大幅に向上します。

ハードウェアでチェックサムを生成、検査する IP/TCP/UDP チェックサム オフロードの効果を十分に発揮するには、プロトコル スタックを包含するオペレーティング システムがこのオフロード機能の存在を認識できる必要があります。

受信チェックサム オフロード

受信チェックサム オフロードを有効にすると、パケットが次の条件を満たした場合に IPv4 ヘッダーのチェックサムが RFC 791 の計算手順で検査されます。

- VLAN ヘッダーがある場合は、VLAN ヘッダーの長さが 4 オクテットで CFI ビットはセットされていない。
- カプセル化は RFC 894 イーサネット タイプ符号化または RFC 1042 SNAP 符号化である。
- IPv4 パケットである。
- IP ヘッダーの長さが有効である。

また、次の条件を満たした場合は TCP チェックサム (RFC 793) または UDP チェックサム (RFC 768) が検査されます。

- IPv4 または IPv6 パケットである。
- IP ヘッダー チェックサムが正常である (IPv4 の場合)。
- IP フラグメンテーションがない。
- TCP または UDP パケットである。

IP/TCP/UDP フレームを受信すると、コントローラーがチェックサムを検査できたかどうかが受信バッファー ディスクリプターに記録されます。また、フレームが LLC SNAP カプセル化されているかどうかを示すビットもあります。これらのビットはタイプ ID 一致を示すビットと共用になっており、受信チェックサム オフロードを有効にした場合のみ利用できます。

コントローラーが検査したチェックサムに誤りがある場合、そのパケットは破棄され、該当する統計カウンターがインクリメントします。

送信チェックサム オフロード

送信チェックサム オフロードは、完全なストア/フォワード モードを有効にした場合のみ利用できます。これは、チェックサムを計算してフレーム先頭のヘッダーに書き戻すには送信フレーム全体をパケット バッファー メモリに読み込む必要があるためです。

送信チェックサム オフロードは、DMA コンフィギュレーション レジスタのビット [11] をセットすると有効になります。送信チェックサム オフロードを有効にすると、送信パケット バッファー メモリに書き込まれるフレームが監視され、フレームのプロトコルが自動的に検出されます。対応しているプロトコルは、受信チェックサム オフロードの場合と同じです。

送信チェックサムの生成と置換を実行するには、フレームのプロトコルを識別する必要があり、かつ送信ディスクリプター ワード 1 のビット [16] をクリアして FCS フィールドなしのフレームを用意する必要があります。フレーム データに既に FCS フィールドがある場合、新しいチェックサム フィールドの置換によってフレーム構造が不正になります。

上記の条件を満たしている場合、送信チェックサム オフロード エンジンは IP、TCP、UDP チェックサムを正しく計算します。パケット全体がパケット バッファー メモリに完全に書き込まれると、チェックサムが有効になり、標準の IP/TCP および UDP パケット構造に基づいて関連する DPRAM のアドレスが新しいチェックサム フィールドで更新されます。

送信チェックサム エンジンがチェックサムを正しく生成できなかった場合、送信バッファー ディスクリプターのワード 1 のビット [22:20] にエラーの原因が記録されます。この場合、フレームはチェックサムの置換なしで送信されます。通常、チェックサムの置換が行われないのは、プロトコルが識別できなかったためです。

16.2.7 IEEE 1588 タイム スタンプ ユニット

IEEE 1588 は、ローカル エリア ネットワーク (LAN) における高精度時間同期の標準規格です。IEEE 1588 では、特別な PTP (Precision Time Protocol) フレームを交換して時間を同期します。PTP メッセージは、IEEE 802.3/イーサネット、IPv4、IPv6 を使用して伝送できます (IEEE P1588 D2.1 の Annex)。

PTP イベント メッセージの Sync、Delay_Req、Pdelay_Req、Pdelay_Resp を送信/受信すると、コントローラーによって検出されます。

マスター クロックとスレーブ クロックの同期は 2 段階で実行します。

- 第 1 段階: まず、マスターがスレーブに Sync フレームを送信します。次に、Sync フレームを送信した正確な時刻を Follow_Up フレームで送信して、マスター クロックとスレーブ クロックのオフセットを補正します。マスターが Sync フレームを送信した時刻およびスレーブが Sync フレームを受信した時刻は、マスター/スレーブ双方のハードウェア アシスト モジュールによって正確に検出されます。次に、スレーブがマスター クロックに合わせてスレーブ クロックを補正します。
- 第 2 段階: マスターとスレーブ間の伝送遅延を補正します。スレーブがマスターに Delay_Req フレームを送信し、マスターが Delay_Resp フレームを返します。Delay_Req フレームがスレーブから送信された時刻とマスターで受信した時刻は、マスター /スレーブ双方のハードウェア アシスト モジュールによって正確に検出されます。これで、スレーブ側には遅延を考慮してクロックを補正するために必要な情報がすべて揃ったことになります。たとえば、スレーブが遅延を 0 と仮定している場合、実際の遅延は Delay_Req フレームの送信時刻と受信時刻の差の半分です (送信と受信にかかる時間が同じと仮定した場合)。これは、スレーブ クロックが既にマスター クロックよりも遅延時間だけ遅れているためです。

ハードウェア アシストを可能にするには、Sync および Delay_Req メッセージを送受信した時刻のタイム スタンプを記録する必要があります。タイム スタンプは、メッセージ タイム スタンプ ポイントがクロック タイム スタンプ ポイントを通過した時点で記録されます。メッセージ タイム スタンプ ポイントは SFD で、クロック タイム スタンプ ポイントは MII インターフェイスです (Sync および Delay_Req メッセージはタイム スタンプの記録が必要なため、IEEE 1588 仕様ではこれらのメッセージをイベント メッセージと呼ぶ。Follow_Up、Delay_Resp、Management メッセージはタイム スタンプを記録する必要がないため、一般メッセージと呼ばれる)。

1588 バージョン 2 では、新たに 2 つの PTP イベント メッセージとして Pdelay_Req (Peer Delay Request) と Pdelay_Resp (Peer Delay Response) が定義されています。これらのメッセージは、リンクの遅延を計算する目的で使用します。リンク両端のノードは、マスター クロック側もスレーブ クロック側も両方の種類のフレームを送信します。

Pdelay_Resp メッセージはそれ自身がイベント メッセージで、Pdelay_Req を受信した時刻を送信します。Pdelay_Resp メッセージを受信した時刻は、Pdelay_Resp_Follow_Up メッセージとして返されます。

コントローラーは、PTP イベント メッセージのカプセル化として次の 4 種類を認識します。

- 1588 バージョン 1 (UDP/IPv4 マルチキャスト)
- 1588 バージョン 2 (UDP/IPv4 マルチキャスト)
- 1588 バージョン 2 (UDP/IPv6 マルチキャスト)
- 1588 バージョン 2 (イーサネット マルチキャスト)

注記 : サポートされるのはマルチキャスト パケットのみです。

タイム スタンプ ユニットは、PTP イベント フレームがメッセージ タイム スタンプ ポイントを通過した時刻をキャプチャするためのタイマーとレジスタで構成されます。これらは APB インターフェイス経由でアクセスできます。キャプチャ レジスタが更新されると割り込みが発生します。

MAC には、PTP イベント パケット (Sync、Delay_Req) およびピア イベント パケット (PDelay Req、PDelay_Resp) の出発時刻 (送信時) または到着時刻 (受信時) をキャプチャするタイム スタンプ レジスタがあります。これらのタイム スタンプのキャプチャ時に割り込みを生成するかどうかはオプションで選択できます。

また、MAC にはパケットの FCS ワードをタイム スタンプのナノ秒部分で書き換え、すべての受信パケットにタイム スタンプを記録するオプションもあります。この機能を利用すると、受信したタイム スタンプ割り込みに応答する必要や、タイム スタンプと受信パケットを正しく関連付ける必要がなくなります。

タイム スタンプ ユニットには 62 ビットのタイマー カウンターがあります。このカウンターの下位 30 ビットでナノ秒をカウントし、上位 32 ビットで秒をカウントします。カウンターはクロック サイクルごとにインクリメントし、その増分値はナノ秒単位でプログラムできます。また、1 ナノ秒未満の小数値に対応する仕組みも用意されています。たとえばクロック周波数が 120MHz の場合、クロック周期は 8.333ns です。3 クロックのうち 2 回の増分値を 8 とし、1 回の増分値を 9 とすると、平均で 8.333ns だけインクリメントします。このカウンターは、CPU クロックから生成した CPU 1x クロックで駆動されます。

PTP イベント フレームの送受信時刻を記録するレジスタは、ほかにも 6 つあります。これらのレジスタが更新されると割り込みが発生します。

IEEE 1588 の制約事項

ここから述べる内容はソフトウェアによる対処が可能ですが、その場合、ソフトウェアの負荷が増加して IEEE 1588 の機能と精度が十分に得られません。OS がリアルタイム OS でない場合、通常は割り込み応答時間が長く、高い精度を得ることは困難です。

タイム カウンターのクロック入力

62 ビット タイム カウンターは CPU_1x クロックで駆動されます。これ以外のクロック入力は利用できません。したがって、クロック周波数と精度は CPU クロックの周波数と連動します。

62 ビット タイム カウンターの精度

カウンターの精度は 62 ビットの制約を受けます。下位 32 ビットはナノ秒をカウントしますが、ナノ秒未満の値を直接カウントする機能はありません。2 つの整数値の平均として小数の増分値を設定できますが、精度には限界があり、最大 ±128ns のジッターが発生します。

PL へのカウンター値

62 ビット カウンターの値は、レジスタの読み出すによってのみアクセスできます。このため、カウンターが特定の値に達したらハードウェア イベントを発生するように直接スケジューリングできません。

1pps (pulse per second) 信号の出力

カウンター値にハードウェアがアクセスできないため、同期精度をラボで検証する目的で一般的に使用する 1pps の信号を出力できません。

イベントのスケジューリング

MAC には、カウンターが特定の値に達したら割り込みを発生するなどのイベント スケジューリング機能はありません。

2 つのイーサネット コントローラーの同期

2 つのイーサネット コアは完全に独立しており、両者のカウンター値を同期する手段や、一方のイーサネット コアのカウンターをもう一方のカウンターのスレーブにする手段はハードウェアとして用意されていません。

1 つのパケット キュー (タグ付けなし)

受信したパケットはすべてメモリ内の同じキュー (パケット バッファー) に書き込まれます。同様に、送信したパケットもすべて同じキューから読み出されます。複数のキューはサポートされていません。キューが 1 つしかないため、ソフトウェアによるパケットとタイム スタンプの関連付け (タグ付け) は難しくなります。

FIFO 深さ

タイム スタンプ レジスタは深さが 1 段のため、新しいイベントが発生すると古い値が上書きされます。このため、イベント オーバーランを防ぐにはソフトウェアに高い応答速度が要求されます。

タイム スタンプ ユニットの PL へのインプリメンテーション

MAC に内蔵のタイム スタンプ ユニットを使用するよりも、PL にタイム スタンプ ユニットをインプリメントした方がタイム スタンプ処理のパフォーマンスと精度が向上します。この場合、タイム カウンターとタイム スタンプ レジスタを PL にインプリメントし、PTP フレームの認識はイーサネット コアで実行します。

PL にタイム スタンプ ユニットをインプリメントする際は、コントローラーからの出力を利用できます。利用可能な EMIO 信号は、498 ページの表 16-12 を参照してください。次のものはサポートされていません。

- ユニキャスト PTP パケット
- トランスペアレント クロック (TC)
- 1 つのパケット キュー (タグ付けなし)

PTP パケットのタグ付け/キャプチャ モジュールの設計

前述のように PL にタイム スタンプ ユニットをインプリメントすればほとんどの問題は解決しますが、PTP パケットと対応するタイム スタンプを結びつけるタグ付けはハードウェアでは実現できません。しかし、パケットを識別できる何らかの属性をタイム スタンプと一緒にキャプチャできれば、タイム スタンプと PTP イベントをソフトウェアで正しく関連付けることが容易になります。このようなパケット属性の例としては、パケット ID、シリアル番号、読み出し元/書き込み先のメモリ アドレスなどがあります。また、送信および受信の両方でパケット全体と一緒にタイム スタンプを取り込み、この情報を FIFO やメイン メモリ内の循環バッファーを利用してソフトウェアから利用可能にできます。このような機能は、前述のタイム スタンプ ユニットと一緒に PL にインプリメントできます。

ただしこのようなインプリメンテーションでは、パケット データ ストリーム自体へのアクセスが必要になります。パケット データ ストリームにアクセスするには、コントローラーの出力を MIO ではなく GMII から EMIO へ接続する必要があります。この方法を選択すると、PL に出力される GMII 信号を使用して PTP パケットを検出およびキャプチャできます。PTP フレームの認識は MAC の機能を利用することも、PL にインプリメントすること (ユニキャスト パケットのサポートが必要な場合など) もできます。

16.2.8 MAC 802.3 PAUSE フレームのサポート

注記 : PAUSE フレームの動作の詳細は、IEEE 802.3 規格の Clause 31、Annex 31A および 31B を参照してください。

表 16-4 に 802.3 PAUSE フレームの先頭を示します。

表 16-4 : PAUSE フレームの情報

デスティネーション アドレス	ソース アドレス	タイプ (MAC 制御フレーム)	PAUSE オペコード	PAUSE 時間
0x0180C2000001	6 バイト	0x8808	0x0001	2 バイト

このコントローラーは、PAUSE フレームの受信時に送信を一時停止するハードウェア制御機能、およびハードウェア制御による PAUSE フレームの送信機能の両方をサポートしています。

802.3 PAUSE フレームの受信

PAUSE フレームの受信を有効にするかどうかは、ネットワーク コンフィギュレーション レジスタのビット [13] で設定します。このビットをセットした場合、PAUSE 時間フィールドが 0 以外の PAUSE フレームを受信すると送信が一時停止します。

有効な PAUSE フレームを受信すると、既に PAUSE フレームを受信して送信が一時停止中であっても、新しい PAUSE フレームの PAUSE 時間フィールドの値が PAUSE 時間レジスタに書き込まれます。割り込みマスク レジスタのビット [12] および [13] で割り込みを有効にした場合、PAUSE フレームを受信すると割り込みが発生し、割り込みステータス レジスタのビット [12] または [13] がセットされます。PAUSE 時間フィールドが 0 でない PAUSE フレームを受信すると、割り込みステータス レジスタの割り込みビット [12] がセットされます。PAUSE 時間フィールドが 0 の PAUSE フレームを受信すると、割り込みステータス レジスタのビット [13] がセットされます。

PAUSE 時間レジスタに値が書き込まれると、現在送信中のフレームは最後まで送信されますが、それ以降は PAUSE 時間レジスタの値が 0 になるまで新しいフレームは送信されません。PAUSE 時間レジスタに値が書き込まれて送信が一時停止するのは、コントローラーが全二重モードに設定されている場合のみです。コントローラーが半二重モードに設定されている場合、PAUSE フレーム受信割り込みは発生しますが、送信は一時停止しません。有効な PAUSE フレームとは、デスティネーション アドレスが指定アドレス レジスタ 1 に格納したアドレスと一致しているか、または予約アドレス 0x0180C2000001 に一致しているものをいいます。また、MAC 制御フレーム タイプ ID が 0x8808 で、PAUSE オペコードが 0x0001 でなければなりません。

FCS またはその他のエラーのある PAUSE フレームは無効と見なされ、破棄されます。PFC (Priority Flow Control) のネゴシエーション完了後に受信した 802.3 PAUSE フレームも破棄されます。有効な PAUSE フレームを受信すると、PAUSE フレーム受信統計レジスタがインクリメントします。

送信が一時停止すると、512 ビット時間ごとに PAUSE 時間レジスタがデクリメントします。テスト用として、再送テスト ビット (ネットワーク コンフィギュレーション レジスタのビット [12]) が用意されており、このビットをセットすると送信の一時停止中に PAUSE 時間レジスタの値が tx_clk サイクルごとにデクリメントします。

割り込みマスク レジスタのビット [13] をセットした場合、PAUSE 時間レジスタが 0 までデクリメントすると割り込み (割り込みステータス レジスタのビット [13]) がアサートされます。PAUSE 時間フィールドが 0 の PAUSE フレームを受信した場合も、この割り込みがセットされます。

802.3 PAUSE フレームの送信

ネットワーク制御レジスタの PAUSE フレーム送信ビット、または外部入力ピン tx_pause、tx_pause_zero、tx_pfc_sel を利用すると、PAUSE フレームを自動で送信できます。ネットワーク コンフィギュレーション レジスタで全二重モードが選択されており、ネットワーク制御レジスタで送信ブロックが有効に設定されている場合、ネットワーク制御レジスタのビット [11] またはビット [12] にロジック 1 を書き込むか、tx_pfc_sel が Low の期間に入力信号 tx_pause をトグルすると 802.3 PAUSE フレームが送信されます。

PAUSE フレームは、現在フレームが送信されていなければただちに送信され、フレームが送信されている場合は現在のフレームと次のフレーム間で送信されます。

送信される PAUSE フレームは、次で構成されています。

- デスティネーション アドレス: 01-80-C2-00-00-01
- ソース アドレス: 指定アドレス レジスタ 1 から取得
- タイプ ID: 88-08 (MAC 制御フレーム)
- PAUSE オペコード: 00-01
- PAUSE 時間レジスタ
- 最小フレーム長の要件を満たすためのパディング (00)
- 有効な FCS

生成される PAUSE フレームの PAUSE 時間フィールドの値は、どの方法で PAUSE フレームを送信するかによって異なります。

- ビット [11] に 1 を書き込んだ場合、PAUSE 時間フィールドには送信 PAUSE 時間レジスタの値が書き込まれます。送信 PAUSE 時間レジスタのリセット時の値は 0xFFFF で、デフォルトでは PAUSE 時間が最大値の設定となります。
- ビット [12] に 1 を書き込んだ場合、PAUSE 時間フィールドの値は 0 となります。
- tx_pfc_sel が Low の期間に tx_pause 入力をトグルし、tx_pause_zero 入力が次のトグルまで Low を維持した場合、PAUSE 時間フィールドには送信 PAUSE 時間レジスタの値が書き込まれます。
- tx_pfc_sel が Low の期間に tx_pause 入力をトグルし、tx_pause_zero 入力が次のトグルまで High を維持した場合、PAUSE 時間フィールドの値は 0 となります。

PAUSE フレームの送信が完了すると、PAUSE フレーム送信完了割り込みが生成されます (割り込みステータス レジスタのビット [14] がセット)。統計情報レジスタは、送信済み PAUSE フレーム数レジスタのみがインクリメントします。

PAUSE フレームは、MAC による通常のフレーム送信方法で送信できます。

MAC による PFC PAUSE フレームのサポート

注記 : PFC (Priority Flow Control) PAUSE フレームの動作の詳細は、802.1Qbb 仕様を参照してください。

このコントローラーは、PFC PAUSE フレームの送受信をサポートしています。PFC PAUSE フレームを受信するには、ネットワーク制御レジスタのビット 16 を事前にセットしておく必要があります。表 16-5 に PFC PAUSE フレームの先頭を示します。

表 16-5 : PFC PAUSE フレームの情報

デスティネーション アドレス	ソース アドレス	タイプ (MAC 制御フレーム)	PAUSE オペコード	優先度イネーブル ベクター	PAUSE 時間
0x0180C2000001	6 バイト	0x8808	0x0101	2 バイト	8 * 2 バイト

PFC PAUSE フレームの受信

ネットワーク制御レジスタのビット [16] をセットすると、PFC PAUSE フレームの受信とデコードが有効になります。このビットをセットすると、コントローラーはまず従来の 802.3 PAUSE フレームと PFC PAUSE フレームのどちらかが検出されるまで待ちます。受信したフレームが PFC PAUSE フレームであることが検出されると、その時点からコントローラーは PFC 形式の PAUSE フレームのみを受け付けます (802.1Qbb 規格で定義された PFC ネゴシエーション)。PFC ネゴシエーション完了後に 802.3x フォーマットの PAUSE フレームを受信しても無視されます。PFC ネゴシエーションのステートは、pfc_negotiate に出力されます。

有効な PFC PAUSE フレームを受信すると、コントローラーはこのフレームをデコードし、8 つの優先度のうちどれを一時停止するかを決定します。次に、このフレームから取得した 8 つの PAUSE 時間を最大 8 つの PAUSE 時間レジスタに書き込みます (既に PAUSE フレームによる一時停止が行われているかどうかは問わない)。割り込みマスク レジスタのビット [12] および [13] で割り込みを有効にした場合、PAUSE フレームを受信すると割り込みが発生し、割り込みステータス レジスタのビット [12] または [13] がセットされます。

PAUSE 時間フィールドが 0 でない PAUSE フレームを受信すると、割り込みステータス レジスタの割り込みビット [12] がセットされます。PAUSE 時間フィールドが 0 の PAUSE フレームを受信すると、割り込みステータス レジスタのビット [13] がセットされます。8 つの PAUSE 時間カウンターのステートは、rx_pfc_paused に出力されます。これらの出力は、PAUSE 時間の終了まで High のままです。PAUSE 時間カウンターに新しい値が書き込まれるのは、コントローラーが全二重モードに設定されている場合のみです。コントローラーが半二重モードに設定されている場合は、PAUSE フレーム受信割り込みは発生しますが、PAUSE 時間カウンターに新しい値は書き込まれません。

有効な PAUSE フレームとは、デスティネーション アドレスが指定アドレス レジスタ 1 に格納したアドレスと一致しているか、または予約アドレス 0x0180C2000001 に一致しているものをいいます。また、MAC 制御フレーム タイプ ID が 0x8808 で、PAUSE オペコードが 0x0101 でなければなりません。

FCS またはその他のエラーのある PAUSE フレームは無効と見なされ、破棄されます。有効な PAUSE フレームを受信すると、PAUSE フレーム受信統計レジスタがインクリメントします。

PFC フレームを受信すると、ただちに PAUSE 時間レジスタが 512 ビット時間ごとにデクリメントします。テスト用として、再送テスト ビット (ネットワーク コンフィギュレーション レジスタのビット [12]) が用意されており、このビットをセットすると送信の一時停止中に PAUSE 時間レジスタの値が rx_clk サイクルごとにデクリメントします。

割り込みマスク レジスタのビット [13] をセットした場合、PAUSE 時間レジスタが 0 までデクリメントすると割り込み (割り込みステータス レジスタのビット [13]) がアサートされます。PAUSE 時間フィールドが 0 の PAUSE フレームを受信した場合も、この割り込みがセットされます。

PFC PAUSE フレームの送信

ネットワーク制御レジスタの PFC PAUSE フレーム送信ビット、または外部入力ピン tx_pause、tx_pfc_pause[7:0]、tx_pfc_pause_zero[7:0]、tx_pfc_sel を利用すると PFC PAUSE フレームを自動で送信できます。ネットワーク コンフィギュレーション レジスタで全二重モードが選択されており、ネットワーク制御レジスタで送信ブロックが有効に設定されている場合、ネットワーク制御レジスタのビット [17] にロジック 1 を書き込むか、tx_pfc_sel が High の期間に入力信号 tx_pause をトグルすると PFC PAUSE フレームが送信されます。ネットワーク制御レジスタのビット [17] をセットした場合、PFC PAUSE フレームの各フィールドは送信 PFC PAUSE レジスタの値を使用して構成されます。

PAUSE フレームは、現在フレームが送信されていなければただちに送信され、フレームが送信されている場合は現在のフレームと次のフレーム間で送信されます。

送信される PAUSE フレームは、次で構成されています。

- デスティネーション アドレス: 01-80-C2-00-00-01
- ソース アドレス: 指定アドレス レジスタ 1 から取得
- タイプ ID: 88-08 (MAC 制御フレーム)
- PAUSE オペコード: 01-01
- 優先度イネーブル ベクター : tx_pfc_pause または送信 PFC PAUSE レジスタの値を格納
- 8 つの PAUSE 時間レジスタ
- 最小フレーム長の要件を満たすためのパディング (00)
- 有効な FCS

生成される PFC PAUSE フレームでどの PAUSE 時間レジスタを使用するかは、どの方法で PFC PAUSE フレームを送信するかによって異なります。

- ネットワーク制御レジスタのビット [17] に 1 を書き込んだ場合、PFC PAUSE フレームの優先度イネーブル ベクターは PFC PAUSE フレーム送信レジスタのビット [7:0] に格納された値と同じに設定されます。送信 PFC PAUSE レジスタ [15:8] の該当するビットが 0 に設定されているエントリは、PFC PAUSE フレームの PAUSE 時間フィールドに送信 PAUSE 時間レジスタの値が格納されます。送信 PFC PAUSE レジスタ [15:8] の該当するビットが 1 に設定されているエントリは、PAUSE 時間フィールドの値が 0 になります。
- 送信 PAUSE 時間レジスタのリセット時の値は 0xFFFF で、デフォルトでは PAUSE 時間が最大値の設定となります。
- tx_pfc_sel が High の期間に tx_pause 入力をトグルすると、PFC PAUSE フレームの優先度イネーブル ベクターには tx_pfc_pause [7:0] の値が格納されます。tx_pfc_pause_zero[7:0] の該当するビットが 0 に設定されているエントリは、PFC PAUSE フレームの PAUSE 時間フィールドに送信 PAUSE 時間レジスタの値が格納されます。tx_pfc_pause_zero[7:0] の該当するビットが 1 に設定されているエントリは、PAUSE 時間フィールドの値が 0 になります。

PAUSE フレームの送信が完了すると、PAUSE フレーム送信完了割り込みが生成されます (割り込みステータス レジスタのビット [14] がセット)。統計情報レジスタは、送信済み PAUSE フレーム数レジスタのみがインクリメントします。

PFC PAUSE フレームは、MAC による通常のフレーム送信方法でも送信できます。

16.3 プログラム ガイド

コントローラーの機能の詳細は、「16.2 機能の説明およびプログラミング モデル」で説明されています。コントローラーの全レジスター覧は、表 16-9 および表 16-10 に示しています。各レジスタの詳細は、付録 B 「Register Details」を参照してください。

例: プログラミング手順

1. 16.3.1 コントローラーの初期化
2. 16.3.2 コントローラーの設定
3. 16.3.3 I/O の設定
4. 16.3.4 PHY の設定
5. 16.3.5 バッファー ディスクリプターの設定
6. 16.3.6 割り込みの設定
7. 16.3.7 コントローラーの有効化
8. 16.3.8 フレームの送信
9. 16.3.9 フレームの受信
10. 16.3.10 デバッグ ガイド

16.3.1 コントローラーの初期化

1. **ネットワーク制御レジスタをクリアする。** gem.net_ctrl レジスタに 0x0 を書き込みます。
2. **統計情報レジスタをクリアする。** gem.net_ctrl[clear_stat_regs] に 1 を書き込みます。
3. **ステータス レジスタをクリアする。** ステータス レジスタに 1 を書き込みます。gem.rx_status = 0x0F、gem.tx_status = 0xFF です。
4. **すべての割り込みを無効にする。** gem.intr_dis レジスタに 0x7FF_FEFF を書き込みます。
5. **バッファー キューをクリアする。** gem.rx_qbar および gem.tx_qbar レジスタに 0x0 を書き込みます。

16.3.2 コントローラーの設定

次に、コントローラーを設定する際の一般的なプログラミング手順の例を示します。コントローラーのレジスタの詳細は、付録 B 「Register Details」 を参照してください。

1. **ネットワーク コンフィギュレーション レジスタ (gem.net_cfg) を設定する。** ネットワーク コンフィギュレーション レジスタで動作モードを設定します。

   例:

   a. **全二重モードを有効にする。** gem.net_cfg[full_duplex] レジスタに 1 を書き込みます。

   b. **ギガビット モードを有効にする。** gem.net_cfg[gige_en] レジスタに 1 を書き込みます。

   c. **デフォルトの速度レートを 100Mbps に設定する。** gem.net_cfg[speed] レジスタに 1 を書き込みます。

      注記 : このビットは、PHY のオート ネゴシエーション後にもう一度書き込みが必要となることがあります。

   d. **ブロードキャストまたはマルチキャスト フレームの受信を有効にする。** gem.net_cfg[no_broadcast] レジスタに 0 を書き込むとブロードキャスト フレームが有効になり、gem.net_cfg[multi_hash_en] レジスタに 1 を書き込むとマルチキャスト フレームが有効になります。

   e. **プロミスキャス モードを有効にする。** gem.net_cfg[copy_all] レジスタに 1 を書き込みます。

   f. **受信時の TCP/IP チェックサム オフロード機能を有効にする。** gem.net_cfg[rx_chksum_offld_en] レジスタに 1 を書き込みます (「16.2.6 チェックサム オフロード」 参照)。

   g. PAUSE フレームを有効にする。gem.net_cfg[pause_en] レジスタに 1 を書き込みます。

   h. **MDC クロック分周値を設定する。** gem.net_cfg[mdc_clk_div] レジスタに適切な MDC クロック分周値を書き込みます (「16.3.4 PHY の設定」 参照)。

2. **MAC アドレスを設定する。** gem.spec1_addr1_bot および gem.spec1_addr1_top レジスタに MAC アドレスを書き込みます (MAC アドレスの下位 32 ビットを gem.spec1_addr1_bot に書き込み、上位 16 ビットを gem.spec1_addr1_top に書き込む)。

3. **DMA コンフィギュレーション レジスタ (gem.dma_cfg) を設定する。**

   a. **受信バッファー サイズを 1,600 バイトに設定する。** gem.dma_cfg[ahb_mem_rx_buf_size] レジスタに値 0x19 を書き込みます。

   b. **受信パケット バッファーのメモリ サイズをアドレス指定可能な最大値の 8KB に設定する。** gem.dma_cfg[rx_pktbuf_memsz_sel] レジスタに 0x3 を書き込みます。

   c. **送信パケット バッファーのメモリ サイズをアドレス指定可能な最大値の 4KB に設定する。** gem.dma_cfg[tx_pktbuf_memsz_sel] レジスタに 0x1 を書き込みます。

   d. **送信時の TCP/IP チェックサム生成オフロードを有効にする。** gem.dma_cfg[csum_gen_offload_en] レジスタに 0x1 を書き込みます。

   e. **リトル エンディアン システムに設定する。** gem.dma_cfg[ahb_endian_swp_pkt_en] レジスタに 0x0 を書き込みます。

   f. **AHB 固定バースト長を設定する。** gem.dma_cfg[ahb_fixed_burst_len] レジスタに 0x10 を書き込み、高性能な INCR16 AHB バーストを使用します。

4. **ネットワーク制御レジスタ (gem.net_ctrl) を設定する。**

   a. **MDIO を有効にする。** gem.net_ctrl[mgmt_port_en] レジスタに 1 を書き込みます。

   b. **トランスミッターを有効にする。** gem.net_ctrl[tx_en] レジスタに 1 を書き込みます。

   c. **レシーバーを有効にする。** gem.net_ctrl[rx_en] レジスタに 1 を書き込みます。

16.3.3 I/O の設定

ギガビット イーサネット コントローラーと外部ネットワークの接続の詳細は、「16.1.1 ブロック図」を参照してください。

ギガビット イーサネット コントローラーで MIO を使用する場合

このコントローラーには、MIO 経由で利用できる RGMII インターフェイスがあります。ピン 16 ～ 27 はコントローラー 0 で使用し、ピン 28 ～ 39 はコントローラー 1 で使用します。ピン配置の詳細は、「16.6 信号および I/O 接続」を参照してください。

例: MIO を使用する場合のコントローラーの設定

コントローラーの動作は、HSTL または CMOS IO の規格に設定できます。MIO ピンの構成の詳細は、第 2 章「信号、インターフェイス、ピン」を参照してください。コントローラー 0 の設定手順を次に示します。

1. **slcr.MIO_PIN{16:21} レジスタに送信信号の設定を書き込む。**これにより、4 つの送信データ信号、送信クロック、送信制御信号の MIO I/O バッファー (GPIOB) を設定します。

   例: 値 `0x0000_3902` を書き込むと、HSTL レシーバー無効、HSTL I/O タイプ、内部プルアップ有効、トライステート制御無効となり、送信データ、クロック、制御信号が配線されます。

2. **slcr.MIO_PIN{22:27} レジスタに受信信号の設定を書き込む。**

   例: 値 `0x0000_1903` を書き込むと、HSTL レシーバー有効、HSTL I/O タイプ、内部プルアップ有効、トライステート制御無効となり、受信データ、クロック、制御信号が配線されます。

3. **slcr.MIO_PIN{52:53} レジスタに管理信号の設定を書き込む。**

   例: 値 `0x0000_1280` を書き込むと、HSTL レシーバー有効、HSTL I/O タイプ、内部プルアップ有効となり、MDIO クロック/データが配線されます。

4. **slcr.GPIOB レジスタに値 `0x0000_0001` を書き込み、VREF 内部ジェネレーターを有効にする。**

コントローラー 1 の場合は、SLCR.MIO_PIN{16:27} の代わりに SLCR.MIO_PIN{28:39} レジスタに書き込みます。

注記 : クロックは、オート ネゴシエーション後にもう一度書き込みが必要となることがあります。

ギガビット イーサネット コントローラーで EMIO を使用する場合

EMIO インターフェイスを利用すると、PL で適切なシム (つなぎ) ロジックを使用してほかの物理 MII インターフェイスに対応できます。コントローラーの GMII インターフェイスは EMIO 経由で利用できます。

例: EMIO を使用する場合のコントローラーの設定

1. **SLCR モジュールをロック解除する。**slcr.SLCR_UNLOCK レジスタに値 `0xDF0D` を書き込みます。
2. **FPGA タイル 1 の FPGA に対する PS ユーザー入力のレベル シフターを有効にする。**
   slcr.LVL_SHFTR_EN[USER_INP_ICT_EN_1] ビットに値 `0b11` を書き込みます。
3. **FPGA タイル 0 の FPGA に対する PS ユーザー入力のレベル シフターを有効にする。**
   slcr.LVL_SHFTR_EN[USER_INP_ICT_EN_0] ビットに値 `0b11` を書き込みます。
4. **slcr.FPGA_RST_CTRL レジスタに `0` を書き込む。**
5. **ソフトウェア リセットを実行する。**slcr.FPGA_RST_CTRL[FPGA{0-3}_OUT_RST] に値 `0b1` を書き込みます。
6. **slcr.FPGA_RST_CTRL レジスタに `0` を書き込む。**
7. **SLCR モジュールをロックする。**slcr.SLCR_LOCK レジスタに値 `0x767B` を書き込みます。

クロックの設定

ギガビット イーサネット コントローラーのクロックは、SLCR モジュールの 4 つのレジスタで制御します。

例: MIO のクロック設定

1. **SLCR モジュールをロック解除する。**slcr.SLCR_UNLOCK レジスタに値 0xDF0D を書き込みます。
2. **slcr.GEM0_CLK_CTRL レジスタに値を書き込み、クロックを設定する。**

   例: 値を 0x0050_0801 とすると、コントローラー 0 基準クロックが有効になり、ソース クロックの第 1 分周値が 8、第 2 分周値が 5 になります。これにより、イーサネット ソース クロックが周波数 1,000MHz の IO PLL の場合、デフォルトの速度レートが 100Mbps に設定されます。
3. **コントローラー 0 の受信クロック制御を有効にする。**slcr.GEM0_RCLK_CTRL レジスタに値 0x0000_0001 を書き込みます。
4. **SLCR モジュールをロックする。**slcr.SLCR_LOCK レジスタに値 0x767B を書き込みます。

コントローラー 1 についても、同様の手順で適切なレジスタに値を書き込む必要があります。

16.3.4 PHY の設定

コントローラーに接続された PHY は、PHY メンテナンス レジスタ (gem.phy_maint) を使用して、利用可能な管理インターフェイス (MDIO) 経由で初期化します。このレジスタに書き込みを実行するとシフト動作が開始し、完了すると gem.net_status[phy_mgmt_idle] ビットがセットされます。

ギガビット イーサネット コントローラーの MDIO インターフェイス クロック (MDC) は、CPU_1x クロックを分周して生成します。

注記 : MDC は、PHY レジスタを読み出しまたは書き込むために MDIO が読み出しまたは書き込み中のみ有効です。

IEEE802.3 規格では MDC の上限が最大 2.5MHz と定義されており、この値を超えることはできません。CPU_1x クロックの分周値は、gem.net_cfg[mdc_clk_div] ビットで設定します。

例: CPU クロックが 666.667MHz に設定され、利用可能な CPU_1x クロックが 111.11MHz の場合を例に考えてみます。この場合、gem.net_cfg[mdc_clk_div] でクロック分周値を 48 (0b011) に設定すると、MDC の周波数は最大の 2.314MHz に設定されます。

PHY の設定と初期化方法は、システムごとに異なります。PHY レジスタの詳細など、詳しくはベンダーのデータシートを参照してください。

例: PHY の読み出しと書き込み

1. **MDIO が動作中でないことを確認する。**gem.net_status[phy_mgmt_idle] を読み出し、値が 1 になるまで待ちます。
2. **PHY メンテナンス レジスタ (gem.phy_maint) にデータを書き込む。**これにより、MDIO でシフト動作が開始します。レジスタの詳細は、付録 B 「Register Details」の「B.18 Gigabit Ethernet Controller (GEM)」を参照してください。
3. **MDIO の動作が完了するまで待つ。**gem.net_status[phy_mgmt_idle] を読み出し、値が 1 になるまで待ちます。
4. **PHY から読み出したデータ ビットを読み出す。**PHY レジスタのデータを gem.phy_maint[data] から読み出します。

例: PHY の初期化

1. **PHY アドレスを検出する。**1 ～ 32 のすべての PHY アドレスについて、PHY レジスタ 2 および 3 の PHY ID フィールドを読み出します。PHY アドレスが有効であればレジスタの内容も有効です。
2. **スピードおよび全二重/半二重の適切な設定をアドバタイズする。**これらのビットは、各システムの要件に合わせて設定します。詳細は、PHY ベンダーのデータシートを参照してください。

3. **PHY を適切に設定する。** PHY モードや PHY のタイミングなどのオプションを各システムの要件に合わせて設定します。詳細は、PHY ベンダーのデータシートを参照してください。
4. **自動ネゴシエーションの完了を待つ。** PHY ステータス レジスタを読み出します。詳細は、PHY ベンダーのデータシートを参照してください。
5. **自動ネゴシエーションの結果に基づいて、コントローラーのスピードおよび全二重 / 半二重の設定を更新する。** ネゴシエーションで決定したスピードと全二重/半二重モードを PHY レジスタから読み出して調べます。gem.net_cfg[gige_en] および gem.net_cfg[speed] ビットで速度レート、gem.net_cfg[full_duplex] ビットで全二重/半二重モードを設定します。

注記 : クロックを変更した場合は、SLCR レジスタも更新する必要があります (481 ページの「クロックの設定」参照)。

16.3.5 バッファー ディスクリプターの設定

受信バッファー ディスクリプター リスト

コントローラーが受信したデータは、システム メモリにあらかじめ割り当てられたバッファー ディスクリプターに書き込まれます。これらのバッファー ディスクリプター エントリは、受信バッファー キューにリスト形式で存在します。受信バッファー ディスクリプターのインプリメンテーションと構造の詳細は、「16.2.5 DMA ブロック」および 463 ページの表 16-2 を参照してください。

受信バッファー キュー ポインター レジスタ (gem.rx_qbar) は、このデータ構造を示します (図 16-4 参照)。



図 16-4 : 受信バッファー キューの構造

受信バッファー ディスクリプター リストは、次の手順で作成します。

1. 各 X バイトのバッファー (N 個) をシステム メモリに割り当てます (X は DMA コンフィギュレーション レジスタで設定した DMA バッファー長)。

   例: このコントローラーでは、ジャンボ フレームのサポートなしのイーサネット パケットの最大サイズが 1,536 バイトに達することが想定されています。したがって、1,536 バイトのサイズのバッファー N 個をシステム メモリに割り当てます。バッファーは通常、パフォーマンスの向上を図るためにキャッシュ ラインの境界に揃える必要があります。N の値は、通常 64 または 128 です。

2. 各バッファー ディスクリプターの長さは 8 バイトです。したがって、受信バッファー ディスクリプター リスト用にシステム メモリに 8N バイトの領域を割り当てます。これで、N 個のエントリを持つリストが作成されます。

   注記 : Zynq-7000 SoC のキャッシュ ラインは 1 行が 32 バイトで、4 つのバッファー ディスクリプターを格納できます。つまり、キャッシュ メモリ内のバッファー ディスクリプター エントリを 1 つフラッシュまたは無効化すると、キャッシュ ライン全体がフラッシュまたは無効化され、隣接するバッファー ディスクリプターに影響します。この場合、予期しない動作となることがあります。通常、バッファー ディスクリプター リストはキャッシュされないメモリ領域に割り当てます。

3. このリストのすべてのエントリに対し、オーナーをコントローラーに設定します。各バッファー ディスクリプターのワード 0 のビット 0 を 0 に設定します。
4. バッファー ディスクリプター リストの最後のディスクリプターの折り返しビット (ワード 0 のビット 1) をセットします。
5. 受信バッファー ディスクリプター リストのベース アドレスをコントローラーの gem.rx_qbar レジスタに書き込みます。
6. 割り当てたバッファーのアドレスをバッファー ディスクリプターのワード 0 のビット [31:2] に書き込みます。
7. このバッファー ディスクリプター リストのベース アドレスを gem.rx_qbar レジスタに書き込みます。

送信バッファー ディスクリプター リスト

送信データは、システム メモリ内のバッファーから読み出します。これらのバッファーは、送信バッファー キューにリスト形式で存在しています。送信バッファー ディスクリプターのインプリメンテーションと構造の詳細は、「16.2.5 DMA ブロック」および 463 ページの表 16-2 を参照してください。

送信バッファー キュー ポインター レジスタ (gem.tx_qbar) は、このデータ構造を示します。

N 個のエントリを持つバッファー ディスクリプター リストは、次の手順で作成します。

1. 各バッファー ディスクリプターの長さは 8 バイトです。したがって、送信バッファー ディスクリプター リスト用にシステム メモリに 8N バイトの領域を割り当てると、N 個のエントリを持つリストが作成されます。「受信バッファー ディスクリプター リスト」で説明したように、バッファー ディスクリプター リストはキャッシュされないメモリ領域に割り当てることを推奨します。
2. このリストのすべてのエントリに対し、オーナーをコントローラーに設定します。ワード 1 のビット [31] を 0 に設定します。
3. リスト内の最後のディスクリプターは折り返しビットをセットします。ワード 1 のビット [30] を 1 に設定します。
4. 送信バッファー ディスクリプター リストのベース アドレスをコントローラーの gem.tx_qbar レジスタに書き込みます。

16.3.6 割り込みの設定

コントローラー内部で検出される割り込み条件は 26 種類あり、これらが OR されて 1 つの割り込みとして生成されます。これ以外に、イーサネット コントローラーから駆動される WOL (Wake-on-LAN) 割り込みがあります。これら 2 つの割り込みは、GIC pl390 割り込みコントローラーへ渡されます。

コントローラーが検出する割り込み条件の一覧は、付録 B 「Register Details」の gem.intr_status レジスタの項を参照してください。

割り込みを処理するには、割り込み条件に応じたハンドラーを CPU で実行する必要があります。CPU は通常の処理を中断して割り込み処理モードに移行し、各割り込み条件に対応したハンドラーを実行します。

例: 割り込みの設定

1. **ハンドラーを登録する。**コントローラーが生成する割り込みには、WOL (Wake-on-LAN) とその他割り込みの 2 種類があります。これらの割り込みの種類に応じたハンドラーを CPU で実行します。

   注記 : 通常は、パケットの送信と受信の両方に 1 つのハンドラーを使用します。ハンドラーに制御が移ると、ソフトウェアで gem.intr_status レジスタを読み出して割り込み要因を判定し、該当するハンドラーを実行します。

2. **必要な割り込み条件を有効にする。**ggem.intr_en レジスタの該当するビットをセットします。どの割り込み条件が必要かは、システム アーキテクチャによって決定します。

   注記 : 各割り込み条件の現在のマスク状態は、読み出し専用の gem.intr_mask レジスタを読み出して調べます。

16.3.7 コントローラーの有効化

設定が完了したら、レシーバーとトランスミッターを有効にする必要があります。

1. **トランスミッターを有効にする。**gem.net_ctrl[tx_en] に 1 を書き込みます。
2. **レシーバーを有効にする。**gem.net_ctrl[rx_en] に 1 を書き込みます。

16.3.8 フレームの送信

例: フレームの送信

1. **システム メモリにイーサネット フレームを格納するためのバッファーを割り当てる。**ギガビット イーサネット コントローラーはスキャッター /ギャザー機能をサポートしているため、1 つのイーサネット フレームを複数のバッファーに分けて格納できます。各バッファーは、バッファー ディスクリプターによって処理されます。
2. **割り当てたバッファーにイーサネット フレーム データを書き込む。**これらのイーサネット フレームは、デスティネーション MAC アドレス、ソース MAC アドレス、タイプ/長さフィールドなどのヘッダー フィールドが正しく設定されている必要があります。

   注記 :

   - ほとんどの場合、FCS フィールドは MAC によって付加されますが、カスタム FCS を付加する場合は対応するバッファー ディスクリプターのワード 1 のビット 16 をセットする必要があります。
   - キャッシュ メモリを使用する場合、イーサネット フレーム データを含むバッファーはキャッシュからフラッシュしてください。

3. **イーサネット フレーム バッファーのバッファー ディスクリプターを割り当てる。**バッファー ディスクリプター ワード 0 のビット 0 ～ 31 にバッファーのアドレスを設定し、ワード 1 のビット 0 ～ 13 に送信するバッファーの長さを設定します。

   注記 :

   - 1 つのバッファーに全体が収まるイーサネット フレームの場合、ワード 1 のビット 15 (最終バッファー ビット) もセットする必要があります。
   - 複数のバッファーに分散して格納したイーサネット フレームの場合、バッファー ディスクリプターを順番に割り当て、最後のバッファーを格納したバッファー ディスクリプターはワード 1 のビット 15 をセットしておく必要があります。

   例: 1,000 バイトのイーサネット フレームが 2 つのバッファーに分散して格納されており、最初のバッファーにイーサネット ヘッダー (14 バイト) が、次のバッファーに残りの 986 バイトが格納されている場合、インデックス N のバッファー ディスクリプターを最初のバッファーに割り当て、インデックス N+1 のバッファー ディスクリプターを次のバッファーに割り当てるようにします。また、インデックス N+1 のバッファー ディスクリプターはワード 1 のビット 15 もセットし、イーサネット フレームの分散リストの最後のバッファーであることを示す必要があります。

4. **割り当てたバッファー ディスクリプターのワード 1 の使用済みビット (ビット 31) をクリアする。**
5. **送信を有効にする。**gem.net_ctrl[start_tx] に 1 を書き込みます。

6. **送信が完了するまで待つ。**送信が完了すると、コントローラーによって割り込みが生成されます。gem.intr_status[tx_complete] ビットを読み出し、割り込みハンドラーで 1 を書き込んでクリアします。gem.tx_status レジスタも読み出し、gem.tx_status[tx_complete] ビットに 1 を書き込んでクリアします。バッファー ディスクリプターのビットを、使用済みビットと折り返しビット以外すべてクリアします。

16.3.9 フレームの受信

受信回路を有効にしてフレームを受信すると、コントローラーはアドレスを確認し、次の条件を満たしていればフレームをシステム メモリに書き込みます。

- デスティネーション アドレスが 4 つの指定アドレス レジスタのいずれかと一致しています。コントローラーの MAC アドレスを gem.spec_addr{1:4}_bot および gem.spec_addr{1:4}_top レジスタに設定した場合がこれに該当します。
- 受信したフレームのタイプ/長さフィールドが 4 つのタイプ ID レジスタのいずれかと一致しています。利用可能なタイプ ID レジスタは、gem.type_id_match{1:4} の 4 つです。イーサネットのタイプ/長さフィールドでフィルタリングを行う必要がある場合にタイプ ID レジスタを設定します。
- gem.net_cfg[uni_hash_en] または gem.net_cfg[multi_hash_en] レジスタ ビットでユニキャストまたはマルチキャスト ハッシュを有効に設定している場合、ハッシュが一致する受信フレームのみメモリにコピーされます。
- ブロードキャストが許可されており、デスティネーション アドレスがブロードキャスト アドレス (0xFFFFFFFFFFFF) である。このオプションは、gem.net_cfg[no_broadcast] レジスタ ビットで設定します。
- gem.net_cfg[copy_all] レジスタ ビットをセットしてコントローラーがプロミスキャス モードに設定されています。

gem.rx_qbar レジスタは受信バッファー ディスクリプター リストの次のエントリを示します。コントローラーは、システム メモリのこのアドレスにフレームを書き込みます。フレームが完全に受信され、システム メモリに書き込まれると、コントローラーは受信バッファー ディスクリプターのエントリにアドレスが一致した理由を書き込み、この領域のオーナーをソフトウェアに設定して受信完了割り込みをセット (gem.intr_status[rx_complete] = 1) します。次に、ソフトウェアによってデータをアプリケーション領域にコピーし、バッファーを解放します。

短時間に大量のフレームを受信してコントローラーによるデータ書き込みが間に合わない場合は、受信オーバーラン割り込みがセットされます (gem.intr_status[rx_overrun] = 1)。利用可能な受信バッファーがない場合 (すなわち、次のバッファーのオーナーがまだソフトウェアである場合)、受信バッファー利用不可割り込みがセットされます。フレームを正しく受信できなかった場合は、統計レジスタがインクリメントしてフレームは破棄されますが、ソフトウェアに通知されることはありません。

例: 受信フレームの処理

1. **コントローラーがフレームを受信するまで待つ。**フレームを受信すると、受信完了割り込み (gem.intr_status[rx_complete]) が生成されます。
2. **割り込みハンドラーを実行する。**割り込みハンドラーで gem.intr_status[rx_complete] レジスタ ビットを読み出し、このビットに 1 を書き込んでクリアします。gem.rx_status レジスタも読み出し、gem.rx_status[frame_recd] ビットに 1 を書き込んでクリアします。
3. **バッファー内のデータを処理する。**バッファー ディスクリプター リストの中で、オーナーシップ ビット (ワード 0 のビット 0) がセットされているバッファー ディスクリプターを探します。DMA 受信バッファーのサイズを 1,600 バイト (gem.dma_cfg[ahb_mem_rx_buf_size] = 0x19) に設定している場合、受信側のパケットは複数のバッファーに分散されることはなく、常に 1 つのバッファーに格納されます。オーナーシップ ビットがセットされているバッファー ディスクリプターについては、対応するバッファー ディスクリプターに割り当てられているバッファーを処理し、オーナーシップ ビットを 0 に設定します。次に、バッファー ディスクリプターのワード 1 に含まれるその他のビット フィールドを読み出し、必要な動作を実行してからクリアします。

16.3.10 デバッグ ガイド

イーサネット フレームを送受信中にギガビット イーサネット コントローラーで発生するエラーにはいくつかの種類があります。送信エラーと受信エラーの詳細は、付録 B 「Register Details」の gem.tx_status および gem.rx_status レジスタの説明をそれぞれ参照してください。

表 16-6 および表 16-7 に、一般的なエラーと対策をまとめます。

表 16-6 : 受信ステータス エラー

エラー条件	必要な対策
Hresp が OK でない	このエラーが発生すると、コントローラーの回復は容易ではありません。ステータス レジスタの該当するビット (gem.rx_status[hresp_not_ok] および gem.intr_status[hresp_not_ok]) をクリアした後、コントローラーおよび送受信両方のバッファー ディスクリプターを再初期化してください。
受信オーバーラン	パケット バッファーがフルのためパケットを取りこぼしたことを意味します。短時間に大量のパケットを受信してコントローラーの処理が間に合わない場合によく発生します。ほとんどの場合、エラーからの回復に特別な対処は必要ありません。パケット バッファーのサイズを 8KB に設定し (「16.3.2 コントローラーの設定」参照)、gem.rx_status [rx_overrun] および gem.intr_status[rx_overrun] ビットをクリアしてください。
バッファー利用不可	オーナーシップ ビットが 0 のバッファー ディスクリプターをコントローラーが取得できなかったことを意味します。パケットを大量に受信してソフトウェアの処理が間に合わない場合にもこのエラーが発生します。割り込みハンドラーで gem.rx_status[buffer_not_avail] および gem.intr_status[rx_used_read] ビットをクリアしてください。また、受信バッファー ディスクリプターを増やしてバッファーの割り当てを多くしてみてください。受信フレームをより高速に処理できるようにソフトウェア処理を最適化することも効果があります。

表 16-7 : 送信ステータス エラー

エラー条件	必要な対策
Hresp が OK でない	このエラーが発生すると、コントローラーの回復は容易ではありません。ステータス レジスタの該当するビット (gem.tx_status[hresp_not_ok] および gem.intr_status[hresp_not_ok]) をクリアした後、コントローラーおよび送受信両方のバッファー ディスクリプターを再初期化してください。
送信アンダーラン	送信側で送信バッファーおよびバッファー ディスクリプターの処理に重大なエラーが発生したことを意味します。エラーから効果的に回復するには、ソフトウェアで gem.net_ctrl[tx_en] ビットに 0 を書き込んでトランスミッターを無効にし、送信バッファーディスクリプターを再初期化してから gem.net_ctrl[tx_en] ビットに 1 を書き込んでトランスミッターを有効にする必要があります。gem.tx_status[tx_under_run] ビットは、割り込みハンドラーでクリアします。
利用可能な送信バッファーがなくなった	送信側で重大なエラーが発生したことを意味します。エラーから効果的に回復するには、ソフトウェアで gem.net_ctrl[tx_en] ビットに 0 を書き込んでトランスミッターを無効にしてから送信バッファー ディスクリプターとトランスミッターを再初期化する必要があります。gem.tx_status[tx_corr_ahb_err] および gem.intr_status[tx_corrupt_ahb_err] ビットは、割り込みハンドラーでクリアします。

表 16-7 : 送信ステータス エラー (続き)

エラー条件	必要な対策
再送回数の上限オーバー	半二重モードで連続して競合が発生し、再送回数の上限に達してもイーサネット フレームを送信できなかったことを意味します。この場合、イーサネット フレームはトランスミッターによって破棄されます。gem.tx_status[retry_limit_exceeded] および gem.intr_status [retry_ex_late_collisn] ビットは、割り込みハンドラーでクリアします。このエラーには特に大がかりな対策は必要ありませんが、全二重/半二重の設定ミスがないか確認してください。
競合	半二重モードで競合が発生したことを意味します。半二重モードではある程度の競合は予想されるため、無視してもかまいません。競合が発生してもフレームは破棄されず、少し待ってから再送されます。gem.tx_status[collision] ビットは、割り込みハンドラーでクリアします。

16.4 IEEE 1588 タイム スタンプ

16.4.1 概要

プロトコルの詳細は IEEE 1588 仕様を参照してください。タイム スタンプ ユニットのインプリメンテーションの詳細は、「16.2.7 IEEE 1588 タイム スタンプ ユニット」を参照してください。ここでは、まず基本的な用語を簡単に確認してからプログラミング モデルについて説明します。

PTP システムで扱う要素には、次の 4 種類があります。

- **グランドマスター クロック (GMC)。**通常、ネットワーク上で最上位の時刻源となる IEEE 1588 マスター クロックです。
- **バウンダリ クロック (BC)。**複数のポートを持つスイッチで、そのうち 1 つのポートがマスター クロックに対する PTP スレーブとして動作し、その他のポートはダウンストリームのスレーブ クロックに対するマスターとして動作します。
- **トランスペアレント クロック (TC)。**スイッチ自身の内部で発生する送受信遅延を補正できるように、PTP パケット内の正確なタイム スタンプを修正できる機能を持つ PTP 対応のスイッチです。
- **オーディナリ クロック (OC)。**通常の PTP クライアントです。

各種 PTP クロックの詳細は、IEEE 1588-2008 仕様を参照してください。

PTP システムの同期と管理は、ネットワーク上でメッセージを交換して実行します。PTP が使用するメッセージには、次の種類があります。

- Sync、Delay_Req、Follow_up、Delay_Resp: OC および BC で使用するメッセージです。これらは、クロック同期に必要なタイミング情報をやりとりする目的で使用します。
- Pdelay_Req、Pdelay_Resp、Pdelay_Resp_Follow_Up: 通信媒体における伝送路遅延を計測し、システムで補正する目的で使用します。これらは PTPv2 専用のメッセージで、主に TC が使用します。
- Announce: クロック階層を形成し、GMC を選択する目的で BMCA (Best Master Clock Algorithm) が使用するメッセージです。
- Management: ネットワークモニターおよび管理のために使用するメッセージです。
- Signaling: 複数のクロック間でそれほど高い時間精度が要求されない通信を行うために使用するフレームです。

メッセージの種類とフォーマットの詳細は、IEEE1588-2008 Clause 13 を参照してください。

PTP メッセージのフォーマット

すべての PTP メッセージには、ヘッダー、ボディ、接尾辞があります。PTP メッセージのヘッダーの長さは 34 バイトです。メッセージのフォーマットの詳細は、IEEE1588-2008 Clause 13 を参照してください。ここでは、メッセージ ヘッダーに含まれる重要なフィールドについてのみ、簡単に説明します。

- 各クロック ポートは、Source Port Identity (sourcePortIdentity) と呼ばれる 10 バイトのアドレスで識別されます。sourcePortIdentity はすべての PTP メッセージで共通です。
- 各 PTP メッセージは、PTP メッセージ ヘッダーに含まれる 4 ビットの message Type で識別されます。表 16-8 に message Type の一覧を示します。

表 16-8 : message Type

PTP フレーム	メッセージ タイプ
同期	0x0
Delay_Req	0x1
PDelay_Req	0x2
PDelay_Resp	0x3
Follow_up	0x8
Delay_Resp	0x9
PDelay_Resp_Follow_Up	0xA
Announce	0xB
Management	0xC
Signaling	0xD

- versionPTP フィールドは、使用する PTP のバージョン (PTPv1 または PTPv2) を示します。
- messageLength フィールドは、PTP メッセージ全体の長さを示します。PTP メッセージごとに値が異なります。
- flag フィールドはさまざまな目的に使用され、フレームの種類ごとに異なる値を格納できます。たとえば、1 ステップ タイム スタンプと 2 ステップ タイム スタンプを区別するために Sync および PDelay_Req フレームではこのフィールドを twoStepFlag として使用します。送信側のマスター クロックが 1 ステップ タイム スタンプを実行できる場合、twoStepFlag には 0 を格納します。

  注記 : Zynq-7000 SoC は 2 ステップ タイム スタンプをサポートしているため、twoStepFlag は常に 1 です。
- correctionField は主に TC で使用します。TC は、PTP フレームが TC を伝搬するのにかかった正確な時間を correctionField の値に反映してスレーブを特定します。PTP メッセージの経路に TC が存在しない場合、correctionField の値は 0 のままとなります。
- sequenceId フィールドは PTP メッセージで多用します。PTP フレームの message Types によっては、メッセージ送信時に sequenceId フィールドを使用して対応するメッセージにシーケンス ID を割り当てます。
- controlField は、PTPv1 ベースのハードウェア デザインとの下位互換性を維持するためのものです。このフィールドに格納する値は、PTP フレームの種類によって異なります。
- logMessageInterval フィールドは、連続する PTP メッセージの平均インターバル時間を表します。

ここからは、2 つの Zynq-7000 SoC システム間で PTP クロックを同期できる、OS に依存しないシンプルなスタンドアロンの代表的なインプリメンテーションを例にとり、その開発手順について説明します。この説明はあくまでも参考であり、このインプリメンテーションで必ずしも最大限の精度が得られるとは限りません。詳細は、IEEE1588 仕様を参照してください。

IEEE 1588 のインプリメンテーションには、次の処理が必要です。

1. コントローラーの初期化
2. BMCA (Best Master Clock Algorithm)

3. マスター ポート側での PTP パケットの処理
4. スレーブ ポート側での PTP パケットの処理

注記 :

1. Management および Signaling フレームは PTP の基本機能のインプリメンテーションには関係しないため、これらの処理に関する説明は割愛します。
2. クロック属性を動的に変更するメカニズムはインプリメンテーションに依存するため、ここからの説明では取り上げません。
3. ここで処理する PTP パケットは、シンプルなイーサネット マルチキャスト パケットです。UDP ベースのマルチキャスト パケットについては説明を割愛します。ここからの説明は、OS に依存しないスタンドアロンのインプリメンテーション (TCP/IP スタックのインプリメンテーションなし) に限定します。

16.4.2 コントローラーの初期化

割り込み、タイマー、PTP を含めコントローラーを初期化します。

1. **割り込みとタイマーを含め、コントローラーを初期化する。**「16.3 プログラム ガイド」を参照してください。
2. **PTP 割り込みを有効にする。**「16.3.6 割り込みの設定」を参照してください。
3. **タイマーと割り込み、および適切な割り込みハンドラーを設定し、パケットを周期的に送信できるようにする。**この目的には TTC タイマーまたは CPU プライベート タイマーを使用できます。一般的なケースでは、割り込みを 500ms ごとに発生できます。
4. **アプリケーションからのデバッグ メッセージを監視できるように UART をセットアップする。**UART のプログラム方法は、第 19 章「UART コントローラー」を参照してください。

ここからの手順は、PTP 機能を利用する場合のみ実行します。

1. **秒タイマーとナノ秒タイマーを初期化する。**gem.timer_s レジスタと gem.timer_ns レジスタにそれぞれ適切な値を書き込みます。
2. **gem.timer_incr レジスタにタイマーの増分値を書き込む。**

   例: CPU クロック周波数が 666.67MHz で、PTP を 111.11MHz の CPU_1x クロックで駆動する場合、PTP の 1 クロック サイクルは 9ns となります。この場合、gem.timer_incr[ns_delta] レジスタ ビットの値を 9 に設定します。

   別の例として、CPU_1x クロックが 120MHz とすると PTP の 1 クロック サイクルは 8.33ns となります。この場合、2 クロック サイクルでそれぞれ 8ns インクリメントし、1 クロック サイクルで 9ns インクリメントするように設定すると、3 クロック サイクルの平均で 8.33ns だけインクリメントします。このように設定するには、gem.timer_incr[ns_delta] = 8、gem.timer_incr[alt_ct_ns_delta] = 9、gem.timer_incr[incr_b4_alt] = 2 とします。
3. **各種 PTP パケットに使用するデータ構造体の共通フィールドを初期化する。**すべての PTP パケットには共通のメッセージ ヘッダーがあります。

タイマー割り込みハンドラー

あらかじめ定義したインターバルで割り込みが発生するようにタイマーを初期化します。ここでは、マスター クロック ポートとスレーブ クロック ポート側での割り込みハンドラーの動作例を簡単に説明します。

例: マスター クロック ポート

1. Sync および Announce フレームをあらかじめ定義したインターバルで送信開始します。
2. PDelay_Req フレームを一定のインターバルで送信開始します。

例: スレーブ クロック ポート

1. PDelay_Req フレームを一定のインターバルで送信開始します。
2. あらかじめ定義されたインターバルの間、Sync フレームを待ちます。Sync タイムアウトが発生したら、自分自身が PTP マスターになります。
3. あらかじめ定義されたインターバルの間、Announce フレームを待ちます。Announce タイムアウトが発生したら、自分自身が PTP マスターになります。

あらかじめ定義した期間内に PDelay_Req フレームを受信しなかった場合、または PDelay_Req パケットに対して Pdelay_resp または PDelay_resp_Follow_Up を受信しなかった場合は、深刻なエラーが発生しています。この場合、エラー ハンドラーで PTP ステート マシン全体を停止できます (PTP マスター /スレーブとも)。スレーブ ポートの場合、クロック同期は行われません。

PTP では、インターバルの範囲が 2^{-128} ～ 2^{127} 秒と規定されています。実際のインターバルはシステム仕様によって決定します。Sync、Announce、PDelay_Req フレームは共通のタイマーを使用するため、タイマーのカウントアップ時間はこれらすべてのフレームの最小インターバルによって決まります。

通常、Sync フレームは 125 ミリ秒ごと、Announce フレームと PDelay_Req フレームは 1 秒ごとに送信できます。同様に、典型的な Announce フレームのタイムアウト時間は 2 ～ 3 秒で、PDelay_Req、PDelay_Resp、PDelay_Resp_Follow_up のタイムアウト時間は 3 ～ 5 秒です。

16.4.3 BMCA (Best Master Clock Algorithm)

BMCA は、ネットワーク全体で利用可能なクロックの中から、さまざまなクロック属性に基づいて最良のクロック候補 (これがグランドマスター クロックになる) を分散環境で選択します。

- Priority1
- クロック クラス
- クロック精度
- クロック分散 (オフセット スケールの対数分散)
- Priority2
- クロック ID (上記の属性で候補が決まらない場合)

クロック属性および BMCA の詳細は、IEEE 1588 仕様を参照してください。

一般的なインプリメンテーションでは、上記のクロック属性をフィールドに持つ構造体で各クロック ポートを識別します。これらの属性以外に、BMCA クロック ポートは steps removed フィールドでも識別できます。このフィールドの詳細は、IEEE1588 仕様を参照してください。スレーブが複数のマスター ホストから Announce フレームを受信した場合、steps removed フィールドを利用してマスター クロックを決定します。

実際のインプリメンテーションでも、現在のグランドマスター クロックの属性を識別できるように、同じ構造体を維持するようにしてください。スレーブが Announce フレームを受信すると、BMCA の動作が開始します。

例: BMCA

1. 受信した Announce フレームのフィールドと、現在のグランドマスターのフィールドを Priority1 から比較し、内容が同じなら次のフレームを順次比較します。
2. 最も優先度の高いものが新しいグランドマスターになります。

16.4.4 マスター側での PTP パケットの処理

パケットのフォーマットおよびプロトコルの詳細は、IEEE 1588 仕様を参照してください。

1. **Sync フレームを一定のインターバルで作成、送信する。**Zynq-7000 SoC は 2 ステップ クロックを使用するため、originTimestamp フィールドを 0 に設定します。sequenceId には、同じマスター ポートから最後に送信した Sync フレームの sequenceId より 1 つ大きい値を設定します。ヘッダー フィールドの設定例は、「16.4.1 概要」を参照してください。
2. **送信された Sync フレームの正確なタイム スタンプを読み出して保存する。**Sync フレームを正常に送信すると、コントローラーは割り込みを生成します。割り込みハンドラーで、gem.ptp_tx_s レジスタと gem.ptp_tx_ns レジスタを読み出し、送信された Sync フレームの正確なタイム スタンプを保存します。
3. **Sync フレームを正常に送信した直後に Follow_Up フレームを作成し、送信する。**sequenceId には、送信したばかりの Sync フレームと同じ値を格納します。10 バイトの preciseOriginTimestamp フィールドは、Sync フレームの保存済みの秒およびナノ秒タイム スタンプを使用して作成します。Follow_Up フレームを送信しても、イベント メッセージではないためハードウェアによるタイム スタンプは記録されません。

   注記 : Zynq-7000 SoC のギガビット イーサネット コントローラーでは、MII インターフェイスがクロック タイム スタンプ ポイントとなります。Sync フレームはこのタイム スタンプ ポイントを通過後、外部 PHY を経由するため、ハードウェアで記録したタイム スタンプには外部 PHY によって発生する遅延が反映されていません。そのシステムの外部 PHY のレイテンシの代表値をユーザーが求め、その値を preciseOriginTimestamp フィールドに加算する必要があります。
4. **Announce フレームを一定のインターバルで作成、送信する。**Announce フレームには、PTP マスター クロックのクロック属性を設定します。Announce フレームを送信しても、イベント メッセージではないためハードウェアによるタイム スタンプは記録されません。
5. **PDelay_Req フレームを一定のインターバルで送信する。**マスター (PDelay 計測ステート マシンのピアとして動作) は、PDelay_Req フレームを一定のインターバルで送信する必要があります。sequenceId フィールドには、最後に送信した PDelay_Req フレームよりも 1 つ大きい値を設定します。通常、originTimestamp フィールドには予約フィールドと同じ 0 を格納します。
6. **送信された PDelay_Req フレームの正確なタイム スタンプを読み出して保存する。**PDelay_Req フレームを正常に送信すると、コントローラーは割り込みを生成します。割り込みハンドラーで、gem.ptp_peer_tx_s レジスタと gem.ptp_peer_tx_ns レジスタを読み出し、送信された PDelay_Req フレームのタイム スタンプを保存します。このタイム スタンプを t1 とします。

   注記 : クロック タイム スタンプ ポイントは MII インターフェイスですが、PDelay_Req フレームは MII インターフェイスを通過後、外部 PHY を経由するため、正確なタイム スタンプを得るには外部 PHY によって発生した遅延を追加する必要があります。
7. **受信した PDelay_Resp フレームのタイム スタンプを保存する。**マスターは、ピア クロックから PDelay_Resp フレームを受信します。コントローラーは、PDelay_Resp 受信割り込みを生成します。マスターは、gem.ptp_peer_rx_s レジスタと gem.ptp_peer_rx_ns レジスタを読み出し、これらの値を PDelay_Resp フレーム受信時のタイム スタンプとして保存します。このタイム スタンプを t4 とします。

   注記 : PTP メッセージは、MII インターフェイスでハードウェアによってタイム スタンプが記録される前に外部 PHY を経由するため、受信したパケットの正確なタイム スタンプを計算するには、ハードウェアから報告されたタイム スタンプから外部 PHY によって発生した遅延を差し引く必要があります。
8. **スレーブ (ピア) 側で受信した PDelay_Req フレームのタイム スタンプを読み出す。**マスターは、受信した PDelay_Resp の sequenceId がマスターから送信した PDelay_Req フレームと同じかどうか検査します。同様に、マスターは PTP メッセージ ボディの requestingPortIdentity フィールドの値がマスターの sourcePortIdentity と同じかどうか検査します。マスターは PTP メッセージ ボディの requestReceiptTimestamp フィールドを読み出して保存します。これは、スレーブ (ピア) が PDelay_Req パケットを受信した時点のタイム スタンプです。このタイム スタンプを t2 とします。
9. **受信した PDelay_Resp_Follow_Up フレームを処理する。**マスターは、スレーブ (ピア) クロック ポートから PDelay_Resp_Follow_Up フレームを受信します。これは PTP 一般メッセージであるため、PTP イベント割り込みは発生しません。マスターは、前述の方法で sequenceId および requestingPortIdentity フィールドを検査します。マスターは、PTP メッセージ ボディの responseOriginTimestamp フィールドを読み出し、最後に受信した PDelay_Resp メッセージがスレーブ (ピア) から送信された時点の正確なタイム スタンプを取得します。このタイム スタンプを t3 とします。

10. **ピアの遅延を計算する。**マスターは、(t4-t1) - (t3-t2) を計算してピアの遅延を求めます。マスター自身は、この計算で求めたピアの遅延を使用しません。ただし、PTP ネットワークのすべてのノードはネットワーク上のほかの PTP ピアとのピア遅延を保持しておく必要があります。



図 16-5 : リンク遅延の計測

16.4.5 スレーブ側での PTP パケットの処理

パケットのフォーマットおよびプロトコルの詳細は、IEEE 1588 仕様を参照してください。

1. **「16.4.4 マスター側での PTP パケットの処理」の手順 5 ～ 9 と同じ方法でピアの遅延を計算する。**

   注記 : スレーブからタイム スタンプを送信する際は、スレーブ クロック ポートの外部 PHY によって発生する遅延を考慮する必要があります。

2. **受信した Sync フレームのタイム スタンプを読み出して保存する。**コントローラーは、PTP Sync フレームを受信すると割り込みを生成します。スレーブは、gem.ptp_rx_s レジスタと gem.ptp_rx_ns レジスタを読み出して保存します。このタイム スタンプを t5 とします。

3. **受信した Follow_Up フレームを処理する。**Follow_Up フレームを受信してもコントローラーは PTP イベント割り込みを生成しません。スレーブは、sequenceId フィールドが直前に受信した Sync フレームと同じであるかどうか検査します。次に、スレーブは Follow_up フレームから preciseOriginTimestamp フィールドを取り出して保存します。これは、Sync フレームがマスターから出発した時点のタイム スタンプです。次に、スレーブはマスターからスレーブまでの PTP フレームの経路遅延を補正するため、この時刻に手順 (1) で求めたピア遅延を加算します。このタイム スタンプを t6 とします。

4. **最終的なクロック オフセットを計算する。**t6 と t5 の差分が最終的なクロック オフセット (通常はナノ秒オーダー) となります。

5. **PTP クロックを調整する。**スレーブは、gem.timer_adjust レジスタに書き込んで PTP クロックを調整します。t6 が t5 より大きい場合、gem.timer_adjust[add_subn] に 0 を書き込み、それ以外の場合は 1 を書き込みます。実際のナノ秒単位の差分は、gem.timer_adjust[ns_delta] レジスタ ビットに書き込まれます。

6. **Sync または Announce タイムアウトが発生したら、自分自身がマスターになる。**

16.5 レジスタの概要

16.5.1 制御レジスタ

制御レジスタは、MDIO (Management Data Input/Output) インターフェイスの駆動、DMA アクティビティのセットアップ、フレーム送信の開始、全二重/半二重や 10/100/1000Mbps などの動作モードの選択に使用します (表 16-9 参照)。

表 16-9 : イーサネット制御レジスタの概要

機能	レジスタ名	説明
MAC コンフィギュレーション	net_{cfg,ctrl,status} tx_pauseq rx_pauseq tx_pfc_pause ipg_stretch stacked_vlan	ネットワークの制御、コンフィギュレーション、ステータス。 Rx、TX PAUSE クロック。 IPG ストレッチ。
DMA ユニット	tx_status rx_status tx_qbar rx_qbar dma_cfg	制御。 受信、送信ステータス。 受信、送信キュー ベース アドレス制御。
割り込み	intr_{status,en,dis, mask}	割り込みステータス、イネーブル/ディスエーブル、マスク
	intr_dis_pq{1:7} intr_en_pq{1:7} intr_mask_pq{1:7}	
	wake_on_lan	
	isr_pq{1:7}	
PHY メンテナンス	phy_maint	PHY メンテナンス
MAC アドレス フィルタリングおよび ID 一致	hash_{top,bot} spec_addr{1:4}_{bot,top} spec_addr1_mask_{bot,top} type_id_match{1:4}	ハッシュ アドレス、指定アドレス {4:1} High/Low。 タイプ ID マッチ。
IEEE 1588 – PTP (Precision Time Protocol)	timer_{s,ns} timer_{adjust,incr} timer_strobe_{s,ns}	IEEE 1588 秒/ナノ秒カウンター、調整、インクリメント。
	ptp_tx_{s,ns} ptp_peer_tx_{s,ns}	IEEE 1588 TX 秒/ナノ秒カウンター (通常/ピア)。
	ptp_rx_{s,ns} ptp_peer_rx_{s,ns}	IEEE 1588 Rx 秒/ナノ秒カウンター (通常/ピア)。

表 16-9 : イーサネット制御レジスタの概要 (続き)

機能	レジスタ名	説明
クロック、リセット	slcr.GEM{1,0}_CLK_CTRL slcr.GEM{1,0}_RCLK_CTRL slcr.GEM{1,0}_CPU_1XCLKACT slcr.GEM_RST_CTRL	詳細は、第 25 章「クロック」および第 26 章「リセット システム」を参照してください。
I/O 信号配線	slcr.MIO_PIN_{xxx}	MIO ピンのプログラミング情報は、45 ページの「IOP インターフェイスの接続」を参照してください。

16.5.2 ステータス/統計情報レジスタ

統計情報レジスタには、送受信に関連する各種イベントの計測値が格納されます。これらのレジスタと受信バッファー リストに格納されたステータス ワードを利用することで、ソフトウェアは IEEE 802.3 に準拠したネットワーク管理統計情報を生成できます (表 16-10 参照)。

表 16-10 : イーサネット ステータス/統計情報レジスタの概要

機能	ハードウェア レジスタ名	説明
送信フレームの統計情報	frames_tx broadcast_frames_tx multi_frames_tx	エラーなしで送信されたフレームの数、PAUSE フレームの数、バイト数。
	frames_64b_tx frames_65to127b_tx frames_128to255b_tx frames_256to511b_tx frames_512to1023b_tx frames_1024to1518b_tx	エラーなしで送信されたフレームの数: フレーム サイズごとの合計。
	octets_tx_{top,bot}	送信されたオクテットの数。
	deferred_tx_frames	
	pause_frames_tx tx_under_runs	受信したフレームの数 (High/Low)、アンダーラン エラーの回数。
半二重モード時の送信フレームの統計情報	{multi,single}_collisn_frames excessive_collisns late_collisns carrier_sense_errs	複数回/1 回の競合で送信成功したフレーム数、競合により再送上限を超えたフレーム数、競合の発生回数、キャリア センスによって送信延期されたフレーム数、キャリア センス エラーの回数。

表 16-10 : イーサネット ステータス/統計情報レジスタの概要 (続き)

機能	ハードウェア レジスタ名	説明
受信フレームの統計情報	frames_rx bdcast_fames_rx multi_frames_rx	エラーなしで受信したフレームの数: 通常のフレーム、ブロードキャスト、マルチキャスト、PAUSE。
	frames_64b_rx frames_65to127b_rx frames_128to255b_rx frames_256to511b_rx frames_512to1023b_rx frames_1024to1518b_rx	エラーなしで受信したフレームの数: フレーム サイズごとの合計。
	{undersz,oversz,jab}_rx	受信したアンダーサイズ、オーバーサイズ、Jabber フレームの数。
	fcs_errors length_field_errors	FCS エラー、長さフィールド エラー、シンボル エラー、アライメント エラーの回数。
	octets_rx_{top,bot}	
	rx_symbol_errors align_errors rx_resource_errors rx_overrun_errors	受信リソース エラー、受信オーバーラン エラーの回数、クリアする最後の統計クリア オフセット。
受信フレームのチェックサム エラー統計情報	ip_hdr_csum_errors tcp_csum_errors udp_csum_errors	チェックサム エラー カウンター : IP ヘッダー、TCP、UDP

16.6 信号および I/O 接続

16.6.1 MIO–EMIO インターフェイスの配線

I/O インターフェイスでは、RGMII が MIO、GMII/MII が EMIO に接続されています。MAC からの GMII/MII インターフェイスを PL でその他のイーサネット インターフェイスに変換し、PL ピン経由で外部デバイスに接続できます。図 16-6 にイーサネット通信信号の配線を示します。イーサネット通信ポートはそれぞれ個別に MIO ピン (RGMII として) または一連の EMIO インターフェイス信号 (GMII として) に配線されています。EMIO インターフェイスを使用する場合は、Tx および Rx クロックの両方が PS への入力となります。



図 16-6 : インターフェイス選択マルチプレクサー

16.6.2 PTP (Precision Time Protocol)

イーサネット コントローラーに接続された PTP 信号を利用して、IEEE 1588 PTP (Precision Time Protocol) 信号方式を扱うことができます。

16.6.3 プログラマブル ロジック (PL) へのインプリメンテーション

EMIO インターフェイスの GMII 信号を PL に接続すると、さらに多くの外部インターフェイス規格をサポートできます。ユーザー ロジックを設計、接続して PL ピンにその他の規格のインターフェイスを生成できます。

たとえば GMII を PL 内の TBI 互換ロジック コアに接続し、このコアで PL ピンと外部 PHY を 10 ビット インターフェイスで接続するのに必要な PCS 機能を実行すれば、TBI をサポートできます。また、GMII を SGMII または 1000 Base-X 互換ロジック コアに接続し、このコアで外部 PHY をシリアル インターフェイスで接続するのに必要な PCS 機能および信号適応処理を実行して MGT を駆動すれば、SGMII または 1000 Base-X をサポートできます。

16.6.4 MIO 経由の RGMII インターフェイス

図 16-7 にイーサネット通信の配線例を示します。



図 16-7 : イーサネット通信の配線

MIO に接続されるイーサネット I/O ピンはすべて MIO バンク 1 にあります (表 16-11 参照)。MIO ピンの詳細および個々のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 16-11 : MIO ピンから利用可能なイーサネット RGMII インターフェイス信号

制御信号		MIO ピン			
信号の説明	コントローラーのデフォルト入力値	GigE 0	GigE 1	名前	I/O
PHY への TX クロック	~	16	28	RGMII_TX_CLK	O
PHY への TX 制御	~	21	33	RGMII_TX_CTL	O
PHY への TX データ 0	~	17	29	RGMII_TX_D0	O
PHY への TX データ 1	~	18	30	RGMII_TX_D1	O
PHY への TX データ 2	~	19	31	RGMII_TX_D2	O
PHY への TX データ 3	~	20	32	RGMII_TX_D3	O
PHY からの Rx クロック	0	22	34	RGMII_RX_CLK	I
PHY からの Rx 制御	0	27	39	RGMII_RX_CTL	I
PHY からの Rx データ 0	0	23	35	RGMII_RX_D0	I
PHY からの Rx データ 1	0	24	36	RGMII_RX_D1	I
PHY からの Rx データ 2	0	25	37	RGMII_RX_D2	I
PHY からの Rx データ 3	0	26	38	RGMII_RX_D3	I

16.6.5 EMIO 経由の GMII/MII インターフェイス

図 16-8 に、GMII インターフェイスを PL 経由で PL ピンに接続した例を示します。表 16-12 に、EMIO に接続されるイーサネット GMII/MII インターフェイス信号の一覧を示します。



図 16-8 : EMIO を経由した GMII インターフェイスの接続

表 16-12 : EMIO インターフェイスから利用可能なイーサネット GMII/MII インターフェイス信号

インターフェイス信号	基準クロック	コントローラーのデフォルト入力値	EMIO インターフェイス信号	
			信号名	I/O
キャリア センス	~		EMIOENET[1,0]GMIICRS	I
競合検出	~		EMIOENET[1,0]GMIICOL	I
コントローラー割り込み入力	~		EMIOENET[1,0]EXTINTIN	I
TX 信号				
TX クロック	~		EMIOENET[1,0]GMIITXCLK	I
TX データ (7:0)	TX Clk	~	EMIOENET[1,0]GMIITXD[7:0]	O
TX イネーブル	TX Clk	~	EMIOENET[1,0]GMIITXEN	O
TX エラー	TX Clk	~	EMIOENET[1,0]GMIITXER	O
TX タイム スタンプ信号				
TX フレーム開始	TX Clk	~	EMIOENET[1,0]SOFTX	O
TX PTP Delay_Req フレーム検出	TX Clk	~	EMIOENET[1,0]PTPDELAYREQTX	O
TX PTP PDelay_Req フレーム検出	TX Clk	~	EMIOENET[1,0]PTPPDELAYREQTX	O
TX PTP PDelay_Resp フレーム検出	TX Clk	~	EMIOENET[1,0]PTPPDELAYRESPTX	O
TX PTP Sync フレーム検出	TX Clk	~	EMIOENET[1,0]PTPSYNCFRAMETX	O

表 16-12 : EMIO インターフェイスから利用可能なイーサネット GMII/MII インターフェイス信号 (続き)

インターフェイス信号	基準クロック	コントローラーのデフォルト入力値	EMIO インターフェイス信号	
			信号名	I/O
Rx 信号				
Rx クロック	~		EMIOENET[1,0]GMIIRXCLK	I
Rx データ (7:0)	Rx Clk		EMIOENET[1,0]GMIIRXD[7:0]	I
Rx データ有効	Rx Clk		EMIOENET[1,0]GMIIRXDV	I
Rx エラー	Rx Clk		EMIOENET[1,0]GMIIRXER	I
Rx タイム スタンプ信号				
Rx フレーム開始	Rx Clk	~	EMIOENET[1,0]GMIISOFRX	O
Rx PTP Delay_Req フレーム検出	Rx Clk	~	EMIOENET[1,0]PTPDELAYREQRX	O
Rx PTP PDelay_Req フレーム検出	Rx Clk	~	EMIOENET[1,0]PTPPDELAYREQRX	O
Rx PTP PDelay_Resp フレーム検出	Rx Clk	~	EMIOENET{0.1}PTPPDELAYRESPRX	O
Rx PTP Sync フレーム検出	Rx Clk	~	EMIOENET{0.1}PTPSYNCFRAMERX	O

注記 :

1. MII を使用する場合は RX[7:4] ビットをロジック 0 に接続します。

16.6.6 MIO および EMIO 経由の MDIO インターフェイス信号

表 16-13 に、MIO および EMIO 経由で配線される MDIO インターフェイス信号をまとめます。

表 16-13 : MIO および EMIO 経由の MDIO インターフェイス信号

MDIO インターフェイス	コントローラーのデフォルト入力値	MIO ピン				EMIO インターフェイス信号	
		GigE 0	GigE 1	I/O	信号名	信号名	I/O
MD クロック出力	~	52	52	O	MDIO_CLK	EMIOENET[1:0]MDIOMDC	O
MD データ出力	~	53	53	IO	MDIO_IO	EMIOENET[1:0]MDIOO	O
MD データトライステート	~					EMIOENET[1:0]MDIOTN	O
MD データ入力	0					EMIOENET[1:0]MDIOI	I

16.6.7 MIO ピンに関する留意事項

RGMII インターフェイスでは LVCMOS33 はサポートされません。1.8/2.5V I/O 規格の使用を推奨します。

16.7 既知の問題

1. TX では、GigE は、使用済みビットが設定されている BD リング内の最後のディスクリプターを含む複数のディスクリプターを必要とします。GigE が複数の同じフレームをラップして送信しようとしていないことを確認する必要があります。

   RX には、複数のバッファー ディスクリプターを持つというハード要件はありませんが、バッファー リソース エラー (メモリに書き込むフレームがハードウェアに存在するが、書き込み用の空きバッファーが存在しない) が発生する可能性を最小限に抑えることが極めて重要になります。通常、このようなバッファー リソース エラーが発生すると、極端なオーバーフロー状態に陥りやすくなります。

   回避策: TX/RX データ パスの両方で、2 つ以上のバッファー スクリプトを構成します。

2. 最後のフレームが RX FIFO に留まっていて、ソフトウェアでそのフレームを RX FIFO から取り出す方法がない場合があります。GEM は、別のフレームを受信した場合にのみディスクリプター要求を開始します。そのため、フレームが FIFO に存在し、ディスクリプターが使用可能になっておらず、新しいフレームを受信していない場合、フレームが存在することがわかっていても、それを取り出す手段はありません。

   この問題は、ステートが保持されるすべてのエラーに当てはまります。通常の動作条件では、システムは常にイーサネット フレームを受信します。上記の問題は、MAC がイーサネット フレームの受信を停止した場合に発生します。

   回避策: ソフトウェア側での回避策はありません。

3. フレームの破棄またはエラー検出時に、GEM は受信 FIFO (書き込み側) にステータス パケットを格納し、エラー条件を示します。ステータス パケットが FIFO (読み出し側) の先頭にいったん到着すると、エラー カウンターがインクリメントされます。FIFO がフルになると、追加のステータス パケットを FIFO に書き込むことができず、以降のエラーが破棄されるようになります。たとえば、多くのオーバーフロー エラーが発生する可能性がありますが、オーバーフロー エラー カウンターは最初のいくつしか登録しません。この問題は、ステータスが保持されるすべてのエラーに当てはまります。

   2 つ目の問題として、エラーは FIFO の先頭に到達したときにしか確認できません。RX DMA ディスクリプターを使用できないためにメモリに書き込めないパケットが FIFO の先頭に存在する場合、ソフトウェアからは見えない多数のエラーが発生することがあります。すべてのエラー ステータス パケットがデータ パケットの背後に留まるため、エラー カウンターはゼロのままになります。

   回避策: ソフトウェア側での回避策はありません。

4. GigE には、RX パケット バッファーの DMA デザインに関する問題があります。この問題は、極端に重い RX トラフィックが発生し、DMA の帯域幅が不足したときに発生します。これによって RX パケット バッファーがいっぱいになり、オーバーフロー状態になります。パケット バッファーのオーバーフローが発生すると、それをレポートするために、オーバーフロー ステータス ワードがパケット バッファーに書き込まれます。極端なトラフィック状態が長時間続いた場合、このようなオーバーフロー ステータス ワードが大量にパケット バッファーに書き込まれます。これによって、読み出す必要のある RX バッファー内のパケットの数の追跡に使用される GigE RX モジュール内の 8 ビット内部カウンターが、最終的にオーバーフローします。8 ビット カウンターがオーバーフローすると、GigE のローカル フィル レベル カウンターが破損し、その結果、RX パスでデッドロックが発生します。

   小さいサイズのパケットで GigE の RX トラフィックが重くなった場合、この問題が発生する可能性が非常に高くなります。代表的な例としては、小さいサイズの UDP パケットなどがあります。

   回避策: RX パスでデッドロックが発生したら、まず 0 を gem.net_ctrl[rx_en] ビットに書き込み、次に 1 を同じビットに書き込んで RX パスをリセットします。ソフトウェアでタイマー メカニズムを作成して、このタスクを実行できます。代表的な例では、100 ミリ秒ごとに期限が切れるタイマーをソフトウェアで作成できます。ソフトウェアは、タイマー ハンドラーで、受信した正常なフレームの数を格納する gem.frames_rx レジスタをモニターできます。ソフトウェアは、タイマー ハンドラーの連続する 2 回の呼び出しで GigE が正常なフレームの受信を停止したことを検出した場合、gem.net_ctrl[rx_en] ビットに 0 を書き込んでから 1 を書き込むことで RX パスをリセットします。

XILINX

第 17 章

SPI コントローラー

17.1 はじめに

SPI バス コントローラーは、メモリ、温度センサー、圧力センサー、アナログ コンバーター、リアルタイム クロック、ディスプレイ、シリアル モードをサポートする SD カードなど、幅広い種類のペリフェラルとの通信を可能にします。SPI コントローラーはマスター モード、スレーブ モード、マルチマスター モードでの動作が可能です。Zynq-7000 デバイスには 2 つの SPI コントローラーがあります。このコントローラーは Cadence 社の SPI コアがベースとなっています。

マスター モードのコントローラーは、SPI のマルチマスター モードをサポートするオプションを用いてシリアル クロックおよびスレーブ セレクトを駆動します。シリアル クロックは PS クロック サブシステムから生成されます。コントローラーは、外部で拡張可能なスレーブ セレクト (SS) 出力信号を最大で 3 つ個別に使用して通信を開始します。また、32 ビットの読み出し/書き込みデータ ポート レジスタにバイトを書き込んで、スレーブ デバイスの読み出しおよび書き込みを実行します。

マルチマスター モードのコントローラーは、非アクティブの場合は出力信号をトライステートに駆動し、有効の場合は競合エラーを検出できます。SPI イネーブル ビットをリセットすることで、出力は即座にトライステートに駆動されます。割り込みステータス レジスタによってモード フォールトが通知されます。

スレーブ モードのコントローラーは、シリアル クロックを外部デバイスから出力し、SPI_Ref_Clk を使用してデータ キャプチャを同期します。スレーブ モードには、コントローラーが有効で、なおかつ SS がアサートされている場合のプログラム可能なスタート検出メカニズムが含まれます。

読み出し/書き込み FIFO は、SPI I/O インターフェイスと、APB スレーブ インターフェイスを介してコントローラーにデータを供給するソフトウェアとの間にバッファー機能を提供します。これらの FIFO は、スレーブおよびマスター I/O モードの両方に使用されます。

この章は次のセクションで構成されています。

- 17.1 はじめに
- 17.2 機能の説明
- 17.3 プログラム ガイド
- 17.4 システムの機能
- 17.5 I/O インターフェイス

17.1.1 機能

各 SPI コントローラーは個別に設定、制御できます。主な特長は次のとおりです。

- 4 線式バス (MOSI、MISO、SCLK、SS)
  - マスター モードでは最大 3 つのスレーブ セレクト
- 同時に送受信可能な全二重動作をサポート
- 32 ビット レジスタの APB スレーブ インターフェイスを介したプログラミング
- RX/TX FIFO (バイト幅) 向けにメモリ マップされた読み出し/書き込みデータ ポート
  - 128 バイト読み出し FIFO と 128 バイト書き込み FIFO
  - プログラム可能な FIFO しきい値のステータスおよび割り込み
- マスター I/O モード
  - データの自動および手動送信開始
  - 自動および手動スレーブ セレクト (SS) モード
  - スレーブ セレクト信号は、スレーブ デバイスに直接接続可能、または外部に拡張可能
  - プログラム可能な SS および MOSI 遅延
- スレーブの I/O モード
  - プログラム可能なスタート検出モード
- マルチマスター I/O 対応
  - コントローラーが有効ではない場合、I/O バッファーをトライステートに駆動
  - 別のマスターが検出されると、モード エラー割り込みを生成
- I/O 信号が MIO ピンに接続されているとき、50MHz の SCLK クロック周波数
  - I/O 信号が EMIO インターフェイスを介して PL ピンに接続されているとき、25MHz SCLK
- プログラム可能なクロックの位相および極性 (CPHA、CPOL)
- プログラム可能な割り込み駆動のデバイスまたはポーリング ステータス

17.1.2 システム ビューポイント

図 17-1 に SPI コントローラーのシステム図を示します。



図 17-1 : SPI コントローラーのシステム ブロック図

SPI インターフェイス コントローラー

2 つの独立した SPI インターフェイス コントローラーがあり、それぞれ SPI0、SPI1 と表します。各コントローラーの I/O 信号は、個別の MIO ピンまたは EMIO インターフェイスに接続できます。また、それぞれに PS 割り込みコントローラーへの割り込み信号と、1 つのリセット信号が別にあります。各コントローラーには、それぞれ専用の制御およびステータス レジスタが用意されています。

クロッキング

PS クロック サブシステムは、SPI コントローラーに基準クロックを供給します。SPI_Ref_Clk クロックは、コントローラー ロジック用に使用され、マスター モードの SCLK クロックを生成するためにボー レート ジェネレーターで利用されます。

MIO-EMIO

SPI I/O 信号は MIO ピンまたは PL への EMIO インターフェイスに使用できます (「17.5 I/O インターフェイス」参照)。信号の汎用配線は、第 2 章「信号、インターフェイス、ピン」で説明しています。

17.1.3 ブロック図

図 17-2 に SPI コントローラーの機能ブロック図を示します。



図 17-2 : SPI ペリフェラルのブロック図

APB スレーブ インターフェイス

32 ビット APB スレーブ インターフェイスは、レジスタの読み出しおよび書き込みに応答します (FIFO 間でのコマンドとデータの読み出し/書き込みに使用するデータ ポートを含む)。すべてのレジスタ トランザクションは 32 ビットです。データ ポートは、それらのポートのビット [7:0] を使用します。付録 B 「Register Details」に、コンフィギュレーションおよびステータス レジスタをまとめます。

SPI マスター モード

マスター モードで動作するコントローラーは、SCLK クロックと、最大で 3 つのスレーブ セレクト出力信号を駆動します。MOSI での SS および送信開始は、ソフトウェアによって手動で、またはハードウェアによって自動で制御可能です。

SPI スレーブ モード

スレーブ モードで動作するコントローラーは、スレーブ セレクト入力 (SS 0) を 1 つ使用します。図 17-2 に SPI 信号を示し、「17.5 I/O インターフェイス」でこれについて説明しています。SCLK はコントローラー基準クロック (SPI_Ref_Clk) に同期しています。詳細は、「17.2.3 スレーブ モード」を参照してください。

TX および RX FIFO

各 FIFO は 128 バイトです。ソフトウェアは、レジスタ マップされているデータ ポート レジスタを使用してこれらの FIFO の読み出し/書き込みを実行します。FIFO の管理については、マスター モードの場合は「17.3.3 マスター モードのデータ転送」で、スレーブ モードの場合は「17.3.4 スレーブ モードのデータ転送」で説明しています。

FIFO は 2 つのクロック ドメイン (APB インターフェイスおよびコントローラーの SPI_Ref_Clk) をブリッジします。APB クロック ドメインの TXFIFO への書き込みはソフトウェアで、SPI_Ref_Clk ドメインの TXFIFO からの読み出しはコントローラーで実行します。

コントローラーは SPI_Ref_Clk ドメインの RXFIFO をデータで埋め、ソフトウェアは APB クロック ドメインの RXFIFO を読み出します。

17.1.4 注記事項

7z010 CLG225 デバイス

7z010 CLG225 デバイスは 32 本の MIO ピン (54 本ではない) をサポートします。これを「2.5.4 MIO 一覧表」の MIO の表に示します。7z010 CLG225 デバイスには使用できる MIO ピンに限りがあるため、EMIO を経由する接続を検討する必要があります。「1.1.3 注記事項」で、7z010 CLKG225 デバイスのすべての制限事項を説明しています。

17.2 機能の説明

- 17.2.1 マスター モード
- 17.2.2 マルチマスター ケーパビリティ
- 17.2.3 スレーブ モード
- 17.2.4 FIFO
- 17.2.5 FIFO 割り込み
- 17.2.6 割り込みレジスタ ビット、ロジック フロー
- 17.2.7 SPI 間の接続

17.2.1 マスター モード

マスター モードでは、SPI I/O インターフェイスはスレーブにデータを送信するか、またはスレーブからのデータ受信のための転送を開始できます。コントローラーは、3 つのスレーブ セレクト (SS) ラインのいずれか 1 つを使用してスレーブ デバイスを 1 つ選択します。外部ペリフェラル選択用の 3-8 デコーダーをボードに追加すると、4 つ以上のスレーブ デバイスをマスターに接続できます。

データの転送

SCLK クロックおよび MOSI 信号は、マスターによって制御されます。転送されるデータは、ソフトウェアがレジスタに値を書き込むことで TXFIFO に書き込まれた後、コントローラー ハードウェアの手動または自動スタート シーケンスで読み出されて送信されます。データは、マスター出力 (MOSI) データ ピンに出力されます。TXFIFO にデータがなくなるまで送信は継続します。

データは MISO データ ピンでシリアルに受信され、一度に 8 ビットが RXFIFO に読み出されます。ソフトウェアはレジスタの読み出しを使用して RXFIFO を読み出します。n バイトが TXFIFO に書き込まれるたびに、次の転送が開始する前にソフトウェアによって読み出される必要がある n バイトが RXFIFO に格納されます。

自動/手動 SS およびスタート

I/O インターフェイスでのデータ転送は、ソフトウェアによって手動で、またはコントローラー ハードウェアによって自動で開始できます。さらに、スレーブ セレクトのアサート/ディアサートは、コントローラー ハードウェアによって、またはソフトウェアから実行可能です。表 17-1 にこれらの 4 つの組み合わせを示します。

表 17-1 : SPI マスター モード SS およびスタート モード

スレーブ セレクト制御	データ転送スタート制御	手動スレーブセレクト	手動スタートイネーブルおよびコマンド	動作
手動 SS (ソフトウェア)	手動スタート	1	1	ソフトウェアが、スレーブ セレクトを制御し、スタート コマンドを発行してシリアル データに変換する必要があります。
	自動スタート	1	0	ソフトウェアがスレーブ セレクトを制御しますが、TXFIFO にデータがある場合はコントローラー ハードウェアが自動的にシリアル データへの変換を開始します。一般的な用途に推奨されます。
自動 SS (コントローラー)	手動スタート	0	1	コントローラー ハードウェアがスレーブ セレクトを制御しますが、ソフトウェアがスタート コマンドを発行して TXFIFO のデータをシリアライズする必要があります。このモードは、SPI コントローラーの FIFO に収まる少量のデータを送信するなどの特定の用途に適用できます。
	自動スタート	0	0	コントローラー ハードウェアがスレーブ セレクトを制御し、TXFIFO にデータがある場合はシリアル データへ変換します。

手動 SS

ソフトウェアは、spi.Config_reg0 [Manual_CS] ビットを 1 にセットして手動スレーブ セレクト方式を選択します。このモードでは、ソフトウェアはスレーブ セレクトのアサート/ディアサートを明示的に制御する必要があります。[Manual_CS] ビットが 0 の場合、コントローラー ハードウェアはデータの転送中にスレーブ セレクトを自動的にアサートします。

自動 SS

ソフトウェアは、spi.Config_reg0 [Manual_CS] ビットを 0 にセットして自動スレーブ セレクト方式を選択します。SPI コントローラーは、TXFIFO の内容を MOSI 信号上で転送するたびにスレーブ セレクトをアサート/ディアサートします。ソフトウェアは TXFIFO にデータを書き込み、コントローラーはスレーブ セレクトを自動的にアサートして TXFIFO 内のデータを送信した後スレーブ セレクトをディアサートします。TX FIFO にあるすべてのデータが送信されると、スレーブ セレクトがディアサートされます。これでデータの転送は終了です。

ソフトウェアは自動スレーブ セレクト モードで次を必ず実行します。

- 送信されたデータ バイトで TXFIFO を埋め続け、TXFIFO を空の状態にすることなく、スレーブ セレクトのアサートを維持します。
- RXFIFO で受信されたデータ バイトを読み出し続け、オーバーフローを回避します。

ソフトウェアは TXFIFO および RXFIFO のしきい値レベルを用いて FIFO のアンダーフローおよびオーバーフローを回避します。TXFIFO にあるバイトの数が TXFIFO のしきい値レベルを下回ると、TXFIFO の Not Full 状態がフラグされます。RXFIFO にあるバイトの数が 128 になると、RXFIFO のフルの状態がフラグされます。

手動スタート

イネーブル

ソフトウェアは、spi.Config_reg0 [Man_start_en] ビットを 1 にセットして手動転送方式を選択します。このモードでは、ソフトウェアは手動スタート コマンド メカニズムを用いてデータの転送を明示的に開始する必要があります。[Man_start_en] ビットが 0 の場合、TXFIFO に利用可能なデータがあればコントローラー ハードウェアは自動的にデータの転送を開始します。

コマンド

ソフトウェアは、spi.Config_reg0 [Man_start_com] ビットに 1 を書き込んで手動転送を開始します。ソフトウェアが 1 を書き込むと、コントローラー ハードウェアがデータ転送を開始し、TXFIFO にあるすべてのデータ バイトを転送します。[Man_start_com] ビットはセルフ クリアします。[Man_start_en] が 0 の場合、このビットへの 1 の書き込みは無視されます。モードに関係なく、[Man_start_com] への 0 の書き込みは無効です。

17.2.2 マルチマスター ケーパビリティ

マルチマスター モードでは、コントローラーはマスター モード [MODE_SEL] にプログラムされており、どのスレーブ セレクトでも転送を開始できます。転送を開始できる状態になると、ソフトウェアは [SPI_EN] ビットを使用してコントローラーを有効にします。トランザクションが完了すると、ソフトウェアはコントローラーを無効にします。コントローラーがマスター モードの場合は、外部マスターによってこのコントローラーを選択できません。

コントローラーは、オープン ドレイン スレーブ セレクト信号 (アクティブ Low) を監視することでバス上の別のマスターを検出します。この検出メカニズムは [Modefail_gen_en] で有効になります。別のマスターを検出すると、コントローラーは spi.Intr_status_reg0 [MODE_FAIL] 割り込みステータス ビットをセットして spi.En_reg0 [SPI_EN] 制御ビットをクリアします。転送転送の中断、コントローラーのリセット、および転送の再送ができるように、ソフトウェアは [MODE_FAIL] 割り込みを受信できます。

17.2.3 スレーブ モード

スレーブ モードでは、コントローラーは外部マスターからメッセージを受信し、同時応答を出力します。spi.Config_reg0 [MODE_SEL] が 0 で、なおかつ spi.En_reg0 [SPI_EN] が 1 の場合、コントローラーはスレーブ モードになります。

SCLK は MOSI 入力のデータをラッチします。スレーブ セレクト入力信号が High (非アクティブ) の場合、コントローラーは MOSI 入力を無視します。スレーブ セレクトがアサートされている場合、転送中はスレーブ セレクトをアクティブに維持する必要があります。転送中に SS がディアサートされると、コントローラーが spi.Intr_status_reg0 [MODE_FAIL] 割り込みビットをセットします。転送の中断、コントローラーのリセット、および転送の再送ができるように、ソフトウェアは [MODE_FAIL] 割り込みを受信します。

エラー メカニズムは [Modefail_gen_en] ビットで有効になります。

マスターに送信されるデータはソフトウェアによって TXFIFO へ書き込まれた後、コントローラーによってシリアライズされてマスター入力 (MISO) 信号に送信されます。TXFIFO にデータが存在し、スレーブ セレクト信号がアサート (アクティブ Low) されたままの場合、データ転送は継続して実行されます。

クロッキング

スレーブ セレクト入力ピンは SCLK 入力に同期して駆動されなければなりません。コントローラーは SPI_Ref_Clk クロック ドメインで動作します。入力信号はこの SPI_Ref_Clk ドメインで同期され、解析されます。

ワードの検出

ワードの開始は SPI_Ref_Clk クロック ドメインで検出されます。

- **コントローラーが有効の場合の検出:** SS が Low (アクティブ) のときにコントローラーが (無効状態から) 有効の場合、コントローラーはデータを無視し、SCLK が非アクティブ (ワード境界) になるまで待機してからデータをキャプチャします。コントローラーは SPI_Ref_Clk ドメインで非アクティブの SCLK をカウントします。SCLK アイドル カウントが [Slave_Idle_coun] ビット フィールドにプログラムされた値に達すると新しいワードが想定されます。
- **SS がアサートされている場合の検出:** コントローラーが有効で、SS が High (非アクティブ) の場合、SS が Low (アクティブ) に遷移した直後の SCLK のアクティブ エッジをワード開始と見なします。

注記 : スタート条件を検出するには、少なくとも SPI_Ref_Clk クロックの 4 サイクルの期間、この条件をアクティブに維持する必要があります。

外部マスターがデータ転送を開始する直前にスレーブ モードを有効にした場合、誤った同期が行われてパケットが破損する可能性がわずかに存在します。この問題を防ぐには、次のいずれかの対策を講じます。

- スレーブ モードを有効にしてから少なくとも SPI_Ref_Clk クロックが 10 サイクル経過するまでは、外部マスターがデータ転送を開始しないようにする。
- 外部マスターを有効にする前に必ずスレーブ モードを有効にする。
- スレーブ セレクト入力信号がアクティブな間はスレーブを有効にしない。

17.2.4 FIFO

RX および TX FIFO はそれぞれ 128 バイトの深さです。

RXFIFO

コントローラーがフルの RXFIFO にデータをプッシュしようとすると、内容が失われてスティッキー オーバーフロー フラグがセットされます。フルの RXFIFO にデータは追加されません。ソフトウェアは [RX_OVERFLOW] ビットをクリアするためにこのビットに 1 を書き込みます。

TxFIFO

ソフトウェアがフルの TXFIFO にデータを書き込もうとしても、この書き込みは無視されます。フルの TXFIFO にはデータは追加されません。TXFIFO が読み出されてフルの状態でなくなるまで、[TX_FIFO_full] ビットはアサートされます。TXFIFO がオーバーフローすると、スティッキー ビット [RX_OVERFLOW] が 1 にセットされます。

17.2.5 FIFO 割り込み

図 17-3 に RX および TX FIFO の割り込みを示します。



図 17-3 : SPI RX および TX FIFO の割り込み

17.2.6 割り込みレジスタ ビット、ロジック フロー

割り込みステータス ビット (スティッキーおよびダイナミック) はマスク レジスタでフィルタリングされた後、システム割り込みコントローラーに送信されます。マスク レジスタは en/dis 割り込み制御レジスタによって制御されます (図 17-4 参照)。



図 17-4 : SPI 割り込みレジスタ ビット、ロジック フロー

17.2.7 SPI 間の接続

slcr.MIO_LOOPBACK [SPI_LOOP_SPI1] ビットを 1 にセットした場合、PC にある 2 つの SPI コントローラーの I/O 信号を相互に接続できます。このモードでは、1 つのコントローラーからのクロック、スレーブ セレクト、MISO、および MOSI 信号が、別のコントローラーのクロック、スレーブ セレクト、MISO、および MOSI 信号にそれぞれ接続されます。

17.3 プログラム ガイド

- 17.3.1 スタートアップ シーケンス
- 17.3.2 コントローラーのコンフィギュレーション
- 17.3.3 マスター モードのデータ転送
- 17.3.4 スレーブ モードのデータ転送
- 17.3.5 割り込みサービス ルーチン
- 17.3.6 レジスタの概要

17.3.1 スタートアップ シーケンス

例: スタートアップ シーケンス

1. **コントローラーをリセットする:** Ref および CPU_1x リセットのアサートおよびディアサートは、「17.4.1 リセット」を参照してください。
2. **プログラム チェック:** SPI_Ref_Clk のプログラムは、「17.4.2 クロック」を参照してください。
3. **TX/RX 信号の配線:** 詳細は、「17.5 I/O インターフェイス」を参照してください。
4. **コントローラーのコンフィギュレーション:** 詳細は、「17.3.2 コントローラーのコンフィギュレーション」を参照してください。
5. **割り込みコンフィギュレーション:** 割り込み条件を処理するように ISR を設定します。最もシンプルな ISR を使用して RXFIFO からのデータ読み出しと TXFIFO への書き込みを実行します。PS 割り込みコントローラーは、第 7 章「割り込み」を参照してください。SPI コントローラーの割り込みメカニズムは、「17.3.5 割り込みサービス ルーチン」で説明します。
6. **データ転送を開始する。**
   - マスター モード動作の選択: 手動/自動スタートおよび SS は、「17.3.3 マスター モードのデータ転送」を参照してください。
   - スレーブ モード動作は、「17.3.4 スレーブ モードのデータ転送」を参照してください。

17.3.2 コントローラーのコンフィギュレーション

spi.Config_reg レジスタへの書き込みでコントローラーのパラメーターを設定します。

- [BAUD_RATE_DIV] でボー レートを設定します。
- [CLK_PH] でクロック位相、[CLK_POL] でクロック極性を設定します。
- [MODE_SEL] でマスター /スレーブ モードを選択します。
- [Modefail_gen_en] でマルチマスター モード システムのモード エラー生成を設定します。
- 転送の開始前にすべてのスレーブ セレクトがディアサートされるように、SS を 0b1111 にセットします。

例: マスター モードの SPI 0 コンフィギュレーション

この例では 1 つのチップ セレクト、12.5Mb/s のボー レート、非アクティブに設定されたクロック位相、および静的 High のクロック極性を使用します。

1. **コントローラーの設定:** spi.Config_reg レジスタに 0x0002_FC0F を書き込みます。
   a. すべてのチップ セレクトをディアサート (この時点で): [CS] = 1111
   b. 外部 3:8 チップ セレクト デコーダーはなし: [PERI_SEL] = 0
   c. ボー レートを 12.5Mbps に設定: [BAUD_RATE_DIV] = 1
   この例では 50MHz の SPI_Ref_Clk を前提としています。ボー レート ジェネレーターの詳細は、「17.3.3 マスター モードのデータ転送」を参照してください。
   d. [CLK_PH] でクロック位相を、[CLK_POL] を 1 にセットしてクロック極性を設定します。各パラメーターの説明は、「17.5.1 プロトコル」を参照してください。
   e. マスター モードを選択する: [MODE_SEL] = 1
   f. バスの競合を確認する: [Modefail_gen_en] = 1
   g. 転送を開始しない: [Man_start_com] = 0

17.3.3 マスター モードのデータ転送

「17.2.1 マスター モード」で、4 とおりのマスター動作モードの組み合わせを説明します。次の例では、各モードのプログラミング手順を示します。

例: マスター モード – 手動 SS および手動スタート

1. **手動 SS を有効にする。** spi.Config_reg [Manual_CS] に 1 を書き込みます。
2. **手動スタートを選択する。** spi.Config_reg [Man_start_en] に 1 を書き込みます。
3. **スレーブ セレクトをアサートする。** spi.Config_reg [CS] を 1101 にセットし、スレーブ セレクト 1 をアサートします。
4. **コントローラーを有効にする。** spi.EN_reg0 [SPI_EN] に 1 を書き込みます。
5. **TXFIFO にバイトを書き込む。**
   a. spi.Tx_data_reg レジスタを使用して TXFIFO にデータを書き込みます。
   b. TXFIFO の深さがフルになるまで、またはデータを書き込む必要がなくなるまで TXFIFO にデータを書き込み続けます。
   c. 各バイトが TXFIFO に書き込まれた後、ドライバー ソフトウェアのデータ バイト カウンターをインクリメントします。
6. **割り込みを有効にする。** spi.Intrpt_en_reg に 0x27 を書き込み、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を有効にします。
7. **データ転送を開始する。** spi.Config_reg0 [Man_start_com] を 1 にセットします。
8. **割り込みを待機する。**
9. **割り込みハンドラー :** 割り込みハンドラーを使用して SPI スレーブに必要なデータをスレーブに追加データとして転送します。
10. **割り込みを無効にする。** spi.Intrpt_dis_reg に 0x27 を書き込み、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を無効にします。
11. **コントローラーを無効にする。** spi.En_reg0 [SPI_EN] を 0 にセットします。
12. **スレーブ セレクトをディアサートする。** spi.Config_reg0 [CS] を 1111 にセットします。

例: マスター モード – 手動 SS および自動スタート

1. **手動 SS を有効にする。** spi.Config_reg [Manual_CS] に 1 を書き込みます。
2. **スレーブ セレクトをアサートする。** spi.Config_reg [CS] を 1101 にセットし、スレーブ セレクト 1 を使用します。
3. **コントローラーを有効にする。** spi.EN_reg0 [SPI_EN] に 1 を書き込みます。
4. **TXFIFO にバイトを書き込む。**
   a. spi.Tx_data_reg レジスタを使用して TXFIFO にデータを書き込みます。
   b. TXFIFO の深さがフルになるまで、またはデータを書き込む必要がなくなるまで TXFIFO にデータを書き込み続けます。
   c. 各バイトが TXFIFO に書き込まれた後、ドライバー ソフトウェアのデータ バイト カウンターをインクリメントします。
5. **割り込みを有効にする。** spi.Intrpt_en_reg に 0x27 を書き込み、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を有効にします。
6. **割り込みを待機する。**
7. **割り込みハンドラー :** 割り込みハンドラーを使用して SPI スレーブに必要なデータをスレーブに追加データとして転送します。
8. **割り込みを無効にする。** spi.Intrpt_dis_reg に 0x27 を書き込み、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を無効にします。
9. **コントローラーを無効にする。** spi.En_reg0 [SPI_EN] を 0 にセットします。
10. **スレーブ セレクトをディアサートする。** spi.Config_reg0 [CS] を 1111 にセットします。

例: マスター モード – 自動 SS および手動スタート

1. **手動スタートを選択する。** spi.Config_reg0 [Man_start_en] に 1 を書き込みます。
2. **スレーブ セレクトをアサートする。** spi.Config_reg0 [CS] に 1101 をセットし、スレーブ セレクト 1 を使用します。
3. **コントローラーを有効にする。** spi.EN_reg0 [SPI_EN] に 1 を書き込みます。
4. **TXFIFO にバイトを書き込む。**
   a. spi.Tx_data_reg レジスタを使用して TXFIFO にデータを書き込みます。
   b. TXFIFO の深さがフルになるまで、またはデータを書き込む必要がなくなるまで TXFIFO にデータを書き込み続けます。
   c. 各バイトが TXFIFO に書き込まれた後、ドライバー ソフトウェアのデータ バイト カウンターをインクリメントします。
5. **FIFO のしきい値レベルを設定する。** spi.TX_thres_reg0 および spi.RX_thres_reg0 しきい値レベルを設定します。「自動動作モード」の説明を参照してください。
6. **割り込みを有効にする。** spi.Intrpt_en_reg に 0x27 を書き込み、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を有効にします。
7. **データ転送を開始する。** spi.Config_reg0 [Man_start_com] を 1 にセットします。
8. **割り込みハンドラー :** 割り込みハンドラーを使用して SPI スレーブに必要なデータをスレーブに追加データとして転送します。
9. **割り込みを無効にする。** spi.Intrpt_dis_reg に 0x27 を書き込み、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を無効にします。
10. **コントローラーを無効にする。** spi.En_reg0 [SPI_EN] を 0 にセットします。
11. **スレーブ セレクトをディアサートする。** spi.Config_reg0 [CS] を 1111 にセットします。

17.3.4 スレーブ モードのデータ転送

例: スレーブ モード - 割り込み駆動

コントローラーの設定が完了したことを確認した後、次を実行します。

1. **スレーブのコンフィギュレーション。**spi_Config_reg0 に 0 を書き込みます。
2. **割り込みを有効にする。**spi.Intrpt_en_reg に 0x37 を書き込み、RXFIFO ノット エンプティ、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を有効にします。
3. **コントローラーを有効にする。**spi.En_reg [SPI_EN] に 1 を書き込みます。
4. **割り込みハンドラー :** 割り込みハンドラーを使用してマスターからデータを受信します。
5. **割り込みを無効にする。**spi.Intrpt_DIS_reg に 0x37 を書き込み、RXFIFO ノット エンプティ、RXFIFO フル、RXFIFO オーバーフロー、TXFIFO エンプティ、およびエラー条件を無効にします。
6. **コントローラーを無効にする。**spi_En_reg0 [SPI_EN] に 0 を書き込みます。

17.3.5 割り込みサービス ルーチン

例: 割り込みサービス ルーチン

この例では、RXFIFO オーバーフロー /アンダーフロー、マルチマスターの競合 (モード エラー) および RX/TX データ転送を処理します。

1. **TXFIFO フルおよび RXFIFO ノット エンプティを除くすべての割り込みを無効にする。**spi.Intr_dis_REG に 0x027 を書き込みます。
2. **割り込みのソースを決定する。**割り込みステータス レジスタ spi.Intr_status_reg0 を読み出します。
3. **割り込みをクリアする。**割り込みステータス レジスタ spi.Intr_status_reg0Write に 1 を書き込みます。
4. **モード エラー割り込みを確認する。**(マルチマスター動作) モード エラーでは、現在の転送を中断します。
   a. コントローラーをリセットする。
   b. コントローラーを再設定する。
   c. データを再送する。
5. **RXFIFO を空にする。**spi.Intr_status_reg0 [RX_FIFO_full] ビットを読み出します。
   a. spi.Rx_Data_reg レジスタからデータを読み出します。データ バイト カウンターを使用してバイトを受信し続けます。
6. **TXFIFO に書き込む。**必要に応じてさらにデータを TXFIFO に書き込むことができます。
   a. spi.Tx_Data_reg0 レジスタにデータを書き込みます。
   b. FIFO の深さに達するまで、またはデータを書き込む必要がなくなるまでデータを書き込み続けます。
   c. 各バイトがプッシュされると、データ バイト カウンターをインクリメントします。
7. **オーバーフローまたはアンダーフローを確認する。**[TX_FIFO_underflow] または [RX_OVERFLOW] ステータス ビットを読み出します。オーバーフローおよびアンダーフロー条件を適宜処理します。
8. **割り込みを有効にする。**データをさらに送信または受信する必要がある場合、spi.Intrpt_en_reg0 [TX_FIFO_not_full] および [RX_FIFO_full] の両方を 1 にセットします。
9. **転送する (送信/受信) データがある場合、データの転送を開始する。**
   。 マスター モードであり、データ転送が手動/自動 SS の両方について手動スタートで実行されている場合、spi.Config_reg [Man_start_en] を 1 にセットします。

17.3.6 レジスタの概要

SPI レジスタの詳細は、付録 B 「Register Details」 を参照してください。表 17-2 に、レジスタの概要を示します。

表 17-2 : SPI レジスタの概要

種類	レジスタ名	説明
コントローラー コンフィギュレーション	Config_reg0	コンフィギュレーション
コントローラー イネーブル	En_reg0	SPI コントローラー イネーブル
割り込み	Intr_status_reg0	割り込みステータス (Rx フル、ノット エンプティおよび TX フル、ノット フル)
	Intrpt_en_reg0	割り込みイネーブル
	Intrpt_dis_reg0	割り込みディスエーブル
	Intrpt_mask_reg0	割り込みマスク/イネーブル
FIFO しきい値	TX_thres_reg0	TxFIFO しきい値レベル (ノット フル)
	RX_thres_reg0	RxFIFO しきい値レベル (ノット エンプティ)
マスター モード	Delay_reg0	マスター モードでの SS の遅延と分割のカウント
FIFO データ ポート	Tx_data_reg0	送信データ (TxFIFO)
	Rx_data_reg0	受信データ (RXFIFO)
スレーブ モード	Slave_Idle_count_reg0	スレーブ アイドル カウントによって非アクティブの SCLK がカウントされる

17.4 システムの機能

- 17.4.1 リセット
- 17.4.2 クロック

17.4.1 リセット

コントローラーには、APB インターフェイスとコントローラー自身の 2 つのリセット ドメインがあります。これらは個別に制御することも、一括して制御することもできます。表 17-3 に各リセット タイプの影響の有無を示します。

表 17-3 : SPI リセットの影響

名前	APB インターフェイス	TXFIFO および RXFIFO	プロトコル エンジン	レジスタ
ABP インターフェイス リセット slcr.SPI_RST_CTRL [SPIx_CPU1X_RST]	あり	あり	なし	あり
PS リセット サブシステム slcr.SPI_RST_CTRL [SPIx_REF_RST]	なし	あり	あり	なし

例: APB インターフェイスと SPI 0 コントローラーのリセット

1. **SPI の slcr リセット レジスタに値を書き込む。** 1 を書き込み、ある程度遅延が発生した後、slcr.SPI_RST_CTRL [SPI0_REF_RST] および [SPI0_CPU1X_RST] ビット フィールドに 0 を書き込みます。

17.4.2 クロック

各 SPI コントローラーの遅延は、PS クロック サブシステムで生成される同じ基準クロック (SPI_Ref_Clk) によって駆動されます (第 25 章「クロック」参照)。APB インターフェイスは CPU_1x クロックによって駆動されます。CPU_1x クロックは、基準クロックと非同期に動作します。コントローラー クロックの動作周波数仕様はデータシートで定義されています。I/O 信号は SCLK によって同期して駆動されます。

注記 : クロック ゲーティングは SPI のパワー マネージメント機能として使用されます。詳細は、「24.3.2 ペリフェラル」を参照してください。

CPU_1x

CPU クロック ドメインの CPU_1x クロック部分は、「25.2 CPU クロック」を参照してください。

SPI_Ref_Clk

「25.6.3 SDIO、SMC、SPI、Quad-SPI、UART クロック」で説明するように、クロック イネーブル、PLL セレクト、分周値の設定は、slcr.SPI_CLK_CTRL レジスタを使用してプログラムします。

周波数の制約に関連する注記事項: SPI_Ref_Clk は CPU_1x クロックよりも高い周波数に常に設定する必要があります。

マスター モード SCLK

マスター モードでは SCLK はコントローラーによって駆動されます。spi.Config_reg0 [BAUD_RATE_DIV] ビット フィールドを使用して分周された SPI_Ref_Clk によって生成されます。

周波数比に関する注記事項: ボー レート分周値の範囲は、2 進数の単位で 4 から最大 256 までです (つまり、4、8、16、...2256 で分周される)。

例: マスター モードの SCLK

この例では、SPI_Ref_Clk を 100MHz に、SCLK を 25MHz にプログラムする方法を示します。ここでは、I/O PLL は 1,000MHz で動作すると想定しています。CPU_1x クロック周波数は 100MHz よりも低くする必要があります。

1. **SPI_Ref_Clk のプログラム:** PLL ソース、分周値、イネーブルを選択する: slcr.SPI_CLK_CTRL レジスタに `0x0000_0A01` を書き込みます。
   a. I/O PLL を選択する: [SRCSEL] = `00`
   b. I/O PLL クロックを 10 分周する: [DIVISOR] = `0x0A`
   c. SPI 0 基準クロックを有効にする: [CLKACT0] = `1`
2. **ボー レート ジェネレーターをプログラムする:** コントローラーを設定する場合は、spi.Contro_reg0 [BAUD_RATE_DIV] に `001` を書き込みます (「17.3.2 コントローラーのコンフィギュレーション」参照)。

スレーブ モード SCLK

コントローラーは、外部マスターからの SCLK を用いて MOSI および SS 信号をクロッキングします。これらの信号は SPI_Ref_Clk に同期し、コントローラーによって処理されます。

周波数比に関する注記事項: SPI_Ref_Clk 周波数は、コントローラーが SPI バス上のワード転送開始を正しく検出できるように、少なくとも 2x の SCLK 周波数である必要があります。

17.5 I/O インターフェイス

17.5.1 プロトコル

17.5.2 連続する転送

17.5.3 MIO/EMIO の配線

17.5.4 配線と接続

17.5.5 MIO/EMIO 信号の一覧

17.5.1 プロトコル

マスター モード

コントローラーは、マスター モードの I/O 信号間の関係を幅広くサポートします。位相および極性制御ビットの spi.Config_reg0 [CLK_PH] と [CLK_POL] の設定には、4 とおりの組み合わせがあります。これらのパラメーターは、シリアル クロックのアクティブ エッジ、スレーブ セレクトのアサート、および SCLK のアイドル状態に影響を及ぼします。

クロック位相パラメーターは、コントローラーがビットを送信していないときの、ワード間の SS の状態および SCLK の状態を定義します。表 17-4 に位相および極性パラメーターをまとめ、図 17-5 にその図を示します。

表 17-4 : SPI クロック位相および極性の制御

	CLK_PH = 0		CLK_PH = 1	
	CLK_POL = 0	CLK_POL = 1	CLK_POL = 0	CLK_POL = 1
エッジの駆動	負	正	正	負
エッジのサンプリング	正	負	負	正
ワード間の SS の状態	アクティブ		非アクティブ	
ワード外の SCLK の状態	アクティブ		非アクティブ	

クロック位相の設定、CPHA (CLK_PH)

マスター モードでは、クロック位相ビットの spi.Config_reg0 [CLK_PH] の値は、spi.Delay_reg0 レジスタのパラメーターを使用する I/O プロトコルに次のような影響を及ぼします (図 17-5 参照)。

CLK_PH = 0

- **SS の動作:** マスターは、spi.Delay_reg0 [d_nss] ビット フィールドにプログラムされている期間 (時間) は自動的に SS 出力を非アクティブ (High) に駆動します。この期間は、時間 = (1 + [d_nss]) * SPI_Ref_Clk クロック周期で求めます。最小時間は 2 SPI_Ref_Clk クロック周期です。
- **ワード間の遅延:** 現在のワードの最後のビット期間から次のワードの最初のビット期間までの遅延 (時間) は、時間 = (2 + [d_btwn]) * SPI_Ref_Clk クロック周期で求めます。最小時間は 3 SPI_Ref_Clk クロック周期です。この遅延期間に TxFIFO からデータを読み出して次のパラレル-シリアル変換の準備をし、スレーブ セレクトを非アクティブ High にトグルします。

CLK_PH = 1

- **SS の動作:** SS 出力信号は、ワード間で非アクティブに駆動されません。
- **ワード間の遅延:** 現在のワードの最後のビット期間から次のワードの最初のビット期間までの最小遅延は、デフォルトで SPI_Ref_Clk クロックの 1 サイクルです (spi.Delay_reg0 レジスタで設定可能)。この期間に TxFIFO からデータを読み出し、次のパラレル-シリアル変換の準備をします。



図 17-5 : クロック位相および極性の SPI I/O 信号の波形

17.5.2 連続する転送

(図 17-6 参照)

スレーブ モードの要件

スレーブ モードでは、コントローラーは連続する転送を受け入れることができます。

マスター モードのオプション

- 自動 SS、自動スタート (これらの 4 つのスタートを重要性に応じて順序付け、それぞれに相互参照を含める)
- 自動 SS、手動スタート
- 手動 SS、自動スタート
- 手動 SS、手動スタート



図 17-6 : SPI 連続する転送

17.5.3 MIO/EMIO の配線

SPI インターフェイス信号は、MIO ピンまたは EMIO インターフェイスのいずれかを介して配線できます。システムがリセットされると (たとえば、PS_POR_B、PS_SRST_B およびその他の方法)、I/O 信号のすべてがデフォルトで EMIO インターフェイスに配線されます。

SPI バスは、バス信号が MIO を介して配線されている場合、最大 50MHz で動作可能です。信号を EMIO 経由で PL ピンに配線した場合の公称クロック レートは 25MHz です。データシートで説明されている周波数の仕様を参照してください。

EMIO インターフェイスを使用するには、SPI EMIO インターフェイスを PL ピンが接続されている PL I/O バッファーに直接接続する目的で、ユーザーは PL でロジックを作成する必要があります。EMIO の配線は、最大 25MHz の I/O クロッキングをサポートします。

SPI 信号は特定の MIO ピンに接続可能です。配線図は、「17.5.4 配線と接続」を参照してください。配線に関する全般的な考え方と MIO I/O バッファーの構成は、「2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス」を参照してください。

例: MIO ピン 16 ～ 21 を使用して SPI 0 の I/O をプログラムする

この例では、ピン 16 ～ 21 に接続されているマスター SPI 0 を最大 3 つのスレーブ セレクトを使用して有効にします。

1. **MIO ピン 16 をクロック出力に設定する。**slcr.MIO_PIN_16 レジスタに 0x0000_22A0 を書き込み、次のように設定します。
   a. SPI 0 クロックをピン 16 に接続する。
   b. 出力を有効にする: [TRI_ENABLE] = 0
   c. LVCMOS18: [IO_TYPE] = 001
   d. 低速 CMOS 駆動エッジ。
   e. 内部プルアップ抵抗を無効にする。
   f. HSTL レシーバーを無効にする。
2. **MIO ピン 17 を MISO 入力に設定する。**slcr.MIO_PIN_17 レジスタのそれぞれに 0x0000_02A0 を書き込み、次のように設定します。。
   a. SPI 0 MISO をピン 17 に接続する。
   b. 出力を無効にする: [TRI_ENABLE] = 1
   c. LVCMOS18: [IO_TYPE] = 001

d. 低速 CMOS 駆動エッジ。

e. 内部プルアップ抵抗を無効にする。

f. HSTL レシーバーを無効にする。

3. **スレーブ セレクト出力の MIO ピン 18、19 および/または 20 を設定する。** slcr.MIO_PIN_18、19 および/または 20 レジスタに 0x0000_32A0 を書き込み、次のように設定します。内部プルアップは有効です。

   a. SPI 0 スレーブ セレクト信号をピン 18、19 および/または 20 に接続する。マスター モードのすべてのスレーブ セレクトをアクティブにできる。スレーブ モードでは、SS 0 を使用しなければならない。

   b. SPI によってトライステート制御を実行する: [TRI_ENABLE] = 0

   c. LVCMOS18: [IO_TYPE] = 001

   d. 低速 CMOS 駆動エッジ。

   e. 内部プルアップ抵抗を有効にする。

   f. HSTL レシーバーを無効にする。

4. **MIO ピン 21 を MOSI に設定する。** slcr.MIO_PIN_21 レジスタのそれぞれに 0x0000_22A0 を書き込み、次のように設定します。

   a. SPI 0 MOSI をピン 21 に接続する。

   b. SPI [TRI_ENABLE] = 0 によってトライステート制御を実行する。

   c. LVCMOS18: [IO_TYPE] = 001

   d. 低速 CMOS 駆動エッジ。

   e. 内部プルアップ抵抗を無効にする。

   f. HSTL レシーバーを無効にする。

17.5.4 配線と接続

ユーザーは、MIO ピンまたは PL ピンへの EMIO インターフェイスを介して各 SPI コントローラーを外部 SPI スレーブまたは SPI マスターに接続できます。配線例は次のとおりです。

- 図 17-7: MIO を介したマスター モード
- 図 17-8: EMIO を介したマスター モード
- 図 17-9: MIO を介したスレーブ モード

PS にある 2 つの SPI コントローラーは、「17.2.7 SPI 間の接続」で説明するとおりに両方の I/O 信号を相互に接続できます。

重要 : マスターモードで SS0 を使用しない場合、SS0 を V_{CC} に接続します。これは、マスター モードでは、コントローラーがこの信号を監視 (スヌープ) してマルチマスター モード状態を検出するため重要です。SS0 がロジック Low の場合、コントローラーは、マルチマスター モードであると見なし、SS0 がディアサートされるのを待ってからトランザクションを発行します。

MIO を介したマスター モード



図 17-7 : MIO を介した SPI マスター モードの配線図

重要 : MIO ピンを使用する場合は、必ず SS0 を使用します。SS0 を使用しない既存のデザインについては、ザイリンクスの AR58294 を参照してください。

EMIO を介したマスター モード



図 17-8 : EMIO を介した SPI マスター モードの配線図

重要 : EMIO ピンを使用する場合は、PL ビットストリームで SSIN を High に接続します。必ず、PS–PL 電圧レベル シフターを有効にし、PL への電源供給と PL コンフィギュレーションを実行するようにします。これに反した場合、SPI コントローラーは正しく機能しません。電圧シフト レジスタの有効化については、43 ページの「PS–PL 間の電圧レベル シフターの有効/無効」を参照してください。

MIO を介したスレーブ モード



図 17-9 : MIO を介した SPI スレーブ モードの配線図

17.5.5 MIO/EMIO 信号の一覧

SPI I/O インターフェイス信号の配線にはいくつかのオプションがあります。MIO ピンの複数の位置などもオプションに含まれます。「2.5.4 MIO 一覧表」および表 17-5 に、これらのオプションを示します。

デフォルトの入力信号の配線: I/O 信号が複数の MIO ピンに接続されていない場合 (MIO_PIN_xx レジスタのプログラミング)、EMIO インターフェイス入力信号は有効です。

MIO ピンの制約

小規模パッケージに関連する注記事項: デバイス バージョンによる MIO ピンの制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。各 SPI I/O インターフェイスはグループとして選択されます。

表 17-5 : SPI の MIO ピン

SPI インターフェイス I/O	SPI 信号			スレーブ または マスター モード	マスター モード	
	クロック	MOSI	MISO	SS 0	SS 1	SS 2
信号タイプ	IO	IO	IO	IO	O	O
コントローラーの デフォルト入力値	0	0	0	1	~	~
SPI 0、選択 1	16	21	17	18	19	20
SPI 0、選択 2	28	33	29	30	31	32
SPI 0、選択 3	40	45	41	42	43	44
SPI 1、選択 1	12	10	11	13	14	15
SPI 1、選択 2	24	22	23	25	26	27
SPI 1、選択 3	36	34	35	37	38	39
SPI 1、選択 4	48	46	47	49	50	51

EMIO 信号

表 17-6 に、EMIO インターフェイス上で利用可能な SPI I/O 信号を分類します。

表 17-6 : SPI EMIO 信号

SPI インターフェイス	コントローラーの デフォルト入力値	EMIO 信号		
		入力名 (I)	出力名 (O)	トライステート名 (O)
SPI 0 クロック	0	EMIOSPI0SCLKI	EMIOSPI0SCLKO	EMIOSPI0SCLKTN
SPI 0 MOSI	0	EMIOSPI0SI	EMIOSPI0MO	EMIOSPI0MOTN
SPI 0 MISO	0	EMIOSPI0MI	EMIOSPI0SO	EMIOSPI0STN
SPI 0 スレーブ セレクト 0	1	EMIOSPI0SSIN	EMIOSPI0SSON0	
SPI 0 スレーブ セレクト 1	~		EMIOSPI0SSON1	
SPI 0 スレーブ セレクト 2	~		EMIOSPI0SSON2	
SPI 0 SS トライステート	~			EMIOSPI0SSNTN
SPI 1 クロック	0	EMIOSPI1SCLKI	EMIOSPI1SCLKO	EMIOSPI1SCLKTN
SPI 1 MOSI	0	EMIOSPI1SI	EMIOSPI1MO	EMIOSPI1MOTN
SPI 1 MISO	0	EMIOSPI1MI	EMIOSPI1SO	EMIOSPI1STN
SPI 1 スレーブ セレクト 0	1	EMIOSPI1SSIN	EMIOSPI1SSON0	
SPI 1 スレーブ セレクト 1	~		EMIOSPI1SSON1	
SPI 1 スレーブ セレクト 2	~		EMIOSPI1SSON2	
SPI 1 SS トライステート	~			EMIOSPI1SSNTN

XILINX

第 18 章

CAN コントローラー

18.1 はじめに

この章では、CAN コントローラーのアーキテクチャと機能、およびデザインに含まれる各種レジスタの機能について説明します。PS にはほぼ同一の CAN コントローラーが 2 つあり、それぞれ独立して動作可能です。この章では、ユーザーに CAN 規格の知識があることを前提としており、CAN プロトコルの定義については説明を割愛します。

18.1.1 機能

CAN コントローラーの機能は次のとおりです。

- ISO 11898 -1、CAN 2.0A、CAN 2.0B 規格に準拠
- 標準 (11 ビット識別子) および拡張 (29 ビット識別子) フレーム
- 最大 1Mbps のビット レート
- 深さ 64 メッセージの送信メッセージ FIFO (TXFIFO)
- 1 つの高優先度送信バッファー (TXHPB) による送信の優先付け
- TXFIFO および RxFIFO 用のウォーターマーク割り込み
- ノーマル モードにおけるエラー時またはアービトレーション損失時の自動再送
- 深さ 64 メッセージの受信メッセージ FIFO (RxFIFO)
- イネーブル、マスク、ID を備えた 4 つの Rx アクセプタンス フィルター
- 診断アプリケーション用のループバックおよびスヌープ モード
- マスク可能なエラーおよびステータス割り込み
- 受信メッセージに対する 16 ビット タイム スタンプ
- 読み出し可能な RX/TX エラー カウンター

18.1.2 システム ビューポイント

図 18-1 に CAN コントローラーのシステム図を示します。



図 18-1 : CAN コントローラーのシステム図

18.1.3 ブロック図

図 18-2 に CAN コアのアーキテクチャの概略図を示します。各サブモジュールの詳細は、後述します。



図 18-2 : CAN コントローラーのブロック図

コンフィギュレーション レジスタ

CAN コントローラーのコンフィギュレーション レジスタは、コンフィギュレーション レジスタを定義します。このモジュールにより、APB インターフェイス経由でのレジスタの読み出し/書き込みアクセスを可能にしています。CAN コントローラーのレジスタの概要は、「18.3.8 レジスタの概要」を参照してください。

送信/受信メッセージ

送信用 (TXFIFO) と受信用 (RXFIFO) にそれぞれ専用の FIFO 構造のバッファーを使用してメッセージを格納します。各バッファーは最大 64 のメッセージを格納できます。TXFIFO にメッセージが書き込まれると、CAN バスを経由して送信する際に 2*(TX ドライバー遅延 + 伝搬遅延 + RX ドライバー 遅延) の合計遅延が発生します。

TX 高優先度バッファー (TXHPB)

各コントローラーには、高優先度の送信メッセージを 1 つ格納できる送信高優先度バッファー (TXHPB) が 1 つあります。このバッファーに書き込まれたメッセージには最も高い優先度が与えられ、TXFIFO に送信待ちのメッセージが残っていても、現在送信中のメッセージが完了したらただちに送信されます。

アクセプタンス フィルター

アクセプタンス フィルターは、ユーザーが事前に定義したマスクおよび ID レジスタで受信メッセージを分類し、メッセージを RXFIFO に書き込むか ACK だけを返して破棄するかを決定します。このフィルターを通過したメッセージのみが RXFIFO に書き込まれます。

18.1.4 注記事項

制約事項

PS には、2 つの CAN コントローラー用に PS クロック ジェネレーターが 1 つあります。内部クロックを使用する場合は両方のコントローラーが同じクロック周波数となりますが、各コントローラーへのクロックを有効にするかどうかは slcr レジスタで個別に設定できます (「25.6.4 CAN クロック」参照)。また、2 つの CAN コントローラーの片方または両方に MIO ピン経由で外部ソースからクロックを供給できます (「18.4.1 クロック」参照)。

推奨 : すべてのクロック ソースに対して、can.BRPR レジスタを 2 以上の値に設定し、プリスケーラ値を 3 以上に設定します。

18.2 機能の説明

CAN コントローラーはそれぞれ個別に設定、制御できます。CAN コントローラーは 2 つあり、それぞれ CAN0、CAN1 と表します。CAN 関連のレジスタには、先頭に can. の文字列が付きます (can.MSR レジスタ、など)。

18.2.1 コントローラーのモード

CAN コントローラーは、次の動作モードで使用できます。

- コンフィギュレーション
- ノーマル
- スリープ
- ループバック
- スヌープ モード

コンフィギュレーション モード

CAN コントローラーは、動作モードに関係なく、次のアクションが実行されるとコンフィギュレーション モードに遷移します。

- SRR レジスタの CEN ビットに 0 を書き込んだ場合。
- SRR レジスタの SRST ビットに 1 を書き込んだ場合。ソフトウェア リセットの直後にコアはコンフィギュレーション モードに移行します。
- リセット入力を 0 に駆動した場合。コアはリセットが 0 の間は、リセット状態を維持し、リセットが 1 にディアサートされるとコンフィギュレーション モードに移行します。

ノーマル モード

ノーマル モードでは、Bosch および IEEE 仕様で定義された TX および RX I/O 信号上でメッセージを送受信します。

スリープ モード

スリープ モードを使用すると、アイドル時の消費電力をわずかに削減できます。コントローラーは、スリープ モードからノーマル モードまたはコンフィギュレーション モードに遷移できます。スリープ モード時の動作は次のとおりです。

- ほかのノードがメッセージを送信すると、コントローラーはメッセージを受信してスリープ モードを終了する。
- 新しい TX 要求があると、ハードウェアがコントローラーをノーマル モードに切り換え、コントローラーが要求を処理する。
- コントローラーがスリープ モードに移行した時点で割り込みを生成できる。
- コントローラーがスリープ モードを終了した時点で割り込みを生成できる。

CAN バスにアクティビティが発生した場合、または TXFIFO/TXHPB で要求が発生した場合は、ハードウェアがスリープ モードを終了します。

スリープ モードが終了すると、ハードウェアが can.MSR[SLEEP] を 0 にクリアし、この時点で割り込みを発生させることができます。

CAN コントローラーは、MSR の LBACK ビットが 0、MSR の SLEEP ビットが 1、および SRR の CEN ビットが 1 の場合にコンフィギュレーション モードからスリープ モードに移行します。TX FIFO または TX 高優先度バッファーのいずれかから保留中の送信要求がない場合にのみ、CAN コントローラーはスリープ モードに移行します。

SLEEP ビットが 1、CAN バスがアイドル状態、そして TX FIFO または TX 高優先度バッファーのいずれかから保留中の送信要求がない場合、CAN コントローラーはノーマル モードからスリープ モードに移行します。

ほかのノードがメッセージを送信すると、CAN コントローラーは送信されたメッセージを受信してスリープ モードを終了します。コントローラーがスリープ モードのときに、TX FIFO または TX 高優先度バッファーのいずれかから新しい転送要求があると、これらの要求は処理され、CAN コントローラーはスリープ モードを終了します。CAN コントローラーがスリープ モードに移行するか、またはスリープ モードからウェークアップするときに、割り込みが生成されます。CAN コントローラーは、スリープ モードからコンフィギュレーション モードまたはノーマル モードのいずれかに移行できます。

ループ バック モード (診断)

ループバック モードは診断用に使用します。ループバック モードでは、コンフィギュレーション モードに移行するかリセットを発行するかのどちらかにコントローラーを設定する必要があります。ループバック モード時の動作は次のとおりです。

- コントローラーは CAN_TX バス信号にリセッシブ ビット ストリームを送信する。
- TX メッセージは内部で RX ラインにループバックされ、ACK が返される。
- TX メッセージは CAN_TX バス信号には送信されない。
- コントローラーは、自身が送信したメッセージをすべて受信する。
- コントローラーは、ほかの CAN ノードから送信されたメッセージは受信しない。

スヌープ モード (診断用)

スヌープ モードは診断用に使用します。このモードでは、コンフィギュレーション モードに移行するかリセット状態を維持するかのどちらかにコントローラーを設定する必要があります。スヌープ モード時の動作は次のとおりです。

- コントローラーは、CAN バスにリセッシブ ビット ストリームを送信する。
- コントローラーは、通常のバス通信には使用されない。
- コントローラーは、ほかの CAN ノードから送信されたメッセージを受信する。
- アクセプタンス フィルターの有効/無効の切り換えや、フィルター条件の変更はソフトウェアで動的に実行できる。エラー カウンターは無効で、0 にクリアされます。エラー カウンター レジスタを読み出すと、0 が返されます。

モードの遷移

図 18-3 にサポートされているモードの遷移を示します。遷移は主に、リセット、CEN ビット、MSR レジスタの設定、ハードウェア ウェークアップ メカニズムによって制御されます。

コンフィギュレーション モードからノーマル モードに遷移するには、次のように設定します。

- can.MSR[LBACK, SNOOP, SLEEP] = 0
- can.SRR[CEN] = 1

ノーマル モードからスリープ モードに遷移するには、次のように設定します (割り込みが発生)。

- can.MSR[SLEEP] = 1

次のイベントが発生すると、コントローラーはスリープ モードを終了します (割り込みが発生)。

- RX 信号のアクティビティが発生した場合 (ハードウェアが can.MSR[SLEEP] = 0 にクリア)
- TXFIFO または TXHPB のアクティビティが発生した場合 (ハードウェアが can.MSR[SLEEP] = 0 にクリア)
- ソフトウェアで can.MSR[SLEEP] に 0 を書き込んだ場合



図 18-3 : CAN コントローラーの動作モードの遷移

モードの設定

表 18-1 に、CAN コントローラーの動作モードと制御/ステータス ビットの関係を示します。

表 18-1 : CAN コントローラーの動作モード

CAN CPU_1x PS リセット (slcr)	ソフトウェア リセット レジスタ (can.SRR)		モード選択レジスタ (MSR) (読み書き可能ビット)			ステータス レジスタ (SR) (読み出し専用ビット)					動作モード
	SRST (CAN リセット)	CEN (CAN イネーブル)	LBACK	SLEEP	SNOOP	CONFIG	LBACK	SLEEP	NORMAL	SNOOP	
1	X	X	X	X	X	1	0	0	0	0	リセット
0	1	X	X	X	X	1	0	0	0	0	リセット
0	0	0	X	X	X	1	0	0	0	0	コンフィギュレーション
0	0	1	1	X	X	0	1	0	0	0	ループバック
0	0	1	0	1	0	0	0	1	0	0	スリープ
0	0	1	0	0	1	0	0	0	1	1	スヌープ
0	0	1	0	0	0	0	0	0	1	0	ノーマル

18.2.2 メッセージ フォーマット

RXFIFO と TXFIFO/TXHPB は、同じメッセージ フォーマットを使用します。各メッセージは 4 ワード (16 バイト) で構成されます。メッセージの実際のデータ バイトや有効なフィールドの数にかかわらず、ソフトウェアは 4 ワードすべてを読み出す/書き込む必要があります。

表 18-2 にメッセージのワード/フィールド構成を示します。各フィールドの詳細は、表 18-3 で解説しています。

表 18-2 : CAN メッセージのフォーマット

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
メッセージ ID [IDR]	ID[28:18]											STR/RTR	IDE	ID[17:0]																	RTR
データ長コード [DLCR]	DLC[3:0]				予約									タイム スタンプ (RX のみ。TX では予約)																		
データ ワード 1 [DW1R]	DB0[7:0]								DB1[7:0]					DB2[7:0]											DB3[7:0]							
データ ワード 2 [DW2R]	DB4[7:0]								DB5[7:0]					DB6[7:0]											DB7[7:0]							

ビット フィールドの詳細

書き込み

不要なビット フィールドまたはデータ バイトには 0 を書き込みます。機能を使用しない場合は、表 18-3 に示したデフォルト値をソフトウェアで書き込んでください。

読み出し

データは DB0 ～ DBn (n = DLC に記述された値) に格納されています。データを読み出す際は、ソフトウェアで両方のデータ ワード (DW1R と DW2R) を読み出す必要がありますが、有効なデータが格納されているのは DLC に記述されたバイト分のみです。

表 18-3 に、CAN メッセージの各ワード (IDR、DLCR、DW1R、DW2R) のビット フィールドの説明を示します。

表 18-3 : CAN メッセージの各ワード レジスタのビット フィールド

ビット	名前	デフォルト値	説明
メッセージ ID ワード			
31:21	ID[28:18]	0	**標準メッセージ ID** 標準フレームの ID 部は 11 ビットです。 これらのビットは標準フレーム ID を示します。 このフィールドは、標準フレームと拡張フレームの両方で有効です。
20	SRR/RTR	0	**代替リモート要求/リモート送信要求** メッセージ フレームがデータ フレームかリモート フレームかを示します。このフィールドは、標準フレームでのみ有効です。拡張フレームでは、このビットは常に 1 です。 1: メッセージ フレームはリモート フレーム 0: メッセージ フレームはデータ フレーム
19	IDE	0	**ID 拡張** フレームが標準 ID と拡張 ID のどちらを使用しているかを示します。このフィールドは、標準フレームと拡張フレームの両方で有効です。 1: 拡張メッセージ ID を使用 0: 標準メッセージ ID を使用
18:1	ID[17:0]	0	**拡張メッセージ ID** このフィールドは、拡張メッセージ ID を示します。このフィールドは、拡張フレームでのみ有効です。 標準フレームでは、このフィールドはすべて 0 として読み出されます。 標準フレームでは、このフィールドにはすべて 0 を書き込みます。
0	RTR	0	**リモート送信要求** メッセージ フレームがデータ フレームかリモート フレームかを示します。 このフィールドは、拡張フレームでのみ有効です。 1: メッセージ オブジェクトはリモート フレーム 0: メッセージ オブジェクトはデータ フレーム 標準フレームでは、このビットは 0 として読み出されます。 標準フレームでは、このビットには 0 を書き込みます。
DLC ワード			
31-28	DLC	0	**データ長コード** CAN フレームのコントロール フィールドにある、データ長を示すフィールドです。データ ワード 1 およびデータ ワード 2 レジスタに含まれる有効なデータのバイト数 (0 ～ 8) を示します。
27-0	予約	0	このフィールドはすべて 0 として読み出されます。 このフィールドにはすべて 0 を書き込みます。

表 18-3 : CAN メッセージの各ワード レジスタのビット フィールド (続き)

ビット	名前	デフォルト値	説明
データ ワード 1			
DW1R[31:24]	DB0[7:0]	0	データ バイト 0
DW1R[23:16]	DB1[7:0]	0	データ バイト 1
DW1R[15:8]	DB2[7:0]	0	データ バイト 2
DW1R[7:0]	DB3[7:0]	0	データ バイト 3
データ ワード 2			
DW2R[31:24]	DB4[7:0]	0	データ バイト 4
DW2R[23:16]	DB5[7:0]	0	データ バイト 5
DW2R[15:8]	D6[7:0]	0	データ バイト 6
DW2R[7:0]	DB7[7:0]	0	データ バイト 7

18.2.3 メッセージ バッファー

RX メッセージ

RXFIFO には、受信した RX CAN メッセージ (アクセプタンス フィルターを使用する場合は、受信後にフィルターを通過したメッセージ) を最大 64 個まで格納できます。このフィルターを通過した RX メッセージは、すべて RXFIFO に格納されます。アクセプタンス フィルターを選択していない場合は、受信したすべてのメッセージが RXFIFO に格納されます。ソフトウェアでこれらのメッセージを読み出す方法は、「18.3.7 RXFIFO からのメッセージの読み出し」で説明します。

RXFIFO に正しく書き込まれた RX メッセージにはタイム スタンプが追加されます。16 ビットのフリーランニング カウンターは、CAN ビット時間クロックによって駆動されます。RX メッセージには、次の規則に基づいてタイム スタンプが記録されます。

- カウンターはロールオーバーします。ロールオーバーが発生したことを通知するステータス ビットはありません。
- タイム スタンプには、RX メッセージが正しく受信された時刻が記録されます。カウンターのサンプリングは、EOF の最後のビットで実行されます。
- カウンターは、CEN = 0 にするか、ソフトウェアで can.TCR レジスタに 1 を書き込むとクリアされます。

RXFIFO に格納された RX メッセージをソフトウェアで読み出す際は、メッセージに含まれる実際のデータ バイト数にかかわらず 4 つのワード レジスタをすべて読み出す必要があります。最初のワードは RXFIFO_ID レジスタを使用して読み出します。この中には、RX メッセージの ID (IDR) が含まれます。2 番目のワードは RXFIFO_DLC レジスタを使用して読み出します。この中には、16 ビットのタイム スタンプとデータ長コード (DLC) フィールドが含まれます。3 番目と 4 番目のワードにはデータ ワード 1 (DW1R) とデータ ワード 2 (DW2R) が含まれます。

RXFIFO レジスタへの書き込みは無視されます。空の RXFIFO からのデータ読み出しは無効で、割り込みを発生させることがあります。

RXFIFO 内のメッセージは、CAN コントローラーがバスオフ ステートまたはコンフィギュレーション モードに移行しても維持されます。

TX メッセージ

CAN コントローラーには設定可能な TXFIFO があり、ソフトウェアはこのバッファーに最大 64 個の TX CAN メッセージを格納できます。また、このコントローラーには深さ 1 の高優先度送信バッファー (TXHPB) もあります。優先度の高いメッセージを送信する場合は、ソフトウェアでこのバッファーにメッセージを書き込みます (空きがある場合)。TXHPB に格納されたメッセージは、TXFIFO 内のメッセージよりも優先的に送信されます。

アービトレーション損失時や、メッセージ送信中にエラーが発生した場合、コントローラーはメッセージの再送を試みます。この場合、再送メッセージが正しく送信完了するまでは TxHPB に高優先度の新しいメッセージを書き込んでも送信されることはありません。

コントローラーは、IDR ワードのビット 31 から順にメッセージを送信します。IDR ワードの送信が完了したら、次に DLCR ワードを送信します。次に、データ バイトを DB0、DB1、... DB7 の順に送信します。DB7 のビット 0 がメッセージのデータ部の最後のビットとなります。530 ページの表 18-2 を参照してください。

コントローラーが TXFIFO または TXHPB からメッセージを正しく送信完了すると、ステータス ビットの can.ISR[TXOK] がセットされます (= 1)。

TXFIFO および TXHPB 内のメッセージは、CAN コントローラーがバスオフ ステートまたはコンフィギュレーション モードに移行しても維持されます。

メッセージのフォーマットは、「18.2.2 メッセージ フォーマット」を参照してください。

RXFIFO からの読み出し

メッセージを完全に受信するには、RXFIFO から 16 バイトすべてを読み出す必要があります。最初のワード (4 バイト) を読み出すと受信メッセージの ID (IDR) が返されます。2 番目のワードを読み出すと、受信メッセージの 16 ビット受信タイム スタンプとデータ長コード (DLC) フィールドが返されます (DLCR)。3 番目のワードからはデータ ワード 1 (DW1R)、4 番目のワードからはデータ ワード 2 (DW2R) が返されます。

メッセージを正しく受信した時刻は、16 ビットのフリーランニング カウンターによって相対的なタイム スタンプが記録されます。

メッセージに含まれるデータが 8 バイトよりも少ない場合でも、4 ワードすべてを読み出す必要があります。RXFIFO への書き込みは無視されます。空の RXFIFO を読み出すと無効なデータが返され、RX アンダーフロー割り込みが発生します。

RX/TX エラー カウンター

RX または TX エラーが発生すると、プロトコル エンジンの RX または TX エラー カウンター (「18.2.6 プロトコル エンジン」参照) がインクリメントします。これら 2 つのエラー カウンターは 8 ビット幅で、読み出し専用の can.ECR レジスタの REC および TEC ビット フィールドを使用して読み出します。

RX/TX エラー カウンターは、次のいずれかの条件が発生するとリセットされます。

- can.SRR[SRST] フィールドに 1 を書き込んだ場合。このビットへの書き込みはセルフ クリアします。
- can.SRR[CEN] = 0 (コンフィギュレーション モード) になった場合。
- コントローラーがバスオフ ステートに移行した場合。

18.2.4 割り込み

2 つの CAN コントローラーには、GIC 割り込みコントローラーへの割り込み信号がそれぞれ 1 つずつあります。CAN 0 は IRQ ID#60 に接続し、CAN 1 は ID #83 に接続します。割り込み要因は、次のいずれか 1 つにグループ化できます。

- TXFIFO および TXHPB
- RXFIFO
- メッセージ送信およびアービトレーション
- スリープ モードおよびバスオフ

割り込みの有効/無効は can.IER レジスタで行います。割り込みステータスは、can.ISR レジスタで確認します。can.ICR レジスタの該当するビットに 1 を書き込むと、割り込みはクリアされます。表 18-4 に示すように、割り込み要因によってはこれ以外の方法で割り込みをクリアできる場合があります。

割り込み一覧

CAN 割り込みは、いったんハードウェアによってセットされるとソフトウェアでクリアするまでセットされたままです。表 18-4 に CAN のステータスと割り込みの一覧を示します。

表 18-4 : CAN のステータスと割り込みの一覧

割り込み名	ビット	その他の割り込みクリア方法	説明
TXFIFO ウォーターマーク	13	なし	FIFO 動作のしきい値。
TXFIFO エンプティ	14	なし	FIFO が空であることを示す。
TXFIFO フル	2	なし	FIFO がフルであることを示す。
TXHPB フル	3	なし	TxHPB が使用中で、書き込みできないことを示す。
RXFIFO ウォーターマーク	12	なし	FIFO 動作のしきい値。
RXFIFO ノット エンプティ	7	なし	読み出し可能なメッセージが 1 つ以上存在することを示す。
RXFIFO オーバーフロー	6	can.SRR[CEN] に 0 を書き込む	フルの FIFO に書き込んだメッセージが失われた可能性があることを示す。
RXFIFO アンダーフロー	5	なし	プログラミング エラー。空の RXFIFO からメッセージを読み出したことを示す。
メッセージ RX	4	can.SRR[CEN] に 0 を書き込む	
メッセージ TX	1	can.SRR[CEN] に 0 を書き込む	
メッセージ エラー	8	can.SRR[CEN] に 0 を書き込む	5 種類の CAN エラーのいずれかがエラー ステータス レジスタで発生したことを示す。
アービトレーション ロスト	0	なし	
スリープ モード開始	10	can.SRR[CEN] に 0 を書き込む	
スリープ モード終了	11	can.SRR[CEN] に 0 を書き込む	コントローラーがノーマル モードまたはコンフィギュレーション モードに移行できることを示す。
バスオフ	9	can.SRR[CEN] に 0 を書き込む	

RXFIFO および TXFIFO 割り込み

図 18-4 「CAN RXFIFO および TXFIFO のウォーターマーク割り込み」に、FIFO のウォーターマーク レベルとすべての FIFO 割り込みを示します。



図 18-4 : CAN RXFIFO および TXFIFO ウォーターマーク割り込み

例: RXFIFO ウォーターマーク割り込み (12) の設定

RXFIFO のウォーターマーク割り込みの設定と制御は次の手順で行います (図 18-4 参照)。ウォーターマークのステータスおよび制御割り込みは、539 ページの「プロトコル エンジン」で説明します。

1. **RXFIFO ウォーターマーク割り込みを無効にする。**can.IER[12] に 0 を書き込みます。
2. **RXFIFO フル ウォーターマーク レベルを設定する。**can.WIR[FW] に値を書き込みます。
3. **RXFIFO ウォーターマーク割り込みをクリアする。**can.ICR[12] に 1 を書き込みます。
4. **RXFIFO ウォーターマーク ステータスを読み出す。**can.ISR[12] を読み出します。
5. **RXFIFO ウォーターマーク割り込みを有効にする。**can.IER[12] に 1 を書き込みます。

例: TXFIFO ウォーターマーク割り込み (13) の設定

TXFIFO のウォーターマーク割り込みの設定と制御は次の手順で行います (図 18-4 参照)。ウォーターマークのステータスおよび制御割り込みは、539 ページの「プロトコル エンジン」で説明します。

1. **TXFIFO ウォーターマーク割り込みを無効にする。**can.IER[13] に 0 を書き込みます。
2. **TXFIFO エンプティ ウォーターマーク レベルを設定する。**can.WIR[EW] に値を書き込みます。
3. **TXFIFO ウォーターマーク割り込みをクリアする。**can.ICR[13] に 1 を書き込みます。
4. **TXFIFO ウォーターマーク ステータスを読み出す。**can.ISR[13] を読み出します。
5. **TXFIFO ウォーターマーク割り込みを有効にする。**can.IER[13] に 1 を書き込みます。

例: TXFIFO エンプティ割り込み (14) の設定

TXFIFO エンプティ割り込みの制御は次の手順で行います。

1. **TXFIFO エンプティ割り込みを無効にする。**can.IER[14] に 1 を書き込みます。
2. **TXFIFO エンプティ割り込みをクリアする。**can.ICR[14] に 1 を書き込みます。
3. **TXFIFO エンプティ割り込みを有効にする。**can.IER[14] に 1 を書き込みます。
4. **TXFIFO エンプティ ステータスを読み出す。**can.ISR[14] を読み出します。これで TXFIFO が空かどうかがわかります。

18.2.5 RX メッセージのフィルタリング

RX メッセージをフィルタリングするには、アクセプタンス フィルター マスク レジスタとアクセプタンス フィルター ID レジスタを設定して最大 4 つのアクセプタンス フィルターを有効にし、受信メッセージを RXFIFO に書き込むか、ACK だけを返してメッセージを破棄するかを決定します。

このフィルタリングは、次の手順で実行します。

1. 受信したメッセージの IDR をアクセプタンス フィルター マスク レジスタのビットでマスクする。
2. アクセプタンス フィルター ID レジスタもアクセプタンス フィルター マスク レジスタのビットでマスクする。
3. マスクした 2 つの値を比較する。
4. 2 つの値が同じなら、メッセージを RXFIFO に格納する。
5. フィルタリングは、定義した 4 つのアクセプタンス フィルターのそれぞれで実行されます。受信したメッセージの IDR がいずれか 1 つのフィルターを通過すると、そのメッセージは RXFIFO に書き込まれます。

アクセプタンス フィルターの有効化

どのアクセプタンス フィルターを使用するかは、アクセプタンス フィルター レジスタ (AFR) で設定します。このレジスタには、4 つのアクセプタンス フィルターに対応した 4 つのイネーブル ビット (UAF ビット) があります。1 つの UAF (Use Acceptance Filter) ビットには、アクセプタンス フィルター ID レジスタ (AFIR) とアクセプタンス フィルター マスク レジスタ (AFMR) のペアがそれぞれ関連付けられています。

UAF ビットが 1 の場合、対応するアクセプタンス フィルター ペアをフィルタリングに使用します。UAF ビットが 0 の場合、対応するアクセプタンス フィルター ペアはフィルタリングに使用しません。

ノーマル モード時にアクセプタンス フィルター ペアの内容を書き換えるには、まずこのレジスタの対応する UAF ビットを 0 にしておく必要があります。アクセプタンス フィルターを書き換えた場合、対応する UAF ビットを 1 にセットしてフィルターを有効にします。

can.AFR レジスタの各 UAF ビットで RX アクセプタンス フィルターを有効にします。

- すべての UAF ビットを 0 にすると、受信したすべてのメッセージが RXFIFO に書き込まれます。
- CAN メッセージ受信中に UAF ビットが 1 から 0 に変化した場合、そのメッセージは RXFIFO には書き込まれません。

最大 4 つのアクセプタンス フィルターのうちいずれか 1 つが次の条件式を満たすと、その RX メッセージは RXFIFO に書き込まれます。

If (AFMR & Message_ID) == (AFMR & AFIR) then Capture Message

各アクセプタンス フィルターは、個別に有効にできます。どのフィルターを使用するかは、can.AFR レジスタで次のように設定します。

- can.AFR[UAF4] = 1 の場合、AFMR4 および AFID4 が有効
- can.AFR[UAF3] = 1 の場合、AFMR3 および AFID3 が有効
- can.AFR[UAF2] = 1 の場合、AFMR2 および AFID2 が有効
- can.AFR[UAF1] = 1 の場合、AFMR1 および AFID1 が有効

すべての can.AFR[UAFx] ビットを 0 にすると、受信したすべてのメッセージが RXFIFO に書き込まれます。UAF ビットは、受信メッセージの最初のビットを受信した時点でハードウェアによってサンプリングされます。

アクセプタンス フィルター マスク

アクセプタンス フィルター マスク レジスタ (AFMR) には、アクセプタンス フィルタリングに使用するマスク ビットを設定します。受信したメッセージ フレームの IDR とアクセプタンス フィルター ID レジスタに格納されているメッセージ ID を比較する際、どのビット位置を比較対象に含めるかはアクセプタンス フィルター マスク レジスタの各ビットで設定します。

AFMR は 4 つあります。これらのレジスタはメモリに格納されます。メモリを初期化していない場合、AFMR を読み出すと不定値が返されます。ソフトウェアまたはハードウェア リセットをアサートしてもこれらレジスタの内容はクリアされません。これらのレジスタは読み出しと書き込みの両方が可能です。ただし書き込みが行えるのは、can.AFR レジスタの対応する UAF ビットが 0 で、なおかつ can.SR レジスタの ACFBSY ビットが 0 の場合のみです。

AFMR には次の規則が適用されます。

拡張フレーム すべてのビット フィールド (AMID [28:18]、AMSRR、AMIDE、AMID [17:0]、AMRTR) を定義します。

標準フレーム AMID [28:18]、AMSRR、AMIDE のみを定義します。AMID [17:0] および AMRTR には 0 を書き込みます。

アクセプタンス フィルター ID

アクセプタンス フィルター ID レジスタ (AFIR) には、フィルタリングに使用する ID ビットを設定します。AFIR は 4 つあります。

これらのレジスタは読み出しと書き込みの両方が可能です。ただし書き込みが行えるのは、can.AFR レジスタの対応する UAF ビットが 0 で、なおかつ can.SR レジスタの ACFBSY ビットが 0 の場合のみです。

AFIR には次の規則が適用されます。

拡張フレーム すべてのビット フィールド (AIID [28..18]、AISRR、AIIDE、AIID [17:0]、AIRTR) を定義します。

標準フレーム AIID [28:18]、AISRR、AIIDE のみを定義します。AIID [17:0] および AIRTR には 0 を書き込みます。

標準フレームか拡張フレームかに合わせて、IDE ビットを正しく設定しておく必要があります。AMIR の IDE ビットに 0 を書き込むと、標準フレーム ID のみが確認されます。

例: アクセプタンス フィルターの設定

各アクセプタンス フィルターには、それぞれ専用のマスク レジスタ (can.AFMR{1,2,3,4}) と ID レジスタ (can.AFIR{1,2,3,4}) があります。

1. **アクセプタンス フィルターを無効にする。** can.AFR レジスタに 0 を書き込みます。
2. **フィルターがアイドルになるまで待つ。** can.SR[ACFBSY] を 0 になるまでポーリングします。
3. **フィルター マスクと ID を書き込む。** AFMR レジスタと AFIR レジスタに値を書き込みます (次の例参照)。
4. **必要に応じて、別のフィルター マスクと ID を書き込む。** 手順 2 に戻ります。
5. **1 つまたは複数のフィルターを有効にする。** すべてのフィルターを有効にするには、can.AFR レジスタに 0x0000_000F を書き込みます。

AFMR および AFIR レジスタの設定

表 18-5 に、コントローラーへ送信する TX メッセージの有効なフィールドをまとめます。各フィールドの説明は、「18.2.2 メッセージ フォーマット」を参照してください。

表 18-5 : CAN メッセージ ID レジスタ (IDR) のフィールド

	ID[28:18]	STR/RTR	IDE	ID[17:0]	RTR
標準フレーム	有効	有効	有効	無視	無視
拡張フレーム	有効	有効	有効	有効	有効

AFMR マスク レジスタのビット フィールドに 1 を書き込むと、受信した RX CAN メッセージのそのビット フィールドが比較の対象となります (マスクなし)。AFIR レジスタには、受信した TX CAN メッセージと比較する値を書き込んでおきます。

例: AFMR および AFIR レジスタの設定 (標準フレームの場合)

標準フレームの場合のアクセプタンス フィルターの設定例を示します。フレーム ID は 0x5DF としていますが、実際にはアプリケーションに合わせて任意の値を設定してください。

1. **標準フレーム用のフィルター マスクを設定する。** can.AFMR レジスタに 0xFFF8_0000 を書き込みます。
   a. [AMIDE] = 1 を書き込み、標準メッセージ ID の比較を有効にします。
   b. [AMIDH] = 0x7FF を書き込み、標準メッセージ ID のすべてのビットを比較対象とします。
   c. [AMSRR] = 1 を書き込み、STR の比較を有効にします。
   d. [AMIDL, AMRTR] = 0 を書き込み、拡張フレームに関するビットはすべて 0 に設定します。
2. **標準フレーム用のフィルター ID を設定する。** can.AFIR レジスタに 0xABC0_0000 を書き込みます。
   a. 標準フレーム メッセージ モードを選択します ([AIIDE] = 0)。
   b. 標準メッセージ ID に [AIIDH] = 0x55E を書き込みます。
   c. [AISRR] = 0 を書き込み、STR を無効にします。
   d. [AIIDL, AIRTR] = 0 を書き込み、拡張フレームに関するビットはすべて 0 に設定します。

例: AFMR および AFIR レジスタの設定 (拡張フレームの場合)

拡張フレームの場合のアクセプタンス フィルターの設定例を示します。フレーム ID は 0x5DF としていますが、実際にはアプリケーションに合わせて任意の値を設定してください。

1. **拡張フレーム用のフィルター マスクを設定する。** can.AFMR レジスタに 0xFFFF_FFFF を書き込みます。
   a. [AMSRR] = 1 を書き込み、フレームの STR のマスクを有効にします。
   b. [AMIDH] = 0x7FF を書き込み、標準メッセージ ID のすべてのビットを比較対象とします。
   c. [AIIDE] = 1 を書き込み、拡張フレームを有効にします。
   d. 拡張 ID に [AIIDL] = 0x3FFFF を書き込みます。
   e. 拡張フレームの RTR ビットに [AIRTR] = 1 を書き込みます。
2. **拡張フレーム用のフィルター ID を設定する。** can.AFIR レジスタに 0xABDF_9BDE を書き込みます。
   a. 標準 ID に [AIIDH] = 0x55E を書き込みます。
   b. 標準フレームの RTR ビットに [AISRR] = 1 を書き込みます。
   c. [AIIDE] = 1 を書き込み、拡張フレームを選択します。
   d. 拡張 ID に [AIIDL] = 3CDEF を書き込みます。
   e. 拡張フレームの RTR ビットに [AIRTR] = 0 を書き込みます。

18.2.6 プロトコル エンジン

CAN プロトコル エンジンは、主にビット タイミング ロジック (BTL) とビット ストリーム プロセッサ (BSP) の 2 つのモジュールで構成されます。図 18-5 に CAN プロトコル エンジンのブロック図を示します。



図 18-5 : CAN プロトコル エンジン

RX/TX ビット タイミング ロジック

ビット タイミング ロジック (BTL) モジュールの主な機能は次のとおりです。

- ビットストリーム プロセッサ (BSP) 用に RX サンプリング クロックを生成
- CAN コントローラーとバス上の CAN トラフィックを同期
- 受信時にバスをサンプリングし、バスからデータ ストリームを抽出
- 送信時にバスへ送信ビット ストリームを挿入

ビット時間クロック周期の長さは、クロック周波数 CAN_REF_CLK、ボー レート ジェネレーターの分周値 (can.BRPR レジスタ)、セグメント長 (can.BTR レジスタ) に基づいて標準値が決定します。

BTL モジュールは、can.BTR[SJW] ビット フィールドの同期幅パラメーターを使用して CAN の再同期を管理します。図 18-6 に CAN ビット時間を示します。



図 18-6 : CAN ビット時間

同期セグメントの値は、常に 1 TQ (Time Quanta) 期間と同じです。

TS 1 および TS 2 期間の値は、can.BTR[TS1, TS2] ビット フィールドでプログラム可能です。これらのレジスタへの書き込みは、コントローラーがコンフィギュレーション モード時に行います。伝搬遅延セグメント (PROP_SEG) の値は、実際の伝搬遅延よりも小さい値を設定しておく必要があります。

TQ (Time Quanta) クロック

TQ (Time Quanta) クロック (TQ_CLK) は、コントローラーの基準クロック (CAN_REF_CLK) をボー レート プリスケーラ (BRP) で分周して生成します。

tTQ_CLK = tCAN_REF_CLK * (can.BRPR[BRP] + 1)

freqTQ_CLK = freqCAN_REF_CLK / (can.BRPR[BRP] + 1)

tSYNC_SEGMENT = 1 * tTQ_CLK
tTIME_SEGMENT1 = tTQ_CLK * (can.BPR[TS1] + 1)
tTIME_SEGMENT2 = tTQ_CLK * (can.BPR[TS2] + 1)

tBIT_RATE = tSYNC_SEGMENT + tTIME_SEGMENT1 + tTIME_SEGMENT2

freqBIT_RATE = freqCAN_REF_CLK / ((can.BRPR[BRP] + 1) * (3 + can.BTR[TS1] + can.BTR[TS2]))

ヒント : 1 つのビット レートを得るためのビット時間設定は複数ありますが、値を選択する際はオシレーターの誤差と CAN 伝搬遅延を十分に考慮する必要があります。CAN ビット時間レジスタの設定の詳細は、CAN 2.0A、CAN 2.0B、ISO 11898-1 仕様を参照してください。

ビットストリーム プロセッサ

ビットストリーム プロセッサ (BSP) モジュールは、CAN メッセージの送受信中にいくつかの機能を実行します。BSP は TXFIFO または TXHPB から送信メッセージを取得し、次の機能を実行してからビットストリームを BTL に渡します。

- メッセージのシリアル変換
- スタッフ ビットや CRC ビットなど、送信時に使用することがプロトコルで定義された各種フィールドの挿入

送信時に BSP は RX データも併行して監視し、バス アービトレーションを実行します。アービトレーションの結果、勝ちの場合はフレームを完全に送信し、負けの場合は再送を試みます。

受信時には、BSP はスタッフ ビットや CRC ビットなど、プロトコルで定義された各種フィールドを受信したビットストリームから除去します。BSP ステート マシンは、送信時および受信時にバス トラフィックを解析し、フォーム、CRC、ACK、スタッフ、ビット エラーを検出します。次に、このステート マシンはエラー信号送出とエラー封じ込めを実行します。CAN コントローラーは自らオーバーロード フレームを生成することはありませんが、バスで検出されたオーバーロード フラグには応答します。

このモジュールは、CAN コントローラーのエラー ステート (エラー アクティブ、エラー パッシブ、バスオフ) を判定します。バス上で TX または RX エラーが検出されると、BSP は CAN 2.0 A、CAN 2.0 B、ISO 11898-1 仕様で定義された規則に基づいて送信または受信エラー カウンターの値を更新します。これらのカウンターの値に基づき、BSP は CAN コントローラーのエラー ステートを更新します。

18.2.7 CAN0-CAN1 間の相互接続

PS にある 2 つの CAN コントローラーは、両方の I/O 信号を相互に接続できます。このモードでは、片方の CAN コントローラーの RX 信号をもう一方のコントローラーの TX 信号に接続します。これらの接続は、slcr.MIO_LOOPBACK [CAN0_LOOP_CAN1] ビットで有効にします。

18.3 プログラム ガイド

18.3.1 概要

CAN コントローラーには複数の動作モードがあり、メッセージの送受信もいくつかの方法で実行できます。低レベル機能の説明は、「18.2 機能の説明」を参照してください。システム レベルの動作は、「18.4 システム機能」で説明します。

CAN コントローラーの全レジスター覧は、表 18-6 に示しています。各レジスタの詳細は、付録 B「Register Details」を参照してください。

18.3.2 コンフィギュレーション モード ステート

次のいずれかのアクションが実行されると、CAN コントローラーは現在の動作モードにかかわらずコンフィギュレーション モードに移行します。

- SRR レジスタの CEN ビットに 0 を書き込んだ場合。
- SRR レジスタの SRST ビットに 1 を書き込んだ場合。ソフトウェア リセットの直後にコントローラーはコンフィギュレーション モードに移行します。
- SLCR で制御してリセット入力を 1 に駆動した場合。リセットが 1 の間、コントローラーはリセット状態を維持し、リセットが 0 にディアサートされるとコントローラーはコンフィギュレーション モードに移行します。

コンフィギュレーション モードの動作は次のとおりです。

- CAN コントローラーは CAN バスとの同期を失い、バス ラインにリセッシブ固定のビットを駆動する。
- エラー カウント レジスタ (ECR) はリセットされる。
- エラー ステータス レジスタ (ESR) はリセットされる。
- ビット タイミング レジスタ (BTR) およびボー レート プリスケーラ レジスタ (BRPR) は書き換えが可能。
- CAN コントローラーは新しいメッセージを受信しない。
- CAN コントローラーは新しいメッセージを送信しない。TXFIFO および TXHPB 内のメッセージは末尾に追加されます。これらのパケットは、通常動作が再開すると送信されます。
- RXFIFO からの読み出しは実行できる。

- TXFIFO および TXHPB への書き込みは実行できる (SNOOP ビットがセットされていない場合)。
- 割り込みステータス レジスタの ARBLST、TXOK、RXOK、RXOFLW、ERROR、BSOFF、SLP、WKUP ビットはクリアされる。
- RXFIFO からの読み出しにより、割り込みステータス レジスタの RXNEMP および RXUFLW ビットがセットされることがある。
- TxHPB および TxFIFO への書き込みにより、割り込みステータス レジスタの TXBFLL および TXFLL ビット、ステータス レジスタの TXBFLL および TXFLL ビットがセットされることがある。
- 割り込みイネーブル レジスタ (IER) で 1 にセットしたビットに対応する割り込みは発生する。
- すべてのコンフィギュレーション レジスタにアクセス可能。

コンフィギュレーション モードでは、SRR レジスタの CEN ビットが 1 にセットされるまで CAN コントローラーはこのモードを継続します。CEN ビットを 1 にセットした後、リセッシブ ビット シーケンス 11 を受信すると CAN コントローラーはコンフィギュレーション モードを終了します。

MSR レジスタの LBACK、SNOOP、SLEEP ビットの設定に基づき、CAN コントローラーはコンフィギュレーション モードからノーマル、ループバック、スヌープ、スリープ モードのいずれかに移行します。

18.3.3 コントローラーのスタートアップ

コントローラーは、ノーマル、スリープ、スヌープ、ループバック モードでの動作が可能です。サポートされている遷移条件は、図 18-3 を参照してください。スタートアップ時に、コントローラーのクロックおよびコンフィギュレーション ビットを書き込みます。次に動作モードを選択し、有効に設定します。

例: スタートアップ シーケンス

1. **クロックを設定する。**「18.4.1 クロック」を参照してください。
2. **TX/RX 信号を設定する。**「18.5.1 MIO プログラミング」を参照してください。
3. コンフィギュレーション モードになるまで待つ。can.SR[CONFIG] = 1 になるまでこのレジスタをポーリングします。
4. **コントローラーをリセットする。**コントローラーはコンフィギュレーション モードになります。「18.4.2 リセット」を参照してください。
5. **ビット サンプリング クロックを設定する。**「RX/TX ビット タイミング ロジック」を参照してください。
6. **必要に応じて割り込みを設定する。**「18.2.4 割り込み」を参照してください。
7. **アクセプタンス フィルターを設定する。**「18.2.5 RX メッセージのフィルタリング」を参照してください。
8. **動作モードを選択する。**ノーマル、スリープ、スヌープ、ループバック モードのいずれかを選択します。「18.3.4 動作モードの変更」を参照してください。
9. **コントローラーを有効にする。**can.SRR[CEN] に 1 を書き込みます。

18.3.4 動作モードの変更

例: ノーマル モードからスリープ モードへ

次の条件を満たすと、ノーマル モードからスリープ モードへ移行します。

1. **スリープ モードを選択する。**can.MSR[SLEEP] に 1 を書き込みます。
2. **CAN バスがアイドルになるまで待つ。**
3. **TXFIFO および TXHPB 内のメッセージがすべて送信されるまで待つ。**

注記 : ノーマル モードでは、can.MSR[LBACK] = 0 で can.SRR[CEN] = 1 です。また、can.MSR[SNOOP] = don't care です。

例: コンフィギュレーション モードからスリープ モードへ

次の条件を満たすと、コンフィギュレーション モードからスリープ モードへ移行します。

1. **スリープ モードを選択する。**can.MSR[SLEEP] に 1、can.MSR[LBACK] に 0 を書き込みます。
2. **コントローラーを有効にする。**can.SRR[CEN] に 1 を書き込みます。
3. **TXFIFO または TXHPB が空になるまで待つ。**

注記 : コンフィギュレーション モードでは、can.MSR[SNOOP] = don't care です。

I/O バス アクティビティを検出するか、ソフトウェアで TXFIFO または TXHPB にメッセージを書き込むとスリープ モードは終了します。スリープ モードが終了すると、ハードウェアが can.MSR[SLEEP] を 0 にクリアし、この時点で割り込みを発生させることができます。

18.3.5 TXFIFO へのメッセージの書き込み

次に示すどちらのオプションでも、メッセージを書き込む前に can.SR[TXFLL] をポーリングできます。

TXFIFO に書き込むメッセージは、「メッセージ構造」で定義したフォーマットに従う必要があります。

例: ポーリングを使用して TXFIFO にメッセージを書き込む場合

1. **TXFIFO のステータスをポーリングする。**TXFIFO にメッセージを書き込む前に、can.SR[TXFLL] = 0 および can.SR[TXFEMP] = 1 になるまでこれらレジスタをポーリングします。
2. **TXFIFO にメッセージを書き込む。**4 つのデータ レジスタ (can.TXFIFO_ID、can.TXFIFO_DLC、can.TXFIFO_DATA1、can.TXFIFO_DATA2) をすべて書き込みます。

例: 割り込みを使用して TXFIFO にメッセージを書き込む場合

割り込みを使用する場合、can.ISR[TXFLL] による割り込みが発生するまで書き込みを継続できます。

TXFIFO がフルになるまで TXFIFO へのメッセージ書き込みを継続できます。TXFIFO がフルになると、can.ISR[TXFLL] と can.SR[TXFLL] が 1 にセットされます。TXFIFO が空になると、can.ISR[TXFEMP] が 1 にセットされます。

18.3.6 TXHPB へのメッセージの書き込み

TXHPB へのメッセージ書き込みには、必ずポーリングを使用します。メッセージのフォーマットは、「18.2.2 メッセージ フォーマット」を参照してください。

例: TXHPB へのメッセージの書き込み

1. **TXHPB のステータスをポーリングする。**can.SR[TXBFLL] = 0 になるまでこのレジスタをポーリングして、0 になったらメッセージを TXHPB に書き込みます。
2. **TXHPB にメッセージを書き込む。**4 つのデータ レジスタ (can.TXHPB_ID、can.TXHPB_DLC、can.TXHPB_DATA1、can.TXHPB_DATA2) をすべて書き込みます。

18.3.7 RXFIFO からのメッセージの読み出し

新しいメッセージを受信して RXFIFO に格納されると、can.ISR[RXNEMP] および can.ISR[RXOK] ビットが 1 にセットされます。RXFIFO が空のときにメッセージを読み出そうとすると、can.ISR[RXUFLW] も 1 にセットされます。

例: ポーリングを使用して RXFIFO からメッセージを読み出す場合

1. **RXFIFO のステータスをポーリングする。**メッセージを受信するまで can.ISR[RXOK] または can.ISR[RXNEMP] レジスタをポーリングします。これらのビットがセットされたら、手順 2 に進みます。
2. **RXFIFO からメッセージを読み出す。**4 つのレジスタ (can.RXFIFO_ID、can.RXFIFO_DLC、can.RXFIFO_DATA1、can.RXFIFO_DATA2) をすべて読み出します。
3. **RXFIFO にまだメッセージがあるか調べる。**can.ISR[RXNEMP] を読み出します。

例: 割り込みを使用して RXFIFO からメッセージを読み出す場合

can.ISR[RXOK]、can.ISR[RXNEMP] ビット フィールドによって割り込みを生成できます。

1. **RXFIFO ウォーターマーク レベル割り込みを設定する。**can.WIR[FW] に、ウォーターマーク割り込み can.ISR[RXFWMFLL] のしきい値を書き込みます。
2. **割り込みを受信したら手順 3 へ進む。**
3. **メッセージを受信するまで待つ。**can.ISR[RXOK] または can.ISR[RXFWMFLL] を読み出します。
4. **RXFIFO からメッセージを読み出す。**4 つのレジスタ (can.RXFIFO_ID、can.RXFIFO_DLC、can.RXFIFO_DATA1、can.RXFIFO_DATA2) をすべて読み出します。
5. **RXFIFO が空ではないかどうかを判断する。**can.ISR[RXNEMP] を読み出します。
6. **RXFIFO が空になるまで繰り返す。**
7. **割り込みをクリアする。**

18.3.8 レジスタの概要

表 18-6 に制御およびステータス レジスタをまとめます。これらのレジスタはすべて 32 ビット幅です。予約ビットまたは未使用ビットを読み出すと、常に 0 が返されます。予約ビットまたは未使用ビットには 0 を書き込んでください。予約アドレスへの書き込みは無視されます。

表 18-6 : CAN レジスタの概要

機能	レジスタ名 (特に記載のない場合は CAN レジスタ)	概要
コンフィギュレーションおよび制御	SRR MSR BRPR BTR ECR TCR	コントローラーの有効/無効、リセット。 ボー レートおよびタイミングの設定。 タイム スタンプ カウンターのクリア。
割り込み処理	ISR IER ICR WIR	割り込み検出を有効/無効にし、割り込みコントローラーに送信される割り込みをマークして、そのままの割り込みステータスを読み出す。
ステータス	ECR ESR SR	コントローラーのステータスに関する情報。

表 18-6 : CAN レジスタの概要 (続き)

機能	レジスタ名 (特に記載のない場合は CAN レジスタ)	概要
送信 FIFO	TXFIFO_ID TXFIFO_DLC TXFIFO_DATA1 TXFIFO_DATA2	送信メッセージを書き込む。
送信 HPB	TXHPB_ID TXHPB_DLC TXHPB_DATA1 TXHPB_DATA2	高優先度の送信メッセージを 1 つ格納。
受信 FIFO	RXFIFO_ID RXFIFO_DLC RXFIFO_DATA1 RXFIFO_DATA2	受信メッセージを読み出す。
アクセプタンス フィルター	AFR AFMR[4:1] AFIR[4:1]	アクセプタンス フィルターの設定と制御。
システム レベル	slcr.CAN_CLK_CTRL slcr.CAN_MIOCLK_CTRL slcr.CAN_RST_CTRL	コントローラーのリセットとクロック制御。

18.4 システム機能

18.4.1 クロック

CAN コントローラーと I/O インターフェイスは、基準クロック (CANx_REF_CLK) によって駆動されます。コントローラーのインターコネクトにも APB インターフェイス クロックが必要です。APB インターコネクト クロック (CPU_1x) は常に PS クロック サブシステムから供給します。

通常、基準クロックは PS クロック サブシステムから供給しますが、利用可能な任意の MIO ピンを利用して外部クロック ソースからも駆動できます。基準クロックは、プロトコル エンジン、ボー レート ジェネレーター、データパスが使用します。2 つのコントローラーは、PS クロック サブシステムからの同じ基準クロック周波数を共有します。基準クロックを MIO ピンから供給した場合は、異なる周波数を設定できます。

CPU_1x クロック

一般的なクロック プログラミングに関する情報は、第 25 章「クロック」を参照してください。CPU_1x クロックは、CAN 基準クロックと非同期に動作します。

基準クロック

通常、基準クロックは PS クロック サブシステムから供給されますが、MIO ピンを利用して外部クロック ソースからも駆動できます。PS 内部には 3 つの PLL と 2 つのクロック分周器ペアがあります。PS クロック サブシステムと外部 MIO ピンのどちらのクロック ソースを使用するかは、CAN_MIOCLK_CTRL レジスタで選択します。

PS 内の CAN クロックは slcr.CAN_CLK_CTRL で制御します。PS による CAN 基準クロックの生成は、「25.6.4 CAN クロック」で説明します。PS には、2 つの CAN コントローラー用のクロック ジェネレーターが 1 つあります。MIO ピンを使用する場合は、選択した MIO_PIN Mux レジスタを入力としてプログラムします。

例: 内部クロックを基準クロックに設定して配線する場合

クロックを設定して MIO パスを無効にします。PLL の動作周波数を 1000MHz、必要な CAN 基準クロックを 24MHz (23.8095MHz) とします。

1. **クロック サブシステムを設定する。**slcr.CAN_CLK_CTRL レジスタに 0x0030_0E03 を書き込みます。
   a. 両方の CAN 基準クロックを有効にする。
   b. I/O PLL クロックを 42 (0x02A) で分周する: DIVISOR0 = 0x0E および DIVISOR1 = 0x03 として、両方のコントローラーで使用する。
2. **MIO パスを無効にする。**slcr.CAN_MIOCLK_CTRL レジスタに 0x0000_0000 を書き込み、内部クロック サブシステム/PLL からのクロックを両方のコントローラーのクロックに選択します。

例: コントローラーのクロックを MIO ピンから供給する場合

この例では、MIO ピン 45 をコントローラーの基準クロックとして使用します。

1. **MIO デバイス ピンを設定する。**slcr.MIO_PIN_45 レジスタに 0x0000_1200 を書き込みます。
   a. MIO ピン 45 を GPIO コントローラーに配線する (この設定は次の手順 2 で変更される)。
   b. 出力ドライバーを無効にする (TRI_ENABLE = 1)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。
2. **MIO パスを有効にする。**slcr.CAN_MIOCLK_CTRL レジスタに値を書き込み、手順 1 で書き込んだ MIO_PIN_45 レジスタの設定を変更します。

   slcr.CAN_MIOCLK_CTRL[CANx__REF_SEL] に 1 を書き込み、slcr.CAN_MIOCLK_CTRL[CANx_MUX] ビット フィールドに、手順 1 のピンに合わせた MIO ピン番号を書き込みます。

18.4.2 リセット

表 18-7 に各リセット タイプの影響の有無を示します。

表 18-7 : CAN リセットの影響

名前	APB インターフェイス	RX/TX FIFO	プロトコル エンジン	制御/ ステータス レジスタ	アクセプタンス フィルター (ID/マスク)
ローカル CAN リセット can.SRR[SRST]	あり	あり	あり	あり	なし
PS リセット サブシステム slcr.CAN_RST_CTRL[CANx_CPU1X_RST]	あり	あり	あり	あり	なし

例: ローカル CAN リセットを使用したリセット

1. **ローカル CAN リセット レジスタに値を書き込む。** can.SRR[SRST] ビット フィールドに 1 を書き込みます。このビットはセルフ クリアします。

例: リセット サブシステムを使用したリセット

1. **CAN の slcr リセット レジスタに値を書き込む。** slcr.CAN_RST_CTRL[CANx_CPU1X_RST] ビット フィールドに 1 を書き込んだ後、0 を書き込みます。

18.5 I/O インターフェイス

18.5.1 MIO プログラミング

各コントローラーの RX/TX 信号は、MIO ピンまたは EMIO インターフェイスのいずれかに接続されます (548 ページの表 18-8 参照)。配線に関する全般的な考え方と MIO I/O バッファーの構成は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」を参照してください。外部基準クロック (CAN_REF_CLK) を使用するための MIO 配線は、「18.4.1 クロック」を参照してください。

例: MIO ピンへの RX/TX 信号の設定

1. **MIO ピン 46 を RX 信号に設定する。** slcr.MIO_PIN_46 レジスタに 0x0000_1221 を書き込みます。
   a. CAN0 RX 信号をピン 46 に配線する。
   b. 出力を無効にする (TRI_ENABLE = 1)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。
2. **MIO ピン 47 を TX 信号に設定する。** slcr.MIO_PIN_47 レジスタに 0x0000_1220 を書き込みます。
   a. CAN0 TX 信号をピン 47 に配線する。
   b. トライステートを CAN で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS 駆動エッジ。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。

18.5.2 MIO-EMIO 信号

表 18-8 に CAN の I/O 信号を示します。配線の詳細は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」を参照してください。MIO ピンの一覧、および特定のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 18-8 : CAN の MIO ピンおよび EMIO 信号

CAN インターフェイス	コントローラーのデフォルト入力値	MIO ピン		EMIO 信号	
		ピン番号	I/O	信号名	I/O
CAN 0 RX	0	10、14、18、22、26、30、34、38、42、46、50	I	EMIOCAN0PHYRX	I
CAN 0 TX	~	11、15、19、23、27、31、35、39、43、47、51	O	EMIOCAN0PHYTX	O
CAN 0 CLK	~	任意の MIO ピン	I	~	~
CAN 1 RX	0	9、13、17、21、25、29、33、37、41、45、49、53	I	EMIOCAN1PHYRX	I
CAN 1 TX	~	8、12、16、20、24、28、32、36、40、44、48、52	O	EMIOCAN1PHYTX	O
CAN 1 CLK	~	任意の MIO ピン	I	~	~

XILINX

第 19 章

UART コントローラー

19.1 はじめに

UART コントローラーは全二重の非同期レシーバー/トランスミッターで、プログラム可能なボー レートおよび I/O 信号フォーマットを幅広くサポートしています。このコントローラーは、自動パリティ生成およびマルチマスター検出モードに対応しています。

UART の動作は、コンフィギュレーション レジスタとモード レジスタで制御します。FIFO、モデム信号、その他のコントローラー機能の状態は、ステータス レジスタ、割り込みステータス レジスタ、モデム ステータス レジスタを使用して読み出します。

このコントローラーは、RX データ パスと TX データ パスが独立した構造になっています。どちらのパスにも 64 バイトの FIFO が 1 つあります。コントローラーは、TX および RX FIFO でデータのシリアライズ/デシリアライズを実行します。また、RXD および TXD 信号の各種ループバック構成をサポートするためのモード スイッチもコントローラーに含まれます。FIFO 割り込みステータス ビットは、ポーリングまたは割り込みドリブンのハンドラーをサポートしています。ソフトウェアは、RX および TX データ ポート レジスタを使用してデータ バイトの読み出し/書き込みを実行します。

モデムのようなアプリケーションで UART を使用する場合、モデム制御モジュールがハンドシェイキング プロトコルに基づいてモデム ハンドシェイク信号を検出、生成し、レシーバーおよびトランスミッター パスを制御します。

19.1.1 機能

各 UART コントローラー (UART 0 および UART 1) には次の機能があります。

- プログラム可能なボー レート ジェネレーター
- 64 バイトの受信 FIFO と送信 FIFO
- プログラム可能なプロトコル
  - 6、7、8 データ ビット
  - 1、1.5、2 ストップ ビット
  - 奇数パリティ、偶数パリティ、スペース パリティ、マーク パリティ、パリティなし
- パリティ エラー、フレーミング エラー、オーバーラン エラー検出
- ライン ブレークの生成
- 割り込み生成
- RXD および TXD モード: モード スイッチにより、ノーマル モード、エコー モード、診断用のループバック モードを切り替え
- UART 0 と UART 1 のループ接続が可能
- モデム制御信号: CTS、RTS、DSR、DTR、RI、DCD は EMIO インターフェイスでのみ利用可能

19.1.2 システム ビューポイント

図 19-1 に UART コントローラーのシステム図を示します。



図 19-1 : UART のシステム図

slcr レジスタ セット (「4.3 SLCR レジスタ」参照) には、UART クロック、リセット、MIO-EMIO 信号マップに関する制御ビットが含まれます。ソフトウェアは、PS の AXI インターコネクトに接続された APB 32 ビット スレーブ インターフェイスを利用して UART コントローラー レジスタにアクセスします。各コントローラーの IRQ は PS の割り込みコントローラーに接続され、PL に配線されています。

19.1.3 注記事項

基準クロックの動作に関する制約

PS には、2 つの UART コントローラー用に 1 つの PS クロック ジェネレーターがあります。各 UART コントローラーのボー レート ジェネレーターには同じクロック周波数の基準クロック (UART_Ref_Clk) が供給されますが、これらは個別に有効にできます (「25.6.3 SDIO、SMC、SPI、Quad-SPI、UART クロック」参照)。コントローラーは、常に PS 内部のクロック ジェネレーターによって駆動されます。

注記 : CPU_1x クロックと UART_Ref_clk クロックの周波数の関係には制限はありません。

7z010 CLG225 デバイス

7z010 CLG225 デバイスがサポートする MIO ピンは 32 本です (49 ページの「MIO 一覧表」参照)。このため、MIO ピンで利用できる UART 信号には制限があります。必要に応じて TXD および RXD UART 信号を EMIO インターフェイスに配線し、PL ピンにパススルーできます。「1.1.3 注記事項」で、7z010 CLG225 デバイスのすべての制限事項を説明しています。

19.2 機能の説明

19.2.1 ブロック図

図 19-2 に UART モジュールのブロック図を示します。



図 19-2 : UART のブロック図

19.2.2 制御ロジック

制御ロジックには、UART の各種動作モードを選択する制御レジスタとモード レジスタが含まれます。

制御レジスタは、レシーバー /トランスミッター モジュールの有効/無効の切り替え、およびこれらモジュールへのソフト リセットの発行を行います。また、受信タイムアウト カウンターの再スタートやブレーク送信の制御といった機能もあります。

受信ラインのブレーク検出はソフトウェアでインプリメントする必要があります。フレーム エラーを検出した後に 1 つ以上のゼロ バイトが RXFIFO にあると、ブレーク信号になります。

モード レジスタは、ボー レート ジェネレーターで使用するクロックを選択します。また、送信データおよび受信データで使用するビット長、パリティ ビット、ストップ ビットもこのレジスタで選択します。このほか、UART の動作モードを必要に応じてノーマル モード、自動エコー モード、ローカル ループバック モード、リモート ループバック モードに切り替える機能もあります。

19.2.3 ボー レート ジェネレーター

ボー レート ジェネレーターは、レシーバーとトランスミッターの両方にビット周期クロック (ボー レート クロック) を供給します。ボー レート クロックは、ベース クロックの uart_clk とシングル サイクルのクロック イネーブルを分離してインプリメントすることにより、クロックを適切な周波数に分周できるようにしています。図 19-3 にボー レート生成ロジックを示します。



図 19-3 : UART ボー レート ジェネレーター

ボー レート ジェネレーターは、マスター クロック信号 (uart_ref_clk) またはマスター クロックを 8 分周した信号 (uart_ref_clk/8) のいずれかを使用します。どちらのクロック信号を使用するかは、モード レジスタ (uart.mode_reg0) の CLKS ビットの値で選択します。ここからの説明では、このビットで選択したクロックを sel_clk と表記します。

sel_clk のクロックをさらに分周して、3 つのクロック (baud_sample、baud_tx_rate、baud_rx_rate) を生成します。baud_tx_rate は、データ送信に使用するターゲット ボー レートです。baud_rx_rate は baud_tx_rate と同じクロック レートですが、受信したデータに合わせて再同期されます。baud_sample は baud_rx_rate および baud_tx_rate の ([BDIV] + 1) 倍の周波数で、受信データのオーバーサンプリングに使用します。

sel_clk のクロック周波数をボー レート ジェネレーター レジスタの CD フィールドの値で分周したものが、baud_sample クロック イネーブルとなります。このレジスタには、1 ～ 65535 の値をプログラムできます。

次に、baud_sample クロックを ([BDIV] + 1) の値で分周します。BDIV はボー レート分周値レジスタのプログラム可能なフィールドで、4 ～ 255 の値をプログラムできます。このフィールドのリセット時の値は 15 です。このため、デフォルトでは baud_sample クロックと baud_tx_rate/baud_rx_rate クロックの比は 16:1 となります。

式 19-1 に baud_sample クロック イネーブルの周波数を示します。

$$baud_sample = \frac{sel_clk}{CD} \quad \text{式 19-1}$$

式 19-2 に、baud_rx_rate および baud_tx_rate クロック イネーブルの周波数を示します。

$$baud_rate = \frac{sel_clk}{CD \times (BDIV + 1)} \quad \text{式 19-2}$$

重要 : ボー レート ジェネレーター レジスタ (uart.Baud_rate_gen_reg0) またはボー レート分周値レジスタ (uart.Baud_rate_divider_reg0) に値を書き込む際は、事前にトランスミッターとレシーバーを無効にしておく必要があります。また、トランスミッターとレシーバーを再び有効にする際は、事前にトランスミッターとレシーバーの両方にソフト リセットを発行する必要があります。

表 19-1 に、代表的な uart_ref_clk クロック、ボー レート、クロック分周値 (CD および BDIV)、誤差率の関係を示します。強調表示した値は、CD および BDIV のリセット時の値 (デフォルト値) を表しています。この例では、システム クロック レートを UART_Ref_Clk = 50MHz とし、Uart_ref_clk/8 = 6.25MHz と仮定しています。UART 基準クロックの周波数を変更すると、より正確なボー レート周波数が得られます。UART_Ref_Clk の設定方法の詳細は、第 25 章「クロック」を参照してください。

表 19-1 : UART パラメーター値の例

クロック	ボー レート	計算上の CD	実際の CD	BDIV	実際の ボー レート	誤差 (BPS)	% 誤差
UART 基準クロック	600	10416.667	10417	7	599.980	0.020	-0.003
UART 基準クロック/8	9,600	81.380	81	7	9,645.061	45.061	0.469
UART 基準クロック	9,600	651.041	651	7	9,600.614	0.614	0.006
UART 基準クロック	28,800	347.222	347	4	28,818.44	18.44	0.064
UART 基準クロック	115,200	62.004	62	6	115,207.37	7.373	0.0064
UART 基準クロック	230,400	31.002	31	6	230,414.75	14.75	0.006
UART 基準クロック	460,800	27.127	9	11	462,962.96	2,162.96	0.469
UART 基準クロック	921,600	9.042	9	5	925,925.92	4,325.93	0.469

19.2.4 送信 FIFO

送信 FIFO (TXFIFO) には、APB インターフェイスから書き込まれたデータを格納します。これらのデータは送信モジュールによって FIFO から取り出された後、シフト レジスタに格納されます。TXFIFO の最大データ幅は 8 ビットです。データは、TXFIFO レジスタに書き込むと TXFIFO に格納されます。

データが TXFIFO に格納されると TXFIFO エンプティ フラグがクリアされます。このフラグは、TXFIFO から最後のワードが取り出され、トランスミッターのシフト レジスタに格納されるまで Low の状態を保持します。つまり、TXFIFO エンプティ フラグがセットされてから 1 ワード分のデータをシリアル送信するのにかかる時間内にホスト ソフトウェアが次のデータ ワードを TXFIFO に書き込めば、転送が中断されることはありません。

TXFIFO フル割り込みステータス (TFULL) は、TXFIFO が完全にフルでこれ以上 TXFIFO にデータを格納できないことを示します。この状態で APB インターフェイスから TXFIFO への書き込みを実行するとオーバーフローがトリガーされ、書き込みデータは TXFIFO に格納されません。TNFULL (Transmit FIFO Nearly Full) フラグは、モード レジスタの WSIZE ビットで設定されているサイズの書き込みを 1 回実行するには FIFO に十分な空き領域がないことを示します。

TNFULL (TXFIFO Nearly Full) フラグは、TXFIFO に 1 バイト分の空きしかないことを示します。

また、TXFIFO が一定のフィル レベルに達した場合にしきい値トリガー (TTRIG) を発生させることもできます。トランスミッター トリガー レジスタに値を設定すると、TXFIFO のフィル レベルがその設定値に達した時点でトリガーがセットされます。

19.2.5 送信データ ストリーム

送信モジュールは TXFIFO からパラレル データを取り出してトランスミッターのシフト レジスタに格納し、シリアル データに変換します。

送信モジュールは、スタート ビット、データ ビット、パリティ ビット、ストップ ビットの順にシリアル データ ストリームをシフト出力します。データは、送信ボー クロック イネーブル (baud_tx_rate) の立ち下がりエッジで LSB から順に送信されます。典型的な送信データ ストリームの例を図 19-4 に示します。



図 19-4 : 送信データ ストリーム

uart.mode_reg0[CHRL] レジスタ ビットで、キャラクター長のデータ ビット数を選択します。uart.mode_reg0[NBSTOP] レジスタ ビットは、送信するストップ ビットの数を選択します。

19.2.6 受信 FIFO

RXFIFO は、レシーバーのシリアル シフト レジスタが受信したデータを格納します。RXFIFO の最大データ幅は 8 ビットです。

RXFIFO にデータを格納すると RXFIFO エンプティ フラグがクリアされます。このフラグは、RXFIFO のすべてのデータが APB インターフェイスに転送されるまで Low のままです。空の RXFIFO を読み出すと 0 が返されます。

RXFIFO フル ステータス (Chnl_int_sts_reg0 [RFUL] ビットおよび Channel_sts_reg0 [RFUL] ビット) は、RXFIFO がフルでこれ以上 RXFIFO にデータを格納できないことを示します。RXFIFO に空きができると、レシーバーのシフト レジスタで受信したキャラクターが RXFIFO に格納されます。

RXFIFO が一定のフィル レベルに達した場合にしきい値トリガー (RTRIG) を発生させることもできます。レシーバー トリガー レベル レジスタ (Rcvr_FIFO_trigger_level0) に値を設定すると、RXFIFO のフィル レベルがその設定値に達した時点でトリガーがセットされます。範囲は 1 ～ 63 です。

19.2.7 受信データのキャプチャ

UART は、UARTX REF_CLK およびクロック イネーブル (baud_sample) を使用して UARTx_RxD 信号を常時オーバーサンプリングします。サンプルが Low レベルへの遷移を検出すると、これがスタート ビットの開始である可能性があります。UART_RxD 入力で Low レベルを検出すると、UART は BDIV ボー レート クロック サイクルの半分だけ待機した後さらに 3 回サンプリングを実行します。3 つのビットがすべて Low レベルなら、レシーバーはこれを有効なスタート ビットと解釈します。図 19-5 にデフォルトの BDIV = 15 の場合の例を示します。



図 19-5 : BDIV がデフォルト値の場合の受信データ ストリーム

有効なスタート ビットが検出されると、レシーバー ボー レート クロック イネーブル (baud_rx_rate) が再同期されます。これにより、受信した UART RXD 信号が各ビット期間の理論上の中央でサンプリングされるようになります (図 19-6 参照)。



図 19-6 : 受信データ ストリームの再同期

再同期した baud_rx_rate が High になると、最後にサンプリングした 3 つのビットを比較します。ロジック値は多数決法で決定し、同じ値のサンプルが 2 つある方がデータ ビットの値となります。シリアル データ ビットの値が決定すると、これを受信シフト レジスタにシフト入力します。1 キャラクター全体のデータ ビットが揃うと、受信シフト レジスタの内容が RXFIFO にプッシュされます。

受信パリティ エラー

レシーバーは、1 キャラクターを受信するたびに、uart.mode_reg0 [PAR] ビット フィールドの設定に基づいて受信したデータ ビットのパリティを計算します。次に、計算したパリティと受信したパリティ ビットを比較します。これらが一致しない場合、パリティ エラー ビットがセットされます (uart.Chnl_int_sts_reg0 [PARE] = 1)。割り込みを有効にしている場合は、割り込みが発生します。

受信フレーミング エラー

レシーバーがフレーム末尾で有効なストップ ビットを受信できなかった場合、フレーミング エラー ビットがセットされます (uart.Chnl_int_sts_reg0 [FRAME] = 1)。割り込みを有効にしている場合は、割り込みが発生します。

受信オーバーフロー エラー

コントローラーは、1 キャラクターを受信するたびに RXFIFO に空きがあるかどうかを確認します。空きがあれば、そのキャラクターを RXFIFO に書き込みます。RXFIFO がフルの場合、コントローラーは RXFIFO に空きができるまで待ちます。RXFIFO がフルの状態で RXD に新しいスタート ビットが検出されると、そのデータは失われ、コントローラーは RX オーバーフロー割り込みビットをセットします (uart.Chnl_int_sts_reg0 [ROVR] = 1)。割り込みを有効にしている場合は、割り込みが発生します。

受信タイムアウトのメカニズム

レシーバーには、RxD 信号の非アクティブ状態 (High レベルを持続) を検出する受信タイムアウト メカニズムがあります。タイムアウト時間は、uart.Rcvr_timeout_reg0 [RTO] ビット フィールドに値を書き込んで設定します。タイムアウト メカニズムは 10 ビットの減分カウンターを使用します。RxD 信号で新しいスタート ビットを受信した場合、またはソフトウェアで uart.Control_reg0 [RSTTO] に 1 を書き込んだ場合 ([RSTTO] = 1 のときに 1 を書き込んだ場合も含む)、タイムアウト カウンターには [RTO] ビット フィールドの値が再読み込みされ、カウントダウンが開始します。

1,023 ビット期間の間、スタート ビットの検出もリセット タイムアウトの発生もない場合は、タイムアウトになります。この場合、割り込みステータス レジスタの受信タイムアウト エラー ビット [TIMEOUT] がセットされます。制御レジスタの [RSTTO] ビットには 1 を書き込み、新しく設定したタイムアウト値をタイムアウト カウンターにロードしてカウントを再スタートする必要があります。

カウンターの上位 8 ビットには [RTO] ビット フィールドの値が格納され、下位 2 ビットは 0 に初期化されます。カウンターは UART ビット クロックによって駆動されます。たとえば [RTO] = 0xFF の場合、タイムアウト時間は 1,023 ビット クロック (256 x 4 -1) となります。[RTO] ビットに 0 を書き込むと、タイムアウト メカニズムが無効になります。

減分カウンターが 0 になると受信タイムアウトが発生し、コントローラーはタイムアウト割り込みステータス ビットをセットします (uart.Chnl_int_sts_reg0 [TIMEOUT] = 1)。割り込みを有効にしている場合 (uart.Intrpt_mask_reg0 [TIMEOUT] = 1)、PS 割り込みコントローラーへの IRQ 信号がアサートされます。

タイムアウト割り込みの発生後、Chnl_int_sts_reg0 [TIMEOUT] ビットに 1 を書き込むと割り込みがクリアされます。この後、さらに受信タイムアウト割り込みを発生させるには、ソフトウェアで uart.Control_reg0 [RSTTO] = 1 にセットしておく必要があります。

19.2.8 I/O モード スイッチ

モード スイッチは、コントローラー内における RXD および TXD 信号の配線を制御します (図 19-7 参照)。モード スイッチを使用するループバックは、UARTX TXD/RXD I/O 信号の MIO-EMIO 配線に関係なく発生します。動作モードにはノーマル、自動エコー、ローカル ループバック、リモート ループバックの 4 種類があり (図 19-7 参照)、uart.mode_reg0 [CHMODE] レジスタ ビット フィールドで選択します。



図 19-7 : TXD および RXD の UART モード スイッチ

ノーマル モード

ノーマル モードは、標準の UART 動作で使用します。

自動エコー モード

エコー モードでは RXD でデータを受信し、モード スイッチによってレシーバーと TXD ピンの両方に送信します。トランスミッターからのデータは、コントローラーから送出できません。

ローカル ループバック モード

ローカル ループバック モードでは RXD ピンと TXD ピンのいずれにも接続せず、送信したデータがそのままレシーバーにループバックします。

リモート ループバック モード

リモート ループバック モードでは、RXD 信号が TXD 信号に接続されます。このモードでは、コントローラーは TXD および RXD での送受信は行いません。

19.2.9 UART0-UART1 間の相互接続

PS にある 2 つの UART コントローラーは、両方の I/O 信号を相互に接続できます。このモードは、slcr.LOOP [UA0_LOOP_UA1] bit = 1 にセットすると、一方の UART コントローラーの RXD および CTS 入力信号がもう一方の UART コントローラーの TXD および RTS 出力信号に接続されます。その他のフロー制御信号は接続されません。このような 2 つの UART コントローラーの相互接続は、MIO-EMIO プログラムに関係なく行われます。

19.2.10 ステータスと割り込み

割り込み/ステータス レジスタ

ソフトウェアから読み出し可能なステータス レジスタは 2 つあります。どちらのレジスタも、マスク前のステータスを示します。Chnl_int_sts_reg0 レジスタは、ステータスの読み出しと割り込みの生成の両方に使用できます。Channel_sts_reg0 レジスタはステータスの読み出しにのみ使用できます。

Chnl_int_sts_reg0 レジスタは、一度ビットがセットされるとソフトウェアでクリアするまでそのままの状態を維持します。ビットをクリアするには、1 を書き込みます。Chnl_int_sts_reg0 レジスタと Intrpt_mask_reg0 マスク レジスタの同じ位置のビットどうしの論理積をとり、その結果が 1 の場合は、そのビット位置に対応した UART 割り込みが PS 割り込みコントローラーにアサートされます。

- **Channel_sts_reg0**: マスク前のステータス情報。読み出し専用。書き込みは無視されます。

FIFO およびシステムに関する各種ステータス信号は、uart.Channel_sts_reg0 レジスタと uart.Chnl_int_sts_reg0 レジスタの両方またはいずれか一方に配線されています (図 19-8 参照)。



図 19-8 : 割り込み/ステータス信号

表 19-2 に、割り込みレジスタとビット フィールドの一覧を示します。

表 19-2 : UART 割り込みステータス ビット

割り込みレジスタ名とビット割り当て														
14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
uart.Intrpt_en_reg0 uart.Intrpt_dis_reg0 uart.Intrpt_mask_reg0 uart.Chnl_int_sts_reg0														
x	x	TOVR	TNFUL	TTRIG	DMSI	TIME OUT	PARE	FRAME	ROVR	TFUL	TEMPTY	RFUL	REMPTY	RTRIG
uart.Channel_sts_reg0														
TNFUL	TTRIG	FDELT	TACTIVE	RACTIVE	X	X	X	X	X	TFUL	TEMPTY	RFUL	REMPTY	RTRIG

割り込みマスク レジスタ

Intrpt_mask_reg0 は読み出し専用の割り込みマスク/イネーブル レジスタで、このビットで Chnl_int_sts_reg0 レジスタの各割り込みステータスをマスクします。

- マスク ビット = 0 の場合、割り込みがマスクされます。
- マスク ビット = 1 の場合、割り込みが有効になります。

このマスクは、書き込み専用の Intrpt_en_reg0 および Intrpt_dis_reg0 レジスタで制御します。同じ割り込みに関するイネーブル/ディスエーブル ビットは、相互排他的な値 (割り込みを有効にする場合は Intrpt_en_reg0[x] = 1、Intrpt_dis_reg0[x] = 0) に設定する必要があります。

チャネル ステータス

これらのステータス ビットは、Channel_sts_reg0 レジスタにあります。

- **TACTIVE**: トランスミッター ステート マシン アクティブ ステータス。アクティブ ステート (= 1) の場合、トランスミッターは現在キャラクターをシフト出力中です。
- **RACTIVE**: レシーバー ステート マシン アクティブ ステータス。アクティブ ステート (= 1) の場合、レシーバーはスタート ビットを検出して現在キャラクターをシフト入力中です。
- **FDELT**: レシーバー フロー遅延トリガー継続ステータス。フロー遅延トリガー レベルと現在の RxFIFO レベルを比較するには、FDELT ステータス ビットを使用します。

FIFO 以外の割り込み

これらのステータス ビットは、Chnl_int_sts_reg0 レジスタにあります。

- **TIMEOUT**: 受信タイムアウト エラー 割り込みステータス。このイベントは、アイドル状態になってからレシーバー タイムアウト時間が経過するとトリガーされます。
- **PARE**: レシーバー パリティ エラー割り込みステータス。このイベントは、受信したパリティ ビットが予想値と一致しない場合にトリガーされます。
- **FRAME**: レシーバー フレーミング エラー割り込みステータス。このイベントは、レシーバーが有効なストップ ビットを検出できなかった場合にトリガーされます。詳細は、「19.2.7 受信データのキャプチャ」を参照してください。
- **DMSI**: DCD、DSR、RI、CTS モデム フロー制御信号のロジック レベルが変化したことを示します。これらの信号のいずれかが High から Low、または Low から High へ変化するとこのイベントがトリガーされます。

FIFO 割り込み

表 19-2 に示した FIFO 割り込みのステータス ビットを、図 19-9 に示します。これらの割り込みステータス ビットはチャネル ステータス レジスタ (uart.Channel_sts_reg0) およびチャネル割り込みステータス レジスタ (uart.Chnl_int_sts_reg0) の両方にあります (ただし [TOVR] および [ROVR] ビットは uart.Chnl_int_sts_reg0 レジスタのみ)。



図 19-9 : UART RXFIFO および TXFIFO 割り込み

FIFO トリガー レベルは次のビット フィールドで制御します。

- uart.Rcvr_FIFO_trigger_level0[RTRIG] (6 ビットのフィールド)
- uart.Tx_FIFO_trigger_level0[TTRIG] (6 ビットのフィールド)

19.2.11 モデム制御

モデム制御モジュールは、モデムと UART の通信を制御します。このモジュールには、モデム ステータス レジスタ、モデム制御レジスタ、割り込みステータス レジスタの DMSI ビット、チャネル ステータス レジスタの FDELT ビットが含まれます。このイベントは、モデム ステータス レジスタの DCTS、DDSR、TERI、または DDCD が設定されている場合は常にトリガーされます。

モデム ステータス レジスタは、モデム入力信号の CTS (Clear To Send)、DCD (Data Carrier Detect)、DSR (Data Set Ready)、RI (Ring Indicator) の値を読み出す目的で使用します (これらのビットはすべて読み出し専用)。また、これらの入力の状態変化の有無や、自動フロー制御モードが現在有効かどうかを示すビット フィールドもあります。モデム ステータス レジスタの各ビットは、1 を書き込むとクリアされます。

読み出し/書き込み可能なモデム制御レジスタは、DTR (Data Terminal Ready) および RTS (Request To Send) 出力の設定、および自動フロー制御モードの有効/無効を設定します。

自動フロー制御モードはデフォルトでは無効となっており、モデム入力と出力は完全にソフトウェアで制御します。モデム制御レジスタの FCM ビットをセットして自動フロー制御モードを有効にすると、UART 送信/受信ステータスはモデム ハンドシェイク入力/出力を使用して自動的に制御されます。

自動フロー制御モードでは、受信 FIFO の現在のフィル レベルに基づいて Request To Send 出力がアサート/ディアサートされ、これに応じて通信相手のトランスミッターが送信を一時停止するため、UART 受信 FIFO のオーバーフローを防ぐことができます。Request To Send をディアサートする受信 FIFO フィル レベルは、フロー遅延レジスタ (Flow_delay_reg0) の FDEL フィールドで設定します。FIFO レベルが (FDEL - 4) 未満に低下するまで、この信号は Low のままです。

また、自動フロー制御モードでは、UART は Clear To Send 入力がアサートされている間のみ送信を実行します。Clear To Send がディアサートされると、UART は次のキャラクター境界で送信を一時停止します。

自動フロー制御を選択した場合、RTS 信号をディアサートしてデータの受信を制御するためにフロー遅延レジスタに値を書き込んでおく必要があります。どの RxFIFO レベルで RTS 信号をディアサートするかを、フロー遅延レジスタの値で設定します。RxFIFO レベルが (フロー遅延レジスタで設定した値 - 4) 未満に低下すると、RTS 信号は再びアサートされます。

フロー遅延トリガー レベルと現在の RxFIFO レベルを比較するには、uart.Channel_sts_reg0 [FDELT] レジスタ ビットを使用します。現在の RxFIFO レベルがフロー遅延レジスタで設定したトリガー レベル以上になると、[FDELT] ビットがセットされます。

フロー遅延レジスタで設定するトリガー レベルは、Rx トリガー レベル レジスタの値とは関係ありません。フロー遅延レジスタのトリガー レベルは、RTS モデム信号を使用してデータの受信を制御するためのものです。

受信データによる CPU への割り込みは、Rx トリガー割り込みを受信した場合のみ発生します。データは、Rx トリガー レベル レジスタで設定したトリガー レベルに基づいて取り出されます。

プログラム可能なパラメーター

UART フロー制御信号の DTR と RTS は、UART コントローラーによって生成されます。

- RTS フロー制御信号は、受信用の制御信号として使用します (接続された端末への Ready To Send 信号)。
- DTR フロー制御信号は、UART コントローラーのステータスを示します。

DTR と RTS は、ソフトウェアによる手動制御とコントローラーによる自動制御の両方が可能です。

- 自動モードでは、モデム制御ユニットが RTS および DTR 信号をアサート/ディアサートします。
- 手動モードでは、uart.Modem_ctrl_reg0 レジスタを使用してソフトウェアで RTS および DTR 信号を制御します。

uart.Modem_ctrl_reg0

- [DTR]: Data Terminal Ready 出力信号
- [RTS]: Request to Send 出力信号
- [FCM]: 自動または手動フロー制御を選択

uart.Modem_sts_reg0

- [DCTS]: Delta Clear To Send (入力) ステータス
- [DDSR]: Delta Data Set Ready (入力) ステータス
- [TERI]: Trailing-Edge Ring Indicator (入力) ステータス
- [DDCD]: Delta Data Carrier Detect (入力) ステータス

次のいずれかの動作モードを選択します。

例: 自動フロー制御

1. **RTS トリガー レベルを設定する。**uart.Flow_Delay_reg0 レジスタに値を書き込みます。これが、モデム信号の RTS をディアサートするトリガー レベルとなります。
2. **自動フロー制御を選択する。**uart.Modem_ctrl_reg0 [FCM] に 1 を書き込みます。
3. **自動モードに変更されたことを確認する。**uart.Modem_sts_reg0 [FCMS] = 1 になるまでこのレジスタをポーリングします。

ソフトウェアで uart.Modem_ctrl_reg0 [FCM] に 1 を書き込むと、モデムは自動モードに切り替わります。手動モードから自動モードに切り替わったかどうかは、モデム ステータス レジスタの FCMS ステータス ビットを読み出して確認します。

例: 手動フロー制御

1. **手動フロー制御を選択する。** uart.Modem_ctrl_reg0 [FCM] に 0 を書き込みます。

   オプション a. uart.Modem_ctrl_reg0 [DTR] を使用して DTR 出力信号を制御します。

   オプション b. uart.Modem_ctrl_reg0 [RTS] を使用して RTS 出力信号を制御します。

例: DCD DSR RI CTS フロー制御信号の変化を監視する

DCD DSR RI CTS フロー制御信号のロジック レベルの変化は、コントローラーによって検出されます。ロジック レベルの変化が検出されると、uart.Chnl_int_sts_reg0 [DMSI] ビットがハードウェアによってセットされます。この状態変化またはチャネル ステータスによって割り込みを発生させることもできます。

1. **フロー制御信号のステータスを確認する。**モデムのステータスは、uart.Modem_sts_reg0 レジスタで報告されます。

割り込みモードでは、モデム ラインのステータスが変化すると DMSI 割り込みが発生し、ISR を実行できます。

19.3 プログラム ガイド

19.3.1 スタートアップ シーケンス

主な例: スタートアップ シーケンス

1. **コントローラーをリセットする。** リセット プログラミング モデルの詳細は、「19.4.2 リセット」を参照してください。
2. **I/O 信号の配線を設定する。** RX/TX は MIO または EMIO のいずれかに配線できます。モデム制御信号を利用できるのは EMIO インターフェイスのみです。詳細は、「19.5.1 MIO プログラミング」を参照してください。
3. **UART_Ref_Clk を設定する。**UART クロック アーキテクチャおよびプログラミング モデルの詳細は、「19.4.1 クロック」を参照してください。
4. **コントローラーの機能を設定する。** uart.Control_reg0 および uart.mode_reg0 レジスタで I/O 信号特性およびコントローラーの機能を設定します。「19.3.2 コントローラー機能の設定」の例を参照してください。
5. **割り込みを設定する。** どのモードでも、RX/TX FIFO の管理には割り込みを使用します。詳細は、「19.2.10 ステータスと割り込み」を参照してください。プログラム例は「19.3.5 RXFIFO トリガー レベル割り込み」を参照してください。
6. **モデム制御信号を設定する (オプション)。** ポーリングを利用する方法と割り込みを利用する方法があります。詳細は、「19.2.11 モデム制御」を参照してください。
7. **データを送信 / 受信する。** ポーリングおよび割り込みドリブンのハンドラーを利用できます。「19.3.3 データの送信」および「19.3.4 データの受信」を参照してください。

19.3.2 コントローラー機能の設定

例: コントローラー機能の設定

この例では、キャラクター フレーム、ボー レート、FIFO トリガー レベル、Rx タイムアウト メカニズムを設定し、コントローラーを有効にします。リセット後にはこれらすべての手順を実行する必要がありますが、コントローラーをいったん無効にして再度有効にする場合は必要ありません。

1. **UART キャラクター フレームを設定する。** uart.mode_reg0 に 0x0000_0020 を書き込みます。
   a. クロックの前置分周 (UART_REF_CLK/8) を無効にする: [CLKS] = 0
   b. キャラクター長を 8 ビットに設定する: [CHRL] = 00
   c. パリティなしに設定する: [PAR] = 100
   d. ストップ ビットの数を 1 に設定する: [NBSTOP] = 00
   e. ノーマル チャネル モードを選択する (モード スイッチ): [CHMODE] = 00
2. **ボー レートを設定する。** uart.Control_reg0、uart.Baud_rate_gen_reg0、uart.Baud_rate_divider_reg0 の 3 つのレジスタに値を書き込みます。計算上の CD および BDIV の値の例は、553 ページの表 19-1 を参照してください。ボー レート ジェネレーターの詳細は、「19.2.3 ボー レート ジェネレーター」を参照してください。
   a. Rx パスを無効にする: uart.Control_reg0 [RXEN] = 0 および [RXDIS] = 1
   b. TX パスを無効にする: uart.Control_reg0 [TXEN] = 0 および [TXDIS] = 1
   c. 計算で求めた CD 値を uart.Baud_rate_gen_reg0 [CD] ビット フィールドに書き込む。
   d. 計算で求めた BDIV 値を uart.Baud_rate_divider_reg0 [BDIV] ビット フィールドに書き込む。
   e. TX および RX パスをリセットする: uart.Control_reg0 [TXRST] および [RXRST] = 1 これらのビットはセルフクリアします。
   f. Rx パスを有効にする: [RXEN] = 1 および [RXDIS] = 0
   g. TX パスを有効にする: [TXEN] = 1 および [TXDIS] = 0
3. **RxFIFO トリガー レベルを設定する。** uart.Rcvr_FIFO_trigger_level0 レジスタにトリガー レベルを書き込みます。
   - オプション a: **RX トリガー レベルを有効にする:** [RTRIG] ビット フィールドに 1 ～ 63 の値を書き込みます。
   - オプション b: **RX トリガー レベルを無効にする**: [RTRIG] ビット フィールドに 0 を書き込みます。
4. **コントローラーを有効にする。** uart.Control_reg0 レジスタに 0x0000_0117 を書き込みます。
   a. TX および RX パスをリセットする: uart.Control_reg0 [TXRST] および [RXRST] = 1 これらのビットはセルフクリアします。
   b. RX パスを有効にする: [RXEN] = 1 および [RXDIS] = 0
   c. TX パスを有効にする: [TXEN] = 1 および [TXDIS] = 0
   d. 受信タイムアウト カウンターを再スタートする: [RSTTO] = 1
   e. ブレークの送信を開始しない: [STTBRK] = 0
   f. ブレークの送信を停止する: [STPBRK] = 1
5. **受信タイムアウト メカニズムを設定する。** uart.Rcvr_timeout_reg0 レジスタにタイムアウト値を書き込みます。555 ページの「受信タイムアウトのメカニズム」を参照してください。
   a. タイムアウト メカニズムを有効にするには、[RSTTO] ビット フィールドに 1 ～ 255 の値を書き込みます。
   b. タイムアウト メカニズムを無効にするには、[RSTTO] ビット フィールドに 0 を書き込みます。

19.3.3 データの送信

ソフトウェアは、ポーリングまたは割り込みを使用して TXFIFO および RXFIFO へのデータ フローを制御できます。

注記 : TXFIFO エンプティ ステータスが True の場合、ソフトウェアは TXFIFO のステータスを確認せずに 64 バイト (TXFIFO のサイズ) を書き込むことができます。実際には、トランスミッターがアクティブならソフトウェアが TXFIFO にデータを書き込んでいる間にも TXFIFO からデータが取り出され、シリアライズして TXD 信号に送信されるため、64 バイトを超えるデータの書き込みが可能です。

例: ポーリングを利用したデータ送信

この例では、ソフトウェアは TXFIFO フル ステータス ビットがセットされるまで TXFIFO に書き込みを実行するか、TXFIFO が空になるまで待ってから最大 64 バイトのデータを書き込むかを選択できます。TNFUL (TXFIFO Nearly Full) ビットがセットされている場合、ソフトウェアは常に 1 バイトのデータを書き込むことができます。

1. **TXFIFO が空かどうかを確認する。**uart.Channel_sts_reg0[TEMPTY] = 1 になるまでこのレジスタをポーリングします。
2. **TXFIFO がフルになるまでデータを書き込む。**uart.TX_RX_FIFO0 レジスタに 64 バイトのデータを書き込みます。
3. **TXFIFO にさらにデータを書き込む。**次の 2 つの方法があります。

   オプション A: **TXFIFO に 1 バイト分の空きがある (TXFIFO がフルでない) かどうかを確認する。** uart.Channel_sts_reg0 [TFUL] = 0 になるまでこのレジスタをポーリングします。[TFUL] = 0 になったら TXFIFO に 1 バイトのデータを書き込み、さらに [TFUL] ビットを読み出します。

   オプション B: **TXFIFO が空になるまで待つ。**uart.Channel_sts_reg0 [TEMPTY] = 1 になるまでこのレジスタをポーリングして、1 になったら TXFIFO に 64 バイトのデータを書き込みます (手順 2)。

例: 割り込みを利用したデータ送信

この例でも、ポーリングを利用した場合と同様にまず TXFIFO がフルになるまでデータを書き込みます。次に、ソフトウェアで TXFIFO エンプティ割り込みを有効にして、この割り込みが発生したらもう一度ソフトウェアで TXFIFO がフルになるまでデータを書き込みます。

1. **TXFIFO エンプティ割り込みを無効にする。**uart.Intrpt_dis_reg0 [TEMPTY] に 1 を書き込みます。
2. **TXFIFO がフルになるまでデータを書き込む。**uart.TX_RX_FIFO0 レジスタに 64 バイトのデータを書き込みます。
3. **TXFIFO に 1 バイト分の空きがある (TXFIFO がフルでない) かどうかを確認する。**uart.Channel_sts_reg0 [TFUL] = 0 になるまでこのレジスタをポーリングします。[TFUL] = 0 になったら TXFIFO に 1 バイトのデータを書き込み、さらに [TFUL] ビットを読み出します。
4. **手順 2 と 3 を繰り返す。**uart.Channel_sts_reg0 [TFUL] がクリアになるまで繰り返します。
5. **割り込みを有効にする。**uart.Intrpt_en_reg0 [TEMPTY] に 1 を書き込んで割り込みを有効にします。
6. **TXFIFO が空になるまで待つ。**uart.Channel_int_sts_reg0 [TEMPTY] = 1 になったら手順 1 から繰り返します。

19.3.4 データの受信

例: ポーリングを利用したデータ受信

1. **RXFIFO のフィル レベルがトリガー レベルに達するまで待つ。**uart.Channel_sts_reg0 [RTRIG] = 1 または uart.Chnl_int_sts_reg0 [TIMEOUT] = 1 かどうかを確認します。
2. **RXFIFO からデータを読み出す。**uart.TX_RX_FIFO0 レジスタからデータを読み出します。
3. **FIFO が空になるまで手順 2 を繰り返す。**uart.Channel_sts_reg0 [REMPTY] = 1 かどうかを確認します。
4. **RX タイムアウト割り込みステータス ビットがセットされている場合はクリアする。**Chnl_int_sts_reg0 [TIMEOUT] に 1 を書き込みます。

例: 割り込みを利用したデータ受信

1. **割り込みを有効にする。**uart.Intrpt_en_reg0 [TIMEOUT] および uart.Intrpt_en_reg0 [RTRIG] に 1 を書き込みます。
2. **RXFIFO フィル レベルがトリガー レベルに達するまで、または RX タイムアウトまで待つ。**uart.Chnl_int_sts_reg0 [RTRIG] = 1 または uart.Chnl_int_sts_reg0 [TIMEOUT] = 1 かどうかを確認します。
3. **RXFIFO からデータを読み出す。**uart.TX_RX_FIFO0 レジスタからデータを読み出します。
4. **FIFO が空になるまで手順 2、3 を繰り返す。**uart.Channel_sts_reg0 [REMPTY] = 1 かどうかを確認します。
5. **割り込みステータス ビットがセットされている場合はクリアする。**Chnl_int_sts_reg0 [TIMEOUT] または Chnl_int_sts_reg0 [RTRIG] に 1 を書き込みます。

19.3.5 RXFIFO トリガー レベル割り込み

例: RXFIFO トリガー レベルを設定し、割り込みを有効にする

Intrpt_en_reg0 レジスタには割り込みマスクを有効にするビットがあり、Intrpt_dis_reg0 には割り込みを強制的に無効にするビットがあります。これらレジスタの対応するビットは、相互排他的な値 (片方のレジスタが 1 ならもう片方のレジスタを 0) に設定する必要があります。

- Intrpt_en_reg0: 書き込み専用。割り込みイネーブル ビット。
- Intrpt_dis_reg0: 書き込み専用。割り込みディスエーブル ビット。

1. **トリガー レベルを設定する。**6 ビットの uart.Rcvr_FIFO_trigger_level0[RTRIG] フィールドに値を書き込みます。
2. **RTRIG 割り込みを有効にする。**イネーブル ビットをセット、ディスエーブル ビットをクリアしてマスク値を確認します。
   a. uart.Intrpt_en_reg0[RTRIG] = 1 にセット
   b. uart.Intrpt_dis_reg0[RTRIG] = 0 にクリア
   c. uart.intrpt_mask_reg0[RTRIG] をリードバックし、1 なら割り込みが有効
3. **RTRIG 割り込みを無効にする。**ディスエーブル ビットをセット、イネーブル ビットをクリアしてマスク値を確認します。
   a. uart.Intrpt_dis_reg0[RTRIG] に 1 を書き込んでセット
   b. uart.Intrp_en_reg0[RTRIG] に 0 を書き込んでクリア
   c. uart.intrpt_mask_reg0[RTRIG] をリードバックし、0 なら割り込みが無効
4. **RTRIG 割り込みをクリアする。**uart.Intrpt_dis_reg0[RTRIG] ビット フィールドに 1 を書き込みます。

同じ割り込みのイネーブル ビットとディスエーブル ビットの両方をセットすると、その割り込みは無効になります。

割り込みが有効か無効かは、uart.Intrpt_mask_reg0 レジスタを読み出して確認できます。マスク ビット = 1 の場合、割り込みは有効です。

19.3.6 レジスタの概要

表 19-3 に UART レジスタの概要を示します。詳細は、付録 B 「Register Details」を参照してください。

表 19-3 : UART レジスタの概要

機能	uart.レジスタ名	概要
コンフィギュレーション	Control_reg0 mode_reg0 Baud_rate_gen_reg0 Baud_rate_divider_reg0	モードおよびボー レートの設定。
割り込み処理	Intrpt_en_reg0 Intrpt_dis_reg0 Intrpt_mask_reg0 Chnl_int_sts_reg0 Channel_sts_reg0	割り込みマスクの有効/無効、チャネル割り込みステータス、チャネル ステータス。
RX/TX データ	TX_RX_FIFO0	受信データの読み出し。 送信データの書き込み。
レシーバー	Rcvr_timeout_reg0 Rcvr_FIFO_trigger_level0	受信タイムアウトおよび RXFIFO トリガー レベル値の設定。
トランスミッター	Tx_FIFO_trigger_level0	TXFIFO トリガー レベル値の設定。
モデム	Modem_ctrl_reg0 Modem_sts_reg0 Flow_delay_reg0	モデムなどのアプリケーションの設定。

19.4 システム機能

19.4.1 クロック

UART コントローラーと I/O インターフェイスは、基準クロック (UART_REF_CLK) によって駆動されます。コントローラーのインターコネクトには APB インターフェイス クロック (CPU_1x) も必要です。これら 2 つのクロックはどちらも常に PS クロック サブシステムから供給されます。

CPU_1x クロック

一般的なクロック プログラミングに関する情報は、「25.2 CPU クロック」を参照してください。CPU_1x クロックは、UART 基準クロックと非同期に動作します。

基準クロック

PS クロック サブシステムでの基準クロックの生成は、slcr.UART_CLK_CTRL レジスタで制御します。クロック ソースに使用する PLL および周波数分周値はこのレジスタで設定します。このレジスタは、各 UART コントローラーのクロック イネーブルも制御します。UART 基準クロックの生成は、「25.6.3 SDIO、SMC、SPI、Quad-SPI、UART クロック」で説明します。

動作の制約

注記 : クロックの動作に関する制約は、「19.1.3 注記事項」を参照してください。

例: 基準クロックの設定

クロック ソースには、PS クロック サブシステムの任意の PLL を使用できます。この例では、1,000MHz クロックの I/O PLL を使用し、クロック分周値を 0x14 とすることで 50MHz の UART コントローラー クロックを生成します。

1. **UART 基準クロックを設定する。**slcr.UART_CLK_CTRL レジスタに 0x0000_1401 を書き込みます。
   a. クロック分周値を設定する: slcr.UART_CLK_CTRL[DIVISOR] = 0x14
   b. IO PLL を選択する: slcr.UART_CLK_CTRL[SRCSEL] = 0
   c. UART 0 の基準クロックを有効にする: slcr.UART_CLK_CTRL [CLKACT0] = 1
   d. UART 1 の基準クロックを無効にする: slcr.UART_CLK_CTRL [CLKACT1] = 0

19.4.2 リセット

コントローラー リセット ビットは PS によって生成されます (第 26 章「リセット システム」参照)。

例: コントローラーのリセット

オプション 1. **コントローラー リセットをアサートする。**slcr.UART_RST_CTRL[UARTx_REF_RST, UARTx_CPU1X_RST] = 1 にセットします。

オプション 2. **コントローラー リセットをディアサートする。**slcr.UART_RST_CTRL[UARTx_REF_RST, UARTx_CPU1X_RST] = 0 にクリアします。

19.5 I/O インターフェイス

19.5.1 MIO プログラミング

UART の RXD および TXD 信号は、多数の MIO ピン セットのいずれか 1 つ、または EMIO インターフェイスに配線できます。モデム フロー制御信号はすべて EMIO インターフェイスに配線され、MIO ピンでは利用できません。UART 信号の一覧は、表 19-4 を参照してください。RXD および TXD 信号の配線は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」で説明しています。

例: UART 0 の RXD/TXD 信号を MIO ピン 46、47 に配線する

この例では、UART 0 の RXD および TXD 信号を MIO ピン 46 および 47 に配線します。実際には、これ以外にも多くの配線方法が可能です。

1. **MIO ピン 46 を RXD 信号に設定する。**slcr.MIO_PIN_46 レジスタに 0x0000_12E1 を書き込みます。
   a. UART 0 の RXD 信号をピン 46 に配線する。
   b. 出力を無効にする (TRI_ENABLE = 1)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。

2. **MIO ピン 47 を TXD 信号に設定する。**slcr.MIO_PIN_47 レジスタに 0x0000_12E0 を書き込みます。
   a. UART 0 の TXD 信号をピン 47 に配線する。
   b. トライステートを UART で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS 駆動エッジ。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。

19.5.2 MIO – EMIO 信号

表 19-4 に UART の I/O 信号を示します。MIO ピンの一覧、および特定のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 19-4 : UART の MIO ピンおよび EMIO 信号

UART インターフェイス信号	コントローラーのデフォルト入力値	MIO ピン		EMIO 信号	
		ピン番号	I/O	信号名	I/O
UART 0 Transmit	~	11、15、19、23、27、31、35、39、43、47、51	O	EMIOUART0TX	O
UART 0 Receive		10、14、18、22、26、30、34、38、42、46、50	I	EMIOUART0RX	I
UART 0 Clear to Send		~	~	EMIOUART0CTSN	I
UART 0 Ready to Send	~	~	~	EMIOUART0RTSN	O
UART 0 Data Set Ready		~	~	EMIOUART0DSRN	I
UART 0 Data Carrier Detect		~	~	EMIOUART0DCDN	I
UART 0 Ring Indicator		~	~	EMIOUART0RIN	I
UART 0 Data Terminal Ready	~	~	~	EMIOUART0DTRN	O
UART 1 Transmit	~	8、12、16、20、24、28、32、36、40、44、48、52	O	EMIOUART1TX	O
UART 1 Receive		9、13、17、21、25、29、33、37、41、45、49、53	I	EMIOUART1RX	I
UART 1 Clear to Send		~	~	EMIOUART1CTSN	I
UART 1 Ready to Send	~	~	~	EMIOUART1RTSN	O
UART 1 Data Set Ready		~	~	EMIOUART1DSRN	I
UART 1 Data Carrier Detect		~	~	EMIOUART1DCDN	I
UART 1 Ring Indicator		~	~	EMIOUART1RIN	I
UART 1 Data Terminal Ready	~	~	~	EMIOUART1DTRN	O

XILINX

第 20 章

I2C コントローラー

20.1 はじめに

この I2C モジュールは、マルチマスター デザインでマスターまたはスレーブとして動作可能なバス コントローラーです。ほぼ DC から最大 400Kbps までのきわめて幅広いクロック周波数範囲をサポートしています。

マスター モードでは、プロセッサが I2C アドレス レジスタにスレーブ アドレスを書き込んだ場合のみ転送を開始できます。データを受信した場合は、データ割り込みまたは転送完了割り込みによってプロセッサに通知されます。HOLD ビットがセットされている場合は、プロセッサの処理が低速な場合でも対応できるように I2C インターフェイスはデータ送信後に SCL ラインを Low に保持します。マスターは、7 ビットのノーマル アドレス モードと 10 ビットの拡張アドレス モードのいずれかを使用するように設定できます。

スレーブ モニター モードでは、I2C インターフェイスはマスターとして設定され、スレーブ デバイスから ACK が返されるまで特定のスレーブへの転送を継続的に試みます。

HOLD ビットをセットするとマスターからの転送が停止するため、スレーブ側のオーバーフローを防ぐことができます。

マスター モードとスレーブ モードには、共通の機能としてタイムアウト (TO) 割り込みフラグがあります。マスターまたはアクセス先スレーブが SCL ラインを Low に保持してから一定時間 (タイムアウト レジスタで指定) が経過するとタイムアウト (TO) 割り込みが発生し、ストール条件の発生を防ぎます。

20.1.1 機能

PS は 2 つの I2C デバイスをサポートしています。このデバイスには主に次の機能があります。

- I2C バス規格 Ver. 2
- 16 バイト FIFO をサポート
- プログラム可能な通常/高速バス データ レート
- マスター モード
  - 書き込み転送
  - 読み出し転送
  - 拡張アドレスをサポート
  - 低速プロセッサ サービス用に HOLD をサポート
  - ストールを防ぐための TO 割り込みフラグをサポート
- スレーブ モニター モード

- スレーブ モード
  - スレーブ トランスミッター
  - スレーブ レシーバー
  - 完全にプログラム可能なスレーブ応答アドレス
  - オーバーフロー条件を防ぐための HOLD をサポート
  - ストールを防ぐための TO 割り込みフラグをサポート
- ソフトウェアにより、ステータスのポーリングまたは割り込みで駆動されるデバイスとして動作可能
- プログラム可能な割り込み生成

20.1.2 システム ブロック図

図 20-1 に I2C モジュールのシステム図を示します。



図 20-1 : I2C モジュールのシステム ブロック図

20.1.3 注記事項

7z010 CLG225 デバイスがサポートする MIO ピンは 32 本です (「2.5.4 MIO 一覧表」参照)。このため、MIO ピンで利用できる I2C 信号には制限があります。必要に応じて I2C 信号を EMIO インターフェイスに配線し、PL ピンにパススルーできます。7z010 CLKG225 デバイスの制約の詳細は、「1.1.3 注記事項」を参照してください。

20.2 機能の説明

20.2.1 ブロック図



図 20-2 : I2C ペリフェラルのブロック図

20.2.2 マスター モード

I2C 転送を開始できるのは APB ホストのみで、実行可能な転送には次の 2 種類があります。

- 書き込み転送: I2C モジュールがマスター トランスミッターとなる
- 読み出し転送: I2C モジュールがマスター レシーバーとなる

書き込み転送

I2C 書き込み転送を行うには、ホスト側で次の手順を実行する必要があります。

1. SCL スピードとアドレス モードを制御レジスタに書き込んで設定する。
2. 制御レジスタの MS、ACKEN、CLR_FIFO ビットをセットし、RW ビットをクリアする。
3. 必要に応じて HOLD ビットをセットする。それ以外は、最初のデータ バイトを I2C データ レジスタに書き込む。
4. スレーブ アドレスを I2C アドレス レジスタに書き込む。これで I2C 転送が開始します。
5. スレーブに送信する残りのデータを I2C データ レジスタに書き込む。ホストが I2C データ レジスタに書き込みを実行するたびに、データが FIFO にプッシュされます。

すべてのデータ転送が正しく完了すると、割り込みステータス レジスタの COMP ビットがセットされます。FIFO 内の送信データが残り 2 バイトになると、データ割り込みが発生します。

すべてのデータ転送が完了した時点で HOLD ビットがセットされていない場合、I2C インターフェイスはストップ条件を生成して転送を終了します。HOLD ビットをセットしている場合、I2C インターフェイスはデータ送信完了後に SCL ラインを Low のまま保持します。このイベントは転送完了割り込み (COMP ビット = 1) によってホストに通知され、ステータス レジスタの TXDV ビットがクリアされます。ここから、ホストは次の 3 つのいずれかの処理に進むことができます。

1. HOLD ビットをクリアする。この場合、I2C インターフェイスはストップ条件を生成します。
2. I2C アドレス レジスタに値を書き込み、データ送信を継続する。この場合、I2C インターフェイスからスレーブへのデータ書き込み転送が継続します。

スレーブが NACK を返すとその時点で転送は自動的に終了し、転送 NACK 割り込みが発生します (NACK ビット = 1)。NACK を受信した時点で、転送サイズ レジスタには (未転送のデータ バイト数 - 1) の値が格納されています。ホストが FIFO に書き込んだ最後のバイトが NACK バイトでなければ、TXDV は High のままです。この場合、ホストは制御レジスタの CLR_FIFO ビットをセットして FIFO をクリアする必要があります。

マスターまたはアクセス先スレーブが SCL ラインを Low に保持してから一定時間 (タイムアウト レジスタで指定) が経過すると TO 割り込みが発生します。このとき、転送サイズ レジスタからは (未転送のデータ バイト数 -1) の値を読み出すことができます。

読み出し転送

I2C 読み出し転送を行うには、ホスト側で次の手順を実行する必要があります。

1. SCL スピードとアドレス モードを制御レジスタに書き込んで設定する。
2. 制御レジスタの MS、ACKEN、CLR_FIFO、RW ビットをセットする。
3. ホスト側でデータ受信後もバスを占有する場合は、HOLD ビットもセットする。
4. 転送サイズ レジスタに受信予定のデータのバイト数を書き込む。
5. スレーブ アドレスを I2C アドレス レジスタに書き込む。これで I2C 転送が開始します。

データを受信すると、次の 2 つの方法でホストに通知されます。

1. 転送サイズ レジスタに格納された未転送のデータ量が (FIFO サイズ -2) より大きい場合、FIFO の空きが 2 つになると DATA ビットがセットされてデータ割り込みが発生します。
2. 転送サイズ レジスタに格納された未転送のデータ量が (FIFO サイズ -2) より小さい場合、転送サイズ レジスタに格納されたバイト数のデータを受信すると COMP ビットがセットされ、転送完了割り込みが発生します。

どちらの場合も、ステータス レジスタの RXDV ビットがセットされます。

受信予定の最後のバイトを受信すると I2C インターフェイスは自動的に NACK を返し、ストップ条件を生成して転送を終了します。HOLD ビットをセットしてマスター読み出し転送を実行した場合、I2C インターフェイスは SCL ラインを Low に駆動します。

マスター読み出し転送中にマスターが送信したスレーブ アドレスに対してスレーブが NACK を返すとその時点で転送は自動的に終了し、転送 NACK 割り込みが発生します (NACK ビット = 1)。未転送のデータ量は、転送サイズ レジスタから読み出せます。

マスターまたはアクセス先スレーブが SCL ラインを Low に保持してから一定時間 (タイムアウト レジスタで指定) が経過すると、TO 割り込みが発生します。

20.2.3 スレーブ モニター モード

このモードは、モジュールがマスター モードに設定されており、制御レジスタの SLVMON ビットがセットされている場合のみ意味を持ちます。ホストは、制御レジスタの MS および SLVMON ビットをセットし、RW ビットをクリアする必要があります。また、スレーブ モニター ポーズ レジスタを初期化しておくことも必要です。

マスターは、ホストが I2C アドレス レジスタに書き込みを実行するたびに特定のスレーブへの転送を試みます。スレーブがアドレスを受信して NACK を返した場合、マスターはスレーブ モニター ポーズ レジスタで設定した時間だけ待ってから、もう一度スレーブのアドレス指定を試みます。マスターは、アドレスに対してスレーブが ACK を返すまで、またはホストが制御レジスタの SLVMON ビットをクリアするまでこのサイクルを継続します。アドレス指定されたスレーブが ACK を返すと、I2C インターフェイスはストップ条件と SLV_RDY 割り込みを生成して転送を終了します。

20.2.4 スレーブ モード

制御レジスタの MS ビットをクリアすると、I2C インターフェイスはスレーブとして設定されます。I2C スレーブには一意のアドレスが必要です。このアドレスは、I2C アドレス レジスタに書き込んで設定します。SCL スピードは、予想される最大 SCL 周波数以上の速度に設定しておく必要があります。スレーブ モードでは、I2C インターフェイスはスレーブ トランスミッターまたはスレーブ レシーバーとして動作します。

スレーブ トランスミッター

スレーブは、マスターから送信されたスレーブ アドレスが自分のアドレスと完全に一致し、送信された最後のアドレス バイトの R/W フィールドが High のときはトランスミッターになります。これは、スレーブが I2C バスにデータを送信するよう要求されていることを意味しており、このことは GIC への割り込みによってホストに通知されます (569 ページの図 20-1 参照)。これと同時に SCL ラインが Low に保持され、ホストは I2C マスターが SDA ラインのサンプリングを開始する前に I2C スレーブにデータを供給します。このイベントは、DATA 割り込みフラグがセットされることによってホストに通知されます。

これと同時に SCL ラインが Low に保持され、ホストは I2C マスターが SDA ラインのサンプリングを開始する前に I2C スレーブにデータを供給します。

SCL ラインをリリースして転送を継続するには、ホストは I2C データ レジスタ経由で送信データを供給する必要があります。ホストが I2C データ レジスタに書き込みを実行する前にタイムアウトになると割り込みが発生し、TO 割り込みフラグがセットされます。

ホストが I2C データ レジスタにデータを書き込むと、転送の実行中にこのデータが FIFO に格納され、転送が継続します。FIFO に格納されるデータの量は、既知のシステム パラメーターとして通知する方法と、I2C バスを利用して上位プロトコルによって事前に通知する方法があります。

FIFO に残っている有効な送信データが 2 バイトになると割り込みが発生し、DATA 割り込みフラグがセットされます。FIFO から送信された最後のバイトに対して I2C マスターが NACK を返した場合は、I2C マスターがストップ条件を生成するとただちに割り込みが発生し、COMP 割り込みフラグがセットされます。

FIFO から送信された最後のバイトに対してマスターが ACK を返した場合は、転送を継続する必要があります。この時点で、DATA 割り込みフラグがセットされます。また、FIFO が空になっているためステータス レジスタの TXDV フラグはクリアされます。

スレーブが FIFO 内のすべてのデータを送信する前に I2C マスターが転送を終了すると、ホストに通知され、NACK 割り込みフラグがセットされます。また、TXDV はセットされたままで、転送サイズ レジスタの値は FIFO 内に残っているバイト数を示します。ホストは、制御レジスタの CLR_FIFO ビットをセットして FIFO をクリアし、TXDV ビットをクリアする必要があります。

スレーブ レシーバー

スレーブは、マスターから送信されたスレーブ アドレスが自分のアドレスと完全に一致し、最初のアドレス バイトの R/W ビットが Low のときはレシーバーになります。これは、マスターが 1 つ以上のデータ バイトを I2C バス経由でスレーブに送信しようとしていることを意味します。

I2C スレーブが 1 バイトを受信して ACK を返すとステータス レジスタの RXDV ビットがセットされ、新しいデータを受信したことが示されます。ホストは、I2C データ レジスタを利用して受信データを読み出します。FIFO の空きが 2 つになると割り込みが発生し、DATA 割り込みフラグがセットされます。

I2C マスターがストップ条件を生成すると割り込みが発生し、COMP 割り込みフラグがセットされます。このとき、転送サイズ レジスタの値は FIFO に受信したバイト数を示します。ホストは、I2C データ レジスタを読み出すたびに転送サイズ レジスタの値をデクリメントします。

FIFO がフルの状態で I2C インターフェイスが 1 バイト以上のデータを受信すると割り込みが発生し、RX_OVF 割り込みフラグがセットされます。最後に受信したバイトには ACK が返されず、FIFO 内のデータはそのまま残ります。

割り込みへの応答に時間がかかる場合は、制御レジスタで HOLD ビットをセットしておくとオーバーフローを防ぐことができます。HOLD ビットをセットしている場合は、ホストがデータ受信用のリソースをクリアするまで I2C インターフェイスは SCL ラインを Low に保持します。こうすることでマスターによる転送が停止し、スレーブ側でのオーバーフローを防ぐことができます。ホストは、データ レジスタを読み出してデータ受信用のリソースをクリアします。

HOLD ビットがセットされている場合、I2C インターフェイスが SCL ラインを Low に保持してから一定時間 (タイムアウト レジスタで指定) が経過すると割り込みが発生し、TO 割り込みフラグがセットされます。

20.2.5 I2C のスピード

I2C インターフェイスで使用する主クロックは、クロック イネーブル信号です (図 20-3 参照)。

- スレーブ モードでは、SDA ラインを正しくサンプリングするために必要な同期情報をクロック イネーブルを使用して抽出します。
- マスター モードでは、目的の SCL 周波数を生成するためのタイム ベースを確立する目的でクロック イネーブルを使用します。



図 20-3 : I2C クロック ジェネレーター

clock_enable 信号の周波数は、CPU_1x クロックの周波数および divisor_a、divisor_b の値により、式 20-1 で定義されます。

$$FreqClock_Enable = \frac{FreqCPU_1x}{(divisor_a + 1) \times (divisor_b + 1)} \quad \text{式 20-1}$$

注記 : 上記の計算式からわかるように、SCL のクロック周波数の範囲は cpu_1x クロックによって制限されます。このため、cpu_1x のクロック レートによっては一部の SCL 周波数を利用できないことがあります。

レジスタ フィールドの詳細は、付録 B 「Register Details」 の I2C レジスタ マップを参照してください。

表 20-1 に通常および高速 SCL クロックの計算値を示します。プログラム例は「20.3.2 コントローラーのコンフィギュレーション」で紹介します。

I2C SCL クロック = CPU_1X_Clock / (22 * (divisor_a + 1) * (divisor_b + 1))

表 20-1 : 通常および高速 SCL クロックの計算値

I2C SCL クロック	CPU_1X_Clock	divisor_a	divisor_b
100KHz	111MHz	2	16
400KHz	111MHz	0	12
100KHz	133MHz	0	60
400KHz	133MHz	2	4
100KHz	166MHz	3	16

20.2.6 マルチマスター動作

I2C マルチマスター モードでは、複数のマスターがバスを共有します。このモードでは、I2C クロック (I2C_SCL) はマスターとして動作するデバイスによって駆動されます。

20.2.7 I2C0 と I2C1 の相互接続

slcr.MIO_LOOPBACK [I2C0_LOOP_I2C1] ビットを 1 にセットした場合、PS にある 2 つの I2C コントローラーの I/O 信号を相互に接続できます。このモードでは、両方のコントローラーのシリアル クロックどうし、シリアル データ信号どうしが接続されます。

20.2.8 ステータスと割り込み

割り込み機能は、i2c.Interrupt_status_reg0、i2c.Intrpt_mask_reg0、i2c.Intrpt_enable_reg0、i2c.Intrpt_disable_reg0 の 4 つのレジスタで実現しています表 20-2 に割り込みレジスタとステータス レジスタの名前とビット割り当てを示します。

表 20-2 : 割り込みレジスタとステータス レジスタの名前とビット割り当て

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
i2c.Interrupt_status_reg0 i2c.Intrpt_mask_reg0 i2c.Intrpt_enable_reg0 i2c.Intrpt_disable_reg0															
X	X	X	X	X	X	ARB_LOST	X	RX_UNF	TX_OVF	RX_OVF	SLV_RDY	TO	NACK	DATA	COMP
i2c.Status_reg0															
X	X	X	X	X	X	X	BA	RXOVF	TXDV	RXDV	X	RX_RW	X	X	X

割り込みマスク レジスタ

Intrpt_mask_reg0 は読み出し専用の割り込みマスク レジスタで、このビットで i2c.interrupt_status_reg0 レジスタの各割り込みの有効/無効を制御します。

- マスク ビット = 0 の場合、割り込みが有効になります。
- マスク ビット = 1 の場合、割り込みが無効になります。

このマスクは、書き込み専用の Intrpt_enable_reg0 および Intrpt_disable_reg0 レジスタで制御します。

同じ割り込みに関するイネーブル/ディスエーブル ビットは、相互排他的な値 (割り込みを有効にする場合は Intrpt_enable_reg0[x] = 1、Intrpt_disable_reg0[x] = 0) に設定する必要があります。

FPGA のステータス レジスタ

どのビットも、いったん 1 になるとその状態を維持します。

- 読み出し: 割り込みステータスが読み出されます。
- 書き込み: 1 を書き込むとクリアされます。

ステータス レジスタ

どのビットも、インターフェイスの現在のステータスを示します。このレジスタの各ビットは、FIFO およびその他の条件に応じて動的に変化します。

20.3 プログラム ガイド

20.3.1 スタートアップ シーケンス

1. **コントローラーをリセットする:** リセットのプログラム方法は、「20.4.2 コントローラーのリセット」で説明します。
2. **I/O 信号の配線を設定する**: I2C の SCL および SDA 信号は、MIO または EMIO のいずれかに配線できます。表 20-4 を参照してください。例として、I2C の SCL および SDA 信号を MIO に配線する手順を「20.5.1 ピンのプログラム」で説明します。
3. **クロックの設定:** I2C のクロック アーキテクチャは、「20.4.1 クロック」で説明します。
4. **コントローラーのコンフィギュレーション:** I2C の転送パラメーターは、i2c.Control_reg0 などのレジスタを用いてプログラムします。「20.4.2 コントローラーのリセット」を参照してください。
5. **割り込みの設定:** 割り込みを利用して、FIFO 内のデータを制御できます。詳細は、「20.2.8 ステータスと割り込み」を参照してください。プログラム例は「20.3.3 割り込みの設定」を参照してください。
6. **データ転送:** マスター モードおよびスレーブ モニター モードでの転送は、「20.3.4 データ転送」を参照してください。

20.3.2 コントローラーのコンフィギュレーション

I2C 転送を開始する前に、インターフェイス モード、アドレス モード、転送方向、タイムアウトを選択し、I2C バス スピードをプログラムする必要があります。データ量が多い場合や複合転送を実行する場合は、ユーザーで FIFO をクリアして必要に応じてバスを占有できます。

例: マスター書き込み転送

1. **制御パラメーターを設定する。** i2c.Control_reg0 レジスタに 0x0000_324E を書き込みます
   a. マスター モードを選択する: i2c.Control_reg0[MS] = 1
   b. 転送方向をマスター送信に設定する: i2c.Control_reg0[RW] = 0
   c. ノーマル アドレス (7 ビット) モードを選択する: i2c.Control_reg0[NEA] = 1
   d. ACK の送信を有効にする: i2c.Control_reg0[ACKEN] = 1
   e. FIFO をクリアする: i2c.Control_reg0[CLR_FIFO] = 1
   f. クロック分周値を設定する:
      - i2c.Control_reg0[divisor_a] = 0
      - i2c.Control_reg0[divisor_b] = 50

      これらの分周値により、111MHz の CPU_1X クロックから 99KHz の I2C SCL クロックが生成されます。詳細は、「20.2.5 I2C のスピード」を参照してください。
2. **タイムアウトを設定する。** i2c.Time_out_reg0 レジスタに 0x0000_00FF を書き込みます。これで、SCL が Low に保持されると 255 SCL サイクル待ってからタイムアウト割り込みが生成されます。

20.3.3 割り込みの設定

割り込みは、「20.2.8 ステータスと割り込み」で説明しています。i2c.Intrpt_enable_reg0 レジスタには割り込みマスクを有効にするビットがあり、i2c.Intrpt_disable_reg0 には割り込みを強制的に無効にするビットがあります。同じ割り込みに関するビットは、相互排他的な値に設定する必要があります。

例: 完了割り込みの設定例

1. **完了割り込みを有効にする。** イネーブル ビットをセット、ディスエーブル ビットをクリアしてマスク値を確認します。
   a. i2c.Intrpt_enable_reg0[COMP] = 1
   b. i2c.Intrpt_disable_reg0[COMP] = 0
   c. i2c.intrpt_mask_reg0[COMP] をリードバックすると 1
2. **完了割り込みを無効にする。** イネーブル ビットをセット、ディスエーブル ビットをクリアしてマスク値を確認します。
   a. i2c.Intrpt_disable_reg0[COMP] = 1
   b. i2c.Intrpt_enable_reg0[COMP] = 0
   c. i2c.Intrpt_mask_reg0[COMP] をリードバックすると 0
3. **完了割り込みを確認する。** I2c.Interrupt_status_reg0 に完了割り込みのステータスが示されます。
   a. i2c.Interrupt_status_reg0 [COMP] を読み出す。1 なら割り込みが発生したことを示します。
4. **割り込みをクリアする。** i2c.Interrupt_status_reg0[COMP] ビット フィールドに 1 を書き込みます。

20.3.4 データ転送

転送はポーリング モードまたは割り込みドリブン モードで実行できます。マスター読み出し時のデータ転送量は 255 バイトまでに制限されます。ここでは、マスター モードの読み出し転送と書き込み転送、およびスレーブ モニター モードの例を紹介します。詳細は、「20.2.3 スレーブ モニター モード」を参照してください。

例: ポーリングを利用したマスター読み出し

1. **転送方向を読み出しに設定し、FIFO をクリアする。** i2c.Control_reg0 に 0x41 を書き込みます。
2. **割り込みをクリアする。** i2c.Interrupt_status_reg0 を読み出し、読み出した値を書き戻します。
3. **読み出しデータ数を転送サイズ レジスタに書き込み、必要に応じてバスを占有する。** 読み出しデータ数の値を i2c.Transfer_size_reg0 に書き込みます。読み出しデータ数が FIFO 深さより大きい場合は、i2c.Control_reg0 [HOLD] = 1 にセットします。
4. **スレーブ アドレスを書き込む。** スレーブ アドレスを i2c.I2C_address_reg0 レジスタに書き込みます。
5. **データが FIFO に受信されるのを待つ。** i2c.Status_reg0 [RXDV] = 1 となるまでポーリングします。
   a. i2c.Status_reg0 [RXDV] = 0 で、i2c.Interrupt_status_register [NACK]、i2c.Interrupt_status_register [ARB_LOST]、i2c.Interrupt_status_register [RX_OVF]、i2c.Interrupt_status_register [RX_UNF] 割り込みのいずれかがセットされている場合、転送を終了してエラーを報告します。それ以外の場合は i2c.Status_reg0 [RXDV] のポーリングを継続します。
   b. i2c.Status_reg0 [RXDV] = 1 で、i2c.Interrupt_status_register [NACK]、i2c.Interrupt_status_register [ARB_LOST]、i2c.Interrupt_status_register [RX_OVF]、i2c.Interrupt_status_register [RX_UNF] 割り込みのいずれかがセットされている場合、転送を終了してエラーを報告します。それ以外の場合は、手順 6 に進みます。
6. **データを読み出し、読み出しデータ数を更新する。** i2c.Status_reg0[RXDV] = 1 になるまで FIFO からデータを読み出します。読み出しデータ数をデクリメントし、読み出しデータ数が FIFO 深さ以下の場合は、i2c.Control_reg0[HOLD] をクリアします。
7. **転送が完了したかどうか確認する。** 総読み出し数がゼロに達した場合は、i2c.Interrupt_status_reg0 [COMP] = 1 になるまでポーリングします。それ以外の場合は、手順 5 からの動作を繰り返します。

例: ポーリングを利用したマスター書き込み

1. **転送方向を書き込みに設定し、FIFO をクリアする。** i2c.Control_reg0 に 0x40 を書き込みます。
2. **割り込みをクリアする。** i2c.Interrupt_status_reg0 を読み出し、読み出した値を書き戻します。
3. **FIFO の空き容量を計算する。** FIFO 深さから i2c.Transfer_size_reg0 の値を引きます。
4. **データを FIFO に書き込む。** 手順 3 で求めた値に基づいてデータを i2c.I2C_data_reg0 に書き込みます。
5. **スレーブ アドレスを書き込む。** スレーブ アドレスを i2c.I2C_address_reg0 レジスタに書き込みます。
6. **TX FIFO が空になるのを待つ。** i2c.Status_reg0 [TXDV] = 0 となるまでポーリングします。
   a. i2c.Status_reg0 [TXDV] = 1 で、i2c.Interrupt_status_register [NACK]、i2c.Interrupt_status_register [ARB_LOST]、i2c.Interrupt_status_register [RX_OVF]、i2c.Status_register [TX_OVF] のいずれかがセットされている場合、転送を終了してエラーを報告します。それ以外の場合はポーリングを継続します。
   b. i2c.Status_reg0 [TXDV] = 0 の場合は、残りのデータがなくなるまで手順 3、4、6 を繰り返します。
7. **転送が完了するまで待つ。** i2c.Interrupt_status_reg0 [COMP] = 1 になるまで待ちます。

例: 割り込みを利用したマスター読み出し

1. **転送方向を書き込みに設定し、FIFO をクリアする。** i2c.Control_reg0 に 0x41 を書き込みます。
2. **割り込みをクリアする。** i2c.Interrupt_status_reg0 を読み出し、読み出した値を書き戻します。
3. **タイムアウト、NACK、RX オーバーフロー、アービトレーション ロスト、データ、完了の各割り込みを有効にする。** i2c.Intrpt_en_reg0 に 0x22F を書き込みます。

4. **読み出しデータ数を転送サイズ レジスタに書き込み、必要に応じてバスを占有する。**読み出しデータ数の値を i2c.Transfer_size_reg0 に書き込みます。読み出しデータ数が FIFO 深さより大きい場合は、i2c.Control_reg0 [HOLD] をセットします。
5. **スレーブ アドレスを書き込む。**スレーブ アドレスを i2c.I2C_address_reg0 レジスタに書き込みます。
6. **データが FIFO に受信されるのを待つ。**
   a. 読み出しデータ数が FIFO 深さより大きい場合は、i2c.Interrupt_status_reg0 [DATA] = 1 になるまで待ちます。FIFO から 14 バイト読み出します。読み出しデータ数を 14 だけデクリメントし、読み出しデータ数が FIFO 深さ以下の場合は、i2c.Control_reg0[HOLD] をクリアします。
   b. それ以外の場合、i2c.Interrupt_status_reg0 [COMP] = 1 になるのを待って、読み出しデータ数に基づいて FIFO からデータを読み出します。
7. **転送が完了したかどうか確認する。**読み出しデータ数がゼロに達したかどうかを確認します。一致しない場合は手順 6 から繰り返します。

例: 割り込みを利用したマスター書き込み

1. **転送方向を書き込みに設定し、FIFO をクリアする。**i2c.Control_reg0 に 0x40 を書き込みます。
2. **割り込みをクリアする。**i2c.Interrupt_status_reg0 を読み出し、読み出した値を書き戻します。
3. **タイムアウト、NACK、TX オーバーフロー、アービトレーション ロスト、データ、完了の各割り込みを有効にする。**i2c.Intrpt_en_reg0 レジスタに 0x24F を書き込みます。
4. **バス HOLD ロジックを有効にする。**書き込みデータのバイト数が FIFO 深さより大きい場合は、i2c.Control_reg0 [HOLD] をセットします。
5. **FIFO の空き容量を計算する。**FIFO 深さから i2c.Transfer_size_reg0 の値を引きます。
6. **データを FIFO に書き込む。**手順 5 で求めた値に基づいてデータを i2c.I2C_data_reg0 に書き込みます。
7. **スレーブ アドレスを書き込む。**スレーブ アドレスを i2c.I2C_address_reg0 レジスタに書き込みます。
8. **データが送信されるのを待つ。**i2c.Interrupt_status_reg0 [COMP] がセットされるまで待ちます。
   a. さらに書き込みデータがある場合は、手順 5、6、8 を繰り返します。
   b. これ以上書き込みデータがない場合は、i2c.Control_reg0 [HOLD] = 0 にクリアします。
9. **転送が完了するまで待つ。**i2c.Interrupt_status_reg0 [COMP] がセットされるまで待ちます。

例: スレーブ モニター モード

スレーブ モニター モードでは、スレーブのステートがビジーかどうかを調べることができます。スレーブがビジーでないときのみスレーブ レディ割り込みが発生します。これを行うには、マスター モードで次の手順を実行します。

1. **スレーブ モニター モードを選択し、FIFO をクリアする。**i2c.Control_reg0 に 0x60 を書き込みます。
2. **割り込みをクリアする。**i2c.Interrupt_status_reg0 を読み出し、読み出した値を書き戻します。
3. **割り込みを有効にする。**i2c.Intrpt_en_reg0 [SLV_RDY] = 1 にセットします。
4. **スレーブ モニター遅延を設定する。**i2c.Slave_mon_pause_reg0 に 0xF を書き込みます。
5. **スレーブ アドレスを書き込む。**スレーブ アドレスを i2c.I2C_address_reg0 レジスタに書き込みます。
6. **スレーブの準備が完了するまで待つ。**i2c.Interrupt_status_reg0 [SLV_RDY] = 1 となるまでポーリングします。

20.3.5 レジスタの概要

表 20-3 に I2C レジスタの概要を示します。

表 20-3 : I2C レジスタの概要

機能	レジスタ名	概要
コンフィギュレーション	Control_reg0	動作モードの設定。
データ	I2C_address_reg0 I2C_data_reg0 Transfer_size_register0 Slave_mon_pause_reg0 Time_out_reg0 Staus_reg0	データの転送およびステータスの読み出し。
Interrupt Processing	Interrupt_status_reg0 Interrupt_mask_reg0 Interrupt_enable_reg0 Interrupt_disable_reg0	割り込み検出有効/無効の切り替え。割り込みコントローラーに送信される割り込みのマスク設定。割り込みステータスの読み出し。

20.4 システム機能

20.4.1 クロック

コントローラー、I/O インターフェイス、APB インターコネクトは CPU_1X クロックによって駆動されます。このクロックは PS クロック サブシステムから供給されます。

PS リセット サブシステム

CPU_1x クロック

一般的なクロック プログラミングに関する情報は、「25.2 CPU クロック」を参照してください。

動作の制約

クロックの動作に関する制約は、「20.1.3 注記事項」を参照してください。

20.4.2 コントローラーのリセット

コントローラー リセット ビットは PS によって生成されます (第 26 章「リセット システム」参照)。

例: コントローラーのリセット

1. **コントローラー リセットをアサートする。** slcr.I2C_RST_CTRL[I2Cx_CPU1X_RST] bit = 1
2. **コントローラー リセットをディアサートする。** slcr.I2C_RST_CTRL[I2Cx_CPU1X_RST] bit = 0

20.5 I/O インターフェイス

20.5.1 ピンのプログラム

I2C の SCL および SDA 信号は、多数の MIO ピン セットのいずれか 1 つ、または EMIO インターフェイスに配線できます。I2C 信号の一覧は、表 20-2 を参照してください。SCL および SDA 信号の配線は、「2.5 PS-PL 間の MIO-EMIO 信号およびインターフェイス」で説明しています。

例: I2C 0 の SCL/SDA 信号を MIO ピン 50、51 に配線する

この例では、I2C 0 の SCL および SDA 信号を MIO ピン 50 および 51 に配線します。実際には、これ以外にも多くの配線方法が可能です。

1. **MIO ピン 50 を SCL 信号に設定する。** slcr.MIO_PIN_50 レジスタに 0x0000_1240 を書き込みます。
   a. I2C 0 の SCL 信号をピン 50 に配線する。
   b. トライステートを I2C で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS エッジ (損傷を与えない設定)。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。
2. **MIO ピン 51 を SDA 信号に設定する。** slcr.MIO_PIN_51 レジスタに 0x0000_1240 を書き込みます。
   a. I2C 0 の SDA 信号をピン 51 に配線する。
   b. トライステートを I2C で制御する (TRI_ENABLE = 0)。
   c. LVCMOS18 に設定する (その他の電圧オプションは、レジスタ定義参照)。
   d. 低速 CMOS 駆動エッジ。
   e. 内部プルアップ抵抗を有効にする。
   f. HSTL レシーバーを無効にする。

20.5.2 MIO-EMIO インターフェイス

表 20-4 に I2C コントローラーへのインターフェイス信号の一覧を示します。MIO ピンの一覧、および特定のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 20-4 : I2C の MIO ピンおよび EMIO 信号

I2C インターフェイス	コントローラーのデフォルト入力値	MIO ピン		EMIO 信号	
		ピン番号	I/O	信号名	I/O
I2C 0、シリアル クロック	0	10、14、18、22、26、30、34、38、42、46、50	IO	EMIOI2C0SCLI	I
				EMIOI2C0SCLO	O
				EMIOI2C0SCLTN	O
I2C 0、シリアル データ	~	11、15、19、23、27、31、35、39、43、47、51	IO	EMIOI2C0SDAI	I
				EMIOI2C0SDAO	O
				EMIOI2C0SDATN	O
I2C 1、シリアル クロック	0	12、16、20、24、28、32、36、40、44、48、52	IO	EMIOI2C1SCLI	I
				EMIOI2C1SCLO	O
				EMIOI2C1SCLTN	O
I2C 1、シリアル データ	~	13、17、21、25、29、33、37、41、45、49、53	IO	EMIOI2C1SDAI	I
				EMIOI2C1SDAO	O
				EMIOI2C1SDATN	O

XILINX

第 21 章

プログラマブル ロジックの説明

21.1 はじめに

Zynq®-7000 SoC は、多機能なデュアルコア Arm® Cortex™-A9 MPCore™ に基づくプロセッシング システム (PS) とザイリンクスのプログラマブル ロジック (PL) を 1 つのデバイスに統合したデバイスです。各 Zynq-7000 デバイスに搭載されている PS は同じですが、PL と I/O リソースはデバイスによって異なります。小規模デバイスに該当する 7z010、7x015、および 7z020 の 3 つは、Artix®-7 FPGA ロジック ベースの PL を採用しています。大規模デバイスに該当する 7z030、7z035、7z045、および 7z100 の 4 つは、Kintex®-7 FPGA ロジック ベースの PL を採用しています。リソースの詳細は、『Zynq-7000 SoC 概要』(DS190) を参照してください。

PS と PL は、多くのインターフェイスや合計 3,000 以上の複数の組み合わせを持つ信号を使用して蜜結合または疎結合できます。このため、PL ロジック内になるユーザーが作成したハードウェア アクセラレータやその他の機能を PS 内のプロセッサから利用したり、逆にこれらの機能から PS 内のメモリ リソースにアクセスしたりできます。Zynq では、PL を利用してユーザー アプリケーションをカスタマイズすることで、最終製品に差別化をもたらすことができます。

電源投入時は必ず PS 内のプロセッサから起動し、PL はソフトウェア主導のアプローチでコンフィギュレーションされます。PL のコンフィギュレーションはブート プロセスの一環として実行するか、単独で実行できます。また、PL は全体をリコンフィギュレーションする以外にも、ダイナミック パーシャル リコンフィギュレーション (PR) が可能です。PR は、PL の一部をコンフィギュレーションできます。この機能を利用すると、必要に応じて係数を書き換えたり、アルゴリズムを入れ替えて PL のリソースを時分割多重化して利用するなど、デザインを柔軟に変更できます。後者の機能は、ソフトウェア モジュールの動的なロード/アンロードに類似しています。PL コンフィギュレーション用のデータをビットストリームと呼びます。

PL と PS は別々の電源ドメインに属しているため、PL の電源を完全に遮断して消費電力を抑えることができます。このモードの場合、PL はスタティック電力またはダイナミック電力を消費しないため、デバイスの消費電力を大幅に削減できます。このモードから通常モードへ切り替える際には、PL をリコンフィギュレーションする必要があります。このため、ユーザーは各アプリケーションの PL をリコンフィギュレーションする時間を考慮する必要があります (各アプリケーションのビットストリーム サイズによって異なる)。

21.1.1 機能

PL のアーキテクチャは、ユーザー設定可能な機能を数多く備えています。主な特長は次のとおりです。

- コンフィギャラブル ロジック ブロック (CLB)
  - 6 入力ルックアップ テーブル (LUT)
  - LUT 内のメモリ機能
  - レジスタおよびシフト レジスタ機能
  - カスケード接続可能な加算器

- 36KB のブロック RAM
  - デュアル ポート
  - 最大 72 ビット幅
  - デュアル 18KB としてコンフィギュレーション可能
  - プログラム可能な FIFO ロジック
  - 内蔵型エラー訂正回路
- デジタル信号処理 – DSP48E1 スライス
  - 25 x 18 の 2 の補数乗算器/アキュムレータ、48 ビットの高分解能乗算器/アキュムレータ
  - 対称フィルター アプリケーションに最適化され、消費電力を抑えることが可能な 25 ビット前置加算器
  - その他の高度な機能: パイプライン化オプション、ALU オプション、専用カスケード接続
- クロック管理
  - 低スキューのクロック分配を実現する高速バッファーおよび配線
  - 周波数合成および位相シフト
  - 低ジッターのクロック生成およびジッターのフィルタリング
- コンフィギャラブル I/O
  - 高性能 SelectIO テクノロジ
  - シグナル インテグリティを向上させたパッケージに高周波数デカップリング キャパシタを搭載
  - 低消費電力かつ高速な I/O 動作用にトライステートにすることができるデジタル制御インピーダンス
  - HR (High Range) IO は 1.2V ～ 3.3V をサポート
  - HP (High Performance) IO は 1.2V ～ 1.8V をサポート (7z030、7z035、7z045、および 7z100 デバイス)
- 低消費電力シリアル トランシーバー (7z015、7z030、7z035、7z045、および 7z100 デバイス)
  - 7z030、7z035、7z045、および 7z100 デバイスで最大 12.5Gb/s のレートをサポートする高性能 GTX トランシーバー
  - 7z015 デバイスで最大 6.25Gb/s のレートをサポートする高性能 GTP トランシーバー
  - チップ間インターフェイス用に最適化された低電力モード
  - 高性能な送信プリエンファシスおよびポストエンファシス、受信リニア イコライザー (CTLE)、およびマージンを増加させるための適応等化回路を含む判定帰還等化 (DFE)
- PCI Express デザイン用統合インターフェイス ブロック
  - PCI Express Base Specification 2.1 と互換性があり、エンドポイントとルート ポート機能に対応
  - Gen2 (5.0Gb/s) をサポート
  - アドバンス コンフィギュレーション オプション、アドバンス エラー レポート (AER)、および End-to-End CRC (ECRC) のアドバンス エラー レポートと ECRC 機能

21.1.2 デバイス タイプ別の PL リソース

表 21-1 では、各デバイス タイプの PL リソースを示しています。

表 21-1 : デバイス タイプ別の PL リソース

リソース	7z010	7z015	7z020	7z030	7z035	7z045	7z100
ロジック スライス							
合計	4,400	11,550	13,300	19,650	42,975	54,650	69,350
タイプ L	2,900	7,950	8,950	13,000	25,375	37,050	42,300
タイプ M	1,500	3,600	4,350	6,650	17,600	17,600	27,050
LUT							
合計	17,600	46,200	53,200	78,600	171,900	218,600	277,400
フリップフロップ	35,200	92,400	106,400	157,200	343,800	437,200	554,800
ロジック セル	28,160	73,920	85,120	125,760	275,040	349,760	443,840
LUTRAM Kb	375	900	1,088	1,663	4,400	4,400	6,763
SRL Kb	188	450	544	831	2,200	2,200	3,381
メモリ リソース							
ブロック RAM 数	60	95	140	265	500	545	755
Kb	2,160	3,420	5,040	9,540	18,000	19,620	27,180
KB	240	380	560	1,060	2,250	2,180	3,020
デバイスあたりの列数	5	5	6	8	9	9	12
列あたりのブロック RAM 数	不定 (通常 20)	不定 (通常 30)	不定 (通常 30)	不定 (通常 40)	不定 (通常 70)	不定 (通常 70)	不定 (通常 70)
クロッキング							
MMCM/PLL 数	2	3	4	5	8	8	8
DSP (DSP48E1)							
数	80	160	220	400	900	900	2,020
デバイスあたりの列数	4	4	5	6	7	7	15
列あたりの DSP 数	不定 (通常 40)	不定 (通常 60)	不定 (通常 60)	不定 (通常 80)	不定 (通常 140)	不定 (通常 140)	不定 (通常 140)
ギガビット トランシーバー (1)							
GTP	0	4	0	0	0	0	0
GTX	0	0	0	0 または 4(1)	16	8 または 16(1)	16
PCIe 機能	なし	あり	なし	あり	あり	あり	あり

表 21-1 : デバイス タイプ別の PL リソース (続き)

リソース	7z010	7z015	7z020	7z030	7z035	7z045	7z100
Select I/O[2]							
バンク数	2	3	4	5	8	8	8
1.8V ～ 3.3V HR	100	150	200	100	250	250	250
1.8V HP	0	0	0	150	150	150	150

注記 :

1. 7z030 および 7z045 のトランシーバーの数は、パッケージ タイプによって異なります。正確な数については、『Zynq-7000 SoC パッケージおよびピン配置ガイド』(UG865) の表「デバイス/パッケージ別のシリアル トランシーバー チャネル数」を参照してください。
2. この表は、各デバイス タイプで使用できる最大 I/O 数を示しています。パッケージ サイズによって、SelectIO ピン数が制限される場合があります。詳細は、『Zynq-7000 SoC パッケージおよびピン配置ガイド』(UG865) を参照してください。

21.1.3 注記事項

XADC アナログ ミックスド シグナル (AMS) モジュール

XADC は物理的に PL 内に位置し、PL から電源を供給されます。XADC モジュールを使用するには PL の電源を投入しておく必要がありますが、PL をコンフィギュレーションする必要はありません。XADC は、第 30 章「XADC インターフェイス」で解説しています。

デバイス コンフィギュレーション (DevC)

デバイス コンフィギュレーション (DevC) モジュール (オプションで AES/HMAC 復号化を利用可能) は物理的に PL 内に位置し、PL から電源が供給されます。DevC モジュールを使用するには PL の電源を投入しておく必要がありますが、PL をコンフィギュレーションする必要はありません。DevC は、「6.4 デバイス ブートおよび PL コンフィギュレーション」で解説しています。

21.2 PL コンポーネント

21.2.1 CLB、スライス、LUT

CLB エレメントには 1 対のスライスが含まれ、各スライスは 4 つの 6 入力 ルック アップ テーブル (LUT) と 8 つのストレージ エレメントから構成されます。

- SLICE(0) - CLB の下部、左のカラムに配置されたスライス
- SLICE(1) - CLB の上部、右のカラムに配置されたスライス

これら 2 つのスライスは、直接相互接続しておらず、各スライスは 1 つのカラムとして配置されています。カラム内のそれぞれのスライスには、1 本の独立したキャリー チェーンがあります。LUT には次の機能があります。

- 1 つの出力を持つ 1 つの 6 入力 LUT、または 2 つの 5 入力 LUT。
- LUT 内のメモリ機能
- レジスタおよびシフト レジスタ機能

全スライスの 25 ～ 50% が LUT を 64 ビットの分散 RAM として、または 32 ビットのシフト レジスタ (SRL32) あるいは 2 つの 16 ビット シフト レジスタ (SRL16) として使用できます。最近の合成ツールでは、このような高効率のロジック、演算、およびメモリ機能を活かした合成が実行されます。

コンフィギュレーション ロジック ブロックの詳細は、『7 シリーズ FPGA コンフィギャラブル ロジック ブロック ユーザー ガイド』(UG474) を参照してください。

21.2.2 クロック管理

クロック マネージメント アーキテクチャの主な特長は次のとおりです。

- 低スキューのクロック分配を実現する高速バッファーおよび配線
- 周波数合成および位相シフト
- 低ジッターのクロック生成およびジッターのフィルタリング

各 Zynq-7000 SoC デバイスには、最大 8 つのクロック マネージメント タイル (CMT) があり、各タイルはミックスド モード クロック マネージャー (MMCM) と位相ロックループ (PLL) 1 つずつで構成されています。

MMCM および PLL

MMCM と PLL には共通の特長が数多くあります。これらは共に、入力クロックの広範な周波数の合成回路およびジッター フィルターとしての機能を提供します。これらのコンポーネントの中心は、PFD (位相周波数検出回路) からの入力電圧に従って、それを高速化または低速化する VCO (電圧制御オシレーター) です。

さらに、これらにはプログラム可能な 3 つの周波数分周回路 (D、M、O) があります。前置分周器 D (コンフィギュレーションおよび DRP を介してプログラム可能) は入力周波数を低減させ、従来の PLL 位相/周波数コンパレータの入力 1 つを供給します。フィードバック分周器 M (コンフィギュレーションおよび DRP を介してプログラム可能) は、位相コンパレータのその他の入力を供給する前に VCO 出力を分周するため、乗算器として機能します。D および M は、VCO が指定された周波数範囲内となるように適切に選択する必要があります。

VCO には等分された 8 つの出力位相 (0°、45°、90°、135°、180°、225°、270°、315°) があり、それぞれが出力分周器の 1 つ (PLL の場合は O0 ～ O5 の 6 つ、MMCM の場合は O0 ～ O6 の 7 つ) を駆動するよう選択できます。これらの各分周器は、1 ～ 128 の任意の整数で分周するようにコンフィギュレーションでプログラム可能です。

MMCM および PLL には入力ジッターのフィルター モードとして、狭帯域モード (ジッターの削減を優先)、広帯域モード (位相オフセットを優先)、最適化モード (ツールで最適な設定を選択) の 3 つがあります。

MMCM のその他のプログラマブル機能

MMCM は、フィードバック パス (乗算器として機能) または出力パスの 1 つに分数カウンターを持つことができます。これらのカウンターは 1/8 という整数以外の増分をサポートするため、周波数を 8 の倍数で合成できます。

MMCM は、小さな単位で増分させる固定位相シフトまたは動作中に変更可能な位相シフトもサポートします。増分は VCO 周波数に依存し、たとえば 1600MHz では 11.2ps となります。

クロック分配

各 Zynq-7000 SoC デバイスは異なる 6 タイプのクロック ライン (BUFG、BUFR、BUFIO、BUFH、BUFMR、高性能クロック) を提供し、大きなファンアウト、短い伝搬遅延、非常に小さなスキューなどのさまざまなクロッキング要件に対応します。

グローバル クロック ライン

各 Zynq-7000 SoC が備える 32 のグローバル クロック ラインは最大のファンアウトを提供し、全フリップフロップ クロック、クロック イネーブル、セット/リセット、および多数のロジック入力に使用できます。クロック領域には 12 のグローバル クロック ラインがあり、並行ラインのクロック バッファー (BUFH) で駆動されます。これらの BUFH はそれぞれを独立して有効あるいは無効にできることから、ある領域内にあるクロックをオフにでき、これによってクロック領域の消費電力を細かく制御できるようになります。これらのラインはグローバル クロック バッファーで駆動できるだけでなく、グリッチなしでクロックを多重伝送したり、クロック イネーブルとしての機能を果たします。グローバル クロックは、通常 CMT から駆動されるため、基本的なクロック分散遅延が完全に削除されます。

リージョナル クロック

リージョナル クロックは、それがある領域の全クロックを駆動できます。領域とは、I/O 50 個分と CLB 50 個分の高さ、およびデバイスの半分の幅を持つ任意のエリアとして定義されます。Zynq-7000 SoC デバイスの場合は 8 ～ 24 の領域があります。すべての領域に 4 つのリージョナル クロック トラックがあります。各リージョナル クロック バッファーは、4 つの CC (クロック兼用) 入力ピンのいずれかから駆動でき、周波数はオプションとして 1 ～ 8 の任意の整数で分周可能です。

I/O クロック

I/O クロックは非常に高速で、I/O ロジックおよびシリアライザー /デシリアライザー (SerDes) 回路にのみ使用します (「入力/出力」参照)。

低ジッターで高性能なインターフェイス用に、MMCM から I/O への直接接続が用意されています。

クロッキング リソースの詳細は、『7 シリーズ FPGA クロッキング リソース ユーザー ガイド』(UG472) を参照してください。

21.2.3 ブロック RAM

ブロック RAM の主な特長は次のとおりです。

- 最大ポート幅が 72 ビットのデュアル ポート 36KB ブロック RAM
- プログラム可能な FIFO ロジック
- オプションとして内蔵型エラー訂正回路

すべての 7 シリーズ FPGA に 60 ～ 465 個のデュアル ポート ブロック RAM があり、それぞれが 36Kb を格納します。各ブロック RAM には、格納されたデータを共有する以外は完全に独立した 2 つのポートがあります。

同期動作

読み出しまたは書き込みのメモリ アクセスは、クロックによって制御されます。すべての入力、データ、アドレス、クロック イネーブル、書き込みイネーブルはレジスタが付きます。入力アドレスは常にクロックされ、次の動作までデータを保持します。オプションとしての出力データのパイプライン レジスタは、1 サイクル分のレイテンシが増加する代わりに、より高いクロック レートでの動作を可能にします。

書き込み動作中、データ出力は前に保存されたデータまたは新たに書き込まれたデータを反映させるか、変更なしでそのまま維持することができます。

プログラム可能なデータ幅

各ポートは 32K x 1、16K x 2、8K x 4、4K x 9 (または x 8)、2K x 18 (または x 16)、1K x 36 (または x 32)、512 x 72 (または x 64) のいずれかに構成できます。2 つのポートには別々の比率を指定でき、これに対する制限はありません。

各ブロック RAM は完全に独立した 2 つの 18Kb ブロック RAM に分割でき、それぞれを 16K x 1 ～ 512 x 36 の任意のアスペクト比で構成できます。36Kb ブロック RAM について説明した内容は、分割した各 18Kb ブロック RAM にも当てはまります。

シンプル デュアル ポート (SDP) モードでのみ、18 ビット (18Kb RAM の場合) または 36 ビット (36Kb RAM の場合) 以上のデータ幅がサポートされます。このモードでは、一方のポートが読み出し専用、もう一方のポートが書き込み専用となります。そして、1 つ (読み出しまたは書き込み) のデータ幅がプログラム可能で、もう 1 つが 32/36 または 64/72 に固定されます。

デュアル ポート 36Kb RAM の場合は両方の幅がプログラム可能です。

2 つの隣接した 36Kb ブロック RAM をカスケード接続し、追加ロジックなしで 64K x 1 のデュアル ポート RAM として構成できます。

エラー検出および訂正機能

64 ビット幅のブロック RAM は、追加で 8 つのビットのハミング コード ビットを生成、格納、そして使用でき、読み出し中にシングル ビット エラーの訂正、ダブル ビット エラーの検出 (ECC) を実行します。ECC ロジックは 64 ～ 72 ビット幅の外部メモリへの書き込み、またはそのメモリからの読み出しにも使用できます。

FIFO コントローラー

シングル クロック (同期) またはデュアル クロック (非同期/マルチレート) 動作に対応する内蔵型の FIFO コントローラーは、内部アドレス値を増分させ、Full、Empty、Almost Full、Almost Empty の 4 つのフラグを提供します。Almost Full および Almost Empty フラグは自由にプログラムできます。ブロック RAM と同様に、FIFO の幅およびワード数はプログラム可能ですが、書き込みポートと読み出しポートの幅は常に同一です。

First-Word Fall-Through モードでは、最初の読み出し前でも最初に書き込まれたワードがデータ出力に現れます。そして、最初のワードが読み出された後は、通常モードと同様に動作します。

ブロック RAM の詳細は、『7 シリーズ FPGA メモリ リソース ユーザー ガイド』(UG473) を参照してください。

21.2.4 デジタル信号処理 - DSP スライス

DSP の主な特長は次のとおりです。

- 25 x 18 の 2 の補数乗算器/48 ビットの高分解能アキュムレータによる信号処理
- 対称フィルター アプリケーションに最適化され、消費電力を削減する 25 ビット前置加算器
- その他の高度な機能: パイプライン化オプション、ALU オプション、専用カスケード接続

DSP アプリケーションは、専用の DSP スライスに最適に実装された多数のバイナリ乗算器およびアキュムレータを使用します。すべての Zynq-7000 SoC デバイスは、専用で完全にカスタマイズされた低消費電力 DSP スライスを数多く装備し、システム デザインの柔軟性を維持しながら、高速処理と小型化を実現します。

各 DSP スライスは基本的に、専用の 25 x 18 ビット 2 の補数乗算器および 48 ビット アキュムレータで構成されます。乗算器は動作中にバイパスでき、2 つの 48 ビット入力が SIMD (Single-Instruction-Multiple-Data) 演算ユニット (デュアルの 24 ビット加算器/減算器/アキュムレータまたはクワッドの 12 ビット加算器/減算器/アキュムレータ)、またはオペランドが 2 つの 10 個の異なるロジック ファンクションから任意の 1 つを作成可能なロジック ユニットに入力できます。

DSP には、通常対称フィルターに使用される前置加算器が追加されています。この加算器により、高密度に実装されたデザインの性能が向上し、DSP スライス数が最大 50% 削減されます。また、収束丸め (偶数丸めとも呼ばれる) あるいは対称丸めに使用できる 48 ビット幅のパターン検出回路も備えています。パターン検出回路をロジック ユニットと併用する場合には、96 ビット幅のロジック ファンクションが実装可能です。

DSP スライスは多数のパイプラインおよび拡張性能を提供し、デジタル信号処理だけでなくその他多くのアプリケーションで速度および効率性を向上させます。このようなアプリケーションには、バス幅の広いダイナミック シフター、メモリ アドレス ジェネレーター、多入力マルチプレクサー、メモリ マップされた I/O レジスタ ファイルが含まれます。また、アキュムレータは同期のアップ/ダウン カウンターとしても使用可能です。

DSP スライスの詳細は、『7 シリーズ FPGA DSP48E1 スライス ユーザー ガイド』(UG479) を参照してください。

21.3 入力/出力

21.3.1 PS-PL インターフェイス

PS-PL インターフェイスには、PL に基づいた機能と PS の統合に PL 設計者が利用できる信号がすべて含まれます。

PL と PS のインターフェイスは次の 2 つのタイプに分類されます。

1. 機能インターフェイス — PL 内のユーザー デザインによる IP ブロックとの接続に使用
   a. AXI インターコネクト
   b. ほとんどの I/O ペリフェラルに対応する拡張 MIO (EMIO) インターフェイス
   c. 割り込み
   d. DMA フロー制御
   e. クロック
   f. デバッグ インターフェイス
2. コンフィギュレーション インターフェイス — PL コンフィギュレーション ブロック内の固定ロジックに接続されており、PS 制御を可能にする
   a. PCAP
   b. コンフィギュレーション ステータス
   c. SEU
   d. Program/Done/Init

PS-PL インターフェイスの詳細は、第 2 章「信号、インターフェイス、ピン」を参照してください。

電圧レベル シフター

PS と PL 間を行き来するすべての信号およびインターフェイスは電圧境界を通過します。これらのレベル シフターのプログラム方法は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」を参照してください。

21.3.2 SelectIO

入力/出力の主な特長は次のとおりです。

- 1,866Mb/s の DDR3 をサポートする高性能 SelectIO テクノロジ
- シグナル インテグリティを向上させたパッケージに高周波数デカップリング キャパシタを搭載
- 低消費電力かつ高速な I/O 動作用にトライステートにすることができるデジタル制御インピーダンス

I/O ピン数は、デバイスおよびパッケージ サイズによって異なります。各 I/O ピンはコンフィギュレーション可能で、多数の規格に準拠しています。電源ピンおよび一部のコンフィギュレーション専用ピンを除き、すべての PL ピンは同一の I/O 性能を持ち、特定のバンク規則によってのみ制約されます。Zynq-7000 SoC デバイスの I/O は High Range (HR) と High Performance (HP) の 2 つに分類されます。HR I/O は、1.2 ～ 3.3V までの最も広範な I/O 電圧をサポートします。HP I/O は最高性能の動作向けに最適化されており、1.2 ～ 1.8V の電圧をサポートします。

全 I/O ピンは、バンクごとに 50 ピンずつ分割されています。各バンクには 1 つの共通 V_{CCO} 出力電源があり、これは特定の入力バッファーにも電源を供給します。一部のシングルエンドの入力バッファーには、内部生成の、あるいは外部に基準電圧 (VREF) が必要です。1 バンクあたり 2 つの VREF ピンがありますが (コンフィギュレーション バンク 0 は除く)、1 つのバンクで使用できる VREF 電圧値は 1 つのみです。

Zynq-7000 SoC デバイスは、最もコストが低い小型フォーム ファクターのワイヤボンド パッケージ、高性能な従来型のフリップチップ パッケージ、小型フォーム ファクターと高性能のバランスを兼ね備えるリッドなしのフリップチップ パッケージまで、ユーザーのニーズに応える多様なパッケージで入手可能です。フリップチップ パッケージの場合、シリコン デバイスは高度なフリップチップ プロセスでパッケージ サブストレートに実装されます。ESR 調整キャパシタがパッケージ上に分散して搭載されており、これによって同時スイッチング出力 (SSO) が生じる条件下でのシグナル インテグリティが最適化されます。

I/O 電気特性

シングルエンド出力は従来型の CMOS プッシュ/プル出力構造を使用するもので、V_{CCO} は High を、グランドは Low を駆動し、ハイインピーダンス状態も可能です。システム設計者はスルー レートおよび駆動能力を指定できます。入力は常にアクティブですが、出力がアクティブの間は通常無視されます。また、各ピンはオプションとして、弱いプルアップまたはプルダウン抵抗を付けることができます。

ほとんどの信号ピン ペアが、差動入力ペアまたは出力ペアとしてコンフィギュレーションできます。さらに、差動入力ペアを 100Ω の内部抵抗で終端できるオプションもあります。すべての Zynq-7000 SoC デバイスは LVDS 以外の差動伝送規格として HT、RSDS、BLVDS、差動 SSTL、差動 HSTL をサポートします。

各 I/O は、シングルエンドおよび差動の HSTL、SSTL などのメモリ I/O 規格をサポートします。SSTL I/O 規格は、データ レートが 1,866Mb/s までの DDR3 インターフェイス アプリケーションをサポート可能です。

トライステート型デジタル制御インピーダンスおよび低消費電力 I/O 機能

トライステート型デジタル制御インピーダンス (T_DCI) は、出力駆動インピーダンス (直列終端) を制御したり、あるいは V_{CCO} に対して入力信号を並列終端、$V_{CCO}/2$ に対して分割 (テブナン) 終端を構成可能です。T_DCI を使用した信号には、オフチップの終端は不要です。これはボード スペースを節約するだけでなく、出力モードまたはトライステートの場合に終端が自動的にオフになるため、オフチップ終端の消費電力も大幅に削減されます。さらに、I/O の IBUF および IDELAY には低電力モードがあり、特にメモリ インターフェイスの実装時に、低消費電力化を図ることができます。

I/O ロジック

入力および出力遅延

すべての入力および出力は組み合わせ、またはレジスタ付きとして設定でき、ダブル データ レート (DDR) が全入力および出力でサポートされています。すべての入力および一部の出力は、それぞれを 78ps または 52ps 単位で最大 32 タップ分個別に遅延させることができ、

この遅延は IDELAY および ODELAY としてインプリメントされます。遅延ステップ数はコンフィギュレーションで設定できますが、使用中にも増加または減少させることが可能です。ODELAY は、HP Select I/O でのみ利用可能で、HR select I/O では利用できません。HP Select I/O ピンは、7z030、7z035、7z045、および 7z100 デバイスで使用可能です (表 21-1 を参照)。

ISERDES および OSERDES

アプリケーションの多くは、デバイス内部で高速なビット シリアル I/O とより低速なパラレル動作を組み合わせます。これには、I/O 構造内にシリアライザーおよびデシリアライザー (SerDes) が必要です。各 I/O ピンには 8 ビットの IOSERDES (ISERDES と OSERDES) があり、2、3、4、5、6、7、または 8 ビットの幅 (プログラム可能) でシリアルからパラレル、あるいはパラレルからシリアルへデータを変換します。さらに、2 つの隣接したピン (通常は差動 I/O) からの IOSERDES を 1 つずつカスケード接続することで、10 および 14 ビットの幅の広い変換がサポートされます。

ISERDES には、1.25Gb/s LVDS I/O ベースの SGMII インターフェイスなどのアプリケーション向けに非同期データ リカバリをサポートする特別なオーバーサンプリング モードがあります。

Select I/O の詳細は、『7 シリーズ FPGA SelectIO リソース ユーザー ガイド』(UG471) を参照してください。

21.3.3 GTX 低電力シリアル トランシーバー

『Zynq-7000 SoC パッケージおよびピン配置ガイド』(UG865) の表「デバイス/パッケージ別のシリアル トランシーバー チャネル数」で特記のない限り、GTX 低消費電力シリアル ギガビット トランシーバーは 7z030、7z035、7z045、および 7z100 デバイスで使用できます。7z030 デバイスには 0 または 4 個、7z035/7z045 には 8 または 16 個、7z100 デバイスには 16 個の GTX トランシーバーがあります。各パッケージ タイプのトランシーバー数については、パッケージ ガイドを参照してください。

7z015 デバイスは、4 個の GTP 低消費電力シリアル トランシーバーを備えています。GTP トランシーバーについては、「21.3.4 GTP 低電力シリアル トランシーバー」を参照してください。

GTX 低消費電力ギガビット トランシーバーの主な特長は次のとおりです。

- フリップチップ パッケージで最大 12.5Gb/s、ベアダイ フリップチップ パッケージで最大 6.6Gb/s のライン レートを実現した高性能トランシーバー
- チップ間インターフェイス用に最適化された低電力モード
- 高性能な送信プリエンファシスおよびポストエンファシス、受信リニア イコライザー (CTLE)、およびマージンを増加させるための適応等化回路を含む判定帰還等化 (DFE)

光モジュールへの超高速シリアル データ転送はもとより、同一 PCB 上の IC 間、バックプレーン経由、あるいはさらに長距離間の超高速シリアル データ転送が一般的になっており、これらはデータ レート 200Gb/s のカスタム ライン カードを実現する上で重要です。このような転送には、高データ レートでのシグナル インテグリティの問題に対応する専用のオンチップ回路および差動 I/O が必要となります。

Zynq-7000 SoC デバイスには、0 ～ 16 個のトランシーバー回路が搭載されています。各シリアル トランシーバーは、トランスミッターとレシーバーの組み合わせで構成されています。Zynq-7000 の各デバイスのシリアル トランシーバーは、リング オシレーターと LC タンク アーキテクチャの組み合わせを使用でき、ファミリ間の IP の移植性を維持しながら柔軟性と性能の最適なバランスを実現しています。低速なデータ レートは、PL によるロジック ベースのオーバーサンプリングによって実現可能です。シリアル トランスミッターおよびレシーバーは高度な PLL アーキテクチャを使用する独立した回路で、基準周波数入力をプログラム可能な 4 ～ 25 の値で逓倍することでビット シリアル データ クロックを生成します。トランシーバーそれぞれに、ユーザー定義可能な多数の機能およびパラメーターがあります。これらはすべてコンフィギュレーション中に定義でき、その多くは動作中にも変更できます。

トランスミッター

トランスミッターは基本的に、変換比率が 16、20、32、40、64、または 80 のパラレル-シリアル コンバーターです。このため、データパス幅とタイミング マージンのトレードオフによって高性能が要求されるデザインにも対応できます。これらのトランスミッターの出力は、シングル チャネルの差動出力信号で PC ボードを駆動します。TXOUTCLK は適切に分周されたシリアル データ クロックで、内部ロジックからのパラレル データを直接ラッチするために使用できます。入力されるパラレル データはオプションの FIFO を通り、十分なデータ遷移が生じるようハードウェアでの 8B/10B、64B/66B、または 64B/67B エンコードがサポートされています。ビット シリアル出力信号は、差動信号によって 2 つのパッケージ ピンを駆動します。この出力信号ペアは、信号振幅幅とプリおよびポストエンファシスがプログラム可能で、PC ボードでの信号ロスやほかのインターコネクト特性を補います。より短いチャネルでは、振幅幅を小さくすることで低消費電力化が可能です。

レシーバー

レシーバーは基本的に、入力ビット シリアル差動信号をそれぞれ 16、20、32、40、64、または 80 ビット幅のパラレル ストリーム ワードに変換するシリアル/パラレル コンバーターです。これにより、内部データ幅とさまざまなロジックのタイミング マージンのバランスの取れた設計が可能になります。レシーバーは入力差動データ ストリームを受け取って、それを (PC ボードやほかのインターコネクト特性を補うため) プログラム可能なリニア イコライザーおよび DFE を介し、基準クロック入力を使用してクロックの認識を開始します。個別のクロック ラインは不要です。データ パターンは NRZ (Non-Return-to-Zero) エンコードを使用し、オプションとして選択したエンコード方式を用いることで十分なデータ遷移が生じるようにします。パラレル データは RXUSRCLK クロックを使用して PL に転送されます。短いチャネルの場合、トランシーバーを特別な低電力モード (LPM) で使用することで、消費電力をさらに削減できます。

Out-of-Band 信号

トランシーバーは、高速シリアル データ転送がアクティブでないときに、トランスミッターからレシーバーへ低速の信号を転送するためによく使用される Out-of-Band (OOB) 信号を提供します。通常、リンクがパワー ダウン ステートにあるか初期化されていない場合がこれに該当し、この機能は PCI Express および SATA/SAS のアプリケーションで有用です。

GTX トランシーバーの詳細は、『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』(UG476) を参照してください。

デバイス/パッケージ別の配置情報

このセクションでは、デバイス/パッケージのすべての組み合わせにおける位置情報を示します。この情報には各 GTX シリアル トランシーバー チャネルに関連する信号のパッド番号が含まれます。

XC7Z30-FBG484 パッケージの配置図

図 21-1 に、XC7Z30-FBG484 デバイスの配置図を示します。



図 21-1 : XC7Z30-FBG484 パッケージの配置図

XC7Z30-FBG676/FFG676 パッケージの配置図

図 21-2 に、XC7Z30-FBG676/FFG676 デバイスの配置図を示します。



図 21-2 : XC7Z30-FBG676/FFG676 パッケージの配置図

XC7Z30-SBG485 パッケージの配置図

図 21-3 に、XC7Z30-SBG485 デバイスの配置図を示します。



図 21-3 : XC7Z30-SBG485 パッケージの配置図

XC7Z35-FBG676/FFG676 および XC7Z45-FBG676/FFG676 パッケージの配置図

図 21-4 に、XC7Z35-FBG676/FFG676 および XC7Z45-FBG676/FFG676 デバイス (MGT バンク 111) の配置図を示します。



図 21-4 : XC7Z35-FBG676/FFG676 および XC7Z45-FBG676/FFG676 MGT バンク 111 パッケージの配置図

図 21-5 に、XC7Z35-FBG676/FFG676 および XC7Z45-FBG676/FFG676 デバイス (MGT バンク 112) の配置図を示します。



図 21-5 : XC7Z35-FBG676/FFG676 および XC7Z45-FBG676/FFG676 MGT バンク 112 パッケージの配置図

XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 パッケージの配置図

図 21-6 に、XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 デバイス (MGT バンク 109) の配置図を示します。



図 21-6 : XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 MGT バンク 109 パッケージの配置図

図 21-7 に、XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 デバイス (MGT バンク 110) の配置図を示します。



図 21-7 : XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 MGT バンク 110 パッケージの配置図

図 21-8 に、XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 デバイス (MGT バンク 111) の配置図を示します。



図 21-8 : XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 MGT バンク 111 パッケージの配置図

図 21-9 に、XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 デバイス (MGT バンク 112) の配置図を示します。



図 21-9 : XC7Z35-FFG900、XC7Z45-FFG900、および XC7Z100-FFG900 MGT バンク 112 パッケージの配置図

XC7Z100-FFG1156 パッケージの配置図

図 21-10 に、XC7Z100-FFG1156 デバイス (MGT バンク 109) の配置図を示します。



図 21-10 : XC7Z100-FFG1156 MGT バンク 109 パッケージの配置図

図 21-11 に、XC7Z100-FFG1156 デバイス (MGT バンク 110) の配置図を示します。



図 21-11 : XC7Z100-FFG1156 MGT バンク 110 パッケージの配置図

図 21-12 に、XC7Z100-FFG1156 デバイス (MGT バンク 111) の配置図を示します。



図 21-12 : XC7Z100-FFG1156 MGT バンク 111 パッケージの配置図

図 21-13 に、XC7Z100-FFG1156 デバイス (MGT バンク 112) の配置図を示します。



図 21-13 : XC7Z100-FFG1156 MGT バンク 112 パッケージの配置図

21.3.4 GTP 低電力シリアル トランシーバー

7z015 デバイスは、1 つのトランシーバーにつき最大 6.25Mb/s で動作する 4 つの GTP 低電力シリアル トランシーバーを備えています。GTX トランシーバーと GTP トランシーバーは似ていますが、これらの違いは『7 シリーズ FPGA GTP トランシーバー ユーザー ガイド』(UG482) に記載されています。UG482 の表 1-1 で、これらのトランシーバーの相違点がまとめられています。GTP トランシーバーは 2 バイト内部データパス (4 バイト データパスではない)、2 つの共有リング オシレーター型 PLL を含みますが、判定帰還等化 (DFE) は含まれません。

デバイス/パッケージ別の配置情報

このセクションでは、デバイス/パッケージのすべての組み合わせにおける位置情報を示します。この情報には各 GTP シリアル トランシーバー チャネルに関連する信号のパッド番号が含まれます。

XC7Z15-CLG485 パッケージの配置図

図 21-14 に、XC7Z15-CLG485 デバイスの配置図を示します。



図 21-14 : XC7Z15-CLG485 パッケージの配置図

21.3.5 PCI Express デザイン向け統合 I/O ブロック

PCI Express デザイン向け統合 I/O ブロックは、7z015、7z030、7z035、7z045、および 7z100 デバイスでのみサポートされています。PCI Express デザイン向け統合 I/O ブロックの主な特長は次のとおりです。

- PCI Express Base Specification 2.1 と互換性があり、エンドポイントとルート ポート機能に対応
- Gen1 (2.5Gb/s) および Gen2 (5Gb/s) をサポート
- アドバンス コンフィギュレーション オプション、アドバンス エラー レポート (AER)、および End-to-End CRC (ECRC) のアドバンス エラー レポートと ECRC 機能

トランシーバーを備えるすべての Zynq-7000 SoC デバイスには、PCI Express Base Specification Revision 2.1 に準拠するよう設計され、エンドポイントまたはルート ポートとして設定可能な、PCI Express 用の統合ブロックが 1 つ搭載されています。ルート ポートを使用してルート コンプレックス相当の機能を構築でき、PCI Express プロトコルを用いた Zynq-7000 SoC デバイスとその他のデバイス間のカスタム通信を可能にするだけでなく、イーサネット コントローラーやファイバー チャネル HBA などの ASSP エンドポイント デバイスを Zynq-7000 に接続します。

このブロックはシステム デザイン要件に従うよう高度にコンフィギュレーション可能で、2.5Gb/s および 5.0Gb/s のデータ レートで 1、2、4、または 8 レーンの動作をサポートします。高性能アプリケーション向けには、ブロックを高度にバッファリングすることで、1,024 バイトまでの柔軟性に優れた最大ペイロード サイズを提供します。また、シリアル コネクティビティ用に統合された高速トランシーバーと、データ バッファリング用にはブロック RAM とインターフェイスします。全体として、これらのエレメントは PCI Express プロトコルの物理層、データ リンク層、そしてトランザクション層をインプリメントします。

ザイリンクスは、さまざまな構築ブロック (PCI Express 用統合ブロック、トランシーバー、ブロック RAM、クロック リソース) をエンドポイントまたはルート ポート ソリューションに活用できるようにする軽量、コンフィギャラブル、かつ簡単に使用できる LogiCORE™ IP ラッパーを提供しています。レーン幅、最大ペイロード サイズ、FPGA ロジック インターフェイス速度、基準クロック周波数、およびベース アドレス レジスタのデコードとフィルタリングなど、数多くのコンフィギュレーション可能なパラメーターをシステム設計者が制御できます。

ザイリンクスは、統合ブロック用に AXI4 メモリ マップされたラッパーを提供しています。メモリ マップされた AXI4 はザイリンクス Vivado/EDK デザイン フローおよび MicroBlaze™ プロセッサ ベースのデザイン用に提供されているものです。

PCIe の詳細は、『7 シリーズ FPGA PCI Express 用統合ブロック v1.3 ユーザー ガイド』(UG477) を参照してください。

21.4 設定

Zynq-7000 SoC デバイスでは、カスタマイズされた PL コンフィギュレーションは、SRAM タイプの内部ラッチに格納されます。コンフィギュレーション ビット数は、デバイス サイズおよびユーザー デザインのインプリメンテーション オプションによって 17Mb ～ 140Mb です。コンフィギュレーション データは揮発性の媒体に格納されるため、PL の電源が再投入された後に再ロードする必要があります。PS ソフトウェアまたはザイリンクス JTAG TAP コントローラーは、コンフィギュレーションをいつでも再ロードできます。さまざまなブート方法およびコンフィギュレーション モードの詳細は、第 6 章「ブートおよびコンフィギュレーション」を参照してください。

表 21-2 : 暗号化されていない非圧縮の PL ビットストリームの長さ

Zynq 7000 SoC デバイス	長さ (ビット)	長さ (端数切り上げ、MBytes)
7z010	16,669,920	2
7z015	28,085,344	3.5
7z020	32,364,512	3.9
7z030	47,839,328	5.8
7z035	106,571,232	12.8
7z045	106,571,232	12.8
7z100	139,330,784	16.7

すべてのデバイスでは、重要なカスタマー IP を含む PL ビットストリームを 256 ビットの AES 暗号および HMAC/SHA-256 認証を使用して保護し、デザインの不正なコピーを防止します。PL はコンフィギュレーション中に、内部に格納された 256 ビットのキーを用いて、これをオンザフライで復号化します。このキーは、電源をバックアップに使用する RAM か不揮発性の eFUSE に保存できます。

ほとんどのコンフィギュレーション データは、システム動作に影響を与えることなくリードバック可能です。通常はすべてをコンフィギュレーションするか、まったくコンフィギュレーションしないかのどちらかですが、デバイスではパーシャル リコンフィギュレーションも可能です。これは、PL のロジックの一部のみを変更し、ほかの部分はそのまま維持することを可能にする非常に有益で柔軟性に優れた機能です。設計者はリコンフィギュレーション可能な部分を時分割で処理し、より小さなデバイスにさらに多くの IP を含めることができるため、コストおよび消費電力の削減につながります。パーシャル リコンフィギュレーションを適用できるデザインでは、Zynq-7000 SoC の多様性は大幅に向上します。

XILINX

第 22 章

プログラマブル ロジックの設計ガイド

22.1 はじめに

この章では、次について説明します。

- 「プログラマブル ロジックでソフトウェア オフロード」では、プログラマブル ロジックを使用して CPU 機能への負荷を軽減する高度な方法について説明します。
- 「PL およびメモリ システム性能の概要」では、PS を通るメモリ パスの性能に関するさまざまなビヘイビアーを紹介しています。
- 「プログラマブル ロジック インターフェイスの選択」では、利用可能なさまざまな PL インターフェイスの違いを説明し、一般的な使用例を紹介します。

22.2 プログラマブル ロジックでソフトウェア オフロード

Zynq デバイスには、ソフトウェア アルゴリズムを直接プログラマブル ロジックへマッピングできる独自機能があります。この機能には、実行時間の短縮、各機能の動作電力の削減、メモリ トラフィックの削減、そして予測可能な低レイテンシなどの利点があります。

このセクションでは、一般的に考えられるこれらの利点について説明します。後続セクションでは、性能、および可能なプログラマブル ロジックのトポロジについて説明します。

22.2.1 PL を使用してソフトウェア アルゴリズムをインプリメントした場合の利点

パフォーマンス

プログラマブル ロジックにインプリメントされたアルゴリズムは、完全なパラレル インプリメンテーションによって最大スループットを実現したり、エリア コストをできるだけ抑えた中レベルのスループットを実現するように柔軟に対応できます。これにより、A9 や NEON ユニットで達成可能な範囲をはるかに超えるアルゴリズム性能が可能になります。

たとえば、100 個の基本動作を必要とするアルゴリズム (100 命令または A9 上の 100 行の C コードに相当) を考えた場合、プログラマブル ロジックへの完全なパラレル インプリメンテーションでは、CLB、DSP スライス、およびブロック RAM を使用してこれらの動作を実行します。PL がこれらの 100 個の動作をパラレルに実行し、Arm クロックの 1/4 のクロック レートを供給した場合、このファンクションは最大 25 倍まで高速化できる可能性を持ちます。このことから、PL インプリメンテーションが I/O やリソースによって制限されることはないといえます。

電源

プログラマブル ロジックへ動作機能を移した場合のもう 1 つの利点は、消費電力の削減です。動作によりますが、プログラマブル ロジックは 1 動作あたり 10 ～ 100 倍の消費電力を削減できます。つまり、PL だけを使用してアルゴリズムを実行すると、システム全体の消費電力削減の面で大きな利点を得ることになります。

ただし、注意すべき点として、アルゴリズムが外部メモリを使用する場合は、外部メモリへアクセスするためのエネルギー コストが電力バジェットを独占し、結果として消費電力を削減した意味がなくなってしまいます。

レイテンシ

PL のパラレル ロジックには予想可能な低遅延があり、中断されることはありません。したがって、PL から発信されるリアルタイム イベントに応答するアルゴリズムは、プログラマブル ロジックにインプリメントされたアルゴリズムを使用することが最も効果的です。この方法によって、応答時間を数千クロックから数十クロックにまで削減できます。

22.2.2 PL アクセラレータの設計

通常、プログラマブル ロジック アクセラレータは、Verilog や VHDL などの RTL 言語で記述されます。RTL 記述に慣れたエンジニアは、ゴールデン モデルとして C コードを使用して、プログラマブル ロジックにアルゴリズムの効率的なハードウェア インプリメンテーションを作成できます。

一方、C 言語の使用を好むソフトウェア プログラマー向けには、C 言語を使用して HW アクセラレータを構築できる C-to-Gates コンパイラがあります。C 言語はシーケンシャルな言語であり、設計者が手を加えなくても、自動コンパイル機能を使用してシーケンシャル コードをパラレルのハードウェアへマップできます。

たとえば、「`for(i=0; i10; i++) x[i]=a[i]+b[i];`」のような FOR ループは展開されて、すべてパラレルで動作する 10 個の加算器を作成します。

ビデオおよび DSP アルゴリズムの場合は、Matlab Simulink や Xilinx System Generator などのツールを使用して、アルゴリズムのフローグラフからロジックを直接作成できます。Matlab Simulink の主な利点は、ファンクションのライブラリが豊富に揃っていることであり、これらを使用してハードウェア インプリメンテーションをデザイン、シミュレーション、および検証できます。

データフロー

アクセラレータやオフロード エンジンの設計手段にかかわらず、これらのインプリメントにはアクセラレータとの効率的なデータフローが不可欠です。ほとんどの場合、アルゴリズムのインプリメントよりも、アクセラレータと DRAM 間のデータフローをスケジュール管理する作業の方が設計的に困難です。ワード データフローを用いて、AXI インターコネクトやローカル インターコネクトを使用するシステム メモリと PL ファンクション ユニット間のデータの動きを参照します。

22.2.3 PL アクセラレーションの制限

アクセラレータの最大速度は、I/O、リソース、およびレイテンシ要件によって制限されます。

I/O レートによる制限

特に注意すべき点は、処理速度はファンクション ユニットとのデータ転送速度を上回ることはないということです。高い I/O レートで動作する機能の場合、データ レートは制限要因になりませんが、低い I/O レートで動作する場合は、データフローが達成可能な最大パフォーマンスを制限することになります。

たとえば、DDR から 12 バイトの入力データが読み出されて、結果の 4 バイトが DDR へ書き戻されると仮定します。32 ビット、1,066Mb/s および 75% 使用率の DDR3 は、約 3,200Mb/s に制限されます。各動作で 16 バイトが必要な場合は、データフローによって性能が 3,200/16 (200M 動作/秒) に制限されます。これは、ファンクションの複雑性とは関係ないことに留意してください。シンプルな 3 入力の加算器でさえ、DDR の帯域幅によって 200M 動作/秒に制限され、Arm A9 CPU よりも高速になることはありません。しかし、数千の動作で構成されるファンクションで、すべての動作が同時に実行可能な場合、またはパイプライン形式で実行可能な場合は、PL が通常 10 ～ 100 倍高速化できますしかし、数千の動作で構成されるファンクションで、すべての動作が同時に実行可能な場合、またはパイプライン形式で実行可能な場合は、PL が通常 10 ～ 100 倍高速化できます。

リソースによる制限

高速化できる可能性が極めて高い一方、達成可能な最大速度は PL 内のロジック数によって制限され場合があります。たとえば、24 倍の高速化を達成するために 100 個の DSP スライスを必要とするアプリケーションで、50 個の DSP スライスしか利用できない場合は最大 12 倍にまで制限されます。

レイテンシによる制限

上記の例から、PL は Arm プロセッサの介入なしで、実際に実行できることがわかります。この場合は、PL があらかじめ定められたアルゴリズムとあらかじめ割り当てられたバッファーを使用するデータフローをインプリメントし、データがキャッシュに格納されていない状況となります。プロセッサが PL アクセラレータ用にデータを作成する場合は、PL がデータ処理を開始できるようになるまで、追加の CPU タスクが必要になります。CPU がバッファーを割り当て、物理的なバッファー アドレスを PL へ渡したり、あるいはデータがキャッシュから DDR や OCM へフラッシュされたり、PL へ処理の開始を促す信号を送信したりします。このような余分な手順によって、合計処理時間に遅延 (レイテンシ) が追加されます。これらの遅延が大きい場合は、潜在的に可能なアクセラレーション レベルが減少します。通常、Arm プロセッサが PL ファンクションへ数ワードのデータを書き込むには、100 ～ 200 クロック必要です。一般的に、4KB データ以上を処理するアプリケーションでは、CPU から PL への呼び出しレイテンシが大きな影響を及ぼすことはありません。

22.2.4 電力のオフロード

PL を使用して各ファンクションをインプリメントした場合、Arm A9 アプリケーション プロセッサで実行する場合よりも、消費電力が削減されます。PL にファンクションがインプリメントされている場合は、短くて低キャパシタンスのローカル接続を使用するローカル アセンブリ ライン形式でデータが転送されるため、各動作で必要な消費電力が低くなります。

同じファンクションをプロセッサで実行するには、ローカル キャッシュや外部メモリから命令およびデータをフェッチする必要があり、長くて高いキャパシタンス インターフェイスを介して、結果をレジスタまたはメモリ システムへ書き込む必要があります。メモリへデータを格納する必要があるファンクションの場合、プロセッサのキャッシュよりもブロック RAM を使用すると、消費電力が低減します。表 22-1 では、A9 プロセッサおよび 7 シリーズのプログラマブル ロジックにインプリメントした場合のさまざまなファンクションのエネルギー コストについて大まかに示しています。

表 22-1 : 一般的な動作におけるエネルギー コストの概算値

動作	PL リソース	Arm A9 リソース	Arm A9 の 1 動作あたりのエネルギー (ピコジュール、または mW/GOP/秒)	PL の 1 動作あたりのエネルギー (ピコジュール、または mW/GOP/秒)
論理演算 (2 つの var)	LUT/FF	ALU		1.3
32 ビット加算	LUT/FF	ALU		1.3
16 x16 乗算	DSP	ALU		8.0
32 ビットのレジスタ読み出し/書き込み	LUTRAM	L1		1.4
32 ビットの AXI レジスタ読み出し/書き込み	LUT/FF	AXI		30
32 ビットのローカル RAM 読み出し/書き込み	BRAM	L2		23.7/17.2
32 ビットの OCM 読み出し/書き込み	AXI/OCM	CPU/OCM		44
32 ビットの DDR3 読み出し/書き込み	AXI/DDR	CPU/DDR		541/211

注記 :

1. A9 のエネルギー コストは、Arm の電力試算用ベンチマークを使用して概算しました。
2. カスタム プログラマブル ロジック ファンクションの PL エネルギー コストは、ザイリンクス パワー エスティメーター (XPE) を使用して概算してください (http://japan.xilinx.com/ise/power_tools/license_7series.htm)。

通常、外部 DDR メモリの読み出しと書き込み動作に必要なエネルギー コストはほぼ同じで、動作コストよりはるかに高くなります。外部アクセスへの割合が少ないファンクションであっても、ファンクションが必要とするエネルギーは外部アクセスによるエネルギー コストで大半を占められるため、PL インプリメンテーションと CPU インプリメンテーションの総コストは同じになります。このため、エネルギー コストを最小化するために大切なことは、データ転送動作を PL 内に限定することです。スペースに余裕がある場合は、データ構造体をチップの外に格納するのではなく、OCM、BRAM、LUTRAM またはフリップフロップなどに格納し、不要なストレージを使用しないようにしてください。不要なバッファーの使用を回避するには、コードの再構築が必要になる場合があります。

22.2.5 リアルタイム機能のオフロード

Arm A9 CPU は、リアルタイム応答よりもプロセッシング機能を重視したアプリケーション向けに最適化されており、通常は Linux などのオペレーティング システムを実行します。PL を使用することで、A9 に優れたリアルタイム応答機能を実行させることができます。

MicroBlaze でサポートされるリアルタイム処理

マイクロ コントローラーがリアルタイム イベントを処理するために、1 つまたは複数の MicroBlaze プロセッサを使用できます。MicroBlaze は、優れたリアルタイム応答を可能にし、また特定のタスク専用として機能できます。通常、MicroBlaze コントローラーは、少しのブロック RAM (約 2000 LUT) の使用で 100 ～ 200MHz 動作が可能です。割り込み応答時間は 10 クロック サイクル以内です。MicroBlaze は、数クロック以内に対応できるイベントに対して交互にポーリングを行うことができます。コードは、C 言語で記述できますが、究極のリアルタイム制御を実現するにはアセンブリ言語を使用してください。Cortex-A9 CPU とは異なり、MicroBlaze には固定された実行パイプラインがあり、予測可能な応答時間を提供します。多くのアプリケーションでは、PicoBlaze プロセッサで十分対応でき、この場合に使用する LUT 数はわずか数百個です。

PL 割り込みサービス

PS の割り込み信号は PL へ配線され、MicroBlaze プロセッサやハードウェア ステート マシンで対応可能です。

HW ステート マシン

MicroBlaze や PicoBlaze CPU からのプログラム可能な応答時間では十分でない場合は、ハードウェア ステート マシンを構築してイベントに対応できます。通常、これらのステート マシンは RTL で構築されますが、MATLAB Simulink および Labview などのグラフィカルな設計ツールでも生成可能です。

22.2.6 リコンフィギャラブル コンピューティング

Zynq デバイスのプログラマブル ロジックは、必要に応じて再プログラムできるため、新しいハードウェア アクセラレータが構築可能です。デバイス全体をリコンフィギュレーションしたり、一部の PL のみをリコンフィギュレーションできます。このため、アクセラレータ ファンクションのライブラリは、ディスク、フラッシュ メモリ、または DRAM に格納して必要なときにダウンロードできます。また、PS を使用して、PCAP インターフェイス経由でこのリコンフィギュレーションを調整し、PL リソースの配置を管理できます。

プログラマブル エンジン

通常、プログラマブル ロジックをベースとするアクセラレータは、入力データを出力データへ直接変換する特定のデータ フローグラフをインプリメントします。たとえば、入力バッファーからデータをプッシュし、複数の乗算器および加算器を通過させて、結果を Result Buffer に格納するマトリックス乗算があります。もう 1 つの方法として、乗算命令や加算命令を使用するプログラマブル エンジンを構築する方法があります。これにアルゴリズムやデータ格納のための汎用メモリをインプリメントします。

一般的に、プログラマブル エンジンは、固定されたファンクション フローグラフよりも効率性が劣りますが、別のアルゴリズムを実行するために再プログラムできるという利点があります。プログラマブル エンジンの場合は、DRAM から命令をフェッチするのに必要な命令メモリや帯域幅によってのみ動作数が制限されるため、複雑なファンクションをインプリメントできます。さらに、固定のファンクション フローグラフよりも簡単に、必要な演算レートへ対応できます。プログラマブル エンジンの場合は一般に、コードやデータを格納するためにローカル メモリを使用する必要があり、固定のファンクション フローグラフよりかなり多くのメモリが必要になる可能性があり、さらにアドレス生成や命令デコード用に追加ロジックも必要になります。

このようなタイプのエンジンには OpenCL がプログラミング言語として使用されていますが、アセンブリ コードも利用可能です。これらのエンジンは積極的に研究が続けられている分野であり、現在、いくつかの IP が市販されています。

22.3 PL およびメモリ システム性能の概要

このセクションでは、PS を通るメモリ パスで性能に関するさまざまなビヘイビアーを比較します。これは、設計者が PL や PS メモリ システムの性能に関連するビヘイビアーについて理解することを目的としています。

22.3.1 理論上の帯域幅

表 22-2 および表 22-3 では、さまざまなプログラマブル インターフェイス、DMA、およびメモリ コントローラーの相対的な性能について基本情報を示しています。帯域幅は、標準クロック レートを乗じたインターフェイス幅として計算されており、プロトコルのオーバーヘッドは含まれていません。

表 22-2 : PS-PL および PS メモリ インターフェイスの理論上の帯域幅

インターフェイス	方向	バス幅 (ビット)	インターフェイス クロック (MHz)	読み出し帯域幅 (MB/s)	書き込み帯域幅 (MB/s)	読み出しおよび書き込み帯域幅 (MB/s)	インターフェイス数	総帯域幅 (MB/s)
汎用 AXI	PS スレーブ	32	150	600	600	1,200	2	2,400
汎用 AXI	PS マスター	32	150	600	600	1,200	2	2,400
高性能 (AFI) AXI_HP	PS スレーブ	64	150	1,200	1,200	2,400	4	9,600
AXI _ACP	PS スレーブ	64	150	1,200	1,200	2,400	1	2,400
DDR	外部メモリ	32	1,066	4,264	4,264	4,264	1	4,264
OCM	内部メモリ	64	222	1,779	1,779	3,557	1	3,557

表 22-3 : PS DMA コントローラーの理論上の帯域幅

DMA	タイプ	インターフェイス幅 (ビット)	インターフェイス クロック (MHz)	読み出し帯域幅 (MB/s)	書き込み帯域幅 (MB/s)	読み出しおよび書き込み帯域幅 (MB/s)	インターフェイス数	総帯域幅 (MB/s)
DMAC	Arm PL310	64	222	1,776	1,776	3,552	1	3,552
ギガビット イーサネット	PS マスター	4	250	125	125	250	2	500
USB	PS マスター	8	60	60	60	60	2	120
SD	PS マスター	4	50	25	25	25	2	50

表 22-4 : PS インターコネクトの理論上の帯域幅

インターコネクト	クロック ドメイン	インターフェイス幅 (ビット)	インターフェイス クロック (MHz)	読み出し帯域幅 (MB/s)	読み出し帯域幅 (MB/s)	読み出しおよび書き込み帯域幅 (MB/s)
中央インターコネクト	CPU_2x	64	222	1,776	1,776	3,552
マスター	CPU_1x	32	111	444	444	888
スレーブ	CPU_1x	32	111	444	444	888
マスター インターコネクト	CPU_2x	32	222	888	888	1,776
スレーブ インターコネクト	CPU_2x	32	222	888	888	1,776
メモリ インターコネクト	DDR_2x	64	355	2,840	2,840	5,680

これらの相対的なスループットから、次のような性能を推測できます。

- 低い DDR クロック レートを使用しない限り、1 つのマスターでは OCM または DDR メモリを最大限に活用できません。たとえば、DDR の読み出し帯域幅は、メモリ インターコネクトによって、特定のポートで 2,840MB/s までに制限されます。
- 通常、インターコネクトはメモリ デバイスへのアクセスを維持するのに十分な帯域幅を提供します。

22.3.2 DDR の効率

PL を使用して外部メモリへアクセスする際に考慮すべき点は、有効な DDR メモリ帯域幅の合計値です。DDR 帯域幅の測定基準となるのは、コントローラーの効率です。効率とは、検証時の理論上スループットに対する実際にコントローラーを通過する総データです。表 22-5 および表 22-6 に、アクセス タイプ別に DDR コントローラーの効率を示しています。システムは、表 22-7 に基づいてコンフィギュレーションされています。システムは、表 22-7 に基づいてコンフィギュレーションされています。

表 22-5 : DDR の効率 (システム #1、4 HP/AFI マスター、AXI バースト長 16)

アクセス タイプ	アドレス パターン	効率 (%)
読み出し	シーケンシャル	97
読み出し	ランダム	92
書き込み	シーケンシャル	90
書き込み	ランダム	87
読み出しおよび書き込み	シーケンシャル	87
読み出しおよび書き込み	ランダム	79

デザイン プランニングの立場で考えると、表 22-5 のテストされたアクセスは、ほぼ標準値に近い楽観的な値として評価できます。ランダムの読み出し/書き込みパターンは、DDR コントローラーの最適化機能によって効率を向上できるため、ワーストケースではありません。その他に効率の劣るアクセス パターンがあるかもしれません。総体的に、DDR コントローラーは最大効率が約 75% になるように設計されています。

表 22-6 にいくつかのバースト長に対する DDR の効率を示しています。適度な長さのバーストでは、DDR 効率を大きく損なうことはないことを示しています。バースト長が長いことでシステム内の高優先度マスターのレイテンシが増加する可能性があるといった、レイテンシの影響が及び易い環境では、これらの適切なバースト長を使用して問題を回避できます。

表 22-6 : AXI バースト長と DDR の効率 (システム #1、4 HP/AFI マスター、シーケンシャル読み出し/書き込み)

バースト長	DDR の効率
4	87
8	87
16	87

表 22-7 : レイテンシ例の測定システム

システム	PL AXI クロック (MHz)	CPU_6x4x (MHz)	CPU_2x (MHz)	DDR_3x (MHz)	DDR_2x (MHz)	DRAM	DRAM (Mb/s)
#1	150	675	225	525	350	DDR3	1,050

22.3.3 OCM の効率

上記の DDR 例の効率テストと同様に、OCM へ 4 つの高性能ポートを使用した場合の最大効率は 80% です。

22.3.4 インターコネクト スループットの問題点

一般的な高性能クロック レートの場合、高性能システムにおいて PS インターコネクトが制限要因となることはありません。この場合の例外は、DDR に対して 2 つの高性能 (HP/AFI) ポートを使用しているときです。ポート 0/1 と 2/3 のアービトレーションは DDR コントローラーの前で実行されるため、2 つのポートがある場合は、ポート 0 とポート 2 などのように各ペアを 1 つずつ使用すると効果的です。

22.4 プログラマブル ロジック インターフェイスの選択

このセクションでは、プログラマブル ロジック (PL) をプロセッシング システム (PS) へ接続する際のさまざまなオプションについて説明します。特に、ダイレクト メモリ アクセス (DMA) のようなデータの移動について詳しく説明しています。

22.4.1 PL インターフェイスの比較のまとめ

表 22-8 にデータ転送方法の比較を示します。[予想スループット] 欄には、単一方向 (読み出し/書き込み) で推奨される最大スループットを示しています。

表 22-8 : データの転送方法の比較のまとめ

方法	利点	欠点	推奨用途	予想スループット
CPU のプログラム I/O	• シンプルなソフトウェア • 最も少ない PL リソース • シンプルな PL スレーブ	• 最低スループット	• 制御機能	<25MB/s
PS DMAC	• 最も少ない PL リソース • 中レベル スループット • 複数チャネル • シンプルな PL スレーブ	• DMA プログラムが多少複雑	• PL リソースが限られた DMA	600MB/s
PL AXI_HP DMA	• 最高スループット • 複数インターフェイス • コマンド/データ FIFO	• OCM/DDR アクセスのみ • より複雑な PL マスター デザイン	• 大規模データセット用の高性能 DMA	1,200MB/s (各インターフェイス)
PL AXI_ACP DMA	• 最高スループット • 最低レイテンシ • オプションのキャッシュ コヒーレンシ	• 大規模なバーストはキャッシュ スラッシングを引き起こす可能性がある • CPU インターコネクトのバンド幅を共有 • より複雑な PL マスター デザイン	• 小規模でコヒーレントなデータセット用の高性能 DMA • 中粒度 CPU のオフロード	1,200MB/s
PL AXI_GP DMA	• 中レベル スループット	• より複雑な PL マスター デザイン	• PL-PS の制御機能 • PS I/O ペリフェラル アクセス	600MB/s

22.4.2 汎用マスターを介する Cortex-A9 CPU

ソフトウェアの観点で最も簡単な方法は、Cortex-A9 を使用して PS-PL 間のデータ転送を行うことです (図 22-1 参照)。データ フローは、CPU から直接実行されるため、DMA からのイベントを個別に処理する必要はありません。PL へのアクセスは、2 つの M_AXI_GP マスター ポートを介して行われ、各ポートには、PL AXI トランザクションを開始するためのメモリ アドレス範囲があります。また、わずか 1 つの AXI スレーブをインプリメントして CPU の要求に応えることができるため、PL デザインもシンプルです。

データ転送に CPU を使用する場合の欠点は、高性能 CPU は複雑な制御や演算タスクを行うのではなく、シンプルなデータ転送を行うのに数サイクル使用することと、達成可能なスループットが限られていることです。この方法では、25MB/s 未満の転送レートが適切となります。



図 22-1 : Cortex-A9 PL データ転送トポロジの例

22.4.3 汎用マスターを介する PS DMA コントローラー (DMAC)

PS DMA コントローラー (DMAC) は、わずかな PL ロジック リソースで中レベルのスループットを実現する柔軟な DMA エンジンを提供します (図 22-2 参照)。DMAC は PS 内にあり、メモリの DMA 命令を介してプログラムされる必要があります。通常、これは CPU で実行されます。最大 8 本のチャネルをサポートするため、1 つの DMAC に対して複数の DMA ファブリック コアを利用できます。ただし、柔軟性に優れたプログラム可能なモデルは、CPU の伝送や専用の PL DMA に関するソフトウェアの複雑性を増す可能性があります。

PL と DMAC のインターフェイスは、汎用の AXI マスター インターフェイスを介します。この 32 ビット幅のインターフェイスと DMA の特性であるデータ転送の集中化によって (各動作で読み出しと書き込みトランザクションを実行)、DMAC の最高スループットが制限されます。ペリフェラル要求インターフェイスによって、PL スレーブはバッファー ステートを DMAC への提供も可能になるため、ストールした PL ペリフェラルを伴うトランザクションが不必要にインターコネクトや DMAC 帯域幅もストールしてしまうことを回避できます。

DMAC コントローラーの詳細は、第 9 章「DMA コントローラー」を参照してください。M_AXI_GP の詳細情報は、第 5 章「インターコネクト」を参照してください。



図 22-2 : DMAC DMA トポロジの例

22.4.4 AXI High-Performance (HP) インターフェイスを介す PL DMA

High-Performance (S_AXI_HP) PL インターフェイスは、OCM および DDR メモリへ広帯域幅の PL スレーブ インターフェイスを提供します。AXI_HP ポートは、その他のスレーブへアクセスできません。4 つの 64 ビット幅インターフェイスを持つ AXI_HP は、非常に高い総インターフェイス幅を提供します。複数インターフェイスによって、PL AXI インターコネクト数の必要性も削減されるため、PL リソースを節約できます。各 AXI_HP には、大規模なバーストのトランザクションをバッファーするための制御 FIFO とデータ FIFO があり、DDR にバッファーするビデオフレームなどのワークロードに最適です。この場合に追加されるロジックとアービトレーションによって、その他のインターフェイスよりも最小レイテンシが高くなります。

通常、PL 内にあるユーザー IP ロジックは、低速の制御インターフェイスと高性能バースト インターフェイスで構成されます (図 22-3 参照)。Cortex-A9 CPU で制御フローが管理される場合は、ユーザー IP がアクセスするメモリ アドレスやトランザクション ステータスのコンフィギュレーションなどに、汎用 M_AXI_GP ポートを使用できます。トランザクション ステータスは、PL から PS への割り込み信号でも伝搬可能です。AXI_HP へ接続された高性能デバイスは、AXI_HP FIFO を最大限に活用して、優れたトランザクションを数多く実行できます。

複数 AXI インターフェイス、およびそれに伴う PL の利用によって PL デザインが複雑化することは、PL に DMA エンジン (S_AXI_HP および S_AXI_ACP インターフェイスの両方) をインプリメントする際の主な欠点となります。

AXI_HP インターフェイスの詳細は、第 5 章「インターコネクト」を参照してください。



図 22-3 : High-Performance (HP) DMA トポロジの例

22.4.5 AXI ACP を介する PL DMA

AXI ACP インターフェイス (S_AXI_ACP) は、高性能 S_AXI_HP インターフェイスと同じユーザー IP トポロジとなります。64 ビット幅を持つ ACP もまた、シングル AXI インターフェイスに最も高いスループットをもたらします。図 22-4 に示すように、ユーザー IP トポロジは前のセクションの S_AXI_HP 例と通常類似します。

ACP は、HP パフォーマンス ポートとは PS 内のコネクティビティが異なります。ACP は、スヌープ制御ユニット (SCU) へ接続し、また CPU の L1 および L2 キャッシュへも接続します。この接続によって、ACP トランザクションがキャッシュ サブシステムと相互作用することができ、CPU でデータ処理される際の総レイテンシを低減する可能性があります。これらのオプションのキャッシュ コヒーレント動作は、キャッシュ ラインを無効化したりフラッシュする必要性を排除します。また、ACP は、PL インターフェイスのメモリに対して最も低いメモリ レイテンシをもたらします。ACP のコネクティビティは、CPU のコネクティビティに類似しています。

ACP を使用する際の欠点は、S_AXI_HP インターフェイスの説明で挙げたこと以外に、キャッシュや CPU の局所性が問題となります。ACP を介すメモリ アクセスは、CPU と同じインターコネクト パスを使用するため、CPU のパフォーマンスを低下させる可能性があります。大規模な ACP コヒーレント転送は、キャッシュ スラッシングを招く可能性があるため、ACP コヒーレント転送は、最大データ セットよりも小さい場合に有効です。ACP コヒーレント転送は、最大データ セットよりも小さい場合に有効です。ACP の低レイテンシ アクセスは、中粒度のアルゴリズム アクセラレーションを実現する可能性をもたらします。

S_ACI_ACP の詳細は、第 3 章「アプリケーション プロセッシング ユニット (APU)」を参照してください。OCM を使用する ACP 転送は、第 29 章「オンチップ メモリ (OCM)」を参照してください。



図 22-4 : ACP DMA トポロジの例

22.4.6 汎用 AXI スレーブ (GP) を介する PL DMA

汎用 AXI スレーブ (S_AXI_GP) は、OCM および DDR に対して比較的低いレイテンシをもたらしますが、その狭い 32 ビット インターフェイス幅が DMA インターフェイスとしての有用性を制限しています。通常、2 つの S_AXI_GP インターフェイスは、PS メモリ、レジスタ、およびペリフェラルへのアクセスの低パフォーマンス制御に使用されます。

S_AXI_GP インターフェイスの詳細は、第 5 章「インターコネクト」を参照してください。

XILINX

第 23 章

プログラマブル ロジックのテストおよびデバッグ

23.1 はじめに

Zynq-7000 SoC デバイスは、PL から PS のデバッグ構造へアクセスできる優れたデバッグ機能を提供します (第 28 章「システムのテストとデバッグ」参照)。これにより、PS と PL の両方で総合的なテストおよびデバッグを同時に行うことができます。

ザイリンクスは、プログラマブル ロジックのテストおよびデバッグ用にファブリック トレース モニター (FTM) を提供しています。これは、Arm CoreSight アーキテクチャをベースとしたトレース ソース クラスのコンポーネント (第 28 章「システムのテストとデバッグ」参照) で、Zynq-7000 SoC デバイスの CoreSight システム内に含まれます。FTM は、PL からトレース データを受信し、PTM や ITM などの別のトレース ソース コンポーネントからのトレース パケットと結合できるように、トレース パケット形式に変換します。この機能を使用することで、PL イベントと PS イベントを簡単かつ同時にトレースできます。また、FTM は PS と PL 間のクロストリガーもサポートしています (トレース ダンプを除く)。その他に FTM は、PS と PL 間に汎用のデバッグ信号を提供します。

23.1.1 機能

PL テストおよびデバッグの主な特長は次のとおりです。

- Arm CoreSight 準拠
- PL から 32 ビットのトレース データ
- PL から 4 ビットのトレース ID
- PL と PS 間のクロック ドメイン クロッシング
- PL からトレース データのバースト転送を取り込むためにトレース パケットを FIFO にバッファーする
- オーバーフロー パケットを生成して FIFO のオーバーフローを示す
- トレース パケットは、Arm 製トレース ポート ソフトウェアおよびハードウェアと互換性がある
- PL から PL へのトリガー信号
- PL から PL への汎用 I/O

23.1.2 ブロック図

図 23-1 に FTM のブロック図を示します。



図 23-1 : FTM のブロック図

図 23-1 に示すように、FTM は次のファンクション ブロックで構成されています。

- APB インターフェイス
  - CoreSight デバッグ APB とのインターフェイスであり、このインターフェイスを介すことで CPU および JTAG は FTM と相互作用できるようになります。
- FTM レジスタ
  - プログラム可能なレジスタです。
- クロック ドメイン クロッシング
  - このブロックは、PL クロック ドメインと PS クロック ドメイン間の信号を同期します。
- PL デバッグ ポート
  - このブロックは次を提供します。
    - 汎用 I/O (PL へ 32 ビット、PL から 32 ビット)。これらは、レジスタへの読み出し/書き込み動作で使用します。
    - トリガー信号 (PL へ 4 ペア、PL から 4 ペア)。各ペアは、トリガー信号と肯定応答信号の組み合わせであり、Arm 規格 CTI ハンドシェイク プロトコルに準拠しています。
    - トリガー入力 0 (FTMTF2PTRIG[0]) を使用して、トリガー パケットを生成できます。

- パケット フォーマッター
  - このブロックは、トレース データを収集して、収集したデータをトレース パケットへ変換する役割を果たします。トレース パケット以外にも、パケット フォーマッターはさまざまなタイプのパケットを生成でき、PS 内の CoreSight システムへ付加的な情報を送ることができます。
- サイクル カウント ジェネレーター
  - このブロックは、タイム スタンプ パケット用にバイナリ カウント値を提供します。この動作には、次のカウンターを使用します。
    - 32 ビット、フリーランニング、CPU_2x クロック
    - 2^CYCOUNTPRE であらかじめ判断 (範囲: 1 ～ 32,768)
    - POR でリセット、FTMGLBCTRL[FTMENABLE]==0、CoreSight が JTAG 経由で要求をリセット
- FIFO
  - ATB へパケットが送信される前に FIFO を使用してバッファーします。FIFO のプロパティは次のとおりです。
    - 深さ 64 パケット
    - FIFO がオーバーフローすると、パケット フォーマッターへ信号が送信されて、オーバーフロー パケットを生成します。この場合、一部のトレース データが失われます。
- ATB インターフェイス
  - CoreSight ATB へのインターフェイスであり、これを介してパケットが送信されます。
- クロス トリガー インターフェイス
  - このブロックは、CoreSight ECT システムへのインターフェイスです (第 28 章「システムのテストとデバッグ」参照)。

23.1.3 システム ビューポイント

FTM の接続方法、相互作用、PS 内のその他の CoreSight システムに関する詳細は、第 28 章「システムのテストとデバッグ」を参照してください。

23.2 機能の説明

23.2.1 基本動作

PL トレース モジュールは、PL からトレース データをキャプチャします。ユーザーが PL-PS 境界の FTM へトレース データ、トレース ID、Valid 信号、およびクロック信号を供給します。すべてのデータ、ID、および Valid 信号は、正しくサンプリングするために FTM の FTMDTRACEINCLOCK 信号の立ち上がりエッジで安定する必要があります。

FTMDTRACEINVALID がアサートされると、クロック ドメインをまたがるインターフェイスで PL トレース信号が有効になり、これによってデータと ID が同期化されてパケット フォーマッターへ送られます。

パケット フォーマッターは、パケットを生成して FIFO へ送ります。次の種類のパケットを生成できます。

- トレース パケット: PL から有効なトレース データが現れると生成されます。
- トリガー パケット: FTMTF2PTRIG[0] 信号によってのみ生成されます。
- サイクル カウント パケット: リアルタイム トレースの再構築に使用される連続的なタイム スタンプを提供します。

- オーバーフロー パケット: FIFO がオーバーフローすると生成されます。
- 同期パケット: パケット解析ツールがパケットの境界を再調整する際に使用されます。

クロス トリガー インターフェイスは、CoreSight ECT システムと接続します。このインターフェイスは、PL と ECT 間において再同期化されたトリガー信号を渡します。これによって、PS と PL 間で互いにクロストリガーが可能になります。

23.2.2 パケット生成

FTM でパケットが生成される一般的なケースを示します。

一般的なケース – トレースおよびサイクル カウント有効

有効な PL トレース (FTMDTRACEINVALID がアサート) がキャプチャされると、トレース パケットおよびサイクル カウント パケットが生成されて ATB へ送られます。トリガーが生じると (FTMTF2PTRIG[0] 信号を使用)、トリガー パケットおよびサイクル カウント パケットが生成されて ATB へ送られます。



図 23-2 : パケット生成 (一般的なケース)

サイクル カウントがないケース – トレース有効/サイクル カウント無効

この場合、サイクル カウント パケットが生成されないこと以外は、前ケースと同じです。



図 23-3 : パケット生成 (サイクル カウントがない)

FIFO がオーバーフローするケース – トレース損失

この場合、FIFO のオーバーフロー状態が解除されるまで、トレース パケットは生成されません。オーバーフロー状態となり、一部のトレース パケットが失われたことを示すために、オーバーフロー パケットが生成されます。



図 23-4 : パケット生成 (FIFO がオーバーフローする)

同期ケース

この場合は、その他のパケット タイプが生成され、その間に同期パケットが生成される様子を示しています。FTMSYNCRELOAD レジスタにパケット数を定義し、同期パケットが生成される頻度を設定します。



図 23-5 : パケット生成 (同期ケース)

23.2.3 パケット フォーマット

一般的なフォーマット

1 つのパケットは、多数のバイトで構成されています。表 23-1 にパケットの基本フォーマットを示します。同期化パケットおよびサイクル カウント パケット以外は、パケットの最初と最後のバイトの MSB が 0 となり、パケットの開始/終了を示します。つまり、最初と最後のバイトに挟まれたすべてのバイトの MSB は 1 となります。

表 23-1 : 一般的なパケット フォーマット

バイト	[7]	[6:0]
0	0	タイプ
1	1	データ
…	1	データ
n	0	データ

表 23-2 に「タイプ」バイトのエンコード値を示します。

表 23-2 :「タイプ」バイトのエンコード

タイプ	[7]	[6:3]	[2:0]
トレース パケット	0	trace[3:0]	101
トリガー パケット	0	0100	000
サイクル カウント パケット	1	count[3:0]	100
FIFO オーバーフロー パケット	0	1101	000
同期パケット	0	0000	000

トレース パケット

トレース パケットには、PL からキャプチャした 32 ビット値の FTMDTRACEINDATA[31:0] が含まれます。最後のバイトの MSB は、直後のサイクル カウント パケットの有無によって決定されます。サイクル カウント パケットが続いて存在する場合の MSB は 1 となり、サイクル カウント パケットがない場合は 0 となります。

表 23-3 : トレース パケットのフォーマット

バイト	[7]	[6:0]
0	0	data[3:0]、101
1	1	data[10:4]
2	1	data[17:11]
3	1	data[24:18]
4	count	data[31:25]

トリガー パケット

トリガー パケットは、PL から送られる肯定応答された各トリガー入力 [0] 信号に対応して生成されます (つまり、FTMTF2PTRIG[0] と FTMTF2PTRIGACK[0] が両方とも High の場合)。

表 23-4 : トリガー パケットのフォーマット

バイト	[7:0]
0	0x20
1	0xA0
2	0xA0
3	0x20 または 0xA0

サイクル カウント パケット

サイクル カウント パケットは、FTMCONTROL[CYCEN] がセットされており、トレース パケットまたはトリガー パケットが作成された場合に生成されます。内部の 32 ビット フリーランニング カウンターの現時点の値から取得したバイナリ カウント値を含みます。これは、常に直前のトレース パケットやトリガー パケットに続きます。

表 23-5 : サイクル カウント パケットのフォーマット

バイト	[7]	[6:0]
0	1	count[3:0]、100
1	1	count[10:4]
2	1	count[17:11]
3	1	count[24:18]
4	0	count[31:25]

FIFO オーバーフロー パケット

FIFO オーバーフロー パケットは、FIFO がオーバーフローすると生成されます。

表 23-6 : 一般的なオーバーフロー パケットのフォーマット

バイト	[7:0]
0	0x68
1	0xE8
2	0xE8
3	0x68

同期パケット

パケット フォーマッターは、パケットの 32 ビット境界を維持できないため、パケット解析ツールが同期パケットを使用して、定期的に正しいパケットの境界へ再調整します。同期パケットは、その他の CoreSight コンポーネントと同じフォーマットです。

表 23-7 : 同期パケットのフォーマット

バイト	[7:0]
0-7	0x00
8	0x80

23.3 信号

次の各セクションでは、FTM 制御信号について説明しています。

23.3.1 汎用デバッグ信号

表 23-8 : 汎用デバッグ信号

グループ	PS-PL 信号	IO	説明
汎用デバッグ出力	FTMTP2FDEBUG[7:0]	O	この値は、FTMP2FDBG0 レジスタで設定されます。
	FTMTP2FDEBUG[15:8]	O	この値は、FTMP2FDBG1 レジスタで設定されます。
	FTMTP2FDEBUG[23:16]	O	この値は、FTMP2FDBG2 レジスタで設定されます。
	FTMTP2FDEBUG[31:24]	O	この値は、FTMP2FDBG3 レジスタで設定されます。
汎用デバッグ入力	FTMTF2PDEBUG[7:0]	I	この値は、FTMF2PDBG0 レジスタで設定されます。
	FTMTF2PDEBUG[15:8]	I	この値は、FTMF2PDBG1 レジスタで設定されます。
	FTMTF2PDEBUG[23:16]	I	この値は、FTMF2PDBG2 レジスタで設定されます。
	FTMTF2PDEBUG[31:24]	I	この値は、FTMF2PDBG3 レジスタで設定されます。

23.3.2 トリガー信号

表 23-9 : トリガー信号

グループ	PS-PL 信号	IO	説明
PS から PL へのトリガー	FTMTP2FTRIG[3:0]	O	PS の CoreSight ECT ストラクチャから PL へ送信される非同期トリガー信号です。これらの出力信号を有効にするには、ユーザーが FTM へ接続された CTI をプログラムする必要があります。
	FTMTP2FTRIGACK[3:0]	I	関連する FTMTP2FTRIG 信号の非同期肯定応答信号です。
PL から PS へのトリガー	FTMTF2PTRIG[3:0]	I	PL から PS CoreSight ECT ストラクチャへの非同期トリガー信号です。これらの入力信号を有効にするには、ユーザーが FTM へ接続された CTI をプログラムする必要があります。
	FTMTF2PTRIGACK[3:0]	O	関連する FTMTF2PTRIG 信号の非同期肯定応答信号です。

23.3.3 トレース信号

表 23-10 : トレース信号

グループ	PS-PL 信号	IO	説明
PL から PS へのトリガー	FTMDTRACEINCLOCK	I	トレース データ インターフェイス用のクロック信号で、PS へ送信される非同期信号です。
	FTMDTRACEINVALID	I	FTMDTRACEINCLOCK を使用して、PS によって High がサンプリングされた場合は、TRMDTRACEINDATA と FTMDTRACEINATID の値が有効です。
	FTMDTRACEINDATA[31:0]	I	トレース データです。32 ビットすべてが供給される必要があります。
	FTMDTRACEINATID[3:0]	I	ATB へキャリー オーバーされるトレース ID です。4 ビットすべてが供給される必要があります。

23.4 レジスタの概要

表 23-11 : レジスタの概要

機能	レジスタ名	説明
制御	FTMGLBCTRL FTMCONTROL	FTM、サイクル カウント パケット、およびトレース パケットを有効化します。
ステータス	FTMSTATUS	アイドル ステート、セキュリティ信号の値、FIFO Full/Empty です。
一般デバッグ	FTMP2FDBG FTMF2PDGB	PL に現れる信号の値を設定します。 PL からの信号の値を読み出します。
サイクル カウンター プリスケーラー	FTMCYCCOUNTPRE	サイクル カウンター用のプリスケーラー値を設定します。
同期カウンター	FTMSYNCRELOAD FTMSYNCCOUNT	同期パケットが生成されるべき頻度を設定します。
コンフィギュレーション	FTMATID	ATB バスへの ATID 値を設定します。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ 認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト

23.5 プログラミング モデル

23.5.1 FTM セキュリティ

FTM セキュリティは、通例の CoreSight メカニズム (DevC モジュールからの SPNIDEN、SPIDEN、NIDEN、および DBGEN 信号) を使用して制御されます。

対応する信号がアサートされると、FTM によって次のアクションが実行されます。

- SPNIDEN: FTM トレース動作が有効になります。
- SPIDEN: FTMP2FDBG レジスタを変更できます。
- NIDEN: 影響なし
- DBGEN: 影響なし

XILINX

第 24 章

パワー マネージメント

24.1 はじめに

消費電力を最適化するには、まず適切な Zynq-7000 SoC デバイスを選択する必要があります。低消費電力アプリケーションには、7z010 または 7z020 デバイスを選択します。デバイスの PL 側をシャットダウンすると、消費電力を大幅に削減できます。I/O 電圧および終端の選択も消費電力に影響します。PS の各サブシステムへのクロックは個別に停止させることが可能です。

PS の機能は すべての Zynq-7000 SoC デバイスで同じですが、7z015 デバイスの MIO ピンの数は少なくなっているため、イーサネット、USB などのコントローラーの可用性に影響を与えます。2 つの Zynq デバイス データシートに、クロック周波数の違いを記載しています。各デバイス タイプの PL リソースの違いは、「21.1.2 デバイス タイプ別の PL リソース」に示されています。

XPE ザイリンクス パワー エスティメーター (XPE) を使用すると、デバイス レベルでの PS と PL の消費電力をスプレッドシート形式で詳細に見積もることができます。消費電力の仕様は、Zynq-7000 SoC デバイスのデータシート (付録 A 「その他のリソース」の関連文書一覧参照) に記載されています。

24.1.1 機能

システム レベルのパワー マネージメントの主な特長は次のとおりです。

- 適切なデバイス テクノロジの選択
  - 7z010、7z020 (Artix FPGA テクノロジ ベース)
  - 7z030、7z035、7z045、7z100 (Kintex FPGA テクノロジ ベース)
- PL の電源オフ
- Cortex-A9 プロセッサのスタンバイ モード
- ほとんどの PS サブシステムに対するクロック ゲーティング
- 3 つの PLL のプログラムによる消費電力の最小化
- サブシステムのクロックをオプションのクロック周波数にプログラム可能
- プログラム可能な I/O バンク電圧
  - MIO: HSTL 1.8V、LVCMOS 1.8V、2.5V、3.3V
  - DDR: DDR2 1.8V、DDR3 1.5V、LPDDR2 1.2V
- DDR3 および LPDDR2 の低電力モード
- DDR 16 または 32 ビット データ I/O
- XADC を利用した内部および外部電圧計測

24.2 システム設計に関する検討事項

ここでは、システムを設計する際の検討事項について説明します。

- 24.2.1 デバイス テクノロジの選択
- 24.2.2 PL 電源遮断制御
- 24.2.3 APU の最大周波数
- 24.2.4 DDR メモリのクロック周波数
- 24.2.5 DDR メモリ コントローラーのモードと構成
- 24.2.6 ブート インターフェイスの選択
- 24.2.7 PS のクロック ゲーティング

24.2.1 デバイス テクノロジの選択

低消費電力デバイス (7z010、7z020) と高性能デバイス (7z030、7z035、7z045、7z100) では消費電力と性能が異なります。低消費電力デバイスは 7 シリーズ Artix FPGA がベースになっています。より大規模で高性能なデバイスは、Kintex FPGA がベースになっています。

PS および PL の内部では、コア ロジック、I/O、補助回路に対して複数の電源から電力を供給しています。I/O バンクは独立しており、1.8V、2.5V、3.3V の I/O 規格を混在させることができます。また、PS には DDR2 (動作電圧 1.8V)、DDR3 (同 1.5V)、LPDDR2 (同 1.2V) をサポートした DDR インターフェイスがあります。

Zynq-7000 SoC ファミリには、ザイリンクス ADC (XADC) サブシステム (第 30 章「XADC インターフェイス」参照) を使用して電圧と温度を監視する機能があります。XADC を用いると、デバイス内の電圧や温度レベルをリアルタイムに監視できます。

24.2.2 PL 電源遮断制御

PL を使用しない場合は、電源を完全に遮断して消費電力を抑えることができます。そのためには、PS と PL を独立した電源に接続しておく必要があります。その他、起動時および電源オフ時には一定の制約があります。詳細は、『Zynq-7000 SoC DC 特性および AC スイッチ特性』(DS187 と DS191) を参照してください。PL のパワーダウン シーケンスの例は、「2.4 PS–PL 間の電圧レベル シフターの有効/無効」に記載されています。

PL の電源システムは GPIO、I2C コントローラー、外部プロセッサで制御できます。PL の電源をオフにしている間は、EMIO、PL AXI を含め PS から PL への信号にはアクセスしないでください。

PL の電源をオフにするとコンフィギュレーションの内容が失われるため、次の電源投入時にもう一度コンフィギュレーションを実行する必要があります。PL の電源をオフにしても安全かどうかはソフトウェアで判定してください。

24.2.3 APU の最大周波数

デバイス処理性能を最大限までは必要としないアプリケーションでは、アプリケーションの要件に合わせて APU の最大周波数を下げることができます。クロック周波数を下げると、動作時の消費電力を大幅に削減できます。

24.2.4 DDR メモリのクロック周波数

DDR 帯域幅を最大限までは必要としないアプリケーションでは、アプリケーションの要件に合わせて DDR 帯域幅を下げることができます。DDR メモリのクロック周波数を下げると動作時の消費電力を大幅に削減できますが、さらに重要な点として、より消費電力の小さい DDR 規格や構成を利用できるという利点があります。

24.2.5 DDR メモリ コントローラーのモードと構成

DDR メモリは、DDR2、DDR3、LPDDR2 規格の 16 ビットおよび 32 ビット データ動作がサポートされます。DDR の消費電力はシステム全体で大きな割合を占めるため、その消費電力を最小限に抑えることがシステム消費電力を削減する重要な手段となります。

DDR の消費電力には、次の要因が影響します。

- サポートされる DDR 規格のうち、消費電力が最も大きいのは DDR2 です。これは、動作電圧が 1.8V と高く、終端も必要なためです。
- DDR3 が最も高速で、1 デバイスで最大 1,066Mb/s の動作が可能です。
- 消費電力が最も小さいのは LPDDR2 です。これは、動作電圧が 1.2V と低く、終端も不要なためです。ただしデータ レートは DDR3 よりも低くなります。
- DDR 幅は 16 ビットまたは 32 ビットに設定できます。ECC を利用する場合は 32 ビット バス幅が必要です (16 ビットのデータと 10 ビットの ECC)。
- システムで使用する DDR デバイスの総数もシステム消費電力に影響します。たとえば 4 つの 8 ビット DDR デバイスを使用した場合、2 つの 16 ビット デバイスを使用するよりもシステムの消費電力は大きくなります。
- 32 ビット DDR デバイスは LPDDR2 のみ利用できます。
- 終端能力: 終端の値は、なるべく大きなものを使用します。40Ω の終端は 60Ω の終端よりも消費電力が 50% 大きくなります。

24.2.6 ブート インターフェイスの選択

PS は、Quad-SPI、NAND、NOR デバイスからのブートをサポートしています。ブート プロセスはデバイスの電源投入時に一度しか発生しないため、ブート デバイスの種類はシステム レベルのダイナミック消費電力には影響が及びません。スタティック消費電力は、1.8V の低電圧デバイスの方が 3.3V デバイスより少なくなります。

24.2.7 PS のクロック ゲーティング

PS は、多くのクロック ドメインをサポートしており、各ドメインにはクロック ゲーティング制御があります。システムが Run モードの場合は、使用していないクロック ドメインをシャットダウンしてダイナミック消費電力を抑えることができます。

24.3 プログラム ガイド

24.3.1 システム モジュール

Zynq-7000 SoC の各システム モジュールのパワー マネージメント機能については、それぞれの章で詳細に説明しています。概要とその他の参照先については、表 24-4 を参照してください。

表 24-1 : 各システム モジュールのパワー マネージメント

システム モジュール	スタンバイ モード時のクロック供給	説明
APU	あり	第 3 章「アプリケーション プロセッシング ユニット (APU)」を参照。
SCU (GIC を含む)	あり	第 3 章「アプリケーション プロセッシング ユニット (APU)」を参照。
L2 キャッシュ	あり	第 3 章「アプリケーション プロセッシング ユニット (APU)」を参照。
インターコネクト	あり	有効にした場合、クロックは自動で停止 (第 25 章「クロック」参照)。
ペリフェラル	ペリフェラルによる	ウェークアップ ソースとして使用するペリフェラルにはクロック供給が必要 (表 24-2 参照)。

24.3.2 ペリフェラル

ペリフェラルの消費電力を削減する主な方法としては、クロック スケーリングとクロック ゲーティングがあります。システム クロックの概要および分周器、ゲート、マルチプレクサーによるシステム クロックの制御方法は、第 25 章「クロック」で説明します。表 24-2 に、デバイス サブシステムのパワー マネージメント機能の概要をまとめます。どのペリフェラルにもクロック ゲーティングがあり、場合によっては低消費電力ステートもあります。

これらの要素をすべて組み合わせることにより、システム レベルのスリープ モードを定義します (「24.4 スリープ モード」参照)。スリープ モードではチップ全体が低消費電力ステートに移行し、ウェークアップ イベントが発生すると動作を再開します。

ペリフェラル クロック ゲーティング

インターコネクトのクロック ドメインが独立しているペリフェラルの場合、アクセスできないレジスタ領域にアクセスしないようにするために、デバイスのインターコネクト クロックを最後に無効にし、最初に有効にします。詳細については、第 25 章「クロック」およびペリフェラルに関する各章を参照してください。

表 24-2 : ペリフェラル コントロールのパワー マネージメント機能

ペリフェラル	ウェークアップ ソース	クロック ゲーティングによる低電力モード	その他の低電力モード
PCAP	なし	なし	なし
タイマー	あり 第 8 章「タイマー」	あり 第 25 章「クロック」	なし
DMA コントローラー	なし	あり 「9.6 システムの機能」	なし
DDR コントローラー	なし	あり 「10.9 プログラミング モデル」	
スタティック メモリ コントローラー	なし	あり 「11.2.2 クロック」	なし

表 24-2 : ペリフェラル コントロールのパワー マネージメント機能 (続き)

ペリフェラル	ウェークアップ ソース	クロック ゲーティングによる低電力モード	その他の低電力モード
Quad-SPI コントローラー	なし	あり 「12.4 システムの機能」	なし
SDIO コントローラー	なし	あり 第 25 章「クロック」	なし
GPIO コントローラー	あり 「14.4 システムの機能」	あり 「14.4 システムの機能」	なし
USB コントローラー		あり 第 15 章「USB ホスト/デバイス/OTG コントローラー」	サスペンド/レジューム 第 15 章「USB ホスト/デバイス/OTG コントローラー」
イーサネット コントローラー		あり 第 25 章「クロック」	
SPI コントローラー	なし	あり 「18.4 システム機能」	
CAN コントローラー		あり 「18.4 システム機能」	スリープ モード 「18.2.1 コントローラーのモード」
UART コントローラー	あり 「19.3.5 RXFIFO トリガー レベル割り込み」	あり 「19.4 システム機能」	なし
I2C コントローラー	なし	あり 「20.4 システム機能」	なし
プログラマブル ロジック		あり 第 25 章「クロック」	ユーザー定義

24.3.3 I/O バッファー

表 24-3 に I/O バッファーで制御されるパワー マネージメントを示します。

表 24-3 : I/O バッファー 制御のパワー マネージメント

I/O バッファー	信号電圧	終端およびモード
DDR	1.8V/1.5V/1.2V	「10.6.3 DDR IOB のコンフィギュレーション」参照
MIO0 および MIO1	1.8V/2.5V/3.3V	

24.4 スリープ モード

スリープ モードとは、APU がスタンバイ モードに移行し、複数のコントローラーがクロックのないリセットに保持された状態を指すシステム レベルの定義です。

スリープ モードに移行すると消費電力が大幅に削減されます。このモードの場合、ほとんどのファンクション クロック グループはオフになり、電源が遮断されます。アクティブでなければならないデバイスは、CPU が 1 つ、そしてスヌープ制御ユニット (SCU) とウェークアップ デバイスのみです。SCU とウェークアップ ペリフェラル デバイス以外にダイナミック電力を消費するデバイスが存在しないのが理想です。UART や GPIO など、割り込みを生成できるデバイスであればウェークアップ デバイスとして使用可能です。

AXI バス マスターは DRAM をターゲットにしたトランザクションを開始できるため、ウェークアップ デバイスとして使用できますが、いくつかの制約があります。インターコネクト全体と DDR メモリが低電力モードに移行し、アクセスできないため、DRAM へのトランザクションが発生する前に CPU が完全なウェークアップ プロセスを実行するようにします。こうすることで、DRAM をターゲットにしたトランザクションが発生しても正しく処理できることが保証されます。

24.4.1 ウェークアップ イベントのセットアップ

PS に通知される割り込みはすべてウェークアップ イベントとして使用できます。そのためには、目的の割り込みをペリフェラルと GIC で有効にしておく必要があります。ウェークアップ デバイスはスリープ モードで割り込みを生成できなければならないため、このデバイスのクロックをゲーティングすることはできません。詳細は、369 ページの「ウェークアップ イベントとしての GPIO」を参照してください。

利用可能な割り込み、およびペリフェラルから割り込みを発生させる設定は、各ペリフェラルの章を参照してください。

24.4.2 プログラム ガイド

ここでは、PS を通常の Run モードからスリープ モードに移行させる準備手順と、スリープ モードを終了する準備手順について説明します。スリープ モードでは、ウェークアップに使用しないすべてのデバイス (システム内のほかのすべてのマスター、および可能であれば PL も含む) をマスター CPU によってシャットダウンする必要があります。クロック分周器と PLL の設定を変更するとクロック周波数が変化するため、ウェークアップ デバイスを設定する際は目的のウェークアップ割り込みを有効にするだけでなく、変更後のクロック周波数に対応できるようにペリフェラルの設定を変更することも必要です。両方の CPU が動作している場合は、次に示す手順へ進む前に、マスター CPU はセカンダリ CPU をシャットダウンする必要があります。どちらの CPU をマスター CPU とするかはユーザーが選択できます。また、DDR クロックを停止中に実行されるコードは、OCM にコード セグメントを格納するか、L2 キャッシュと TLB をロックするなどして、DDR クロック停止中もアクセスできるようにしておく必要があります。インプリメンテーションにもよりますが、このようなコードの例としては次のものがあります。

- DDR が利用できないときに実行されるコード
- スタンバイ モードを開始/終了するためのルーチン
- 変換テーブル
- スタック

現在使用中の変換テーブルとスタックの位置は、TTBR および SP レジスタでそれぞれ設定できます。これにより、通常の Run モードとスタンバイ モードで構造を切り替えることもできます。

スタンバイ シーケンス中、割り込みは CPU によって無効にされます。このため、スタンバイ モードへの移行処理が割り込みによって中断されることはありません。ウェークアップ イベントが発生すると、ベクター テーブルにはジャンプせず *wfi* 命令の直後に実行が再開します。ウェークアップ イベントを正しく発生させるには、対応するウェークアップ デバイスおよび GIC 割り込みコントローラーでウェークアップ割り込みを有効にしておく必要があります。ウェークアップ後に割り込みが再び有効になると、ウェークアップに使用した割り込みも未処理のまま残っているため、CPU は通常どおり割り込みハンドラーへジャンプします。

スリープ モードの開始

通常の Run モードからスリープ モードへ移行するには、1 つの CPU で次の手順を実行します。

1. **割り込みを無効にする。**cpsid if を実行します。
2. **ウェークアップ デバイスを設定する。**
3. **L2 キャッシュの動的クロック ゲーティングを有効にする。**l2cpl310.reg15_power_ctrl[dynamic_clk_gating_en] = 1
4. **SCU スタンバイ モードを有効にする。**mpcore.SCU_CONTROL_REGISTER[SCU_standby_enable] = 1
5. **トップスイッチのクロック停止を有効にする。**slcr.TOPSW_CLK_CTRL[CLK_DIS] = 1
6. **Cortex-A9 の動的クロック ゲーティングを有効にする。**et cp15.power_control_register[dynamic_clock_gating] = 1
7. **外部の DDR メモリをセルフ リフレッシュ モードにする。**「10.9.6 DDR の消費電力低減」を参照してください。
8. **PLL をバイパス モードにする。**slcr.{ARM, DDR, IO}_PLL_CTRL[PLL_BYPASS_FORCE] = 1
9. **PLL をシャットダウンする。**slcr.{ARM, DDR, IO}_PLL_CTRL[PLL_PWRDWN] = 1
10. **クロック分周値を大きくして CPU クロックを下げる。**slcr.ARM_CLK_CTRL[DIVISOR] = 0x3f
11. **wfi 命令を実行して WFI モードに移行する。**

スリープ モードの終了

設定した割り込みが発生すると、スリープ モードは終了します。CPU は、割り込みによってウェークアップすると実行を再開します。新たなアクティビティが開始した場合も、トップスイッチ、SCU、L2 キャッシュ コントローラーはアイドル状態を終了し、通常の動作を再開します。ここでは、ウェークアップの手順について説明します。

スリープ モードを終了するには、次の手順を実行します。

1. **CPU クロック分周値の設定を元に戻す。**slcr.ARM_CLK_CTRL[DIVISOR] = <元の値>
2. **PLL の電源をオンにする。**slcr.{ARM, DDR, IO}_PLL_CTRL[PLL_PWRDWN] = 0
3. **PLL に電源が投入されてロックされるまで待機する。**slcr.PLL_STATUS[{ARM, DDR, IO}_PLL_LOCK] == 1 になるまで待ちます。
4. **PLL バイパス モードを無効にする。**slcr.{ARM, DDR, IO}_PLL_CTRL[PLL_BYPASS_FORCE] = 0
5. **L2 キャッシュの動的クロック ゲーティングを無効にする。**l2cpl310.reg15_power_ctrl[dynamic_clk_gating_en] = 0
6. **SCU スタンバイ モードを無効にする。**mpcore.SCU_CONTROL_REGISTER[SCU_standby_enable] = 0
7. **インターコネクトのクロック停止を無効にする。**slcr.TOPSW_CLK_CTRL[CLK_DIS] = 0
8. **Cortex-A9 の動的クロック ゲーティングを無効にする。**et cp15.power_control_register[dynamic_clock_gating] = 0
9. 必要となるすべてのペリフェラル デバイス (DDR コントローラー クロックなど) を有効にする。
10. **割り込みを再び有効にして、割り込み処理を実行する。**cpsie if を実行します。

重要 : PLL のバイパスおよびクロック分周器の変更により、システムのクロック周波数は変化します。この場合、ウェークアップ デバイスやウォッチドッグ タイマー (使用している場合) などへのクロック供給には特に注意が必要です。

24.5 レジスタの概要

表 24-4 にパワー マネージメントに関するレジスタの概要を示します。

表 24-4 : パワー マネージメント レジスタの概要

レジスタ	説明	備考
APU		
cp15.Power Control レジスタ		APU のパワー マネージメント機能を制御
cp15.TTBR	TTB (変換テーブル ベース) レジスタ	
mpcore.SCU_CONTROL_REGISTER		SCU スタンバイ モードの有効/無効
l2cpl310.reg15_power_ctrl	電力制御レジスタ	
DDR		
ddrc.ctrl_reg1	DDRC 制御レジスタ (1)	DDRC の動作モード (セルフ リフレッシュなど) を設定
ddrc.DRAM_param_reg3	DRAM パラメーター (3)	クロック停止の有効/無効
ddrc.mode_sts_reg	コントローラーの動作モード ステータス	
PS クロック モジュール		
slcr.{ARM, DDR, IO}_PLL_CFG	PLL クロック ジェネレーターのプログラム	
slcr.xxx_CLK_CTRL	CPU_1X および基準クロックの有効化	
slcr.PLL_STATUS	PLL 安定/ロック ステータス	

第 25 章

クロック

25.1 はじめに

PS クロック サブシステムが供給するクロックは、いずれも CPU、DDR、I/O の 3 つのプログラマブル PLL のいずれか 1 つを元に生成されます。これらの PLL は、原則として CPU、DDR、ペリフェラルの各サブシステム クロックに対応付けられています。

25.1.1 システム ブロック図

図 25-1 にクロック サブシステムの主なコンポーネントを示します。



図 25-1 : PS クロック システムのブロック図

25.1.2 クロック生成

通常動作中、PLL は有効になり、クロック ピン PS_CLK によって駆動されます。バイパス モードの場合は、各種クロック ジェネレーターのクロック ソースとして、PLL ではなく PS_CLK ピンのクロック信号が使用されます。(PS_CLK の特性は、該当する Zynq-7000 SoC のデータシート参照)

PS_POR リセット信号がディアサートされると、PLL バイパス ブート モード ピンがサンプリングされ、3 つの PLL のすべてについて、バイパスするか有効にするかが選択されます。バイパス モードは、通常モードに比べてシステムの動作速度が著しく遅くなるものの、低消費電力アプリケーションやデバッグに適しています。ブート プロセスの終了後、ユーザー コードを実行している間は、各 PLL のバイパス モードと出力周波数をソフトウェアで個別に制御できます。

クロック生成のパスには、動的なクロック制御を可能とする、グリッチフリー (グリッチのない) マルチプレクサーおよびグリッチフリー クロック ゲートがあります。

3 つのプログラマブル PLL

- 3 つの PLL のすべてに単一の外部基準クロック入力を使用します。
  - Arm PLL: CPU およびインターコネクト用の推奨クロック ソースです。
  - DDR PLL: DDR DRAM コントローラーおよび AXI_HP インターフェイス用の推奨クロックです。
  - I/O PLL: I/O ペリフェラル用の推奨クロックです。
- 各 PLL 個別にバイパス制御および周波数プログラミングを適用できます。
- VCO には共通のバンドギャップ基準電圧回路を使用します。

クロック ブランチ

- 6 ビットのプログラム可能な周波数分周器を使用します。
- ほとんどのクロック回路で動的なスイッチングが可能です。
- PL 用に 4 つのクロック ジェネレーターがあります。

リセット

クロック サブシステムは PS にとって不可欠な部分であり、システム全体がリセットされた場合にのみこのサブシステムもリセットされます。その場合、クロッキング モジュールを制御する全レジスタの内容がリセット値に戻ります。

25.1.3 システム ビューポイント

図 25-1 にシステムの観点から見たクロック ネットワークおよび関連ドメインを示します。



図 25-2 : システム クロック ドメイン

内部クロックのほとんどは、CPU クロックを派生したものを使用します。図 25-2 に、DMAC および PL 間の非同期の DMA ペリフェラル要求インターフェイスを示します。さらに、PL の AXI チャネル (AXI_HP、AXI_ACP、AXI_GP) には、PS と PL 間に非同期のインターフェイスがあります。クロック ドメイン クロッシングが発生する同期回路は PS 内部に配置されているため、PL には PS へのインターフェイス クロックが用意されています。前述の各インターフェイスは、PL 内で専用のクロックを使用できます。

25.1.4 パワー マネージメント

パワー マネージメント全体の手法は第 24 章「パワー マネージメント」で解説しています。クロック生成サブシステムは、低消費電力化に効果のある、クロックの無効化や周波数制御を容易にする機能を備えています。

PLL の消費電力は、その出力周波数に直接関係します。より低い PLL 出力周波数を用いれば、消費電力を低減できます。PLL の 1 つまたは 2 つが不要の場合も、消費電力を抑えられます。たとえば、すべてのクロック ジェネレーターを DDR PLL だけで駆動できる場合、Arm PLL と I/O PLL を無効にして消費電力を低減できます。あらゆるクロック ジェネレーターを駆動できるのは DDR PLL のみです。

各クロックは、使用しない場合、個別に無効にできます。個々のサブシステムが、これとは別に独自のクロック無効化機能や消費電力低減機能を備えている場合もあります。

中央インターコネクト クロックの無効化

中央インターコネクト用の CPU クロック (CPU_2x と CPU_1x) は、TOPSW_CLK_CTRL [0] ビットを 1 にセットすることで停止できます。このビットがセットされている場合、クロック コントローラーは、中央インターコネクトへのクロック供給を停止する前に、L2 キャッシュと SCU への AXI インターフェイスがアイドル状態になり、PL からの FPGAIDLEN 信号がアサートされるのを待ちます。その他のインターフェイスについては、インターコネクト クロックを無効化する前に、インターフェイスがアイドル状態にあることをシステム ソフトウェアが確認する必要があります。PS が L2 キャッシュまたは SCU 上にトラフィックを検出するか、FPGAIDLEN がディアサートされるとすぐにクロックは再度有効になります。

25.2 CPU クロック

図 25-3 に CPU クロック ドメインのクロック生成ネットワークを示します。



図 25-3 : CPU クロックの生成とドメイン

周波数比の例

CPU クロック ドメインは 6:2:1 および 4:2:1 の 2 つのモードで動作します。表 25-1 に、これらのモードの周波数の例と、各クロック ドメインで動作するモジュールを示します。各クロックで使用可能な周波数の具体的な値は、該当する Zynq-700 SoC データシートを参照してください。

表 25-1 : CPU クロック周波数比の例

CPU クロック	6:2:1	4:2:1	クロック ドメイン モジュール
CPU_6x4x	800MHz (CPU_1x よりも 6 倍高速)	600MHz (CPU_1x よりも 4 倍高速)	CPU クロック周波数、SCU および OCM アービトレーション、NEON、L2 キャッシュ メモリ
CPU_3x2x	400MHz (CPU_1x よりも 3 倍高速)	300MHz (CPU_1x よりも 2 倍高速)	APU タイマー
CPU_2x	266MHz (CPU_1x よりも 2 倍高速)	300MHz (CPU_1x よりも 2 倍高速)	I/O ペリフェラル、中央インターコネクト、マスター インターコネクト、スレーブ インターコネクト、および OCM RAM
CPU_1x	133MHz	150MHz	I/O ペリフェラル AHB および APB インターフェイス バス

CPU クロック分周値の制約

CPU と DDR に供給される高速クロックの品質を高めるために、slcr.ARM_CLK_CTRL [DIVISOR] ビット フィールドには偶数の分周値を設定しなければならないという制約があります。slcr.ARM_CLK_CTRL [DIVISOR] については、ソフトウェアは DIVISOR = 2、DIVISOR = 4、DIVISOR > 4 のいずれかの値をプログラムする必要があります。

クロックの使用法

通常の使用法では、ほとんどのシステム クロックを、入力クロックである PS_CLK を PLL に通し、PS 内で使用する最終周波数まで分周することで生成します。図 25-1 に示すとおり、PS は多くの種類のクロックを生成しますが、システム内で最も頻繁に使用される重要性の高いクロック ドメインとして DDR_3x、DDR_2x、CPU の 3 つがあります。DDR_3x クロック ドメインには、DDR メモリ コントローラーが含まれます。DDR_2x は、主に PL への高性能 AXI インターフェイス (AXI_HP{0:3}) やインターコネクトに使用されるクロック ドメインです。CPU クロック ドメインは、Arm プロセッサと共に CPU ペリフェラルの多くを制御します。

CPU クロック ドメインは 4 つの独立したクロック、CPU_6x4x、CPU_3x2x、CPU_2x、CPU_1x からなります。これらの 4 つのクロックは周波数に基づいて命名され、2 つの比率 6:3:2:1 または 4:2:2:1 (6:2:1 および 4:2:1 と略記) のいずれかに関連付けられています。動作クロック比は、CLK_621_TRUE [0] ビットの値で決まります。6:2:1 モードの CPU_6x4x クロックの周波数は、CPU_1x クロックよりも 6 倍高速です。644 ページの表 25-1 は、これらのクロック間の関係を例示しています。各クロック ドメインの最大クロック周波数は、該当する Zynq-7000 SoC データシートを参照してください。

すべての CPU クロックが互いに同期しているのに対し、DDR クロックは互いに独立しており、CPU クロックからも独立しています。CAN 基準クロックや SDIO 基準クロックなどの I/O ペリフェラル クロックは、すべてが同じ方法で生成されます。すなわち PS_CLK ピンから始まり、PLL と分周器を経て、最終的にペリフェラルの供給先に到達します。各ペリフェラル クロックは、ほかのすべてのクロックに対して完全に非同期です。

インターコネクトのクロック ドメイン

図 25-2 に各クロック ドメインを示します。中央インターコネクトには DDR_2x と CPU_2x の 2 つの主要クロック ドメインがあります。CPU_2x クロック ドメインには、5 つのサブスイッチ用に 4 つのクロックがあり、DDR_2x クロック ドメインにはメモリ インターコネクト クロックが含まれます。CPU (L2 キャッシュ経由) と DDR コントローラー間の直接パスは、DDR_3x クロック ドメインに含まれ、最大のスループットを確保しています。CPU と OCM 間の直接パスは CPU_6x4x クロック ドメインに含まれます。SCU ACP と PL 間の直接パスは、CPU_6x4x クロック ドメインにあります (PL クロック ドメインと CPU クロック ドメイン間のクロック ドメイン切り替えは、PL の PS 側にある非同期 AXI ブリッジによって行う)。

CPU クロックの停止

各 CPU クロックは、slcr.A9_CPU_RST_CTRL.A9_CLKSTOP{0,1} によって個別に停止できます。

PS ペリフェラル AMBA クロック

PS 内のすべてのペリフェラルには CPU クロックを個別にゲーティングした専用のクロックが供給され、AMBA バスを制御/ステータス レジスタや場合によってはコントローラー ロジックへ接続するために使用されます。ペリフェラルが確実にアドレス指定されない場合は、このクロックを無効にできます。ゲーティング制御は、グリッチフリー クロック ゲートによって適用されます (表 25-2 参照)。

表 25-2 : PS ペリフェラル クロック制御

AMBA バス ペリフェラル	ベース クロック	APER_CLK_CTRL 内の制御ビット 0: 無効 1: 有効	
DMAC	CPU_2x	DMA_CPU_2XCLKACT	[0]
USB 0	CPU_1x	USB0_CPU_1XCLKACT	[2]
USB 1	CPU_1x	USB1_CPU_1XCLKACT	[3]
GigE 0	CPU_1x	GEM0_CPU_1XCLKACT	[6]
GigE 1	CPU_1x	GEM1_CPU_1XCLKACT	[7]
SDIO 0	CPU_1x	SDI0_CPU_1XCLKACT	[10]
SDIO 1	CPU_1x	SDI1_CPU_1XCLKACT	[11]
SPI 0	CPU_1x	SPI0_CPU_1XCLKACT	[14]
SPI 1	CPU_1x	SPI1_CPU_1XCLKACT	[15]
CAN 0	CPU_1x	CAN0_CPU_1XCLKACT	[16]
CAN 1	CPU_1x	CAN1_CPU_1XCLKACT	[17]
I2C 0	CPU_1x	I2C0_CPU_1XCLKACT	[18]
I2C 1	CPU_1x	I2C1_CPU_1XCLKACT	[19]
UART 0	CPU_1x	UART0_CPU_1XCLKACT	[20]
UART 1	CPU_1x	UART1_CPU_1XCLKACT	[21]
GPIO	CPU_1x	GPIO_CPU_1XCLKACT	[22]
Quad-SPI	CPU_1x	LQSPI_CPU_1XCLKACT	[23]
SMC	CPU_1x	SMC_CPU_1XCLKACT	[24]

システム性能

PS の各種クロック ドメインのクロック周波数は、総合的なシステム性能を決める要因となります。多くの場合、CPU クロックの周波数を最大にすると、最高の性能が得られます。ただし、システムの性能が CPU では決まらず、インターコネクトの帯域幅がボトルネックになることもあります。その場合は、比率を 6:2:1 から 4:2:1 モードに切り替えると効果的な場合があります。CPU クロックの周波数は、デバイスのスピード グレードに応じて、6:2:1 モードでは cpu_6x クロック、4:2:1 モードでは cpu_2x クロックによって制限される可能性があります。したがって、CPU 性能をある程度犠牲にしてもインターコネクトの性能を向上する必要があるアプリケーションでは、該当するデータシートを参照して、最適の周波数を判断することを推奨します。

25.3 システム全体のクロック周波数の例

表 25-3 に、6:2:1 モードのクロック コンフィギュレーションの例を 2 つ示します。第 1 の例は入力 PS_CLK が 33.33MHz の場合、第 2 の例は入力周波数が 50MHz の場合の例です。

PLL の出力周波数は、入力クロック PS_CLK の周波数に PLL フィードバック分周回路の値 (M 値) を乗算して決定します。次の例では、Arm PLL フィードバック分周回路の値は 40 であり、これにより Arm PLL 出力周波数 (33.33 * 40 = 1.33GHz) が生成されます。表の下半分に示した各クロックの周波数は、ソースとなる PLL 周波数を分周値で割ったものに等しくなります。CAN、イーサネット、PL をはじめとする一部のペリフェラル クロックには 2 つのカスケード接続された分周器があります。

表 25-3 : 6:2:1 モードのクロック周波数の設定例

			例 1			例 2		
PS_CLK			33.33MHz			50MHz		
		PLL	PLL フィードバック分周器の値		PLL 出力周波数	PLL フィードバック分周器の値		PLL 出力周波数
		Arm PLL	40		1333	20		1000
		DDR PLL	32		1067	16		800
		I/O PLL	30		1000	20		1000
クロック	No.	PLL ソース	分周値 0	分周値 1	クロック周波数	分周値 0	分周値 1	クロック周波数
cpu_6x4x	1	Arm PLL	2	~[1]	667	2	~	500
cpu_3x2x	1	Arm PLL		~	333		~	250
cpu_2x	1	Arm PLL		~	222		~	167
cpu_1x	1	Arm PLL		~	111		~	83
ddr_3x	1	DDR PLL	2	~	533	2	~	400
ddr_2x	1	DDR PLL	3	~	356	3	~	267
DDR DCI	1	DDR PLL	7	15	10	7	15	8
SMC	1	IO PLL	10	~	100	12	~	83
QSPI[2]	1	IO PLL	5	~	200	6	~	167
GigE	2	IO PLL	8	1	125	8	1	125
SDIO	2	IO PLL	10	~	100	10	~	100
UART	1	IO PLL	40	~	25	40	~	25
SPI[3]	2	IO PLL	5	~	200	8	~	125
CAN	2	IO PLL	10	1	100	12	1	83
PCAP_2x[4]	1	IO PLL	5	~	200	6	~	167
trace_clk[5]	1	IO PLL	10	~	100	15	~	67
PLL FCLK	4	IO PLL	20	1	50	20	1	50

注記 :

1. 表内の「~」は、第 2 の分周回路が存在しないこと (N/A) を意味します。
2. QSPI クロックは、Quad-SPI ボー レート分周器を使用して 2 以上で分周されます (「12.4.1 クロック」を参照)。
3. マスター モードでは、SPI クロックは、SPI ボー レート分周器を使用して 4 以上で分周されます (「17.4.2 クロック」を参照)。
4. PCAP_2x クロックは、常に PCAP クロックの 2 倍の周波数になります。
5. trace_clk クロックは、常に TPIU クロックの 2 倍の周波数になります。

25.4 クロック ジェネレーターの設計

クロック生成回路には、それぞれ異なるコンポーネントがいくつか含まれます。ここでは、次の I/O ペリフェラル クロックのすべてで使用される構成要素を説明するための、一般化されたテンプレートで解説します。最も基本的なタイプのジェネレーターには、次が含まれます。

- クロック ソース選択のための 2:1 マルチプレクサー
- プログラマブル分周器
- グリッチフリー クロック アクティブ化ゲート

図 25-4 にこれらを示します。



図 25-4 : 基本的なクロック ブランチの設計

PLL

PLL はフィードバック分周器を使用して、入力基準クロック周波数に SLCR から得られる PLL_FDIV の値を掛けた周波数の出力クロックを生成します。

グリッチフリー クロック マルチプレクサー

2 つのクロック ソース間で動的な選択が必要な場合、グリッチフリー マルチプレクサー (GFM) によって、クロックが Low の間に切り替えます。新たに選択されたクロックも Low の最初から動作を開始します。GFM が適切に動作するのは、両方の入力クロックが共にアクティブな場合のみです。いずれかのクロックが非アクティブの間に切り替えると、エラーが発生します。

グリッチフリー分周器

グリッチフリー分周器は、入力クロックを取り込み、分周値に基づいて分周します。分周値が変更されると、出力はグリッチを一切発生せずに、スムーズに新しいクロック周波数に遷移します。

グリッチフリー クロック ゲート

グリッチフリー クロック ゲートは、クロック ソースを有効および無効にするために動的なゲーティングが必要な場合に使用します。このゲートは、クロックを Low の間にクリーンに中断または再開できるようにします。

クロック選択マルチプレクサー

クロック ソース マルチプレクサーは、クロック ジェネレーターによって生成されたローカル クロックと、クロック ジェネレーター以外の別のソースによるクロックを切り替えます。クロック ソース マルチプレクサーはグリッチフリーではありません。

25.5 DDR クロック

2 つの独立したクロック ドメイン、DDR_2x と DDR_3x があります。DDR AXI インターフェイス、コア、および PHY はすべて、DDR_3x からクロックを供給されます (図 25-5 参照)。AXI_HP ポートと、AXI_HP から DDR インターコネクト モジュールまでの AXI_HP インターコネクト パスは、DDR_2x からクロックを供給されます。

これらのクロックは互いに非同期であり、両者の間には広範囲にわたる周波数比を設定できます。DDR_3XCLK の DIVISOR (DDR_CLK_CTRL[25:20]) の値は偶数でなければなりません。DDR_2X の DIVISOR は任意の値にできます。



図 25-5 : DDR クロック生成

25.6 IOP モジュールのクロック

IOP モジュールのクロック (内部コントローラー ロジックに使用) は、クロック サブシステムや場合によっては IOP の外部インターフェイスから生成できます。いずれにおいても、IOP の制御/ステータス レジスタへは、AMBA インターフェイス クロック (CPU_1x) が供給されます。CPU_1x クロックは、IOP で使用される唯一のクロックである場合があります。

各クロックの詳細は、以降のセクション、および各章のシステム機能のセクションで説明します。

- USB: MIO の ULPI PHY インターフェイス クロック入力。
- イーサネット: クロック ジェネレーターまたは EMIO。RX の場合、MIO の RGMII クロック入力でクロックを供給できます。
- SDIO: クロック ジェネレーター。
- SMC: クロック ジェネレーター。
- SPI: クロック ジェネレーター。
- Quad-SPI: クロック ジェネレーター。
- UART: クロック ジェネレーター。
- CAN: クロック ジェネレーターまたは MIO ピン。
- GPIO: AMBA APB CPU_1x クロック。
- I2C: AMBA APB CPU_1x クロックおよび SCL インターフェイス クロック。

25.6.1 USB クロック

USB コントローラー モジュールのクロックは、外部で生成されて、MIO の ULPI PHY インターフェイスに入力されます (図 25-6 参照)。USB クロックは、「15.15.1 クロック」を参照してください。



図 25-6 : USB クロック

25.6.2 イーサネット クロック

図 25-7 にイーサネット クロック生成ネットワークを示します。



図 25-7 : イーサネット クロック生成

イーサネット レシーバー クロック

イーサネット レシーバー クロックには、2 つの種類があります。通常動作モードでは、MIO または拡張 MIO (EMIO) を介した外部イーサネット PHY をソースとします。MAC 内部ループバック モードの場合は、内部のイーサネット基準クロックをソースとします。これらの基準クロックもイネーブル信号によってゲーティングし、消費電力の低減を図ることができます。イーサネット レシーバー クロックは、ギガビット イーサネット MAC IP のレシーバー側で用いられます。

ソース選択マルチプレクサーおよびループバック選択マルチプレクサーは、ソース クロックが存在しない可能性があるため、いずれもグリッチフリーではありません。マルチプレクサーが変更される前にクロックを無効にしておくことを推奨します。ループバック モードをサポートするために、enet0_rx_clk および enet1_rx_clk が、enet0_ref_clk と enet1_ref_clk と共に供給されます。

イーサネット送信クロック

enet0_tx_clk と enet1_tx_clk の 2 つのイーサネット クロックを生成する必要があります。これらのクロックは、イーサネット MAC の送信側にクロックを供給すると共に、RGMII インターフェイスのソース同期出力クロックとしても用いられます。さらに、内部ループバック モードが選択された場合、イーサネットの受信パスに安定した基準クロックを供給するためにも使用されます。

これらのクロックは EMIO をソースとすることもできます。その場合、関連する RGMII インターフェイスは無効になり、MAC は MII または GMII インターフェイスを介して PL に接続されます。ここでは、イーサネット基準クロックは、PL から供給する必要があります。MII または GMII にかかわらず、通常 tx_clk は MII では入力、GMII では出力になります。

MII または GMII モードの動作では、基準クロックが eth*_emio_tx_clk を介して PL によって供給されます。EMIO のソース マルチプレクサーはグリッチフリーではありません。EMIO ソース クロックが必ず存在することを保証できないためです。ソース選択がスタティック構成である可能性、または生成されるクロックが EMIO ソースの変更前にゲーティングされる可能性があります。ループバック モードをサポートするために、gem0_rx_clk と gem1_rx_clk は、gem0_ref_clk と gem1_ref_clk と共に供給されます。

25.6.3 SDIO、SMC、SPI、Quad-SPI、UART クロック

SDIO、SMC、Quad-SPI、UART の各ペリフェラル クロックのプログラミング モデルは、すべて同じです (図 25-8 参照)。PLL ソースと分周値は、各 I/O ペリフェラル コントローラー間で共通です。SDIO、SPI、UART コントローラーのクロックは個別に有効化/無効化できます。SMC と Quad-SPI コントローラーには、それぞれ 1 つのクロックがあります。



I/O Peripheral	Control Register	Mux Ctrl Field	Mux Ctrl Field	Divider Ctrl Field	Clock Enable Field
DevC					
SDIO 0	SDIO_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR, 13:8	CLKACT0, 0
SDIO 1					CLKACT1, 1
SMC	SMC_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR, 13:8	CLKACT, 0
SPI 0	SPI_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR, 13:8	CLKACT0, 0
SPI 1					CLKACT1, 1
Quad-SPI	LQSPI_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR, 13:8	CLKACT, 0
UART 0	UART_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR, 13:8	CLKACT0, 0
UART 1					CLKACT1, 1

図 25-8 : SDIO、SMC、SPI、Quad-SPI、UART 基準クロック

Quad-SPI のクロックは、Quad-SPI ボー レート分周器を使用して 2 以上で分周されます (「12.4.1 クロック」を参照)。マスター モードでは、SPI のクロックは、SPI ボー レート分周器を使用して 4 以上で分周されます (「17.4.2 クロック」を参照)。

25.6.4 CAN クロック

コントローラー エリア ネットワーク (CAN) 用の基準クロックとして、CAN0_REF_CLK と CAN1_REF_CLK の 2 つがあります。図 25-9 に示すとおり、PLL ソース選択と分周値は両方のクロックで共有します。各クロックは、独立した代替ソース選択 (MIO ピンまたはクロック ジェネレーター) 機能と、独立したクロック ゲートを備えています。これらのクロックは、CAN ペリフェラルの I/O インターフェイス側に使用します。



図 25-9 : CAN クロック生成

25.6.5 GPIO および I2C クロック

GPIO と I2C ペリフェラルには、インターコネクトによって CPU_1x APB バス インターフェイス クロックが供給されます (「25.2 CPU クロック」参照)。

25.7 PL クロック

PL は、専用のクロック生成管理および分配機能を備えると共に、PS 内のクロック ジェネレーターから 4 つのクロック信号を受信します (図 25-10 参照)。PL のクロッキング構造の詳細は、7 シリーズ FPGA のクロッキングに関する資料を参照してください。

PS によって生成される 4 つのクロックは、互いに完全に非同期であり、ほかの PL クロックとの関連性もありません。

4 つのクロックは PS 内の個別に選択された PLL から発生します。PL の各クロックは、PL での使用に適したクロック波形を生成する、独立した出力信号です。



PL FCLK Clock	Control Register	Mux Ctrl Field	Mux Ctrl Field	Divider 0 Ctrl Field	Divider 1 Ctrl Field
PL FCLK 0	FPGA0_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR 0, 13:8	DIVISOR 1, 25:20
PL FCLK 1	FPGA1_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR 0, 13:8	DIVISOR 1, 25:20
PL FCLK 2	FPGA2_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR 0, 13:8	DIVISOR 1, 25:20
PL FCLK 3	FPGA3_CLK_CTRL	SRCSEL, 4	SRCSEL, 5	DIVISOR 0, 13:8	DIVISOR 1, 25:20

図 25-10 : PL クロック生成

25.7.1 クロック スロットル

PL の 4 つのクロックは、それぞれがクロックを起動および停止させるロジックを備え、PL デザインのデバッグや協調シミュレーションをサポートします。このクロック スロットル動作は、ソフトウェアと、PL からのトリガー入力信号によって制御されます。クロック スロットルには、次の機能があります。

- ソフトウェア制御によってクロックを起動/停止する
- あらかじめプログラムされたパルス数だけクロックを動作させる
- クロックを動作させて PL ロジックによってクロック パルスを一時停止する

各クロック スロットルには、生成するクロック パルス数がプログラムされた、16 ビットのカウンターがあります。クロックを連続して出力するには、カウンターに 0 を書き込みます。これがデフォルト値です。現在のカウント値はソフトウェアによって読み出すことができます。カウント動作とクロック パルスは、PL からの入力信号 FCLKCLKTRIGxN を用い、PL ロジックによる一時停止が可能です。PL クロック制御レジスタに書き込むことで、ソフトウェアによってクロッキングを再開できます。

表 25-4 : PL クロック スロットルの入力信号

信号名	I/O	説明
FCLKCLKTRIGxN	I	PL クロック トリガー信号は、PL ロジックから入力され、プログラムされたクロック パルス数のカウント中に PL クロックを一時停止するために使用します。FCLKCLKTRIGxN 信号の立ち上がりエッジ (ロジック 0 からロジック 1 への遷移) で HALT モードに移行します。この信号は、FCLK やその他の信号のすべてに対して非同期にアサートできます。クロックが連続動作している場合 ([LAST_CNT] = 0)、このピンは無視されます。

クロック コントローラーのステート

図 25-11 にクロック コントローラーのステート遷移図を示します。



図 25-11 : PL クロック スロットルのステート遷移図

25.7.2 クロック スロットルのプログラミング

例: クロックを停止/起動する

この例は、スロットル カウント レジスタ slcr.FPGAx_THR_CNT [LAST_CNT] の最終カウント値フィールドへの書き込みによって、PL クロック (FCLKCLKx) を停止および起動する簡単な方法を示したものです。ここでは、slcr.FPGAx_THR_CTRL レジスタがそのデフォルト ステートである 0x0000_0000 を維持することを前提としています。

1. **クロックの停止**: ただちにクロックを停止するには、slcr.FPGAx_THR_CTRL に 0x0000_0001 を書き込みます。
   - [LAST_CNT] = 1
   - [Reserved] = 0
2. **クロックの起動**: 連続クロックを再開するには、slcr.FPGAx_THR_CTRL に 0x0000_0000 を書き込みます。
   - [LAST_CNT] = 0
   - [Reserved] = 0

例: 592 パルス分 PL クロックを動作させて停止する

この例では、592 クロック パルスを生成した後、クロックを停止します。クロックを開始するために、slcr.FPGAx_THR_CTRL [CPU_START] ビットを立ち上がりエッジによってトリガーします。

1. 制御レジスタ slcr.FPGAx_THR_CTRL に 0x0000_0004 を書き込み、クロック開始ビットの準備を整えます。
   - [CPU_START] = 0
   - [CNT_RST] = 0
   - [Reserved] = 0x001
2. カウント レジスタ slcr.FPGAx_THR_CNT に 0x0000_0250 を書き込み、パルス カウントを 592 に設定します。
   - [LAST_CNT] = 0x0250
   - [Reserved] = 0
3. 制御レジスタ slcr.FPGAx_THR_CTRL に 0x0000_0005 を書き込み、クロック開始ビットをアサートします。
   - [CPU_START] = 1
   - [CNT_RST] = 0
   - [Reserved] = 0x001

例: 592 パルスをプログラムして PL トリガー入力によって制御する

この例では、592 クロック パルスの生成中にクロック トリガー信号 (FCLKCLKTRIGxN) によってクロックを一時停止し、ソフトウェアによって再開します。クロックを開始するために、slcr.FPGAx_THR_CTRL [CPU_START] ビットを立ち上がりエッジによってトリガーします。

1. **クロック開始ビットの準備**: 前セクションの例を参照してください。
2. **592 カウントのプログラム**: 前セクションの例を参照してください。
3. **クロック開始ビットのアサート**: 前セクションの例を参照してください。
4. **PL ロジックによるクロックの一時停止 (HALT ステート)**: ロジックによって FCLKCLKTRIGxN 入力をアサートし、クロックを停止します。
5. **クロック開始ビットの準備**: 前セクションの例を参照してください。

クロック開始ビットのアサート: 前セクションの例を参照してください。

25.8 トレース ポート クロック

MIO インターフェイスを選択し、目的の TPIU クロックの 2 倍の周波数にする必要がある場合、トレース ポート クロックを使用して TPIU およびトレース バッファーにクロックを供給する必要があります。TPIU クロックの周波数には、トレースするデータ量に見合った十分に高速なトレース ポート動作が可能な値を選択する必要があります。ただし、TPIU のデータ出力バッファーの動作特性を満たす範囲での選択が必要です。ある程度の柔軟性を持たせるために、トレース クロックは MIO 向けに分周された PLL 出力から生成されます。EMIO を介してトレース ポートが配線される場合、図 25-12 に示すように、EMIOTRACECLK 入力を使用して TPIU にクロックを供給します。



図 25-12 : トレース ポート クロック生成

25.9 レジスタの概要

表 25-5 に PS クロック サブシステムのレジスタ概要を示します。

表 25-5 : クロック生成レジスタの概要

レジスタ	説明	注釈
PLL		
PLL_STATUS	PLL のステータス	

ARM_PLL_CTRL	CPU PLL の制御	• 制御レジスタには次があります。
		  • リセット、電源遮断、バイパス
		  • 分周値
		• コンフィギュレーション　レジスタには次があります。
		  • PLL 制御パラメーター (表 25-6 参照)

ARM_PLL_CFG	CPU PLL のコンフィギュレーション	
DDR_PLL_CTRL	DDR PLL の制御	
DDR_PLL_CFG	DDR PLL のコンフィギュレーション	
IO_PLL_CTRL	I/O PLL の制御	
IO_PLL_CFG	I/O PLL のコンフィギュレーション	
CPU、DDR、インターコネクト		
ARM_CKL_CTRL	CPU クロックの制御	
CLK_621_TRUE	CPU クロック周波数比の選択	6:2:1 または 4:2:1

表 25-5 : クロック生成レジスタの概要 (続き)

レジスタ	説明	注釈
DDR_CLK_CTRL	DDR クロックの制御	
APER_CLK_CTRL	AMBA ペリフェラル クロックの制御	
TOPSW_CLK_CTRL	最上位スイッチ クロックの制御	
PL クロック		
FPGA{3:0}_CLK_CTRL	PS から PL への出力クロック制御	
FPGA{3:0}_THR_{CTRL, CNT, STA}	PS から PL への出力クロック スロットルの制御、カウント、ステータス	
I/O ペリフェラル クロック		
GEM{1, 0}_RCLK_CTRL	ギガビット イーサネット RX クロックの制御	• DIVISOR ビット フィールド (ペリフェラルに応じた 1 つまたは 2 つのパラメーター) • クロック イネーブルのアクティブ制御
GEM{1, 0}_CLK_CTRL	ギガビット イーサネット基準クロックの制御	
SMC_CLK_CTRL	SMC 基準クロックの制御	
LQSPI_CLK_CTRL	クワッド SPI 基準クロックの制御	
SDIO_CLK_CTRL	SDIO 基準クロックの制御	
UART_CLK_CTRL	UART 基準クロックの制御	
SPI_CLK_CTRL	SPI 基準クロックの制御	
CAN_CLK_CTRL	CAN 基準クロックの制御	
CAN_MIOCLK_CTRL	CAN comm ポート クロックの制御	
システム デバッグ クロック		
DBG_CLK_CTRL	CoreSight SoC トレース クロックの制御	
PCAP_CLK_CTRL	PCAP クロックの制御	これは、DevC モジュールの PCAP_2X クロックの周波数およびイネーブルを制御します。

25.10 プログラミング モデル

25.10.1 ブランチ クロック ジェネレーター

各クロック ジェネレーターは、クロック制御レジスタ <module>_CLK_CTRL を備えています。クロック制御レジスタ内の SRCSEL フィールドはクロック ソースを選択します。DIVISOR フィールドは目的のクロック周波数を得るためにソース クロックをどこまで分周するかを設定します。2 つの分周器がカスケード接続されたクロック ジェネレーターもあります。

クロック ジェネレーターの動作が接続されたサブシステムの最大周波数を超えないように、SRCSEL と DIVISOR の値は、次の 3 つの手順に従ってプログラムします。

1. 2 つの PLL クロック ソースによってクロック ジェネレーターの周波数がサブシステムの最大クロック周波数を超えないように、必要に応じて DIVISOR の値を増やします。
2. SRCSEL を目的のソースに設定します。
3. DIVISOR を目的の値に更新します。

6 ビットのプログラマブル分周器

6 ビットの分周器には、1 ～ 63 の偶数および奇数両方の分周値を設定できます。これは 50% に近いデューティ サイクルを実現し、グリッチフリーです (分周値は動的に変更可能)。ただし、この規則には 2 つの例外があります。DDR_3x 分周器に偶数の分周値しかプログラムできないことと、PLL が使用されている場合は ARM_CLK_CTRL[DIVISOR] に 1 または 3 をプログラムできないことです。基準クロックには、分周器を 1 つ備えたものと、2 つ備えたものがあります。

25.10.2 DDR クロック

重要 : DDR_3x クロックには、必ず偶数の分周値をプログラムする必要があります。

推奨 : 分周器の周波数を変更してもクロックにグリッチは発生しませんが、タイミング パラメーターを変更せずに周波数を変更した場合、DDR コントローラーの正常動作を保証できないことがあります。したがって、DDR クロックを再プログラムする場合は、まず DDR コントローラーをアイドル状態に移行させておくことを推奨します。

25.10.3 デジタル制御インピーダンス (DCI) クロック

デジタル制御インピーダンス (DCI) クロックは、DDR PHY がキャリブレーションのために必要とします。DCI クロックは通常 10MHz に設定される低周波数のクロックです。

25.10.4 PLL

3 つの PLL はクロック入力信号 PS_CLK を共有します。各 PLL は、ソフトウェア制御によって個別にバイパスできます。また、pll_bypass ブート モード ピン ストラップによって、パワーオン リセット シーケンスの一部としてすべての PLL をバイパスできます (第 6 章「ブートおよびコンフィギュレーション」のブート モードのセクション参照)。

PLL のコンフィギュレーションおよび制御レジスタは SLCR 内にあります。PLL 周波数制御レジスタには、各 M (PLL_FDIV とも呼ばれるフィードバック分周比)、LOCK_CNT、PLL_CP、PLL_RES 制御フィールドがあります。分周比 M に対して、PLL_CP、PLL_RES、および LOCK_CNT フィールドも表 25-6 に示した値に変更する必要があります。リセットのデフォルト値はサポートされていません。PLL が有効化されてからロックするまでに、ある程度の時間がかかります。この時間の長さは、データシートの tLOCK_PSPLL パラメーターで指定されています。

PLL バイパス モード ピンを High に固定した場合の PLL モードの有効化

システムがバイパス モードでブートを完了した場合、次のシーケンスによって PLL を有効にできます。各 PLL は個別に有効/無効を設定できます。この例では、Arm PLL を有効にする方法を示します。

1. ARM_PLL CTRL[PLL_FDIV] と、PLL コンフィギュレーション レジスタの ARM_PLL_CFG[LOCK_CNT, PLL_CP, PLL_RES] を必要な値にプログラムします。
2. ARM_PLL_CTRL [PLL_BYPASS_FORCE, 4] に 1 を書き込み、ARM_PLL_CTRL [PLL_BYPASS_QUAL, 3] ビットを 0 に設定することで PLL を強制的にバイパス モードに移行させます。これによって、Arm PLL へのリセットがディアサートされます。
3. ARM_PLL_CTRL [PLL_RESET, 0] に 1 を書き込み、続いて 0 を書き込むことで PLL リセットをアサートおよびディアサートします。
4. PLL_STATUS [ARM_PLL_LOCK, 3] を読み出し、PLL がロックされていることを確認します。
5. ARM_PLL_CTRL [4] に 0 を書き込み、PLL バイパス モードを無効にします。

DDR および I/O PLL も同様の方法でプログラムします。

ソフトウェア制御による PLL の更新

PLL クロック周波数をソフトウェアによって変更するには、次の手順を実行する必要があります。この例は、I/O PLL の場合です。表 25-6 に、乗算器の可能な値と各値に必要な設定を示します。

1. IO_PLL_CTRL[PLL_FDIV] の値と、PLL コンフィギュレーション レジスタ IO_PLL_CFG [LOCK_CNT, PLL_CP, PLL_RES] をプログラムします。
2. IO_PLL_CTRL [PLL_BYPASS_FORCE, 4] に 1 を書き込み、PLL を強制的にバイパス モードに移行させます。(次の手順で PLL がリセットへ遷移すると、出力は未定義になります。)
3. IO_PLL_CTRL [PLL_RESET, 0] に 1 を書き込み、続いて 0 を書き込むことで PLL リセットをアサートおよびディアサートします。(このとき、ステップ 1 の新しい値が実際に PLL へ入力されます。)
4. PLL_STATUS [IO_PLL_LOCK, 2] を読み出し、PLL がロックされていることを確認します。
5. IO_PLL_CTRL [4] に 0 を書き込み、PLL バイパス モードを無効にします。

表 25-6 : PLL 周波数制御の設定

使用する PLL 逓倍器	要件となる PLL の制御およびコンフィギュレーション ビット フィールド			
	PLL_FDIV	PLL CP	PLL RES	LOCK CNT
13	13	2	6	750
14	14	2	6	700
15	15	2	6	650
16	16	2	10	625
17	17	2	10	575
18	18	2	10	550
19	19	2	10	525
20	20	2	12	500
21	21	2	12	475
22	22	2	12	450
23	23	2	12	425
24 ~ 25	24 ~ 25	2	12	400
26	26	2	12	375
27 ~ 28	27 ~ 28	2	12	350
29 ~ 30	29 ~ 30	2	12	325
31 ~ 33	31 ~ 33	2	2	300
34 ~ 36	34 ~ 36	2	2	275
37 ~ 40	37 ~ 40	2	2	250
41 ~ 47	41 ~ 47	3	12	250
48 ~ 66	48 ~ 66	2	4	250

XILINX

第 26 章

リセット システム

26.1 はじめに

リセット システムには、ハードウェア、ウォッチドッグ タイマー、JTAG コントローラー、ソフトウェアによって生成されるリセットが含まれます。Zynq-7000 SoC デバイス内のすべてのモジュールおよびシステムには、リセット システムによって駆動されるリセット機能があります。ハードウェア リセットは、パワーオン リセット信号 (PS_POR_B) とシステム リセット信号 (PS_SRST_B) によって駆動されます。

PS には、リセットを生成する 3 つのウォッチドッグ タイマーがあります。JTAG コントローラーは、PS のデバッグ部分のみをリセットする信号とシステムレベル リセット信号を生成します。ソフトウェアは、個々のサブモジュールに対するリセットとシステムレベル リセットを生成します。

リセットは、多岐にわたる要因 (リセット ソース) によって発生し、システムのさまざまな部分に作用します。ここではすべてのリセットを列挙し、その機能を説明するか、参照すべきほかの章またはほかの資料を提示します。

26.1.1 機能

リセット システムの主な特長は次のとおりです。

- ハードウェア、ウォッチドッグ タイマー、JTAG コントローラー、ソフトウェアからのリセットを収集する
- すべてのモジュールおよびサブシステムのリセットを駆動する
- デバイスのセキュリティ システムに不可欠な部分を構成する
- パワーオン、メモリ クリア、システムの有効化の 3 段階のシーケンスを実行する

26.1.2 ブロック図

図 26-1 に、前述のリセット トリガーによって生成される主なリセットの論理的な依存関係を示します。このブロック図は、依存性を説明することを目的としており、インプリメンテーションの詳細やシーケンスのタイミングを正確に表すものではありません。



図 26-1 : リセットのブロック図

26.1.3 リセットの階層

PS 内には、システム全体をリセットするパワーオン リセットから、ソフトウェア制御によってサブシステムを 1 つのみリセットするペリフェラル リセットまで、さまざまな種類のリセットがあります。図 26-2 に、PS 内のすべての主要リセット信号間の関係を示します。リセット信号は、図の上から下へと流れます。図に示す各矩形は、リセットの対象となるブロックを示しています。たとえば、パワーオン リセット (POR) は PS 内のすべてのロジックをリセットしますが、システム リセットは、図でそれより下位の機能のみをリセットします。図 26-1 がリセット信号の配線を示しているのに対し、この図はリセットの動作階層を表しています。



図 26-2 : リセットの階層図

26.1.4 ブート フロー

リセットの全シーケンスは図 26-3 のように表すことができます。最初の 2 つの手順は、外部システムによって制御され、パワーオン リセット (POR) がディアサートされた時点で、PS ロジックは初めて応答を開始します。POR の完了後、PS が動作を開始してからは、あらゆる種類のリセットが発生可能になります。これらのリセットは、フローチャート内のそれぞれ該当する位置に挿入されます。

POR 信号は、非同期にアサートまたはディアサートできます。ディアサートされた POR 信号は、クロック モジュールの入力ロジックと PLL クロック回路 (有効な場合) に正しく到達できるように調整されています。

すべての PLL を有効化するか無効化するか (バイパス) を選択する BOOT_MODE ストラップ ピンがあります。PLL がバイパスされると、ブート プロセスにさらに時間がかかります。

POR_N がリリースされると、eFUSE コントローラーはリセットから復帰します。これにより、PLL に対してはいくつかのデータが、PS 内の一部の RAM に対しては冗長情報が提供されます。この動作は、ユーザーからは認識されず、ユーザーが介入することもできません。動作の完了には、50us ～ 100us の時間を要することがあります。

PLL が有効な場合、この時点から PLL クロックがロックするまでの間、POR 信号には遅延がかかります。PLL バイパス モードを選択した場合、POR 信号は遅延されません。

BootROM が実行を開始する前に、ハードウェアによって内蔵 RAM にはすべてのアドレスに 0 が書き込まれ、クリアされます。これら一連の手順の完了に必要な時間の一覧は、第 6 章「ブートおよびコンフィギュレーション」の「6.3.3 BootROM の性能」を参照してください。



図 26-3 : パワーオン リセットのフロー図

26.2 リセット ソース

26.2.1 パワーオン リセット (PS_POR_B)

PS は外部のパワーオン リセット信号をサポートします。パワーオン リセットは、チップ全体に対するマスター リセットです。この信号は、デバイス内のリセット可能なレジスタをすべてリセットします。PS_POR_B が Low に保持されている間、PS I/O はトライステートに維持されます。

リセット ピン PS_POR_B は、PS の全電源が必要な電圧レベルに達し、PS_CLK がアクティブになるまで Low に保持されます。このピンは非同期にアサートでき、内部で同期されてフィルターが適用されます。フィルターは、PS への Low 保持を意図した信号に High 遷移のグリッチが乗らないようにします。High 保持を意図した信号の Low 遷移グリッチはフィルタリングしません。したがって、Low 遷移のグリッチが検出されると、デバイスはただちにリセットされます。

PS_POR_B 信号は、多くの場合、電源のパワーグッド信号に接続されます。PS_POR_B がディアサートされると、システムはブート ストラップ モード ピンをサンプリングし、内部の初期化プロセスを開始します。

26.2.2 外部システム リセット (PS_SRST_B)

パワーオン リセットは、デバッグ コンフィギュレーションをすべて消去しますが、外部システム リセットを用いることでユーザーはデバッグ環境に影響を及ぼさずに、デバイス内のすべての機能ロジックをリセットできます。たとえば、ユーザーが以前に設定したブレーク ポイントは、外部のシステム リセット後も有効なまま保持されます。PS_SRST_B が Low に保持されている間、PS I/O はトライステートに維持されます。

セキュリティの観点から、システム リセットは OCM を含む PS 内のすべてのメモリ内容を消去します。システム リセットでは PL もリセットされますが、ブート モード ストラップ ピンを再度サンプリングすることはありません。

システムでこのピンを使用しない場合は、High に固定してください。

26.2.3 システム ソフトウェア リセット

ユーザーはソフトウェア リセットをアサートすることでシステム全体をリセットできます。PSS_RST_CTRL[SOFT_RST] をアサートすると、REBOOT_STATUS レジスタの値が異なる点を除き、ユーザーが PS_SRST_B ピンを用いた場合と同じ最終結果でシステム全体がリセットされます。

ほかのシステム リセットと同様に、すべての RAM がクリアされ、PL もリセットされます。

26.2.4 ウォッチドッグ タイマー リセット

ウォッチドッグ タイマー リセットは、ウォッチドッグ タイマーが有効かつタイムアウトした場合に、内部で生成されます。PS 内には 3 種類のウォッチドッグ タイマーがあります。システム レベルのタイマー (SWDT) が 1 つ、2 つの Arm コアのそれぞれにプライベート タイマーが 1 つずつです (AWDT0 と AWDT1)。システム レベル タイマー リセット信号が常にシステム全体をリセットするのに対し、プライベート ウォッチドッグ タイマーは、それが属する Arm コアのみをリセットする場合と、システム全体をリセットする場合があります。

26.2.5 セキュリティ違反ロックダウン

セキュリティ違反が検出されると、PS 全体がリセットおよびロックダウンされます。セキュリティ ロックダウンが発生した後、PS_POR_B リセット ピンをアサートおよびディアサートしない限り、PS を再度アクティブにできません。ロックダウン信号がアサートされる場合の動作と条件の詳細は、第 32 章「デバイスのセキュア ブート」を参照してください。

26.2.6 デバッグ リセット

デバッグ アクセス ポート (DAP) コントローラーをソースとするデバッグ リセットには、デバッグ システム リセットとデバッグ リセットの 2 種類があります。

デバッグ システムリセットとは、JTAG によって制御される Arm DAP からのコマンドです。外部システム リセットと同様に、システムをリセットします。

デバッグ リセットは、JTAG ロジックを含む SoC デバッグ ブロックの特定の部分のみをリセットします。

PS は外部 TRST をサポートしていませんが、TMS によるリセット シーケンスのアサートには対応しています。JTAG ロジックがリセットされるのは、パワーオン リセット時、または Arm デバッグ アクセス ポート (DAP) コントローラー (JTAG) からの CDBGRSTREQ がアサートされた場合のみです。この信号によって、JTAG TCK クロック ドメイン内のすべてのロジックがリセットされます。

26.3 リセットの影響

表 26-1 に各種リセットの対応を示します。

表 26-1 : リセットの影響

リセット名	ソース	システムのリセット対象部分	クリアされる RAM	slcr.REBOOT_STATUS ビット = 1 の設定
パワーオン リセット (PS_POR_B)	デバイス ピン	デバッグを含むチップ全体 (すべて) PL の再プログラムが必要	すべて	[POR]
セキュリティ ロックダウン (復帰にはパワーオン リセットが必要)	DevC		すべて	N/A
外部システム リセット (PS_SRST_B)	デバイス ピン	デバッグおよび永続的レジスタを除くチップ全体 PL の再プログラムが必要	すべて	[SRST_RST]
システム ソフトウェア	SLCR		すべて	[SLC_RST]
システム デバッグ リセット	JTAG		すべて	[DBG_RST]
システム ウォッチドッグ タイマー	SWDT		すべて	[SWDT_RST]
CPU0 および CPU1 ウォッチドッグ タイマー (slcr.RS_AWDT_CTRL{1,0} = 0 の場合)	AWDT		すべて	[AWDT{1,0}_RST]
CPU0 および CPU1 ウォッチドッグ タイマー (slcr.RS_AWDT_CTRL{1,0} = 1 の場合)	AWDT	CPU のみ	なし	N/A
デバッグ リセット	JTAG	デバッグ ロジック	なし	N/A
ペリフェラル	SLCR	選択されたペリフェラルまたは CPU	なし	N/A

26.3.1 ペリフェラル

PS がリセットされると、PS ペリフェラルもすべてがリセットされます。さらに、ソフトウェア制御によって個々のペリフェラルに対するリセットをアサートできます。その場合、SLCR 内のプログラム可能なビットを使用します。

ほとんどのペリフェラルには、含まれるクロック ドメインごとにリセットする機能があります。たとえば、イーサネット コントローラーでは、RX 側、TX 側、インターコネクト側をリセットできます。また、各クロック ドメインを独立してリセットできます。ペリフェラルの中には、そのブロック内で定義される独自のリセットを備えているものがあります。

ペリフェラル リセットが発生しても、デザイン内の全メモリをクリアする RAM メモリ クリア ロジックは起動されません。

26.4 PL リセット

26.4.1 PL 汎用ユーザー リセット

PL ロジックの汎用リセット信号として使用可能な 4 つの独立したリセット信号 FCLKRESETN[3:0] が PL へと配線されています。これらのリセット信号は、PS がブート シーケンスを脱し、ユーザー コードによってディアサートされるまで解除されません。信号は slcr.FPGA_RST_CTRL レジスタによる制御が可能です。PS に接続する PL ロジックは、アクティブなバス トランザクションの実行中はリセット禁止です。PS 内に未完のトランザクションが保留状態で残る可能性があるためです。

リセット信号は原則として同じ番号の FCLK に関連付けられますが、タイミング的には PL とは非同期なリセットであると考える必要があります。同期リセットが必要な場合は、PL 内で同期を取る必要があります (PS 外にリセットを伝搬させるには、FCLK のトグルが必要)。

26.5 レジスタの概要

この後のセクションでは、リセット制御レジスタの概要を説明します。

26.5.1 永続的レジスタ

PS_POR_B リセット信号がアサートされると、すべてのレジスタがリセットされます。POR 以外のリセット (PS_SRST、ウォッチドッグなど) で保持される複数のレジスタおよびレジスタ ビットがあります。表 26-2 に永続的レジスタを示します。

注記 : POR は、slcr.SCL [LOCK] レジスタ ビットをロック解除するために必要であり、SCL、PSS_RST_CTRL、APU_CTRL、および WDT_CLK_SEL に影響を与えます。

表 26-2 : 永続的レジスタおよびレジスタ ビット

タイプ	名称
レジスタ	devcfg.LOCK devcfg.MULTIBOOT_ADDR(1) devcfg.UNLOCK scu.Watchdog_Reset_Status_Register slcr.REBOOT_STATUS
レジスタ ビット	devcfg.CTRL [PCFG_AES_EN] devcfg.CTRL [PCFG_AES_FUSE] devcfg.CTRL [SEC_EN] devcfg.CTRL [SEU_EN] devcfg.STATUS [ILLEGAL_APB_ACCESS] devcfg.STATUS [SECURE_RST] slcr.APU_CTRL [CFGSDISABLE] slcr.APU_CTRL [CP15SDISABLE] slcr.ARM_CLK_CTRL [SRCSEL]

注記 :

1. devcfg.MULTIBOOT_ADDR レジスタの上位 16 ビット ([31:16]) は、POR 以外のリセットで保持されるデータの格納に使用できます。

26.5.2 システム リセット制御

表 26-3 にシステム リセット レジスタを示します。

表 26-3 : システム リセット制御

レジスタ名	影響が及ぶシステム	ハードウェア レジスタ名
システム ソフトウェア リセット	すべて	slcr.PSS_RST_CTRL

26.5.3 ペリフェラル リセット制御

リセット ドメインとレジスタ ビットは、表 26-4 で確認できます。AXI インターコネクトをリセットすると、システムにアクセスできなくなります。システムのほかの部分をリセットすると、望ましくない結果になります。ペリフェラルは、システムのこの部分が静止している場合にのみリセットしてください。

表 26-4 : ペリフェラル リセット制御レジスタの概要

ペリフェラル名	説明	ハードウェア レジスタ名
AXI インターコネクト	中央、マスター、スレーブ、および OCM スイッチ	slcr.TOPSW_RST_CTRL
CPU 0	CPU 0	slcr.A9_CPU_RST_CTRL [A9_RST0]
CPU 1	CPU 1	slcr.A9_CPU_RST_CTRL [A9_RST1]
CPU ペリフェラル	WDT/タイマー /GIC	slcr.A9_CPU_RST_CTRL [PER_RST]
SCU、L2 キャッシュ	スヌープ制御、L2 キャッシュ	システム リセット (POR または 非 POR)
OCM	オンチップ メモリ	slcr.OCM_RST_CTRL
CAN	CPU 1x	slcr.CAN_RST_CTRL
DDR	DDR PHY/コントローラー /制御レジスタ	slcr.DDR_RST_CTRL

表 26-4 : ペリフェラル リセット制御レジスタの概要 (続き)

ペリフェラル名	説明	ハードウェア レジスタ名
DMA	DMA インターフェイス	slcr.DMAC_RST_CTRL
イーサネット	Ref、RX、CPU 1x	slcr.GEM_RST_CTRL
PS–PL	汎用 PL リセット	slcr.FPGA_RST_CTRL
GPIO	CPU 1x	slcr.GPIO_RST_CTRL
I2C	CPU 1x	slcr.I2C_RST_CTRL
Quad SPI	Ref、CPU 1x	slcr.LQSPI_RST_CTRL
SDIO	Ref、CPU 1x	slcr.SDIO_RST_CTRL
SPI	Ref、CPU 1x	slcr.SPI_RST_CTRL
SMC	Ref、CPU 1x	slcr.SMC_RST_CTRL
UART	Ref、CPU 1x	slcr.UART_RST_CTRL
USB	ULPI、CPU 1x	slcr.USB_RST_CTRL

XILINX

第 27 章

JTAG および DAP サブシステム

27.1 はじめに

Zynq-7000 SoC デバイス ファミリは、標準の JTAG (IEEE1149.1) デバッグ インターフェイスを介して、デバッグのためのアクセスが可能です。SoC デバイス内部には、プロセッシング システム (PS) 内に Arm デバッグ アクセス ポート (DAP)、プログラマブル ロジック (PL) 内に標準 JTAG テスト アクセス ポート (TAP) コントローラーの両方がインプリメントされています。Arm CoreSight デバッグ アーキテクチャの一部である Arm DAP によって、デバッグにはサードパーティが提供する業界標準のデバッグ ツールが使用できます。

標準 JTAG 機能に加えて、ザイリンクス TAP コントローラーは、PL デバッグ、eFuse/BBRAM プログラミング、オンチップ XADC アクセスなど数々の PL 機能をサポートします。特に重要な点は、PS/PL 間のトレース バッファーおよびクロス トリガー インターフェイスと TAP を併用して、DAP と PL ハードウェアによって Arm ソフトウェアをデバッグできるということです。

Zynq-7000 SoC のもう 1 つの重要なデバッグ機能として、デバッグ トレースのサポートがあります。この機能により、ユーザーは PS と PL 両方のトレースを共通のトレース バッファーに取り込むことができます。この後解説するように、取り込んだデータは JTAG を介して読み出すことが可能です。または、第 28 章「システムのテストとデバッグ」に記載されている方法により、トレース ポート インターフェイス ユニット (TPIU) を介して、トレースを外部にも送出できます。

27.1.1 ブロック図

図 27-1 に DAP/TAP の最上位アーキテクチャを示します。BootROM からユーザー ソフトウェアに制御が移ると、非セキュア ブート プロセスであれば、JTAG チェーンが自動的に有効化されます。これによって、ユーザー ソフトウェアのエントリ ポイントからのデバッグが可能になります。

JTAG は、カスケード接続 JTAG モード (単一チェーン モードと呼ばれる場合もある) と、独立 JTAG モード (分割チェーン モードと呼ばれる場合もある) の 2 種類のモードをサポートします。動作モードは、システム リセット完了後のモード入力によって決定します。

カスケード接続 JTAG チェーン モードでは、外部の JTAG デバッグ ツールや JTAG テスターから TAP と DAP の両方にアクセスされます。PL 側専用 I/O の PL_TDO/TMS/TCK/TDI を介して、JTAG ケーブルを 1 本のみ接続できます。ケーブルは 1 本でも、PS と PL 両方の機能に同時にアクセスできます。

Arm ソフトウェアと PL デザインを別々のケーブルで同時にデバッグするには、独立 JTAG モードに切り替える必要があります。このモードの場合、JTAG ケーブルからは PL_TDO/TMS/TCK/TDI 専用ピン経由でザイリンクス TAP コントローラーのみが認識されます。Arm ソフトウェアをデバッグするには、MIO または EMIO を介して Arm の DAP 信号 (PJTAG) を PL の SelectIO ピンに配線します。

JTAG デバッグを使用するには、PS と PL 両方の電源をオンにしておく必要があります。セキュリティ上の理由から、JTAG チェーンは 3 重の冗長ゲーティング ロジックによって保護されています。この機能は、セキュリティ環境で動作している場合に、シングル イベント アップセット (SEU) によって偶発的にデバッグが有効になることを予防します。Zynq-7000 SoC デバイスは、ソフトウェア エラーによるデバッグの有効化を防ぐ、JTAG 無効化ロックダウン機能も備えています。

また、eFuse の 1 ビットに記録することで、JTAG を永久に無効にすることも可能です。eFuse による JTAG 無効化設定は取り消すことができないため、このオプションを選択する場合は十分に注意してください。

図 27-2 にデバッグ トレース アーキテクチャを示します。ユーザーは、JTAG/DAP インターフェイスまたはデバッグ APB バスを介したソフトウェア制御によって、デバッグのトレース ソース PTM、ITM、FTM を有効にできます。



図 27-1 : JTAG システムのブロック図

このセクションではトレース ポート インターフェイス ユニットに注目します。これは、リアルタイム トレースを外部のトレース キャプチャ モジュールにダンプするときに使用するトレース シンク モジュールの 1 種です。TPIU と ETB は、複数のトレース ソースから収集される、まったく同一のトレース情報を受信します。

ETB は広いトレース帯域幅をサポートしますが、4KB の制限により、取り込むことができるトレース時間のウィンドウは狭くなります。したがって、長期間にわたるトレース情報を監視するには、TPIU を有効にして、MIO または EMIO のいずれかからトレースをダンプする必要があります。この方法では、HP ロジック アナライザー、Lauterbach Trace32、Arm DStream などの外部トレース キャプチャ機器にトレースを取り込むことができます。



図 27-2 : デバッグ トレース ポート

27.1.2 機能

JTAG デバッグ インターフェイスには、主に次のような特長があります。

- JTAG 1149.1 バウンダリ スキャンのサポート
- 1149.1 準拠の 2 つの TAP コントローラー : JTAG TAP コントローラーおよび Arm DAP
- 各 Zynq 7000 ファミリ デバイスのザイリンクス TAP からの単一かつ一意の IDCODE
- IEEE 1532 プログラミング インシステム コンフィギャラブル (ISC) デバイスのサポート
  - eFuse のプログラム
  - BBRAM のプログラム
  - XADC へのアクセス
- オンボード フラッシュのプログラム
- ザイリンクス ChipScope デバッグのサポート
- Arm DAP による Arm CoreSight デバッグ センターの制御
- DAP-AP ポートを介した PS アドレス空間への間接アクセス
- PS 内の MIO または PL 内の EMIO によるトレースの外部キャプチャ

27.2 機能の説明

図 27-3 に、Arm DAP と JTAG TAP コントローラーをデイジー チェーン方式で接続した図を示します。チェーンの先頭には Arm DAP が接続されています。2 つの JTAG コントローラーは、別々の電源ドメインに属します。Arm DAP は PS の電源ドメイン、TAP は PL の電源ドメインに含まれます。JTAG I/O パッドは、PL 内の既存の JTAG I/O パッドを利用できるように PL 電源ドメイン内に配置されています。PS は PL の電源遮断モードをサポートしますが、JTAG 関連の全機能を使用するには両方の電源ドメインに通電しておく必要があります。

Arm DAP コントローラーの IR 幅は 4 ビット、TAP コントローラーの IR 幅は 6 ビットです。2 つのコントローラーは、完全に独立して動作します。独立モードを使用すれば、ユーザーは TAP と Arm DAP コントローラーに同時にアクセスできます。セキュリティ上の理由から、PS がリセットから復帰した際、Arm DAP コントローラーはバイパスされます。PL 内のザイリンクス TAP コントローラーは、eFuse によって、または PL コンフィギュレーション ロジック内の制御レジスタによって無効にできます。

PS 内のすべてのデバッグ コンポーネントは、Arm DAP を介して Arm RVDS やザイリンクス XDK などのデバッグ ツールの完全な制御下で動作します。PS 内のすべてのデバッグ コンポーネント (DAP を含む) は、Arm CoreSight アーキテクチャに従って設計および統合されています。PL 内には CoreSight コンポーネントがありませんが、PS 内の FTM コンポーネントを使用すれば、PL トレースを ETB にダンプできます。CTI/CTM は PS と PL 間のクロス トリガーをサポートします。

図 27-3 に示すとおり、すべての PS デバッグ コンポーネントは、DAP を唯一のバス マスターとしてデバッグ APB バスに接続されています。JTAG によって Arm DAP に接続された外部デバッグ ツールは、CPU、CTI/CTM、PTM、ITM、FTM を含むすべてのデバッグ コンポーネントの設定にデバッグ APB バスを使用します。デバッグ APB は、ETB からトレース データを取り出すときにも使用します。ユーザーのデバッグ ニーズを満たすために、すべてのデバッグ コンポーネントを適切に設定するのは複雑なプロセスです。幸い、作業のほとんどはデバッグ ツールが自動的に処理します。ただし、システム デバッグ機能を最大限に活用するには、Zynq デバッグ アーキテクチャを理解する必要があります。

Arm DAP は、デバッグ制御に加えて、システム インターコネクト内のマスター デバイスとしても機能します。以前のデバッグ システムでは、システム アドレス空間をプローブするために、CPU を一時停止する必要がありました。この新しい構成では、CPU を一時停止することなくシステム アドレス空間にアクセスできます (詳細は第 28 章「システムのテストとデバッグ」参照)。

PL 内のザイリンクス TAP コントローラーには主に 4 つの目的があります。バウンダリ スキャン テスト、eFuse プログラミング、BBRAM プログラミング、PL デバッグ ChipScope です。



図 27-3 : デバッグ システム アーキテクチャ

TPIU は、長時間にわたってトレースを取り込むためのメカニズムを提供します。トレースをダンプする時間にチップ内部の制限はありません。したがって、実際の制約は Zynq-7000 の帯域幅のみです。MIO を介して PS の I/O でトレースをダンプする場合、最大トレース帯域幅は割り当て可能な MIO トレース I/O の数で決定します。もう 1 つの方法が、EMIO を介したトレース ダンプです。PL のソフト ロジックが、EMIO トレース信号を PL の SelectIO に接続します。EMIO トレースの処理には、ほかにも革新的な方法を適用できる可能性があります。

たとえば、EMIO トレース データを PS にループバックして DDR メモリに格納したり、ギガビット イーサネット経由でトレースをエクスポートし、リモート デバッグやモニターを実現することが可能です。一般的なデバッグ フローでは、割り当てた TPIU スループットにトレース データが収まるように、有効化するトレース ソースのダンプ機能を最小限にとどめます。トレース モニターによってデバッグが指定どおりにわずかな時間発生した後、必要に応じてフル トレース ダンプ機能を有効にし、次のレベルのデバッグに備えて短期間のデータを ETB に格納できます。デバッグのほかに、トレース ポートはソフトウェアのプロファイリングにも大きな利点をもたらします。ソフトウェア プロファイリングによって、ユーザーは最も多くの CPU パワーを消費するソフトウェア ルーチンを特定できます。その結果に基づき、ソフトウェアを最適化すべきか、あるいはプロセスの負荷を PL へオフロードすべきかを判断できます。

27.3 I/O 信号

カスケード接続 JTAG モードの場合、ユーザーにとって意味があるのは PL 側にある PL_TDO/TMS/TCK/TDI のみです。これらを使用することで、ユーザーは Arm DAP およびザイリンクス TAP の両方にアクセスできます。

独立 JTAG モードでは、ユーザーは PL_TDO/TMS/TCK/TDI を用いるとザイリンクス TAP にしかアクセスできません。Arm DAP へのアクセスには、表 27-1 に示す PJTAG 信号を使用する必要があります。PJTAG 信号をチップのピン出力に配線するには、EMIO 経由で PL SelectIO に接続する方法と、MIO を経由する方法の 2 通りがあります。

MIO ピンの一覧、および特定のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 27-1 : PJTAG 信号

信号名	EMIO 経由		MIO 経由	
	信号	I/O	ピン	I/O
TCK	EMIOPJTAGTCK	I	MIO 12、24、36、48	I
TMS	EMIOPJTAGTMS	I	MIO 13、25、37、49	I
TDI	EMIOPJTAGTDI	I	MIO 10、22、34、46	I
TDO	EMIOPJTAGTDO	O	MIO 11、23、35、47	O
TDO トライステート	EMIOPJTAGTDTN	O		

図 27-3 の下部に示すように、TPIU 出力は EMIO または MIO (両方ではない) に接続できます。TPIU 信号は、「28.3 I/O 信号」で一覧表示しています。

27.4 プログラミング モデル

27.4.1 ユース ケース I: トレース ポートを有効にしたソフトウェアのデバッグ

ほとんどのアプリケーションにおける一般的なデバッグの例です。図 27-4 に Arm ツールのチェーン ソリューションを示します。Arm Real View ICE を、ザイリンクスまたは Lauterbach 社のデバッグ ツールに置き替えることもできます。その場合、PL のプログラミングは不要となり、ユーザーはチップの電源をオンにするだけで、すぐにソフトウェア デバッグを開始できます。このユース ケースでは、ソフトウェア デバッグのニーズを満たすために DAP をアクティブにしていますが、TAP はバイパス モードに設定しています。MIO ピン経由でトレース ポートも有効です。使用可能な MIO が限られていることから帯域幅が制限される場合もありますが、このコンフィギュレーションでは PL コンフィギュレーションを使用せずに、トレース ダンプを有効にできます。ほとんどのユーザーにとって、最大の課題となるのはトレース ポート用に MIO を確保することです。



図 27-4 : ユース ケース I: トレース ポートを有効にしたソフトウェアのデバッグ

27.4.2 ユース ケース II: トレース ポートを有効にした PS および PL のデバッグ

2 番目のユース ケースでは、2 つの独立したデバッグ ツールによって PS のソフトウェアと PL のハードウェアを同時に有効にする方法を説明します。ザイリンクス TAP に接続するツールは、通常ザイリンクスのデバッグ ツールです。PS DAP に接続するツールとしては、ザイリンクスのツールまたは Arm 社や Lauterbach 社のサードパーティ ツールを任意で使用できます。

このモードをサポートするには、DAP の JTAG 信号を PL の SelectIO に送るために、PL のコンフィギュレーションが必要です。図 27-5 に PL の SelectIO を介したトレース ポートへのアクセスを示します。数の限られた MIO ピンの多重化のみで、トレース ポートを割り当てることができる場合は、ユース ケース I と同じように、MIO トレース ポートの使用も可能です。SelectIO によるトレース ポートへのアクセスは最大 32 ビットのトレース データをサポートできるため、ほとんどのデバッグ ニーズに対応可能なトレース ポート スループットが得られます。JTAG DAP アクセスの場合と同様に、トレース信号を PS/PL 境界の EMIO から PL の SelectIO へと配線するために、PL のコンフィギュレーションが必要です。



図 27-5 : ユース ケース II: トレース ポートを有効にした PS および PL のデバッグ

27.5 Arm DAP コントローラー

デバッグ アクセス ポート (DAP) は、シングル コンフィギュレーションで提供される数々のコンポーネントを含む、Arm デバッグ インターフェイス規格のインプリメンテーションです。提供されるコンポーネントはすべて、外部デバッガーから DAP へのアクセスに使用するデバッグ ポート (DP) や、オンチップ システム リソースにアクセスするためのアクセス ポート (AP) で使用する、各種アーキテクチャ コンポーネントに適合しています。

レジスタ情報の読み書きには、JTAG-DP と共に IEEE 1149.1 スキャン チェーンを使用します。次のスキャン チェーン レジスタのペアを使用して、メイン コントロールとデバッグ ポート内のアクセス レジスタにアクセスします。

- デバッグ ポート (DP) アクセス用の DPACC
- アクセス ポート (AP) アクセス用の APACC

APACC は、インターフェイスが接続されるシステムのデバッグ コンポーネントのレジスタへのアクセスになる可能性があります。JTAG-DP によってインプリメントされるスキャン チェーン モデルには、APACC または DPACC の現在の値のキャプチャ、および APACC または DPACC の新しい値による更新の概念が含まれます。更新によって DAP レジスタに対する読み出しまたは書き込みアクセスが発生する可能性があります。さらに、この読み書きが、接続されたデバッグ コンポーネントのデバッグ レジスタに対する読み出しまたは書き込みアクセスを引き起こす可能性があります。

表 27-2 に 4 つの TAP Arm DAP IR 命令を示します。その他の IR 命令は、すべて BYPASS としてインプリメントされます。

表 27-2 : Arm DAP の IR 命令

IR 命令	バイナリ コード [3:0]	DR 幅	説明
ABORT	1000	35	JTAG-DP アボート レジスタ
DPACC	1010	35	JTAG-DP アクセス レジスタ
APACC	1011	35	JTAG-AP アクセス レジスタ
ARM_IDCODE	1110	32	Arm DAP IP 用の IDCODE
BYPASS	1111	1	

Arm DAP は、1 個のデバッグ ポート (DP) と最大 3 個のアクセス ポート (AP) からなります。3 つの AP のうち、Zynq-7000 デバイスは、バス マスターとしてすべてのデバッグ コンポーネントにアクセスする APB-AP、およびシステム メモリ空間に直接アクセスする AHB-AP のみをインプリメントします。表 27-3 に DP 内の全レジスタを示します。

表 27-3 : DP レジスタのまとめ

DP レジスタ	アクセス	説明
CTRL/STAT	IR=DPACC/ADDRESS = 0x4	DP 制御/ステータス レジスタ
SELECT	IR=DPACC/ADDRESS = 0x8	カレント アクセス ポートと、そのアクセス ポート内のアクティブな 4 ワードのレジスタ ウィンドウを選択することを主な目的としています。

表 27-4 に DAP 内の AHB-AP および APB-AP レジスタを示します。各 AP には、AP ポートのそれぞれに関連付けられた一意のレジスタがあります。DAP では JTAG-AP を使用できますが、Zynq デバイスではこの機能をサポートしていません。

表 27-4 : AP レジスタのまとめ

AP レジスタ	アクセス	説明
CSW	IR=APACC/ADDRESS = 0x0	制御/ステータス ワード
TAR	IR=APACC/ADDRESS = 0x4	転送アドレス、TAR
DRW	IR=APACC/ADDRESS = 0xC	データ読み出し/書き込み
BD0-3	IR=APACC/ADDRESS = 0x10 ～ 0x1C	バンド データ 0 ～ 3

27.6 トレース ポート インターフェイス ユニット (TPIU)

表 27-5 に TPIU 内の全レジスタを示します。

表 27-5 : TPIU レジスタのまとめ

TPIU レジスタ	オフセット	説明
SUPPORT_PORT_SIZE	0x0	各ビットで単一ポート サイズが認められるかどうかを示す 32 ビットのレジスタです。
CURRENT_PORT_SIZE	0x4	32 ビットのうち 1 ビットのみをセットできる、現在のトレース ポート サイズを表します。
TRIG_MODE	0x100	トリガー モードのサポートを示します。
TRG_COUNT	0x104	外部トレース キャプチャ デバイスへのトリガー表示遅延を有効にする 8 ビットのレジスタです。
TRIG_MULT	0x108	トリガー カウンターの逓倍器です。
TEST_PATTERN	0x200-0x208	外部キャプチャ デバイスに取り込み可能な既知のビット シーケンスを生成するためのテスト パターンを設定します。
FORMAT_SYNC	0x300-0x308	停止イベント、トリガー イベント、フラッシュ イベントの生成を制御します。

27.7 ザイリンクス TAP コントローラー

ザイリンクス TAP には、代表的な JTAG アーキテクチャのプロトコルで必須と指定されている 4 つの専用ピンがあります。表 27-6 にザイリンクス TAP の IR コマンドを示します。IR コマンドの詳細は、『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』(UG470) を参照してください。

表 27-6 : JTAG コマンド

バウンダリ スキャン コマンド	バイナリ コード [5:0]	説明
EXTEST	000000	バウンダリ スキャンの EXTEST を有効にします。
SAMPLE	000001	バウンダリ スキャンの SAMPLE を有効にします。
USER1	000010	ユーザー定義のレジスタ 1 にアクセスします。
USER2	000011	ユーザー定義のレジスタ 2 にアクセスします。
USER3	100010	ユーザー定義のレジスタ 3 にアクセスします。
USER4	100011	ユーザー定義のレジスタ 4 にアクセスします。
CFG_OUT	000100	リードバックを行うため、コンフィギュレーション バスにアクセスします。
CFG_IN	000101	コンフィギュレーションを行うため、コンフィギュレーション バスにアクセスします。
USERCODE	001000	ユーザー コードのシフトアウトを有効にします。
IDCODE	001001	ID コードのシフトアウトを有効にします。
ISC_ENABLE	010000	ISC コンフィギュレーションの開始を表示します。完全なシャットダウンが実行されます。
ISC_PROGRAM	010001	インシステム プログラミングを有効にします。
ISC_PROGRAM_SECURITY	010010	セキュリティ ステータスを、セキュアから非セキュア モードまたはその逆に変更します。
ISC_NOOP	010100	動作なし (NOP)
ISC_READ	101011	BBR のリードバックに使用します。
ISC_DISABLE	010111	ISC コンフィギュレーションが完了します。スタートアップ シーケンスが実行されます。
BYPASS	111111	バイパスを有効にします。

XILINX

第 28 章

システムのテストとデバッグ

28.1 はじめに

PS と PL は、完全なシステムとして共に介入型および非介入方式でデバッグできます。ソフトウェア コードのデバッグに加えて、PS 内には重要なハードウェア ポイント、PL 内にはユーザーが選択した重要なハードウェア ポイントがあり、それらの各ポイントでシステム動作を把握し、デバッグに役立てることができます。

テストおよびデバッグの機能の多くは、『Arm CoreSight v1.0 Architecture Specification』に基づいて Arm が提供するコンポーネントで構成されますが、ザイリンクスが提供するコンポーネント (ファブリック トレース モジュール (FTM)、第 23 章「プログラマブル ロジックのテストおよびデバッグ」を参照) も 1 つ含まれます。Arm CoreSight アーキテクチャは、CoreSight コンポーネントとして、アクセスと制御、トレース ソース、トレース リンク、トレース シンクの 4 つのクラスを定義しています。

アクセスと制御クラスのコンポーネントは、JTAG またはメモリマップ方式によるロケーションを使用してデバッグ インフラストラクチャにアクセスするユーザー インターフェイスを提供します。このコンポーネント クラスは、トリガー信号分配ネットワークによって、独立した CoreSight コンポーネント間の連係動作の制御も行います。トレース ソース クラスのコンポーネントは、命令アドレス、バス トランザクション アドレスなどのデバッグ情報を取り込み、トレース パケットを生成します。これらのトレース パケットは、トレース リンク クラスのコンポーネントへ転送され、そこではトレース パケットを結合または複製できます。トレース シンク クラスのコンポーネントは、トレース パケットを受信し、オンチップのトレース バッファーにダンプするか、チップのピン出力 (MIO 経由) または PL (EMIO 経由) へと出力します。

CoreSight コンポーネントは、バス/信号の主要タイプである、プログラミング、トリガー、トレースの 3 つによって互いに接続されます。プログラミング バスは、アクセスと制御クラスが JTAG またはプロセッサからほかの CoreSight コンポーネントへプログラミング情報を送るときに使用するパスです。トリガー信号は、すべてのコンポーネント クラスが互いにトリガーを送受信し、動作を連係させるために使用します。トレース バスは、トレース ソース、トレース リンク、トレース シンクを接続し、トレース パケットを流す主要パスです。

28.1.1 機能

CoreSight コンポーネントは、システム全体のトレース用に次の機能を提供します。

- 単一のデバッガー接続による全システムのデバッグおよびトレースに対する可視性
- SoC サブシステム間のクロス トリガーのサポート
- 単一ストリーム内のマルチソースのトレース
- 以前のソリューションに比べて向上したデータ圧縮率
- 標準ツールをサポートするための標準プログラマー モデル
- トポロジの自動認識
- サードパーティ ソフト コア用のオープン インターフェイス
- 少ピン カウントのオプション

28.1.2 注記事項

7z010 CLG225 デバイス

このデバイスは、「2.5.4 MIO 一覧表」の MIO の表に示した 32 本の MIO ピンをサポートしています。7x010 CLG225 デバイスの TPIU 幅は、MIO ピンを介した 1、2、4 ビットに限られます。EMIO インターフェイスでは、32 本のデータ信号のすべてを使用できます。「1.1.3 注記事項」で、7z010 CLG225 デバイスのすべての制限事項を説明しています。

28.2 機能の説明

図 28-1 に CoreSight システムのブロック図を示します。



図 28-1 : CoreSight システムのブロック図

図 28-1 には、次の 4 つの CoreSight コンポーネント クラスがあります。

- アクセスと制御: DAP、ECT
- トレース ソース: PTM、FTM、ITM
- トレース リンク: ファネル、リプリケータ
- トレース シンク: ETB、TPIU

コンポーネントは、次の 3 種類のバス/信号によって接続されます。

- プログラミング
- トリガー
- トレース

CoreSight システムは、次の要素と通信して連係動作します。

- CPU PTM を介してデバッグとトレース
- CPU ITM を介してトレース
- PL FTM を介してデバッグとトレース
- CPU ETB を介してトレースのダンプ
- EMIO/MIO TPIU を介してトレースのダンプ
- CPU/JTAG DAP を介して CoreSight コンポーネントのプログラミング

28.2.1 デバッグ アクセス ポート (DAP)

DAP は、ユーザーが Zynq-7000 SoC システムのテストおよびデバッグ機能にアクセスする際のフロントエンドです。アクセスと制御クラスに含まれる CoreSight コンポーネントの 1 つであり、プログラミング バスを介してほかのコンポーネントに接続します。DAP は CoreSight インフラストラクチャにアクセスする、次の 2 つのインターフェイスを提供します。

- 外部: JTAG (チップのピン出力経由)
- 内部: APB スレーブ (スレーブ インターコネクト経由)

デバッガーは、CoreSight インフラストラクチャとの通信に JTAG を使用できます。一方、CPU 上で動作するソフトウェアは CoreSight インフラストラクチャに割り当てられたメモリマップ方式のアドレスを用い、APB によって通信します。DAP は上記のいずれかのインターフェイスを通して到達するアクセス要求を、要求先の CoreSight コンポーネントに転送します。

さらに、DAP は PS 上の CoreSight 以外のサブシステムにアクセスする、別のインターフェイスも備えています。

- 内部: AHB マスター (マスター インターコネクトに接続)

AHB によって、DAP は JTAG から PS 内のほかのサブシステムへのアクセス要求を転送できます。これらの要求には認証が課せられます。たとえば、デバッガーは DDR 内のロケーションの値や、コプロセッサのレジスタの値を問い合わせることができます。

DAP は、『Arm Debug Interface v5 Architecture Specification』および『Arm Debug Interface v5.1 Architecture Supplement』に記載されたアクセス モデルに従って動作します。このモデルでは、JTAG が DAP 内のレジスタを経由して間接的にデバッグ コンポーネントおよびリソースにアクセスします。

DAP ブロックは、次のコンフィギュレーションで Arm が提供する IP です。

- チップ ピン出力への外部インターフェイスは JTAG のみ。シリアル ワイヤ インターフェイス (SW-DP) は存在しない
- 内部インターフェイスは APB スレーブと AHB マスターの 2 つ。DAP の内側の JTAG (JTAG-AP) は存在するが、nSRSTOUT[0] 出力のみがシステム リセット コントローラーに接続される。
- 電源遮断はサポートしない

注記 : JTAG-AP nSRSTOUT[0] を使用してシステム リセットをアサートすると、DAP が JTAG チェーンから削除されます。DAP をチェーンに追加する同じシーケンスを再度実行する必要があります。

28.2.2 エンベデッド クロス トリガー (ECT)

ECT はクロス トリガーのメカニズムです。ECT によって、CoreSight コンポーネントはトリガーを送受信し、ほかのコンポーネントと通信できます。ECT は、次の 2 つのコンポーネントによってインプリメントされます。

- CTM: クロス トリガー マトリックス
- CTI: クロス トリガー インターフェイス

1 つ以上の CTM が複数のチャネルを備えたイベント ブロードキャスト ネットワークを構成します。CTI は 1 つ以上のチャネルに対するイベント着信を待機し、受信するとこれをトリガーに対応付けて、CTI に接続された 1 つ以上の CoreSight コンポーネントに送信します。CTI も、接続された CoreSight コンポーネントからのトリガーの結合および対応付けを行い、1 つ以上のチャネルにイベントとしてブロードキャストします。CTM および CTI はいずれも制御とアクセス クラスの CoreSight コンポーネントです。

ECT のコンフィギュレーションは次のとおりです。

- 4 つのブロードキャスト チャネル
- 4 つの CTI
- 電源遮断はサポートしない

表 28-1 に CTI のトリガー入出力の接続を示します。

表 28-1 : CTI トリガーの入力および出力

CTI トリガー ポート	信号
CTI (ETB、TPIU に接続)	
トリガー入力 2	ETB フル
トリガー入力 3	ETB 取得完了
トリガー入力 4	ITM トリガー
トリガー出力 0	ETB フラッシュ
トリガー出力 1	ETB トリガー
トリガー出力 2	TPIU フラッシュ
トリガー出力 3	TPIU トリガー
CTI (FTM に接続)	
トリガー入力 0	FTM トリガー
トリガー入力 1	FTM トリガー
トリガー入力 2	FTM トリガー
トリガー入力 3	FTM トリガー
トリガー出力 0	FTM トリガー
トリガー出力 1	FTM トリガー
トリガー出力 2	FTM トリガー
トリガー出力 3	FTM トリガー
CTI (CPU0 に接続)	
トリガー入力 0	CPU0 DBGACK
トリガー入力 1	CPU0 PMU IRQ
トリガー入力 2	PTM0 EXT

表 28-1 : CTI トリガーの入力および出力 (続き)

CTI トリガー ポート	信号
トリガー入力 3	PTM0 EXT
トリガー入力 4	CPU0 COMMTX
トリガー入力 5	CPU0 COMMRX
トリガー入力 6	PTM0 TRIGGER
トリガー出力 0	CPU0 デバッグ要求
トリガー出力 1	PTM0 EXT
トリガー出力 2	PTM0 EXT
トリガー出力 3	PTM0 EXT
トリガー出力 4	PTM0 EXT
トリガー出力 7	CPU0 再起動要求
CTI (CPU1 に接続)	
トリガー入力 0	CPU1 DBGACK
トリガー入力 1	CPU1 PMU IRQ
トリガー入力 2	PTM1 EXT
トリガー入力 3	PTM1 EXT
トリガー入力 4	CPU1 COMMTX
トリガー入力 5	CPU1 COMMRX
トリガー入力 6	PTM1 TRIGGER
トリガー出力 0	CPU1 デバッグ要求
トリガー出力 1	PTM1 EXT
トリガー出力 2	PTM1 EXT
トリガー出力 3	PTM1 EXT
トリガー出力 4	PTM1 EXT
トリガー出力 7	CPU1 再起動要求

注記 : CPU0 および CPU1 に接続される 2 つの CTI の詳細は、『CoreSight PTM-A9 Technical Reference Manual, r1p0, DDI0401C』のセクション 1.3.6 を参照してください。

28.2.3 プログラム トレース マクロセル (PTM)

PTM はプロセッサの実行フローをトレースするためのブロックです。Arm プログラム フロー トレース (PFT) アーキテクチャに基づいた、トレース ソース クラスの CoreSight コンポーネントです。PTM はプログラム実行の再構築時にトレース ツールが使用する情報を生成します。その際、ウェイポイントと呼ばれるプログラム実行の特定箇所のみをトレースします。これによってトレース データの量が抑えられます。複数のトレース ストリーム間の相関や、粒度の粗いコード プロファイリング用にタイム スタンプをサポートします。

PTM は、ユーザー定義のイベント トリガー条件を設定するために、アドレス/ID コンパレータ、カウンター、シーケンサなどの一般的なリソースを提供します。これによって、プログラム実行のトレース機能が強化されます。

Zynq-7000 SoC デバイスの PTM ブロックは、Arm が提供する標準 IP であり、カスタム コンフィギュレーションの機能は備えていません。

28.2.4 命令トレース マクロセル (ITM)

ITM はソフトウェアがトレースを生成するためのブロックです。トレース ソース クラスの CoreSight コンポーネントです。トリガーとタイム スタンプもサポートします。主に次のような用途があります。

- printf 形式のデバッグ
- OS とアプリケーション イベントのトレース
- 診断システム情報の出力

Zynq-7000 SoC デバイスの ITM ブロックは、Arm が提供する標準 IP であり、カスタム コンフィギュレーションの機能は備えていません。

28.2.5 ファネル

ファネルとは、複数のソースからのトレース データを単一のストリームに統合するためのブロックです。トレース リンク クラスの CoreSight コンポーネントです。ユーザーが結合するソースを選択し、それらに優先度を割り当てます。

Zynq-7000 SoC デバイスのファネルは、Arm が提供する標準 IP であり、カスタム コンフィギュレーションの機能は備えていません。

表 28-2 にファネルの入力ポートの接続を示します。

表 28-2 : ファネルの入力ポート一覧

ポート	トレース ソース
0	PTM0
1	PTM1
2	FTM
3	ITM
4-7	未使用

28.2.6 エンベデッド トレース バッファー (ETB)

ETB は、トレース データを格納するオンチップのストレージです。トレース シンク クラスの CoreSight コンポーネントです。ETB はデータをリアルタイム、最高速で格納する能力がありますが、サイズが限られています。バッファー フルや取得完了などのイベントによるトリガーをサポートしています。

Zynq-7000 SoC デバイスの ETB ブロックは Arm が提供する IP であり、次の構成となっています。

- RAM サイズ: 4KB

28.2.7 トレース パケット出力 (TPIU)

TPIU は、トレース データを PL またはチップのピン出力に出力するためのブロックです。トレース シンク クラスの CoreSight コンポーネントです。TPIU が出力できるトレース データの量に制限はありませんが、帯域幅には制限があります。トリガーとフラッシュの両方をサポートします。

TPIU ブロックは Arm が提供する IP で、次のように設定されています。

- 最大データ幅: 32

表 28-3 に TPIU の 2 つの動作モードを示します。

表 28-3 : TPIU の動作モード

	slcr.DBG_CLK_CTRL[6]、MIO_PIN_xx (表 28-4 に詳細を示す)	
	1	0
アクティブなインターフェイス	EMIO	MIO
TPIU を動作させるクロック ソース	EMIOTRACECLK	PS クロック コントローラー
出力クロックの有無	なし	あり
トレース データおよび制御信号をサンプリングするクロック エッジ	立ち上がり	立ち上がりと立ち下がり
サポートされるデータ幅	1、2、4、8、16、32	1、2、4、8、16
アプリケーションに関する注意事項	TPIU へは PL がクロックを供給するため、PL は同じクロックをサンプリング用に使用できます。	外部デバイスはトレース クロック出力を、クロック周期のおよそ半分だけ遅延させ、この遅延クロックでサンプリングする必要があります。

図 28-2 に、2 つのモードにおける TPIU の I/O 信号波形を示します。EMIO モードでは、PL が TPIU にトレース クロック信号を供給するため、PL は同じクロックをトレース データおよび PS からの制御信号のサンプリングに使用できます。MIO モードの場合は、選択された MIO ピン上でデータ、制御、クロックなどのすべての信号の位相が揃えられるため、外部デバイスがトレース データと制御信号を適切にサンプリングするには、トレース クロック出力をクロック周期のおよそ半分だけ遅延させる必要があります。アクティブなインターフェイスを EMIO に変更する前に、EMIOTRACELCK が動作していることを確認してください。クロック入力ソースを動作していないクロックに変更すると、APB のアクセスがハングアップします。



図 28-2 : TPIU 動作モードの波形

28.3 I/O 信号

表 28-4 に TPIU ポート信号を示します。TPIU ポートのデータは、MIO または EMIO のいずれかのインターフェイスに送信できますが、両方に送信することはできません。EMIO は、PL から EMIO 入力として供給されるシングル データ レート クロックで 32 ビット データをサポートします。

MIO は、クロック ジェネレーターから MIO に供給されるダブル データ レート クロックで 16 ビット データをサポートします。デバイス バージョンに基づくピン制約は、「28.1.2 注記事項」で説明しています。

表 28-4 にシステムのテストおよびデバッグ I/O 信号を示します。MIO ピンの一覧、および特定のデバイスにおける制約は、「2.5.4 MIO 一覧表」の MIO の表を参照してください。

表 28-4 : TPIU 信号一覧

TPIU 信号	デフォルト入力値	MIO ピン				EMIO 信号	
		番号		I/O	ピン名	信号名	I/O
EMIO トレース クロック	0	~		~	~	EMIOTRACECLK	I
MIO トレース クロック	~	12、24		O	TRACE_CLK	~	~
トレース制御	~	13、25		O	TRACE_CTL	EMIOTRACECTL	O
トレース データ	~	1 ビット	14、26	O	TRACE_DATA[15:0]	EMIOTRACEDATA[31:0]	O
		2 ビット	15、14、または 27、26				
		4 ビット	11、10、15、14 または 23、22、27、26				
		8 ビット	19 ～ 16、11、10、15、14				
		16 ビット	9 ～ 2、19 ～ 16、11、10、15、14				

28.4 レジスタの概要

28.4.1 メモリ マップ

CoreSight の仕様に従い、各 CoreSight コンポーネントには 4kB のアドレス空間があります。表 28-5 に各 CoreSight コンポーネントのベース アドレスを示します。

表 28-5 : メモリ マップ

コンポーネント	ベース アドレス
DAP ROM	0xF880_0000
ETB	0xF880_1000
CTI (ETB、TPIU に接続)	0xF880_2000
TPIU	0xF880_3000
ファネル	0xF880_4000
ITM	0xF880_5000
CTI (FTM に接続)	0xF880_9000
FTM	0xF880_B000
Cortex-A9 ROM	0xF888_0000
CPU0 デバッグ ロジック	0xF889_0000
CPU0 PMU	0xF889_1000
CPU1 デバッグ ロジック	0xF889_2000
CPU1 PMU	0xF889_3000
CTI (CPU0、PTM0 に接続)	0xF889_8000
CTI (CPU1、PTM1 に接続)	0xF889_9000
PTM0 (CPU0 用)	0xF889_C000
PTM1 (CPU1 用)	0xF889_D000

注記 : CPU0 デバッグ ロジックおよび CPU1 デバッグ ロジックは、CP14 コプロセッサの命令でもアクセス可能です。詳細は、このテクニカル リファレンス マニュアル (UG585) を参照してください。

28.4.2 機能

表 28-6 に各 CoreSight コンポーネント内のレジスタをまとめます。

表 28-6 : CoreSight コンポーネントのレジスタのまとめ

機能	レジスタ名	説明
DAP ROM		
ポインター	エントリ 0-9	ほかの CoreSight コンポーネントへのポインターです。
CoreSight の管理	ペリフェラル ID0-7 コンポーネント ID0-3	ID 情報を提供します。
ETB		
制御	CTL	キャプチャの有効/無効を設定します。
ステータス	STS	パイプライン、取得、トリガー、フル/エンプティに関するステータス レジスタです。
RAM の深さ	RDP	RAM の深さ (ワード単位) です。
RAM 読み出し	RRD、RRP	読み出しポインターおよびデータです。
RAM 書き込み	RWD、RWP	書き込みポインターおよびデータです。
トリガー カウンター	TRG	トリガー イベント後に格納するワード数を設定します。
フォーマッターおよびフラッシュ	FFCR、FFSR	イベントの停止、トリガーのマーク、フラッシュの開始、フォーマットを制御します。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ クレーム、ロック、認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト
CTI		
制御	CONTROL	CTI の有効/無効を設定します。
肯定応答	INTACK	ハードウェアの ACK が返されない場合に、ソフトウェアが TRIGOUT を肯定応答できるようにします。
チャネル イベント生成	APPSET、APPCLR、APPPULSE	チャネル イベントをアサート/クリア/パルス出力する、GATE レジスタと共にローカル イベントの生成に使用します。
チャネル イベントのゲーティング	GATE	チャネル イベントがシステム内のほかの CTI に伝搬しないようにします。
転送制御	INEN、 OUTEN	トリガー インターフェイスとチャネル インターフェイス間のイベント転送を有効にします。
トリガー /チャネル インターフェイスのステータス	TRIGINSTATUS、 TRIGOUTSTATUS、 CHINSTATUS、CHOUTSTATUS	トリガー インターフェイスとチャネル インターフェイスの現在のステータスを提供します。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ クレーム、ロック、認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト

表 28-6 : CoreSight コンポーネントのレジスタのまとめ (続き)

機能	レジスタ名	説明
TPIU		
サポートされる機能		サポートされるポート サイズの最大値と現在値、テスト パターンなどを示します。
トリガー		トリガー カウンター、逓倍器を設定します。
テスト		テストのパターン、モード、繰り返し回数を設定します。
フォーマットとフラッシュ		フォーマッターとフラッシュの制御/ステータス レジスタです。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ クレーム、ロック、認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト
ファネル		
制御	制御、優先度	スレーブ ポートを有効化して、ホールド タイムと優先度を設定します。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ クレーム、ロック、認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト
ITM		
制御	CR、SCR	ITM のコンフィギュレーション機能 (タイム スタンプ、同期パケット、同期カウントなど) を有効にします。
スティミュラス	SPR	書き込みデータがパケット用 FIFO に挿入されるようにします。
トレース	TER、TTR	トレースとトリガーを有効にします。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ クレーム、ロック、認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト
FTM		
Cortex-A9 集積化 ROM		
ポインター	エントリ	ほかの A9 用 CoreSight コンポーネントへのポインターです。
CoreSight の管理	ペリフェラル ID コンポーネント ID	ID 情報を提供します。
CPU デバッグ		
制御	DBGDSCCR	CPU がデバッグ ステートにある間、キャッシュの動作を制御します。
ブレークポイント	BVR BCR	ブレークポイントの値を設定し、ブレークポイントを制御します (ブレークポイントは、命令仮想アドレス (IVA) およびコンテキスト ID、または、これらのいずれか一方で設定可能)。

表 28-6 : CoreSight コンポーネントのレジスタのまとめ (続き)

機能	レジスタ名	説明
ウォッチポイント	WVR WCR	ウォッチポイントの値を設定し、これを制御します (ウォッチポイントは、データ仮想アドレス (DVA) で設定するか、コンテキスト ID によって設定可能)。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ クレーム、ロック、認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト
CPU PMU		
制御	PMCR	パフォーマンス モニターの制御レジスタです。
ステータス	PMOVSR	オーバーフロー フラグ ステータス レジスタです。
カウンター	PMCNTENSET PMCNTENCLR PMSELR PMCCNTR	カウンター イネーブルのセット/クリア、ソフトウェア インクリメント、サイクル カウントです。
イベント カウンター	PMXEVTYPER PMXEVCNTR	プロセッサとメモリ システムの動作に関する統計情報を収集します。
ユーザー イネーブル	PMUSERENR	ユーザー イネーブルです。
割り込みイネーブル	PMINTENSET PMINTENCLR	割り込みイネーブルのセット/クリアです。
PTM		
コンフィギュレーション	ETMCR、ETMCCR、 ETMTRIGGER、ETMSR、 ETMSCR	メイン コントロール、コンフィギュレーション コード、トリガー イベント設定、ステータスの各レジスタです。
トレース イネーブルの制御	ETMTSSCR、ETMTEEVR、 ETMTECR1	トレース イネーブルの起動/停止制御、トレース イネーブルのイベント、トレース イネーブル制御の各レジスタです。
アドレス コンパレータ	ETMACVR、ETMACTR	アドレス コンパレータの値、タイプです。
カウンター	ETMCNTRLDVR、 ETMCNTENR、 ETMCNTVR	カウンター リロード値、カウンター イネーブル イベント、カウンター リロード イベント、カウンター現在値の各レジスタです。
シーケンサ	ETMSQMNEVR、 ETMSQR	シーケンサ ステート遷移イベント、シーケンサ カレント ステートの各レジスタです。
外部出力イベント	ETMEXTOUTEVER	対応する外部出力を制御するイベントを設定します。
コンテキスト ID コンパレータ	ETMCIDCVR1、ETMCIDCMR	コンテキスト ID コンパレータの値、マスクです。 同期周波数、ID です。
汎用制御	ETMSYNCFR、ETMIDR	同期周波数、ID です。

表 28-6 : CoreSight コンポーネントのレジスタのまとめ (続き)

機能	レジスタ名	説明
その他	ETMCCER、ETMEXTINSELR、ETMTSEVR、ETMAUXCR、ETMTRACEIDR、ETMOSLSR	コンフィギュレーション コード、外部入力選択、タイム スタンプ、補助制御、CoreSight トレース ID、OS ロック、電源遮断です。
CoreSight の管理	ペリフェラル ID コンポーネント ID デバイス ID、タイプ クレーム、ロック、認証 統合テスト	次の機能を提供します。 • ID 情報 • 認証およびアクセス制御 • 統合テスト

28.5 プログラミング モデル

28.5.1 認証の要件

Arm CoreSight インフラストラクチャは、認証制御に次の 4 つの信号を使用します。

- DBGEN 介入 (Invasive) 方式デバッグのイネーブル
- NIDEN 非介入 (Non-invasive) 方式デバッグのイネーブル
- SPIDEN セキュアな介入方式デバッグのイネーブル
- SPNIDEN セキュアな非介入方式デバッグのイネーブル

表 28-7 に、CoreSight コンポーネントに対する Zynq-7000 SoC デバイスの認証要件を示します。

表 28-7 : コンポーネントごとの CoreSight 認証要件

要件	DBGEN	NIDEN	SPIDEN	SPNIDEN
DAP AHB マスター				
非セキュア アクセス	1	x	0	x
セキュア アクセス	1	x	1	x
CTI (ETB、TPIU に接続) CTI (FTM に接続)				
すべてのトリガー入力の有効化	x	x	x	x
すべてのトリガー出力の有効化	x	x	x	x
CTI (CPU0 に接続) CTI (CPU1 に接続)				
トリガー入力 0 の有効化	x	1	x	x
トリガー入力 1 の有効化	x	1	x	x
トリガー入力 2 の有効化	x	1	x	x
トリガー入力 3 の有効化	x	1	x	x
トリガー入力 4 の有効化	x	1	x	x
トリガー入力 5 の有効化	x	1	x	x
トリガー入力 6 の有効化	x	1	x	x

表 28-7 : コンポーネントごとの CoreSight 認証要件 (続き)

要件	DBGEN	NIDEN	SPIDEN	SPNIDEN
トリガー出力 0	1	x	x	x
トリガー出力 1	x	x	x	x
トリガー出力 2	x	x	x	x
トリガー出力 3	x	x	x	x
トリガー出力 4	x	x	x	x
トリガー出力 6	1	x	x	x
トリガー出力 7	x	x	x	x
ファネル TPIU ETB				
(認証不要)	x	x	x	x
ITM				
スティミュラス レジスタ 0 ～ 15 の無効化	0	0	0	0
スティミュラス レジスタ 16 ～ 31 の無効化	x	x	0	0
CPU デバッグ CPU PMU				
非セキュア介入方式デバッグ	1	x	x	x
非セキュア非介入方式デバッグ	1	x	x	x
	0	1	x	x
セキュア介入方式デバッグ	1	x	1	x
セキュア非介入方式デバッグ	1	x	1	x
	1	x	x	1
	x	1	1	x
	x	1	x	1
PTM				

トレースの禁止領域	次のアルゴリズムで判断できます。
	if (~NIDEN & ~DBGEN)
	Prohibited = 1
	else if (security level == non-secure)
	Prohibited = 0
	else if ((privilege level == user) & (SUNIDEN))
	Prohibited = 0
	else if (SPIDEN || SPNIDEN)
	Prohibited = 0
	else
	Prohibited = 1			

XILINX

第 29 章

オンチップ メモリ (OCM)

29.1 はじめに

オンチップ メモリ (OCM) モジュールには、256KB の RAM と 128KB の ROM (BootROM) があります。このモジュールは、2 つの 64 ビット AXI スレーブ インターフェイス ポートをサポートします。一方は APU スヌープ制御ユニット (SCU) を介した CPU/ACP からのアクセス専用ポート、もう一方はプロセッシング システム (PS) とプログラマブル ロジック (PL) 内のほかのバス マスターのすべてが共用するポートです。BootROM メモリはブート プロセスのみが使用し、ユーザーからは認識されません。

OCM は RAM を 2 倍幅の (128 ビット幅) のメモリとしてインプリメントすることで、RAM に対する高スループットの AXI 読み出しと書き込みを実現しています。この高スループット RAM アクセスを利用するには、ユーザー アプリケーションが偶数の AXI バースト サイズと境界が 128 ビットに揃えられたアドレスを使用する必要があります。

TrustZone 機能は、4KB 単位のメモリに対してサポートされています。256KB の RAM 全体を 64 個の 4KB ブロックに分割し、各ブロック個別にセキュリティ属性を割り当てることができます。『ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド』(UG1019) を参照してください。

図 29-1 に示すように、OCM に関連する 10 個の AXI チャネルがあります。そのうち 5 つは CPU/ACP (SCU) ポート、残りの 5 つはその他の PS/PL マスター用 (OCM スイッチ ポート) です。SCU および OCM スイッチ ポートの読み出しおよび書き込みチャネル間のアービトレーションは、OCM モジュール内で実行されます。パリティの生成とチェックは、RAM アクセスに対してのみ行われます。その他の主要インターフェイスとして、割り込み信号 (IRQ ID #35) とレジスタ アクセス APB ポートがあります。

29.1.1 ブロック図



図 29-1 : OCM のブロック図

29.1.2 機能

OCM の主な特長は次のとおりです。

- 256KB のオンチップ RAM
- 128KB のオンチップ BootROM (ユーザーからは認識されない)
- 2 つの 64 ビット AXI 3.0 スレーブ インターフェイス
- CPU/ACP から OCM への低レイテンシ読み出しパス (CPU が 667MHz 動作の場合、最低 23 サイクル)
- OCM インターコネクト ポート (非 CPU ポート) 上の読み出しおよび書き込み AXI チャネル間で実行される、ラウンドロビン方式のプリアービトレーション
- CPU/ACP (SCU 経由) と OCM インターコネクト AXI ポート間で実行される、優先順位固定のアービトレーション
- OCM インターコネクト ポート上の同時読み出し/書き込みコマンドに対する、AXI 64 ビットのフル帯域幅サポート (アドレス境界が適切に揃えられている場合)
- AXI マスターから RAM へのランダム アクセスのサポート
- オンチップ RAM に対する 4KB ページ単位の TrustZone 機能サポート

- 柔軟なアドレス マッピング機能
- RAM のバイト単位のパリティ生成、チェック、割り込みのサポート
- CPU (SCU) ポートにおける、次の非 AXI 機能のサポート
  - ゼロ ライン フィル
  - プリフェッチ ヒント
  - 早期 BRESP
  - 投機的なライン プリフェッチ

29.1.3 システム ビューポイント

図 29-2 に OCM のシステム図を示します。



図 29-2 : OCM のシステム図

29.2 機能の説明

29.2.1 概要

OCM モジュールは、主に RAM メモリ ブロックから構成されます。RAM アレイのほかに、アービトレーション、フレーミング、パリティ、割り込みのロジックも含まれます。

29.2.2 最適転送のアライメント

RAM は、特定の条件を満たした場合にデュアル ポート メモリのエミュレーションが可能な、単一ポート、2 倍幅 (128 ビット幅) のモジュールとしてインプリメントされています。64 ビット幅の OCM AXI インターフェイスへのアクセスに、アドレス境界が 128 ビットに揃えられた偶数のバースト単位による AXI コマンドを使用すると、このデュアル ポート動作のエミュレーションが自動的に実行されます。最適化されたバースト アクセスは、理論上 RAM のスループットを 100% 実現できます。バーストのアドレス境界が 128 ビットに揃っていない場合、またはバースト長が 64 ビットの奇数倍の場合、制御ロジックはモジュール内で自動的に転送を再配置します。この場合、開始および終了アドレスが、最適化された 128 ビット動作ではなく、64 ビット動作として RAM に供給される可能性があります。

OCM メモリを MMU 内のデバイス メモリとして設定したり、ACP ポートを介して幅の狭い、変更不可能なアクセスを実行したりすることは推奨できません。このモードでは、SCU ポート上にパイプライン化された 32 ビットのアクセスが生成されます。この種のトラフィック パターンでは 2 倍幅のメモリを活用できず、OCM の実効的な効率を 25% まで劣化させます。

29.2.3 クロッキング

OCM モジュールは CPU_6x4x クロックによって駆動されます。しかし、RAM アレイ自体は例外で、CPU_2x によって駆動されます。ただし、RAM のデータ幅 128 ビットは、64 ビット幅のすべての受信 AXI チャネルの 2 倍あります。OCM モジュールにデータを送る OCM スイッチは CPU_2x によって、SCU は CPU_6x4x によって駆動されます。

29.2.4 アービトレーションの方式

CPU と ACP を除き、ほかの AXI バス マスターにはいずれにも厳しいレイテンシ要件が課されないことを前提とします。このため、OCM は 2 つの AXI スレーブ インターフェイス間のアービトレーションに、固定方式 (データ ビートごと) を採用しています。デフォルトの優先順位は、高い方から順に次のとおりです。

1. SCU - 読み出し (SCU-Rd)
2. SCU - 書き込み (SCU-Wr)
3. OCM - スイッチ (OCM-Switch)

ocm.OCM_CONTROL.ScuWrPriorityLo レジスタの設定により (付録 B 「Register Details」 参照)、降順のアービトレーションの優先順位を次のように変更できます。

1. SCU - 読み出し
2. OCM - スイッチ
3. SCU - 書き込み

アービトレーションは、図 29-3 に示すようにインプリメントされています。



図 29-3 : デフォルト (ScuWrPriorityLo = 0) OCM アービトレーション

OCM - スイッチ ポートのトラフィックに対しては、さらにラウンドロビン方式のプリアービトレーションが実行されます。これは、読み出しまたは書き込みトランザクション間でデータ ビートごとに選択を行います。

注記 : アービトレーションは、AXI コマンドごとではなく、転送ごと (データ ビートまたはクロック サイクル) に実行されます。受信された AXI 読み出しおよび書き込みコマンドは、アービトレーション前に個々のアドレス (アドレス位置の揃ったバーストの場合は 128 ビット アドレス ペア) に分割されます。

注記 : 個々の書き込みアドレス ビートは、関連する書き込みデータが OCM モジュール内に用意されるまで、メモリ アレイへのアクセスを要求しません。これによって、書き込みデータが用意されていないために、書き込み要求がストールする状況を回避します。

スタベーションのシナリオ

OCM に対するシステム制約は次のとおりです。

- RAM アレイおよび OCM スイッチ ポートは、CPU クロックの 1/3 または 1/2 で動作する CPU_2x によって駆動されます。
- SCU (CPU/ACP) ポートは、フル CPU クロック レートで駆動されます。
- 4 つの受信 AXI データ チャネルは、それぞれ 64 ビット幅です。
- RAM アレイは 128 ビット幅です。
- OCM スイッチ ポートには、同時にアクティブ化できる独立した読み出しおよび書き込みチャネルがあります。

- SCU (CPU/ACP) ポートには、同時にアクティブ化できる独立した読み出しおよび書き込みチャネルがあります。
- SCU (CPU/ACP) ポートのチャネルには、デフォルトでは OCM スイッチ ポートよりも優先度が高い、固定優先度のアービトレーションが適用されます。

これらの制約を受けて、SCU CPU や ACP によって RAM が飽和状態となり、OCM スイッチや対応するマスター デバイスがスタベーションの影響を受ける可能性があります。ただし、キャッシュ機能を有効にして CPU が動作している場合は、このモジュールへ与えられる新しいコマンド生成時のレートが低くなり、OCM スイッチ ポートが RAM を共有できるようになります。OCM スイッチのアービトレーション優先度を SCU 書き込みチャネルの優先度より高くすることも可能です。

OCM メモリを MMU 内のデバイス メモリとして設定したり、ACP ポートを介して幅の狭い、変更不可能なアクセスを実行する場合も OCM スイッチ ポートのスタベーションを引き起こす可能性があります。詳細は、「29.2.2 最適転送のアライメント」を参照してください。

基本的に、ACP の章で説明している ACP の使用ガイドラインに従ってください。実際、この ACP ポートは、OCM へアクセスする SCU ポートでコマンドを生成するため、OCM スイッチのスタベーションを引き起こす原因となります。

29.2.5 アドレス マップ

OCM に割り当てるアドレス範囲は、アドレス マップの先頭または末尾の 256KB に配置されるように変更できます。これによって、Arm の例外ベクターの Low モードと High モードに柔軟に対応できます。さらに、CPU および ACP AXI インターフェイスによる最下位 1MB のアドレス範囲に対するアクセスは、SCU アドレス フィルタリング機能によって DDR へのアクセスに変換できます。このセクションでは、一連のアドレス コンフィギュレーションの例を示しながら、これらの機能について解説します。

マッピングのまとめ

(詳細なレジスタ情報は、付録 B 「Register Details」を参照してください。)

OCM のアドレスを指定する場合、次の詳細事項を検討する必要があります。

- 256KB の RAM アレイを 4 つの 64KB 領域に分け、領域ごとに下位アドレス範囲 (0x0000_0000 ～ 0x0003_FFFF) または上位アドレス範囲 (0xFFFC_0000 ～ 0xFFFF_FFFF) のいずれかにマッピングできます。どちらにマッピングするかは slcr.OCM_CFG[RAM_HI] の 4 ビットで指定します。
- SCU アドレス フィルタリング フィールド (mpcore.SCU_CONTROL_REGISTER[Address_filtering_enable]) は、あらゆるタイプのリセットでハードウェアによって設定されます。このビットは無効にしないでください。2 つのダウンストリーム SCU ポートにトランザクションを適切に振り分けるには、非 OCM アドレスに対するアドレス フィルタリングが必要です。アドレス フィルタリング範囲は 1MB 単位です。
- SCU アドレス フィルタリング機能により、OCM の下位アドレス範囲を含む 0x0000_0000 ～ 0x000F_FFFF をターゲットとした CPU および ACP マスターからのアクセスを、RAM アドレス設定とは別に PS DDR DRAM へリダイレクトできます。
- slcr.OCM_CFG[RAM_HI] によって OCM の上位アドレス範囲 (SCU アドレスのフィルタリング範囲でもない) にマップされる各 64KB セクションは、CPU および ACP マスターの 0x000C_0000-0x000F_FFFF の範囲に置き換えられることがあります。
- SCU を経由しない CPU/ACP 以外のすべてのマスターは、どのようなマッピングであっても、OCM の下位アドレス範囲 (0x0000_0000 ～ 0x0007_FFFF) に含まれる DDR の下位 512KB にはアクセスできません。
- RAM アレイがマッピングされていないアドレスにアクセスすると、エラー応答が返されます。

初期ビュー

ユーザー モードに移行し、BootROM へのアクセスが不可能になると、RAM 空間が分割されます。64KB の範囲が OCM の上位アドレスに、残りの 192KB が下位アドレス範囲に配置されます。表 29-1 および表 29-2 に、それぞれ OCM/DDR の初期アドレス マップとレジスタ設定を示します。

予約済み領域にアクセスしようとすると、SLVERR バス応答と共にオール 0 が返されます。

表 29-1 : 初期 OCM/DDR アドレス マップ

アドレス範囲 (16 進数)	サイズ	CPU/ACP	その他のマスター
0000_0000 - 0000_FFFF	64KB	OCM	OCM
0001_0000 - 0001_FFFF	64KB	OCM	OCM
0002_0000 - 0002_FFFF	64KB	OCM	OCM
0003_0000 - 0003_FFFF	64KB	予約	予約
0004_0000 - 0007_FFFF	256KB	予約	予約
0008_0000 - 000B_FFFF	256KB	予約	DDR
000C_0000 - 000C_FFFF	64KB	予約	DDR
000D_0000 - 000D_FFFF	64KB	予約	DDR
000E_0000 - 000E_FFFF	64KB	予約	DDR
000F_0000 - 000F_FFFF	64KB	OCM3 (エイリアス)	DDR
0010_0000 - 3FFF_FFFF	1,023MB	DDR	DDR
FFFC_0000 - FFFC_FFFF	64KB	予約	予約
FFFD_0000 - FFFD_FFFF	64KB	予約	予約
FFFE_0000 - FFFE_FFFF	64KB	予約	予約
FFFF_0000 - FFFF_FFFF	64KB	OCM3	OCM3

表 29-2 : 初期レジスタ設定

レジスタ	値
slcr.OCM_CFG[RAM_HI]	1000
mpcore.SCU_CONTROL_REGISTER[Address_filtering_enable]	1
mpcore.Filtering_Start_Address_Register	0x0010_0000
mpcore.Filtering_End_Address_Register	0xFFE0_0000

OCM 再配置

連続した RAM アドレス範囲の場合、0x0000_0000 ～ 0x0002_FFFF に配置された RAM は、SLCR レジスタをプログラムすることで、ベース アドレス 0xFFFC_0000 の位置に再配置できます。

slcr.OCM_CFG[RAM_HI] の各ビットが 64KB の範囲に対応し、MSB が最上位のアドレス オフセット範囲に対応します。レジスタのプログラミングの詳細は、付録 B 「Register Details」 のシステム レベル制御レジスタのセクションに掲載された SLCR の項を参照してください。

表 29-3 および表 29-4 に、それぞれ OCM の再配置アドレス マップと OCM 再配置レジスタの設定例を示します。

表 29-3 : OCM 再配置アドレス マップの例

アドレス範囲 (16 進数)	サイズ	CPU/ACP	その他のマスター
0000_0000 - 0000_FFFF	64KB	予約	予約
0001_0000 - 0001_FFFF	64KB	予約	予約
0002_0000 - 0002_FFFF	64KB	予約	予約
0003_0000 - 0003_FFFF	64KB	予約	予約
0004_0000 - 0007_FFFF	256KB	予約	予約
000C_0000 - 000C_FFFF	64KB	OCM0 (エイリアス)	DDR
000D_0000 - 000D_FFFF	64KB	OCM1 (エイリアス)	DDR
000E_0000 - 000E_FFFF	64KB	OCM2 (エイリアス)	DDR
000F_0000 - 000F_FFFF	64KB	OCM3 (エイリアス)	DDR
0010_0000 - 3FFF_FFFF	1,023MB	DDR	DDR
FFFC_0000 - FFFC_FFFF	64KB	OCM0	OCM0
FFFD_0000 - FFFD_FFFF	64KB	OCM1	OCM1
FFFE_0000 - FFFE_FFFF	64KB	OCM2	OCM2
FFFF_0000 - FFFF_FFFF	64KB	OCM3	OCM3

表 29-4 : OCM 再配置レジスタの設定例

レジスタ	値
slcr.OCM_CFG[RAM_HI]	1111
mpcore.SCU_CONTROL_REGISTER[Address_filtering_enable]	1
mpcore.Filtering_Start_Address_Register	0x0010_0000
mpcore.Filtering_End_Address_Register	0xFFE0_0000

SCU アドレス フィルタリング

CPU および ACP が SCU ポート経由で見る OCM は、ほかのマスターが OCM スイッチ経由で見る OCM とは異なる場合があります。SCU が OCM 以外のスレーブのアドレスを指定する場合、独自の専用アドレス フィルタリング機構を使用します。一方、システム内のほかのバス マスターによるアドレス指定は、システム インターコネクトに組み込まれた固定アドレス デコード方式によって制御されます。

CPU/ACP 以外のバス マスターは、OCM 空間を指定するアクセス (0x0000_0000 ～ 0x0007_FFFF および 0xFFFC_0000 ～ 0xFFFF_FFFF) によって OCM を認識します。SLCR OCM レジスタの設定に応じて、これらのアクセスは RAM アレイとの境界で分断されるか、デフォルトの予約アドレスが指定され AXI SLVERR エラーが発生します。このように、CPU/ACP 以外のバス マスターの RAM アドレス マップにはギャップが生じる可能性があります。

一方、CPU/ACP からのメモリ ビューは、SCU アドレス フィルタリングが適用されるため状況が異なります。たとえば、CPU が DDR DRAM をアドレス 0x0000_0000 に配置する必要がある場合、表 29-5 に示すアドレス マップを使用できるように、アドレス フィルタリングと SLCR OCM レジスタを設定できます。表 29-5 では、CPU/ACP マスターが DDR アドレスの全範囲を指定できるのに対し、その他のマスターは DDR の下位 512KB を指定できないことに注意してください。表 29-6 に OCM 再配置レジスタの設定例を示します。

表 29-5 : SCU アドレス フィルタリングによるアドレス マップの例

アドレス範囲 (16 進数)	サイズ	CPU/ACP	その他のマスター
0000_0000 - 0007_FFFF	512KB	DDR	予約
0008_0000 - 000F_FFFF	512KB	DDR	DDR
0010_0000 - 3FFF_FFFF	1,023MB	DDR	DDR
FFFC_0000 - FFFC_FFFF	64KB	OCM0	OCM0
FFFD_0000 - FFFD_FFFF	64KB	OCM1	OCM1
FFFE_0000 - FFFE_FFFF	64KB	OCM2	OCM2
FFFF_0000 - FFFF_FFFF	64KB	OCM3	OCM3

表 29-6 : OCM 再配置レジスタの設定例

レジスタ	値
slcr.OCM_CFG[RAM_HI]	1111
mpcore.SCU_CONTROL_REGISTER[Address_filtering_enable]	1
mpcore.Filtering_Start_Address_Register	0x0000_0000
mpcore.Filtering_End_Address_Register	0xFFE0_0000

29.2.6 割り込み

OCM モジュールは、次の状況で APU に対する割り込み信号をアサートできます。

- 1 ビットのパリティ エラー
- 複数ビットのパリティ エラー
- サポート対象外の LOCK 要求

すべての割り込みは、OCM.OCM_PARITY_CTRL レジスタによって有効になります。各割り込みステータスは、OCM.OCM_IRQ_STS レジスタによってアクセスでき、各ビット位置に 1 を書き込むことでクリアされます。

RAM アレイのパリティ機能は、OCM.OCM_PARITY_CTRL[ParityCheckDis] がアサートされていない場合に実行されます。パリティ チェックが有効な場合、1 ビットまたは複数ビットのパリティ エラーは該当する割り込みステータスをセットし、対応するイネーブル ビットがセットされている場合、外部割り込みをトリガーします。最初のパリティ エラーのアドレス オフセットは、OCM.OCM_PARITY_ERRADDRESS レジスタに保存されます。読み出しについては、割り込みの処理を実行できない、または望まないデバイスの代わりに SLVERR 応答を要求元のマスターに発行できます。

29.3 レジスタの概要

表 29-7 に OCM に関する主なレジスタを示します (詳細は付録 B 「Register Details」 参照)。

表 29-7 : オンチップ メモリのレジスタ概要

モジュール	レジスタ名	概要
OCM	OCM_PARITY_ERRADDRESS	RAM のパリティ エラー アドレスを返します。
	OCM_PARITY_CTRL	割り込みイネーブル、AXI 読み出し応答エラー イネーブル、パリティ イネーブル、奇数パリティ生成を設定します。
	OCM_IRQ_STS	マスク前の割り込みステータスを読み出し、割り込みをクリアします。
	OCM_CONTROL	プリアービトレーションの優先度を変更します。
slcr	SLCR_LOCK	SLCR レジスタ ライト ディスエーブル
	SLCR_UNLOCK	SLCR レジスタ ライト イネーブル
	OCM_RST_CTRL	OCM サブシステムのリセット
	TZ_OCM_RAM0/1	OCM TrustZone
	OCM_CFG	RAM アドレス マッピングのコンフィギュレーション
mpcore	SCU_CONTROL_REGISTER	SCU アドレス フィルタリング イネーブル
	Filtering_Start_Address_Register	SCU アドレス フィルタリングのベース アドレス
	Filtering_End_Address_Register	SCU アドレス フィルタリングの終了アドレス

29.4 プログラミング モデル

29.4.1 アドレス マッピングの変更

OCM アドレス空間を再構成し、DDR のリマッピングを実行する方法を次に示します。

1. すべての未処理トランザクションを、データ同期バリア (DSB) コマンドおよび命令同期バリア (ISB) コマンドによって完了させます。
2. アドレス マップを変更すると、近くの命令のフェッチが妨げられるため、L1 命令キャッシュを有効にし、残りの関数のキャッシュ ラインをプリフェッチします (通常 PLI 命令を使用)。
3. プリフェッチを容易にするために、プリフェッチされる命令の開始点を、キャッシュラインの境界に揃えることを検討してください。
4. ISB 命令を実行し、命令のプリフェッチが完了したことを確認します。
5. slcr.SLCR_unlock レジスタにロック解除キーの値を書き込み、SLCR のロックを解除します。
6. RAM が応答するアドレス範囲を変更するために slcr.OCM_CFG レジスタの設定を変更します。
7. 必要に応じて slcr.SLCR_lock レジスタにロック キーの値を書き込み、SLCR を再度ロックします。
8. SCU マスターによる OCM へのアクセスをフィルタリングするトランザクション アドレスの開始位置を mpcore.Filtering_Start_Address_Register で設定します。一般的な設定は 0x0010_0000 (デフォルト。下位 1MB をリダイレクトしない) および 0x0000_0000 (最下位アドレスから DDR RAM へのリダイレクトを開始する) です。

9. SCU マスターによる OCM へのアクセスをフィルタリングするトランザクション アドレスの終了位置を mpcore.Filtering_End_Address_Register で設定します。一般的な設定は 0xFFE0_0000 です。
10. mpcore.SCU_CONTROL_REGISTER[Address_filtering_enable] をセットして、アドレス フィルタリングを有効にします。
11. データ メモリ バリア (DMB) 命令を実行し、SLCR に対するアクセスが完了したことを確認します。これによって、以降のアクセスを新しいアドレス マッピングに基づいて実行できます。

29.4.2 AXI 応答

OCM モジュールは、次の AXI 応答を生成します。

OKAY	排他アクセス トランザクションに対して生成され、排他アクセス エラーを示します。OCM は排他アクセス トランザクションをサポートしていません。上記以外の正常終了したすべてのトランザクションに対しても生成されます。
DECERR	RAM/BootROM アクセス時の TrustZone (TZ) 違反に対して生成されます。TZ 違反は、RAM/BootROM の 4KB のセキュア領域に、非セキュア AXI アクセス (AxPROT[1] = 1) を試みると発生します (TZ 動作は 4KB ページ単位で実行)。
SLVERR	予約位置へのアクセスに対して生成されます。RAM 読み出しアクセス時にパリティ エラーが検出された場合にも SLVERR が生成されます (パリティ チェックが有効な場合)。

XILINX

第 30 章

XADC インターフェイス

30.1 はじめに

ザイリンクス アナログ ミックスド シグナル モジュール (XADC と呼ばれる) は、ハード マクロです。このモジュールは、7 シリーズ FPGA の XADC のステータスおよび制御レジスタにアクセスするための JTAG および DRP インターフェイスが備えています。Zynq-7000 SoC デバイスには 3 つ目のインターフェイスである PS-XADC インターフェイスがあり、PS ソフトウェアはこれを用いて XADC を制御します。Zynq-7000 SoC デバイスは、柔軟なアナログ-デジタル コンバーターとプログラム可能なロジックを組み合わせて、アナログ データの取得や監視機能の幅広い用件に対応しています。XADC は、アナログ回路とデジタル回路の組み合わせである、より大規模なアナログ ミックスド シグナル (AMS) の一部です。

XADC には個別のトラックおよびホールド アンプを持つ 12 ビットで 1MSPS (メガサンプル/秒) の ADC が 2 つと、1 つのオンチップ アナログ マルチプレクサー (最大 17 の外部アナログ入力チャネルをサポート)、オンチップ温度/電源電圧センサーが含まれます。2 つの ADC は、2 つの外部アナログ入力チャネルを同時にサンプリングするように構成できます。トラックおよびホールド アンプは、単極、双極、差動の幅広いアナログ入力をサポートします。アナログ入力は、1MSPS のサンプル レートで 500KHz の信号帯域幅に対応します。外部アナログ マルチプレクサーを使用して、パッケージ ピンを追加せずに、サポートされる外部チャネル数を増やすことができます。

XADC は、オプションとしてオンチップのリファレンス回路を使用するため、温度や電源レールの基本的なオンチップ モニター用に外部にアクティブなコンポーネントは必要ありません。ADC の 12 ビットの性能を十分に発揮させるには、外部に 1.25V のリファレンス IC を使用することを推奨します。

最新の計測結果は、最大値および最小値を含む測定結果と共に専用レジスタに格納されます。また、ユーザー定義のアラームしきい値によって超過温度イベントおよび許容外の電源変動を自動的に知らせることができ、ユーザーが指定した制限値 (100℃ など) を用いて自動的に電源を切断できます。

制御インターフェイス

PS で実行するソフトウェアは、次に示すいずれかの方法で XADC と通信可能です。

- PS-XADC インターフェイス: FIFO 形式が採用され、シリアライズされる PS インターコネクトの 32 ビット APB スレーブ インターフェイス
- PS-PL AXI マスターを使用することで、AXI XADC コア ロジックから XADC を制御できる

開発ツールは、PL-JTAG ピンに接続し、XADC を含む SoC の大部分を制御できます。第 27 章「JTAG および DAP サブシステム」で、このインターフェイスについて説明しています。PL-JTAG インターフェイスおよび内部 PS-XADC インターフェイスは同時に使用できません。これらのインターフェイスの選択は、devcfg.XADCIF_CFG [ENABLE] ビットで制御されます。ただし、XADC が選択されたインターフェイス (PL-JTAG または PS-XADC) と DRP インターフェイス間のアービトレーションを実行します。

システムの考慮事項

PS で管理される高性能な ADC アプリケーションでは、M_AXI_GP インターフェイスに接続される IP コアのコアロジックを使用します。これはパラレル データ パスです。PS-XADC を使用すると、FIFO がコマンドおよび読み出しデータに使用され、ソフトウェアはデータのシリアライズを待機する必要がなくコマンドを即座にキューに入れることができます。ただし、このデータはバックエンドでシリアライズされて XADC に送出されます (PL-JTAG インターフェイスとほぼ同じ)。これはシリアル データパスであり、動作は低速です。

30.1.1 機能

アナログ-デジタル コンバーター

- 2 つの 12 ビット、1MSPS のアナログ-デジタル コンバーター (ADC)
- 最大 17 個の柔軟でユーザー コンフィギュレーション可能なアナログ入力
- オンチップ リファレンスまたは外部リファレンスを選択可能
- オンチップの温度および電源センサー
- JTAG を介して ADC の計測結果にアクセス

PS-XADC インターフェイス

- XADC レジスタの読み出しと書き込み
- XADC とのシリアル データ転送
- バッファーに格納される読み出し-書き込みデータの操作
- 32 ビット コマンド FIFO ごとに 15 ワード
- 32 ビットごとに 15 ワード
- 読み出しデータ FIFO
- プログラム可能な FIFO レベル割り込み
- プログラム可能なアラーム割り込み
- コンフィギュレーション済みのインターフェイス動作 (devcfg レジスタを使用)
- PS-XADC インターフェイスを使用する場合、PL-JTAG インターフェイスは無効

DRP パラレル インターフェイス

- 最も広いインターフェイス帯域幅
- 16 ビット サンプル データ

PL-JTAG インターフェイス

- PL がプログラムされていないが電源投入されている場合に、XADC にアクセス
- JTAG TAP コントローラーを使用して XADC レジスタにアクセス
- ADC の計測結果を含む、すべての XADC レジスタへの JTAG アクセスを許可

30.1.2 システム ビューポイント

XADC はハード ロジックにインプリメントされており、PL の電源ドメインにあります。PS-XADC インターフェイスは PS の一部であり、PL をプログラムすることなく APU からアクセス可能です。PS-XADC インターフェイスのコンフィギュレーション、PL-JTAG または DRP の使用、および XADC の操作には、PL への電源投入が必須です。図 30-1 にシステム レベルのブロック図を示します。



図 30-1 : XADC モジュールのシステム図

注記 : DRP インターフェイスと、PS-XADC または PL-JTAG インターフェイスのいずれかとの間のアービトレーションは XADC で実行します。

PS-XADC インターフェイス

この章の大半は PS-XADC インターフェイスについて説明しています。PS で実行するソフトウェアが、devcfg レジスタを用いてインターフェイスをコンフィギュレーションします。ソフトウェアはインターフェイスにコマンドを書き込み、これらのコマンドがコマンド FIFO にプッシュされます。DRP コマンド、アドレス、およびデータを構成するこれらの 32 ビットの書き込みはシリアライズされ、ループバック パスの XADC へ送信されます。つまり、ソフトウェアによって読み出される応答読み出しデータ FIFO にデータが書き込まれます。

このインターフェイスは devcfg レジスタでコンフィギュレーションします (付録 B 「Register Details」 参照)。

DRP インターフェイス

DRP インターフェイスは、AXI4-Lite インターフェイスを使用して LogiCORE IP AXI XADC PL ロジック経由で PL バス マスターに接続できる 16 ビットの双方向パラレル インターフェイスです。これにより、PS または MicroBlaze プロセッサによる XADC の制御が可能になります。IP コアは、AXI4-Lite の各読み出し/書き込みトランザクションで 16 ビットのデータを受信します。このインターフェイスは、『LogiCORE IP AXI SYSMON ADC データシート』(DS790) で説明しています。

PL-AXI インターフェイスは最高性能を提供します。このインターフェイスは PL-AXI インターフェイスを使用し、XADC のサンプルのデータ パスに追加されている信号処理 IP を柔軟に統合します。たとえば FIR フィルターは、XADC と PS の M_AXI_GP インターフェイス (または PL のほかのロジック) 間の PL-AXI データ パスでインスタンシエート可能です。

PL JTAG インターフェイス

JTAG インターフェイスの特長および機能は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。このインターフェイスは開発ツールに接続します。

Chipscope™ アプリケーションでは、XADC ステータスおよび制御レジスタそれぞれの読み出しおよび書き込みに、PL JTAG インターフェイスを使用できます。

注記: PS-XADC インターフェイスが選択されている場合、PL-JTAG インターフェイスは無効です (Chipscope による制御を含む)。

アラーム

7 つのアラームおよび過温度信号は PS-XADC インターフェイスに接続され、PL で使用できるようになります。PS-XADC インターフェイスでのこれらのアラームについては、「30.3 PS-XADC インターフェイスの説明」で説明されています。LogiCORE IP による使用は、『LogiCORE IP XADC ウィザード製品ガイド』(PG091) で説明されています。

30.1.3 PS-XADC インターフェイスのブロック図

図 30-2 に PS-XADC システムのブロック図を示します。

PS-XADC インターフェイスは一般に、APU で実行するソフトウェアによって制御されます。このソフトウェアは、コマンド FIFO に対して 32 ビットのコマンドと NOOP を書き込みます。コマンド FIFO の出力は、シリアル通信チャネルによって XADC 向けに 32 ビット パケットにシリアライズされます。

パケット間にはプログラム可能なアイドル ギャップ (IGAP) タイムがあります。この期間に XADC は前回のパケットに対応して読み出しデータをロードします。コマンド FIFO からワードがシフトアウトするたびに、対応するワードが読み出しデータ FIFO にシフトインします。DRP 読み出しコマンドの場合、コマンド FIFO からシフトアウトするたびに、XADC_DRP の DR レジスタの古い内容がシフトアウトします。IGAP 時間が経過後、現在の DRP 読み出し結果が XADC DRP の DR レジスタに格納されます。TXFIFO から次のコマンドがシフトアウトすると、DR レジスタ内にある現在の読み出し結果が RDFIFO にシフトインします。



図 30-2 : XADC PS-XADC インターフェイスのブロック図

30.1.4 プログラム ガイド

PS-XADC インターフェイス

PS-XADC インターフェイスのプログラミング モデルは、「30.3 PS-XADC インターフェイスの説明」を参照してください。

DRP インターフェイス

DRP インターフェイスのプログラミング モデルは、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。このインターフェイスを LogiCORE IP AXI XADC インターフェイスに接続すると、AXI XADC インターフェイスの製品仕様に記載のとおり AXI4-lite インターフェイスが提供されます。

PL-JTAG インターフェイス

PL-JTAG インターフェイスのプログラミング モデルは、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。

注記事項

7z010 CLG225 デバイス

このデバイスは、4 つの外部 ADC 信号ペア (差動入力) を提供します。これ以外のすべての Zynq-7000 デバイスは、12 の外部 ADC 信号ペアを提供します。ハードウェア ピンの情報は、『Zynq-7000 SoC パッケージおよびピン配置ガイド』(UG865) を参照してください。

30.2 機能の説明

710 ページの図 30-2 にシステム レベルのブロック図を示します。XADC のブロック図は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。

このセクションでは、XADC を制御可能な 1 つ以上のインターフェイスで共通する機能について説明します。ここでの内容は、ほかの資料で必ず入手できるとは限りません。

- 30.2.1 インターフェイス アービタ (PL-JTAG および PS-XADC)
- 30.2.2 シリアル通信チャネル (PL-JTAG および PS-XADC)
- 30.2.3 アナログ-デジタル コンバーター (すべて)
- 30.2.4 センサー アラーム (PS-XADC および DRP)

30.2.1 インターフェイス アービタ (PL-JTAG および PS-XADC)

XADC は、3 つの XADC インターフェイスのうち 2 つのインターフェイス間における要求についてアービトレーションを積極的に実行します。インターフェイスのうちの 1 つは常に、LogiCORE XADC ブリッジにオプションで接続される DRP インターフェイスです。

これらのインターフェイスは、devcfg.XADCIF_CFG [ENABLE] ビットの設定に応じてアービトレーションが実行されます。

- [ENABLE] = 0: DRP および PL-JTAG (リセット時デフォルト)
- [ENABLE] = 1: DRP および PS-XADC

JTAG トランザクションの進行中に DRP の要求が発生すると、JTAG トランザクションが完了するまで LogiCORE XADC ブリッジがその要求をバッファーに格納できます。XADC は、JTAGBUSY 信号をアサートして JTAG トランザクションが実行中であることを示します。

JTAG トランザクションは開始できますが、進行中の DRP トランザクションは JTAG が動作する前に完了できます。アービトレーションの詳細は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。

30.2.2 シリアル通信チャネル (PL-JTAG および PS-XADC)

シリアル通信チャネルは、devcfg.XADCIF_CFG [ENABLE] ビットの設定に応じて XADC と PS-XADC または PL-JTAG インターフェイスを接続します。

このチャネルは、JTAG プロトコルを使用する専用制御信号を備えた全二重の同期ビット-シリアル リンクです。デフォルト設定では、リセット後 PS と XADC 間 (PS-XADC インターフェイス) の接続は無効にされています。PS ソフトウェアは devcfg.XADCIF_CFG [ENABLE] ビットに 1 を書き込み、そのソースを制御して通信チャネルを PL-JTAG インターフェイスから PS-XADC インターフェイスに切り替えることができます。XADC を制御するために PS-XADC インターフェイスを有効にすると、PL-JTAG インターフェイスから XADC にアクセスできなくなります。その逆も同様で、PL-JTAG から XADC にアクセス可能な場合、PS-XADC からアクセスできなくなります。

PS-XADC インターフェイスは、PS インターコネクト上の APB 3.0 インターフェイスを介して PS と相互作用します。このインターフェイスは DevC モジュールの一部で、「6.4 デバイス ブートおよび PL コンフィギュレーション」で説明しています。

30.2.3 アナログ-デジタル コンバーター (すべて)

XADC の特長および機能は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。

30.2.4 センサー アラーム (PS-XADC および DRP)

XADC は、内部センサーの測定値がユーザー定義のしきい値を超えた場合にアラーム信号を生成できます。アラームしきい値は XADC 制御レジスタに格納されています。詳細は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。

PS-XADC インターフェイス

アラーム信号は XADC ブロックから PS_XADC インターフェイス ブロックに直接配線されるため、アラーム ステータスが PS XADC のインターフェイス レジスタに直接反映され、アラームによって割り込みがトリガーされます。

個々のアラーム割り込みは、devcfg.XADCIF_INT_MASK レジスタで無効にできます。

アラーム信号は PS-XADC インターフェイス ステータス レジスタに送信されます。このレジスタはマスクされており、IRQ ID #39 割り込みを PS 割り込みコントローラーに対して生成するためにマスク済みの割り込みが共に OR 接続されます。

アラームがアクティブになると、マスク可能な割り込みがトリガーされます。アラーム信号は PS-XADC インターフェイスの devcfg.XADCIF_INT_STS レジスタにラッチされ、それを使用してどのアラームがアクティブになったかが判断できます。devcfg.XADCIF_INT_STS レジスタのアクティブなアラーム ビットに 1 を書き込むと、割り込みフラグがクリアされます。マスクされていないアラーム信号のステータスは、devcfg.XADCIF_MSTS レジスタを利用して読み出し可能です。

DRP インターフェイス

アラームおよび OT 信号は、DRP インターフェイスで利用できます。これらは、LogiCORE AXI_XADC ブリッジに接続して使用されます。詳細は、『LogiCORE IP AXI XADC 製品ガイド』(PG019) を参照してください。

機能の説明

電源電圧センサーの測定値が制御レジスタで設定された最大しきい値よりも大きい場合、または最小しきい値よりも小さい場合、アラーム出力信号がアクティブになります。後続の測定値がしきい値の上限と下限の範囲内に戻ると、アラームはリセット (非アクティブ) されます。

この動作は温度センサー アラームに依存します。温度アラームは、温度の測定値がしきい値の上限を超えるとアクティブになり、しきい値の下限を下回るとリセット (非アクティブ) されます。

表 30-1 にアラーム信号の一覧を示します。

表 30-1 : XADC のアラーム信号

アラーム	説明	しきい値の上限/下限の制御と最大/最小ステータス レジスタ
ALM[0]	プログラム可能な温度センサー アラーム	LogiCORE ユーザー ガイドの次のセクションを参照してください。 • 最大および最小ステータス レジスタ • 自動アラーム
ALM[1]	V_{CCINT} センサー アラーム (PL の内部電圧)	
ALM[2]	V_{CCAUX} センサー アラーム (PL の補助電圧)	
ALM[3]	V_{CCBRAM} センサー アラーム (PL の BRAM 電圧)	
ALM[4]	V_{CCPINT} センサー アラーム (PS の内部電圧)	
ALM[5]	V_{CCPAUX} センサー アラーム (PS の補助電圧)	
ALM[6]	V_{CCO_DDR} センサー アラーム (PS の DDR I/O 電圧)	
OT	過温度アラーム	

30.3 PS-XADC インターフェイスの説明

PS-XADC インターフェイスの主な機能は、ソフトウェアによって書き込まれたコマンドを XADC に送信する前にシリアライズし、ソフトウェアの読み出し対象となるシリアル データが XADC から受信されたらシリアル-パラレル変換を実行することです。

30.3.1 シリアル チャネル クロック周波数

PS-XADC インターフェイスと XADC 間のシリアル通信チャネルは、50MHz より高速なクロックでは駆動できません。シリアル クロックは、PS クロック サブシステムで生成される PCAP_2x クロックから取得します (第 25 章「クロック」参照)。このクロックの公称周波数は 200MHz です。設定可能なクロック分周値は、PCAP_2x クロック周波数が 50MHz を超えないように devcfg.XADCIF_CFG [TCLK_RATE] ビット フィールドで制御します。

XADC シリアル クロック = PCAP_2x クロック/[TCLK_RATE]

XADC のシリアル クロックは、LogiCORE ユーザー ガイドで説明されている DCLK を駆動します。

30.3.2 コマンドおよびデータ パケット

PS-XADC インターフェイスは 32 ビットの読み出しおよび書き込みをバッファーに格納し、低速の転送プロセスが PS システム スループットに与える影響を最小限に抑えます。PS-XADC インターフェイスは、最大 15 のコマンドをバッファーに格納します。各コマンドはシリアライズされ、XADC に送出されます。PS-XADC インターフェイスに書き込まれる各コマンドに対して、データ ワードが読み出しデータ FIFO で受信されます。読み出しデータ FIFO は 15 のデータ ワードを格納できます。FIFO には、一度に書き込まれる最大 15 のコマンド、および最大 15 の読み出しデータ ワードを格納できます。読み出しコマンドが書き込まれた後、これに対応する読み出しデータは、次のコマンドがシリアライズされて XADC に送出されると利用可能になります (図 30-3 参照)。つまり、CMD FIFO にある最後のコマンドが読み出しコマンドの場合、最後の読み出しデータをプッシュするために追加の NOOP コマンドが 1 つ必ず必要となります。

XADC コマンドについては、『LogiCORE ユーザー ガイド』および『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。

制御コマンド、読み出し要求、書き込み要求、および NOOP のすべてが読み出しデータ FIFO にデータを移動させ、この FIFO は devcfg.XADCIF_RDFIFO レジスタを使用して読み出し可能です。PS-XADC インターフェイスを制御しているソフトウェアはこの点を考慮し、読み出しコマンドによって生成されていないデータを読み出して破棄する必要があります。XADC の読み出しデータは 32 ビットですが、16 の 32 ビット ワード LSB にのみ ADC データが含まれています。

PS-XADC イベント タイミング

- コマンド レジスタの書き込み
- シリアル変換および XADC への送出 (制御およびデータ)
- プログラム可能なアイドル ギャップ幅、devcfg.XADCIF_CFG [IGAP]



図 30-3 : XADC PS-XADC インターフェイスのイベント タイミング図

コマンドおよび読み出しデータ FIFO のステータスは、devcfg.XADCIF_MSTS インターフェイスの各種ステータス レジスタを使用して監視できます。また、ソフトウェアは devcfg.XADCIF_INT_STS 割り込みステータス レジスタを用いて割り込みをセットアップできます。

注記 : 空の読み出しデータ FIFO を読み出すと、APB スレーブ バス エラーが発生します。

コマンド FIFO が空になると、パケット 1 つが XADC に残ります。このパケットを取り出すには、ダミー コマンドを書き込みます。

30.3.3 コマンド フォーマット

図 30-4 に PS-XADC インターフェイス コマンドのデータ フォーマットを示します。XADCIF_CMD_FIFO の最下位 16 ビットには、DRP レジスタのデータが格納されます。読み出しおよび書き込みの両動作とも、アドレス ビット XADCIF_CMD_FIFO[25:16] には DRP のターゲット レジスタ アドレスが格納されます。コマンド ビット XADCIF_CMD_FIFO[29:26] は、読み出し、書き込み、NOOP の各動作を指定します (表 30-2 参照)。



図 30-4 : PS-XADC インターフェイスのコマンドレジスタ

表 30-2 : PS-XADC インターフェイスの DRP コマンド フォーマット

CMD [3:0]				動作
0	0	0	0	動作なし (NOP)
0	0	0	1	DRP 読み出し
0	0	1	0	DRP 書き込み
その他				未定義

DPR アドレスおよび DRP データ

XADC DRP レジスタの一覧と設定方法は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) を参照してください。

30.3.4 読み出しデータ フォーマット

XADC データは devcfg.XADCIF_RDFIFO レジスタの下位 16 ビットの読み出しで返されます。DRP データの解釈は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) で説明されています。



図 30-5 : PS-XADC インターフェイスの読み出しデータ フォーマット

30.3.5 電圧の最小/最大しきい値

XADC は、最後に電源投入された時点、または XADC 制御ロジックが最後にリセットされた時点から、内部電源センサーで記録された最小値と最大値を追跡します。記録された最大値と最小値は、DRP ステータス レジスタに保存されます。電源投入またはリセット後に、すべての最小値レジスタは FFFFh に、最大値レジスタは 0000h に設定されます。オンチップ センサーで得られた新しい測定結果は最大値および最小値レジスタの内容と比較され、新しい値が最大値レジスタよりも大きい場合は、その値が最大値レジスタに書き込まれます。同様に、新しい測定値が最小値レジスタよりも小さい場合は、その値が最小値レジスタに書き込まれます。このような比較動作は、ステータス レジスタに測定結果が書き込まれるたびに実行されます。

30.3.6 重大な過温度アラーム

注記 : この機能は割り込みステータスを PS に送信し、有効な場合、Zynq-7000 デバイスの PL 側を自動的にシャットダウンする機能を可能にします。PL のシャットダウンはビットストリームを介して有効になり、PL は、過温度アラームが非アクティブになるか、リコンフィギュレーションが行われた場合にのみ、電源遮断状態から復帰します。

オンチップ温度測定は、重大な温度超過の警告に使用されます。デフォルトの過温度しきい値は 125°C です。これは、OT 上限アラーム レジスタ (UG480 に記載) の値が未設定の場合に使用されます。ダイ温度が XADC の制御レジスタに設定されたしきい値を超えると過熱 (OT) アラームがアクティブになります。OT 信号は、ダイ温度がしきい値よりも低下するとリセットされます。

OT アラームはアクティブになったときに PL を自動的にパワーダウンする場合にも使用できます。OT アラームを無効にするには、XADC コンフィギュレーション レジスタの OT ビットに 1 を書き込みます。

注記: これらのレジスタは XADC にあり、DRP からアクセスできます。

XADC の OT アラーム信号は、PS-XADC 専用のインターフェイスを介して PS に送信されます。OT アラームがアクティブになると、マスク可能な割り込みがトリガーされます。ビット位置に 1 を書き込むことで、XADCIF_INT_STS レジスタの OT ビットをクリアする必要があります。OT アラーム信号のリアルタイムの値は、XADCIF_MSTS レジスタで確認できます。

30.4 PS-XADC インターフェイスのプログラム ガイド

PS の内部 VCC 補助電圧 (V_{CCPAUX}) を読み出し、この値がしきい値の上限および下限の範囲内に収まらない場合にアラーム割り込みがアサートされるように、次に説明する方法で PS-XADC インターフェイスを設定して操作します。PS-XADC インターフェイスは、「30.3.3 コマンド フォーマット」で説明された特定のフォーマットで送信されるコマンドを指定します。詳細は、「30.4.3 コマンドの準備」に記載の例を参照してください。

例: PS-XADC インターフェイスを介する XADC の初期化

ここでは、通信チャネルおよび XADC をリセットします。また、FIFO をフラッシュします。NOOP (ダミー) ワードは XADC に残します。

1. **シリアル通信チャネルをリセットする。**devcfg.XADCIF_MCTL [RESET] に 1 を書き込んだ後に 0 を書き込みます。
2. **XADC をリセットする。**DRP アドレス 0x03 (リセット レジスタ) に 16 ビット値を書き込みます。devcfg.XADCIF_CMDFIFO レジスタに 08030000h を書き込みます。
3. **FIFO をフラッシュする。**リセット信号はありませんが、代わりに、15 の NOOP を FIFO に書き込みます。
   a. コマンド FIFO が空になるまで待ちます。最後のコマンドは NOOP (ダミーの書き込み) です。
   b. 読み出しデータ FIFO が空になるまで読み出します。

例: PS-XADC インターフェイスを介するスタートアップ シーケンス

ここではインターフェイス パラメーターを設定し、割り込みおよびデータを転送する手順を示します。インターフェイスおよび XADC は既に初期化済みであることが前提です。

1. **PS-XADC インターフェイスをコンフィギュレーションする。**コンフィギュレーション レジスタをプログラムします。devcfg.XADCIF_CFG レジスタに 80001114h を書き込みます。
   a. デフォルトの最小アイドル ギャップを使用します。[IGAP] = 14h (20 シリアル クロック) です。
   b. デフォルトの XADC シリアル クロック周波数を 1/4 の PCAP_2x クロック周波数に使用します。[TCKRATE] = 01 です。
   c. デフォルトの FIFO シリアル読み出しキャプチャ エッジ (立ち上がり) を使用します。[REDGE] = 1 です。
   d. デフォルトの FIFO シリアル書き込み起動エッジ (立ち下がり) を使用します。[WEDGE] = 0 です。

e. デフォルトの読み出しデータ FIFO しきい値レベルを使用します。[DFIFOTH] = 0x0 です。

f. デフォルトのコマンド FIFO しきい値レベルを使用します。[CFIFOTH] = 0 です。

g. XADC の PS アクセスを有効にします。devcfg.XADCIF_CFG [ENABLE] に 0x1 を書き込みます。

2. **割り込みを設定する。**割り込みを使用して XADC からのアラームとコマンド/読み出しデータ FIFO を管理します。「30.4.2 割り込み」のプログラム例を参照してください。

3. **XADC へデータを転送する。**「30.4.1 FIFO への読み出しおよび書き込み」を参照してください。

30.4.1 FIFO への読み出しおよび書き込み

ここでは、FIFO および通信チャネル用に devcfg.XADCIF_CFG レジスタを設定します。このレジスタは、コマンドと読み出しデータ FIFO のしきい値、XADC_PS_TCK のクロック レート、シリアル バスのクロッキング エッジ、シリアル パケット間のアイドル ギャップを制御します。

PS-XADC のコマンドおよび読み出しデータ FIFO は電源投入後に空になりますが、XADC インターフェイスのリセット後にフラッシュする必要があります。XADC レジスタへの書き込みコマンドおよび読み出しコマンドはコマンド FIFO を使用して XADC レジスタに送信され、XADC から返されるデータは読み出しデータ FIFO に収集されます。

例: XADC への書き込みコマンド

ここでは、XADC の V_{CCPAUX} アラーム上限しきい値レジスタに書き込みを実行します。

1. **コマンドを準備する。**XADC の V_{CCPAUX} アラーム上限しきい値レジスタ (0x5A) に必要なしきい値を書き込むために、「30.4.3 コマンドの準備」で説明されているとおりにコマンドを準備します。

2. **コマンド FIFO がフルになるまでデータを書き込む。**手順 1 でフォーマットされているデータを devcfg.XADCIF_CMDFIFO レジスタに書き込みます。

3. **コマンド FIFO が空になるまで待つ。**devcfg.XADCIF_MSTS [CFIFOE] が 1 になるまで待ちます。

注記 : devcfg.XADCIF_CMDFIFO レジスタへの書き込みが発生するたびに、データが devcfg.XADCIF_RDFIFO レジスタ (読み出しデータ FIFO) に移動します。

例: V_{CCPAUX} 値を XADC から読み出す。

ここでは、現在の V_{CCPAUX} 値を XADC V_{CCPAUX} ステータス レジスタから読み出します。

1. **コマンドを準備する。**XADC の V_{CCPAUX} ステータス レジスタ (0x0E) を読み出すために、「30.4.3 コマンドの準備」で説明されているとおりにコマンドを準備します。

2. **コマンド FIFO にデータを書き込む。**手順 1 でフォーマットされているデータを devcfg.XADCIF_CMDFIFO レジスタに書き込みます。

3. **コマンド FIFO が空になるまで待つ。**devcfg.XADCIF_MSTS [CFIFOE] が 1 になるまで待ちます。

4. **読み出しデータ FIFO からダミー データを読み出す。**devcfg.XADCIF_RDFIFO レジスタを読み出します。

5. **データをフォーマットする。**「30.4.3 コマンドの準備」で説明されているとおりに NOOP コマンドを準備します。

6. **コマンド FIFO にデータを書き込む。**手順 5 でフォーマットされたデータを devcfg.XADCIF_CMDFIFO レジスタに書き込みます。

7. **読み出しデータ FIFO を読み出す。**devcfg.XADCIF_RDFIFO レジスタを読み出します。

注記 : XADC への読み出しコマンドの送信後は、次の移動期間中に、そのコマンドに対応する読み出しデータを取得できます。したがって、最後の読み出しデータを出力するには、常にダミー書き込みコマンド (手順 5 参照) が 1 つ必要です。

30.4.2 割り込み

例: アラーム 5 (V_{CCPAUX}) の設定と管理

ここでは、アラームしきい値、動作モードを設定する目的で XADC レジスタのコンフィギュレーションを実行し、PS-XADC インターフェイスでアラーム 5 (VCCPAUX) 割り込みを有効にします。XADC ハード マクロは、アラームがデフォルト モードで有効にならないため、独立モードで動作する必要があります (『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) の「XADC の動作モード」参照)。

1. **コマンドを準備する。**XADC ハード マクロ アラームしきい値レジスタ (V_{CCPAUX} 上限 - 0x5A および V_{CCPAUX} 下限 - 0x5E) に必要なしきい値を書き込むために、そして XADC を独立モードに設定する目的で XADC Config_Reg1 (0x41) に書き込みを実行するために、「30.4.3 コマンドの準備」で説明されているとおりにコマンドを準備します。
2. **コマンド FIFO にコマンドを書き込む。**手順 1 で準備したコマンドを devcfg.XADCIF_CMDFIFO レジスタに書き込みます。
3. **PS-XADC インターフェイスでアラーム 5 割り込みを有効にする。**devcfg.XADCIF_INT_MASK [M_ALM] に 7Eh を書き込みます。
4. **アラーム 5 がトリガーされているかどうかを確認する。**devcfg.XADCIF_INT_STS [M_ALM] が 1 になるまでポーリングします。
5. **アラーム 5 割り込みをクリアする。**devcfg.XADCIF_INT_STS [M_ALM] に 1 を書き込みます。
6. **アラーム 0 割り込みを無効にする。**devcfg.XADCIF_INT_MASK [M_ALM] に 7Fh を書き込みます。

30.4.3 コマンドの準備

例: XADC レジスタへの書き込み用にデータを準備する

ここでは、XADC のコンフィギュレーション レジスタ 1 へ書き込みを実行して XADC を独立モードに設定するために、データをフォーマットします。詳細は、715 ページの表 30-2 を参照してください。

1. **DRP データ。**XADC を独立モードに設定するには、8000h を使用します。『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) の「XADC のレジスタ インターフェイス」を参照してください。
2. **DRP アドレス。**XADC コンフィギュレーション レジスタ 1 のアドレスは 0x41 です。
3. **書き込みコマンド。**書き込み動作のコマンドは 0010b です。

   XADC コンフィギュレーション レジスタ 1 (0x41) に 8000h を書き込むためのコマンドは 08418000h です。

例: XADC レジスタからの読み出し用にデータを準備する

ここでは、XADC の V_{CCPAUX} ステータス レジスタ、0x0E を読み出すためにデータのフォーマットを実行します。

1. **DRP データ。**任意のデータを使用して読み出し動作 (0) に対応できます。
2. **DRP アドレス。**XADC の V_{CCPAUX} ステータス レジスタのアドレスは 0x0E です。
3. **書き込みコマンド。**読み出し動作のコマンドは 0001b です。

   XADC の V_{CCPAUX} ステータス レジスタ (0x0E) を読み出すためのコマンドは 040E0000h です。

30.4.4 レジスタの概要

表 30-3 に PS-XADC インターフェイスの制御レジスタの概要を示します。レジスタ ビットの詳細は、付録 B「Register Details」を参照してください。XADC のレジスタの詳細は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) の「XADC のレジスタ インターフェイス」を参照してください。

注記 : 電源投入後 (Zynq-7000 SoC のデータシートを参照して正しい電源電圧投入シーケンスを確認)、PS-PL 電圧シフターが自動的に有効になります。PS-XADC インターフェイス レジスタへアクセスするには PL に電源を投入しなければなりませんが、PL のコンフィギュレーションは必要はありません。

表 30-3 に XADC インターフェイスのレジスタの概要を示します。

表 30-3 : レジスタの概要

機能	ニーモニック	説明	タイプ
コンフィギュレーション	devcfg.XADCIF_CFG	コンフィギュレーション: 有効、FIFO しきい値、周波数比、起動エッジ	読み出し/書き込み
	devcfg.XADCIF_MCTL	XADC インターフェイスの各種制御レジスタ	読み出し/書き込み
割り込み	devcfg.XADCIF_INT_STS	XADC インターフェイスの割り込みステータス レジスタ	読み出し、1 を書き込んでクリア
	devcfg.XADCIF_INT_MASK	XADC インターフェイスの割り込みマスク レジスタ	読み出し/書き込み
	devcfg.XADCIF_MSTS	XADC インターフェイスの各種ステータス レジスタ	読み出し
コマンドおよび読み出しデータ FIFO	devcfg.XADCIF_CMDFIFO	XADC インターフェイスのコマンド FIFO	書き込み
	devcfg.XADCIF_RDFIFO	XADC インターフェイスの読み出し FIFO	読み出し

30.5 DRP インターフェイスのプログラム ガイド

XADC へのアクセスは、PL の LogiCORE AXI XADC ブリッジをインスタンシエートすることでも可能になります。この方法では、マイクロプロセッサによるレジスタの読み出し/書き込みプログラミング モデルを使用することで、さらに強力な機能とすべての XADC レジスタおよび信号への簡単なアクセスが提供されます。

30.6 PL-JTAG インターフェイスのプログラム ガイド

PS-XADC インターフェイスのコマンドは、JTAG DRP コマンドに類似しています。詳細は、『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480) の「JTAG DRP コマンド」を参照してください。

注記 : PS-XADC が XADC にアクセス中の場合、PL-JTAG は XADC にアクセスできません (devcfg.XADCIF_CFG [ENABLE] = 1)。

30.7 システムの機能

30.7.1 クロック

クロッキングは選択したインターフェイスによって決まります。

PS-XADC インターフェイス クロック

1. PS-XADC インターフェイスは、FIFO を使用して PS システム クロックと XADCIF クロックをつなぎます。
2. PS システム インターフェイス クロック: CPU_1x クロック
3. XADCIF クロック周波数: PCAP_2x クロック/[TCLKRATE]
   a. XADCIF の最大クロック周波数: 50MHz
   b. PCAP_2x クロック周波数: 200MHz (公称値)
   c. [TCLKRATE] ビット: 2、4 (デフォルト)、8、または 16 で分周

PS クロックの詳細は第 25 章「クロック」を参照してください。

DRP インターフェイス クロック

PL-AXI インターフェイスは、PL 内でインスタンシエートされているソフト コアであり、PL にある複数の PLL のうちの 1 つからのクロックを使用します。

PL-JTAG インターフェイス クロック

PL-JTAG は、JTAG ポートを使用して XADC に接続し、JTAG クロックである TCK を使用します。

30.7.2 リセット

XADC モジュールにはいくつのリセットがあります。

PS-XADC インターフェイス リセット

PS-XADC インターフェイスと XADC へのシリアル通信チャネルは、devcfg.XADCIF_MCTL [RESET] を使用してリセットされます。

注記 : PS-XADC FIFO はインターフェイス リセットによってクリアされません。

XADC リセット

XADC は、DRP アドレス (03h) を使用してリセット レジスタに書き込みを実行することで、リセットされます。ddevcfg.XADCIF_CMDFIFO レジスタに 0x08030000 を書き込みます。XADC は含まれているデータを無視します。

XILINX

第 31 章

PCI Express

31.1 はじめに

Zynq-7z030、7z035、Zynq-7z045、および Zynq-7z100 SoC デバイスには、信頼性が高く帯域幅の広い第 3 世代 I/O ソリューションである PCI Express コア用のザイリンクス 7 シリーズ統合ブロックが含まれます。

これらの Zynq SoC デバイス向け PCI Express ソリューションは、x1、x2、x4、x8 レーンのルート ポート コンフィギュレーションと、Gen1 (2.5Gb/s) および Gen2 (5Gb/s) のスピードの両方に対応するエンドポイント コンフィギュレーションをサポートします。完全な Gen 2 x8 スループットが必要な場合は、システム レベルの帯域幅に注意が必要です。これには、データを PS DDR メモリに格納する前に PL 内でインライン処理するか、またはよりデータ幅の広い DDR3 メモリ インターフェイスを PL で使用することが求められる場合があります。ルート ポート コンフィギュレーションはルート コンプレックス ソリューションの構築に使用できます。これらのコンフィギュレーションは、PCI Express Base Specification Rev 2.1 と互換性があります。

PCI Express モジュールは、64 ビット幅および 128 ビット幅の両方のユーザー インターフェイスに使用できる AXI4-Stream インターフェイスをサポートします。

PCI Express コア用の 7 シリーズ FPGA 統合ブロックの詳細は、ザイリンクス ウェブサイトの次の資料を参照してください。

- 『LogiCORE IP PCI 7 シリーズ FPGA Express 用統合ブロックの製品仕様』(DS821)
- 『PCI Express 用 LogiCore IP 7 シリーズ FPGA 統合ブロック ユーザー ガイド』(UG477)

31.2 ブロック図



図 31-1 : PCI Express のブロック図

PCI Express コア用の統合ブロックに接続するインターフェイスの詳細は、『PCI Express 用 7 シリーズ FPGA 統合ブロック ユーザー ガイド』(UG477) の第 2 章「コアの概要」を参照してください。

31.3 機能

PCI Express コアの主な特長は次のとおりです。

- 優れた性能、柔軟性、拡張性、信頼性を備えた汎用 I/O コア
  - PCI Express Base Specification Rev 2.1 互換
  - 従来の PCI ソフトウェア モデルと互換
- クリティカル タイミングを保証するために、ザイリンクス Smart-IP™ テクノロジを採用
- 7 シリーズ FPGA ファミリの GTXE2 トランシーバーを使用
  - 2.5Gb/s と 5.0Gb/s のライン レートに対応
  - 1、2、4、8 レーン動作をサポート
  - エラスティック バッファーとクロック補正
  - 自動クロック データ リカバリ
- エンドポイントおよびルート ポートのコンフィギュレーションをサポート
- 8B/10B のエンコードおよびデコード
- PCI Express 仕様の要件に従ったレーン反転およびレーン極性反転をサポート
- 標準化されたユーザー インターフェイス
  - AXI4-Stream インターフェイスのサポート
  - 使用が簡単な、パケット ベースのプロトコル
  - 全二重通信
  - 連続トランザクションによる接続帯域幅の使用率向上
  - 送信方向のデータのフロー制御および処理中トランザクションの中断をサポート
- 受信方向のデータのフロー制御をサポート
- PCI/PCI Express のパワー マネージメント機能と互換
- 最大 1024 バイトの最大トランザクション ペイロードをサポート
- 最大 32 ベクターのマルチベクター MSI と MSI-X をサポート
- アップコンフィギュレーション機能によりアプリケーション主導の帯域幅拡張が可能
- PCI Express のトランザクションの順序規定に準拠

31.4 エンドポイントのユース ケース

Zynq エンドポイントのユース ケースは、『ZC706 PCIe ターゲット リファレンス デザイン ユーザー ガイド』(UG963) を参照してください。

31.5 ルート コンプレックスのユース ケース

Zynq PCIe ルート コンプレックス デザインは、さまざまな方法でインプリメントできます。図 31-2 に、『LogiCORE IP AXI Bridge for PCI Express』(PG055) で説明されている AXI PCIe ブリッジを使用する基本デザインの例を示します。



図 31-2 : Zynq PCIe ルート コンプレックスの例

注記 : AXI PCIe ブリッジのマスターおよびスレーブ ポートは、デッドロックを回避するために個別の AXI インターコネクトへ接続されます。

コンパイル済みの Linux カーネルには、有効に設定された AXI PCIe ブリッジが既に含まれているため、コンフィギュレーションの追加は必要ありません。通常、接続されているエンドポイント デバイス用にソフトウェア ドライバーをインストールする必要があります。

Zynq 用 Linux カーネル構築の詳細は、ザイリンクスの Zynq Linux Wiki を参照してください。

XILINX

第 32 章

デバイスのセキュア ブート

32.1 はじめに

Zynq-7000 SoC デバイスは、認証され、かつ暗号化された PS イメージおよび PL ビットストリームをロードするセキュア ブート実行機能をサポートしています。

32.1.1 ブロック図

図 32-1 にセキュア ブートに関与するシステムのブロック図を示します。

32.1.2 機能

Zynq-7000 SoC デバイスは、次のセキュア ブート機能を提供します。

- AES のサポート
  - 256 ビット キーを用いる AES-CBC (FIPS197)
  - オンチップの eFuse または BBRAM (Battery-Backed RAM) のいずれかに格納される暗号化キーを使用
- HMAC (Keyed-Hashed Message Authentication Code、FIPS198-1)
  - SHA-256 認証エンジン (FIPS180-4)
- RSA 公開キー認証 (FIPS186-3)
  - 2048 ビットの公開キー



図 32-1 : セキュア ブートのブロック図

デバイスのセキュア ブートには、SoC デバイスに含まれる複数のシステムが関与します。セキュア ブート プロセスは、常に BootROM によって開始されます。RSA 認証を有効にした場合、BootROM は公開キーを使用して FSBL (ファースト ステージ ブート ローダー) を認証してから復号化または実行します。ブート イメージ ヘッダーがセキュア ブートを示す場合、BootROM は PL 内にある AES と HMAC エンジンを有効にします。暗号化された FSBL が、BootROM によって、プロセッサ コンフィギュレーション アクセス ポート (PCAP) を介して、PL 内にハード マクロとして提供されているブロック AES および HMAC に送信されます。FSBL イメージは復号化後に PCAP を介して PS に戻され、実行のためにオンチップ RAM (OCM) にロードされます。PS は、PL メモリ セルに対して復号化、認証、および送信する目的で暗号化されたビットストリームを PCAP を介して AES/HMAC に送信することで、PL のコンフィギュレーションを安全に実行できます。

32.2 機能の説明

32.2.1 マスター セキュア ブート

マスター セキュア ブートは Zynq-7000 SoC デバイスがサポートする唯一のセキュア ブート モードです。このモードは PL で共にハード マクロとして提供されている AES 復号化エンジンと HMAC 認証エンジンを使用し、PS イメージおよび PL ビットストリームを復号化します。RSA 認証が有効の場合、BootROM は暗号化された FSBL を復号化する前に公開キーを使用して認証します (表 32-3 参照)。図 32-2 に、マスター セキュア ブート モードのブート プロセスを示します。

重要 : マスター セキュア ブート モードは PL 内の AES 復号化エンジンおよび HMAC 認証エンジンを使用するため、セキュア ブート プロセスの実行中は、PL に電源を供給する必要があります。BootROM は、外部ブート デバイスから暗号化されたイメージを読み出す前に、PL の電源が投入されていることを確認します。新しいコンフィギュレーション ファイルを復号化する前に、ユーザーは PL の通電状態を確認する必要があります。

パワーオン リセット

電源投入およびリセットのシーケンス完了後、オンチップ BootROM の実行が開始されます。ブート タイミングのわずかな遅延 (デフォルト ブート設定で約 25ms) については、オプションの eFuse 設定を使用して BootROM で完全な 128KB CRC を実行できます。整合性の確認後に BootROM はブートストラップ ピンで指定したブート モードの設定を読み出します。次に、BootROM は指定された外部メモリからブート ヘッダーを読み出します。

FSBL で実行される RSA 認証

RSA 認証が有効の場合、BootROM はブート イメージ ヘッダーおよび FSBL を OCM の最初の 192KB にロードします。次に、公開キーがブート イメージからロードされ (「32.2.3 セキュア ブート イメージ」参照)、SHA-256 の署名を計算してそれを eFuse に格納されているハッシュ値と比較することで検証されます。値が一致すると、BootROM は FSBL の署名を計算し、その値を公開キーを用いて認証します。公開キーの署名が eFuse に格納されているハッシュ値と一致しない場合、または FSBL で認証エラーが発生した場合はブート デバイスが NAND、NOR、もしくは QSPI のときに BootROM はフォールバックを実行します。フォールバックにエラーが発生した場合、またはブート デバイスが SD の場合は、BootROM はエラー ステートに遷移して JTAG が有効になるか、もしくはブート イメージが暗号化されている場合はセキュリティ ロックダウンに移行します。FSBL の認証が通ると、BootROM はブート プロセスを継続して実行します。詳細は、「32.2.5 RSA 認証」を参照してください。

セキュア FSBL の復号化

ブート イメージ ヘッダーでセキュア ブートが指定されている場合、BootROM は、まず PL の電源投入ステータスを確認します。AES と HMAC エンジンは PL 内に配置されているため、セキュア ブートを実行するには PL に電源が供給されている必要があります。BootROM は、PL に電源が投入されてからセキュア ブート シーケンスを継続します。PL の電源投入ステータスを確認すると、BootROM は暗号化された FSBL を PCAP を介して AES エンジンにロードしはじめます。PL は、プレーン テキストの FSBL を PCAP を介して PS に戻します。復号済みのイメージは、続いて OCM にロードされます。また、BootROM は FSBL の HMAC 認証ステータスを監視し、認証エラーが発生している場合は PS をセキュリティ ロックダウン ステートに遷移させます。

FSBL へのハンドオフ

FSBL が正常にロードされて認証されると、OCM にロードされた復号済みの FSBL が以降の制御を引継ぎます。FSBL はユーザー アプリケーションに応じて、処理の開始、PL のコンフィギュレーション、追加のソフトウェアのロード、外部ソースからの後続の命令待ちのいずれかを実行します。



図 32-2 : PS のブート フロー

32.2.2 外部ブート デバイス

セキュア ブート モードがサポートする外部ブート デバイスは、NOR、NAND、SDIO、Quad-SPI フラッシュのいずれかに限られます。JTAG やその他のいかなる外部インターフェイスからも、セキュア ブートは実行できません。

32.2.3 セキュア ブート イメージ

図 32-3 にセキュア ブート イメージのフォーマットを示します。セキュア ブート イメージは、ブート イメージ ヘッダー (必須)、FSBL パーティション (必須)、FSBL RSA 認証 (オプション)、任意の数 (0 を含む) の後続パーティションから構成されます。

ブート イメージ ヘッダー

ブート イメージ ヘッダーは、オフセット 0x028 でブート イメージがセキュアか非セキュアかを識別します。ブート ヘッダーのオフセット 0x028 に格納された値によって、AES キーの供給元 (キー ソース) を判断します (表 32-1 参照)。ブート イメージ ヘッダーの詳細は、第 6 章「ブートおよびコンフィギュレーション」を参照してください。

表 32-1 : BootROM ヘッダーのまとめ

0x028 の BootROM ヘッダーの値	説明
0xA5C3C5A3	eFuse 内のキーによる暗号化されたイメージ
0x3A5C3C5A	BBRAM 内のキーによる暗号化されたイメージ
その他すべて	暗号化されていないイメージ

ブート イメージ ヘッダーは暗号化されていません。

パーティション データ

パーティション データは署名が付加され、暗号化されています。パーティション データは PL 内の AES および HMAC エンジンによって復号化および認証されます。



図 32-3 : セキュア ブート イメージのフォーマット

RSA 認証フォーマット

RSA 認証は主に、認証ヘッダー、PPK と SPK、および SPK と FSBL の署名の 3 つの要素で構成されています (図 32-4 参照)。認証ヘッダーは、0x00000101 値から始まる 32 ビットで、512 ビット境界にパディングされます。各公開キーは、2,048 ビット モジュール、高速計算用に拡張した 2,048 ビット モジュール、および 512 ビットにパディングされる 32 ビットの公開コンポーネントの 3 つの要素で構成されます。3 つ目の要素は、2,048 ビットの SPK および FSBL 署名です。SHA-256 はセキュア ハッシュ アルゴリズムとして使用されるため、FSBL、パーティション、および認証は 512 ビット境界にパディングする必要があります。



図 32-4 : RSA 認証フォーマット

注記 : FSBL 署名には、FSBL イメージおよびブート ヘッダーが含まれています。

32.2.4 eFuse の設定

PL eFUSE の設定

セキュア ブート機能は、表 32-2 に示す PL eFuse の 3 ビットで制御できます (PL eFuse の詳細は、『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』(UG470) 参照)。

表 32-2 : PL eFuse 設定のまとめ

eFuse	説明
XSK_EFUSEPL_FORCE_USE_AES_ONLY	**eFuse セキュア ブート ビット**。SoC デバイスはセキュア ブートを実行する必要があり、AES のキー ソースとして eFuse のキーを使用します。デバイスの非セキュア ブートは禁止されます。ブート イメージ ヘッダーがこの設定に一致しない場合、セキュリティ ロックダウンが発生します。この eFuse は、PL 内にあり、UG470 では CFG_AES_Only と呼ばれます。
XSK_EFUSEPL_BBRAM_KEY_DISABLE	**BBRAM キー ディスエーブル ビット**。SoC デバイスがセキュア モードでブートされる場合は、eFuse キーを選択する必要があります。デバイスの非セキュア ブートは許可されます。ブート イメージ ヘッダーがこの設定に一致しない場合、セキュリティ ロックダウンが発生します。

表 32-2 : PL eFuse 設定のまとめ (続き)

eFuse	説明
XSK_EFUSEPL_DISABLE_JTAG_CHAIN	**JTAG チェーン ディスエーブル ビット**。Arm DAP および PL TAP は永続的に無効です。Arm DAP または PL TAP コントローラーのアクティブ化の試みは、すべてセキュリティ ロックダウンを発生させます。

PS eFUSE の設定

PS には eFuse アレイもあります。この主な目的は、メモリのビルトイン セルフ リペア情報および RSA 公開キー ハッシュを格納することです。また、PS eFuse には、デバイスのセキュリティ ブートフローを制御するために使用可能なヒューズがいくつかあります (表 32-3 参照)。PS eFuses のプログラミングに関する詳細は、『OS およびライブラリ資料コレクション』(UG643) および UG996 (ツールのユーザー インストール領域で提供) を参照してください。

表 32-3 : PS eFuse 設定のまとめ

eFuse	説明
eFuse 書き込み保護 (2 つのヒューズ)	PS eFuse アレイへのすべての書き込みを永続的に無効にするために、これらの両ヒューズを飛ばします。
OCM ROM 128KB CRC 有効	FSBL をロードする前に、ROM での完全な 128KB CRC を有効にします。
RSA 認証有効	NAND、NOR、SD、または QSPI の RSA 認証を有効にします。
DFT JTAG 無効	デバイスが DFT モードでブートされると、Arm DAP および PL TAP は無効になります。Arm DAP または PL TAP のアクティブにしようとすると、セキュリティ ロックダウンが発生します。
DFT モード無効	DFT ブート モードは永続的に無効です。DFT モードでブートすると、セキュリティ ロックダウンが即座にトリガーされます。
RSA PPK ハッシュ (310 のヒューズ)	ECC ビットを含む RSA プライマリ公開キーの SHA-256 署名です。

32.2.5 RSA 認証

BootROM には、復号化前にセキュア FSBL を認証する機能、または RSA 公開キー認証を使用して実行する前に非セキュア FSBL を認証する機能があります。この機能は、PS eFuse アレイの RSA 認証有効ヒューズを飛ばすことで有効になります。

RSA 認証が有効の場合、BootROM が FSBL の OCM へのロードによって開始します。その後、プライマリ公開キー (PPK) がロードされ、SHA-256 の署名が計算されます。この計算された署名は、PS eFuse に格納されている PPK ハッシュ値と比較されます。PPK 署名が PPK ハッシュ値と一致すると、ブートは継続します。BootROM は、ブート イメージからセカンダリ公開キー (SPK)、および SPK 署名をロードします。SPK は PPK を用いて認証されます。PPK または SPK の認証にエラーが発生すると、BootROM によってフォールバック モードがトリガーされます。新しい FSBL が検出されなければ、デバイスがセキュア ロックダウンに遷移します。

SPK が認証されると、BootROM が OCM に格納されている FSBL の SHA-256 ハッシュ値を計算します。FSBL は SPK を用いて認証されます。認証が通ると、セキュア FSBL は AES を使用して復号化され、または非セキュア FSBL が実行を開始します。

32.2.6 ブート イメージとビットストリームの暗号化

ブート イメージは、bootgen (ザイリンクスが提供するツール) によってアセンブルおよび暗号化されます。FSBL および任意の追加 PS イメージまたは PL ビットストリームを、暗号化キーおよび認証署名と共に bootgen に渡す必要があります。bootgen がブート イメージを構築する際に、適切なヘッダーが自動的に生成されます。

32.2.7 ブート イメージとビットストリームの復号化と認証

ザイリンクスは、PS イメージおよび PL ビットストリームの復号化に、256 ビットのキーによる暗号ブロック連鎖 (CBC) モードの新暗号化規格 (AES) を採用しています。PS イメージと PL ビットストリームは、SHA-256 ハッシュ アルゴリズムに基づく、キー付きハッシングによるメッセージ認証コード (HMAC) を使用して認証されます。BootROM は暗号化された FSBL イメージを検出すると、PL 内の復号化および認証エンジンを有効にします。両方のエンジンは同時に有効または無効になり、別々に設定されることはありません。

後続の PS イメージは暗号化する必要がありません。暗号化された FSBL がいったんロードされれば、それは信頼に足るコードであり、引き続き暗号化されていないセカンド ステージ ブート ローダーまたはアプリケーションをロードできます。セキュア ブート後に、暗号化されていない PS イメージをロードすることは推奨できません。ロードする場合は、システム レベルのセキュリティを徹底的に評価してください。

32.2.8 HMAC の署名

AES が使用される場合は常に HMAC 認証が実行されます。暗号化されたブート イメージを作成する際に bootgen ソフトウェアに HMAC キーを与える必要があります。そして、HMAC のキーおよび署名がブート ファイルと共に暗号化されます。AES キーとは異なり、HMAC のキーおよび署名は暗号化されたイメージの一部となります。オンチップの復号化プロセスにおいて、HMAC の署名はイメージまたはビットストリームから抽出され、認証アルゴリズムで使用されます。HMAC 署名を格納するオンチップのストレージは不要です。

32.2.9 AES キーの管理

AES の暗号化キーは、チップ上の PL 内に保存されます。揮発性のバックアップ バッテリ付き RAM (BBRAM) または不揮発性の eFuse ストレージのいずれかに格納できます。キーは、JTAG インターフェイスを介して PL にロードします (詳細は、『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』(UG470) 参照)。

32.3 セキュア ブートの機能

32.3.1 非セキュア ブート ステート

FSBL が暗号化されていないことが BootROM によって検出されると、非セキュア ステートに移行します。このステートでは、AES 復号化および HMAC 認証エンジンが無効になりロックされます。再度有効にするにはパワーオン リセット (POR) が必要です。非セキュア ブートの場合、RSA 認証を利用できます。この後に続く PS イメージ、PL コンフィギュレーション ビットストリーム、PL のパーシャル リコンフィギュレーション ビットストリームは、すべて暗号化されていないものとする必要があります。

パワーオン リセット以外に、非セキュア ステートからセキュア ステートに移行するメカニズムはありません。暗号化されていないデータをロードした後に、暗号化されたデータをロードしようとするとセキュリティ違反となり、セキュリティ ロックダウンが発生します。

32.3.2 セキュア ブート ステート

Zynq SoC への電源投入は常にセキュアな状態で行いますが、FSBL が暗号化されていないことを ROM が検出すると非セキュア状態に切り替えます。セキュアな状態では、暗号化された FSBL が PS にロードされます。PL にロードされている最初のコンフィギュレーション ビットストリームも暗号化する必要があります。

セキュア ブート時にロードされる暗号化された FSBL は「信頼に足る」コードと見なされるため、追加の暗号化されていない PS イメージをロードできます。PL のパーシャル リコンフィギュレーション ビットストリームは、PCAP または ICAP インターフェイスから、暗号化されているまたは暗号化されていない状態でロードできます。後続の PS イメージまたは PL ビットストリームは、FSBL と同じキー ソースを使用する必要があります。キーの切り換えはできません。セキュア ブート後に暗号化されていないイメージまたはビットストリームをロードすることは推奨しません。

32.3.3 セキュリティ ロックダウン

PS のデバイス コンフィギュレーション インターフェイスには、システム セキュリティの監視に使用する、セキュリティ ポリシー ブロックがあります。PS または PL のいずれかから、システム コンフィギュレーションの不整合または改ざんの可能性を示すステータスの競合が検出されると、セキュリティ ロックダウンがトリガーされます。セキュリティ ロックダウンが発生した場合、すべてのシステム キャッシュと共にオンチップ RAM がクリアされます。PL はリセットされ、PS はパワーオン リセットの実行でのみクリアできるロックダウン モードに移行します。次の条件がセキュリティ ロックダウンを発生させます。

- ブート イメージ ヘッダーで指定されている非セキュア ブート、セキュア ブート専用 eFuse のセット
- JTAG チェーンまたは Arm DAP が有効、かつ JTAG チェーン ディスエーブル eFuse のセット
- PS 内で SEU エラー追跡を有効にした場合の PL による SEU エラー報告
- 冗長 AES イネーブル ロジック内の不一致
- デバイス コンフィギュレーション制御レジスタの FORCE_RST ビットのソフトウェアによるセット

32.3.4 ブート パーティションの検索

BootROM は、フォールバック機能をサポートしているため、最初の FSBL に問題がある場合には別の FSBL を再ロードします。セキュア ブートの場合、FSBL の暗号化ステータスにかかわらず、RSA 認証に失敗した場合のみこの機能が有効になります。ロードされる新しい FSBL にも署名が必要です。この FSBL の復号化または HMAC 認証に失敗すると、デバイスはセキュア ロックダウンに遷移します。詳細は、「6.3.10 BootROM ヘッダーの検索」を参照してください。

32.3.5 JTAG およびデバッグに関する注意事項

BootROM の実行中は常に、PS DAP と PL TAP コントローラーが無効になり、SoC デバイスへの JTAG アクセスはすべて排除されます。

非セキュア ブート モードでは、JTAG アクセスは、BootROM が実行を完了すると回復します。

セキュア モードでは、FSBL または後続の PS イメージによって JTAG アクセスを回復できます。セキュア モードでは、これらのアプリケーションが信頼に足るものと見なされるためです。DAP イネーブル レジスタへのアクセスを、デバイス コンフィギュレーション インターフェイスの LOCK レジスタで禁止できます。

JTAG チェーン ディスエーブル eFuse を使用すれば、PS DAP および PL TAP コントローラーを永続的に無効にできます。また、PL への JTAG アクセスは、PL ビットストリームの生成時に DISABLE_JTAG コンフィギュレーション オプションを設定することで無効にできます。詳細は、『コマンド ライン ツール ユーザー ガイド』(UG628) を参照してください。

32.3.6 リードバック

暗号化されたビットストリームが PL にロードされた場合、JTAG をはじめとする外部インターフェイスによる内部コンフィギュレーション メモリのリードバックは一切実行できなくなります。暗号化ビットストリームをロードした後にコンフィギュレーション メモリをリードバックできるのは、PCAP または ICAP を介した場合のみです。PCAP および ICAP インターフェイスは信頼に足るチャネルと見なされます。これらのインターフェイスは、認証済みの PS イメージまたは認証済みの PL ビットストリームからアクセスされるからです。

32.3.7 セキュア ブート モードの動作

Zynq RSA 認証および AES 暗号化機能をさまざまな組み合わせで使用して柔軟性に優れたセキュア ブート ソリューションを実現できます。表 32-4 ～表 32-6 に、Zynq セキュア ブートで利用可能な認証および暗号化オプションを示します。セキュア ブートを使用する場合は、次の 2 点を考慮してください。

1. ほかの PS イメージまたは PL ビットストリームを暗号化することが求められる場合は、FSBL の暗号化が必要です。
2. BootROM は、FSBL の認証しか提供しません。ほかの PS イメージまたは PL ビットストリームに認証が必要な場合は、RSA アルゴリズムをユーザー ソフトウェアとして提供しなければなりません。

表 32-4 : 非セキュア モードの RSA 認証オプション

	BootROM RSA	ユーザー SW RSA	AES/HMAC
FSBL	可	不可	No
PL ビットストリーム	不可	ユーザー オプション	不可
U-Boot	不可	ユーザー オプション	不可
Linux	不可	ユーザー オプション	不可
アプリケーション	不可	ユーザー オプション	不可

表 32-5 : RSA 認証が無効の場合でのセキュア ブート オプション

	BootROM RSA	ユーザー SW RSA	AES/HMAC
FSBL	不可	不可	可
PL ビットストリーム	不可	ユーザー オプション	ユーザー オプション
U-Boot	不可	ユーザー オプション	ユーザー オプション
Linux	不可	ユーザー オプション	ユーザー オプション
アプリケーション	不可	ユーザー オプション	ユーザー オプション

表 32-6 : RSA 認証が有効の場合でのセキュア ブート オプション

	BootROM RSA	ユーザー SW RSA	AES/HMAC
FSBL	可	不可	可
PL ビットストリーム	不可	ユーザー オプション	ユーザー オプション
U-Boot	不可	ユーザー オプション	ユーザー オプション
Linux	不可	ユーザー オプション	ユーザー オプション
アプリケーション	不可	ユーザー オプション	ユーザー オプション

32.4 プログラムの考慮事項

セキュア ブート プロセスの大部分は BootROM が処理しますが、初期ブート後に、PS イメージまたは PL ビットストリームを復号化することも可能です。セキュア イメージを復号化するには、PL に電源を投入する必要があります。デバイス コンフィギュレーション インターフェイス (DevC) ステータス レジスタの PCFG_INIT ビットがセットされていれば、電源投入時に PL が新しい暗号化データを受信できる状態になります。

復号化を目的として PL に暗号化されたデータを送信するには、DevC 制御レジスタの PCAP_MODE および PCAP_PR ビットを 1 にセットします。AES エンジンはデータを 1 バイトずつ復号化するため、DevC 制御レジスタの QUARTER_PCAP_RATE_EN ビットも 1 にセットしておく必要があります。

AES および HMAC エンジンを無効にするには、DevC 制御レジスタの 3 つの PCFG_AES_EN ビットを 0 にセットする必要があります。これら 3 つビットは、同じレジスタの書き込みで一括して設定しなければセキュリティ違反が発生し、デバイスがセキュリティ ロックダウンに移行します。AES と HMAC エンジンはいったん無効にすると、パワーオン リセット以外で再度有効にできません。

その他のリソース

A.1 ザイリンクス リソース

製品サポートおよび資料

- アンサー、資料、ダウンロード、フォーラムなどのサポート リソースは、ザイリンクス サポート サイトを参照してください。
- 常に最新情報を受け取るには、マイ プロフィールからアラートにアンサーを追加してください。

デバイス ユーザー ガイド

http://japan.xilinx.com/support/index.htm

Zynq-7000 SoC 製品ページ

http://japan.xilinx.com/products/silicon-devices/soc/zynq-7000/index.htm

ザイリンクス デザイン ツール:リリース ノート、インストール、ライセンス ガイド

http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/design_tools.html

ザイリンクスのフォーラム Wiki リンク

- http://forums.xilinx.com
- http://wiki.xilinx.com
- http://wiki.xilinx.com/zynq-linux
- http://wiki.xilinx.com/zynq-uboot

ザイリンクス Git のウェブサイト

https://github.com/xilinx

A.2 ソリューション センター

デバイス、ツール、IP のサポートについては、ザイリンクス ソリューション センターを参照してください。デザイン アシスタント、デザイン アドバイザリ、トラブルシュートのヒントなどが含まれます。

A.3 参考資料

A.3.1 Zynq-7000 SoC 関連資料

詳細は、次に示す Zynq-7000 SoC の資料を参照してください。

- 『Zynq-7000 SoC 概要』(DS190)
- 『Zynq-7000 SoC (Z-7010、Z-7015、Z-7020): DC 特性および AC スイッチ特性』(DS187)
- 『Zynq-7000 SoC (Z-7030、Z-7035、Z-7045、Z-7100): DC 特性および AC スイッチ特性』(DS191)
- 『Zynq-7000 SoC パッケージおよびピン配置ガイド』(UG865)
- 『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821)
- 『Zynq-7000 SoC PCB デザイン ガイド』(UG933)

これらのユーザー ガイドとその他の追加関連情報を利用するには、次のリンクにアクセスしてください。

http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/silicon_devices.html

A.3.2 PL 関連資料 - デバイスおよびボード

PL リソースの詳細は、次に示す 7 シリーズ FPGA ユーザーガイドを参照してください。

- 『LogiCORE IP PCI 7 シリーズ FPGA Express 用統合ブロックの製品仕様』(DS821)
- 『7 シリーズ FPGA SelectIO リソース ユーザー ガイド』(UG471)
- 『7 シリーズ FPGA クロッキング リソース ユーザー ガイド』(UG472)
- 『7 シリーズ FPGA メモリ リソース ユーザー ガイド』(UG473)
- 『7 シリーズ FPGA コンフィギャラブル ロジック ブロック ユーザー ガイド』(UG474)
- 『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』(UG476)
- 『7 シリーズ FPGA PCI Express 用インテグレイテッド ブロック v1.3 ユーザー ガイド』(UG477)
- 『7 シリーズ FPGA DSP48E1 スライス ユーザー ガイド』(UG479)
- 『7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタル コンバーター ユーザー ガイド』(UG480)
- 『7 シリーズ FPGA PCB デザイン ガイド』(UG483)

これらのユーザー ガイドとその他の追加関連情報を利用するには、次のリンクにアクセスしてください。

http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/silicon_devices/fpga/num-7-series.html

A.3.3 AXI (Advanced eXtensible Interface) の資料

AXI プロトコルの詳細は、『AXI リファレンス ガイド』(UG761) を参照してください。

A.3.4 ソフトウェア関連資料

『Zynq-7000 SoC ソフトウェア開発者向けガイド』(UG821: 英語版、日本語版)

『Zynq-7000 SoC: コンセプト、ツール、テクニック ガイド』 (UG873)

スタンドアロンおよび FSBL のソース ドライバーは、ザイリンクスの IDE Design Suite Embedded Edition に含まれています。Linux ドライバーは、ザイリンクスのオープン ソース Wiki (http://wiki.xilinx.com) で提供しています。

http://wiki.xilinx.com

このほか、ザイリンクス アライアンス パートナー各社からも IP のシステム ソフトウェア ソリューション、ミドルウェア、オペレーション システムなどが提供されています。最新情報は、ザイリンクス ウェブサイトの Zynq-7000 ページを参照してください。

http://japan.xilinx.com/products/silicon-devices/soc/zynq-7000

A.3.5 Git 情報

- http://git-scm.com
- http://git-scm.com/documentation
- http://git-scm.com/download

A.3.6 デザイン ツール関連資料

ザイリンクス Vivado Design Suite

http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/design_tools.html

ザイリンクス ISE Design Suite

http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/design_tools/ise_design_suite.html

ザイリンクス エンベデッド開発キット (EDK)

http://japan.xilinx.com/support/index.html/content/xilinx/en/supportNav/design_tools/embedded_development_kit__edk.html

ChipScope Pro 資料

http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/design_tools/chipscope_pro.html

A.3.7 ザイリンクス トラブルシュート

http://japan.xilinx.com/support/troubleshoot.htm

A.3.8 サードパーティの IP および規格に関する資料

Zynq-7000 デバイスに含まれているベンダー IP あるいは関連する国際的なインターフェイス規格の機能については、次の資料を参照してください。

注記 : Arm 社が提供する資料:http://infocenter.arm.com/help/index.jsp

- Arm 社 ー『AMBA Level 2 Cache Controller (L2C-310) Technical Reference Manual』(または PL310)
- Arm 社 ー『AMBA Specification』Revision 2.0、1999 年 (IHI 0011A)
- Arm 社 ー『Architecture Reference Manual』(Arm 社のサイト登録が必要)
- Arm 社 ー『Cortex-A Series Programmer's Guide』
- Arm 社 ー『Cortex-A9 Technical Reference Manual』Revision r3p0
- Arm 社 ー『Cortex-A9 MPCore Technical Reference Manual』Revision r3p0 (DDI0407F): アクセラレーター コヒーレンシ ポート (ACP)、CPU プライベート タイマーとウォッチドッグ タイマー (AWDT)、イベント バス、汎用割り込みコントローラー (GIC)、スヌープ制御ユニット (SCU) に関する説明が含まれる
- Arm 社 ー『Cortex-A9 NEON Media Processing Engine Technical Reference Manual』Revision r3p0
- Arm 社 ー『Cortex-A9 Floating-Point Unit Technical Reference Manual』Revision r3p0
- Arm 社 ー『CoreSight v1.0 Architecture Specification』: ATB Bus および認証に関する説明が含まれる
- Arm 社 ー『CoreSight Program Flow Trace Architecture Specification』
- Arm 社 ー『Debug Interface v5.1 Architecture Specification』
- Arm 社 ー『Debug Interface v5.1 Architecture Specification Supplement』
- Arm 社 ー『CoreSight Components TRM』: エンベデッド クロス トリガー (ECT)、エンベデッド トレース バッファー (ETB)、インスツルメンテーション トレース マクロセル (ITM)、デバッグ アクセス ポート (DAP)、およびトレース ポート インターフェイス ユニット (TPIU) に関する説明が含まれる
- Arm 社 ー『CoreSight PTM-A9 TRM』
- Arm 社 ー『CoreSight Trace Memory Controller Technical Reference Manual』
- Arm 社 ー『Generic Interrupt Controller v1.0 Architecture Specification』(IHI 0048B)
- Arm 社 ー『Generic Interrupt Controller PL390 Technical Reference Manual』(DDI0416B)
- Arm 社 ー『PrimeCell DMA Controller (PL330) Technical Reference Manual』
- Arm 社 ー アプリケーション ノート 239:『Example programs for CoreLink DMA Controller DMA-330』DMA-330
- Arm 社 ー『PrimeCell Static Memory Controller (PL350 series) Technical Reference Manual』Revision r2p1、2007 年 10 月 12 日 (Arm DDI 0380G)

- BOSCH 社 ー『CAN Specification Version 2.0 PART A and PART B』1991 年
- Cadence 社 ー『Watchdog Timer (SWDT) Specification』
- IEEE 802.3-2008 ー『IEEE Standard for Information technology-Specific requirements - Part 3: Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method and Physical Layer Specifications』2008 年
- Universal Serial Bus (USB) Specification、Revision 2.0
- UTMI+ Low Pin Interface (ULPI) Specification、Revision 1.1
- Enhanced Host Controller Interface (EHCI) Specification for USB、Revision 1.0
- SD Association ー『Part A2 SD Host Controller Standard Specification』Ver2.00 Final 070130
- SD Association ー『Part E1 SDIO Specification』Ver2.00 Final 070130
- SD Group ー『Part 1 Physical Layer Specification』Ver2.00 Final 060509
- Cadence 社 ー『Inter Integrated Circuit (I2C) Data Sheet』

Register Details

B.1 Overview

This appendix provides details of all the memory-mapped registers in the Zynq®-7000 AP SoC.

Throughout this manual, the names of registers and register bit fields used match those given in the hardware. They are called the hardware names. C header files are delivered with this product which define register and bit field names for easy use in software code. In some cases, the software names are different from the hardware names. This appendix includes software names where they differ from hardware names:

- Software Module Name: This is included in the module introduction section and is named *Software Name*.
- Software Register Name: This is included in the detailed register description and is also named *Software Name*.
- Software Bit field Name: These are included in the register bit field tables in the *Field Name* column. These names follow the hardware field name and are contained in parentheses.

注記 : If a software name does not exist in the C header files or if it exists but is the same as the hardware name, it is not included in this appendix and the above fields are not present.

The software register name will be:
<software module name>_<software register name>_<optional suffix>. One common suffix used for register names is “OFFSET”, which would give the OFFSET address of that register from the base address for the module.

The software bit field name will be:
<software module name>_<software register name>_<software bit field name>_<optional suffix>. One common suffix used for bit field names is “MASK”, which would be useful when extracting the bit field of interest from the full register.

B.2 Acronyms

The following acronyms are used for many of the registers.

Access Type	Description
clronrd	Readable, clears value on read
clronwr	Readable, clears value on write
nsnsro	During non-secure access, if thread is non-secure, it is read only
nsnsrw	During non-secure access, if thread is non-secure, it is read write
nsnswo	During non-secure access, if thread is non-secure, it is write only
nssraz	During non-secure access, if thread is secure, it is read as zero

Access Type	Description
raz	Read as zero
ro	Read-only
rud	Read undefined
rw	Normal read/write
rwso	Read/write, set only
sro	During secure access, it is read only
srw	During secure access, it is read write
swo	During secure access, it is write only
waz	Write as zero
wo	Write-only
wtc	Readable, write a one to clear
z	Access (read or write) as zero

B.3 Module Summary

Module Name	Module Type	Base Address	Description
axi_hp0	axi_hp	0xF8008000	AXI_HP Interface (AFI), Interface 0
axi_hp1	axi_hp	0xF8009000	AXI_HP Interface (AFI), Interface 1
axi_hp2	axi_hp	0xF800A000	AXI_HP Interface (AFI), Interface 2
axi_hp3	axi_hp	0xF800B000	AXI_HP Interface (AFI), Interface 3
can0	can	0xE0008000	Controller Area Network
can1	can	0xE0009000	Controller Area Network
ddrc	ddrc	0xF8006000	DDR memory controller
debug_cpu_cti0	cti	0xF8898000	Cross Trigger Interface, CPU 0
debug_cpu_cti1	cti	0xF8899000	Cross Trigger Interface, CPU 1
debug_cpu_pmu0	cortexa9_pmu	0xF8891000	Cortex A9 Performance Monitoring Unit, CPU 0
debug_cpu_pmu1	cortexa9_pmu	0xF8893000	Cortex A9 Performance Monitoring Unit, CPU 1
debug_cpu_ptm0	ptm	0xF889C000	CoreSight PTM-A9, CPU 0
debug_cpu_ptm1	ptm	0xF889D000	CoreSight PTM-A9, CPU 1

Module Name	Module Type	Base Address	Description
debug_cti_etb_tpiu	cti	0xF8802000	Cross Trigger Interface, ETB and TPIU
debug_cti_ftm	cti	0xF8809000	Cross Trigger Interface, FTM
debug_dap_rom	dap	0xF8800000	Debug Access Port ROM Table
debug_etb	etb	0xF8801000	Embedded Trace Buffer
debug_ftm	ftm	0xF880B000	Fabric Trace Macrocell
debug_funnel	funnel	0xF8804000	CoreSight Trace Funnel
debug_itm	itm	0xF8805000	Instrumentation Trace Macrocell
debug_tpiu	tpiu	0xF8803000	Trace Port Interface Unit
devcfg	devcfg	0xF8007000	Device configuraion Interface
dmac0_ns	dmac	0xF8004000	Direct Memory Access Controller, PL330, Non-Secure Mode
dmac0_s	dmac	0xF8003000	Direct Memory Access Controller, PL330, Secure Mode
gem0	GEM	0xE000B000	Gigabit Ethernet Controller
gem1	GEM	0xE000C000	Gigabit Ethernet Controller
gpio	gpio	0xE000A000	General Purpose Input / Output
gpv_qos301_cpu	qos301	0xF8946000	AMBA Network Interconnect Advanced Quality of Service (QoS-301), CPU-to-DDR
gpv_qos301_dmac	qos301	0xF8947000	AMBA Network Interconnect Advanced Quality of Service (QoS-301), DMAC
gpv_qos301_iou	qos301	0xF8948000	AMBA Network Interconnect Advanced Quality of Service (QoS-301), IOU
gpv_trustzone	nic301_addr_region_ctrl_registers	0xF8900000	AMBA NIC301 TrustZone.
i2c0	IIC	0xE0004000	Inter Integrated Circuit (I2C)
i2c1	IIC	0xE0005000	Inter Integrated Circuit (I2C)
l2cache	L2Cpl310	0xF8F02000	L2 cache PL310
mpcore	mpcore	0xF8F00000	Mpcore - SCU, Interrupt controller, Counters and Timers
ocm	ocm	0xF800C000	On-Chip Memory Registers
qspi	qspi	0xE000D000	LQSPI module Registers
sd0	sdio	0xE0100000	SD2.0/ SDIO2.0/ MMC3.31 AHB Host ControllerRegisters
sd1	sdio	0xE0101000	SD2.0/ SDIO2.0/ MMC3.31 AHB Host ControllerRegisters
slcr	slcr	0xF8000000	System Level Control Registers
smcc	pl353	0xE000E000	Shared memory controller
spi0	SPI	0xE0006000	Serial Peripheral Interface
spi1	SPI	0xE0007000	Serial Peripheral Interface

Module Name	Module Type	Base Address	Description
swdt	swdt	0xF8005000	System Watchdog Timer Registers
ttc0	ttc	0xF8001000	Triple Timer Counter
ttc1	ttc	0xF8002000	Triple Timer Counter
uart0	UART	0xE0000000	Universal Asynchronous Receiver Transmitter
uart1	UART	0xE0001000	Universal Asynchronous Receiver Transmitter
usb0	usb	0xE0002000	USB controller registers
usb1	usb	0xE0003000	USB controller registers

50 modules, 2036 registers.

B.4 AXI_HP Interface (AFI) (axi_hp)

Module Name	AXI_HP Interface (AFI) (axi_hp)
Base Address	0xF8008000 axi_hp0 0xF8009000 axi_hp1 0xF800A000 axi_hp2 0xF800B000 axi_hp3
Description	AXI_HP Interface (AFI)
Vendor Info	Xilinx S_AXI_HP

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
AFI_RDCHAN_CTRL	0x00000000	32	mixed	0x00000000	Read Channel Control Register
AFI_RDCHAN_ISSUINGCAP	0x00000004	32	mixed	0x00000007	Read Issuing Capability Register
AFI_RDQOS	0x00000008	32	mixed	0x00000000	QOS Read Channel Register
AFI_RDDATAFIFO_LEVEL	0x0000000C	32	mixed	0x00000000	Read Data FIFO Level Register
AFI_RDDEBUG	0x00000010	32	mixed	0x00000000	Read Channel Debug Register
AFI_WRCHAN_CTRL	0x00000014	32	mixed	0x00000F00	Write Channel Control Register
AFI_WRCHAN_ISSUINGCAP	0x00000018	32	mixed	0x00000007	Write Issuing Capability Register
AFI_WRQOS	0x0000001C	32	mixed	0x00000000	QOS Write Channel Register

Register Name	Address	Width	Type	Reset Value	Description
AFI_WRDATAFIFO_LEVEL	0x00000020	32	mixed	0x00000000	Write Data FIFO Level Register
AFI_WRDEBUG	0x00000024	32	mixed	0x00000000	Write Channel Debug Register

Register (axi_hp) AFI_RDCHAN_CTRL

Name	AFI_RDCHAN_CTRL
Relative Address	0x00000000
Absolute Address	axi_hp0: 0xF8008000 axi_hp1: 0xF8009000 axi_hp2: 0xF800A000 axi_hp3: 0xF800B000
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Read Channel Control Register

Register AFI_RDCHAN_CTRL Details

Control fields for Read Channel operation.

The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field

must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	raz	0x0	Return 0 when read
QosHeadOfCmdQEn	3	rw	0x0	When set, allows the priority of a transaction at the head of the RdCmdQ to be promoted if higher priority transactions are backed up behind it. The entire RdCmdQ will therefore be promoted when the fabric RdQos signal is promoted. When disabled, only the new read commands issued will receive the promotion.
FabricOutCmdEn	2	rw	0x0	Enable control of outstanding read commands from the fabric 0: The maximum number of outstanding read commands is always taken from APB register field, rdIssueCap0 1: The maximum outstanding number of read commands is selected from the fabric input, axds_rdissuecap1_en, as follows: Max Outstanding Read Commands = axds_rdissuecap1_en ? rdIssueCap1 : rdIssueCap0

Field Name	Bits	Type	Reset Value	Description
FabricQosEn	1	rw	0x0	Enable control of qos from the fabric 0: The qos bits are derived from APB register, AFI_RDQOS.staticQos 1: The qos bits are dynamically driven from the fabric input, axds_arqos[3:0]
32BitEn	0	rw	0x0	Configures the Read Channel as a 32-bit interface. 1: 32-bit enabled 0: 64-bit enabled

Register (axi_hp) AFI_RDCHAN_ISSUINGCAP

Name	AFI_RDCHAN_ISSUINGCAP
Relative Address	0x00000004
Absolute Address	axi_hp0: 0xF8008004 axi_hp1: 0xF8009004 axi_hp2: 0xF800A004 axi_hp3: 0xF800B004
Width	32 bits
Access Type	mixed
Reset Value	0x00000007
Description	Read Issuing Capability Register

Register AFI_RDCHAN_ISSUINGCAP Details

Sets the maximum number of Outstanding Read Commands allowed (Issuing Capability). Refers to the commands that can be outstanding from the AXI_HP to the SAM switch and back. Fields are selected by the 'axds_rdissuecap1_en' input. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field

must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	raz	0x0	Return 0 when read
rdIssueCap1	6:4	rw	0x0	Max number of outstanding read commands (Read Issuing Capability) field 1: 3'b000: 1 command 3'b001: 2 commands' ' '3'b111: 8 commands
reserved	3	raz	0x0	Return 0 when read
rdIssueCap0	2:0	rw	0x7	Max number of outstanding read commands (Read Issuing Capability) field 0: 3'b000: 1 command 3'b001: 2 commands' ' '3'b111: 8 commands

Register (axi_hp) AFI_RDQOS

Name	AFI_RDQOS
Relative Address	0x00000008
Absolute Address	axi_hp0: 0xF8008008 axi_hp1: 0xF8009008 axi_hp2: 0xF800A008 axi_hp3: 0xF800B008
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	QOS Read Channel Register

Register AFI_RDQOS Details

Sets the static Qos value to be used for the read channel. If APB register field, 'FabricQosEn' is 0 or ('FabricQosEn' is 1 and 'QosHeadOfCmdQEn' is 1), this static Qos value will be applied to all read commands enqueued into the RdCmdQ. If ('FabricQosEn' is 1 and 'QosHeadOfCmdQEn' is 0), this static Qos field will be ignored. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field

must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	raz	0x0	Return 0 when read
staticQos	3:0	rw	0x0	Sets the level of the Qos field to be used for the read channel 4'b0000: Lowest Priority' ' '4'b1111: Highest Priority

Register (axi_hp) AFI_RDDATAFIFO_LEVEL

Name	AFI_RDDATAFIFO_LEVEL
Relative Address	0x0000000C
Absolute Address	axi_hp0: 0xF800800C axi_hp1: 0xF800900C axi_hp2: 0xF800A00C axi_hp3: 0xF800B00C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Read Data FIFO Level Register

Register AFI_RDDATAFIFO_LEVEL Details

Returns the Level of the Read Data FIFO in Qwords. Note that this register should only be read if a valid HP port clock is actively running. If no clock is running the APB access will hang. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field

must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	raz	0x0	Return 0 when read
FifoLevel	7:0	ro	0x0	Returns the level measured in Dwords (64-bits) of the Read Data FIFO 8'h00: 0 Entries 8'h01: 1 Entry' ' '8'h8F: 128 Entries

Register (axi_hp) AFI_RDDEBUG

Name	AFI_RDDEBUG
Relative Address	0x00000010
Absolute Address	axi_hp0: 0xF8008010 axi_hp1: 0xF8009010 axi_hp2: 0xF800A010 axi_hp3: 0xF800B010
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Read Channel Debug Register

Register AFI_RDDEBUG Details

Miscellaneous debug fields for the Read channel. Not to be used for functional purposes. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field

must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	raz	0x0	Return 0 when read
OutRdCmds	4:1	ro	0x0	Returns the number of read commands in flight between the AXI_HP and the SAM switch 4'h0: 0 4'h1: 1 etc
RdDataFifoOverflow	0	ro	0x0	Bit is set if the RdDataFIFO overflows

Register (axi_hp) AFI_WRCHAN_CTRL

Name	AFI_WRCHAN_CTRL
Relative Address	0x00000014

Absolute Address	axi_hp0: 0xF8008014 axi_hp1: 0xF8009014 axi_hp2: 0xF800A014 axi_hp3: 0xF800B014
Width	32 bits
Access Type	mixed
Reset Value	0x00000F00
Description	Write Channel Control Register

Register AFI_WRCHAN_CTRL Details

Control fields for Write Channel operation. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	raz	0x0	Return 0 when read
WrDataThreshold	11:8	rw	0xF	Sets the threshold at which to send the write command. Note that this is measured in data beats, and is therefore dependent on the '32bitEn' field. 4'b0000: Send Write Command When 1 data beat is pushed into the Write Data FIFO 4'b0001: Send Write Command When 2 data beats are pushed into the Write Data FIFO' '4'b1111: Send Write Command When 16 data beats are pushed into the Write Data FIFO Note: If this field is programmed to be less than the actual burst length of the write command, the 'Wlast' will take priority. For example, if 'WrDataThreshold' is set to 4'b1111 (indicates 16 beats), and a Wlast is received after 8 beats, the write command is sent.
reserved	7:6	raz	0x0	Return 0 when read
WrCmdReleaseMode	5:4	rw	0x0	Mode of Write Command Release. 2'b00: Release Wr Command on 'Wlast' enqueue into Write Data FIFO 2'b01: Release Wr Command on a particular threshold being reached on the enqueue into Write Data FIFO. The 'WrDataThreshold' field is used to program the actual threshold. 2'b10: Reserved 2'b11: Reserved

Field Name	Bits	Type	Reset Value	Description
QosHeadOfCmdQEn	3	rw	0x0	When set, allows the priority of a transaction at the head of the WrCmdQ to be promoted if higher priority transactions are backed up behind it. The entire WrCmdQ will therefore be 'promoted' when the fabric 'WrQos' signal is promoted. When disabled, only the new write commands issued will receive the 'promotion'.
FabricOutCmdEn	2	rw	0x0	Enable control of outstanding write commands from the fabric 0: The maximum number of outstanding write commands is always taken from APB register field, 'wrIssueCap0'1: The maximum outstanding number of write commands is selected from the fabric input, 'axds_wrissuecap1_en', as follows: Max Outstanding Write Commands = axds_wrissuecap1_en ? wrIssueCap1 : wrIssueCap0
FabricQosEn	1	rw	0x0	Enable control of qos from the fabric 0: The qos bits are derived from APB register, 'AFI_WRQOS.staticQos'1: The qos bits are dynamically driven from the fabric input, 'axds_awqos[3:0]'
32BitEn	0	rw	0x0	Configures the Write Channel as a 32-bit interface. 1: 32-bit enabled 0: 64-bit enabled

Register (axi_hp) AFI_WRCHAN_ISSUINGCAP

Name	AFI_WRCHAN_ISSUINGCAP
Relative Address	0x00000018
Absolute Address	axi_hp0: 0xF8008018 axi_hp1: 0xF8009018 axi_hp2: 0xF800A018 axi_hp3: 0xF800B018
Width	32 bits
Access Type	mixed
Reset Value	0x00000007
Description	Write Issuing Capability Register

Register AFI_WRCHAN_ISSUINGCAP Details

Sets the maximum number of Outstanding Write Commands (Issuing Capability) allowed. Refers to the commands that can be outstanding from the AXI_HP to the SAM switch and back. Fields are selected by the 'axds_wrissuecap1_en' input. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field

must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	raz	0x0	Return 0 when read
wrIssueCap1	6:4	rw	0x0	Max number of outstanding write commands (Write Issuing Capability) field 1: 3'b000: 1 command 3'b001: 2 commands' ' '3'b111: 8 commands
reserved	3	raz	0x0	Return 0 when read
wrIssueCap0	2:0	rw	0x7	Max number of outstanding write commands (Write Issuing Capability) field 0: 3'b000: 1 command 3'b001: 2 commands' ' '3'b111: 8 commands

Register (axi_hp) AFI_WRQOS

Name	AFI_WRQOS
Relative Address	0x0000001C
Absolute Address	axi_hp0: 0xF800801C axi_hp1: 0xF800901C axi_hp2: 0xF800A01C axi_hp3: 0xF800B01C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	QOS Write Channel Register

Register AFI_WRQOS Details

Sets the static Qos value to be used for the write channel. If APB register field, 'FabricQosEn' is 0 or ('FabricQosEn' is 1 and 'QosHeadOfCmdQEn' is 1), this static Qos value will be applied to all write commands enqueued into the WrCmdQ. If ('FabricQosEn' is 1 and 'QosHeadOfCmdQEn' is 0), this static Qos field will be ignored. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field

must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	raz	0x0	Return 0 when read
staticQos	3:0	rw	0x0	Sets the level of the Qos field to be used for the write channel 4'b0000: Lowest Priority' ' '4'b1111: Highest Priority

Register (axi_hp) AFI_WRDATAFIFO_LEVEL

Name	AFI_WRDATAFIFO_LEVEL

Relative Address	0x00000020
Absolute Address	axi_hp0: 0xF8008020 axi_hp1: 0xF8009020 axi_hp2: 0xF800A020 axi_hp3: 0xF800B020
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Write Data FIFO Level Register

Register AFI_WRDATAFIFO_LEVEL Details

Returns the Level of the Write Data FIFO in Dwords. Note that this register should only be read if a valid HP port clock is actively running. If no clock is present, the APB access will hang. The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	raz	0x0	Return 0 when read
FifoLevel	7:0	ro	0x0	Returns the level measured in Dwords (64-bits) of the Write Data FIFO 8'h00: 0 Entries 8'h01: 1 Entry' ' '8'h8F: 128 Entries

Register (axi_hp) AFI_WRDEBUG

Name	AFI_WRDEBUG
Relative Address	0x00000024
Absolute Address	axi_hp0: 0xF8008024 axi_hp1: 0xF8009024 axi_hp2: 0xF800A024 axi_hp3: 0xF800B024
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Write Channel Debug Register

Register AFI_WRDEBUG Details

The associated "FPGA_RST_CTRL.FPGA_AXDSN_RST" register field must be written with "0" before accessing this register

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	raz	0x0	Return 0 when read
OutWrCmds	4:1	ro	0x0	Returns the number of write commands in flight between the AXI_HP and the SAM switch 4'h0: 0 4'h1: 1 etc
WrDataFifoOverflow	0	ro	0x0	Bit is set if the WrDataFIFO overflows

B.5 CAN Controller (can)

Module Name	CAN Controller (can)
Software Name	XCANPS
Base Address	0xE0008000 can0 0xE0009000 can1
Description	Controller Area Network
Vendor Info	Xilinx CAN

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
SRR	0x00000000	32	rw	0x00000000	Software Reset Register
MSR	0x00000004	32	rw	0x00000000	Mode Select Register
BRPR	0x00000008	32	rw	0x00000000	Baud Rate Prescaler Register
BTR	0x0000000C	32	rw	0x00000000	Bit Timing Register
ECR	0x00000010	32	ro	0x00000000	Error Counter Register
ESR	0x00000014	32	mixed	0x00000000	Error Status Register
SR	0x00000018	32	mixed	0x00000001	Status Register
ISR	0x0000001C	32	mixed	0x00006000	Interrupt Status Register
IER	0x00000020	32	rw	0x00000000	Interrupt Enable Register
ICR	0x00000024	32	mixed	0x00000000	Interrupt Clear Register
TCR	0x00000028	32	mixed	0x00000000	Timestamp Control Register
WIR	0x0000002C	32	rw	0x00003F3F	Watermark Interrupt Register
TXFIFO_ID	0x00000030	32	wo	0x00000000	transmit message fifo message identifier

Register Name	Address	Width	Type	Reset Value	Description
TXFIFO_DLC	0x00000034	32	rw	0x00000000	transmit message fifo data length code
TXFIFO_DATA1	0x00000038	32	rw	0x00000000	transmit message fifo data word 1
TXFIFO_DATA2	0x0000003C	32	rw	0x00000000	transmit message fifo data word 2
TXHPB_ID	0x00000040	32	wo	0x00000000	transmit high priority buffer message identifier
TXHPB_DLC	0x00000044	32	rw	0x00000000	transmit high priority buffer data length code
TXHPB_DATA1	0x00000048	32	rw	0x00000000	transmit high priority buffer data word 1
TXHPB_DATA2	0x0000004C	32	rw	0x00000000	transmit high priority buffer data word 2
RXFIFO_ID	0x00000050	32	ro	x	receive message fifo message identifier
RXFIFO_DLC	0x00000054	32	rw	x	receive message fifo data length code
RXFIFO_DATA1	0x00000058	32	rw	x	receive message fifo data word 1
RXFIFO_DATA2	0x0000005C	32	rw	x	receive message fifo data word 2
AFR	0x00000060	32	rw	0x00000000	Acceptance Filter Register
AFMR1	0x00000064	32	rw	x	Acceptance Filter Mask Register 1
AFIR1	0x00000068	32	rw	x	Acceptance Filter ID Register 1
AFMR2	0x0000006C	32	rw	x	Acceptance Filter Mask Register 2
AFIR2	0x00000070	32	rw	x	Acceptance Filter ID Register 2
AFMR3	0x00000074	32	rw	x	Acceptance Filter Mask Register 3
AFIR3	0x00000078	32	rw	x	Acceptance Filter ID Register 3
AFMR4	0x0000007C	32	rw	x	Acceptance Filter Mask Register 4
AFIR4	0x00000080	32	rw	x	Acceptance Filter ID Register 4

Register (can) SRR

Name	SRR
Relative Address	0x00000000
Absolute Address	can0: 0xE0008000 can1: 0xE0009000
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description Software Reset Register

Register SRR Details

Writing to the Software Reset Register (SRR) places the CAN controller in Configuration mode. Once in Configuration mode, the CAN controller drives recessive on the bus line and does not transmit or receive messages. During power-up, CEN and SRST bits are '0' and CONFIG bit in the Status Register (SR) is '1.' The Transfer Layer Configuration Registers can be changed only when CEN bit in the SRR Register is '0.' If the CEN bit is changed during core operation, it is recommended to reset the core so that operations start afresh.

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved.
CEN	1	rw	0x0	Can Enable The Enable bit for the CAN controller. 1: The CAN controller is in Loop Back, Sleep or Normal mode depending on the LBACK and SLEEP bits in the MSR. 0: The CAN controller is in the Configuration mode. If the CEN bit is changed during core operation, it is recommended to reset the core so that operations start afresh.
SRST	0	rw	0x0	Reset The Software reset bit for the CAN controller. 1: CAN controller is reset. If a 1 is written to this bit, all the CAN controller configuration registers (including the SRR) are reset. Reads to this bit always return a 0.

Register (can) MSR

Name MSR

Relative Address 0x00000004

Absolute Address can0: 0xE0008004
can1: 0xE0009004

Width 32 bits

Access Type rw

Reset Value 0x00000000

Description Mode Select Register

Register MSR Details

Writing to the Mode Select Register (MSR) enables the CAN controller to enter Snoop, Sleep, Loop Back, or Normal modes. In Normal mode, the CAN controller participates in normal bus communication. If the SLEEP bit is set to '1,' the CAN controller enters Sleep mode. If the LBACK bit is set to '1,' the CAN controller enters Loop Back mode. If the SNOOP mode is set to '1', the CAN controller enters Snoop mode and does not participate in bus communication but only receives messages.

The LBACK and SLEEP bits should never be set to '1' at the same time. At any given point the CAN controller can be either in Loop Back mode or Sleep mode, but not both simultaneously. If both bits are set, then LBACK Mode takes priority. SNOOP Mode has least priority. In order for core to enter SNOOP mode LBACK and SLEEP modes should be set to '0'.

Field Name	Bits	Type	Reset Value	Description
reserved	31:3	rw	0x0	Reserved.
SNOOP	2	rw	0x0	Snoop Mode Select The Snoop Mode Select bit. 1: CAN controller is in Snoop mode. 0: CAN controller is in Normal, Loop Back, Configuration, or Sleep mode. This bit can be written to only when CEN bit in SRR is 0.
LBACK	1	rw	0x0	Loop Back Mode Select The Loop Back Mode Select bit. 1: CAN controller is in Loop Back mode. 0: CAN controller is in Normal, Snoop, Configuration, or Sleep mode. This bit can be written to only when CEN bit in SRR is 0.
SLEEP	0	rw	0x0	Sleep Mode Select The Sleep Mode select bit. 1: CAN controller is in Sleep mode. 0: CAN controller is in Normal, Snoop, Configuration or Loop Back mode. This bit is cleared when the CAN controller wakes up from the Sleep mode.

Register (can) BRPR

Name	BRPR
Relative Address	0x00000008
Absolute Address	can0: 0xE0008008 can1: 0xE0009008
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Baud Rate Prescaler Register

Register BRPR Details

The BRPR can be programmed to any value in the range 0-255. The actual value is 1 more than the value written into the register.

Please refer to the CAN chapter for more details.

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	Reserved
BRP	7:0	rw	0x0	Baud Rate Prescaler These bits indicate the prescaler value. The actual value ranges from 1 to 256.

Register (can) BTR

Name	BTR
Relative Address	0x0000000C
Absolute Address	can0: 0xE000800C can1: 0xE000900C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Bit Timing Register

Register BTR Details

The Bit Timing Register (BTR) specifies the bits needed to configure bit time. Specifically, the Propagation Segment, Phase segment 1, Phase segment 2, and Synchronization Jump Width (as defined in CAN 2.0A, CAN 2.0B and ISO 11891-1) are written to the BTR. The actual value of each of these fields is one more than the value written to this register.

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	rw	0x0	Reserved
SJW	8:7	rw	0x0	Synchronization Jump Width Indicates the Synchronization Jump Width as specified in the CAN 2.0A and CAN 2.0B standard. The actual value is one more than the value written to the register.
TS2	6:4	rw	0x0	Time Segment 2 Indicates Phase Segment 2 as specified in the CAN 2.0A and CAN 2.0B standard. The actual value is one more than the value written to the register.
TS1	3:0	rw	0x0	Time Segment 1 Indicates the Sum of Propagation Segment and Phase Segment 1 as specified in the CAN 2.0A and CAN 2.0B standard. The actual value is one more than the value written to the register.

Register (can) ECR

Name	ECR
Relative Address	0x00000010

Absolute Address	can0: 0xE0008010 can1: 0xE0009010
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Error Counter Register

Register ECR Details

The ECR is a read-only register. Writes to the ECR have no effect. The value of the error counters in the register reflect the values of the transmit and receive error counters in the CAN Protocol Engine Module (see Figure 1).

The following conditions reset the Transmit and Receive Error counters:

* When '1' is written to the SRST bit in the SRR

* When '0' is written to the CEN bit in the SRR

* When the CAN controller enters Bus Off state

* During Bus Off recovery when the CAN controller enters Error Active state after 128 occurrences of 11 consecutive recessive bits

When in Bus Off recovery, the Receive Error counter is advanced by 1 when a sequence of 11 consecutive recessive bits is seen.

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved
REC	15:8	ro	0x0	Receive Error Counter Indicates the Value of the Receive Error Counter.
TEC	7:0	ro	0x0	Transmit Error Counter Indicates the Value of the Transmit Error Counter.

Register (can) ESR

Name	ESR
Relative Address	0x00000014
Absolute Address	can0: 0xE0008014 can1: 0xE0009014
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Error Status Register

Register ESR Details

The Error Status Register (ESR) indicates the type of error that has occurred on the bus. If more than one error occurs, all relevant error flag bits are set in this register. The ESR is a write-to-clear register. Writes to this register will not set any bits, but will clear the bits that are set.

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved
ACKER	4	wtc	0x0	ACK Error Indicates an acknowledgment error. 1: Indicates an acknowledgment error has occurred. 0: Indicates an acknowledgment error has not occurred on the bus since the last write to this register. If this bit is set, writing a 1 clears it.
BERR	3	wtc	0x0	Bit Error Indicates the received bit is not the same as the transmitted bit during bus communication. 1: Indicates a bit error has occurred. 0: Indicates a bit error has not occurred on the bus since the last write to this register. If this bit is set, writing a 1 clears it.
STER	2	wtc	0x0	Stuff Error Indicates an error if there is a stuffing violation. 1: Indicates a stuff error has occurred. 0: Indicates a stuff error has not occurred on the bus since the last write to this register. If this bit is set, writing a 1 clears it.
FMER	1	wtc	0x0	Form Error Indicates an error in one of the fixed form fields in the message frame. 1: Indicates a form error has occurred. 0: Indicates a form error has not occurred on the bus since the last write to this register. If this bit is set, writing a 1 clears it.
CRCER	0	wtc	0x0	CRC Error Indicates a CRC error has occurred. 1: Indicates a CRC error has occurred. 0: Indicates a CRC error has not occurred on the bus since the last write to this register. If this bit is set, writing a 1 clears it. In case of a CRC Error and a CRC delimiter corruption, only the FMER bit is set.

Register (can) SR

Name	SR
Relative Address	0x00000018
Absolute Address	can0: 0xE0008018 can1: 0xE0009018

Width	32 bits
Access Type	mixed
Reset Value	0x00000001
Description	Status Register

Register SR Details

The CAN Status Register provides a status of all conditions of the Core. Specifically, FIFO status, Error State, Bus State and Configuration mode are reported.

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	rw	0x0	Reserved
SNOOP	12	ro	0x0	Snoop Mode Indicates the CAN controller is in Snoop Mode. 1: Indicates the CAN controller is in Snoop Mode. 0: Indicates the CAN controller is not in Snoop mode.
ACFBSY	11	ro	0x0	Acceptance Filter Busy indicator. Indicates write-ablity of the Mask and ID registers, read-only: 0: writable 1: not writable. This bit reads 1 when a 0 is written to any of the valid UAF bits in an Acceptance Filter Register.
TXFLL	10	ro	0x0	Transmit FIFO Full Indicates that the TX FIFO is full. 1: Indicates the TX FIFO is full. 0: Indicates the TX FIFO is not full.
TXBFLL	9	ro	0x0	High Priority Transmit Buffer Full Indicates the High Priority Transmit Buffer is full. 1: Indicates the High Priority Transmit Buffer is full. 0: Indicates the High Priority Transmit Buffer is not full.
ESTAT	8:7	ro	0x0	Error Status Indicates the error status of the CAN controller. 00: Indicates Configuration Mode (CONFIG = 1). Error State is undefined. 01: Indicates Error Active State. 11: Indicates Error Passive State. 10: Indicates Bus Off State.

Field Name	Bits	Type	Reset Value	Description
ERRWRN	6	ro	0x0	Error Warning Indicates that either the Transmit Error counter or the Receive Error counter has exceeded a value of 96. 1: One or more error counters have a value greater than or equal to 96. 0: Neither of the error counters has a value greater than or equal to 96.
BBSY	5	ro	0x0	Bus Busy Indicates the CAN bus status. 1: Indicates that the CAN controller is either receiving a message or transmitting a message. 0: Indicates that the CAN controller is either in Configuration mode or the bus is idle.
BIDLE	4	ro	0x0	Bus Idle Indicates the CAN bus status. 1: Indicates no bus communication is taking place. 0: Indicates the CAN controller is either in Configuration mode or the bus is busy.
NORMAL	3	ro	0x0	Normal Mode Indicates the CAN controller is in Normal Mode. 1: Indicates the CAN controller is in Normal Mode. 0: Indicates the CAN controller is not in Normal mode.
SLEEP	2	ro	0x0	Sleep Mode Indicates the CAN controller is in Sleep mode. 1: Indicates the CAN controller is in Sleep mode. 0: Indicates the CAN controller is not in Sleep mode.
LBACK	1	ro	0x0	Loop Back Mode Indicates the CAN controller is in Loop Back mode. 1: Indicates the CAN controller is in Loop Back mode. 0: Indicates the CAN controller is not in Loop Back mode.
CONFIG	0	ro	0x1	Configuration Mode Indicator Indicates the CAN controller is in Configuration mode. 1: Indicates the CAN controller is in Configuration mode. 0: Indicates the CAN controller is not in Configuration mode.

Register (can) ISR

Name	ISR
Relative Address	0x0000001C

Absolute Address	can0: 0xE000801C can1: 0xE000901C
Width	32 bits
Access Type	mixed
Reset Value	0x00006000
Description	Interrupt Status Register

Register ISR Details

The Interrupt Status Register (ISR) contains bits that are set when a particular interrupt condition occurs. If the corresponding mask bit in the Interrupt Enable Register is set, an interrupt is generated.

Interrupt bits in the ISR can be cleared by writing to the Interrupt Clear Register. For all bits in the ISR, a set condition takes priority over the clear condition and the bit continues to remain '1.'

Field Name	Bits	Type	Reset Value	Description
reserved	31:15	rw	0x0	reserved
TXFEMP (IXR_TXFEMP)	14	ro	0x1	Transmit FIFO EmptyInterrupt A 1 indicates that the Transmit FIFO is empty. The interrupt continues to assert as long as the TX FIFO is empty. This bit can be cleared only by writing to the ICR.
TXFWMEMP (IXR_TXFWMEMP)	13	ro	0x1	Transmit FIFO Watermark Empty Interrupt A 1 indicates that the TX FIFO is empty based on watermark programming. The interrupt continues to assert as long as the number of empty spaces in the TX FIFO is greater than TX FIFO empty watermark. This bit can be cleared only by writing to the Interrupt Clear Register.
RXFWMFLL (IXR_RXFWMFLL)	12	ro	0x0	Receive FIFO Watermark Full Interrupt A 1 indicates that the RX FIFO is full based on watermark programming. The interrupt continues to assert as long as the RX FIFO count is above RX FIFO Full watermark. This bit can be cleared only by writing to the Interrupt Clear Register.
WKUP (IXR_WKUP)	11	ro	0x0	Wake up Interrupt A 1 indicates that the CAN controller entered Normal mode from Sleep Mode. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR.

Field Name	Bits	Type	Reset Value	Description
SLP (IXR_SLP)	10	ro	0x0	Sleep Interrupt A 1 indicates that the CAN controller entered Sleep mode. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR.
BSOFF (IXR_BSOFF)	9	ro	0x0	Bus Off Interrupt A 1 indicates that the CAN controller entered the Bus Off state. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR.
ERROR (IXR_ERROR)	8	ro	0x0	Error Interrupt A 1 indicates that an error occurred during message transmission or reception. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR.
RXNEMP (IXR_RXNEMP)	7	ro	0x0	Receive FIFO Not Empty Interrupt A 1 indicates that the Receive FIFO is not empty. This bit can be cleared only by writing to the ICR.
RXOFLW (IXR_RXOFLW)	6	ro	0x0	RX FIFO Overflow Interrupt A 1 indicates that a message has been lost. This condition occurs when a new message is being received and the Receive FIFO is Full. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR.
RXUFLW (IXR_RXUFLW)	5	ro	0x0	RX FIFO Underflow Interrupt A 1 indicates that a read operation was attempted on an empty RX FIFO. This bit can be cleared only by writing to the ICR.
RXOK (IXR_RXOK)	4	ro	0x0	New Message Received Interrupt A 1 indicates that a message was received successfully and stored into the RX FIFO. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR.

Field Name	Bits	Type	Reset Value	Description
TXBFLL (IXR_TXBFLL)	3	ro	0x0	High Priority Transmit Buffer Full Interrupt A 1 indicates that the High Priority Transmit Buffer is full. The status of the bit is unaffected if write transactions occur on the High Priority Transmit Buffer when it is already full. This bit can be cleared only by writing to the ICR.
TXFLL (IXR_TXFLL)	2	ro	0x0	Transmit FIFO Full Interrupt A 1 indicates that the TX FIFO is full. The status of the bit is unaffected if write transactions occur on the Transmit FIFO when it is already full. This bit can be cleared only by writing to the Interrupt Clear Register.
TXOK (IXR_TXOK)	1	ro	0x0	Transmission Successful Interrupt A 1 indicates that a message was transmitted successfully. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR. In Loop Back mode, both TXOK and RXOK bits are set. The RXOK bit is set before the TXOK bit.
ARBLST (IXR_ARBLST)	0	ro	0x0	Arbitration Lost Interrupt A 1 indicates that arbitration was lost during message transmission. This bit can be cleared by writing to the ICR. This bit is also cleared when a 0 is written to the CEN bit in the SRR.

Register (can) IER

Name	IER
Relative Address	0x00000020
Absolute Address	can0: 0xE0008020 can1: 0xE0009020
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Enable Register

Register IER Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:15	rw	0x0	Reserved
ETXFEMP (IXR_TXFEMP)	14	rw	0x0	Enable TXFIFO Empty Interrupt Writes to this bit enable or disable interrupts when the TXFEMP bit in the ISR is set. 1: Enable interrupt generation if TXFEMP bit in ISR is set. 0: Disable interrupt generation if TXFEMP bit in ISR is set.
ETXFWMEMP (IXR_TXFWMEMP)	13	rw	0x0	Enable TXFIFO watermark Empty Interrupt Writes to this bit enable or disable interrupts when the TXFWMEMP bit in the ISR is set. 1: Enable interrupt generation if TXFWMEMP bit in ISR is set. 0: Disable interrupt generation if TXFWMEMP bit in ISR is set.
ERXFWMFLL (IXR_RXFWMFLL)	12	rw	0x0	Enable RXFIFO watermark Full Interrupt Writes to this bit enable or disable interrupts when the RXFLL bit in the ISR is set. 1: Enable interrupt generation if RXFWMFLL bit in ISR is set. 0: Disable interrupt generation if RXFWMFLL bit in ISR is set.
EWKUP (IXR_WKUP)	11	rw	0x0	Enable Wake up Interrupt Writes to this bit enable or disable interrupts when the WKUP bit in the ISR is set. 1: Enable interrupt generation if WKUP bit in ISR is set. 0: Disable interrupt generation if WKUP bit in ISR is set.
ESLP (IXR_SLP)	10	rw	0x0	Enable Sleep Interrupt Writes to this bit enable or disable interrupts when the SLP bit in the ISR is set. 1: Enable interrupt generation if SLP bit in ISR is set. 0: Disable interrupt generation if SLP bit in ISR is set.
EBSOFF (IXR_BSOFF)	9	rw	0x0	Enable Bus OFF Interrupt Writes to this bit enable or disable interrupts when the BSOFF bit in the ISR is set. 1: Enable interrupt generation if BSOFF bit in ISR is set. 0: Disable interrupt generation if BSOFF bit in ISR is set.

Field Name	Bits	Type	Reset Value	Description
EERROR (IXR_ERROR)	8	rw	0x0	Enable Error Interrupt Writes to this bit enable or disable interrupts when the ERROR bit in the ISR is set. 1: Enable interrupt generation if ERROR bit in ISR is set. 0: Disable interrupt generation if ERROR bit in ISR is set.
ERXNEMP (IXR_RXNEMP)	7	rw	0x0	Enable Receive FIFO Not Empty Interrupt Writes to this bit enable or disable interrupts when the RXNEMP bit in the ISR is set. 1: Enable interrupt generation if RXNEMP bit in ISR is set. 0: Disable interrupt generation if RXNEMP bit in ISR is set.
ERXOFLW (IXR_RXOFLW)	6	rw	0x0	Enable RX FIFO Overflow Interrupt Writes to this bit enable or disable interrupts when the RXOFLW bit in the ISR is set. 1: Enable interrupt generation if RXOFLW bit in ISR is set. 0: Disable interrupt generation if RXOFLW bit in ISR is set.
ERXUFLW (IXR_RXUFLW)	5	rw	0x0	Enable RX FIFO Underflow Interrupt Writes to this bit enable or disable interrupts when the RXUFLW bit in the ISR is set. 1: Enable interrupt generation if RXUFLW bit in ISR is set. 0: Disable interrupt generation if RXUFLW bit in ISR is set.
ERXOK (IXR_RXOK)	4	rw	0x0	Enable New Message Received Interrupt Writes to this bit enable or disable interrupts when the RXOK bit in the ISR is set. 1: Enable interrupt generation if RXOK bit in ISR is set. 0: Disable interrupt generation if RXOK bit in ISR is set.
ETXBFLL (IXR_TXBFLL)	3	rw	0x0	Enable High Priority Transmit Buffer Full Interrupt Writes to this bit enable or disable interrupts when the TXBFLL bit in the ISR is set. 1: Enable interrupt generation if TXBFLL bit in ISR is set. 0: Disable interrupt generation if TXBFLL bit in ISR is set.

Field Name	Bits	Type	Reset Value	Description
ETXFLL (IXR_TXFLL)	2	rw	0x0	Enable Transmit FIFO Full Interrupt Writes to this bit enable or disable interrupts when TXFLL bit in the ISR is set. 1: Enable interrupt generation if TXFLL bit in ISR is set. 0: Disable interrupt generation if TXFLL bit in ISR is set.
ETXOK (IXR_TXOK)	1	rw	0x0	Enable Transmission Successful Interrupt Writes to this bit enable or disable interrupts when the TXOK bit in the ISR is set. 1: Enable interrupt generation if TXOK bit in ISR is set. 0: Disable interrupt generation if TXOK bit in ISR is set.
EARBLST (IXR_ARBLST)	0	rw	0x0	Enable Arbitration Lost Interrupt Writes to this bit enable or disable interrupts when the ARBLST bit in the ISR is set. 1: Enable interrupt generation if ARBLST bit in ISR is set. 0: Disable interrupt generation if ARBLST bit in ISR is set.

Register (can) ICR

Name	ICR
Relative Address	0x00000024
Absolute Address	can0: 0xE0008024 can1: 0xE0009024
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Clear Register

Register ICR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:15	rw	0x0	Reserved
CTXFEMP (IXR_TXFEMP)	14	wo	0x0	Clear TXFIFO Empty Interrupt Writing a 1 to this bit clears the TXFEMP bit in the ISR.

Field Name	Bits	Type	Reset Value	Description
CTXFWMEMP (IXR_TXFWMEMP)	13	wo	0x0	Clear TXFIFO Watermark Empty Interrupt Writing a 1 to this bit clears the TXFWMEMP bit in the ISR.
CRXFWMFLL (IXR_RXFWMFLL)	12	wo	0x0	Clear RXFIFO Watermark Full Interrupt Writing a 1 to this bit clears the RXFWMFLL bit in the ISR.
CWKUP (IXR_WKUP)	11	wo	0x0	Clear Wake up Interrupt Writing a 1 to this bit clears the WKUP bit in the ISR.
CSLP (IXR_SLP)	10	wo	0x0	Clear Sleep Interrupt Writing a 1 to this bit clears the SLP bit in the ISR.
CBSOFF (IXR_BSOFF)	9	wo	0x0	Clear Bus Off Interrupt Writing a 1 to this bit clears the BSOFF bit in the ISR.
CERROR (IXR_ERROR)	8	wo	0x0	Clear Error Interrupt Writing a 1 to this bit clears the ERROR bit in the ISR.
CRXNEMP (IXR_RXNEMP)	7	wo	0x0	Clear Receive FIFO Not Empty Interrupt Writing a 1 to this bit clears the RXNEMP bit in the ISR.
CRXOFLW (IXR_RXOFLW)	6	wo	0x0	Clear RX FIFO Overflow Interrupt Writing a 1 to this bit clears the RXOFLW bit in the ISR.
CRXUFLW (IXR_RXUFLW)	5	wo	0x0	Clear RX FIFO Underflow Interrupt Writing a 1 to this bit clears the RXUFLW bit in the ISR.
CRXOK (IXR_RXOK)	4	wo	0x0	Clear New Message Received Interrupt Writing a 1 to this bit clears the RXOK bit in the ISR.
CTXBFLL (IXR_TXBFLL)	3	wo	0x0	Clear High Priority Transmit Buffer Full Interrupt Writing a 1 to this bit clears the TXBFLL bit in the ISR.
CTXFLL (IXR_TXFLL)	2	wo	0x0	Clear Transmit FIFO Full Interrupt Writing a 1 to this bit clears the TXFLL bit in the ISR.
CTXOK (IXR_TXOK)	1	wo	0x0	Clear Transmission Successful Interrupt Writing a 1 to this bit clears the CTXOK bit in the ISR.
CARBLST (IXR_ARBLST)	0	wo	0x0	Clear Arbitration Lost Interrupt Writing a 1 to this bit clears the ARBLST bit in the ISR.

Register (can) TCR

Name	TCR
Relative Address	0x00000028

Absolute Address	can0: 0xE0008028 can1: 0xE0009028
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Timestamp Control Register

Register TCR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	reserved
CTS	0	wo	0x0	Clear Timestamp Internal free running counter is cleared to 0 when CTS=1. This bit only needs to be written once with a 1 to clear the counter. The bit will automatically return to 0.

Register (can) WIR

Name	WIR
Relative Address	0x0000002C
Absolute Address	can0: 0xE000802C can1: 0xE000902C
Width	32 bits
Access Type	rw
Reset Value	0x00003F3F
Description	Watermark Interrupt Register

Register WIR Details

The TXFIFO Empty watermark (EW) programmed in this register will be applied to TX FIFO only. The RXFIFO Full watermark (FW) programmed in this register will be applied to RX FIFO only. The watermark register is allowed to program only when CEN=0 in SRR register.

The TXFIFO Watermark EMPTY interrupt (TXFWMEMP) will continue to assert as long as the number of empty spaces in the TX FIFO is greater than the TXFIFO Empty watermark (EW). The RXFLL interrupt will continue to assert as long as the RX FIFO count remains above the RXFIFO Full watermark (FW).

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	rw	0x0	reserved
EW	15:8	rw	0x3F	TXFIFO Empty watermark TXFIFO generates an EMPTY interrupt based on the value programmed in this field. The valid range is (1-63). No protection is given for illegal programming in this field. This field can be written to only when CEN bit in SRR is 0.
FW	7:0	rw	0x3F	RXFIFO Full watermark RXFIFO generates FULL interrupt based on the value programmed in this field. The valid range is (1-63). No protection is given for illegal programming in this field. This field can be written to only when CEN bit in SRR is 0.

Register (can) TXFIFO_ID

Name	TXFIFO_ID
Relative Address	0x00000030
Absolute Address	can0: 0xE0008030 can1: 0xE0009030
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	transmit message fifo message identifier

Register TXFIFO_ID Details

Field Name	Bits	Type	Reset Value	Description
IDH (IDR_ID1)	31:21	wo	0x0	Standard Message ID The Identifier portion for a Standard Frame is 11 bits. These bits indicate the Standard Frame ID. This field is valid for both Standard and Extended Frames.
SRRRTR (IDR_SRR)	20	wo	0x0	Substitute Remote Transmission Request This bit differentiates between data frames and remote frames. Valid only for Standard Frames. For Extended frames this bit is 1. 1: Indicates that the message frame is a Remote Frame. 0: Indicates that the message frame is a Data Frame.

Field Name	Bits	Type	Reset Value	Description
IDE (IDR_IDE)	19	wo	0x0	Identifier Extension This bit differentiates between frames using the Standard Identifier and those using the Extended Identifier. Valid for both Standard and Extended Frames. 1: Indicates the use of an Extended Message Identifier. 0: Indicates the use of a Standard Message Identifier.
IDL (IDR_ID2)	18:1	wo	0x0	Extended Message ID This field indicates the Extended Identifier. Valid only for Extended Frames. For Standard Frames, reads from this field return 0s. For Standard Frames, writes to this field should be 0s.
RTR (IDR_RTR)	0	wo	0x0	Remote Transmission Request This bit differentiates between data frames and remote frames. Valid only for Extended Frames. 1: Indicates the message object is a Remote Frame 0: Indicates the message object is a Data Frame For Standard Frames, reads from this bit returns 0 For Standard Frames, writes to this bit should be 0

Register (can) TXFIFO_DLC

Name	TXFIFO_DLC
Relative Address	0x00000034
Absolute Address	can0: 0xE0008034 can1: 0xE0009034
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	transmit message fifo data length code

Register TXFIFO_DLC Details

Field Name	Bits	Type	Reset Value	Description
DLC (DLCR_DLC)	31:28	rw	0x0	Data Length Code This is the data length portion of the control field of the CAN frame. This indicates the number valid data bytes in Data Word 1 and Data Word 2 registers.
reserved	27:0	rw	0x0	reserved

Register (can) TXFIFO_DATA1

Name	TXFIFO_DATA1
Software Name	TXFIFO_DW1
Relative Address	0x00000038
Absolute Address	can0: 0xE0008038 can1: 0xE0009038
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	transmit message fifo data word 1

Register TXFIFO_DATA1 Details

Field Name	Bits	Type	Reset Value	Description
DB0 (DW1R_DB0)	31:24	rw	0x0	Data Byte 0 Reads from this field return invalid data if the message has no data.
DB1 (DW1R_DB1)	23:16	rw	0x0	Data Byte 1 Reads from this field return invalid data if the message has only 1 byte of data or fewer
DB2 (DW1R_DB2)	15:8	rw	0x0	Data Byte 2 Reads from this field return invalid data if the message has only 2 byte of data or fewer
DB3 (DW1R_DB3)	7:0	rw	0x0	Data Byte 3 Reads from this field return invalid data if the message has only 3 byte of data or fewer

Register (can) TXFIFO_DATA2

Name	TXFIFO_DATA2
Software Name	TXFIFO_DW2
Relative Address	0x0000003C
Absolute Address	can0: 0xE000803C can1: 0xE000903C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	transmit message fifo data word 2

Register TXFIFO_DATA2 Details

Field Name	Bits	Type	Reset Value	Description
DB0 (DW2R_DB4)	31:24	rw	0x0	Data Byte 4 Reads from this field return invalid data if the message has only 4 byte of data or fewer
DB1 (DW2R_DB5)	23:16	rw	0x0	Data Byte 5 Reads from this field return invalid data if the message has only 5 byte of data or fewer
DB2 (DW2R_DB6)	15:8	rw	0x0	Data Byte 6 Reads from this field return invalid data if the message has only 6 byte of data or fewer
DB3 (DW2R_DB7)	7:0	rw	0x0	Data Byte 7 Reads from this field return invalid data if the message has 7 byte of data or fewer

Register (can) TXHPB_ID

Name	TXHPB_ID
Relative Address	0x00000040
Absolute Address	can0: 0xE0008040 can1: 0xE0009040
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	transmit high priority buffer message identifier

Register TXHPB_ID Details

Field Name	Bits	Type	Reset Value	Description
IDH (IDR_ID1)	31:21	wo	0x0	Standard Message ID The Identifier portion for a Standard Frame is 11 bits. These bits indicate the Standard Frame ID. This field is valid for both Standard and Extended Frames.
SRRRTR (IDR_SRR)	20	wo	0x0	Substitute Remote Transmission Request This bit differentiates between data frames and remote frames. Valid only for Standard Frames. For Extended frames this bit is 1. 1: Indicates that the message frame is a Remote Frame. 0: Indicates that the message frame is a Data Frame.

Field Name	Bits	Type	Reset Value	Description
IDE (IDR_IDE)	19	wo	0x0	Identifier Extension This bit differentiates between frames using the Standard Identifier and those using the Extended Identifier. Valid for both Standard and Extended Frames. 1: Indicates the use of an Extended Message Identifier. 0: Indicates the use of a Standard Message Identifier.
IDL (IDR_ID2)	18:1	wo	0x0	Extended Message ID This field indicates the Extended Identifier. Valid only for Extended Frames. For Standard Frames, reads from this field return 0s. For Standard Frames, writes to this field should be 0s.
RTR (IDR_RTR)	0	wo	0x0	Remote Transmission Request This bit differentiates between data frames and remote frames. Valid only for Extended Frames. 1: Indicates the message object is a Remote Frame 0: Indicates the message object is a Data Frame For Standard Frames, reads from this bit returns 0 For Standard Frames, writes to this bit should be 0

Register (can) TXHPB_DLC

Name	TXHPB_DLC
Relative Address	0x00000044
Absolute Address	can0: 0xE0008044 can1: 0xE0009044
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	transmit high priority buffer data length code

Register TXHPB_DLC Details

Field Name	Bits	Type	Reset Value	Description
DLC (DLCR_DLC)	31:28	rw	0x0	Data Length Code This is the data length portion of the control field of the CAN frame. This indicates the number valid data bytes in Data Word 1 and Data Word 2 registers.
reserved	27:0	rw	0x0	reserved

Register (can) TXHPB_DATA1

Name	TXHPB_DATA1
Software Name	TXHPB_DW1
Relative Address	0x00000048
Absolute Address	can0: 0xE0008048 can1: 0xE0009048
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	transmit high priority buffer data word 1

Register TXHPB_DATA1 Details

Field Name	Bits	Type	Reset Value	Description
DB0 (DW1R_DB0)	31:24	rw	0x0	Data Byte 0 Reads from this field return invalid data if the message has no data.
DB1 (DW1R_DB1)	23:16	rw	0x0	Data Byte 1 Reads from this field return invalid data if the message has only 1 byte of data or fewer
DB2 (DW1R_DB2)	15:8	rw	0x0	Data Byte 2 Reads from this field return invalid data if the message has only 2 byte of data or fewer
DB3 (DW1R_DB3)	7:0	rw	0x0	Data Byte 3 Reads from this field return invalid data if the message has only 3 byte of data or fewer

Register (can) TXHPB_DATA2

Name	TXHPB_DATA2
Software Name	TXHPB_DW2
Relative Address	0x0000004C
Absolute Address	can0: 0xE000804C can1: 0xE000904C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	transmit high priority buffer data word 2

Register TXHPB_DATA2 Details

Field Name	Bits	Type	Reset Value	Description
DB0 (DW2R_DB4)	31:24	rw	0x0	Data Byte 4 Reads from this field return invalid data if the message has only 4 byte of data or fewer
DB1 (DW2R_DB5)	23:16	rw	0x0	Data Byte 5 Reads from this field return invalid data if the message has only 5 byte of data or fewer
DB2 (DW2R_DB6)	15:8	rw	0x0	Data Byte 6 Reads from this field return invalid data if the message has only 6 byte of data or fewer
DB3 (DW2R_DB7)	7:0	rw	0x0	Data Byte 7 Reads from this field return invalid data if the message has 7 byte of data or fewer

Register (can) RXFIFO_ID

Name	RXFIFO_ID
Relative Address	0x00000050
Absolute Address	can0: 0xE0008050 can1: 0xE0009050
Width	32 bits
Access Type	ro
Reset Value	x
Description	receive message fifo message identifier

Register RXFIFO_ID Details

Field Name	Bits	Type	Reset Value	Description
IDH (IDR_ID1)	31:21	ro	x	Standard Message ID The Identifier portion for a Standard Frame is 11 bits. These bits indicate the Standard Frame ID. This field is valid for both Standard and Extended Frames.
SRRRTR (IDR_SRR)	20	ro	x	Substitute Remote Transmission Request This bit differentiates between data frames and remote frames. Valid only for Standard Frames. For Extended frames this bit is 1. 1: Indicates that the message frame is a Remote Frame. 0: Indicates that the message frame is a Data Frame.

Field Name	Bits	Type	Reset Value	Description
IDE (IDR_IDE)	19	ro	x	Identifier Extension This bit differentiates between frames using the Standard Identifier and those using the Extended Identifier. Valid for both Standard and Extended Frames. 1: Indicates the use of an Extended Message Identifier. 0: Indicates the use of a Standard Message Identifier.
IDL (IDR_ID2)	18:1	ro	x	Extended Message ID This field indicates the Extended Identifier. Valid only for Extended Frames. For Standard Frames, reads from this field return 0s For Standard Frames, writes to this field should be 0s
RTR (IDR_RTR)	0	ro	x	Remote Transmission Request This bit differentiates between data frames and remote frames. Valid only for Extended Frames. 1: Indicates the message object is a Remote Frame 0: Indicates the message object is a Data Frame For Standard Frames, reads from this bit returns 0 For Standard Frames, writes to this bit should be 0

Register (can) RXFIFO_DLC

Name	RXFIFO_DLC
Relative Address	0x00000054
Absolute Address	can0: 0xE0008054 can1: 0xE0009054
Width	32 bits
Access Type	rw
Reset Value	x
Description	receive message fifo data length code

Register RXFIFO_DLC Details

Field Name	Bits	Type	Reset Value	Description
DLC (DLCR_DLC)	31:28	rw	x	Data Length Code This is the data length portion of the control field of the CAN frame. This indicates the number valid data bytes in Data Word 1 and Data Word 2 registers.
reserved	27:16	rw	x	reserved
RXT	15:0	rw	x	RX Timestamp

Register (can) RXFIFO_DATA1

Name	RXFIFO_DATA1
Software Name	RXFIFO_DW1
Relative Address	0x00000058
Absolute Address	can0: 0xE0008058 can1: 0xE0009058
Width	32 bits
Access Type	rw
Reset Value	x
Description	receive message fifo data word 1

Register RXFIFO_DATA1 Details

Field Name	Bits	Type	Reset Value	Description
DB0 (DW1R_DB0)	31:24	rw	x	Data Byte 0 Reads from this field return invalid data if the message has no data.
DB1 (DW1R_DB1)	23:16	rw	x	Data Byte 1 Reads from this field return invalid data if the message has only 1 byte of data or fewer
DB2 (DW1R_DB2)	15:8	rw	x	Data Byte 2 Reads from this field return invalid data if the message has only 2 byte of data or fewer
DB3 (DW1R_DB3)	7:0	rw	x	Data Byte 3 Reads from this field return invalid data if the message has only 3 byte of data or fewer

Register (can) RXFIFO_DATA2

Name	RXFIFO_DATA2
Software Name	RXFIFO_DW2
Relative Address	0x0000005C
Absolute Address	can0: 0xE000805C can1: 0xE000905C
Width	32 bits
Access Type	rw
Reset Value	x
Description	receive message fifo data word 2

Register RXFIFO_DATA2 Details

Field Name	Bits	Type	Reset Value	Description
DB0 (DW2R_DB4)	31:24	rw	x	Data Byte 4 Reads from this field return invalid data if the message has only 4 byte of data or fewer
DB1 (DW2R_DB5)	23:16	rw	x	Data Byte 5 Reads from this field return invalid data if the message has only 5 byte of data or fewer
DB2 (DW2R_DB6)	15:8	rw	x	Data Byte 6 Reads from this field return invalid data if the message has only 6 byte of data or fewer
DB3 (DW2R_DB7)	7:0	rw	x	Data Byte 7 Reads from this field return invalid data if the message has 7 byte of data or fewer

Register (can) AFR

Name	AFR
Relative Address	0x00000060
Absolute Address	can0: 0xE0008060 can1: 0xE0009060
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Acceptance Filter Register

Register AFR Details

The Acceptance Filter Register (AFR) defines which acceptance filters to use. Each Acceptance Filter ID Register (AFIR) and Acceptance Filter Mask Register (AFMR) pair is associated with a UAF bit.

When the UAF bit is '1,' the corresponding acceptance filter pair is used for acceptance filtering. When the UAF bit is '0,' the corresponding acceptance filter pair is not used for acceptance filtering.

To modify an acceptance filter pair in Normal mode, the corresponding UAF bit in this register must be set to '0.'After the acceptance filter is modified, the corresponding UAF bit must be set to '1.'The following conditions govern the number of UAF bits that can exist in the.

* If all UAF bits are set to '0,' then all received messages are stored in the RX FIFO

* If the UAF bits are changed from a '1' to '0' during reception of a CAN message, the message may not be stored in the RX FIFO.

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	reserved
UAF4	3	rw	0x0	Use Acceptance Filter Number 4 Enables the use of acceptance filter pair 4. 1: Indicates Acceptance Filter Mask Register 4 and Acceptance Filter ID Register 4 are used for acceptance filtering. 0: Indicates Acceptance Filter Mask Register 4 and Acceptance Filter ID Register 4 are not used for acceptance filtering.
UAF3	2	rw	0x0	Use Acceptance Filter Number 3 Enables the use of acceptance filter pair 3. 1: Indicates Acceptance Filter Mask Register 3 and Acceptance Filter ID Register 3 are used for acceptance filtering. 0: Indicates Acceptance Filter Mask Register 3 and Acceptance Filter ID Register 3 are not used for acceptance filtering.
UAF2	1	rw	0x0	Use Acceptance Filter Number 2 Enables the use of acceptance filter pair 2. 1: Indicates Acceptance Filter Mask Register 2 and Acceptance Filter ID Register 2 are used for acceptance filtering. 0: Indicates Acceptance Filter Mask Register 2 and Acceptance Filter ID Register 2 are not used for acceptance filtering.
UAF1	0	rw	0x0	Use Acceptance Filter Number 1. Enables the use of acceptance filter pair 1. 1: Indicates Acceptance Filter Mask Register 1 and Acceptance Filter ID Register 1 are used for acceptance filtering. 0: Indicates Acceptance Filter Mask Register 1 and Acceptance Filter ID Register 1 are not used for acceptance filtering.

Register (can) AFMR1

Name	AFMR1
Relative Address	0x00000064
Absolute Address	can0: 0xE0008064 can1: 0xE0009064
Width	32 bits
Access Type	rw
Reset Value	x

Description Acceptance Filter Mask Register 1

Register AFMR1 Details

Field Name	Bits	Type	Reset Value	Description
AMIDH	31:21	rw	x	Standard Message ID Mask These bits are used for masking the Identifier in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMSRR	20	rw	x	Substitute Remote Transmission Request Mask This bit is used for masking the RTR bit in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMIDE	19	rw	x	Identifier Extension Mask Used for masking the IDE bit in CAN frames. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 0, this mask is applicable to only Standard frames. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 1, this mask is applicable to only extended frames. If AMIDE = 0 this mask is applicable to Standard frame.

Field Name	Bits	Type	Reset Value	Description
AMIDL	18:1	rw	x	Extended Message ID Mask These bits are used for masking the Identifier in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMRTR	0	rw	x	Remote Transmission Request Mask. This bit is used for masking the RTR bit in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.

Register (can) AFIR1

Name	AFIR1
Relative Address	0x00000068
Absolute Address	can0: 0xE0008068 can1: 0xE0009068
Width	32 bits
Access Type	rw
Reset Value	x
Description	Acceptance Filter ID Register 1

Register AFIR1 Details

Field Name	Bits	Type	Reset Value	Description
AIIDH	31:21	rw	x	Standard Message ID Standard Identifier
AISRR	20	rw	x	Substitute Remote Transmission Request Indicates the Remote Transmission Request bit for Standard frames
AIIDE	19	rw	x	Identifier Extension Differentiates between Standard and Extended frames

Field Name	Bits	Type	Reset Value	Description
AIIDL	18:1	rw	x	Extended Message ID Mask Extended Identifier
AIRTR	0	rw	x	Remote Transmission Request Mask RTR bit for Extended frames.

Register (can) AFMR2

Name	AFMR2
Relative Address	0x0000006C
Absolute Address	can0: 0xE000806C can1: 0xE000906C
Width	32 bits
Access Type	rw
Reset Value	x
Description	Acceptance Filter Mask Register 2

Register AFMR2 Details

Field Name	Bits	Type	Reset Value	Description
AMIDH	31:21	rw	x	Standard Message ID Mask These bits are used for masking the Identifier in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMSRR	20	rw	x	Substitute Remote Transmission Request Mask This bit is used for masking the RTR bit in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.

Field Name	Bits	Type	Reset Value	Description
AMIDE	19	rw	x	Identifier Extension Mask Used for masking the IDE bit in CAN frames. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 0, this mask is applicable to only Standard frames. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 1, this mask is applicable to only extended frames. If AMIDE = 0 this mask is applicable to Standard frame.
AMIDL	18:1	rw	x	Extended Message ID Mask These bits are used for masking the Identifier in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMRTR	0	rw	x	Remote Transmission Request Mask. This bit is used for masking the RTR bit in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.

Register (can) AFIR2

Name	AFIR2
Relative Address	0x00000070
Absolute Address	can0: 0xE0008070 can1: 0xE0009070
Width	32 bits
Access Type	rw
Reset Value	x

Description Acceptance Filter ID Register 2

Register AFIR2 Details

Field Name	Bits	Type	Reset Value	Description
AIIDH	31:21	rw	x	Standard Message ID Standard Identifier
AISRR	20	rw	x	Substitute Remote Transmission Request Indicates the Remote Transmission Request bit for Standard frames
AIIDE	19	rw	x	Identifier Extension Differentiates between Standard and Extended frames
AIIDL	18:1	rw	x	Extended Message ID Mask Extended Identifier
AIRTR	0	rw	x	Remote Transmission Request Mask RTR bit for Extended frames.

Register (can) AFMR3

Name AFMR3

Relative Address 0x00000074

Absolute Address can0: 0xE0008074
can1: 0xE0009074

Width 32 bits

Access Type rw

Reset Value x

Description Acceptance Filter Mask Register 3

Register AFMR3 Details

Field Name	Bits	Type	Reset Value	Description
AMIDH	31:21	rw	x	Standard Message ID Mask These bits are used for masking the Identifier in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMSRR	20	rw	x	Substitute Remote Transmission Request Mask This bit is used for masking the RTR bit in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMIDE	19	rw	x	Identifier Extension Mask Used for masking the IDE bit in CAN frames. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 0, this mask is applicable to only Standard frames. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 1, this mask is applicable to only extended frames. If AMIDE = 0 this mask is applicable to Standard frame.

Field Name	Bits	Type	Reset Value	Description
AMIDL	18:1	rw	x	Extended Message ID Mask These bits are used for masking the Identifier in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMRTR	0	rw	x	Remote Transmission Request Mask. This bit is used for masking the RTR bit in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.

Register (can) AFIR3

Name	AFIR3
Relative Address	0x00000078
Absolute Address	can0: 0xE0008078 can1: 0xE0009078
Width	32 bits
Access Type	rw
Reset Value	x
Description	Acceptance Filter ID Register 3

Register AFIR3 Details

Field Name	Bits	Type	Reset Value	Description
AIIDH	31:21	rw	x	Standard Message ID Standard Identifier
AISRR	20	rw	x	Substitute Remote Transmission Request Indicates the Remote Transmission Request bit for Standard frames
AIIDE	19	rw	x	Identifier Extension Differentiates between Standard and Extended frames

Field Name	Bits	Type	Reset Value	Description
AIIDL	18:1	rw	x	Extended Message ID Mask Extended Identifier
AIRTR	0	rw	x	Remote Transmission Request Mask RTR bit for Extended frames.

Register (can) AFMR4

Name	AFMR4
Relative Address	0x0000007C
Absolute Address	can0: 0xE000807C can1: 0xE000907C
Width	32 bits
Access Type	rw
Reset Value	x
Description	Acceptance Filter Mask Register 4

Register AFMR4 Details

Field Name	Bits	Type	Reset Value	Description
AMIDH	31:21	rw	x	Standard Message ID Mask These bits are used for masking the Identifier in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMSRR	20	rw	x	Substitute Remote Transmission Request Mask This bit is used for masking the RTR bit in a Standard Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.

Field Name	Bits	Type	Reset Value	Description
AMIDE	19	rw	x	Identifier Extension Mask Used for masking the IDE bit in CAN frames. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 0, this mask is applicable to only Standard frames. If AMIDE = 1 and the AIIDE bit in the corresponding Acceptance ID register is 1, this mask is applicable to only extended frames. If AMIDE = 0 this mask is applicable to Standard frame.
AMIDL	18:1	rw	x	Extended Message ID Mask These bits are used for masking the Identifier in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.
AMRTR	0	rw	x	Remote Transmission Request Mask. This bit is used for masking the RTR bit in an Extended Frame. 1: Indicates the corresponding bit in Acceptance Mask ID Register is used when comparing the incoming message identifier. 0: Indicates the corresponding bit in Acceptance Mask ID Register is not used when comparing the incoming message identifier.

Register (can) AFIR4

Name	AFIR4
Relative Address	0x00000080
Absolute Address	can0: 0xE0008080 can1: 0xE0009080
Width	32 bits
Access Type	rw
Reset Value	x

Description Acceptance Filter ID Register 4

Register AFIR4 Details

Field Name	Bits	Type	Reset Value	Description
AIIDH	31:21	rw	x	Standard Message ID Standard Identifier
AISRR	20	rw	x	Substitute Remote Transmission Request Indicates the Remote Transmission Request bit for Standard frames
AIIDE	19	rw	x	Identifier Extension Differentiates between Standard and Extended frames
AIIDL	18:1	rw	x	Extended Message ID Mask Extended Identifier
AIRTR	0	rw	x	Remote Transmission Request Mask RTR bit for Extended frames.

B.6 DDR Memory Controller (ddrc)

Module Name DDR Memory Controller (ddrc)

Base Address 0xF8006000 ddrc

Description DDR memory controller

Vendor Info Virage Logic/Synopsys

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
ddrc_ctrl	0x00000000	32	rw	0x00000200	DDRC Control
Two_rank_cfg	0x00000004	29	rw	0x000C1076	Two Rank Configuration
HPR_reg	0x00000008	26	rw	0x03C0780F	HPR Queue control
LPR_reg	0x0000000C	26	rw	0x03C0780F	LPR Queue control
WR_reg	0x00000010	26	rw	0x0007F80F	WR Queue control
DRAM_param_reg0	0x00000014	21	rw	0x00041016	DRAM Parameters 0
DRAM_param_reg1	0x00000018	32	rw	0x351B48D9	DRAM Parameters 1
DRAM_param_reg2	0x0000001C	32	rw	0x83015904	DRAM Parameters 2
DRAM_param_reg3	0x00000020	32	mixed	0x250882D0	DRAM Parameters 3
DRAM_param_reg4	0x00000024	28	mixed	0x0000003C	DRAM Parameters 4
DRAM_init_param	0x00000028	14	rw	0x00002007	DRAM Initialization Parameters

Register Name	Address	Width	Type	Reset Value	Description
DRAM_EMR_reg	0x0000002C	32	rw	0x00000008	DRAM EMR2, EMR3 access
DRAM_EMR_MR_reg	0x00000030	32	rw	0x00000940	DRAM EMR, MR access
DRAM_burst8_rdwr	0x00000034	29	mixed	0x00020034	DRAM Burst 8 read/write
DRAM_disable_DQ	0x00000038	13	mixed	0x00000000	DRAM Disable DQ
DRAM_addr_map_bank	0x0000003C	20	rw	0x00000F77	Row/Column address bits
DRAM_addr_map_col	0x00000040	32	rw	0xFFF00000	Column address bits
DRAM_addr_map_row	0x00000044	28	rw	0x0FF55555	Select DRAM row address bits
DRAM_ODT_reg	0x00000048	30	rw	0x00000249	DRAM ODT control
phy_dbg_reg	0x0000004C	20	ro	0x00000000	PHY debug
phy_cmd_timeout_rddata_cpt	0x00000050	32	mixed	0x00010200	PHY command time out and read data capture FIFO
mode_sts_reg	0x00000054	21	ro	0x00000000	Controller operation mode status
DLL_calib	0x00000058	17	rw	0x00000101	DLL calibration
ODT_delay_hold	0x0000005C	16	rw	0x00000023	ODT delay and ODT hold
ctrl_reg1	0x00000060	13	mixed	0x0000003E	Controller 1
ctrl_reg2	0x00000064	18	mixed	0x00020000	Controller 2
ctrl_reg3	0x00000068	26	rw	0x00284027	Controller 3
ctrl_reg4	0x0000006C	16	rw	0x00001610	Controller 4
ctrl_reg5	0x00000078	32	mixed	0x00455111	Controller register 5
ctrl_reg6	0x0000007C	32	mixed	0x00032222	Controller register 6
CHE_REFRESH_TIMER01	0x000000A0	24	rw	0x00008000	CHE_REFRESH_TIMER01
CHE_T_ZQ	0x000000A4	32	rw	0x10300802	ZQ parameters
CHE_T_ZQ_Short_Interval_Reg	0x000000A8	28	rw	0x0020003A	Misc parameters
deep_pwrdwn_reg	0x000000AC	9	rw	0x00000000	Deep powerdown (LPDDR2)
reg_2c	0x000000B0	29	mixed	0x00000000	Training control
reg_2d	0x000000B4	11	rw	0x00000200	Misc Debug
dfi_timing	0x000000B8	25	rw	0x00200067	DFI timing
CHE_ECC_CONTROL_REG_OFFSET	0x000000C4	2	rw	0x00000000	ECC error clear
CHE_CORR_ECC_LOG_REG_OFFSET	0x000000C8	8	mixed	0x00000000	ECC error correction
CHE_CORR_ECC_ADDR_REG_OFFSET	0x000000CC	31	ro	0x00000000	ECC error correction address log

Register Name	Address	Width	Type	Reset Value	Description
CHE_CORR_ECC_DATA_31_0_REG_OFFSET	0x000000D0	32	ro	0x00000000	ECC error correction data log low
CHE_CORR_ECC_DATA_63_32_REG_OFFSET	0x000000D4	32	ro	0x00000000	ECC error correction data log mid
CHE_CORR_ECC_DATA_71_64_REG_OFFSET	0x000000D8	8	ro	0x00000000	ECC error correction data log high
CHE_UNCORR_ECC_LOG_REG_OFFSET	0x000000DC	1	clronwr	0x00000000	ECC unrecoverable error status
CHE_UNCORR_ECC_ADDR_REG_OFFSET	0x000000E0	31	ro	0x00000000	ECC unrecoverable error address
CHE_UNCORR_ECC_DATA_31_0_REG_OFFSET	0x000000E4	32	ro	0x00000000	ECC unrecoverable error data low
CHE_UNCORR_ECC_DATA_63_32_REG_OFFSET	0x000000E8	32	ro	0x00000000	ECC unrecoverable error data middle
CHE_UNCORR_ECC_DATA_71_64_REG_OFFSET	0x000000EC	8	ro	0x00000000	ECC unrecoverable error data high
CHE_ECC_STATS_REG_OFFSET	0x000000F0	16	clronwr	0x00000000	ECC error count
ECC_scrub	0x000000F4	4	rw	0x00000008	ECC mode/scrub
CHE_ECC_CORR_BIT_MASK_31_0_REG_OFFSET	0x000000F8	32	ro	0x00000000	ECC data mask low
CHE_ECC_CORR_BIT_MASK_63_32_REG_OFFSET	0x000000FC	32	ro	0x00000000	ECC data mask high
phy_rcvr_enable	0x00000114	8	rw	0x00000000	Phy receiver enable register
PHY_Config0	0x00000118	31	rw	0x40000001	PHY configuration register for data slice 0.
PHY_Config1	0x0000011C	31	rw	0x40000001	PHY configuration register for data slice 1.
PHY_Config2	0x00000120	31	rw	0x40000001	PHY configuration register for data slice 2.
PHY_Config3	0x00000124	31	rw	0x40000001	PHY configuration register for data slice 3.
phy_init_ratio0	0x0000012C	20	rw	0x00000000	PHY init ratio register for data slice 0.
phy_init_ratio1	0x00000130	20	rw	0x00000000	PHY init ratio register for data slice 1.

Register Name	Address	Width	Type	Reset Value	Description
phy_init_ratio2	0x00000134	20	rw	0x00000000	PHY init ratio register for data slice 2.
phy_init_ratio3	0x00000138	20	rw	0x00000000	PHY init ratio register for data slice 3.
phy_rd_dqs_cfg0	0x00000140	20	rw	0x00000040	PHY read DQS configuration register for data slice 0.
phy_rd_dqs_cfg1	0x00000144	20	rw	0x00000040	PHY read DQS configuration register for data slice 1.
phy_rd_dqs_cfg2	0x00000148	20	rw	0x00000040	PHY read DQS configuration register for data slice 2.
phy_rd_dqs_cfg3	0x0000014C	20	rw	0x00000040	PHY read DQS configuration register for data slice 3.
phy_wr_dqs_cfg0	0x00000154	20	rw	0x00000000	PHY write DQS configuration register for data slice 0.
phy_wr_dqs_cfg1	0x00000158	20	rw	0x00000000	PHY write DQS configuration register for data slice 1.
phy_wr_dqs_cfg2	0x0000015C	20	rw	0x00000000	PHY write DQS configuration register for data slice 2.
phy_wr_dqs_cfg3	0x00000160	20	rw	0x00000000	PHY write DQS configuration register for data slice 3.
phy_we_cfg0	0x00000168	21	rw	0x00000040	PHY FIFO write enable configuration for data slice 0.
phy_we_cfg1	0x0000016C	21	rw	0x00000040	PHY FIFO write enable configuration for data slice 1.
phy_we_cfg2	0x00000170	21	rw	0x00000040	PHY FIFO write enable configuration for data slice 2.
phy_we_cfg3	0x00000174	21	rw	0x00000040	PHY FIFO write enable configuration for data slice 3.
wr_data_slv0	0x0000017C	20	rw	0x00000080	PHY write data slave ratio config for data slice 0.
wr_data_slv1	0x00000180	20	rw	0x00000080	PHY write data slave ratio config for data slice 1.
wr_data_slv2	0x00000184	20	rw	0x00000080	PHY write data slave ratio config for data slice 2.
wr_data_slv3	0x00000188	20	rw	0x00000080	PHY write data slave ratio config for data slice 3.
reg_64	0x00000190	32	rw	0x10020000	Training control 2
reg_65	0x00000194	20	rw	0x00000000	Training control 3
reg69_6a0	0x000001A4	29	ro	0x00070000	Training results for data slice 0.
reg69_6a1	0x000001A8	29	ro	0x00060200	Training results for data slice 1.

Register Name	Address	Width	Type	Reset Value	Description
reg6c_6d2	0x000001B0	28	ro	0x00040600	Training results for data slice 2.
reg6c_6d3	0x000001B4	28	ro	0x00000E00	Training results for data slice 3.
reg6e_710	0x000001B8	30	ro	x	Training results (2) for data slice 0.
reg6e_711	0x000001BC	30	ro	x	Training results (2) for data slice 1.
reg6e_712	0x000001C0	30	ro	x	Training results (2) for data slice 2.
reg6e_713	0x000001C4	30	ro	x	Training results (2) for data slice 3.
phy_dll_sts0	0x000001CC	27	ro	0x00000000	Slave DLL results for data slice 0.
phy_dll_sts1	0x000001D0	27	ro	0x00000000	Slave DLL results for data slice 1.
phy_dll_sts2	0x000001D4	27	ro	0x00000000	Slave DLL results for data slice 2.
phy_dll_sts3	0x000001D8	27	ro	0x00000000	Slave DLL results for data slice 3.
dll_lock_sts	0x000001E0	24	ro	0x00F00000	DLL Lock Status, read
phy_ctrl_sts	0x000001E4	30	ro	x	PHY Control status, read
phy_ctrl_sts_reg2	0x000001E8	27	ro	0x00000013	PHY Control status (2), read
axi_id	0x00000200	26	ro	0x00153042	ID and revision information
page_mask	0x00000204	32	rw	0x00000000	Page mask
axi_priority_wr_port0	0x00000208	20	mixed	0x000803FF	AXI Priority control for write port 0.
axi_priority_wr_port1	0x0000020C	20	mixed	0x000803FF	AXI Priority control for write port 1.
axi_priority_wr_port2	0x00000210	20	mixed	0x000803FF	AXI Priority control for write port 2.
axi_priority_wr_port3	0x00000214	20	mixed	0x000803FF	AXI Priority control for write port 3.
axi_priority_rd_port0	0x00000218	20	mixed	0x000003FF	AXI Priority control for read port 0.
axi_priority_rd_port1	0x0000021C	20	mixed	0x000003FF	AXI Priority control for read port 1.
axi_priority_rd_port2	0x00000220	20	mixed	0x000003FF	AXI Priority control for read port 2.
axi_priority_rd_port3	0x00000224	20	mixed	0x000003FF	AXI Priority control for read port 3.
excl_access_cfg0	0x00000294	18	rw	0x00000000	Exclusive access configuration for port 0.
excl_access_cfg1	0x00000298	18	rw	0x00000000	Exclusive access configuration for port 1.
excl_access_cfg2	0x0000029C	18	rw	0x00000000	Exclusive access configuration for port 2.
excl_access_cfg3	0x000002A0	18	rw	0x00000000	Exclusive access configuration for port 3.
mode_reg_read	0x000002A4	32	ro	0x00000000	Mode register read data
lpddr_ctrl0	0x000002A8	12	rw	0x00000000	LPDDR2 Control 0

Register Name	Address	Width	Type	Reset Value	Description
lpddr_ctrl1	0x000002AC	32	rw	0x00000000	LPDDR2 Control 1
lpddr_ctrl2	0x000002B0	22	rw	0x003C0015	LPDDR2 Control 2
lpddr_ctrl3	0x000002B4	18	rw	0x00000601	LPDDR2 Control 3

Register (ddrc) ddrc_ctrl

Name	ddrc_ctrl
Relative Address	0x00000000
Absolute Address	0xF8006000
Width	32 bits
Access Type	rw
Reset Value	0x00000200
Description	DDRC Control

Register ddrc_ctrl Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:17	rw	0x0	reserved
reg_ddrc_dis_auto_refresh	16	rw	0x0	Disable auto-refresh. 0: do not disable auto-refresh. 1: disable auto-refresh. Dynamic Bit Field. Note: When this transitions from 0 to 1, any pending refreshes will be immediately scheduled by the controller.
reg_ddrc_dis_act_bypass	15	rw	0x0	Only present in designs supporting activate bypass. For Debug only. 0: Do not disable bypass path for high priority read activates. 1: disable bypass path for high priority read activates.
reg_ddrc_dis_rd_bypass	14	rw	0x0	Only present in designs supporting read bypass. For Debug only. 0: Do not disable bypass path for high priority read page hits. 1: disable bypass path for high priority read page hits.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_rdwr_idle_gap	13:7	rw	0x4	When the preferred transaction store is empty for this many clock cycles, switch to the alternate transaction store if it is non-empty. The read transaction store (both high and low priority) is the default preferred transaction store and the write transaction store is the alternate store. When 'Prefer write over read' is set this is reversed.
reg_ddrc_burst8_refresh	6:4	rw	0x0	Refresh timeout. Programmed value plus one will be the number of refresh timeouts that will be allowed to accumulate before traffic is blocked and the refreshes are forced to execute. Closing pages to perform a refresh is a one-time penalty that must be paid for each group of refreshes; therefore, performing refreshes in a burst reduces the per-refresh penalty of these page closings. Higher numbers for burst_of_N_refresh slightly increases DRAM utilization; lower numbers decreases the worst-case latency associated with refreshes. 0: single refresh 1: burst-of-2 ... 7: burst-of-8 refresh
reg_ddrc_data_bus_width	3:2	rw	0x0	DDR bus width control 00: 32-bit 01: 16-bit 1x: reserved
reg_ddrc_powerdown_en	1	rw	0x0	Controller power down control. Update during normal operation. Enable the controller to powerdown after it becomes idle. Dynamic Bit Field. 0: disable 1: enable
reg_ddrc_soft_rstb	0	rw	0x0	Active low soft reset. Update during normal operation. 0: Resets the controller 1: Takes the controller out of reset. Dynamic Bit Field. Note: Software changes DRAM controller register values only when the controller is in the reset state, except for bit fields that can be dymanically updated.

Register (ddrc) Two_rank_cfg

Name	Two_rank_cfg
Relative Address	0x00000004
Absolute Address	0xF8006004

Width	29 bits
Access Type	rw
Reset Value	0x000C1076
Description	Two Rank Configuration

Register Two_rank_cfg Details

Most of this register only applies to a dual rank DRAM system

Field Name	Bits	Type	Reset Value	Description
reserved	28	rw	0x0	Reserved. Do not modify.
reserved	27	rw	0x0	Reserved. Do not modify.
reserved	26:22	rw	0x0	Reserved. Do not modify.
reserved	21	rw	0x0	Reserved. Do not modify.
reserved	20:19	rw	0x1	Reserved. Do not modify.
reg_ddrc_addrmap_cs_bit0	18:14	rw	0x10	Must be manually set to 0x0
reserved	13:12	rw	0x1	Reserved. Do not modify.
reg_ddrc_t_rfc_nom_x32	11:0	rw	0x76	tREFI - Average time between refreshes. Unit: in multiples of 32 clocks. DRAM related. Default value is set for DDR3. Dynamic Bit Field.

Register (ddrc) HPR_reg

Name	HPR_reg
Relative Address	0x00000008
Absolute Address	0xF8006008
Width	26 bits
Access Type	rw
Reset Value	0x03C0780F
Description	HPR Queue control

Register HPR_reg Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_hpr_xact_run_length	25:22	rw	0xF	Number of transactions that will be serviced once the HPR queue goes critical is the smaller of this number and the number of transactions available.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_hpr_max_starve_x32	21:11	rw	0xF	Number of clocks that the HPR queue can be starved before it goes critical. Unit: 32 clocks
reg_ddrc_hpr_min_non_critical_x32	10:0	rw	0xF	Number of counts that the HPR queue is guaranteed to be non-critical (1 count = 32 DDR clocks).

Register (ddrc) LPR_reg

Name	LPR_reg
Relative Address	0x0000000C
Absolute Address	0xF800600C
Width	26 bits
Access Type	rw
Reset Value	0x03C0780F
Description	LPR Queue control

Register LPR_reg Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_lpr_xact_run_length	25:22	rw	0xF	Number of transactions that will be serviced once the LPR queue goes critical is the smaller of this number and the number of transactions available
reg_ddrc_lpr_max_starve_x32	21:11	rw	0xF	Number of clocks that the LPR queue can be starved before it goes critical. Unit: 32 clocks
reg_ddrc_lpr_min_non_critical_x32	10:0	rw	0xF	Number of clocks that the LPR queue is guaranteed to be non-critical. Unit: 32 clocks

Register (ddrc) WR_reg

Name	WR_reg
Relative Address	0x00000010
Absolute Address	0xF8006010
Width	26 bits
Access Type	rw
Reset Value	0x0007F80F
Description	WR Queue control

Register WR_reg Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_w_max_starve_x32	25:15	rw	0xF	Number of clocks that the Write queue can be starved before it goes critical. Unit: 32 clocks. FOR PERFORMANCE ONLY.
reg_ddrc_w_xact_run_length	14:11	rw	0xF	Number of transactions that will be serviced once the WR queue goes critical is the smaller of this number and the number of transactions available
reg_ddrc_w_min_non_critical_x32	10:0	rw	0xF	Number of clock cycles that the WR queue is guaranteed to be non-critical.

Register (ddrc) DRAM_param_reg0

Name	DRAM_param_reg0
Relative Address	0x00000014
Absolute Address	0xF8006014
Width	21 bits
Access Type	rw
Reset Value	0x00041016
Description	DRAM Parameters 0

Register DRAM_param_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_post_selfref_gap_x32	20:14	rw	0x10	Minimum time to wait after coming out of self refresh before doing anything. This must be bigger than all the constraints that exist. (spec: Maximum of tXSNR and tXSRD and tXSDLL which is 512 clocks). Unit: in multiples of 32 clocks. DRAM Related
reg_ddrc_t_rfc_min	13:6	rw	0x40	tRFC(min) - Minimum time (units = clk cycles) from refresh to refresh or activate. DRAM Related. Default value is set for DDR3. Dynamic Bit Field.
reg_ddrc_t_rc	5:0	rw	0x16	tRC - Min time between activates to same bank. DRAM Related. Default value is set for DDR3.

Register (ddrc) DRAM_param_reg1

Name	DRAM_param_reg1
Relative Address	0x00000018
Absolute Address	0xF8006018

Width	32 bits
Access Type	rw
Reset Value	0x351B48D9
Description	DRAM Parameters 1

Register DRAM_param_reg1 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_t_cke	31:28	rw	0x3	Minimum number of cycles of CKE HIGH/LOW during power down and self refresh. DDR2 and DDR3: Set this to tCKE value. LPDDR2: Set this to the larger of tCKE or tCKESR. Unit: clocks.
reg_ddrc_t_ras_min	26:22	rw	0x14	tRAS(min) - Minimum time between activate and precharge to the same bank. Unit: clocks DRAM related. Default value is set for DDR3.
reg_ddrc_t_ras_max	21:16	rw	0x1B	tRAS(max) - Maximum time between activate and precharge to same bank. Maximum time that a page can be kept open (spec is 70 us). If this is zero then the page is closed after each transaction. Unit: Multiples of 1024 clocks DRAM related.
reg_ddrc_t_faw	15:10	rw	0x12	tFAW - At most 4 banks must be activated in a rolling window of tFAW cycles. Unit: clocks. DRAM Related.
reg_ddrc_powerdown_to_x32	9:5	rw	0x6	After this many clocks of NOP or DESELECT the controller will put the DRAM into power down. This must be enabled in the Master Control Register. Unit: Multiples of 32 clocks.
reg_ddrc_wr2pre	4:0	rw	0x19	Minimum time between write and precharge to same bank DDR and DDR3: WL + BL/2 + tWR LPDDR2: WL + BL/2 + tWR + 1 Unit: Clocks Where, WL: write latency. BL: burst length. This must match the value programmed in the BL bit of the mode register to the DRAM. BST is not supported at present. tWR: write recovery time. This comes directly from the DRAM specs.

Register (ddrc) DRAM_param_reg2

Name	DRAM_param_reg2
Relative Address	0x0000001C
Absolute Address	0xF800601C
Width	32 bits
Access Type	rw
Reset Value	0x83015904
Description	DRAM Parameters 2

Register DRAM_param_reg2 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_t_rcd	31:28	rw	0x8	tRCD - AL Minimum time from activate to read or write command to same bank. Min value for this is 1. AL = Additive Latency. DRAM Related.
reg_ddrc_rd2pre	27:23	rw	0x6	Minimum time from read to precharge of same bank DDR2: AL + BL/2 + max(tRTP, 2) - 2 DDR3: AL + max (tRTP, 4) LPDDR2: BL/2 + tRTP - 1 AL: Additive Latency; BL: DRAM Burst Length; tRTP: value from spec. DRAM related.
reg_ddrc_pad_pd	22:20	rw	0x0	If pads have a power-saving mode, this is the greater of the time for the pads to enter power down or the time for the pads to exit power down. Used only in non-DFI designs. Unit: clocks.
reg_ddrc_t_xp	19:15	rw	0x2	tXP: Minimum time after power down exit to any operation. DRAM related.
reg_ddrc_wr2rd	14:10	rw	0x16	Minimum time from write command to read command. Includes time for bus turnaround and recovery times and all per-bank, per-rank, and global constraints. DDR2 and DDR3: WL + tWTR + BL/2 LPDDR2: WL + tWTR + BL/2 + 1 Unit: clocks. Where, WL: Write latency. BL: burst length. This must match the value programmed in the BL bit of the mode register to the DRAM. tWTR: internal WRITE to READ command delay. This comes directly from the DRAM specs.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_rd2wr	9:5	rw	0x8	Minimum time from read command to write command. Include time for bus turnaround and all per-bank, per-rank, and global constraints. DDR2 and DDR3: RL + BL/2 + 2 - WL LPDDR2: RL + BL/2 + RU (tDQSCKmax / tCK) + 1 - WL Write Pre-amble and DQ/DQS jitter timer is included in the above equation. DRAM RELATED.
reg_ddrc_write_latency	4:0	rw	0x4	Time from write command to write data on DDRC to PHY Interface. (PHY adds an extra flop delay on the write data path; hence this value is one less than the write latency of the DRAM device itself). DDR2 and DDR3: WL -1 LPDDR2: WL Where, WL: Write Latency of DRAM DRAM related. In non-LPDDR mode, the minimum DRAM Write Latency (DDR2) supported is 3. In LPDDR mode, the required DRAM Write Latency of 1 is supported. Since write latency (CWL) min is 3, and DDR2 CWL is CL-1, the min (DDR2) CL supported is 4

Register (ddrc) DRAM_param_reg3

Name	DRAM_param_reg3
Relative Address	0x00000020
Absolute Address	0xF8006020
Width	32 bits
Access Type	mixed
Reset Value	0x250882D0
Description	DRAM Parameters 3

Register DRAM_param_reg3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rw	0x0	Reserved. Do not modify.
reg_ddrc_dis_pad_pd	30	rw	0x0	1: disable the pad power down feature 0: Enable the pad power down feature.

Field Name	Bits	Type	Reset Value	Description
reg_phy_mode_ddr1_ddr2	29	rw	0x1	unused
reg_ddrc_read_latency	28:24	rw	0x5	Non-LPDDR2: not used. DDR2 and DDR3: Set to Read Latency, RL. Time from Read command to Read data on DRAM interface. It is used to calculate when DRAM clock may be stopped. Unit: DDR clock.
reg_ddrc_en_dfi_dram_clk_disable	23	rw	0x0	Enables the assertion of ddrc_dfi_dram_clk_disable. In DDR2/DDR3, only asserted in Self Refresh. In mDDR/LPDDR2, can be asserted in following: - during normal operation (Clock Stop), - in Power Down - in Self Refresh - In Deep Power Down
reg_ddrc_mobile	22	rw	0x0	0: DDR2 or DDR3 device. 1: LPDDR2 device.
reg_ddrc_sdram	21	rw	0x0	1: sdram device 0: non-sdram device Must be set to '1'.
reg_ddrc_refresh_to_x32	20:16	rw	0x8	If the refresh timer (tRFC_nom, as known as tREFI) has expired at least once, but it has not expired burst_of_N_refresh times yet, then a 'speculative refresh' may be performed. A speculative refresh is a refresh performed at a time when refresh would be useful, but before it is absolutely required. When the DRAM bus is idle for a period of time determined by this refresh idle timeout and the refresh timer has expired at least once since the last refresh, then a 'speculative refresh' will be performed. Speculative refreshes will continue successively until there are no refreshes pending or until new reads or writes are issued to the controller. Dynamic Bit Field.
reg_ddrc_t_rp	15:12	rw	0x8	tRP - Minimum time from precharge to activate of same bank. DRAM RELATED
reg_ddrc_refresh_margin	11:8	rw	0x2	Issue critical refresh or page close this many cycles before the critical refresh or page timer expires. It is recommended that this not be changed from the default value.
reg_ddrc_t_rrd	7:5	rw	0x6	tRRD - Minimum time between activates from bank A to bank B. (spec: 10ns or less) DRAM RELATED

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_t_ccd	4:2	rw	0x4	tCCD - Minimum time between two reads or two writes (from bank a to bank b). DRAM related.
reserved	1:0	ro	0x0	Reserved

Register (ddrc) DRAM_param_reg4

Name	DRAM_param_reg4
Relative Address	0x00000024
Absolute Address	0xF8006024
Width	28 bits
Access Type	mixed
Reset Value	0x0000003C
Description	DRAM Parameters 4

Register DRAM_param_reg4 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_mr_rdata_valid	27	clronrd	0x0	This bit indicates whether the Mode Register Read Data present at address 0xA9 is valid or not. This bit is 0 by default. This bit will be cleared (0), whenever a Mode Register Read command is issued. This bit will be set to 1, when the Mode Register Read Data is written to register 0xA9.
reg_ddrc_mr_type	26	rw	0x0	Indicates whether the Mode register operation is read or write 0: write 1: read
ddrc_reg_mr_wr_busy	25	ro	0x0	Core must initiate a MR write / read operation only if this signal is low. This signal goes high in the clock after the controller accepts the write / read request. It goes low when (i) MR write command has been issued to the DRAM (ii) MR Read data has been returned to Controller. Any MR write / read command that is received when 'ddrc_reg_mr_wr_busy' is high is not accepted. 0: Indicates that the core can initiate a mode register write / read operation. 1: Indicates that mode register write / read operation is in progress.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_mr_data	24:9	rw	0x0	DDR2 and DDR3: Mode register write data. LPDDR2: The 16 bits are interpreted for reads and writes: Reads: MR Addr[7:0], Don't Care[7:0]. Writes: MR Addr[7:0], MR Data[7:0].
reg_ddrc_mr_addr	8:7	rw	0x0	DDR2 and DDR3: Mode register address. LPDDR2: not used. 00: MR0 01: MR1 10: MR2 11: MR3
reg_ddrc_mr_wr	6	wo	0x0	A low to high signal on this signal will do a mode register write or read. Controller will accept this command, if this signal is detected high and "ddrc_reg_mr_wr_busy" is detected low.
reserved	5:2	rw	0xF	Reserved. Do not modify.
reg_ddrc_prefer_write	1	rw	0x0	0: Bank selector prefers reads over writes 1: Bank selector prefers writes over reads
reg_ddrc_en_2t_timing_mode	0	rw	0x0	1: DDRC will use 2T timing 0: DDRC will use 1T timing

Register (ddrc) DRAM_init_param

Name	DRAM_init_param
Relative Address	0x00000028
Absolute Address	0xF8006028
Width	14 bits
Access Type	rw
Reset Value	0x00002007
Description	DRAM Initialization Parameters

Register DRAM_init_param Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_t_mrd	13:11	rw	0x4	tMRD - Cycles between Load Mode commands. DRAM related. Default value is set for DDR3.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_pre_ocd_x32	10:7	rw	0x0	Wait period before driving the 'OCD Complete' command to DRAM. Units are in counts of a global timer that pulses every 32 clock cycles. There is no known spec requirement for this. It may be set to zero.
reg_ddrc_final_wait_x32	6:0	rw	0x7	Cycles to wait after completing the DRAM init sequence before starting the dynamic scheduler. Units are in counts of a global timer that pulses every 32 clock cycles. Default value is set for DDR3.

Register (ddrc) DRAM_EMR_reg

Name	DRAM_EMR_reg
Relative Address	0x0000002C
Absolute Address	0xF800602C
Width	32 bits
Access Type	rw
Reset Value	0x00000008
Description	DRAM EMR2, EMR3 access

Register DRAM_EMR_reg Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_emr3	31:16	rw	0x0	DDR2: Value loaded into EMR3 register DDR3: Value loaded into MR3 register. Set Bit[2:0] to 3'b000. These bits are set appropriately by the Controller during Read Data eye training and Read DQS gate leveling. LPDDR2: Unused
reg_ddrc_emr2	15:0	rw	0x8	DDR2: Value loaded into EMR2 register DDR3: Value loaded into MR2 register LPDDR2: Value loaded into MR3 register

Register (ddrc) DRAM_EMR_MR_reg

Name	DRAM_EMR_MR_reg
Relative Address	0x00000030
Absolute Address	0xF8006030

Width	32 bits
Access Type	rw
Reset Value	0x00000940
Description	DRAM EMR, MR access

Register DRAM_EMR_MR_reg Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_emr	31:16	rw	0x0	DDR2: Value loaded into EMR1 register. (Bits[9:7] are for OCD and the setting in this reg is ignored. Controller sets this bits appropriately during initialization DDR3: Value loaded into MR1 register. Set Bit[7] to 0. This bit is set appropriately by the Controller during Write Leveling LPDDR2: Value loaded into MR2 register
reg_ddrc_mr	15:0	rw	0x940	DDR2: Value loaded into MR register. (Bit[8] is for DLL and the setting here is ignored. Controller sets this bit appropriately DDR3: Value loaded into MR0 register. LPDDR2: Value loaded into MR1 register

Register (ddrc) DRAM_burst8_rdwr

Name	DRAM_burst8_rdwr
Relative Address	0x00000034
Absolute Address	0xF8006034
Width	29 bits
Access Type	mixed
Reset Value	0x00020034
Description	DRAM Burst 8 read/write

Register DRAM_burst8_rdwr Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_burstchop	28	rw	0x0	Feature not supported. When 1, Controller is out in burstchop mode.
reserved	27:26	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_post_cke_x1024	25:16	rw	0x2	Clock cycles to wait after driving CKE high to start the DRAM initialization sequence. Units: 1024 clocks. DDR2 typically require a 400 ns delay, requiring this value to be programmed to 2 at all clock speeds. LPDDR2 - Typically require this to be programmed for a delay of 200 us.
reserved	15:14	ro	0x0	Reserved
reg_ddrc_pre_cke_x1024	13:4	rw	0x3	Clock cycles to wait after a DDR software reset before driving CKE high to start the DRAM initialization sequence. Units: 1024 clock cycles. DDR2 Specifications typically require this to be programmed for a delay of >= 200 uS. LPDDR2 - tINIT0 of 20 mS (max) + tINIT1 of 100 nS (min)
reg_ddrc_burst_rdwr	3:0	rw	0x4	Controls the burst size used to access the DRAM. This must match the BL mode register setting in the DRAM. 0010: Burst length of 4 0100: Burst length of 8 1000: Burst length of 16 (LPDDR2 with 16-bit data) All other values are reserved

Register (ddrc) DRAM_disable_DQ

Name	DRAM_disable_DQ
Relative Address	0x00000038
Absolute Address	0xF8006038
Width	13 bits
Access Type	mixed
Reset Value	0x00000000
Description	DRAM Disable DQ

Register DRAM_disable_DQ Details

Field Name	Bits	Type	Reset Value	Description
reserved	12:9	rw	0x0	Reserved. Do not modify.
reserved	8	rw	0x0	Reserved. Do not modify.
reserved	7	rw	0x0	Reserved. Do not modify.
reserved	6	rw	0x0	Reserved. Do not modify.
reserved	5:2	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_dis_dq	1	rw	0x0	When 1, DDRC will not de-queue any transactions from the CAM. Bypass will also be disabled. All transactions will be queued in the CAM. This is for debug only; no reads or writes are issued to DRAM as long as this is asserted. Dynamic Bit Field.
reg_ddrc_force_low_pri_n	0	rw	0x0	Read Transaction Priority disable. 0: read transactions forced to low priority (turns off Bypass). 1: HPR reads allowed if enabled in the AXI priority read registers.

Register (ddrc) DRAM_addr_map_bank

Name	DRAM_addr_map_bank
Relative Address	0x0000003C
Absolute Address	0xF800603C
Width	20 bits
Access Type	rw
Reset Value	0x00000F77
Description	Row/Column address bits

Register DRAM_addr_map_bank Details

Note: address bits are relative to a byte address. For example, the value 0x777 in bits[11:0] selects byte address bits [14:12] as bank address bits.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_addrmap_col_b6	19:16	rw	0x0	Full bus width mode: Selects the address bits used as column address bits 7. Half bus width mode: Selects the address bits used as column address bits 8. Valid range is 0-7. Internal Base 9. The selected address bit for each of the column address bits is determined by adding the Internal Base to the value of this field.
reg_ddrc_addrmap_col_b5	15:12	rw	0x0	Full bus width mode: Selects the address bits used as column address bits 6. Half bus width mode: Selects the address bits used as column address bits 7. Valid range is 0-7. Internal Base 8. The selected address bit for each of the column address bits is determined by adding the Internal Base to the value of this field.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_addrmap_bank_b2	11:8	rw	0xF	Selects the AXI address bit used as bank address bit 2. Valid range 0 to 14, and 15. Internal Base: 7. The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, bank address bit 2 is set to 0.
reg_ddrc_addrmap_bank_b1	7:4	rw	0x7	Selects the address bits used as bank address bit 1. Valid Range: 0 to 14; Internal Base: 6. The selected address bit for each of the bank address bits is determined by adding the Internal Base to the value of this field.
reg_ddrc_addrmap_bank_b0	3:0	rw	0x7	Selects the address bits used as bank address bit 0. Valid Range: 0 to 14. Internal Base: 5. The selected address bit for each of the bank address bits is determined by adding the Internal Base to the value of this field.

Register (ddrc) DRAM_addr_map_col

Name	DRAM_addr_map_col
Relative Address	0x00000040
Absolute Address	0xF8006040
Width	32 bits
Access Type	rw
Reset Value	0xFFF00000
Description	Column address bits

Register DRAM_addr_map_col Details

Selects the address bits used as DRAM column address bits

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_addrmap_col_b11	31:28	rw	0xF	Full bus width mode: Selects the address bit used as column address bit 13. (Column address bit 12 in LPDDR2 mode) Half bus width mode: Unused. To make it unused, this should be set to 15. (Column address bit 13 in LPDDR2 mode) Valid Range: 0 to 7, and 15. Internal Base: 14. The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, this column address bit is set to 0. Note: Per JEDEC DDR2 spec, column address bit 10 is reserved for indicating auto-precharge, and hence no source address bit can be mapped to column address bit 10. In LPDDR2, there is a dedicated bit for auto-precharge in the CA bus, and hence column bit 10 is used.
reg_ddrc_addrmap_col_b10	27:24	rw	0xF	Full bus width mode: Selects the address bit used as column address bit 12. (Column address bit 11 in LPDDR2 mode) Half bus width mode: Selects the address bit used as column address bit 13. (Column address bit 12 in LPDDR2 mode) Valid Range: 0 to 7, and 15. Internal Base: 13 The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, this column address bit is set to 0. Note: Per JEDEC DDR2 spec, column address bit 10 is reserved for indicating auto-precharge, and hence no source address bit can be mapped to column address bit 10. In LPDDR2, there is a dedicated bit for auto-precharge in the CA bus, and hence column bit 10 is used.
reg_ddrc_addrmap_col_b9	23:20	rw	0xF	Full bus width mode: Selects the address bit used as column address bit 11. (Column address bit 10 in LPDDR2 mode) Half bus width mode: Selects the address bit used as column address bit 12. (Column address bit 11 in LPDDR2 mode) Valid Range: 0 to 7, and 15 Internal Base: 12 The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, this column address bit is set to 0. Note: Per JEDEC DDR2 spec, column address bit 10 is reserved for indicating auto-precharge, and hence no source address bit can be mapped to column address bit 10. In LPDDR2, there is a dedicated bit for auto-precharge in the CA bus, and hence column bit 10 is used.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_addrmap_col_b8	19:16	rw	0x0	Full bus width mode: Selects the address bit used as column address bit 9. Half bus width mode: Selects the address bit used as column address bit 11. (Column address bit 10 in LPDDR2 mode) Valid Range: 0 to 7, and 15 Internal Base: 11 The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, this column address bit is set to 0. Note: Per JEDEC spec, column address bit 10 is reserved for indicating auto-precharge, and hence no source address bit can be mapped to column address bit 10. In LPDDR2, there is a dedicated bit for auto-precharge in the CA bus, and hence column bit 10 is used.
reg_ddrc_addrmap_col_b7	15:12	rw	0x0	Full bus width mode: Selects the address bit used as column address bit 8. Half bus width mode: Selects the address bit used as column address bit 9. Valid Range: 0 to 7, and 15. Internal Base: 10. The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, this column address bit is set to 0. Note: Per JEDEC spec, column address bit 10 is reserved for indicating auto-precharge, and hence no source address bit can be mapped to column address bit 10.In LPDDR2, there is a dedicated bit for auto-precharge in the CA bus, and hence column bit 10 is used.
reg_ddrc_addrmap_col_b4	11:8	rw	0x0	Full bus width mode: Selects the address bit used as column address bit 5. Half bus width mode: Selects the address bit used as column address bit 6. Valid Range: 0 to 7. Internal Base: 7. The selected address bit for each of the column address bits is determined by adding the Internal Base to the value of this field.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_addrmap_col_b3	7:4	rw	0x0	Full bus width mode: Selects the address bit used as column address bit 4. Half bus width mode: Selects the address bit used as column address bit 5. Valid Range: 0 to 7 Internal Base: 6 The selected address bit is determined by adding the Internal Base to the value of this field.
reg_ddrc_addrmap_col_b2	3:0	rw	0x0	Full bus width mode: Selects the address bit used as column address bit 3. Half bus width mode: Selects the address bit used as column address bit 4. Valid Range: 0 to 7. Internal Base: 5 The selected address bit is determined by adding the Internal Base to the value of this field.

Register (ddrc) DRAM_addr_map_row

Name	DRAM_addr_map_row
Relative Address	0x00000044
Absolute Address	0xF8006044
Width	28 bits
Access Type	rw
Reset Value	0x0FF55555
Description	Select DRAM row address bits

Register DRAM_addr_map_row Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_addrmap_row_b15	27:24	rw	0xF	Selects the AXI address bit used as row address bit 15. Valid Range: 0 to 5, Internal Base: 24 The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, row address bit 15 is set to 0.
reg_ddrc_addrmap_row_b14	23:20	rw	0xF	Selects the AXI address bit used as row address bit 14. Valid Range: 0 to 6, Internal Base: 23 The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, row address bit 14 is set to 0.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_addrmap_row_b13	19:16	rw	0x5	Selects the AXI address bit used as row address bit 13. Valid Range: 0 to 7, Internal Base: 22 The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, row address bit 13 is set to 0.
reg_ddrc_addrmap_row_b12	15:12	rw	0x5	Selects the AXI address bit used as row address bit 12. Valid Range: 0 to 8, Internal Base: 21 The selected address bit is determined by adding the Internal Base to the value of this field. If set to 15, row address bit 12 is set to 0.
reg_ddrc_addrmap_row_b2_11	11:8	rw	0x5	Selects the AXI address bits used as row address bits 2 to 11. Valid Range: 0 to 11. Internal Base: 11 (for row address bit 2) to 20 (for row address bit 11) The selected address bit for each of the row address bits is determined by adding the Internal Base to the value of this field.
reg_ddrc_addrmap_row_b1	7:4	rw	0x5	Selects the AXI address bits used as row address bit 1. Valid Range: 0 to 11. Internal Base: 10 The selected address bit for each of the row address bits is determined by adding the Internal Base to the value of this field.
reg_ddrc_addrmap_row_b0	3:0	rw	0x5	Selects the AXI address bits used as row address bit 0. Valid Range: 0 to 11. Internal Base: 9 The selected address bit for each of the row address bits is determined by adding the Internal Base to the value of this field

Note: address bits are relative to a byte address. For example, the value 0x0FFF6666 selects byte address bits [29:15] as row ddress bits in a 32-bit bus width configuration.

Register (ddrc) DRAM_ODT_reg

Name	DRAM_ODT_reg
Relative Address	0x00000048
Absolute Address	0xF8006048
Width	30 bits
Access Type	rw
Reset Value	0x00000249
Description	DRAM ODT control

Register DRAM_ODT_reg Details

Parts of this register are unused.

Field Name	Bits	Type	Reset Value	Description
reserved	29:27	rw	0x0	Reserved. Do not modify.
reserved	26:24	rw	0x0	Reserved. Do not modify.
reserved	23:21	rw	0x0	Reserved. Do not modify.
reserved	20:18	rw	0x0	Reserved. Do not modify.
reg_phy_idle_local_odt	17:16	rw	0x0	Value to drive on the 2-bit local_odt PHY outputs when output enable is not asserted and a read is not in progress. Typically this is the value required to disable termination to save power when idle.
reg_phy_wr_local_odt	15:14	rw	0x0	Value to drive on the 2-bit local_odt PHY outputs when output is enabled for DQ and DQS. Typically this disables termination, as few systems use termination when writing.
reg_phy_rd_local_odt	13:12	rw	0x0	Value to drive on the 2-bit local_odt PHY outputs when output enable is not asserted and a read is in progress (where 'in progress' is defined as after a read command is issued and until all read data has been returned all the way to the controller.) Typically this is set to the value required to enable termination at the desired strength for read usage.
reserved	11:9	rw	0x1	Reserved. Do not modify.
reserved	8:6	rw	0x1	Reserved. Do not modify.
reg_ddrc_rank0_wr_odt	5:3	rw	0x1	[1:0] - Indicates which remote ODT's must be turned on during a write to rank 0. Each of the 2 ranks has a remote ODT (in the DRAM) which can be turned on by setting the appropriate bit here. Rank 0 is controlled by the LSB; Rank 1 is controlled by bit next to the LSB. For each rank, set its bit to 1 to enable its ODT. [2]: If 1 then local ODT is enabled during writes to rank 0.
reg_ddrc_rank0_rd_odt	2:0	rw	0x1	Unused. [1:0] - Indicates which remote ODTs must be turned ON during a read to rank 0. Each of the 2 ranks has a remote ODT (in the DRAM) which can be turned on by setting the appropriate bit here. Rank 0 is controlled by the LSB; Rank 1 is controlled by bit next to the LSB. For each rank, set its bit to 1 to enable its ODT. [2]: If 1 then local ODT is enabled during reads to rank 0.

Register (ddrc) phy_dbg_reg

Name	phy_dbg_reg
Relative Address	0x0000004C
Absolute Address	0xF800604C

Width	20 bits
Access Type	ro
Reset Value	0x00000000
Description	PHY debug

Register phy_dbg_reg Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_bc_fifo_re3	19	ro	0x0	Debug read capture FIFO read enable for data slice 3.
phy_reg_bc_fifo_we3	18	ro	0x0	Debug read capture FIFO write enable, for data slice 3.
phy_reg_bc_dqs_oe3	17	ro	0x0	Debug DQS output enable for data slice 3.
phy_reg_bc_dq_oe3	16	ro	0x0	Debug DQ output enable for data slice 3.
phy_reg_bc_fifo_re2	15	ro	0x0	Debug read capture FIFO read enable for data slice 2.
phy_reg_bc_fifo_we2	14	ro	0x0	Debug read capture FIFO write enable, for data slice 2.
phy_reg_bc_dqs_oe2	13	ro	0x0	Debug DQS output enable for data slice 2.
phy_reg_bc_dq_oe2	12	ro	0x0	Debug DQ output enable for data slice 2.
phy_reg_bc_fifo_re1	11	ro	0x0	Debug read capture FIFO read enable for data slice 1.
phy_reg_bc_fifo_we1	10	ro	0x0	Debug read capture FIFO write enable, for data slice 1.
phy_reg_bc_dqs_oe1	9	ro	0x0	Debug DQS output enable for data slice 1.
phy_reg_bc_dq_oe1	8	ro	0x0	Debug DQ output enable for data slice 1.
phy_reg_bc_fifo_re0	7	ro	0x0	Debug read capture FIFO read enable for data slice 0.
phy_reg_bc_fifo_we0	6	ro	0x0	Debug read capture FIFO write enable, for data slice 0.
phy_reg_bc_dqs_oe0	5	ro	0x0	Debug DQS output enable for data slice 0.
phy_reg_bc_dq_oe0	4	ro	0x0	Debug DQ output enable for data slice 0.
phy_reg_rdc_fifo_rst_err_cnt	3:0	ro	0x0	Counter for counting how many times the pointers of read capture FIFO differ when they are reset by dll_calib.

Register (ddrc) phy_cmd_timeout_rddata_cpt

Name	phy_cmd_timeout_rddata_cpt
Relative Address	0x00000050
Absolute Address	0xF8006050
Width	32 bits
Access Type	mixed
Reset Value	0x00010200
Description	PHY command time out and read data capture FIFO

Register phy_cmd_timeout_rddata_cpt Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_wrlvl_num_of_dq0	31:28	rw	0x0	This register value determines the number of samples used for each ratio increment during Write Leveling. Num_of_iteration = reg_phy_wrlvl_num_of_dq0 + 1 The recommended value for this register is 8. Accuracy is better with higher value, but this will cause leveling to run longer.
reg_phy_gatelvl_num_of_dq0	27:24	rw	0x0	This register value determines register determines the number of samples used for each ratio increment during Gate Training. Num_of_iteration = reg_phy_gatelvl_num_of_dq0 + 1 The recommended value for this register is 8. Accuracy is better with higher value, but this will cause leveling to run longer.
reserved	23:20	ro	0x0	Reserved
reg_phy_clk_stall_level	19	rw	0x0	1: stall clock, for DLL aging control
reg_phy_dis_phy_ctrl_rstn	18	rw	0x0	Disable the reset from Phy Ctrl macro. 1: PHY Ctrl macro reset port is always HIGH 0: PHY Ctrl macro gets power on reset.
reg_phy_rdc_fifo_rst_err_cnt_clr	17	rw	0x0	Clear/reset for counter rdc_fifo_rst_err_cnt[3:0]. 0: no clear 1: clear Note: This is a synchronous dynamic signal that must have timing closed.
reg_phy_use_fixed_re	16	rw	0x1	When 1: PHY generates FIFO read enable after fixed number of clock cycles as defined by reg_phy_rdc_we_to_re_delay[3:0]. When 0: PHY uses the not_empty method to do the read enable generation. Note: This port must be set HIGH during training/leveling process i.e. when ddrc_dfi_wrlvl_en/ ddrc_dfi_rdlvl_en/ ddrc_dfi_rdlvl_gate_en port is set HIGH.
reg_phy_rdc_fifo_rst_disable	15	rw	0x0	When 1, disable counting the number of times the Read Data Capture FIFO has been reset when the FIFO was not empty.
reserved	14:12	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
reg_phy_rdc_we_to_re_delay	11:8	rw	0x2	This register value + 1 give the number of clock cycles between writing into the Read Capture FIFO and the read operation. The setting of this register determines the read data timing and depends upon total delay in the system for read operation which include fly-by delays, trace delay, clkout_invert etc. This is used only if reg_phy_use_fixed_re=1.
reg_phy_wr_cmd_to_data	7:4	rw	0x0	Not used in DFI PHY.
reg_phy_rd_cmd_to_data	3:0	rw	0x0	Not used in DFI PHY.

Register (ddrc) mode_sts_reg

Name	mode_sts_reg
Relative Address	0x00000054
Absolute Address	0xF8006054
Width	21 bits
Access Type	ro
Reset Value	0x00000000
Description	Controller operation mode status

Register mode_sts_reg Details

Field Name	Bits	Type	Reset Value	Description
ddrc_reg_dbg_hpr_q_depth	20:16	ro	0x0	Indicates the number of entries currently in the High Priority Read (HPR) CAM.
ddrc_reg_dbg_lpr_q_depth	15:10	ro	0x0	Indicates the number of entries currently in the Low Priority Read (LPR) CAM.
ddrc_reg_dbg_wr_q_depth	9:4	ro	0x0	Indicates the number of entries currently in the Write CAM.
ddrc_reg_dbg_stall	3	ro	0x0	0: commands are being accepted. 1: no commands are accepted by the controller.
ddrc_reg_operating_mode	2:0	ro	0x0	Gives the status of the controller. 0: DDRC Init 1: Normal operation 2: Powerdown mode 3: Self-refresh mode 4 and above: deep power down mode (LPDDR2 only)

Register (ddrc) DLL_calib

Name	DLL_calib
Relative Address	0x00000058
Absolute Address	0xF8006058
Width	17 bits
Access Type	rw
Reset Value	0x00000101
Description	DLL calibration

Register DLL_calib Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_dis_dll_calib	16	rw	0x0	When 1, disable dll_calib generated by the controller. The core should issue the dll_calib signal using co_gs_dll_calib input. This input is changeable on the fly. When 0, controller will issue dll_calib periodically
reserved	15:8	rw	0x1	Reserved. Do not modify.
reserved	7:0	rw	0x1	Reserved. Do not modify.

Register (ddrc) ODT_delay_hold

Name	ODT_delay_hold
Relative Address	0x0000005C
Absolute Address	0xF800605C
Width	16 bits
Access Type	rw
Reset Value	0x00000023
Description	ODT delay and ODT hold

Register ODT_delay_hold Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_wr_odt_hold	15:12	rw	0x0	Cycles to hold ODT for a Write Command. When 0x0, ODT signal is ON for 1 cycle. When 0x1, it is ON for 2 cycles, etc. The values to program in different modes are : DRAM Burst of 4 -2: 4-2 => 2 DRAM Burst of 8 -4: 8-4 => 4
reg_ddrc_rd_odt_hold	11:8	rw	0x0	Unused

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_wr_odt_delay	7:4	rw	0x2	The delay, in clock cycles, from issuing a write command to setting ODT values associated with that command. ODT setting should remain constant for the entire time that DQS is driven by the controller. The suggested value for DDR2 is WL - 5 and for DDR3 is 0. WL is Write latency. DDR2 ODT has a 2-cycle on-time delay and a 2.5-cycle off-time delay. ODT is not applicable to LPDDR2.
reg_ddrc_rd_odt_delay	3:0	rw	0x3	UNUSED

Register (ddrc) ctrl_reg1

Name	ctrl_reg1
Relative Address	0x00000060
Absolute Address	0xF8006060
Width	13 bits
Access Type	mixed
Reset Value	0x0000003E
Description	Controller 1

Register ctrl_reg1 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_selfref_en	12	rw	0x0	If 1, then the controller will put the DRAM into self refresh when the transaction store is empty. Dynamic Bit Field.
reserved	11	ro	0x0	Always keep this set to 0x0
reg_ddrc_dis_collision_page_opt	10	rw	0x0	When this is set to 0, auto-precharge will be disabled for the flushed command in a collision case. Collision cases are write followed by read to same address, read followed by write to same address, or write followed by write to same address with DIS_WC bit = 1 (where 'same address' comparisons exclude the two address bits representing critical word).
reg_ddrc_dis_wc	9	rw	0x0	Disable Write Combine: 0: enable 1: disable
reg_ddrc_refresh_update_level	8	rw	0x0	Toggle this signal to indicate that refresh register(s) have been updated. The value will be automatically updated when exiting soft reset. So it does not need to be toggled initially. Dynamic Bit Field.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_auto_pre_en	7	rw	0x0	When set, most reads and writes will be issued with auto-precharge. (Exceptions can be made for collision cases.)
reg_ddrc_lpr_num_entries	6:1	rw	0x1F	Number of entries in the low priority transaction store is this value plus 1. In this design, by default all read ports are treated as low priority and hence the value of 0x1F. The hpr_num_entries is 32 minus this value. Bit [6] is ignored.
reg_ddrc_pageclose	0	rw	0x0	If true, bank will be closed and kept closed if no transactions are available for it. If false, bank will remain open until there is a need to close it (to open a different page, or for page timeout or refresh timeout.) This does not apply when auto-refresh is used.

Register (ddrc) ctrl_reg2

Name	ctrl_reg2
Relative Address	0x00000064
Absolute Address	0xF8006064
Width	18 bits
Access Type	mixed
Reset Value	0x00020000
Description	Controller 2

Register ctrl_reg2 Details

Field Name	Bits	Type	Reset Value	Description
reg_arb_go2critical_en	17	rw	0x1	0: Keep reg_ddrc_go2critical_wr and reg_ddrc_go2critical_rd signals going to DDRC at 0. 1: Set reg_ddrc_go2critical_wr and reg_ddrc_go2critical_rd signals going to DDRC based on Urgent input coming from AXI master.
reserved	16:13	ro	0x0	Reserved
reg_ddrc_go2critical_hysteresis	12:5	rw	0x0	Describes the number of cycles that co_gs_go2critical_rd or co_gs_go2critical_wr must be asserted before the corresponding queue moves to the 'critical' state in the DDRC. The arbiter controls the co_gs_go2critical_* signals; it is designed for use with this hysteresis field set to 0.
reserved	4:0	ro	0x0	Reserved

Register (ddrc) ctrl_reg3

Name	ctrl_reg3
Relative Address	0x00000068
Absolute Address	0xF8006068
Width	26 bits
Access Type	rw
Reset Value	0x00284027
Description	Controller 3

Register ctrl_reg3 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_dfi_t_wlmrd	25:16	rw	0x28	DDR2 and LPDDR2: not applicable. DDR3: First DQS/DQS# rising edge after write leveling mode is programmed. This is same as the tMLRD value from the DRAM spec.
reg_ddrc_rdlvl_rr	15:8	rw	0x40	DDR2 and LPDDR2: not applicable. DDR3: Read leveling read-to-read delay. Specifies the minimum number of clock cycles from the assertion of a read command to the next read command. Only applicable when connecting to PHYs operating in PHY RdLvl Evaluation mode.
reg_ddrc_wrlvl_ww	7:0	rw	0x27	DDR2: not applicable. LPDDR2 and DDR3: Write leveling write-to-write delay. Specifies the minimum number of clock cycles from the assertion of a ddrc_dfi_wrlvl_strobe signal to the next ddrc_dfi_wrlvl_strobe signal. Only applicable when connecting to PHYs operating in PHY RdLvl Evaluation mode. Recommended value is: (RL + reg_phy_rdc_we_to_re_delay + 50)

Register (ddrc) ctrl_reg4

Name	ctrl_reg4
Relative Address	0x0000006C
Absolute Address	0xF800606C
Width	16 bits
Access Type	rw
Reset Value	0x00001610
Description	Controller 4

Register ctrl_reg4 Details

Field Name	Bits	Type	Reset Value	Description
dfi_t_ctrlupd_interval_max_x1024	15:8	rw	0x16	This is the maximum amount of time between Controller initiated DFI update requests. This timer resets with each update request; when the timer expires, traffic is blocked for a few cycles. PHY can use this idle time to recalibrate the delay lines to the DLLs. The DLL calibration is also used to reset PHY FIFO pointers in case of data capture errors. Updates are required to maintain calibration over PVT, but frequent updates may impact performance. Units: 1024 clocks
dfi_t_ctrlupd_interval_min_x1024	7:0	rw	0x10	This is the minimum amount of time between Controller initiated DFI update requests (which will be executed whenever the controller is idle). Set this number higher to reduce the frequency of update requests, which can have a small impact on the latency of the first read request when the controller is idle. Units: 1024 clocks

Register (ddrc) ctrl_reg5

Name	ctrl_reg5
Relative Address	0x00000078
Absolute Address	0xF8006078
Width	32 bits
Access Type	mixed
Reset Value	0x00455111
Description	Controller register 5

Register ctrl_reg5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	ro	0x0	Reserved
reg_ddrc_t_ckesr	25:20	rw	0x4	Minimum CKE low width for Self Refresh entry to exit Timing in memory clock cycles. Recommended settings: LPDDR2: tCKESR DDR2: tCKE DDR3: tCKE+1

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_t_cksrx	19:16	rw	0x5	This is the time before Self Refresh Exit that CK is maintained as a valid clock before issuing SRX. Specifies the clock stable time before SRX. Recommended settings: LPDDR2: 2 DDR2: 1 DDR3: tCKSRX
reg_ddrc_t_cksre	15:12	rw	0x5	This is the time after Self Refresh Entry that CK is maintained as a valid clock. Specifies the clock disable delay after SRE. Recommended settings: LPDDR2: 2 DDR2: 1 DDR3: tCKSRE
reg_ddrc_dfi_t_dram_clk_enable	11:8	rw	0x1	Specifies the number of DFI clock cycles from the de-assertion of the ddrc_dfi_dram_clk_disable signal on the DFI until the first valid rising edge of the clock to the DRAM memory devices at the PHY-DRAM boundary. If the DFI clock and the memory clock are not phase aligned, this timing parameter should be rounded up to the next integer value.
reg_ddrc_dfi_t_dram_clk_disable	7:4	rw	0x1	Specifies the number of DFI clock cycles from the assertion of the ddrc_dfi_dram_clk_disable signal on the DFI until the clock to the DRAM memory devices, at the PHY-DRAM boundary, maintains a low value. If the DFI clock and the memory clock are not phase aligned, this timing parameter should be rounded up to the next integer value.
reg_ddrc_dfi_t_ctrl_delay	3:0	rw	0x1	Specifies the number of DFI clock cycles after an assertion or deassertion of the DFI control signals that the control signals at the PHY-DRAM interface reflect the assertion or de-assertion. If the DFI clock and the memory clock are not phase-aligned, this timing parameter should be rounded up to the next integer value.

Register (ddrc) ctrl_reg6

Name	ctrl_reg6
Relative Address	0x0000007C
Absolute Address	0xF800607C
Width	32 bits
Access Type	mixed
Reset Value	0x00032222

Description Controller register 6

Register ctrl_reg6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:20	ro	0x0	Reserved
reg_ddrc_t_ckcsx	19:16	rw	0x3	This is the time before Clock Stop Exit that CK is maintained as a valid clock before issuing DPDX. Specifies the clock stable time before next command after Clock Stop Exit. Recommended setting for LPDDR2: tXP + 2.
reg_ddrc_t_ckdpdx	15:12	rw	0x2	This is the time before Deep Power Down Exit that CK is maintained as a valid clock before issuing DPDX. Specifies the clock stable time before DPDX. Recommended setting for LPDDR2: 2.
reg_ddrc_t_ckdpde	11:8	rw	0x2	This is the time after Deep Power Down Entry that CK is maintained as a valid clock. Specifies the clock disable delay after DPDE. Recommended setting for LPDDR2: 2.
reg_ddrc_t_ckpdx	7:4	rw	0x2	This is the time before Power Down Exit that CK is maintained as a valid clock before issuing PDX. Specifies the clock stable time before PDX. Recommended setting for LPDDR2: 2.
reg_ddrc_t_ckpde	3:0	rw	0x2	This is the time after Power Down Entry that CK is maintained as a valid clock. Specifies the clock disable delay after PDE. Recommended setting for LPDDR2: 2.

Register (ddrc) CHE_REFRESH_TIMER01

Name CHE_REFRESH_TIMER01

Relative Address 0x000000A0

Absolute Address 0xF80060A0

Width 24 bits

Access Type rw

Reset Value 0x00008000

Description CHE_REFRESH_TIMER01

Register CHE_REFRESH_TIMER01 Details

Field Name	Bits	Type	Reset Value	Description
reserved	23:12	rw	0x8	Reserved. Do not modify.
reserved	11:0	rw	0x0	Reserved. Do not modify.

Register (ddrc) CHE_T_ZQ

Name	CHE_T_ZQ
Relative Address	0x000000A4
Absolute Address	0xF80060A4
Width	32 bits
Access Type	rw
Reset Value	0x10300802
Description	ZQ parameters

Register CHE_T_ZQ Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_t_zq_short_nop	31:22	rw	0x40	DDR2: not applicable. LPDDR2 and DDR3: Number of cycles of NOP required after a ZQCS (ZQ calibration short) command is issued to DRAM. Units: Clock cycles.
reg_ddrc_t_zq_long_nop	21:12	rw	0x300	DDR2: not applicable. LPDDR2 and DDR3: Number of cycles of NOP required after a ZQCL (ZQ calibration long) command is issued to DRAM. Units: Clock cycles.
reg_ddrc_t_mod	11:2	rw	0x200	Mode register set command update delay (minimum d'128)
reg_ddrc_ddr3	1	rw	0x1	Indicates operating in DDR2/DDR3 mode. Default value is set for DDR3.
reg_ddrc_dis_auto_zq	0	rw	0x0	1=disable controller generation of ZQCS command. Co_gs_zq_calib_short can be used instead to control ZQ calibration commands. 0=internally generate ZQCS commands based on reg_ddrc_t_zq_short_interval_x1024. This is only present for implementations supporting DDR3 and LPDDR2 devices.

Register (ddrc) CHE_T_ZQ_Short_Interval_Reg

Name	CHE_T_ZQ_Short_Interval_Reg
Relative Address	0x000000A8
Absolute Address	0xF80060A8
Width	28 bits
Access Type	rw
Reset Value	0x0020003A
Description	Misc parameters

Register CHE_T_ZQ_Short_Interval_Reg Details

Field Name	Bits	Type	Reset Value	Description
dram_rstn_x1024	27:20	rw	0x2	Number of cycles to assert DRAM reset signal during init sequence. Units: 1024 Clock cycles. Applicable for DDR3 only.
t_zq_short_interval_x1024	19:0	rw	0x3A	DDR2: not used. LPDDR2 and DDR3: Average interval to wait between automatically issuing ZQCS (ZQ calibration short) commands to DDR3 devices. Meaningless if reg_ddrc_dis_auto_zq=1. Units: 1024 Clock cycles.

Register (ddrc) deep_pwrdwn_reg

Name	deep_pwrdwn_reg
Relative Address	0x000000AC
Absolute Address	0xF80060AC
Width	9 bits
Access Type	rw
Reset Value	0x00000000
Description	Deep powerdown (LPDDR2)

Register deep_pwrdwn_reg Details

Field Name	Bits	Type	Reset Value	Description
deeppowerdown_to_x1024	8:1	rw	0x0	DDR2 and DDR3: not sued. LPDDR2: Minimum deep power down time. DDR exits from deep power down mode immediately after reg_ddrc_deeppowerdown_en is deasserted. Value from the spec is 500us. Units are in 1024 clock cycles. For performance only.
deeppowerdown_en	0	rw	0x0	DDR2 and DDR3: not used. LPDDR2: 0: Brings Controller out of Deep Powerdown mode. 1: Puts DRAM into Deep Powerdown mode when the transaction store is empty. For performance only. Dynamic Bit Field.

Register (ddrc) reg_2c

Name	reg_2c
Relative Address	0x000000B0
Absolute Address	0xF80060B0

Width	29 bits
Access Type	mixed
Reset Value	0x00000000
Description	Training control

Register reg_2c Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_dfi_rd_data_eye_train	28	rw	0x0	DDR2: not applicable. LPDDR2 and DDR3: 0: Read Data Eye training is disabled 1: Read Data Eye training mode has been enabled as part of init sequence.
reg_ddrc_dfi_rd_dqs_gate_level	27	rw	0x0	0: Read DQS gate leveling is disabled. 1: Read DQS Gate Leveling mode has been enabled as part of init sequence; Valid only for DDR3 DFI designs
reg_ddrc_dfi_wr_level_en	26	rw	0x0	0: Write leveling disabled. 1: Write leveling mode has been enabled as part of init sequence; Valid only for DDR3 DFI designs
ddrc_reg_trdlvl_max_error	25	ro	0x0	DDR2: not applicable. LPDDR2 and DDR3: When '1' indicates that the reg_ddrc_dfi_rdrlvl_max_x1024 timer has timed out. This is a Clear-on-Write register. If read leveling or gate training timed out, an error is indicated by the DDRC and this bit gets set. The value is held at that value until it is cleared. Clearing is done by writing a '0' to this register.
ddrc_reg_twrlvl_max_error	24	ro	0x0	When '1' indicates that the reg_ddrc_dfi_wrlvl_max_x1024 timer has timed out. This is a Clear-on-Write register. If write leveling timed out, an error is indicated by the DDRC and this bit gets set. The value is held until it is cleared. Clearing is done by writing a '0' to this register. Only present in designs that support DDR3.

Field Name	Bits	Type	Reset Value	Description
dfi_rdlvl_max_x1024	23:12	rw	0x0	Read leveling maximum time. Specifies the maximum number of clock cycles that the controller will wait for a response (phy_dfi_rdlvl_resp) to a read leveling enable signal (ddrc_dfi_rdlvl_en or ddrc_dfi_rdlvl_gate_en). Only applicable when connecting to PHY's operating in 'PHY RdLvl Evaluation' mode. Typical value 0xFFF Units 1024 clocks
dfi_wrlvl_max_x1024	11:0	rw	0x0	Write leveling maximum time. Specifies the maximum number of clock cycles that the controller will wait for a response (phy_dfi_wrlvl_resp) to a write leveling enable signal (ddrc_dfi_wrlvl_en). Only applicable when connecting to PHY's operating in 'PHY WrLvl Evaluation' mode. Typical value 0xFFF Units 1024 clocks

Register (ddrc) reg_2d

Name	reg_2d
Relative Address	0x000000B4
Absolute Address	0xF80060B4
Width	11 bits
Access Type	rw
Reset Value	0x00000200
Description	Misc Debug

Register reg_2d Details

Field Name	Bits	Type	Reset Value	Description
reserved	10	rw	0x0	Reserved. Do not modify.
reg_ddrc_skip_ocd	9	rw	0x1	This register must be kept at 1'b1. 1'b0 is NOT supported. 1: Indicates the controller to skip OCD adjustment step during DDR2 initialization. OCD_Default and OCD_Exit are performed instead. 0: Not supported.
reserved	8:0	rw	0x0	Reserved. Do not modify.

Register (ddrc) dfi_timing

Name	dfi_timing
Relative Address	0x000000B8

Absolute Address	0xF80060B8
Width	25 bits
Access Type	rw
Reset Value	0x00200067
Description	DFI timing

Register dfi_timing Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_dfi_t_ctrlup_max	24:15	rw	0x40	Specifies the maximum number of clock cycles that the ddrc_dfi_ctrlupd_req signal can assert.
reg_ddrc_dfi_t_ctrlup_min	14:5	rw	0x3	Specifies the minimum number of clock cycles that the ddrc_dfi_ctrlupd_req signal must be asserted.
reg_ddrc_dfi_t_rddata_en	4:0	rw	0x7	Time from the assertion of a READ command on the DFI interface to the assertion of the phy_dfi_rddata_en signal. DDR2 and DDR3: RL - 1 LPDDR: RL Where RL is read latency of DRAM.

Register (ddrc) CHE_ECC_CONTROL_REG_OFFSET

Name	CHE_ECC_CONTROL_REG_OFFSET
Relative Address	0x000000C4
Absolute Address	0xF80060C4
Width	2 bits
Access Type	rw
Reset Value	0x00000000
Description	ECC error clear

Register CHE_ECC_CONTROL_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
Clear_Correctable_DRAM_ECC_error	1	rw	0x0	Writing 1 to this bit will clear the correctable log valid bit and the correctable error counters. Write 0 to this bit will start capturing incoming correctable error count.
Clear_Uncorrectable_DRAM_ECC_error	0	rw	0x0	Writing 1 to this bit will clear the uncorrectable log valid bit and the uncorrectable error counters. Write 0 to this bit will start capturing incoming uncorrectable error count.

Register (ddrc) CHE_CORR_ECC_LOG_REG_OFFSET

Name	CHE_CORR_ECC_LOG_REG_OFFSET
Relative Address	0x000000C8
Absolute Address	0xF80060C8
Width	8 bits
Access Type	mixed
Reset Value	0x00000000
Description	ECC error correction

Register CHE_CORR_ECC_LOG_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
ECC_CORRECTED_BIT_NUM	7:1	clronwr	0x0	Indicator of the bit number syndrome in error for single-bit errors. The field is 7-bit wide to handle 72-bits of data. This is an encoded value with ECC bits placed in between data. Correctable bit number from the lowest error lane is reported here. There are only 13-valid bits going to an ECC lane (8-data + 5-ECC). Only 4-bits are needed to encode a max value of d'13. Bit[7] of this register is used to indicate the exact byte lane. When a error happens, if CORR_ECC_LOG_COL[0] from register 0x33 is 1'b0, then the error happened in Lane 0 or 1. If CORR_ECC_LOG_COL[0] is 1'b1, then the error happened in Lane 2 or 3. Bit[7] of this register indicates whether the error is from upper or lower byte lane. If it is 0, then it is lower byte lane and if it is 1, then it is upper byte lane. Together with CORR_ECC_LOG_COL[0] and bit[7] of this register, the exact byte lane with correctable error can be determined.
CORR_ECC_LOG_VALID	0	ro	0x0	Set to 1 when a correctable ECC error is captured. As long as this is 1 no further ECC errors will be captured. This is cleared when a 1 is written to register bit[1] of ECC CONTROL REGISTER (0x31)

Register (ddrc) CHE_CORR_ECC_ADDR_REG_OFFSET

Name	CHE_CORR_ECC_ADDR_REG_OFFSET
Relative Address	0x000000CC
Absolute Address	0xF80060CC
Width	31 bits
Access Type	ro
Reset Value	0x00000000

Description	ECC error correction address log

Register CHE_CORR_ECC_ADDR_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
CORR_ECC_LOG_BANK	30:28	ro	0x0	Bank [2:0]
CORR_ECC_LOG_ROW	27:12	ro	0x0	Row [15:0]
CORR_ECC_LOG_COL	11:0	ro	0x0	Column [11:0]

Register (ddrc) CHE_CORR_ECC_DATA_31_0_REG_OFFSET

Name	CHE_CORR_ECC_DATA_31_0_REG_OFFSET
Relative Address	0x000000D0
Absolute Address	0xF80060D0
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC error correction data log low

Register CHE_CORR_ECC_DATA_31_0_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
CORR_ECC_LOG_DAT_31_0	31:0	ro	0x0	Bits [31:0] of the data that caused the captured correctable ECC error. (Data associated with the first ECC error if multiple errors occurred since CORR_ECC_LOG_VALID was cleared). Since each ECC engine handles 8-bits of data, only the lower 8-bits of this register have valid data. The upper 24-bits will always be 0.

Register (ddrc) CHE_CORR_ECC_DATA_63_32_REG_OFFSET

Name	CHE_CORR_ECC_DATA_63_32_REG_OFFSET
Relative Address	0x000000D4
Absolute Address	0xF80060D4
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC error correction data log mid

Register CHE_CORR_ECC_DATA_63_32_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
CORR_ECC_LOG_DAT_63_32	31:0	ro	0x0	Bits [63:32] of the data that caused the captured correctable ECC error. (Data associated with the first ECC error if multiple errors occurred since CORR_ECC_LOG_VALID was cleared) Since each ECC engine handles 8-bits of data and that is logged in register 0x34, all the 32-bits of this register will always be 0.

Register (ddrc) CHE_CORR_ECC_DATA_71_64_REG_OFFSET

Name	CHE_CORR_ECC_DATA_71_64_REG_OFFSET
Relative Address	0x000000D8
Absolute Address	0xF80060D8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC error correction data log high

Register CHE_CORR_ECC_DATA_71_64_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
CORR_ECC_LOG_DAT_71_64	7:0	ro	0x0	Bits [71:64] of the data that caused the captured correctable ECC error. (Data associated with the first ECC error if multiple errors occurred since CORR_ECC_LOG_VALID was cleared) 5-bits of ECC are calculated over 8-bits of data. Bits[68:64] carries these 5-bits. Bits[71:69] are always 0.

Register (ddrc) CHE_UNCORR_ECC_LOG_REG_OFFSET

Name	CHE_UNCORR_ECC_LOG_REG_OFFSET
Relative Address	0x000000DC
Absolute Address	0xF80060DC
Width	1 bits
Access Type	clronwr
Reset Value	0x00000000
Description	ECC unrecoverable error status

Register CHE_UNCORR_ECC_LOG_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
UNCORR_ECC_LOG_VALID	0	clronwr	0x0	Set to 1 when an uncorrectable ECC error is captured. As long as this is a 1, no further ECC errors will be captured. This is cleared when a 1 is written to register bit[0] of ECC CONTROL REGISTER (0x31).

Register (ddrc) CHE_UNCORR_ECC_ADDR_REG_OFFSET

Name	CHE_UNCORR_ECC_ADDR_REG_OFFSET
Relative Address	0x000000E0
Absolute Address	0xF80060E0
Width	31 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC unrecoverable error address

Register CHE_UNCORR_ECC_ADDR_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
UNCORR_ECC_LOG_BANK	30:28	ro	0x0	Bank [2:0]
UNCORR_ECC_LOG_ROW	27:12	ro	0x0	Row [15:0]
UNCORR_ECC_LOG_COL	11:0	ro	0x0	Column [11:0]

Register (ddrc) CHE_UNCORR_ECC_DATA_31_0_REG_OFFSET

Name	CHE_UNCORR_ECC_DATA_31_0_REG_OFFSET
Relative Address	0x000000E4
Absolute Address	0xF80060E4
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC unrecoverable error data low

Register CHE_UNCORR_ECC_DATA_31_0_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
UNCORR_ECC_LOG_DAT_31_0	31:0	ro	0x0	bits [31:0] of the data that caused the captured uncorrectable ECC error. (Data associated with the first ECC error if multiple errors occurred since UNCORR_ECC_LOG_VALID was cleared). Since each ECC engine handles 8-bits of data, only the lower 8-bits of this register have valid data. The upper 24-bits will always be 0.

Register (ddrc) CHE_UNCORR_ECC_DATA_63_32_REG_OFFSET

Name	CHE_UNCORR_ECC_DATA_63_32_REG_OFFSET
Relative Address	0x000000E8
Absolute Address	0xF80060E8
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC unrecoverable error data middle

Register CHE_UNCORR_ECC_DATA_63_32_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
UNCORR_ECC_LOG_DAT_63_32	31:0	ro	0x0	bits [63:32] of the data that caused the captured uncorrectable ECC error. (Data associated with the first ECC error if multiple errors occurred since CORR_ECC_LOG_VALID was cleared) Since each ECC engine handles 8-bits of data and that is logged in register 0x34, all the 32-bits of this register will always be 0.

Register (ddrc) CHE_UNCORR_ECC_DATA_71_64_REG_OFFSET

Name	CHE_UNCORR_ECC_DATA_71_64_REG_OFFSET
Relative Address	0x000000EC
Absolute Address	0xF80060EC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC unrecoverable error data high

Register CHE_UNCORR_ECC_DATA_71_64_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
UNCORR_ECC_LOG_DAT_71_64	7:0	ro	0x0	bits [71:64] of the data that caused the captured uncorrectable ECC error. (Data associated with the first ECC error if multiple errors occurred since UNCORR_ECC_LOG_VALID was cleared) 5-bits of ECC are calculated over 8-bits of data. Bits[68:64] carries these 5-bits. Bits[71:69] are always 0.

Register (ddrc) CHE_ECC_STATS_REG_OFFSET

Name	CHE_ECC_STATS_REG_OFFSET
Relative Address	0x000000F0
Absolute Address	0xF80060F0
Width	16 bits
Access Type	clronwr
Reset Value	0x00000000
Description	ECC error count

Register CHE_ECC_STATS_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
STAT_NUM_CORR_ERR	15:8	clronwr	0x0	Returns the number of correctable ECC errors seen since the last read. Counter saturates at max value. This is cleared when a 1 is written to register bit[1] of ECC CONTROL REGISTER (0x58).
STAT_NUM_UNCORR_ERR	7:0	clronwr	0x0	Returns the number of uncorrectable errors since the last read. Counter saturates at max value. This is cleared when a 1 is written to register bit[0] of ECC CONTROL REGISTER (0x58).

Register (ddrc) ECC_scrub

Name	ECC_scrub
Relative Address	0x000000F4
Absolute Address	0xF80060F4
Width	4 bits
Access Type	rw
Reset Value	0x00000008
Description	ECC mode/scrub

Register ECC_scrub Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_dis_scrub	3	rw	0x1	0: Enable ECC scrubs (valid only when reg_ddrc_ecc_mode = 100). 1: Disable ECC scrubs
reg_ddrc_ecc_mode	2:0	rw	0x0	DRAM ECC Mode. The only valid values that works for this project are 000 (No ECC) and 100 (SEC/DED over 1-beat). To run the design in ECC mode, set reg_ddrc_data_bus_width to 2'b01 (Half bus width) and reg_ddrc_ecc_mode to 100. In this mode, there will be 16-data bits + 6-bit ECC on the DRAM bus. Controller must NOT be put in full bus width mode, when ECC is turned ON. 000 : No ECC, 001: Reserved 010: Parity 011: Reserved 100: SEC/DED over 1-beat 101: SEC/DED over multiple beats 110: Device Correction 111: Reserved

Register (ddrc) CHE_ECC_CORR_BIT_MASK_31_0_REG_OFFSET

Name	CHE_ECC_CORR_BIT_MASK_31_0_REG_OFFSET
Relative Address	0x000000F8
Absolute Address	0xF80060F8
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC data mask low

Register CHE_ECC_CORR_BIT_MASK_31_0_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
ddrc_reg_ecc_corr_bit_mask	31:0	ro	0x0	Bits [31:0] of ddrc_reg_ecc_corr_bit_mask register. Indicates the mask of the corrected data. 1 - on any bit indicates that the bit has been corrected by the DRAM ECC logic 0 - on any bit indicates that the bit has NOT been corrected by the DRAM ECC logic. Valid when any bit of 'ddrc_reg_ecc_corrected_err' is high. This mask doesn't indicate any correction that has been made in the ECC check bits. If there are errors in multiple lanes, then this signal will have the mask for the lowest lane. Each ECC engine works on 8-bits of data. Hence only the lower 8-bits carry valid information. Upper 24-bits are always 0.

Register (ddrc) CHE_ECC_CORR_BIT_MASK_63_32_REG_OFFSET

Name	CHE_ECC_CORR_BIT_MASK_63_32_REG_OFFSET
Relative Address	0x000000FC
Absolute Address	0xF80060FC
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC data mask high

Register CHE_ECC_CORR_BIT_MASK_63_32_REG_OFFSET Details

Field Name	Bits	Type	Reset Value	Description
ddrc_reg_ecc_corr_bit_mask	31:0	ro	0x0	Bits [63:32] of ddrc_reg_ecc_corr_bit_mask register. Indicates the mask of the corrected data. 1 - on any bit indicates that the bit has been corrected by the DRAM ECC logic 0 - on any bit indicates that the bit has NOT been corrected by the DRAM ECC logic. Valid when any bit of 'ddrc_reg_ecc_corrected_err' is high. This mask doesn't indicate any correction that has been made in the ECC check bits. If there are errors in multiple lanes, then this signal will have the mask for the lowest lane. Each ECC engine works on 8-bits of data and this is reported in register 0x3E. All 32-bits of this register are 0 always.

Register (ddrc) phy_rcvr_enable

Name	phy_rcvr_enable
Relative Address	0x00000114

Absolute Address	0xF8006114
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	Phy receiver enable register

Register phy_rcvr_enable Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_dif_off	7:4	rw	0x0	Value to drive to IO receiver enable pins when turning it OFF. When in powerdown or self-refresh (CKE=0) this value will be sent to the IOs to control receiver on/off. IOD is the size specified by the IO_DIFEN_SIZE parameter. Depending on the IO, one of these signals dif_on or dif_off can be used.
reg_phy_dif_on	3:0	rw	0x0	Value to drive to IO receiver enable pins when turning it ON. When NOT in powerdown or self-refresh (when CKE=1) this value will be sent to the IOs to control receiver on/off. IOD is the size specified by the IO_DIFEN_SIZE parameter.

Register (ddrc) PHY_Config0

Name	PHY_Config0
Relative Address	0x00000118
Absolute Address	0xF8006118
Width	31 bits
Access Type	rw
Reset Value	0x40000001
Description	PHY configuration register for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
PHY_Config0	0xf8006118
PHY_Config1	0xf800611c

Name	Address
PHY_Config2	0xf8006120
PHY_Config3	0xf8006124

Register PHY_Config0 to PHY_Config3 Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_dq_offset	30:24	rw	0x40	Offset value from DQS to DQ. Default value: 0x40 (for 90 degree shift). This is only used when reg_phy_use_wr_level=1. #Note: When a port width (W) is multiple of N instances of Ranks or Slices, each instance will get W/N bits. Instance n will get (n+1)*(W/N) -1: n (W/N) bits where n (0, 1, to N-1) is the instance number of Rank or Slice.
reserved	23:15	rw	0x0	Reserved. Do not modify.
reserved	14:6	rw	0x0	Reserved. Do not modify.
reserved	5	rw	0x0	Reserved. Do not modify.
reserved	4	rw	0x0	Reserved. Do not modify.
reg_phy_wrlvl_inc_mode	3	rw	0x0	reserved
reg_phy_gatelvl_inc_mode	2	rw	0x0	reserved
reg_phy_rdlvl_inc_mode	1	rw	0x0	reserved
reg_phy_data_slice_in_use	0	rw	0x1	Data bus width selection for Read FIFO RE generation. One bit for each data slice. 0: read data responses are ignored. 1: data slice is valid. Note: The Phy Data Slice 0 must always be enabled.

Register (ddrc) phy_init_ratio0

Name	phy_init_ratio0
Relative Address	0x0000012C
Absolute Address	0xF800612C
Width	20 bits
Access Type	rw
Reset Value	0x00000000
Description	PHY init ratio register for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
phy_init_ratio0	0xf800612c
phy_init_ratio1	0xf8006130
phy_init_ratio2	0xf8006134
phy_init_ratio3	0xf8006138

Register phy_init_ratio0 to phy_init_ratio3 Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_gatelvl_init_ratio	19:10	rw	0x0	The user programmable init ratio used Gate Leveling FSM
reg_phy_wrlvl_init_ratio	9:0	rw	0x0	The user programmable init ratio used by Write Leveling FSM

Register (ddrc) phy_rd_dqs_cfg0

Name	phy_rd_dqs_cfg0
Relative Address	0x00000140
Absolute Address	0xF8006140
Width	20 bits
Access Type	rw
Reset Value	0x00000040
Description	PHY read DQS configuration register for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
phy_rd_dqs_cfg0	0xf8006140
phy_rd_dqs_cfg1	0xf8006144
phy_rd_dqs_cfg2	0xf8006148
phy_rd_dqs_cfg3	0xf800614c

Register phy_rd_dqs_cfg0 to phy_rd_dqs_cfg3 Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_rd_dqs_slave_delay	19:11	rw	0x0	If reg_phy_rd_dqs_slave_force is 1, replace delay/tap value for read DQS slave DLL with this value.
reg_phy_rd_dqs_slave_force	10	rw	0x0	0: Use reg_phy_rd_dqs_slave_ratio for the read DQS slave DLL 1: overwrite the delay/tap value for read DQS slave DLL with the value of the reg_phy_rd_dqs_slave_delay bus.
reg_phy_rd_dqs_slave_ratio	9:0	rw	0x40	Ratio value for read DQS slave DLL. This is the fraction of a clock cycle represented by the shift to be applied to the read DQS in units of 256ths. In other words, the full-cycle tap value from the master DLL will be scaled by this number over 256 to get the delay value for the slave delay line. Provide a default value of 0x40 for most applications

Register (ddrc) phy_wr_dqs_cfg0

Name	phy_wr_dqs_cfg0
Relative Address	0x00000154
Absolute Address	0xF8006154
Width	20 bits
Access Type	rw
Reset Value	0x00000000
Description	PHY write DQS configuration register for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
phy_wr_dqs_cfg0	0xf8006154
phy_wr_dqs_cfg1	0xf8006158
phy_wr_dqs_cfg2	0xf800615c
phy_wr_dqs_cfg3	0xf8006160

Register phy_wr_dqs_cfg0 to phy_wr_dqs_cfg3 Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_wr_dqs_slave_delay	19:11	rw	0x0	If reg_phy_wr_dqs_slave_force is 1, replace delay/tap value for write DQS slave DLL with this value.
reg_phy_wr_dqs_slave_force	10	rw	0x0	0: Use reg_phy_wr_dqs_slave_ratio for the write DQS slave DLL 1: overwrite the delay/tap value for write DQS slave DLL with the value of the reg_phy_wr_dqs_slave_delay bus.
reg_phy_wr_dqs_slave_ratio	9:0	rw	0x0	Ratio value for write DQS slave DLL. This is the fraction of a clock cycle represented by the shift to be applied to the write DQS in units of 256ths. In other words, the full-cycle tap value from the master DLL will be scaled by this number over 256 to get the delay value for the slave delay line. (Used to program the manual training ratio value)

Register (ddrc) phy_we_cfg0

Name	phy_we_cfg0
Relative Address	0x00000168
Absolute Address	0xF8006168
Width	21 bits
Access Type	rw
Reset Value	0x00000040
Description	PHY FIFO write enable configuration for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
phy_we_cfg0	0xf8006168
phy_we_cfg1	0xf800616c
phy_we_cfg2	0xf8006170
phy_we_cfg3	0xf8006174

Register phy_we_cfg0 to phy_we_cfg3 Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_fifo_we_in_delay	20:12	rw	0x0	Delay value to be used when reg_phy_fifo_we_in_force is set to 1.
reg_phy_fifo_we_in_force	11	rw	0x0	0: Use reg_phy_fifo_we_slave_ratio as ratio value for fifo_we_X slave DLL 1: overwrite the delay/tap value for fifo_we_X slave DLL with the value of the reg_phy_fifo_we_in_delay bus. i.e. The 'force' bit selects between specifying the delay in 'ratio' units or tap delay units
reg_phy_fifo_we_slave_ratio	10:0	rw	0x40	Ratio value to be used when reg_phy_fifo_we_in_force is set to 0.

Register (ddrc) wr_data_slv0

Name	wr_data_slv0
Relative Address	0x0000017C
Absolute Address	0xF800617C
Width	20 bits
Access Type	rw
Reset Value	0x00000080
Description	PHY write data slave ratio config for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
wr_data_slv0	0xf800617c
wr_data_slv1	0xf8006180
wr_data_slv2	0xf8006184
wr_data_slv3	0xf8006188

Register wr_data_slv0 to wr_data_slv3 Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_wr_data_slave_delay	19:11	rw	0x0	If reg_phy_wr_data_slave_force is 1, replace delay/tap value for write data slave DLL with this value.
reg_phy_wr_data_slave_force	10	rw	0x0	0: Selects reg_phy_wr_data_slave_ratio for write data slave DLL 1: overwrite the delay/tap value for write data slave DLL with the value of the reg_phy_wr_data_slave_force bus.
reg_phy_wr_data_slave_ratio	9:0	rw	0x80	Ratio value for write data slave DLL. This is the fraction of a clock cycle represented by the shift to be applied to the write DQ muxes in units of 256ths. In other words, the full-cycle tap value from the master DLL will be scaled by this number over 256 to get the delay value for the slave delay line.

Register (ddrc) reg_64

Name	reg_64
Relative Address	0x00000190
Absolute Address	0xF8006190
Width	32 bits
Access Type	rw
Reset Value	0x10020000
Description	Training control 2

Register reg_64 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rw	0x0	Reserved. Do not modify.
reg_phy_cmd_latency	30	rw	0x0	If set to 1, command comes to phy_ctrl through a flop.
reg_phy_lpddr	29	rw	0x0	0: DDR2 or DDR3. 1: LPDDR2.
reserved	28	rw	0x1	Reserved. Do not modify.
reg_phy_ctrl_slave_delay	27:21	rw	0x0	If reg_phy_rd_dqs_slave_force is 1, replace delay/tap value for address/command timing slave DLL with this value. This is a bit value, the remaining 2 bits are in register 0x65 bits[19:18].

Field Name	Bits	Type	Reset Value	Description
reg_phy_ctrl_slave_force	20	rw	0x0	0: Use reg_phy_ctrl_slave_ratio for address/command timing slave DLL 1: overwrite the delay/tap value for address/command timing slave DLL with the value of the reg_phy_rd_dqs_slave_delay bus.
reg_phy_ctrl_slave_ratio	19:10	rw	0x80	Ratio value for address/command launch timing in phy_ctrl macro. This is the fraction of a clock cycle represented by the shift to be applied to the read DQS in units of 256ths. In other words, the full cycle tap value from the master DLL will be scaled by this number over 256 to get the delay value for the slave delay line.
reg_phy_sel_logic	9	rw	0x0	Selects one of the two read leveling algorithms.'b0: Select algorithm # 1'b1: Select algorithm # 2 Please refer to Read Data Eye Training section in PHY User Guide for details about the Read Leveling algorithms
reserved	8	rw	0x0	Reserved. Do not modify.
reg_phy_invert_clkout	7	rw	0x0	Inverts the polarity of DRAM clock. 0: core clock is passed on to DRAM 1: inverted core clock is passed on to DRAM. Use this when CLK can arrive at a DRAM device ahead of DQS or coincidence with DQS based on board topology. This effectively delays the CLK to the DRAM device by half -cycle, providing a CLK edge that DQS can align to during leveling.
reserved	6:5	rw	0x0	Reserved. Do not modify.
reserved	4	rw	0x0	Reserved. Do not modify.
reserved	3	rw	0x0	Reserved. Do not modify.
reserved	2	rw	0x0	Reserved. Do not modify.
reg_phy_bl2	1	rw	0x0	Reserved for future Use.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (ddrc) reg_65

Name	reg_65
Relative Address	0x00000194
Absolute Address	0xF8006194
Width	20 bits
Access Type	rw
Reset Value	0x00000000

Description Training control 3

Register reg_65 Details

Field Name	Bits	Type	Reset Value	Description
reg_phy_ctrl_slave_delay	19:18	rw	0x0	If reg_phy_rd_dqs_slave_force is 1, replace delay/tap value for address/command timing slave DLL with this value
reg_phy_dis_calib_rst	17	rw	0x0	Disable the dll_calib (internally generated) signal from resetting the Read Capture FIFO pointers and portions of phy_data. Note: dll_calib is (i) generated by dfi_ctrl_upd_req or (ii) by the PHY when it detects that the clock frequency variation has exceeded the bounds set by reg_phy_dll_lock_diff or (iii) periodically throughout the leveling process. dll_calib will update the slave DL with PVT-compensated values according to master DLL outputs
reg_phy_use_rd_data_eye_level	16	rw	0x0	Read Data Eye training control. 0: Use register programmed ratio values 1: Use ratio for delay line calculated by data eye leveling Note: This is a Synchronous dynamic signal that requires timing closure
reg_phy_use_rd_dqs_gate_level	15	rw	0x0	Read DQS Gate training control. 0: Use register programmed ratio values 1: Use ratio for delay line calculated by DQS gate leveling Note: This is a Synchronous dynamic signal that requires timing closure.
reg_phy_use_wr_level	14	rw	0x0	Write Leveling training control. 0: Use register programmed ratio values 1: Use ratio for delay line calculated by write leveling Note: This is a Synchronous dynamic signal that requires timing closure.
reg_phy_dll_lock_diff	13:10	rw	0x0	The Maximum number of delay line taps variation allowed while maintaining the master DLL lock. When the PHY is in locked state and the variation on the clock exceeds the variation indicated by the register, the lock signal is deasserted

Field Name	Bits	Type	Reset Value	Description
reg_phy_rd_rl_delay	9:5	rw	0x0	This delay determines when to select the active rank's ratio logic delay for Read Data and Read DQS slave delay lines after PHY receives a read command at Control Interface. The programmed value must be (Read Latency - 3) with a minimum value of 1.
reg_phy_wr_rl_delay	4:0	rw	0x0	This delay determines when to select the active rank's ratio logic delay for Write Data and Write DQS slave delay lines after PHY receives a write command at Control Interface. The programmed value must be (Write Latency - 4) with a minimum value of 1.

The fifo_we_slave ratios for each slice(0 through 3) must be interpreted by software in the following way:

Slice 0: fifo_we_ratio_slice_0[10:0] = {Reg_6A[9],Reg_69[18:9]}

Slice1: fifo_we_ratio_slice_1[10:0] = {Reg_6B[10:9],Reg_6A[18:10]}

Slice2: fifo_we_ratio_slice_2[10:0] = {Reg_6C[11:9],Reg_6B[18:11]}

Slice3: fifo_we_ratio_slice_3[10:0] = {phy_reg_rdlvl_fifowein_ratio_slice3_msb,Reg_6C[18:12]}

Register (ddrc) reg69_6a0

Name	reg69_6a0
Relative Address	0x000001A4
Absolute Address	0xF80061A4
Width	29 bits
Access Type	ro
Reset Value	0x00070000
Description	Training results for data slice 0.

Register reg69_6a0 Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_status_fifo_we_slave_dll_value	27:19	ro	0x0	Delay value applied to FIFO WE slave DLL.
phy_reg_rdlvl_fifowein_ratio	18:9	ro	0x380	Ratio value generated by Read Gate training FSM.
reserved	8:0	ro	0x0	Reserved. Do not modify.

Register (ddrc) reg69_6a1

Name	reg69_6a1

Relative Address	0x000001A8
Absolute Address	0xF80061A8
Width	29 bits
Access Type	ro
Reset Value	0x00060200
Description	Training results for data slice 1.

Register reg69_6a1 Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_status_fifo_we_slave_dll_value	27:19	ro	0x0	Delay value applied to FIFO WE slave DLL.
phy_reg_rdlvl_fifowein_ratio	18:9	ro	0x301	Ratio value generated by Read Gate training FSM.
reserved	8:0	ro	0x0	Reserved. Do not modify.

Register (ddrc) reg6c_6d2

Name	reg6c_6d2
Relative Address	0x000001B0
Absolute Address	0xF80061B0
Width	28 bits
Access Type	ro
Reset Value	0x00040600
Description	Training results for data slice 2.

Register reg6c_6d2 Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_status_fifo_we_slave_dll_value	27:19	ro	0x0	Delay value applied to FIFO WE slave DLL.
phy_reg_rdlvl_fifowein_ratio	18:9	ro	0x203	Ratio value generated by Read Gate training FSM.
phy_reg_bist_err	8:0	ro	0x0	Mismatch error flag from the BIST Checker. 1 bit per data slice. 1'b1: Pattern mismatch error 1'b0: All patterns matched This is a sticky flag. In order to clear this bit, port reg_phy_bist_err_clr must be set HIGH. Note that reg6b is unused.

Register (ddrc) reg6c_6d3

Name	reg6c_6d3
Relative Address	0x000001B4
Absolute Address	0xF80061B4
Width	28 bits
Access Type	ro
Reset Value	0x00000E00
Description	Training results for data slice 3.

Register reg6c_6d3 Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_status_fifo_we_slave_dll_value	27:19	ro	0x0	Delay value applied to FIFO WE slave DLL.
phy_reg_rdlvl_fifowein_ratio	18:9	ro	0x7	Ratio value generated by Read Gate training FSM.
phy_reg_bist_err	8:0	ro	0x0	Mismatch error flag from the BIST Checker. 1 bit per data slice. 1'b1: Pattern mismatch error 1'b0: All patterns matched This is a sticky flag. In order to clear this bit, port reg_phy_bist_err_clr must be set HIGH. Note that reg6b is unused.

Register (ddrc) reg6e_710

Name	reg6e_710
Relative Address	0x000001B8
Absolute Address	0xF80061B8
Width	30 bits
Access Type	ro
Reset Value	x
Description	Training results (2) for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
reg6e_710	0xf80061b8
reg6e_711	0xf80061bc
reg6e_712	0xf80061c0
reg6e_713	0xf80061c4

Register reg6e_710 to reg6e_713 Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_rdlvl_dqs_ratio	29:20	ro	x	Ratio value generated by Read Data Eye training FSM.
phy_reg_wrlvl_dq_ratio	19:10	ro	x	Ratio value generated by the write leveling FSM for Write Data.
phy_reg_wrlvl_dqs_ratio	9:0	ro	x	Ratio value generated by the write leveling FSM for Write DQS.

Register (ddrc) phy_dll_sts0

Name	phy_dll_sts0
Relative Address	0x000001CC
Absolute Address	0xF80061CC
Width	27 bits
Access Type	ro
Reset Value	0x00000000
Description	Slave DLL results for data slice 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
phy_dll_sts0	0xf80061cc
phy_dll_sts1	0xf80061d0
phy_dll_sts2	0xf80061d4
phy_dll_sts3	0xf80061d8

Register phy_dll_sts0 to phy_dll_sts3 Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_status_wr_dqs_slave_dll_value	26:18	ro	0x0	Delay value applied to write DQS slave DLL
phy_reg_status_wr_data_slave_dll_value	17:9	ro	0x0	Delay value applied to write data slave DLL
phy_reg_status_rd_dqs_slave_dll_value	8:0	ro	0x0	Delay value applied to read data slave DLL

Register (ddrc) dll_lock_sts

Name	dll_lock_sts

Relative Address	0x000001E0
Absolute Address	0xF80061E0
Width	24 bits
Access Type	ro
Reset Value	0x00F00000
Description	DLL Lock Status, read

Register dll_lock_sts Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_rdlvl_fifowein_ratio_slice3_msb	23:20	ro	0xF	Used as 4-msbits of slice3's ratio value generated by Read Gate training FSM. Refer to description of reg69_6a[1:0], fifo_we_slave ratio, for more details
phy_reg_status_dll_slave_value_1	19:11	ro	0x0	Shows the current Coarse and Fine delay values going to all the Slave DLLs [1:0] - Fine value (For Master DLL 1) [8:2] - Coarse value (For Master DLL 1)
phy_reg_status_dll_slave_value_0	10:2	ro	0x0	Shows the current Coarse and Fine delay values going to all the Slave DLLs [1:0] - Fine value (For Master DLL 0) [8:2] - Coarse value (For Master DLL 0)
phy_reg_status_dll_lock_1	1	ro	0x0	Status Master DLL 1 signal: 0: not locked 1: locked
phy_reg_status_dll_lock_0	0	ro	0x0	Master DLL 0 Status signal: 0: not locked 1: locked

Register (ddrc) phy_ctrl_sts

Name	phy_ctrl_sts
Relative Address	0x000001E4
Absolute Address	0xF80061E4
Width	30 bits
Access Type	ro
Reset Value	x
Description	PHY Control status, read

Register phy_ctrl_sts Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_status_phy_ctrl_of_in_lock_state	29:28	ro	0x0	Lock status from Master DLL Output Filter. 0: not locked, 1: locked. Bit 28: Fine delay line. Bit 29: Coarse delay line.
phy_reg_status_phy_ctrl_dll_slave_value	27:20	ro	0x0	Values applied to the PHY_CTRL Slave DLL: Bit field 21:20 is the Fine value Bit field 27:22 is the Course value
phy_reg_status_phy_ctrl_dll_lock	19	ro	0x0	PHY Control Master DLL Status: 0: not locked, 1: locked
phy_reg_status_of_out_delay_value	18:10	ro	x	Values from Master DDL Output Filter (no default value). Bit field 11:10 is the Fine value Bit field 18:12 is the Coarse value
phy_reg_status_of_in_delay_value	9:0	ro	x	Values applied to Master DDL Output Filter (no default value): Bit field 1:0 is the Fine value Bit field 9:2 is the Coarse value

Register (ddrc) phy_ctrl_sts_reg2

Name	phy_ctrl_sts_reg2
Relative Address	0x000001E8
Absolute Address	0xF80061E8
Width	27 bits
Access Type	ro
Reset Value	0x00000013
Description	PHY Control status (2), read

Register phy_ctrl_sts_reg2 Details

Field Name	Bits	Type	Reset Value	Description
phy_reg_status_phy_ctrl_slave_dll_value	26:18	ro	0x0	Delay value applied to read DQS slave DLL.
reserved	17:9	ro	0x0	reserved
phy_reg_status_phy_ctrl_of_in_delay_value	8:0	ro	0x13	Values applied to Master DLL Output Filter: Bit field 1:0 is the Fine value Bit field 8:2 is the Coarse value

Register (ddrc) axi_id

Name	axi_id
Relative Address	0x00000200
Absolute Address	0xF8006200
Width	26 bits
Access Type	ro
Reset Value	0x00153042
Description	ID and revision information

Register axi_id Details

Field Name	Bits	Type	Reset Value	Description
reg_arb_rev_num	25:20	ro	0x1	Revision Number
reg_arb_prov_num	19:12	ro	0x53	Prov number
reg_arb_part_num	11:0	ro	0x42	Part Number

Register (ddrc) page_mask

Name	page_mask
Relative Address	0x00000204
Absolute Address	0xF8006204
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Page mask

Register page_mask Details

Field Name	Bits	Type	Reset Value	Description
reg_arb_page_addr_mask	31:0	rw	0x0	Set this register based on the value programmed on the reg_ddrc_addrmap_* registers. Set the Column address bits to 0. Set the Page and Bank address bits to 1. This is used for calculating page_match inside the slave modules in Arbiter. The page_match is considered during the arbitration process. This mask applies to 64-bit address and not byte address. Setting this value to 0 disables transaction prioritization based on page/bank match.

Register (ddrc) axi_priority_wr_port0

Name	axi_priority_wr_port0
Relative Address	0x00000208
Absolute Address	0xF8006208
Width	20 bits
Access Type	mixed
Reset Value	0x000803FF
Description	AXI Priority control for write port 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
axi_priority_wr_port0	0xf8006208
axi_priority_wr_port1	0xf800620c
axi_priority_wr_port2	0xf8006210
axi_priority_wr_port3	0xf8006214

Register axi_priority_wr_port0 to axi_priority_wr_port3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	19	rw	0x1	Reserved. Do not modify.
reg_arb_dis_page_match_wr_portn	18	rw	0x0	Disable the page match feature.
reg_arb_disable_urgent_wr_portn	17	rw	0x0	Disable urgent for this Write Port.
reg_arb_disable_aging_wr_portn	16	rw	0x0	Disable aging for this Write Port.
reserved	15:10	ro	0x0	Reserved
reg_arb_pri_wr_portn	9:0	rw	0x3FF	Priority of this Write Port n. Value in this register used to load the aging counters (when respective port request is asserted and grant is generated to that port). These register can be reprogrammed to set priority of each port. Lower the value more will be priority given to the port. For example if 0x82 (port 0) value is set to 'h3FF, and 0x83 (port 1) is set to 'h0FF, and both port0 and port1 have requests, in this case port1 will get high priority and grant will be given to port1. Note that the minimum write priority should be set to 0x4.

Register (ddrc) axi_priority_rd_port0

Name	axi_priority_rd_port0
Relative Address	0x00000218
Absolute Address	0xF8006218
Width	20 bits
Access Type	mixed
Reset Value	0x000003FF
Description	AXI Priority control for read port 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
axi_priority_rd_port0	0xf8006218
axi_priority_rd_port1	0xf800621c
axi_priority_rd_port2	0xf8006220
axi_priority_rd_port3	0xf8006224

Register axi_priority_rd_port0 to axi_priority_rd_port3 Details

Field Name	Bits	Type	Reset Value	Description
reg_arb_set_hpr_rd_port n	19	rw	0x0	Enable reads to be generated as HPR for this Read Port.
reg_arb_dis_page_match _rd_portn	18	rw	0x0	Disable the page match feature.
reg_arb_disable_urgent_r d_portn	17	rw	0x0	Disable urgent for this Read Port.
reg_arb_disable_aging_r d_portn	16	rw	0x0	Disable aging for this Read Port.
reserved	15:10	ro	0x0	Reserved. Do not modify.
reg_arb_pri_rd_portn	9:0	rw	0x3FF	Priority of this Read Port n. Value in this register used to load the aging counters (when respective port request is asserted and grant is generated to that port). These register can be reprogrammed to set priority of each port. Lower the value more will be priority given to the port. For example if 0x82 (port 0) value is set to 'h3FF, and 0x83 (port 1) is set to 'h0FF, and both port0 and port1 have requests, in this case port1 will get high priority and grant will be given to port1.

Register (ddrc) excl_access_cfg0

Name	excl_access_cfg0
Relative Address	0x00000294
Absolute Address	0xF8006294
Width	18 bits
Access Type	rw
Reset Value	0x00000000
Description	Exclusive access configuration for port 0.

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
excl_access_cfg0	0xf8006294
excl_access_cfg1	0xf8006298
excl_access_cfg2	0xf800629c
excl_access_cfg3	0xf80062a0

Register excl_access_cfg0 to excl_access_cfg3 Details

Field Name	Bits	Type	Reset Value	Description
reg_excl_acc_id1_port	17:9	rw	0x0	Reserved
reg_excl_acc_id0_port	8:0	rw	0x0	Reserved

Register (ddrc) mode_reg_read

Name	mode_reg_read
Relative Address	0x000002A4
Absolute Address	0xF80062A4
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Mode register read data

Register mode_reg_read Details

This registers is applicable only when LPDDR2 is selected.

Field Name	Bits	Type	Reset Value	Description
ddrc_reg_rd_mrr_data	31:0	ro	0x0	Mode register read Data. Valid when ddrc_co_rd_mrr_data_valid is high. Bits[7:0] carry the 8-bit MRR value. Valid for LPDDR2 only.

Register (ddrc) lpddr_ctrl0

Name	lpddr_ctrl0
Relative Address	0x000002A8
Absolute Address	0xF80062A8
Width	12 bits
Access Type	rw
Reset Value	0x00000000
Description	LPDDR2 Control 0

Register lpddr_ctrl0 Details

This registers is applicable only when LPDDR2 is selected.

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_mr4_margin	11:4	rw	0x0	UNUSED
reserved	3	rw	0x0	Reserved. Datasheet does not mention this field
reg_ddrc_derate_enable	2	rw	0x0	0: Timing parameter derating is disabled. 1: Timing parameter derating is enabled using MR4 read value. This feature should only be enabled after LPDDR2 initialization is completed
reg_ddrc_per_bank_refresh	1	rw	0x0	0:All bank refresh Per bank refresh allows traffic to flow to other banks. 1:Per bank refresh Recommended setting is 0. If per bank refresh is required, please follow recommended procedure outlined in Errata.
reg_ddrc_lpddr2	0	rw	0x0	0: DDR2 or DDR3 in use. 1: LPDDR2 in Use.

Register (ddrc) lpddr_ctrl1

Name	lpddr_ctrl1
Relative Address	0x000002AC
Absolute Address	0xF80062AC
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	LPDDR2 Control 1

Register lpddr_ctrl1 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_mr4_read_interval	31:0	rw	0x0	Interval between two MR4 reads, USED to derate the timing parameters.

Register (ddrc) lpddr_ctrl2

Name	lpddr_ctrl2
Relative Address	0x000002B0
Absolute Address	0xF80062B0
Width	22 bits
Access Type	rw
Reset Value	0x003C0015
Description	LPDDR2 Control 2

Register lpddr_ctrl2 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_t_mrw	21:12	rw	0x3C0	Time to wait during load mode register writes. Present only in designs configured to support LPDDR2. LPDDR2 typically requires value of 5.
reg_ddrc_idle_after_reset_x32	11:4	rw	0x1	Idle time after the reset command, tINIT4. Units: 32 clock cycles.
reg_ddrc_min_stable_clock_x1	3:0	rw	0x5	Time to wait after the first CKE high, tINIT2. Units: 1 clock cycle. LPDDR2 typically requires 5 x tCK delay.

Register (ddrc) lpddr_ctrl3

Name	lpddr_ctrl3
Relative Address	0x000002B4
Absolute Address	0xF80062B4
Width	18 bits
Access Type	rw
Reset Value	0x00000601

Description LPDDR2 Control 3

Register lpddr_ctrl3 Details

Field Name	Bits	Type	Reset Value	Description
reg_ddrc_dev_zqinit_x32	17:8	rw	0x6	ZQ initial calibration, tZQINIT. Units: 32 clock cycles. LPDDR2 typically requires 1 us.
reg_ddrc_max_auto_init_x1024	7:0	rw	0x1	Maximum duration of the auto initialization, tINIT5. Units: 1024 clock cycles. LPDDR2 typically requires 10 us.

B.7 CoreSight Cross Trigger Interface (cti)

Module Name CoreSight Cross Trigger Interface (cti)

Base Address 0xF8898000 debug_cpu_cti0
0xF8899000 debug_cpu_cti1
0xF8802000 debug_cti_etb_tpiu
0xF8809000 debug_cti_ftm

Description Cross Trigger Interface

Vendor Info

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
CTICONTROL	0x00000000	1	rw	0x00000000	CTI Control Register
CTIINTACK	0x00000010	8	wo	0x00000000	CTI Interrupt Acknowledge Register
CTIAPPSET	0x00000014	4	rw	0x00000000	CTI Application Trigger Set Register
CTIAPPCLEAR	0x00000018	4	wo	0x00000000	CTI Application Trigger Clear Register
CTIAPPPULSE	0x0000001C	4	wo	0x00000000	CTI Application Pulse Register
CTIINEN0	0x00000020	4	rw	0x00000000	CTI Trigger to Channel Enable 0 Register
CTIINEN1	0x00000024	4	rw	0x00000000	CTI Trigger to Channel Enable 1 Register
CTIINEN2	0x00000028	4	rw	0x00000000	CTI Trigger to Channel Enable 2 Register

Register Name	Address	Width	Type	Reset Value	Description
CTIINEN3	0x0000002C	4	rw	0x00000000	CTI Trigger to Channel Enable 3 Register
CTIINEN4	0x00000030	4	rw	0x00000000	CTI Trigger to Channel Enable 4 Register
CTIINEN5	0x00000034	4	rw	0x00000000	CTI Trigger to Channel Enable 5 Register
CTIINEN6	0x00000038	4	rw	0x00000000	CTI Trigger to Channel Enable 6 Register
CTIINEN7	0x0000003C	4	rw	0x00000000	CTI Trigger to Channel Enable 7 Register
CTIOUTEN0	0x000000A0	4	rw	0x00000000	CTI Channel to Trigger Enable 0 Register
CTIOUTEN1	0x000000A4	4	rw	0x00000000	CTI Channel to Trigger Enable 1 Register
CTIOUTEN2	0x000000A8	4	rw	0x00000000	CTI Channel to Trigger Enable 2 Register
CTIOUTEN3	0x000000AC	4	rw	0x00000000	CTI Channel to Trigger Enable 3 Register
CTIOUTEN4	0x000000B0	4	rw	0x00000000	CTI Channel to Trigger Enable 4 Register
CTIOUTEN5	0x000000B4	4	rw	0x00000000	CTI Channel to Trigger Enable 5 Register
CTIOUTEN6	0x000000B8	4	rw	0x00000000	CTI Channel to Trigger Enable 6 Register
CTIOUTEN7	0x000000BC	4	rw	0x00000000	CTI Channel to Trigger Enable 7 Register
CTITRIGINSTATUS	0x00000130	8	ro	x	CTI Trigger In Status Register
CTITRIGOUTSTATUS	0x00000134	8	ro	0x00000000	CTI Trigger Out Status Register
CTICHINSTATUS	0x00000138	4	ro	x	CTI Channel In Status Register
CTICHOUTSTATUS	0x0000013C	4	ro	0x00000000	CTI Channel Out Status Register
CTIGATE	0x00000140	4	rw	0x0000000F	Enable CTI Channel Gate Register
ASICCTL	0x00000144	8	rw	0x00000000	External Multiplexor Control Register
ITCHINACK	0x00000EDC	4	wo	0x00000000	ITCHINACK Register
ITTRIGINACK	0x00000EE0	8	wo	0x00000000	ITTRIGINACK Register
ITCHOUT	0x00000EE4	4	wo	0x00000000	ITCHOUT Register
ITTRIGOUT	0x00000EE8	8	wo	0x00000000	ITTRIGOUT Register
ITCHOUTACK	0x00000EEC	4	ro	0x00000000	ITCHOUTACK Register
ITTRIGOUTACK	0x00000EF0	8	ro	0x00000000	ITTRIGOUTACK Register

Register Name	Address	Width	Type	Reset Value	Description
ITCHIN	0x00000EF4	4	ro	0x00000000	ITCHIN Register
ITTRIGIN	0x00000EF8	8	ro	0x00000000	ITTRIGIN Register
ITCTRL	0x00000F00	1	rw	0x00000000	IT Control Register
CTSR	0x00000FA0	4	rw	0x0000000F	Claim Tag Set Register
CTCR	0x00000FA4	4	rw	0x00000000	Claim Tag Clear Register
LAR	0x00000FB0	32	wo	0x00000000	Lock Access Register
LSR	0x00000FB4	3	ro	0x00000003	Lock Status Register
ASR	0x00000FB8	4	ro	x	Authentication Status Register
DEVID	0x00000FC8	20	ro	0x00040800	Device ID
DTIR	0x00000FCC	8	ro	0x00000014	Device Type Identifier Register
PERIPHID4	0x00000FD0	8	ro	0x00000004	Peripheral ID4
PERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5
PERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
PERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7
PERIPHID0	0x00000FE0	8	ro	0x00000006	Peripheral ID0
PERIPHID1	0x00000FE4	8	ro	0x000000B9	Peripheral ID1
PERIPHID2	0x00000FE8	8	ro	0x0000002B	Peripheral ID2
PERIPHID3	0x00000FEC	8	ro	0x00000000	Peripheral ID3
COMPID0	0x00000FF0	8	ro	0x0000000D	Component ID0
COMPID1	0x00000FF4	8	ro	0x00000090	Component ID1
COMPID2	0x00000FF8	8	ro	0x00000005	Component ID2
COMPID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (cti) CTICONTROL

Name	CTICONTROL
Relative Address	0x00000000
Absolute Address	debug_cpu_cti0: 0xF8898000 debug_cpu_cti1: 0xF8899000 debug_cti_etb_tpiu: 0xF8802000 debug_cti_ftm: 0xF8809000
Width	1 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Control Register

Register CTICONTROL Details

Field Name	Bits	Type	Reset Value	Description
GLBEN	0	rw	0x0	Enables or disables the ECT. When disabled, all cross triggering mapping logic functionality is disabled for this processor.

Register (cti) CTIINTACK

Name	CTIINTACK
Relative Address	0x00000010
Absolute Address	debug_cpu_cti0: 0xF8898010 debug_cpu_cti1: 0xF8899010 debug_cti_etb_tpiu: 0xF8802010 debug_cti_ftm: 0xF8809010
Width	8 bits
Access Type	wo
Reset Value	0x00000000
Description	CTI Interrupt Acknowledge Register

Register CTIINTACK Details

Field Name	Bits	Type	Reset Value	Description
INTACK	7:0	wo	0x0	Acknowledges the corresponding CTITRIGOUT output: 1 = CTITRIGOUT is acknowledged and is cleared when MAPTRIGOUT is LOW. 0 = no effect There is one bit of the register for each CTITRIGOUT output.

Register (cti) CTIAPPSET

Name	CTIAPPSET
Relative Address	0x00000014
Absolute Address	debug_cpu_cti0: 0xF8898014 debug_cpu_cti1: 0xF8899014 debug_cti_etb_tpiu: 0xF8802014 debug_cti_ftm: 0xF8809014
Width	4 bits
Access Type	rw
Reset Value	0x00000000

Description CTI Application Trigger Set Register

Register CTIAPPSET Details

Field Name	Bits	Type	Reset Value	Description
APPSET	3:0	rw	0x0	Setting a bit HIGH generates a channel event for the selected channel. Read: 0 = application trigger inactive (reset) 1 = application trigger active. Write: 0 = no effect 1 = generate channel event. There is one bit of the register for each channel.

Register (cti) CTIAPPCLEAR

Name CTIAPPCLEAR

Relative Address 0x00000018

Absolute Address debug_cpu_cti0: 0xF8898018
debug_cpu_cti1: 0xF8899018
debug_cti_etb_tpiu: 0xF8802018
debug_cti_ftm: 0xF8809018

Width 4 bits

Access Type wo

Reset Value 0x00000000

Description CTI Application Trigger Clear Register

Register CTIAPPCLEAR Details

Field Name	Bits	Type	Reset Value	Description
APPCLEAR	3:0	wo	0x0	Clears corresponding bits in the CTIAPPSET register. 1 = application trigger disabled in the CTIAPPSET register 0 = no effect. There is one bit of the register for each channel.

Register (cti) CTIAPPPULSE

Name CTIAPPPULSE

Relative Address 0x0000001C

Absolute Address	debug_cpu_cti0: 0xF889801C debug_cpu_cti1: 0xF889901C debug_cti_etb_tpiu: 0xF880201C debug_cti_ftm: 0xF880901C
Width	4 bits
Access Type	wo
Reset Value	0x00000000
Description	CTI Application Pulse Register

Register CTIAPPPULSE Details

Field Name	Bits	Type	Reset Value	Description
APPULSE	3:0	wo	0x0	Setting a bit HIGH generates a channel event pulse for the selected channel. Write: 1 = channel event pulse generated for one CTICLK period 0 = no effect. There is one bit of the register for each channel.

Register (cti) CTIINEN0

Name	CTIINEN0
Relative Address	0x00000020
Absolute Address	debug_cpu_cti0: 0xF8898020 debug_cpu_cti1: 0xF8899020 debug_cti_etb_tpiu: 0xF8802020 debug_cti_ftm: 0xF8809020
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 0 Register

Register CTIINEN0 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIINEN1

Name	CTIINEN1
Relative Address	0x00000024
Absolute Address	debug_cpu_cti0: 0xF8898024 debug_cpu_cti1: 0xF8899024 debug_cti_etb_tpiu: 0xF8802024 debug_cti_ftm: 0xF8809024
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 1 Register

Register CTIINEN1 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIINEN2

Name	CTIINEN2
Relative Address	0x00000028
Absolute Address	debug_cpu_cti0: 0xF8898028 debug_cpu_cti1: 0xF8899028 debug_cti_etb_tpiu: 0xF8802028 debug_cti_ftm: 0xF8809028
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 2 Register

Register CTIINEN2 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIINEN3

Name	CTIINEN3
Relative Address	0x0000002C
Absolute Address	debug_cpu_cti0: 0xF889802C debug_cpu_cti1: 0xF889902C debug_cti_etb_tpiu: 0xF880202C debug_cti_ftm: 0xF880902C
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 3 Register

Register CTIINEN3 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIINEN4

Name	CTIINEN4
Relative Address	0x00000030
Absolute Address	debug_cpu_cti0: 0xF8898030 debug_cpu_cti1: 0xF8899030 debug_cti_etb_tpiu: 0xF8802030 debug_cti_ftm: 0xF8809030
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 4 Register

Register CTIINEN4 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIINEN5

Name	CTIINEN5
Relative Address	0x00000034
Absolute Address	debug_cpu_cti0: 0xF8898034 debug_cpu_cti1: 0xF8899034 debug_cti_etb_tpiu: 0xF8802034 debug_cti_ftm: 0xF8809034
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 5 Register

Register CTIINEN5 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIINEN6

Name	CTIINEN6
Relative Address	0x00000038
Absolute Address	debug_cpu_cti0: 0xF8898038 debug_cpu_cti1: 0xF8899038 debug_cti_etb_tpiu: 0xF8802038 debug_cti_ftm: 0xF8809038
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 6 Register

Register CTIINEN6 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIINEN7

Name	CTIINEN7
Relative Address	0x0000003C
Absolute Address	debug_cpu_cti0: 0xF889803C debug_cpu_cti1: 0xF889903C debug_cti_etb_tpiu: 0xF880203C debug_cti_ftm: 0xF880903C
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Trigger to Channel Enable 7 Register

Register CTIINEN7 Details

Field Name	Bits	Type	Reset Value	Description
TRIGINEN	3:0	rw	0x0	Enables a cross trigger event to the corresponding channel when an CTITRIGIN is activated. 1 = enables the CTITRIGIN signal to generate an event on the respective channel of the CTM. There is one bit of the register for each of the four channels. For example in register CTIINEN0, TRIGINEN[0] set to 1 enables CTITRIGIN onto channel 0. 0 = disables the CTITRIGIN signal from generating an event on the respective channel of the CTM.

Register (cti) CTIOUTEN0

Name	CTIOUTEN0
Relative Address	0x000000A0
Absolute Address	debug_cpu_cti0: 0xF88980A0 debug_cpu_cti1: 0xF88990A0 debug_cti_etb_tpiu: 0xF88020A0 debug_cti_ftm: 0xF88090A0
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 0 Register

Register CTIOUTEN0 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTIOUTEN1

Name	CTIOUTEN1
Relative Address	0x000000A4
Absolute Address	debug_cpu_cti0: 0xF88980A4 debug_cpu_cti1: 0xF88990A4 debug_cti_etb_tpiu: 0xF88020A4 debug_cti_ftm: 0xF88090A4
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 1 Register

Register CTIOUTEN1 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTIOUTEN2

Name	CTIOUTEN2
Relative Address	0x000000A8
Absolute Address	debug_cpu_cti0: 0xF88980A8 debug_cpu_cti1: 0xF88990A8 debug_cti_etb_tpiu: 0xF88020A8 debug_cti_ftm: 0xF88090A8
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 2 Register

Register CTIOUTEN2 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTIOUTEN3

Name	CTIOUTEN3
Relative Address	0x000000AC
Absolute Address	debug_cpu_cti0: 0xF88980AC debug_cpu_cti1: 0xF88990AC debug_cti_etb_tpiu: 0xF88020AC debug_cti_ftm: 0xF88090AC
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 3 Register

Register CTIOUTEN3 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTIOUTEN4

Name	CTIOUTEN4
Relative Address	0x000000B0
Absolute Address	debug_cpu_cti0: 0xF88980B0 debug_cpu_cti1: 0xF88990B0 debug_cti_etb_tpiu: 0xF88020B0 debug_cti_ftm: 0xF88090B0
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 4 Register

Register CTIOUTEN4 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTIOUTEN5

Name	CTIOUTEN5
Relative Address	0x000000B4
Absolute Address	debug_cpu_cti0: 0xF88980B4 debug_cpu_cti1: 0xF88990B4 debug_cti_etb_tpiu: 0xF88020B4 debug_cti_ftm: 0xF88090B4
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 5 Register

Register CTIOUTEN5 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTIOUTEN6

Name	CTIOUTEN6
Relative Address	0x000000B8
Absolute Address	debug_cpu_cti0: 0xF88980B8 debug_cpu_cti1: 0xF88990B8 debug_cti_etb_tpiu: 0xF88020B8 debug_cti_ftm: 0xF88090B8
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 6 Register

Register CTIOUTEN6 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTIOUTEN7

Name	CTIOUTEN7
Relative Address	0x000000BC
Absolute Address	debug_cpu_cti0: 0xF88980BC debug_cpu_cti1: 0xF88990BC debug_cti_etb_tpiu: 0xF88020BC debug_cti_ftm: 0xF88090BC
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	CTI Channel to Trigger Enable 7 Register

Register CTIOUTEN7 Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTEN	3:0	rw	0x0	Changing the value of this bit from a 0 to a 1 enables a channel event for the corresponding channel to generate an CTITRIGOUT output: 0 = the channel input (CTICHIN) from the CTM is not routed to the CTITRIGOUT output 1 = the channel input (CTICHIN) from the CTM is routed to the CTITRIGOUT output. There is one bit for each of the four channels. For example in register CTIOUTEN0, enabling bit 0 enables CTICHIN[0] to cause a trigger event on the CTITRIGOUT[0] output.

Register (cti) CTITRIGINSTATUS

Name	CTITRIGINSTATUS
Relative Address	0x00000130
Absolute Address	debug_cpu_cti0: 0xF8898130 debug_cpu_cti1: 0xF8899130 debug_cti_etb_tpiu: 0xF8802130 debug_cti_ftm: 0xF8809130
Width	8 bits
Access Type	ro
Reset Value	x
Description	CTI Trigger In Status Register

Register CTITRIGINSTATUS Details

Field Name	Bits	Type	Reset Value	Description
TRIGINSTATUS	7:0	ro	x	Shows the status of the CTITRIGIN inputs: 1 = CTITRIGIN is active 0 = CTITRIGIN is inactive. Because the register provides a view of the raw CTITRIGIN inputs, the reset value is unknown. There is one bit of the register for each trigger input.

Register (cti) CTITRIGOUTSTATUS

Name	CTITRIGOUTSTATUS
Relative Address	0x00000134

Absolute Address	debug_cpu_cti0: 0xF8898134 debug_cpu_cti1: 0xF8899134 debug_cti_etb_tpiu: 0xF8802134 debug_cti_ftm: 0xF8809134
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	CTI Trigger Out Status Register

Register CTITRIGOUTSTATUS Details

Field Name	Bits	Type	Reset Value	Description
TRIGOUTSTATUS	7:0	ro	0x0	Shows the status of the CTITRIGOUT outputs. 1 = CTITRIGOUT is active 0 = CTITRIGOUT is inactive (reset). There is one bit of the register for each trigger output.

Register (cti) CTICHINSTATUS

Name	CTICHINSTATUS
Relative Address	0x00000138
Absolute Address	debug_cpu_cti0: 0xF8898138 debug_cpu_cti1: 0xF8899138 debug_cti_etb_tpiu: 0xF8802138 debug_cti_ftm: 0xF8809138
Width	4 bits
Access Type	ro
Reset Value	x
Description	CTI Channel In Status Register

Register CTICHINSTATUS Details

Field Name	Bits	Type	Reset Value	Description
CTCHINSTATUS	3:0	ro	x	Shows the status of the CTICHIN inputs: 1 = CTICHIN is active 0 = CTICHIN is inactive. Because the register provides a view of the raw CTICHIN inputs from the CTM, the reset value is unknown. There is one bit of the register for each channel input.

Register (cti) CTICHOUTSTATUS

Name	CTICHOUTSTATUS
Relative Address	0x0000013C
Absolute Address	debug_cpu_cti0: 0xF889813C debug_cpu_cti1: 0xF889913C debug_cti_etb_tpiu: 0xF880213C debug_cti_ftm: 0xF880913C
Width	4 bits
Access Type	ro
Reset Value	0x00000000
Description	CTI Channel Out Status Register

Register CTICHOUTSTATUS Details

Field Name	Bits	Type	Reset Value	Description
CTCHOUTSTATUS	3:0	ro	0x0	Shows the status of the CTICHOUT outputs. 1 = CTICHOUT is active 0 = CTICHOUT is inactive (reset). There is one bit of the register for each channel output.

Register (cti) CTIGATE

Name	CTIGATE
Relative Address	0x00000140
Absolute Address	debug_cpu_cti0: 0xF8898140 debug_cpu_cti1: 0xF8899140 debug_cti_etb_tpiu: 0xF8802140 debug_cti_ftm: 0xF8809140
Width	4 bits
Access Type	rw
Reset Value	0x0000000F
Description	Enable CTI Channel Gate Register

Register CTIGATE Details

Field Name	Bits	Type	Reset Value	Description
CTIGATEEN3	3	rw	0x1	Enable CTICHOUT3.
CTIGATEEN2	2	rw	0x1	Enable CTICHOUT2.

Field Name	Bits	Type	Reset Value	Description
CTIGATEEN1	1	rw	0x1	Enable CTICHOUT1.
CTIGATEEN0	0	rw	0x1	Enable CTICHOUT0.

Register (cti) ASICCTL

Name	ASICCTL
Relative Address	0x00000144
Absolute Address	debug_cpu_cti0: 0xF8898144 debug_cpu_cti1: 0xF8899144 debug_cti_etb_tpiu: 0xF8802144 debug_cti_ftm: 0xF8809144
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	External Multiplexor Control Register

Register ASICCTL Details

Field Name	Bits	Type	Reset Value	Description
ASICCTL	7:0	rw	0x0	Implementation defined ASIC control, value written to the register is output on ASICCTL[7:0].

Register (cti) ITCHINACK

Name	ITCHINACK
Relative Address	0x00000EDC
Absolute Address	debug_cpu_cti0: 0xF8898EDC debug_cpu_cti1: 0xF8899EDC debug_cti_etb_tpiu: 0xF8802EDC debug_cti_ftm: 0xF8809EDC
Width	4 bits
Access Type	wo
Reset Value	0x00000000
Description	ITCHINACK Register

Register ITCHINACK Details

Field Name	Bits	Type	Reset Value	Description
CTCHINACK	3:0	wo	0x0	Set the value of the CTCHINACK outputs

Register (cti) ITTRIGINACK

Name	ITTRIGINACK
Relative Address	0x00000EE0
Absolute Address	debug_cpu_cti0: 0xF8898EE0 debug_cpu_cti1: 0xF8899EE0 debug_cti_etb_tpiu: 0xF8802EE0 debug_cti_ftm: 0xF8809EE0
Width	8 bits
Access Type	wo
Reset Value	0x00000000
Description	ITTRIGINACK Register

Register ITTRIGINACK Details

Field Name	Bits	Type	Reset Value	Description
CTTRIGINACK	7:0	wo	0x0	Set the value of the CTTRIGINACK outputs

Register (cti) ITCHOUT

Name	ITCHOUT
Relative Address	0x00000EE4
Absolute Address	debug_cpu_cti0: 0xF8898EE4 debug_cpu_cti1: 0xF8899EE4 debug_cti_etb_tpiu: 0xF8802EE4 debug_cti_ftm: 0xF8809EE4
Width	4 bits
Access Type	wo
Reset Value	0x00000000
Description	ITCHOUT Register

Register ITCHOUT Details

Field Name	Bits	Type	Reset Value	Description
CTCHOUT	3:0	wo	0x0	Set the value of the CTCHOUT outputs

Register (cti) ITTRIGOUT

Name	ITTRIGOUT
Relative Address	0x00000EE8

Absolute Address	debug_cpu_cti0: 0xF8898EE8 debug_cpu_cti1: 0xF8899EE8 debug_cti_etb_tpiu: 0xF8802EE8 debug_cti_ftm: 0xF8809EE8
Width	8 bits
Access Type	wo
Reset Value	0x00000000
Description	ITTRIGOUT Register

Register ITTRIGOUT Details

Field Name	Bits	Type	Reset Value	Description
CTTRIGOUT	7:0	wo	0x0	Set the value of the CTTRIGOUT outputs

Register (cti) ITCHOUTACK

Name	ITCHOUTACK
Relative Address	0x00000EEC
Absolute Address	debug_cpu_cti0: 0xF8898EEC debug_cpu_cti1: 0xF8899EEC debug_cti_etb_tpiu: 0xF8802EEC debug_cti_ftm: 0xF8809EEC
Width	4 bits
Access Type	ro
Reset Value	0x00000000
Description	ITCHOUTACK Register

Register ITCHOUTACK Details

Field Name	Bits	Type	Reset Value	Description
CTCHOUTACK	3:0	ro	0x0	Read the values of the CTCHOUTACK inputs

Register (cti) ITTRIGOUTACK

Name	ITTRIGOUTACK
Relative Address	0x00000EF0
Absolute Address	debug_cpu_cti0: 0xF8898EF0 debug_cpu_cti1: 0xF8899EF0 debug_cti_etb_tpiu: 0xF8802EF0 debug_cti_ftm: 0xF8809EF0

Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	ITTRIGOUTACK Register

Register ITTRIGOUTACK Details

Field Name	Bits	Type	Reset Value	Description
CTTRIGOUTACK	7:0	ro	0x0	Read the values of the CTTRIGOUTACK inputs

Register (cti) ITCHIN

Name	ITCHIN
Relative Address	0x00000EF4
Absolute Address	debug_cpu_cti0: 0xF8898EF4 debug_cpu_cti1: 0xF8899EF4 debug_cti_etb_tpiu: 0xF8802EF4 debug_cti_ftm: 0xF8809EF4
Width	4 bits
Access Type	ro
Reset Value	0x00000000
Description	ITCHIN Register

Register ITCHIN Details

Field Name	Bits	Type	Reset Value	Description
CTCHIN	3:0	ro	0x0	Read the values of the CTCHIN inputs

Register (cti) ITTRIGIN

Name	ITTRIGIN
Relative Address	0x00000EF8
Absolute Address	debug_cpu_cti0: 0xF8898EF8 debug_cpu_cti1: 0xF8899EF8 debug_cti_etb_tpiu: 0xF8802EF8 debug_cti_ftm: 0xF8809EF8
Width	8 bits
Access Type	ro
Reset Value	0x00000000

Description ITTRIGIN Register

Register ITTRIGIN Details

Field Name	Bits	Type	Reset Value	Description
CTTRIGIN	7:0	ro	0x0	Read the values of the CTTRIGIN inputs

Register (cti) ITCTRL

Name ITCTRL

Relative Address 0x00000F00

Absolute Address debug_cpu_cti0: 0xF8898F00
debug_cpu_cti1: 0xF8899F00
debug_cti_etb_tpiu: 0xF8802F00
debug_cti_ftm: 0xF8809F00

Width 1 bits

Access Type rw

Reset Value 0x00000000

Description IT Control Register

Register ITCTRL Details

Field Name	Bits	Type	Reset Value	Description
	0	rw	0x0	Enable IT Registers

Register (cti) CTSR

Name CTSR

Relative Address 0x00000FA0

Absolute Address debug_cpu_cti0: 0xF8898FA0
debug_cpu_cti1: 0xF8899FA0
debug_cti_etb_tpiu: 0xF8802FA0
debug_cti_ftm: 0xF8809FA0

Width 4 bits

Access Type rw

Reset Value 0x0000000F

Description Claim Tag Set Register

Register CTSR Details

Field Name	Bits	Type	Reset Value	Description
SET	3:0	rw	0xF	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: 1= Claim tag is implemented, 0 = Claim tag is not implemented Write: 1= Set claim tag bit, 0= No effect

Register (cti) CTCR

Name	CTCR
Relative Address	0x00000FA4
Absolute Address	debug_cpu_cti0: 0xF8898FA4 debug_cpu_cti1: 0xF8899FA4 debug_cti_etb_tpiu: 0xF8802FA4 debug_cti_ftm: 0xF8809FA4
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	Claim Tag Clear Register

Register CTCR Details

Field Name	Bits	Type	Reset Value	Description
CLEAR	3:0	rw	0x0	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: Current value of claim tag. Write: 1= Clear claim tag bit, 0= No effect

Register (cti) LAR

Name	LAR
Relative Address	0x00000FB0
Absolute Address	debug_cpu_cti0: 0xF8898FB0 debug_cpu_cti1: 0xF8899FB0 debug_cti_etb_tpiu: 0xF8802FB0 debug_cti_ftm: 0xF8809FB0

Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Lock Access Register

Register LAR Details

Field Name	Bits	Type	Reset Value	Description
KEY	31:0	wo	0x0	Write Access Code. Write behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): After reset (via PRESETDBGn), CTI is locked, i.e., writes to all other registers using lower 2GB addresses are ignored. To unlock, 0xC5ACCE55 must be written this register. After the required registers are written, to lock again, write a value other than 0xC5ACCE55 to this register. - PADDRDBG31=1 (upper 2GB): CTI is unlocked when upper 2GB addresses are used to write to all the registers. However, write to this register is ignored using a upper 2GB address! Note: read from this register always returns 0, regardless of PADDRDBG31.

Register (cti) LSR

Name	LSR
Relative Address	0x00000FB4
Absolute Address	debug_cpu_cti0: 0xF8898FB4 debug_cpu_cti1: 0xF8899FB4 debug_cti_etb_tpiu: 0xF8802FB4 debug_cti_ftm: 0xF8809FB4
Width	3 bits
Access Type	ro
Reset Value	0x00000003
Description	Lock Status Register

Register LSR Details

Field Name	Bits	Type	Reset Value	Description
8BIT	2	ro	0x0	Set to 0 since CTI implements a 32-bit lock access register
STATUS	1	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): When a lower 2GB address is used to read this register, this bit indicates whether CTI is in locked state (1= locked, 0= unlocked). - PADDRDBG31=1 (upper 2GB): always returns 0.
IMP	0	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): always returns 1, meaning lock mechanism are implemented. - PADDRDBG31=1 (upper 2GB): always returns 0, meaning lock mechanism is NOT implemented.

Register (cti) ASR

Name	ASR
Relative Address	0x00000FB8
Absolute Address	debug_cpu_cti0: 0xF8898FB8 debug_cpu_cti1: 0xF8899FB8 debug_cti_etb_tpiu: 0xF8802FB8 debug_cti_ftm: 0xF8809FB8
Width	4 bits
Access Type	ro
Reset Value	x
Description	Authentication Status Register

Register ASR Details

Field Name	Bits	Type	Reset Value	Description
NIDEN	3	ro	x	Current value of noninvasive debug enable signals
NIDEN_CTL	2	ro	0x1	Non-invasive debug controlled
IDEN	1	ro	x	Current value of invasive debug enable signals
IDEN_CTL	0	ro	0x1	Invasive debug controlled

Register (cti) DEVID

Name	DEVID
Relative Address	0x00000FC8
Absolute Address	debug_cpu_cti0: 0xF8898FC8 debug_cpu_cti1: 0xF8899FC8 debug_cti_etb_tpiu: 0xF8802FC8 debug_cti_ftm: 0xF8809FC8
Width	20 bits
Access Type	ro
Reset Value	0x00040800
Description	Device ID

Register DEVID Details

Field Name	Bits	Type	Reset Value	Description
NumChan	19:16	ro	0x4	Number of channels available
NumTrig	15:8	ro	0x8	Number of triggers available
res	7:5	ro	0x0	reserved
ExtMux	4:0	ro	0x0	no external muxing

Register (cti) DTIR

Name	DTIR
Relative Address	0x00000FCC
Absolute Address	debug_cpu_cti0: 0xF8898FCC debug_cpu_cti1: 0xF8899FCC debug_cti_etb_tpiu: 0xF8802FCC debug_cti_ftm: 0xF8809FCC
Width	8 bits
Access Type	ro
Reset Value	0x00000014
Description	Device Type Identifier Register

Register DTIR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x14	major type is a debug control logic component, sub-type is cross trigger

Register (cti) PERIPHID4

Name	PERIPHID4
Relative Address	0x00000FD0
Absolute Address	debug_cpu_cti0: 0xF8898FD0 debug_cpu_cti1: 0xF8899FD0 debug_cti_etb_tpiu: 0xF8802FD0 debug_cti_ftm: 0xF8809FD0
Width	8 bits
Access Type	ro
Reset Value	0x00000004
Description	Peripheral ID4

Register PERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KB_count	7:4	ro	0x0	4KB Count, set to 0
JEP106ID	3:0	ro	0x4	JEP106 continuation code

Register (cti) PERIPHID5

Name	PERIPHID5
Relative Address	0x00000FD4
Absolute Address	debug_cpu_cti0: 0xF8898FD4 debug_cpu_cti1: 0xF8899FD4 debug_cti_etb_tpiu: 0xF8802FD4 debug_cti_ftm: 0xF8809FD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register PERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (cti) PERIPHID6

Name	PERIPHID6

Relative Address	0x00000FD8
Absolute Address	debug_cpu_cti0: 0xF8898FD8 debug_cpu_cti1: 0xF8899FD8 debug_cti_etb_tpiu: 0xF8802FD8 debug_cti_ftm: 0xF8809FD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register PERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (cti) PERIPHID7

Name	PERIPHID7
Relative Address	0x00000FDC
Absolute Address	debug_cpu_cti0: 0xF8898FDC debug_cpu_cti1: 0xF8899FDC debug_cti_etb_tpiu: 0xF8802FDC debug_cti_ftm: 0xF8809FDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register PERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (cti) PERIPHID0

Name	PERIPHID0
Relative Address	0x00000FE0

Absolute Address	debug_cpu_cti0: 0xF8898FE0 debug_cpu_cti1: 0xF8899FE0 debug_cti_etb_tpiu: 0xF8802FE0 debug_cti_ftm: 0xF8809FE0
Width	8 bits
Access Type	ro
Reset Value	0x00000006
Description	Peripheral ID0

Register PERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x6	PartNumber0

Register (cti) PERIPHID1

Name	PERIPHID1
Relative Address	0x00000FE4
Absolute Address	debug_cpu_cti0: 0xF8898FE4 debug_cpu_cti1: 0xF8899FE4 debug_cti_etb_tpiu: 0xF8802FE4 debug_cti_ftm: 0xF8809FE4
Width	8 bits
Access Type	ro
Reset Value	0x000000B9
Description	Peripheral ID1

Register PERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106ID	7:4	ro	0xB	JEP106 Identity Code [3:0]
PartNumber1	3:0	ro	0x9	PartNumber1

Register (cti) PERIPHID2

Name	PERIPHID2
Relative Address	0x00000FE8

Absolute Address	debug_cpu_cti0: 0xF8898FE8 debug_cpu_cti1: 0xF8899FE8 debug_cti_etb_tpiu: 0xF8802FE8 debug_cti_ftm: 0xF8809FE8
Width	8 bits
Access Type	ro
Reset Value	0x0000002B
Description	Peripheral ID2

Register PERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
RevNum	7:4	ro	0x2	Revision number of Peripheral
JEDEC	3	ro	0x1	Indicates that a JEDEC assigned value is used
JEP106ID	2:0	ro	0x3	JEP106 Identity Code [6:4]

Register (cti) PERIPHID3

Name	PERIPHID3
Relative Address	0x00000FEC
Absolute Address	debug_cpu_cti0: 0xF8898FEC debug_cpu_cti1: 0xF8899FEC debug_cti_etb_tpiu: 0xF8802FEC debug_cti_ftm: 0xF8809FEC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID3

Register PERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd, at top level
CustMod	3:0	ro	0x0	Customer Modified

Register (cti) COMPID0

Name	COMPID0
Relative Address	0x00000FF0

Absolute Address	debug_cpu_cti0: 0xF8898FF0 debug_cpu_cti1: 0xF8899FF0 debug_cti_etb_tpiu: 0xF8802FF0 debug_cti_ftm: 0xF8809FF0
Width	8 bits
Access Type	ro
Reset Value	0x0000000D
Description	Component ID0

Register COMPID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xD	Preamble

Register (cti) COMPID1

Name	COMPID1
Relative Address	0x00000FF4
Absolute Address	debug_cpu_cti0: 0xF8898FF4 debug_cpu_cti1: 0xF8899FF4 debug_cti_etb_tpiu: 0xF8802FF4 debug_cti_ftm: 0xF8809FF4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Component ID1

Register COMPID1 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x90	Preamble

Register (cti) COMPID2

Name	COMPID2
Relative Address	0x00000FF8
Absolute Address	debug_cpu_cti0: 0xF8898FF8 debug_cpu_cti1: 0xF8899FF8 debug_cti_etb_tpiu: 0xF8802FF8 debug_cti_ftm: 0xF8809FF8

Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register COMPID2 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x5	Preamble

Register (cti) COMPID3

Name	COMPID3
Relative Address	0x00000FFC
Absolute Address	debug_cpu_cti0: 0xF8898FFC debug_cpu_cti1: 0xF8899FFC debug_cti_etb_tpiu: 0xF8802FFC debug_cti_ftm: 0xF8809FFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register COMPID3 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xB1	Preamble

B.8 Performance Monitor Unit (cortexa9_pmu)

Module Name	Performance Monitor Unit (cortexa9_pmu)
Base Address	0xF8891000 debug_cpu_pmu0 0xF8893000 debug_cpu_pmu1
Description	Cortex A9 Performance Monitoring Unit
Vendor Info	Arm

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
PMXEVCNTR0	0x00000000	32	rw	x	PMU event counter 0
PMXEVCNTR1	0x00000004	32	rw	x	PMU event counter 1
PMXEVCNTR2	0x00000008	32	rw	x	PMU event counter 2
PMXEVCNTR3	0x0000000C	32	rw	x	PMU event counter 3
PMXEVCNTR4	0x00000010	32	rw	x	PMU event counter 4
PMXEVCNTR5	0x00000014	32	rw	x	PMU event counter 5
PMCCNTR	0x0000007C	32	rw	x	pmccntr
PMXEVTYPER0	0x00000400	32	rw	x	pmevtyper0
PMXEVTYPER1	0x00000404	32	rw	x	pmevtyper1
PMXEVTYPER2	0x00000408	32	rw	x	pmevtyper2
PMXEVTYPER3	0x0000040C	32	rw	x	pmevtyper3
PMXEVTYPER4	0x00000410	32	rw	x	pmevtyper4
PMXEVTYPER5	0x00000414	32	rw	x	pmevtyper5
PMCNTENSET	0x00000C00	32	rw	0x00000000	pmcntenset
PMCNTENCLR	0x00000C20	32	rw	0x00000000	pmcntenclr
PMINTENSET	0x00000C40	32	rw	0x00000000	pmintenset
PMINTENCLR	0x00000C60	32	rw	0x00000000	pmintenclr
PMOVSR	0x00000C80	32	rw	x	pmovsr
PMSWINC	0x00000CA0	32	wo	x	pmswinc
PMCR	0x00000E04	32	rw	0x41093000	pmcr
PMUSERENR	0x00000E08	32	rw	0x00000000	pmuserenr

Register (cortexa9_pmu) PMXEVCNTR0

Name	PMXEVCNTR0
Relative Address	0x00000000
Absolute Address	debug_cpu_pmu0: 0xF8891000 debug_cpu_pmu1: 0xF8893000
Width	32 bits
Access Type	rw
Reset Value	x
Description	PMU event counter 0

Register PMXEVCNTR0 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVCNTR0	31:0	rw	x	PMU event counter 0

Register (cortexa9_pmu) PMXEVCNTR1

Name	PMXEVCNTR1
Relative Address	0x00000004
Absolute Address	debug_cpu_pmu0: 0xF8891004 debug_cpu_pmu1: 0xF8893004
Width	32 bits
Access Type	rw
Reset Value	x
Description	PMU event counter 1

Register PMXEVCNTR1 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVCNTR1	31:0	rw	x	PMU event counter 1

Register (cortexa9_pmu) PMXEVCNTR2

Name	PMXEVCNTR2
Relative Address	0x00000008
Absolute Address	debug_cpu_pmu0: 0xF8891008 debug_cpu_pmu1: 0xF8893008
Width	32 bits
Access Type	rw
Reset Value	x
Description	PMU event counter 2

Register PMXEVCNTR2 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVCNTR2	31:0	rw	x	PMU event counter 2

Register (cortexa9_pmu) PMXEVCNTR3

Name	PMXEVCNTR3

Relative Address	0x0000000C
Absolute Address	debug_cpu_pmu0: 0xF889100C debug_cpu_pmu1: 0xF889300C
Width	32 bits
Access Type	rw
Reset Value	x
Description	PMU event counter 3

Register PMXEVCNTR3 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVCNTR3	31:0	rw	x	PMU event counter 3

Register (cortexa9_pmu) PMXEVCNTR4

Name	PMXEVCNTR4
Relative Address	0x00000010
Absolute Address	debug_cpu_pmu0: 0xF8891010 debug_cpu_pmu1: 0xF8893010
Width	32 bits
Access Type	rw
Reset Value	x
Description	PMU event counter 4

Register PMXEVCNTR4 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVCNTR4	31:0	rw	x	PMU event counter 4

Register (cortexa9_pmu) PMXEVCNTR5

Name	PMXEVCNTR5
Relative Address	0x00000014
Absolute Address	debug_cpu_pmu0: 0xF8891014 debug_cpu_pmu1: 0xF8893014
Width	32 bits
Access Type	rw
Reset Value	x
Description	PMU event counter 5

Register PMXEVCNTR5 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVCNTR5	31:0	rw	x	PMU event counter 5

Register (cortexa9_pmu) PMCCNTR

Name	PMCCNTR
Relative Address	0x0000007C
Absolute Address	debug_cpu_pmu0: 0xF889107C debug_cpu_pmu1: 0xF889307C
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmccntr

Register PMCCNTR Details

Field Name	Bits	Type	Reset Value	Description
PMCCNTR	31:0	rw	x	pmccntr

Register (cortexa9_pmu) PMXEVTYPER0

Name	PMXEVTYPER0
Relative Address	0x00000400
Absolute Address	debug_cpu_pmu0: 0xF8891400 debug_cpu_pmu1: 0xF8893400
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmevtyper0

Register PMXEVTYPER0 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVTYPER0	31:0	rw	x	pmevtyper0

Register (cortexa9_pmu) PMXEVTYPER1

Name	PMXEVTYPER1

Relative Address	0x00000404
Absolute Address	debug_cpu_pmu0: 0xF8891404 debug_cpu_pmu1: 0xF8893404
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmevtyper1

Register PMXEVTYPER1 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVTYPER1	31:0	rw	x	pmevtyper1

Register (cortexa9_pmu) PMXEVTYPER2

Name	PMXEVTYPER2
Relative Address	0x00000408
Absolute Address	debug_cpu_pmu0: 0xF8891408 debug_cpu_pmu1: 0xF8893408
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmevtyper2

Register PMXEVTYPER2 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVTYPER2	31:0	rw	x	pmevtyper2

Register (cortexa9_pmu) PMXEVTYPER3

Name	PMXEVTYPER3
Relative Address	0x0000040C
Absolute Address	debug_cpu_pmu0: 0xF889140C debug_cpu_pmu1: 0xF889340C
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmevtyper3

Register PMXEVTYPER3 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVTYPER3	31:0	rw	x	pmevtyper3

Register (cortexa9_pmu) PMXEVTYPER4

Name	PMXEVTYPER4
Relative Address	0x00000410
Absolute Address	debug_cpu_pmu0: 0xF8891410 debug_cpu_pmu1: 0xF8893410
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmevtyper4

Register PMXEVTYPER4 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVTYPER4	31:0	rw	x	pmevtyper4

Register (cortexa9_pmu) PMXEVTYPER5

Name	PMXEVTYPER5
Relative Address	0x00000414
Absolute Address	debug_cpu_pmu0: 0xF8891414 debug_cpu_pmu1: 0xF8893414
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmevtyper5

Register PMXEVTYPER5 Details

Field Name	Bits	Type	Reset Value	Description
PMXEVTYPER5	31:0	rw	x	pmevtyper5

Register (cortexa9_pmu) PMCNTENSET

Name	PMCNTENSET

Relative Address	0x00000C00
Absolute Address	debug_cpu_pmu0: 0xF8891C00 debug_cpu_pmu1: 0xF8893C00
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	pmcntenset

Register PMCNTENSET Details

Field Name	Bits	Type	Reset Value	Description
PMCNTENSET	31:0	rw	0x0	pmcntenset

Register (cortexa9_pmu) PMCNTENCLR

Name	PMCNTENCLR
Relative Address	0x00000C20
Absolute Address	debug_cpu_pmu0: 0xF8891C20 debug_cpu_pmu1: 0xF8893C20
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	pmcntenclr

Register PMCNTENCLR Details

Field Name	Bits	Type	Reset Value	Description
PMCNTENCLR	31:0	rw	0x0	pmcntenclr

Register (cortexa9_pmu) PMINTENSET

Name	PMINTENSET
Relative Address	0x00000C40
Absolute Address	debug_cpu_pmu0: 0xF8891C40 debug_cpu_pmu1: 0xF8893C40
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	pmintenset

Register PMINTENSET Details

Field Name	Bits	Type	Reset Value	Description
PMINTENSET	31:0	rw	0x0	pmintenset

Register (cortexa9_pmu) PMINTENCLR

Name	PMINTENCLR
Relative Address	0x00000C60
Absolute Address	debug_cpu_pmu0: 0xF8891C60 debug_cpu_pmu1: 0xF8893C60
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	pmintenclr

Register PMINTENCLR Details

Field Name	Bits	Type	Reset Value	Description
PMINTENCLR	31:0	rw	0x0	pmintenclr

Register (cortexa9_pmu) PMOVSR

Name	PMOVSR
Relative Address	0x00000C80
Absolute Address	debug_cpu_pmu0: 0xF8891C80 debug_cpu_pmu1: 0xF8893C80
Width	32 bits
Access Type	rw
Reset Value	x
Description	pmovsr

Register PMOVSR Details

Field Name	Bits	Type	Reset Value	Description
PMOVSR	31:0	rw	x	pmovsr

Register (cortexa9_pmu) PMSWINC

Name	PMSWINC

Relative Address	0x00000CA0
Absolute Address	debug_cpu_pmu0: 0xF8891CA0 debug_cpu_pmu1: 0xF8893CA0
Width	32 bits
Access Type	wo
Reset Value	x
Description	pmswinc

Register PMSWINC Details

Field Name	Bits	Type	Reset Value	Description
PMSWINC	31:0	wo	x	pmswinc

Register (cortexa9_pmu) PMCR

Name	PMCR
Relative Address	0x00000E04
Absolute Address	debug_cpu_pmu0: 0xF8891E04 debug_cpu_pmu1: 0xF8893E04
Width	32 bits
Access Type	rw
Reset Value	0x41093000
Description	pmcr

Register PMCR Details

Field Name	Bits	Type	Reset Value	Description
PMCR	31:0	rw	0x41093000	pmcr

Register (cortexa9_pmu) PMUSERENR

Name	PMUSERENR
Relative Address	0x00000E08
Absolute Address	debug_cpu_pmu0: 0xF8891E08 debug_cpu_pmu1: 0xF8893E08
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	pmuserenr

Register PMUSERENR Details

Field Name	Bits	Type	Reset Value	Description
PMUSERENR	31:0	rw	0x0	pmuserenr This register is read-only in user mode.

B.9 CoreSight Program Trace Macrocell (ptm)

Module Name	CoreSight Program Trace Macrocell (ptm)
Base Address	0xF889C000 debug_cpu_ptm0 0xF889D000 debug_cpu_ptm1
Description	CoreSight PTM-A9
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
ETMCR	0x00000000	30	rw	0x00000401	Main Control Register
ETMCCR	0x00000004	32	ro	0x8D294004	Configuration Code Register
ETMTRIGGER	0x00000008	17	rw	0x00000000	Trigger Event Register
ETMSR	0x00000010	4	mixed	0x00000002	Status Register
ETMSCR	0x00000014	15	ro	0x00000000	System Configuration Register
ETMTSSCR	0x00000018	24	rw	0x00000000	TraceEnable Start/Stop Control Register
ETMTECR1	0x00000024	26	rw	0x00000000	TraceEnable Control Register 1
ETMACVR1	0x00000040	32	rw	0x00000000	Address Comparator Value Register 1
ETMACVR2	0x00000044	32	rw	0x00000000	Address Comparator Value Register 2
ETMACVR3	0x00000048	32	rw	0x00000000	Address Comparator Value Register 3
ETMACVR4	0x0000004C	32	rw	0x00000000	Address Comparator Value Register 4
ETMACVR5	0x00000050	32	rw	0x00000000	Address Comparator Value Register 5
ETMACVR6	0x00000054	32	rw	0x00000000	Address Comparator Value Register 6

Register Name	Address	Width	Type	Reset Value	Description
ETMACVR7	0x00000058	32	rw	0x00000000	Address Comparator Value Register 7
ETMACVR8	0x0000005C	32	rw	0x00000000	Address Comparator Value Register 8
ETMACTR1	0x00000080	12	mixed	0x00000001	Address Comparator Access Type Register 1
ETMACTR2	0x00000084	12	mixed	0x00000001	Address Comparator Access Type Register 2
ETMACTR3	0x00000088	12	mixed	0x00000001	Address Comparator Access Type Register 3
ETMACTR4	0x0000008C	12	mixed	0x00000001	Address Comparator Access Type Register 4
ETMACTR5	0x00000090	12	mixed	0x00000001	Address Comparator Access Type Register 5
ETMACTR6	0x00000094	12	mixed	0x00000001	Address Comparator Access Type Register 6
ETMACTR7	0x00000098	12	mixed	0x00000001	Address Comparator Access Type Register 7
ETMACTR8	0x0000009C	12	mixed	0x00000001	Address Comparator Access Type Register 8
ETMCNTRLDVR1	0x00000140	16	rw	0x00000000	Counter Reload Value Register 1
ETMCNTRLDVR2	0x00000144	16	rw	0x00000000	Counter Reload Value Register 2
ETMCNTENR1	0x00000150	18	mixed	0x00020000	Counter Enable Event Register 1
ETMCNTENR2	0x00000154	18	mixed	0x00020000	Counter Enable Event Register 2
ETMCNTRLDEVR1	0x00000160	17	rw	0x00000000	Counter Reload Event Register 1
ETMCNTRLDEVR2	0x00000164	17	rw	0x00000000	Counter Reload Event Register 2
ETMCNTVR1	0x00000170	16	rw	0x00000000	Counter Value Register 1
ETMCNTVR2	0x00000174	16	rw	0x00000000	Counter Value Register 2
ETMSQ12EVR	0x00000180	17	rw	0x00000000	Sequencer State Transition Event Register 12
ETMSQ21EVR	0x00000184	17	rw	0x00000000	Sequencer State Transition Event Register 21
ETMSQ23EVR	0x00000188	17	rw	0x00000000	Sequencer State Transition Event Register 23
ETMSQ31EVR	0x0000018C	17	rw	0x00000000	Sequencer State Transition Event Register 31
ETMSQ32EVR	0x00000190	17	rw	0x00000000	Sequencer State Transition Event Register 32
ETMSQ13EVR	0x00000194	17	rw	0x00000000	Sequencer State Transition Event Register 13

Register Name	Address	Width	Type	Reset Value	Description
ETMSQR	0x0000019C	2	rw	0x00000000	Current Sequencer State Register
ETMEXTOUTEVR1	0x000001A0	17	rw	0x00000000	External Output Event Register 1
ETMEXTOUTEVR2	0x000001A4	17	rw	0x00000000	External Output Event Register 2
ETMCIDCVR1	0x000001B0	32	rw	0x00000000	Context ID Comparator Value Register
ETMCIDCMR	0x000001BC	32	rw	0x00000000	Context ID Comparator Mask Register
ETMSYNCFR	0x000001E0	12	mixed	0x00000400	Synchronization Frequency Register
ETMIDR	0x000001E4	32	ro	0x411CF301	ID Register
ETMCCER	0x000001E8	26	ro	0x000008EA	Configuration Code Extension Register
ETMEXTINSELR	0x000001EC	14	rw	0x00000000	Extended External Input Selection Register
ETMAUXCR	0x000001FC	4	rw	0x00000000	Auxiliary Control Register
ETMTRACEIDR	0x00000200	7	rw	0x00000000	CoreSight Trace ID Register
OSLSR	0x00000304	32	ro	0x00000000	OS Lock Status Register
ETMPDSR	0x00000314	32	ro	0x00000001	Device Powerdown Status Register
ITMISCOUT	0x00000EDC	10	wo	0x00000000	Miscellaneous Outputs Register
ITMISCIN	0x00000EE0	7	ro	x	Miscellaneous Inputs Register
ITTRIGGER	0x00000EE8	1	wo	0x00000000	Trigger Register
ITATBDATA0	0x00000EEC	5	wo	0x00000000	ATB Data 0 Register
ITATBCTR2	0x00000EF0	2	ro	x	ATB Control 2 Register
ITATBID	0x00000EF4	7	wo	0x00000000	ATB Identification Register
ITATBCTR0	0x00000EF8	10	wo	0x00000000	ATB Control 0 Register
ETMITCTRL	0x00000F00	1	rw	0x00000000	Integration Mode Control Register
CTSR	0x00000FA0	8	rw	0x000000FF	Claim Tag Set Register
CTCR	0x00000FA4	8	rw	0x00000000	Claim Tag Clear Register
LAR	0x00000FB0	32	wo	0x00000000	Lock Access Register
LSR	0x00000FB4	3	ro	0x00000003	Lock Status Register
ASR	0x00000FB8	8	ro	x	Authentication Status Register
DEVID	0x00000FC8	32	ro	0x00000000	Device ID
DTIR	0x00000FCC	8	ro	0x00000013	Device Type Identifier Register
PERIPHID4	0x00000FD0	8	ro	0x00000004	Peripheral ID4
PERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5

Register Name	Address	Width	Type	Reset Value	Description
PERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
PERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7
PERIPHID0	0x00000FE0	8	ro	0x00000050	Peripheral ID0
PERIPHID1	0x00000FE4	8	ro	0x000000B9	Peripheral ID1
PERIPHID2	0x00000FE8	8	ro	0x0000001B	Peripheral ID2
PERIPHID3	0x00000FEC	8	ro	0x00000000	Peripheral ID3
COMPID0	0x00000FF0	8	ro	0x0000000D	Component ID0
COMPID1	0x00000FF4	8	ro	0x00000090	Component ID1
COMPID2	0x00000FF8	8	ro	0x00000005	Component ID2
COMPID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (ptm) ETMCR

Name	ETMCR
Relative Address	0x00000000
Absolute Address	debug_cpu_ptm0: 0xF889C000 debug_cpu_ptm1: 0xF889D000
Width	30 bits
Access Type	rw
Reset Value	0x00000401
Description	Main Control Register

Register ETMCR Details

Field Name	Bits	Type	Reset Value	Description
ReturnStackEn	29	rw	0x0	Return stack enable
TimestampEn	28	rw	0x0	Timestamp enable
ProcSelect	27:25	rw	0x0	Select for external multiplexor if PTM is shared between multiple processors.
reserved	24:16	rw	0x0	Reserved
ContexIDSize	15:14	rw	0x0	Context ID Size Enumerated Value List: NONE=0. 8BIT=1. 16BIT=2. 32BIT=3.
reserved	13	rw	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
CycleAccurate	12	rw	0x0	Enables cycle counting
reserved	11	rw	0x0	Reserved
ProgBit	10	rw	0x1	This bit must be set to b1 when the PTM is being programmed.
DebugReqCtrl	9	rw	0x0	Debug Request Control When set to b1 and the trigger event occurs, the PTMDBGRQ output is asserted until PTMDBGACK is observed. This enables a debugger to force the processor into Debug state.
BranchOutput	8	rw	0x0	When this bit is set to b1, addresses are output for all executed branches, both direct and indirect.
reserved	7:1	rw	0x0	Reserved
PowerDown	0	rw	0x1	This bit enables external control of the PTM. This bit must be cleared by the trace software tools at the beginning of a debug session. When this bit is set to b0, both the PTM and the trace interface in the processor are enabled. To avoid corruption of trace data, this bit must not be set before the Programming Status bit in the PTM Status Register has been read as 1.

Register (ptm) ETMCCR

Name	ETMCCR
Relative Address	0x00000004
Absolute Address	debug_cpu_ptm0: 0xF889C004 debug_cpu_ptm1: 0xF889D004
Width	32 bits
Access Type	ro
Reset Value	0x8D294004
Description	Configuration Code Register

Register ETMCCR Details

Field Name	Bits	Type	Reset Value	Description
IDRegPresent	31	ro	0x1	Indicates that the ID Register is present.
reserved	30:28	ro	0x0	Reserved
SoftwareAccess	27	ro	0x1	Indicates that software access is supported.
TraceSSB	26	ro	0x1	Indicates that the trace start/stop block is present.
NumCntxtIDComp	25:24	ro	0x1	Specifies the number of Context ID comparators, one.

Field Name	Bits	Type	Reset Value	Description
FIFOFULLLogic	23	ro	0x0	Indicates that it is not possible to stall the processor to prevent FIFO overflow.
NumExtOut	22:20	ro	0x2	Specifies the number of external outputs, two.
NumExtIn	19:17	ro	0x4	Specifies the number of external inputs, four.
Sequencer	16	ro	0x1	Indicates that the sequencer is present.
NumCounters	15:13	ro	0x2	Specifies the number of counters, two.
reserved	12:4	ro	0x0	Reserved
NumAddrComp	3:0	ro	0x4	Specifies the number of address comparator pairs, four.

Register (ptm) ETMTRIGGER

Name	ETMTRIGGER
Relative Address	0x00000008
Absolute Address	debug_cpu_ptm0: 0xF889C008 debug_cpu_ptm1: 0xF889D008
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Trigger Event Register

Register ETMTRIGGER Details

Field Name	Bits	Type	Reset Value	Description
TrigEvent	16:0	rw	0x0	Trigger event. Subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMSR

Name	ETMSR
Relative Address	0x00000010
Absolute Address	debug_cpu_ptm0: 0xF889C010 debug_cpu_ptm1: 0xF889D010
Width	4 bits

Access Type	mixed
Reset Value	0x00000002
Description	Status Register

Register ETMSR Details

Field Name	Bits	Type	Reset Value	Description
TrigFlag	3	rw	0x0	Trigger bit. Set when the trigger occurs and prevents the trigger from being output until the PTM is next programmed.
TSSRStat	2	rw	0x0	Holds the current status of the trace start/stop resource. If set to 1, indicates that a trace start address has been matched, without a corresponding trace stop address match.
ProgBit	1	ro	0x1	Effective state of the Programming bit. You must wait for this bit to go to b1 before starting to program the PTM.
Overflow	0	ro	0x0	If set to 1, there is an overflow that has not yet been traced.

Register (ptm) ETMSCR

Name	ETMSCR
Relative Address	0x00000014
Absolute Address	debug_cpu_ptm0: 0xF889C014 debug_cpu_ptm1: 0xF889D014
Width	15 bits
Access Type	ro
Reset Value	0x00000000
Description	System Configuration Register

Register ETMSCR Details

Field Name	Bits	Type	Reset Value	Description
NumProcs	14:12	ro	0x0	Number of supported processors minus 1.
reserved	11:9	ro	0x0	Reserved
FIFOFULL	8	ro	0x0	FIFOFULL not supported
reserved	7:0	ro	0x0	Reserved

Register (ptm) ETMTSSCR

Name	ETMTSSCR
Relative Address	0x00000018
Absolute Address	debug_cpu_ptm0: 0xF889C018 debug_cpu_ptm1: 0xF889D018
Width	24 bits
Access Type	rw
Reset Value	0x00000000
Description	TraceEnable Start/Stop Control Register

Register ETMTSSCR Details

Field Name	Bits	Type	Reset Value	Description
StopAddrSel	23:16	rw	0x0	When a bit is set to 1, it selects a single address comparator (8-1) as a stop address for the TraceEnable Start/Stop block. For example, if you set bit [16] to 1 it selects single address comparator 1 as a stop address.
reserved	15:8	rw	0x0	Reserved
StartAddrSel	7:0	rw	0x0	When a bit is set to 1, it selects a single address comparator (8-1) as a start address for the TraceEnable Start/Stop block. For example, if you set bit [0] to 1 it selects single address comparator 1 as a start address.

Register (ptm) ETMTECR1

Name	ETMTECR1
Relative Address	0x00000024
Absolute Address	debug_cpu_ptm0: 0xF889C024 debug_cpu_ptm1: 0xF889D024
Width	26 bits
Access Type	rw
Reset Value	0x00000000
Description	TraceEnable Control Register 1

Register ETMTECR1 Details

Field Name	Bits	Type	Reset Value	Description
TraceSSEn	25	rw	0x0	Trace start/stop control enable. The possible values of this bit are: 0 Tracing is unaffected by the trace start/stop logic. 1 Tracing is controlled by the trace on and off addresses configured for the trace start/stop logic. The trace start/stop resource is not affected by the value of this bit.
ExcIncFlag	24	rw	0x0	Exclude/include flag. The possible values of this bit are: 0 Include. The specified address range comparators indicate the regions where tracing can occur. No tracing occurs outside this region. 1 Exclude. The specified address range comparators indicate regions to be excluded from the trace. When outside an exclude region, tracing can occur.
reserved	23:4	rw	0x0	Reserved
AddrCompSel	3:0	rw	0x0	When a bit is set to 1, it selects an address range comparator, 4-1, for include/exclude control. For example, bit [0] set to 1 selects address range comparator 1.

Register (ptm) ETMACVR1

Name	ETMACVR1
Relative Address	0x00000040
Absolute Address	debug_cpu_ptm0: 0xF889C040 debug_cpu_ptm1: 0xF889D040
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 1

Register ETMACVR1 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACVR2

Name	ETMACVR2
Relative Address	0x00000044
Absolute Address	debug_cpu_ptm0: 0xF889C044 debug_cpu_ptm1: 0xF889D044
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 2

Register ETMACVR2 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACVR3

Name	ETMACVR3
Relative Address	0x00000048
Absolute Address	debug_cpu_ptm0: 0xF889C048 debug_cpu_ptm1: 0xF889D048
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 3

Register ETMACVR3 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACVR4

Name	ETMACVR4
Relative Address	0x0000004C
Absolute Address	debug_cpu_ptm0: 0xF889C04C debug_cpu_ptm1: 0xF889D04C
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 4

Register ETMACVR4 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACVR5

Name	ETMACVR5
Relative Address	0x00000050
Absolute Address	debug_cpu_ptm0: 0xF889C050 debug_cpu_ptm1: 0xF889D050
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 5

Register ETMACVR5 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACVR6

Name	ETMACVR6
Relative Address	0x00000054
Absolute Address	debug_cpu_ptm0: 0xF889C054 debug_cpu_ptm1: 0xF889D054
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 6

Register ETMACVR6 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACVR7

Name	ETMACVR7
Relative Address	0x00000058
Absolute Address	debug_cpu_ptm0: 0xF889C058 debug_cpu_ptm1: 0xF889D058
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 7

Register ETMACVR7 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACVR8

Name	ETMACVR8
Relative Address	0x0000005C
Absolute Address	debug_cpu_ptm0: 0xF889C05C debug_cpu_ptm1: 0xF889D05C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Address Comparator Value Register 8

Register ETMACVR8 Details

Field Name	Bits	Type	Reset Value	Description
Address	31:0	rw	0x0	Address for comparison

Register (ptm) ETMACTR1

Name	ETMACTR1
Relative Address	0x00000080
Absolute Address	debug_cpu_ptm0: 0xF889C080 debug_cpu_ptm1: 0xF889D080
Width	12 bits

Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 1

Register ETMACTR1 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMACTR2

Name	ETMACTR2
Relative Address	0x00000084
Absolute Address	debug_cpu_ptm0: 0xF889C084 debug_cpu_ptm1: 0xF889D084
Width	12 bits
Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 2

Register ETMACTR2 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMACTR3

Name	ETMACTR3
Relative Address	0x00000088
Absolute Address	debug_cpu_ptm0: 0xF889C088 debug_cpu_ptm1: 0xF889D088
Width	12 bits
Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 3

Register ETMACTR3 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMACTR4

Name	ETMACTR4
Relative Address	0x0000008C
Absolute Address	debug_cpu_ptm0: 0xF889C08C debug_cpu_ptm1: 0xF889D08C
Width	12 bits
Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 4

Register ETMACTR4 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMACTR5

Name	ETMACTR5
Relative Address	0x00000090
Absolute Address	debug_cpu_ptm0: 0xF889C090 debug_cpu_ptm1: 0xF889D090
Width	12 bits
Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 5

Register ETMACTR5 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMACTR6

Name	ETMACTR6
Relative Address	0x00000094
Absolute Address	debug_cpu_ptm0: 0xF889C094 debug_cpu_ptm1: 0xF889D094
Width	12 bits
Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 6

Register ETMACTR6 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMACTR7

Name	ETMACTR7
Relative Address	0x00000098
Absolute Address	debug_cpu_ptm0: 0xF889C098 debug_cpu_ptm1: 0xF889D098
Width	12 bits
Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 7

Register ETMACTR7 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMACTR8

Name	ETMACTR8
Relative Address	0x0000009C
Absolute Address	debug_cpu_ptm0: 0xF889C09C debug_cpu_ptm1: 0xF889D09C
Width	12 bits
Access Type	mixed
Reset Value	0x00000001
Description	Address Comparator Access Type Register 8

Register ETMACTR8 Details

Field Name	Bits	Type	Reset Value	Description
SecLevelCtrl	11:10	rw	0x0	Security level control Enumerated Value List: IGNORE=0. NONSEC=1. SECURE=2.
ContextIDCompCtrl	9:8	rw	0x0	Context ID comparator control. Enumerated Value List: IGNORE=0. MATCH1=1. MATCH2=2. MATCH3=3.
reserved	7:3	rw	0x0	Reserved
AccessType	2:0	ro	0x1	Access type. Returns the value: Instruction execute.

Register (ptm) ETMCNTRLDVR1

Name	ETMCNTRLDVR1
Relative Address	0x00000140
Absolute Address	debug_cpu_ptm0: 0xF889C140 debug_cpu_ptm1: 0xF889D140
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Counter Reload Value Register 1

Register ETMCNTRLDVR1 Details

Field Name	Bits	Type	Reset Value	Description
InitValue	15:0	rw	0x0	Counter initial value

Register (ptm) ETMCNTRLDVR2

Name	ETMCNTRLDVR2
Relative Address	0x00000144
Absolute Address	debug_cpu_ptm0: 0xF889C144 debug_cpu_ptm1: 0xF889D144
Width	16 bits

Access Type	rw
Reset Value	0x00000000
Description	Counter Reload Value Register 2

Register ETMCNTRLDVR2 Details

Field Name	Bits	Type	Reset Value	Description
InitValue	15:0	rw	0x0	Counter initial value

Register (ptm) ETMCNTENR1

Name	ETMCNTENR1
Relative Address	0x00000150
Absolute Address	debug_cpu_ptm0: 0xF889C150 debug_cpu_ptm1: 0xF889D150
Width	18 bits
Access Type	mixed
Reset Value	0x00020000
Description	Counter Enable Event Register 1

Register ETMCNTENR1 Details

Field Name	Bits	Type	Reset Value	Description
Reserved_1	17	ro	0x1	Reserved, RAO/WI
ExtOutEvent	16:0	rw	0x0	Count enable event. Subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMCNTENR2

Name	ETMCNTENR2
Relative Address	0x00000154
Absolute Address	debug_cpu_ptm0: 0xF889C154 debug_cpu_ptm1: 0xF889D154
Width	18 bits
Access Type	mixed

Reset Value	0x00020000
Description	Counter Enable Event Register 2

Register ETMCNTENR2 Details

Field Name	Bits	Type	Reset Value	Description
Reserved_1	17	ro	0x1	Reserved, RAO/WI
ExtOutEvent	16:0	rw	0x0	Count enable event. Subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMCNTRLDEVR1

Name	ETMCNTRLDEVR1
Relative Address	0x00000160
Absolute Address	debug_cpu_ptm0: 0xF889C160 debug_cpu_ptm1: 0xF889D160
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Counter Reload Event Register 1

Register ETMCNTRLDEVR1 Details

Field Name	Bits	Type	Reset Value	Description
CntReloadEvent	16:0	rw	0x0	Count reload event. Subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMCNTRLDEVR2

Name	ETMCNTRLDEVR2
Relative Address	0x00000164

Absolute Address	debug_cpu_ptm0: 0xF889C164 debug_cpu_ptm1: 0xF889D164
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Counter Reload Event Register 2

Register ETMCNTRLDEVR2 Details

Field Name	Bits	Type	Reset Value	Description
CntReloadEvent	16:0	rw	0x0	Count reload event. Subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMCNTVR1

Name	ETMCNTVR1
Relative Address	0x00000170
Absolute Address	debug_cpu_ptm0: 0xF889C170 debug_cpu_ptm1: 0xF889D170
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Counter Value Register 1

Register ETMCNTVR1 Details

Field Name	Bits	Type	Reset Value	Description
CurrCount	15:0	rw	0x0	Current counter value.

Register (ptm) ETMCNTVR2

Name	ETMCNTVR2
Relative Address	0x00000174
Absolute Address	debug_cpu_ptm0: 0xF889C174 debug_cpu_ptm1: 0xF889D174

Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Counter Value Register 2

Register ETMCNTVR2 Details

Field Name	Bits	Type	Reset Value	Description
CurrCount	15:0	rw	0x0	Current counter value.

Register (ptm) ETMSQ12EVR

Name	ETMSQ12EVR
Relative Address	0x00000180
Absolute Address	debug_cpu_ptm0: 0xF889C180 debug_cpu_ptm1: 0xF889D180
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Sequencer State Transition Event Register 12

Register ETMSQ12EVR Details

Field Name	Bits	Type	Reset Value	Description
TransEvent	16:0	rw	0x0	A Sequencer State Transition Event Register, ETMSQmnEVR, defines the evnet that causes the sequencer state transition from state m to state n. The format is subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMSQ21EVR

Name	ETMSQ21EVR
Relative Address	0x00000184
Absolute Address	debug_cpu_ptm0: 0xF889C184 debug_cpu_ptm1: 0xF889D184

Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Sequencer State Transition Event Register 21

Register ETMSQ21EVR Details

Field Name	Bits	Type	Reset Value	Description
TransEvent	16:0	rw	0x0	A Sequencer State Transition Event Register, ETMSQmnEVR, defines the evnet that causes the sequencer state transition from state m to state n. The format is subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMSQ23EVR

Name	ETMSQ23EVR
Relative Address	0x00000188
Absolute Address	debug_cpu_ptm0: 0xF889C188 debug_cpu_ptm1: 0xF889D188
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Sequencer State Transition Event Register 23

Register ETMSQ23EVR Details

Field Name	Bits	Type	Reset Value	Description
TransEvent	16:0	rw	0x0	A Sequencer State Transition Event Register, ETMSQmnEVR, defines the evnet that causes the sequencer state transition from state m to state n. The format is subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMSQ31EVR

Name	ETMSQ31EVR
Relative Address	0x0000018C
Absolute Address	debug_cpu_ptm0: 0xF889C18C debug_cpu_ptm1: 0xF889D18C
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Sequencer State Transition Event Register 31

Register ETMSQ31EVR Details

Field Name	Bits	Type	Reset Value	Description
TransEvent	16:0	rw	0x0	A Sequencer State Transition Event Register, ETMSQmnEVR, defines the evnet that causes the sequencer state transition from state m to state n. The format is subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMSQ32EVR

Name	ETMSQ32EVR
Relative Address	0x00000190
Absolute Address	debug_cpu_ptm0: 0xF889C190 debug_cpu_ptm1: 0xF889D190
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Sequencer State Transition Event Register 32

Register ETMSQ32EVR Details

Field Name	Bits	Type	Reset Value	Description
TransEvent	16:0	rw	0x0	A Sequencer State Transition Event Register, ETMSQmnEVR, defines the evnet that causes the sequencer state transition from state m to state n. The format is subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMSQ13EVR

Name	ETMSQ13EVR
Relative Address	0x00000194
Absolute Address	debug_cpu_ptm0: 0xF889C194 debug_cpu_ptm1: 0xF889D194
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	Sequencer State Transition Event Register 13

Register ETMSQ13EVR Details

Field Name	Bits	Type	Reset Value	Description
TransEvent	16:0	rw	0x0	A Sequencer State Transition Event Register, ETMSQmnEVR, defines the evnet that causes the sequencer state transition from state m to state n. The format is subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMSQR

Name	ETMSQR
Relative Address	0x0000019C

Absolute Address	debug_cpu_ptm0: 0xF889C19C debug_cpu_ptm1: 0xF889D19C
Width	2 bits
Access Type	rw
Reset Value	0x00000000
Description	Current Sequencer State Register

Register ETMSQR Details

Field Name	Bits	Type	Reset Value	Description
CurrentSeqState	1:0	rw	0x0	Indicates the current sequencer state

Register (ptm) ETMEXTOUTEVR1

Name	ETMEXTOUTEVR1
Relative Address	0x000001A0
Absolute Address	debug_cpu_ptm0: 0xF889C1A0 debug_cpu_ptm1: 0xF889D1A0
Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	External Output Event Register 1

Register ETMEXTOUTEVR1 Details

Field Name	Bits	Type	Reset Value	Description
ExtOutputEvent	16:0	rw	0x0	External output event. Subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMEXTOUTEVR2

Name	ETMEXTOUTEVR2
Relative Address	0x000001A4
Absolute Address	debug_cpu_ptm0: 0xF889C1A4 debug_cpu_ptm1: 0xF889D1A4

Width	17 bits
Access Type	rw
Reset Value	0x00000000
Description	External Output Event Register 2

Register ETMEXTOUTEVR2 Details

Field Name	Bits	Type	Reset Value	Description
ExtOutputEvent	16:0	rw	0x0	External output event. Subdivided as: Function, bits [16:14] Specifies the function that combines the two resources that define the event. Resource B, bits [13:7] and Resource A, bits [6:0] Specify the two resources that are combined by the logical operation specified by the Function field.

Register (ptm) ETMCIDCVR1

Name	ETMCIDCVR1
Relative Address	0x000001B0
Absolute Address	debug_cpu_ptm0: 0xF889C1B0 debug_cpu_ptm1: 0xF889D1B0
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Context ID Comparator Value Register

Register ETMCIDCVR1 Details

Field Name	Bits	Type	Reset Value	Description
ContextID	31:0	rw	0x0	Holds a 32-bit Context ID value

Register (ptm) ETMCIDCMR

Name	ETMCIDCMR
Relative Address	0x000001BC
Absolute Address	debug_cpu_ptm0: 0xF889C1BC debug_cpu_ptm1: 0xF889D1BC
Width	32 bits
Access Type	rw

Reset Value	0x00000000
Description	Context ID Comparator Mask Register

Register ETMCIDCMR Details

Field Name	Bits	Type	Reset Value	Description
ContextMask	31:0	rw	0x0	Holds a 32-bit Context ID mask

Register (ptm) ETMSYNCFR

Name	ETMSYNCFR
Relative Address	0x000001E0
Absolute Address	debug_cpu_ptm0: 0xF889C1E0 debug_cpu_ptm1: 0xF889D1E0
Width	12 bits
Access Type	mixed
Reset Value	0x00000400
Description	Synchronization Frequency Register

Register ETMSYNCFR Details

Field Name	Bits	Type	Reset Value	Description
SyncFreq	11:2	rw	0x100	Synchronization frequency
reserved	1:0	ro	0x0	Reserved

Register (ptm) ETMIDR

Name	ETMIDR
Relative Address	0x000001E4
Absolute Address	debug_cpu_ptm0: 0xF889C1E4 debug_cpu_ptm1: 0xF889D1E4
Width	32 bits
Access Type	ro
Reset Value	0x411CF301
Description	ID Register

Register ETMIDR Details

Field Name	Bits	Type	Reset Value	Description
ImplCode	31:24	ro	0x41	Implementor code. The field reads 0x41, ASCII code for A, indicating Arm Limited.
reserved	23:21	ro	0x0	Reserved
reserved	20	ro	0x1	Reserved, RAO
SecExtSupp	19	ro	0x1	Support for security extensions.
Thumb32Supp	18	ro	0x1	Support for 32-bit Thumb instructions.
reserved	17:16	ro	0x0	Reserved
Reserved_F	15:12	ro	0xF	Reserved, 0b1111
MajorVer	11:8	ro	0x3	Major architecture version number, 0b0011
MinorVer	7:4	ro	0x0	Minor architecture version number, 0b0000
ImplRev	3:0	ro	0x1	Implementation revision.

Register (ptm) ETMCCER

Name	ETMCCER
Relative Address	0x000001E8
Absolute Address	debug_cpu_ptm0: 0xF889C1E8 debug_cpu_ptm1: 0xF889D1E8
Width	26 bits
Access Type	ro
Reset Value	0x000008EA
Description	Configuration Code Extension Register

Register ETMCCER Details

Field Name	Bits	Type	Reset Value	Description
BarrTS	25	ro	0x0	Timestamps are not generated for DMB/DSB
BarrWP	24	ro	0x0	DMB/DSB instructions are not treated as waypoints.
RetStack	23	ro	0x0	Return stack implemented.
Timestamp	22	ro	0x0	Timestamping implemented.
reserved	21:16	ro	0x0	Reserved
InstrumRes	15:13	ro	0x0	Specifies the number of instrumentation resources.
Reserved_1	12	ro	0x0	Reserved, RAO
RegReads	11	ro	0x1	Indicates that all registers, except some Integration Test Registers, are readable.

Field Name	Bits	Type	Reset Value	Description
ExtInSize	10:3	ro	0x1D	Specifies the size of the extended external input bus, 29.
ExtInSel	2:0	ro	0x2	Specifies the number of extended external input selectors, 2.

Register (ptm) ETMEXTINSELR

Name	ETMEXTINSELR
Relative Address	0x000001EC
Absolute Address	debug_cpu_ptm0: 0xF889C1EC debug_cpu_ptm1: 0xF889D1EC
Width	14 bits
Access Type	rw
Reset Value	0x00000000
Description	Extended External Input Selection Register

Register ETMEXTINSELR Details

Field Name	Bits	Type	Reset Value	Description
ExtInSel2	13:8	rw	0x0	Second extended external input selector
reserved	7:6	rw	0x0	Reserved
ExtInSel1	5:0	rw	0x0	First extended external input selector

Register (ptm) ETMAUXCR

Name	ETMAUXCR
Relative Address	0x000001FC
Absolute Address	debug_cpu_ptm0: 0xF889C1FC debug_cpu_ptm1: 0xF889D1FC
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	Auxiliary Control Register

Register ETMAUXCR Details

Field Name	Bits	Type	Reset Value	Description
ForceSyncInsert	3	rw	0x0	Force insertion of synchronization packets, regardless of current trace activity. Possible values for this bit are: b0 = Synchronization packets delayed when trace activity is high. This is the reset value. b1 = Synchronization packets inserted regardless of trace activity. This bit might be set if synchronization packets occur too far apart. Setting this bit might cause the trace FIFO to overflow more frequently when trace activity is high.
DisableWPUpdate	2	rw	0x0	Specifies whether the PTM issues waypoint update packets if there are more than 4096 bytes between waypoints. Possible values for this bit are: b0 = PTM always issues update packets if there are more than 4096 bytes between waypoints. This is the reset value. b1 = PTM does not issue waypoint update packets unless required to do so as the result of an exception or debug entry.
DisableTSOnBarr	1	rw	0x0	Specifies whether the PTM issues a timestamp on a barrier instruction. Possible values for this bit are: b0 = PTM issues timestamps on barrier instructions. This is the reset value. b1 = PTM does not issue timestamps on barriers
DisableForcedOF	0	rw	0x0	Specifies whether the PTM enters overflow state when synchronization is requested, and the previous synchronization sequence has not yet completed. This does not affect entry to overflow state when the FIFO becomes full. Possible values for this bit are: b0 = Forced overflow enabled. This is the reset value. b1 = Forced overflow disabled.

Register (ptm) ETMTRACEIDR

Name	ETMTRACEIDR
Relative Address	0x00000200
Absolute Address	debug_cpu_ptm0: 0xF889C200 debug_cpu_ptm1: 0xF889D200
Width	7 bits
Access Type	rw

Reset Value	0x00000000
Description	CoreSight Trace ID Register

Register ETMTRACEIDR Details

Field Name	Bits	Type	Reset Value	Description
TraceID	6:0	rw	0x0	Before trace is generated, you must program this register with a non-reserved value. Reserved values are 0x00 and any value in the range 0x70-0x7F. The reset value of this register is 0x00.

Register (ptm) OSLSR

Name	OSLSR
Relative Address	0x00000304
Absolute Address	debug_cpu_ptm0: 0xF889C304 debug_cpu_ptm1: 0xF889D304
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	OS Lock Status Register

Register OSLSR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Shows that OS Locking is not implemented.

Register (ptm) ETMPDSR

Name	ETMPDSR
Relative Address	0x00000314
Absolute Address	debug_cpu_ptm0: 0xF889C314 debug_cpu_ptm1: 0xF889D314
Width	32 bits
Access Type	ro
Reset Value	0x00000001
Description	Device Powerdown Status Register

Register ETMPDSR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x1	Indicates that the PTM Trace Registers can be accessed.

Register (ptm) ITMISCOUT

Name	ITMISCOUT
Relative Address	0x00000EDC
Absolute Address	debug_cpu_ptm0: 0xF889CEDC debug_cpu_ptm1: 0xF889DEDC
Width	10 bits
Access Type	wo
Reset Value	0x00000000
Description	Miscellaneous Outputs Register

Register ITMISCOUT Details

Field Name	Bits	Type	Reset Value	Description
PTMEXTOUT	9:8	wo	0x0	Drives the PTMEXTOUT[1:0] outputs
reserved	7:6	wo	0x0	Reserved
PTMIDLEACK	5	wo	0x0	Drives the PTMIDLEACK output
PTMDBGREQ	4	wo	0x0	Drives the PTMDBGREQ output
reserved	3:0	wo	0x0	Reserved

Register (ptm) ITMISCIN

Name	ITMISCIN
Relative Address	0x00000EE0
Absolute Address	debug_cpu_ptm0: 0xF889CEE0 debug_cpu_ptm1: 0xF889DEE0
Width	7 bits
Access Type	ro
Reset Value	x
Description	Miscellaneous Inputs Register

Register ITMISCIN Details

Field Name	Bits	Type	Reset Value	Description
STANDBYWFI	6	ro	x	Returns the value of the STANDBYWFI input
reserved	5	ro	0x0	Reserved
PTMDBGACK	4	ro	x	Returns the value of the PTMDBGACK input
EXTIN	3:0	ro	x	Returns the value of the EXTIN[3:0] inputs

Register (ptm) ITTRIGGER

Name	ITTRIGGER
Relative Address	0x00000EE8
Absolute Address	debug_cpu_ptm0: 0xF889CEE8 debug_cpu_ptm1: 0xF889DEE8
Width	1 bits
Access Type	wo
Reset Value	0x00000000
Description	Trigger Register

Register ITTRIGGER Details

Field Name	Bits	Type	Reset Value	Description
PTMTRIGGER	0	wo	0x0	Drives the PTMTRIGGER output

Register (ptm) ITATBDATA0

Name	ITATBDATA0
Relative Address	0x00000EEC
Absolute Address	debug_cpu_ptm0: 0xF889CEEC debug_cpu_ptm1: 0xF889DEEC
Width	5 bits
Access Type	wo
Reset Value	0x00000000
Description	ATB Data 0 Register

Register ITATBDATA0 Details

Field Name	Bits	Type	Reset Value	Description
ATDATAM31	4	wo	0x0	Drives the ATDATAM[31] output
ATDATAM23	3	wo	0x0	Drives the ATDATAM[23] output
ATDATAM15	2	wo	0x0	Drives the ATDATAM[15] output
ATDATAM7	1	wo	0x0	Drives the ATDATAM[7] output
ATDATAM0	0	wo	0x0	Drives the ATDATAM[0] output

Register (ptm) ITATBCTR2

Name	ITATBCTR2
Relative Address	0x00000EF0
Absolute Address	debug_cpu_ptm0: 0xF889CEF0 debug_cpu_ptm1: 0xF889DEF0
Width	2 bits
Access Type	ro
Reset Value	x
Description	ATB Control 2 Register

Register ITATBCTR2 Details

Field Name	Bits	Type	Reset Value	Description
AFVALIDM	1	ro	x	Returns the value of the AFVALIDM input
ATREADYM	0	ro	x	Returns the value of the ATREADYM input

Register (ptm) ITATBID

Name	ITATBID
Relative Address	0x00000EF4
Absolute Address	debug_cpu_ptm0: 0xF889CEF4 debug_cpu_ptm1: 0xF889DEF4
Width	7 bits
Access Type	wo
Reset Value	0x00000000
Description	ATB Identification Register

Register ITATBID Details

Field Name	Bits	Type	Reset Value	Description
ATIDM	6:0	wo	0x0	Drives the ATIDM[6:0] outputs

Register (ptm) ITATBCTR0

Name	ITATBCTR0
Relative Address	0x00000EF8
Absolute Address	debug_cpu_ptm0: 0xF889CEF8 debug_cpu_ptm1: 0xF889DEF8
Width	10 bits
Access Type	wo
Reset Value	0x00000000
Description	ATB Control 0 Register

Register ITATBCTR0 Details

Field Name	Bits	Type	Reset Value	Description
ATBYTESM	9:8	wo	0x0	Drives the ATBYTESM[9:8] outputs
reserved	7:2	wo	0x0	Reserved
AFREADYM	1	wo	0x0	Drives the AFREADYM output
ATVALIDM	0	wo	0x0	Drives the ATVALIDM output

Register (ptm) ETMITCTRL

Name	ETMITCTRL
Relative Address	0x00000F00
Absolute Address	debug_cpu_ptm0: 0xF889CF00 debug_cpu_ptm1: 0xF889DF00
Width	1 bits
Access Type	rw
Reset Value	0x00000000
Description	Integration Mode Control Register

Register ETMITCTRL Details

Field Name	Bits	Type	Reset Value	Description
	0	rw	0x0	Enable Integration Test registers. Before entering integration mode, the PTM must be powered up and in programming mode. THis means bit 0 of the Main Control Register is set to 0, and bit 10 of the Main Control Register ist set 1. After leaving integration mode, the PTM must be reset before attempting to perform tracing.

Register (ptm) CTSR

Name	CTSR
Relative Address	0x00000FA0
Absolute Address	debug_cpu_ptm0: 0xF889CFA0 debug_cpu_ptm1: 0xF889DFA0
Width	8 bits
Access Type	rw
Reset Value	0x000000FF
Description	Claim Tag Set Register

Register CTSR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	rw	0xFF	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: 1= Claim tag is implemented, 0 = Claim tag is not implemented Write: 1= Set claim tag bit, 0= No effect

Register (ptm) CTCR

Name	CTCR
Relative Address	0x00000FA4
Absolute Address	debug_cpu_ptm0: 0xF889CFA4 debug_cpu_ptm1: 0xF889DFA4
Width	8 bits
Access Type	rw

Reset Value	0x00000000
Description	Claim Tag Clear Register

Register CTCR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	rw	0x0	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: Current value of claim tag. Write: 1= Clear claim tag bit, 0= No effect

Register (ptm) LAR

Name	LAR
Relative Address	0x00000FB0
Absolute Address	debug_cpu_ptm0: 0xF889CFB0 debug_cpu_ptm1: 0xF889DFB0
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Lock Access Register

Register LAR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	wo	0x0	Write Access Code. Write behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): After reset (via PRESETDBGn), PTM is locked, i.e., writes to all other registers using lower 2GB addresses are ignored. To unlock, 0xC5ACCE55 must be written this register. After the required registers are written, to lock again, write a value other than 0xC5ACCE55 to this register. - PADDRDBG31=1 (upper 2GB): PTM is unlocked when upper 2GB addresses are used to write to all the registers. However, write to this register is ignored using a upper 2GB address! Note: read from this register always returns 0, regardless of PADDRDBG31.

Register (ptm) LSR

Name	LSR
Relative Address	0x00000FB4
Absolute Address	debug_cpu_ptm0: 0xF889CFB4 debug_cpu_ptm1: 0xF889DFB4
Width	3 bits
Access Type	ro
Reset Value	0x00000003
Description	Lock Status Register

Register LSR Details

Field Name	Bits	Type	Reset Value	Description
8BIT	2	ro	0x0	Set to 0 since PTM implements a 32-bit lock access register
STATUS	1	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): When a lower 2GB address is used to read this register, this bit indicates whether PTM is in locked state (1= locked, 0= unlocked). - PADDRDBG31=1 (upper 2GB): always returns 0.
IMP	0	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): always returns 1, meaning lock mechanism are implemented. - PADDRDBG31=1 (upper 2GB): always returns 0, meaning lock mechanism is NOT implemented.

Register (ptm) ASR

Name	ASR
Relative Address	0x00000FB8
Absolute Address	debug_cpu_ptm0: 0xF889CFB8 debug_cpu_ptm1: 0xF889DFB8
Width	8 bits
Access Type	ro
Reset Value	x
Description	Authentication Status Register

Register ASR Details

Field Name	Bits	Type	Reset Value	Description
SNI	7:6	ro	0x0	Secure non-invasive debug Always 2'b00,. This functionality is not implemented
SI	5:4	ro	0x0	Secure invasive debug Always 2'b00. This functionality is not implemented.
NSNI	3:2	ro	x	Non-secure non-invasive debug IF NIDEN or DBGEN is 1, this field is 2'b11, indicating the functionality is implemented and enabled. Otherwise, this field is 2'b10 (implemented but disabled)
NSI	1:0	ro	0x0	Non-secure invasive debug Always 2'b00. This functionality is not implemented.

Register (ptm) DEVID

Name	DEVID
Relative Address	0x00000FC8
Absolute Address	debug_cpu_ptm0: 0xF889CFC8 debug_cpu_ptm1: 0xF889DFC8
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Device ID

Register DEVID Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Component capability

Register (ptm) DTIR

Name	DTIR
Relative Address	0x00000FCC
Absolute Address	debug_cpu_ptm0: 0xF889CFCC debug_cpu_ptm1: 0xF889DFCC

Width	8 bits
Access Type	ro
Reset Value	0x00000013
Description	Device Type Identifier Register

Register DTIR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x13	A trace source and processor trace

Register (ptm) PERIPHID4

Name	PERIPHID4
Relative Address	0x00000FD0
Absolute Address	debug_cpu_ptm0: 0xF889CFD0 debug_cpu_ptm1: 0xF889DFD0
Width	8 bits
Access Type	ro
Reset Value	0x00000004
Description	Peripheral ID4

Register PERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KB_count	7:4	ro	0x0	4KB Count, set to 0
JEP106ID	3:0	ro	0x4	JEP106 continuation code

Register (ptm) PERIPHID5

Name	PERIPHID5
Relative Address	0x00000FD4
Absolute Address	debug_cpu_ptm0: 0xF889CFD4 debug_cpu_ptm1: 0xF889DFD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register PERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (ptm) PERIPHID6

Name	PERIPHID6
Relative Address	0x00000FD8
Absolute Address	debug_cpu_ptm0: 0xF889CFD8 debug_cpu_ptm1: 0xF889DFD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register PERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (ptm) PERIPHID7

Name	PERIPHID7
Relative Address	0x00000FDC
Absolute Address	debug_cpu_ptm0: 0xF889CFDC debug_cpu_ptm1: 0xF889DFDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register PERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (ptm) PERIPHID0

Name	PERIPHID0

Relative Address	0x00000FE0
Absolute Address	debug_cpu_ptm0: 0xF889CFE0 debug_cpu_ptm1: 0xF889DFE0
Width	8 bits
Access Type	ro
Reset Value	0x00000050
Description	Peripheral ID0

Register PERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x50	PartNumber0

Register (ptm) PERIPHID1

Name	PERIPHID1
Relative Address	0x00000FE4
Absolute Address	debug_cpu_ptm0: 0xF889CFE4 debug_cpu_ptm1: 0xF889DFE4
Width	8 bits
Access Type	ro
Reset Value	0x000000B9
Description	Peripheral ID1

Register PERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106ID	7:4	ro	0xB	JEP106 Identity Code [3:0]
PartNumber1	3:0	ro	0x9	PartNumber1

Register (ptm) PERIPHID2

Name	PERIPHID2
Relative Address	0x00000FE8
Absolute Address	debug_cpu_ptm0: 0xF889CFE8 debug_cpu_ptm1: 0xF889DFE8
Width	8 bits
Access Type	ro
Reset Value	0x0000001B

Description Peripheral ID2

Register PERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
RevNum	7:4	ro	0x1	Revision number of Peripheral
JEDEC	3	ro	0x1	Indicates that a JEDEC assigned value is used
JEP106ID	2:0	ro	0x3	JEP106 Identity Code [6:4]

Register (ptm) PERIPHID3

Name PERIPHID3

Relative Address 0x00000FEC

Absolute Address debug_cpu_ptm0: 0xF889CFEC
debug_cpu_ptm1: 0xF889DFEC

Width 8 bits

Access Type ro

Reset Value 0x00000000

Description Peripheral ID3

Register PERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd, at top level
CustMod	3:0	ro	0x0	Customer Modified

Register (ptm) COMPID0

Name COMPID0

Relative Address 0x00000FF0

Absolute Address debug_cpu_ptm0: 0xF889CFF0
debug_cpu_ptm1: 0xF889DFF0

Width 8 bits

Access Type ro

Reset Value 0x0000000D

Description Component ID0

Register COMPID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xD	Preamble

Register (ptm) COMPID1

Name	COMPID1
Relative Address	0x00000FF4
Absolute Address	debug_cpu_ptm0: 0xF889CFF4 debug_cpu_ptm1: 0xF889DFF4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Component ID1

Register COMPID1 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x90	Preamble

Register (ptm) COMPID2

Name	COMPID2
Relative Address	0x00000FF8
Absolute Address	debug_cpu_ptm0: 0xF889CFF8 debug_cpu_ptm1: 0xF889DFF8
Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register COMPID2 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x5	Preamble

Register (ptm) COMPID3

Name	COMPID3

Relative Address	0x00000FFC
Absolute Address	debug_cpu_ptm0: 0xF889CFFC debug_cpu_ptm1: 0xF889DFFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register COMPID3 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xB1	Preamble

B.10 Debug Access Port (dap)

Module Name	Debug Access Port (dap)
Base Address	0xF8800000 debug_dap_rom
Description	Debug Access Port ROM Table
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
ROMENTRY00	0x00000000	32	ro	0x00001003	ROM entry 00
ROMENTRY01	0x00000004	32	ro	0x00002003	ROM entry 01
ROMENTRY02	0x00000008	32	ro	0x00003003	ROM entry 02
ROMENTRY03	0x0000000C	32	ro	0x00004003	ROM entry 03
ROMENTRY04	0x00000010	32	ro	0x00005003	ROM entry 04
ROMENTRY05	0x00000014	32	ro	0x00009003	ROM entry 05
ROMENTRY06	0x00000018	32	ro	0x0000A003	ROM entry 06
ROMENTRY07	0x0000001C	32	ro	0x0000B003	ROM entry 07
ROMENTRY08	0x00000020	32	ro	0x0000C003	ROM entry 08
ROMENTRY09	0x00000024	32	ro	0x00080003	ROM entry 09
ROMENTRY10	0x00000028	32	rw	0x00000000	ROM entry 10
ROMENTRY11	0x0000002C	32	rw	0x00000000	ROM entry 11
ROMENTRY12	0x00000030	32	rw	0x00000000	ROM entry 12

Register Name	Address	Width	Type	Reset Value	Description
ROMENTRY13	0x00000034	32	rw	0x00000000	ROM entry 13
ROMENTRY14	0x00000038	32	rw	0x00000000	ROM entry 14
ROMENTRY15	0x0000003C	32	rw	0x00000000	ROM entry 15
PERIPHID4	0x00000FD0	8	ro	0x00000003	Peripheral ID4
PERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5
PERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
PERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7
PERIPHID0	0x00000FE0	8	ro	0x000000B2	Peripheral ID0
PERIPHID1	0x00000FE4	8	ro	0x00000093	Peripheral ID1
PERIPHID2	0x00000FE8	8	ro	0x00000028	Peripheral ID2
PERIPHID3	0x00000FEC	8	ro	0x00000007	Peripheral ID3
COMPID0	0x00000FF0	8	ro	0x0000000D	Component ID0
COMPID1	0x00000FF4	8	ro	0x00000010	Component ID1
COMPID2	0x00000FF8	8	ro	0x00000005	Component ID2
COMPID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (dap) ROMENTRY00

Name	ROMENTRY00
Relative Address	0x00000000
Absolute Address	0xF8800000
Width	32 bits
Access Type	ro
Reset Value	0x00001003
Description	ROM entry 00

Register ROMENTRY00 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0x1	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY01

Name	ROMENTRY01
Relative Address	0x00000004
Absolute Address	0xF8800004
Width	32 bits
Access Type	ro
Reset Value	0x00002003
Description	ROM entry 01

Register ROMENTRY01 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0x2	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY02

Name	ROMENTRY02
Relative Address	0x00000008
Absolute Address	0xF8800008
Width	32 bits
Access Type	ro

Reset Value	0x00003003
Description	ROM entry 02

Register ROMENTRY02 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0x3	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY03

Name	ROMENTRY03
Relative Address	0x0000000C
Absolute Address	0xF880000C
Width	32 bits
Access Type	ro
Reset Value	0x00004003
Description	ROM entry 03

Register ROMENTRY03 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0x4	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY04

Name	ROMENTRY04
Relative Address	0x00000010
Absolute Address	0xF8800010
Width	32 bits
Access Type	ro
Reset Value	0x00005003
Description	ROM entry 04

Register ROMENTRY04 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0x5	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY05

Name	ROMENTRY05
Relative Address	0x00000014
Absolute Address	0xF8800014
Width	32 bits
Access Type	ro

Reset Value	0x00009003
Description	ROM entry 05

Register ROMENTRY05 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0x9	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY06

Name	ROMENTRY06
Relative Address	0x00000018
Absolute Address	0xF8800018
Width	32 bits
Access Type	ro
Reset Value	0x0000A003
Description	ROM entry 06

Register ROMENTRY06 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0xA	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY07

Name	ROMENTRY07
Relative Address	0x0000001C
Absolute Address	0xF880001C
Width	32 bits
Access Type	ro
Reset Value	0x0000B003
Description	ROM entry 07

Register ROMENTRY07 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0xB	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY08

Name	ROMENTRY08
Relative Address	0x00000020
Absolute Address	0xF8800020
Width	32 bits
Access Type	ro

Reset Value	0x0000C003
Description	ROM entry 08

Register ROMENTRY08 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0xC	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY09

Name	ROMENTRY09
Relative Address	0x00000024
Absolute Address	0xF8800024
Width	32 bits
Access Type	ro
Reset Value	0x00080003
Description	ROM entry 09

Register ROMENTRY09 Details

Field Name	Bits	Type	Reset Value	Description
AddressOffset	31:12	ro	0x80	Base address of the component, relative to the ROM address. Negative values are permitted using two's complement. ComponentAddress = ROMAddress + (AddressOffset SHL 12)
reserved	11:2	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
Format	1	ro	0x1	Format of ROM entry Enumerated Value List: 32BIT=1. 8BIT=0.
EntryPresent	0	ro	0x1	Set HIGH to indicate an entry is present.

Register (dap) ROMENTRY10

Name	ROMENTRY10
Relative Address	0x00000028
Absolute Address	0xF8800028
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	ROM entry 10

Register ROMENTRY10 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Invalid entry

Register (dap) ROMENTRY11

Name	ROMENTRY11
Relative Address	0x0000002C
Absolute Address	0xF880002C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	ROM entry 11

Register ROMENTRY11 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Invalid entry

Register (dap) ROMENTRY12

Name	ROMENTRY12
Relative Address	0x00000030
Absolute Address	0xF8800030
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	ROM entry 12

Register ROMENTRY12 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Invalid entry

Register (dap) ROMENTRY13

Name	ROMENTRY13
Relative Address	0x00000034
Absolute Address	0xF8800034
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	ROM entry 13

Register ROMENTRY13 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Invalid entry

Register (dap) ROMENTRY14

Name	ROMENTRY14
Relative Address	0x00000038
Absolute Address	0xF8800038
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	ROM entry 14

Register ROMENTRY14 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Invalid entry

Register (dap) ROMENTRY15

Name	ROMENTRY15
Relative Address	0x0000003C
Absolute Address	0xF880003C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	ROM entry 15

Register ROMENTRY15 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Invalid entry

Register (dap) PERIPHID4

Name	PERIPHID4
Relative Address	0x00000FD0
Absolute Address	0xF8800FD0
Width	8 bits
Access Type	ro
Reset Value	0x00000003
Description	Peripheral ID4

Register PERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KB_count	7:4	ro	0x0	4KB Count, set to 0
	3:0	ro	0x3	JEP106 continuation code

Register (dap) PERIPHID5

Name	PERIPHID5

Relative Address	0x00000FD4
Absolute Address	0xF8800FD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register PERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	7:0	ro	0x0	Reserved

Register (dap) PERIPHID6

Name	PERIPHID6
Relative Address	0x00000FD8
Absolute Address	0xF8800FD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register PERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	7:0	ro	0x0	Reserved

Register (dap) PERIPHID7

Name	PERIPHID7
Relative Address	0x00000FDC
Absolute Address	0xF8800FDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register PERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	7:0	ro	0x0	Reserved

Register (dap) PERIPHID0

Name	PERIPHID0
Relative Address	0x00000FE0
Absolute Address	0xF8800FE0
Width	8 bits
Access Type	ro
Reset Value	0x000000B2
Description	Peripheral ID0

Register PERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
PartNumber0	7:0	ro	0xB2	PartNumber0

Register (dap) PERIPHID1

Name	PERIPHID1
Relative Address	0x00000FE4
Absolute Address	0xF8800FE4
Width	8 bits
Access Type	ro
Reset Value	0x00000093
Description	Peripheral ID1

Register PERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106ID	7:4	ro	0x9	JEP106 Identity Code [3:0]
PartNumber1	3:0	ro	0x3	PartNumber1

Register (dap) PERIPHID2

Name	PERIPHID2

Relative Address	0x00000FE8
Absolute Address	0xF8800FE8
Width	8 bits
Access Type	ro
Reset Value	0x00000028
Description	Peripheral ID2

Register PERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
RevNum	7:4	ro	0x2	Revision number of Peripheral
JEDEC	3	ro	0x1	Indicates that a JEDEC assigned value is used
JEP106ID	2:0	ro	0x0	JEP106 Identity Code [6:4]

Register (dap) PERIPHID3

Name	PERIPHID3
Relative Address	0x00000FEC
Absolute Address	0xF8800FEC
Width	8 bits
Access Type	ro
Reset Value	0x00000007
Description	Peripheral ID3

Register PERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd, at top level
CustMod	3:0	ro	0x7	Customer Modified

Register (dap) COMPID0

Name	COMPID0
Relative Address	0x00000FF0
Absolute Address	0xF8800FF0
Width	8 bits
Access Type	ro
Reset Value	0x0000000D

Description	Component ID0

Register COMPID0 Details

Field Name	Bits	Type	Reset Value	Description
Preamble	7:0	ro	0xD	Preamble

Register (dap) COMPID1

Name	COMPID1
Relative Address	0x00000FF4
Absolute Address	0xF8800FF4
Width	8 bits
Access Type	ro
Reset Value	0x00000010
Description	Component ID1

Register COMPID1 Details

Field Name	Bits	Type	Reset Value	Description
Preamble	7:0	ro	0x10	Preamble

Register (dap) COMPID2

Name	COMPID2
Relative Address	0x00000FF8
Absolute Address	0xF8800FF8
Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register COMPID2 Details

Field Name	Bits	Type	Reset Value	Description
Preamble	7:0	ro	0x5	Preamble

Register (dap) COMPID3

Name	COMPID3

Relative Address	0x00000FFC
Absolute Address	0xF8800FFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register COMPID3 Details

Field Name	Bits	Type	Reset Value	Description
Preamble	7:0	ro	0xB1	Preamble

B.11 CoreSight Embedded Trace Buffer (etb)

Module Name	CoreSight Embedded Trace Buffer (etb)
Base Address	0xF8801000 debug_etb
Description	Embedded Trace Buffer
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
RDP	0x00000004	32	ro	0x00000400	RAM Depth Register
STS	0x0000000C	4	ro	0x00000000	Status Register
RRD	0x00000010	32	ro	0x00000000	RAM Read Data Register
RRP	0x00000014	10	rw	0x00000000	RAM Read Pointer Register
RWP	0x00000018	10	rw	0x00000000	RAM Write Pointer Register
TRG	0x0000001C	10	rw	0x00000000	Trigger Counter Register
CTL	0x00000020	1	rw	0x00000000	Control Register
RWD	0x00000024	32	rw	0x00000000	RAM Write Data Register
FFSR	0x00000300	2	ro	0x00000002	Formatter and Flush Status Register
FFCR	0x00000304	14	mixed	0x00000200	Formatter and Flush Control Register
ITMISCOP0	0x00000EE0	2	wo	0x00000000	Integration Test Miscellaneous Output Register 0

Register Name	Address	Width	Type	Reset Value	Description
ITTRFLINACK	0x00000EE4	2	wo	0x00000000	Integration Test Trigger In and Flush In Acknowledge Register
ITTRFLIN	0x00000EE8	2	wo	0x00000000	Integration Test Trigger In and Flush In Register
ITATBDATA0	0x00000EEC	5	ro	0x00000000	Integration Test ATB Data Register
ITATBCTR2	0x00000EF0	2	wo	0x00000000	Integration Test ATB Control Register 2
ITATBCTR1	0x00000EF4	7	ro	0x00000000	Integration Test ATB Control Register 1
ITATBCTR0	0x00000EF8	10	ro	0x00000000	Integration Test ATB Control Register 0
IMCR	0x00000F00	1	rw	0x00000000	Integration Mode Control Register
CTSR	0x00000FA0	4	rw	0x0000000F	Claim Tag Set Register
CTCR	0x00000FA4	4	rw	0x00000000	Claim Tag Clear Register
LAR	0x00000FB0	32	wo	0x00000000	Lock Access Register
LSR	0x00000FB4	3	ro	0x00000003	Lock Status Register
ASR	0x00000FB8	8	ro	0x00000000	Authentication Status Register
DEVID	0x00000FC8	6	ro	0x00000000	Device ID
DTIR	0x00000FCC	8	ro	0x00000021	Device Type Identifier Register
PERIPHID4	0x00000FD0	8	ro	0x00000004	Peripheral ID4
PERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5
PERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
PERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7
PERIPHID0	0x00000FE0	8	ro	0x00000007	Peripheral ID0
PERIPHID1	0x00000FE4	8	ro	0x000000B9	Peripheral ID1
PERIPHID2	0x00000FE8	8	ro	0x0000003B	Peripheral ID2
PERIPHID3	0x00000FEC	8	ro	0x00000000	Peripheral ID3
COMPID0	0x00000FF0	8	ro	0x0000000D	Component ID0
COMPID1	0x00000FF4	8	ro	0x00000090	Component ID1
COMPID2	0x00000FF8	8	ro	0x00000005	Component ID2
COMPID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (etb) RDP

Name	RDP
Relative Address	0x00000004

Absolute Address	0xF8801004
Width	32 bits
Access Type	ro
Reset Value	0x00000400
Description	RAM Depth Register

Register RDP Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x400	Defines the depth, in words, of the trace RAM.

Register (etb) STS

Name	STS
Relative Address	0x0000000C
Absolute Address	0xF880100C
Width	4 bits
Access Type	ro
Reset Value	0x00000000
Description	Status Register

Register STS Details

Field Name	Bits	Type	Reset Value	Description
FtEmpty	3	ro	0x0	Formatter pipeline empty. All data stored to RAM.
AcqComp	2	ro	0x0	Acquisition complete. The acquisition complete flag indicates that capture has been completed when the formatter stops because of any of the methods defined in the Formatter and Flush Control Register, or TraceCaptEn = 0. This also results in FtStopped in the Formatter and Flush Status Register going HIGH.
Triggered	1	ro	0x0	The Triggered bit is set when a trigger has been observed. This does not indicate that a trigger has been embedded in the trace data by the formatter, but is determined by the programming of the Formatter and Flush Control Register.
Full	0	ro	0x0	RAM Full. The flag indicates when the RAM write pointer has wrapped around.

Register (etb) RRD

Name	RRD
Relative Address	0x00000010
Absolute Address	0xF8801010
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	RAM Read Data Register

Register RRD Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Data read from the ETB Trace RAM.

Register (etb) RRP

Name	RRP
Relative Address	0x00000014
Absolute Address	0xF8801014
Width	10 bits
Access Type	rw
Reset Value	0x00000000
Description	RAM Read Pointer Register

Register RRP Details

Field Name	Bits	Type	Reset Value	Description
	9:0	rw	0x0	Sets the read pointer used to read entries from the Trace RAM over the APB interface.

Register (etb) RWP

Name	RWP
Relative Address	0x00000018
Absolute Address	0xF8801018
Width	10 bits
Access Type	rw
Reset Value	0x00000000

Description RAM Write Pointer Register

Register RWP Details

Field Name	Bits	Type	Reset Value	Description
	9:0	rw	0x0	Sets the write pointer used to write entries from the CoreSight bus into the Trace RAM

Register (etb) TRG

Name TRG

Relative Address 0x0000001C

Absolute Address 0xF880101C

Width 10 bits

Access Type rw

Reset Value 0x00000000

Description Trigger Counter Register

Register TRG Details

Field Name	Bits	Type	Reset Value	Description
	9:0	rw	0x0	The counter is used as follows: - Trace after The counter is set to a large value, slightly less than the number of entries in the RAM. - Trace before The counter is set to a small value. - Trace about The counter is set to half the depth of the Trace RAM. This register must not be written to when trace capture is enabled (FtStopped=0, TraceCaptEn=1). If a write is attempted, the register is not updated. A read access is permitted with trace capture enabled.

Register (etb) CTL

Name CTL

Relative Address 0x00000020

Absolute Address 0xF8801020

Width 1 bits

Access Type rw

Reset Value	0x00000000
Description	Control Register

Register CTL Details

Field Name	Bits	Type	Reset Value	Description
TraceCaptEn	0	rw	0x0	ETB Trace Capture Enable. 1 = enable trace capture 0 = disable trace capture. This is the master enable bit forcing FtStopped HIGH when TraceCaptEn is LOW. When capture is disabled, any remaining data in the ATB formatter is stored to RAM. When all data is stored the formatter outputs FtStopped. Capture is fully disabled, or complete, when FtStopped goes HIGH.

Register (etb) RWD

Name	RWD
Relative Address	0x00000024
Absolute Address	0xF8801024
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	RAM Write Data Register

Register RWD Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Data written to the ETB Trace RAM. When trace capture is disabled, the contents of this register are placed into the ETB Trace RAM when this register is written to. Writing to this register increments the RAM Write Pointer Register. If trace capture is enabled, and this register is accessed, then a read from this register outputs 0xFFFFFFFF. Reads of this register never increment the RAM Write Pointer Register. A constant stream of 1s being output corresponds to a synchronization output from the ETB. If a write access is attempted, the data is not written into Trace RAM.

Register (etb) FFSR

Name	FFSR
Relative Address	0x00000300
Absolute Address	0xF8801300
Width	2 bits
Access Type	ro
Reset Value	0x00000002
Description	Formatter and Flush Status Register

Register FFSR Details

Field Name	Bits	Type	Reset Value	Description
FtStopped	1	ro	0x1	Formatter stopped. The formatter has received a stop request signal and all trace data and post-amble has been output. Any more trace data on the ATB interface is ignored and ATREADYS goes HIGH.
FlInProg	0	ro	0x0	Flush In Progress. This is an indication of the current state of AFVALIDS.

Register (etb) FFCR

Name	FFCR
Relative Address	0x00000304
Absolute Address	0xF8801304
Width	14 bits
Access Type	mixed
Reset Value	0x00000200
Description	Formatter and Flush Control Register

Register FFCR Details

Field Name	Bits	Type	Reset Value	Description
StopTrig	13	rw	0x0	Stop the formatter when a Trigger Event has been observed.
StopFl	12	rw	0x0	Stop the formatter when a flush has completed (return of AFREADYS). This forces the FIFO to drain off any part-completed packets. Setting this bit enables this function but this is clear on reset (disabled).
reserved	11	ro	0x0	Reserved
TrigFl	10	rw	0x0	Indicate a trigger on Flush completion (AFREADYS being returned).

Field Name	Bits	Type	Reset Value	Description
TrigEvt	9	rw	0x1	Indicate a trigger on a Trigger Event.
TrigIn	8	rw	0x0	Indicate a trigger on TRIGIN being asserted.
reserved	7	ro	0x0	Reserved
FOnMan	6	rw	0x0	Manually generate a flush of the system. Setting this bit causes a flush to be generated. This is cleared when the flush has been serviced. This bit is clear on reset.
FOnTrig	5	rw	0x0	Generate flush using Trigger event. Set this bit to cause a flush of data in the system when a Trigger Event occurs. This bit is clear on reset.
FOnFlIn	4	rw	0x0	Generate flush using the FLUSHIN interface. Set this bit to enable use of the FLUSHIN connection. This bit is clear on reset.
reserved	3:2	ro	0x0	Reserved
EnFCont	1	rw	0x0	Continuous Formatting. Continuous mode in the ETB corresponds to normal mode with the embedding of triggers. Can only be changed when FtStopped is HIGH. This bit is clear on reset.
EnFTC	0	rw	0x0	Enable Formatting. Do not embed Triggers into the formatted stream. Trace disable cycles and triggers are indicated by TRACECTL, where fitted. Can only be changed when FtStopped is HIGH. This bit is clear on reset.

Register (etb) ITMISCOP0

Name	ITMISCOP0
Relative Address	0x00000EE0
Absolute Address	0xF8801EE0
Width	2 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test Miscellaneous Output Register 0

Register ITMISCOP0 Details

Field Name	Bits	Type	Reset Value	Description
FULL	1	wo	0x0	Set the value of FULL
ACQCOMP	0	wo	0x0	Set the value of ACQCOMP

Register (etb) ITTRFLINACK

Name	ITTRFLINACK
Relative Address	0x00000EE4
Absolute Address	0xF8801EE4
Width	2 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test Trigger In and Flush In Acknowledge Register

Register ITTRFLINACK Details

Field Name	Bits	Type	Reset Value	Description
FLUSHINACK	1	wo	0x0	Set the value of FLUSHINACK
TRIGINACK	0	wo	0x0	Set the value of TRIGINACK

Register (etb) ITTRFLIN

Name	ITTRFLIN
Relative Address	0x00000EE8
Absolute Address	0xF8801EE8
Width	2 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test Trigger In and Flush In Register

Register ITTRFLIN Details

Field Name	Bits	Type	Reset Value	Description
FLUSHIN	1	wo	0x0	Read the value of FLUSHIN
TRIGIN	0	wo	0x0	Read the value of TRIGIN

Register (etb) ITATBDATA0

Name	ITATBDATA0
Relative Address	0x00000EEC
Absolute Address	0xF8801EEC
Width	5 bits
Access Type	ro

Reset Value	0x00000000
Description	Integration Test ATB Data Register

Register ITATBDATA0 Details

Field Name	Bits	Type	Reset Value	Description
ATDATA31	4	ro	0x0	Read the value of ATDATA[31]
ATDATA23	3	ro	0x0	Read the value of ATDATA[23]
ATDATA15	2	ro	0x0	Read the value of ATDATA[15]
ATDATA7	1	ro	0x0	Read the value of ATDATA[7]
ATDATA0	0	ro	0x0	Read the value of ATDATA[0]

Register (etb) ITATBCTR2

Name	ITATBCTR2
Relative Address	0x00000EF0
Absolute Address	0xF8801EF0
Width	2 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test ATB Control Register 2

Register ITATBCTR2 Details

Field Name	Bits	Type	Reset Value	Description
AFVALIDS	1	wo	0x0	Set the value of AFVALIDS
ATREADYS	0	wo	0x0	Set the value of ATREADYS

Register (etb) ITATBCTR1

Name	ITATBCTR1
Relative Address	0x00000EF4
Absolute Address	0xF8801EF4
Width	7 bits
Access Type	ro
Reset Value	0x00000000
Description	Integration Test ATB Control Register 1

Register ITATBCTR1 Details

Field Name	Bits	Type	Reset Value	Description
ATID	6:0	ro	0x0	Read the value of ATIDS

Register (etb) ITATBCTR0

Name	ITATBCTR0
Relative Address	0x00000EF8
Absolute Address	0xF8801EF8
Width	10 bits
Access Type	ro
Reset Value	0x00000000
Description	Integration Test ATB Control Register 0

Register ITATBCTR0 Details

Field Name	Bits	Type	Reset Value	Description
ATBYTES	9:8	ro	0x0	Read the value of ATBYTES
reserved	7:2	ro	0x0	Reserved
AFREADY	1	ro	0x0	Read the value of AFREADYS
ATVALID	0	ro	0x0	Read the value of ATVALIDS

Register (etb) IMCR

Name	IMCR
Relative Address	0x00000F00
Absolute Address	0xF8801F00
Width	1 bits
Access Type	rw
Reset Value	0x00000000
Description	Integration Mode Control Register

Register IMCR Details

Field Name	Bits	Type	Reset Value	Description
	0	rw	0x0	Enable Integration Test registers.

Register (etb) CTSR

Name	CTSR
Relative Address	0x00000FA0
Absolute Address	0xF8801FA0
Width	4 bits
Access Type	rw
Reset Value	0x0000000F
Description	Claim Tag Set Register

Register CTSR Details

Field Name	Bits	Type	Reset Value	Description
	3:0	rw	0xF	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: 1= Claim tag is implemented, 0 = Claim tag is not implemented Write: 1= Set claim tag bit, 0= No effect

Register (etb) CTCR

Name	CTCR
Relative Address	0x00000FA4
Absolute Address	0xF8801FA4
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	Claim Tag Clear Register

Register CTCR Details

Field Name	Bits	Type	Reset Value	Description
	3:0	rw	0x0	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: Current value of claim tag. Write: 1= Clear claim tag bit, 0= No effect

Register (etb) LAR

Name	LAR
Relative Address	0x00000FB0
Absolute Address	0xF8801FB0
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Lock Access Register

Register LAR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	wo	0x0	Write Access Code. Write behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): After reset (via PRESETDBGn), ETB is locked, i.e., writes to all other registers using lower 2GB addresses are ignored. To unlock, 0xC5ACCE55 must be written this register. After the required registers are written, to lock again, write a value other than 0xC5ACCE55 to this register. - PADDRDBG31=1 (upper 2GB): ETB is unlocked when upper 2GB addresses are used to write to all the registers. However, write to this register is ignored using a upper 2GB address! Note: read from this register always returns 0, regardless of PADDRDBG31.

Register (etb) LSR

Name	LSR
Relative Address	0x00000FB4
Absolute Address	0xF8801FB4
Width	3 bits
Access Type	ro
Reset Value	0x00000003
Description	Lock Status Register

Register LSR Details

Field Name	Bits	Type	Reset Value	Description
8BIT	2	ro	0x0	Set to 0 since ETB implements a 32-bit lock access register
STATUS	1	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): When a lower 2GB address is used to read this register, this bit indicates whether ETB is in locked state (1= locked, 0= unlocked). - PADDRDBG31=1 (upper 2GB): always returns 0.
IMP	0	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): always returns 1, meaning lock mechanism are implemented. - PADDRDBG31=1 (upper 2GB): always returns 0, meaning lock mechanism is NOT implemented.

Register (etb) ASR

Name	ASR
Relative Address	0x00000FB8
Absolute Address	0xF8801FB8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Authentication Status Register

Register ASR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	Indicates functionality not implemented

Register (etb) DEVID

Name	DEVID
Relative Address	0x00000FC8
Absolute Address	0xF8801FC8
Width	6 bits

Access Type	ro
Reset Value	0x00000000
Description	Device ID

Register DEVID Details

Field Name	Bits	Type	Reset Value	Description
SyncATCLK	5	ro	0x0	ETB RAM is synchronous to ATCLK
InputMux	4:0	ro	0x0	no input multiplexing

Register (etb) DTIR

Name	DTIR
Relative Address	0x00000FCC
Absolute Address	0xF8801FCC
Width	8 bits
Access Type	ro
Reset Value	0x00000021
Description	Device Type Identifier Register

Register DTIR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x21	A trace sink and specifically an ETB

Register (etb) PERIPHID4

Name	PERIPHID4
Relative Address	0x00000FD0
Absolute Address	0xF8801FD0
Width	8 bits
Access Type	ro
Reset Value	0x00000004
Description	Peripheral ID4

Register PERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KB_count	7:4	ro	0x0	4KB Count, set to 0
JEP106ID	3:0	ro	0x4	JEP106 continuation code

Register (etb) PERIPHID5

Name	PERIPHID5
Relative Address	0x00000FD4
Absolute Address	0xF8801FD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register PERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (etb) PERIPHID6

Name	PERIPHID6
Relative Address	0x00000FD8
Absolute Address	0xF8801FD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register PERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (etb) PERIPHID7

Name	PERIPHID7

Relative Address	0x00000FDC
Absolute Address	0xF8801FDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register PERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (etb) PERIPHID0

Name	PERIPHID0
Relative Address	0x00000FE0
Absolute Address	0xF8801FE0
Width	8 bits
Access Type	ro
Reset Value	0x00000007
Description	Peripheral ID0

Register PERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x7	PartNumber0

Register (etb) PERIPHID1

Name	PERIPHID1
Relative Address	0x00000FE4
Absolute Address	0xF8801FE4
Width	8 bits
Access Type	ro
Reset Value	0x000000B9
Description	Peripheral ID1

Register PERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106ID	7:4	ro	0xB	JEP106 Identity Code [3:0]
PartNumber1	3:0	ro	0x9	PartNumber1

Register (etb) PERIPHID2

Name	PERIPHID2
Relative Address	0x00000FE8
Absolute Address	0xF8801FE8
Width	8 bits
Access Type	ro
Reset Value	0x0000003B
Description	Peripheral ID2

Register PERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
RevNum	7:4	ro	0x3	Revision number of Peripheral
JEDEC	3	ro	0x1	Indicates that a JEDEC assigned value is used
JEP106ID	2:0	ro	0x3	JEP106 Identity Code [6:4]

Register (etb) PERIPHID3

Name	PERIPHID3
Relative Address	0x00000FEC
Absolute Address	0xF8801FEC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID3

Register PERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd, at top level
CustMod	3:0	ro	0x0	Customer Modified

Register (etb) COMPID0

Name	COMPID0
Relative Address	0x00000FF0
Absolute Address	0xF8801FF0
Width	8 bits
Access Type	ro
Reset Value	0x0000000D
Description	Component ID0

Register COMPID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xD	Preamble

Register (etb) COMPID1

Name	COMPID1
Relative Address	0x00000FF4
Absolute Address	0xF8801FF4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Component ID1

Register COMPID1 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x90	Preamble

Register (etb) COMPID2

Name	COMPID2
Relative Address	0x00000FF8
Absolute Address	0xF8801FF8
Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register COMPID2 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x5	Preamble

Register (etb) COMPID3

Name	COMPID3
Relative Address	0x00000FFC
Absolute Address	0xF8801FFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register COMPID3 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xB1	Preamble

B.12 PL Fabric Trace Monitor (ftm)

Module Name	PL Fabric Trace Monitor (ftm)
Base Address	0xF880B000 debug_ftm
Description	Fabric Trace Macrocell
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
FTMGLBCTRL	0x00000000	1	rw	0x00000000	FTM Global Control Register
FTMSTATUS	0x00000004	8	ro	0x00000082	FTM Status Register
FTMCONTROL	0x00000008	3	rw	0x00000000	FTM Configuration
FTMP2FDBG0	0x0000000C	8	rw	0x00000000	FPGA Debug Register P2F0
FTMP2FDBG1	0x00000010	8	rw	0x00000000	FPGA Debug Register P2F1
FTMP2FDBG2	0x00000014	8	rw	0x00000000	FPGA Debug Register P2F2
FTMP2FDBG3	0x00000018	8	rw	0x00000000	FPGA Debug Register P2F3

Register Name	Address	Width	Type	Reset Value	Description
FTMF2PDBG0	0x0000001C	8	ro	0x00000000	FPGA Debug Register F2P0
FTMF2PDBG1	0x00000020	8	ro	0x00000000	FPGA Debug Register F2P1
FTMF2PDBG2	0x00000024	8	ro	0x00000000	FPGA Debug Register F2P2
FTMF2PDBG3	0x00000028	8	ro	0x00000000	FPGA Debug Register F2P3
CYCOUNTPRE	0x0000002C	4	rw	0x00000000	AXI Cycle Count clock pre-scaler
FTMSYNCRELOAD	0x00000030	12	rw	0x00000000	FTM Synchronization Counter reload value
FTMSYNCCOUT	0x00000034	12	ro	0x00000000	FTM Synchronization Counter value
FTMATID	0x00000400	7	rw	0x00000000	FTM ATID Value Register
FTMITTRIGOUTACK	0x00000ED0	4	ro	0x00000000	Trigger Output Acknowledge Integration Test Register
FTMITTRIGGER	0x00000ED4	4	wo	0x00000000	Trigger Output Integration Test Register
FTMITTRACEDIS	0x00000ED8	1	ro	0x00000000	External Trace Disable Integration Test Register
FTMITCYCCOUNT	0x00000EDC	32	rw	0x00000001	Cycle Counter Test Register
FTMITATBDATA0	0x00000EEC	5	wo	0x00000000	ATB Data Integration Test Register 0
FTMITATBCTR2	0x00000EF0	2	ro	0x00000001	ATB Control Integration Test Register 2
FTMITATBCTR1	0x00000EF4	7	rw	0x00000000	ATB Control Integration Test Register 1
FTMITATBCTR0	0x00000EF8	10	wo	0x00000000	ATB Control Integration Test Register 0
FTMITCR	0x00000F00	1	rw	0x00000000	FTM Test Control Register
CLAIMTAGSET	0x00000FA0	8	rw	0x000000FF	Claim Tag Set Register
CLAIMTAGCLR	0x00000FA4	8	rw	0x00000000	Claim Tag Clear Register
LOCK_ACCESS	0x00000FB0	32	wo	0x00000000	Lock Access Register
LOCK_STATUS	0x00000FB4	3	ro	0x00000003	Lock Status Register
FTMAUTHSTATUS	0x00000FB8	8	ro	0x00000088	Authentication Status Register
FTMDEVID	0x00000FC8	1	ro	0x00000000	Device Configuration Register
FTMDEV_TYPE	0x00000FCC	8	ro	0x00000033	Device Type Identification Register
FTMPERIPHID4	0x00000FD0	8	ro	0x00000000	Peripheral ID4
FTMPERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5
FTMPERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
FTMPERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7

Register Name	Address	Width	Type	Reset Value	Description
FTMPERIPHID0	0x00000FE0	8	ro	0x00000001	Peripheral ID0
FTMPERIPHID1	0x00000FE4	8	ro	0x00000090	Peripheral ID1
FTMPERIPHID2	0x00000FE8	8	ro	0x0000000C	Peripheral ID2
FTMPERIPHID3	0x00000FEC	8	ro	0x00000000	Peripheral ID3
FTMCOMPONID0	0x00000FF0	8	ro	0x0000000D	Component ID0
FTMCOMPONID1	0x00000FF4	8	ro	0x00000090	Component ID1
FTMCOMPONID2	0x00000FF8	8	ro	0x00000005	Component ID2
FTMCOMPONID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (ftm) FTMGLBCTRL

Name	FTMGLBCTRL
Relative Address	0x00000000
Absolute Address	0xF880B000
Width	1 bits
Access Type	rw
Reset Value	0x00000000
Description	FTM Global Control Register

Register FTMGLBCTRL Details

Field Name	Bits	Type	Reset Value	Description
FTMENABLE	0	rw	0x0	Enable FTM

Register (ftm) FTMSTATUS

Name	FTMSTATUS
Relative Address	0x00000004
Absolute Address	0xF880B004
Width	8 bits
Access Type	ro
Reset Value	0x00000082
Description	FTM Status Register

Register FTMSTATUS Details

Field Name	Bits	Type	Reset Value	Description
IDLE	7	ro	0x1	FTM IDLE Status
SPIDEN	6	ro	0x0	Trustzone SPIDEN signal status
DBGEN	5	ro	0x0	Trustzone DBGEN signal status
SPNIDEN	4	ro	0x0	Trustzone SPNIDEN signal status
NIDEN	3	ro	0x0	Trustzone NIDEN signal status
FIFOFULL	2	ro	0x0	1 = FIFO is full
FIFOEMPTY	1	ro	0x1	1 = FIFO is empty
LOCKED	0	ro	0x0	Always read as zero

Register (ftm) FTMCONTROL

Name	FTMCONTROL
Relative Address	0x00000008
Absolute Address	0xF880B008
Width	3 bits
Access Type	rw
Reset Value	0x00000000
Description	FTM Configuration

Register FTMCONTROL Details

Field Name	Bits	Type	Reset Value	Description
CYCEN	2	rw	0x0	Enable Cycle Count packets
TRACEN	1	rw	0x0	Enable Trace packets
PROG	0	rw	0x0	Not used

Register (ftm) FTMP2FDBG0

Name	FTMP2FDBG0
Relative Address	0x0000000C
Absolute Address	0xF880B00C
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	FPGA Debug Register P2F0

Register FTMP2FDBG0 Details

Field Name	Bits	Type	Reset Value	Description
PSS2FPGA	7:0	rw	0x0	Signals presented to the fabric. These signals do not affect the FTM, they are provided for user specific debug. To modify the contents of this register, the SPIDEN pin must be asserted.

Register (ftm) FTMP2FDBG1

Name	FTMP2FDBG1
Relative Address	0x00000010
Absolute Address	0xF880B010
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	FPGA Debug Register P2F1

Register FTMP2FDBG1 Details

Field Name	Bits	Type	Reset Value	Description
PSS2FPGA	7:0	rw	0x0	Signals presented to the fabric. These signals do not affect the FTM, they are provided for user specific debug. To modify the contents of this register, the SPIDEN pin must be asserted.

Register (ftm) FTMP2FDBG2

Name	FTMP2FDBG2
Relative Address	0x00000014
Absolute Address	0xF880B014
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	FPGA Debug Register P2F2

Register FTMP2FDBG2 Details

Field Name	Bits	Type	Reset Value	Description
PSS2FPGA	7:0	rw	0x0	Signals presented to the fabric. These signals do not affect the FTM, they are provided for user specific debug. To modify the contents of this register, the SPIDEN pin must be asserted.

Register (ftm) FTMP2FDBG3

Name	FTMP2FDBG3
Relative Address	0x00000018
Absolute Address	0xF880B018
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	FPGA Debug Register P2F3

Register FTMP2FDBG3 Details

Field Name	Bits	Type	Reset Value	Description
PSS2FPGA	7:0	rw	0x0	Signals presented to the fabric. These signals do not affect the FTM, they are provided for user specific debug. To modify the contents of this register, the SPIDEN pin must be asserted.

Register (ftm) FTMF2PDBG0

Name	FTMF2PDBG0
Relative Address	0x0000001C
Absolute Address	0xF880B01C
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	FPGA Debug Register F2P0

Register FTMF2PDBG0 Details

Field Name	Bits	Type	Reset Value	Description
FPGA2PSS	7:0	ro	0x0	Signals that are presented to the PSS from the Fabric.

Register (ftm) FTMF2PDBG1

Name	FTMF2PDBG1
Relative Address	0x00000020
Absolute Address	0xF880B020
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	FPGA Debug Register F2P1

Register FTMF2PDBG1 Details

Field Name	Bits	Type	Reset Value	Description
FPGA2PSS	7:0	ro	0x0	Signals that are presented to the PSS from the Fabric.

Register (ftm) FTMF2PDBG2

Name	FTMF2PDBG2
Relative Address	0x00000024
Absolute Address	0xF880B024
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	FPGA Debug Register F2P2

Register FTMF2PDBG2 Details

Field Name	Bits	Type	Reset Value	Description
FPGA2PSS	7:0	ro	0x0	Signals that are presented to the PSS from the Fabric.

Register (ftm) FTMF2PDBG3

Name	FTMF2PDBG3
Relative Address	0x00000028
Absolute Address	0xF880B028
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	FPGA Debug Register F2P3

Register FTMF2PDBG3 Details

Field Name	Bits	Type	Reset Value	Description
FPGA2PSS	7:0	ro	0x0	Signals that are presented to the PSS from the Fabric.

Register (ftm) CYCOUNTPRE

Name	CYCOUNTPRE
Relative Address	0x0000002C
Absolute Address	0xF880B02C
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	AXI Cycle Count clock pre-scaler

Register CYCOUNTPRE Details

Field Name	Bits	Type	Reset Value	Description
PRESCALE	3:0	rw	0x0	The incoming clock is divided by 2^ PRESCALE. For example: PRESCALE = 15 indicates that the Cycle Counter runs at the AXI clock divided by 2^15 = 32,768 (PRESCALE = 0 indicates no clock scaling)

Register (ftm) FTMSYNCRELOAD

Name	FTMSYNCRELOAD
Relative Address	0x00000030
Absolute Address	0xF880B030
Width	12 bits
Access Type	rw
Reset Value	0x00000000
Description	FTM Synchronization Counter reload value

Register FTMSYNCRELOAD Details

Field Name	Bits	Type	Reset Value	Description
SYNCCOUNTTERM	11:0	rw	0x0	Reset FTM Synchronization packet counter when this number of packets has been transmitted. THIS NUMBER HAS A MINIMUM VALUE of 12.

Register (ftm) FTMSYNCCOUT

Name	FTMSYNCCOUT
Relative Address	0x00000034
Absolute Address	0xF880B034
Width	12 bits
Access Type	ro
Reset Value	0x00000000
Description	FTM Synchronization Counter value

Register FTMSYNCCOUT Details

Field Name	Bits	Type	Reset Value	Description
SYNCCOUT	11:0	ro	0x0	Current value of the Synchronization packet counter. The initial value is zero. The counter value increments every time a packet is issued by the FTM. When the counter reaches SYNCCOUNTTERM, a Synchronization packet is emitted.

Register (ftm) FTMATID

Name	FTMATID
Relative Address	0x00000400
Absolute Address	0xF880B400
Width	7 bits
Access Type	rw
Reset Value	0x00000000
Description	FTM ATID Value Register

Register FTMATID Details

Field Name	Bits	Type	Reset Value	Description
ATID	6:0	rw	0x0	ATID value supplied to ATB bus. The upper three bits, ATID[6:4], are directly driven from this register. The lower four bits, ATID[3:0], are OR-ed with the FPGAATID[3:0] pins.

Register (ftm) FTMITTRIGOUTACK

Name	FTMITTRIGOUTACK
Relative Address	0x00000ED0

Absolute Address	0xF880BED0
Width	4 bits
Access Type	ro
Reset Value	0x00000000
Description	Trigger Output Acknowledge Integration Test Register

Register FTMITTRIGOUTACK Details

Field Name	Bits	Type	Reset Value	Description
TRIGACK	3:0	ro	0x0	Read the current value of the FTMTrigOutAck[3:0] inputs

Register (ftm) FTMITTRIGGER

Name	FTMITTRIGGER
Relative Address	0x00000ED4
Absolute Address	0xF880BED4
Width	4 bits
Access Type	wo
Reset Value	0x00000000
Description	Trigger Output Integration Test Register

Register FTMITTRIGGER Details

Field Name	Bits	Type	Reset Value	Description
TRIGGER	3:0	wo	0x0	When ITEN is 1, this field determines the FTMTrigOut[3:0]

Register (ftm) FTMITTRACEDIS

Name	FTMITTRACEDIS
Relative Address	0x00000ED8
Absolute Address	0xF880BED8
Width	1 bits
Access Type	ro
Reset Value	0x00000000
Description	External Trace Disable Integration Test Register

Register FTMITTRACEDIS Details

Field Name	Bits	Type	Reset Value	Description
TRACEDIS	0	ro	0x0	Always read as zero.

Register (ftm) FTMITCYCCOUNT

Name	FTMITCYCCOUNT
Relative Address	0x00000EDC
Absolute Address	0xF880BEDC
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	Cycle Counter Test Register

Register FTMITCYCCOUNT Details

Field Name	Bits	Type	Reset Value	Description
FTMCYCCOUNT	31:0	rw	0x1	Read/write the value of the cycle counter

Register (ftm) FTMITATBDATA0

Name	FTMITATBDATA0
Relative Address	0x00000EEC
Absolute Address	0xF880BEEC
Width	5 bits
Access Type	wo
Reset Value	0x00000000
Description	ATB Data Integration Test Register 0

Register FTMITATBDATA0 Details

Field Name	Bits	Type	Reset Value	Description
ATDATA31	4	wo	0x0	When ITEN is 1, this value determines the ATDATAM[31] output
ATDATA23	3	wo	0x0	When ITEN is 1, this value determines the ATDATAM[23] output
ATDATA15	2	wo	0x0	When ITEN is 1, this value determines the ATDATAM[15] output

Field Name	Bits	Type	Reset Value	Description
ATDATA7	1	wo	0x0	When ITEN is 1, this value determines the ATDATAM[7] output
ATDATA0	0	wo	0x0	When ITEN is 1, this value determines the ATDATAM[0] output

Register (ftm) FTMITATBCTR2

Name	FTMITATBCTR2
Relative Address	0x00000EF0
Absolute Address	0xF880BEF0
Width	2 bits
Access Type	ro
Reset Value	0x00000001
Description	ATB Control Integration Test Register 2

Register FTMITATBCTR2 Details

Field Name	Bits	Type	Reset Value	Description
AFVALID	1	ro	0x0	Read the current value of the AFVALIDM input
ATREADY	0	ro	0x1	Read the current value of the ATREADYM input

Register (ftm) FTMITATBCTR1

Name	FTMITATBCTR1
Relative Address	0x00000EF4
Absolute Address	0xF880BEF4
Width	7 bits
Access Type	rw
Reset Value	0x00000000
Description	ATB Control Integration Test Register 1

Register FTMITATBCTR1 Details

Field Name	Bits	Type	Reset Value	Description
ATID_test	6:0	rw	0x0	When ITEN is 1, this value determines the ATID output

Register (ftm) FTMITATBCTR0

Name	FTMITATBCTR0
Relative Address	0x00000EF8
Absolute Address	0xF880BEF8
Width	10 bits
Access Type	wo
Reset Value	0x00000000
Description	ATB Control Integration Test Register 0

Register FTMITATBCTR0 Details

Field Name	Bits	Type	Reset Value	Description
ATBYTES	9:8	wo	0x0	When ITEN is 1, this value determines the ATBYTESM[1:0] output
reserved	7:2	wo	0x0	Reserved
AFREADY	1	wo	0x0	When ITEN is 1, this value determines the AFREADY output
ATVALID	0	wo	0x0	When ITEN is 1, this value determines the ATVALID output

Register (ftm) FTMITCR

Name	FTMITCR
Relative Address	0x00000F00
Absolute Address	0xF880BF00
Width	1 bits
Access Type	rw
Reset Value	0x00000000
Description	FTM Test Control Register

Register FTMITCR Details

Field Name	Bits	Type	Reset Value	Description
ITEN	0	rw	0x0	Integration Test Enable

Register (ftm) CLAIMTAGSET

Name	CLAIMTAGSET
Relative Address	0x00000FA0

Absolute Address	0xF880BFA0
Width	8 bits
Access Type	rw
Reset Value	0x000000FF
Description	Claim Tag Set Register

Register CLAIMTAGSET Details

Field Name	Bits	Type	Reset Value	Description
CLAIMTAGSETVAL	7:0	rw	0xFF	Read: 1 = Claim tag implemented, 0 = not implemented Write: 1 = Set claim tag bit, 0 = no effect

Register (ftm) CLAIMTAGCLR

Name	CLAIMTAGCLR
Relative Address	0x00000FA4
Absolute Address	0xF880BFA4
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	Claim Tag Clear Register

Register CLAIMTAGCLR Details

Field Name	Bits	Type	Reset Value	Description
CLAIMTAGCLRVAL	7:0	rw	0x0	Read: value of CLAIMTAGSETVAL Write: 1 = Clear claim tag bit, 0 = no effect

Register (ftm) LOCK_ACCESS

Name	LOCK_ACCESS
Relative Address	0x00000FB0
Absolute Address	0xF880BFB0
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Lock Access Register

Register LOCK_ACCESS Details

Field Name	Bits	Type	Reset Value	Description
LOCKACCESS	31:0	wo	0x0	A value of 0xC5ACCE55 allows write access to FTM, any other value blocks write access

Register (ftm) LOCK_STATUS

Name	LOCK_STATUS
Relative Address	0x00000FB4
Absolute Address	0xF880BFB4
Width	3 bits
Access Type	ro
Reset Value	0x00000003
Description	Lock Status Register

Register LOCK_STATUS Details

Field Name	Bits	Type	Reset Value	Description
8BITACCESS	2	ro	0x0	8-bit lock access is not used
LOCKSTATUS	1	ro	0x1	1:Access Locked, 0:Access OK
LOCKIMP	0	ro	0x1	1:Lock exists if PADDRDBG31 is low, else 0

Register (ftm) FTMAUTHSTATUS

Name	FTMAUTHSTATUS
Relative Address	0x00000FB8
Absolute Address	0xF880BFB8
Width	8 bits
Access Type	ro
Reset Value	0x00000088
Description	Authentication Status Register

Register FTMAUTHSTATUS Details

Field Name	Bits	Type	Reset Value	Description
AUTH_SPNIDEN	7:6	ro	0x2	Secure Non-Invasive Debug
reserved	5:4	ro	0x0	Secure Invasive Debug

Field Name	Bits	Type	Reset Value	Description
AUTH_NIDEN	3:2	ro	0x2	Non-Secure Non-Invasive Debug
reserved	1:0	ro	0x0	Non-Secure Invasive Debug

Register (ftm) FTMDEVID

Name	FTMDEVID
Relative Address	0x00000FC8
Absolute Address	0xF880BFC8
Width	1 bits
Access Type	ro
Reset Value	0x00000000
Description	Device Configuration Register

Register FTMDEVID Details

Field Name	Bits	Type	Reset Value	Description
reserved	0	ro	0x0	Reserved

Register (ftm) FTMDEV_TYPE

Name	FTMDEV_TYPE
Relative Address	0x00000FCC
Absolute Address	0xF880BFCC
Width	8 bits
Access Type	ro
Reset Value	0x00000033
Description	Device Type Identification Register

Register FTMDEV_TYPE Details

Field Name	Bits	Type	Reset Value	Description
SubType	7:4	ro	0x3	Sub Type: Associated with a Data Engine or Co-processor
MajorType	3:0	ro	0x3	Major Type: Trace Source

Register (ftm) FTMPERIPHID4

Name	FTMPERIPHID4

Relative Address	0x00000FD0
Absolute Address	0xF880BFD0
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID4

Register FTMPERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KBCount	7:4	ro	0x0	4KB Count
JEP106	3:0	ro	0x0	JEP106 Continuation Code

Register (ftm) FTMPERIPHID5

Name	FTMPERIPHID5
Relative Address	0x00000FD4
Absolute Address	0xF880BFD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register FTMPERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	7:0	ro	0x0	Reserved

Register (ftm) FTMPERIPHID6

Name	FTMPERIPHID6
Relative Address	0x00000FD8
Absolute Address	0xF880BFD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register FTMPERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	7:0	ro	0x0	Reserved

Register (ftm) FTMPERIPHID7

Name	FTMPERIPHID7
Relative Address	0x00000FDC
Absolute Address	0xF880BFDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register FTMPERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	7:0	ro	0x0	Reserved

Register (ftm) FTMPERIPHID0

Name	FTMPERIPHID0
Relative Address	0x00000FE0
Absolute Address	0xF880BFE0
Width	8 bits
Access Type	ro
Reset Value	0x00000001
Description	Peripheral ID0

Register FTMPERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
PARTNUMLOWER	7:0	ro	0x1	Part Number Lower

Register (ftm) FTMPERIPHID1

Name	FTMPERIPHID1
Relative Address	0x00000FE4

Absolute Address	0xF880BFE4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Peripheral ID1

Register FTMPERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106	7:4	ro	0x9	JEP106 identity bits [3:0]
PARTNUMUPPER	3:0	ro	0x0	Part Number Upper [11:8]

Register (ftm) FTMPERIPHID2

Name	FTMPERIPHID2
Relative Address	0x00000FE8
Absolute Address	0xF880BFE8
Width	8 bits
Access Type	ro
Reset Value	0x0000000C
Description	Peripheral ID2

Register FTMPERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
REVISION	7:4	ro	0x0	Revision
JEDEC	3	ro	0x1	JEDEC used
JEP106	2:0	ro	0x4	JEP106 Identity [6:4]

Register (ftm) FTMPERIPHID3

Name	FTMPERIPHID3
Relative Address	0x00000FEC
Absolute Address	0xF880BFEC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID3

Register FTMPERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd
CustMod	3:0	ro	0x0	Customer Modified

Register (ftm) FTMCOMPONID0

Name	FTMCOMPONID0
Relative Address	0x00000FF0
Absolute Address	0xF880BFF0
Width	8 bits
Access Type	ro
Reset Value	0x0000000D
Description	Component ID0

Register FTMCOMPONID0 Details

Field Name	Bits	Type	Reset Value	Description
Preamble	7:0	ro	0xD	Preamble

Register (ftm) FTMCOMPONID1

Name	FTMCOMPONID1
Relative Address	0x00000FF4
Absolute Address	0xF880BFF4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Component ID1

Register FTMCOMPONID1 Details

Field Name	Bits	Type	Reset Value	Description
CompClass	7:4	ro	0x9	Component Class :CoreSight Component
Preamble	3:0	ro	0x0	Preamble

Register (ftm) FTMCOMPONID2

Name	FTMCOMPONID2
Relative Address	0x00000FF8
Absolute Address	0xF880BFF8
Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register FTMCOMPONID2 Details

Field Name	Bits	Type	Reset Value	Description
Preamble	7:0	ro	0x5	Preamble

Register (ftm) FTMCOMPONID3

Name	FTMCOMPONID3
Relative Address	0x00000FFC
Absolute Address	0xF880BFFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register FTMCOMPONID3 Details

Field Name	Bits	Type	Reset Value	Description
Preamble	7:0	ro	0xB1	Preamble

B.13 CoreSight Trace Funnel (funnel)

Module Name	CoreSight Trace Funnel (funnel)
Base Address	0xF8804000 debug_funnel
Description	CoreSight Trace Funnel
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
Control	0x00000000	12	rw	0x00000300	CSTF Control Register
PriControl	0x00000004	24	rw	0x00FAC688	CSTF Priority Control Register
ITATBDATA0	0x00000EEC	5	rw	0x00000000	Integration Test ATB Data 0 Register
ITATBCTR2	0x00000EF0	2	rw	0x00000000	Integration Test ATB Control 2 Register
ITATBCTR1	0x00000EF4	7	rw	0x00000000	Integration Test ATB Control 1 Register
ITATBCTR0	0x00000EF8	10	mixed	0x00000000	Integration Test ATB Control 0 Register
IMCR	0x00000F00	1	rw	0x00000000	Integration Mode Control Register
CTSR	0x00000FA0	4	rw	0x0000000F	Claim Tag Set Register
CTCR	0x00000FA4	4	rw	0x00000000	Claim Tag Clear Register
LAR	0x00000FB0	32	wo	0x00000000	Lock Access Register
LSR	0x00000FB4	3	ro	0x00000003	Lock Status Register
ASR	0x00000FB8	8	ro	0x00000000	Authentication Status Register
DEVID	0x00000FC8	8	ro	0x00000028	Device ID
DTIR	0x00000FCC	8	ro	0x00000012	Device Type Identifier Register
PERIPHID4	0x00000FD0	8	ro	0x00000004	Peripheral ID4
PERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5
PERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
PERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7
PERIPHID0	0x00000FE0	8	ro	0x00000008	Peripheral ID0
PERIPHID1	0x00000FE4	8	ro	0x000000B9	Peripheral ID1
PERIPHID2	0x00000FE8	8	ro	0x0000001B	Peripheral ID2
PERIPHID3	0x00000FEC	8	ro	0x00000000	Peripheral ID3
COMPID0	0x00000FF0	8	ro	0x0000000D	Component ID0
COMPID1	0x00000FF4	8	ro	0x00000090	Component ID1
COMPID2	0x00000FF8	8	ro	0x00000005	Component ID2
COMPID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (funnel) Control

Name Control

Relative Address	0x00000000
Absolute Address	0xF8804000
Width	12 bits
Access Type	rw
Reset Value	0x00000300
Description	CSTF Control Register

Register Control Details

Field Name	Bits	Type	Reset Value	Description
MinHoldTime	11:8	rw	0x3	The formatting scheme can easily become inefficient if fast switching occurs, so, where possible, this must be minimized. If a source has nothing to transmit, then another source is selected irrespective of the minimum number of cycles. Reset is 0x3. The CSTF holds for the minimum hold time and one additional cycle. The mFunnelum value that can be entered is 0xE and this equates to 15 cycles. 0xF is reserved.
EnableSlave7	7	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.
EnableSlave6	6	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.
EnableSlave5	5	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.
EnableSlave4	4	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.
EnableSlave3	3	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.
EnableSlave2	2	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.
EnableSlave1	1	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.
EnableSlave0	0	rw	0x0	Setting this bit enables this slave port. If the bit is not set then this has the effect of excluding the port from the priority selection scheme.

Register (funnel) PriControl

Name	PriControl
Relative Address	0x00000004
Absolute Address	0xF8804004
Width	24 bits
Access Type	rw
Reset Value	0x00FAC688
Description	CSTF Priority Control Register

Register PriControl Details

Field Name	Bits	Type	Reset Value	Description
PriPort7	23:21	rw	0x7	8th port priority value.
PriPort6	20:18	rw	0x6	7th port priority value.
PriPort5	17:15	rw	0x5	6th port priority value.
PriPort4	14:12	rw	0x4	5th port priority value.
PriPort3	11:9	rw	0x3	4th port priority value.
PriPort2	8:6	rw	0x2	3rd port priority value.
PriPort1	5:3	rw	0x1	2nd port priority value.
PriPort0	2:0	rw	0x0	1st port priority value.

Register (funnel) ITATBDATA0

Name	ITATBDATA0
Relative Address	0x00000EEC
Absolute Address	0xF8804EEC
Width	5 bits
Access Type	rw
Reset Value	0x00000000
Description	Integration Test ATB Data 0 Register

Register ITATBDATA0 Details

Field Name	Bits	Type	Reset Value	Description
ATDATA31	4	rw	0x0	Read the value of ATDATAS[31], set the value of ATDATAM[31]
ATDATA23	3	rw	0x0	Read the value of ATDATAS[23], set the value of ATDATAM[23]

Field Name	Bits	Type	Reset Value	Description
ATDATA15	2	rw	0x0	Read the value of ATDATAS[15], set the value of ATDATAM[15]
ATDATA7	1	rw	0x0	Read the value of ATDATAS[7], set the value of ATDATAM[7]
ATDATA0	0	rw	0x0	Read the value of ATDATAS[0], set the value of ATDATAM[0]

Register (funnel) ITATBCTR2

Name	ITATBCTR2
Relative Address	0x00000EF0
Absolute Address	0xF8804EF0
Width	2 bits
Access Type	rw
Reset Value	0x00000000
Description	Integration Test ATB Control 2 Register

Register ITATBCTR2 Details

Field Name	Bits	Type	Reset Value	Description
AFREADY	1	rw	0x0	Read the value of AFVALIDM. Set the value of AFVALIDS<n>, where <n> is defined by the status of the CSTF Control Register.
	0	rw	0x0	Read the value of ATREADYM. Set the value of ATREADYS<n>, where <n> is defined by the status of the CSTF Control Register.

Register (funnel) ITATBCTR1

Name	ITATBCTR1
Relative Address	0x00000EF4
Absolute Address	0xF8804EF4
Width	7 bits
Access Type	rw
Reset Value	0x00000000
Description	Integration Test ATB Control 1 Register

Register ITATBCTR1 Details

Field Name	Bits	Type	Reset Value	Description
ATID	6:0	rw	0x0	Read the value of ATIDS. Set the value of ATIDM.

Register (funnel) ITATBCTR0

Name	ITATBCTR0
Relative Address	0x00000EF8
Absolute Address	0xF8804EF8
Width	10 bits
Access Type	mixed
Reset Value	0x00000000
Description	Integration Test ATB Control 0 Register

Register ITATBCTR0 Details

Field Name	Bits	Type	Reset Value	Description
ATBYTES	9:8	rw	0x0	Read the value of ATBYTESS<n>. Set the value of ATBYTESM.
reserved	7:2	ro	0x0	Reserved
AFREADY	1	rw	0x0	Read the value of AFREADYS<n>. Set the value of AFREADYM.
ATVALID	0	rw	0x0	Read the value of ATVALIDS<n>. Set the value of ATVALIDM.

Register (funnel) IMCR

Name	IMCR
Relative Address	0x00000F00
Absolute Address	0xF8804F00
Width	1 bits
Access Type	rw
Reset Value	0x00000000
Description	Integration Mode Control Register

Register IMCR Details

Field Name	Bits	Type	Reset Value	Description
	0	rw	0x0	Enable Integration Test registers.

Register (funnel) CTSR

Name	CTSR
Relative Address	0x00000FA0
Absolute Address	0xF8804FA0
Width	4 bits
Access Type	rw
Reset Value	0x0000000F
Description	Claim Tag Set Register

Register CTSR Details

Field Name	Bits	Type	Reset Value	Description
	3:0	rw	0xF	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: 1= Claim tag is implemented, 0 = Claim tag is not implemented Write: 1= Set claim tag bit, 0= No effect

Register (funnel) CTCR

Name	CTCR
Relative Address	0x00000FA4
Absolute Address	0xF8804FA4
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	Claim Tag Clear Register

Register CTCR Details

Field Name	Bits	Type	Reset Value	Description
	3:0	rw	0x0	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: Current value of claim tag. Write: 1= Clear claim tag bit, 0= No effect

Register (funnel) LAR

Name	LAR
Relative Address	0x00000FB0
Absolute Address	0xF8804FB0
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Lock Access Register

Register LAR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	wo	0x0	Write Access Code. Write behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): After reset (via PRESETDBGn), Funnel is locked, i.e., writes to all other registers using lower 2GB addresses are ignored. To unlock, 0xC5ACCE55 must be written this register. After the required registers are written, to lock again, write a value other than 0xC5ACCE55 to this register. - PADDRDBG31=1 (upper 2GB): Funnel is unlocked when upper 2GB addresses are used to write to all the registers. However, write to this register is ignored using a upper 2GB address! Note: read from this register always returns 0, regardless of PADDRDBG31.

Register (funnel) LSR

Name	LSR
Relative Address	0x00000FB4
Absolute Address	0xF8804FB4
Width	3 bits
Access Type	ro
Reset Value	0x00000003
Description	Lock Status Register

Register LSR Details

Field Name	Bits	Type	Reset Value	Description
8BIT	2	ro	0x0	Set to 0 since Funnel implements a 32-bit lock access register
STATUS	1	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): When a lower 2GB address is used to read this register, this bit indicates whether Funnel is in locked state (1= locked, 0= unlocked). - PADDRDBG31=1 (upper 2GB): always returns 0.
IMP	0	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): always returns 1, meaning lock mechanism are implemented. - PADDRDBG31=1 (upper 2GB): always returns 0, meaning lock mechanism is NOT implemented.

Register (funnel) ASR

Name	ASR
Relative Address	0x00000FB8
Absolute Address	0xF8804FB8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Authentication Status Register

Register ASR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	Indicates functionality not implemented

Register (funnel) DEVID

Name	DEVID
Relative Address	0x00000FC8
Absolute Address	0xF8804FC8
Width	8 bits

Access Type	ro
Reset Value	0x00000028
Description	Device ID

Register DEVID Details

Field Name	Bits	Type	Reset Value	Description
StaticPrio	7:4	ro	0x2	CSTF implements a static priority scheme
NumInPorts	3:0	ro	0x8	Number of input ports

Register (funnel) DTIR

Name	DTIR
Relative Address	0x00000FCC
Absolute Address	0xF8804FCC
Width	8 bits
Access Type	ro
Reset Value	0x00000012
Description	Device Type Identifier Register

Register DTIR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x12	a trace link and specifically a funnel/router

Register (funnel) PERIPHID4

Name	PERIPHID4
Relative Address	0x00000FD0
Absolute Address	0xF8804FD0
Width	8 bits
Access Type	ro
Reset Value	0x00000004
Description	Peripheral ID4

Register PERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KB_count	7:4	ro	0x0	4KB Count, set to 0
JEP106ID	3:0	ro	0x4	JEP106 continuation code

Register (funnel) PERIPHID5

Name	PERIPHID5
Relative Address	0x00000FD4
Absolute Address	0xF8804FD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register PERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (funnel) PERIPHID6

Name	PERIPHID6
Relative Address	0x00000FD8
Absolute Address	0xF8804FD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register PERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (funnel) PERIPHID7

Name	PERIPHID7

Relative Address	0x00000FDC
Absolute Address	0xF8804FDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register PERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (funnel) PERIPHID0

Name	PERIPHID0
Relative Address	0x00000FE0
Absolute Address	0xF8804FE0
Width	8 bits
Access Type	ro
Reset Value	0x00000008
Description	Peripheral ID0

Register PERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x8	PartNumber0

Register (funnel) PERIPHID1

Name	PERIPHID1
Relative Address	0x00000FE4
Absolute Address	0xF8804FE4
Width	8 bits
Access Type	ro
Reset Value	0x000000B9
Description	Peripheral ID1

Register PERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106ID	7:4	ro	0xB	JEP106 Identity Code [3:0]
PartNumber1	3:0	ro	0x9	PartNumber1

Register (funnel) PERIPHID2

Name	PERIPHID2
Relative Address	0x00000FE8
Absolute Address	0xF8804FE8
Width	8 bits
Access Type	ro
Reset Value	0x0000001B
Description	Peripheral ID2

Register PERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
RevNum	7:4	ro	0x1	Revision number of Peripheral
JEDEC	3	ro	0x1	Indicates that a JEDEC assigned value is used
JEP106ID	2:0	ro	0x3	JEP106 Identity Code [6:4]

Register (funnel) PERIPHID3

Name	PERIPHID3
Relative Address	0x00000FEC
Absolute Address	0xF8804FEC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID3

Register PERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd, at top level
CustMod	3:0	ro	0x0	Customer Modified

Register (funnel) COMPID0

Name	COMPID0
Relative Address	0x00000FF0
Absolute Address	0xF8804FF0
Width	8 bits
Access Type	ro
Reset Value	0x0000000D
Description	Component ID0

Register COMPID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xD	Preamble

Register (funnel) COMPID1

Name	COMPID1
Relative Address	0x00000FF4
Absolute Address	0xF8804FF4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Component ID1

Register COMPID1 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x90	Preamble

Register (funnel) COMPID2

Name	COMPID2
Relative Address	0x00000FF8
Absolute Address	0xF8804FF8
Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register COMPID2 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x5	Preamble

Register (funnel) COMPID3

Name	COMPID3
Relative Address	0x00000FFC
Absolute Address	0xF8804FFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register COMPID3 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xB1	Preamble

B.14 CoreSight Intstrumentation Trace Macrocell (itm)

Module Name	CoreSight Intstrumentation Trace Macrocell (itm)
Base Address	0xF8805000 debug_itm
Description	Instrumentation Trace Macrocell
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
StimPort00	0x00000000	32	rw	0x00000000	Stimulus Port Register 0
StimPort01	0x00000004	32	rw	0x00000000	Stimulus Port Register 1
StimPort02	0x00000008	32	rw	0x00000000	Stimulus Port Register 2
StimPort03	0x0000000C	32	rw	0x00000000	Stimulus Port Register 3
StimPort04	0x00000010	32	rw	0x00000000	Stimulus Port Register 4
StimPort05	0x00000014	32	rw	0x00000000	Stimulus Port Register 5
StimPort06	0x00000018	32	rw	0x00000000	Stimulus Port Register 6

Register Name	Address	Width	Type	Reset Value	Description
StimPort07	0x0000001C	32	rw	0x00000000	Stimulus Port Register 7
StimPort08	0x00000020	32	rw	0x00000000	Stimulus Port Register 8
StimPort09	0x00000024	32	rw	0x00000000	Stimulus Port Register 9
StimPort10	0x00000028	32	rw	0x00000000	Stimulus Port Register 10
StimPort11	0x0000002C	32	rw	0x00000000	Stimulus Port Register 11
StimPort12	0x00000030	32	rw	0x00000000	Stimulus Port Register 12
StimPort13	0x00000034	32	rw	0x00000000	Stimulus Port Register 13
StimPort14	0x00000038	32	rw	0x00000000	Stimulus Port Register 14
StimPort15	0x0000003C	32	rw	0x00000000	Stimulus Port Register 15
StimPort16	0x00000040	32	rw	0x00000000	Stimulus Port Register 16
StimPort17	0x00000044	32	rw	0x00000000	Stimulus Port Register 17
StimPort18	0x00000048	32	rw	0x00000000	Stimulus Port Register 18
StimPort19	0x0000004C	32	rw	0x00000000	Stimulus Port Register 19
StimPort20	0x00000050	32	rw	0x00000000	Stimulus Port Register 20
StimPort21	0x00000054	32	rw	0x00000000	Stimulus Port Register 21
StimPort22	0x00000058	32	rw	0x00000000	Stimulus Port Register 22
StimPort23	0x0000005C	32	rw	0x00000000	Stimulus Port Register 23
StimPort24	0x00000060	32	rw	0x00000000	Stimulus Port Register 24
StimPort25	0x00000064	32	rw	0x00000000	Stimulus Port Register 25
StimPort26	0x00000068	32	rw	0x00000000	Stimulus Port Register 26
StimPort27	0x0000006C	32	rw	0x00000000	Stimulus Port Register 27
StimPort28	0x00000070	32	rw	0x00000000	Stimulus Port Register 28
StimPort29	0x00000074	32	rw	0x00000000	Stimulus Port Register 29
StimPort30	0x00000078	32	rw	0x00000000	Stimulus Port Register 30
StimPort31	0x0000007C	32	rw	0x00000000	Stimulus Port Register 31
TER	0x00000E00	32	rw	0x00000000	Trace Enable Register
TTR	0x00000E20	32	rw	0x00000000	Trace Trigger Register
CR	0x00000E80	24	mixed	0x00000004	Control Register
SCR	0x00000E90	12	rw	0x00000400	Synchronization Control Register
ITTRIGOUTACK	0x00000EE4	1	ro	0x00000000	Integration Test Trigger Out Acknowledge Register
ITTRIGOUT	0x00000EE8	1	wo	0x00000000	Integration Test Trigger Out Register
ITATBDATA0	0x00000EEC	2	wo	0x00000000	Integration Test ATB Data Register 0

Register Name	Address	Width	Type	Reset Value	Description
ITATBCTR2	0x00000EF0	1	ro	0x00000001	Integration Test ATB Control Register 2
ITATABCTR1	0x00000EF4	7	wo	0x00000000	Integration Test ATB Control Register 1
ITATBCTR0	0x00000EF8	2	wo	0x00000000	Integration Test ATB Control Register 0
IMCR	0x00000F00	1	rw	0x00000000	Integration Mode Control Register
CTSR	0x00000FA0	8	rw	0x000000FF	Claim Tag Set Register
CTCR	0x00000FA4	8	rw	0x00000000	Claim Tag Clear Register
LAR	0x00000FB0	32	wo	0x00000000	Lock Access Register
LSR	0x00000FB4	3	ro	0x00000003	Lock Status Register
ASR	0x00000FB8	8	ro	0x00000088	Authentication Status Register
DEVID	0x00000FC8	13	ro	0x00000020	Device ID
DTIR	0x00000FCC	8	ro	0x00000043	Device Type Identifier Register
PERIPHID4	0x00000FD0	8	ro	0x00000004	Peripheral ID4
PERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5
PERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
PERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7
PERIPHID0	0x00000FE0	8	ro	0x00000013	Peripheral ID0
PERIPHID1	0x00000FE4	8	ro	0x000000B9	Peripheral ID1
PERIPHID2	0x00000FE8	8	ro	0x0000002B	Peripheral ID2
PERIPHID3	0x00000FEC	8	ro	0x00000000	Peripheral ID3
COMPID0	0x00000FF0	8	ro	0x0000000D	Component ID0
COMPID1	0x00000FF4	8	ro	0x00000090	Component ID1
COMPID2	0x00000FF8	8	ro	0x00000005	Component ID2
COMPID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (itm) StimPort00

Name	StimPort00
Relative Address	0x00000000
Absolute Address	0xF8805000
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description Stimulus Port Register 0

Register StimPort00 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort01

Name	StimPort01
Relative Address	0x00000004
Absolute Address	0xF8805004
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 1

Register StimPort01 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort02

Name	StimPort02
Relative Address	0x00000008
Absolute Address	0xF8805008
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 2

Register StimPort02 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort03

Name	StimPort03
Relative Address	0x0000000C
Absolute Address	0xF880500C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 3

Register StimPort03 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort04

Name	StimPort04
Relative Address	0x00000010
Absolute Address	0xF8805010
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 4

Register StimPort04 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort05

Name	StimPort05
Relative Address	0x00000014
Absolute Address	0xF8805014
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 5

Register StimPort05 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort06

Name	StimPort06
Relative Address	0x00000018
Absolute Address	0xF8805018
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 6

Register StimPort06 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort07

Name	StimPort07
Relative Address	0x0000001C
Absolute Address	0xF880501C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 7

Register StimPort07 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort08

Name	StimPort08
Relative Address	0x00000020
Absolute Address	0xF8805020
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 8

Register StimPort08 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort09

Name	StimPort09
Relative Address	0x00000024
Absolute Address	0xF8805024
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 9

Register StimPort09 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort10

Name	StimPort10
Relative Address	0x00000028
Absolute Address	0xF8805028
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 10

Register StimPort10 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort11

Name	StimPort11
Relative Address	0x0000002C
Absolute Address	0xF880502C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 11

Register StimPort11 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort12

Name	StimPort12
Relative Address	0x00000030
Absolute Address	0xF8805030
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 12

Register StimPort12 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort13

Name	StimPort13
Relative Address	0x00000034
Absolute Address	0xF8805034
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 13

Register StimPort13 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort14

Name	StimPort14
Relative Address	0x00000038
Absolute Address	0xF8805038
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 14

Register StimPort14 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort15

Name	StimPort15
Relative Address	0x0000003C
Absolute Address	0xF880503C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 15

Register StimPort15 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort16

Name	StimPort16
Relative Address	0x00000040
Absolute Address	0xF8805040
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 16

Register StimPort16 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort17

Name	StimPort17
Relative Address	0x00000044
Absolute Address	0xF8805044
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 17

Register StimPort17 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort18

Name	StimPort18
Relative Address	0x00000048
Absolute Address	0xF8805048
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 18

Register StimPort18 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort19

Name	StimPort19
Relative Address	0x0000004C
Absolute Address	0xF880504C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 19

Register StimPort19 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort20

Name	StimPort20
Relative Address	0x00000050
Absolute Address	0xF8805050
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 20

Register StimPort20 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort21

Name	StimPort21
Relative Address	0x00000054
Absolute Address	0xF8805054
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 21

Register StimPort21 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort22

Name	StimPort22
Relative Address	0x00000058
Absolute Address	0xF8805058
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 22

Register StimPort22 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort23

Name	StimPort23
Relative Address	0x0000005C
Absolute Address	0xF880505C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 23

Register StimPort23 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort24

Name	StimPort24
Relative Address	0x00000060
Absolute Address	0xF8805060
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 24

Register StimPort24 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort25

Name	StimPort25
Relative Address	0x00000064
Absolute Address	0xF8805064
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 25

Register StimPort25 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort26

Name	StimPort26
Relative Address	0x00000068
Absolute Address	0xF8805068
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 26

Register StimPort26 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort27

Name	StimPort27
Relative Address	0x0000006C
Absolute Address	0xF880506C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 27

Register StimPort27 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort28

Name	StimPort28
Relative Address	0x00000070
Absolute Address	0xF8805070
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 28

Register StimPort28 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort29

Name	StimPort29
Relative Address	0x00000074
Absolute Address	0xF8805074
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 29

Register StimPort29 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort30

Name	StimPort30
Relative Address	0x00000078
Absolute Address	0xF8805078
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 30

Register StimPort30 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) StimPort31

Name	StimPort31
Relative Address	0x0000007C
Absolute Address	0xF880507C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Stimulus Port Register 31

Register StimPort31 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Each of the 32 stimulus ports is represented by a virtual address, creating 32 stimulus registers. A write to one of these locations causes data to be written into the FIFO if the corresponding bit in the Trace Enable Register is set and ITM is enabled. Reading from any of the stimulus ports returns the FIFO status (notFull(1) / Full(0)) only if the ITM is enabled. This enables more efficient core register allocation because the stimulus address has already been generated. The ITM transmits SWIT packets using leading zero compression. Packets can be 8, 16, or 32 bits. The bank of 32 registers is split into a low-16 (0 to 15) and a high-16 (16 to 31). Writes to the high-16 are discarded by the ITM whenever secure non-invasive trace is disabled, regardless of how the Trace Enable Register bits [31:16] are set. Both the high-16 and low-16 are be disabled when non-invasive trace is disabled. When an input is disabled it must not alter the interface response and must always return an OK without stalling.

Register (itm) TER

Name	TER
Relative Address	0x00000E00
Absolute Address	0xF8805E00
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Trace Enable Register

Register TER Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Bit mask to enable tracing on ITM stimulus ports.

Register (itm) TTR

Name	TTR
Relative Address	0x00000E20
Absolute Address	0xF8805E20

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Trace Trigger Register

Register TTR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Bit mask to enable trigger generation, TRIGOUT, on selected writes to the Stimulus Registers.

Register (itm) CR

Name	CR
Relative Address	0x00000E80
Absolute Address	0xF8805E80
Width	24 bits
Access Type	mixed
Reset Value	0x00000004
Description	Control Register

Register CR Details

Field Name	Bits	Type	Reset Value	Description
ITMBusy	23	rw	0x0	ITM is transmitting trace and FIFO is not empty
TraceID	22:16	rw	0x0	ATIDM[6:0] value
reserved	15:10	ro	0x0	Reserved
TSPrescale	9:8	rw	0x0	Timestamp Prescaler Enumerated Value List: DIVBY1=0. DIVBY4=1. DIVBY16=2. DIVBY64=3.
reserved	7:4	ro	0x0	Reserved
DWTEn	3	ro	0x0	Enable DWT input port
SYNCEn	2	ro	0x1	Enable sync packets
TSSEn	1	rw	0x0	Enable timestamps, delta
ITMEn	0	rw	0x0	Enable ITM Stimulus, also acts as a global enable

Register (itm) SCR

Name	SCR
Relative Address	0x00000E90
Absolute Address	0xF8805E90
Width	12 bits
Access Type	rw
Reset Value	0x00000400
Description	Synchronization Control Register

Register SCR Details

Field Name	Bits	Type	Reset Value	Description
SyncCount	11:0	rw	0x400	Counter value for time between synchronization markers

Register (itm) ITTRIGOUTACK

Name	ITTRIGOUTACK
Relative Address	0x00000EE4
Absolute Address	0xF8805EE4
Width	1 bits
Access Type	ro
Reset Value	0x00000000
Description	Integration Test Trigger Out Acknowledge Register

Register ITTRIGOUTACK Details

Field Name	Bits	Type	Reset Value	Description
ITTRIGOUTACK	0	ro	0x0	Read the value of TRIGOUTACK

Register (itm) ITTRIGOUT

Name	ITTRIGOUT
Relative Address	0x00000EE8
Absolute Address	0xF8805EE8
Width	1 bits
Access Type	wo
Reset Value	0x00000000

Description Integration Test Trigger Out Register

Register ITTRIGOUT Details

Field Name	Bits	Type	Reset Value	Description
ITTRIGOUT	0	wo	0x0	Set the value of TRIGOUT

Register (itm) ITATBDATA0

Name ITATBDATA0

Relative Address 0x00000EEC

Absolute Address 0xF8805EEC

Width 2 bits

Access Type wo

Reset Value 0x00000000

Description Integration Test ATB Data Register 0

Register ITATBDATA0 Details

Field Name	Bits	Type	Reset Value	Description
ITATDATAM7	1	wo	0x0	Set the value of ATDATAM[7]
ITATDATAM0	0	wo	0x0	Set the value of ATDATAM[0]

Register (itm) ITATBCTR2

Name ITATBCTR2

Relative Address 0x00000EF0

Absolute Address 0xF8805EF0

Width 1 bits

Access Type ro

Reset Value 0x00000001

Description Integration Test ATB Control Register 2

Register ITATBCTR2 Details

Field Name	Bits	Type	Reset Value	Description
ITATREADYM	0	ro	0x1	Read the value of ATREADYM

Register (itm) ITATABCTR1

Name	ITATABCTR1
Relative Address	0x00000EF4
Absolute Address	0xF8805EF4
Width	7 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test ATB Control Register 1

Register ITATABCTR1 Details

Field Name	Bits	Type	Reset Value	Description
ITATIDM	6:0	wo	0x0	Set the value of ATIDM[6:0]

Register (itm) ITATBCTR0

Name	ITATBCTR0
Relative Address	0x00000EF8
Absolute Address	0xF8805EF8
Width	2 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test ATB Control Register 0

Register ITATBCTR0 Details

Field Name	Bits	Type	Reset Value	Description
ITAFREADYM	1	wo	0x0	Set the value of AFREADYM
ITATVALIDM	0	wo	0x0	Set the value of ATVALIDM

Register (itm) IMCR

Name	IMCR
Relative Address	0x00000F00
Absolute Address	0xF8805F00
Width	1 bits
Access Type	rw
Reset Value	0x00000000

Description Integration Mode Control Register

Register IMCR Details

Field Name	Bits	Type	Reset Value	Description
	0	rw	0x0	Enable Integration Test registers.

Register (itm) CTSR

Name CTSR

Relative Address 0x00000FA0

Absolute Address 0xF8805FA0

Width 8 bits

Access Type rw

Reset Value 0x000000FF

Description Claim Tag Set Register

Register CTSR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	rw	0xFF	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: 1= Claim tag is implemented, 0 = Claim tag is not implemented Write: 1= Set claim tag bit, 0= No effect

Register (itm) CTCR

Name CTCR

Relative Address 0x00000FA4

Absolute Address 0xF8805FA4

Width 8 bits

Access Type rw

Reset Value 0x00000000

Description Claim Tag Clear Register

Register CTCR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	rw	0x0	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: Current value of claim tag. Write: 1= Clear claim tag bit, 0= No effect

Register (itm) LAR

Name	LAR
Relative Address	0x00000FB0
Absolute Address	0xF8805FB0
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Lock Access Register

Register LAR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	wo	0x0	Write Access Code. Write behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): After reset (via PRESETDBGn), ITM is locked, i.e., writes to all other registers using lower 2GB addresses are ignored. To unlock, 0xC5ACCE55 must be written this register. After the required registers are written, to lock again, write a value other than 0xC5ACCE55 to this register. - PADDRDBG31=1 (upper 2GB): ITM is unlocked when upper 2GB addresses are used to write to all the registers. However, write to this register is ignored using a upper 2GB address! Note: read from this register always returns 0, regardless of PADDRDBG31.

Register (itm) LSR

Name	LSR
Relative Address	0x00000FB4

Absolute Address	0xF8805FB4
Width	3 bits
Access Type	ro
Reset Value	0x00000003
Description	Lock Status Register

Register LSR Details

Field Name	Bits	Type	Reset Value	Description
8BIT	2	ro	0x0	Set to 0 since ITM implements a 32-bit lock access register
STATUS	1	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): When a lower 2GB address is used to read this register, this bit indicates whether ITM is in locked state (1= locked, 0= unlocked). - PADDRDBG31=1 (upper 2GB): always returns 0.
IMP	0	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): always returns 1, meaning lock mechanism are implemented. - PADDRDBG31=1 (upper 2GB): always returns 0, meaning lock mechanism is NOT implemented.

Register (itm) ASR

Name	ASR
Relative Address	0x00000FB8
Absolute Address	0xF8805FB8
Width	8 bits
Access Type	ro
Reset Value	0x00000088
Description	Authentication Status Register

Register ASR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x88	Value is 0b1S001N00 where S is secure non-invasive debug state and N is non-secure, non-invasive debug.

Register (itm) DEVID

Name	DEVID
Relative Address	0x00000FC8
Absolute Address	0xF8805FC8
Width	13 bits
Access Type	ro
Reset Value	0x00000020
Description	Device ID

Register DEVID Details

Field Name	Bits	Type	Reset Value	Description
NumStimRegs	12:0	ro	0x20	Number of stimulus registers

Register (itm) DTIR

Name	DTIR
Relative Address	0x00000FCC
Absolute Address	0xF8805FCC
Width	8 bits
Access Type	ro
Reset Value	0x00000043
Description	Device Type Identifier Register

Register DTIR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x43	Indicates a Trace Source and the stimulus is devifed from bus activity

Register (itm) PERIPHID4

Name	PERIPHID4
Relative Address	0x00000FD0
Absolute Address	0xF8805FD0
Width	8 bits
Access Type	ro
Reset Value	0x00000004

Description	Peripheral ID4

Register PERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KB_count	7:4	ro	0x0	4KB Count, set to 0
JEP106ID	3:0	ro	0x4	JEP106 continuation code

Register (itm) PERIPHID5

Name	PERIPHID5
Relative Address	0x00000FD4
Absolute Address	0xF8805FD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register PERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (itm) PERIPHID6

Name	PERIPHID6
Relative Address	0x00000FD8
Absolute Address	0xF8805FD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register PERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (itm) PERIPHID7

Name	PERIPHID7
Relative Address	0x00000FDC
Absolute Address	0xF8805FDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register PERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (itm) PERIPHID0

Name	PERIPHID0
Relative Address	0x00000FE0
Absolute Address	0xF8805FE0
Width	8 bits
Access Type	ro
Reset Value	0x00000013
Description	Peripheral ID0

Register PERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x13	PartNumber0

Register (itm) PERIPHID1

Name	PERIPHID1
Relative Address	0x00000FE4
Absolute Address	0xF8805FE4
Width	8 bits
Access Type	ro
Reset Value	0x000000B9
Description	Peripheral ID1

Register PERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106ID	7:4	ro	0xB	JEP106 Identity Code [3:0]
PartNumber1	3:0	ro	0x9	PartNumber1

Register (itm) PERIPHID2

Name	PERIPHID2
Relative Address	0x00000FE8
Absolute Address	0xF8805FE8
Width	8 bits
Access Type	ro
Reset Value	0x0000002B
Description	Peripheral ID2

Register PERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
RevNum	7:4	ro	0x2	Revision number of Peripheral
JEDEC	3	ro	0x1	Indicates that a JEDEC assigned value is used
JEP106ID	2:0	ro	0x3	JEP106 Identity Code [6:4]

Register (itm) PERIPHID3

Name	PERIPHID3
Relative Address	0x00000FEC
Absolute Address	0xF8805FEC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID3

Register PERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd, at top level
CustMod	3:0	ro	0x0	Customer Modified

Register (itm) COMPID0

Name	COMPID0
Relative Address	0x00000FF0
Absolute Address	0xF8805FF0
Width	8 bits
Access Type	ro
Reset Value	0x0000000D
Description	Component ID0

Register COMPID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xD	Preamble

Register (itm) COMPID1

Name	COMPID1
Relative Address	0x00000FF4
Absolute Address	0xF8805FF4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Component ID1

Register COMPID1 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x90	Preamble

Register (itm) COMPID2

Name	COMPID2
Relative Address	0x00000FF8
Absolute Address	0xF8805FF8
Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register COMPID2 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x5	Preamble

Register (itm) COMPID3

Name	COMPID3
Relative Address	0x00000FFC
Absolute Address	0xF8805FFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register COMPID3 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xB1	Preamble

B.15 CoreSight Trace Packet Output (tpiu)

Module Name	CoreSight Trace Packet Output (tpiu)
Base Address	0xF8803000 debug_tpiu
Description	Trace Port Interface Unit
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
SuppSize	0x00000000	32	rw	0xFFFFFFFF	Supported Port Size Register
CurrentSize	0x00000004	32	rw	0x00000001	Current Port Size Register
SuppTrigMode	0x00000100	18	ro	0x0000011F	Supported Trigger Modes Register
TrigCount	0x00000104	8	rw	0x00000000	Trigger Counter Register
TrigMult	0x00000108	5	rw	0x00000000	Trigger Multiplier Register
SuppTest	0x00000200	18	ro	0x0003000F	Supported Test Patterns/Modes Register

Register Name	Address	Width	Type	Reset Value	Description
CurrentTest	0x00000204	18	mixed	0x00000000	Current Test Patterns/Modes Register
TestRepeatCount	0x00000208	8	rw	0x00000000	TPIU Test Pattern Repeat Counter Register
FFSR	0x00000300	3	ro	0x00000006	Formatter and Flush Status Register
FFCR	0x00000304	14	mixed	0x00000000	Formatter and Flush Control Register
FormatSyncCount	0x00000308	12	rw	0x00000040	Formatter Synchronization Counter Register
EXTCTLIn	0x00000400	8	ro	0x00000000	EXTCTL In Port
EXTCTLOut	0x00000404	8	rw	0x00000000	EXTCTL Out Port
ITTRFLINACK	0x00000EE4	2	wo	0x00000000	Integration Test Trigger In and Flush In Acknowledge Register
ITTRFLIN	0x00000EE8	2	ro	x	Integration Test Trigger In and Flush In Register
ITATBDATA0	0x00000EEC	5	ro	x	Integration Test ATB Data Register 0
ITATBCTR2	0x00000EF0	2	wo	0x00000000	Integration Test ATB Control Register 2
ITATBCTR1	0x00000EF4	7	ro	x	Integration Test ATB Control Register 1
ITATBCTR0	0x00000EF8	10	ro	x	Integration Test ATB Control Register 0
IMCR	0x00000F00	1	rw	0x00000000	Integration Mode Control Register
CTSR	0x00000FA0	4	rw	0x0000000F	Claim Tag Set Register
CTCR	0x00000FA4	4	rw	0x00000000	Claim Tag Clear Register
LAR	0x00000FB0	32	wo	0x00000000	Lock Access Register
LSR	0x00000FB4	3	ro	0x00000003	Lock Status Register
ASR	0x00000FB8	8	ro	0x00000000	Authentication Status Register
DEVID	0x00000FC8	12	ro	0x000000A0	Device ID
DTIR	0x00000FCC	8	ro	0x00000011	Device Type Identifier Register
PERIPHID4	0x00000FD0	8	ro	0x00000004	Peripheral ID4
PERIPHID5	0x00000FD4	8	ro	0x00000000	Peripheral ID5
PERIPHID6	0x00000FD8	8	ro	0x00000000	Peripheral ID6
PERIPHID7	0x00000FDC	8	ro	0x00000000	Peripheral ID7
PERIPHID0	0x00000FE0	8	ro	0x00000012	Peripheral ID0
PERIPHID1	0x00000FE4	8	ro	0x000000B9	Peripheral ID1

Register Name	Address	Width	Type	Reset Value	Description
PERIPHID2	0x00000FE8	8	ro	0x0000004B	Peripheral ID2
PERIPHID3	0x00000FEC	8	ro	0x00000000	Peripheral ID3
COMPID0	0x00000FF0	8	ro	0x0000000D	Component ID0
COMPID1	0x00000FF4	8	ro	0x00000090	Component ID1
COMPID2	0x00000FF8	8	ro	0x00000005	Component ID2
COMPID3	0x00000FFC	8	ro	0x000000B1	Component ID3

Register (tpiu) SuppSize

Name	SuppSize
Relative Address	0x00000000
Absolute Address	0xF8803000
Width	32 bits
Access Type	rw
Reset Value	0xFFFFFFFF
Description	Supported Port Size Register

Register SuppSize Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0xFFFFFFFF	Each bit location represents a single port size that is supported on the device, that is, 32-1 in bit locations [31:0].

Register (tpiu) CurrentSize

Name	CurrentSize
Relative Address	0x00000004
Absolute Address	0xF8803004
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	Current Port Size Register

Register CurrentSize Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x1	The Current Port Size Register has the same format as the Supported Port Sizes register but only one bit is set, and all others must be zero. Writing values with more than one bit set or setting a bit that is not indicated as supported is not supported and causes unpredictable behavior.

Register (tpiu) SuppTrigMode

Name	SuppTrigMode
Relative Address	0x00000100
Absolute Address	0xF8803100
Width	18 bits
Access Type	ro
Reset Value	0x0000011F
Description	Supported Trigger Modes Register

Register SuppTrigMode Details

Field Name	Bits	Type	Reset Value	Description
TrgRun	17	ro	0x0	Trigger Counter running. A trigger has occurred but the counter is not at zero.
Triggered	16	ro	0x0	A trigger has occurred and the counter has reached zero.
reserved	15:9	ro	0x0	Reserved
TCount8	8	ro	0x1	8-bit wide counter register implemented.
reserved	7:5	ro	0x0	Reserved
Mult64k	4	ro	0x1	Multiply the Trigger Counter by 65536 supported.
Mult256	3	ro	0x1	Multiply the Trigger Counter by 256 supported.
Mult16	2	ro	0x1	Multiply the Trigger Counter by 16 supported.
Mult4	1	ro	0x1	Multiply the Trigger Counter by 4 supported.
Mult2	0	ro	0x1	Multiply the Trigger Counter by 2 supported.

Register (tpiu) TrigCount

Name	TrigCount
Relative Address	0x00000104

Absolute Address	0xF8803104
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	Trigger Counter Register

Register TrigCount Details

Field Name	Bits	Type	Reset Value	Description
TrigCount	7:0	rw	0x0	8-bit counter value for the number of words to be output from the formatter before a trigger is inserted.

Register (tpiu) TrigMult

Name	TrigMult
Relative Address	0x00000108
Absolute Address	0xF8803108
Width	5 bits
Access Type	rw
Reset Value	0x00000000
Description	Trigger Multiplier Register

Register TrigMult Details

Field Name	Bits	Type	Reset Value	Description
Mult64k	4	rw	0x0	Multiply the Trigger Counter by 65536.
Mult256	3	rw	0x0	Multiply the Trigger Counter by 256.
Mult16	2	rw	0x0	Multiply the Trigger Counter by 16.
Mult4	1	rw	0x0	Multiply the Trigger Counter by 4.
Mult2	0	rw	0x0	Multiply the Trigger Counter by 2.

Register (tpiu) SuppTest

Name	SuppTest
Relative Address	0x00000200
Absolute Address	0xF8803200
Width	18 bits
Access Type	ro

Reset Value	0x0003000F
Description	Supported Test Patterns/Modes Register

Register SuppTest Details

Field Name	Bits	Type	Reset Value	Description
PContEn	17	ro	0x1	Continuous mode.
PTimeEn	16	ro	0x1	Timed mode.
reserved	15:4	ro	0x0	Reserved
PatF0	3	ro	0x1	FF/00 Pattern
PatA5	2	ro	0x1	AA/55 Pattern
PatW0	1	ro	0x1	Walking 0s Pattern
PatW1	0	ro	0x1	Walking 1s Pattern

Register (tpiu) CurrentTest

Name	CurrentTest
Relative Address	0x00000204
Absolute Address	0xF8803204
Width	18 bits
Access Type	mixed
Reset Value	0x00000000
Description	Current Test Patterns/Modes Register

Register CurrentTest Details

Field Name	Bits	Type	Reset Value	Description
PContEn	17	rw	0x0	Continuous mode.
PTimeEn	16	rw	0x0	Timed mode.
reserved	15:4	ro	0x0	Reserved
PatF0	3	rw	0x0	FF/00 Pattern
PatA5	2	rw	0x0	AA/55 Pattern
PatW0	1	rw	0x0	Walking 0s Pattern
PatW1	0	rw	0x0	Walking 1s Pattern

Register (tpiu) TestRepeatCount

Name	TestRepeatCount

Relative Address	0x00000208
Absolute Address	0xF8803208
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	TPIU Test Pattern Repeat Counter Register

Register TestRepeatCount Details

Field Name	Bits	Type	Reset Value	Description
PattCount	7:0	rw	0x0	8-bit counter value to indicate the number of TRACECLKIN cycles that a pattern runs for before switching to the next pattern.

Register (tpiu) FFSR

Name	FFSR
Relative Address	0x00000300
Absolute Address	0xF8803300
Width	3 bits
Access Type	ro
Reset Value	0x00000006
Description	Formatter and Flush Status Register

Register FFSR Details

Field Name	Bits	Type	Reset Value	Description
TCPresent	2	ro	0x1	If this bit is set then TRACECTL is present.
FtStopped	1	ro	0x1	Formatter stopped. The formatter has received a stop request signal and all trace data and post-amble has been output. Any more trace data on the ATB interface is ignored and ATREADYS goes HIGH.
FlInProg	0	ro	0x0	Flush In Progress. This is an indication of the current state of AFVALIDS.

Register (tpiu) FFCR

Name	FFCR
Relative Address	0x00000304
Absolute Address	0xF8803304

Width	14 bits
Access Type	mixed
Reset Value	0x00000000
Description	Formatter and Flush Control Register

Register FFCR Details

Field Name	Bits	Type	Reset Value	Description
StopTrig	13	rw	0x0	Stop the formatter after a Trigger Event is observed.
StopFl	12	rw	0x0	Stop the formatter after a flush completes (return of AFREADYS). This forces the FIFO to drain off any part-completed packets.
reserved	11	ro	0x0	Reserved
TrigFl	10	rw	0x0	Indicates a trigger on Flush completion on AFREADYS being returned.
TrigEvt	9	rw	0x0	Indicates a trigger on a Trigger Event.
TrigIn	8	rw	0x0	Indicates a trigger on TRIGIN being asserted.
reserved	7	ro	0x0	Reserved
FOnMan	6	rw	0x0	Manually generate a flush of the system. Setting this bit causes a flush to be generated. This is cleared when this flush has been serviced.
FOnTrig	5	rw	0x0	Generate a flush using Trigger event. Set this bit to cause a flush of data in the system when a Trigger Event occurs.
FOnFlIn	4	rw	0x0	Generate flush using the FLUSHIN interface. Set this bit to enable use of the FLUSHIN connection.
reserved	3:2	ro	0x0	Reserved
EnFCont	1	rw	0x0	Continuous Formatting, no TRACECTL. Embed in trigger packets and indicate null cycles using Sync packets. Can only be changed when FtStopped is HIGH.
EnFTC	0	rw	0x0	Enable Formatting. Do not embed Triggers into the formatted stream. Trace disable cycles and triggers are indicated by TRACECTL, where fitted. Can only be changed when FtStopped is HIGH.

Register (tpiu) FormatSyncCount

Name	FormatSyncCount
Relative Address	0x00000308
Absolute Address	0xF8803308

Width	12 bits
Access Type	rw
Reset Value	0x00000040
Description	Formatter Synchronization Counter Register

Register FormatSyncCount Details

Field Name	Bits	Type	Reset Value	Description
CycCount	11:0	rw	0x40	12-bit counter value to indicate the number of complete frames between full synchronization packets.

Register (tpiu) EXTCTLIn

Name	EXTCTLIn
Relative Address	0x00000400
Absolute Address	0xF8803400
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	EXTCTL In Port

Register EXTCTLIn Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	Tied to 0

Register (tpiu) EXTCTLOut

Name	EXTCTLOut
Relative Address	0x00000404
Absolute Address	0xF8803404
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	EXTCTL Out Port

Register EXTCTLOut Details

Field Name	Bits	Type	Reset Value	Description
	7:0	rw	0x0	Output not connected

Register (tpiu) ITTRFLINACK

Name	ITTRFLINACK
Relative Address	0x00000EE4
Absolute Address	0xF8803EE4
Width	2 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test Trigger In and Flush In Acknowledge Register

Register ITTRFLINACK Details

Field Name	Bits	Type	Reset Value	Description
FLUSHINACK	1	wo	0x0	Set the value of FLUSHINACK
TRIGINACK	0	wo	0x0	Set the value of TRIGINACK

Register (tpiu) ITTRFLIN

Name	ITTRFLIN
Relative Address	0x00000EE8
Absolute Address	0xF8803EE8
Width	2 bits
Access Type	ro
Reset Value	x
Description	Integration Test Trigger In and Flush In Register

Register ITTRFLIN Details

Field Name	Bits	Type	Reset Value	Description
FLUSHIN	1	ro	x	Read the value of FLUSHIN
TRIGIN	0	ro	x	Read the value of TRIGIN

Register (tpiu) ITATBDATA0

Name	ITATBDATA0
Relative Address	0x00000EEC
Absolute Address	0xF8803EEC
Width	5 bits
Access Type	ro

Reset Value	x
Description	Integration Test ATB Data Register 0

Register ITATBDATA0 Details

Field Name	Bits	Type	Reset Value	Description
ATDATA31	4	ro	x	Read the value of ATDATAS[31]
ATDATA23	3	ro	x	Read the value of ATDATAS[23]
ATDATA15	2	ro	x	Read the value of ATDATAS[15]
ATDATA7	1	ro	x	Read the value of ATDATAS[7]
ATDATA0	0	ro	x	Read the value of ATDATAS[0]

Register (tpiu) ITATBCTR2

Name	ITATBCTR2
Relative Address	0x00000EF0
Absolute Address	0xF8803EF0
Width	2 bits
Access Type	wo
Reset Value	0x00000000
Description	Integration Test ATB Control Register 2

Register ITATBCTR2 Details

Field Name	Bits	Type	Reset Value	Description
AFVALID	1	wo	0x0	Set the value of AFVALIDS
ATREADY	0	wo	0x0	Set the value of ATREADYS

Register (tpiu) ITATBCTR1

Name	ITATBCTR1
Relative Address	0x00000EF4
Absolute Address	0xF8803EF4
Width	7 bits
Access Type	ro
Reset Value	x
Description	Integration Test ATB Control Register 1

Register ITATBCTR1 Details

Field Name	Bits	Type	Reset Value	Description
ATID	6:0	ro	x	Read the value of ATIDS

Register (tpiu) ITATBCTR0

Name	ITATBCTR0
Relative Address	0x00000EF8
Absolute Address	0xF8803EF8
Width	10 bits
Access Type	ro
Reset Value	x
Description	Integration Test ATB Control Register 0

Register ITATBCTR0 Details

Field Name	Bits	Type	Reset Value	Description
ATBYTES	9:8	ro	x	Read the value of ATBYTESS
reserved	7:2	ro	x	Reserved
AFREADY	1	ro	x	Read the value of AFREADYS
ATVALID	0	ro	x	Read the value of ATVALIDS

Register (tpiu) IMCR

Name	IMCR
Relative Address	0x00000F00
Absolute Address	0xF8803F00
Width	1 bits
Access Type	rw
Reset Value	0x00000000
Description	Integration Mode Control Register

Register IMCR Details

Field Name	Bits	Type	Reset Value	Description
	0	rw	0x0	Enable Integration Test registers

Register (tpiu) CTSR

Name	CTSR
Relative Address	0x00000FA0
Absolute Address	0xF8803FA0
Width	4 bits
Access Type	rw
Reset Value	0x0000000F
Description	Claim Tag Set Register

Register CTSR Details

Field Name	Bits	Type	Reset Value	Description
	3:0	rw	0xF	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: 1= Claim tag is implemented, 0 = Claim tag is not implemented Write: 1= Set claim tag bit, 0= No effect

Register (tpiu) CTCR

Name	CTCR
Relative Address	0x00000FA4
Absolute Address	0xF8803FA4
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	Claim Tag Clear Register

Register CTCR Details

Field Name	Bits	Type	Reset Value	Description
	3:0	rw	0x0	The claim tag register is used for any interrogating tools to determine if the device is being programmed or has been programmed. Read: Current value of claim tag. Write: 1= Clear claim tag bit, 0= No effect

Register (tpiu) LAR

Name	LAR
Relative Address	0x00000FB0
Absolute Address	0xF8803FB0
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Lock Access Register

Register LAR Details

Field Name	Bits	Type	Reset Value	Description
	31:0	wo	0x0	Write Access Code. Write behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): After reset (via PRESETDBGn), TPIU is locked, i.e., writes to all other registers using lower 2GB addresses are ignored. To unlock, 0xC5ACCE55 must be written this register. After the required registers are written, to lock again, write a value other than 0xC5ACCE55 to this register. - PADDRDBG31=1 (upper 2GB): TPIU is unlocked when upper 2GB addresses are used to write to all the registers. However, write to this register is ignored using a upper 2GB address! Note: read from this register always returns 0, regardless of PADDRDBG31.

Register (tpiu) LSR

Name	LSR
Relative Address	0x00000FB4
Absolute Address	0xF8803FB4
Width	3 bits
Access Type	ro
Reset Value	0x00000003
Description	Lock Status Register

Register LSR Details

Field Name	Bits	Type	Reset Value	Description
8BIT	2	ro	0x0	Set to 0 since TPIU implements a 32-bit lock access register
STATUS	1	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): When a lower 2GB address is used to read this register, this bit indicates whether TPIU is in locked state (1= locked, 0= unlocked). - PADDRDBG31=1 (upper 2GB): always returns 0.
IMP	0	ro	0x1	Read behavior depends on PADDRDBG31 pin: - PADDRDBG31=0 (lower 2GB): always returns 1, meaning lock mechanism are implemented. - PADDRDBG31=1 (upper 2GB): always returns 0, meaning lock mechanism is NOT implemented.

Register (tpiu) ASR

Name	ASR
Relative Address	0x00000FB8
Absolute Address	0xF8803FB8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Authentication Status Register

Register ASR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	Indicates functionality not implemented

Register (tpiu) DEVID

Name	DEVID
Relative Address	0x00000FC8
Absolute Address	0xF8803FC8
Width	12 bits

Access Type	ro
Reset Value	0x000000A0
Description	Device ID

Register DEVID Details

Field Name	Bits	Type	Reset Value	Description
UartNRZ	11	ro	0x0	UART/NRZ not supported
Manchester	10	ro	0x0	Manchester not support
ClockData	9	ro	0x0	Trace clock + data is supported
FifoSize	8:6	ro	0x2	FIFO size is 4
AsyncClock	5	ro	0x1	ATCLK and TRACECLKIN is asynchronous
InputMux	4:0	ro	0x0	No input multiplexing

Register (tpiu) DTIR

Name	DTIR
Relative Address	0x00000FCC
Absolute Address	0xF8803FCC
Width	8 bits
Access Type	ro
Reset Value	0x00000011
Description	Device Type Identifier Register

Register DTIR Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x11	A trace sink and specifically a TPIU

Register (tpiu) PERIPHID4

Name	PERIPHID4
Relative Address	0x00000FD0
Absolute Address	0xF8803FD0
Width	8 bits
Access Type	ro
Reset Value	0x00000004
Description	Peripheral ID4

Register PERIPHID4 Details

Field Name	Bits	Type	Reset Value	Description
4KB_count	7:4	ro	0x0	4KB Count, set to 0
JEP106ID	3:0	ro	0x4	JEP106 continuation code

Register (tpiu) PERIPHID5

Name	PERIPHID5
Relative Address	0x00000FD4
Absolute Address	0xF8803FD4
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID5

Register PERIPHID5 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (tpiu) PERIPHID6

Name	PERIPHID6
Relative Address	0x00000FD8
Absolute Address	0xF8803FD8
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID6

Register PERIPHID6 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (tpiu) PERIPHID7

Name	PERIPHID7

Relative Address	0x00000FDC
Absolute Address	0xF8803FDC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID7

Register PERIPHID7 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x0	reserved

Register (tpiu) PERIPHID0

Name	PERIPHID0
Relative Address	0x00000FE0
Absolute Address	0xF8803FE0
Width	8 bits
Access Type	ro
Reset Value	0x00000012
Description	Peripheral ID0

Register PERIPHID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x12	PartNumber0

Register (tpiu) PERIPHID1

Name	PERIPHID1
Relative Address	0x00000FE4
Absolute Address	0xF8803FE4
Width	8 bits
Access Type	ro
Reset Value	0x000000B9
Description	Peripheral ID1

Register PERIPHID1 Details

Field Name	Bits	Type	Reset Value	Description
JEP106ID	7:4	ro	0xB	JEP106 Identity Code [3:0]
PartNumber1	3:0	ro	0x9	PartNumber1

Register (tpiu) PERIPHID2

Name	PERIPHID2
Relative Address	0x00000FE8
Absolute Address	0xF8803FE8
Width	8 bits
Access Type	ro
Reset Value	0x0000004B
Description	Peripheral ID2

Register PERIPHID2 Details

Field Name	Bits	Type	Reset Value	Description
RevNum	7:4	ro	0x4	Revision number of Peripheral
JEDEC	3	ro	0x1	Indicates that a JEDEC assigned value is used
JEP106ID	2:0	ro	0x3	JEP106 Identity Code [6:4]

Register (tpiu) PERIPHID3

Name	PERIPHID3
Relative Address	0x00000FEC
Absolute Address	0xF8803FEC
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Peripheral ID3

Register PERIPHID3 Details

Field Name	Bits	Type	Reset Value	Description
RevAnd	7:4	ro	0x0	RevAnd, at top level
CustMod	3:0	ro	0x0	Customer Modified

Register (tpiu) COMPID0

Name	COMPID0
Relative Address	0x00000FF0
Absolute Address	0xF8803FF0
Width	8 bits
Access Type	ro
Reset Value	0x0000000D
Description	Component ID0

Register COMPID0 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xD	Preamble

Register (tpiu) COMPID1

Name	COMPID1
Relative Address	0x00000FF4
Absolute Address	0xF8803FF4
Width	8 bits
Access Type	ro
Reset Value	0x00000090
Description	Component ID1

Register COMPID1 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x90	Preamble

Register (tpiu) COMPID2

Name	COMPID2
Relative Address	0x00000FF8
Absolute Address	0xF8803FF8
Width	8 bits
Access Type	ro
Reset Value	0x00000005
Description	Component ID2

Register COMPID2 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0x5	Preamble

Register (tpiu) COMPID3

Name	COMPID3
Relative Address	0x00000FFC
Absolute Address	0xF8803FFC
Width	8 bits
Access Type	ro
Reset Value	0x000000B1
Description	Component ID3

Register COMPID3 Details

Field Name	Bits	Type	Reset Value	Description
	7:0	ro	0xB1	Preamble

B.16 Device Configuration Interface (devcfg)

Module Name	Device Configuration Interface (devcfg)
Software Name	XDCFG
Base Address	0xF8007000 devcfg
Description	Device configuraion Interface
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
CTRL	0x00000000	32	mixed	0x0C006000	Control Register : This register defines basic control registers. Some of the register bits can be locked by control bits in the LOCK Register 0x004.
LOCK	0x00000004	32	mixed	0x00000000	This register defines LOCK register used to lock changes in the Control Register 0x000 after configuration. All those LOCK register is set only register. The only way to clear those registers is power on reset signal.
CFG	0x00000008	32	rw	0x00000508	Configuration Register : This register contains configuration information for the AXI transfers, and other general setup.
INT_STS	0x0000000C	32	mixed	0x00000000	Interrupt Status Register : This register contains interrupt status flags. All register bits are clear on write by writing 1s to those bits, however the register bits will only be cleared if the condition that sets the interrupt flag is no longer true. Note that individual status bits will be set if the corresponding condition is satisfied regardless of whether the interrupt mask bit in 0x010 is set. However, external interrupt will only be generated if an interrupt status flag is set and the corresponding mask bit is not set
INT_MASK	0x00000010	32	rw	0xFFFFFFFF	Interrupt Mask Register: This register contains interrupt mask information. Set a bit to 1 to mask the interrupt generation from the corresponding interrupting source in Interrupt Status Register 0x00C.
STATUS	0x00000014	32	mixed	0x40000820	Status Register: This register contains miscellaneous status.

Register Name	Address	Width	Type	Reset Value	Description
DMA_SRC_ADDR	0x00000018	32	rw	0x00000000	DMA Source address Register: This register contains the source address for DMA transfer. A DMA command consists of source address, destination address, source transfer length, and destination transfer length. It is important that the parameters are programmed in the exact sequence as described
DMA_DST_ADDR	0x0000001C	32	rw	0x00000000	DMA Destination address Register: This register contains the destination address for DMA transfer. A DMA command consists of source address, destination address, source transfer length, and destination transfer length. It is important that the parameters are programmed in the exact sequence as described.
DMA_SRC_LEN	0x00000020	32	rw	0x00000000	DMA Source transfer Length Register: This register contains the DMA source transfer length in unit of 4-byte word. A DMA command that consists of source address, destination address, source transfer length, and destination transfer length. It is important that the parameters are programmed in the exact sequence as described.
DMA_DEST_LEN	0x00000024	32	rw	0x00000000	DMA Destination transfer Length Register: This register contains the DMA destination transfer length in unit of 4-byte word. A DMA command that consists of source address, destination address, source transfer length, and destination transfer length is accepted when this register is written to. It is important that the parameters are programmed in the exact sequence as described.

Register Name	Address	Width	Type	Reset Value	Description
MULTIBOOT_ADDR	0x0000002C	13	rw	0x00000000	MULTI Boot Addr Pointer Register: This register defines multi-boot address pointer. This register is power on reset only used to remember multi-boot address pointer set by previous boot.
UNLOCK	0x00000034	32	rw	0x00000000	Unlock Register: This register is used to protect the DEVCI configuration registers from ROM code corruption. The boot ROM will unlock the DEVCI by writing 0x757BDF0D to this register. Writing anything other than the unlock word to this register will cause an illegal access state and make the DEVCI inaccessible until a system reset occurs.
MCTRL	0x00000080	32	mixed	x	Miscellaneous control Register: This register contains miscellaneous controls.
XADCIF_CFG	0x00000100	32	rw	0x00001114	XADC Interface Configuration Register : This register configures the XADC Interface operation
XADCIF_INT_STS	0x00000104	32	mixed	0x00000200	XADC Interface Interrupt Status Register : This register contains the interrupt status flags of the XADC interface block. All register bits are clear on write by writing 1s to those bits, however the register bits will only be cleared if the condition that sets the interrupt flag is no longer true. Note that individual status bits will be set if the corresponding condition is satisfied regardless of whether the interrupt mask bit in 0x108 is set. However, external interrupt will only be generated if an interrupt status flag is set and the corresponding mask bit is not set
XADCIF_INT_MASK	0x00000108	32	rw	0xFFFFFFFF	XADC Interface Interrupt Mask Register : This register contains the interrupt mask information. Set a bit to 1 to mask the interrupt generation from the corresponding interrupting source in 0x104

Register Name	Address	Width	Type	Reset Value	Description
XADCIF_MSTS	0x0000010C	32	ro	0x00000500	XADC Interface miscellaneous Status Register : This register contains miscellaneous status of the XADC Interface
XADCIF_CMDFIFO	0x00000110	32	wo	0x00000000	XADC Interface Command FIFO Register : This address is the entry point to the command FIFO. Commands get push into the FIFO when there is a write to this address
XADCIF_RDFIFO	0x00000114	32	ro	0x00000000	XADC Interface Data FIFO Register : This address is the exit point of the read data FIFO. Read data is returned when there is a read from this address
XADCIF_MCTL	0x00000118	32	rw	0x00000010	XADC Interface Miscellaneous Control Register : This register provides miscellaneous control of the XADC Interface.

Register (devcfg) CTRL

Name	CTRL
Relative Address	0x00000000
Absolute Address	0xF8007000
Width	32 bits
Access Type	mixed
Reset Value	0x0C006000
Description	Control Register : This register defines basic control registers. Some of the register bits can be locked by control bits in the LOCK Register 0x004.

Register CTRL Details

Field Name	Bits	Type	Reset Value	Description
FORCE_RST	31	rw	0x0	Force the PS into secure lockdown. The secure lockdown state can only be cleared by issuing a PS_POR_B reset
PCFG_PROG_B	30	rw	0x0	Program Signal used to reset the PL. It acts as the PROG_B signal in the PL.
PCFG_POR_CNT_4K	29	rw	0x0	This register controls which POR timer the PL will use for power-up. 0 - Use 64k timer 1 - Use 4k timer

Field Name	Bits	Type	Reset Value	Description
reserved	28	rw	0x0	Reserved
PCAP_PR	27	rw	0x1	After the initial configuration of the PL, a partial reconfiguration can be performed using either the ICAP or PCAP interface. These interfaces are mutually exclusive and cannot be used simultaneously. Switching between ICAP and PCAP is possible but users should ensure that no commands or data are being transmitted or received before changing interfaces. Failure to do this could lead to unexpected behavior. This bit selects between ICAP and PCAP for PL reconfiguration. 0 - ICAP is selected for reconfiguration 1 - PCAP is selected for reconfiguration
PCAP_MODE	26	rw	0x1	This bit enables the PCAP interface
QUARTER_PCAP_RATE_EN (PCAP_RATE_EN)	25	rw	0x0	This bit is used to reduce the PCAP data transmission to once every 4 clock cycles. This bit MUST be set when the AES engine is being used to decrypt configuration data for either the PS or PL. Setting this bit for non-encrypted PCAP data transmission is allowed but not recommended. 0 - PCAP data transmitted every clock cycle 1 - PCAP data transmitted every 4th clock cycle (must be used for encrypted data)
MULTIBOOT_EN	24	rw	0x0	This bit enables multi-boot out of reset. This bit is only cleared by a PS_POR_B reset, 0 - Boot from default boot image base address 1 - Boot from multi-boot offset address
JTAG_CHAIN_DIS	23	rw	0x0	This bit is used to disable the JTAG scan chain. The primary purpose is to protect the PL from unwanted JTAG accesses. The JTAG connection to the PS DAP and PL TAP will be disabled when this bit is set.
reserved	22:16	rw	0x0	Reserved
reserved	15	wo	0x0	Reserved. Do not modify.
reserved	14	rw	0x1	Reserved - always write with 1
reserved	13	rw	0x1	Reserved - always write with 1

Field Name	Bits	Type	Reset Value	Description
PCFG_AES_FUSE	12	rw	0x0	(Lockable, see 0x004, bit 4) This bit is used to select the AES key source 0 - BBRAM key 1 - eFuse key User access to this bit is restricted. The boot ROM will make the key selection and lock this bit during the initial boot sequence. This bit is only cleared by PS_POR_B reset.
PCFG_AES_EN	11:9	rw	0x0	(Lockable, see 0x004, bit 3) This bit enables the AES engine within the PL. The three bits need to be either all 0's or 1's, any inconsistency will lead to security lockdown. 000 - Disable AES engine 111 - Enable AES engine All others - Secure lockdown User access to this bit is restricted. The boot ROM will enable the AES engine for secure boot and will always lock this bit before passing control to user code. This bit is only cleared by PS_POR_B reset.
SEU_EN	8	rw	0x0	(Lockable, see 0x004, bit 2) This bit enables an automatic lockdown of the PS when a PL SEU is detected. 0 - Ignore SEU signal from PL 1 - Initiate secure lockdown when SEU signal received from PL This bit is sticky, once set it can only be cleared with a PS_POR_B reset.
SEC_EN	7	ro	0x0	(Lockable, see 0x004, bit 1) This bit is used to indicate if the PS has been booted securely. 0 - PS was not booted securely 1 - PS was booted securely User access to this bit is restricted. The boot ROM will set this bit when a secure boot is initiated and will always lock the bit before passing control to user code. This bit is only cleared by PS_POR_B reset.
SPNIDEN	6	rw	0x0	(Lockable, see 0x004, bit 0) Secure Non-Invasive Debug Enable 0 - Disable 1 - Enable

Field Name	Bits	Type	Reset Value	Description
SPIDEN	5	rw	0x0	(Lockable, see 0x004, bit 0) Secure Invasive Debug Enable 0 - Disable 1 - Enable
NIDEN	4	rw	0x0	(Lockable, see 0x004, bit 0) Non-Invasive Debug Enable 0 - Disable 1 - Enable
DBGEN	3	rw	0x0	(Lockable, see 0x004, bit 0) Invasive Debug Enable 0 - Disable 1 - Enable
DAP_EN	2:0	rw	0x0	(Lockable, see 0x004, bit 0) These bits will enable the Arm DAP. 111 - Arm DAP Enabled Others - Arm DAP will be bypassed

Register (devcfg) LOCK

Name	LOCK
Relative Address	0x00000004
Absolute Address	0xF8007004
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	This register defines LOCK register used to lock changes in the Control Register 0x000 after configuration. All those LOCK register is set only register. The only way to clear those registers is power on reset signal.

Register LOCK Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved
AES_FUSE_LOCK	4	rwso	0x0	This bit locks the PCFG_AES_FUSE bit (CTRL[12]). 0 - Open 1 - Locked User access to this bit is restricted, the boot ROM will always set this bit prior to handing control over to user code. This bit is only cleared by a PS_POR_B reset.

Field Name	Bits	Type	Reset Value	Description
AES_EN_LOCK (AES_EN)	3	rwso	0x0	This bit locks the PCFG_AES_EN bits (CTRL[11:9]). 0 - Open 1 - Locked User access to this bit is restricted, the boot ROM will always set this bit prior to handing control over to user code. This bit is only cleared by a PS_POR_B reset.
SEU_LOCK (SEU)	2	rwso	0x0	This bit locks the SEU_EN bit (CTRL[8]). 0 - Open 1 - Locked This bit is only cleared by a PS_POR_B reset.
SEC_LOCK (SEC)	1	rwso	0x0	This bit locks the SEC_EN bit (CTRL[7]). 0 - Open 1 - Locked User access to this bit is restricted, the boot ROM will always set this bit prior to handing control over to user code. This bit is only cleared by a PS_POR_B reset.
DBG_LOCK (DBG)	0	rwso	0x0	This bit locks the debug enable bits, SPNIDEN, SPIDEN, NIDEN, DBGEN, DAP_EN (CTRL[6:0]). 0 - Open 1 - Locked DBG_LOCK should only be used to prevent the debug access from being enabled. If DBG_LOCK is set and a soft-reset is issued, then the DAP_EN bits in the CTRL register (0x000) cannot be enabled until a power-on-reset is performed. This bit is only cleared by a PS_POR_B reset.

Register (devcfg) CFG

Name	CFG
Relative Address	0x00000008
Absolute Address	0xF8007008
Width	32 bits
Access Type	rw
Reset Value	0x00000508
Description	Configuration Register : This register contains configuration information for the AXI transfers, and other general setup.

Register CFG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
RFIFO_TH	11:10	rw	0x1	These two bits define Rx FIFO level that sets interrupt flag 00 - One fourth full for read 01 - Half full for read 10 - Three fourth full for read 11 - Full for read(User could use this signal to trigger interrupt when read FIFO overflow)
WFIFO_TH	9:8	rw	0x1	These two bits define Tx FIFO level that sets interrupt flag 00 - One fourth empty for write 01 - Half empty for write 10 - Three fourth empty for write 11 - Empty for write
RCLK_EDGE	7	rw	0x0	Read data active clock edge 0 - Falling edge 1 - Rising edge
WCLK_EDGE	6	rw	0x0	Write data active clock edge 0 - Falling edge 1 - Rising edge
DISABLE_SRC_INC	5	rw	0x0	Disable automatic DMA AXI source address increment, if set, to allow AXI read from a keyhole address
DISABLE_DST_INC	4	rw	0x0	Disable automatic DMA AXI destination address increment, if set, to allow AXI read from a keyhole address
reserved	3	rw	0x1	Reserved. Do not modify.
reserved	2	rw	0x0	Reserved. Do not modify.
reserved	1	rw	0x0	Reserved. Do not modify.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (devcfg) INT_STS

Name	INT_STS
Relative Address	0x0000000C
Absolute Address	0xF800700C
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Status Register : This register contains interrupt status flags. All register bits are clear on write by writing 1s to those bits, however the register bits will only be cleared if the condition that sets the interrupt flag is no longer true. Note that individual status bits will be set if the corresponding condition is satisfied regardless of whether the interrupt mask bit in 0x010 is set. However, external interrupt will only be generated if an interrupt status flag is set and the corresponding mask bit is not set

Register INT_STS Details

Field Name	Bits	Type	Reset Value	Description
PSS_GTS_USR_B_INT	31	wtc	0x0	Tri-state PL IO during HIZ, both edges
PSS_FST_CFG_B_INT	30	wtc	0x0	First configuration done, both edges
PSS_GPWRDWN_B_INT	29	wtc	0x0	Global power down, both edges
PSS_GTS_CFG_B_INT	28	wtc	0x0	Tri-state PL IO during configuration, both edges
PSS_CFG_RESET_B_INT	27	wtc	0x0	PL configuration reset, both edges
reserved	26:24	rw	0x0	Reserved
AXI_WTO_INT (IXR_AXI_WTO)	23	wtc	0x0	AXI write address, data or response time out. AXI write is taking longer than expected (> 6144 cpu_1x clock cycles), this can be an indication of starvation
AXI_WERR_INT (IXR_AXI_WERR)	22	wtc	0x0	AXI write response error
AXI_RTO_INT (IXR_AXI_RTO)	21	wtc	0x0	AXI read address or response time out. AXI read is taking longer than expected (> 2048 cpu_1x clock cycles), this can be an indication of starvation
AXI_RERR_INT (IXR_AXI_RERR)	20	wtc	0x0	AXI read response error
reserved	19	rw	0x0	Reserved
RX_FIFO_OV_INT (IXR_RX_FIFO_OV)	18	wtc	0x0	This bit is used to indicate that RX FIFO overflows. Incoming read data from PCAP will be dropped and the DEVCI DMA may enter an unrecoverable state .
WR_FIFO_LVL_INT (IXR_WR_FIFO_LVL)	17	wtc	0x0	Tx FIFO level < threshold, see reg 0x008
RD_FIFO_LVL_INT (IXR_RD_FIFO_LVL)	16	wtc	0x0	Rx FIFO level >= threshold, see reg 0x008

Field Name	Bits	Type	Reset Value	Description
DMA_CMD_ERR_INT (IXR_DMA_CMD_ERR)	15	wtc	0x0	Illegal DMA command
DMA_Q_OV_INT (IXR_DMA_Q_OV)	14	wtc	0x0	DMA command queue overflows
DMA_DONE_INT (IXR_DMA_DONE)	13	wtc	0x0	This bit is used to indicate a DMA command is done. The bit is set either as soon as DMA is done (PCAP may not be finished) or both DMA and PCAP are done.
D_P_DONE_INT (IXR_D_P_DONE)	12	wtc	0x0	Both DMA and PCAP transfers are done for intermediate and final transfers.
P2D_LEN_ERR_INT (IXR_P2D_LEN_ERR)	11	wtc	0x0	Inconsistent PCAP to DMA transfer length error
reserved	10:7	rw	0x0	Reserved
PCFG_HMAC_ERR_INT (IXR_PCFG_HMAC_ERR)	6	wtc	0x0	Triggers when an HMAC error is received from the PL
PCFG_SEU_ERR_INT (IXR_PCFG_SEU_ERR)	5	wtc	0x0	Triggers when an SEU error is received from the PL
PCFG_POR_B_INT (IXR_PCFG_POR_B)	4	wtc	0x0	Triggers if the PL loses power, PL POR_B signal goes low
PCFG_CFG_RST_INT (IXR_PCFG_CFG_RST)	3	wtc	0x0	Triggers if the PL configuration controller is under reset
PCFG_DONE_INT (IXR_PCFG_DONE)	2	wtc	0x0	DONE signal from PL indicating that programming is complete and PL is in user mode.
PCFG_INIT_PE_INT (IXR_PCFG_INIT_PE)	1	wtc	0x0	Triggered on the positive edge of the PL INIT signal
PCFG_INIT_NE_INT (IXR_PCFG_INIT_NE)	0	wtc	0x0	Triggered on the negative edge of the PL INIT signal

Register (devcfg) INT_MASK

Name	INT_MASK
Relative Address	0x00000010
Absolute Address	0xF8007010
Width	32 bits
Access Type	rw

Reset Value	0xFFFFFFFF
Description	Interrupt Mask Register: This register contains interrupt mask information. Set a bit to 1 to mask the interrupt generation from the corresponding interrupting source in Interrupt Status Register 0x00C.

Register INT_MASK Details

Field Name	Bits	Type	Reset Value	Description
M_PSS_GTS_USR_B_INT	31	rw	0x1	Interrupt mask for tri-state IO during HIZ, both edges
M_PSS_FST_CFG_B_INT	30	rw	0x1	Interrupt mask for first config done, both edges
M_PSS_GPWRDWN_B_INT	29	rw	0x1	Interrupt mask for global power down, both edges
M_PSS_GTS_CFG_B_INT	28	rw	0x1	Interrupt mask for tri-state IO in config, both edges
M_PSS_CFG_RESET_B_INT	27	rw	0x1	Interrupt mask for config reset, both edges
reserved	26:24	rw	0x7	Reserved
M_AXI_WTO_INT (IXR_AXI_WTO)	23	rw	0x1	Interrupt mask for AXI write time out interrupt
M_AXI_WERR_INT (IXR_AXI_WERR)	22	rw	0x1	Interrupt mask for AXI write response error interrupt
M_AXI_RTO_INT (IXR_AXI_RTO)	21	rw	0x1	Interrupt mask for AXI read time out interrupt
M_AXI_RERR_INT (IXR_AXI_RERR)	20	rw	0x1	Interrupt mask for AXI read response error interrupt
reserved	19	rw	0x1	Reserved
M_RX_FIFO_OV_INT (IXR_RX_FIFO_OV)	18	rw	0x1	Interrupt mask for Rx FIFO overflow interrupt
M_WR_FIFO_LVL_INT (IXR_WR_FIFO_LVL)	17	rw	0x1	Interrupt mask for Tx FIFO level < threshold interrupt
M_RD_FIFO_LVL_INT (IXR_RD_FIFO_LVL)	16	rw	0x1	Interrupt mask for Rx FIFO level > threshold interrupt
M_DMA_CMD_ERR_INT (IXR_DMA_CMD_ERR)	15	rw	0x1	Interrupt mask for illegal DMA command interrupt
M_DMA_FIFO_OV_INT (IXR_DMA_Q_OV)	14	rw	0x1	Interrupt mask for DMA command FIFO overflows

Field Name	Bits	Type	Reset Value	Description
M_DMA_DONE_INT (IXR_DMA_DONE)	13	rw	0x1	Interrupt mask for DMA command done interrupt
M_D_P_DONE_INT (IXR_D_P_DONE)	12	rw	0x1	Interrupt mask for DMA and PCAP done interrupt
M_P2D_LEN_ERR_INT (IXR_P2D_LEN_ERR)	11	rw	0x1	Interrupt mask Inconsistent xfer length error interrupt
reserved	10:7	rw	0xF	Reserved
M_PCFG_HMAC_ERR_INT (IXR_PCFG_HMAC_ERR)	6	rw	0x1	Interrupt mask for HMAC error
M_PCFG_SEU_ERR_INT (IXR_PCFG_SEU_ERR)	5	rw	0x1	Interrupt mask for PCFG_SEU_ERR interrupt
M_PCFG_POR_B_INT (IXR_PCFG_POR_B)	4	rw	0x1	Interrupt mask for PCFG_POR_B Interrupt
M_PCFG_CFG_RST_INT (IXR_PCFG_CFG_RST)	3	rw	0x1	Interrupt mask for PCFG_CFG_RESET interrupt
M_PCFG_DONE_INT (IXR_PCFG_DONE)	2	rw	0x1	Interrupt mask for PCFG_DONE interrupt
M_PCFG_INIT_PE_INT (IXR_PCFG_INIT_PE)	1	rw	0x1	Interrupt mask for PCFG_INIT_PE interrupt
M_PCFG_INIT_NE_INT (IXR_PCFG_INIT_NE)	0	rw	0x1	Interrupt mask for PCFG_INIT_NE interrupt

Register (devcfg) STATUS

Name	STATUS
Relative Address	0x00000014
Absolute Address	0xF8007014
Width	32 bits
Access Type	mixed
Reset Value	0x40000820
Description	Status Register: This register contains miscellaneous status.

Register STATUS Details

Field Name	Bits	Type	Reset Value	Description
DMA_CMD_Q_F	31	ro	0x0	DMA command queue full, if set
DMA_CMD_Q_E	30	ro	0x1	DMA command queue empty, if set
DMA_DONE_CNT	29:28	clronwr	0x0	Number of completed DMA transfers that have not been acknowledged by software: 00 - all finished transfers have been acknowledged 01 - one finished transfer outstanding 10 - two finished transfers outstanding 11 - three or more finished transfers outstanding A finished transfer is acknowledged by clearing the DMA_DONE_INT interrupt status flag of the interrupt status register 0x00C. This count is cleared by writing a 1 to either bit location.
reserved	27:25	rw	0x0	Reserved
RX_FIFO_LVL	24:20	ro	0x0	This register is used to indicate how many valid 32-Bit words in the Rx FIFO, max. is 31
reserved	19	rw	0x0	Reserved
TX_FIFO_LVL	18:12	ro	0x0	This register is used to indicate how many valid 32-Bit words in the Tx FIFO, max. is 127
PSS_GTS_USR_B	11	ro	0x1	Tri-state IO during HIZ, active low
PSS_FST_CFG_B	10	ro	0x0	First PL configuration done, active low.
PSS_GPWRDWN_B	9	ro	0x0	Global power down, active low
PSS_GTS_CFG_B	8	ro	0x0	Tri-state IO during config, active low. This signal will only be low when the PL CFG block is being used to configure the PL. 0 - IO are tri-stated by CFG block
SECURE_RST	7	ro	0x0	This bit is used to indicate a secure lockdown. Can only be cleared by a PS_POR_B reset.
ILLEGAL_APB_ACCESS	6	ro	0x0	Indicates the UNLOCK register was not written with the correct unlock word. If set all secure boot features will be disabled, the DAP will be disabled and writing to the DEVCI registers will be disabled. The illegal access mode can only be cleared with a PS_POR_B reset.
PSS_CFG_RESET_B	5	ro	0x1	PL configuration reset, active low.
PCFG_INIT	4	ro	0x0	PL INIT signal, indicates when housecleaning is done and the PL is ready to receive PCAP data. Positive and negative edges of the signal generate maskable interrupts in 0x00C.

Field Name	Bits	Type	Reset Value	Description
EFUSE_BBRAM_KEY_DISABLE (EFUSE_SW_RESERVE)	3	ro	0x0	When this eFuse is blown, the BBRAM AES key is disabled. If the device is booted securely, the eFuse key must be used.
EFUSE_SEC_EN	2	ro	0x0	When this eFuse is blown, the Zynq device must boot securely and use the eFuse as the AES key source. Non-secure boot will cause a security lockdown.
EFUSE_JTAG_DIS	1	ro	0x0	When this eFuse is blown, the Arm DAP controller is permanently set in bypass mode. Any attempt to activate the DAP will cause a security lockdown.
reserved	0	ro	0x0	Reserved. Do not modify.

Register (devcfg) DMA_SRC_ADDR

Name	DMA_SRC_ADDR
Relative Address	0x00000018
Absolute Address	0xF8007018
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMA Source address Register: This register contains the source address for DMA transfer. A DMA command consists of source address, destination address, source transfer length, and destination transfer length. It is important that the parameters are programmed in the exact sequence as described

Register DMA_SRC_ADDR Details

Field Name	Bits	Type	Reset Value	Description
SRC_ADDR	31:0	rw	0x0	Source address for DMA transfer of AXI read. Setting SRC_ADDR[1:0] and DST_ADDR[1:0] to 2'b01 will cause the DMA engine to hold the DMA DONE interrupt until both the AXI and PCAP interfaces are done with the data transfer. Otherwise the interrupt will trigger as soon as the AXI interface is done.

Register (devcfg) DMA_DST_ADDR

Name	DMA_DST_ADDR
Software Name	DMA_DEST_ADDR

Relative Address	0x0000001C
Absolute Address	0xF800701C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMA Destination address Register: This register contains the destination address for DMA transfer. A DMA command consists of source address, destination address, source transfer length, and destination transfer length. It is important that the parameters are programmed in the exact sequence as described.

Register DMA_DST_ADDR Details

Field Name	Bits	Type	Reset Value	Description
DST_ADDR	31:0	rw	0x0	Destination address for DMA transfer of AXI write. Setting SRC_ADDR[1:0] and DST_ADDR[1:0] to 2'b01 will cause the DMA engine to hold the DMA DONE interrupt until both the AXI and PCAP interfaces are done with the data transfer. Otherwise the interrupt will trigger as soon as the AXI interface is done.

Register (devcfg) DMA_SRC_LEN

Name	DMA_SRC_LEN
Relative Address	0x00000020
Absolute Address	0xF8007020
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMA Source transfer Length Register: This register contains the DMA source transfer length in unit of 4-byte word. A DMA command that consists of source address, destination address, source transfer length, and destination transfer length. It is important that the parameters are programmed in the exact sequence as described.

Register DMA_SRC_LEN Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	rw	0x0	Reserved
LEN (DMA_LEN)	26:0	rw	0x0	Up to 512MB data

Register (devcfg) DMA_DEST_LEN

Name	DMA_DEST_LEN
Relative Address	0x00000024
Absolute Address	0xF8007024
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMA Destination transfer Length Register: This register contains the DMA destination transfer length in unit of 4-byte word. A DMA command that consists of source address, destination address, source transfer length, and destination transfer length is accepted when this register is written to. It is important that the parameters are programmed in the exact sequence as described.

Register DMA_DEST_LEN Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	rw	0x0	Reserved
LEN (DMA_LEN)	26:0	rw	0x0	Up to 512MB data

Register (devcfg) MULTIBOOT_ADDR

Name	MULTIBOOT_ADDR
Relative Address	0x0000002C
Absolute Address	0xF800702C
Width	13 bits
Access Type	rw
Reset Value	0x00000000
Description	MULTI Boot Addr Pointer Register: This register defines multi-boot address pointer. This register is power on reset only used to remember multi-boot address pointer set by previous boot.

Register MULTIBOOT_ADDR Details

Field Name	Bits	Type	Reset Value	Description
MULTIBOOT_ADDR	12:0	rw	0x0	Multi-Boot offset address

Register (devcfg) UNLOCK

Name	UNLOCK
Relative Address	0x00000034
Absolute Address	0xF8007034
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Unlock Register: This register is used to protect the DEVCI configuration registers from ROM code corruption. The boot ROM will unlock the DEVCI by writing 0x757BDF0D to this register. Writing anything other than the unlock word to this register will cause an illegal access state and make the DEVCI inaccessible until a system reset occurs.

Register UNLOCK Details

Field Name	Bits	Type	Reset Value	Description
UNLOCK	31:0	rw	0x0	Unlock value.

Register (devcfg) MCTRL

Name	MCTRL
Relative Address	0x00000080
Absolute Address	0xF8007080
Width	32 bits
Access Type	mixed
Reset Value	x
Description	Miscellaneous control Register: This register contains miscellaneous controls.

Register MCTRL Details

Field Name	Bits	Type	Reset Value	Description
PS_VERSION	31:28	ro	x	Version ID for silicon 0x0 = 1.0 Silicon 0x1 = 2.0 Silicon 0x2 = 3.0 Silicon 0x3 = 3.1 Silicon
reserved	27	ro	0x0	Reserved. Do not modify.
reserved	26	ro	0x0	Reserved. Do not modify.
reserved	25	ro	0x0	Reserved. Do not modify.

Field Name	Bits	Type	Reset Value	Description
reserved	24	ro	0x0	Reserved. Do not modify.
reserved	23	rw	0x1	Reserved - always write with 1
reserved	22:14	rw	0x0	Reserved
reserved	13	rw	0x0	Reserved. Do not modify.
reserved	12	rw	0x0	Reserved. Do not modify.
reserved	11:9	rw	0x0	Reserved
PCFG_POR_B	8	ro	0x0	PL POR_B signal used to determine power-up status of PL.
reserved	7:5	rw	0x0	Reserved
INT_PCAP_LPBK (PCAP_LPBK)	4	rw	0x0	Internal PCAP loopback, if set
reserved	3:2	rw	0x0	Reserved
reserved	1	rw	0x0	Reserved - always write with 0
reserved	0	rw	0x0	Reserved - always write with 0

Register (devcfg) XADCIF_CFG

Name	XADCIF_CFG
Relative Address	0x00000100
Absolute Address	0xF8007100
Width	32 bits
Access Type	rw
Reset Value	0x00001114
Description	XADC Interface Configuration Register : This register configures the XADC Interface operation

Register XADCIF_CFG Details

Field Name	Bits	Type	Reset Value	Description
ENABLE	31	rw	0x0	Enable PS access of the XADC, if set
reserved	30:24	rw	0x0	Reserved
CFIFOTH	23:20	rw	0x0	Command FIFO level threshold. Interrupt status flag is set if the FIFO level is less than or equal to the threshold
DFIFOTH	19:16	rw	0x0	Data FIFO level threshold. Interrupt status flag is set if FIFO level is greater than the threshold

Field Name	Bits	Type	Reset Value	Description
reserved	15:14	rw	0x0	Reserved
WEDGE	13	rw	0x0	Write launch edge : 0 - Falling edge 1 - Rising edge
REDGE	12	rw	0x1	Read capture edge : 0 - Falling edge 1 - Rising edge
reserved	11:10	rw	0x0	Reserved
TCKRATE	9:8	rw	0x1	XADC clock frequency control. The base frequency is pcap_2x clock which has a nominal frequency of 200 MHz. 00 - 1/2 of pcap_2x clock frequency 01 - 1/4 of pcap_2x clock frequency 10 - 1/8 of pcap_2x clock frequency 11 - 1/16 of pcap_2x clock frequency
reserved	7:5	rw	0x0	Reserved
IGAP	4:0	rw	0x14	Minimum idle gap between successive commands. Default is 20 cycles, the minimum required by the XADC is 10.

Register (devcfg) XADCIF_INT_STS

Name	XADCIF_INT_STS
Relative Address	0x00000104
Absolute Address	0xF8007104
Width	32 bits
Access Type	mixed
Reset Value	0x00000200
Description	XADC Interface Interrupt Status Register : This register contains the interrupt status flags of the XADC interface block. All register bits are clear on write by writing 1s to those bits, however the register bits will only be cleared if the condition that sets the interrupt flag is no longer true. Note that individual status bits will be set if the corresponding condition is satisfied regardless of whether the interrupt mask bit in 0x108 is set. However, external interrupt will only be generated if an interrupt status flag is set and the corresponding mask bit is not set

Register XADCIF_INT_STS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	rw	0x0	Reserved
CFIFO_LTH	9	wtc	0x1	Command FIFO level less than or equal to the threshold (see register 0x100).
DFIFO_GTH	8	wtc	0x0	Data FIFO level greater than threshold (see register 0x100).
OT	7	wtc	0x0	Over temperature alarm from XADC. This is a latched version of the raw signal which is also available in register 0x10C
ALM	6:0	wtc	0x0	Alarm signals from XADC. These are latched version of the raw input alarm signals which are also available in register 0x10C

Register (devcfg) XADCIF_INT_MASK

Name	XADCIF_INT_MASK
Relative Address	0x00000108
Absolute Address	0xF8007108
Width	32 bits
Access Type	rw
Reset Value	0xFFFFFFFF
Description	XADC Interface Interrupt Mask Register : This register contains the interrupt mask information. Set a bit to 1 to mask the interrupt generation from the corresponding interrupting source in 0x104

Register XADCIF_INT_MASK Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	rw	0x3FFFFF	Reserved
M_CFIFO_LTH	9	rw	0x1	Interrupt mask for command FIFO level threshold interrupt.
M_DFIFO_GTH	8	rw	0x1	Interrupt mask Data FIFO level greater than threshold interrupt.
M_OT	7	rw	0x1	Interrupt mask for over temperature alarm interrupt
M_ALM	6:0	rw	0x7F	Interrupt mask for alarm signals from XADC.

Register (devcfg) XADCIF_MSTS

Name	XADCIF_MSTS
Relative Address	0x0000010C
Absolute Address	0xF800710C
Width	32 bits
Access Type	ro
Reset Value	0x00000500
Description	XADC Interface miscellaneous Status Register : This register contains miscellaneous status of the XADC Interface

Register XADCIF_MSTS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:20	ro	0x0	Reserved
CFIFO_LVL	19:16	ro	0x0	Command FIFO level.
DFIFO_LVL	15:12	ro	0x0	Data FIFO level.
CFIFOF	11	ro	0x0	Command FIFO full.
CFIFOE	10	ro	0x1	Command FIFO empty.
DFIFOF	9	ro	0x0	Data FIFO full.
DFIFOE	8	ro	0x1	Data FIFO empty.
OT	7	ro	0x0	Raw over temperature alarm from the XADC. Latched version of the signal is available in the interrupt status register.
ALM	6:0	ro	0x0	Raw alarm signals from the XADC. Latched version of the signals are available in the interrupt status register.

Register (devcfg) XADCIF_CMDFIFO

Name	XADCIF_CMDFIFO
Relative Address	0x00000110
Absolute Address	0xF8007110
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	XADC Interface Command FIFO Register : This address is the entry point to the command FIFO. Commands get push into the FIFO when there is a write to this address

Register XADCIF_CMDFIFO Details

Field Name	Bits	Type	Reset Value	Description
CMD	31:0	wo	0x0	32-bit command.

Register (devcfg) XADCIF_RDFIFO

Name	XADCIF_RDFIFO
Relative Address	0x00000114
Absolute Address	0xF8007114
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	XADC Interface Data FIFO Register : This address is the exit point of the read data FIFO. Read data is returned when there is a read from this address

Register XADCIF_RDFIFO Details

Field Name	Bits	Type	Reset Value	Description
RDDATA	31:0	ro	0x0	32-bit read data.

Register (devcfg) XADCIF_MCTL

Name	XADCIF_MCTL
Relative Address	0x00000118
Absolute Address	0xF8007118
Width	32 bits
Access Type	rw
Reset Value	0x00000010
Description	XADC Interface Miscellaneous Control Register : This register provides miscellaneous control of the XADC Interface.

Register XADCIF_MCTL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved
RESET	4	rw	0x1	This bit will reset the communication channel between the PS and XADC. If set, the PS-XADC communication channel will remain in reset until a 0 is written to this bit.

Field Name	Bits	Type	Reset Value	Description
reserved	3:1	rw	0x0	Reserved
reserved	0	rw	0x0	Reserved - always write with 0

B.17 DMA Controller (dmac)

Module Name	DMA Controller (dmac)
Software Name	XDMAPS
Base Address	0xF8004000 dmac0_ns 0xF8003000 dmac0_s
Description	Direct Memory Access Controller, PL330
Vendor Info	Arm PL330

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
DSR	0x00000000	32	mixed	0x00000000	DMA Manager Status
DPC	0x00000004	32	mixed	0x00000000	DMA Program Counter
INTEN	0x00000020	32	mixed	0x00000000	DMASEV Instruction Response Control
INT_EVENT_RIS	0x00000024	32	mixed	0x00000000	Event Interrupt Raw Status
INTMIS	0x00000028	32	mixed	0x00000000	Interrupt Status
INTCLR	0x0000002C	32	mixed	0x00000000	Interrupt Clear
FSRD	0x00000030	32	mixed	0x00000000	Fault Status DMA Manager
FSRC	0x00000034	32	mixed	0x00000000	Fault Status DMA Channel
FTRD	0x00000038	32	mixed	0x00000000	Fault Type DMA Manager
FTR0	0x00000040	32	mixed	0x00000000	Default Type DMA Channel 0
FTR1	0x00000044	32	mixed	0x00000000	Default Type DMA Channel 1
FTR2	0x00000048	32	mixed	0x00000000	Default Type DMA Channel 2
FTR3	0x0000004C	32	mixed	0x00000000	Default Type DMA Channel 3
FTR4	0x00000050	32	mixed	0x00000000	Default Type DMA Channel 4
FTR5	0x00000054	32	mixed	0x00000000	Default Type DMA Channel 5
FTR6	0x00000058	32	mixed	0x00000000	Default Type DMA Channel 6
FTR7	0x0000005C	32	mixed	0x00000000	Default Type DMA Channel 7
CSR0	0x00000100	32	mixed	0x00000000	Channel Status DMA Channel 0

Register Name	Address	Width	Type	Reset Value	Description
CPC0	0x00000104	32	mixed	0x00000000	Channel PC for DMA Channel 0
CSR1	0x00000108	32	mixed	0x00000000	Channel Status DMA Channel 1
CPC1	0x0000010C	32	mixed	0x00000000	Channel PC for DMA Channel 1
CSR2	0x00000110	32	mixed	0x00000000	Channel Status DMA Channel 2
CPC2	0x00000114	32	mixed	0x00000000	Channel PC for DMA Channel 2
CSR3	0x00000118	32	mixed	0x00000000	Channel Status DMA Channel 3
CPC3	0x0000011C	32	mixed	0x00000000	Channel PC for DMA Channel 3
CSR4	0x00000120	32	mixed	0x00000000	Channel Status DMA Channel 4
CPC4	0x00000124	32	mixed	0x00000000	Channel PC for DMA Channel 4
CSR5	0x00000128	32	mixed	0x00000000	Channel Status DMA Channel 5
CPC5	0x0000012C	32	mixed	0x00000000	Channel PC for DMA Channel 5
CSR6	0x00000130	32	mixed	0x00000000	Channel Status DMA Channel 6
CPC6	0x00000134	32	mixed	0x00000000	Channel PC for DMA Channel 6
CSR7	0x00000138	32	mixed	0x00000000	Channel Status DMA Channel 7
CPC7	0x0000013C	32	mixed	0x00000000	Channel PC for DMA Channel 7
SAR0	0x00000400	32	mixed	0x00000000	Source Address DMA Channel 0
DAR0	0x00000404	32	mixed	0x00000000	Destination Addr DMA Channel 0
CCR0	0x00000408	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 0
LC0_0	0x0000040C	32	mixed	0x00000000	Loop Counter 0 DMA Channel 0
LC1_0	0x00000410	32	mixed	0x00000000	Loop Counter 1 DMA Channel 0
SAR1	0x00000420	32	mixed	0x00000000	Source address DMA Channel 1
DAR1	0x00000424	32	mixed	0x00000000	Destination Addr DMA Channel 1
CCR1	0x00000428	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 1
LC0_1	0x0000042C	32	mixed	0x00000000	Loop Counter 0 DMA Channel 1
LC1_1	0x00000430	32	mixed	0x00000000	Loop Counter 1 DMA Channel 1
SAR2	0x00000440	32	mixed	0x00000000	Source Address DMA Channel 2
DAR2	0x00000444	32	mixed	0x00000000	Destination Addr DMA Channel 2

Register Name	Address	Width	Type	Reset Value	Description
CCR2	0x00000448	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 2
LC0_2	0x0000044C	32	mixed	0x00000000	Loop Counter 0 DMA Channel 2
LC1_2	0x00000450	32	mixed	0x00000000	Loop Counter 1 DMA Channel 2
SAR3	0x00000460	32	mixed	0x00000000	Source Address DMA Channel 3
DAR3	0x00000464	32	mixed	0x00000000	Destination Addr DMA Channel 3
CCR3	0x00000468	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 3
LC0_3	0x0000046C	32	mixed	0x00000000	Loop Counter 0 DMA Channel 3
LC1_3	0x00000470	32	mixed	0x00000000	Loop Counter 1 DMA Channel 3
SAR4	0x00000480	32	mixed	0x00000000	Source Address DMA Channel 4
DAR4	0x00000484	32	mixed	0x00000000	Destination Addr DMA Channel 4
CCR4	0x00000488	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 4
LC0_4	0x0000048C	32	mixed	0x00000000	Loop Counter 0 DMA Channel 4
LC1_4	0x00000490	32	mixed	0x00000000	Loop Counter 1 DMA Channel 4
SAR5	0x000004A0	32	mixed	0x00000000	Source Address DMA Channel 5
DAR5	0x000004A4	32	mixed	0x00000000	Destination Addr DMA Channel 5
CCR5	0x000004A8	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 5
LC0_5	0x000004AC	32	mixed	0x00000000	Loop Counter 0 DMA Channel 5
LC1_5	0x000004B0	32	mixed	0x00000000	Loop Counter 1 DMA Channel 5
SAR6	0x000004C0	32	mixed	0x00000000	Source Address DMA Channel 6
DAR6	0x000004C4	32	mixed	0x00000000	Destination Addr DMA Channel 6
CCR6	0x000004C8	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 6
LC0_6	0x000004CC	32	mixed	0x00000000	Loop Counter 0 DMA Channel 6
LC1_6	0x000004D0	32	mixed	0x00000000	Loop Counter 1 DMA Channel 6

Register Name	Address	Width	Type	Reset Value	Description
SAR7	0x000004E0	32	mixed	0x00000000	Source Address DMA Channel 7
DAR7	0x000004E4	32	mixed	0x00000000	Destination Addr DMA Channel 7
CCR7	0x000004E8	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00800200	Channel Control DMA Channel 7
LC0_7	0x000004EC	32	mixed	0x00000000	Loop Counter 0 DMA Channel 7
LC1_7	0x000004F0	32	mixed	0x00000000	Loop Counter 1 DMA Channel 7
DBGSTATUS	0x00000D00	32	mixed	0x00000000	DMA Manager Execution Status
DBGCMD	0x00000D04	32	mixed	0x00000000	DMA Manager Instr. Command
DBGINST0	0x00000D08	32	mixed	0x00000000	DMA Manager Instruction Part A
DBGINST1	0x00000D0C	32	mixed	0x00000000	DMA Manager Instruction Part B
CR0	0x00000E00	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x001E3071	Config. 0: Events, Peripheral Interfaces, PC, Mode
CR1	0x00000E04	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00000074	Config. 1: Instruction Cache
CR2	0x00000E08	32	mixed	0x00000000	Config. 2: DMA Mgr Boot Addr
CR3	0x00000E0C	32	mixed	0x00000000	Config. 3: Security state of IRQs
CR4	0x00000E10	32	mixed	0x00000000	Config 4, Security of Periph Interfaces
CRD	0x00000E14	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x07FF7F73	DMA configuration
WD	0x00000E80	32	mixed	0x00000000	Watchdog Timer
periph_id_0	0x00000FE0	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00000030	Peripheral Idenfication register 0
periph_id_1	0x00000FE4	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00000013	Peripheral Idenfication register 1
periph_id_2	0x00000FE8	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00000024	Peripheral Idenfication register 2

Register Name	Address	Width	Type	Reset Value	Description
periph_id_3	0x00000FEC	32	mixed	0x00000000	Peripheral Idenfication register 3
pcell_id_0	0x00000FF0	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x0000000D	Compontent Idenfication register 0
pcell_id_1	0x00000FF4	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x000000F0	Compontent Idenfication register 1
pcell_id_2	0x00000FF8	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x00000005	Compontent Idenfication register 2
pcell_id_3	0x00000FFC	32	mixed	dmac0_ns: 0x00000000 dmac0_s: 0x000000B1	Compontent Idenfication register 3

Register (dmac) DSR

Name	DSR
Software Name	DS
Relative Address	0x00000000
Absolute Address	dmac0_ns: 0xF8004000 dmac0_s: 0xF8003000
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DMA Manager Status

Register DSR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	rud	0x0	Reserved, read undefined
DNS	9	sro,nss raz,ns nsro	0x0	Provides the security status of the DMA manager thread: 0: Secure state 1: Non-secure state

Field Name	Bits	Type	Reset Value	Description
Wakeup_event	8:4	sro,nss raz,ns nsro	0x0	When the DMA manager executes a DMAWFE instruction, it is waiting for one of the following events to occur from any of the DMA channel treads: 0 0000: event[0] 0 0001: event[1] ... 0 1111: event[15] 1 xxxx: reserved
DMA_status	3:0	sro,nss raz,ns nsro	0x0	The current operating state of the DMA manager: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101 to 1110: reserved 1111: Faulting.

Register (dmac) DPC

Name	DPC
Relative Address	0x00000004
Absolute Address	dmac0_ns: 0xF8004004 dmac0_s: 0xF8003004
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DMA Program Counter

Register DPC Details

Field Name	Bits	Type	Reset Value	Description
pc_mgr	31:0	sro,nss raz,ns nsro	0x0	Program counter for the DMA manager thread

Register (dmac) INTEN

Name	INTEN
Relative Address	0x00000020

Absolute Address	dmac0_ns: 0xF8004020 dmac0_s: 0xF8003020
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DMASEV Instruction Response Control

Register INTEN Details

Field Name	Bits	Type	Reset Value	Description
event_irq_select	31:0	srw,ns sraz,ns nsrw	0x0	Control the respond of a DMA channel thread when it executes a DMASEV instruction. The channel thread will either signal the same DMASEV instruction to the other threads, or assert its interrupt signal. Bits [7:0] correspond to channels [7:0]. 0: The channel tread signals a DMASEV to the other threads (this typically selected when interrupts are not used) 1: Assert the channel's interrupt signal to the PS interrupt controller. Reserved

Register (dmac) INT_EVENT_RIS

Name	INT_EVENT_RIS
Software Name	ES
Relative Address	0x00000024
Absolute Address	dmac0_ns: 0xF8004024 dmac0_s: 0xF8003024
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Event Interrupt Raw Status

Register INT_EVENT_RIS Details

Field Name	Bits	Type	Reset Value	Description
DMASEV_active	31:0	sro,nssraz,nsnsro	0x0	Raw status of the event or interrupt state. There are sixteen possible event settings [15:0] and eight possible interrupts [7:0]: 0: Inactive 1: Active Note: When the DMAC executes a DMASEV N instruction to send event N, the INTEN Register controls whether the DMAC: signals an interrupt using the appropriate irq sends the event to all of the threads. Reserved

Register (dmac) INTMIS

Name	INTMIS
Software Name	INTSTATUS
Relative Address	0x00000028
Absolute Address	dmac0_ns: 0xF8004028 dmac0_s: 0xF8003028
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Status

Register INTMIS Details

Field Name	Bits	Type	Reset Value	Description
irq_status	31:0	sro,nssraz,nsnsro	0x0	Interrupt signal state for DMA channel [7:0]: 0: inactive (IRQ signals is Low). 1: active (IRQ signals is HIgh). Reserved

Register (dmac) INTCLR

Name	INTCLR
Relative Address	0x0000002C
Absolute Address	dmac0_ns: 0xF800402C dmac0_s: 0xF800302C

Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Clear

Register INTCLR Details

Field Name	Bits	Type	Reset Value	Description
irq_clr	31:0	swo,nsraz,nsnswo	0x0	Clear interrupt(s) for DMA channel [7:0]: 0: no affect 1: clear the interrupt Reserved

Register (dmac) FSRD

Name	FSRD
Software Name	FSM
Relative Address	0x00000030
Absolute Address	dmac0_ns: 0xF8004030 dmac0_s: 0xF8003030
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Fault Status DMA Manager

Register FSRD Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rud	0x0	reserved, read undefined
fs_mgr	0	sro,nssraz,nsnsro	0x0	Provides the fault status of the DMA manager: 0: Not in the Faulting state 1: Faulting state

Register (dmac) FSRC

Name	FSRC
Software Name	FSC
Relative Address	0x00000034
Absolute Address	dmac0_ns: 0xF8004034 dmac0_s: 0xF8003034

Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Fault Status DMA Channel

Register FSRC Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
fault_status	7:0	sro,nssraz,nsnsro	0x0	Each bit provides the fault status of the corresponding DMA channel, Bits [7:0]: 0: No fault present 1: Fault or Fault completing state

Register (dmac) FTRD

Name	FTRD
Software Name	FTM
Relative Address	0x00000038
Absolute Address	dmac0_ns: 0xF8004038 dmac0_s: 0xF8003038
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Fault Type DMA Manager

Register FTRD Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	read undefined
dbg_instr	30	sro,nssraz,nsnsro	0x0	If the DMA manager aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface
reserved	29:17	rud	0x0	read undefined
instr_fetch_err	16	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA manager performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response

Field Name	Bits	Type	Reset Value	Description
reserved	15:6	rud	0x0	read undefined
mgr_evnt_err	5	sro,nssraz,nsnsro	0x0	Indicates whether the DMA manager was attempting to execute DMAWFE or DMASEV with inappropriate security permissions: 0: the DMA manager has appropriate security to execute DMAWFE or DMASEV 1: a DMA manager thread in the Non-secure state attempted to execute either: DMAWFE to wait for a secure event H18DMASEV to create a secure event or secure interrupt.
dmago_err	4	sro,nssraz,nsnsro	0x0	Indicates whether the DMA manager was attempting to execute DMAGO with inappropriate security permissions: 0: appropriate security to execute DMAGO 1: Non-secure state attempted to execute DMAGO to create a DMA channel thread operating in the Secure state
reserved	3:2	rud	0x0	read undefined
operand_invalid	1	sro,nssraz,nsnsro	0x0	Indicates whether the DMA manager was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand
undef_instr	0	sro,nssraz,nsnsro	0x0	Indicates whether the DMA manager was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction.

Register (dmac) FTR0

Name	FTR0
Software Name	FTC0
Relative Address	0x00000040
Absolute Address	dmac0_ns: 0xF8004040 dmac0_s: 0xF8003040
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 0

Register FTR0 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nss raz,ns nsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nss raz,ns nsro	0x0	read undefined
data_read_err	18	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
instr_fetch_err	16	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nss raz,ns nsro	0x0	read undefined
st_data_unavailable	13	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.

Field Name	Bits	Type	Reset Value	Description
mfifo_err	12	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nssraz,nsnsro	0x0	read undefined
ch_rdwr_err	7	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.
ch_periph_err	6	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.
ch_evnt_err	5	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nssraz,nsnsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
operand_invalid	1	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) FTR1

Name	FTR1
Software Name	XDmaPs_FTCn_OFFSET(1)
Relative Address	0x00000044
Absolute Address	dmac0_ns: 0xF8004044 dmac0_s: 0xF8003044
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 1

Register FTR1 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nssraz,nsnsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nssraz,nsnsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
data_read_err	18	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
instr_fetch_err	16	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nss raz,ns nsro	0x0	read undefined
st_data_unavailable	13	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.
mfifo_err	12	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nss raz,ns nsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
ch_rdwr_err	7	sro,nss raz,ns nsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.
ch_periph_err	6	sro,nss raz,ns nsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.
ch_evnt_err	5	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nss raz,ns nsro	0x0	read undefined
operand_invalid	1	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) FTR2

Name	FTR2
Software Name	XDmaPs_FTCn_OFFSET(2)
Relative Address	0x00000048
Absolute Address	dmac0_ns: 0xF8004048 dmac0_s: 0xF8003048
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 2

Register FTR2 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nss raz,ns nsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nss raz,ns nsro	0x0	read undefined
data_read_err	18	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.

Field Name	Bits	Type	Reset Value	Description
instr_fetch_err	16	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nss raz,ns nsro	0x0	read undefined
st_data_unavailable	13	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.
mfifo_err	12	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nss raz,ns nsro	0x0	read undefined
ch_rdwr_err	7	sro,nss raz,ns nsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.

Field Name	Bits	Type	Reset Value	Description
ch_periph_err	6	sro,nss raz,ns nsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.
ch_evnt_err	5	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nss raz,ns nsro	0x0	read undefined
operand_invalid	1	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) FTR3

Name	FTR3
Software Name	XDmaPs_FTCn_OFFSET(3)
Relative Address	0x0000004C
Absolute Address	dmac0_ns: 0xF800404C dmac0_s: 0xF800304C
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 3

Register FTR3 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nssraz,nsnsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nssraz,nsnsro	0x0	read undefined
data_read_err	18	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
instr_fetch_err	16	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nssraz,nsnsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
st_data_unavailable	13	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.
mfifo_err	12	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nssraz,nsnsro	0x0	read undefined
ch_rdwr_err	7	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.
ch_periph_err	6	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.

Field Name	Bits	Type	Reset Value	Description
ch_evnt_err	5	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nss raz,ns nsro	0x0	read undefined
operand_invalid	1	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) FTR4

Name	FTR4
Software Name	XDmaPs_FTCn_OFFSET(4)
Relative Address	0x00000050
Absolute Address	dmac0_ns: 0xF8004050 dmac0_s: 0xF8003050
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 4

Register FTR4 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nss raz,ns nsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nss raz,ns nsro	0x0	read undefined
data_read_err	18	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
instr_fetch_err	16	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nss raz,ns nsro	0x0	read undefined
st_data_unavailable	13	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.

Field Name	Bits	Type	Reset Value	Description
mfifo_err	12	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nssraz,nsnsro	0x0	read undefined
ch_rdwr_err	7	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.
ch_periph_err	6	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.
ch_evnt_err	5	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nssraz,nsnsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
operand_invalid	1	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) FTR5

Name	FTR5
Software Name	XDmaPs_FTCn_OFFSET(5)
Relative Address	0x00000054
Absolute Address	dmac0_ns: 0xF8004054 dmac0_s: 0xF8003054
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 5

Register FTR5 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nssraz,nsnsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nssraz,nsnsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
data_read_err	18	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
instr_fetch_err	16	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nss raz,ns nsro	0x0	read undefined
st_data_unavailable	13	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.
mfifo_err	12	sro,nss raz,ns nsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nss raz,ns nsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
ch_rdwr_err	7	sro,nss raz,ns nsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.
ch_periph_err	6	sro,nss raz,ns nsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.
ch_evnt_err	5	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nss raz,ns nsro	0x0	read undefined
operand_invalid	1	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) FTR6

Name	FTR6
Software Name	XDmaPs_FTCn_OFFSET(6)
Relative Address	0x00000058
Absolute Address	dmac0_ns: 0xF8004058 dmac0_s: 0xF8003058
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 6

Register FTR6 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nss raz,ns nsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nss raz,ns nsro	0x0	read undefined
data_read_err	18	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nss raz,ns nsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.

Field Name	Bits	Type	Reset Value	Description
instr_fetch_err	16	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nssraz,nsnsro	0x0	read undefined
st_data_unavailable	13	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.
mfifo_err	12	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nssraz,nsnsro	0x0	read undefined
ch_rdwr_err	7	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.

Field Name	Bits	Type	Reset Value	Description
ch_periph_err	6	sro,nss raz,ns nsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.
ch_evnt_err	5	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nss raz,ns nsro	0x0	read undefined
operand_invalid	1	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) FTR7

Name	FTR7
Software Name	XDmaPs_FTCn_OFFSET(7)
Relative Address	0x0000005C
Absolute Address	dmac0_ns: 0xF800405C dmac0_s: 0xF800305C
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	Default Type DMA Channel 7

Register FTR7 Details

Field Name	Bits	Type	Reset Value	Description
lockup_err	31	sro,nssraz,nsnsro	0x0	Indicates whether the DMA channel thread has locked-up because of resource starvation: 0: DMA channel has adequate resources 1: DMA channel has locked-up because of insufficient resources. This fault is an imprecise abort.
dbg_instr	30	sro,nssraz,nsnsro	0x0	If the DMA channel aborts, this bit indicates whether the erroneous instruction was read from the system memory or from the debug interface: 0: system memory 1: debug interface.
reserved	29:19	sro,nssraz,nsnsro	0x0	read undefined
data_read_err	18	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus, after the DMA channel thread performs a data read: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
data_write_err	17	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the BRESP bus, after the DMA channel thread performs a data write: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is an imprecise abort.
instr_fetch_err	16	sro,nssraz,nsnsro	0x0	Indicates the AXI response that the DMAC receives on the RRESP bus after the DMA channel thread performs an instruction fetch: 0: OKAY response 1: EXOKAY, SLVERR, or DECERR response. This fault is a precise abort.
reserved	15:14	sro,nssraz,nsnsro	0x0	read undefined

Field Name	Bits	Type	Reset Value	Description
st_data_unavailable	13	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO did not contain the data to enable the DMAC to perform the DMAST: 0: MFIFO contains all the data to enable the DMAST to complete 1: previous DMALDs have not put enough data in the MFIFO to enable the DMAST to complete. This fault is a precise abort.
mfifo_err	12	sro,nssraz,nsnsro	0x0	Indicates whether the MFIFO prevented the DMA channel thread from executing DMALD or DMAST: DMALD: 0: MFIFO contains sufficient space 1: MFIFO is too small to hold the data that DMALD requires. DMAST: 0: MFIFO contains sufficient data 1: MFIFO is too small to store the data to enable DMAST to complete. This fault is an imprecise abort.
reserved	11:8	sro,nssraz,nsnsro	0x0	read undefined
ch_rdwr_err	7	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to program the CCR registers to perform a secure read or secure write: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to perform a secure read or secure write. This fault is a precise abort.
ch_periph_err	6	sro,nssraz,nsnsro	0x0	Indicates whether a DMA channel thread, in the Non-secure state, attempts to execute DMAWFP, DMALDP, DMASTP, or DMAFLUSHP with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFP to wait for a secure peripheral, b) DMALDP or DMASTP to notify a secure peripheral, or c) DMAFLUSHP to flush a secure peripheral. This fault is a precise abort.

Field Name	Bits	Type	Reset Value	Description
ch_evnt_err	5	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread attempts to execute DMAWFE or DMASEV with inappropriate security permissions: 0: a DMA channel thread in the Non-secure state is not violating the security permissions 1: a DMA channel thread in the Non-secure state attempted to execute either: a) DMAWFE to wait for a secure event, or b) DMASEV to create a secure event or secure interrupt. This fault is a precise abort.
reserved	4:2	sro,nss raz,ns nsro	0x0	read undefined
operand_invalid	1	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an instruction operand that was not valid for the configuration of the DMAC: 0: valid operand 1: invalid operand. This fault is a precise abort.
undef_instr	0	sro,nss raz,ns nsro	0x0	Indicates whether the DMA channel thread was attempting to execute an undefined instruction: 0: defined instruction 1: undefined instruction. This fault is a precise abort.

Register (dmac) CSR0

Name	CSR0
Software Name	CS0
Relative Address	0x00000100
Absolute Address	dmac0_ns: 0xF8004100 dmac0_s: 0xF8003100
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Channel Status DMA Channel 0

Register CSR0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nssraz,nsnsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC0

Name	CPC0
Relative Address	0x00000104
Absolute Address	dmac0_ns: 0xF8004104 dmac0_s: 0xF8003104
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Channel PC for DMA Channel 0

Register CPC0 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nssraz,nsnsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) CSR1

Name	CSR1
Software Name	XDmaPs_CSn_OFFSET(1)
Relative Address	0x00000108
Absolute Address	dmac0_ns: 0xF8004108 dmac0_s: 0xF8003108
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Channel Status DMA Channel 1

Register CSR1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nssraz,nsnsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC1

Name	CPC1
Software Name	XDmaPs_CPCn_OFFSET(1)
Relative Address	0x0000010C
Absolute Address	dmac0_ns: 0xF800410C dmac0_s: 0xF800310C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description Channel PC for DMA Channel 1

Register CPC1 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nss raz,ns nsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) CSR2

Name CSR2

Software Name XDmaPs_CSn_OFFSET(2)

Relative Address 0x00000110

Absolute Address dmac0_ns: 0xF8004110
dmac0_s: 0xF8003110

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Channel Status DMA Channel 2

Register CSR2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nss raz,ns nsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nss raz,ns nsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nss raz,ns nsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC2

Name	CPC2
Software Name	XDmaPs_CPCn_OFFSET(2)
Relative Address	0x00000114
Absolute Address	dmac0_ns: 0xF8004114 dmac0_s: 0xF8003114
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description Channel PC for DMA Channel 2

Register CPC2 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nssraz,nsnsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) CSR3

Name CSR3

Software Name XDmaPs_CSn_OFFSET(3)

Relative Address 0x00000118

Absolute Address dmac0_ns: 0xF8004118
dmac0_s: 0xF8003118

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Channel Status DMA Channel 3

Register CSR3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nssraz,nsnsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC3

Name	CPC3
Software Name	XDmaPs_CPCn_OFFSET(3)
Relative Address	0x0000011C
Absolute Address	dmac0_ns: 0xF800411C dmac0_s: 0xF800311C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description Channel PC for DMA Channel 3

Register CPC3 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nssraz,nsnsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) CSR4

Name CSR4

Software Name XDmaPs_CSn_OFFSET(4)

Relative Address 0x00000120

Absolute Address dmac0_ns: 0xF8004120
dmac0_s: 0xF8003120

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Channel Status DMA Channel 4

Register CSR4 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nssraz,nsnsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC4

Name	CPC4
Software Name	XDmaPs_CPCn_OFFSET(4)
Relative Address	0x00000124
Absolute Address	dmac0_ns: 0xF8004124 dmac0_s: 0xF8003124
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description Channel PC for DMA Channel 4

Register CPC4 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nssraz,nsnsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) CSR5

Name CSR5

Software Name XDmaPs_CSn_OFFSET(5)

Relative Address 0x00000128

Absolute Address dmac0_ns: 0xF8004128
dmac0_s: 0xF8003128

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Channel Status DMA Channel 5

Register CSR5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nssraz,nsnsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC5

Name	CPC5
Software Name	XDmaPs_CPCn_OFFSET(5)
Relative Address	0x0000012C
Absolute Address	dmac0_ns: 0xF800412C dmac0_s: 0xF800312C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description Channel PC for DMA Channel 5

Register CPC5 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nssraz,nsnsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) CSR6

Name CSR6

Software Name XDmaPs_CSn_OFFSET(6)

Relative Address 0x00000130

Absolute Address dmac0_ns: 0xF8004130
dmac0_s: 0xF8003130

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Channel Status DMA Channel 6

Register CSR6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nssraz,nsnsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC6

Name	CPC6
Software Name	XDmaPs_CPCn_OFFSET(6)
Relative Address	0x00000134
Absolute Address	dmac0_ns: 0xF8004134 dmac0_s: 0xF8003134
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description	Channel PC for DMA Channel 6

Register CPC6 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nssraz,nsnsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) CSR7

Name	CSR7
Software Name	XDmaPs_CSn_OFFSET(7)
Relative Address	0x00000138
Absolute Address	dmac0_ns: 0xF8004138 dmac0_s: 0xF8003138
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Channel Status DMA Channel 7

Register CSR7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	reserved,read undefined
CNS	21	sro,nssraz,nsnsro	0x0	Security status of the DMA channel thread: 0: Secure state 1: Non-secure state.
reserved	20:16	rud	0x0	reserved,read undefined
dmawfp_periph	15	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the periph operand is set: 0: periph operand not set 1: periph operand set. Note: the status only applies when the channel is connected to one of the four peripheral request interfaces.
dmawfp_b_ns	14	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes DMAWFP, this bit indicates whether the burst or single operand were set: 0: single operand set 1: burst operand set
reserved	13:9	rud	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
wakeup_num	8:4	sro,nssraz,nsnsro	0x0	When the DMA channel thread executes a WFE or WFP instruction, these bits indicate the event or peripheral number that the channel is waiting for: Waiting for Event (WFE): 0 0000: waiting for event 0 0 0001: waiting for event 1 ... 0 1111: waiting for event 15 1 xxxx: reserved Waiting for Peripheral (WFP): 0 0000: waiting for peripheral 0 0 0001: waiting for peripheral 1 0 0010: waiting for peripheral 2 0 0011: waiting for peripheral 3 1 11xx: reserved
channel_status	3:0	sro,nssraz,nsnsro	0x0	The channel status encoding is: 0000: Stopped 0001: Executing 0010: Cache miss 0011: Updating PC 0100: Waiting for event 0101: At barrier 0110: reserved 0111: Waiting for peripheral 1000: Killing 1001: Completing 1010 to 1101: reserved 1110: Faulting completing 1111: Faulting.

Register (dmac) CPC7

Name	CPC7
Software Name	XDmaPs_CPCn_OFFSET(7)
Relative Address	0x0000013C
Absolute Address	dmac0_ns: 0xF800413C dmac0_s: 0xF800313C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description Channel PC for DMA Channel 7

Register CPC7 Details

Field Name	Bits	Type	Reset Value	Description
pc_chnl	31:0	sro,nss raz,ns nsro	0x0	Program counter (physical memory address) for DMA channel thread.

Register (dmac) SAR0

Name SAR0

Software Name SA_0

Relative Address 0x00000400

Absolute Address dmac0_ns: 0xF8004400
dmac0_s: 0xF8003400

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Source Address DMA Channel 0

Register SAR0 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nss raz,ns nsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR0

Name DAR0

Software Name DA_0

Relative Address 0x00000404

Absolute Address dmac0_ns: 0xF8004404
dmac0_s: 0xF8003404

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Destination Addr DMA Channel 0

Register DAR0 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nss raz,ns nsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR0

Name	CCR0
Software Name	CC_0
Relative Address	0x00000408
Absolute Address	dmac0_ns: 0xF8004408 dmac0_s: 0xF8003408
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 0

Register CCR0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nss raz,ns nsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nss raz,ns nsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
dst_prot_ctrl	24:22	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.
dst_burst_len	21:18	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.

Field Name	Bits	Type	Reset Value	Description
src_cache_ctrl	13:11	sro,nss raz,ns nsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_0

Name	LC0_0
Relative Address	0x0000040C
Absolute Address	dmac0_ns: 0xF800440C dmac0_s: 0xF800340C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 0

Register LC0_0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_0

Name	LC1_0
Relative Address	0x00000410
Absolute Address	dmac0_ns: 0xF8004410 dmac0_s: 0xF8003410
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 0

Register LC1_0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) SAR1

Name	SAR1
Software Name	XDmaPs_SA_n_OFFSET(1)
Relative Address	0x00000420
Absolute Address	dmac0_ns: 0xF8004420 dmac0_s: 0xF8003420
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Source address DMA Channel 1

Register SAR1 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nssraz,nsnsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR1

Name	DAR1
Software Name	XDmaPs_DA_n_OFFSET(1)
Relative Address	0x00000424
Absolute Address	dmac0_ns: 0xF8004424 dmac0_s: 0xF8003424
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Destination Addr DMA Channel 1

Register DAR1 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nssraz,nsnsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR1

Name	CCR1

Software Name	XDmaPs_CC_n_OFFSET(1)
Relative Address	0x00000428
Absolute Address	dmac0_ns: 0xF8004428 dmac0_s: 0xF8003428
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 1

Register CCR1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nssraz,nsnsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nssraz,nsnsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.
dst_prot_ctrl	24:22	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.

Field Name	Bits	Type	Reset Value	Description
dst_burst_len	21:18	sro,nssraz,nsnsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nssraz,nsnsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nssraz,nsnsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.
src_cache_ctrl	13:11	sro,nssraz,nsnsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_1

Name	LC0_1
Software Name	XDmaPs_LC0_n_OFFSET(1)
Relative Address	0x0000042C

Absolute Address	dmac0_ns: 0xF800442C dmac0_s: 0xF800342C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 1

Register LC0_1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_1

Name	LC1_1
Software Name	XDmaPs_LC1_n_OFFSET(1)
Relative Address	0x00000430
Absolute Address	dmac0_ns: 0xF8004430 dmac0_s: 0xF8003430
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 1

Register LC1_1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) SAR2

Name	SAR2
Software Name	XDmaPs_SA_n_OFFSET(2)

Relative Address	0x00000440
Absolute Address	dmac0_ns: 0xF8004440 dmac0_s: 0xF8003440
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Source Address DMA Channel 2

Register SAR2 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nssraz,nsnsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR2

Name	DAR2
Software Name	XDmaPs_DA_n_OFFSET(2)
Relative Address	0x00000444
Absolute Address	dmac0_ns: 0xF8004444 dmac0_s: 0xF8003444
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Destination Addr DMA Channel 2

Register DAR2 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nssraz,nsnsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR2

Name	CCR2
Software Name	XDmaPs_CC_n_OFFSET(2)
Relative Address	0x00000448

Absolute Address	dmac0_ns: 0xF8004448 dmac0_s: 0xF8003448
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 2

Register CCR2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nssraz,nsnsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nssraz,nsnsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.
dst_prot_ctrl	24:22	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.

Field Name	Bits	Type	Reset Value	Description
dst_burst_len	21:18	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.
src_cache_ctrl	13:11	sro,nss raz,ns nsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_2

Name	LC0_2
Software Name	XDmaPs_LC0_n_OFFSET(2)
Relative Address	0x0000044C

Absolute Address	dmac0_ns: 0xF800444C dmac0_s: 0xF800344C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 2

Register LC0_2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_2

Name	LC1_2
Software Name	XDmaPs_LC1_n_OFFSET(2)
Relative Address	0x00000450
Absolute Address	dmac0_ns: 0xF8004450 dmac0_s: 0xF8003450
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 2

Register LC1_2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) SAR3

Name	SAR3
Software Name	XDmaPs_SA_n_OFFSET(3)

Relative Address	0x00000460
Absolute Address	dmac0_ns: 0xF8004460 dmac0_s: 0xF8003460
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Source Address DMA Channel 3

Register SAR3 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nssraz,nsnsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR3

Name	DAR3
Software Name	XDmaPs_DA_n_OFFSET(3)
Relative Address	0x00000464
Absolute Address	dmac0_ns: 0xF8004464 dmac0_s: 0xF8003464
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Destination Addr DMA Channel 3

Register DAR3 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nssraz,nsnsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR3

Name	CCR3
Software Name	XDmaPs_CC_n_OFFSET(3)
Relative Address	0x00000468

Absolute Address	dmac0_ns: 0xF8004468 dmac0_s: 0xF8003468
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 3

Register CCR3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nssraz,nsnsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nssraz,nsnsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.
dst_prot_ctrl	24:22	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.

Field Name	Bits	Type	Reset Value	Description
dst_burst_len	21:18	sro,nssraz,nsnsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nssraz,nsnsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nssraz,nsnsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.
src_cache_ctrl	13:11	sro,nssraz,nsnsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_3

Name	LC0_3
Software Name	XDmaPs_LC0_n_OFFSET(3)
Relative Address	0x0000046C

Absolute Address	dmac0_ns: 0xF800446C dmac0_s: 0xF800346C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 3

Register LC0_3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_3

Name	LC1_3
Software Name	XDmaPs_LC1_n_OFFSET(3)
Relative Address	0x00000470
Absolute Address	dmac0_ns: 0xF8004470 dmac0_s: 0xF8003470
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 3

Register LC1_3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) SAR4

Name	SAR4
Software Name	XDmaPs_SA_n_OFFSET(4)

Relative Address	0x00000480
Absolute Address	dmac0_ns: 0xF8004480 dmac0_s: 0xF8003480
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Source Address DMA Channel 4

Register SAR4 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nssraz,nsnsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR4

Name	DAR4
Software Name	XDmaPs_DA_n_OFFSET(4)
Relative Address	0x00000484
Absolute Address	dmac0_ns: 0xF8004484 dmac0_s: 0xF8003484
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Destination Addr DMA Channel 4

Register DAR4 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nssraz,nsnsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR4

Name	CCR4
Software Name	XDmaPs_CC_n_OFFSET(4)
Relative Address	0x00000488

Absolute Address	dmac0_ns: 0xF8004488 dmac0_s: 0xF8003488
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 4

Register CCR4 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nssraz,nsnsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nssraz,nsnsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.
dst_prot_ctrl	24:22	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.

Field Name	Bits	Type	Reset Value	Description
dst_burst_len	21:18	sro,nssraz,nsnsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nssraz,nsnsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nssraz,nsnsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.
src_cache_ctrl	13:11	sro,nssraz,nsnsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_4

Name	LC0_4
Software Name	XDmaPs_LC0_n_OFFSET(4)
Relative Address	0x0000048C

Absolute Address	dmac0_ns: 0xF800448C dmac0_s: 0xF800348C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 4

Register LC0_4 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_4

Name	LC1_4
Software Name	XDmaPs_LC1_n_OFFSET(4)
Relative Address	0x00000490
Absolute Address	dmac0_ns: 0xF8004490 dmac0_s: 0xF8003490
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 4

Register LC1_4 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) SAR5

Name	SAR5
Software Name	XDmaPs_SA_n_OFFSET(5)

Relative Address	0x000004A0
Absolute Address	dmac0_ns: 0xF80044A0 dmac0_s: 0xF80034A0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Source Address DMA Channel 5

Register SAR5 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nssraz,nsnsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR5

Name	DAR5
Software Name	XDmaPs_DA_n_OFFSET(5)
Relative Address	0x000004A4
Absolute Address	dmac0_ns: 0xF80044A4 dmac0_s: 0xF80034A4
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Destination Addr DMA Channel 5

Register DAR5 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nssraz,nsnsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR5

Name	CCR5
Software Name	XDmaPs_CC_n_OFFSET(5)
Relative Address	0x000004A8

Absolute Address	dmac0_ns: 0xF80044A8 dmac0_s: 0xF80034A8
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 5

Register CCR5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nssraz,nsnsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nssraz,nsnsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.
dst_prot_ctrl	24:22	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.

Field Name	Bits	Type	Reset Value	Description
dst_burst_len	21:18	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.
src_cache_ctrl	13:11	sro,nss raz,ns nsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_5

Name	LC0_5
Software Name	XDmaPs_LC0_n_OFFSET(5)
Relative Address	0x000004AC

Absolute Address	dmac0_ns: 0xF80044AC dmac0_s: 0xF80034AC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 5

Register LC0_5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_5

Name	LC1_5
Software Name	XDmaPs_LC1_n_OFFSET(5)
Relative Address	0x000004B0
Absolute Address	dmac0_ns: 0xF80044B0 dmac0_s: 0xF80034B0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 5

Register LC1_5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) SAR6

Name	SAR6
Software Name	XDmaPs_SA_n_OFFSET(6)

Relative Address	0x000004C0
Absolute Address	dmac0_ns: 0xF80044C0 dmac0_s: 0xF80034C0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Source Address DMA Channel 6

Register SAR6 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nssraz,nsnsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR6

Name	DAR6
Software Name	XDmaPs_DA_n_OFFSET(6)
Relative Address	0x000004C4
Absolute Address	dmac0_ns: 0xF80044C4 dmac0_s: 0xF80034C4
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Destination Addr DMA Channel 6

Register DAR6 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nssraz,nsnsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR6

Name	CCR6
Software Name	XDmaPs_CC_n_OFFSET(6)
Relative Address	0x000004C8

Absolute Address	dmac0_ns: 0xF80044C8 dmac0_s: 0xF80034C8
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 6

Register CCR6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nssraz,nsnsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nssraz,nsnsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.
dst_prot_ctrl	24:22	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.

Field Name	Bits	Type	Reset Value	Description
dst_burst_len	21:18	sro,nssraz,nsnsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nssraz,nsnsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nssraz,nsnsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.
src_cache_ctrl	13:11	sro,nssraz,nsnsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_6

Name	LC0_6
Software Name	XDmaPs_LC0_n_OFFSET(6)
Relative Address	0x000004CC

Absolute Address	dmac0_ns: 0xF80044CC dmac0_s: 0xF80034CC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 6

Register LC0_6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_6

Name	LC1_6
Software Name	XDmaPs_LC1_n_OFFSET(6)
Relative Address	0x000004D0
Absolute Address	dmac0_ns: 0xF80044D0 dmac0_s: 0xF80034D0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 6

Register LC1_6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) SAR7

Name	SAR7
Software Name	XDmaPs_SA_n_OFFSET(7)

Relative Address	0x000004E0
Absolute Address	dmac0_ns: 0xF80044E0 dmac0_s: 0xF80034E0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Source Address DMA Channel 7

Register SAR7 Details

Field Name	Bits	Type	Reset Value	Description
src_addr	31:0	sro,nssraz,nsnsro	0x0	Source data address (physical memory address) for DMA channel thread.

Register (dmac) DAR7

Name	DAR7
Software Name	XDmaPs_DA_n_OFFSET(7)
Relative Address	0x000004E4
Absolute Address	dmac0_ns: 0xF80044E4 dmac0_s: 0xF80034E4
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Destination Addr DMA Channel 7

Register DAR7 Details

Field Name	Bits	Type	Reset Value	Description
dest_addr	31:0	sro,nssraz,nsnsro	0x0	Destination data address (physical memory address) for DMA channel thread.

Register (dmac) CCR7

Name	CCR7
Software Name	XDmaPs_CC_n_OFFSET(7)
Relative Address	0x000004E8

Absolute Address	dmac0_ns: 0xF80044E8 dmac0_s: 0xF80034E8
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00800200
Description	Channel Control DMA Channel 7

Register CCR7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	rud	0x0	reserved, read undefined
endian_swap_size	30:28	sro,nssraz,nsnsro	0x0	Data swap: little-endian and byte-invariant big-endian (BE-8) formats. 000: No swap, 8-bit data 001: Swap bytes within 16-bit data 010: Swap bytes within 32-bit data 011: Swap bytes within 64-bit data 100: Swap bytes within 128-bit data 101 to 111: Reserved
dst_cache_ctrl	27:25	sro,nssraz,nsnsro	0x0	Programs the AXI AWCACHE signals that are used when the DMAC writes to the destination (0: Low, 1: High): Bit [27] programs AWCACHE[3] Hardwired Low to AWCACHE[2] Bit [26] programs AWCACHE[1] Bit [25] programs AWCACHE[0] Note: Setting AWCACHE[3,1]=b10 violates the AXI protocol.
dst_prot_ctrl	24:22	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AWPROT signals that are used when the DMAC writes the destination data (0: Low, 1: High): Bit [24] programs AWPROT[2] Bit [23] programs AWPROT[1] Bit [22] programs AWPROT[0] Note: Only DMA channels in the Secure state can program AWPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set AWPROT[1] Low, then the DMA channel aborts.

Field Name	Bits	Type	Reset Value	Description
dst_burst_len	21:18	sro,nssraz,nsnsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it writes the destination data: 0000: 1 data transfer 0001: 2 data transfers 0010: 3 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWLEN[3:0].
dst_burst_size	17:15	sro,nssraz,nsnsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC writes to the destination: 000: writes 1 byte per beat 001: writes 2 bytes per beat 010: writes 4 bytes per beat 011: writes 8 bytes per beat 100: writes 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC writes out of the MFIFO when it executes a DMAST instruction is the product of dst_burst_len and dst_burst_size. Note: These bits control the state of AWSIZE[2:0].
dst_inc	14	sro,nssraz,nsnsro	0x0	Programs the burst type that the DMAC performs when it writes the destination data: 0: Fixed-address burst. The DMAC signals AWBURST[0] Low. 1: Incrementing-address burst. The DMAC signals AWBURST[0] HIgh.
src_cache_ctrl	13:11	sro,nssraz,nsnsro	0x0	Programs the AXI ARCACHE signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [13] programs ARCACHE[2] Bit [12] programs ARCACHE[1] Bit [11] programs ARCACHE[0] Note: The DMAC ties ARCACHE[3] Low. Setting ARCACHE[2:1]= b10 violates the AXI protocol.

Field Name	Bits	Type	Reset Value	Description
src_prot_ctrl	10:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	Programs the AXI ARPROT signals that are used for DMA reads of the source data (0: Low, 1: High): Bit [10] programs ARPROT[2] Bit [9] programs ARPROT[1] Bit [8] programs ARPROT[0] Note: Only DMA channels in the Secure state can program ARPROT[1] Low, that is, a secure access. If a DMA channel in the Non-secure state attempts to set ARPROT[1] Low, the DMA channel aborts.
src_burst_len	7:4	sro,nss raz,ns nsro	0x0	For each burst, these bits program the number of data transfers that the DMAC performs when it reads the source data: 0000: 1 data transfer 0001: 2 data transfers ... 1111: 16 data transfers. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARLEN[3:0].
src_burst_size	3:1	sro,nss raz,ns nsro	0x0	For each beat within a burst, it programs the number of bytes that the DMAC reads from the source: 000: reads 1 byte per beat 001: reads 2 bytes per beat 010: reads 4 bytes per beat 011: reads 8 bytes per beat 100: reads 16 bytes per beat 101 to 111: reserved. The total number of bytes that the DMAC reads into the MFIFO when it executes a DMALD instruction is the product of src_burst_len and src_burst_size. Note: These bits control the state of ARSIZE[2:0].
src_inc	0	sro,nss raz,ns nsro	0x0	Programs the burst type that the DMAC performs when it reads the source data: 0: Fixed-address burst, DMAC signal ARBURST[0] driven Low. 1: Incrementing-address burst, DMAC signal ARBURST[0] driven High.

Register (dmac) LC0_7

Name	LC0_7
Software Name	XDmaPs_LC0_n_OFFSET(7)
Relative Address	0x000004EC

Absolute Address	dmac0_ns: 0xF80044EC dmac0_s: 0xF80034EC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 0 DMA Channel 7

Register LC0_7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter zero for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter zero.

Register (dmac) LC1_7

Name	LC1_7
Software Name	XDmaPs_LC1_n_OFFSET(7)
Relative Address	0x000004F0
Absolute Address	dmac0_ns: 0xF80044F0 dmac0_s: 0xF80034F0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Loop Counter 1 DMA Channel 7

Register LC1_7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	reserved, read undefined
loop_counter_iteration	7:0	sro,nssraz,nsnsro	0x0	Provides the status of loop counter one for the DMA channel thread. The DMAC updates this register when it executes DMALPEND[S|B], and the DMA channel thread is programmed to use loop counter one.

Register (dmac) DBGSTATUS

Name	DBGSTATUS
Relative Address	0x00000D00

Absolute Address	dmac0_ns: 0xF8004D00 dmac0_s: 0xF8003D00
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DMA Manager Execution Status

Register DBGSTATUS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rud	0x0	reserved, read undefined
dbgstatus	0	sro,nssraz,nsnsro	0x0	The DMA manager Execution/Debug status: 0: Idle 1: Busy.

Register (dmac) DBGCMD

Name	DBGCMD
Relative Address	0x00000D04
Absolute Address	dmac0_ns: 0xF8004D04 dmac0_s: 0xF8003D04
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DMA Manager Instr. Command

Register DBGCMD Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rud	0x0	reserved, read undefined
dbgcmd	1:0	swo,nssraz,nsnswo	0x0	Command the DMA manager to execute the instruction defined in the two DBGINST registers. 00: execute the instruction. others: reserved.

Register (dmac) DBGINST0

Name	DBGINST0
Relative Address	0x00000D08

Absolute Address	dmac0_ns: 0xF8004D08 dmac0_s: 0xF8003D08
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DMA Manager Instruction Part A

Register DBGINST0 Details

Field Name	Bits	Type	Reset Value	Description
instruction_byte1	31:24	swo,nssraz,nsnswo	0x0	instruction byte 1
instruction_byte0	23:16	swo,nssraz,nsnswo	0x0	instruction byte 0
reserved	15:11	waz	0x0	reserved, write as 0
channel_num	10:8	swo,nssraz,nsnswo	0x0	DMA channel number: 000: DMA channel 0 001: DMA channel 1 010: DMA channel 2 ... 111: DMA channel 7
reserved	7:1	waz	0x0	reserved, write as 0
debug_thread	0	swo,nssraz,nsnswo	0x0	The debug thread encoding is as folLows: 0: DMA manager thread 1: DMA channel. Note: When set to 1, the Channel number field selects the DMA channel to debug.

Register (dmac) DBGINST1

Name	DBGINST1
Relative Address	0x00000D0C
Absolute Address	dmac0_ns: 0xF8004D0C dmac0_s: 0xF8003D0C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DMA Manager Instruction Part B

Register DBGINST1 Details

Field Name	Bits	Type	Reset Value	Description
instruction_byte5	31:24	swo,nssraz,nsnswo	0x0	instruction byte 5
instruction_byte4	23:16	swo,nssraz,nsnswo	0x0	instruction byte 4
instruction_byte3	15:8	swo,nssraz,nsnswo	0x0	instruction byte 3
instruction_byte2	7:0	swo,nssraz,nsnswo	0x0	instruction byte 2

Register (dmac) CR0

Name	CR0
Relative Address	0x00000E00
Absolute Address	dmac0_ns: 0xF8004E00 dmac0_s: 0xF8003E00
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x001E3071
Description	Config. 0: Events, Peripheral Interfaces, PC, Mode

Register CR0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rud	0x0	read undefined
num_events	21:17	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0xF	The DMA Controller supports 16 events. This register always reads 01111 (15d).
num_periph_req	16:12	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x3	The DMA Controller supports four peripheral interfaces. This register always reads 00011 (3d).
reserved	11:7	rud	0x0	read undefined
num_chnls	6:4	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x7	The DMA Controller supports eight channel threads. This register always reads 00111 (7d).

Field Name	Bits	Type	Reset Value	Description
reserved	3	rud	0x0	read undefined
mgr_ns_at_rst	2	sro,nssraz,nsnsro	0x0	Indicates the status of the slcr.TZ_DMA_NS bit when the DMAC exits from reset: 0: TZ_DMA_NS was Low 1: TZ_DMA_NS was HIgh
boot_en	1	sro,nssraz,nsnsro	0x0	Indicates the status of the boot_from_pc signal when the DMAC exited from reset: 0 = boot_from_pc was LOW 1 = boot_from_pc was HIGH.
periph_req	0	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x1	The DMAC provides the peripheral request interfaces.

Register (dmac) CR1

Name	CR1
Relative Address	0x00000E04
Absolute Address	dmac0_ns: 0xF8004E04 dmac0_s: 0xF8003E04
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00000074
Description	Config. 1: Instruction Cache

Register CR1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
num_icache_lines	7:4	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x7	The DMAC iCache has eight lines.
reserved	3	rud	0x0	read undefined
icache_len	2:0	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x4	The length of an i-cache line is sixteen bytes.

Register (dmac) CR2

Name	CR2

Relative Address	0x00000E08
Absolute Address	dmac0_ns: 0xF8004E08 dmac0_s: 0xF8003E08
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Config. 2: DMA Mgr Boot Addr

Register CR2 Details

Field Name	Bits	Type	Reset Value	Description
boot_addr	31:0	sro,nss raz,ns nsro	0x0	The boot address for the DMAC manager is hardwired to 0. This is a system memory address.

Register (dmac) CR3

Name	CR3
Relative Address	0x00000E0C
Absolute Address	dmac0_ns: 0xF8004E0C dmac0_s: 0xF8003E0C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Config. 3: Security state of IRQs

Register CR3 Details

Field Name	Bits	Type	Reset Value	Description
INS	31:0	sro,nss raz,ns nsro	0x0	The value of the slcr.TZ_DMA_IRQ_NS bits (boot_irq_ns signals) when the DMAC reset deasserts. Reserved

Register (dmac) CR4

Name	CR4
Relative Address	0x00000E10
Absolute Address	dmac0_ns: 0xF8004E10 dmac0_s: 0xF8003E10
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	Config 4, Security of Periph Interfaces

Register CR4 Details

Field Name	Bits	Type	Reset Value	Description
PNS	31:0	sro,nssraz,nsnsro	0x0	Reflects the slcr.TZ_DMA_PERIPH_NS register values for the four peripheral request interfaces when the DMAC is unreset. 0: Secure state 1: Non-secure state Reserved

Register (dmac) CRD

Name	CRD
Software Name	CRDN
Relative Address	0x00000E14
Absolute Address	dmac0_ns: 0xF8004E14 dmac0_s: 0xF8003E14
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x07FF7F73
Description	DMA configuration

Register CRD Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	rud	0x0	read undefined
data_buffer_dep	29:20	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x7F	The MFIFO dept is 128 double words (64-bit).
rd_q_dep	19:16	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0xF	The depth of the Read Queue is hardwired at 16 lines.
reserved	15	rud	0x0	read undefined
rd_cap	14:12	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x7	The number of possible outstanding Read Transactions is hardwired at 8.

Field Name	Bits	Type	Reset Value	Description
wr_q_dep	11:8	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0xF	The depth of the Write Queue is hardwired at 16 lines.
reserved	7	rud	0x0	read undefined
wr_cap	6:4	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x7	The number of outstanding Write Transactions is is hardwired at 8.
reserved	3	rud	0x0	read undefined
data_width	2:0	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x3	The data width of the AXI master interface 64 bits.

Register (dmac) WD

Name	WD
Relative Address	0x00000E80
Absolute Address	dmac0_ns: 0xF8004E80 dmac0_s: 0xF8003E80
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Watchdog Timer

Register WD Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rud	0x0	read undefined
wd_irq_only	0	sro,nss raz,ns nsro	0x0	When a lock-up is detected, the DMAC aborts the DMA channel thread and asserts the Abort interrupt.

Register (dmac) periph_id_0

Name	periph_id_0
Software Name	PERIPH_ID_0
Relative Address	0x00000FE0
Absolute Address	dmac0_ns: 0xF8004FE0 dmac0_s: 0xF8003FE0
Width	32 bits

Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00000030
Description	Peripheral Idenfication register 0

Register periph_id_0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
part_number_0	7:0	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x30	returns 0x30

Register (dmac) periph_id_1

Name	periph_id_1
Software Name	PERIPH_ID_1
Relative Address	0x00000FE4
Absolute Address	dmac0_ns: 0xF8004FE4 dmac0_s: 0xF8003FE4
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00000013
Description	Peripheral Idenfication register 1

Register periph_id_1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
designer_0	7:4	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x1	returns 0x1
part_number_1	3:0	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0x3	returns 0x3

Register (dmac) periph_id_2

Name	periph_id_2
Software Name	PERIPH_ID_2

Relative Address	0x00000FE8
Absolute Address	dmac0_ns: 0xF8004FE8 dmac0_s: 0xF8003FE8
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00000024
Description	Peripheral Idenfication register 2

Register periph_id_2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
revision	7:4	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x2	DMAC IP revision is r1p1.
designer_1	3:0	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x4	returns 0x4

Register (dmac) periph_id_3

Name	periph_id_3
Software Name	PERIPH_ID_3
Relative Address	0x00000FEC
Absolute Address	dmac0_ns: 0xF8004FEC dmac0_s: 0xF8003FEC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Peripheral Idenfication register 3

Register periph_id_3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rud	0x0	read undefined
integration_cfg	0	sro,nss raz,ns nsro	0x0	The DMAC does not contain integration test logic

Register (dmac) pcell_id_0

Name	pcell_id_0
Software Name	PCELL_ID_0
Relative Address	0x00000FF0
Absolute Address	dmac0_ns: 0xF8004FF0 dmac0_s: 0xF8003FF0
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x0000000D
Description	Compontent Idenfication register 0

Register pcell_id_0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
pcell_id_0	7:0	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0xD	returnx 0x0D

Register (dmac) pcell_id_1

Name	pcell_id_1
Software Name	PCELL_ID_1
Relative Address	0x00000FF4
Absolute Address	dmac0_ns: 0xF8004FF4 dmac0_s: 0xF8003FF4
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x000000F0
Description	Compontent Idenfication register 1

Register pcell_id_1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
pcell_id_1	7:0	sro,nssraz,nsnsro	dmac0_ns: 0x0 dmac0_s: 0xF0	returns 0xF0

Register (dmac) pcell_id_2

Name	pcell_id_2
Software Name	PCELL_ID_2
Relative Address	0x00000FF8
Absolute Address	dmac0_ns: 0xF8004FF8 dmac0_s: 0xF8003FF8
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x00000005
Description	Compontent Idenfication register 2

Register pcell_id_2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
pcell_id_2	7:0	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0x5	returns 0x05

Register (dmac) pcell_id_3

Name	pcell_id_3
Software Name	PCELL_ID_3
Relative Address	0x00000FFC
Absolute Address	dmac0_ns: 0xF8004FFC dmac0_s: 0xF8003FFC
Width	32 bits
Access Type	mixed
Reset Value	dmac0_ns: 0x00000000 dmac0_s: 0x000000B1
Description	Compontent Idenfication register 3

Register pcell_id_3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rud	0x0	read undefined
pcell_id_3	7:0	sro,nss raz,ns nsro	dmac0_ns: 0x0 dmac0_s: 0xB1	returns 0xB1

B.18 Gigabit Ethernet Controller (GEM)

Module Name	Gigabit Ethernet Controller (GEM)
Base Address	0xE000B000 gem0 0xE000C000 gem1
Description	Gigabit Ethernet Controller
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
net_ctrl	0x00000000	32	mixed	0x00000000	Network Control
net_cfg	0x00000004	32	rw	0x00080000	Network Configuration
net_status	0x00000008	32	ro	x	Network Status
dma_cfg	0x00000010	32	mixed	0x00020784	DMA Configuration
tx_status	0x00000014	32	mixed	0x00000000	Transmit Status
rx_qbar	0x00000018	32	mixed	0x00000000	Receive Buffer Queue Base Address
tx_qbar	0x0000001C	32	mixed	0x00000000	Transmit Buffer Queue Base Address
rx_status	0x00000020	32	mixed	0x00000000	Receive Status
intr_status	0x00000024	32	mixed	0x00000000	Interrupt Status
intr_en	0x00000028	32	wo	x	Interrupt Enable
intr_dis	0x0000002C	32	wo	x	Interrupt Disable
intr_mask	0x00000030	32	mixed	x	Interrupt Mask Status
phy_maint	0x00000034	32	rw	0x00000000	PHY Maintenance
rx_pauseq	0x00000038	32	ro	0x00000000	Received Pause Quantum
tx_pauseq	0x0000003C	32	rw	0x0000FFFF	Transmit Pause Quantum
hash_bot	0x00000080	32	rw	0x00000000	Hash Register Bottom [31:0]
hash_top	0x00000084	32	rw	0x00000000	Hash Register Top [63:32]
spec_addr1_bot	0x00000088	32	rw	0x00000000	Specific Address 1 Bottom [31:0]
spec_addr1_top	0x0000008C	32	mixed	0x00000000	Specific Address 1 Top [47:32]
spec_addr2_bot	0x00000090	32	rw	0x00000000	Specific Address 2 Bottom [31:0]
spec_addr2_top	0x00000094	32	mixed	0x00000000	Specific Address 2 Top [47:32]
spec_addr3_bot	0x00000098	32	rw	0x00000000	Specific Address 3 Bottom [31:0]

Register Name	Address	Width	Type	Reset Value	Description
spec_addr3_top	0x0000009C	32	mixed	0x00000000	Specific Address 3 Top [47:32]
spec_addr4_bot	0x000000A0	32	rw	0x00000000	Specific Address 4 Bottom [31:0]
spec_addr4_top	0x000000A4	32	mixed	0x00000000	Specific Address 4 Top [47:32]
type_id_match1	0x000000A8	32	mixed	0x00000000	Type ID Match 1
type_id_match2	0x000000AC	32	mixed	0x00000000	Type ID Match 2
type_id_match3	0x000000B0	32	mixed	0x00000000	Type ID Match 3
type_id_match4	0x000000B4	32	mixed	0x00000000	Type ID Match 4
wake_on_lan	0x000000B8	32	mixed	0x00000000	Wake on LAN Register
ipg_stretch	0x000000BC	32	mixed	0x00000000	IPG stretch register
stacked_vlan	0x000000C0	32	mixed	0x00000000	Stacked VLAN Register
tx_pfc_pause	0x000000C4	32	mixed	0x00000000	Transmit PFC Pause Register
spec_addr1_mask_bot	0x000000C8	32	rw	0x00000000	Specific Address Mask 1 Bottom [31:0]
spec_addr1_mask_top	0x000000CC	32	mixed	0x00000000	Specific Address Mask 1 Top [47:32]
module_id	0x000000FC	32	ro	0x00020118	Module ID
octets_tx_bot	0x00000100	32	ro	0x00000000	Octets transmitted [31:0] (in frames without error)
octets_tx_top	0x00000104	32	ro	0x00000000	Octets transmitted [47:32] (in frames without error)
frames_tx	0x00000108	32	ro	0x00000000	Frames Transmitted
broadcast_frames_tx	0x0000010C	32	ro	0x00000000	Broadcast frames Tx
multi_frames_tx	0x00000110	32	ro	0x00000000	Multicast frames Tx
pause_frames_tx	0x00000114	32	ro	0x00000000	Pause frames Tx
frames_64b_tx	0x00000118	32	ro	0x00000000	Frames Tx, 64-byte length
frames_65to127b_tx	0x0000011C	32	ro	0x00000000	Frames Tx, 65 to 127-byte length
frames_128to255b_tx	0x00000120	32	ro	0x00000000	Frames Tx, 128 to 255-byte length
frames_256to511b_tx	0x00000124	32	ro	0x00000000	Frames Tx, 256 to 511-byte length
frames_512to1023b_tx	0x00000128	32	ro	0x00000000	Frames Tx, 512 to 1023-byte length
frames_1024to1518b_tx	0x0000012C	32	ro	0x00000000	Frame Tx, 1024 to 1518-byte length
tx_under_runs	0x00000134	32	ro	0x00000000	Transmit under runs
single_collisn_frames	0x00000138	32	ro	0x00000000	Single Collision Frames
multi_collisn_frames	0x0000013C	32	ro	0x00000000	Multiple Collision Frames
excessive_collisns	0x00000140	32	ro	0x00000000	Excessive Collisions
late_collisns	0x00000144	32	ro	0x00000000	Late Collisions

Register Name	Address	Width	Type	Reset Value	Description
deferred_tx_frames	0x00000148	32	ro	0x00000000	Deferred Transmission Frames
carrier_sense_errs	0x0000014C	32	ro	0x00000000	Carrier Sense Errors.
octets_rx_bot	0x00000150	32	ro	0x00000000	Octets Received [31:0]
octets_rx_top	0x00000154	32	ro	0x00000000	Octets Received [47:32]
frames_rx	0x00000158	32	ro	0x00000000	Frames Received
bdcast_fames_rx	0x0000015C	32	ro	0x00000000	Broadcast Frames Rx
multi_frames_rx	0x00000160	32	ro	0x00000000	Multicast Frames Rx
pause_rx	0x00000164	32	ro	0x00000000	Pause Frames Rx
frames_64b_rx	0x00000168	32	ro	0x00000000	Frames Rx, 64-byte length
frames_65to127b_rx	0x0000016C	32	ro	0x00000000	Frames Rx, 65 to 127-byte length
frames_128to255b_rx	0x00000170	32	ro	0x00000000	Frames Rx, 128 to 255-byte length
frames_256to511b_rx	0x00000174	32	ro	0x00000000	Frames Rx, 256 to 511-byte length
frames_512to1023b_rx	0x00000178	32	ro	0x00000000	Frames Rx, 512 to 1023-byte length
frames_1024to1518b_rx	0x0000017C	32	ro	0x00000000	Frames Rx, 1024 to 1518-byte length
undersz_rx	0x00000184	32	ro	0x00000000	Undersize frames received
oversz_rx	0x00000188	32	ro	0x00000000	Oversize frames received
jab_rx	0x0000018C	32	ro	0x00000000	Jabbers received
fcs_errors	0x00000190	32	ro	0x00000000	Frame check sequence errors
length_field_errors	0x00000194	32	ro	0x00000000	Length field frame errors
rx_symbol_errors	0x00000198	32	ro	0x00000000	Receive symbol errors
align_errors	0x0000019C	32	ro	0x00000000	Alignment errors
rx_resource_errors	0x000001A0	32	ro	0x00000000	Receive resource errors
rx_overrun_errors	0x000001A4	32	ro	0x00000000	Receive overrun errors
ip_hdr_csum_errors	0x000001A8	32	ro	0x00000000	IP header checksum errors
tcp_csum_errors	0x000001AC	32	ro	0x00000000	TCP checksum errors
udp_csum_errors	0x000001B0	32	ro	0x00000000	UDP checksum error
timer_strobe_s	0x000001C8	32	rw	0x00000000	1588 timer sync strobe seconds
timer_strobe_ns	0x000001CC	32	mixed	0x00000000	1588 timer sync strobe nanoseconds
timer_s	0x000001D0	32	rw	0x00000000	1588 timer seconds
timer_ns	0x000001D4	32	mixed	0x00000000	1588 timer nanoseconds
timer_adjust	0x000001D8	32	mixed	0x00000000	1588 timer adjust
timer_incr	0x000001DC	32	mixed	0x00000000	1588 timer increment

Register Name	Address	Width	Type	Reset Value	Description
ptp_tx_s	0x000001E0	32	ro	0x00000000	PTP event frame transmitted seconds
ptp_tx_ns	0x000001E4	32	ro	0x00000000	PTP event frame transmitted nanoseconds
ptp_rx_s	0x000001E8	32	ro	0x00000000	PTP event frame received seconds
ptp_rx_ns	0x000001EC	32	ro	0x00000000	PTP event frame received nanoseconds.
ptp_peer_tx_s	0x000001F0	32	ro	0x00000000	PTP peer event frame transmitted seconds
ptp_peer_tx_ns	0x000001F4	32	ro	0x00000000	PTP peer event frame transmitted nanoseconds
ptp_peer_rx_s	0x000001F8	32	ro	0x00000000	PTP peer event frame received seconds
ptp_peer_rx_ns	0x000001FC	32	ro	0x00000000	PTP peer event frame received nanoseconds.
design_cfg2	0x00000284	32	ro	x	Design Configuration 2
design_cfg3	0x00000288	32	ro	0x00000000	Design Configuration 3
design_cfg4	0x0000028C	32	ro	0x00000000	Design Configuration 4
design_cfg5	0x00000290	32	ro	x	Design Configuration 5

Register (GEM) net_ctrl

Name	net_ctrl
Software Name	XEMACPS_NWCTRL
Relative Address	0x00000000
Absolute Address	gem0: 0xE000B000 gem1: 0xE000C000
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Network Control

Register net_ctrl Details

The network control register contains general MAC control functions for both receiver and transmitter.

Field Name	Bits	Type	Reset Value	Description
reserved	31:19	ro	0x0	Reserved, read as zero, ignored on write.
flush_next_rx_dpram_pkt	18	wo	0x0	Flush the next packet from the external RX DPRAM. Writing one to this bit will only have an effect if the DMA is not currently writing a packet already stored in the DPRAM to memory.
tx_pfc_pri_pri_pause_frame	17	wo	0x0	Transmit PFC Priority Based Pause Frame. Takes the values stored in the Transmit PFC Pause Register
en_pfc_pri_pause_rx	16	wo	0x0	Enable PFC Priority Based Pause Reception capabilities. Setting this bit will enable PFC negotiation and recognition of priority based pause frames.
str_rx_timestamp	15	rw	0x0	Store receive time stamp to memory. Setting this bit to one will cause the CRC of every received frame to be replaced with the value of the nanoseconds field of the 1588 timer that was captured as the receive frame passed the message time stamp point. Set to zero for normal operation.
reserved	14	rw	0x0	Reserved. Do not modify.
reserved	13	wo	0x0	Reserved. Do not modify.
tx_zeroq_pause_frame (ZEROPAUSETX)	12	wo	0x0	Transmit zero quantum pause frame. Writing one to this bit causes a pause frame with zero quantum to be transmitted.
tx_pause_frame (PAUSETX)	11	wo	0x0	Transmit pause frame - writing one to this bit causes a pause frame to be transmitted.
tx_halt (HALTTX)	10	wo	0x0	Transmit halt - writing one to this bit halts transmission as soon as any ongoing frame transmission ends.
start_tx (STARTTX)	9	wo	0x0	Start transmission - writing one to this bit starts transmission.
back_pressure	8	rw	0x0	Back pressure - if set in 10M or 100M half duplex mode will force collisions on all received frames.
wren_stat_regs (STATWEN)	7	rw	0x0	Write enable for statistics registers - setting this bit to one means the statistics registers can be written for functional test purposes.
incr_stat_regs (STATINC)	6	wo	0x0	Incremental statistics registers - this bit is write only. Writing a one increments all the statistics registers by one for test purposes.
clear_stat_regs (STATCLR)	5	wo	0x0	Clear statistics registers - this bit is write only. Writing a one clears the statistics registers.
mgmt_port_en (MDEN)	4	rw	0x0	Management port enable - set to one to enable the management port. When zero forces mdio to high impedance state and mdc low.

Field Name	Bits	Type	Reset Value	Description
tx_en (TXEN)	3	rw	0x0	Transmit enable - when set, it enables the GEM transmitter to send data. When reset transmission will stop immediately, the transmit pipeline and control registers will be cleared and the transmit queue pointer register will reset to point to the start of the transmit descriptor list.
rx_en (RXEN)	2	rw	0x0	Receive enable - when set, it enables the GEM to receive data. When reset frame reception will stop immediately and the receive pipeline will be cleared. The receive queue pointer register is unaffected.
loopback_local (LOOPEN)	1	rw	0x0	Loop back local - asserts the loopback_local signal to the system clock generator. Also connects txd to rxd, tx_en to rx_dv and forces full duplex mode. Bit 11 of the network configuration register must be set low to disable TBI mode when in internal loopback. rx_clk and tx_clk may malfunction as the GEM is switched into and out of internal loop back. It is important that receive and transmit circuits have already been disabled when making the switch into and out of internal loop back. Local loopback functionality isn't available in the EP107 Zynq Emulation Platform, because the clocking doesn't map well into an FPGA.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (GEM) net_cfg

Name	net_cfg
Software Name	XEMACPS_NWCFG
Relative Address	0x00000004
Absolute Address	gem0: 0xE000B004 gem1: 0xE000C004
Width	32 bits
Access Type	rw
Reset Value	0x00080000
Description	Network Configuration

Register net_cfg Details

The network configuration register contains functions for setting the mode of operation for the Gigabit Ethernet MAC

Field Name	Bits	Type	Reset Value	Description
unidir_en	31	rw	0x0	NA.
ignore_ipg_rx_er	30	rw	0x0	Ignore IPG rx_er. When set rx_er has no effect on the GEM's operation when rx_dv is low. Set this when using the RGMII wrapper in half-duplex mode.
rx_bad_preamble (BADPREAMBEN)	29	rw	0x0	Receive bad preamble. When set frames with non-standard preamble are not rejected.
ipg_stretch_en (IPDSTRETCH)	28	rw	0x0	IPG stretch enable - when set the transmit IPG can be increased above 96 bit times depending on the previous frame length using the IPG stretch register.
sgmii_en	27	rw	0x0	SGMII mode enable - changes behavior of the auto-negotiation advertisement and link partner ability registers to meet the requirements of SGMII and reduces the duration of the link timer from 10 ms to 1.6 ms
ignore_rx_fcs (FCSIGNORE)	26	rw	0x0	Ignore RX FCS - when set frames with FCS/CRC errors will not be rejected. FCS error statistics will still be collected for frames with bad FCS and FCS status will be recorded in frame's DMA descriptor. For normal operation this bit must be set to zero.
rx_hd_while_tx (HDRXEN)	25	rw	0x0	Enable frames to be received in half-duplex mode while transmitting.
rx_chksum_offld_en (RXCHKSUMEN)	24	rw	0x0	Receive checksum offload enable - when set, the receive checksum engine is enabled. Frames with bad IP, TCP or UDP checksums are discarded.
dis_cp_pause_frame (PAUSECOPYDI)	23	rw	0x0	Disable copy of pause frames - set to one to prevent valid pause frames being copied to memory. When set, pause frames are not copied to memory regardless of the state of the copy all frames bit; whether a hash match is found or whether a type ID match is identified. If a destination address match is found the pause frame will be copied to memory. Note that valid pause frames received will still increment pause statistics and pause the transmission of frames as required.
dbus_width	22:21	rw	0x0	Data bus width. Only valid bus widths may be written if the system is configured to a maximum width less than 128-bits. Zynq defines gem_dma_bus_width_def as 2'b00. 00: 32 bit AMBA AHB data bus width 01: 64 bit AMBA AHB data bus width 10: 128 bit AMBA AHB data bus width 11: 128 bit AMBA AHB data bus width

Field Name	Bits	Type	Reset Value	Description
mdc_clk_div (MDCCLKDIV)	20:18	rw	0x2	MDC clock division - set according to cpu_1xclk speed. These three bits determine the number cpu_1xclk will be divided by to generate MDC. For conformance with the 802.3 specification, MDC must not exceed 2.5 MHz (MDC is only active during MDIO read and write operations). 000: divide cpu_1xclk by 8 (cpu_1xclk up to 20 MHz) 001: divide cpu_1xclk by 16 (cpu_1xclk up to 40 MHz) 010: divide cpu_1xclk by 32 (cpu_1xclk up to 80 MHz) 011: divide cpu_1xclk by 48 (cpu_1xclk up to 120MHz) 100: divide cpu_1xclk by 64 (cpu_1xclk up to 160 MHz) 101: divide cpu_1xclk by 96 (cpu_1xclk up to 240 MHz) 110: divide cpu_1xclk by 128 (cpu_1xclk up to 320 MHz) 111: divide cpu_1xclk by 224 (cpu_1xclk up to 540 MHz)
fcs_remove (FCSREM)	17	rw	0x0	FCS remove - setting this bit will cause received frames to be written to memory without their frame check sequence (last 4 bytes). The frame length indicated will be reduced by four bytes in this mode.
len_err_frame_disc (LENGTHERRDSCRD)	16	rw	0x0	Length field error frame discard - setting this bit causes frames with a measured length shorter than the extracted length field (as indicated by bytes 13 and 14 in a non-VLAN tagged frame) to be discarded. This only applies to frames with a length field less than 0x0600.
rx_buf_offset (RXOFFS)	15:14	rw	0x0	Receive buffer offset - indicates the number of bytes by which the received data is offset from the start of the receive buffer.
pause_en (PAUSEEN)	13	rw	0x0	Pause enable - when set, transmission will pause if a non zero 802.3 classic pause frame is received and PFC has not been negotiated.
retry_test (RETRYTESTEN)	12	rw	0x0	Retry test - must be set to zero for normal operation. If set to one the backoff between collisions will always be one slot time. Setting this bit to one helps test the too many retries condition. Also used in the pause frame tests to reduce the pause counter's decrement time from 512 bit times, to every rx_clk cycle.
pcs_sel	11	rw	0x0	NA 0: GMII/MII interface enabled, TBI disabled 1: TBI enabled, GMII/MII disabled

Field Name	Bits	Type	Reset Value	Description
gige_en (1000)	10	rw	0x0	Gigabit mode enable - setting this bit configures the GEM for 1000 Mbps operation. 0: 10/100 operation using MII or TBI interface 1: Gigabit operation using GMII or TBI interface
ext_addr_match_en (EXTADDRMATCHEN)	9	rw	0x0	External address match enable - when set the external address match interface can be used to copy frames to memory.
rx_1536_byte_frames (1536RXEN)	8	rw	0x0	Receive 1536 byte frames - setting this bit means the GEM will accept frames up to 1536 bytes in length. Normally the GEM would reject any frame above 1518 bytes.
uni_hash_en (UCASTHASHEN)	7	rw	0x0	Unicast hash enable - when set, unicast frames will be accepted when the 6 bit hash function of the destination address points to a bit that is set in the hash register.
multi_hash_en (MCASTHASHEN)	6	rw	0x0	Multicast hash enable - when set, multicast frames will be accepted when the 6 bit hash function of the destination address points to a bit that is set in the hash register.
no_broadcast (BCASTDI)	5	rw	0x0	No broadcast - when set to logic one, frames addressed to the broadcast address of all ones will not be accepted.
copy_all (COPYALLEN)	4	rw	0x0	Copy all frames - when set to logic one, all valid frames will be accepted.
reserved	3	rw	0x0	Reserved. Do not modify.
disc_non_vlan (NVLANDISC)	2	rw	0x0	Discard non-VLAN frames - when set only VLAN tagged frames will be passed to the address matching logic.
full_duplex (FDEN)	1	rw	0x0	Full duplex - if set to logic one, the transmit block ignores the state of collision and carrier sense and allows receive while transmitting. Also controls the half-duplex pin.
speed (100)	0	rw	0x0	Speed - set to logic one to indicate 100Mbps operation, logic zero for 10Mbps. The value of this pin is reflected on the speed_mode[0] output pin.

Register (GEM) net_status

Name	net_status
Software Name	XEMACPS_NWSR
Relative Address	0x00000008
Absolute Address	gem0: 0xE000B008 gem1: 0xE000C008

Width	32 bits
Access Type	ro
Reset Value	x
Description	Network Status

Register net_status Details

The network status register returns status information with respect to the PHY management interface.

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
pfc_pri_pause_neg	6	ro	0x0	Set when PFC Priority Based Pause has been negotiated.
pcs_autoneg_pause_tx_res	5	ro	0x0	NA
pcs_autoneg_pause_rx_res	4	ro	0x0	NA
pcs_autoneg_dup_res	3	ro	0x0	NA
phy_mgmt_idle	2	ro	0x1	The PHY management logic is idle (i.e. has completed).
mdio_in_pin_status (MDIO)	1	ro	x	Returns status of the mdio_in pin
pcs_link_state	0	ro	0x0	NA

Register (GEM) dma_cfg

Name	dma_cfg
Software Name	XEMACPS_DMACR
Relative Address	0x00000010
Absolute Address	gem0: 0xE000B010 gem1: 0xE000C010
Width	32 bits
Access Type	mixed
Reset Value	0x00020784
Description	DMA Configuration

Register dma_cfg Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:25	ro	0x0	Reserved, read as zero, ignored on write.
disc_when_no_ahb	24	rw	0x0	When set, the GEM DMA will automatically discard receive packets from the receiver packet buffer memory when no AHB resource is available. When low, then received packets will remain to be stored in the SRAM based packet buffer until AHB buffer resource next becomes available.
ahb_mem_rx_buf_size (RXBUF)	23:16	rw	0x2	DMA receive buffer size in AHB system memory. The value defined by these bits determines the size of buffer to use in main AHB system memory when writing received data. The value is defined in multiples of 64 bytes such that a value of 0x01 corresponds to buffers of 64 bytes, 0x02 corresponds to 128 bytes etc. For example: 0x02: 128 byte 0x18: 1536 byte (1*max length frame/buffer) 0xA0: 10240 byte (1*10k jumbo frame/buffer) Note that this value should never be written as zero.
reserved	15:12	ro	0x0	Reserved, read as zero, ignored on write.
csum_gen_offload_en (TCPCKSUM)	11	rw	0x0	Transmitter IP, TCP and UDP checksum generation offload enable. When set, the transmitter checksum generation engine is enabled, to calculate and substitute checksums for transmit frames. When clear, frame data is unaffected. If the GEM is not configured to use the DMA packet buffer, this bit is not implemented and will be treated as reserved, read as zero, ignored on write. Zynq uses packet buffer.
tx_pktbuf_memsz_sel (TXSIZE)	10	rw	0x1	Transmitter packet buffer memory size select - Having this bit at zero halves the amount of memory used for the transmit packet buffer. This reduces the amount of memory used by the GEM. It is important to set this bit to one if the full configured physical memory is available. The value in brackets below represents the size that would result for the default maximum configured memory size of 4 kB. 1: Use full configured addressable space (4 kB) 0: Do not use top address bit (2 kB) If the GEM is not configured to use the DMA packet buffer, this bit is not implemented and will be treated as reserved, read as zero, ignored on write. Zynq uses packet buffer.

Field Name	Bits	Type	Reset Value	Description
rx_pktbuf_memsz_sel (RXSIZE)	9:8	rw	0x3	Receiver packet buffer memory size select - Having these bits at less than 11 reduces the amount of memory used for the receive packet buffer. This reduces the amount of memory used by the GEM. It is important to set these bits both to one if the full configured physical memory is available. The value in brackets below represents the size that would result for the default maximum configured memory size of 8 kBs. 00: Do not use top three address bits (1 kB) 01: Do not use top two address bits (2 kB) 10: Do not use top address bit (4 kB) 11: Use full configured addressable space (8 kB) If the controller is not configured to use the DMA packet buffer, these bits are not implemented and will be treated as reserved, read as zero, ignored on write. Zynq uses packet buffer.
ahb_endian_swp_pkt_en (ENDIAN)	7	rw	0x1	AHB endian swap mode enable for packet data accesses - When set, selects swapped endianism for AHB transfers. When clear, selects little endian mode.
ahb_endian_swp_mgmt_en	6	rw	0x0	AHB endian swap mode enable for management descriptor accesses - When set, selects swapped endianism for AHB transfers. When clear, selects little endian mode.
reserved	5	rw	0x0	Reserved, read as zero, ignored on write
ahb_fixed_burst_len (BLENGTH)	4:0	rw	0x4	AHB fixed burst length for DMA data operations - Selects the burst length to attempt to use on the AHB when transferring frame data. Not used for DMA management operations and only used where space and data size allow. Otherwise SINGLE type AHB transfers are used. Upper bits become non-writeable if the configured DMA TX and RX FIFO sizes are smaller than required to support the selected burst size. One-hot priority encoding enforced automatically on register writes as follows, where 'x' represents don't care: 00001: Always use SINGLE AHB bursts 0001x: Always use SINGLE AHB bursts 001xx: Attempt to use INCR4 AHB bursts (default) 01xxx: Attempt to use INCR8 AHB bursts 1xxxx: Attempt to use INCR16 AHB bursts others: reserved

Register (GEM) tx_status

Name tx_status

Software Name	XEMACPS_TXSR
Relative Address	0x00000014
Absolute Address	gem0: 0xE000B014 gem1: 0xE000C014
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Transmit Status

Register tx_status Details

This register, when read, provides details of the status of a transmit. Once read, individual bits may be cleared by writing 1 to them. It is not possible to set a bit to 1 by writing to the register.

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	ro	0x0	Reserved, read as zero, ignored on write.
hresp_not_ok (HRESPNOK)	8	wtc	0x0	Hresp not OK - set when the DMA block sees hresp not OK. Cleared by writing a one to this bit.
late_collision	7	wtc	0x0	Late collision occurred - only set if the condition occurs in gigabit mode, as retry is not attempted. Cleared by writing a one to this bit.
tx_under_run (URUN)	6	wtc	0x0	Transmit under run - this bit is set if the transmitter was forced to terminate a frame that it had already began transmitting due to further data being unavailable. This bit is set if a transmitter status write back has not completed when another status write back is attempted. When using the DMA interface configured for internal FIFO mode, this bit is also set when the transmit DMA has written the SOP data into the FIFO and either the AHB bus was not granted in time for further data, or because an AHB not OK response was returned, or because a used bit was read. When using the DMA interface configured for packet buffer mode, this bit will never be set. When using the external FIFO interface, this bit is also set when the tx_r_underflow input is asserted during a frame transfer. Cleared by writing a 1.
tx_complete (TXCOMPL)	5	wtc	0x0	Transmit complete - set when a frame has been transmitted. Cleared by writing a one to this bit.

Field Name	Bits	Type	Reset Value	Description
tx_corr_ahb_err (BUFEXH)	4	wtc	0x0	Transmit frame corruption due to AHB error - set if an error occurs whilst midway through reading transmit frame from the AHB, including HRESP errors and buffers exhausted mid frame (if the buffers run out during transmission of a frame then transmission stops, FCS shall be bad and tx_er asserted). Also set in DMA packet buffer mode if single frame is too large for configured packet buffer memory size. Cleared by writing a one to this bit.
tx_go (TXGO)	3	ro	0x0	Transmit go - if high transmit is active. When using the exposed FIFO interface, this bit represents bit 3 of the network control register. When using the DMA interface this bit represents the tx_go variable as specified in the transmit buffer description.
retry_limit_exceeded (RXOVR)	2	wtc	0x0	Retry limit exceeded - cleared by writing a one to this bit.
collision (FRAMERX)	1	wtc	0x0	Collision occurred - set by the assertion of collision. Cleared by writing a one to this bit. When operating in 10/100 mode, this status indicates either a collision or a late collision. In gigabit mode, this status is not set for a late collision.
used_bit_read (USEDREAD)	0	wtc	0x0	Used bit read - set when a transmit buffer descriptor is read with its used bit set. Cleared by writing a one to this bit.

Register (GEM) rx_qbar

Name	rx_qbar
Software Name	XEMACPS_RXQBASE
Relative Address	0x00000018
Absolute Address	gem0: 0xE000B018 gem1: 0xE000C018
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Receive Buffer Queue Base Address

Register rx_qbar Details

This register holds the start address of the receive buffer queue (receive buffers descriptor list). The receive buffer queue base address must be initialized before receive is enabled through bit 2 of the network control register. Once reception is enabled, any write to the receive buffer queue base address register is ignored. Reading this register returns the location of the descriptor currently being accessed. This value increments as buffers are used. Software should not use this register for determining where to

remove received frames from the queue as it constantly changes as new frames are received. Software should instead work its way through the buffer descriptor queue checking the 'used' bits.

The descriptors should be aligned at 32-bit boundaries and the descriptors are written to using two individual non sequential accesses.

Field Name	Bits	Type	Reset Value	Description
rx_q_baseaddr	31:2	rw	0x0	Receive buffer queue base address - written with the address of the start of the receive queue.
reserved	1:0	ro	0x0	Reserved, read as 0, ignored on write.

Register (GEM) tx_qbar

Name	tx_qbar
Software Name	XEMACPS_TXQBASE
Relative Address	0x0000001C
Absolute Address	gem0: 0xE000B01C gem1: 0xE000C01C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Transmit Buffer Queue Base Address

Register tx_qbar Details

This register holds the start address of the transmit buffer queue (transmit buffers descriptor list). The transmit buffer queue base address register must be initialized before transmit is started through bit 9 of the network control register. Once transmission has started, any write to the transmit buffer queue base address register is illegal and therefore ignored.

Note that due to clock boundary synchronization, it takes a maximum of four pclk cycles from the writing of the transmit start bit before the transmitter is active. Writing to the transmit buffer queue base address register during this time may produce unpredictable results.

Reading this register returns the location of the descriptor currently being accessed. Since the DMA handles two frames at once, this may not necessarily be pointing to the current frame being transmitted.

The descriptors should be aligned at 32-bit boundaries and the descriptors are read from memory using two individual non sequential accesses.

Field Name	Bits	Type	Reset Value	Description
tx_q_base_addr	31:2	rw	0x0	Transmit buffer queue base address - written with the address of the start of the transmit queue.
reserved	1:0	ro	0x0	Reserved, read as 0, ignored on write.

Register (GEM) rx_status

Name	rx_status

Software Name	XEMACPS_RXSR
Relative Address	0x00000020
Absolute Address	gem0: 0xE000B020 gem1: 0xE000C020
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Receive Status

Register rx_status Details

When read provides details of the status of a receive. Once read, individual bits may be cleared by writing 1 to them. It is not possible to set a bit to 1 by writing to the register.

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	ro	0x0	Reserved, read as 0, ignored on write.
hresp_not_ok (HRESPNOK)	3	wtc	0x0	Hresp not OK - set when the DMA block sees hresp not OK. Cleared by writing a one to this bit.
rx_overrun (RXOVR)	2	wtc	0x0	Receive overrun - this bit is set if either the gem_dma RX FIFO or external RX FIFO were unable to store the receive frame due to a FIFO overflow, or if the receive status, reported by the gem_rx module to the gem_dma was not taken at end of frame. This bit is also set in DMA packet buffer mode if the packet buffer overflows. For DMA operation the buffer will be recovered if an overrun occurs. This bit is cleared by writing a one to it.
frame_recd (FRAMERX)	1	wtc	0x0	Frame received - one or more frames have been received and placed in memory. Cleared by writing a one to this bit.
buffer_not_avail (BUFFNA)	0	wtc	0x0	Buffer not available - an attempt was made to get a new buffer and the pointer indicated that it was owned by the processor. The DMA will reread the pointer each time an end of frame is received until a valid pointer is found. This bit is set following each descriptor read attempt that fails, even if consecutive pointers are unsuccessful and software has in the mean time cleared the status flag. Cleared by writing a one to this bit.

Register (GEM) intr_status

Name	intr_status
Software Name	XEMACPS_ISR
Relative Address	0x00000024

Absolute Address	gem0: 0xE000B024 gem1: 0xE000C024
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Status

Register intr_status Details

Indicates an interrupt is asserted by the controller and is enabled (unmasked).

0: not asserted

1: asserted (if any bit reads as a 1, then the ethernet_int signal will be asserted to the interrupt controller)

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	ro	0x0	Reserved, read as 0, ignored on write.
tsu_sec_incr	26	wtc	0x0	TSU seconds register increment - indicates the register has incremented.
pdelay_resp_tx (XEMACPS_IXR_PTPPSTX)	25	wtc	0x0	PTP pdelay_resp frame transmitted - indicates a PTP pdelay_resp frame has been transmitted.
pdelay_req_tx (XEMACPS_IXR_PTPPDRTX)	24	wtc	0x0	PTP pdelay_req frame transmitted - indicates a PTP pdelay_req frame has been transmitted.
pdelay_resp_rx (XEMACPS_IXR_PTPSTX)	23	wtc	0x0	PTP pdelay_resp frame received - indicates a PTP pdelay_resp frame has been received.
pdelay_req_rx (XEMACPS_IXR_PTPDRTX)	22	wtc	0x0	PTP pdelay_req frame received - indicates a PTP pdelay_req frame has been received.
sync_tx (XEMACPS_IXR_PTPPSRX)	21	wtc	0x0	PTP sync frame transmitted - indicates a PTP sync frame has been transmitted.
delay_req_tx (XEMACPS_IXR_PTPPDRRX)	20	wtc	0x0	PTP delay_req frame transmitted - indicates a PTP delay_req frame has been transmitted.
sync_rx (XEMACPS_IXR_PTPSRX)	19	wtc	0x0	PTP sync frame received - indicates a PTP sync frame has been received.
delay_req_rx (XEMACPS_IXR_PTPDRRX)	18	wtc	0x0	PTP delay_req frame received - indicates a PTP delay_req frame has been received.
partner_pg_rx	17	wtc	0x0	NA

Field Name	Bits	Type	Reset Value	Description
autoneg_complete	16	wtc	0x0	NA
ext_intr	15	wtc	0x0	External interrupt - set when a rising edge has been detected on the ext_interrupt_in input pin.
pause_tx (XEMACPS_IXR_PAUSETX)	14	wtc	0x0	Pause frame transmitted - indicates a pause frame has been successfully transmitted after being initiated from the network control register or from the tx_pause control pin.
pause_zero (XEMACPS_IXR_PAUSEZERO)	13	wtc	0x0	Pause time zero - set when either the pause time register at address 0x38 decrements to zero, or when a valid pause frame is received with a zero pause quantum field.
pause_nonzeroq_rx (XEMACPS_IXR_PAUSENZERO)	12	wtc	0x0	Pause frame with non-zero pause quantum received - indicates a valid pause has been received that has a non-zero pause quantum field.
hresp_not_ok (XEMACPS_IXR_HRESPNOK)	11	wtc	0x0	Hresp not OK - set when the DMA block sees hresp not OK.
rx_overrun (XEMACPS_IXR_RXOVR)	10	wtc	0x0	Receive overrun - set when the receive overrun status bit gets set.
link_chng	9	wtc	0x0	NA
reserved	8	ro	0x0	Reserved
tx_complete (XEMACPS_IXR_TXCOMPL)	7	wtc	0x0	Transmit complete - set when a frame has been transmitted.
tx_corrupt_ahb_err (XEMACPS_IXR_TXEXH)	6	clronrd	0x0	Transmit frame corruption due to AHB error - set if an error occurs while midway through reading transmit frame from the AHB, including HRESP errors and buffers exhausted mid frame (if the buffers run out during transmission of a frame then transmission stops, FCS shall be bad and tx_er asserted). Also set in DMA packet buffer mode if single frame is too large for configured packet buffer memory size. Cleared on a read.
retry_ex_late_collisn (XEMACPS_IXR_RETRY)	5	wtc	0x0	Retry limit exceeded or late collision - transmit error. Late collision will only cause this status bit to be set in gigabit mode (as a retry is not attempted).
reserved	4	wtc	0x0	Reserved. Do not modify.
tx_used_read (XEMACPS_IXR_TXUSED)	3	wtc	0x0	TX used bit read - set when a transmit buffer descriptor is read with its used bit set.

Field Name	Bits	Type	Reset Value	Description
rx_used_read (XEMACPS_IXR_RXUSED)	2	wtc	0x0	RX used bit read - set when a receive buffer descriptor is read with its used bit set.
rx_complete (XEMACPS_IXR_FRAMERX)	1	wtc	0x0	Receive complete - a frame has been stored in memory.
mgmt_sent (XEMACPS_IXR_MGMNT)	0	wtc	0x0	Management frame sent - the PHY maintenance register has completed its operation.

Register (GEM) intr_en

Name	intr_en
Software Name	XEMACPS_IER
Relative Address	0x00000028
Absolute Address	gem0: 0xE000B028 gem1: 0xE000C028
Width	32 bits
Access Type	wo
Reset Value	x
Description	Interrupt Enable

Register intr_en Details

Enable interrupts by writing a 1 to one or more bits.

Write a 1 to enable (unmask) the interrupt.

Writing 0 has no affect on the mask bit.

When read, this register returns zero. To control interrupt masks and read status, use the interrupt status, enable, disable and mask registers together. At reset, all interrupts are disabled (masked).

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	wo	x	Reserved
tsu_sec_incr	26	wo	x	Enable TSU seconds register increment interrupt
pdelay_resp_tx (XEMACPS_IXR_PTPPSTX)	25	wo	x	Enable PTP pdelay_resp frame transmitted interrupt
pdelay_req_tx (XEMACPS_IXR_PTPPDRTX)	24	wo	x	Enable PTP pdelay_req frame transmitted interrupt

Field Name	Bits	Type	Reset Value	Description
pdelay_resp_rx (XEMACPS_IXR_PTPSTX)	23	wo	x	Enable PTP pdelay_resp frame received interrupt
pdelay_req_rx (XEMACPS_IXR_PTPDRTX)	22	wo	x	Enable PTP pdelay_req frame received interrupt
sync_tx (XEMACPS_IXR_PTPPSRX)	21	wo	x	Enable PTP sync frame transmitted interrupt
delay_req_tx (XEMACPS_IXR_PTPPDRRX)	20	wo	x	Enable PTP delay_req frame transmitted interrupt
sync_rx (XEMACPS_IXR_PTPSRX)	19	wo	x	Enable PTP sync frame received interrupt
delay_req_rx (XEMACPS_IXR_PTPDRRX)	18	wo	x	Enable PTP delay_req frame received interrupt
partner_pg_rx	17	wo	x	NA
autoneg_complete	16	wo	x	NA
ext_intr	15	wo	x	Enable external interrupt
pause_tx (XEMACPS_IXR_PAUSETX)	14	wo	x	Enable pause frame transmitted interrupt
pause_zero (XEMACPS_IXR_PAUSEZERO)	13	wo	x	Enable pause time zero interrupt
pause_nonzeroq (XEMACPS_IXR_PAUSENZERO)	12	wo	x	Enable pause frame with non-zero pause quantum interrupt
hresp_not_ok (XEMACPS_IXR_HRESPNOK)	11	wo	x	Enable hresp not OK interrupt
rx_overrun (XEMACPS_IXR_RXOVR)	10	wo	x	Enable receive overrun interrupt
link_chng	9	wo	x	Enable link change interrupt
reserved	8	wo	x	Not used
tx_complete (XEMACPS_IXR_TXCOMPL)	7	wo	x	Enable transmit complete interrupt

Field Name	Bits	Type	Reset Value	Description
tx_corrupt_ahb_err (XEMACPS_IXR_TXEXH)	6	wo	x	Enable transmit frame corruption due to AHB error interrupt
retry_ex_late_collisn (XEMACPS_IXR_RETRY)	5	wo	x	Enable retry limit exceeded or late collision interrupt
tx_underrun (XEMACPS_IXR_URUN)	4	wo	x	Enable transmit buffer under run interrupt
tx_used_read (XEMACPS_IXR_TXUSED)	3	wo	x	Enable transmit used bit read interrupt
rx_used_read (XEMACPS_IXR_RXUSED)	2	wo	x	Enable receive used bit read interrupt
rx_complete (XEMACPS_IXR_FRAMERX)	1	wo	x	Enable receive complete interrupt
mgmt_done (XEMACPS_IXR_MGMNT)	0	wo	x	Enable management done interrupt

Register (GEM) intr_dis

Name	intr_dis
Software Name	XEMACPS_IDR
Relative Address	0x0000002C
Absolute Address	gem0: 0xE000B02C gem1: 0xE000C02C
Width	32 bits
Access Type	wo
Reset Value	x
Description	Interrupt Disable

Register intr_dis Details

Disable interrupts by applying a mask to one or more bits.

Write 1 to disable (mask) the interrupt.

Writing 0 has no affect on the mask bit.

When read, this register returns zero.

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	wo	x	Reserved
tsu_sec_incr	26	wo	x	Disable TSU seconds register increment interrupt
pdelay_resp_tx (XEMACPS_IXR_PTPPSTX)	25	wo	x	Disable PTP pdelay_resp frame transmitted interrupt
pdelay_req_tx (XEMACPS_IXR_PTPPDRTX)	24	wo	x	Disable PTP pdelay_req frame transmitted interrupt
pdelay_resp_rx (XEMACPS_IXR_PTPSTX)	23	wo	x	Disable PTP pdelay_resp frame received interrupt
pdelay_req_rx (XEMACPS_IXR_PTPDRTX)	22	wo	x	Disable PTP pdelay_req frame received interrupt
sync_tx (XEMACPS_IXR_PTPPSRX)	21	wo	x	Disable PTP sync frame transmitted interrupt
delay_req_tx (XEMACPS_IXR_PTPPDRRX)	20	wo	x	Disable PTP delay_req frame transmitted interrupt
sync_rx (XEMACPS_IXR_PTPSRX)	19	wo	x	Disable PTP sync frame received interrupt
delay_req_rx (XEMACPS_IXR_PTPDRRX)	18	wo	x	Disable PTP delay_req frame received interrupt
partner_pg_rx	17	wo	x	NA
autoneg_complete	16	wo	x	NA
ext_intr	15	wo	x	Disable external interrupt
pause_tx (XEMACPS_IXR_PAUSETX)	14	wo	x	Disable pause frame transmitted interrupt
pause_zero (XEMACPS_IXR_PAUSEZERO)	13	wo	x	Disable pause time zero interrupt
pause_nonzeroq (XEMACPS_IXR_PAUSENZERO)	12	wo	x	Disable pause frame with non-zero pause quantum interrupt
hresp_not_ok (XEMACPS_IXR_HRESPNOK)	11	wo	x	Disable hresp not OK interrupt

Field Name	Bits	Type	Reset Value	Description
rx_overrun (XEMACPS_IXR_RXOVR)	10	wo	x	Disable receive overrun interrupt
link_chng	9	wo	x	Disable link change interrupt
reserved	8	wo	x	Not used
tx_complete (XEMACPS_IXR_TXCOMPL)	7	wo	x	Disable transmit complete interrupt
tx_corrupt_ahb_err (XEMACPS_IXR_TXEXH)	6	wo	x	Disable transmit frame corruption due to AHB error interrupt
retry_ex_late_collisn (XEMACPS_IXR_RETRY)	5	wo	x	Disable retry limit exceeded or late collision interrupt
tx_underrun (XEMACPS_IXR_URUN)	4	wo	x	Disable transmit buffer under run interrupt
tx_used_read (XEMACPS_IXR_TXUSED)	3	wo	x	Disable transmit used bit read interrupt
rx_used_read (XEMACPS_IXR_RXUSED)	2	wo	x	Disable receive used bit read interrupt
rx_complete (XEMACPS_IXR_FRAMERX)	1	wo	x	Disable receive complete interrupt
mgmt_done (XEMACPS_IXR_MGMNT)	0	wo	x	Disable management done interrupt

Register (GEM) intr_mask

Name	intr_mask
Software Name	XEMACPS_IMR
Relative Address	0x00000030
Absolute Address	gem0: 0xE000B030 gem1: 0xE000C030
Width	32 bits
Access Type	mixed
Reset Value	x

Description Interrupt Mask Status

Register intr_mask Details

Indicates the mask state of each interrupt.

0: interrupt non masked (enabled)

1: interrupt masked (disabled), reset default

All interrupts are disabled after a module reset. The interrupt masks are individually controlled using the write-only interrupt enable and disable registers.

For test purposes there is a write-only function to the interrupt mask register that allows the bits in the interrupt status register to be set or cleared, regardless of the state of the mask register.

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	ro	0x0	Reserved
pdelay_resp_tx (XEMACPS_IXR_PTPPSTX)	25	ro,wo	x	PTP pdelay_resp frame transmitted mask.
pdelay_req_tx (XEMACPS_IXR_PTPPDRTX)	24	ro,wo	x	PTP pdelay_req frame transmitted mask.
pdelay_resp_rx (XEMACPS_IXR_PTPSTX)	23	ro,wo	x	PTP pdelay_resp frame received mask.
pdelay_req_rx (XEMACPS_IXR_PTPDRTX)	22	ro,wo	x	PTP pdelay_req frame received mask.
sync_tx (XEMACPS_IXR_PTPPSRX)	21	ro,wo	x	PTP sync frame transmitted mask.
delay_req_tx (XEMACPS_IXR_PTPPDRRX)	20	ro,wo	x	PTP delay_req frame transmitted mask.
sync_rx (XEMACPS_IXR_PTPSRX)	19	ro,wo	x	PTP sync frame received mask.
delay_req_rx (XEMACPS_IXR_PTPDRRX)	18	ro,wo	x	PTP delay_req frame received mask.
partner_pg_rx	17	ro,wo	x	NA
autoneg_complete	16	ro,wo	0x1	NA
ext_intr	15	ro,wo	0x1	External interrupt mask.

Field Name	Bits	Type	Reset Value	Description
pause_tx (XEMACPS_IXR_PAUSETX)	14	ro,wo	0x1	Pause frame transmitted interrupt mask.
pause_zero (XEMACPS_IXR_PAUSEZERO)	13	ro,wo	0x1	Pause time zero interrupt mask.
pause_nonzeroq (XEMACPS_IXR_PAUSENZERO)	12	ro,wo	0x1	Pause frame with non-zero pause quantum interrupt mask.
hresp_not_ok (XEMACPS_IXR_HRESPNOK)	11	ro,wo	0x1	Hresp not OK interrupt mask.
rx_overrun (XEMACPS_IXR_RXOVR)	10	ro,wo	0x1	Receive overrun interrupt mask.
link_chng	9	ro,wo	0x1	Link change interrupt mask.
reserved	8	ro,wo	0x1	Not used
tx_complete (XEMACPS_IXR_TXCOMPL)	7	ro,wo	0x1	Transmit complete interrupt mask.
tx_corrupt_ahb_err (XEMACPS_IXR_TXEXH)	6	ro,wo	0x1	Transmit frame corruption due to AHB error interrupt
retry_ex_late_collisn (XEMACPS_IXR_RETRY)	5	ro,wo	0x1	Retry limit exceeded or late collision (gigabit mode only)
tx_underrun (XEMACPS_IXR_URUN)	4	ro,wo	0x1	Transmit buffer under run interrupt mask.
tx_used_read (XEMACPS_IXR_TXUSED)	3	ro,wo	0x1	Transmit used bit read interrupt mask.
rx_used_read (XEMACPS_IXR_RXUSED)	2	ro,wo	0x1	Receive used bit read interrupt mask.
rx_complete (XEMACPS_IXR_FRAMERX)	1	ro,wo	0x1	Receive complete interrupt mask.
mgmt_done (XEMACPS_IXR_MGMNT)	0	ro,wo	0x1	Management done interrupt mask.

Register (GEM) phy_maint

Name	phy_maint
Software Name	XEMACPS_PHYMNTNC
Relative Address	0x00000034
Absolute Address	gem0: 0xE000B034 gem1: 0xE000C034
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PHY Maintenance

Register phy_maint Details

The PHY maintenance register is implemented as a shift register. Writing to the register starts a shift operation, which is signaled as complete when bit-2 is set in the network status register. It takes about 2000 pclk cycles to complete, when MDC is set for pclk divide by 32 in the network configuration register. An interrupt is generated upon completion. During this time, the MSB of the register is output on the MDIO pin and the LSB updated from the MDIO pin with each MDC cycle. This causes transmission of a PHY management frame on MDIO. See Section 22.2.4.5 of the IEEE 802.3 standard. Reading during the shift operation will return the current contents of the shift register. At the end of management operation, the bits will have shifted back to their original locations. For a read operation, the data bits will be updated with data read from the PHY. It is important to write the correct values to the register to ensure a valid PHY management frame is produced.

Field Name	Bits	Type	Reset Value	Description
reserved	31	rw	0x0	Must be written with 0.
clause_22	30	rw	0x0	Must be written to 1 for Clause 22 operation. Check your PHY's spec to see if it is clause 22 or clause 45 compliant.
operation (OP)	29:28	rw	0x0	Operation. 10 is read. 01 is write.
phy_addr (ADDR)	27:23	rw	0x0	PHY address.
reg_addr (REG)	22:18	rw	0x0	Register address - specifies the register in the PHY to access.
must_10	17:16	rw	0x0	Must be written to 10.
data (DATA)	15:0	rw	0x0	For a write operation this is written with the data to be written to the PHY. After a read operation this contains the data read from the PHY.

Register (GEM) rx_pauseq

Name	rx_pauseq
Software Name	XEMACPS_RXPAUSE

Relative Address	0x00000038
Absolute Address	gem0: 0xE000B038 gem1: 0xE000C038
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Received Pause Quantum

Register rx_pauseq Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
rx_pauseq	15:0	ro	0x0	Received pause quantum - stores the current value of the received pause quantum register which is decremented every 512 bit times.

Register (GEM) tx_pauseq

Name	tx_pauseq
Software Name	XEMACPS_TXPAUSE
Relative Address	0x0000003C
Absolute Address	gem0: 0xE000B03C gem1: 0xE000C03C
Width	32 bits
Access Type	rw
Reset Value	0x0000FFFF
Description	Transmit Pause Quantum

Register tx_pauseq Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	rw	0x0	Reserved, read as 0, ignored on write.
tx_pauseq	15:0	rw	0xFFFF	Transmit pause quantum - written with the pause quantum value for pause frame transmission.

Register (GEM) hash_bot

Name	hash_bot
Software Name	XEMACPS_HASHL
Relative Address	0x00000080

Absolute Address	gem0: 0xE000B080 gem1: 0xE000C080
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Hash Register Bottom [31:0]

Register hash_bot Details

The unicast hash enable and the multicast hash enable bits in the network configuration register enable the reception of hash matched frames.

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	The first 32 bits of the hash address register.

Register (GEM) hash_top

Name	hash_top
Software Name	XEMACPS_HASHH
Relative Address	0x00000084
Absolute Address	gem0: 0xE000B084 gem1: 0xE000C084
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Hash Register Top [63:32]

Register hash_top Details

The unicast hash enable and the multicast hash enable bits in the network configuration register enable the reception of hash matched frames.

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	The remaining 32 bits of the hash address register.

Register (GEM) spec_addr1_bot

Name	spec_addr1_bot
Software Name	XEMACPS_LADDR1L
Relative Address	0x00000088
Absolute Address	gem0: 0xE000B088 gem1: 0xE000C088

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Specific Address 1 Bottom [31:0]

Register spec_addr1_bot Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Least significant 32 bits of the destination address, that is bits 31:0. Bit zero indicates whether the address is multicast or unicast and corresponds to the least significant bit of the first byte received.

Register (GEM) spec_addr1_top

Name	spec_addr1_top
Software Name	XEMACPS_LADDR1H
Relative Address	0x0000008C
Absolute Address	gem0: 0xE000B08C gem1: 0xE000C08C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Specific Address 1 Top [47:32]

Register spec_addr1_top Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write
addr_msbs	15:0	rw	0x0	Specific address 1. The most significant bits of the destination address, that is bits 47:32.

Register (GEM) spec_addr2_bot

Name	spec_addr2_bot
Software Name	XEMACPS_LADDR2L
Relative Address	0x00000090
Absolute Address	gem0: 0xE000B090 gem1: 0xE000C090
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	Specific Address 2 Bottom [31:0]

Register spec_addr2_bot Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Least significant 32 bits of the destination address, that is bits 31:0. Bit zero indicates whether the address is multicast or unicast and corresponds to the least significant bit of the first byte received.

Register (GEM) spec_addr2_top

Name	spec_addr2_top
Software Name	XEMACPS_LADDR2H
Relative Address	0x00000094
Absolute Address	gem0: 0xE000B094 gem1: 0xE000C094
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Specific Address 2 Top [47:32]

Register spec_addr2_top Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write
addr_msbs	15:0	rw	0x0	Specific address 2. The most significant bits of the destination address, that is bits 47:32.

Register (GEM) spec_addr3_bot

Name	spec_addr3_bot
Software Name	XEMACPS_LADDR3L
Relative Address	0x00000098
Absolute Address	gem0: 0xE000B098 gem1: 0xE000C098
Width	32 bits
Access Type	rw

Reset Value	0x00000000
Description	Specific Address 3 Bottom [31:0]

Register spec_addr3_bot Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Least significant 32 bits of the destination address, that is bits 31:0. Bit zero indicates whether the address is multicast or unicast and corresponds to the least significant bit of the first byte received.

Register (GEM) spec_addr3_top

Name	spec_addr3_top
Software Name	XEMACPS_LADDR3H
Relative Address	0x0000009C
Absolute Address	gem0: 0xE000B09C gem1: 0xE000C09C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Specific Address 3 Top [47:32]

Register spec_addr3_top Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write
addr_msbs	15:0	rw	0x0	Specific address 3. The most significant bits of the destination address, that is bits 47:32.

Register (GEM) spec_addr4_bot

Name	spec_addr4_bot
Software Name	XEMACPS_LADDR4L
Relative Address	0x000000A0
Absolute Address	gem0: 0xE000B0A0 gem1: 0xE000C0A0
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description Specific Address 4 Bottom [31:0]

Register spec_addr4_bot Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Least significant 32 bits of the destination address, that is bits 31:0. Bit zero indicates whether the address is multicast or unicast and corresponds to the least significant bit of the first byte received.

Register (GEM) spec_addr4_top

Name spec_addr4_top

Software Name XEMACPS_LADDR4H

Relative Address 0x000000A4

Absolute Address gem0: 0xE000B0A4
gem1: 0xE000C0A4

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Specific Address 4 Top [47:32]

Register spec_addr4_top Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write
addr_msbs	15:0	rw	0x0	Specific address 4. The most significant bits of the destination address, that is bits 47:32.

Register (GEM) type_id_match1

Name type_id_match1

Software Name XEMACPS_MATCH1

Relative Address 0x000000A8

Absolute Address gem0: 0xE000B0A8
gem1: 0xE000C0A8

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Type ID Match 1

Register type_id_match1 Details

Field Name	Bits	Type	Reset Value	Description
copy_en	31	rw	0x0	Enable copying of type ID match 1 matched frames
reserved	30:16	ro	0x0	Reserved, read as 0, ignored on write
type_id_match1	15:0	rw	0x0	Type ID match 1. For use in comparisons with received frames type ID/length field.

Register (GEM) type_id_match2

Name	type_id_match2
Software Name	XEMACPS_MATCH2
Relative Address	0x000000AC
Absolute Address	gem0: 0xE000B0AC gem1: 0xE000C0AC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Type ID Match 2

Register type_id_match2 Details

Field Name	Bits	Type	Reset Value	Description
copy_en	31	rw	0x0	Enable copying of type ID match 2 matched frames
reserved	30:16	ro	0x0	Reserved, read as 0, ignored on write
type_id_match2	15:0	rw	0x0	Type ID match 2. For use in comparisons with received frames type ID/length field.

Register (GEM) type_id_match3

Name	type_id_match3
Software Name	XEMACPS_MATCH3
Relative Address	0x000000B0
Absolute Address	gem0: 0xE000B0B0 gem1: 0xE000C0B0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Type ID Match 3

Register type_id_match3 Details

Field Name	Bits	Type	Reset Value	Description
copy_en	31	rw	0x0	Enable copying of type ID match 3 matched frames
reserved	30:16	ro	0x0	Reserved, read as 0, ignored on write
type_id_match3	15:0	rw	0x0	Type ID match 3. For use in comparisons with received frames type ID/length field.

Register (GEM) type_id_match4

Name	type_id_match4
Software Name	XEMACPS_MATCH4
Relative Address	0x000000B4
Absolute Address	gem0: 0xE000B0B4 gem1: 0xE000C0B4
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Type ID Match 4

Register type_id_match4 Details

Field Name	Bits	Type	Reset Value	Description
copy_en	31	rw	0x0	Enable copying of type ID match 4 matched frames
reserved	30:16	ro	0x0	Reserved, read as 0, ignored on write
type_id_match4	15:0	rw	0x0	Type ID match 4. For use in comparisons with received frames type ID/length field.

Register (GEM) wake_on_lan

Name	wake_on_lan
Relative Address	0x000000B8
Absolute Address	gem0: 0xE000B0B8 gem1: 0xE000C0B8
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Wake on LAN Register

Register wake_on_lan Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:20	ro	0x0	Reserved - read 0, ignored when written
multi_hash_en	19	rw	0x0	Wake on LAN multicast hash event enable. When set multicast hash events will cause the wol output to be asserted.
spec_addr_reg1_en	18	rw	0x0	Wake on LAN specific address register 1 event enable. When set specific address 1 events will cause the wol output to be asserted.
arp_req_en	17	rw	0x0	Wake on LAN ARP request event enable. When set ARP request events will cause the wol output to be asserted.
magic_pkt_en	16	rw	0x0	Wake on LAN magic packet event enable. When set magic packet events will cause the wol output to be asserted.
arp_req_ip_addr	15:0	rw	0x0	Wake on LAN ARP request IP address. Written to define the least significant 16 bits of the target IP address that is matched to generate a Wake on LAN event. A value of zero will not generate an event, even if this is matched by the received frame.

Register (GEM) ipg_stretch

Name	ipg_stretch
Software Name	XEMACPS_STRETCH
Relative Address	0x000000BC
Absolute Address	gem0: 0xE000B0BC gem1: 0xE000C0BC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	IPG stretch register

Register ipg_stretch Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
ipg_stretch	15:0	rw	0x0	Bits 7:0 are multiplied with the previously transmitted frame length (including preamble) bits 15:8 +1 divide the frame length. If the resulting number is greater than 96 and bit 28 is set in the network configuration register then the resulting number is used for the transmit inter-packet-gap. 1 is added to bits 15:8 to prevent a divide by zero.

Register (GEM) stacked_vlan

Name	stacked_vlan
Relative Address	0x000000C0
Absolute Address	gem0: 0xE000B0C0 gem1: 0xE000C0C0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Stacked VLAN Register

Register stacked_vlan Details

Field Name	Bits	Type	Reset Value	Description
stacked_vlan_en	31	rw	0x0	Enable Stacked VLAN processing mode
reserved	30:16	ro	0x0	Reserved, read as 0, ignored on write.
user_def_vlan_type	15:0	rw	0x0	User defined VLAN_TYPE field. When Stacked VLAN is enabled, the first VLAN tag in a received frame will only be accepted if the VLAN type field is equal to this user defined VLAN_TYPE OR equal to the standard VLAN type (0x8100). Note that the second VLAN tag of a Stacked VLAN packet will only be matched correctly if its VLAN_TYPE field equals 0x8100.

Register (GEM) tx_pfc_pause

Name	tx_pfc_pause
Relative Address	0x000000C4
Absolute Address	gem0: 0xE000B0C4 gem1: 0xE000C0C4

Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Transmit PFC Pause Register

Register tx_pfc_pause Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
pauseq_sel	15:8	rw	0x0	If bit 17 of the network control register is written with a one then for each entry equal to zero in the Transmit PFC Pause Register[15:8], the PFC pause frame's pause quantum field associated with that entry will be taken from the transmit pause quantum register. For each entry equal to one in the Transmit PFC Pause Register [15:8], the pause quantum associated with that entry will be zero.
pri_en_vec_val	7:0	rw	0x0	If bit 17 of the network control register is written with a one then the priority enable vector of the PFC priority based pause frame will be set equal to the value stored in this register [7:0].

Register (GEM) spec_addr1_mask_bot

Name	spec_addr1_mask_bot
Relative Address	0x000000C8
Absolute Address	gem0: 0xE000B0C8 gem1: 0xE000C0C8
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Specific Address Mask 1 Bottom [31:0]

Register spec_addr1_mask_bot Details

Field Name	Bits	Type	Reset Value	Description
mask_bits_bot	31:0	rw	0x0	Setting a bit to one masks the corresponding bit in the specific address 1 register

Register (GEM) spec_addr1_mask_top

Name	spec_addr1_mask_top

Relative Address	0x000000CC
Absolute Address	gem0: 0xE000B0CC gem1: 0xE000C0CC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Specific Address Mask 1 Top [47:32]

Register spec_addr1_mask_top Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
mask_bits_top	15:0	rw	0x0	Setting a bit to one masks the corresponding bit in the specific address 1 register

Register (GEM) module_id

Name	module_id
Relative Address	0x000000FC
Absolute Address	gem0: 0xE000B0FC gem1: 0xE000C0FC
Width	32 bits
Access Type	ro
Reset Value	0x00020118
Description	Module ID

Register module_id Details

This register indicates a Cadence module identification number and module revision. The value of this register is read only as defined by `gem_revision_reg_value. With GEM p23, it is 0x00020118.

Field Name	Bits	Type	Reset Value	Description
module_id	31:16	ro	0x2	Module identification number - for the GEM, this value is fixed at 0x0002.
module_rev	15:0	ro	0x118	Module revision - fixed byte value specific to the revision of the design which is incremented after each release of the IP. Corresponds to Zynq having GEM p23.

Register (GEM) octets_tx_bot

Name	octets_tx_bot

Software Name	XEMACPS_OCTTXL
Relative Address	0x00000100
Absolute Address	gem0: 0xE000B100 gem1: 0xE000C100
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Octets transmitted [31:0] (in frames without error)

Register octets_tx_bot Details

Bits 31:0 should be read prior to bits 47:32 to ensure reliable operation. In statistics register block. Is reset to zero on a read and stick at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
octets_tx_bot	31:0	ro	0x0	Transmitted octets in frame without errors [31:0]. The number of octets transmitted in valid frames of any type. This counter is 48-bits, and is read through two registers. This count does not include octets from automatically generated pause frames.

Register (GEM) octets_tx_top

Name	octets_tx_top
Software Name	XEMACPS_OCTTXH
Relative Address	0x00000104
Absolute Address	gem0: 0xE000B104 gem1: 0xE000C104
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Octets transmitted [47:32] (in frames without error)

Register octets_tx_top Details

Bits 31:0 should be read prior to bits 47:32 to ensure reliable operation. In statistics register block. Is reset to zero on a read and stick at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
octets_tx_top	15:0	ro	0x0	Transmitted octets in frame without errors [47:32]. The number of octets transmitted in valid frames of any type. This counter is 48-bits, and is read through two registers. This count does not include octets from automatically generated pause frames.

Register (GEM) frames_tx

Name	frames_tx
Software Name	XEMACPS_TXCNT
Relative Address	0x00000108
Absolute Address	gem0: 0xE000B108 gem1: 0xE000C108
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Transmitted

Register frames_tx Details

Statistical counter for Frames transmitted without an error and exclude pause frames.

NOTES for ALL Statistical registers for Frames Transferred:

The a statistical counter is read by software, it is cleared to zero by the hardware. When a counter reaches its maximum value, it stops counting and is read with all 1s. The statistical counters must be read frequently enough if data loss is to be prevented.

For test purposes, all of the statistical counters may be written to (not just read) by setting bit 7 (wren_stat_regs) in the network control register. Also for test purposes, all of the statistical counters can be incremented (by one) by writing a 1 to bit 6 (incr_stat_regs) of the network control register.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Frames transmitted without error. A 32 bit register counting the number of frames successfully transmitted, i.e., no under run and not too many retries. Excludes pause frames.

Register (GEM) broadcast_frames_tx

Name	broadcast_frames_tx
Software Name	XEMACPS_TXBCCNT
Relative Address	0x0000010C

Absolute Address	gem0: 0xE000B10C gem1: 0xE000C10C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Broadcast frames Tx

Register broadcast_frames_tx Details

Statistical counter for Broadcast Frames transmitted without an error and exclude pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Broadcast frames transmitted without error. A 32 bit register counting the number of broadcast frames successfully transmitted without error, i.e., no under run and not too many retries. Excludes pause frames.

Register (GEM) multi_frames_tx

Name	multi_frames_tx
Software Name	XEMACPS_TXMCCNT
Relative Address	0x00000110
Absolute Address	gem0: 0xE000B110 gem1: 0xE000C110
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Multicast frames Tx

Register multi_frames_tx Details

Statistical counter for Multicast Frames transmitted without an error and exclude pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Multicast frames transmitted without error. A 32 bit register counting the number of multicast frames successfully transmitted without error, i.e., no under run and not too many retries. Excludes pause frames.

Register (GEM) pause_frames_tx

Name	pause_frames_tx

Software Name	XEMACPS_TXPAUSECNT
Relative Address	0x00000114
Absolute Address	gem0: 0xE000B114 gem1: 0xE000C114
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Pause frames Tx

Register pause_frames_tx Details

Statistical counter for Pause Frames transmitted without an error and not sent through the FIFO interface. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
pause_frames_tx	15:0	ro	0x0	Transmitted pause frames - a 16 bit register counting the number of pause frames transmitted. Only pause frames triggered by the register interface or through the external pause pins are counted as pause frames. Pause frames received through the external FIFO interface are counted in the frames transmitted counter.

Register (GEM) frames_64b_tx

Name	frames_64b_tx
Software Name	XEMACPS_TX64CNT
Relative Address	0x00000118
Absolute Address	gem0: 0xE000B118 gem1: 0xE000C118
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Tx, 64-byte length

Register frames_64b_tx Details

Statistical counter of frames of 64 bytes that are transmitted without error. Does not include pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	64 byte frames transmitted without error. A 32 bit register counting the number of 64 byte frames successfully transmitted without error, i.e., no under run and not too many retries. Excludes pause frames.

Register (GEM) frames_65to127b_tx

Name	frames_65to127b_tx
Software Name	XEMACPS_TX65CNT
Relative Address	0x0000011C
Absolute Address	gem0: 0xE000B11C gem1: 0xE000C11C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Tx, 65 to 127-byte length

Register frames_65to127b_tx Details

Statistical counter of frames of 65 to 127 bytes that are transmitted without error. Does not include pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	65 to127 byte frames transmitted without error. A 32 bit register counting the number of 65 to127 byte frames successfully transmitted without error, i.e., no under run and not too many retries.

Register (GEM) frames_128to255b_tx

Name	frames_128to255b_tx
Software Name	XEMACPS_TX128CNT
Relative Address	0x00000120
Absolute Address	gem0: 0xE000B120 gem1: 0xE000C120
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Tx, 128 to 255-byte length

Register frames_128to255b_tx Details

Statistical counter of frames of 128 to 255 bytes that are transmitted without error. Does not include pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	128 to 255 byte frames transmitted without error. A 32 bit register counting the number of 128 to 255 byte frames successfully transmitted without error, i.e., no under run and not too many retries.

Register (GEM) frames_256to511b_tx

Name	frames_256to511b_tx
Software Name	XEMACPS_TX256CNT
Relative Address	0x00000124
Absolute Address	gem0: 0xE000B124 gem1: 0xE000C124
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Tx, 256 to 511-byte length

Register frames_256to511b_tx Details

Statistical counter of frames of 256 to 511 bytes that are transmitted without error. Does not include pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	256 to 511 byte frames transmitted without error. A 32 bit register counting the number of 256 to 511 byte frames successfully transmitted without error, i.e., no under run and not too many retries.

Register (GEM) frames_512to1023b_tx

Name	frames_512to1023b_tx
Software Name	XEMACPS_TX512CNT
Relative Address	0x00000128
Absolute Address	gem0: 0xE000B128 gem1: 0xE000C128
Width	32 bits
Access Type	ro

Reset Value	0x00000000
Description	Frames Tx, 512 to 1023-byte length

Register frames_512to1023b_tx Details

Statistical counter of frames of 512 to 1023 bytes that are transmitted without error. Does not include pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	512 to 1023 byte frames transmitted without error. A 32 bit register counting the number of 512 to 1023 byte frames successfully transmitted without error, i.e., no under run and not too many retries.

Register (GEM) frames_1024to1518b_tx

Name	frames_1024to1518b_tx
Software Name	XEMACPS_TX1024CNT
Relative Address	0x0000012C
Absolute Address	gem0: 0xE000B12C gem1: 0xE000C12C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frame Tx, 1024 to 1518-byte length

Register frames_1024to1518b_tx Details

Statistical counter of frames of1024 to 1518 bytes that are transmitted without error. Does not include pause frames. Refer to the FRAMES_TX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	1024 to 1518 byte frames transmitted without error. A 32 bit register counting the number of 1024 to 1518 byte frames successfully transmitted without error, i.e., no under run and not too many retries.

Register (GEM) tx_under_runs

Name	tx_under_runs
Software Name	XEMACPS_TXURUNCNT
Relative Address	0x00000134
Absolute Address	gem0: 0xE000B134 gem1: 0xE000C134

Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Transmit under runs

Register tx_under_runs Details

In statistics register block. Is reset to zero on a read and stick at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
tx_under_runs	9:0	ro	0x0	Transmit under runs - a 10 bit register counting the number of frames not transmitted due to a transmit under run. If this register is incremented then no other statistics register is incremented.

Register (GEM) single_collisn_frames

Name	single_collisn_frames
Software Name	XEMACPS_SNGLCOLLCNT
Relative Address	0x00000138
Absolute Address	gem0: 0xE000B138 gem1: 0xE000C138
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Single Collision Frames

Register single_collisn_frames Details

In statistics register block. Is reset to zero on a read and sticks at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:18	ro	0x0	Reserved, read as 0, ignored on write.
single_collisn	17:0	ro	0x0	Single collision frames - an 18 bit register counting the number of frames experiencing a single collision before being successfully transmitted, i.e. no under run.

Register (GEM) multi_collisn_frames

Name	multi_collisn_frames
Software Name	XEMACPS_MULTICOLLCNT
Relative Address	0x0000013C
Absolute Address	gem0: 0xE000B13C gem1: 0xE000C13C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Multiple Collision Frames

Register multi_collisn_frames Details

In statistics register block. Is reset to zero on a read and sticks at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:18	ro	0x0	Reserved, read as 0, ignored on write.
multi_collisn	17:0	ro	0x0	Multiple collision frames - an 18 bit register counting the number of frames experiencing between two and fifteen collisions prior to being successfully transmitted, i.e., no under run and not too many retries.

Register (GEM) excessive_collisns

Name	excessive_collisns
Software Name	XEMACPS_EXCESSCOLLCNT
Relative Address	0x00000140
Absolute Address	gem0: 0xE000B140 gem1: 0xE000C140
Width	32 bits

Access Type	ro
Reset Value	0x00000000
Description	Excessive Collisions

Register excessive_collisns Details

In statistics register block. Is reset to zero on a read and sticks at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
excessive_collisns	9:0	ro	0x0	Excessive collisions - a 10 bit register counting the number of frames that failed to be transmitted because they experienced 16 collisions.

Register (GEM) late_collisns

Name	late_collisns
Software Name	XEMACPS_LATECOLLCNT
Relative Address	0x00000144
Absolute Address	gem0: 0xE000B144 gem1: 0xE000C144
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Late Collisions

Register late_collisns Details

In statistics register block. Is reset to zero on a read and sticks at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
late_collisns	9:0	ro	0x0	Late collisions - a 10 bit register counting the number of late collision occurring after the slot time (512 bits) has expired. In 10/100 mode, late collisions are counted twice i.e., both as a collision and a late collision. In gigabit mode, a late collision causes the transmission to be aborted, thus the single and multi collision registers are not updated.

Register (GEM) deferred_tx_frames

Name	deferred_tx_frames
Software Name	XEMACPS_TXDEFERCNT
Relative Address	0x00000148
Absolute Address	gem0: 0xE000B148 gem1: 0xE000C148
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Deferred Transmission Frames

Register deferred_tx_frames Details

In statistics register block. Is reset to zero on a read and stick at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:18	ro	0x0	Reserved, read as 0, ignored on write.
deferred_tx	17:0	ro	0x0	Deferred transmission frames - an 18 bit register counting the number of frames experiencing deferral due to carrier sense being active on their first attempt at transmission. Frames involved in any collision are not counted nor are frames that experienced a transmit under run.

Register (GEM) carrier_sense_errs

Name	carrier_sense_errs
Software Name	XEMACPS_TXCSENSECNT

Relative Address	0x0000014C
Absolute Address	gem0: 0xE000B14C gem1: 0xE000C14C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Carrier Sense Errors.

Register carrier_sense_errs Details

In statistics register block. Is reset to zero on a read and sticks at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
carrier_sense_errs	9:0	ro	0x0	Carrier sense errors - a 10 bit register counting the number of frames transmitted where carrier sense was not seen during transmission or where carrier sense was deasserted after being asserted in a transmit frame without collision (no under run). Only incremented in half duplex mode. The only effect of a carrier sense error is to increment this register. The behavior of the other statistics registers is unaffected by the detection of a carrier sense error.

Register (GEM) octets_rx_bot

Name	octets_rx_bot
Software Name	XEMACPS_OCTRXL
Relative Address	0x00000150
Absolute Address	gem0: 0xE000B150 gem1: 0xE000C150
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Octets Received [31:0]

Register octets_rx_bot Details

Bits 31:0 should be read prior to bits 47:32 to ensure reliable operation. In statistics register block. Is reset to zero on a read and sticks at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
octets_rx_bot	31:0	ro	0x0	Received octets in frame without errors [31:0]. The number of octets received in valid frames of any type. This counter is 48-bits and is read through two registers. This count does not include octets from pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) octets_rx_top

Name	octets_rx_top
Software Name	XEMACPS_OCTRXH
Relative Address	0x00000154
Absolute Address	gem0: 0xE000B154 gem1: 0xE000C154
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Octets Received [47:32]

Register octets_rx_top Details

Bits 31:0 should be read prior to bits 47:32 to ensure reliable operation. In statistics register block. Is reset to zero on a read and sticks at all ones when it counts to its maximum value. It should be read frequently enough to prevent loss of data.

For test purposes, it may be written by setting bit 7 (Write Enable) in the network control register. Setting bit 6 (increment statistics) in the network control register causes all the statistics registers to increment by one, again for test purposes.

Once a statistics register has been read, it is automatically cleared.

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
octets_rx_top	15:0	ro	0x0	Received octets in frame without errors [47:32]. The number of octets received in valid frames of any type. This counter is 48-bits and is read through two registers. This count does not include octets from pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) frames_rx

Name	frames_rx

Software Name	XEMACPS_RXCNT
Relative Address	0x00000158
Absolute Address	gem0: 0xE000B158 gem1: 0xE000C158
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Received

Register frames_rx Details

Statistical counter for Frames received without an error and exclude pause frames.

NOTES for ALL Statistical registers for Frames Transferred:

The a statistical counter is read by software, it is cleared to zero by the hardware. When a counter reaches its maximum value, it stops counting and is read with all 1s. The statistical counters must be read frequently enough if data loss is to be prevented.

For test purposes, all of the statistical counters may be written to (not just read) by setting bit 7 (wren_stat_regs) in the network control register. Also for test purposes, all of the statistical counters can be incremented (by one) by writing a 1 to bit 6 (incr_stat_regs) of the network control register.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Frames received without error. A 32 bit register counting the number of frames successfully received. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) bdcast_fames_rx

Name	bdcast_fames_rx
Software Name	XEMACPS_RXBROADCNT
Relative Address	0x0000015C
Absolute Address	gem0: 0xE000B15C gem1: 0xE000C15C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Broadcast Frames Rx

Register bdcast_fames_rx Details

Statistical counter for Broadcast Frames received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Broadcast frames received without error. A 32 bit register counting the number of broadcast frames successfully received without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) multi_frames_rx

Name	multi_frames_rx
Software Name	XEMACPS_RXMULTICNT
Relative Address	0x00000160
Absolute Address	gem0: 0xE000B160 gem1: 0xE000C160
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Multicast Frames Rx

Register multi_frames_rx Details

Statistical counter for Multicast Frames received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	Multicast frames received without error. A 32 bit register counting the number of multicast frames successfully received without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) pause_rx

Name	pause_rx
Software Name	XEMACPS_RXPAUSECNT
Relative Address	0x00000164
Absolute Address	gem0: 0xE000B164 gem1: 0xE000C164
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Pause Frames Rx

Register pause_rx Details

Statistical counter for Pause Frames received without an error. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as 0, ignored on write.
pause_rx	15:0	ro	0x0	Received pause frames - a 16 bit register counting the number of pause frames received without error.

Register (GEM) frames_64b_rx

Name	frames_64b_rx
Software Name	XEMACPS_RX64CNT
Relative Address	0x00000168
Absolute Address	gem0: 0xE000B168 gem1: 0xE000C168
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Rx, 64-byte length

Register frames_64b_rx Details

Statistical counter for frames of 64 bytes in length that are received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	64 byte frames received without error. A 32 bit register counting the number of 64 byte frames successfully received without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) frames_65to127b_rx

Name	frames_65to127b_rx
Software Name	XEMACPS_RX65CNT
Relative Address	0x0000016C
Absolute Address	gem0: 0xE000B16C gem1: 0xE000C16C
Width	32 bits
Access Type	ro
Reset Value	0x00000000

Description	Frames Rx, 65 to 127-byte length

Register frames_65to127b_rx Details

Statistical counter for frames of 65 to 127 bytes in length that are received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	65 to 127 byte frames received without error. A 32 bit register counting the number of 65 to 127 byte frames successfully received without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) frames_128to255b_rx

Name	frames_128to255b_rx
Software Name	XEMACPS_RX128CNT
Relative Address	0x00000170
Absolute Address	gem0: 0xE000B170 gem1: 0xE000C170
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Rx, 128 to 255-byte length

Register frames_128to255b_rx Details

Statistical counter for frames of 128 to 255 bytes in length that are received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	128 to 255 byte frames received without error. A 32 bit register counting the number of 128 to 255 byte frames successfully received without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) frames_256to511b_rx

Name	frames_256to511b_rx
Software Name	XEMACPS_RX256CNT
Relative Address	0x00000174

Absolute Address	gem0: 0xE000B174 gem1: 0xE000C174
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Rx, 256 to 511-byte length

Register frames_256to511b_rx Details

Statistical counter for frames of 256 to 511 bytes in length that are received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	256 to 511 byte frames received without error. A 32 bit register counting the number of 256 to 511 byte frames successfully transmitted without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) frames_512to1023b_rx

Name	frames_512to1023b_rx
Software Name	XEMACPS_RX512CNT
Relative Address	0x00000178
Absolute Address	gem0: 0xE000B178 gem1: 0xE000C178
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Rx, 512 to 1023-byte length

Register frames_512to1023b_rx Details

Statistical counter for frames of 512 to 1023 bytes in length that are received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	512 to 1023 byte frames received without error. A 32 bit register counting the number of 512 to 1023 byte frames successfully received without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) frames_1024to1518b_rx

Name	frames_1024to1518b_rx
Software Name	XEMACPS_RX1024CNT
Relative Address	0x0000017C
Absolute Address	gem0: 0xE000B17C gem1: 0xE000C17C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Frames Rx, 1024 to 1518-byte length

Register frames_1024to1518b_rx Details

Statistical counter for frames of 1024 to 1518 bytes in length that are received without an error and exclude pause frames. Refer to the FRAMES_RX register for additional information.

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	1024 to 1518 byte frames received without error. A 32 bit register counting the number of 1024 to 1518 byte frames successfully received without error. Excludes pause frames, and is only incremented if the frame is successfully filtered and copied to memory.

Register (GEM) undersz_rx

Name	undersz_rx
Software Name	XEMACPS_RXUNDRCNT
Relative Address	0x00000184
Absolute Address	gem0: 0xE000B184 gem1: 0xE000C184
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Undersize frames received

Register undersz_rx Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
undersz_rx	9:0	ro	0x0	Undersize frames received - a 10 bit register counting the number of frames received less than 64 bytes in length (10/100 mode or gigabit mode, full duplex) that do not have either a CRC error or an alignment error.

Register (GEM) oversz_rx

Name	oversz_rx
Software Name	XEMACPS_RXOVRCNT
Relative Address	0x00000188
Absolute Address	gem0: 0xE000B188 gem1: 0xE000C188
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Oversize frames received

Register oversz_rx Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
oversz_rx	9:0	ro	0x0	Oversize frames received - a 10 bit register counting the number of frames received exceeding 1518 bytes (1536 bytes if bit 8 is set in network configuration register) in length but do not have either a CRC error, an alignment error nor a receive symbol error.

Register (GEM) jab_rx

Name	jab_rx
Software Name	XEMACPS_RXJABCNT
Relative Address	0x0000018C
Absolute Address	gem0: 0xE000B18C gem1: 0xE000C18C
Width	32 bits
Access Type	ro
Reset Value	0x00000000

Description Jabbers received

Register jab_rx Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
jab_rx	9:0	ro	0x0	Jabbers received - a 10 bit register counting the number of frames received exceeding 1518 bytes (1536 if bit 8 set in network configuration register) in length and have either a CRC error, an alignment error or a receive symbol error.

Register (GEM) fcs_errors

Name fcs_errors

Software Name XEMACPS_RXFCSCNT

Relative Address 0x00000190

Absolute Address gem0: 0xE000B190
gem1: 0xE000C190

Width 32 bits

Access Type ro

Reset Value 0x00000000

Description Frame check sequence errors

Register fcs_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
fcs_errors	9:0	ro	0x0	Frame check sequence errors - a 10 bit register counting frames that are an integral number of bytes, have bad CRC and are between 64 and 1518 bytes in length. This register is also incremented if a symbol error is detected and the frame is of valid length and has an integral number of bytes. This register is incremented for a frame with bad FCS, regardless of whether it is copied to memory due to ignore FCS mode being enabled in bit 26 of the network configuration register.H524

Register (GEM) length_field_errors

Name length_field_errors

Software Name XEMACPS_RXLENGTHCNT

Relative Address	0x00000194
Absolute Address	gem0: 0xE000B194 gem1: 0xE000C194
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Length field frame errors

Register length_field_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
length_field_errors	9:0	ro	0x0	Length field frame errors - this 10-bit register counts the number of frames received that have a measured length shorter than that extracted from the length field (bytes 13 and 14). This condition is only counted if the value of the length field is less than 0x0600, the frame is not of excessive length and checking is enabled through bit 16 of the network configuration register.

Register (GEM) rx_symbol_errors

Name	rx_symbol_errors
Software Name	XEMACPS_RXSYMBCNT
Relative Address	0x00000198
Absolute Address	gem0: 0xE000B198 gem1: 0xE000C198
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Receive symbol errors

Register rx_symbol_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
rx_symbol_errors	9:0	ro	0x0	Receive symbol errors - a 10-bit register counting the number of frames that had rx_er asserted during reception. For 10/100 mode symbol errors are counted regardless of frame length checks. For gigabit mode the frame must satisfy slot time requirements in order to count a symbol error.

Register (GEM) align_errors

Name	align_errors
Software Name	XEMACPS_RXALIGNCNT
Relative Address	0x0000019C
Absolute Address	gem0: 0xE000B19C gem1: 0xE000C19C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Alignment errors

Register align_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
align_errors	9:0	ro	0x0	Alignment errors - a 10 bit register counting frames that are not an integral number of bytes long and have bad CRC when their length is truncated to an integral number of bytes and are between 64 and 1518 bytes in length. This register is also incremented if a symbol error is detected and the frame is of valid length and does not have an integral number of bytes.

Register (GEM) rx_resource_errors

Name	rx_resource_errors
Software Name	XEMACPS_RXRESERRCNT
Relative Address	0x000001A0
Absolute Address	gem0: 0xE000B1A0 gem1: 0xE000C1A0
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Receive resource errors

Register rx_resource_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:18	ro	0x0	Reserved, read as 0, ignored on write.
rx_resource_errors	17:0	ro	0x0	Receive resource errors - an 18 bit register counting the number of frames that were successfully received by the MAC (correct address matched frame and adequate slot time) but could not be copied to memory because no receive buffer was available. This will be either because the AHB bus was not granted in time or because a hresp not OK was returned.

Register (GEM) rx_overrun_errors

Name	rx_overrun_errors
Software Name	XEMACPS_RXORCNT
Relative Address	0x000001A4
Absolute Address	gem0: 0xE000B1A4 gem1: 0xE000C1A4
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Receive overrun errors

Register rx_overrun_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:10	ro	0x0	Reserved, read as 0, ignored on write.
rx_overrun_errors	9:0	ro	0x0	Receive overruns - a 10 bit register counting the number of frames that are address recognized but were not copied to memory due to a receive overrun.

Register (GEM) ip_hdr_csum_errors

Name	ip_hdr_csum_errors
Software Name	XEMACPS_RXIPCCNT
Relative Address	0x000001A8
Absolute Address	gem0: 0xE000B1A8 gem1: 0xE000C1A8
Width	32 bits
Access Type	ro

Reset Value	0x00000000
Description	IP header checksum errors

Register ip_hdr_csum_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as 0, ignored on write.
ip_hdr_csum_errors	7:0	ro	0x0	0 IP header checksum errors - an 8-bit register counting the number of frames discarded due to an incorrect IP header checksum, but are between 64 and 1518 bytes and do not have a CRC error, an alignment error, nor a symbol error.

Register (GEM) tcp_csum_errors

Name	tcp_csum_errors
Software Name	XEMACPS_RXTCPCCNT
Relative Address	0x000001AC
Absolute Address	gem0: 0xE000B1AC gem1: 0xE000C1AC
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	TCP checksum errors

Register tcp_csum_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as 0, ignored on write.
tcp_csum_errors	7:0	ro	0x0	TCP checksum errors - an 8-bit register counting the number of frames discarded due to an incorrect TCP checksum, but are between 64 and 1518 bytes and do not have a CRC error, an alignment error, nor a symbol error.

Register (GEM) udp_csum_errors

Name	udp_csum_errors
Software Name	XEMACPS_RXUDPCCNT
Relative Address	0x000001B0
Absolute Address	gem0: 0xE000B1B0 gem1: 0xE000C1B0

Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	UDP checksum error

Register udp_csum_errors Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as 0, ignored on write.
udp_csum_errors	7:0	ro	0x0	UDP checksum errors - an 8-bit register counting the number of frames discarded due to an incorrect UDP checksum, but are between 64 and 1518 bytes and do not have a CRC error, an alignment error, nor a symbol error.

Register (GEM) timer_strobe_s

Name	timer_strobe_s
Relative Address	0x000001C8
Absolute Address	gem0: 0xE000B1C8 gem1: 0xE000C1C8
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	1588 timer sync strobe seconds

Register timer_strobe_s Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	The value of the Timer Seconds register

Register (GEM) timer_strobe_ns

Name	timer_strobe_ns
Relative Address	0x000001CC
Absolute Address	gem0: 0xE000B1CC gem1: 0xE000C1CC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description 1588 timer sync strobe nanoseconds

Register timer_strobe_ns Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	0x0	Reserved, read as 0, ignored on write
ns_reg_val	29:0	rw	0x0	The value of the Timer Nanoseconds register

Register (GEM) timer_s

Name timer_s

Software Name XEMACPS_1588_SEC

Relative Address 0x000001D0

Absolute Address gem0: 0xE000B1D0
gem1: 0xE000C1D0

Width 32 bits

Access Type rw

Reset Value 0x00000000

Description 1588 timer seconds

Register timer_s Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Timer count in seconds. This register is writeable. It increments by one when the 1588 nanoseconds counter counts to one second. It may also be incremented when the timer adjust register is written.

Register (GEM) timer_ns

Name timer_ns

Software Name XEMACPS_1588_NANOSEC

Relative Address 0x000001D4

Absolute Address gem0: 0xE000B1D4
gem1: 0xE000C1D4

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description 1588 timer nanoseconds

Register timer_ns Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	0x0	Reserved, read as 0, ignored on write.
timer_ct_ns	29:0	rw	0x0	Timer count in nanoseconds. This register is writeable. It can also be adjusted by writes to the 1588 timer adjust register. It increments by the value of the 1588 timer increment register each clock cycle.

Register (GEM) timer_adjust

Name	timer_adjust
Software Name	XEMACPS_1588_ADJ
Relative Address	0x000001D8
Absolute Address	gem0: 0xE000B1D8 gem1: 0xE000C1D8
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	1588 timer adjust

Register timer_adjust Details

Field Name	Bits	Type	Reset Value	Description
add_subn	31	wo	0x0	Write as one to subtract from the 1588 timer. Write as zero to add to it.
reserved	30	ro	0x0	Reserved, read as 0, ignored on write.
ns_delta	29:0	wo	0x0	The number of nanoseconds to increment or decrement the 1588 timer nanoseconds register. If necessary, the 1588 seconds register will be incremented or decremented.

Register (GEM) timer_incr

Name	timer_incr
Software Name	XEMACPS_1588_INC
Relative Address	0x000001DC
Absolute Address	gem0: 0xE000B1DC gem1: 0xE000C1DC
Width	32 bits
Access Type	mixed

Reset Value	0x00000000
Description	1588 timer increment

Register timer_incr Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:24	ro	0x0	Reserved, read as 0, ignored on write.
incr_b4_alt	23:16	rw	0x0	The number of increments after which the alternative increment is used.
alt_ct_ns_delta	15:8	rw	0x0	Alternative count of nanoseconds by which the 1588 timer nanoseconds register will be incremented each clock cycle.
ns_delta	7:0	rw	0x0	A count of nanoseconds by which the 1588 timer nanoseconds register will be incremented each clock cycle.

Register (GEM) ptp_tx_s

Name	ptp_tx_s
Software Name	XEMACPS_PTP_TXSEC
Relative Address	0x000001E0
Absolute Address	gem0: 0xE000B1E0 gem1: 0xE000C1E0
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PTP event frame transmitted seconds

Register ptp_tx_s Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	The register is updated with the value that the 1588 timer seconds register held when the SFD of a PTP transmit primary event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP sync or delay_req frame. An interrupt is issued when the register is updated.

Register (GEM) ptp_tx_ns

Name	ptp_tx_ns
Software Name	XEMACPS_PTP_TXNANOSEC

Relative Address	0x000001E4
Absolute Address	gem0: 0xE000B1E4 gem1: 0xE000C1E4
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PTP event frame transmitted nanoseconds

Register ptp_tx_ns Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	0x0	Reserved, read as 0, ignored on write.
ns_reg_val	29:0	ro	0x0	The register is updated with the value that the 1588 timer nanoseconds register held when the SFD of a PTP transmit primary event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP sync or delay_req frame. An interrupt is issued when the register is updated.

Register (GEM) ptp_rx_s

Name	ptp_rx_s
Software Name	XEMACPS_PTP_RXSEC
Relative Address	0x000001E8
Absolute Address	gem0: 0xE000B1E8 gem1: 0xE000C1E8
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PTP event frame received seconds

Register ptp_rx_s Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	The register is updated with the value that the 1588 timer seconds register held when the SFD of a PTP receive primary event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP sync or delay_req frame. An interrupt is issued when the register is updated.

Register (GEM) ptp_rx_ns

Name	ptp_rx_ns
Software Name	XEMACPS_PTP_RXNANOSEC
Relative Address	0x000001EC
Absolute Address	gem0: 0xE000B1EC gem1: 0xE000C1EC
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PTP event frame received nanoseconds.

Register ptp_rx_ns Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	0x0	Reserved, read as 0, ignored on write.
ns_reg_val	29:0	ro	0x0	The register is updated with the value that the 1588 timer nanoseconds register held when the SFD of a PTP receive primary event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP sync or delay_req frame. An interrupt is issued when the register is updated.

Register (GEM) ptp_peer_tx_s

Name	ptp_peer_tx_s
Software Name	XEMACPS_PTPP_TXSEC
Relative Address	0x000001F0
Absolute Address	gem0: 0xE000B1F0 gem1: 0xE000C1F0
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PTP peer event frame transmitted seconds

Register ptp_peer_tx_s Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	The register is updated with the value that the 1588 timer seconds register held when the SFD of a PTP transmit peer event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP pdealy_req or pdelay_resp frame. An interrupt is issued when the register is updated.

Register (GEM) ptp_peer_tx_ns

Name	ptp_peer_tx_ns
Software Name	XEMACPS_PTPP_TXNANOSEC
Relative Address	0x000001F4
Absolute Address	gem0: 0xE000B1F4 gem1: 0xE000C1F4
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PTP peer event frame transmitted nanoseconds

Register ptp_peer_tx_ns Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	0x0	Reserved, read as 0, ignored on write.
ns_reg_val	29:0	ro	0x0	The register is updated with the value that the 1588 timer nanoseconds register held when the SFD of a PTP transmit peer event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP pdelay_req or pdelay_resp frame. An interrupt is issued when the register is updated.

Register (GEM) ptp_peer_rx_s

Name	ptp_peer_rx_s
Software Name	XEMACPS_PTPP_RXSEC
Relative Address	0x000001F8
Absolute Address	gem0: 0xE000B1F8 gem1: 0xE000C1F8
Width	32 bits
Access Type	ro

Reset Value	0x00000000
Description	PTP peer event frame received seconds

Register ptp_peer_rx_s Details

Field Name	Bits	Type	Reset Value	Description
	31:0	ro	0x0	The register is updated with the value that the 1588 timer seconds register held when the SFD of a PTP receive peer event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP pdelay_req or pdelay_resp frame. An interrupt is issued when the register is updated.

Register (GEM) ptp_peer_rx_ns

Name	ptp_peer_rx_ns
Software Name	XEMACPS_PTPP_RXNANOSEC
Relative Address	0x000001FC
Absolute Address	gem0: 0xE000B1FC gem1: 0xE000C1FC
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PTP peer event frame received nanoseconds.

Register ptp_peer_rx_ns Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	0x0	Reserved, read as 0, ignored on write.
ns_reg_val	29:0	ro	0x0	The register is updated with the value that the 1588 timer nanoseconds register held when the SFD of a PTP receive peer event crosses the MII interface. The actual update occurs when the GEM recognizes the frame as a PTP pdelay_req or pdelay_resp frame. An interrupt is issued when the register is updated.

Register (GEM) design_cfg2

Name	design_cfg2
Relative Address	0x00000284
Absolute Address	gem0: 0xE000B284 gem1: 0xE000C284

Width	32 bits
Access Type	ro
Reset Value	x
Description	Design Configuration 2

Register design_cfg2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	x	Reserved. Set to zero.
gem_tx_pbuf_addr	29:26	ro	0xA	Takes the value of the `gem_tx_pbuf_addr DEFINE. Max address bits for Tx packet buffer (10-bits for maximum 4 kB buffer). Buffer size for Tx packet buffer mode will be 4kB. This will allow one standard packet to be received while another is transferred to system memory by the DMA interface.
gem_rx_pbuf_addr	25:22	ro	0xA	Takes the value of the `gem_rx_pbuf_addr DEFINE. Max address bits for Rx packet buffer (10-bits for maximum 4 kB buffer). Buffer size for Rx packet buffer mode will be 4kB. This will allow one standard packet to be received while another is transferred to system memory by the DMA interface.
gem_tx_pkt_buffer	21	ro	x	Takes the value of the `gem_tx_pkt_buffer DEFINE. Defined for Zynq. Includes the transmitter packet buffer
gem_rx_pkt_buffer	20	ro	x	Takes the value of the `gem_rx_pkt_buffer DEFINE. Defined for Zynq. Includes the receiver packet buffer.
gem_hprot_value	19:16	ro	0x1	Takes the value of the `gem_hprot_value DEFINE. For Zynq, set the fixed AHB HPROT value used during transfers.
gem_jumbo_max_length	15:0	ro	0x3FFF	Takes the value of the `gem_jumbo_max_length DEFINE. Maximum length of jumbo frames accepted by receiver. This is set to the size of the smallest of the two packet buffer, minus a margin for packet headers. However, Zynq will not support jumbo frames.

Register (GEM) design_cfg3

Name	design_cfg3
Relative Address	0x00000288
Absolute Address	gem0: 0xE000B288 gem1: 0xE000C288

Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Design Configuration 3

Register design_cfg3 Details

Field Name	Bits	Type	Reset Value	Description
gem_rx_base2_fifo_size	31:16	ro	0x0	Takes the value of the `gem_rx_base2_fifo_size DEFINE. Base-2 equivalent of `gem_rx_fifo_size
gem_rx_fifo_size	15:0	ro	0x0	Takes the value of the `gem_rx_fifo_size DEFINE. Set the size of the small Rx FIFO for grant latency. Extended to 16 deep to allow buffering of 64 byte maximum AHB burst size in Zynq.

Register (GEM) design_cfg4

Name	design_cfg4
Relative Address	0x0000028C
Absolute Address	gem0: 0xE000B28C gem1: 0xE000C28C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Design Configuration 4

Register design_cfg4 Details

Field Name	Bits	Type	Reset Value	Description
gem_tx_base2_fifo_size	31:16	ro	0x0	Takes the value of the `gem_tx_base2_fifo_size DEFINE. Base-2 equivalent of `gem_tx_fifo_size.
gem_tx_fifo_size	15:0	ro	0x0	Takes the value of the `gem_tx_fifo_size DEFINE. Set the size of the small TX FIFO for grant latency

Register (GEM) design_cfg5

Name	design_cfg5
Relative Address	0x00000290
Absolute Address	gem0: 0xE000B290 gem1: 0xE000C290
Width	32 bits

Access Type	ro
Reset Value	x
Description	Design Configuration 5

Register design_cfg5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:29	ro	x	Reserved. Set to zero.
gem_tsu_clk	28	ro	x	Takes the value of the `gem_tsu_clk DEFINE. Undefined in Zynq. 1588 Time Stamp Unit clock sourced from pclk rather than independent tsu_clk.
gem_rx_buffer_length_def	27:20	ro	0x2	Takes the value of the `gem_rx_buffer_length_def DEFINE. Set the default buffer length used by Rx DMA to 128 bytes.
gem_tx_pbuf_size_def	19	ro	0x1	Takes the value of the `gem_tx_pbuf_size_def DEFINE. Full 4 kB Tx packet buffer size - dedicated memory resource in Zynq.
gem_rx_pbuf_size_def	18:17	ro	0x3	Takes the value of the `gem_rx_pbuf_size_def DEFINE. Full 4 kB Rx packet buffer size - dedicated memory resource in Zynq.
gem_endian_swap_def	16:15	ro	0x2	Takes the value of the `gem_endian_swap_def DEFINE. Set to big endian data, little endian management descriptors in Zynq.
gem_mdc_clock_div	14:12	ro	0x2	Takes the value of the `gem_mdc_clock_div DEFINE. Set default MDC clock divisor (can still be programmed) in Zynq.
gem_dma_bus_width	11:10	ro	0x0	Takes the value of the `gem_dma_bus_width_def DEFINE. Limit to 32-bit AHB bus in Zynq.
gem_phy_ident	9	ro	x	Takes the value of the `gem_phy_ident DEFINE. Undefined in Zynq. Only used in PCS.
gem_tsu	8	ro	x	Takes the value of the `gem_tsu DEFINE. Defined in Zynq. Include support for 1588 Time Stamp Unit.
gem_tx_fifo_cnt_width	7:4	ro	0x4	Takes the value of the `gem_tx_fifo_cnt_width DEFINE. Width for `gem_tx_fifo_size
gem_rx_fifo_cnt_width	3:0	ro	0x5	Takes the value of the `gem_rx_fifo_cnt_width DEFINE. Width for `gem_rx_fifo_size.

B.19 General Purpose I/O (gpio)

Module Name	General Purpose I/O (gpio)

Software Name	XGPIOPS
Base Address	0xE000A000 gpio
Description	General Purpose Input / Output
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
MASK_DATA_0_LSW	0x00000000	32	mixed	x	Maskable Output Data (GPIO Bank0, MIO, Lower 16bits)
MASK_DATA_0_MSW	0x00000004	32	mixed	x	Maskable Output Data (GPIO Bank0, MIO, Upper 16bits)
MASK_DATA_1_LSW	0x00000008	32	mixed	x	Maskable Output Data (GPIO Bank1, MIO, Lower 16bits)
MASK_DATA_1_MSW	0x0000000C	22	mixed	x	Maskable Output Data (GPIO Bank1, MIO, Upper 6bits)
MASK_DATA_2_LSW	0x00000010	32	mixed	0x00000000	Maskable Output Data (GPIO Bank2, EMIO, Lower 16bits)
MASK_DATA_2_MSW	0x00000014	32	mixed	0x00000000	Maskable Output Data (GPIO Bank2, EMIO, Upper 16bits)
MASK_DATA_3_LSW	0x00000018	32	mixed	0x00000000	Maskable Output Data (GPIO Bank3, EMIO, Lower 16bits)
MASK_DATA_3_MSW	0x0000001C	32	mixed	0x00000000	Maskable Output Data (GPIO Bank3, EMIO, Upper 16bits)
DATA_0	0x00000040	32	rw	x	Output Data (GPIO Bank0, MIO)
DATA_1	0x00000044	22	rw	x	Output Data (GPIO Bank1, MIO)
DATA_2	0x00000048	32	rw	0x00000000	Output Data (GPIO Bank2, EMIO)
DATA_3	0x0000004C	32	rw	0x00000000	Output Data (GPIO Bank3, EMIO)
DATA_0_RO	0x00000060	32	ro	x	Input Data (GPIO Bank0, MIO)
DATA_1_RO	0x00000064	22	ro	x	Input Data (GPIO Bank1, MIO)
DATA_2_RO	0x00000068	32	ro	0x00000000	Input Data (GPIO Bank2, EMIO)
DATA_3_RO	0x0000006C	32	ro	0x00000000	Input Data (GPIO Bank3, EMIO)
DIRM_0	0x00000204	32	rw	0x00000000	Direction mode (GPIO Bank0, MIO)
OEN_0	0x00000208	32	rw	0x00000000	Output enable (GPIO Bank0, MIO)
INT_MASK_0	0x0000020C	32	ro	0x00000000	Interrupt Mask Status (GPIO Bank0, MIO)
INT_EN_0	0x00000210	32	wo	0x00000000	Interrupt Enable/Unmask (GPIO Bank0, MIO)

Register Name	Address	Width	Type	Reset Value	Description
INT_DIS_0	0x00000214	32	wo	0x00000000	Interrupt Disable/Mask (GPIO Bank0, MIO)
INT_STAT_0	0x00000218	32	wtc	0x00000000	Interrupt Status (GPIO Bank0, MIO)
INT_TYPE_0	0x0000021C	32	rw	0xFFFFFFFF	Interrupt Type (GPIO Bank0, MIO)
INT_POLARITY_0	0x00000220	32	rw	0x00000000	Interrupt Polarity (GPIO Bank0, MIO)
INT_ANY_0	0x00000224	32	rw	0x00000000	Interrupt Any Edge Sensitive (GPIO Bank0, MIO)
DIRM_1	0x00000244	22	rw	0x00000000	Direction mode (GPIO Bank1, MIO)
OEN_1	0x00000248	22	rw	0x00000000	Output enable (GPIO Bank1, MIO)
INT_MASK_1	0x0000024C	22	ro	0x00000000	Interrupt Mask Status (GPIO Bank1, MIO)
INT_EN_1	0x00000250	22	wo	0x00000000	Interrupt Enable/Unmask (GPIO Bank1, MIO)
INT_DIS_1	0x00000254	22	wo	0x00000000	Interrupt Disable/Mask (GPIO Bank1, MIO)
INT_STAT_1	0x00000258	22	wtc	0x00000000	Interrupt Status (GPIO Bank1, MIO)
INT_TYPE_1	0x0000025C	22	rw	0x003FFFFF	Interrupt Type (GPIO Bank1, MIO)
INT_POLARITY_1	0x00000260	22	rw	0x00000000	Interrupt Polarity (GPIO Bank1, MIO)
INT_ANY_1	0x00000264	22	rw	0x00000000	Interrupt Any Edge Sensitive (GPIO Bank1, MIO)
DIRM_2	0x00000284	32	rw	0x00000000	Direction mode (GPIO Bank2, EMIO)
OEN_2	0x00000288	32	rw	0x00000000	Output enable (GPIO Bank2, EMIO)
INT_MASK_2	0x0000028C	32	ro	0x00000000	Interrupt Mask Status (GPIO Bank2, EMIO)
INT_EN_2	0x00000290	32	wo	0x00000000	Interrupt Enable/Unmask (GPIO Bank2, EMIO)
INT_DIS_2	0x00000294	32	wo	0x00000000	Interrupt Disable/Mask (GPIO Bank2, EMIO)
INT_STAT_2	0x00000298	32	wtc	0x00000000	Interrupt Status (GPIO Bank2, EMIO)
INT_TYPE_2	0x0000029C	32	rw	0xFFFFFFFF	Interrupt Type (GPIO Bank2, EMIO)
INT_POLARITY_2	0x000002A0	32	rw	0x00000000	Interrupt Polarity (GPIO Bank2, EMIO)

Register Name	Address	Width	Type	Reset Value	Description
INT_ANY_2	0x000002A4	32	rw	0x00000000	Interrupt Any Edge Sensitive (GPIO Bank2, EMIO)
DIRM_3	0x000002C4	32	rw	0x00000000	Direction mode (GPIO Bank3, EMIO)
OEN_3	0x000002C8	32	rw	0x00000000	Output enable (GPIO Bank3, EMIO)
INT_MASK_3	0x000002CC	32	ro	0x00000000	Interrupt Mask Status (GPIO Bank3, EMIO)
INT_EN_3	0x000002D0	32	wo	0x00000000	Interrupt Enable/Unmask (GPIO Bank3, EMIO)
INT_DIS_3	0x000002D4	32	wo	0x00000000	Interrupt Disable/Mask (GPIO Bank3, EMIO)
INT_STAT_3	0x000002D8	32	wtc	0x00000000	Interrupt Status (GPIO Bank3, EMIO)
INT_TYPE_3	0x000002DC	32	rw	0xFFFFFFFF	Interrupt Type (GPIO Bank3, EMIO)
INT_POLARITY_3	0x000002E0	32	rw	0x00000000	Interrupt Polarity (GPIO Bank3, EMIO)
INT_ANY_3	0x000002E4	32	rw	0x00000000	Interrupt Any Edge Sensitive (GPIO Bank3, EMIO)

Register (gpio) MASK_DATA_0_LSW

Name	MASK_DATA_0_LSW
Software Name	DATA_LSW
Relative Address	0x00000000
Absolute Address	0xE000A000
Width	32 bits
Access Type	mixed
Reset Value	x
Description	Maskable Output Data (GPIO Bank0, MIO, Lower 16bits)

Register MASK_DATA_0_LSW Details

This register enables software to change the value being output on up to 16bits at one time selectively. Only data values with a corresponding deasserted mask bit will be changed. Output data values are unchanged and hold their previous value for bits which are masked. This register avoids the need for a read-modify-write sequence for unchanged bits.

NOTE: This register does not affect the enabling of the output driver. See the DIRM_0 and OEN_0 registers.

This register controls the output values for the lower 16bits of bank0, which corresponds to MIO[15:0].

Field Name	Bits	Type	Reset Value	Description
MASK_0_LSW	31:16	wo	0x0	On a write, only bits with a corresponding deasserted mask will change the output value. 0: pin value is updated 1: pin is masked Each bit controls the corresponding pin within the 16-bit half-bank. Reads return 0's.
DATA_0_LSW	15:0	rw	x	On a write, these are the data values for the corresponding GPIO output bits. Each bit controls the corresponding pin within the 16-bit half-bank. Reads return the previous value written to this register or DATA_0[15:0]. Reads do not return the value on the GPIO pin.

Register (gpio) MASK_DATA_0_MSW

Name	MASK_DATA_0_MSW
Software Name	DATA_MSW
Relative Address	0x00000004
Absolute Address	0xE000A004
Width	32 bits
Access Type	mixed
Reset Value	x
Description	Maskable Output Data (GPIO Bank0, MIO, Upper 16bits)

Register MASK_DATA_0_MSW Details

This register operates in exactly the same manner as MASK_DATA_0_LSW, except that it controls the upper 16bits of bank0, which corresponds to MIO[31:16].

Field Name	Bits	Type	Reset Value	Description
MASK_0_MSW	31:16	wo	0x0	Operation is the same as MASK_DATA_0_LSW[MASK_0_LSW]
DATA_0_MSW	15:0	rw	x	Operation is the same as MASK_DATA_0_LSW[DATA_0_LSW]

Register (gpio) MASK_DATA_1_LSW

Name	MASK_DATA_1_LSW
Relative Address	0x00000008
Absolute Address	0xE000A008

Width	32 bits
Access Type	mixed
Reset Value	x
Description	Maskable Output Data (GPIO Bank1, MIO, Lower 16bits)

Register MASK_DATA_1_LSW Details

This register operates in exactly the same manner as MASK_DATA_0_LSW, except that it controls the lower 16bits of bank1, which corresponds to MIO[47:32].

Field Name	Bits	Type	Reset Value	Description
MASK_1_LSW	31:16	wo	0x0	Operation is the same as MASK_DATA_0_LSW[MASK_0_LSW]
DATA_1_LSW	15:0	rw	x	Operation is the same as MASK_DATA_0_LSW[DATA_0_LSW]

Register (gpio) MASK_DATA_1_MSW

Name	MASK_DATA_1_MSW
Relative Address	0x0000000C
Absolute Address	0xE000A00C
Width	22 bits
Access Type	mixed
Reset Value	x
Description	Maskable Output Data (GPIO Bank1, MIO, Upper 6bits)

Register MASK_DATA_1_MSW Details

This register operates in exactly the same manner as MASK_DATA_0_LSW, except that it controls the upper 6bits of bank1, which corresponds to MIO[53:48].

NOTE: This register does not control a full 16bits because the MIO unit itself is limited to 54 pins.

Field Name	Bits	Type	Reset Value	Description
MASK_1_MSW	21:16	wo	0x0	Operation is the same as MASK_DATA_0_LSW[MASK_0_LSW]
reserved	15:6	rw	0x0	Not used, read back as zero
DATA_1_MSW	5:0	rw	x	Operation is the same as MASK_DATA_0_LSW[DATA_0_LSW]

Register (gpio) MASK_DATA_2_LSW

Name	MASK_DATA_2_LSW
Relative Address	0x00000010

Absolute Address	0xE000A010
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Maskable Output Data (GPIO Bank2, EMIO, Lower 16bits)

Register MASK_DATA_2_LSW Details

This register operates in exactly the same manner as MASK_DATA_0_LSW, except that it controls the lower 16bits of bank2, which corresponds to EMIO[15:0].

Field Name	Bits	Type	Reset Value	Description
MASK_2_LSW	31:16	wo	0x0	Operation is the same as MASK_DATA_0_LSW[MASK_0_LSW]
DATA_2_LSW	15:0	rw	0x0	Operation is the same as MASK_DATA_0_LSW[DATA_0_LSW]

Register (gpio) MASK_DATA_2_MSW

Name	MASK_DATA_2_MSW
Relative Address	0x00000014
Absolute Address	0xE000A014
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Maskable Output Data (GPIO Bank2, EMIO, Upper 16bits)

Register MASK_DATA_2_MSW Details

This register operates in exactly the same manner as MASK_DATA_0_LSW, except that it controls the upper 16bits of bank2, which corresponds to EMIO[31:16].

Field Name	Bits	Type	Reset Value	Description
MASK_2_MSW	31:16	wo	0x0	Operation is the same as MASK_DATA_0_LSW[MASK_0_LSW]
DATA_2_MSW	15:0	rw	0x0	Operation is the same as MASK_DATA_0_LSW[DATA_0_LSW]

Register (gpio) MASK_DATA_3_LSW

Name	MASK_DATA_3_LSW
Relative Address	0x00000018
Absolute Address	0xE000A018

Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Maskable Output Data (GPIO Bank3, EMIO, Lower 16bits)

Register MASK_DATA_3_LSW Details

This register operates in exactly the same manner as MASK_DATA_0_LSW, except that it controls the lower 16bits of bank3, which corresponds to EMIO[47:32].

Field Name	Bits	Type	Reset Value	Description
MASK_3_LSW	31:16	wo	0x0	Operation is the same as MASK_DATA_0_LSW[MASK_0_LSW]
DATA_3_LSW	15:0	rw	0x0	Operation is the same as MASK_DATA_0_LSW[DATA_0_LSW]

Register (gpio) MASK_DATA_3_MSW

Name	MASK_DATA_3_MSW
Relative Address	0x0000001C
Absolute Address	0xE000A01C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Maskable Output Data (GPIO Bank3, EMIO, Upper 16bits)

Register MASK_DATA_3_MSW Details

This register operates in exactly the same manner as MASK_DATA_0_LSW, except that it controls the upper 16bits of bank3, which corresponds to EMIO[63:48].

Field Name	Bits	Type	Reset Value	Description
MASK_3_MSW	31:16	wo	0x0	Operation is the same as MASK_DATA_0_LSW[MASK_0_LSW]
DATA_3_MSW	15:0	rw	0x0	Operation is the same as MASK_DATA_0_LSW[DATA_0_LSW]

Register (gpio) DATA_0

Name	DATA_0
Software Name	DATA
Relative Address	0x00000040
Absolute Address	0xE000A040

Width	32 bits
Access Type	rw
Reset Value	x
Description	Output Data (GPIO Bank0, MIO)

Register DATA_0 Details

This register controls the value being output when the GPIO signal is configured as an output. All 32bits of this register are written at one time. Reading from this register returns the previous value written to either DATA or MASK_DATA_{LSW,MSW}; it does not return the value on the device pin.

NOTE: This register does not affect the enabling of the output driver. See the DIRM_0 and OEN_0 registers.

This register controls the output values for bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
DATA_0	31:0	rw	x	Output Data

Register (gpio) DATA_1

Name	DATA_1
Relative Address	0x00000044
Absolute Address	0xE000A044
Width	22 bits
Access Type	rw
Reset Value	x
Description	Output Data (GPIO Bank1, MIO)

Register DATA_1 Details

This register operates in exactly the same manner as DATA_0, except that it controls bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
DATA_1	21:0	rw	x	Output Data

Register (gpio) DATA_2

Name	DATA_2
Relative Address	0x00000048
Absolute Address	0xE000A048
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description	Output Data (GPIO Bank2, EMIO)

Register DATA_2 Details

This register operates in exactly the same manner as DATA_0, except that it controls bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
DATA_2	31:0	rw	0x0	Output Data

Register (gpio) DATA_3

Name	DATA_3
Relative Address	0x0000004C
Absolute Address	0xE000A04C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Output Data (GPIO Bank3, EMIO)

Register DATA_3 Details

This register operates in exactly the same manner as DATA_0, except that it controls bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
DATA_3	31:0	rw	0x0	Output Data

Register (gpio) DATA_0_RO

Name	DATA_0_RO
Relative Address	0x00000060
Absolute Address	0xE000A060
Width	32 bits
Access Type	ro
Reset Value	x
Description	Input Data (GPIO Bank0, MIO)

Register DATA_0_RO Details

This register enables software to observe the value on the device pin. If the GPIO signal is configured as an output, then this would normally reflect the value being driven on the output. Writes to this register are ignored.

This register reflects the input values for bank0, which corresponds to MIO[31:0].

NOTE: If the MIO is not configured to enable this pin as a GPIO pin, then DATA_RO is unpredictable. In other words, software cannot observe values on non-GPIO pins through the GPIO registers.

Field Name	Bits	Type	Reset Value	Description
DATA_0_RO	31:0	ro	x	Input Data NOTE: bits[8:7] of bank0 cannot be used as inputs and will always return 0 when read. See the GPIO chapter for more information.

Register (gpio) DATA_1_RO

Name	DATA_1_RO
Relative Address	0x00000064
Absolute Address	0xE000A064
Width	22 bits
Access Type	ro
Reset Value	x
Description	Input Data (GPIO Bank1, MIO)

Register DATA_1_RO Details

This register operates in exactly the same manner as DATA_0_RO, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
DATA_1_RO	21:0	ro	x	Input Data

Register (gpio) DATA_2_RO

Name	DATA_2_RO
Relative Address	0x00000068
Absolute Address	0xE000A068
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Input Data (GPIO Bank2, EMIO)

Register DATA_2_RO Details

This register operates in exactly the same manner as DATA_0_RO, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
DATA_2_RO	31:0	ro	0x0	Input Data

Register (gpio) DATA_3_RO

Name	DATA_3_RO
Relative Address	0x0000006C
Absolute Address	0xE000A06C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Input Data (GPIO Bank3, EMIO)

Register DATA_3_RO Details

This register operates in exactly the same manner as DATA_0_RO, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
DATA_3_RO	31:0	ro	0x0	Input Data

Register (gpio) DIRM_0

Name	DIRM_0
Software Name	DIRM
Relative Address	0x00000204
Absolute Address	0xE000A204
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Direction mode (GPIO Bank0, MIO)

Register DIRM_0 Details

This register controls whether the IO pin is acting as an input or an output. Since the input logic is always enabled, this effectively enables/disables the output driver.

Each bit of the bank is independently controlled.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
DIRECTION_0	31:0	rw	0x0	Direction mode 0: input 1: output Each bit configures the corresponding pin within the 32-bit bank NOTE: bits[8:7] of bank0 cannot be used as inputs. The DIRM bits can be set to 0, but reading DATA_RO does not reflect the input value. See the GPIO chapter for more information.

Register (gpio) OEN_0

Name	OEN_0
Software Name	OUTEN
Relative Address	0x00000208
Absolute Address	0xE000A208
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Output enable (GPIO Bank0, MIO)

Register OEN_0 Details

When the IO is configured as an output, this controls whether the output is enabled or not. When the output is disabled, the pin is tri-stated.

NOTE: The MIO driver setting (slcr.MIO_PIN_xx.TRI_ENABLE field) must be disabled (i.e. set to 0) for this field to be operational. When the MIO tri-state is enabled, the driver is disabled regardless of this GPIO setting.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
OP_ENABLE_0	31:0	rw	0x0	Output enables 0: disabled 1: enabled Each bit configures the corresponding pin within the 32-bit bank

Register (gpio) INT_MASK_0

Name	INT_MASK_0
Software Name	INTMASK
Relative Address	0x0000020C

Absolute Address	0xE000A20C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Mask Status (GPIO Bank0, MIO)

Register INT_MASK_0 Details

This register shows which bits are currently masked and which are un-masked/enabled. This register is read only, so masks cannot be changed here. Use INT_EN and INT_DIS to change the mask value.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_MASK_0	31:0	ro	0x0	Interrupt mask 0: interrupt source enabled 1: interrupt source masked Each bit reports the status for the corresponding pin within the 32-bit bank

Register (gpio) INT_EN_0

Name	INT_EN_0
Software Name	INTEN
Relative Address	0x00000210
Absolute Address	0xE000A210
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Enable/Unmask (GPIO Bank0, MIO)

Register INT_EN_0 Details

This register is used to enable or unmask a GPIO input for use as an interrupt source. Writing a 1 to any bit of this register enables/unmasks that signal for interrupts. Reading from this register returns an unpredictable value.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_ENABLE_0	31:0	wo	0x0	Interrupt enable 0: no change 1: clear interrupt mask Each bit configures the corresponding pin within the 32-bit bank

Register (gpio) INT_DIS_0

Name	INT_DIS_0
Software Name	INTDIS
Relative Address	0x00000214
Absolute Address	0xE000A214
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Disable/Mask (GPIO Bank0, MIO)

Register INT_DIS_0 Details

This register is used to disable or mask a GPIO input for use as an interrupt source. Writing a 1 to any bit of this register disables/masks that signal for interrupts. Reading from this register returns an unpredictable value.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_DISABLE_0	31:0	wo	0x0	Interrupt disable 0: no change 1: set interrupt mask Each bit configures the corresponding pin within the 32-bit bank

Register (gpio) INT_STAT_0

Name	INT_STAT_0
Software Name	INTSTS
Relative Address	0x00000218
Absolute Address	0xE000A218
Width	32 bits
Access Type	wtc
Reset Value	0x00000000
Description	Interrupt Status (GPIO Bank0, MIO)

Register INT_STAT_0 Details

This registers shows if an interrupt event has occurred or not. Writing a 1 to a bit in this register clears the interrupt status for that bit. Writing a 0 to a bit in this register is ignored.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_STATUS_0	31:0	wtc	0x0	Interrupt status Upon read: 0: no interrupt 1: interrupt event has occurred Upon write: 0: no action 1: clear interrupt status bit Each bit configures the corresponding pin within the 32-bit bank

Register (gpio) INT_TYPE_0

Name	INT_TYPE_0
Software Name	INTTYPE
Relative Address	0x0000021C
Absolute Address	0xE000A21C
Width	32 bits
Access Type	rw
Reset Value	0xFFFFFFFF
Description	Interrupt Type (GPIO Bank0, MIO)

Register INT_TYPE_0 Details

This register controls whether the interrupt is edge sensitive or level sensitive.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_TYPE_0	31:0	rw	0xFFFFFFFF	Interrupt type 0: level-sensitive 1: edge-sensitive Each bit configures the corresponding pin within the 32-bit bank

Register (gpio) INT_POLARITY_0

Name	INT_POLARITY_0
Software Name	INTPOL
Relative Address	0x00000220
Absolute Address	0xE000A220
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	Interrupt Polarity (GPIO Bank0, MIO)

Register INT_POLARITY_0 Details

This register controls whether the interrupt is active-low or active high (or falling-edge sensitive or rising-edge sensitive).

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_POL_0	31:0	rw	0x0	Interrupt polarity 0: active low or falling edge 1: active high or rising edge Each bit configures the corresponding pin within the 32-bit bank

Register (gpio) INT_ANY_0

Name	INT_ANY_0
Software Name	INTANY
Relative Address	0x00000224
Absolute Address	0xE000A224
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Any Edge Sensitive (GPIO Bank0, MIO)

Register INT_ANY_0 Details

If INT_TYPE is set to edge sensitive, then this register enables an interrupt event on both rising and falling edges. This register is ignored if INT_TYPE is set to level sensitive.

This register controls bank0, which corresponds to MIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_ON_ANY_0	31:0	rw	0x0	Interrupt edge triggering mode 0: trigger on single edge, using configured interrupt polarity 1: trigger on both edges Each bit configures the corresponding pin within the 32-bit bank

Register (gpio) DIRM_1

Name	DIRM_1
Relative Address	0x00000244
Absolute Address	0xE000A244
Width	22 bits
Access Type	rw
Reset Value	0x00000000
Description	Direction mode (GPIO Bank1, MIO)

Register DIRM_1 Details

This register operates in exactly the same manner as DIRM_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
DIRECTION_1	21:0	rw	0x0	Operation is the same as DIRM_0[DIRECTION_0]

Register (gpio) OEN_1

Name	OEN_1
Relative Address	0x00000248
Absolute Address	0xE000A248
Width	22 bits
Access Type	rw
Reset Value	0x00000000
Description	Output enable (GPIO Bank1, MIO)

Register OEN_1 Details

This register operates in exactly the same manner as OEN_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
OP_ENABLE_1	21:0	rw	0x0	Operation is the same as OEN_0[OP_ENABLE_0]

Register (gpio) INT_MASK_1

Name	INT_MASK_1
Relative Address	0x0000024C
Absolute Address	0xE000A24C
Width	22 bits
Access Type	ro

Reset Value	0x00000000
Description	Interrupt Mask Status (GPIO Bank1, MIO)

Register INT_MASK_1 Details

This register operates in exactly the same manner as INT_MASK_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
INT_MASK_1	21:0	ro	0x0	Operation is the same as INT_MASK_0[INT_MASK_0]

Register (gpio) INT_EN_1

Name	INT_EN_1
Relative Address	0x00000250
Absolute Address	0xE000A250
Width	22 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Enable/Unmask (GPIO Bank1, MIO)

Register INT_EN_1 Details

This register operates in exactly the same manner as INT_EN_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
INT_ENABLE_1	21:0	wo	0x0	Operation is the same as INT_EN_0[INT_ENABLE_0]

Register (gpio) INT_DIS_1

Name	INT_DIS_1
Relative Address	0x00000254
Absolute Address	0xE000A254
Width	22 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Disable/Mask (GPIO Bank1, MIO)

Register INT_DIS_1 Details

This register operates in exactly the same manner as INT_DIS_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
INT_DISABLE_1	21:0	wo	0x0	Operation is the same as INT_DIS_0[INT_DISABLE_0]

Register (gpio) INT_STAT_1

Name	INT_STAT_1
Relative Address	0x00000258
Absolute Address	0xE000A258
Width	22 bits
Access Type	wtc
Reset Value	0x00000000
Description	Interrupt Status (GPIO Bank1, MIO)

Register INT_STAT_1 Details

This register operates in exactly the same manner as INT_STAT_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
INT_STATUS_1	21:0	wtc	0x0	Operation is the same as INT_STAT_0[INT_STATUS_0]

Register (gpio) INT_TYPE_1

Name	INT_TYPE_1
Relative Address	0x0000025C
Absolute Address	0xE000A25C
Width	22 bits
Access Type	rw
Reset Value	0x003FFFFF
Description	Interrupt Type (GPIO Bank1, MIO)

Register INT_TYPE_1 Details

This register operates in exactly the same manner as INT_TYPE_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
INT_TYPE_1	21:0	rw	0x3FFFFF	Operation is the same as INT_TYPE_0[INT_TYPE_0]

Register (gpio) INT_POLARITY_1

Name	INT_POLARITY_1
Relative Address	0x00000260
Absolute Address	0xE000A260
Width	22 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Polarity (GPIO Bank1, MIO)

Register INT_POLARITY_1 Details

This register operates in exactly the same manner as INT_POLARITY_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
INT_POL_1	21:0	rw	0x0	Operation is the same as INT_POLARITY_0[INT_POL_0]

Register (gpio) INT_ANY_1

Name	INT_ANY_1
Relative Address	0x00000264
Absolute Address	0xE000A264
Width	22 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Any Edge Sensitive (GPIO Bank1, MIO)

Register INT_ANY_1 Details

This register operates in exactly the same manner as INT_ANY_0, except that it reflects bank1, which corresponds to MIO[53:32].

Field Name	Bits	Type	Reset Value	Description
INT_ON_ANY_1	21:0	rw	0x0	Operation is the same as INT_ANY_0[INT_ON_ANY_0]

Register (gpio) DIRM_2

Name	DIRM_2
Relative Address	0x00000284
Absolute Address	0xE000A284

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Direction mode (GPIO Bank2, EMIO)

Register DIRM_2 Details

This register operates in exactly the same manner as DIRM_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
DIRECTION_2	31:0	rw	0x0	Operation is the same as DIRM_0[DIRECTION_0]

Register (gpio) OEN_2

Name	OEN_2
Relative Address	0x00000288
Absolute Address	0xE000A288
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Output enable (GPIO Bank2, EMIO)

Register OEN_2 Details

This register operates in exactly the same manner as OEN_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
OP_ENABLE_2	31:0	rw	0x0	Operation is the same as OEN_0[OP_ENABLE_0]

Register (gpio) INT_MASK_2

Name	INT_MASK_2
Relative Address	0x0000028C
Absolute Address	0xE000A28C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Mask Status (GPIO Bank2, EMIO)

Register INT_MASK_2 Details

This register operates in exactly the same manner as INT_MASK_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_MASK_2	31:0	ro	0x0	Operation is the same as INT_MASK_0[INT_MASK_0]

Register (gpio) INT_EN_2

Name	INT_EN_2
Relative Address	0x00000290
Absolute Address	0xE000A290
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Enable/Unmask (GPIO Bank2, EMIO)

Register INT_EN_2 Details

This register operates in exactly the same manner as INT_EN_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_ENABLE_2	31:0	wo	0x0	Operation is the same as INT_EN_0[INT_ENABLE_0]

Register (gpio) INT_DIS_2

Name	INT_DIS_2
Relative Address	0x00000294
Absolute Address	0xE000A294
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Disable/Mask (GPIO Bank2, EMIO)

Register INT_DIS_2 Details

This register operates in exactly the same manner as INT_DIS_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_DISABLE_2	31:0	wo	0x0	Operation is the same as INT_DIS_0[INT_DISABLE_0]

Register (gpio) INT_STAT_2

Name	INT_STAT_2
Relative Address	0x00000298
Absolute Address	0xE000A298
Width	32 bits
Access Type	wtc
Reset Value	0x00000000
Description	Interrupt Status (GPIO Bank2, EMIO)

Register INT_STAT_2 Details

This register operates in exactly the same manner as INT_STAT_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_STATUS_2	31:0	wtc	0x0	Operation is the same as INT_STAT_0[INT_STATUS_0]

Register (gpio) INT_TYPE_2

Name	INT_TYPE_2
Relative Address	0x0000029C
Absolute Address	0xE000A29C
Width	32 bits
Access Type	rw
Reset Value	0xFFFFFFFF
Description	Interrupt Type (GPIO Bank2, EMIO)

Register INT_TYPE_2 Details

This register operates in exactly the same manner as INT_TYPE_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_TYPE_2	31:0	rw	0xFFFFFFFF	Operation is the same as INT_TYPE_0[INT_TYPE_0]

Register (gpio) INT_POLARITY_2

Name	INT_POLARITY_2
Relative Address	0x000002A0
Absolute Address	0xE000A2A0
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	Interrupt Polarity (GPIO Bank2, EMIO)

Register INT_POLARITY_2 Details

This register operates in exactly the same manner as INT_POLARITY_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_POL_2	31:0	rw	0x0	Operation is the same as INT_POLARITY_0[INT_POL_0]

Register (gpio) INT_ANY_2

Name	INT_ANY_2
Relative Address	0x000002A4
Absolute Address	0xE000A2A4
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Any Edge Sensitive (GPIO Bank2, EMIO)

Register INT_ANY_2 Details

This register operates in exactly the same manner as INT_ANY_0, except that it reflects bank2, which corresponds to EMIO[31:0].

Field Name	Bits	Type	Reset Value	Description
INT_ON_ANY_2	31:0	rw	0x0	Operation is the same as INT_ANY_0[INT_ON_ANY_0]

Register (gpio) DIRM_3

Name	DIRM_3
Relative Address	0x000002C4
Absolute Address	0xE000A2C4
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Direction mode (GPIO Bank3, EMIO)

Register DIRM_3 Details

This register operates in exactly the same manner as DIRM_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
DIRECTION_3	31:0	rw	0x0	Operation is the same as DIRM_0[DIRECTION_0]

Register (gpio) OEN_3

Name	OEN_3
Relative Address	0x000002C8
Absolute Address	0xE000A2C8
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Output enable (GPIO Bank3, EMIO)

Register OEN_3 Details

This register operates in exactly the same manner as OEN_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
OP_ENABLE_3	31:0	rw	0x0	Operation is the same as OEN_0[OP_ENABLE_0]

Register (gpio) INT_MASK_3

Name	INT_MASK_3
Relative Address	0x000002CC
Absolute Address	0xE000A2CC
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Mask Status (GPIO Bank3, EMIO)

Register INT_MASK_3 Details

This register operates in exactly the same manner as INT_MASK_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
INT_MASK_3	31:0	ro	0x0	Operation is the same as INT_MASK_0[INT_MASK_0]

Register (gpio) INT_EN_3

Name	INT_EN_3
Relative Address	0x000002D0
Absolute Address	0xE000A2D0
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Enable/Unmask (GPIO Bank3, EMIO)

Register INT_EN_3 Details

This register operates in exactly the same manner as INT_EN_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
INT_ENABLE_3	31:0	wo	0x0	Operation is the same as INT_EN_0[INT_ENABLE_0]

Register (gpio) INT_DIS_3

Name	INT_DIS_3
Relative Address	0x000002D4
Absolute Address	0xE000A2D4
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Interrupt Disable/Mask (GPIO Bank3, EMIO)

Register INT_DIS_3 Details

This register operates in exactly the same manner as INT_DIS_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
INT_DISABLE_3	31:0	wo	0x0	Operation is the same as INT_DIS_0[INT_DISABLE_0]

Register (gpio) INT_STAT_3

Name	INT_STAT_3
Relative Address	0x000002D8
Absolute Address	0xE000A2D8
Width	32 bits

Access Type	wtc
Reset Value	0x00000000
Description	Interrupt Status (GPIO Bank3, EMIO)

Register INT_STAT_3 Details

This register operates in exactly the same manner as INT_STAT_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
INT_STATUS_3	31:0	wtc	0x0	Operation is the same as INT_STAT_0[INT_STATUS_0]

Register (gpio) INT_TYPE_3

Name	INT_TYPE_3
Relative Address	0x000002DC
Absolute Address	0xE000A2DC
Width	32 bits
Access Type	rw
Reset Value	0xFFFFFFFF
Description	Interrupt Type (GPIO Bank3, EMIO)

Register INT_TYPE_3 Details

This register operates in exactly the same manner as INT_TYPE_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
INT_TYPE_3	31:0	rw	0xFFFFFFFF	Operation is the same as INT_TYPE_0[INT_TYPE_0]

Register (gpio) INT_POLARITY_3

Name	INT_POLARITY_3
Relative Address	0x000002E0
Absolute Address	0xE000A2E0
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Polarity (GPIO Bank3, EMIO)

Register INT_POLARITY_3 Details

This register operates in exactly the same manner as INT_POLARITY_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
INT_POL_3	31:0	rw	0x0	Operation is the same as INT_POLARITY_0[INT_POL_0]

Register (gpio) INT_ANY_3

Name	INT_ANY_3
Relative Address	0x000002E4
Absolute Address	0xE000A2E4
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Any Edge Sensitive (GPIO Bank3, EMIO)

Register INT_ANY_3 Details

This register operates in exactly the same manner as INT_ANY_0, except that it reflects bank3, which corresponds to EMIO[63:32].

Field Name	Bits	Type	Reset Value	Description
INT_ON_ANY_3	31:0	rw	0x0	Operation is the same as INT_ANY_0[INT_ON_ANY_0]

B.20 Interconnect QoS (qos301)

Module Name	Interconnect QoS (qos301)
Base Address	0xF8946000 gpv_qos301_cpu 0xF8947000 gpv_qos301_dmac 0xF8948000 gpv_qos301_iou
Description	AMBA Network Interconnect Advanced Quality of Service (QoS-301)
Vendor Info	Arm QoS-301

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
qos_cntl	0x0000010C	32	rw	0x00000000	The QoS control register contains the enable bits for all the regulators.
max_ot	0x00000110	32	rw	0x00000000	Maximum number of outstanding transactions
max_comb_ot	0x00000114	32	rw	0x00000000	Maximum number of combined outstanding transactions
aw_p	0x00000118	32	rw	0x00000000	AW channel peak rate
aw_b	0x0000011C	32	rw	0x00000000	AW channel burstiness allowance
aw_r	0x00000120	32	rw	0x00000000	AW channel average rate
ar_p	0x00000124	32	rw	0x00000000	AR channel peak rate
ar_b	0x00000128	32	rw	0x00000000	AR channel burstiness allowance
ar_r	0x0000012C	32	rw	0x00000000	AR channel average rate

Register (qos301) qos_cntl

Name	qos_cntl
Relative Address	0x0000010C
Absolute Address	gpv_qos301_cpu: 0xF894610C gpv_qos301_dmac: 0xF894710C gpv_qos301_iou: 0xF894810C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	The QoS control register contains the enable bits for all the regulators.

Register qos_cntl Details

By default, all of the bits are set to 0, and no regulation is enabled. Regulation only takes place when both the enable bit is set, and its corresponding regulation value is non-zero. The QoS regulators are reset whenever they are re-enabled.

Field Name	Bits	Type	Reset Value	Description
en_awar_ot	7	rw	0x0	Enable combined regulation of outstanding transactions.
en_ar_ot	6	rw	0x0	Enable regulation of outstanding read transactions.
en_aw_ot	5	rw	0x0	Enable regulation of outstanding write transactions.
reserved	4:3	rw	0x0	Reserved
en_awar_rate	2	rw	0x0	Enable combined AW/AR rate regulation.

Field Name	Bits	Type	Reset Value	Description
en_ar_rate	1	rw	0x0	Enable AR rate regulation.
en_aw_rate	0	rw	0x0	Enable AW rate regulation.

Register (qos301) max_ot

Name	max_ot
Relative Address	0x00000110
Absolute Address	gpv_qos301_cpu: 0xF8946110 gpv_qos301_dmac: 0xF8947110 gpv_qos301_iou: 0xF8948110
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Maximum number of outstanding transactions

Register max_ot Details

The maximum number of outstanding transactions register enables you to program the maximum number of address requests for the AR and AW channels. The outstanding transaction limits have an integer part and a fractional part.

Field Name	Bits	Type	Reset Value	Description
ar_max_oti	29:24	rw	0x0	Integer part of max outstanding AR addresses.
ar_max_otf	23:16	rw	0x0	Fraction part of max outstanding AR addresses.
aw_max_oti	13:8	rw	0x0	Integer part of max outstanding AW addresses.
aw_max_otf	7:0	rw	0x0	Fraction part of max outstanding AW addresses.

A value of 0 for both the integer and fractional parts disables the programmable regulation so that the NIC-301 base product configuration limits apply.

A value of 0 for the fractional part programs disables the regulation of fractional outstanding transactions.

The AW and AR outstanding transaction limits are enabled when you set the corresponding en_aw_ot or en_ar_ot control bits of the QoS control register.

Register (qos301) max_comb_ot

Name	max_comb_ot
Relative Address	0x00000114
Absolute Address	gpv_qos301_cpu: 0xF8946114 gpv_qos301_dmac: 0xF8947114 gpv_qos301_iou: 0xF8948114
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	Maximum number of combined outstanding transactions

Register max_comb_ot Details

The maximum combined outstanding transactions register enables you to program the maximum number of address requests for the AR and AW channels. The combined limit is applied after any individual channel limits.

Field Name	Bits	Type	Reset Value	Description
awar_max_oti	14:8	rw	0x0	Integer part of max combined outstanding AW/AR addresses.
awar_max_otf	7:0	rw	0x0	Fraction part of max combined outstanding AW/AR addresses.

A value of 0 for both the integer and fractional parts disables the programmable regulation so that the configuration limits apply.

A value of 0 for the fractional part programs disables the regulation of fractional outstanding transactions.

The regulation of the combined outstanding transaction limit also requires that you set the en_awar_ot control bit of the QoS control register.

Register (qos301) aw_p

Name	aw_p
Relative Address	0x00000118
Absolute Address	gpv_qos301_cpu: 0xF8946118 gpv_qos301_dmac: 0xF8947118 gpv_qos301_iou: 0xF8948118
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	AW channel peak rate

Register aw_p Details

Field Name	Bits	Type	Reset Value	Description
	31:24	rw	0x0	channel peak rate. 8-bit fraction of the number of transfers per cycle. A value of 0x80 (decimal 0.5) sets a rate of one transaction every 2 cycles. A value of 0x40 sets a rate of one transaction every 4 cycles, etc.

Register (qos301) aw_b

Name	aw_b

Relative Address	0x0000011C
Absolute Address	gpv_qos301_cpu: 0xF894611C gpv_qos301_dmac: 0xF894711C gpv_qos301_iou: 0xF894811C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	AW channel burstiness allowance

Register aw_b Details

Field Name	Bits	Type	Reset Value	Description
	15:0	rw	0x0	channel burstiness (integer number of transfers)

Register (qos301) aw_r

Name	aw_r
Relative Address	0x00000120
Absolute Address	gpv_qos301_cpu: 0xF8946120 gpv_qos301_dmac: 0xF8947120 gpv_qos301_iou: 0xF8948120
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	AW channel average rate

Register aw_r Details

Field Name	Bits	Type	Reset Value	Description
	31:20	rw	0x0	channel average rate. 12-bit fraction of the number of transfers per cycle. A value of 0x800 (decimal 0.5) sets a rate of one transaction every 2 cycles. A value of 0x400 sets a rate of one transaction every 4 cycles, etc.

Register (qos301) ar_p

Name	ar_p
Relative Address	0x00000124

Absolute Address	gpv_qos301_cpu: 0xF8946124 gpv_qos301_dmac: 0xF8947124 gpv_qos301_iou: 0xF8948124
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	AR channel peak rate

Register ar_p Details

Field Name	Bits	Type	Reset Value	Description
	31:24	rw	0x0	channel peak rate. 8-bit fraction of the number of transfers per cycle. A value of 0x80 (decimal 0.5) sets a rate of one transaction every 2 cycles. A value of 0x40 sets a rate of one transaction every 4 cycles, etc.

Register (qos301) ar_b

Name	ar_b
Relative Address	0x00000128
Absolute Address	gpv_qos301_cpu: 0xF8946128 gpv_qos301_dmac: 0xF8947128 gpv_qos301_iou: 0xF8948128
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	AR channel burstiness allowance

Register ar_b Details

Field Name	Bits	Type	Reset Value	Description
	15:0	rw	0x0	channel burstiness (integer number of transfers)

Register (qos301) ar_r

Name	ar_r
Relative Address	0x0000012C
Absolute Address	gpv_qos301_cpu: 0xF894612C gpv_qos301_dmac: 0xF894712C gpv_qos301_iou: 0xF894812C

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	AR channel average rate

Register ar_r Details

Field Name	Bits	Type	Reset Value	Description
	31:20	rw	0x0	channel average rate. 12-bit fraction of the number of transfers per cycle. A value of 0x800 (decimal 0.5) sets a rate of one transaction every 2 cycles. A value of 0x400 sets a rate of one transaction every 4 cycles, etc.

Usage Example:

- Peak = 2 (or 1 in 128)
- Burstiness = 5
- Average = 10 (or 1 in 409)

This allows an issuing rate of 1 in 128 until the burstiness allowance of 5 outstanding transactions is reached. Then the average issuing rate of 1 in 409 takes effect until the number of outstanding transactions drops below 5.

B.21 NIC301 Address Region Control (nic301_addr_region_ctrl_registers)

Module Name	NIC301 Address Region Control (nic301_addr_region_ctrl_registers)
Software Name	XARC
Base Address	0xF8900000 gpv_trustzone
Description	AMBA NIC301 TrustZone.
Vendor Info	Arm

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
security_gp0_axi	0x0000001C	1	wo	0x00000000	M_AXI_GP0 security setting
security_gp1_axi	0x00000020	1	wo	0x00000000	M_AXI_GP1 security setting

Register (nic301_addr_region_ctrl_registers) security_gp0_axi

Name	security_gp0_axi

Relative Address	0x0000001C
Absolute Address	0xF890001C
Width	1 bits
Access Type	wo
Reset Value	0x00000000
Description	M_AXI_GP0 security setting

Register security_gp0_axi Details

Field Name	Bits	Type	Reset Value	Description
gp0_axi	0	wo	0x0	Controls the transactions from M_AXI_GP0 to PL: 0 - Always secure 1 - Always non-secure.

Register (nic301_addr_region_ctrl_registers) security_gp1_axi

Name	security_gp1_axi
Relative Address	0x00000020
Absolute Address	0xF8900020
Width	1 bits
Access Type	wo
Reset Value	0x00000000
Description	M_AXI_GP1 security setting

Register security_gp1_axi Details

Field Name	Bits	Type	Reset Value	Description
gp1_axi	0	wo	0x0	Controls the transactions from M_AXI_GP1 to PL: 0 - Always secure 1 - Always non-secure.

B.22 I2C Controller (IIC)

Module Name	I2C Controller (IIC)
Software Name	XIICPS
Base Address	0xE0004000 i2c0 0xE0005000 i2c1
Description	Inter Integrated Circuit (I2C)

Vendor Info Cadence IIC

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
Control_reg0	0x00000000	16	mixed	0x00000000	Control Register
Status_reg0	0x00000004	16	ro	0x00000000	Status register
I2C_address_reg0	0x00000008	16	mixed	0x00000000	IIC Address register
I2C_data_reg0	0x0000000C	16	mixed	0x00000000	IIC data register
Interrupt_status_reg0	0x00000010	16	mixed	0x00000000	IIC interrupt status register
Transfer_size_reg0	0x00000014	8	rw	0x00000000	Transfer Size Register
Slave_mon_pause_reg0	0x00000018	8	mixed	0x00000000	Slave Monitor Pause Register
Time_out_reg0	0x0000001C	8	rw	0x0000001F	Time out register
Intrpt_mask_reg0	0x00000020	16	ro	0x000002FF	Interrupt mask register
Intrpt_enable_reg0	0x00000024	16	mixed	0x00000000	Interrupt Enable Register
Intrpt_disable_reg0	0x00000028	16	mixed	0x00000000	Interrupt Disable Register

Register (IIC) Control_reg0

Name Control_reg0

Software Name CR

Relative Address 0x00000000

Absolute Address i2c0: 0xE0004000
i2c1: 0xE0005000

Width 16 bits

Access Type mixed

Reset Value 0x00000000

Description Control Register

Register Control_reg0 Details

Field Name	Bits	Type	Reset Value	Description
divisor_a (DIV_A)	15:14	rw	0x0	Divisor for stage A clock divider. 0 - 3: Divides the input pclk frequency by divisor_a + 1.
divisor_b (DIV_B)	13:8	rw	0x0	Divisor for stage B clock divider. 0 - 63 : Divides the output frequency from divisor_a by divisor_b + 1.

Field Name	Bits	Type	Reset Value	Description
reserved	7	ro	0x0	Reserved, read as zero, ignored on write.
CLR_FIFO	6	rw	0x0	1 - initializes the FIFO to all zeros and clears the transfer size register. Automatically gets cleared on the next APB clock after being set.
SLVMON	5	rw	0x0	Slave monitor mode 1 - monitor mode. 0 - normal operation.
HOLD	4	rw	0x0	hold_bus 1 - when no more data is available for transmit or no more data can be received, hold the sclk line low until serviced by the host. 0 - allow the transfer to terminate as soon as all the data has been transmitted or received.
ACK_EN (ACKEN)	3	rw	0x0	This bit needs to be set to 1 1 - acknowledge enabled, ACK transmitted 0 - acknowledge disabled, NACK transmitted.
NEA	2	rw	0x0	Addressing mode: This bit is used in master mode only. 1 - normal (7-bit) address 0 - reserved
MS	1	rw	0x0	Overall interface mode: 1 - master 0 - slave
RW (RD_WR)	0	rw	0x0	Direction of transfer: This bit is used in master mode only. 1 - master receiver 0 - master transmitter.

Register (IIC) Status_reg0

Name	Status_reg0
Software Name	SR
Relative Address	0x00000004
Absolute Address	i2c0: 0xE0004004 i2c1: 0xE0005004
Width	16 bits
Access Type	ro
Reset Value	0x00000000

Description Status register

Register Status_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	15:9	ro	0x0	Reserved, read as zero, ignored on write.
BA	8	ro	0x0	Bus Active 1 - ongoing transfer on the I2C bus.
RXOVF	7	ro	0x0	Receiver Overflow 1 - This bit is set whenever FIFO is full and a new byte is received. The new byte is not acknowledged and contents of the FIFO remains unchanged.
TXDV	6	ro	0x0	Transmit Data Valid - SW should not use this to determine data completion, it is the RAW value on the interface. Please use COMP in the ISR. 1 - still a byte of data to be transmitted by the interface.
RXDV	5	ro	0x0	Receiver Data Valid 1 -valid, new data to be read from the interface.
reserved	4	ro	0x0	Reserved, read as zero, ignored on write.
RXRW	3	ro	0x0	RX read_write 1 - mode of the transmission received from a master.
reserved	2:0	ro	0x0	Reserved, read as zero, ignored on write.

Register (IIC) I2C_address_reg0

Name I2C_address_reg0

Software Name ADDR

Relative Address 0x00000008

Absolute Address i2c0: 0xE0004008
i2c1: 0xE0005008

Width 16 bits

Access Type mixed

Reset Value 0x00000000

Description IIC Address register

Register I2C_address_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	15:10	ro	0x0	Reserved, read as zero, ignored on write.
ADD (MASK)	9:0	rw	0x0	Address 0 - 1024: Normal addressing mode uses add[6:0]. Extended addressing mode uses add[9:0].

Register (IIC) I2C_data_reg0

Name	I2C_data_reg0
Software Name	DATA
Relative Address	0x0000000C
Absolute Address	i2c0: 0xE000400C i2c1: 0xE000500C
Width	16 bits
Access Type	mixed
Reset Value	0x00000000
Description	IIC data register

Register I2C_data_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	15:8	ro	0x0	
DATA (MASK)	7:0	rw	0x0	data 0 -255: When written to, the data register sets data to transmit. When read from, the data register reads the last received byte of data.

Register (IIC) Interrupt_status_reg0

Name	Interrupt_status_reg0
Software Name	ISR
Relative Address	0x00000010
Absolute Address	i2c0: 0xE0004010 i2c1: 0xE0005010
Width	16 bits
Access Type	mixed
Reset Value	0x00000000
Description	IIC interrupt status register

Register Interrupt_status_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	15:10	ro	0x0	Reserved, read as zero, ignored on write.
ARB_LOST (IXR_ARB_LOST)	9	wtc	0x0	arbitration lost 1 = master loses bus ownership during a transfer due to ongoing arbitration
reserved	8	ro	0x0	Reserved, read as zero, ignored on write.
RX_UNF (IXR_RX_UNF)	7	wtc	0x0	FIFO receive underflow 1 = host attempts to read from the I2C data register more times than the value of the transfer size register plus one
TX_OVF (IXR_TX_OVR)	6	wtc	0x0	FIFO transmit overflow 1 = host attempts to write to the I2C data register more times than the FIFO depth
RX_OVF (IXR_RX_OVR)	5	wtc	0x0	Receive overflow 1 = This bit is set whenever FIFO is full and a new byte is received. The new byte is not acknowledged and contents of the FIFO remains unchanged.
SLV_RDY (IXR_SLV_RDY)	4	wtc	0x0	Monitored slave ready 1 = addressed slave returns ACK.
TO (IXR_TO)	3	wtc	0x0	Transfer time out 1 = I2C sclk line is kept low for longer time
NACK (IXR_NACK)	2	wtc	0x0	Transfer not acknowledged 1 = slave responds with a NACK or master terminates the transfer before all data is supplied
DATA (IXR_DATA)	1	wtc	0x0	More data 1 = Data being sent or received
COMP (IXR_COMP)	0	wtc	0x0	Transfer complete 1 = transfer is complete

Register (IIC) Transfer_size_reg0

Name	Transfer_size_reg0
Software Name	TRANS_SIZE
Relative Address	0x00000014
Absolute Address	i2c0: 0xE0004014 i2c1: 0xE0005014

Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	Transfer Size Register

Register Transfer_size_reg0 Details

This register's meaning varies according to the operating mode as follows:

* Master transmitter mode: number of data bytes still not transmitted minus one

* Master receiver mode: number of data bytes that are still expected to be received

* Slave transmitter mode: number of bytes remaining in the FIFO after the master terminates the transfer

* Slave receiver mode: number of valid data bytes in the FIFO

This register is cleared if CLR_FIFO bit in the control register is set.

Field Name	Bits	Type	Reset Value	Description
Transfer_Size (MASK)	7:0	rw	0x0	Transfer Size 0-255

Register (IIC) Slave_mon_pause_reg0

Name	Slave_mon_pause_reg0
Software Name	SLV_PAUSE
Relative Address	0x00000018
Absolute Address	i2c0: 0xE0004018 i2c1: 0xE0005018
Width	8 bits
Access Type	mixed
Reset Value	0x00000000
Description	Slave Monitor Pause Register

Register Slave_mon_pause_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	7:4	ro	0x0	Reserved, read as zero, ignored on write.
Pause (MASK)	3:0	rw	0x0	pause interval 0 - 7: pause interval

Register (IIC) Time_out_reg0

Name	Time_out_reg0

Software Name	TIME_OUT
Relative Address	0x0000001C
Absolute Address	i2c0: 0xE000401C i2c1: 0xE000501C
Width	8 bits
Access Type	rw
Reset Value	0x0000001F
Description	Time out register

Register Time_out_reg0 Details

Field Name	Bits	Type	Reset Value	Description
TO (MASK)	7:0	rw	0x1F	Time Out 255 - 31 : value of time out register

Register (IIC) Intrpt_mask_reg0

Name	Intrpt_mask_reg0
Software Name	IMR
Relative Address	0x00000020
Absolute Address	i2c0: 0xE0004020 i2c1: 0xE0005020
Width	16 bits
Access Type	ro
Reset Value	0x000002FF
Description	Interrupt mask register

Register Intrpt_mask_reg0 Details

Each bit in this register corresponds to a bit in the interrupt status register. If bit i in the interrupt mask register is set, the corresponding bit in the interrupt status register is ignored. Otherwise, an interrupt is generated whenever bit i in the interrupt status register is set.

Bits in this register are set through a write to the interrupt disable register and are cleared through a write to the interrupt enable register.

All mask bits are set and all interrupts are disabled after reset.

Interrupt mask register has the same format as the interrupt status register.

Field Name	Bits	Type	Reset Value	Description
reserved	15:10	ro	0x0	Reserved, read as zero, ignored on write.
ARB_LOST (IXR_ARB_LOST)	9	ro	0x1	arbitration lost 1 = Mask this interrupt 0 = unmask this interrupt
reserved	8	ro	0x0	Reserved, read as zero, ignored on write.
RX_UNF (IXR_RX_UNF)	7	ro	0x1	FIFO receive underflow 1 = Mask this interrupt 0 = unmask this interrupt
TX_OVF (IXR_TX_OVR)	6	ro	0x1	FIFO transmit overflow 1 = Mask this interrupt 0 = unmask this interrupt
RX_OVF (IXR_RX_OVR)	5	ro	0x1	Receive overflow 1 = Mask this interrupt 0 = unmask this interrupt
SLV_RDY (IXR_SLV_RDY)	4	ro	0x1	Monitored slave ready 1 = Mask this interrupt 0 = unmask this interrupt
TO (IXR_TO)	3	ro	0x1	Transfer time out 1 = Mask this interrupt 0 = unmask this interrupt
NACK (IXR_NACK)	2	ro	0x1	Transfer not acknowledged 1 = Mask this interrupt 0 = unmask this interrupt
DATA (IXR_DATA)	1	ro	0x1	More data 1 = Mask this interrupt 0 = unmask this interrupt
COMP (IXR_COMP)	0	ro	0x1	Transfer complete 1 = Mask this interrupt 0 = unmask this interrupt

Register (IIC) Intrpt_enable_reg0

Name	Intrpt_enable_reg0
Software Name	IER
Relative Address	0x00000024
Absolute Address	i2c0: 0xE0004024 i2c1: 0xE0005024
Width	16 bits

Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Enable Register

Register Intrpt_enable_reg0 Details

This register has the same format as the interrupt status register.

Setting a bit in the interrupt enable register clears the corresponding mask bit in the interrupt mask register, effectively enabling corresponding interrupt to be generated.

Field Name	Bits	Type	Reset Value	Description
reserved	15:10	ro	0x0	Reserved, read as zero, ignored on write.
ARB_LOST (IXR_ARB_LOST)	9	wo	0x0	arbitration lost 1 = enable this interrupt
reserved	8	ro	0x0	Reserved, read as zero, ignored on write.
RX_UNF (IXR_RX_UNF)	7	wo	0x0	FIFO receive underflow 1 = enable this interrupt
TX_OVF (IXR_TX_OVR)	6	wo	0x0	FIFO transmit overflow 1 = enable this interrupt
RX_OVF (IXR_RX_OVR)	5	wo	0x0	Receive overflow 1 = enable this interrupt
SLV_RDY (IXR_SLV_RDY)	4	wo	0x0	Monitored slave ready 1 = enable this interrupt
TO (IXR_TO)	3	wo	0x0	Transfer time out 1 = enable this interrupt
NACK (IXR_NACK)	2	wo	0x0	Transfer not acknowledged 1 = enable this interrupt
DATA (IXR_DATA)	1	wo	0x0	More data 1 = enable this interrupt
COMP (IXR_COMP)	0	wo	0x0	Transfer complete Will be set when transfer is complete 1 = enable this interrupt

Register (IIC) Intrpt_disable_reg0

Name	Intrpt_disable_reg0
Software Name	IDR
Relative Address	0x00000028
Absolute Address	i2c0: 0xE0004028 i2c1: 0xE0005028

Width	16 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Disable Register

Register Intrpt_disable_reg0 Details

This register has the same format as the interrupt status register.

Setting a bit in the interrupt disable register sets the corresponding mask bit in the interrupt mask register, effectively disabling corresponding interrupt to be generated.

Field Name	Bits	Type	Reset Value	Description
reserved	15:10	ro	0x0	Reserved, read as zero, ignored on write.
ARB_LOST (IXR_ARB_LOST)	9	wo	0x0	arbitration lost 1 = disable this interrupt
reserved	8	ro	0x0	Reserved, read as zero, ignored on write.
RX_UNF (IXR_RX_UNF)	7	wo	0x0	FIFO receive underflow 1 = disable this interrupt
TX_OVF (IXR_TX_OVR)	6	wo	0x0	FIFO transmit overflow 1 = disable this interrupt
RX_OVF (IXR_RX_OVR)	5	wo	0x0	Receive overflow 1 = disable this interrupt
SLV_RDY (IXR_SLV_RDY)	4	wo	0x0	Monitored slave ready 1 = disable this interrupt
TO (IXR_TO)	3	wo	0x0	Transfer time out 1 = disable this interrupt
NACK (IXR_NACK)	2	wo	0x0	Transfer not acknowledged 1 = disable this interrupt
DATA (IXR_DATA)	1	wo	0x0	Master Write or Slave Transmitter Master Read or Slave Receiver 1 = disable this interrupt
COMP (IXR_COMP)	0	wo	0x0	Transfer complete Will be set when transfer is complete 1 = disable this interrupt

B.23 L2 Cache (L2Cpl310)

Module Name	L2 Cache (L2Cpl310)
Base Address	0xF8F02000 l2cache

Description	L2 cache PL310
Vendor Info	Arm

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
reg0_cache_id	0x00000000	32	mixed	0x410000C8	cache ID register, Returns the 32-bit device ID code it reads off the CACHEID input bus. The value is specified by the system integrator. Reset value: 0x410000c8
reg0_cache_type	0x00000004	32	mixed	0x9E300300	cache type register, Returns the 32-bit cache type. Reset value: 0x1c100100
reg1_control	0x00000100	32	mixed	0x00000000	control register, reset value: 0x0
reg1_aux_control	0x00000104	32	mixed	0x02060000	auxilary control register, reset value: 0x02020000
reg1_tag_ram_control	0x00000108	32	mixed	0x00000777	Configures Tag RAM latencies
reg1_data_ram_control	0x0000010C	32	mixed	0x00000777	configures data RAM latencies
reg2_ev_counter_ctrl	0x00000200	32	mixed	0x00000000	Permits the event counters to be enabled and reset.
reg2_ev_counter1_cfg	0x00000204	32	mixed	0x00000000	Enables event counter 1 to be driven by a specific event. Counter 1 increments when the event occurs.
reg2_ev_counter0_cfg	0x00000208	32	mixed	0x00000000	Enables event counter 0 to be driven by a specific event. Counter 0 increments when the event occurs.
reg2_ev_counter1	0x0000020C	32	rw	0x00000000	Enable the programmer to read off the counter value. The counter counts an event as specified by the Counter Configuration Registers. The counter can be preloaded if counting is disabled and reset by the Event Counter Control Register.

Register Name	Address	Width	Type	Reset Value	Description
reg2_ev_counter0	0x00000210	32	rw	0x00000000	Enable the programmer to read off the counter value. The counter counts an event as specified by the Counter Configuration Registers. The counter can be preloaded if counting is disabled and reset by the Event Counter Control Register.
reg2_int_mask	0x00000214	32	mixed	0x00000000	This register enables or masks interrupts from being triggered on the external pins of the cache controller. Figure 3-8 on page 3-17 shows the register bit assignments. The bit assignments enables the masking of the interrupts on both their individual outputs and the combined L2CCINTR line. Clearing a bit by writing a 0, disables the interrupt triggering on that pin. All bits are cleared by a reset. You must write to the register bits with a 1 to enable the generation of interrupts. 1 = Enabled. 0 = Masked. This is the default.

Register Name	Address	Width	Type	Reset Value	Description
reg2_int_mask_status	0x00000218	32	mixed	0x00000000	This register is a read-only.It returns the masked interrupt status. This register can be accessed by secure and non-secure operations. The register gives an AND function of the raw interrupt status with the values of the interrupt mask register. All the bits are cleared by a reset. A write to this register is ignored. Bits read can be HIGH or LOW: HIGH If the bits read HIGH, they reflect the status of the input lines triggering an interrupt. LOW If the bits read LOW, either no interrupt has been generated, or the interrupt is masked.
reg2_int_raw_status	0x0000021C	32	mixed	0x00000000	The Raw Interrupt Status Register enables the interrupt status that excludes the masking logic. Bits read can be HIGH or LOW: HIGH If the bits read HIGH, they reflect the status of the input lines triggering an interrupt. LOW If the bits read LOW, no interrupt has been generated.
reg2_int_clear	0x00000220	32	mixed	0x00000000	Clears the Raw Interrupt Status Register bits. When a bit is written as 1, it clears the corresponding bit in the Raw Interrupt Status Register. When a bit is written as 0, it has no effect
reg7_cache_sync	0x00000730	32	mixed	0x00000000	Drain the STB. Operation complete when all buffers, LRB, LFB, STB, and EB, are empty
reg7_inv_pa	0x00000770	32	mixed	0x00000000	Invalidate Line by PA: Specific L2 cache line is marked as not valid

Register Name	Address	Width	Type	Reset Value	Description
reg7_inv_way	0x0000077C	32	mixed	0x00000000	Invalidate by Way Invalidate all data in specified ways, including dirty data. An Invalidate by way while selecting all cache ways is equivalent to invalidating all cache entries. Completes as a background task with the way, or ways, locked, preventing allocation.
reg7_clean_pa	0x000007B0	32	mixed	0x00000000	Clean Line by PA Write the specific L2 cache line to L3 main memory if the line is marked as valid and dirty. The line is marked as not dirty. The valid bit is unchanged
reg7_clean_index	0x000007B8	32	mixed	0x00000000	Clean Line by Set/Way Write the specific L2 cache line within the specified way to L3 main memory if the line is marked as valid and dirty. The line is marked as not dirty. The valid bit is unchanged
reg7_clean_way	0x000007BC	32	mixed	0x00000000	Clean by Way Writes each line of the specified L2 cache ways to L3 main memory if the line is marked as valid and dirty. The lines are marked as not dirty. The valid bits are unchanged. Completes as a background task with the way, or ways, locked, preventing allocation.
reg7_clean_inv_pa	0x000007F0	32	mixed	0x00000000	Clean and Invalidate Line by PA Write the specific L2 cache line to L3 main memory if the line is marked as valid and dirty. The line is marked as not valid
reg7_clean_inv_index	0x000007F8	32	mixed	0x00000000	Clean and Invalidate Line by Set/Way Write the specific L2 cache line within the specified way to L3 main memory if the line is marked as valid and dirty. The line is marked as not valid

Register Name	Address	Width	Type	Reset Value	Description
reg7_clean_inv_way	0x000007FC	32	mixed	0x00000000	Clean and Invalidate by Way Writes each line of the specified L2 cache ways to L3 main memory if the line is marked as valid and dirty. The lines are marked as not valid. Completes as a background task with the way, or ways, locked, preventing allocation.
reg9_d_lockdown0	0x00000900	32	mixed	0x00000000	All reg9 registers can prevent new addresses from being allocated and can also prevent data from being evicted out of the L2 cache. Each register pair (reg9_d_lockdown<n>, reg9_i_lockdown<n>) is for accesses coming from a particular master. Each bit of each register sets lockdown for a corresponding way, i.e. bit 0 for way 0, bit 1 for way 1, etc. 0 allocation can occur in the corresponding way. 1 there is no allocation in the corresponding way.
reg9_i_lockdown0	0x00000904	32	mixed	0x00000000	instruction lock down 0
reg9_d_lockdown1	0x00000908	32	mixed	0x00000000	data lock down 1
reg9_i_lockdown1	0x0000090C	32	mixed	0x00000000	instruction lock down 1
reg9_d_lockdown2	0x00000910	32	mixed	0x00000000	data lock down 2
reg9_i_lockdown2	0x00000914	32	mixed	0x00000000	instruction lock down 2
reg9_d_lockdown3	0x00000918	32	mixed	0x00000000	data lock down 3
reg9_i_lockdown3	0x0000091C	32	mixed	0x00000000	instruction lock down 3
reg9_d_lockdown4	0x00000920	32	mixed	0x00000000	data lock down 4
reg9_i_lockdown4	0x00000924	32	mixed	0x00000000	instruction lock down 4
reg9_d_lockdown5	0x00000928	32	mixed	0x00000000	data lock down 5
reg9_i_lockdown5	0x0000092C	32	mixed	0x00000000	instruction lock down 5
reg9_d_lockdown6	0x00000930	32	mixed	0x00000000	data lock down 6
reg9_i_lockdown6	0x00000934	32	mixed	0x00000000	instruction lock down 6
reg9_d_lockdown7	0x00000938	32	mixed	0x00000000	data lock down 7
reg9_i_lockdown7	0x0000093C	32	mixed	0x00000000	instruction lock down 7
reg9_lock_line_en	0x00000950	32	mixed	0x00000000	Lockdown by Line Enable Register.

Register Name	Address	Width	Type	Reset Value	Description
reg9_unlock_way	0x00000954	32	mixed	0x00000000	Cache lockdown by way To control the cache lockdown by way and the cache lockdown by master mechanisms see the tables from Table 3-20 to Table 3-35 on page 3-31. For these tables each bit has the following meaning: 0 allocation can occur in the corresponding way. 1 there is no allocation in the corresponding way.
reg12_addr_filtering_start	0x00000C00	32	mixed	0x40000001	When two masters are implemented, you can redirect a whole address range to master 1 (M1). When address_filtering_enable is set, all accesses with address >= address_filtering_start and <address_filtering_end are automatically directed to M1. All other accesses are directed to M0. This feature is programmed using two registers.
reg12_addr_filtering_end	0x00000C04	32	mixed	0xFFF00000	When two masters are implemented, you can redirect a whole address range to master 1 (M1). When address_filtering_enable is set, all accesses with address >= address_filtering_start and <address_filtering_end are automatically directed to M1. All other accesses are directed to M0. This feature is programmed using two registers.
reg15_debug_ctrl	0x00000F40	32	mixed	0x00000000	The Debug Control Register forces specific cache behavior required for debug. This register has read-only, non-secure, or read and write, secure, permission. Any secure access and non-secure access can read this register. Only a secure access can write to this register. If a non-secure access tries to write to this register the register issues a DECERR response and does not update.

Register Name	Address	Width	Type	Reset Value	Description
reg15_prefetch_ctrl	0x00000F60	32	mixed	0x00000000	Purpose Enables prefetch-related features that can improve system performance. Usage constraints This register has both read-only, non-secure, and read and write, secure, permissions. Any secure or non-secure access can read this register. Only a secure access can write to this register. If a non-secure access attempts to write to this register, the register
reg15_power_ctrl	0x00000F80	32	mixed	0x00000000	Purpose Controls the operating mode clock and power modes. Usage constraints There are no usage constraints.

Register (L2Cpl310) reg0_cache_id

Name	reg0_cache_id
Relative Address	0x00000000
Absolute Address	0xF8F02000
Width	32 bits
Access Type	mixed
Reset Value	0x410000C8
Description	cache ID register, Returns the 32-bit device ID code it reads off the CACHEID input bus. The value is specified by the system integrator. Reset value: 0x410000c8

Register reg0_cache_id Details

Field Name	Bits	Type	Reset Value	Description
implementer	31:24	ro	0x41	0x41, Arm
reserved	23:16	waz	0x0	reserved
cache_id	15:10	ro	0x0	cache id
part_num	9:6	ro	0x3	part number
rtl_release	5:0	ro	0x8	RTL release R3p2

Register (L2Cpl310) reg0_cache_type

Name	reg0_cache_type

Relative Address	0x00000004
Absolute Address	0xF8F02004
Width	32 bits
Access Type	mixed
Reset Value	0x9E300300
Description	cache type register, Returns the 32-bit cache type. Reset value: 0x1c100100

Register reg0_cache_type Details

Field Name	Bits	Type	Reset Value	Description
data_banking	31	ro	0x1	0 = Data banking not implemented. 1 = Data banking implemented.
reserved	30:29	waz	0x0	reserved
ctype	28:25	ro	0xF	11xy, where: x=1 if pl310_LOCKDOWN_BY_MASTER is defined, otherwise 0 y=1 if pl310_LOCKDOWN_BY_LINE is defined, otherwise 0.
H	24	ro	0x0	unified
Dsize_23	23	waz,raz	0x0	fixed to 0
Dsize_mid	22:20	ro	0x3	L2 cache way size Read from Auxiliary Control Register 19 through 17
Dsize_19	19	waz,raz	0x0	fixed to 0
L2_assoc_D	18	ro	0x0	Read from Auxiliary Control Register bit 16
reserved	17:14	waz	0x0	reserved
l2cache_line_len_D	13:12	ro	0x0	L2 cache line length - 00-32 bytes
Isize_11	11	waz,raz	0x0	fixed to 0
Isize_mid	10:8	ro	0x3	L2 cache way size Read from Auxiliary Control Register[19:17]
Isize_7	7	waz,raz	0x0	fixed to 0
L2_assoc_I	6	ro	0x0	Read from Auxiliary Control Register bit 16
reserved	5:2	waz	0x0	reserved
l2cache_line_len_I	1:0	ro	0x0	L2 cache line length - 00-32 bytes

Register (L2Cpl310) reg1_control

Name	reg1_control
Relative Address	0x00000100
Absolute Address	0xF8F02100
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	control register, reset value: 0x0

Register reg1_control Details

Field Name	Bits	Type	Reset Value	Description
reserved	30:1	waz,raz	0x0	reserved, reserved
l2_enable	0	rw	0x0	0 = L2 Cache is disabled. This is the default value. 1 = L2 Cache is enabled.

Register (L2Cpl310) reg1_aux_control

Name	reg1_aux_control
Relative Address	0x00000104
Absolute Address	0xF8F02104
Width	32 bits
Access Type	mixed
Reset Value	0x02060000
Description	auxilary control register, reset value: 0x02020000

Register reg1_aux_control Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	waz,raz	0x0	reserved, reserved
early_bresp_en	30	rw	0x0	Early BRESP enable 0 = Early BRESP disabled. This is the default. 1 = Early BRESP enabled.
instr_prefetch_en	29	rw	0x0	Instruction prefetch enable 0 = Instruction prefetching disabled. This is the default. 1 = Instruction prefetching enabled.

Field Name	Bits	Type	Reset Value	Description
data_prefetch_en	28	rw	0x0	Data prefetch enable 0 = Data prefetching disabled. This is the default. 1 = Data prefetching enabled.
nonsec_inte_access_ctrl	27	rw	0x0	Non-secure interrupt access control 0 = The reg2_int_mask register (at offset address 0x214) and the reg2_int_clear register (at offset address 0x220) can be modified or read with only secure accesses. This is the default. 1 = The reg2_int_mask register (at offset address 0x214) and the reg2_int_clear register (at offset address 0x220) can be modified or read with secure or non-secure accesses.
nonsec_lockdown_en	26	rw	0x0	Non-secure lockdown enable 0 = Lockdown registers cannot be modified using non-secure accesses. This is the default. 1 = Non-secure accesses can write to the lockdown registers.
cache_replace_policy	25	rw	0x1	Cache replacement policy 0 = pseudo-random replacement using lfsr. 1 = round-robin replacement. This is the default.
force_write_alloc	24:23	rw	0x0	Force write allocate b00 = Use AWCACHE attributes for WA. This is the default. b01 = Force no allocate, set WA bit always 0. b10 = Override AWCACHE attributes, set WA bit always 1, all cacheable write misses become write allocated. b11 = Internally mapped to 00. See Cache operation on page 2-11 for more information.
shared_attr_override_en	22	rw	0x0	Shared attribute override enable 0 = Treats shared accesses as specified in Shareable attribute on page 2-15. This is the default. 1 = Shared attribute internally ignored.
parity_en	21	rw	0x0	Parity enable 0 = Disabled. This is the default. 1 = Enabled
event_mon_bus_en	20	rw	0x0	Event monitor bus enable 0 = Disabled. This is the default. 1 = Enabled

Field Name	Bits	Type	Reset Value	Description
way_size	19:17	rw	0x3	Way-size b000 = Reserved, internally mapped to 16KB. b001 = 16KB. b010 = 32KB. b011 = 64KB. b100 = 128KB. b101 = 256KB. b110 = 512KB. b111 = Reserved, internally mapped to 512 KB.
associativity	16	rw	0x0	Associativity 0 = 8-way. 1 = 16-way.
reserved	15:14	waz,raz	0x0	reserved, reserved
shared_attr_inva_en	13	rw	0x0	Shared Attribute Invalidate Enable 0 = Shared invalidate behavior disabled. This is the default. 1 = Shared invalidate behavior enabled, if Shared Attribute Override Enable bit not set. See Shareable attribute on page 2-15.
ex_cache_config	12	rw	0x0	Exclusive cache configuration 0 = Disabled. This is the default. 1 = Enabled,
store_buff_dev_lim_en	11	rw	0x0	Store buffer device limitation Enable 0 = Store buffer device limitation disabled. Device writes can take all slots in store buffer. This is the default. 1= Store buffer device limitation enabled. Device writes cannot take all slots in store buffer when connected to the Cortex-A9 MPCore processor. There is always one available slot to service Normal Memory
high_pr_so_dev_rd_en	10	rw	0x0	High Priority for SO and Dev Reads Enable 0 = Strongly Ordered and Device reads have lower priority than cacheable accesses when arbitrated in the L2CC (L2C-310) master ports. This is the default. 1 = Strongly Ordered and Device reads get the highest priority when arbitrated in the L2CC (L2C-310) master ports.

Field Name	Bits	Type	Reset Value	Description
reserved	9:1	waz,raz	0x0	reserved, reserved
full_line_zero_enable	0	rw	0x0	Full Line of Zero Enable 0 = Full line of write zero behavior disabled. This is the default. 1 = Full line of write zero behavior Enabled.

Register (L2Cpl310) reg1_tag_ram_control

Name	reg1_tag_ram_control
Relative Address	0x00000108
Absolute Address	0xF8F02108
Width	32 bits
Access Type	mixed
Reset Value	0x00000777
Description	Configures Tag RAM latencies

Register reg1_tag_ram_control Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:11	waz,raz	0x0	reserved, reserved
ram_wr_access_lat	10:8	rw	0x7	RAM write access latency Default value depends on the value of pl310_TAG_WRITE_LAT b000 = 1 cycle of latency, there is no additional latency. b001 = 2 cycles of latency. b010 = 3 cycles of latency. b011 = 4 cycles of latency. b100 = 5 cycles of latency. b101 = 6 cycles of latency. b110 = 7 cycles of latency. b111 = 8 cycles of latency
reserved	7	waz,raz	0x0	reserved, reserved

Field Name	Bits	Type	Reset Value	Description
ram_rd_access_lat	6:4	rw	0x7	RAM read access latency Default value depends on the value of pl310_TAG_READ_LAT b000 = 1 cycle of latency, there is no additional latency. b001 = 2 cycles of latency. b010 = 3 cycles of latency. b011 = 4 cycles of latency. b100 = 5 cycles of latency. b101 = 6 cycles of latency. b110 = 7 cycles of latency. b111 = 8 cycles of latency.
reserved	3	waz,raz	0x0	reserved, reserved
ram_setup_lat	2:0	rw	0x7	RAM setup latency Default value depends on the value of pl310_TAG_SETUP_LAT b000 = 1 cycle of latency, there is no additional latency. b001 = 2 cycles of latency. b010 = 3 cycles of latency. b011 = 4 cycles of latency. b100 = 5 cycles of latency. b101 = 6 cycles of latency. b110 = 7 cycles of latency. b111 = 8 cycles of latency.

Register (L2Cpl310) reg1_data_ram_control

Name	reg1_data_ram_control
Relative Address	0x0000010C
Absolute Address	0xF8F0210C
Width	32 bits
Access Type	mixed
Reset Value	0x00000777
Description	configures data RAM latencies

Register reg1_data_ram_control Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:11	waz,raz	0x0	reserved, reserved
ram_wr_access_lat	10:8	rw	0x7	RAM write access latency Default value depends on the value of pl310_DATA_WRITE_LAT b000 = 1 cycle of latency, there is no additional latency. b001 = 2 cycles of latency. b010 = 3 cycles of latency. b011 = 4 cycles of latency. b100 = 5 cycles of latency. b101 = 6 cycles of latency. b110 = 7 cycles of latency. b111 = 8 cycles of latency
reserved	7	waz,raz	0x0	reserved, reserved
ram_rd_access_lat	6:4	rw	0x7	RAM read access latency Default value depends on the value of pl310_DATA_READ_LAT b000 = 1 cycle of latency, there is no additional latency. b001 = 2 cycles of latency. b010 = 3 cycles of latency. b011 = 4 cycles of latency. b100 = 5 cycles of latency. b101 = 6 cycles of latency. b110 = 7 cycles of latency. b111 = 8 cycles of latency.
reserved	3	waz,raz	0x0	reserved, reserved
ran_setup_lat	2:0	rw	0x7	RAM setup latency Default value depends on the value of pl310_DATA_SETUP_LAT b000 = 1 cycle of latency, there is no additional latency. b001 = 2 cycles of latency. b010 = 3 cycles of latency. b011 = 4 cycles of latency. b100 = 5 cycles of latency. b101 = 6 cycles of latency. b110 = 7 cycles of latency. b111 = 8 cycles of latency.

Register (L2Cpl310) reg2_ev_counter_ctrl

Name reg2_ev_counter_ctrl

Relative Address	0x00000200
Absolute Address	0xF8F02200
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Permits the event counters to be enabled and reset.

Register reg2_ev_counter_ctrl Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:3	waz,raz	0x0	reserved, reserved
counter_reset	2:1	raz,rw	0x0	Always Read as zero. The following counters are reset when a 1 is written to the following bits: bit[2] = Event Counter1 reset bit[1] = Event Counter0 reset.
ev_ctr_en	0	rw	0x0	Event counter enable 0 = Event Counting Disable. This is the default. 1 = Event Counting Enable.

Register (L2Cpl310) reg2_ev_counter1_cfg

Name	reg2_ev_counter1_cfg
Relative Address	0x00000204
Absolute Address	0xF8F02204
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Enables event counter 1 to be driven by a specific event. Counter 1 increments when the event occurs.

Register reg2_ev_counter1_cfg Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	waz,raz	0x0	reserved, reserved
ctr_ev_src	5:2	rw	0x0	Counter event source Event Encoding Counter Disabled b0000 CO b0001 DRHIT b0010 DRREQ b0011 DWHIT b0100 DWREQ b0101 DWTREQ b0110 IRHIT b0111 IRREQ b1000 WA b1001 IPFALLOC b1010 EPFHIT b1011 EPFALLOC b1100 SRRCVD b1101 SRCONF b1110 EPFRCVD b1111
ev_ctr_intr_gen	1:0	rw	0x0	Event counter interrupt generation b00 = Disabled. This is the default. b01 = Enabled: Increment condition. b10 = Enabled: Overflow condition. b11 = Interrupt generation is disabled.

Register (L2Cpl310) reg2_ev_counter0_cfg

Name	reg2_ev_counter0_cfg
Relative Address	0x00000208
Absolute Address	0xF8F02208
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Enables event counter 0 to be driven by a specific event. Counter 0 increments when the event occurs.

Register reg2_ev_counter0_cfg Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	waz,raz	0x0	reserved, reserved
ctr_ev_src	5:2	rw	0x0	Counter event source Event Encoding Counter Disabled b0000 CO b0001 DRHIT b0010 DRREQ b0011 DWHIT b0100 DWREQ b0101 DWTREQ b0110 IRHIT b0111 IRREQ b1000 WA b1001 IPFALLOC b1010 EPFHIT b1011 EPFALLOC b1100 SRRCVD b1101 SRCONF b1110 EPFRCVD b1111
ev_ctr_intr_gen	1:0	rw	0x0	Event counter interrupt generation b00 = Disabled. This is the default. b01 = Enabled: Increment condition. b10 = Enabled: Overflow condition. b11 = Interrupt generation is disabled.

Register (L2Cpl310) reg2_ev_counter1

Name	reg2_ev_counter1
Relative Address	0x0000020C
Absolute Address	0xF8F0220C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Enable the programmer to read off the counter value. The counter counts an event as specified by the Counter Configuration Registers. The counter can be preloaded if counting is disabled and reset by the Event Counter Control Register.

Register reg2_ev_counter1 Details

Field Name	Bits	Type	Reset Value	Description
counter_val	31:0	rw	0x0	Total of the event selected. If a counter reaches its maximum value, it saturates at that value until it is reset.

Register (L2Cpl310) reg2_ev_counter0

Name	reg2_ev_counter0
Relative Address	0x00000210
Absolute Address	0xF8F02210
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Enable the programmer to read off the counter value. The counter counts an event as specified by the Counter Configuration Registers. The counter can be preloaded if counting is disabled and reset by the Event Counter Control Register.

Register reg2_ev_counter0 Details

Field Name	Bits	Type	Reset Value	Description
counter_val	31:0	rw	0x0	Total of the event selected. If a counter reaches its maximum value, it saturates at that value until it is reset.

Register (L2Cpl310) reg2_int_mask

Name	reg2_int_mask
Relative Address	0x00000214
Absolute Address	0xF8F02214
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description

This register enables or masks interrupts from being triggered on the external pins of the cache controller. Figure 3-8 on page 3-17 shows the register bit assignments. The bit assignments enables the masking of the interrupts on both their individual outputs and the combined L2CCINTR line. Clearing a bit by writing a 0, disables the interrupt triggering on that pin. All bits are cleared by a reset. You must write to the register bits with a 1 to enable the generation of interrupts.

1 = Enabled.

0 = Masked. This is the default.

Register reg2_int_mask Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	waz,raz	0x0	reserved, reserved
DECERR	8	rw	0x0	DECERR: DECERR from L3
SLVERR	7	rw	0x0	SLVERR: SLVERR from L3
ERRRD	6	rw	0x0	ERRRD: Error on L2 data RAM, Read
ERRRT	5	rw	0x0	ERRRT: Error on L2 tag RAM, Read
ERRWD	4	rw	0x0	ERRWD: Error on L2 data RAM, Write
ERRWT	3	rw	0x0	ERRWT: Error on L2 tag RAM, Write
PARRD	2	rw	0x0	PARRD: Parity Error on L2 data RAM, Read
PARRT	1	rw	0x0	PARRT: Parity Error on L2 tag RAM, Read
ECNTR	0	rw	0x0	ECNTR: Event Counter1/0 Overflow Increment

Register (L2Cpl310) reg2_int_mask_status

Name	reg2_int_mask_status
Relative Address	0x00000218
Absolute Address	0xF8F02218
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description

This register is a read-only.It returns the masked interrupt status. This register can be accessed by secure and non-secure operations. The register gives an AND function of the raw interrupt status with the values of the interrupt mask register. All the bits are cleared by a reset. A write to this register is ignored.
Bits read can be HIGH or LOW:
HIGH If the bits read HIGH, they reflect the status of the input lines triggering an interrupt.
LOW If the bits read LOW, either no interrupt has been generated, or the interrupt is masked.

Register reg2_int_mask_status Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	raz	0x0	reserved
DECERR	8	ro	0x0	DECERR: DECERR from L3
SLVERR	7	ro	0x0	SLVERR: SLVERR from L3
ERRRD	6	ro	0x0	ERRRD: Error on L2 data RAM, Read
ERRRT	5	ro	0x0	ERRRT: Error on L2 tag RAM, Read
ERRWD	4	ro	0x0	ERRWD: Error on L2 data RAM, Write
ERRWT	3	ro	0x0	ERRWT: Error on L2 tag RAM, Write
PARRD	2	ro	0x0	PARRD: Parity Error on L2 data RAM, Read
PARRT	1	ro	0x0	PARRT: Parity Error on L2 tag RAM, Read
ECNTR	0	ro	0x0	ECNTR: Event Counter1/0 Overflow Increment

Register (L2Cpl310) reg2_int_raw_status

Name: reg2_int_raw_status

Relative Address: 0x0000021C

Absolute Address: 0xF8F0221C

Width: 32 bits

Access Type: mixed

Reset Value: 0x00000000

Description

The Raw Interrupt Status Register enables the interrupt status that excludes the masking logic.
Bits read can be HIGH or LOW:
HIGH If the bits read HIGH, they reflect the status of the input lines triggering an interrupt.
LOW If the bits read LOW, no interrupt has been generated.

Register reg2_int_raw_status Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	raz	0x0	reserved
DECERR	8	ro	0x0	DECERR: DECERR from L3
SLVERR	7	ro	0x0	SLVERR: SLVERR from L3
ERRRD	6	ro	0x0	ERRRD: Error on L2 data RAM, Read
ERRRT	5	ro	0x0	ERRRT: Error on L2 tag RAM, Read
ERRWD	4	ro	0x0	ERRWD: Error on L2 data RAM, Write
ERRWT	3	ro	0x0	ERRWT: Error on L2 tag RAM, Write
PARRD	2	ro	0x0	PARRD: Parity Error on L2 data RAM, Read
PARRT	1	ro	0x0	PARRT: Parity Error on L2 tag RAM, Read
ECNTR	0	ro	0x0	ECNTR: Event Counter1/0 Overflow Increment

Register (L2Cpl310) reg2_int_clear

Name	reg2_int_clear
Relative Address	0x00000220
Absolute Address	0xF8F02220
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Clears the Raw Interrupt Status Register bits. When a bit is written as 1, it clears the corresponding bit in the Raw Interrupt Status Register. When a bit is written as 0, it has no effect

Register reg2_int_clear Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	raz	0x0	reserved
DECERR	8	wtc	0x0	DECERR: DECERR from L3
SLVERR	7	wtc	0x0	SLVERR: SLVERR from L3
ERRRD	6	wtc	0x0	ERRRD: Error on L2 data RAM, Read
ERRRT	5	wtc	0x0	ERRRT: Error on L2 tag RAM, Read
ERRWD	4	wtc	0x0	ERRWD: Error on L2 data RAM, Write
ERRWT	3	wtc	0x0	ERRWT: Error on L2 tag RAM, Write
PARRD	2	wtc	0x0	PARRD: Parity Error on L2 data RAM, Read

Field Name	Bits	Type	Reset Value	Description
PARRT	1	wtc	0x0	PARRT: Parity Error on L2 tag RAM, Read
ECNTR	0	wtc	0x0	ECNTR: Event Counter1/0 Overflow Increment

Register (L2Cpl310) reg7_cache_sync

Name	reg7_cache_sync
Relative Address	0x00000730
Absolute Address	0xF8F02730
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Drain the STB. Operation complete when all buffers, LRB, LFB, STB, and EB, are empty

Register reg7_cache_sync Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	waz	0x0	reserved
c	0	rw	0x0	Cache Sync: Drain the STB. Operation complete when all buffers, LRB, LFB, STB, and EB, are empty.

Register (L2Cpl310) reg7_inv_pa

Name	reg7_inv_pa
Relative Address	0x00000770
Absolute Address	0xF8F02770
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Invalidate Line by PA: Specific L2 cache line is marked as not valid

Register reg7_inv_pa Details

Field Name	Bits	Type	Reset Value	Description
tag	31:12	rw	0x0	tag
index	11:5	rw	0x0	index

Field Name	Bits	Type	Reset Value	Description
reserved	4:1	waz	0x0	reserved
c	0	rw	0x0	C Flag When written must be 0. When read, indicates that a background operation is in progress

Register (L2Cpl310) reg7_inv_way

Name	reg7_inv_way
Relative Address	0x0000077C
Absolute Address	0xF8F0277C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Invalidate by Way Invalidate all data in specified ways, including dirty data. An Invalidate by way while selecting all cache ways is equivalent to invalidating all cache entries. Completes as a background task with the way, or ways, locked, preventing allocation.

Register reg7_inv_way Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	waz	0x0	reserved
way_bits	7:0	rw	0x0	way bits: You can select multiple ways at the same time, by setting the Way bits to 1

Register (L2Cpl310) reg7_clean_pa

Name	reg7_clean_pa
Relative Address	0x000007B0
Absolute Address	0xF8F027B0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Clean Line by PA Write the specific L2 cache line to L3 main memory if the line is marked as valid and dirty. The line is marked as not dirty. The valid bit is unchanged

Register reg7_clean_pa Details

Field Name	Bits	Type	Reset Value	Description
tag	31:12	rw	0x0	tag
index	11:5	rw	0x0	index
reserved	4:1	waz	0x0	reserved
c	0	rw	0x0	C Flag When written must be 0. When read, indicates that a background operation is in progress

Register (L2Cpl310) reg7_clean_index

Name	reg7_clean_index
Relative Address	0x000007B8
Absolute Address	0xF8F027B8
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Clean Line by Set/Way Write the specific L2 cache line within the specified way to L3 main memory if the line is marked as valid and dirty. The line is marked as not dirty. The valid bit is unchanged

Register reg7_clean_index Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	waz	0x0	reserved
way	30:28	rw	0x0	way
reserved	27:12	waz	0x0	reserved
index	11:5	rw	0x0	index
reserved	4:1	waz	0x0	reserved
c	0	rw	0x0	c

Register (L2Cpl310) reg7_clean_way

Name	reg7_clean_way
Relative Address	0x000007BC
Absolute Address	0xF8F027BC
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	Clean by Way Writes each line of the specified L2 cache ways to L3 main memory if the line is marked as valid and dirty. The lines are marked as not dirty. The valid bits are unchanged. Completes as a background task with the way, or ways, locked, preventing allocation.

Register reg7_clean_way Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	waz	0x0	reserved
way_bits	7:0	rw	0x0	way bits: You can select multiple ways at the same time, by setting the Way bits to 1

Register (L2Cpl310) reg7_clean_inv_pa

Name	reg7_clean_inv_pa
Relative Address	0x000007F0
Absolute Address	0xF8F027F0
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Clean and Invalidate Line by PA Write the specific L2 cache line to L3 main memory if the line is marked as valid and dirty. The line is marked as not valid

Register reg7_clean_inv_pa Details

Field Name	Bits	Type	Reset Value	Description
tag	31:12	rw	0x0	tag
index	11:5	rw	0x0	index
reserved	4:1	waz	0x0	reserved
c	0	rw	0x0	C Flag When written must be 0. When read, indicates that a background operation is in progress

Register (L2Cpl310) reg7_clean_inv_index

Name	reg7_clean_inv_index
Relative Address	0x000007F8

Absolute Address	0xF8F027F8
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Clean and Invalidate Line by Set/Way Write the specific L2 cache line within the specified way to L3 main memory if the line is marked as valid and dirty. The line is marked as not valid

Register reg7_clean_inv_index Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	waz	0x0	reserved
way	30:28	rw	0x0	way
reserved	27:12	waz	0x0	reserved
index	11:5	rw	0x0	index
reserved	4:1	waz	0x0	reserved
c	0	rw	0x0	c

Register (L2Cpl310) reg7_clean_inv_way

Name	reg7_clean_inv_way
Relative Address	0x000007FC
Absolute Address	0xF8F027FC
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Clean and Invalidate by Way Writes each line of the specified L2 cache ways to L3 main memory if the line is marked as valid and dirty. The lines are marked as not valid. Completes as a background task with the way, or ways, locked, preventing allocation.

Register reg7_clean_inv_way Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	waz	0x0	reserved
way_bits	7:0	rw	0x0	way bits: You can select multiple ways at the same time, by setting the Way bits to 1

Register (L2Cpl310) reg9_d_lockdown0

Name	reg9_d_lockdown0
Relative Address	0x00000900
Absolute Address	0xF8F02900
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	All reg9 registers can prevent new addresses from being allocated and can also prevent data from being evicted out of the L2 cache. Each register pair (reg9_d_lockdown<n>, reg9_i_lockdown<n>) is for accesses coming from a particular master. Each bit of each register sets lockdown for a corresponding way, i.e. bit 0 for way 0, bit 1 for way 1, etc. 0 allocation can occur in the corresponding way. 1 there is no allocation in the corresponding way.

Register reg9_d_lockdown0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
DATALOCK000	15:0	rw	0x0	Use for master CPU0

Register (L2Cpl310) reg9_i_lockdown0

Name	reg9_i_lockdown0
Relative Address	0x00000904
Absolute Address	0xF8F02904
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 0

Register reg9_i_lockdown0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
INSTRLOCK000	15:0	rw	0x0	Use for master CPU0

Register (L2Cpl310) reg9_d_lockdown1

Name	reg9_d_lockdown1
Relative Address	0x00000908
Absolute Address	0xF8F02908
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	data lock down 1

Register reg9_d_lockdown1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
DATALOCK001	15:0	rw	0x0	Use for master CPU1

Register (L2Cpl310) reg9_i_lockdown1

Name	reg9_i_lockdown1
Relative Address	0x0000090C
Absolute Address	0xF8F0290C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 1

Register reg9_i_lockdown1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
INSTRLOCK001	15:0	rw	0x0	Use for master CPU1

Register (L2Cpl310) reg9_d_lockdown2

Name	reg9_d_lockdown2
Relative Address	0x00000910
Absolute Address	0xF8F02910
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	data lock down 2

Register reg9_d_lockdown2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
reserved	15:0	rw	0x0	reserved

Register (L2Cpl310) reg9_i_lockdown2

Name	reg9_i_lockdown2
Relative Address	0x00000914
Absolute Address	0xF8F02914
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 2

Register reg9_i_lockdown2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
reserved	15:0	rw	0x0	reserved

Register (L2Cpl310) reg9_d_lockdown3

Name	reg9_d_lockdown3
Relative Address	0x00000918
Absolute Address	0xF8F02918
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	data lock down 3

Register reg9_d_lockdown3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
reserved	15:0	rw	0x0	reserved

Register (L2Cpl310) reg9_i_lockdown3

Name	reg9_i_lockdown3
Relative Address	0x0000091C
Absolute Address	0xF8F0291C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 3

Register reg9_i_lockdown3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
reserved	15:0	rw	0x0	reserved

Register (L2Cpl310) reg9_d_lockdown4

Name	reg9_d_lockdown4
Relative Address	0x00000920
Absolute Address	0xF8F02920
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	data lock down 4

Register reg9_d_lockdown4 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
DATALOCK100	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=00

Register (L2Cpl310) reg9_i_lockdown4

Name	reg9_i_lockdown4
Relative Address	0x00000924
Absolute Address	0xF8F02924
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 4

Register reg9_i_lockdown4 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
INSTRLOCK100	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=00

Register (L2Cpl310) reg9_d_lockdown5

Name	reg9_d_lockdown5
Relative Address	0x00000928
Absolute Address	0xF8F02928
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	data lock down 5

Register reg9_d_lockdown5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
DATALOCK101	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=01

Register (L2Cpl310) reg9_i_lockdown5

Name	reg9_i_lockdown5
Relative Address	0x0000092C
Absolute Address	0xF8F0292C
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 5

Register reg9_i_lockdown5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
INSTRLOCK101	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=01

Register (L2Cpl310) reg9_d_lockdown6

Name	reg9_d_lockdown6
Relative Address	0x00000930
Absolute Address	0xF8F02930
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	data lock down 6

Register reg9_d_lockdown6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
DATALOCK110	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=10

Register (L2Cpl310) reg9_i_lockdown6

Name	reg9_i_lockdown6
Relative Address	0x00000934
Absolute Address	0xF8F02934
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 6

Register reg9_i_lockdown6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
INSTRLOCK110	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=10

Register (L2Cpl310) reg9_d_lockdown7

Name	reg9_d_lockdown7
Relative Address	0x00000938
Absolute Address	0xF8F02938
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	data lock down 7

Register reg9_d_lockdown7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
DATALOCK111	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=11

Register (L2Cpl310) reg9_i_lockdown7

Name	reg9_i_lockdown7
Relative Address	0x0000093C
Absolute Address	0xF8F0293C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	instruction lock down 7

Register reg9_i_lockdown7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
INSTRLOCK111	15:0	rw	0x0	Use for ACP master with SAXIACPAxID[2:1]=11

Register (L2Cpl310) reg9_lock_line_en

Name	reg9_lock_line_en
Relative Address	0x00000950
Absolute Address	0xF8F02950
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Lockdown by Line Enable Register.

Register reg9_lock_line_en Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	waz,raz	0x0	reserved
lock_down_by_line_enable	0	rw	0x0	0 = Lockdown by line disabled. This is the default. 1 = Lockdown by line enabled.

Register (L2Cpl310) reg9_unlock_way

Name	reg9_unlock_way
Relative Address	0x00000954
Absolute Address	0xF8F02954
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Cache lockdown by way To control the cache lockdown by way and the cache lockdown by master mechanisms see the tables from Table 3-20 to Table 3-35 on page 3-31. For these tables each bit has the following meaning: 0 allocation can occur in the corresponding way. 1 there is no allocation in the corresponding way.

Register reg9_unlock_way Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	waz,raz	0x0	reserved
unlock_all_lines_by_way_operation	15:0	rw	0x0	For all bits: 0 = Unlock all lines disabled. This is the default. 1 = Unlock all lines operation in progress for the corresponding way.

Register (L2Cpl310) reg12_addr_filtering_start

Name	reg12_addr_filtering_start
Relative Address	0x00000C00
Absolute Address	0xF8F02C00
Width	32 bits
Access Type	mixed
Reset Value	0x40000001
Description	When two masters are implemented, you can redirect a whole address range to master 1 (M1). When address_filtering_enable is set, all accesses with address >= address_filtering_start and <address_filtering_end are automatically directed to M1. All other accesses are directed to M0. This feature is programmed using two registers.

Register reg12_addr_filtering_start Details

Field Name	Bits	Type	Reset Value	Description
addr_filtering_start	31:20	rw	0x400	Address filtering start address.
reserved	19:1	waz,raz	0x0	reserved
addr_filtering_enable	0	rw	0x1	0 = Address filtering disabled. 1 = Address filtering enabled

Register (L2Cpl310) reg12_addr_filtering_end

Name	reg12_addr_filtering_end
Relative Address	0x00000C04
Absolute Address	0xF8F02C04
Width	32 bits
Access Type	mixed
Reset Value	0xFFF00000

Description

When two masters are implemented, you can redirect a whole address range to master 1 (M1).

When address_filtering_enable is set, all accesses with address >= address_filtering_start and <address_filtering_end are automatically directed to M1. All other accesses are directed to M0.

This feature is programmed using two registers.

Register reg12_addr_filtering_end Details

Field Name	Bits	Type	Reset Value	Description
addr_filtering_end	31:20	rw	0xFFF	Address filtering end address.
reserved	19:0	waz,raz	0x0	reserved

Register (L2Cpl310) reg15_debug_ctrl

Name: reg15_debug_ctrl

Relative Address: 0x00000F40

Absolute Address: 0xF8F02F40

Width: 32 bits

Access Type: mixed

Reset Value: 0x00000000

Description

The Debug Control Register forces specific cache behavior required for debug. This register has

read-only, non-secure, or read and write, secure, permission. Any secure access and non-secure

access can read this register. Only a secure access can write to this register. If a non-secure

access tries to write to this register the register issues a DECERR response and does not update.

Register reg15_debug_ctrl Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:3	waz,raz	0x0	reserved
SPNIDEN	2	rw	0x0	Reads value of SPNIDEN input.
DWB	1	rw	0x0	DWB: Disable write-back, force WT 0 = Enable write-back behavior. This is the default. 1 = Force write-through behavior
DCL	0	rw	0x0	DCL: Disable cache linefill 0 = Enable cache linefills. This is the default. 1 = Disable cache linefills.

Register (L2Cpl310) reg15_prefetch_ctrl

Name	reg15_prefetch_ctrl
Relative Address	0x00000F60
Absolute Address	0xF8F02F60
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Purpose Enables prefetch-related features that can improve system performance. Usage constraints This register has both read-only, non-secure, and read and write, secure, permissions. Any secure or non-secure access can read this register. Only a secure access can write to this register. If a non-secure access attempts to write to this register, the register

Register reg15_prefetch_ctrl Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	waz,raz	0x0	reserved
double_linefill_en	30	rw	0x0	Double linefill enable: You can set the following options for this register bit: 0 The L2CC always issues 4x64-bit read bursts to L3 on reads that miss in the L2 cache. This is the default. 1 The L2CC issues 8x64-bit read bursts to L3 on reads that miss in the L2 cache.
inst_pref_en	29	rw	0x0	Instruction prefetch enable: You can set the following options for this register bit: 0 Instruction prefetching disabled. This is the default. 1 Instruction prefetching enabled
data_pref_en	28	rw	0x0	Data prefetch enable: You can set the following options for this register bit: 0 Data prefetching disabled. This is the default. 1 Data prefetching enabled.
double_linefill_on_wrapread_en	27	rw	0x0	Double linefill on WRAP read disable: You can set the following options for this register bit: 0 Double linefill on WRAP read enabled. This is the default. 1 Double linefill on WRAP read disabled
reserved	26:25	waz,raz	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
pref_drop_en	24	rw	0x0	Prefetch drop enable: You can set the following options for this register bit: 0 The L2CC does not discard prefetch reads issued to L3. This is the default. 1 The L2CC discards prefetch reads issued to L3 when there is a resource conflict with explicit reads.
incr_double_linefill_en	23	rw	0x0	Incr double Linefill enable: You can set the following options for this register bit: 0 The L2CC does not issue INCR 8x64-bit read bursts to L3 on reads that miss in the L2 cache. This is the default. 1 The L2CC can issue INCR 8x64-bit read bursts to L3 on reads that miss in the L2 cache.
reserved	22	waz,raz	0x0	reserved
not_same_id_on_excl_seq_en	21	rw	0x0	Not same ID on exclusive sequence enable: You can set the following options for this register bit: 0 Read and write portions of a non-cacheable exclusive sequence have the same AXI ID when issued to L3. This is the default. 1 Read and write portions of a non-cacheable exclusive sequence do not have the same AXI ID when issued to L3.
reserved	20:5	waz,raz	0x0	reserved
prefetch_offset	4:0	rw	0x0	Default = b00000.

Register (L2Cpl310) reg15_power_ctrl

Name	reg15_power_ctrl
Relative Address	0x00000F80
Absolute Address	0xF8F02F80
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Purpose Controls the operating mode clock and power modes. Usage constraints There are no usage constraints.

Register reg15_power_ctrl Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	waz,raz	0x0	reserved
dynamic_clk_gating_en	1	rw	0x0	Dynamic clock gating enable. 1 = Enabled. 0 = Masked. This is the default.
standby_mode_en	0	rw	0x0	Standby mode enable. 1 = Enabled. 0 = Masked. This is the default

B.24 Application Processing Unit (mpcore)

Module Name	Application Processing Unit (mpcore)
Software Name	XSCU
Base Address	0xF8F00000 mpcore
Description	Mpcore - SCU, Interrupt controller, Counters and Timers
Vendor Info	Arm

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
SCU_CONTROL_REGISTER	0x00000000	32	rw	0x00000002	SCU Control Register
SCU_CONFIGURATION_REGISTER	0x00000004	32	ro	0x00000501	SCU Configuration Register
SCU_CPU_Power_Status_Register	0x00000008	32	rw	0x00000000	SCU CPU Power Status Register
SCU_Invalidate_All_Registers_in_Secure_State	0x0000000C	32	wo	0x00000000	SCU Invalidate All Registers in Secure State
Filtering_Start_Address_Register	0x00000040	32	rw	0x00100000	Filtering Start Address Register
Filtering_End_Address_Register	0x00000044	32	rw	0x00000000	Defined by FILTEREND input
SCU_Access_Control_Register_SAC	0x00000050	32	rw	0x0000000F	SCU Access Control (SAC) Register

Register Name	Address	Width	Type	Reset Value	Description
SCU_Non_secure_Access_Control_Register	0x00000054	32	ro	0x00000000	SCU Non-secure Access Control Register SNSAC
ICCICR	0x00000100	32	rw	0x00000000	CPU Interface Control Register
ICCPMR	0x00000104	32	rw	0x00000000	Interrupt Priority Mask Register
ICCBPR	0x00000108	32	rw	0x00000002	Binary Point Register
ICCIAR	0x0000010C	32	rw	0x000003FF	Interrupt Acknowledge Register
ICCEOIR	0x00000110	32	rw	0x00000000	End Of Interrupt Register
ICCRPR	0x00000114	32	rw	0x000000FF	Running Priority Register
ICCHPIR	0x00000118	32	rw	0x000003FF	Highest Pending Interrupt Register
ICCABPR	0x0000011C	32	rw	0x00000003	Aliased Non-secure Binary Point Register
ICCIDR	0x000001FC	32	ro	0x3901243B	CPU Interface Implementer Identification Register
Global_Timer_Counter_Register0	0x00000200	32	rw	0x00000000	Global Timer Counter Register 0
Global_Timer_Counter_Register1	0x00000204	32	rw	0x00000000	Global Timer Counter Register 1
Global_Timer_Control_Register	0x00000208	32	rw	0x00000000	Global Timer Control Register
Global_Timer_Interrupt_Status_Register	0x0000020C	32	rw	0x00000000	Global Timer Interrupt Status Register
Comparator_Value_Register0	0x00000210	32	rw	0x00000000	Comparator Value Register_0
Comparator_Value_Register1	0x00000214	32	rw	0x00000000	Comparator Value Register_1
Auto_increment_Register	0x00000218	32	rw	0x00000000	Auto-increment Register
Private_Timer_Load_Register	0x00000600	32	rw	0x00000000	Private Timer Load Register
Private_Timer_Counter_Register	0x00000604	32	rw	0x00000000	Private Timer Counter Register
Private_Timer_Control_Register	0x00000608	32	rw	0x00000000	Private Timer Control Register
Private_Timer_Interrupt_Status_Register	0x0000060C	32	rw	0x00000000	Private Timer Interrupt Status Register
Watchdog_Load_Register	0x00000620	32	rw	0x00000000	Watchdog Load Register
Watchdog_Counter_Register	0x00000624	32	rw	0x00000000	Watchdog Counter Register

Register Name	Address	Width	Type	Reset Value	Description
Watchdog_Control_Register	0x00000628	32	rw	0x00000000	Watchdog Control Register
Watchdog_Interrupt_Status_Register	0x0000062C	32	rw	0x00000000	Watchdog Interrupt Status Register
Watchdog_Reset_Status_Register	0x00000630	32	rw	0x00000000	Watchdog Reset Status Register
Watchdog_Disable_Register	0x00000634	32	rw	0x00000000	Watchdog Disable Register
ICDDCR	0x00001000	32	rw	0x00000000	Distributor Control Register
ICDICTR	0x00001004	32	ro	0x0000FC22	Interrupt Controller Type Register
ICDIIDR	0x00001008	32	ro	0x0102043B	Distributor Implementer Identification Register
ICDISR0	0x00001080	32	rw	0x00000000	Interrupt Security Register_0
ICDISR1	0x00001084	32	rw	0x00000000	Interrupt Security Register_1
ICDISR2	0x00001088	32	rw	0x00000000	Interrupt Security Register_2
ICDISER0	0x00001100	32	rw	0x0000FFFF	Interrupt Set-enable Register 0
ICDISER1	0x00001104	32	rw	0x00000000	Interrupt Set-enable Register 1
ICDISER2	0x00001108	32	rw	0x00000000	Interrupt Set-enable Register 2
ICDICER0	0x00001180	32	rw	0x0000FFFF	Interrupt Clear-Enable Register 0
ICDICER1	0x00001184	32	rw	0x00000000	Interrupt Clear-Enable Register 1
ICDICER2	0x00001188	32	rw	0x00000000	Interrupt Clear-Enable Register 2
ICDISPR0	0x00001200	32	rw	0x00000000	Interrupt Set-pending Register_0
ICDISPR1	0x00001204	32	rw	0x00000000	Interrupt Set-pending Register_1
ICDISPR2	0x00001208	32	rw	0x00000000	Interrupt Set-pending Register_2
ICDICPR0	0x00001280	32	rw	0x00000000	Interrupt Clear-Pending Register_0
ICDICPR1	0x00001284	32	rw	0x00000000	Interrupt Clear-Pending Register_1
ICDICPR2	0x00001288	32	rw	0x00000000	Interrupt Clear-Pending Register_2
ICDABR0	0x00001300	32	rw	0x00000000	Active Bit register_0
ICDABR1	0x00001304	32	rw	0x00000000	Active Bit register_1
ICDABR2	0x00001308	32	rw	0x00000000	Active Bit register_2
ICDIPR0	0x00001400	32	rw	0x00000000	Interrupt Priority Register_0
ICDIPR1	0x00001404	32	rw	0x00000000	Interrupt Priority Register_1
ICDIPR2	0x00001408	32	rw	0x00000000	Interrupt Priority Register_2
ICDIPR3	0x0000140C	32	rw	0x00000000	Interrupt Priority Register_3
ICDIPR4	0x00001410	32	rw	0x00000000	Interrupt Priority Register_4

Register Name	Address	Width	Type	Reset Value	Description
ICDIPR5	0x00001414	32	rw	0x00000000	Interrupt Priority Register_5
ICDIPR6	0x00001418	32	rw	0x00000000	Interrupt Priority Register_6
ICDIPR7	0x0000141C	32	rw	0x00000000	Interrupt Priority Register_7
ICDIPR8	0x00001420	32	rw	0x00000000	Interrupt Priority Register_8
ICDIPR9	0x00001424	32	rw	0x00000000	Interrupt Priority Register_9
ICDIPR10	0x00001428	32	rw	0x00000000	Interrupt Priority Register_10
ICDIPR11	0x0000142C	32	rw	0x00000000	Interrupt Priority Register_11
ICDIPR12	0x00001430	32	rw	0x00000000	Interrupt Priority Register_12
ICDIPR13	0x00001434	32	rw	0x00000000	Interrupt Priority Register_13
ICDIPR14	0x00001438	32	rw	0x00000000	Interrupt Priority Register_14
ICDIPR15	0x0000143C	32	rw	0x00000000	Interrupt Priority Register_15
ICDIPR16	0x00001440	32	rw	0x00000000	Interrupt Priority Register_16
ICDIPR17	0x00001444	32	rw	0x00000000	Interrupt Priority Register_17
ICDIPR18	0x00001448	32	rw	0x00000000	Interrupt Priority Register_18
ICDIPR19	0x0000144C	32	rw	0x00000000	Interrupt Priority Register_19
ICDIPR20	0x00001450	32	rw	0x00000000	Interrupt Priority Register_20
ICDIPR21	0x00001454	32	rw	0x00000000	Interrupt Priority Register_21
ICDIPR22	0x00001458	32	rw	0x00000000	Interrupt Priority Register_22
ICDIPR23	0x0000145C	32	rw	0x00000000	Interrupt Priority Register_23
ICDIPTR0	0x00001800	32	ro	0x00000000	Interrupt Processor Targets Register 0
ICDIPTR1	0x00001804	32	ro	0x00000000	Interrupt Processor Targets Register 1
ICDIPTR2	0x00001808	32	ro	0x00000000	Interrupt Processor Targets Register 2
ICDIPTR3	0x0000180C	32	ro	0x00000000	Interrupt Processor Targets Register 3
ICDIPTR4	0x00001810	32	rw	0x00000000	Interrupt Processor Targets Register 4
ICDIPTR5	0x00001814	32	ro	0x00000000	Interrupt Processor Targets Register 5
ICDIPTR6	0x00001818	32	ro	0x00000000	Interrupt Processor Targets Register 6
ICDIPTR7	0x0000181C	32	ro	0x00000000	Interrupt Processor Targets Register 7
ICDIPTR8	0x00001820	32	rw	0x00000000	Interrupt Processor Targets Register 8

Register Name	Address	Width	Type	Reset Value	Description
ICDIPTR9	0x00001824	32	rw	0x00000000	Interrupt Processor Targets Register 9
ICDIPTR10	0x00001828	32	rw	0x00000000	Interrupt Processor Targets Register 10
ICDIPTR11	0x0000182C	32	rw	0x00000000	Interrupt Processor Targets Register 11
ICDIPTR12	0x00001830	32	rw	0x00000000	Interrupt Processor Targets Register 12
ICDIPTR13	0x00001834	32	rw	0x00000000	Interrupt Processor Targets Register 13
ICDIPTR14	0x00001838	32	rw	0x00000000	Interrupt Processor Targets Register 14
ICDIPTR15	0x0000183C	32	rw	0x00000000	Interrupt Processor Targets Register 15
ICDIPTR16	0x00001840	32	rw	0x00000000	Interrupt Processor Targets Register 16
ICDIPTR17	0x00001844	32	rw	0x00000000	Interrupt Processor Targets Register 17
ICDIPTR18	0x00001848	32	rw	0x00000000	Interrupt Processor Targets Register 18
ICDIPTR19	0x0000184C	32	rw	0x00000000	Interrupt Processor Targets Register 19
ICDIPTR20	0x00001850	32	rw	0x00000000	Interrupt Processor Targets Register 20
ICDIPTR21	0x00001854	32	rw	0x00000000	Interrupt Processor Targets Register 21
ICDIPTR22	0x00001858	32	rw	0x00000000	Interrupt Processor Targets Register 22
ICDIPTR23	0x0000185C	32	rw	0x00000000	Interrupt Processor Targets Register 23
ICDICFR0	0x00001C00	32	ro	0x00000000	Interrupt Configuration Register 0
ICDICFR1	0x00001C04	32	rw	0x00000000	Interrupt Configuration Register 1
ICDICFR2	0x00001C08	32	rw	0x00000000	Interrupt Configuration Register 2
ICDICFR3	0x00001C0C	32	rw	0x00000000	Interrupt Configuration Register 3
ICDICFR4	0x00001C10	32	rw	0x00000000	Interrupt Configuration Register 4
ICDICFR5	0x00001C14	32	rw	0x00000000	Interrupt Configuration Register 5
ppi_status	0x00001D00	32	ro	0x00000000	PPI Status Register
spi_status_0	0x00001D04	32	ro	0x00000000	SPI Status Register 0
spi_status_1	0x00001D08	32	ro	0x00000000	SPI Status Register 1

Register Name	Address	Width	Type	Reset Value	Description
ICDSGIR	0x00001F00	32	rw	0x00000000	Software Generated Interrupt Register
ICPIDR4	0x00001FD0	32	rw	0x00000004	Peripheral ID4
ICPIDR5	0x00001FD4	32	rw	0x00000000	Peripheral ID5
ICPIDR6	0x00001FD8	32	rw	0x00000000	Peripheral ID6
ICPIDR7	0x00001FDC	32	rw	0x00000000	Peripheral ID7
ICPIDR0	0x00001FE0	32	rw	0x00000090	Peripheral ID0
ICPIDR1	0x00001FE4	32	rw	0x000000B3	Peripheral ID1
ICPIDR2	0x00001FE8	32	rw	0x0000001B	Peripheral ID2
ICPIDR3	0x00001FEC	32	rw	0x00000000	Peripheral ID3
ICCIDR0	0x00001FF0	32	rw	0x0000000D	Component ID0
ICCIDR1	0x00001FF4	32	rw	0x000000F0	Component ID1
ICCIDR2	0x00001FF8	32	rw	0x00000005	Component ID2
ICCIDR3	0x00001FFC	32	rw	0x000000B1	Component ID3

Register (mpcore) SCU_CONTROL_REGISTER

Name	SCU_CONTROL_REGISTER
Relative Address	0x00000000
Absolute Address	0xF8F00000
Width	32 bits
Access Type	rw
Reset Value	0x00000002
Description	SCU Control Register

Register SCU_CONTROL_REGISTER Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	rw	0x0	Reserved. Writes are ignored, read data is always zero.
IC_standby_enable	6	rw	0x0	When set, this stops the Interrupt Controller clock when no interrupts are pending, and no CPU is performing a read/write request.

Field Name	Bits	Type	Reset Value	Description
SCU_standby_enable	5	rw	0x0	When set, SCU CLK is turned off when all processors are in WFI mode, there is no pending request on the ACP (if implemented), and there is no remaining activity in the SCU. When SCU CLK is off, ARREADYS, AWREADYS and WREADYS on the ACP are forced LOW. The clock is turned on when any processor leaves WFI mode, or if there is a new request on the ACP.
Force_all_Device_to_port0_enable	4	rw	0x0	When set, all requests from the ACP or processors with AxCACHE = NonCacheable Bufferable are forced to be issued on the AXI Master port M0.
SCU_Speculative_linefills_enable	3	rw	0x0	When set, coherent linefill requests are sent speculatively to the L2C-310 in parallel with the tag look-up. If the tag look-up misses, the confirmed linefill is sent to the L2C-310 and gets RDATA earlier because the data request was already initiated by the speculative request. This feature works only if the L2C-310 is present in the design.
SCU_RAMs_Parity_enable	2	rw	0x0	1 = Parity on. 0 = Parity off. This is the default setting. This bit is always zero if support for parity is not implemented.
Address_filtering_enable	1	rw	0x1	1 = Addressing filtering on. 0 = Addressing filtering off. The default value is the value of FILTEREN sampled when nSCURESET is deasserted. This bit is always zero if the SCU is implemented in the single master port configuration.
SCU_enable	0	rw	0x0	1 = SCU enable. 0 = SCU disable. This is the default setting

Register (mpcore) SCU_CONFIGURATION_REGISTER

Name SCU_CONFIGURATION_REGISTER

Relative Address	0x00000004
Absolute Address	0xF8F00004
Width	32 bits
Access Type	ro
Reset Value	0x00000501
Description	SCU Configuration Register

Register SCU_CONFIGURATION_REGISTER Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Should Be Zero (SBZ)
Tag_RAM_sizes	15:8	ro	0x5	Bits [15:14] indicate Cortex-A9 processor CPU3 tag RAM size if present. Bits [13:12] indicate Cortex-A9 processor CPU2 tag RAM size if present. Bits [11:10] indicate Cortex-A9 processor CPU1 tag RAM size if present. Bits [9:8] indicate Cortex-A9 processor CPU0 tag RAM size. The encoding is as follows: b11 = reserved b10 = 64KB cache, 256 indexes per tag RAM b01 = 32KB cache, 128 indexes per tag RAM b00 = 16KB cache, 64 indexes per tag RAM.
CPUs_SMP	7:4	ro	0x0	Shows the Cortex-A9 processors that are in Symmetric Multi-processing (SMP) or Asymmetric Multi-processing (AMP) mode. 0 = this Cortex-A9 processor is in AMP mode not taking part in coherency or not present. 1 = this Cortex-A9 processor is in SMP mode taking part in coherency. Bit 7 is for CPU3 Bit 6 is for CPU2 Bit 5 is for CPU1 Bit 4 is for CPU0.
reserved	3:2	ro	0x0	Should Be Zero (SBZ)
CPU_number	1:0	ro	0x1	Number of CPUs present in the Cortex-A9 MPCore processor b11 = four Cortex-A9 processors, CPU0, CPU1, CPU2, and CPU3 b10 = three Cortex-A9 processors, CPU0, CPU1, and CPU2 b01 = two Cortex-A9 processors, CPU0 and CPU1 b00 = one Cortex-A9 processor, CPU0.

Register (mpcore) SCU_CPU_Power_Status_Register

Name	SCU_CPU_Power_Status_Register
Relative Address	0x00000008
Absolute Address	0xF8F00008
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	SCU CPU Power Status Register

Register SCU_CPU_Power_Status_Register Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Should Be Zero (SBZ)
CPU3_status	25:24	rw	0x0	Power status of the Cortex-A9 processor: b00: Normal mode. b01: Reserved. b10: the Cortex-A9 processor is about to enter (or is in) dormant mode. No coherency request is sent to the Cortex-A9 processor. b11: the Cortex-A9 processor is about to enter (or is in) powered-off mode, or is nonpresent. No coherency request is sent to the Cortex-A9 processor.
reserved	23:18	rw	0x0	Should Be Zero (SBZ)
CPU2_status	17:16	rw	0x0	Power status of the Cortex-A9 processor
reserved	15:10	rw	0x0	Should Be Zero (SBZ)
CPU1_status	9:8	rw	0x0	Power status of the Cortex-A9 processor
reserved	7:2	rw	0x0	Should Be Zero (SBZ)
CPU0_status	1:0	rw	0x0	Power status of the Cortex-A9 processor

Register (mpcore) SCU_Invalidate_All_Registers_in_Secure_State

Name	SCU_Invalidate_All_Registers_in_Secure_State
Relative Address	0x0000000C
Absolute Address	0xF8F0000C
Width	32 bits
Access Type	wo
Reset Value	0x00000000

Description	SCU Invalidate All Registers in Secure State

Register SCU_Invalidate_All_Registers_in_Secure_State Details

Field Name	Bits	Type	Reset Value	Description
NA	31:16	wo	0x0	NA
CPU3_ways	15:12	wo	0x0	Specifies the ways that must be invalidated for CPU3. Writing to these bits has no effect if the Cortex-A9 MPCore processor has fewer than four processors.
CPU2_ways	11:8	wo	0x0	Specifies the ways that must be invalidated for CPU2. Writing to these bits has no effect if the Cortex-A9 MPCore processor has fewer than three processors
CPU1_ways	7:4	wo	0x0	Specifies the ways that must be invalidated for CPU1. Writing to these bits has no effect if the Cortex-A9 MPCore processor has fewer than two processors.
CPU0_ways	3:0	wo	0x0	Specifies the ways that must be invalidated for CPU0

Register (mpcore) Filtering_Start_Address_Register

Name	Filtering_Start_Address_Register
Relative Address	0x00000040
Absolute Address	0xF8F00040
Width	32 bits
Access Type	rw
Reset Value	0x00100000
Description	Filtering Start Address Register

Register Filtering_Start_Address_Register Details

Field Name	Bits	Type	Reset Value	Description
Filtering_start_address	31:20	rw	0x1	Start address for use with master port 1 in a two-master port configuration when address filtering is enabled. The default value is the value of FILTERSTART sampled on exit from reset. The value on the pin gives the upper address bits with 1MB granularity.
SBZ	19:0	rw	0x0	SBZ

Register (mpcore) Filtering_End_Address_Register

Name	Filtering_End_Address_Register
Relative Address	0x00000044
Absolute Address	0xF8F00044
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Defined by FILTEREND input

Register Filtering_End_Address_Register Details

Field Name	Bits	Type	Reset Value	Description
Filtering_end_address	31:20	rw	0x0	End address for use with master port 1 in a two-master port configuration, when address filtering is enabled. The default value is the value of FILTEREND sampled on exit from reset. The value on the pin gives the upper address bits with 1MB granularity.
SBZ	19:0	rw	0x0	SBZ

Register (mpcore) SCU_Access_Control_Register_SAC

Name	SCU_Access_Control_Register_SAC
Relative Address	0x00000050
Absolute Address	0xF8F00050
Width	32 bits
Access Type	rw
Reset Value	0x0000000F
Description	SCU Access Control (SAC) Register

Register SCU_Access_Control_Register_SAC Details

Field Name	Bits	Type	Reset Value	Description
	31:4	rw	0x0	SBZ
CPU3	3	rw	0x1	0 = CPU3 cannot access the components. 1 = CPU3 can access the components. This is the default.

Field Name	Bits	Type	Reset Value	Description
CPU2	2	rw	0x1	0 = CPU2 cannot access the components. 1 = CPU2 can access the components. This is the default.
CPU1	1	rw	0x1	0 = CPU1 cannot access the components. 1 = CPU1 can access the components. This is the default.
CPU0	0	rw	0x1	0 = CPU0 cannot access the components. 1 = CPU0 can access the components. This is the default.

Register (mpcore) SCU_Non_secure_Access_Control_Register

Name	SCU_Non_secure_Access_Control_Register
Relative Address	0x00000054
Absolute Address	0xF8F00054
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	SCU Non-secure Access Control Register SNSAC

Register SCU_Non_secure_Access_Control_Register Details

Field Name	Bits	Type	Reset Value	Description
SBZ	31:12	ro	0x0	SBZ
CPU3_global_timer	11	ro	0x0	same as above
CPU2_global_timer	10	ro	0x0	same as above
CPU1_global_timer	9	ro	0x0	same as above
CPU0_global_timer	8	ro	0x0	Non-secure access to the global timer for CPU<n>. * <n> is 3 for bit[11] * <n> is 2 for bit[10] * <n> is 1 for bit[9] * <n> is 0 for bit[8]. 0 = Secure accesses only. This is the default value. 1 = Secure accesses and Non-Secure accesses.
Private_timers_for_CPU3	7	ro	0x0	same as above
Private_timers_for_CPU2	6	ro	0x0	same as above

Field Name	Bits	Type	Reset Value	Description
Private_timers_for_CPU1	5	ro	0x0	same as above
Private_timers_for_CPU0	4	ro	0x0	Non-secure access to the private timer and watchdog for CPU<n>. * <n> is 3 for bit[7] * <n> is 2 for bit[6]] * <n> is 1 for bit[5] * <n> is 0 for bit[4]. 0 = Secure accesses only. Non-secure reads return 0. This is the default value. 1 = Secure accesses and Non-secure accesses.
Component_access_for_CPU3	3	ro	0x0	same as above
Component_access_for_CPU2	2	ro	0x0	same as above
Component_access_for_CPU1	1	ro	0x0	same as above
Component_access_for_CPU0	0	ro	0x0	Non-secure access to the components for CPU<n>. * <n> is 3 for bit[3] * <n> is 2 for bit[2]] * <n> is 1 for bit[1] * <n> is 0 for bit[0]. 0 = CPU cannot write the components 1 = CPU can access the components.

Register (mpcore) ICCICR

Name	ICCICR
Software Name	GIC_CONTROL
Relative Address	0x00000100
Absolute Address	0xF8F00100
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	CPU Interface Control Register

Register ICCICR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	reserved
SBPR (GIC_CNTR_SBPR)	4	rw	0x0	Controls whether the CPU interface uses the Secure or Non-secure Binary Point Register for preemption. 0: use the Secure Binary Point Register for Secure interrupts, and use the Non-secure Binary Point Register for Non-secure interrupts. 1: use the Secure Binary Point Register for both Secure and Non-secure interrupts.
FIQEn (GIC_CNTR_FIQEN)	3	rw	0x0	Controls whether the GIC signals Secure interrupts to a target processor using the FIQ or the IRQ signal. 0: using IRQ, 1: using FIQ. The GIC always signals Non-secure interrupts using IRQ.
AckCtl (GIC_CNTR_ACKCTL)	2	rw	0x0	Controls whether a Secure read of the ICCIAR, when the highest priority pending interrupt is Non-secure, causes the CPU interface to acknowledge the interrupt.
EnableNS (GIC_CNTR_EN_NS)	1	rw	0x0	An alias of the Enable bit in the Non-secure ICCICR. This alias bit means Secure software can enable the signal of Non-secure interrupts.
EnableS (GIC_CNTR_EN_S)	0	rw	0x0	Global enable for the signaling of Secure interrupts by the CPU interfaces to the connected processors.

Register (mpcore) ICCPMR

Name	ICCPMR
Software Name	GIC_CPU_PRIOR
Relative Address	0x00000104
Absolute Address	0xF8F00104
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Priority Mask Register

Register ICCPMR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	reserved
Priority (GIC_PRIORITY)	7:0	rw	0x0	The priority mask level for the CPU interface. If the priority of an interrupt is higher than the value indicated by this field, the interface signals the interrupt to the processor.

Register (mpcore) ICCBPR

Name	ICCBPR
Software Name	GIC_BIN_PT
Relative Address	0x00000108
Absolute Address	0xF8F00108
Width	32 bits
Access Type	rw
Reset Value	0x00000002
Description	Binary Point Register

Register ICCBPR Details

Field Name	Bits	Type	Reset Value	Description
reserved (GIC_CPUID)	31:3	rw	0x0	reserved
Binary_point (MASK)	2:0	rw	0x2	The value of this field controls the 8-bit interrupt priority field is split into a group priority field, used to determine interrupt preemption, and a subpriority field.

Register (mpcore) ICCIAR

Name	ICCIAR
Software Name	GIC_INT_ACK
Relative Address	0x0000010C
Absolute Address	0xF8F0010C
Width	32 bits
Access Type	rw
Reset Value	0x000003FF
Description	Interrupt Acknowledge Register

Register ICCIAR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	rw	0x0	reserved
CPUID	12:10	rw	0x0	Identifies the processor that requested the interrupt. Returns the number of the CPU interface that made the request.
ACKINTID (GIC_ACK_INTID)	9:0	rw	0x3FF	The interrupt ID. This read acts as an acknowledge for the interrupt.

Register (mpcore) ICCEOIR

Name	ICCEOIR
Software Name	GIC_EOI
Relative Address	0x00000110
Absolute Address	0xF8F00110
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	End Of Interrupt Register

Register ICCEOIR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	rw	0x0	reserved
CPUID	12:10	rw	0x0	On completion of the processing of an SGI, this field contains the CPUID value from the corresponding ICCIAR access.
EOIINTID (INTID)	9:0	rw	0x0	The ACKINTID value from the corresponding ICCIAR access.

Register (mpcore) ICCRPR

Name	ICCRPR
Software Name	GIC_RUN_PRIOR
Relative Address	0x00000114
Absolute Address	0xF8F00114
Width	32 bits
Access Type	rw

Reset Value	0x000000FF
Description	Running Priority Register

Register ICCRPR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	reserved
Priority (GIC_RUN_PRIORITY)	7:0	rw	0xFF	The priority value of the highest priority interrupt that is active on the CPU interface.

Register (mpcore) ICCHPIR

Name	ICCHPIR
Software Name	GIC_HI_PEND
Relative Address	0x00000118
Absolute Address	0xF8F00118
Width	32 bits
Access Type	rw
Reset Value	0x000003FF
Description	Highest Pending Interrupt Register

Register ICCHPIR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	rw	0x0	reserved
CPUID (GIC_CPUID)	12:10	rw	0x0	If the PENDINTID field returns the ID of an SGI, this field contains the CPUID value for that interrupt. The identifies the processor that generated the interrupt.
PENDINTID (GIC_PEND_INTID)	9:0	rw	0x3FF	The interrupt ID of the highest priority pending interrupt.

Register (mpcore) ICCABPR

Name	ICCABPR
Software Name	GIC_ALIAS_BIN_PT
Relative Address	0x0000011C
Absolute Address	0xF8F0011C
Width	32 bits

Access Type	rw
Reset Value	0x00000003
Description	Aliased Non-secure Binary Point Register

Register ICCABPR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:3	rw	0x0	reserved
Binary_point	2:0	rw	0x3	Provides an alias of the Non-secure ICCBPR.

Register (mpcore) ICCIDR

Name	ICCIDR
Relative Address	0x000001FC
Absolute Address	0xF8F001FC
Width	32 bits
Access Type	ro
Reset Value	0x3901243B
Description	CPU Interface Implementer Identification Register

Register ICCIDR Details

Field Name	Bits	Type	Reset Value	Description
Part_number	31:20	ro	0x390	Identifies the peripheral
Architecture_version	19:16	ro	0x1	Identifies the architecture version
Revision_number	15:12	ro	0x2	Returns the revision number of the Interrupt Controller. The implementer defines the format of this field.
Implementer	11:0	ro	0x43B	Returns the JEP106 code of the company that implemented the Cortex-A9 processor interface RTL. It uses the following construct: [11:8] the JEP106 continuation code of the implementer [7] 0 [6:0] the JEP106 code [6:0] of the implementer

Register (mpcore) Global_Timer_Counter_Register0

Name	Global_Timer_Counter_Register0
Relative Address	0x00000200

Absolute Address	0xF8F00200
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Global Timer Counter Register 0

Note: This register is the first in an array of 2 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
Global_Timer_Counter_Register0	0xf8f00200
Global_Timer_Counter_Register1	0xf8f00204

Register Global_Timer_Counter_Register0 to Global_Timer_Counter_Register1 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	There are two timer counter registers. They are the lower 32-bit timer counter at offset 0x00 and the upper 32-bit timer counter at offset 0x04. You must access these registers with 32-bit accesses. You cannot use STRD/LDRD. To modify the register proceed as follows: 1. Clear the timer enable bit in the Global Timer Control Register 2. Write the lower 32-bit timer counter register 3. Write the upper 32-bit timer counter register 4. Set the timer enable bit. To get the value from the Global Timer Counter register proceed as follows: 1. Read the upper 32-bit timer counter register 2. Read the lower 32-bit timer counter register 3. Read the upper 32-bit timer counter register again. If the value is different to the 32-bit upper value read previously, go back to step 2. Otherwise the 64-bit timer counter value is correct.

Register (mpcore) Global_Timer_Control_Register

Name	Global_Timer_Control_Register
Relative Address	0x00000208
Absolute Address	0xF8F00208

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Global Timer Control Register

Register Global_Timer_Control_Register Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	rw	0x0	Reserved
Prescaler	15:8	rw	0x0	The prescaler modifies the clock period for the decrementing event for the Counter Register. The timer interval is calculated using the following equation: (PRESCALER_value+1)*(Load_value+1)*(CPU_3x2x PERIOD)
reserved	7:4	rw	0x0	Reserved
	3	rw	0x0	This bit is banked per Cortex-A9 processor. 1'b0: single shot mode. When the counter reaches the comparator value, sets the event flag. It is the responsibility of software to update the comparator value to get further events. 1'b1: auto increment mode. Each time the counter reaches the comparator value, the comparator register is incremented with the auto-increment register, so that further events can be set periodically without any software updates.
IRQ_Enable	2	rw	0x0	This bit is banked per Cortex-A9 processor. If set, the interrupt ID 27 is set as pending in the Interrupt Distributor when the event flag is set in the Timer Status Register.
Comp_Enablea	1	rw	0x0	This bit is banked per Cortex-A9 processor. If set, it allows the comparison between the 64-bit Timer Counter and the related 64-bit Comparator Register.
Timer_Enable	0	rw	0x0	Timer enable 1'b0 = Timer is disabled and the counter does not increment. All registers can still be read and written 1'b1 = Timer is enabled and the counter increments normally

Register (mpcore) Global_Timer_Interrupt_Status_Register

Name	Global_Timer_Interrupt_Status_Register
Relative Address	0x0000020C
Absolute Address	0xF8F0020C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Global Timer Interrupt Status Register

Register Global_Timer_Interrupt_Status_Register Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	UNK/SBZP
Event_flag	0	rw	0x0	This is a banked register for all Cortex-A9 processors present. The event flag is a sticky bit that is automatically set when the Counter Register reaches the Comparator Register value. If the timer interrupt is enabled, Interrupt ID 27 is set as pending in the Interrupt Distributor after the event flag is set. The event flag is cleared when written to 1. Figure 4-7 shows the Global Timer Interrupt Status Register bit assignment.

Register (mpcore) Comparator_Value_Register0

Name	Comparator_Value_Register0
Relative Address	0x00000210
Absolute Address	0xF8F00210
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Comparator Value Register_0

Note: This register is the first in an array of 2 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
Comparator_Value_Register0	0xf8f00210
Comparator_Value_Register1	0xf8f00214

Register Comparator_Value_Register0 to Comparator_Value_Register1 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	There are two 32-bit registers, the lower 32-bit comparator value register at offset 0x10 and the upper 32-bit comparator value register at offset 0x14. You must access these registers with 32-bit accesses. You cannot use STRD/LDRD. There is a Comparator Value Register for each Cortex-A9 processor. To ensure that updates to this register do not set the Interrupt Status Register proceed as follows: 1. Clear the Comp Enable bit in the Timer Control Register. 2. Write the lower 32-bit Comparator Value Register. 3. Write the upper 32-bit Comparator Value Register. 4. Set the Comp Enable bit and, if necessary, the IRQ enable bit.

Register (mpcore) Auto_increment_Register

Name	Auto_increment_Register
Relative Address	0x00000218
Absolute Address	0xF8F00218
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Auto-increment Register

Register Auto_increment_Register Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Auto-increment Register This 32-bit register gives the increment value of the Comparator Register when the Auto-increment bit is set in the Timer Control Register. Each Cortex-A9 processor present has its own Auto-increment Register If the comp enable and auto-increment bits are set when the global counter reaches the Comparator Register value, the comparator is incremented by the auto-increment value, so that a new event can be set periodically. The global timer is not affected and goes on incrementing

Register (mpcore) Private_Timer_Load_Register

Name	Private_Timer_Load_Register
Software Name	TIMER_LOAD
Relative Address	0x00000600
Absolute Address	0xF8F00600
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Private Timer Load Register

Register Private_Timer_Load_Register Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	The Timer Load Register contains the value copied to the Timer Counter Register when it decrements down to zero with auto reload mode enabled. Writing to the Timer Load Register means that you also write to the Timer Counter Register.

Register (mpcore) Private_Timer_Counter_Register

Name	Private_Timer_Counter_Register
Software Name	TIMER_COUNTER
Relative Address	0x00000604

Absolute Address	0xF8F00604
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Private Timer Counter Register

Register Private_Timer_Counter_Register Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	The Timer Counter Register is a decrementing counter. The Timer Counter Register decrements if the timer is enabled using the timer enable bit in the Timer Control Register. If a Cortex-A9 processor timer is in debug state, the counter only decrements when the Cortex-A9 processor returns to non debug state. When the Timer Counter Register reaches zero and auto reload mode is enabled, it reloads the value in the Timer Load Register and then decrements from that value. If auto reload mode is not enabled, the Timer Counter Register decrements down to zero and stops. When the Timer Counter Register reaches zero, the timer interrupt status event flag is set and the interrupt ID 29 is set as pending in the Interrupt Distributor, if interrupt generation is enabled in the Timer Control Register. Writing to the Timer Counter Register or Timer Load Register forces the Timer Counter Register to decrement from the newly written value.

Register (mpcore) Private_Timer_Control_Register

Name	Private_Timer_Control_Register
Software Name	TIMER_CONTROL
Relative Address	0x00000608
Absolute Address	0xF8F00608
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Private Timer Control Register

Register Private_Timer_Control_Register Details

Field Name	Bits	Type	Reset Value	Description
SBZP	31:16	rw	0x0	UNK/SBZP.
Prescaler (PRESCALER)	15:8	rw	0x0	The prescaler modifies the clock period for the decrementing event for the Counter Register. See Calculating timer intervals on page 4-2 for the equation.\
UNK_SBZP	7:3	rw	0x0	UNK/SBZP.
IRQ_Enable (IRQ_ENABLE)	2	rw	0x0	If set, the interrupt ID 29 is set as pending in the Interrupt Distributor when the event flag is set in the Timer Status Register.
Auto_reload (AUTO_RELOAD)	1	rw	0x0	1'b0 = Single shot mode. Counter decrements down to zero, sets the event flag and stops. 1'b1 = Auto-reload mode. Each time the Counter Register reaches zero, it is reloaded with the value contained in the Timer Load Register.
Timer_Enable (ENABLE)	0	rw	0x0	Timer enable 1'b0 = Timer is disabled and the counter does not decrement. All registers can still be read and written 1'b1 = Timer is enabled and the counter decrements normally

Register (mpcore) Private_Timer_Interrupt_Status_Register

Name	Private_Timer_Interrupt_Status_Register
Software Name	TIMER_ISR
Relative Address	0x0000060C
Absolute Address	0xF8F0060C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Private Timer Interrupt Status Register

Register Private_Timer_Interrupt_Status_Register Details

Field Name	Bits	Type	Reset Value	Description
UNK_SBZP	31:1	rw	0x0	UNK/SBZP
	0	rw	0x0	This is a banked register for all Cortex-A9 processors present. The event flag is a sticky bit that is automatically set when the Counter Register reaches zero. If the timer interrupt is enabled, Interrupt ID 29 is set as pending in the Interrupt Distributor after the event flag is set. The event flag is cleared when written to 1.

Register (mpcore) Watchdog_Load_Register

Name	Watchdog_Load_Register
Software Name	WDT_LOAD
Relative Address	0x00000620
Absolute Address	0xF8F00620
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Watchdog Load Register

Register Watchdog_Load_Register Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Watchdog Load Register The Watchdog Load Register contains the value copied to the Watchdog Counter Register when it decrements down to zero with auto reload mode enabled, in Timer mode. Writing to the Watchdog Load Register means that you also write to the Watchdog Counter Register

Register (mpcore) Watchdog_Counter_Register

Name	Watchdog_Counter_Register
Software Name	WDT_COUNTER
Relative Address	0x00000624
Absolute Address	0xF8F00624

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Watchdog Counter Register

Register Watchdog_Counter_Register Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Watchdog Counter Register The Watchdog Counter Register is a down counter. It decrements if the Watchdog is enabled using the Watchdog enable bit in the Watchdog Control Register. If the Cortex-A9 processor associated with the Watchdog is in debug state, the counter does not decrement until the Cortex-A9 processor returns to non debug state. When the Watchdog Counter Register reaches zero and auto reload mode is enabled, and in timer mode, it reloads the value in the Watchdog Load Register and then decrements from that value. If auto reload mode is not enabled or the watchdog is not in timer mode, the Watchdog Counter Register decrements down to zero and stops. When in watchdog mode the only way to update the Watchdog Counter Register is to write to the Watchdog Load Register. When in timer mode the Watchdog Counter Register is write accessible. The behavior of the watchdog when the Watchdog Counter Register reaches zero depends on its current mode: Timer mode When the Watchdog Counter Register reaches zero, the watchdog interrupt status event flag is set and the interrupt ID 30 is set as pending in the Interrupt Distributor, if interrupt generation is enabled in the Watchdog Control Register. Watchdog mode If a software failure prevents the Watchdog Counter Register from being refreshed, the Watchdog Counter Register reaches zero, the Watchdog reset status flag is set and the associated WDRESETREQ reset request output pin is asserted. The external reset source is then responsible for resetting all or part of the Cortex-A9 MPCore design.

Register (mpcore) Watchdog_Control_Register

Name	Watchdog_Control_Register
Software Name	WDT_CONTROL
Relative Address	0x00000628
Absolute Address	0xF8F00628
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Watchdog Control Register

Register Watchdog_Control_Register Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	rw	0x0	Reserved.
Prescaler (PRESCALER)	15:8	rw	0x0	The prescaler modifies the clock period for the decrementing event for the Counter Register.
	7:4	rw	0x0	Reserved.
Watchdog_mode (WD_MODE)	3	rw	0x0	1'b0 = Timer mode, default Writing a zero to this bit has no effect. You must use the Watchdog Disable Register to put the watchdog into timer mode. See Watchdog Disable Register on page 4-9. 1'b1 = Watchdog mode.
IT_Enable (IT_ENABLE)	2	rw	0x0	If set, the interrupt ID 30 is set as pending in the Interrupt Distributor when the event flag is set in the watchdog Status Register. In watchdog mode this bit is ignored
Auto_reload (AUTO_RELOAD)	1	rw	0x0	1'b0 = Single shot mode. Counter decrements down to zero, sets the event flag and stops. 1'b1 = Auto-reload mode. Each time the Counter Register reaches zero, it is reloaded with the value contained in the Load Register and then continues decrementing.
Watchdog_Enable (WD_ENABLE)	0	rw	0x0	Global watchdog enable 1'b0 = Watchdog is disabled and the counter does not decrement. All registers can still be read and /or written 1'b1 = Watchdog is enabled and the counter decrements normally.

Register (mpcore) Watchdog_Interrupt_Status_Register

Name	Watchdog_Interrupt_Status_Register
Software Name	WDT_ISR
Relative Address	0x0000062C
Absolute Address	0xF8F0062C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Watchdog Interrupt Status Register

Register Watchdog_Interrupt_Status_Register Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved
Event_flag (EVENT_FLAG)	0	rw	0x0	The event flag is a sticky bit that is automatically set when the Counter Register reaches zero in timer mode. If the watchdog interrupt is enabled, Interrupt ID 30 is set as pending in the Interrupt Distributor after the event flag is set. The event flag is cleared when written with a value of 1. Trying to write a zero to the event flag or a one when it is not set has no effect.

Register (mpcore) Watchdog_Reset_Status_Register

Name	Watchdog_Reset_Status_Register
Software Name	WDT_RST_STS
Relative Address	0x00000630
Absolute Address	0xF8F00630
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Watchdog Reset Status Register

Register Watchdog_Reset_Status_Register Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is always zero.
Reset_flag (RESET_FLAG)	0	rw	0x0	The reset flag is a sticky bit that is automatically set when the Counter Register reaches zero and a reset request is sent accordingly. (In watchdog mode) The reset flag is cleared when written with a value of 1. Trying to write a zero to the reset flag or a one when it is not set has no effect. This flag is not reset by normal Cortex-A9 processor resets but has its own reset line, nWDRESET. nWDRESET must not be asserted when the Cortex-A9 processor reset assertion is the result of a watchdog reset request with WDRESETREQ. This distinction enables software to differentiate between a normal boot sequence, reset flag is zero, and one caused by a previous watchdog time-out, reset flag set to one.

Register (mpcore) Watchdog_Disable_Register

Name	Watchdog_Disable_Register
Software Name	WDT_DISABLE
Relative Address	0x00000634
Absolute Address	0xF8F00634
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Watchdog Disable Register

Register Watchdog_Disable_Register Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x0	Watchdog Disable Register Use the Watchdog Disable Register to switch from watchdog to timer mode. The software must write 0x12345678 then 0x87654321 successively to the Watchdog Disable Register so that the watchdog mode bit in the Watchdog Control Register is set to zero. If one of the values written to the Watchdog Disable Register is incorrect or if any other write occurs in between the two word writes, the watchdog remains in its current state. To reactivate the Watchdog, the software must write 1 to the watchdog mode bit of the Watchdog Control Register.

Register (mpcore) ICDDCR

Name	ICDDCR
Software Name	GIC_DIST_EN
Relative Address	0x00001000
Absolute Address	0xF8F01000
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Distributor Control Register

Register ICDDCR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved. Writes are ignored, read data is always zero.

Field Name	Bits	Type	Reset Value	Description
Enable_Non_secure	1	rw	0x0	0 = disables all Non-secure interrupts control bits in the distributor from changing state because of any external stimulus change that occurs on the corresponding SPI or PPI signals 1 = enables the distributor to update register locations for Non-secure interrupts FOR: ICDDCR_for_Non_secure_mode 31,1 --> Reserved. Writes are ignored, read data is always zero.
Enable_secure (GIC_EN_INT)	0	rw	0x0	0 = disables all Secure interrupt control bits in the distributor from changing state because of any external stimulus change that occurs on the corresponding SPI or PPI signals. 1 = enables the distributor to update register locations for Secure interrupts. FOR: ICDDCR_for_Non_secure_mode 0 --> Enable_Non_secure --> 0 = disables all Non-secure interrupts control bits in the distributor from changing state because of any external stimulus change that occurs on the corresponding SPI or PPI signals 1 = enables the distributor to update register locations for Non-secure interrupts

Register (mpcore) ICDICTR

Name	ICDICTR
Software Name	GIC_IC_TYPE
Relative Address	0x00001004
Absolute Address	0xF8F01004
Width	32 bits
Access Type	ro
Reset Value	0x0000FC22
Description	Interrupt Controller Type Register

Register ICDICTR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:29	ro	0x0	Reserved. Writes are ignored, read data is always zero.
LSPI (GIC_LSPI)	15:11	ro	0x1F	Returns the number of Lockable Shared Peripheral Interrupts (LSPIs) that the controller contains. The encoding is: b11111 = 31 LSPIs, which are the interrupts of IDs 32-62. When CFGSDISABLE is HIGH then the interrupt controller prevents writes to any register locations that control the operating state of an LSPI.
SecurityExtn (GIC_DOMAIN)	10	ro	0x1	Returns the number of security domains that the controller contains: 1 = the controller contains two security domains. This bit always returns the value one.
SBZ	9:8	ro	0x0	Reserved
CPU_Number (GIC_CPU_NUM)	7:5	ro	0x1	The encoding is: b000 the Cortex-A9 MPCore configuration contains one Cortex-A9 processor. b001 the Cortex-A9 MPCore configuration contains two Cortex-A9 processors. b010 the Cortex-A9 MPCore configuration contains three Cortex-A9 processors. b011 the Cortex-A9 MPCore configuration contains four Cortex-A9 processors. b1xx: Unused values.
IT_Lines_Number (GIC_NUM_INT)	4:0	ro	0x2	The encoding is: b00000 = the distributor provides 32 interrupts, no external interrupt lines. b00001 = the distributor provides 64 interrupts, 32 external interrupt lines. b00010 = the distributor provides 96 interrupts, 64 external interrupt lines. b00011 = the distributor provide 128 interrupts, 96 external interrupt lines. b00100 = the distributor provides 160 interrupts, 128 external interrupt lines. b00101 = the distributor provides 192 interrupts, 160 external interrupt lines. b00110 = the distributor provides 224 interrupts, 192 external interrupt lines. b00111 = the distributor provides 256 interrupts, 224 external interrupt lines. All other values not used.

Register (mpcore) ICDIIDR

Name	ICDIIDR
Software Name	GIC_DIST_IDENT
Relative Address	0x00001008
Absolute Address	0xF8F01008
Width	32 bits
Access Type	ro
Reset Value	0x0102043B
Description	Distributor Implementer Identification Register

Register ICDIIDR Details

Field Name	Bits	Type	Reset Value	Description
Implementation_Version	31:24	ro	0x1	Gives implementation version number
Revision_Number (GIC_REV)	23:12	ro	0x20	Return the revision number of the controller
Implementer (GIC_IMPL)	11:0	ro	0x43B	Implementer Number

Register (mpcore) ICDISR0

Name	ICDISR0
Software Name	GIC_SECURITY0
Relative Address	0x00001080
Absolute Address	0xF8F01080
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Security Register_0

Note: This register is the first in an array of 3 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
ICDISR0	0xf8f01080
ICDISR1	0xf8f01084
ICDISR2	0xf8f01088

Register ICDISR0 to ICDISR2 Details

Field Name	Bits	Type	Reset Value	Description
Security_Status (GIC_INT_NS)	31:0	rw	0x0	The ICDISRn provide a Security status bit for each interrupt supported by the GIC. Each bit controls the security status of the corresponding interrupt. Accessible by Secure accesses only. The register addresses are RAZ/WI to Non-secure accesses. ICDISR0 is banked for each connected processor.

Register (mpcore) ICDISER0

Name	ICDISER0
Software Name	GIC_ENABLE_SET
Relative Address	0x00001100
Absolute Address	0xF8F01100
Width	32 bits
Access Type	rw
Reset Value	0x0000FFFF
Description	Interrupt Set-enable Register 0

Register ICDISER0 Details

Field Name	Bits	Type	Reset Value	Description
Set (GIC_INT_EN)	31:0	rw	0xFFFF	The ICDISERs provide a Set-enable bit for each interrupt supported by the GIC. Writing 1 to a Set-enable bit enables forwarding of the corresponding interrupt to the CPU interfaces. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure access. ICDISER0 is banked for each connected processor.

Register (mpcore) ICDISER1

Name	ICDISER1
Relative Address	0x00001104
Absolute Address	0xF8F01104
Width	32 bits
Access Type	rw

Reset Value	0x00000000
Description	Interrupt Set-enable Register 1

Register ICDISER1 Details

Field Name	Bits	Type	Reset Value	Description
Set	31:0	rw	0x0	The ICDISERs provide a Set-enable bit for each interrupt supported by the GIC. Writing 1 to a Set-enable bit enables forwarding of the corresponding interrupt to the CPU interfaces. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure access.

Register (mpcore) ICDISER2

Name	ICDISER2
Relative Address	0x00001108
Absolute Address	0xF8F01108
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Set-enable Register 2

Register ICDISER2 Details

Field Name	Bits	Type	Reset Value	Description
Set	31:0	rw	0x0	The ICDISERs provide a Set-enable bit for each interrupt supported by the GIC. Writing 1 to a Set-enable bit enables forwarding of the corresponding interrupt to the CPU interfaces. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure access.

Register (mpcore) ICDICER0

Name	ICDICER0
Software Name	GIC_DISABLE
Relative Address	0x00001180
Absolute Address	0xF8F01180
Width	32 bits
Access Type	rw

Reset Value	0x0000FFFF
Description	Interrupt Clear-Enable Register 0

Register ICDICER0 Details

Field Name	Bits	Type	Reset Value	Description
Clear (GIC_INT_CLR)	31:0	rw	0xFFFF	The ICDICERs provide a Clear-enable bit for each interrupt supported by the GIC. Writing 1 to a Clear-enable bit disables forwarding of the corresponding interrupt to the CPU interfaces. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure accesses. ICDICER0 is banked for each connected processor.

Register (mpcore) ICDICER1

Name	ICDICER1
Relative Address	0x00001184
Absolute Address	0xF8F01184
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Clear-Enable Register 1

Register ICDICER1 Details

Field Name	Bits	Type	Reset Value	Description
Clear	31:0	rw	0x0	The ICDICERs provide a Clear-enable bit for each interrupt supported by the GIC. Writing 1 to a Clear-enable bit disables forwarding of the corresponding interrupt to the CPU interfaces. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure accesses.

Register (mpcore) ICDICER2

Name	ICDICER2
Relative Address	0x00001188
Absolute Address	0xF8F01188
Width	32 bits
Access Type	rw

Reset Value	0x00000000
Description	Interrupt Clear-Enable Register 2

Register ICDICER2 Details

Field Name	Bits	Type	Reset Value	Description
Clear	31:0	rw	0x0	The ICDICERs provide a Clear-enable bit for each interrupt supported by the GIC. Writing 1 to a Clear-enable bit disables forwarding of the corresponding interrupt to the CPU interfaces. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure accesses.

Register (mpcore) ICDISPR0

Name	ICDISPR0
Software Name	GIC_PENDING_SET0
Relative Address	0x00001200
Absolute Address	0xF8F01200
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Set-pending Register_0

Note: This register is the first in an array of 3 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
ICDISPR0	0xf8f01200
ICDISPR1	0xf8f01204
ICDISPR2	0xf8f01208

Register ICDISPR0 to ICDISPR2 Details

Field Name	Bits	Type	Reset Value	Description
Set (GIC_PEND_SET)	31:0	rw	0x0	The ICDISPRs provide a Set-pending bit for each interrupt supported by the GIC. Writing 1 to a Set-pending bit sets the status of the corresponding peripheral interrupt to pending. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure accesses. ICDISPR0 is banked for each connected processor.

Register (mpcore) ICDICPR0

Name	ICDICPR0
Software Name	GIC_PENDING_CLR0
Relative Address	0x00001280
Absolute Address	0xF8F01280
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Clear-Pending Register_0

Note: This register is the first in an array of 3 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
ICDICPR0	0xf8f01280
ICDICPR1	0xf8f01284
ICDICPR2	0xf8f01288

Register ICDICPR0 to ICDICPR2 Details

Field Name	Bits	Type	Reset Value	Description
Clear (GIC_PEND_CLR)	31:0	rw	0x0	The ICDICPRs provide a Clear-pending bit for each interrupt supported by the GIC. Writing 1 to a Clear-pending bit clears the status of the corresponding peripheral interrupt to pending. A register bit that corresponds to a Secure interrupt is RAZ/WI to Non-secure accesses. ICDICPR0 is banked for each connected processor.

Register (mpcore) ICDABR0

Name	ICDABR0
Software Name	GIC_ACTIVE0
Relative Address	0x00001300
Absolute Address	0xF8F01300
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Active Bit register_0

Note: This register is the first in an array of 3 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
ICDABR0	0xf8f01300
ICDABR1	0xf8f01304
ICDABR2	0xf8f01308

Register ICDABR0 to ICDABR2 Details

Field Name	Bits	Type	Reset Value	Description
Active (MASK)	31:0	rw	0x0	The ICDABRs provide an Active bit for each interrupt supported by the GIC. The bit reads as one if the status of the interrupt is active or active and pending. Read the ICDSPR or ICDCPR to find the pending status of the interrupt. ICDABR0 is banked for each connected processor.

Register (mpcore) ICDIPR0

Name	ICDIPR0
Software Name	GIC_PRIORITY0
Relative Address	0x00001400
Absolute Address	0xF8F01400
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Priority Register_0

Note: This register is the first in an array of 24 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
ICDIPR0	0xf8f01400
ICDIPR1	0xf8f01404
ICDIPR2	0xf8f01408
ICDIPR3	0xf8f0140c
ICDIPR4	0xf8f01410
ICDIPR5	0xf8f01414
ICDIPR6	0xf8f01418

Name	Address
ICDIPR7	0xf8f0141c
ICDIPR8	0xf8f01420
ICDIPR9	0xf8f01424
ICDIPR10	0xf8f01428
ICDIPR11	0xf8f0142c
ICDIPR12	0xf8f01430
ICDIPR13	0xf8f01434
ICDIPR14	0xf8f01438
ICDIPR15	0xf8f0143c
ICDIPR16	0xf8f01440
ICDIPR17	0xf8f01444
ICDIPR18	0xf8f01448
ICDIPR19	0xf8f0144c
ICDIPR20	0xf8f01450
ICDIPR21	0xf8f01454
ICDIPR22	0xf8f01458
ICDIPR23	0xf8f0145c

Register ICDIPR0 to ICDIPR23 Details

Field Name	Bits	Type	Reset Value	Description
Priority (MASK)	31:0	rw	0x0	The ICDIPRs provide an 8-bit Priority field for each interrupt supported by the GIC; however, Zynq implemented only the upper 7 bits of each 8-bit field, i.e. supporing 128 levels, all even values. These registers are byte accessible. A register field that corresponds to a Secure interrupt is RAZ/WI to Non-secure accesses. ICDIPR0 to ICDIPR7 are banked for each connected processor

Register (mpcore) ICDIPTR0

Name	ICDIPTR0
Software Name	GIC_SPI_TARGET
Relative Address	0x00001800
Absolute Address	0xF8F01800
Width	32 bits

Access Type	ro
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 0

Register ICDIPTR0 Details

The ICDIPTR0 register is used to indicate the targets of interrupts ID#0-ID#3.

Field Name	Bits	Type	Reset Value	Description
target_3 (GIC_SPI_CPUn)	25:24	ro	0x0	Targeted CPU(s) for interrupt ID#3 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_2 (GIC_SPI_CPUn)	17:16	ro	0x0	Targeted CPU(s) for interrupt ID#2 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_1 (GIC_SPI_CPUn)	9:8	ro	0x0	Targeted CPU(s) for interrupt ID#1 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_0 (GIC_SPI_CPUn)	1:0	ro	0x0	Targeted CPU(s) for interrupt ID#0 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)

Register (mpcore) ICDIPTR1

Name	ICDIPTR1
Software Name	GIC_SPI_TARGET
Relative Address	0x00001804
Absolute Address	0xF8F01804
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 1

Register ICDIPTR1 Details

The ICDIPTR1 register is used to indicate the targets of interrupts ID#4-ID#7.

Field Name	Bits	Type	Reset Value	Description
target_7 (GIC_SPI_CPUn)	25:24	ro	0x0	Targeted CPU(s) for interrupt ID#7 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_6 (GIC_SPI_CPUn)	17:16	ro	0x0	Targeted CPU(s) for interrupt ID#6 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_5 (GIC_SPI_CPUn)	9:8	ro	0x0	Targeted CPU(s) for interrupt ID#5 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_4 (GIC_SPI_CPUn)	1:0	ro	0x0	Targeted CPU(s) for interrupt ID#4 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)

Register (mpcore) ICDIPTR2

Name	ICDIPTR2
Software Name	GIC_SPI_TARGET
Relative Address	0x00001808
Absolute Address	0xF8F01808
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 2

Register ICDIPTR2 Details

The ICDIPTR2 register is used to indicate the targets of interrupts ID#8-ID#11.

Field Name	Bits	Type	Reset Value	Description
target_11 (GIC_SPI_CPUn)	25:24	ro	0x0	Targeted CPU(s) for interrupt ID#11 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_10 (GIC_SPI_CPUn)	17:16	ro	0x0	Targeted CPU(s) for interrupt ID#10 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)

Field Name	Bits	Type	Reset Value	Description
target_9 (GIC_SPI_CPUn)	9:8	ro	0x0	Targeted CPU(s) for interrupt ID#9 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_8 (GIC_SPI_CPUn)	1:0	ro	0x0	Targeted CPU(s) for interrupt ID#8 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)

Register (mpcore) ICDIPTR3

Name	ICDIPTR3
Software Name	GIC_SPI_TARGET
Relative Address	0x0000180C
Absolute Address	0xF8F0180C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 3

Register ICDIPTR3 Details

The ICDIPTR3 register is used to indicate the targets of interrupts ID#12-ID#15.

Field Name	Bits	Type	Reset Value	Description
target_15 (GIC_SPI_CPUn)	25:24	ro	0x0	Targeted CPU(s) for interrupt ID#15 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_14 (GIC_SPI_CPUn)	17:16	ro	0x0	Targeted CPU(s) for interrupt ID#14 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_13 (GIC_SPI_CPUn)	9:8	ro	0x0	Targeted CPU(s) for interrupt ID#13 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)
target_12 (GIC_SPI_CPUn)	1:0	ro	0x0	Targeted CPU(s) for interrupt ID#12 01: CPU 0 targeted (CPU 0 always reads this value) 10: CPU 1 targeted (CPU 1 always reads this value)

Register (mpcore) ICDIPTR4

Name	ICDIPTR4

Software Name	GIC_SPI_TARGET
Relative Address	0x00001810
Absolute Address	0xF8F01810
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 4

Register ICDIPTR4 Details

The ICDIPTR4 register always returns 0.

Field Name	Bits	Type	Reset Value	Description
reserved	31:0	rw	0x0	Reserved

Register (mpcore) ICDIPTR5

Name	ICDIPTR5
Software Name	GIC_SPI_TARGET
Relative Address	0x00001814
Absolute Address	0xF8F01814
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 5

Register ICDIPTR5 Details

The ICDIPTR5 register always returns 0.

Field Name	Bits	Type	Reset Value	Description
reserved	31:0	ro	0x0	Reserved

Register (mpcore) ICDIPTR6

Name	ICDIPTR6
Software Name	GIC_SPI_TARGET
Relative Address	0x00001818
Absolute Address	0xF8F01818
Width	32 bits

Access Type	ro
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 6

Register ICDIPTR6 Details

The ICDIPTR6 register is used to indicate the target of interrupt ID#27.

Field Name	Bits	Type	Reset Value	Description
target_27 (GIC_SPI_CPUn)	25:24	ro	0x0	Targeted CPU(s) for interrupt ID#27 01: CPU 0 targeted 10: CPU 1 targeted

Register (mpcore) ICDIPTR7

Name	ICDIPTR7
Software Name	GIC_SPI_TARGET
Relative Address	0x0000181C
Absolute Address	0xF8F0181C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 7

Register ICDIPTR7 Details

The ICDIPTR7 register is used to indicate the targets of interrupts ID#28-ID#31.

Field Name	Bits	Type	Reset Value	Description
target_31 (GIC_SPI_CPUn)	25:24	ro	0x0	Targeted CPU(s) for interrupt ID#31 01: CPU 0 targeted 10: CPU 1 targeted
target_30 (GIC_SPI_CPUn)	17:16	ro	0x0	Targeted CPU(s) for interrupt ID#30 01: CPU 0 targeted 10: CPU 1 targeted
target_29 (GIC_SPI_CPUn)	9:8	ro	0x0	Targeted CPU(s) for interrupt ID#29 01: CPU 0 targeted 10: CPU 1 targeted
target_28 (GIC_SPI_CPUn)	1:0	ro	0x0	Targeted CPU(s) for interrupt ID#28 01: CPU 0 targeted 10: CPU 1 targeted

Register (mpcore) ICDIPTR8

Name	ICDIPTR8
Software Name	GIC_SPI_TARGET
Relative Address	0x00001820
Absolute Address	0xF8F01820
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 8

Register ICDIPTR8 Details

The ICDIPTR8 register is used to target the interrupts ID#32-ID#35 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_35 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#35 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_34 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#34 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_33 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#33 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_32 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#32 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR9

Name	ICDIPTR9
Software Name	GIC_SPI_TARGET
Relative Address	0x00001824

Absolute Address	0xF8F01824
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 9

Register ICDIPTR9 Details

The ICDIPTR9 register is used to target the interrupts ID#36-ID#39 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_39 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#39 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_38 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#38 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_37 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#37 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_36 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#36 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR10

Name	ICDIPTR10
Software Name	GIC_SPI_TARGET
Relative Address	0x00001828
Absolute Address	0xF8F01828
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description	Interrupt Processor Targets Register 10

Register ICDIPTR10 Details

The ICDIPTR10 register is used to target the interrupts ID#40-ID#43 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_43 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#43 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_42 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#42 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_41 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#41 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_40 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#40 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR11

Name	ICDIPTR11
Software Name	GIC_SPI_TARGET
Relative Address	0x0000182C
Absolute Address	0xF8F0182C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 11

Register ICDIPTR11 Details

The ICDIPTR11 register is used to target the interrupts ID#44-ID#47 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_47 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#47 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_46 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#46 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_45 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#45 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_44 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#44 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR12

Name	ICDIPTR12
Software Name	GIC_SPI_TARGET
Relative Address	0x00001830
Absolute Address	0xF8F01830
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 12

Register ICDIPTR12 Details

The ICDIPTR12 register is used to target the interrupts ID#48-ID#51 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_51 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#51 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_50 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#50 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_49 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#49 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_48 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#48 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR13

Name	ICDIPTR13
Software Name	GIC_SPI_TARGET
Relative Address	0x00001834
Absolute Address	0xF8F01834
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 13

Register ICDIPTR13 Details

The ICDIPTR13 register is used to target the interrupts ID#52-ID#55 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_55 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#55 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_54 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#54 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_53 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#53 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_52 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#52 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR14

Name	ICDIPTR14
Software Name	GIC_SPI_TARGET
Relative Address	0x00001838
Absolute Address	0xF8F01838
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 14

Register ICDIPTR14 Details

The ICDIPTR14 register is used to target the interrupts ID#56-ID#59 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_59 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#59 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_58 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#58 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_57 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#57 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_56 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#56 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR15

Name	ICDIPTR15
Software Name	GIC_SPI_TARGET
Relative Address	0x0000183C
Absolute Address	0xF8F0183C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 15

Register ICDIPTR15 Details

The ICDIPTR15 register is used to target the interrupts ID#60-ID#63 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_63 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#63 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_62 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#62 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_61 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#61 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_60 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#60 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR16

Name	ICDIPTR16
Software Name	GIC_SPI_TARGET
Relative Address	0x00001840
Absolute Address	0xF8F01840
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 16

Register ICDIPTR16 Details

The ICDIPTR16 register is used to target the interrupts ID#64-ID#67 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_67 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#67 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_66 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#66 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_65 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#65 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_64 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#64 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR17

Name	ICDIPTR17
Software Name	GIC_SPI_TARGET
Relative Address	0x00001844
Absolute Address	0xF8F01844
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 17

Register ICDIPTR17 Details

The ICDIPTR17 register is used to target the interrupts ID#68-ID#71 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_71 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#71 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_70 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#70 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_69 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#69 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_68 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#68 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR18

Name	ICDIPTR18
Software Name	GIC_SPI_TARGET
Relative Address	0x00001848
Absolute Address	0xF8F01848
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 18

Register ICDIPTR18 Details

The ICDIPTR18 register is used to target the interrupts ID#72-ID#75 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_75 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#75 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_74 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#74 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_73 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#73 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_72 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#72 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR19

Name	ICDIPTR19
Software Name	GIC_SPI_TARGET
Relative Address	0x0000184C
Absolute Address	0xF8F0184C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 19

Register ICDIPTR19 Details

The ICDIPTR19 register is used to target the interrupts ID#76-ID#79 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_79 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#79 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_78 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#78 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_77 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#77 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_76 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#76 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR20

Name	ICDIPTR20
Software Name	GIC_SPI_TARGET
Relative Address	0x00001850
Absolute Address	0xF8F01850
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 20

Register ICDIPTR20 Details

The ICDIPTR20 register is used to target the interrupts ID#80-ID#83 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_83 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#83 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_82 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#82 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_81 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#81 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_80 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#80 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR21

Name	ICDIPTR21
Software Name	GIC_SPI_TARGET
Relative Address	0x00001854
Absolute Address	0xF8F01854
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 21

Register ICDIPTR21 Details

The ICDIPTR21 register is used to target the interrupts ID#84-ID#87 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_87 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#87 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_86 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#86 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_85 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#85 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_84 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#84 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR22

Name	ICDIPTR22
Software Name	GIC_SPI_TARGET
Relative Address	0x00001858
Absolute Address	0xF8F01858
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 22

Register ICDIPTR22 Details

The ICDIPTR22 register is used to target the interrupts ID#88-ID#91 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_91 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#91 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_90 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#90 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_89 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#89 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_88 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#88 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDIPTR23

Name	ICDIPTR23
Software Name	GIC_SPI_TARGET
Relative Address	0x0000185C
Absolute Address	0xF8F0185C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Processor Targets Register 23

Register ICDIPTR23 Details

The ICDIPTR23 register is used to target the interrupts ID#92-ID#95 to none, CPU 0, CPU 1, or both CPUs.

Field Name	Bits	Type	Reset Value	Description
target_95 (GIC_SPI_CPUn)	25:24	rw	0x0	Targeted CPU(s) for interrupt ID#95 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_94 (GIC_SPI_CPUn)	17:16	rw	0x0	Targeted CPU(s) for interrupt ID#94 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_93 (GIC_SPI_CPUn)	9:8	rw	0x0	Targeted CPU(s) for interrupt ID#93 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted
target_92 (GIC_SPI_CPUn)	1:0	rw	0x0	Targeted CPU(s) for interrupt ID#92 00: no CPU targeted 01: CPU 0 targeted 10: CPU 1 targeted 11: CPU 0 and CPU 1 are both targeted

Register (mpcore) ICDICFR0

Name	ICDICFR0
Software Name	GIC_INT_CFG
Relative Address	0x00001C00
Absolute Address	0xF8F01C00
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Configuration Register 0

Register ICDICFR0 Details

The ICD ICFR 0 register controls the interrupt sensitivity of the 16 Software Generated Interrupts (SGI), IRQ ID #0 to ID #15. This read-only register has two bits per interrupt that always indicate each SGI interrupt is edge sensitive and must be handled by all of the targeted CPUs as indicated in the ICD IPTR [3:0] registers.

Field Name	Bits	Type	Reset Value	Description
config_15 (MASK)	31:30	ro	0x0	Configuration for interrupt ID#15 10: edge sensitive and must be handeled by the targeted CPU(s).
config_14 (MASK)	29:28	ro	0x0	Configuration for interrupt ID#14 10: edge sensitive and must be handeled by the targeted CPU(s).
config_13 (MASK)	27:26	ro	0x0	Configuration for interrupt ID#13 10: edge sensitive and must be handeled by the targeted CPU(s).
config_12 (MASK)	25:24	ro	0x0	Configuration for interrupt ID#12 10: edge sensitive and must be handeled by the targeted CPU(s).
config_11 (MASK)	23:22	ro	0x0	Configuration for interrupt ID#11 10: edge sensitive and must be handeled by the targeted CPU(s).
config_10 (MASK)	21:20	ro	0x0	Configuration for interrupt ID#10 10: edge sensitive and must be handeled by the targeted CPU(s).
config_9 (MASK)	19:18	ro	0x0	Configuration for interrupt ID#9 10: edge sensitive and must be handeled by the targeted CPU(s).
config_8 (MASK)	17:16	ro	0x0	Configuration for interrupt ID#8 10: edge sensitive and must be handeled by the targeted CPU(s).
config_7 (MASK)	15:14	ro	0x0	Configuration for interrupt ID#7 10: edge sensitive and must be handeled by the targeted CPU(s).
config_6 (MASK)	13:12	ro	0x0	Configuration for interrupt ID#6 10: edge sensitive and must be handeled by the targeted CPU(s).
config_5 (MASK)	11:10	ro	0x0	Configuration for interrupt ID#5 10: edge sensitive and must be handeled by the targeted CPU(s).
config_4 (MASK)	9:8	ro	0x0	Configuration for interrupt ID#4 10: edge sensitive and must be handeled by the targeted CPU(s).
config_3 (MASK)	7:6	ro	0x0	Configuration for interrupt ID#3 10: edge sensitive and must be handeled by the targeted CPU(s).
config_2 (MASK)	5:4	ro	0x0	Configuration for interrupt ID#2 10: edge sensitive and must be handeled by the targeted CPU(s).

Field Name	Bits	Type	Reset Value	Description
config_1 (MASK)	3:2	ro	0x0	Configuration for interrupt ID#1 10: edge sensitive and must be handeled by the targeted CPU(s).
config_0 (MASK)	1:0	ro	0x0	Configuration for interrupt ID#0 10: edge sensitive and must be handeled by the targeted CPU(s).

Register (mpcore) ICDICFR1

Name	ICDICFR1
Relative Address	0x00001C04
Absolute Address	0xF8F01C04
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Configuration Register 1

Register ICDICFR1 Details

The ICD ICFR 1 register controls the interrupt sensitivity of the CPU Private Peripheral Interrupts (PPI), IRQ ID #27 to ID #31. This read-only register has two bits per interrupt. This two bit field is either equal to 01 (low-level active) or equal to 11 (edge sensitive). The LSB is always 1 because only the local CPU handles its own PPI interrupts.

Note: There are two instances of this register at the same address. One register is accessible by CPU 0 and the other register is accessible by CPU 1.

Field Name	Bits	Type	Reset Value	Description
config_31 (GIC_INT_CFG)	31:30	rw	0x0	Configuration for interrupt ID#31 (nIRQ) 01: low-level active
config_30 (GIC_INT_CFG)	29:28	rw	0x0	Configuration for interrupt ID#30 (CPU watchdog timer) 11: edge sensitive
config_29 (GIC_INT_CFG)	27:26	rw	0x0	Configuration for interrupt ID#29 (CPU private timer) 11: edge sensitive
config_28 (GIC_INT_CFG)	25:24	rw	0x0	Configuration for interrupt ID#28 (nFIQ) 01: low-level active
config_27 (GIC_INT_CFG)	23:22	rw	0x0	Configuration for interrupt ID#27 (global timer) 11: edge sensitive
reserved	21:0	rw	0x0	Reserved

Register (mpcore) ICDICFR2

Name	ICDICFR2
Relative Address	0x00001C08
Absolute Address	0xF8F01C08
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Configuration Register 2

Register ICDICFR2 Details

The ICDICFR 2 register control the interrupt sensitivity of the Shared Peripheral Interrupts (SPI), IRQ ID #32 to ID #47 (IRQ 36 is reserved). This register has two bits per interrupt. This two bit field is either equal to 01 (high-level active) or equal to 11 (rising-edge sensitive). The LSB is always 1 because only one CPU will handle a SPI interrupt, regardless of the number of CPUs targeted.

Refer to UG585 TRM Section 7.2.3 Shared Peripheral Interrupts (SPI) for the required sensitivity type for the SPI interrupts. The SPI interrupts must match the expected sensitivity. Interrupts from the PL may be high-level or rising edge sensitive; this must be coordinated with the PL hardware and software.

Field Name	Bits	Type	Reset Value	Description
config_47 (GIC_INT_CFG)	31:30	rw	0x0	Configuration for interrupt ID#47 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_46 (GIC_INT_CFG)	29:28	rw	0x0	Configuration for interrupt ID#46 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_45 (GIC_INT_CFG)	27:26	rw	0x0	Configuration for interrupt ID#45 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_44 (GIC_INT_CFG)	25:24	rw	0x0	Configuration for interrupt ID#44 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_43 (GIC_INT_CFG)	23:22	rw	0x0	Configuration for interrupt ID#43 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Field Name	Bits	Type	Reset Value	Description
config_42 (GIC_INT_CFG)	21:20	rw	0x0	Configuration for interrupt ID#42 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_41 (GIC_INT_CFG)	19:18	rw	0x0	Configuration for interrupt ID#41 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_40 (GIC_INT_CFG)	17:16	rw	0x0	Configuration for interrupt ID#40 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_39 (GIC_INT_CFG)	15:14	rw	0x0	Configuration for interrupt ID#39 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_38 (GIC_INT_CFG)	13:12	rw	0x0	Configuration for interrupt ID#38 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_37 (GIC_INT_CFG)	11:10	rw	0x0	Configuration for interrupt ID#37 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_36 (GIC_INT_CFG)	9:8	rw	0x0	Configuration for interrupt ID#36 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_35 (GIC_INT_CFG)	7:6	rw	0x0	Configuration for interrupt ID#35 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_34 (GIC_INT_CFG)	5:4	rw	0x0	Configuration for interrupt ID#34 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Field Name	Bits	Type	Reset Value	Description
config_33 (GIC_INT_CFG)	3:2	rw	0x0	Configuration for interrupt ID#33 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_32 (GIC_INT_CFG)	1:0	rw	0x0	Configuration for interrupt ID#32 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Register (mpcore) ICDICFR3

Name	ICDICFR3
Relative Address	0x00001C0C
Absolute Address	0xF8F01C0C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Configuration Register 3

Register ICDICFR3 Details

The ICDICFR 3 register control the interrupt sensitivity of the Shared Peripheral Interrupts (SPI), IRQ ID #48 to ID #63. This register has two bits per interrupt. This two bit field is either equal to 01 (high-level active) or equal to 11 (rising-edge sensitive). The LSB is always 1 because only one CPU will handle a SPI interrupt, regardless of the number of CPUs targeted.

Refer to UG585 TRM Section 7.2.3 Shared Peripheral Interrupts (SPI) for the required sensitivity type for the SPI interrupts. The SPI interrupts must match the expected sensitivity. Interrupts from the PL may be high-level or rising edge sensitive; this must be coordinated with the PL hardware and software.

Field Name	Bits	Type	Reset Value	Description
config_63 (GIC_INT_CFG)	31:30	rw	0x0	Configuration for interrupt ID#63 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_62 (GIC_INT_CFG)	29:28	rw	0x0	Configuration for interrupt ID#62 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_61 (GIC_INT_CFG)	27:26	rw	0x0	Configuration for interrupt ID#61 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Field Name	Bits	Type	Reset Value	Description
config_60 (GIC_INT_CFG)	25:24	rw	0x0	Configuration for interrupt ID#60 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_59 (GIC_INT_CFG)	23:22	rw	0x0	Configuration for interrupt ID#59 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_58 (GIC_INT_CFG)	21:20	rw	0x0	Configuration for interrupt ID#58 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_57 (GIC_INT_CFG)	19:18	rw	0x0	Configuration for interrupt ID#57 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_56 (GIC_INT_CFG)	17:16	rw	0x0	Configuration for interrupt ID#56 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_55 (GIC_INT_CFG)	15:14	rw	0x0	Configuration for interrupt ID#55 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_54 (GIC_INT_CFG)	13:12	rw	0x0	Configuration for interrupt ID#54 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_53 (GIC_INT_CFG)	11:10	rw	0x0	Configuration for interrupt ID#53 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_52 (GIC_INT_CFG)	9:8	rw	0x0	Configuration for interrupt ID#52 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_51 (GIC_INT_CFG)	7:6	rw	0x0	Configuration for interrupt ID#51 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Field Name	Bits	Type	Reset Value	Description
config_50 (GIC_INT_CFG)	5:4	rw	0x0	Configuration for interrupt ID#50 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_49 (GIC_INT_CFG)	3:2	rw	0x0	Configuration for interrupt ID#49 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_48 (GIC_INT_CFG)	1:0	rw	0x0	Configuration for interrupt ID#48 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Register (mpcore) ICDICFR4

Name	ICDICFR4
Relative Address	0x00001C10
Absolute Address	0xF8F01C10
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Configuration Register 4

Register ICDICFR4 Details

The ICDICFR 4 register control the interrupt sensitivity of the Shared Peripheral Interrupts (SPI), IRQ ID #64 to ID #79. This register has two bits per interrupt. This two bit field is either equal to 01 (high-level active) or equal to 11 (rising-edge sensitive). The LSB is always 1 because only one CPU will handle a SPI interrupt, regardless of the number of CPUs targeted.

Refer to UG585 TRM Section 7.2.3 Shared Peripheral Interrupts (SPI) for the required sensitivity type for the SPI interrupts. The SPI interrupts must match the expected sensitivity. Interrupts from the PL may be high-level or rising edge sensitive; this must be coordinated with the PL hardware and software.

Field Name	Bits	Type	Reset Value	Description
config_79 (GIC_INT_CFG)	31:30	rw	0x0	Configuration for interrupt ID#79 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_78 (GIC_INT_CFG)	29:28	rw	0x0	Configuration for interrupt ID#78 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Field Name	Bits	Type	Reset Value	Description
config_77 (GIC_INT_CFG)	27:26	rw	0x0	Configuration for interrupt ID#77 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_76 (GIC_INT_CFG)	25:24	rw	0x0	Configuration for interrupt ID#76 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_75 (GIC_INT_CFG)	23:22	rw	0x0	Configuration for interrupt ID#75 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_74 (GIC_INT_CFG)	21:20	rw	0x0	Configuration for interrupt ID#74 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_73 (GIC_INT_CFG)	19:18	rw	0x0	Configuration for interrupt ID#73 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_72 (GIC_INT_CFG)	17:16	rw	0x0	Configuration for interrupt ID#72 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_71 (GIC_INT_CFG)	15:14	rw	0x0	Configuration for interrupt ID#71 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_70 (GIC_INT_CFG)	13:12	rw	0x0	Configuration for interrupt ID#70 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_69 (GIC_INT_CFG)	11:10	rw	0x0	Configuration for interrupt ID#69 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_68 (GIC_INT_CFG)	9:8	rw	0x0	Configuration for interrupt ID#68 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Field Name	Bits	Type	Reset Value	Description
config_67 (GIC_INT_CFG)	7:6	rw	0x0	Configuration for interrupt ID#67 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_66 (GIC_INT_CFG)	5:4	rw	0x0	Configuration for interrupt ID#66 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_65 (GIC_INT_CFG)	3:2	rw	0x0	Configuration for interrupt ID#65 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_64 (GIC_INT_CFG)	1:0	rw	0x0	Configuration for interrupt ID#64 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Register (mpcore) ICDICFR5

Name	ICDICFR5
Relative Address	0x00001C14
Absolute Address	0xF8F01C14
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Interrupt Configuration Register 5

Register ICDICFR5 Details

The ICDICFR 5 register control the interrupt sensitivity of the Shared Peripheral Interrupts (SPI), IRQ ID #80 to ID #95 (reserved: 93, 94, 95). This register has two bits per interrupt. This two bit field is either equal to 01 (high-level active) or equal to 11 (rising-edge sensitive). The LSB is always 1 because only one CPU will handle a SPI interrupt, regardless of the number of CPUs targeted.

Refer to UG585 TRM Section 7.2.3 Shared Peripheral Interrupts (SPI) for the required sensitivity type for the SPI interrupts. The SPI interrupts must match the expected sensitivity. Interrupts from the PL may be high-level or rising edge sensitive; this must be coordinated with the PL hardware and software.

Field Name	Bits	Type	Reset Value	Description
config_95 (GIC_INT_CFG)	31:30	rw	0x0	Configuration for interrupt ID#95 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_94 (GIC_INT_CFG)	29:28	rw	0x0	Configuration for interrupt ID#94 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_93 (GIC_INT_CFG)	27:26	rw	0x0	Configuration for interrupt ID#93 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_92 (GIC_INT_CFG)	25:24	rw	0x0	Configuration for interrupt ID#92 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_91 (GIC_INT_CFG)	23:22	rw	0x0	Configuration for interrupt ID#91 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_90 (GIC_INT_CFG)	21:20	rw	0x0	Configuration for interrupt ID#90 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_89 (GIC_INT_CFG)	19:18	rw	0x0	Configuration for interrupt ID#89 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_88 (GIC_INT_CFG)	17:16	rw	0x0	Configuration for interrupt ID#88 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_87 (GIC_INT_CFG)	15:14	rw	0x0	Configuration for interrupt ID#87 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_86 (GIC_INT_CFG)	13:12	rw	0x0	Configuration for interrupt ID#86 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Field Name	Bits	Type	Reset Value	Description
config_85 (GIC_INT_CFG)	11:10	rw	0x0	Configuration for interrupt ID#85 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_84 (GIC_INT_CFG)	9:8	rw	0x0	Configuration for interrupt ID#84 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_83 (GIC_INT_CFG)	7:6	rw	0x0	Configuration for interrupt ID#83 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_82 (GIC_INT_CFG)	5:4	rw	0x0	Configuration for interrupt ID#82 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_81 (GIC_INT_CFG)	3:2	rw	0x0	Configuration for interrupt ID#81 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.
config_80 (GIC_INT_CFG)	1:0	rw	0x0	Configuration for interrupt ID#80 01: high-level active 11: rising-edge The lower bit is read-only and is always 1.

Register (mpcore) ppi_status

Name	ppi_status
Software Name	GIC_PPI_STAT
Relative Address	0x00001D00
Absolute Address	0xF8F01D00
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	PPI Status Register

Register ppi_status Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved. Writes are ignored, read data is always zero
ppi_status	15:11	ro	0x0	Returns the status of the PPI(4:0) inputs on the distributor: * PPI[4] is nIRQ * PPI[3] is the private watchdog * PPI[2] is the private timer * PPI[1] is nFIQ * PPI[0] is the global timer. PPI[1] and PPI[4] are active LOW PPI[0], PPI[2] and PPI[3] are active HIGH. Note These bits return the actual status of the PPI(4:0) signals. The ICDISPRn and ICDICPRn registers can also provide the PPI(4:0) status but because you can write to these registers then they might not contain the actual status of the PPI(4:0) signals.
SBZ	10:0	ro	0x0	SBZ

Register (mpcore) spi_status_0

Name	spi_status_0
Software Name	GIC_SPI_STAT
Relative Address	0x00001D04
Absolute Address	0xF8F01D04
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	SPI Status Register 0

Register spi_status_0 Details

Field Name	Bits	Type	Reset Value	Description
spi_status (GIC_SPI_N)	31:0	ro	0x0	Returns the status of the IRQ ID32 to ID63 inputs on the distributor. These bits return the actual status of the IRQ signals. Note: The ICDISPR1 and ICDICPR1 registers can also provide the IRQ status but because you can write to these registers then they might not contain the actual status of the IRQ signals.

Register (mpcore) spi_status_1

Name	spi_status_1
Relative Address	0x00001D08
Absolute Address	0xF8F01D08
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	SPI Status Register 1

Register spi_status_1 Details

Field Name	Bits	Type	Reset Value	Description
spi_status (GIC_SPI_N)	31:0	ro	0x0	Returns the status of the IRQ ID64 to ID95 inputs on the distributor. These bits return the actual status of the IRQ signals. Note: The ICDISPR2 and ICDICPR2 registers can also provide the IRQ status but because you can write to these registers then they might not contain the actual status of the IRQ signals.

Register (mpcore) ICDSGIR

Name	ICDSGIR
Software Name	GIC_SFI_TRIG
Relative Address	0x00001F00
Absolute Address	0xF8F01F00
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Software Generated Interrupt Register

Register ICDSGIR Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	reserved
TargetListFilter (TRGFILT)	25:24	rw	0x0	0b00: send the interrupt to the CPU interfaces specified in the CPUTargetList field 0b01: send the interrupt to all CPU interfaces except the CPU interface that requested the interrupt 0b10: send the interrupt on only to the CPU interface that requested the interrupt 0b11: reserved
CPUTargetList (CPU)	23:16	rw	0x0	When TargetListFilter is 0b00, defines the CPU interfaces the Distributor must send the interrupt to. Each bit refers to the corresponding CPU interface.
SATT	15	rw	0x0	Determines the condition for sending the SGI specified in the SGIINTID field to a specified CPU interfaces: 0: only if the SGI is configured as Secure on that interface. 1: only if the SGI is configured as Non-secure on that interface.
SBZ	14:4	rw	0x0	SBZ
SGIINTID (INTID)	3:0	rw	0x0	The Interrupt ID of the SGI to send to the specified CPU interfaces.

Register (mpcore) ICPIDR4

Name	ICPIDR4
Software Name	GIC_PERPHID
Relative Address	0x00001FD0
Absolute Address	0xF8F01FD0
Width	32 bits
Access Type	rw
Reset Value	0x00000004
Description	Peripheral ID4

Register ICPIDR4 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	reserved
ContinuationCode	3:0	rw	0x4	Arm-defined ContinuationCode field

Register (mpcore) ICPIDR5

Name	ICPIDR5
Relative Address	0x00001FD4
Absolute Address	0xF8F01FD4
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Peripheral ID5

Register ICPIDR5 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:0	rw	0x0	Reserved

Register (mpcore) ICPIDR6

Name	ICPIDR6
Relative Address	0x00001FD8
Absolute Address	0xF8F01FD8
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Peripheral ID6

Register ICPIDR6 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:0	rw	0x0	Reserved

Register (mpcore) ICPIDR7

Name	ICPIDR7
Relative Address	0x00001FDC
Absolute Address	0xF8F01FDC
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Peripheral ID7

Register ICPIDR7 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:0	rw	0x0	Reserved

Register (mpcore) ICPIDR0

Name	ICPIDR0
Relative Address	0x00001FE0
Absolute Address	0xF8F01FE0
Width	32 bits
Access Type	rw
Reset Value	0x00000090
Description	Peripheral ID0

Register ICPIDR0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	reserved
DevID_low	7:0	rw	0x90	Arm-defined DevID[7:0] field

Register (mpcore) ICPIDR1

Name	ICPIDR1
Relative Address	0x00001FE4
Absolute Address	0xF8F01FE4
Width	32 bits
Access Type	rw
Reset Value	0x000000B3
Description	Peripheral ID1

Register ICPIDR1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	reserved
ARchID_low	7:4	rw	0xB	Arm-defined ArchID[3:0] field
DevID_high	3:0	rw	0x3	Arm-defined DevID[11:8] field

Register (mpcore) ICPIDR2

Name	ICPIDR2
Relative Address	0x00001FE8
Absolute Address	0xF8F01FE8
Width	32 bits
Access Type	rw
Reset Value	0x0000001B
Description	Peripheral ID2

Register ICPIDR2 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	reserved
ArchRev	7:4	rw	0x1	Arm-defined ArchRev field
UsesJEPcode	3	rw	0x1	Arm-defined ContinuationCode field
ArchID_high	2:0	rw	0x3	Arm-defined ArchID[6:4] field

Register (mpcore) ICPIDR3

Name	ICPIDR3
Relative Address	0x00001FEC
Absolute Address	0xF8F01FEC
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Peripheral ID3

Register ICPIDR3 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	reserved
Revision	7:4	rw	0x0	Arm-defined Revision field
reserved	3:0	rw	0x0	reserved

Register (mpcore) ICCIDR0

Name	ICCIDR0
Software Name	GIC_PCELLID

Relative Address	0x00001FF0
Absolute Address	0xF8F01FF0
Width	32 bits
Access Type	rw
Reset Value	0x0000000D
Description	Component ID0

Register ICCIDR0 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0xD	Arm-defined fixed values for the preamble for component discovery

Register (mpcore) ICCIDR1

Name	ICCIDR1
Relative Address	0x00001FF4
Absolute Address	0xF8F01FF4
Width	32 bits
Access Type	rw
Reset Value	0x000000F0
Description	Component ID1

Register ICCIDR1 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0xF0	Arm-defined fixed values for the preamble for component discovery

Register (mpcore) ICCIDR2

Name	ICCIDR2
Relative Address	0x00001FF8
Absolute Address	0xF8F01FF8
Width	32 bits
Access Type	rw
Reset Value	0x00000005
Description	Component ID2

Register ICCIDR2 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x5	Arm-defined fixed values for the preamble for component discovery

Register (mpcore) ICCIDR3

Name	ICCIDR3
Relative Address	0x00001FFC
Absolute Address	0xF8F01FFC
Width	32 bits
Access Type	rw
Reset Value	0x000000B1
Description	Component ID3

Register ICCIDR3 Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0xB1	Arm-defined fixed values for the preamble for component discovery

B.25 On-Chip Memory (ocm)

Module Name	On-Chip Memory (ocm)
Base Address	0xF800C000 ocm
Description	On-Chip Memory Registers
Vendor Info	Xilinx

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
OCM_PARITY_CTRL	0x00000000	32	mixed	0x00000000	Control fields for RAM parity operation
OCM_PARITY_ERRADDRESS	0x00000004	32	mixed	0x00000000	Stores the first parity error access address. This register is sticky and will retain its value unless explicitly cleared (written with 1's) with an APB write access. The physical RAM address is logged.

Register Name	Address	Width	Type	Reset Value	Description
OCM_IRQ_STS	0x00000008	32	mixed	0x00000000	Status of OCM Interrupt
OCM_CONTROL	0x0000000C	32	mixed	0x00000000	Control fields for OCM

Register (ocm) OCM_PARITY_CTRL

Name	OCM_PARITY_CTRL
Relative Address	0x00000000
Absolute Address	0xF800C000
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Control fields for RAM parity operation

Register OCM_PARITY_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:21	ro	0x0	Returns 0 when read
OddParityEn	20:5	rw	0x0	Enable RAM Odd Parity Generation. The default computed parity is even but this can be changed to odd parity via this APB register field. Note that, on reads, parity is always computed as even parity. The odd parity generation option is useful for verification purposes, enabling parity errors to be injected. One control bit per data byte (OddParity[0] controls Data[7:0] e.t.c) 0: Even Parity generated 1: Odd Parity generated
LockFailErrIrqEn	4	rw	0x0	Enable interrupt when an AXI LOCK ("locked access") command is detected.
MultipleParityErrIrqEn	3	rw	0x0	Same as SingleParityErrIrqEn, but enables IRQ on multiple parity errors detected. 0: IRQ is not generated when parity error detected and ParityCheckDis=0 1: IRQ is generated when parity error detected and ParityCheckDis=0.

Field Name	Bits	Type	Reset Value	Description
SingleParityErrIrqEn	2	rw	0x0	Enable interrupt when a single parity error is detected. Note that even if this field is 0, the OCM_IRQ_STS register will still log the error if ParityCheckDis=0. This allows software the option of polling if an error occurred. 0: IRQ is not generated when parity error detected and ParityCheckDis=0 1: IRQ is generated when parity error detected and ParityCheckDis=0.
RdRespParityErrEn	1	rw	0x0	Enable AXI read 'SLVERR' response for parity error detection. 0: Error will not be sent on AXI read channel when parity error detected 1: Error will be sent on AXI read channel when parity error detected and ParityCheckDis=0
ParityCheckDis	0	rw	0x0	Disable RAM Parity Checking. No checking or logging of status will occur when 1. 0: RAM Parity checking is enabled 1: RAM Parity checking is disabled

Register (ocm) OCM_PARITY_ERRADDRESS

Name	OCM_PARITY_ERRADDRESS
Relative Address	0x00000004
Absolute Address	0xF800C004
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Stores the first parity error access address. This register is sticky and will retain its value unless explicitly cleared (written with 1's) with an APB write access. The physical RAM address is logged.

Register OCM_PARITY_ERRADDRESS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	ro	0x0	Return 0 when read
ParityErrAddress	13:0	wtc	0x0	When a parity Error occurs, the access address associated with the error is logged here. The first error address will be held if multiple parity errors occur. Need an explicit write of all '1's' to reset/clear this field.

Register (ocm) OCM_IRQ_STS

Name	OCM_IRQ_STS
Relative Address	0x00000008
Absolute Address	0xF800C008
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Status of OCM Interrupt

Register OCM_IRQ_STS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:3	ro	0x0	Return 0 when read
LockFailErr	2	wtc	0x0	When set (1), indicates that an AXI LOCK has been attempted (not supported by OCM). This is a sticky bit. Once set it can only be cleared by explicitly writing a 1 to this field. This field drives the interrupt pin. (Associated irq enable bit must be set)
MultipleParityErr	1	wtc	0x0	Status of OCM multiple parity error. This is a sticky bit. Once set it can only be cleared by explicitly writing a 1 to this field. This field drives the interrupt pin. (Associated irq enable bit must be set) 0: Multiple OCM parity Errors have not occurred 1: Multiple OCM parity Errors have occurred
SingleParityErr	0	wtc	0x0	Status of OCM single parity error. This is a sticky bit. Once set it can only be cleared by explicitly writing a 1 to this field. This field drives the interrupt pin (Associated irq enable bit must be set) 0: Single OCM parity Error has not occurred 1: Single OCM parity Error has occurred

Register (ocm) OCM_CONTROL

Name	OCM_CONTROL
Relative Address	0x0000000C
Absolute Address	0xF800C00C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Control fields for OCM

Register OCM_CONTROL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:3	ro	0x0	Return 0 when read
ArbShareTopSwScuWrDIs	2	rw	0x0	Controls the arbitration to memory between the topswitch port and the scuwr port. 0: The topsw and the scuWr porst share the memory bandwith - 50% each. 1: The scuWr takes higher priority over the topswitch port (unless the ScuWrPriorityLo bit is set)
reserved	1	rw	0x0	Reserved. Do not modify.
ScuWrPriorityLo	0	rw	0x0	When set (1), changes the priority of the SCU write port to LOW from Medium

B.26 Quad-SPI Flash Controller (qspi)

Module Name	Quad-SPI Flash Controller (qspi)
Software Name	XQSPIPS
Base Address	0xE000D000 qspi
Description	LQSPI module Registers
Vendor Info	Xilinx lqspi

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
Config_reg	0x00000000	32	mixed	0x80020000	QSPI configuration register
Intr_status_REG	0x00000004	32	mixed	0x00000004	QSPI interrupt status register
Intrpt_en_REG	0x00000008	32	mixed	0x00000000	Interrupt Enable register.
Intrpt_dis_REG	0x0000000C	32	mixed	0x00000000	Interrupt disable register.
Intrpt_mask_REG	0x00000010	32	ro	0x00000000	Interrupt mask register
En_REG	0x00000014	32	mixed	0x00000000	SPI_Enable Register
Delay_REG	0x00000018	32	rw	0x00000000	Delay Register
TXD0	0x0000001C	32	wo	0x00000000	Transmit Data Register. Keyhole addresses for the Transmit data FIFO. See also TXD1-3.
Rx_data_REG	0x00000020	32	ro	0x00000000	Receive Data Register
Slave_Idle_count_REG	0x00000024	32	mixed	0x000000FF	Slave Idle Count Register
TX_thres_REG	0x00000028	32	rw	0x00000001	TX_FIFO Threshold Register

Register Name	Address	Width	Type	Reset Value	Description
RX_thres_REG	0x0000002C	32	rw	0x00000001	RX FIFO Threshold Register
GPIO	0x00000030	32	rw	0x00000001	General Purpose Inputs and Outputs Register for the Quad-SPI Controller core
LPBK_DLY_ADJ	0x00000038	32	rw	0x00000033	Loopback Master Clock Delay Adjustment Register
TXD1	0x00000080	32	wo	0x00000000	Transmit Data Register. Keyhole addresses for the Transmit data FIFO.
TXD2	0x00000084	32	wo	0x00000000	Transmit Data Register. Keyhole addresses for the Transmit data FIFO.
TXD3	0x00000088	32	wo	0x00000000	Transmit Data Register. Keyhole addresses for the Transmit data FIFO.
LQSPI_CFG	0x000000A0	32	rw	x	Configuration Register specifically for the Linear Quad-SPI Controller
LQSPI_STS	0x000000A4	9	rw	0x00000000	Status Register specifically for the Linear Quad-SPI Controller
MOD_ID	0x000000FC	32	rw	0x01090101	Module Identification register

Register (qspi) Config_reg

Name	Config_reg
Software Name	CR
Relative Address	0x00000000
Absolute Address	0xE000D000
Width	32 bits
Access Type	mixed
Reset Value	0x80020000
Description	QSPI configuration register

Register Config_reg Details

Field Name	Bits	Type	Reset Value	Description
leg_flsh (IFMODE)	31	rw	0x1	Flash memory interface mode control: 0: legacy SPI mode 1: Flash memory interface mode This control is required to enable or disable automatic recognition of instruction bytes in the first byte of a transfer. If this mode is disabled, the core will operate in standard SPI mode, with no dual- or quad-bit input or output capability; the extended bits will be configured as inputs to prevent any driver contention on these pins. If enabled, flash memory interface instructions are automatically recognized and the I/O configured accordingly.
reserved	30:27	ro	0x0	Reserved, read as zero, ignored on write.
endian (ENDIAN)	26	rw	0x0	0 for little endian format when writing to the transmit data register 0x1C or reading from the receive data register 0x20. 1 for big endian format when writing to the transmit data register 0x1C or reading from the receive data register 0x20.
reserved	25:20	ro	0x0	Reserved, read as zero, ignored on write.
Holdb_dr	19	rw	0x0	If set, Holdb and WPn pins are actively driven by the qspi controller in 1-bit and 2-bit modes . If not set, then external pull up is required on HOLDb and WPn pins . Note that this bit doesn't affect the quad(4-bit) mode as Controller always drives these pins in quad mode. It is highly recommended to set this bit always(irrespective of mode of operation) while using QSPI
reserved	18	rw	0x0	Reserved
reserved	17	rw	0x1	Reserved
Man_start_com (MANSTRT)	16	wo	0x0	Manual Start Command 1: start transmission of data 0: don't care
Man_start_en (MANSTRTEN)	15	rw	0x0	Manual Start Enable 1: enables manual start 0: auto mode
Manual_CS (SSFORCE)	14	rw	0x0	Manual CS 1: manual CS mode 0: auto mode
reserved	13:11	rw	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
PCS	10	rw	0x0	Peripheral chip select line, directly drive n_ss_out if Manual_C is set
reserved	9	rw	0x0	Reserved
REF_CLK	8	rw	0x0	Reserved. Must be 0
FIFO_WIDTH	7:6	rw	0x0	FIFO width Must be set to 2'b11 (32bits). All other settings are not supported.
BAUD_RATE_DIV	5:3	rw	0x0	Master mode baud rate divisor 000: divide by 2. This is the only baud rate setting that can be used if the loopback clock is enabled (USE_LPBK). This setting also works in non-loopback mode. 001: divide by 4 010: divide by 8 011: divide by 16 100: divide by 32 101: divide by 64 110: divide by 128 111: divide by 256
CLK_PH (CPHA)	2	rw	0x0	Clock phase 1: the QSPI clock is inactive outside the word 0: the QSPI clock is active outside the word Note : For {CLK_PH, CLK_POL}, only 2'b11 and 2'b00 are supported.
CLK_POL (CPOL)	1	rw	0x0	Clock polarity outside QSPI word 1: The QSPI clock is quiescent high 0: The QSPI clock is quiescent low Note : For {CLK_PH, CLK_POL}, only 2'b11 and 2'b00 are supported.
MODE_SEL (MSTREN)	0	rw	0x0	Mode select 1: The QSPI is in master mode 0: RESERVED In QSPI boot mode, ROM code will set this bit. In other boot modes, this bit must be set before using QSPI.

Register (qspi) Intr_status_REG

Name	Intr_status_REG
Software Name	SR
Relative Address	0x00000004
Absolute Address	0xE000D004

Width	32 bits
Access Type	mixed
Reset Value	0x00000004
Description	QSPI interrupt status register

Register Intr_status_REG Details

This register is set when the described event occurs. Interrupt mask value does not affect interrupt status register. Mask value is only used to mask interrupt output.

Bit 0 and 6 are write to clear. All other bits are read only.

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	wtc	0x0	TX FIFO underflow, write one to this bit location to clear. 1: underflow is detected 0: no underflow has been detected Write 1 to this bit location to clear
RX_FIFO_full (IXR_RXFULL)	5	ro	0x0	RX FIFO full (current FIFO status) 1: FIFO is full 0: FIFO is not full
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	ro	0x0	RX FIFO not empty (current FIFO status) 1: FIFO has more than or equal to THRESHOLD entries 0: FIFO has less than RX THRESHOLD entries
TX_FIFO_full (IXR_TXFULL)	3	ro	0x0	TX FIFO full (current FIFO status) 1: FIFO is full 0: FIFO is not full
TX_FIFO_not_full (IXR_TXOW)	2	ro	0x1	TX FIFO not full (current FIFO status) 1: FIFO has less than THRESHOLD entries 0: FIFO has more than or equal toTHRESHOLD entries
reserved	1	ro	0x0	Reserved, read as zero, ignored on write.
RX_OVERFLOW (IXR_RXOVR)	0	wtc	0x0	Receive Overflow interrupt, write one to this bit location to clear. 1: overflow occurred 0: no overflow occurred Write 1 to this bit location to clear

Register (qspi) Intrpt_en_REG

Name	Intrpt_en_REG

Software Name	IER
Relative Address	0x00000008
Absolute Address	0xE000D008
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Enable register.

Register Intrpt_en_REG Details

Writing a 1 to this register sets the corresponding bits of the interrupt mask register.

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	wo	0x0	TX FIFO underflow enable 1: enable the interrupt 0: no effect
RX_FIFO_full (IXR_RXFULL)	5	wo	0x0	RX FIFO full enable 1: enable the interrupt 0: no effect
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	wo	0x0	RX FIFO not empty enable 1: enable the interrupt 0: no effect
TX_FIFO_full (IXR_TXFULL)	3	wo	0x0	TX FIFO full enable 1: enable the interrupt 0: no effect
TX_FIFO_not_full (IXR_TXOW)	2	wo	0x0	TX FIFO not full enable 1: enable the interrupt 0: no effect
reserved	1	wo	0x0	Reserved, read as zero, ignored on write.
RX_OVERFLOW (IXR_RXOVR)	0	wo	0x0	Receive Overflow interrupt enable 1: enable the interrupt 0: no effect

Register (qspi) Intrpt_dis_REG

Name	Intrpt_dis_REG
Software Name	IDR
Relative Address	0x0000000C
Absolute Address	0xE000D00C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt disable register.

Register Intrpt_dis_REG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	wo	0x0	TX FIFO underflow enable 1: disables the interrupt 0: no effect
RX_FIFO_full (IXR_RXFULL)	5	wo	0x0	RX FIFO full enable 1: disables the interrupt 0: no effect
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	wo	0x0	RX FIFO not empty enable 1: disables the interrupt 0: no effect
TX_FIFO_full (IXR_TXFULL)	3	wo	0x0	TX FIFO full enable 1: disables the interrupt 0: no effect
TX_FIFO_not_full (IXR_TXOW)	2	wo	0x0	TX FIFO not full enable 1: disables the interrupt 0: no effect
reserved	1	wo	0x0	Reserved
RX_OVERFLOW (IXR_RXOVR)	0	wo	0x0	Receive Overflow interrupt enable 1: disables the interrupt 0: no effect

Register (qspi) Intrpt_mask_REG

Name	Intrpt_mask_REG
Software Name	IMR
Relative Address	0x00000010
Absolute Address	0xE000D010
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt mask register

Register Intrpt_mask_REG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	ro	0x0	TX FIFO underflow enable 0: interrupt is disabled 1: interrupt is enabled
RX_FIFO_full (IXR_RXFULL)	5	ro	0x0	RX FIFO full enable 0: interrupt is disabled 1: interrupt is enabled
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	ro	0x0	RX FIFO not empty enable 0: interrupt is disabled 1: interrupt is enabled
TX_FIFO_full (IXR_TXFULL)	3	ro	0x0	TX FIFO full enable 0: interrupt is disabled 1: interrupt is enabled
TX_FIFO_not_full (IXR_TXOW)	2	ro	0x0	TX FIFO not full enable 0: interrupt is disabled 1: interrupt is enabled
reserved	1	ro	0x0	Reserved
RX_OVERFLOW (IXR_RXOVR)	0	ro	0x0	Receive Overflow interrupt enable 0: interrupt is disabled 1: interrupt is enabled

Register (qspi) En_REG

Name	En_REG
Software Name	ER
Relative Address	0x00000014
Absolute Address	0xE000D014
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	SPI_Enable Register

Register En_REG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	ro	0x0	Reserved, read as zero, ignored on write.
SPI_EN (ENABLE)	0	rw	0x0	SPI_Enable 1: enable the SPI 0: disable the SPI

Register (qspi) Delay_REG

Name	Delay_REG
Software Name	DR
Relative Address	0x00000018
Absolute Address	0xE000D018
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Delay Register

Register Delay_REG Details

This register is only used in master mode to introduce relative delays into the generation of the master output signals. All timings are defined in cycles of the SPI REFERENCE CLOCK/ext_clk, defined in this table as SPI master ref clock.

Field Name	Bits	Type	Reset Value	Description
d_nss	31:24	rw	0x0	Delay in SPI REFERENCE CLOCK or ext_clk cycles for the length that the master mode chip select outputs are de-asserted between words when cpha=0.
d_btwn (BTWN)	23:16	rw	0x0	Delay in SPI REFERENCE CLOCK or ext_clk cycles between one chip select being de-activated and the activation of another

Field Name	Bits	Type	Reset Value	Description
d_after (AFTER)	15:8	rw	0x0	Delay in SPI REFERENCE CLOCK or ext_clk cycles between last bit of current word and the first bit of the next word.
d_int (INIT)	7:0	rw	0x0	Added delay in SPI REFERENCE CLOCK or ext_clk cycles between setting n_ss_out low and first bit transfer.

Register (qspi) TXD0

Name	TXD0
Software Name	TXD_00
Relative Address	0x0000001C
Absolute Address	0xE000D01C
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Transmit Data Register. Keyhole addresses for the Transmit data FIFO. See also TXD1-3.

Register TXD0 Details

Field Name	Bits	Type	Reset Value	Description
TXD	31:0	wo	0x0	Data to TX FIFO, for 4-byte instruction for normal read/write data transfer.

Register (qspi) Rx_data_REG

Name	Rx_data_REG
Software Name	RXD
Relative Address	0x00000020
Absolute Address	0xE000D020
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Receive Data Register

Register Rx_data_REG Details

Field Name	Bits	Type	Reset Value	Description
RX_FIFO_data	31:0	ro	0x0	Data from TX FIFO

Register (qspi) Slave_Idle_count_REG

Name	Slave_Idle_count_REG
Software Name	SICR
Relative Address	0x00000024
Absolute Address	0xE000D024
Width	32 bits
Access Type	mixed
Reset Value	0x000000FF
Description	Slave Idle Count Register

Register Slave_Idle_count_REG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as zero, ignored on write.
Slave_Idle_coun (MASK)	7:0	rw	0xFF	SPI in slave mode detects a start only when the external SPI master serial clock (sclk_in) is stable (quiescent state) for SPI REFERENCE CLOCK cycles specified by slave idle count register or when the SPI is deselected.

Register (qspi) TX_thres_REG

Name	TX_thres_REG
Software Name	TXWR
Relative Address	0x00000028
Absolute Address	0xE000D028
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	TX_FIFO Threshold Register

Register TX_thres_REG Details

Field Name	Bits	Type	Reset Value	Description
Threshold_of_TX_FIFO	31:0	rw	0x1	Defines the level at which the TX FIFO not full interrupt is generated

Register (qspi) RX_thres_REG

Name	RX_thres_REG

Relative Address	0x0000002C
Absolute Address	0xE000D02C
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	RX FIFO Threshold Register

Register RX_thres_REG Details

Field Name	Bits	Type	Reset Value	Description
Threshold_of_RX_FIFO	31:0	rw	0x1	Defines the level at which the RX FIFO not empty interrupt is generated

Register (qspi) GPIO

Name	GPIO
Relative Address	0x00000030
Absolute Address	0xE000D030
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	General Purpose Inputs and Outputs Register for the Quad-SPI Controller core

Register GPIO Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved for future GPIO.
WP_N	0	rw	0x1	Write Protect. Write Protect output for flash devices supporting this function. Active low (may be inverted externally to the core if required for flash devices requiring active high write protect signal.)

Register (qspi) LPBK_DLY_ADJ

Name	LPBK_DLY_ADJ
Relative Address	0x00000038
Absolute Address	0xE000D038
Width	32 bits

Access Type	rw
Reset Value	0x00000033
Description	Loopback Master Clock Delay Adjustment Register

Register LPBK_DLY_ADJ Details

Register for adjusting the internal loopback clock delay for read data capturing.

This feature is only active if bit 5 is set AND if the baud rate divisor in reg 0x00 is programmed to 2 (i.e., 000).

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	rw	0x0	Reserved.
LPBK_SEL	8	rw	0x0	Set to 0, do not modify
LPBK_PH	7	rw	0x0	Set to 0, do not modify
reserved	6	rw	0x0	Set to 0, do not modify
USE_LPBK	5	rw	0x1	Use internal loopback master clock for read data capturing when baud rate divisor (reg 0x00) is 2
DLY1	4:3	rw	0x2	Must be set to 00 if Loopback clk used
DLY0	2:0	rw	0x3	Must be set to 00 if Loopback clk used

Register (qspi) TXD1

Name	TXD1
Software Name	TXD_01
Relative Address	0x00000080
Absolute Address	0xE000D080
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Transmit Data Register. Keyhole addresses for the Transmit data FIFO.

Register TXD1 Details

Field Name	Bits	Type	Reset Value	Description
TXD	31:0	wo	0x0	Data to TX FIFO, for 1-byte instruction, not for normal data transfer. In little endian mode (default), only bits 7:0 are valid, bits 31:8 are ignored. In big endian mode, only the 8 MS bits are valid.

Register (qspi) TXD2

Name	TXD2
Software Name	TXD_10
Relative Address	0x00000084
Absolute Address	0xE000D084
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Transmit Data Register. Keyhole addresses for the Transmit data FIFO.

Register TXD2 Details

Field Name	Bits	Type	Reset Value	Description
TXD	31:0	wo	0x0	Data to TX FIFO, for 2-byte instruction, not for normal data transfer. In little endian mode (default), only bits 15:0 are valid, bits 31:16 are ignored. In big endian mode, only the 16 MS bits are valid.

Register (qspi) TXD3

Name	TXD3
Software Name	TXD_11
Relative Address	0x00000088
Absolute Address	0xE000D088
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	Transmit Data Register. Keyhole addresses for the Transmit data FIFO.

Register TXD3 Details

Field Name	Bits	Type	Reset Value	Description
TXD	31:0	wo	0x0	Data to TX FIFO, for 3-byte instruction, not for normal data transfer. In little endian mode (default), only bits 23:0 are valid, bits 31:24 are ignored. In big endian mode, only the 24 MS bits are valid.

Register (qspi) LQSPI_CFG

Name	LQSPI_CFG
Software Name	LQSPI_CR
Relative Address	0x000000A0
Absolute Address	0xE000D0A0
Width	32 bits
Access Type	rw
Reset Value	x
Description	Configuration Register specifically for the Linear Quad-SPI Controller

Register LQSPI_CFG Details

Field Name	Bits	Type	Reset Value	Description
LQ_MODE (LINEAR)	31	rw	0x0	Linear quad SPI mode, if set, else quad SPI mode
TWO_MEM	30	rw	0x0	Both upper and lower memories are active, if set
SEP_BUS	29	rw	0x0	Separate memory bus, if set. Only has meaning if bit 30 is set
U_PAGE	28	rw	0x0	Upper memory page, if set. Only has meaning if bit 30 is set AND bit 29 is clear AND bit 31 is clear. In LQSPI mode, address bit 25 will indicate lower (0) or upper (1) page. In IO mode, this bit is used to select the lower or upper memory for configuration or read/write operations.
reserved	27	rw	0x0	Reserved
reserved	26	rw	0x1	This field should be set to 1'b0.

MODE_EN	25	rw	0x1	Enable MODE_BITS[23:16] to be sent, if set.
				This bit MUST BE SET for dual I/O or quad I/O read (specified through [7:0]).
				This bit MUST BE CLEAR for all other read modes as they do not have mode bits.
				If this bit is 0, bits 24, and [23:16] are ignored.
				Here is a summary of how bits 25, 24 and 23:16 are related:
				if ([Bit25 == 0] && [Bit24 == x]) then [Bits23:16 = x]
				if ([Bit25 == 1] && [Bit24 == 0]) then [Bits23:16 = ~(8'bxx10xxxx)]
				if ([Bit25 == 1] && [Bit24 == 1]) then [Bits23:16 = 8'bxx10xxxx]

Field Name	Bits	Type	Reset Value	Description
MODE_ON	24	rw	0x1	This bit is only relevant if bit 25 is set, else it is ignored. If this bit is set, instruction code is only sent for the very first read transfer. If this bit is clear, instruction code will be sent for all read transfers. This bit is configured in association with the MODE_BITS. For Winbond devices, this bit MUST BE SET if the MODE_BITS are 8'bxx10xxxx, else this bit MUST BE CLEAR.
MODE_BITS	23:16	rw	0xA0	These bits are only relevant if bit 25 is set, else it is ignored. If bit 25 is set, this value is required for both dual I/O read and quad I/O read. See vendor's datasheet for more information. For Winbond's device, the continuous read mode value is 8'bxx10xxxx to skip the instruction code for the next read transfer, else instruction code is sent for all read transfers. Bit 24 has to be configured accordingly with this value.
reserved	15:11	rw	x	Reserved, value is undefined when read.
DUMMY_BYTE (DUMMY)	10:8	rw	0x2	Number of dummy bytes between address and return read data
INST_CODE (INST)	7:0	rw	0xEB	Read instruction code. The known read instruction codes are: 8'h03 - Read 8'h0B - Fast read 8'h3B - Fast read dual output 8'h6B - Fast read quad output 8'hBB - Fast read dual I/O 8'hEB - Fast read quad I/O

Register (qspi) LQSPI_STS

Name	LQSPI_STS
Software Name	LQSPI_SR
Relative Address	0x000000A4
Absolute Address	0xE000D0A4
Width	9 bits
Access Type	rw
Reset Value	0x00000000

Description Status Register specifically for the Linear Quad-SPI Controller

Register LQSPI_STS Details

Field Name	Bits	Type	Reset Value	Description
reserved	8:3	rw	0x0	Reserved
D_FSM_ERR (FB_RECVD)	2	rw	0x0	Data FSM error, if set
WR_RECVD	1	rw	0x0	AXI write command received, if set
reserved	0	rw	0x0	Reserved

Register (qspi) MOD_ID

Name MOD_ID

Relative Address 0x000000FC

Absolute Address 0xE000D0FC

Width 32 bits

Access Type rw

Reset Value 0x01090101

Description Module Identification register

Register MOD_ID Details

Field Name	Bits	Type	Reset Value	Description
	31:0	rw	0x1090101	Module ID value.

B.27 SD Controller (sdio)

Module Name SD Controller (sdio)

Base Address 0xE0100000 sd0
0xE0101000 sd1

Description SD2.0/ SDIO2.0/ MMC3.31 AHB Host ControllerRegisters

Vendor Info

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
SDMA_system_address_register	0x00000000	32	rw	0x00000000	System DMA Address Register
Block_Size_Block_Count	0x00000004	32	mixed	0x00000000	Block size register Block count register
Argument	0x00000008	32	rw	0x00000000	Argument register
Transfer_Mode_Command	0x0000000C	32	mixed	0x00000000	Transfer mode register Command register
Response0	0x00000010	32	ro	0x00000000	Response register
Response1	0x00000014	32	ro	0x00000000	Response register
Response2	0x00000018	32	ro	0x00000000	Response register
Response3	0x0000001C	32	ro	0x00000000	Response register
Buffer_Data_Port	0x00000020	32	rw	0x00000000	Buffer data port register
Present_State	0x00000024	25	ro	0x01F20000	Present State register
Host_control_Power_control_Block_Gap_Control_Wakeup_control	0x00000028	32	mixed	0x00000000	Host control register Power control register Block gap control register Wake-up control register
Clock_Control_Timeout_control_Software_reset	0x0000002C	27	mixed	0x00000000	Clock Control register Timeout control register Software reset register
Normal_interrupt_status_Error_interrupt_status	0x00000030	30	mixed	0x00000000	Normal interrupt status register Error interrupt status register
Normal_interrupt_status_enable_Error_interrupt_status_enable	0x00000034	30	mixed	0x00000000	Normal interrupt status enable register Error interrupt status enable register
Normal_interrupt_signal_enable_Error_interrupt_signal_enable	0x00000038	30	mixed	0x00000000	Normal interrupt signal enable register Error interrupt signal enable register
Auto_CMD12_error_status	0x0000003C	8	ro	0x00000000	Auto CMD12 error status register
Capabilities	0x00000040	31	ro	0x69EC0080	Capabilities register
Maximum_current_capabilities	0x00000048	24	ro	0x00000001	Maximum current capabilities register
Force_event_for_AutoCmd12_Error_Status_Force_event_register_for_error_interrupt_status	0x00000050	32	mixed	0x00000000	Force event register for Auto CMD12 error status register Force event register for error interrupt status

Register Name	Address	Width	Type	Reset Value	Description
ADMA_error_status	0x00000054	3	mixed	0x00000000	ADMA error status register
ADMA_system_address	0x00000058	32	rw	0x00000000	ADMA system address register
Boot_Timeout_control	0x00000060	32	rw	0x00000000	Boot Timeout control register
Debug_Selection	0x00000064	1	wo	0x00000000	Debug Selection Register
SPI_interrupt_support	0x000000F0	8	rw	0x00000000	SPI interrupt support register
Slot_interrupt_status_Host_controller_version	0x000000FC	32	ro	0x89010000	Slot interrupt status register and Host controller version register

Register (sdio) SDMA_system_address_register

Name	SDMA_system_address_register
Relative Address	0x00000000
Absolute Address	sd0: 0xE0100000 sd1: 0xE0101000
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	System DMA Address Register

Register SDMA_system_address_register Details

This register contains the system memory address for a DMA transfer. When the Host Controller (HC) stops a DMA transfer, this register shall point to the system address of the next contiguous data position. It can be accessed only if no transaction is executing (i.e. after a transaction has stopped). Read operations during transfer return an invalid value. The Host Driver (HD) shall initialize this register before starting a DMA transaction. After DMA has stopped, the next system address of the next contiguous data position can be read from this register. The DMA transfer waits at every boundary specified by the Host DMA Buffer Size in the Block Size register. The Host Controller generates DMA Interrupt to request to update this register. The HD sets the next system address of the next data position to this register. When most upper byte of this register (003h) is written, the HC restart the DMA transfer. When restarting DMA by the resume command or by setting Continue Request in the Block Gap Control register, the HC shall start at the next contiguous address stored here in the System Address register

Field Name	Bits	Type	Reset Value	Description
SDMA_System_Address	31:0	rw	0x0	Watchdog enable - if set, the watchdog is enabled and can generate any signals that are enabled.

Register (sdio) Block_Size_Block_Count

Name	Block_Size_Block_Count
Relative Address	0x00000004
Absolute Address	sd0: 0xE0100004 sd1: 0xE0101004

Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Block size register Block count register

Register Block_Size_Block_Count Details

Field Name	Bits	Type	Reset Value	Description
Blocks_Count_for_Current_Transfer	31:16	rw	0x0	This register is enabled when Block Count Enable in the Transfer Mode register is set to 1 and is valid only for multiple block transfers. The HC decrements the block count after each block transfer and stops when the count reaches zero. It can be accessed only if no transaction is executing (i.e. after a transaction has stopped). Read operations during transfer return an invalid value and write operations shall be ignored. When saving transfer context as a result of Suspend command, the number of blocks yet to be transferred can be determined by reading this register. When restoring transfer context prior to issuing a Resume command, the HD shall restore the previously save block count. 0000h - Stop Count 0001h - 1 block 0002h - 2 blocks --- --- FFFFh - 65535 blocks
reserved	15	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
Host_SDMA_Buffer_Size	14:12	rw	0x0	To perform long DMA transfer, the System Address register shall be updated at every system boundary during a DMA transfer. These bits specify the size of contiguous buffer in the system memory. The DMA transfer shall wait at every boundary specified by these fields and the HC generates the DMA Interrupt to request the HD to update the System Address register. These bits shall support when the DMA Support in the Capabilities register is set to 1 and this function is active when the DMA Enable in the Transfer Mode register is set to 1. 000b - 4KB(Detects A11 Carry out) 001b - 8KB(Detects A12 Carry out) 010b - 16KB(Detects A13 Carry out) 011b - 32KB(Detects A14 Carry out) 100b - 64KB(Detects A15 Carry out) 101b -128KB(Detects A16 Carry out) 110b - 256KB(Detects A17 Carry out) 111b - 512KB(Detects A18 Carry out)
Transfer_Block_Size	11:0	rw	0x0	This register specifies the block size for block data transfers for CMD17, CMD18, CMD24, CMD25, and CMD53. It can be accessed only if no transaction is executing (i.e. after a transaction has stopped). Read operations during transfer return an invalid value and write operations shall be ignored. 0000h - No Data Transfer 0001h - 1 Byte 0002h - 2 Bytes 0003h - 3 Bytes 0004h - 4 Bytes --- --- 01FFh - 511 Bytes 0200h - 512 Bytes --- --- 0800h - 2048 Bytes

Register (sdio) Argument

Name	Argument
Relative Address	0x00000008
Absolute Address	sd0: 0xE0100008 sd1: 0xE0101008
Width	32 bits
Access Type	rw

Reset Value	0x00000000
Description	Argument register

Register Argument Details

Field Name	Bits	Type	Reset Value	Description
Command_Argument	31:0	rw	0x0	The SD Command Argument is specified as bit 39-8 of Command-Format.

Register (sdio) Transfer_Mode_Command

Name	Transfer_Mode_Command
Relative Address	0x0000000C
Absolute Address	sd0: 0xE010000C sd1: 0xE010100C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Transfer mode register Command register

Register Transfer_Mode_Command Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:30	ro	0x0	Reserved
Command_Index	29:24	rw	0x0	This bit shall be set to the command number (CMD0-63, ACMD0-63).

Field Name	Bits	Type	Reset Value	Description
Command_Type	23:22	rw	0x0	There are three types of special commands. Suspend, Resume and Abort. These bits shall bet set to 00b for all other commands. Suspend Command If the Suspend command succeeds, the HC shall assume the SD Bus has been released and that it is possible to issue the next command which uses the DAT line. The HC shall de-assert Read Wait for read transactions and stop checking busy for write transactions. The Interrupt cycle shall start, in 4-bit mode. If the Suspend command fails, the HC shall maintain its current state. and the HD shall restart the transfer by setting Continue Request in the Block Gap Control Register. Resume Command The HD re-starts the data transfer by restoring the registers in the range of 000-00Dh. The HC shall check for busy before starting write transfers. Abort Command If this command is set when executing a read transfer, the HC shall stop reads to the buffer. If this command is set when executing a write transfer, the HC shall stop driving the DAT line. After issuing the Abort command, the HD should issue a software reset 00b - Normal 01b - Suspend 10b - Resume 11b - Abort
Data_Present_Select	21	rw	0x0	This bit is set to 1 to indicate that data is present and shall be transferred using the DAT line. If is set to 0 for the following: 1. Commands using only CMD line (ex. CMD52) 2. Commands with no data transfer but using busy signal on DAT[0] line (R1b or R5b ex. CMD38) 3. Resume Command 0 - No Data Present 1 - Data Present
Command_Index_Check_Enable	20	rw	0x0	If this bit is set to 1, the HC shall check the index field in the response to see if it has the same value as the command index. If it is not, it is reported as a Command Index Error. If this bit is set to 0, the Index field is not checked. 0 - Disable 1 - Enable
Command_CRC_Check_Enable	19	rw	0x0	If this bit is set to 1, the HC shall check the CRC field in the response. If an error is detected, it is reported as a Command CRC Error. If this bit is set to 0, the CRC field is not checked. 0 - Disable 1 - Enable

Field Name	Bits	Type	Reset Value	Description
reserved	18	ro	0x0	Reserved
Response_Type_Select	17:16	rw	0x0	Response Type Select 00 - No Response 01 - Response length 136 10 - Response length 48 11 - Response length 48 check Busy after response
reserved	15:6	ro	0x0	Reserved
Multi_Single_Block_Select	5	rw	0x0	This bit enables multiple block DAT line data transfers. 0 - Single Block 1 - Multiple Block
Data_Transfer_Direction_Select	4	rw	0x0	This bit defines the direction of DAT line data transfers. 0 - Write (Host to Card) 1 - Read (Card to Host)
reserved	3	ro	0x0	Reserved
Auto_CMD12_Enable	2	rw	0x0	Multiple block transfers for memory require CMD12 to stop the transaction. When this bit is set to 1, the HC shall issue CMD12 automatically when last block transfer is completed. The HD shall not set this bit to issue commands that do not require CMD12 to stop data transfer. 0 - Disable 1 - Enable
Block_Count_Enable	1	rw	0x0	This bit is used to enable the Block count register, which is only relevant for multiple block transfers. When this bit is 0, the Block Count register is disabled, which is useful in executing an infinite transfer. 0 - Disable 1 - Enable
DMA_Enable	0	rw	0x0	DMA can be enabled only if DMA Support bit in the Capabilities register is set. If this bit is set to 1, a DMA operation shall begin when the HD writes to the upper byte of Command register (00Fh). 0 - Disable 1 - Enable

Register (sdio) Response0

Name	Response0
Relative Address	0x00000010

Absolute Address	sd0: 0xE0100010 sd1: 0xE0101010
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Response register

Note: This register is the first in an array of 4 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
Response0	0xe0100010
Response1	0xe0100014
Response2	0xe0100018
Response3	0xe010001c

Register Response0 to Response3 Details

Field Name	Bits	Type	Reset Value	Description
Command_Response	31:0	ro	0x0	command responses registers

Register (sdio) Buffer_Data_Port

Name	Buffer_Data_Port
Relative Address	0x00000020
Absolute Address	sd0: 0xE0100020 sd1: 0xE0101020
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Buffer data port register

Register Buffer_Data_Port Details

Field Name	Bits	Type	Reset Value	Description
Buffer_Data	31:0	rw	0x0	The Host Controller Buffer can be accessed through this 32-bit Data Port Register.

Register (sdio) Present_State

Name	Present_State

Relative Address	0x00000024
Absolute Address	sd0: 0xE0100024 sd1: 0xE0101024
Width	25 bits
Access Type	ro
Reset Value	0x01F20000
Description	Present State register

Register Present_State Details

Field Name	Bits	Type	Reset Value	Description
CMD_Line_Signal_Level	24	ro	0x1	This status is used to check CMD line level to recover from errors, and for debugging.
DAT_Bit3_Bit0_Line_Signal_Level	23:20	ro	0xF	This status is used to check DAT line level to recover from errors, and for debugging. This is especially useful in detecting the busy signal level from DAT[0]. D23 - DAT[3] D22 - DAT[2] D21 - DAT[1] D20 - DAT[0]
Write_Protect_Switch_Pin_Level	19	ro	0x0	The Write Protect Switch is supported for memory and combo cards. This bit reflects the SDWP# pin. 0 - Write protected (SDWP# = 0) 1 - Write enabled (SDWP# = 1)
Card_Detect_Pin_Level	18	ro	0x0	This bit reflects the inverse value of the SDCD# pin. 0 - No Card present (SDCD# = 1) 1 - Card present (SDCD# = 0)
Card_State_Stable	17	ro	0x1	This bit is used for testing. If it is 0, the Card Detect Pin Level is not stable. If this bit is set to 1, it means the Card Detect Pin Level is stable. The Software Reset For All in the Software Reset Register shall not affect this bit. 0 - Reset of Debouncing 1 - No Card or Inserted

Field Name	Bits	Type	Reset Value	Description
Card_Inserted	16	ro	0x0	This bit indicates whether a card has been inserted. Changing from 0 to 1 generates a Card Insertion interrupt in the Normal Interrupt Status register and changing from 1 to 0 generates a Card Removal Interrupt in the Normal Interrupt Status register. The Software Reset For All in the Software Reset register shall not affect this bit. If a Card is removed while its power is on and its clock is oscillating, the HC shall clear SD Bus Power in the Power Control register and SD Clock Enable in the Clock control register. In addition the HD should clear the HC by the Software Reset For All in Software register. The card detect is active regardless of the SD Bus Power. 0 - Reset or Debouncing or No Card 1 - Card Inserted
reserved	15:12	ro	0x0	Reserved
Buffer_Read_Enable	11	ro	0x0	This status is used for non-DMA read transfers. This read only flag indicates that valid data exists in the host side buffer status. If this bit is 1, readable data exists in the buffer. A change of this bit from 1 to 0 occurs when all the block data is read from the buffer. A change of this bit from 0 to 1 occurs when all the block data is ready in the buffer and generates the Buffer Read Ready Interrupt. 0 - Read Disable 1 - Read Enable.
Buffer_Write_Enable	10	ro	0x0	This status is used for non-DMA write transfers. This read only flag indicates if space is available for write data. If this bit is 1, data can be written to the buffer. A change of this bit from 1 to 0 occurs when all the block data is written to the buffer. A change of this bit from 0 to 1 occurs when top of block data can be written to the buffer and generates the Buffer Write Ready Interrupt. 0 - Write Disable 1 - Write Enable.

Field Name	Bits	Type	Reset Value	Description
Read_Transfer_Active	9	ro	0x0	This status is used for detecting completion of a read transfer. This bit is set to 1 for either of the following conditions: 1. After the end bit of the read command 2. When writing a 1 to continue Request in the Block Gap Control register to restart a read transfer This bit is cleared to 0 for either of the following conditions: 1. When the last data block as specified by block length is transferred to the system. 2. When all valid data blocks have been transferred to the system and no current block transfers are being sent as a result of the Stop At Block Gap Request set to 1. A transfer complete interrupt is generated when this bit changes to 0. 1 - Transferring data 0 - No valid data
Write_Transfer_Active	8	ro	0x0	This status indicates a write transfer is active. If this bit is 0, it means no valid write data exists in the HC. This bit is set in either of the following cases: 1. After the end bit of the write command. 2. When writing a 1 to Continue Request in the Block Gap Control register to restart a write transfer. This bit is cleared in either of the following cases: 1. After getting the CRC status of the last data block as specified by the transfer count (Single or Multiple) 2. After getting a CRC status of any block where data transmission is about to be stopped by a Stop At Block Gap Request. During a write transaction, a Block Gap Event interrupt is generated when this bit is changed to 0, as a result of the Stop At Block Gap Request being set. This status is useful for the HD in determining when to issue commands during write busy. 1 - transferring data 0 - No valid data
reserved	7:3	ro	0x0	Reserved
DAT_Line_Active	2	ro	0x0	This bit indicates whether one of the DAT line on SD bus is in use. 1 - DAT line active 0 - DAT line inactive

Field Name	Bits	Type	Reset Value	Description
Command_Inhibit_DAT	1	ro	0x0	This status bit is generated if either the DAT Line Active or the Read transfer Active is set to 1. If this bit is 0, it indicates the HC can issue the next SD command. Commands with busy signal belong to Command Inhibit (DAT) (ex. R1b, R5b type). Changing from 1 to 0 generates a Transfer Complete interrupt in the Normal interrupt status register. Note: The SD Host Driver can save registers in the range of 000-00Dh for a suspend transaction after this bit has changed from 1 to 0. 1 - cannot issue command which uses the DAT line 0 - Can issue command which uses the DAT line
Command_Inhibit_CMD	0	ro	0x0	If this bit is 0, it indicates the CMD line is not in use and the HC can issue a SD command using the CMD line. This bit is set immediately after the Command register (00Fh) is written. This bit is cleared when the command response is received. Even if the Command Inhibit (DAT) is set to 1, Commands using only the CMD line can be issued if this bit is 0. Changing from 1 to 0 generates a Command complete interrupt in the Normal Interrupt Status register. If the HC cannot issue the command because of a command conflict error or because of Command Not Issued By Auto CMD12 Error, this bit shall remain 1 and the Command Complete is not set. Status issuing Auto CMD12 is not read from this bit. Note: The SD host controller requires couple of clocks to update this register bit after the command is posted to command register.

Register (sdio) Host_control_Power_control_Block_Gap_Control_Wakeup_control

Name	Host_control_Power_control_Block_Gap_Control_Wakeup_control
Relative Address	0x00000028
Absolute Address	sd0: 0xE0100028 sd1: 0xE0101028
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Host control register Power control register Block gap control register Wake-up control register

Register Host_control_Power_control_Block_Gap_Control_Wakeup_control Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	ro	0x0	Reserved
Wakeup_Event_Enable_On_SD_Card_Removal	26	rw	0x0	This bit enables wakeup event via Card Removal assertion in the Normal Interrupt Status register. FN_WUS (Wake up Support) in CIS does not affect this bit. 1 - Enable 0 - Disable
Wakeup_Event_Enable_On_SD_Card_Insertion	25	rw	0x0	This bit enables wakeup event via Card Insertion assertion in the Normal Interrupt Status register. FN_WUS (Wake up Support) in CIS does not affect this bit. 1 - Enable 0 - Disable
Wakeup_Event_Enable_On_Card_Interrupt	24	rw	0x0	This bit enables wakeup event via Card Interrupt assertion in the Normal Interrupt Status register. This bit can be set to 1 if FN_WUS (Wake Up Support) in CIS is set to 1. 1 - Enable 0 - Disable
reserved	23:20	ro	0x0	Reserved
Interrupt_At_Block_Gap	19	rw	0x0	This bit is valid only in 4-bit mode of the SDIO card and selects a sample point in the interrupt cycle. Setting to 1 enables interrupt detection at the block gap for a multiple block transfer. If the SD card cannot signal an interrupt during a multiple block transfer, this bit should be set to 0. When the HD detects an SD card insertion, it shall set this bit according to the CCCR of the SDIO card.

Field Name	Bits	Type	Reset Value	Description
Read_Wait_Control	18	rw	0x0	The read wait function is optional for SDIO cards. If the card supports read wait, set this bit to enable use of the read wait protocol to stop read data using DAT[2] line. Otherwise the HC has to stop the SD clock to hold read data, which restricts commands generation. When the HD detects an SD card insertion, it shall set this bit according to the CCCR of the SDIO card. If the card does not support read wait, this bit shall never be set to 1 otherwise DAT line conflict may occur. If this bit is set to 0, Suspend / Resume cannot be supported 1 - Enable Read Wait Control 0 - Disable Read Wait Control
Continue_Request	17	rw	0x0	This bit is used to restart a transaction which was stopped using the Stop At Block Gap Request. To cancel stop at the block gap, set Stop At block Gap Request to 0 and set this bit to restart the transfer. The HC automatically clears this bit in either of the following cases: 1) In the case of a read transaction, the DAT Line Active changes from 0 to 1 as a read transaction restarts. 2) In the case of a write transaction, the Write transfer active changes from 0 to 1 as the write transaction restarts. Therefore it is not necessary for Host driver to set this bit to 0. If Stop At Block Gap Request is set to 1, any write to this bit is ignored. 1 - Restart 0 - Ignored

Field Name	Bits	Type	Reset Value	Description
Stop_At_Block_Gap_Request	16	rw	0x0	This bit is used to stop executing a transaction at the next block gap for non- DMA,SDMA and ADMA transfers. Until the transfer complete is set to 1, indicating a transfer completion the HD shall leave this bit set to 1. Clearing both the Stop At Block Gap Request and Continue Request shall not cause the transaction to restart. Read Wait is used to stop the read transaction at the block gap. The HC shall honor Stop At Block Gap Request for write transfers, but for read transfers it requires that the SD card support Read Wait. Therefore the HD shall not set this bit during read transfers unless the SD card supports Read Wait and has set Read Wait Control to 1. In case of write transfers in which the HD writes data to the Buffer Data Port register, the HD shall set this bit after all block data is written. If this bit is set to 1, the HD shall not write data to Buffer data port register. This bit affects Read Transfer Active, Write Transfer Active, DAT line active and Command Inhibit (DAT) in the Present State register. 1 - Stop 0 - Transfer
reserved	15:12	ro	0x0	Reserved
SD_Bus_Voltage_Select	11:9	rw	0x0	By setting these bits, the HD selects the voltage level for the SD card. Before setting this register, the HD shall check the voltage support bits in the capabilities register. If an unsupported voltage is selected, the Host System shall not supply SD bus voltage 111b - 3.3 Flattop.) 110b - 3.0 V(Typ.) 101b - 1.8 V(Typ.) 100b - 000b - Reserved
SD_Bus_Power	8	rw	0x0	Before setting this bit, the SD host driver shall set SD Bus Voltage Select. If the HC detects the No Card State, this bit shall be cleared. 1 - Power on 0 - Power off
Card_detect_signal_detection	7	rw	0x0	This bit selects source for card detection. 1- The card detect test level is selected 0 -SDCD# is selected (for normal use)

Field Name	Bits	Type	Reset Value	Description
Card_Detect_Test_Level	6	rw	0x0	This bit is enabled while the Card Detect Signal Selection is set to 1 and it indicates card inserted or not. Generates (card ins or card removal) interrupt when the normal int sts enable bit is set. 1 - Card Inserted 0 - No Card
reserved	5	ro	0x0	Reserved
DMA_Select	4:3	rw	0x0	One of supported DMA modes can be selected. The host driver shall check support of DMA modes by referring the Capabilities register. 00 - SDMA is selected 01 - 32-bit Address ADMA1 is selected 10 -32-bit Address ADMA2 is selected 11 - 64-bit Address ADMA2 is selected
High_Speed_Enable	2	rw	0x0	This bit is optional. Before setting this bit, the HD shall check the High Speed Support in the capabilities register. If this bit is set to 0 (default), the HC outputs CMD line and DAT lines at the falling edge of the SD clock (up to 25 MHz/20 MHz for MMC). If this bit is set to 1, the HC outputs CMD line and DAT lines at the rising edge of the SD clock (up to 50 MHz for SD/52 MHz for MMC) 1 - High Speed Mode 0 - Normal Speed Mode
Data_Transfer_Width_SD1_or_SD4	1	rw	0x0	This bit selects the data width of the HC. The HD shall select it to match the data width of the SD card. 1 - 4 bit mode 0 - 1 bit mode
LED_Control	0	rw	0x0	This bit is used to caution the user not to remove the card while the SD card is being accessed. If the software is going to issue multiple SD commands, this bit can be set during all transactions. It is not necessary to change for each transaction. 1 - LED on 0 - LED off

Register (sdio) Clock_Control_Timeout_control_Software_reset

Name	Clock_Control_Timeout_control_Software_reset
Relative Address	0x0000002C
Absolute Address	sd0: 0xE010002C sd1: 0xE010102C

Width	27 bits
Access Type	mixed
Reset Value	0x00000000
Description	Clock Control register Timeout control register Software reset register

Register Clock_Control_Timeout_control_Software_reset Details

Field Name	Bits	Type	Reset Value	Description
Software_Reset_for_DAT_Line	26	rw	0x0	Only part of data circuit is reset. The following registers and bits are cleared by this bit: Buffer Data Port Register Buffer is cleared and Initialized. Present State register Buffer read Enable Buffer write Enable Read Transfer Active Write Transfer Active DAT Line Active Command Inhibit (DAT) Block Gap Control register Continue Request Stop At Block Gap Request Normal Interrupt Status register Buffer Read Ready Buffer Write Ready Block Gap Event Transfer Complete 1 - Reset 0 - Work
Software_Reset_for_CMD_Line	25	rw	0x0	Only part of command circuit is reset. The following registers and bits are cleared by this bit: Present State register Command Inhibit (CMD) Normal Interrupt Status register Command Complete 1 - Reset 0 - Work

Field Name	Bits	Type	Reset Value	Description
Software_Reset_for_All	24	rw	0x0	This reset affects the entire HC except for the card detection circuit. Register bits of type ROC, RW, RW1C, RWAC are cleared to 0. During its initialization, the HD shall set this bit to 1 to reset the HC. The HC shall reset this bit to 0 when capabilities registers are valid and the HD can read them. Additional use of Software Reset For All may not affect the value of the Capabilities registers. If this bit is set to 1, the SD card shall reset itself and must be re initialized by the HD. 1 - Reset 0 - Work
reserved	23:20	ro	0x0	Reserved
Data_Timeout_Counter_Value_	19:16	rw	0x0	This value determines the interval by which DAT line time-outs are detected. Refer to the Data Timeout Error in the Error Interrupt Status register for information on factors that dictate Timeout generation. Timeout clock frequency will be generated by dividing the sdclockTMCLK by this value. When setting this register, prevent inadvertent Timeout events by clearing the Data Time-out Error Status Enable (in the Error Interrupt Status Enable register) 1111 - Reserved 1110 - TMCLK * 2^27 ---------- ---------- 0001 - TMCLK * 2^14 0000 - TMCLK * 2^13

Field Name	Bits	Type	Reset Value	Description
SDCLK_Frequency_Select	15:8	rw	0x0	This register is used to select the frequency of the SDCLK pin. The frequency is not programmed directly; rather this register holds the divisor of the Base Clock Frequency For SD clock in the capabilities register. Only the following settings are allowed. 80h - base clock divided by 256 40h - base clock divided by 128 20h - base clock divided by 64 10h - base clock divided by 32 08h - base clock divided by 16 04h - base clock divided by 8 02h - base clock divided by 4 01h - base clock divided by 2 00h - base clock(10MHz-63MHz) Setting 00h specifies the highest frequency of the SD Clock. When setting multiple bits, the most significant bit is used as the divisor. But multiple bits should not be set. The two default divider values can be calculated by the frequency that is defined by the Base Clock Frequency For SD Clock in the Capabilities register. 1) 25 MHz divider value 2) 400 KHz divider value The frequency of the SDCLK is set by the following formula: Clock Frequency = (Baseclock) / divisor. Thus choose the smallest possible divisor which results in a clock frequency that is less than or equal to the target frequency. Maximum Frequency for SD = 50Mhz (base clock) Maximum Frequency for MMC = 52Mhz (base clock) Minimum Frequency = 195.3125Khz (50Mhz / 256), same calc for MMC also
reserved	7:3	ro	0x0	Reserved
SD_Clock_Enable	2	rw	0x0	The HC shall stop SDCLK when writing this bit to 0. SDCLK frequency Select can be changed when this bit is 0. Then, the HC shall maintain the same clock frequency until SDCLK is stopped (Stop at SDCLK = 0). If the HC detects the No Card state, this bit shall be cleared. 1 - Enable 0 - Disable

Field Name	Bits	Type	Reset Value	Description
Internal_Clock_Stable	1	ro	0x0	This bit is set to 1 when SD clock is stable after writing to Internal Clock Enable in this register to 1. The SD Host Driver shall wait to set SD Clock Enable until this bit is set to 1. Note: This is useful when using PLL for a clock oscillator that requires setup time. 1 - Ready 0 - Not Ready
Internal_Clock_Enable	0	rw	0x0	This bit is set to 0 when the HD is not using the HC or the HC awaits a wakeup event. The HC should stop its internal clock to go very low power state. Still, registers shall be able to be read and written. Clock starts to oscillate when this bit is set to 1. When clock oscillation is stable, the HC shall set Internal Clock Stable in this register to 1. This bit shall not affect card detection. 1 - Oscillate 0 - Stop

Register (sdio) Normal_interrupt_status_Error_interrupt_status

Name	Normal_interrupt_status_Error_interrupt_status
Relative Address	0x00000030
Absolute Address	sd0: 0xE0100030 sd1: 0xE0101030
Width	30 bits
Access Type	mixed
Reset Value	0x00000000
Description	Normal interrupt status register Error interrupt status register

Register Normal_interrupt_status_Error_interrupt_status Details

Field Name	Bits	Type	Reset Value	Description
Ceata_Error_Status	29	wtc	0x0	Occurs when ATA command termination has occurred due to an error condition the device has encountered. 0 - no error 1 - error
Target_Response_error	28	wtc	0x0	Occurs when detecting ERROR in m_hresp(dma transaction) 0 - no error 1 - error

Field Name	Bits	Type	Reset Value	Description
reserved	27:26	ro	0x0	Reserved
ADMA_Error	25	wtc	0x0	This bit is set when the Host Controller detects errors during ADMA based data transfer. The state of the ADMA at an error occurrence is saved in the ADMA Error Status Register. 1- Error 0 -No error
Auto_CMD12_Error	24	wtc	0x0	Occurs when detecting that one of the bits in Auto CMD12 Error Status register has changed from 0 to 1. This bit is set to 1 also when Auto CMD12 is not executed due to the previous command error. 0 - No Error 1 - Error
Current_Limit_Error	23	wtc	0x0	By setting the SD Bus Power bit in the Power Control Register, the HC is requested to supply power for the SD Bus. If the HC supports the Current Limit Function, it can be protected from an Illegal card by stopping power supply to the card in which case this bit indicates a failure status. Reading 1 means the HC is not supplying power to SD card due to some failure. Reading 0 means that the HC is supplying power and no error has occurred. This bit shall always set to be 0, if the HC does not support this function. 0 - No Error 1 - Power Fail
Data_End_Bit_Error	22	wtc	0x0	Occurs when detecting 0 at the end bit position of read data which uses the DAT line or the end bit position of the CRC status. 0 - No Error 1 - Error
Data_CRC_Error	21	wtc	0x0	Occurs when detecting CRC error when transferring read data which uses the DAT line or when detecting the Write CRC Status having a value of other than '010'. 0 - No Error 1 - Error
Data_Timeout_Error	20	wtc	0x0	Occurs when detecting one of following timeout conditions. 1. Busy Timeout for R1b, R5b type. 2. Busy Timeout after Write CRC status 3. Write CRC status Timeout 4. Read Data Timeout 0 - No Error 1 - Timeout

Field Name	Bits	Type	Reset Value	Description
Command_Index_Error	19	wtc	0x0	Occurs if a Command Index error occurs in the Command Response. 0 - No Error 1 - Error
Command_End_Bit_Error	18	wtc	0x0	Occurs when detecting that the end bit of a command response is 0. 0 - No Error 1 - End Bit Error Generated
Command_CRC_Error	17	wtc	0x0	Command CRC Error is generated in two cases. 1. If a response is returned and the Command Timeout Error is set to 0, this bit is set to 1 when detecting a CRT error in the command response 2. The HC detects a CMD line conflict by monitoring the CMD line when a command is issued. If the HC drives the CMD line to 1 level, but detects 0 level on the CMD line at the next SDCLK edge, then the HC shall abort the command (Stop driving CMD line) and set this bit to 1. The Command Timeout Error shall also be set to 1 to distinguish CMD line conflict. 0 - No Error 1 - CRC Error Generated
Command_Timeout_Error	16	wtc	0x0	Occurs only if the no response is returned within 64 SDCLK cycles from the end bit of the command. If the HC detects a CMD line conflict, in which case Command CRC Error shall also be set. This bit shall be set without waiting for 64 SDCLK cycles because the command will be aborted by the HC. 0 - No Error 1 - Timeout
Error_Interrupt	15	ro	0x0	If any of the bits in the Error Interrupt Status Register are set, then this bit is set. Therefore the HD can test for an error by checking this bit first. 0 - No Error. 1 - Error.
reserved	14:11	ro	0x0	Reserved
Boot_terminate_Interrupt	10	wtc	0x0	This status is set if the boot operation get terminated 0 - Boot operation is not terminated. 1 - Boot operation is terminated
Boot_ack_rcv	9	wtc	0x0	This status is set if the boot acknowledge is received from device. 0 - Boot ack is not received. 1 - Boot ack is received.

Field Name	Bits	Type	Reset Value	Description
Card_Interrupt	8	ro	0x0	Writing this bit to 1 does not clear this bit. It is cleared by resetting the SD card interrupt factor. In 1-bit mode, the HC shall detect the Card Interrupt without SD Clock to support wakeup. In 4-bit mode, the card interrupt signal is sampled during the interrupt cycle, so there are some sample delays between the interrupt signal from the card and the interrupt to the Host system. when this status has been set and the HD needs to start this interrupt service, Card Interrupt Status Enable in the Normal Interrupt Status register shall be set to 0 in order to clear the card interrupt statuses latched in the HC and stop driving the Host System. After completion of the card interrupt service (the reset factor in the SD card and the interrupt signal may not be asserted), set Card Interrupt Status Enable to 1 and start sampling the interrupt signal again. 0 - No Card Interrupt 1 - Generate Card Interrupt
Card_Removal	7	wtc	0x0	This status is set if the Card Inserted in the Present State register changes from 1 to 0. When the HD writes this bit to 1 to clear this status the status of the Card Inserted in the Present State register should be confirmed. Because the card detect may possibly be changed when the HD clear this bit an Interrupt event may not be generated. 0 - Card State Stable or Debouncing 1 - Card Removed
Card_Insertion	6	wtc	0x0	This status is set if the Card Inserted in the Present State register changes from 0 to 1. When the HD writes this bit to 1 to clear this status the status of the Card Inserted in the Present State register should be confirmed. Because the card detect may possibly be changed when the HD clear this bit an Interrupt event may not be generated. 0 - Card State Stable or Debouncing 1 - Card Inserted
Buffer_Read_Ready	5	wtc	0x0	This status is set if the Buffer Read Enable changes from 0 to 1. 0 - Not Ready to read Buffer. 1 - Ready to read Buffer.
Buffer_Write_Ready	4	wtc	0x0	This status is set if the Buffer Write Enable changes from 0 to 1. 0 - Not Ready to Write Buffer. 1 - Ready to Write Buffer.

Field Name	Bits	Type	Reset Value	Description
DMA_Interrupt	3	wtc	0x0	This status is set if the HC detects the Host DMA Buffer Boundary in the Block Size register. 0 - No DMA Interrupt 1 - DMA Interrupt is Generated
Block_Gap_Event	2	wtc	0x0	If the Stop At Block Gap Request in the Block Gap Control Register is set, this bit is set. Read Transaction: This bit is set at the falling edge of the DAT Line Active Status (When the transaction is stopped at SD Bus timing. The Read Wait must be supported in order to use this function). Write Transaction: This bit is set at the falling edge of Write Transfer Active Status (After getting CRC status at SD Bus timing). 0 - No Block Gap Event 1 - Transaction stopped at Block Gap

Field Name	Bits	Type	Reset Value	Description
Transfer_Complete	1	wtc	0x0	This bit is set when a read / write transaction is completed. Read Transaction: This bit is set at the falling edge of Read Transfer Active Status. There are two cases in which the Interrupt is generated. The first is when a data transfer is completed as specified by data length (After the last data has been read to the Host System). The second is when data has stopped at the block gap and completed the data transfer by setting the Stop At Block Gap Request in the Block Gap Control Register (After valid data has been read to the Host System). Write Transaction: This bit is set at the falling edge of the DAT Line Active Status. There are two cases in which the Interrupt is generated. The first is when the last data is written to the card as specified by data length and Busy signal is released. The second is when data transfers are stopped at the block gap by setting Stop At Block Gap Request in the Block Gap Control Register and data transfers completed. (After valid data is written to the SD card and the busy signal is released). Note: Transfer Complete has higher priority than Data Timeout Error. If both bits are set to 1, the data transfer can be considered complete 0 - No Data Transfer Complete 1 - Data Transfer Complete
Command_Complete	0	wtc	0x0	This bit is set when get the end bit of the command response (Except Auto CMD12). Note: Command Timeout Error has higher priority than Command Complete. If both are set to 1, it can be considered that the response was not received correctly. 0 - No Command Complete 1 - Command Complete

Register (sdio)
Normal_interrupt_status_enable_Error_interrupt_status_enable

Name	Normal_interrupt_status_enable_Error_interrupt_status_enable
Relative Address	0x00000034
Absolute Address	sd0: 0xE0100034 sd1: 0xE0101034

Width	30 bits
Access Type	mixed
Reset Value	0x00000000
Description	Normal interrupt status enable register Error interrupt status enable register

Register Normal_interrupt_status_enable_Error_interrupt_status_enable Details

Field Name	Bits	Type	Reset Value	Description
Ceata_Error_Status_Enable	29	rw	0x0	0 - Masked 1 - Enabled
Target_Response_Error_Status_Enable	28	rw	0x0	0 - Masked 1 - Enabled
reserved	27:26	ro	0x0	Reserved
ADMA_Error_Status_Enable	25	rw	0x0	0 - Masked 1 - Enabled
Auto_CMD12_Error_Status_Enable	24	rw	0x0	0 - Masked 1 - Enabled
Current_Limit_Error_Status_Enable	23	rw	0x0	0 - Masked 1 - Enabled
Data_End_Bit_Error_Status_Enable	22	rw	0x0	0 - Masked 1 - Enabled
Data_CRC_Error_Status_Enable	21	rw	0x0	0 - Masked 1 - Enabled
Data_Timeout_Error_Status_Enable	20	rw	0x0	0 - Masked 1 - Enabled
Command_Index_Error_Status_Enable	19	rw	0x0	0 - Masked 1 - Enabled
Command_End_Bit_Error_Status_Enable	18	rw	0x0	0 - Masked 1 - Enabled
Command_CRC_Error_Status_Enable	17	rw	0x0	0 - Masked 1 - Enabled
Command_Timeout_Error_Status_Enable	16	rw	0x0	0 - Masked 1 - Enabled
Fixed_to_0	15	ro	0x0	The HC shall control error Interrupts using the Error Interrupt Status Enable register.
reserved	14:11	ro	0x0	Reserved
Boot_terminate_Interrupt_enable	10	rw	0x0	0 - Masked 1 - Enabled

Field Name	Bits	Type	Reset Value	Description
Boot_ack_rcv_enable	9	rw	0x0	0 - Masked 1 - Enabled
Card_Interrupt_Status_Enable	8	rw	0x0	If this bit is set to 0, the HC shall clear Interrupt request to the System. The Card Interrupt detection is stopped when this bit is cleared and restarted when this bit is set to 1. The HD should clear the Card Interrupt Status Enable before servicing the Card Interrupt and should set this bit again after all Interrupt requests from the card are cleared to prevent inadvertent Interrupts. 0 - Masked 1 - Enabled
Card_Removal_Status_Enable	7	rw	0x0	0 - Masked 1 - Enabled
Card_Insertion_Status_Enable	6	rw	0x0	0 - Masked 1 - Enabled
Buffer_Read_Ready_Status_Enable	5	rw	0x0	0 - Masked 1 - Enabled
Buffer_Write_Ready_Status_Enable	4	rw	0x0	0 - Masked 1 - Enabled
DMA_Interrupt_Status_Enable	3	rw	0x0	0 - Masked 1 - Enabled
Block_Gap_Event_Status_Enable	2	rw	0x0	0 - Masked 1 - Enabled
Transfer_Complete_Status_Enable	1	rw	0x0	0 - Masked 1 - Enabled
Command_Complete_Status_Enable	0	rw	0x0	0 - Masked 1 - Enabled

Register (sdio) Normal_interrupt_signal_enable_Error_interrupt_signal_enable

Name	Normal_interrupt_signal_enable_Error_interrupt_signal_enable
Relative Address	0x00000038
Absolute Address	sd0: 0xE0100038 sd1: 0xE0101038
Width	30 bits
Access Type	mixed
Reset Value	0x00000000

Description Normal interrupt signal enable register
Error interrupt signal enable register

Register Normal_interrupt_signal_enable_Error_interrupt_signal_enable Details

Field Name	Bits	Type	Reset Value	Description
Ceata_Error_Signal_Enable	29	rw	0x0	0 - Masked 1 - Enabled
Target_Response_Error_Signal_Enable	28	rw	0x0	0 - Masked 1 - Enabled
reserved	27:26	ro	0x0	Reserved
ADMA_Error_Signal_Enable	25	rw	0x0	0 - Masked 1 - Enabled
Auto_CMD12_Error_Signal_Enable	24	rw	0x0	0 - Masked 1 - Enabled
Current_Limit_Error_Signal_Enable	23	rw	0x0	0 - Masked 1 - Enabled
Data_End_Bit_Error_Signal_Enable	22	rw	0x0	0 - Masked 1 - Enabled
Data_CRC_Error_Signal_Enable	21	rw	0x0	0 - Masked 1 - Enabled
Data_Timeout_Error_Signal_Enable	20	rw	0x0	0 - Masked 1 - Enabled
Command_Index_Error_Signal_Enable	19	rw	0x0	0 - Masked 1 - Enabled
Command_End_Bit_Error_Signal_Enable	18	rw	0x0	0 - Masked 1 - Enabled
Command_CRC_Error_Signal_Enable	17	rw	0x0	0 - Masked 1 - Enabled
Command_Timeout_Error_Signal_Enable	16	rw	0x0	0 - Masked 1 - Enabled
Fixed_to_0	15	ro	0x0	The HD shall control error Interrupts using the Error Interrupt Signal Enable register.
reserved	14:11	ro	0x0	Reserved
Boot_terminate_Interrupt_signal_enable	10	rw	0x0	0 - Masked 1 - Enabled
Boot_ack_rcv_signal_enable	9	rw	0x0	0 - Masked 1 - Enabled
Card_Interrupt_Signal_Enable	8	rw	0x0	0 - Masked 1 - Enabled

Field Name	Bits	Type	Reset Value	Description
Card_Removal_Signal_Enable	7	rw	0x0	0 - Masked 1 - Enabled
Card_Insertion_Signal_Enable	6	rw	0x0	0 - Masked 1 - Enabled
Buffer_Read_Ready_Signal_Enable	5	rw	0x0	0 - Masked 1 - Enabled
Buffer_Write_Ready_Signal_Enable	4	rw	0x0	0 - Masked 1 - Enabled
DMA_Interrupt_Signal_Enable	3	rw	0x0	0 - Masked 1 - Enabled
Block_Gap_Event_Signal_Enable	2	rw	0x0	0 - Masked 1 - Enabled
Transfer_Complete_Signal_Enable	1	rw	0x0	0 - Masked 1 - Enabled
Command_Complete_Signal_Enable	0	rw	0x0	0 - Masked 1 - Enabled

Register (sdio) Auto_CMD12_error_status

Name	Auto_CMD12_error_status
Relative Address	0x0000003C
Absolute Address	sd0: 0xE010003C sd1: 0xE010103C
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	Auto CMD12 error status register

Register Auto_CMD12_error_status Details

When Auto CMD12 Error Status is set, the HD shall check this register to identify what kind of error Auto CMD12 indicated. This register is valid only when the Auto CMD12 Error is set.

Field Name	Bits	Type	Reset Value	Description
Command_Not_Issued_By_Auto_CMD12_Error	7	ro	0x0	Setting this bit to 1 means CMD_wo_DAT is not executed due to an Auto CMD12 error (D04 - D01) in this register. 0 - No Error 1 - Not Issued
reserved	6:5	ro	0x0	Reserved

Field Name	Bits	Type	Reset Value	Description
Auto_CMD12_Index_Error	4	ro	0x0	Occurs if the Command Index error occurs in response to a command. 0 - No Error 1 - Error
Auto_CMD12_End_Bit_Error	3	ro	0x0	Occurs when detecting that the end bit of command response is 0. 0 - No Error 1 - End Bit Error Generated
Auto_CMD12_CRC_Error	2	ro	0x0	Occurs when detecting a CRC error in the command response. 0 - No Error 1 - CRC Error Generated
Auto_CMD12_Timeout_Error	1	ro	0x0	Occurs if the no response is returned within 64 SDCLK cycles from the end bit of the command. If this bit is set to 1, the other error status bits (D04 - D02) are meaningless. 0 - No Error 1 - Timeout
Auto_CMD12_not_Executed	0	ro	0x0	If memory multiple block data transfer is not started due to command error, this bit is not set because it is not necessary to issue Auto CMD12. Setting this bit to 1 means the HC cannot issue Auto CMD12 to stop memory multiple block transfer due to some error. If this bit is set to 1, other error status bits (D04 - D01) are meaningless. 0 - Executed 1 - Not Executed

Register (sdio) Capabilities

Name	Capabilities
Relative Address	0x00000040
Absolute Address	sd0: 0xE0100040 sd1: 0xE0101040
Width	31 bits
Access Type	ro
Reset Value	0x69EC0080
Description	Capabilities register

Register Capabilities Details

This register provides the HD with information specific to the HC implementation. The HC may implement these values as fixed or loaded from flash memory during power on initialization.

Field Name	Bits	Type	Reset Value	Description
Spi_block_mode	30	ro	0x1	Spi block mode 0 - Not Supported 1 - Supported
Spi_mode	29	ro	0x1	Spi mode 0 - Not Supported 1 - Supported
64_bit_System_Bus_Support	28	ro	0x0	1 - supports 64 bit system address 0 - Does not support 64 bit system address
Interrupt_mode	27	ro	0x1	Interrupt mode 0 - Not Supported 1 - Supported
Voltage_Support_1_8_V	26	ro	0x0	0 - 1.8 V Not Supported 1 - 1.8 V Supported
Voltage_Support_3_0_V	25	ro	0x0	0 - 3.0 V Not Supported 1 - 3.0 V Supported
Voltage_Support_3_3_V	24	ro	0x1	0 - 3.3 V Not Supported 1 - 3.3 V Supported
Suspend_Resume_Support	23	ro	0x1	This bit indicates whether the HC supports Suspend / Resume functionality. If this bit is 0, the Suspend and Resume mechanism are not supported and the HD shall not issue either Suspend / Resume commands. 0 - Not Supported 1 - Supported
SDMA_Support	22	ro	0x1	This bit indicates whether the HC is capable of using DMA to transfer data between system memory and the HC directly. 0 - SDMA Not Supported 1 - SDMA Supported.
High_Speed_Support	21	ro	0x1	This bit indicates whether the HC and the Host System support High Speed mode and they can supply SD Clock frequency from 25Mhz to 50 MHz (for SD)/ 20MHz to 52MHz (for MMC). 0 - High Speed Not Supported 1 - High Speed Supported
reserved	20	ro	0x0	Reserved
ADMA2_Support	19	ro	0x1	1 - ADMA2 support. 0 - ADMA2 not support

Field Name	Bits	Type	Reset Value	Description
Extended_Media_Bus_Support	18	ro	0x1	This bit indicates whether the Host Controller is capable bus. 1 - Extended Media Bus Supported 0 - Extended Media Bus not Supported
Max_Block_Length	17:16	ro	0x0	This value indicates the maximum block size that the HD can read and write to the buffer in the HC. The buffer shall transfer this block size without wait cycles. Three sizes can be defined as indicated below. 00 - 512 byte 01 - 1024 byte 10 - 2048 byte 11 - 4096 byte
reserved	15:14	ro	0x0	Reserved
reserved	13:8	ro	0x0	Reserved. Do not modify.
Timeout_Clock_Unit	7	ro	0x1	This bit shows the unit of base clock frequency used to detect Data Timeout Error. 0 - KHz 1 - MHz
reserved	6	ro	0x0	Reserved
reserved	5:0	ro	0x0	Reserved. Do not modify.

Register (sdio) Maximum_current_capabilities

Name	Maximum_current_capabilities
Relative Address	0x00000048
Absolute Address	sd0: 0xE0100048 sd1: 0xE0101048
Width	24 bits
Access Type	ro
Reset Value	0x00000001
Description	Maximum current capabilities register

Register Maximum_current_capabilities Details

Field Name	Bits	Type	Reset Value	Description
Maximum_Current_for_1_8V	23:16	ro	0x0	Maximum Current for 1.8V

Field Name	Bits	Type	Reset Value	Description
Maximum_Current_for_3_0V	15:8	ro	0x0	Maximum Current for 3.0V
Maximum_Current_for_3_3V	7:0	ro	0x1	Maximum Current for 3.3V

Register (sdio) Force_event_for_AutoCmd12_Error_Status_Force_event_register_for_error_interrupt_status

Name	Force_event_for_AutoCmd12_Error_Status_Force_event_register_for_error_interrupt_status
Relative Address	0x00000050
Absolute Address	sd0: 0xE0100050 sd1: 0xE0101050
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Force event register for Auto CMD12 error status register Force event register for error interrupt status

Register Force_event_for_AutoCmd12_Error_Status_Force_event_register_for_error_interrupt_status Details

The Force Event Register is not a physically implemented register. Rather, it is an address at which the Auto CMD12 Error Status Register can be written.

Writing 1:set each bit of the Auto CMD12 Error Status Register

Writing 0:no effect.

The Force Event Register is not a physically implemented register. Rather, it is an address at which the Error Interrupt Status register can be written. The effect of a write to this address will be reflected in the Error Interrupt Status Register if the corresponding bit of the Error Interrupt Status Enable Register is set.

Writing 1:set each bit of the Error Interrupt Status Register

Writing 0:no effect

Field Name	Bits	Type	Reset Value	Description
Force_Event_for_Vendor_Specific_Error_Status	31:30	wo	0x0	Additional status bits can be defined in this register by the vendor. 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Ceata_error	29	wo	0x0	Force Event for Ceata Error 1 - Interrupt is generated 0 - No interrupt
Force_event_for_Target_Response_error	28	wo	0x0	Force Event for Target Response Error 1 - Interrupt is generated 0 - No interrupt
reserved	27:26	ro	0x0	Reserved
Force_Event_for_ADMA_Error	25	wo	0x0	Force Event for ADMA Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Auto_CMD12_Error	24	wo	0x0	Force Event for Auto CMD12 Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Current_Limit_Error	23	wo	0x0	Force Event for Current Limit Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Data_End_Bit_Error	22	wo	0x0	Force Event for Data End Bit Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Data_CRC_Error	21	wo	0x0	Force Event for Data CRC Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Data__Timeout_Error	20	wo	0x0	Force Event for Data Timeout Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Command_Index_Error	19	wo	0x0	Force Event for Command Index Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Command_End_Bit_Error	18	wo	0x0	Force Event for Command End Bit Error 1 - Interrupt is generated 0 - No interrupt
Force_Event_for_Command_CRC_Error	17	wo	0x0	Force Event for Command CRC Error 1 - Interrupt is generated 0 - No interrupt

Field Name	Bits	Type	Reset Value	Description
Force_Event_for_Command_Timeout_Error	16	wo	0x0	Force Event for Command Timeout Error 1 - Interrupt is generated 0 - No interrupt
reserved	15:8	ro	0x0	Reserved
Force_Event_for_command_not_issued_by_Auto_CMD12_Error	7	wo	0x0	1 - Interrupt is generated 0 - no interrupt
reserved	6:5	ro	0x0	Reserved
Force_Event_for_Auto_CMD12_Index_Error	4	wo	0x0	1 - Interrupt is generated 0 - no interrupt
Force_Event_for_Auto_CMD12_End_bit_Error	3	wo	0x0	1 - Interrupt is generated 0 - no interrupt
Force_Event_for_Auto_CMD12_CRC_Error	2	wo	0x0	1 - Interrupt is generated 0 - no interrupt
Force_Event_for_Auto_CMD12_timeout_Error	1	wo	0x0	1 - Interrupt is generated 0 - no interrupt
Force_Event_for_Auto_CMD12_NOT_Executed	0	wo	0x0	1 - Interrupt is generated 0 - no interrupt

Register (sdio) ADMA_error_status

Name	ADMA_error_status
Relative Address	0x00000054
Absolute Address	sd0: 0xE0100054 sd1: 0xE0101054
Width	3 bits
Access Type	mixed
Reset Value	0x00000000
Description	ADMA error status register

Register ADMA_error_status Details

When ADMA Error Interrupt occurs, the ADMA Error States field in this register holds the ADMA state and the ADMA System Address Register holds the address around the error descriptor.

Field Name	Bits	Type	Reset Value	Description
ADMA_Length_Mismatch_Error	2	wtc	0x0	This error occurs in the following 2 cases. 1. While Block Count Enable being set, the total data length specified by the Descriptor table is different from that specified by the Block Count and Block Length. 2. Total data length can not be divided by the block length. 1 - Error 0 - No error
ADMA_Error_State	1:0	ro	0x0	This field indicates the state of ADMA when error is occurred during ADMA data transfer. This field never indicates "10" because ADMA never stops in this state. D01 - D00 : ADMA Error State when error is occurred Contents of SYS_SDR register 00 - ST_STOP (Stop DMA) Points next of the error descriptor 01 - ST_FDS (Fetch Descriptor) Points the error descriptor 10 - Never set this state (Not used) 11 - ST_TFR (Transfer Data) Points the next of the error descriptor

Register (sdio) ADMA_system_address

Name	ADMA_system_address
Relative Address	0x00000058
Absolute Address	sd0: 0xE0100058 sd1: 0xE0101058
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	ADMA system address register

Register ADMA_system_address Details

Field Name	Bits	Type	Reset Value	Description
ADMA_System_Address	31:0	rw	0x0	This register holds byte address of executing command of the Descriptor table. 32-bit Address Descriptor uses lower 32-bit of this register. At the start of ADMA, the Host Driver shall set start address of the Descriptor table. The ADMA increments this register address, which points to next line, when every fetching a Descriptor line. When the ADMA Error Interrupt is generated, this register shall hold valid Descriptor address depending on the ADMA state. The Host Driver shall program Descriptor Table on 32-bit boundary and set 32-bit boundary address to this register. ADMA2 ignores lower 2-bit of this register and assumes it to be 00b. 32-bit Address ADMA Register Value 32-bit System Address 0x00000000 0x00000000 0x00000004 0x00000004 to 0xFFFFFFFC 0xFFFFFFFC

Register (sdio) Boot_Timeout_control

Name	Boot_Timeout_control
Relative Address	0x00000060
Absolute Address	sd0: 0xE0100060 sd1: 0xE0101060
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Boot Timeout control register

Register Boot_Timeout_control Details

Field Name	Bits	Type	Reset Value	Description
Boot_Data_Timeout_Counter_Value	31:0	rw	0x0	This value determines the interval by which DAT line time-outs are detected during boot operation for MMC3.31 card. The value is in number of sd clock.

Register (sdio) Debug_Selection

Name	Debug_Selection
Relative Address	0x00000064
Absolute Address	sd0: 0xE0100064 sd1: 0xE0101064
Width	1 bits
Access Type	wo
Reset Value	0x00000000
Description	Debug Selection Register

Register Debug_Selection Details

Field Name	Bits	Type	Reset Value	Description
Debug_sel	0	wo	0x0	1- cmd register, Interrupt status, transmitter module, ahb_iface module and clk sdcard signals are probed out. 0 - receiver module and fifo_ctrl module signals are probed out

Register (sdio) SPI_interrupt_support

Name	SPI_interrupt_support
Relative Address	0x000000F0
Absolute Address	sd0: 0xE01000F0 sd1: 0xE01010F0
Width	8 bits
Access Type	rw
Reset Value	0x00000000
Description	SPI interrupt support register

Register SPI_interrupt_support Details

Field Name	Bits	Type	Reset Value	Description
SPI_INT_SUPPORT	7:0	rw	0x0	This bit is set to indicate the assertion of interrupts in the SPI mode at any time, irrespective of the status of the card select (CS) line. If this bit is zero, then SDIO card can only assert the interrupt line in the SPI mode when the CS line is asserted.

Register (sdio) Slot_interrupt_status_Host_controller_version

Name	Slot_interrupt_status_Host_controller_version
Relative Address	0x000000FC
Absolute Address	sd0: 0xE01000FC sd1: 0xE01010FC
Width	32 bits
Access Type	ro
Reset Value	0x89010000
Description	Slot interrupt status register and Host controller version register

Register Slot_interrupt_status_Host_controller_version Details

Field Name	Bits	Type	Reset Value	Description
Vendor_Version_Number	31:24	ro	0x89	This status is reserved for the vendor version number. The HD should not use this status.
Specification_Version_Number	23:16	ro	0x1	This status indicates the Host Controller Spec. Version. The upper and lower 4-bits indicate the version. 00 - SD Host Specification version 1.0 01 - SD Host Specification version 2.00 including only the feature of the Test Register others - Reserved

Field Name	Bits	Type	Reset Value	Description
reserved	15:8	ro	0x0	Reserved
Interrupt_Signal_for_Each_Slot	7:0	ro	0x0	These status bit indicate the logical OR of Interrupt signal and Wakeup signal for each slot. A maximum of 8 slots can be defined. If one interrupt signal is associated with multiple slots. the HD can know which interrupt is generated by reading these status bits. By a power on reset or by Software Reset For All, the Interrupt signal shall be de asserted and this status shall read 00h. Bit 00 - Slot 1 Bit 01 - Slot 2 Bit 02 - Slot 3 ----- ----- Bit 07 - Slot 8

B.28 System Level Control Registers (slcr)

Module Name	System Level Control Registers (slcr)
Base Address	0xF8000000 slcr
Description	System Level Control Registers
Vendor Info	Xilinx Zynq slcr

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
SCL	0x00000000	32	rw	0x00000000	Secure Configuration Lock
SLCR_LOCK	0x00000004	32	wo	0x00000000	SLCR Write Protection Lock
SLCR_UNLOCK	0x00000008	32	wo	0x00000000	SLCR Write Protection Unlock
SLCR_LOCKSTA	0x0000000C	32	ro	0x00000001	SLCR Write Protection Status
ARM_PLL_CTRL	0x00000100	32	rw	0x0001A008	Arm PLL Control
DDR_PLL_CTRL	0x00000104	32	rw	0x0001A008	DDR PLL Control
IO_PLL_CTRL	0x00000108	32	rw	0x0001A008	IO PLL Control
PLL_STATUS	0x0000010C	32	ro	0x0000003F	PLL Status
ARM_PLL_CFG	0x00000110	32	rw	0x00177EA0	Arm PLL Configuration
DDR_PLL_CFG	0x00000114	32	rw	0x00177EA0	DDR PLL Configuration
IO_PLL_CFG	0x00000118	32	rw	0x00177EA0	IO PLL Configuration
ARM_CLK_CTRL	0x00000120	32	rw	0x1F000400	CPU Clock Control

Register Name	Address	Width	Type	Reset Value	Description
DDR_CLK_CTRL	0x00000124	32	rw	0x18400003	DDR Clock Control
DCI_CLK_CTRL	0x00000128	32	rw	0x01E03201	DCI clock control
APER_CLK_CTRL	0x0000012C	32	rw	0x01FFCCCD	AMBA Peripheral Clock Control
USB0_CLK_CTRL	0x00000130	32	rw	0x00101941	USB 0 ULPI Clock Control
USB1_CLK_CTRL	0x00000134	32	rw	0x00101941	USB 1 ULPI Clock Control
GEM0_RCLK_CTRL	0x00000138	32	rw	0x00000001	GigE 0 Rx Clock and Rx Signals Select
GEM1_RCLK_CTRL	0x0000013C	32	rw	0x00000001	GigE 1 Rx Clock and Rx Signals Select
GEM0_CLK_CTRL	0x00000140	32	rw	0x00003C01	GigE 0 Ref Clock Control
GEM1_CLK_CTRL	0x00000144	32	rw	0x00003C01	GigE 1 Ref Clock Control
SMC_CLK_CTRL	0x00000148	32	rw	0x00003C21	SMC Ref Clock Control
LQSPI_CLK_CTRL	0x0000014C	32	rw	0x00002821	Quad SPI Ref Clock Control
SDIO_CLK_CTRL	0x00000150	32	rw	0x00001E03	SDIO Ref Clock Control
UART_CLK_CTRL	0x00000154	32	rw	0x00003F03	UART Ref Clock Control
SPI_CLK_CTRL	0x00000158	32	rw	0x00003F03	SPI Ref Clock Control
CAN_CLK_CTRL	0x0000015C	32	rw	0x00501903	CAN Ref Clock Control
CAN_MIOCLK_CTRL	0x00000160	32	rw	0x00000000	CAN MIO Clock Control
DBG_CLK_CTRL	0x00000164	32	rw	0x00000F03	SoC Debug Clock Control
PCAP_CLK_CTRL	0x00000168	32	rw	0x00000F01	PCAP Clock Control
TOPSW_CLK_CTRL	0x0000016C	32	rw	0x00000000	Central Interconnect Clock Control
FPGA0_CLK_CTRL	0x00000170	32	rw	0x00101800	PL Clock 0 Output control
FPGA0_THR_CTRL	0x00000174	32	rw	0x00000000	PL Clock 0 Throttle control
FPGA0_THR_CNT	0x00000178	32	rw	0x00000000	PL Clock 0 Throttle Count control
FPGA0_THR_STA	0x0000017C	32	ro	0x00010000	PL Clock 0 Throttle Status read
FPGA1_CLK_CTRL	0x00000180	32	rw	0x00101800	PL Clock 1 Output control
FPGA1_THR_CTRL	0x00000184	32	rw	0x00000000	PL Clock 1 Throttle control
FPGA1_THR_CNT	0x00000188	32	rw	0x00000000	PL Clock 1 Throttle Count
FPGA1_THR_STA	0x0000018C	32	ro	0x00010000	PL Clock 1 Throttle Status control
FPGA2_CLK_CTRL	0x00000190	32	rw	0x00101800	PL Clock 2 output control
FPGA2_THR_CTRL	0x00000194	32	rw	0x00000000	PL Clock 2 Throttle Control
FPGA2_THR_CNT	0x00000198	32	rw	0x00000000	PL Clock 2 Throttle Count
FPGA2_THR_STA	0x0000019C	32	ro	0x00010000	PL Clock 2 Throttle Status
FPGA3_CLK_CTRL	0x000001A0	32	rw	0x00101800	PL Clock 3 output control

Register Name	Address	Width	Type	Reset Value	Description
FPGA3_THR_CTRL	0x000001A4	32	rw	0x00000000	PL Clock 3 Throttle Control
FPGA3_THR_CNT	0x000001A8	32	rw	0x00000000	PL Clock 3 Throttle Count
FPGA3_THR_STA	0x000001AC	32	ro	0x00010000	PL Clock 3 Throttle Status
CLK_621_TRUE	0x000001C4	32	rw	0x00000001	CPU Clock Ratio Mode select
PSS_RST_CTRL	0x00000200	32	rw	0x00000000	PS Software Reset Control
DDR_RST_CTRL	0x00000204	32	rw	0x00000000	DDR Software Reset Control
TOPSW_RST_CTRL	0x00000208	32	rw	0x00000000	Central Interconnect Reset Control
DMAC_RST_CTRL	0x0000020C	32	rw	0x00000000	DMAC Software Reset Control
USB_RST_CTRL	0x00000210	32	rw	0x00000000	USB Software Reset Control
GEM_RST_CTRL	0x00000214	32	rw	0x00000000	Gigabit Ethernet SW Reset Control
SDIO_RST_CTRL	0x00000218	32	rw	0x00000000	SDIO Software Reset Control
SPI_RST_CTRL	0x0000021C	32	rw	0x00000000	SPI Software Reset Control
CAN_RST_CTRL	0x00000220	32	rw	0x00000000	CAN Software Reset Control
I2C_RST_CTRL	0x00000224	32	rw	0x00000000	I2C Software Reset Control
UART_RST_CTRL	0x00000228	32	rw	0x00000000	UART Software Reset Control
GPIO_RST_CTRL	0x0000022C	32	rw	0x00000000	GPIO Software Reset Control
LQSPI_RST_CTRL	0x00000230	32	rw	0x00000000	Quad SPI Software Reset Control
SMC_RST_CTRL	0x00000234	32	rw	0x00000000	SMC Software Reset Control
OCM_RST_CTRL	0x00000238	32	rw	0x00000000	OCM Software Reset Control
FPGA_RST_CTRL	0x00000240	32	rw	0x01F33F0F	FPGA Software Reset Control
A9_CPU_RST_CTRL	0x00000244	32	rw	0x00000000	CPU Reset and Clock control
RS_AWDT_CTRL	0x0000024C	32	rw	0x00000000	Watchdog Timer Reset Control
REBOOT_STATUS	0x00000258	32	rw	0x00400000	Reboot Status, persistent
BOOT_MODE	0x0000025C	32	mixed	x	Boot Mode Strapping Pins
APU_CTRL	0x00000300	32	rw	0x00000000	APU Control
WDT_CLK_SEL	0x00000304	32	rw	0x00000000	SWDT clock source select
TZ_DMA_NS	0x00000440	32	rw	0x00000000	DMAC TrustZone Config
TZ_DMA_IRQ_NS	0x00000444	32	rw	0x00000000	DMAC TrustZone Config for Interrupts
TZ_DMA_PERIPH_NS	0x00000448	32	rw	0x00000000	DMAC TrustZone Config for Peripherals
PSS_IDCODE	0x00000530	32	ro	x	PS IDCODE
DDR_URGENT	0x00000600	32	rw	0x00000000	DDR Urgent Control
DDR_CAL_START	0x0000060C	32	mixed	0x00000000	DDR Calibration Start Triggers

Register Name	Address	Width	Type	Reset Value	Description
DDR_REF_START	0x00000614	32	mixed	0x00000000	DDR Refresh Start Triggers
DDR_CMD_STA	0x00000618	32	mixed	0x00000000	DDR Command Store Status
DDR_URGENT_SEL	0x0000061C	32	rw	0x00000000	DDR Urgent Select
DDR_DFI_STATUS	0x00000620	32	mixed	0x00000000	DDR DFI status
MIO_PIN_00	0x00000700	32	rw	0x00001601	MIO Pin 0 Control
MIO_PIN_01	0x00000704	32	rw	0x00001601	MIO Pin 1 Control
MIO_PIN_02	0x00000708	32	rw	0x00000601	MIO Pin 2 Control
MIO_PIN_03	0x0000070C	32	rw	0x00000601	MIO Pin 3 Control
MIO_PIN_04	0x00000710	32	rw	0x00000601	MIO Pin 4 Control
MIO_PIN_05	0x00000714	32	rw	0x00000601	MIO Pin 5 Control
MIO_PIN_06	0x00000718	32	rw	0x00000601	MIO Pin 6 Control
MIO_PIN_07	0x0000071C	32	rw	0x00000601	MIO Pin 7 Control
MIO_PIN_08	0x00000720	32	rw	0x00000601	MIO Pin 8 Control
MIO_PIN_09	0x00000724	32	rw	0x00001601	MIO Pin 9 Control
MIO_PIN_10	0x00000728	32	rw	0x00001601	MIO Pin 10 Control
MIO_PIN_11	0x0000072C	32	rw	0x00001601	MIO Pin 11 Control
MIO_PIN_12	0x00000730	32	rw	0x00001601	MIO Pin 12 Control
MIO_PIN_13	0x00000734	32	rw	0x00001601	MIO Pin 13 Control
MIO_PIN_14	0x00000738	32	rw	0x00001601	MIO Pin 14 Control
MIO_PIN_15	0x0000073C	32	rw	0x00001601	MIO Pin 15 Control
MIO_PIN_16	0x00000740	32	rw	0x00001601	MIO Pin 16 Control
MIO_PIN_17	0x00000744	32	rw	0x00001601	MIO Pin 17 Control
MIO_PIN_18	0x00000748	32	rw	0x00001601	MIO Pin 18 Control
MIO_PIN_19	0x0000074C	32	rw	0x00001601	MIO Pin 19 Control
MIO_PIN_20	0x00000750	32	rw	0x00001601	MIO Pin 20 Control
MIO_PIN_21	0x00000754	32	rw	0x00001601	MIO Pin 21 Control
MIO_PIN_22	0x00000758	32	rw	0x00001601	MIO Pin 22 Control
MIO_PIN_23	0x0000075C	32	rw	0x00001601	MIO Pin 23 Control
MIO_PIN_24	0x00000760	32	rw	0x00001601	MIO Pin 24 Control
MIO_PIN_25	0x00000764	32	rw	0x00001601	MIO Pin 25 Control
MIO_PIN_26	0x00000768	32	rw	0x00001601	MIO Pin 26 Control
MIO_PIN_27	0x0000076C	32	rw	0x00001601	MIO Pin 27 Control
MIO_PIN_28	0x00000770	32	rw	0x00001601	MIO Pin 28 Control
MIO_PIN_29	0x00000774	32	rw	0x00001601	MIO Pin 29 Control

Register Name	Address	Width	Type	Reset Value	Description
MIO_PIN_30	0x00000778	32	rw	0x00001601	MIO Pin 30 Control
MIO_PIN_31	0x0000077C	32	rw	0x00001601	MIO Pin 31 Control
MIO_PIN_32	0x00000780	32	rw	0x00001601	MIO Pin 32 Control
MIO_PIN_33	0x00000784	32	rw	0x00001601	MIO Pin 33 Control
MIO_PIN_34	0x00000788	32	rw	0x00001601	MIO Pin 34 Control
MIO_PIN_35	0x0000078C	32	rw	0x00001601	MIO Pin 35 Control
MIO_PIN_36	0x00000790	32	rw	0x00001601	MIO Pin 36 Control
MIO_PIN_37	0x00000794	32	rw	0x00001601	MIO Pin 37 Control
MIO_PIN_38	0x00000798	32	rw	0x00001601	MIO Pin 38 Control
MIO_PIN_39	0x0000079C	32	rw	0x00001601	MIO Pin 39 Control
MIO_PIN_40	0x000007A0	32	rw	0x00001601	MIO Pin 40 Control
MIO_PIN_41	0x000007A4	32	rw	0x00001601	MIO Pin 41 Control
MIO_PIN_42	0x000007A8	32	rw	0x00001601	MIO Pin 42 Control
MIO_PIN_43	0x000007AC	32	rw	0x00001601	MIO Pin 43 Control
MIO_PIN_44	0x000007B0	32	rw	0x00001601	MIO Pin 44 Control
MIO_PIN_45	0x000007B4	32	rw	0x00001601	MIO Pin 45 Control
MIO_PIN_46	0x000007B8	32	rw	0x00001601	MIO Pin 46 Control
MIO_PIN_47	0x000007BC	32	rw	0x00001601	MIO Pin 47 Control
MIO_PIN_48	0x000007C0	32	rw	0x00001601	MIO Pin 48 Control
MIO_PIN_49	0x000007C4	32	rw	0x00001601	MIO Pin 49 Control
MIO_PIN_50	0x000007C8	32	rw	0x00001601	MIO Pin 50 Control
MIO_PIN_51	0x000007CC	32	rw	0x00001601	MIO Pin 51 Control
MIO_PIN_52	0x000007D0	32	rw	0x00001601	MIO Pin 52 Control
MIO_PIN_53	0x000007D4	32	rw	0x00001601	MIO Pin 53 Control
MIO_LOOPBACK	0x00000804	32	rw	0x00000000	Loopback function within MIO
MIO_MST_TRI0	0x0000080C	32	rw	0xFFFFFFFF	MIO pin Tri-state Enables, 31:0
MIO_MST_TRI1	0x00000810	32	rw	0x003FFFFF	MIO pin Tri-state Enables, 53:32
SD0_WP_CD_SEL	0x00000830	32	rw	0x00000000	SDIO 0 WP CD select
SD1_WP_CD_SEL	0x00000834	32	rw	0x00000000	SDIO 1 WP CD select
LVL_SHFTR_EN	0x00000900	32	rw	0x00000000	Level Shifters Enable
OCM_CFG	0x00000910	32	rw	0x00000000	OCM Address Mapping
Reserved	0x00000A1C	32	rw	0x00010101	Reserved
GPIOB_CTRL	0x00000B00	32	rw	0x00000000	PS IO Buffer Control
GPIOB_CFG_CMOS18	0x00000B04	32	rw	0x00000000	MIO GPIOB CMOS 1.8V config

Register Name	Address	Width	Type	Reset Value	Description
GPIOB_CFG_CMOS25	0x00000B08	32	rw	0x00000000	MIO GPIOB CMOS 2.5V config
GPIOB_CFG_CMOS33	0x00000B0C	32	rw	0x00000000	MIO GPIOB CMOS 3.3V config
GPIOB_CFG_HSTL	0x00000B14	32	rw	0x00000000	MIO GPIOB HSTL config
GPIOB_DRVR_BIAS_CTRL	0x00000B18	32	mixed	0x00000000	MIO GPIOB Driver Bias Control
DDRIOB_ADDR0	0x00000B40	32	rw	0x00000800	DDR IOB Config for A[14:0], CKE and DRST_B
DDRIOB_ADDR1	0x00000B44	32	rw	0x00000800	DDR IOB Config for BA[2:0], ODT, CS_B, WE_B, RAS_B and CAS_B
DDRIOB_DATA0	0x00000B48	32	rw	0x00000800	DDR IOB Config for Data 15:0
DDRIOB_DATA1	0x00000B4C	32	rw	0x00000800	DDR IOB Config for Data 31:16
DDRIOB_DIFF0	0x00000B50	32	rw	0x00000800	DDR IOB Config for DQS 1:0
DDRIOB_DIFF1	0x00000B54	32	rw	0x00000800	DDR IOB Config for DQS 3:2
DDRIOB_CLOCK	0x00000B58	32	rw	0x00000800	DDR IOB Config for Clock Output
DDRIOB_DRIVE_SLEW_ADDR	0x00000B5C	32	rw	0x00000000	Drive and Slew controls for Address and Command pins of the DDR Interface
DDRIOB_DRIVE_SLEW_DATA	0x00000B60	32	rw	0x00000000	Drive and Slew controls for DQ pins of the DDR Interface
DDRIOB_DRIVE_SLEW_DIFF	0x00000B64	32	rw	0x00000000	Drive and Slew controls for DQS pins of the DDR Interface
DDRIOB_DRIVE_SLEW_CLOCK	0x00000B68	32	rw	0x00000000	Drive and Slew controls for Clock pins of the DDR Interface
DDRIOB_DDR_CTRL	0x00000B6C	32	rw	0x00000000	DDR IOB Buffer Control
DDRIOB_DCI_CTRL	0x00000B70	32	rw	0x00000020	DDR IOB DCI Config
DDRIOB_DCI_STATUS	0x00000B74	32	mixed	0x00000000	DDR IO Buffer DCI Status

Register (slcr) SCL

Name	SCL
Relative Address	0x00000000
Absolute Address	0xF8000000
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Secure Configuration Lock

Register SCL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
LOCK	0	rw	0x0	Secure configuration lock for these slcr registers: SCL, PSS_RST_CTRL, APU_CTRL, and WDT_CLK_SEL. Read: 0: unlocked, Secure writes to secure configuration registers are enabled. 1: locked, all writes to secure configuration registers are ignored. Write: 0: noaffect. 1: lock the secure configuration registers. Once the secure registers are locked, they remain locked until a power-on reset cycle (PS_POR_B).

Register (slcr) SLCR_LOCK

Name	SLCR_LOCK
Relative Address	0x00000004
Absolute Address	0xF8000004
Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	SLCR Write Protection Lock

Register SLCR_LOCK Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	wo	0x0	Reserved. Writes are ignored, read data is zero.
LOCK_KEY	15:0	wo	0x0	Write the lock key, 0x767B, to write protect the slcr registers: all slcr registers, 0xF800_0000 to 0xF800_0B74, are write protected until the unlock key is written to the SLCR_UNLOCK register. A read of this register returns zero.

Register (slcr) SLCR_UNLOCK

Name	SLCR_UNLOCK
Relative Address	0x00000008
Absolute Address	0xF8000008

Width	32 bits
Access Type	wo
Reset Value	0x00000000
Description	SLCR Write Protection Unlock

Register SLCR_UNLOCK Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	wo	0x0	Reserved. Writes are ignored, read data is zero.
UNLOCK_KEY	15:0	wo	0x0	Write the unlock key, 0xDF0D, to enable writes to the slcr registers. All slcr registers, 0xF800_0000 to 0xF800_0B74, are writeable until locked using the SLCR_LOCK register. A read of this register returns zero.

Register (slcr) SLCR_LOCKSTA

Name	SLCR_LOCKSTA
Relative Address	0x0000000C
Absolute Address	0xF800000C
Width	32 bits
Access Type	ro
Reset Value	0x00000001
Description	SLCR Write Protection Status

Register SLCR_LOCKSTA Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	ro	0x0	Reserved. Writes are ignored, read data is zero.
LOCK_STATUS	0	ro	0x1	Current state of write protection mode of SLCR: 0: Registers are writeable. Use the slcr.SLCR_LOCK register to lock the slcr registers. 1: Registers are not writeable. Any attempt to write to an slcr register is ignored, but reads will return valid register values. Use the slcr.SLCR_UNLOCK register to unlock the slcr registers.

Register (slcr) ARM_PLL_CTRL

Name	ARM_PLL_CTRL
Relative Address	0x00000100

Absolute Address	0xF8000100
Width	32 bits
Access Type	rw
Reset Value	0x0001A008
Description	Arm PLL Control

Register ARM_PLL_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:19	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_FDIV	18:12	rw	0x1A	Provide the feedback divisor for the PLL. Note: Before changing this value, the PLL must first be bypassed and then put into reset mode. Refer to the Zynq-7000 TRM, UG585, Clocks chapter for CP/RES/CNT values for the PLL.
reserved	11:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_BYPASS_FORCE	4	rw	0x0	Arm PLL Bypass override control: PLL_BYPASS_QUAL = 0: 0: enabled, not bypassed. 1: bypassed. PLL_BYPASS_QUAL = 1 (QUAL bit default value): 0: PLL mode is set based on pin strap setting. 1: PLL bypassed regardless of the pin strapping.
PLL_BYPASS_QUAL	3	rw	0x1	Select the source for the Arm PLL Bypass Control: 0: controlled by the PLL_BYPASS_FORCE bit, bit 4. 1: controlled by the value of the sampled BOOT_MODE pin strapping resistor PLL_BYPASS. This can be read using the BOOT_MODE[4] bit.
reserved	2	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_PWRDWN	1	rw	0x0	PLL Power-down control: 0: PLL powered up 1: PLL powered down
PLL_RESET	0	rw	0x0	PLL reset control: 0: de-assert (PLL operating) 1: assert (PLL held in reset)

Register (slcr) DDR_PLL_CTRL

Name	DDR_PLL_CTRL
Relative Address	0x00000104
Absolute Address	0xF8000104

Width	32 bits
Access Type	rw
Reset Value	0x0001A008
Description	DDR PLL Control

Register DDR_PLL_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:19	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_FDIV	18:12	rw	0x1A	Provide the feedback divisor for the PLL. Note: Before changing this value, the PLL must first be bypassed and then put into reset mode. Refer to the Zynq-7000 TRM, UG585, Clocks chapter for CP/RES/CNT values for the PLL.
reserved	11:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_BYPASS_FORCE	4	rw	0x0	DDR PLL Bypass override control: PLL_BYPASS_QUAL = 0 0: enabled, not bypassed. 1: bypassed. PLL_BYPASS_QUAL = 1 (QUAL bit default value) 0: PLL mode is set based on pin strap setting. 1: PLL bypass is enabled regardless of the pin strapping.
PLL_BYPASS_QUAL	3	rw	0x1	Select the source for the DDR PLL Bypass: 0: controlled by the PLL_BYPASS_FORCE bit. 1: controlled by the value of the sampled BOOT_MODE pin strapping resistor PLL_BYPASS. This can be read using the slcr.BOOT_MODE[4] bit.
reserved	2	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_PWRDWN	1	rw	0x0	PLL Power-down control: 0: PLL powered up 1: PLL powered down
PLL_RESET	0	rw	0x0	PLL reset control: 0: de-assert (PLL operating) 1: assert (PLL held in reset)

Register (slcr) IO_PLL_CTRL

Name	IO_PLL_CTRL
Relative Address	0x00000108
Absolute Address	0xF8000108
Width	32 bits

Access Type	rw
Reset Value	0x0001A008
Description	IO PLL Control

Register IO_PLL_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:19	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_FDIV	18:12	rw	0x1A	Provide the feedback divisor for the PLL. Note: Before changing this value, the PLL must first be bypassed and then put into reset mode. Refer to the Zynq-7000 TRM, UG585, Clocks chapter for CP/RES/CNT values for programming the PLL.
reserved	11:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_BYPASS_FORCE	4	rw	0x0	IO PLL Bypass override control: PLL_BYPASS_QUAL = 0 0: enabled, not bypassed. 1: bypassed. PLL_BYPASS_QUAL = 1 (QUAL bit default value) 0: PLL mode is set based on pin strap setting. 1: PLL bypass is enabled regardless of the pin strapping.
PLL_BYPASS_QUAL	3	rw	0x1	Select the source for the IO PLL Bypass: 0: controlled by the PLL_BYPASS_FORCE bit. 1: controlled by the value of the sampled BOOT_MODE pin strapping resistor PLL_BYPASS. This can be read using the slcr.BOOT_MODE[4] bit.
reserved	2	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_PWRDWN	1	rw	0x0	PLL Power-down control: 0: PLL powered up 1: PLL powered down
PLL_RESET	0	rw	0x0	PLL Reset control: 0: de-assert (PLL operating) 1: assert (PLL held in reset)

Register (slcr) PLL_STATUS

Name	PLL_STATUS
Relative Address	0x0000010C
Absolute Address	0xF800010C
Width	32 bits
Access Type	ro

Reset Value	0x0000003F
Description	PLL Status

Register PLL_STATUS Details

Note: Reset condition is actually 0, but will read a 1 by the time this register can be read by software if PLLs are enabled by BOOT_MODE.

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	ro	0x0	Reserved. Writes are ignored, read data is zero.
IO_PLL_STABLE	5	ro	0x1	IO PLL clock stable status: 0: not locked and not in bypass 1: locked or bypassed
DDR_PLL_STABLE	4	ro	0x1	DDR PLL clock stable status: 0: not locked and not in bypass 1: locked or bypassed
ARM_PLL_STABLE	3	ro	0x1	Arm PLL clock stable status: 0: not locked and not in bypass 1: locked or bypassed
IO_PLL_LOCK	2	ro	0x1	IO PLL lock status: 0: not locked, 1: locked
DDR_PLL_LOCK	1	ro	0x1	DDR PLL lock status: 0: not locked, 1: locked
ARM_PLL_LOCK	0	ro	0x1	Arm PLL lock status: 0: not locked, 1: locked

Register (slcr) ARM_PLL_CFG

Name	ARM_PLL_CFG
Relative Address	0x00000110
Absolute Address	0xF8000110
Width	32 bits
Access Type	rw
Reset Value	0x00177EA0
Description	Arm PLL Configuration

Register ARM_PLL_CFG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rw	0x0	Reserved. Writes are ignored, read data is zero.
LOCK_CNT	21:12	rw	0x177	Drive the LOCK_CNT[9:0] input of the PLL to set the number of clock cycles the PLL needs to have clkref and clkfb aligned with a certain window before syaing locked.
PLL_CP	11:8	rw	0xE	Drive the PLL_CP[3:0] input of the PLL to set the PLL charge pump control
PLL_RES	7:4	rw	0xA	Drive the PLL_RES[3:0] input of the PLL to set the PLL loop filter resistor control
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) DDR_PLL_CFG

Name	DDR_PLL_CFG
Relative Address	0x00000114
Absolute Address	0xF8000114
Width	32 bits
Access Type	rw
Reset Value	0x00177EA0
Description	DDR PLL Configuration

Register DDR_PLL_CFG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rw	0x0	Reserved. Writes are ignored, read data is zero.
LOCK_CNT	21:12	rw	0x177	Drive the LOCK_CNT[9:0] input of the PLL to set the number of clock cycles the PLL needs to have clkref and clkfb aligned with a certain window before staying locked.
PLL_CP	11:8	rw	0xE	Drive the PLL_CP[3:0] input of the PLL to set the PLL charge pump control.
PLL_RES	7:4	rw	0xA	Drive the PLL_RES[3:0] input of the PLL to set the PLL loop filter resistor control.
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) IO_PLL_CFG

Name	IO_PLL_CFG

Relative Address	0x00000118
Absolute Address	0xF8000118
Width	32 bits
Access Type	rw
Reset Value	0x00177EA0
Description	IO PLL Configuration

Register IO_PLL_CFG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rw	0x0	Reserved. Writes are ignored, read data is zero.
LOCK_CNT	21:12	rw	0x177	Drive the LOCK_CNT[9:0] input of the PLL to set the number of clock cycles the PLL needs to have clkref and clkfb aligned with a certain window before staying locked.
PLL_CP	11:8	rw	0xE	Drive the PLL_CP[3:0] input of the PLL to set the PLL charge pump control.
PLL_RES	7:4	rw	0xA	Drive the PLL_RES[3:0] input of the PLL to set the PLL loop filter resistor control.
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) ARM_CLK_CTRL

Name	ARM_CLK_CTRL
Relative Address	0x00000120
Absolute Address	0xF8000120
Width	32 bits
Access Type	rw
Reset Value	0x1F000400
Description	CPU Clock Control

Register ARM_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:29	rw	0x0	Reserved. Writes are ignored, read data is zero.
CPU_PERI_CLKACT	28	rw	0x1	Clock active: 0: Clock is disabled 1: Clock is enabled
CPU_1XCLKACT	27	rw	0x1	CPU_1x Clock control: 0: disable, 1: enable

Field Name	Bits	Type	Reset Value	Description
CPU_2XCLKACT	26	rw	0x1	CPU_2x Clock control: 0: disable, 1: enable
CPU_3OR2XCLKACT	25	rw	0x1	CPU_3x2x Clock control: 0: disable, 1: enable
CPU_6OR4XCLKACT	24	rw	0x1	CPU_6x4x Clock control: 0: disable, 1: enable
reserved	23:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x4	Frequency divisor for the CPU clock source. (When PLL is being used, 1&3 are illegal values)
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the CPU clock: 0x: Arm PLL 10: DDR PLL 11: IO PLL This field is reset by POR only.
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) DDR_CLK_CTRL

Name	DDR_CLK_CTRL
Relative Address	0x00000124
Absolute Address	0xF8000124
Width	32 bits
Access Type	rw
Reset Value	0x18400003
Description	DDR Clock Control

Register DDR_CLK_CTRL Details

Note: the DDR_3x and DDR_2x clocks are asynchronous to each other and without a fixed frequency ratio. The frequency of each DDR clock is independently programed. Generally, the DDR_3x clock runs faster than the DDR2x clock.

Field Name	Bits	Type	Reset Value	Description
DDR_2XCLK_DIVISOR	31:26	rw	0x6	Frequency divisor for the ddr_2x clock
DDR_3XCLK_DIVISOR	25:20	rw	0x4	Frequency divisor for the ddr_3x clock. (Only even divisors are allowed)
reserved	19:2	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
DDR_2XCLKACT	1	rw	0x1	DDR_2x Clock control: 0: disable, 1: enable
DDR_3XCLKACT	0	rw	0x1	DDR_3x Clock control: 0: disable, 1: enable

Register (slcr) DCI_CLK_CTRL

Name	DCI_CLK_CTRL
Relative Address	0x00000128
Absolute Address	0xF8000128
Width	32 bits
Access Type	rw
Reset Value	0x01E03201
Description	DCI clock control

Register DCI_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x1E	Provides the divisor used to divide the source clock to generate the required generated clock frequency. Second cascade divider
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR0	13:8	rw	0x32	Provides the divisor used to divide the source clock to generate the required generated clock frequency.
reserved	7:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	DCI clock control 0: Disable 1: Enable

Register (slcr) APER_CLK_CTRL

Name	APER_CLK_CTRL
Relative Address	0x0000012C
Absolute Address	0xF800012C
Width	32 bits
Access Type	rw
Reset Value	0x01FFCCCD

Description AMBA Peripheral Clock Control

Register APER_CLK_CTRL Details

Please note that these clocks must be enabled if you want to read from the peripheral register space.

Field Name	Bits	Type	Reset Value	Description
reserved	31:25	rw	0x0	Reserved. Writes are ignored, read data is zero.
SMC_CPU_1XCLKACT	24	rw	0x1	SMC AMBA Clock control 0: disable, 1: enable
LQSPI_CPU_1XCLKACT	23	rw	0x1	Quad SPI AMBA Clock control 0: disable, 1: enable
GPIO_CPU_1XCLKACT	22	rw	0x1	GPIO AMBA Clock control 0: disable, 1: enable
UART1_CPU_1XCLKACT	21	rw	0x1	UART 1 AMBA Clock control 0: disable, 1: enable
UART0_CPU_1XCLKACT	20	rw	0x1	UART 0 AMBA Clock control 0: disable, 1: enable
I2C1_CPU_1XCLKACT	19	rw	0x1	I2C 1 AMBA Clock control 0: disable, 1: enable
I2C0_CPU_1XCLKACT	18	rw	0x1	I2C 0 AMBA Clock control 0: disable, 1: enable
CAN1_CPU_1XCLKACT	17	rw	0x1	CAN 1 AMBA Clock control 0: disable, 1: enable
CAN0_CPU_1XCLKACT	16	rw	0x1	CAN 0 AMBA Clock control 0: disable, 1: enable
SPI1_CPU_1XCLKACT	15	rw	0x1	SPI 1 AMBA Clock control 0: disable, 1: enable
SPI0_CPU_1XCLKACT	14	rw	0x1	SPI 0 AMBA Clock control 0: disable, 1: enable
reserved	13	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	12	rw	0x0	Reserved. Writes are ignored, read data is zero.
SDI1_CPU_1XCLKACT	11	rw	0x1	SDIO controller 1 AMBA Clock control 0: disable, 1: enable
SDI0_CPU_1XCLKACT	10	rw	0x1	SDIO controller 0 AMBA Clock 0: disable, 1: enable
reserved	9	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	8	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
GEM1_CPU_1XCLKACT	7	rw	0x1	Gigabit Ethernet 1 AMBA Clock control 0: disable, 1: enable
GEM0_CPU_1XCLKACT	6	rw	0x1	Gigabit Ethernet 0 AMBA Clock control 0: disable, 1: enable
reserved	5	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	4	rw	0x0	Reserved. Writes are ignored, read data is zero.
USB1_CPU_1XCLKACT	3	rw	0x1	USB controller 1 AMBA Clock control 0: disable, 1: enable
USB0_CPU_1XCLKACT	2	rw	0x1	USB controller 0 AMBA Clock control 0: disable, 1: enable
reserved	1	rw	0x0	Reserved. Writes are ignored, read data is zero.
DMA_CPU_2XCLKACT	0	rw	0x1	DMA controller AMBA Clock control 0: disable, 1: enable

Register (slcr) USB0_CLK_CTRL

Name	USB0_CLK_CTRL
Relative Address	0x00000130
Absolute Address	0xF8000130
Width	32 bits
Access Type	rw
Reset Value	0x00101941
Description	USB 0 ULPI Clock Control

Register USB0_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	25:20	rw	0x1	Reserved. Do not modify.
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	13:8	rw	0x19	Reserved. Do not modify.
reserved	7	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	6:4	rw	0x4	Select the source to generate USB controller 0 ULPI clock: 1xx: USB 0 MIO ULPI clock (top level MIO ULPI clock is an input)

Field Name	Bits	Type	Reset Value	Description
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	0	rw	0x1	Reserved. Do not modify.

Register (slcr) USB1_CLK_CTRL

Name	USB1_CLK_CTRL
Relative Address	0x00000134
Absolute Address	0xF8000134
Width	32 bits
Access Type	rw
Reset Value	0x00101941
Description	USB 1 ULPI Clock Control

Register USB1_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	25:20	rw	0x1	Reserved. Do not modify.
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	13:8	rw	0x19	Reserved. Do not modify.
reserved	7	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	6:4	rw	0x4	Select the source to generate USB controller 1 ULPI clock: 1xx: USB 1 MIO ULPI clock (top level MIO ULPI clock is an input)
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	0	rw	0x1	Reserved. Do not modify.

Register (slcr) GEM0_RCLK_CTRL

Name	GEM0_RCLK_CTRL
Relative Address	0x00000138
Absolute Address	0xF8000138
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	GigE 0 Rx Clock and Rx Signals Select

Register GEM0_RCLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	4	rw	0x0	Select the source of the Rx clock, control and data signals: 0: MIO 1: EMIO
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	Ethernet Controler 0 Rx Clock control 0: disable, 1: enable

Register (slcr) GEM1_RCLK_CTRL

Name	GEM1_RCLK_CTRL
Relative Address	0x0000013C
Absolute Address	0xF800013C
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	GigE 1 Rx Clock and Rx Signals Select

Register GEM1_RCLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	4	rw	0x0	Select the source of the Rx clock, control and data signals: 0: MIO 1: EMIO
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	Ethernet Controller 1 Rx Clock control 0: disable, 1: enable

Register (slcr) GEM0_CLK_CTRL

Name	GEM0_CLK_CTRL
Relative Address	0x00000140
Absolute Address	0xF8000140
Width	32 bits

Access Type	rw
Reset Value	0x00003C01
Description	GigE 0 Ref Clock Control

Register GEM0_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x0	Second divisor for Ethernet controller 0 source clock.
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x3C	First divisor for Ethernet controller 0 source clock.
reserved	7	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	6:4	rw	0x0	Selects the source to generate the reference clock 00x: IO PLL. 010: Arm PLL. 011: DDR PLL 1xx: Ethernet controller 0 EMIO clock
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	Ethernet Controller 0 Reference Clock control 0: disable, 1: enable

Register (slcr) GEM1_CLK_CTRL

Name	GEM1_CLK_CTRL
Relative Address	0x00000144
Absolute Address	0xF8000144
Width	32 bits
Access Type	rw
Reset Value	0x00003C01
Description	GigE 1 Ref Clock Control

Register GEM1_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x0	Second divisor for Ethernet controller 1 source clock.
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x3C	First divisor for Ethernet controller 1 source clock.
reserved	7	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
SRCSEL	6:4	rw	0x0	Selects the source to generate the reference clock 00x: IO PLL. 010: Arm PLL. 011: DDR PLL 1xx: Ethernet controller 1 EMIO clock
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	Ethernet Controller 1 Reference Clock control 0: disable, 1: enable

Register (slcr) SMC_CLK_CTRL

Name	SMC_CLK_CTRL
Relative Address	0x00000148
Absolute Address	0xF8000148
Width	32 bits
Access Type	rw
Reset Value	0x00003C21
Description	SMC Ref Clock Control

Register SMC_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x3C	Divisor for SMC source clock.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x2	Select clock source generate SMC clock: 0x: IO PLL, 10: Arm PLL, 11: DDR PLL
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	SMC Reference Clock control 0: disable, 1: enable

Register (slcr) LQSPI_CLK_CTRL

Name	LQSPI_CLK_CTRL
Relative Address	0x0000014C
Absolute Address	0xF800014C
Width	32 bits

Access Type	rw
Reset Value	0x00002821
Description	Quad SPI Ref Clock Control

Register LQSPI_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x28	Divisor for Quad SPI Controller source clock.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x2	Select clock source generate Quad SPI clock: 0x: IO PLL, 10: Arm PLL, 11: DDR PLL
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	Quad SPI Controller Reference Clock control 0: disable, 1: enable

Register (slcr) SDIO_CLK_CTRL

Name	SDIO_CLK_CTRL
Relative Address	0x00000150
Absolute Address	0xF8000150
Width	32 bits
Access Type	rw
Reset Value	0x00001E03
Description	SDIO Ref Clock Control

Register SDIO_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x1E	Provides the divisor used to divide the source clock to generate the required generated clock frequency.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock. 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
CLKACT1	1	rw	0x1	SDIO Controller 1 Clock control. 0: disable, 1: enable
CLKACT0	0	rw	0x1	SDIO Controller 0 Clock control. 0: disable, 1: enable

Register (slcr) UART_CLK_CTRL

Name	UART_CLK_CTRL
Relative Address	0x00000154
Absolute Address	0xF8000154
Width	32 bits
Access Type	rw
Reset Value	0x00003F03
Description	UART Ref Clock Control

Register UART_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x3F	Divisor for UART Controller source clock.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Selects the PLL source to generate the clock. 0x: IO PLL 10: Arm PLL 11: DDR PLL
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT1	1	rw	0x1	UART 1 reference clock active: 0: Clock is disabled 1: Clock is enabled
CLKACT0	0	rw	0x1	UART 0 Reference clock control. 0: disable, 1: enable

Register (slcr) SPI_CLK_CTRL

Name	SPI_CLK_CTRL
Relative Address	0x00000158
Absolute Address	0xF8000158

Width	32 bits
Access Type	rw
Reset Value	0x00003F03
Description	SPI Ref Clock Control

Register SPI_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0x3F	Provides the divisor used to divide the source clock to generate the required generated clock frequency.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock: 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT1	1	rw	0x1	SPI 1 reference clock active: 0: Clock is disabled 1: Clock is enabled
CLKACT0	0	rw	0x1	SPI 0 reference clock active: 0: Clock is disabled 1: Clock is enabled

Register (slcr) CAN_CLK_CTRL

Name	CAN_CLK_CTRL
Relative Address	0x0000015C
Absolute Address	0xF800015C
Width	32 bits
Access Type	rw
Reset Value	0x00501903
Description	CAN Ref Clock Control

Register CAN_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x5	Provides the divisor used to divide the source clock to generate the required generated clock frequency. Second cascade divider.
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR0	13:8	rw	0x19	Provides the divisor used to divide the source clock to generate the required generated clock frequency. First cascade divider
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock: 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT1	1	rw	0x1	CAN 1 Reference Clock active: 0: Clock is disabled 1: Clock is enabled
CLKACT0	0	rw	0x1	CAN 0 Reference Clock active: 0: Clock is disabled 1: Clock is enabled

Register (slcr) CAN_MIOCLK_CTRL

Name	CAN_MIOCLK_CTRL
Relative Address	0x00000160
Absolute Address	0xF8000160
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	CAN MIO Clock Control

Register CAN_MIOCLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:23	rw	0x0	Reserved. Writes are ignored, read data is zero.
CAN1_REF_SEL	22	rw	0x0	CAN 1 Reference Clock selection: 0: From internal PLL. 1: From MIO based on the next field

Field Name	Bits	Type	Reset Value	Description
CAN1_MUX	21:16	rw	0x0	CAN 1 mux selection for MIO. Setting this to zero will select MIO[0] as the clock source. Only values 0-53 are valid.
reserved	15:7	rw	0x0	Reserved. Writes are ignored, read data is zero.
CAN0_REF_SEL	6	rw	0x0	CAN 0 Reference Clock selection: 0: From internal PLL 1: From MIO based on the next field
CAN0_MUX	5:0	rw	0x0	CAN 0 mux selection for MIO. Setting this to zero will select MIO[0] as the clock source. Only values 0-53 are valid.

Register (slcr) DBG_CLK_CTRL

Name	DBG_CLK_CTRL
Relative Address	0x00000164
Absolute Address	0xF8000164
Width	32 bits
Access Type	rw
Reset Value	0x00000F03
Description	SoC Debug Clock Control

Register DBG_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0xF	Provides the divisor used to divide the source clock to generate the required generated debug trace clock frequency.
reserved	7	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	6:4	rw	0x0	Select the source used to generate the clock: 1xx: Source for generated clock EMIO trace clock 00x: Source for generated clock is IO PLL 010: Source for generated clock is Arm PLL 011: Source for generated clock is DDR PLL
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
CPU_1XCLKACT	1	rw	0x1	Debug CPU 1x Clock active. 0 - Clocks are disabled. 1 - Clocks are enabled
CLKACT_TRC	0	rw	0x1	Debug Trace Clock active: 0: Clock is disabled 1: Clock is enabled

Register (slcr) PCAP_CLK_CTRL

Name	PCAP_CLK_CTRL
Relative Address	0x00000168
Absolute Address	0xF8000168
Width	32 bits
Access Type	rw
Reset Value	0x00000F01
Description	PCAP Clock Control

Register PCAP_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR	13:8	rw	0xF	Provides the divisor used to divide the source clock to generate the required generated clock frequency.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock: 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLKACT	0	rw	0x1	Clock active: 0: Clock is disabled 1: Clock is enabled

Register (slcr) TOPSW_CLK_CTRL

Name	TOPSW_CLK_CTRL
Relative Address	0x0000016C
Absolute Address	0xF800016C

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Central Interconnect Clock Control

Register TOPSW_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLK_DIS	0	rw	0x0	Clock disable control: 0: Clock is not disabled 1: Clock can be disabled

Register (slcr) FPGA0_CLK_CTRL

Name	FPGA0_CLK_CTRL
Relative Address	0x00000170
Absolute Address	0xF8000170
Width	32 bits
Access Type	rw
Reset Value	0x00101800
Description	PL Clock 0 Output control

Register FPGA0_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x1	Provides the divisor used to divide the source clock to generate the required generated clock frequency. Second cascade divide
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR0	13:8	rw	0x18	Provides the divisor used to divide the source clock to generate the required generated clock frequency. First cascade divider.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock: 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) FPGA0_THR_CTRL

Name	FPGA0_THR_CTRL
Relative Address	0x00000174
Absolute Address	0xF8000174
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 0 Throttle control

Register FPGA0_THR_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	3	rw	0x0	Must be set to 1'b0 to use this feature
reserved	2	rw	0x0	Must be set to 1'b1 to use this feature
CNT_RST	1	rw	0x0	Reset clock throttle counter when in halt state: 0: No effect 1: Causes counter to be reset once HALT state is entered
CPU_START	0	rw	0x0	Start or restart count on detection of 0 to 1 transition in the value of this bit. A read will return the written value. (Reminder that bits 2&3 must be programmed according to description.) 0: No effect 1: Start count or restart count if previous value was 0

Register (slcr) FPGA0_THR_CNT

Name	FPGA0_THR_CNT
Relative Address	0x00000178
Absolute Address	0xF8000178
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 0 Throttle Count control

Register FPGA0_THR_CNT Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:20	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	19:16	rw	0x0	Reserved. Do not modify.
LAST_CNT	15:0	rw	0x0	Last count value. Specifies the total number of clocks output in debug mode by the clock throttle logic.

Register (slcr) FPGA0_THR_STA

Name	FPGA0_THR_STA
Relative Address	0x0000017C
Absolute Address	0xF800017C
Width	32 bits
Access Type	ro
Reset Value	0x00010000
Description	PL Clock 0 Throttle Status read

Register FPGA0_THR_STA Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:17	ro	0x0	Reserved. Writes are ignored, read data is zero.
RUNNING	16	ro	0x1	Current running status of FPGA clock output: 0: Clock is stopped or in normal mode (OK to change configuration). 1: Clock is running in debug mode (Keep configuration static).
CURR_VAL	15:0	ro	0x0	Current clock throttle counter value, which indicates the number of clock pulses output so far (only accurate when halted).

Register (slcr) FPGA1_CLK_CTRL

Name	FPGA1_CLK_CTRL
Relative Address	0x00000180
Absolute Address	0xF8000180
Width	32 bits
Access Type	rw
Reset Value	0x00101800
Description	PL Clock 1 Output control

Register FPGA1_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x1	Provides the divisor used to divide the source clock to generate the required generated clock frequency. Second cascade divide
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR0	13:8	rw	0x18	Provides the divisor used to divide the source clock to generate the required generated clock frequency. First cascade divider.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock: 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) FPGA1_THR_CTRL

Name	FPGA1_THR_CTRL
Relative Address	0x00000184
Absolute Address	0xF8000184
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 1 Throttle control

Register FPGA1_THR_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	3	rw	0x0	Must be set to 1'b0 to use this feature
reserved	2	rw	0x0	Must be set to 1'b1 to use this feature

Field Name	Bits	Type	Reset Value	Description
CNT_RST	1	rw	0x0	Reset clock throttle counter when in halt state: 0: No effect 1: Causes counter to be reset once HALT state is entered
CPU_START	0	rw	0x0	Start or restart count on detection of 0 to 1 transition in the value of this bit. A read will return the written value. (Reminder that bits 2&3 must be programmed according to description.) 0: No effect 1: Start count or restart count if previous value was 0

Register (slcr) FPGA1_THR_CNT

Name	FPGA1_THR_CNT
Relative Address	0x00000188
Absolute Address	0xF8000188
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 1 Throttle Count

Register FPGA1_THR_CNT Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:20	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	19:16	rw	0x0	Reserved. Do not modify.
LAST_CNT	15:0	rw	0x0	Last count value. Specifies the total number of clocks output in debug mode by the clock throttle logic.

Register (slcr) FPGA1_THR_STA

Name	FPGA1_THR_STA
Relative Address	0x0000018C
Absolute Address	0xF800018C
Width	32 bits
Access Type	ro
Reset Value	0x00010000
Description	PL Clock 1 Throttle Status control

Register FPGA1_THR_STA Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:17	ro	0x0	Reserved. Writes are ignored, read data is zero.
RUNNING	16	ro	0x1	Current running status of FPGA clock output: 0: Clock is stopped or in normal mode (OK to change configuration). 1: Clock is running in debug mode (Keep configuration static).
CURR_VAL	15:0	ro	0x0	Current clock throttle counter value, which indicates the number of clock pulses output so far (only accurate when halted).

Register (slcr) FPGA2_CLK_CTRL

Name	FPGA2_CLK_CTRL
Relative Address	0x00000190
Absolute Address	0xF8000190
Width	32 bits
Access Type	rw
Reset Value	0x00101800
Description	PL Clock 2 output control

Register FPGA2_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x1	Provides the divisor used to divide the source clock to generate the required generated clock frequency. Second cascade divide
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR0	13:8	rw	0x18	Provides the divisor used to divide the source clock to generate the required generated clock frequency. First cascade divider.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock: 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) FPGA2_THR_CTRL

Name	FPGA2_THR_CTRL
Relative Address	0x00000194
Absolute Address	0xF8000194
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 2 Throttle Control

Register FPGA2_THR_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	3	rw	0x0	Must be set to 1'b0 to use this feature
reserved	2	rw	0x0	Must be set to 1'b1 to use this feature
CNT_RST	1	rw	0x0	Reset clock throttle counter when in halt state: 0: No effect 1: Causes counter to be reset once HALT state is entered
CPU_START	0	rw	0x0	Start or restart count on detection of 0 to 1 transition in the value of this bit. A read will return the written value. (Reminder that bits 2&3 must be programmed according to description.) 0: No effect 1: Start count or restart count if previous value was 0

Register (slcr) FPGA2_THR_CNT

Name	FPGA2_THR_CNT
Relative Address	0x00000198
Absolute Address	0xF8000198
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 2 Throttle Count

Register FPGA2_THR_CNT Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:20	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	19:16	rw	0x0	Reserved. Do not modify.
LAST_CNT	15:0	rw	0x0	Last count value. Specifies the total number of clocks output in debug mode by the clock throttle logic.

Register (slcr) FPGA2_THR_STA

Name	FPGA2_THR_STA
Relative Address	0x0000019C
Absolute Address	0xF800019C
Width	32 bits
Access Type	ro
Reset Value	0x00010000
Description	PL Clock 2 Throttle Status

Register FPGA2_THR_STA Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:17	ro	0x0	Reserved. Writes are ignored, read data is zero.
RUNNING	16	ro	0x1	Current running status of FPGA clock output: 0: Clock is stopped or in normal mode (OK to change configuration). 1: Clock is running in debug mode (Keep configuration static).
CURR_VAL	15:0	ro	0x0	Current clock throttle counter value, which indicates the number of clock pulses output so far (only accurate when halted).

Register (slcr) FPGA3_CLK_CTRL

Name	FPGA3_CLK_CTRL
Relative Address	0x000001A0
Absolute Address	0xF80001A0
Width	32 bits
Access Type	rw
Reset Value	0x00101800
Description	PL Clock 3 output control

Register FPGA3_CLK_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:26	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR1	25:20	rw	0x1	Provides the divisor used to divide the source clock to generate the required generated clock frequency. Second cascade divide
reserved	19:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
DIVISOR0	13:8	rw	0x18	Provides the divisor used to divide the source clock to generate the required generated clock frequency. First cascade divider.
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SRCSEL	5:4	rw	0x0	Select the source used to generate the clock: 0x: Source for generated clock is IO PLL. 10: Source for generated clock is Arm PLL. 11: Source for generated clock is DDR PLL.
reserved	3:0	rw	0x0	Reserved. Writes are ignored, read data is zero.

Register (slcr) FPGA3_THR_CTRL

Name	FPGA3_THR_CTRL
Relative Address	0x000001A4
Absolute Address	0xF80001A4
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 3 Throttle Control

Register FPGA3_THR_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	3	rw	0x0	Must be set to 1'b0 to use this feature
reserved	2	rw	0x0	Must be set to 1'b1 to use this feature

Field Name	Bits	Type	Reset Value	Description
CNT_RST	1	rw	0x0	Reset clock throttle counter when in halt state: 0: No effect 1: Causes counter to be reset once HALT state is entered
CPU_START	0	rw	0x0	Start or restart count on detection of 0 to 1 transition in the value of this bit. A read will return the written value. (Reminder that bits 2&3 must be programmed according to description.) 0: No effect 1: Start count or restart count if previous value was 0

Register (slcr) FPGA3_THR_CNT

Name	FPGA3_THR_CNT
Relative Address	0x000001A8
Absolute Address	0xF80001A8
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PL Clock 3 Throttle Count

Register FPGA3_THR_CNT Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:20	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	19:16	rw	0x0	Reserved. Do not modify.
LAST_CNT	15:0	rw	0x0	Last count value. Specifies the total number of clocks output in debug mode by the clock throttle logic.

Register (slcr) FPGA3_THR_STA

Name	FPGA3_THR_STA
Relative Address	0x000001AC
Absolute Address	0xF80001AC
Width	32 bits
Access Type	ro
Reset Value	0x00010000
Description	PL Clock 3 Throttle Status

Register FPGA3_THR_STA Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:17	ro	0x0	Reserved. Writes are ignored, read data is zero.
RUNNING	16	ro	0x1	Current running status of FPGA clock output: 0: Clock is stopped or in normal mode (OK to change configuration). 1: Clock is running in debug mode (Keep configuration static).
CURR_VAL	15:0	ro	0x0	Current clock throttle counter value, which indicates the number of clock pulses output so far (only accurate when halted).

Register (slcr) CLK_621_TRUE

Name	CLK_621_TRUE
Relative Address	0x000001C4
Absolute Address	0xF80001C4
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	CPU Clock Ratio Mode select

Register CLK_621_TRUE Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CLK_621_TRUE	0	rw	0x1	Select the CPU clock ratio: (When this register changes, no access are allowed to OCM.) 0: 4:2:1 1: 6:2:1

Register (slcr) PSS_RST_CTRL

Name	PSS_RST_CTRL
Relative Address	0x00000200
Absolute Address	0xF8000200
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description PS Software Reset Control

Register PSS_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
SOFT_RST	0	rw	0x0	Processing System software reset control signal. 0: no affect 1: asserts PS software reset pulse (entire system except clock generator) There is no need to write a 0, the hardware generates a pulse everytime a 1 is written.

Register (slcr) DDR_RST_CTRL

Name DDR_RST_CTRL

Relative Address 0x00000204

Absolute Address 0xF8000204

Width 32 bits

Access Type rw

Reset Value 0x00000000

Description DDR Software Reset Control

Register DDR_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
DDR_RST	0	rw	0x0	DDR software reset control signal 0: disable, 1: enable

Register (slcr) TOPSW_RST_CTRL

Name TOPSW_RST_CTRL

Relative Address 0x00000208

Absolute Address 0xF8000208

Width 32 bits

Access Type rw

Reset Value 0x00000000

Description Central Interconnect Reset Control

Register TOPSW_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
TOPSW_RST	0	rw	0x0	Central Interconnect Reset Control: 0: de-assert (no reset) 1: assert Care must be taken to ensure that the AXI interconnect does not have outstanding transactions and the bus is idle.

Register (slcr) DMAC_RST_CTRL

Name	DMAC_RST_CTRL
Relative Address	0x0000020C
Absolute Address	0xF800020C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMAC Software Reset Control

Register DMAC_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
DMAC_RST	0	rw	0x0	DMA Controller software reset signal. 0: de-assert (DMA controller TrustZone register is read only) 1: assert (DMA controller TrustZone register is writeable)

Register (slcr) USB_RST_CTRL

Name	USB_RST_CTRL
Relative Address	0x00000210
Absolute Address	0xF8000210
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	USB Software Reset Control

Register USB_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
USB1_CPU1X_RST	1	rw	0x0	USB 1 master and slave AMBA interfaces software reset: 0: de-assert (no reset) 1: assert (held in reset)
USB0_CPU1X_RST	0	rw	0x0	USB 0 master and slave AMBA interfaces software reset: 0: de-assert (no reset) 1: assert (held in reset)

Register (slcr) GEM_RST_CTRL

Name	GEM_RST_CTRL
Relative Address	0x00000214
Absolute Address	0xF8000214
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Gigabit Ethernet SW Reset Control

Register GEM_RST_CTRL Details

Each Gigabit Ethernet controller has 3 clock domains and each clock domain has a reset control:

* Reference clock domain reset

* RxClock domain reset

* CPU_1x clock domain reset

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	Reserved. Writes are ignored, read data is zero.
GEM1_REF_RST	7	rw	0x0	Gigabit Ethernet 1 reference clock reset: 0: de-assert (no reset) 1: assert (interfaces are held in reset)
GEM0_REF_RST	6	rw	0x0	Gigabit Ethernet 0 reference clock domain reset: 0: de-assert (no reset) 1: assert (controller is held in reset)
GEM1_RX_RST	5	rw	0x0	Gigabit Ethernet 1 Rx clock domain reset: 0: de-assert (no reset) 1: assert (held in reset)

Field Name	Bits	Type	Reset Value	Description
GEM0_RX_RST	4	rw	0x0	Gigabit Ethernet 0 Rx clock domain reset: 0: de-assert (no reset) 1: assert (held in reset)
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
GEM1_CPU1X_RST	1	rw	0x0	Gigabit Ethernet 1 CPU_1x clock domain reset: 0: de-assert (no reset) 1: assert (held in reset)
GEM0_CPU1X_RST	0	rw	0x0	Gigabit Ethernet 0 CPU_1x clock domain reset: 0: de-assert (no reset) 1: assert (held in reset)

Register (slcr) SDIO_RST_CTRL

Name	SDIO_RST_CTRL
Relative Address	0x00000218
Absolute Address	0xF8000218
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	SDIO Software Reset Control

Register SDIO_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
SDIO1_REF_RST	5	rw	0x0	SDIO 1 reference clock domain reset: 0: de-assert (no reset) 1: assert (controller is held in reset)
SDIO0_REF_RST	4	rw	0x0	SDIO 0 reference clock domain reset: 0: de-assert (no reset) 1: assert (controller is held in reset)
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
SDIO1_CPU1X_RST	1	rw	0x0	SDIO 1 master and slave AMBA interfaces reset: 0: de-assert (no reset) 1: assert (held in reset)
SDIO0_CPU1X_RST	0	rw	0x0	SDIO 0 master and slave AMBA interfaces reset: 0: de-assert (no reset) 1: assert (held in reset)

Register (slcr) SPI_RST_CTRL

Name	SPI_RST_CTRL
Relative Address	0x0000021C
Absolute Address	0xF800021C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	SPI Software Reset Control

Register SPI_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
SPI1_REF_RST	3	rw	0x0	SPI 1 Reference software reset. On assertion of this reset, the Reference clock portion of the SPI 1 subsystem will be reset. 0: No reset 1: Reference clock portion of SPI 1 subsytem held in reset
SPI0_REF_RST	2	rw	0x0	SPI 0 Reference software reset. On assertion of this reset, the Reference clock portion of the SPI 0 subsystem will be reset. 0: No reset 1: Reference clock portion of SPI 0 subsytem held in reset
SPI1_CPU1X_RST	1	rw	0x0	SPI 1 AMBA software reset. On assertion of this reset, the AMBA clock portion of the SPI 1 subsystem will be reset. 0: No reset 1: AMBA clock portion of SPI 1 subsytem held in reset
SPI0_CPU1X_RST	0	rw	0x0	SPI 0 AMBA software reset. On assertion of this reset, the AMBA clock portion of the SPI 0 subsystem will be reset. 0: No reset 1: AMBA clock portion of SPI 0 subsytem held in reset

Register (slcr) CAN_RST_CTRL

Name	CAN_RST_CTRL
Relative Address	0x00000220
Absolute Address	0xF8000220
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	CAN Software Reset Control

Register CAN_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	3	rw	0x0	Reserved. Writes will maintain value
reserved	2	rw	0x0	Reserved. Writes will maintain value
CAN1_CPU1X_RST	1	rw	0x0	CAN 1 AMBA software reset. On assertion of this reset, the AMBA clock portion of the CAN 1 subsystem will be reset. 0: No reset 1: AMBA clock portion of CAN 1 subsytem held in reset
CAN0_CPU1X_RST	0	rw	0x0	CAN 0 AMBA software reset. On assertion of this reset, the AMBA clock portion of the CAN 0 subsystem will be reset. 0: No reset 1: AMBA clock portion of CAN 0 subsytem held in reset

Register (slcr) I2C_RST_CTRL

Name	I2C_RST_CTRL
Relative Address	0x00000224
Absolute Address	0xF8000224
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	I2C Software Reset Control

Register I2C_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
I2C1_CPU1X_RST	1	rw	0x0	I2C 1 AMBA software reset. On assertion of this reset, the AMBA clock portion of the I2C 1 subsystem will be reset. 0: No reset 1: AMBA clock portion of I2C 1 subsytem held in reset
I2C0_CPU1X_RST	0	rw	0x0	I2C 0 AMBA software reset. On assertion of this reset, the AMBA clock portion of the I2C 0 subsystem will be reset. 0: No reset 1: AMBA clock portion of I2C 0 subsytem held in reset

Register (slcr) UART_RST_CTRL

Name	UART_RST_CTRL
Relative Address	0x00000228
Absolute Address	0xF8000228
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	UART Software Reset Control

Register UART_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
UART1_REF_RST	3	rw	0x0	UART 1 Reference software reset. 0: deassert soft reset 1: assert soft reset
UART0_REF_RST	2	rw	0x0	UART 0 Reference software reset. 0: deassert soft reset 1: assert soft reset

Field Name	Bits	Type	Reset Value	Description
UART1_CPU1X_RST	1	rw	0x0	UART 1 AMBA software reset. On assertion of this reset, the AMBA clock portion of the UART 1 subsystem will be reset. 0: No reset 1: AMBA clock portion of UART 1 subsytem held in reset
UART0_CPU1X_RST	0	rw	0x0	UART 0 AMBA software reset. On assertion of this reset, the AMBA clock portion of the UART 0 subsystem will be reset. 0: No reset 1: AMBA clock portion of UART 0 subsytem held in reset

Register (slcr) GPIO_RST_CTRL

Name	GPIO_RST_CTRL
Relative Address	0x0000022C
Absolute Address	0xF800022C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	GPIO Software Reset Control

Register GPIO_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
GPIO_CPU1X_RST	0	rw	0x0	GPIO AMBA software reset. On assertion of this reset, the AMBA clock portion of the GPIO subsystem will be reset. 0: No reset 1: AMBA clock portion of GPIO subsytem held in reset

Register (slcr) LQSPI_RST_CTRL

Name	LQSPI_RST_CTRL
Relative Address	0x00000230
Absolute Address	0xF8000230
Width	32 bits

Access Type	rw
Reset Value	0x00000000
Description	Quad SPI Software Reset Control

Register LQSPI_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
QSPI_REF_RST	1	rw	0x0	Quad SPI Reference software reset. On assertion of this reset, the Reference clock portion of the QSPI subsystem will be reset. 0: No reset. 1: Reference clock portion of QSPI subsytem held in reset.
LQSPI_CPU1X_RST	0	rw	0x0	Quad SPI AMBA software reset. On assertion of this reset, the AMBA clock portion of the LQSPI subsystem will be reset. 0: No reset 1: AMBA clock portion of QSPI subsytem held in reset

Register (slcr) SMC_RST_CTRL

Name	SMC_RST_CTRL
Relative Address	0x00000234
Absolute Address	0xF8000234
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	SMC Software Reset Control

Register SMC_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
SMC_REF_RST	1	rw	0x0	SMC Reference software reset. On assertion of this reset, the Reference clock portion of the SMC subsystem will be reset. 0: No reset 1: Reference clock portion of SMC subsytem held in reset
SMC_CPU1X_RST	0	rw	0x0	SMC AMBA software reset. On assertion of this reset, the AMBA clock portion of the SMC subsystem will be reset. 0: No reset 1: AMBA clock portion of SMC subsytem held in reset

Register (slcr) OCM_RST_CTRL

Name	OCM_RST_CTRL
Relative Address	0x00000238
Absolute Address	0xF8000238
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	OCM Software Reset Control

Register OCM_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
OCM_RST	0	rw	0x0	OCM software reset. On assertion of this reset, the OCM subsystem will be reset. 0: No reset 1: OCM subsytem held in reset

Register (slcr) FPGA_RST_CTRL

Name	FPGA_RST_CTRL
Relative Address	0x00000240
Absolute Address	0xF8000240
Width	32 bits
Access Type	rw
Reset Value	0x01F33F0F

Description FPGA Software Reset Control

Register FPGA_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:25	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	24	rw	0x1	Reserved - always write with 0
reserved	23	rw	0x1	Reserved - always write with 0
reserved	22	rw	0x1	Reserved - always write with 0
reserved	21	rw	0x1	Reserved - always write with 0
reserved	20	rw	0x1	Reserved - always write with 0
reserved	19:18	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	17	rw	0x1	Reserved - always write with 0
reserved	16	rw	0x1	Reserved - always write with 0
reserved	15:14	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	13	rw	0x1	Reserved - always write with 0
reserved	12	rw	0x1	Reserved - always write with 0
reserved	11	rw	0x1	Reserved - always write with 0
reserved	10	rw	0x1	Reserved - always write with 0
reserved	9	rw	0x1	Reserved - always write with 0
reserved	8	rw	0x1	Reserved - always write with 0
reserved	7:4	rw	0x0	Reserved. Writes are ignored, read data is zero.
FPGA3_OUT_RST	3	rw	0x1	PL Reset 3 (FCLKRESETN3 output signal). Refer to the PS7 wrapper in EDK for possible signal inversion. Logic level on the FCLKRESETN3 signal: 0: De-assert reset (High logic level). 1: Assert Reset (Low logic state)
FPGA2_OUT_RST	2	rw	0x1	PL Reset 2 (FCLKRESETN2 output signal). Refer to the PS7 wrapper in EDK for possible signal inversion. Logic level on the FCLKRESETN2 signal: 0: De-assert reset (High logic level). 1: Assert Reset (Low logic state)

Field Name	Bits	Type	Reset Value	Description
FPGA1_OUT_RST	1	rw	0x1	PL Reset 1 (FCLKRESETN1 output signal). Refer to the PS7 wrapper in EDK for possible signal inversion. Logic level on the FCLKRESETN1 signal: 0: De-assert reset (High logic level). 1: Assert Reset (Low logic state)
FPGA0_OUT_RST	0	rw	0x1	PL Reset 0 (FCLKRESETN0 output signal). Refer to the PS7 wrapper in EDK for possible signal inversion. Logic level on the FCLKRESETN0 signal: 0: De-assert reset (High logic level). 1: Assert Reset (Low logic state)

Register (slcr) A9_CPU_RST_CTRL

Name	A9_CPU_RST_CTRL
Relative Address	0x00000244
Absolute Address	0xF8000244
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	CPU Reset and Clock control

Register A9_CPU_RST_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	rw	0x0	Reserved. Writes are ignored, read data is zero.
PERI_RST	8	rw	0x0	CPU peripheral soft reset. 0: de-assert (no reset) 1: assert (held in reset)
reserved	7:6	rw	0x0	Reserved. Writes are ignored, read data is zero.
A9_CLKSTOP1	5	rw	0x0	CPU 1 clock stop control: 0: no stop (CPU runs) 1: clock stopped
A9_CLKSTOP0	4	rw	0x0	CPU 0 clock stop control: 0: no stop (CPU runs) 1: clock stopped
reserved	3:2	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
A9_RST1	1	rw	0x0	CPU 1 software reset control: 0: de-assert (no reset) 1: assert (held in reset)
A9_RST0	0	rw	0x0	CPU 0 software reset control: 0: de-assert (no reset) 1: assert (held in reset)

Register (slcr) RS_AWDT_CTRL

Name	RS_AWDT_CTRL
Relative Address	0x0000024C
Absolute Address	0xF800024C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Watchdog Timer Reset Control

Register RS_AWDT_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved. Writes are ignored, read data is zero.
CTRL1	1	rw	0x0	Select the target for the APU watchdog timer 1 reset signal. Route the WDT reset to: 0: the same system level as PS_SRST_B 1: the CPU associated with the watchdog timer
CTRL0	0	rw	0x0	Select the target for the APU watchdog timer 0 reset signal. Route the WDT reset to: 0: the same system level as PS_SRST_B 1: the CPU associated with the watchdog timer

Register (slcr) REBOOT_STATUS

Name	REBOOT_STATUS
Relative Address	0x00000258
Absolute Address	0xF8000258
Width	32 bits
Access Type	rw
Reset Value	0x00400000

Description Reboot Status, persistent

Register REBOOT_STATUS Details

The Reboot Status persistent through all resets except Power-on reset.

Field Name	Bits	Type	Reset Value	Description
REBOOT_STATE	31:24	rw	0x0	General 32-bit R/W field to allow software to store information that persists through all resets except power-on reset. This field is reset by POR only. The ROM will put the last known reset reason into this register.
reserved	23	rw	0x0	Reserved.
POR	22	rw	0x1	Last reset was due to POR (power on reset), if set. This field is written by ROM code.
SRST_B	21	rw	0x0	Last reset was due to SRST_B (soft reset), if set. This field is written by ROM code.
DBG_RST	20	rw	0x0	Last reset was due to debug system reset, if set. This field is written by ROM code.
SLC_RST	19	rw	0x0	Last reset was due to SLC soft reset, if set. This field is written by ROM code.
AWDT1_RST	18	rw	0x0	Last reset was due to APU watchdog timer 1, if set. This field is written by ROM code.
AWDT0_RST	17	rw	0x0	Last reset was due to APU watchdog timer 0, if set. This field is written by ROM code
SWDT_RST	16	rw	0x0	Last reset was due to system watchdog timeout, if set (see watchdog status for more details). This field is written by ROM code
BOOTROM_ERROR_CODE	15:0	rw	0x0	This field is written by the BootROM to describe errors that occur during the boot proceess. Refer to the BootROM debug status section in the Zynq-7000 Technical Reference Manual, UG585.

Register (slcr) BOOT_MODE

Name BOOT_MODE

Relative Address 0x0000025C

Absolute Address 0xF800025C

Width 32 bits

Access Type mixed

Reset Value x

Description Boot Mode Strapping Pins

Register BOOT_MODE Details

Boot mode strapping pins are sampled when Power-on Reset deasserts. The logic levels are stored in this register. The explanation of these boot mode pin settings are explained in the boot mode section of the Zynq Technical Reference Manual.

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
PLL_BYPASS	4	ro	0x0	Boot mode pins are sampled when Power-on Reset deasserts. The logic levels are stored in this register. The PLL_BYPASS pin sets the initial operating mode of all three PLL clocks (Arm, IO and DDR): 0: PLLs are enabled and their outputs are routed to the clock generators 1: PLLs are disabled and bypassed
BOOT_MODE	3:0	ro	x	Boot mode pins are sampled when Power-on Reset deasserts. The logic levels are stored in this register. The interpretation of these boot mode values are explained in the boot mode section of the Zynq Technical Reference Manual.

Register (slcr) APU_CTRL

Name	APU_CTRL
Relative Address	0x00000300
Absolute Address	0xF8000300
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	APU Control

Register APU_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:3	rw	0x0	Reserved. Writes are ignored, read data is zero.
CFGSDISABLE	2	rw	0x0	Disable write access to some system control processor registers, and some GIC registers. Set only. Once set, individual core reset cannot reset this value. This field is reset by POR only.
CP15SDISABLE	1:0	rw	0x0	Disable write access to some system control processor (CP15) registers, in each processor. Set only. Once set, individual core reset cannot reset this value. This field is reset by POR only.

Register (slcr) WDT_CLK_SEL

Name	WDT_CLK_SEL
Relative Address	0x00000304
Absolute Address	0xF8000304
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	SWDT clock source select

Register WDT_CLK_SEL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
SEL	0	rw	0x0	System watchdog timer clock source selection: 0: internal clock CPU_1x 1: external clock from PL via EMIO, or from pinout via MIO

Register (slcr) TZ_DMA_NS

Name	TZ_DMA_NS
Relative Address	0x00000440
Absolute Address	0xF8000440
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMAC TrustZone Config

Register TZ_DMA_NS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Should Be Zero
DMAC_NS	0	rw	0x0	TZ security (connected to boot_manager_ns on DMAC): 0: secure, DMAC operates in the secure state. 1: non-secure, DMAC operates in the non-secure state.

Register (slcr) TZ_DMA_IRQ_NS

Name	TZ_DMA_IRQ_NS
Relative Address	0x00000444
Absolute Address	0xF8000444
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMAC TrustZone Config for Interrupts

Register TZ_DMA_IRQ_NS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	rw	0x0	Should Be Zero
DMA_IRQ_NS	15:0	rw	0x0	TZ security (connected to boot_irq_ns on DMAC): 0: secure, DMAC operates in the secure state. 1: non-secure, DMAC interrupt/event bit is in the non-secure state.

Register (slcr) TZ_DMA_PERIPH_NS

Name	TZ_DMA_PERIPH_NS
Relative Address	0x00000448
Absolute Address	0xF8000448
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DMAC TrustZone Config for Peripherals

Register TZ_DMA_PERIPH_NS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	Should Be Zero
DMAC_PERIPH_NS	3:0	rw	0x0	TZ security (connected to boot_periph_ns on DMAC): 0: secure, DMAC operates in the secure state. 1: non-secure, reset value: DMAC peripheral i/f is in the non-secure state.

Register (slcr) PSS_IDCODE

Name	PSS_IDCODE
Relative Address	0x00000530
Absolute Address	0xF8000530
Width	32 bits
Access Type	ro
Reset Value	x
Description	PS IDCODE

Register PSS_IDCODE Details

Field Name	Bits	Type	Reset Value	Description
REVISION	31:28	ro	x	Revision code
FAMILY	27:21	ro	0x1B	Family code
SUBFAMILY	20:17	ro	0x9	Subfamily code
DEVICE	16:12	ro	x	Device code 7z010: 0x02 7z015: 0x1b 7z020: 0x07 7z030: 0x0c 7z045: 0x11
MANUFACTURER_ID	11:1	ro	0x49	Manufacturer ID
reserved	0	ro	0x1	Reserved. Writes are ignored, read data is one.

Register (slcr) DDR_URGENT

Name	DDR_URGENT
Relative Address	0x00000600
Absolute Address	0xF8000600
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DDR Urgent Control

Register DDR_URGENT Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	rw	0x0	Reserved
S3_ARURGENT	7	rw	0x0	Set Read port 3 prioritization.
S2_ARURGENT	6	rw	0x0	Set Read port 3 prioritization.
S1_ARURGENT	5	rw	0x0	Set Read port 2 prioritization.
S0_ARURGENT	4	rw	0x0	Set Read port 0 prioritization.
S3_AWURGENT	3	rw	0x0	Set Write port 3 prioritization.
S2_AWURGENT	2	rw	0x0	Set Write port 2 prioritization.
S1_AWURGENT	1	rw	0x0	Set Write port 1 prioritization.
S0_AWURGENT	0	rw	0x0	Set Write port 0 prioritization.

Register (slcr) DDR_CAL_START

Name	DDR_CAL_START
Relative Address	0x0000060C
Absolute Address	0xF800060C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DDR Calibration Start Triggers

Register DDR_CAL_START Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:2	rw	0x0	Reserved. Writes are ignored, read data is zero.

Field Name	Bits	Type	Reset Value	Description
START_CAL_DLL	1	wo	0x0	This register creates a pulse that is first synchronised into the ddr_clk domain and then directly drives the co_gs_dll_calib input into the DDR controller. This signal is a command that indicates to the controller to issue a dll_calib to the DRAM. This signal should pulse for 1 ddrc_core_clk clock cycle to request a dll_calib to be issued. This is only required if the DDR controller register reg_ddrc_dis_dll_calib is 1. If reg_ddrc_dis_dll_calib is 0, the controller will automatically issue DLL Calibs. 0: Do nothing. 1: Start DLL calibration command. A read of this register returns zero.
START_CAL_SHORT	0	wo	0x0	This register creates a pulse that is first synchronized into the ddr_clk domain and then directly drives the co_gs_zq_calib_short input into the DDR controller. This is required to pulse for 1 clock to issue ZQ Calibration Short Command to the DDR. There should be a minimum of 512 clks gap between 2 ZQ Calib Short commands from the core. If DDR controller register reg_ddrc_dis_auto_zq=0, asserting co_gs_zq_calib_short is not required, as this will be done automatically. If reg_ddrc_dis_auto_zq=1, then the core logic is required to assert co_gs_zq_calib_short periodically to update DDR3 ZQ calibration. 0: Do nothing. 1: Start ZQ calibration short command. A read of this register returns zero.

Register (slcr) DDR_REF_START

Name	DDR_REF_START
Relative Address	0x00000614
Absolute Address	0xF8000614
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DDR Refresh Start Triggers

Register DDR_REF_START Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
START_REF	0	wo	0x0	This register creates a pulse that is first synchronized into the ddr_clk domain and then directly drives the co_gs_rank_refresh input into the DDR controller. This register must be used with the Virage DRAM controller register bit reg_ddrc_dis_auto_refresh. This signal is a command that indicates to the controller to issue a refresh to the DRAM. One bit per rank. This signal should pulse for 1 ddrc_core_clk clock cycle to request a refresh to be issued. 0: Do nothing. 1: Start refresh. A read of this register returns zero.

Register (slcr) DDR_CMD_STA

Name	DDR_CMD_STA
Relative Address	0x00000618
Absolute Address	0xF8000618
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DDR Command Store Status

Register DDR_CMD_STA Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
CMD_Q_NEMPTY	0	ro	0x0	DDR controller command store fill status. 0: indicates DDRC command store is empty. 1: indicates there are commands pending in DDRC command store. This register is a continuous monitor of the ddrc_co_q_not_empty output from the DDR controller, which is first synchronised from ddr_clk into amba1x_clk.

Register (slcr) DDR_URGENT_SEL

Name	DDR_URGENT_SEL

Relative Address	0x0000061C
Absolute Address	0xF800061C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DDR Urgent Select

Register DDR_URGENT_SEL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	rw	0x0	Reserved. Writes are ignored, read data is zero.
S3_ARQOS_MODE	15:14	rw	0x0	Selects between the AXI port s3_awqos[3], fabric signal or static register to drive the DDRC urgent bit. 00: DDRC s3_awurgent bit is driven from the 'S3_AWURGENT' field of the DDR_URGENT_VAL register. 01: DDRC s3_awurgent bit is driven from the s3_awqos bit. 10: DDRC s3_awurgent bit is driven from the fabric ddr_arb[3] input. 11: undefined
S2_ARQOS_MODE	13:12	rw	0x0	Selects between the AXI port s2_arqos[3], fabric signal or static register to drive the DDRC urgent bit. 00: DDRC s2_arurgent bit is driven from the 'S2_ARURGENT' field of the DDR_URGENT_VAL register. 01: DDRC s2_arurgent bit is driven from the s2_arqos bit. 10: DDRC s2_arurgent bit is driven from the fabric ddr_arb[2] input. 11: undefined
S1_ARQOS_MODE	11:10	rw	0x0	Selects between the AXI port s1_arqos[3], fabric signal or static register to drive the DDRC urgent bit. 00: DDRC s1_arurgent bit is driven from the 'S1_ARURGENT' field of the DDR_URGENT_VAL register. 01: DDRC s1_arurgent bit is driven from the s1_arqos bit. 10: DDRC s1_arurgent bit is driven from the fabric ddr_arb[1] input. 11: undefined.

Field Name	Bits	Type	Reset Value	Description
S0_ARQOS_MODE	9:8	rw	0x0	Selects between the fabric signal or static register to drive the DDRC urgent bit. 00: DDRC s0_arurgent bit is driven from the 'S0_ARURGENT' field of the DDR_URGENT_VAL register. x1: undefined 10: DDRC s0_arurgent bit is driven from the fabric ddr_arb[0] input. 11: undefined
S3_AWQOS_MODE	7:6	rw	0x0	Selects between the AXI port s3_awqos[3], fabric signal or static register to drive the DDRC urgent bit. 00: DDRC s3_awurgent bit is driven from the 'S3_AWURGENT' field of the DDR_URGENT_VAL register. 01: DDRC s3_awurgent bit is driven from the s3_awqos bit. 10: DDRC s3_awurgent bit is driven from the fabric ddr_arb[3] input. 11: undefined
S2_AWQOS_MODE	5:4	rw	0x0	Selects between the AXI port s2_awqos[3], fabric signal or static register to drive the DDRC urgent bit. 00: DDRC s2_awurgent bit is driven from the 'S2_AWURGENT' field of the DDR_URGENT_VAL register. 01: DDRC s2_awurgent bit is driven from the s2_awqos bit. 10: DDRC s2_awurgent bit is driven from the fabric ddr_arb[2] input. 11: undefined

Field Name	Bits	Type	Reset Value	Description
S1_AWQOS_MODE	3:2	rw	0x0	Selects between the AXI port s1_awqos[3], fabric signal or static register to drive the DDRC urgent bit. 00: DDRC s1_awurgent bit is driven from the 'S1_AWURGENT' field of the DDR_URGENT_VAL register. 01: DDRC s1_awurgent bit is driven from the s1_awqos bit. 10: DDRC s1_awurgent bit is driven from the fabric ddr_arb[1] input. 11: undefined
S0_AWQOS_MODE	1:0	rw	0x0	Selects between the fabric signal or static register to drive the DDRC urgent bit. 00: The DDRC s0_awurgent bit is driven from the 'S0_AWURGENT' field of the DDR_URGENT_VAL register. x1: undefined 10: The DDRC s0_awurgent bit is driven from the fabric ddr_arb[0] input. 11: undefined

Register (slcr) DDR_DFI_STATUS

Name	DDR_DFI_STATUS
Relative Address	0x00000620
Absolute Address	0xF8000620
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DDR DFI status

Register DDR_DFI_STATUS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	rw	0x0	Reserved. Writes are ignored, read data is zero.
DFI_CAL_ST	0	ro	0x0	This signal is intended to allow a calibration of the IOB's at a time when the DDR controller is in its calibration mode, i.e. during an idle period.

Register (slcr) MIO_PIN_00

Name	MIO_PIN_00
Relative Address	0x00000700

Absolute Address	0xF8000700
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 0 Control

Register MIO_PIN_00 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Disable HSTL Input Buffer to save power when it is an output-only (IO_Type must be HSTL). 0: enable 1: disable
PULLUP	12	rw	0x1	Enables Pullup on IO Buffer pin 0: disable 1: enable
IO_Type	11:9	rw	0x3	Select the IO Buffer Type. 000: Reserved 001: LVCMOS18 010: LVCMOS25 011: LVCMOS33 100: HSTL 101: Reserved 110: Reserved 111: Reserved
Speed	8	rw	0x0	Select IO Buffer Edge Rate, applicable when IO_Type is LVCMOS18, LVCMOS25 or LVCMOS33. 0: Slow CMOS edge 1: Fast CMOS edge
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 0 (bank 0), Input/Output others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Chip Select 0, Output 10: NAND Flash Chip Select, Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: reserved

Field Name	Bits	Type	Reset Value	Description
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 1 chip select, Output
TRI_ENABLE	0	rw	0x1	Tri-state enable, active high. 0: disable 1: enable

Register (slcr) MIO_PIN_01

Name	MIO_PIN_01
Relative Address	0x00000704
Absolute Address	0xF8000704
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 1 Control

Register MIO_PIN_01 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 1 (bank 0), Input/Output others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM Address Bit 25, Output 10: SRAM/NOR Chip Select 1, Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: reserved

Field Name	Bits	Type	Reset Value	Description
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 0 Chip Select, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_02

Name	MIO_PIN_02
Relative Address	0x00000708
Absolute Address	0xF8000708
Width	32 bits
Access Type	rw
Reset Value	0x00000601
Description	MIO Pin 2 Control

Register MIO_PIN_02 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x0	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 2 (bank 0), Input/Output others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: NAND Flash ALEn, Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 8, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 0 IO Bit 0, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_03

Name	MIO_PIN_03
Relative Address	0x0000070C
Absolute Address	0xF800070C
Width	32 bits
Access Type	rw
Reset Value	0x00000601
Description	MIO Pin 3 Control

Register MIO_PIN_03 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x0	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 3 (bank 0), Input/Output others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data bit 0, Input/Output 10: NAND WE_B, Output 11: SDIO 1 Card Power, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 9, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 0 IO Bit 1, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_04

Name	MIO_PIN_04
Relative Address	0x00000710
Absolute Address	0xF8000710

Width	32 bits
Access Type	rw
Reset Value	0x00000601
Description	MIO Pin 4 Control

Register MIO_PIN_04 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x0	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 4 (bank 0), Input/Output others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data Bit 1, Input/Output 10: NAND Flash IO Bit 2, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 10, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 0 IO Bit 2, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_05

Name	MIO_PIN_05
Relative Address	0x00000714
Absolute Address	0xF8000714
Width	32 bits
Access Type	rw
Reset Value	0x00000601
Description	MIO Pin 5 Control

Register MIO_PIN_05 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x0	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 5 (bank 0), Input/Output others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data Bit 2, Input/Output 10: NAND Flash IO Bit 0, Input/Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 11, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 0 IO Bit 3, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_06

Name	MIO_PIN_06
Relative Address	0x00000718
Absolute Address	0xF8000718
Width	32 bits
Access Type	rw
Reset Value	0x00000601
Description	MIO Pin 6 Control

Register MIO_PIN_06 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]

Field Name	Bits	Type	Reset Value	Description
PULLUP	12	rw	0x0	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 6 (bank 0), Input/Output others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data Bit 3, Input/Output 10: NAND Flash IO Bit 1, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 12, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 0 Clock, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_07

Name	MIO_PIN_07
Relative Address	0x0000071C
Absolute Address	0xF800071C
Width	32 bits
Access Type	rw
Reset Value	0x00000601
Description	MIO Pin 7 Control

Register MIO_PIN_07 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x0	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]

Field Name	Bits	Type	Reset Value	Description
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 7 (bank 0), Output-only others: reserved
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR OE_B, Output 10: NAND Flash CLE_B, Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 13, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_08

Name	MIO_PIN_08
Relative Address	0x00000720
Absolute Address	0xF8000720
Width	32 bits
Access Type	rw
Reset Value	0x00000601
Description	MIO Pin 8 Control

Register MIO_PIN_08 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x0	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]

Field Name	Bits	Type	Reset Value	Description
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 8 (bank 0), Output-only 001: CAN 1 Tx, Output 010: SRAM/NOR BLS_B, Output 011 to 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: NAND Flash RD_B, Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 14, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI Feedback Clock, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_09

Name	MIO_PIN_09
Relative Address	0x00000724
Absolute Address	0xF8000724
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 9 Control

Register MIO_PIN_09 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]

Field Name	Bits	Type	Reset Value	Description
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 9 (bank 0), Input/Output 001: CAN 1 Rx, Input 010 to 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data Bit 6, Input/Output 10: NAND Flash IO Bit 4, Input/Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 15, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 1 Flash Memory Clock, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_10

Name	MIO_PIN_10
Relative Address	0x00000728
Absolute Address	0xF8000728
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 10 Control

Register MIO_PIN_10 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]

Field Name	Bits	Type	Reset Value	Description
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 10 (bank 0), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: PJTAG TDI, Input 100: SDIO 1 IO Bit 0, Input/Output 101: SPI 1 MOSI, Input/Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data Bit 7, Input/Output 10: NAND Flash IO Bit 5, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 2, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 1 IO Bit 0, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_11

Name	MIO_PIN_11
Relative Address	0x0000072C
Absolute Address	0xF800072C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 11 Control

Register MIO_PIN_11 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]

Field Name	Bits	Type	Reset Value	Description
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 11 (bank 0), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: PJTAG TDO, Output 100: SDIO 1 Command, Input/Output 101: SPI 1 MISO, Input/Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data Bit 4, Input/Output 10: NAND Flash IO Bit 6, Input/Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 3, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 1 IO Bit 1, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_12

Name	MIO_PIN_12
Relative Address	0x00000730
Absolute Address	0xF8000730
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 12 Control

Register MIO_PIN_12 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]

Field Name	Bits	Type	Reset Value	Description
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 12 (bank 0), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: PJTAG TCK, Input 100: SDIO 1 Clock, Input/Output 101: SPI 1 Serial Clock, Input/Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: NAND Flash IO Bit 7, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Clock, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 1 IO Bit 2, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_13

Name	MIO_PIN_13
Relative Address	0x00000734
Absolute Address	0xF8000734
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 13 Control

Register MIO_PIN_13 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 13 (bank 0), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: PJTAG TMS, Input 100: SDIO 1 IO Bit 1, Input/Output 101: SPI 1 Slave Select 0, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Data Bit 5, Input/Output 10: NAND Flash IO Bit 3, Input/Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Control Signal, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Quad SPI 1 IO Bit 3, Input/Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_14

Name	MIO_PIN_14
Relative Address	0x00000738
Absolute Address	0xF8000738
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 14 Control

Register MIO_PIN_14 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 14 (bank 0), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: SWDT Clock, Input 100: SDIO 1 IO Bit 2, Input/Output 101: SPI 1 slave select 1, Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: NAND Flash Busy, Input 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 0, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1= Not Used
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_15

Name	MIO_PIN_15
Relative Address	0x0000073C
Absolute Address	0xF800073C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 15 Control

Register MIO_PIN_15 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 15 (bank 0), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: SWDT Reset, Output 100: SDIO 1 IO Bit 3, Input/Output 101: SPI 1 Slave Select 2, Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 0, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 1, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1= Not Used
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_16

Name	MIO_PIN_16
Relative Address	0x00000740
Absolute Address	0xF8000740
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 16 Control

Register MIO_PIN_16 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 16 (bank 0), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: reserved 100: SDIO 0 Clock, Input/Output 101: SPI 0 Serial Clock, Input/Output 110: TTC 1 Wave, Output 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 1, Output 10: NAND Flash IO Bit 8, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 4, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII Tx Clock, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_17

Name	MIO_PIN_17
Relative Address	0x00000744
Absolute Address	0xF8000744
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 17 Control

Register MIO_PIN_17 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 17 (bank 0), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: reserved 100: SDIO 0 Command, Input/Output 101: SPI 0 MISO, Input/Output 110 TTC 1 Clock, Input 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 2, Output 10: NAND Flash IO Bit 9, Input/Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 5, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII TxD Bit 0, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_18

Name	MIO_PIN_18
Relative Address	0x00000748
Absolute Address	0xF8000748
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 18 Control

Register MIO_PIN_18 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 18 (bank 0), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: reserved 100: SDIO 0 IO Bit 0, Input/Output 101: SPI 0 Slave Select 0, Input/Output 110: TTC 0 Wave, Output 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 3, Output 10: NAND Flash IO Bit 10, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 6, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII TxD Bit 1, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_19

Name	MIO_PIN_19
Relative Address	0x0000074C
Absolute Address	0xF800074C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 19 Control

Register MIO_PIN_19 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 19 (bank 0), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: reserved 100: SDIO 0 IO Bit 1, Input/Output 101: SPI 0 Slave Select 1, Output 110: TTC 0 Clock, Input 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 4, Output 10: NAND Flash IO Bit 11, Input/Output 111: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 7, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII TxD Bit 2, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_20

Name	MIO_PIN_20
Relative Address	0x00000750
Absolute Address	0xF8000750
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 20 Control

Register MIO_PIN_20 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 20 (bank 0), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: reserved 100: SDIO 0 IO Bit 2, Input/Output 101: SPI 0 Slave Select 2, Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 5, Output 10: NAND Flash IO Bit 12, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: reserved
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII TxD Bit 3, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_21

Name	MIO_PIN_21
Relative Address	0x00000754
Absolute Address	0xF8000754
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 21 Control

Register MIO_PIN_21 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 21 (bank 0), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: reserved 100: SDIO 0 IO Bit 3, Input/Output 101: SPI 0 MOSI, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 6, Output 10: NAND Flash IO Bit 13, Input/Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: reserved
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII Tx Control, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_22

Name	MIO_PIN_22
Relative Address	0x00000758
Absolute Address	0xF8000758
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 22 Control

Register MIO_PIN_22 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 22 (bank 0), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: PJTAG TDI, Input 100: SDIO 1 IO Bit 0, Input/Output 101: SPI 1 MOSI, Input/Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 7, Output 10: NAND Flash IO Bit 14, Input/Output 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 2, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII Rx Clock, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_23

Name	MIO_PIN_23
Relative Address	0x0000075C
Absolute Address	0xF800075C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 23 Control

Register MIO_PIN_23 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 23 (bank 0), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: PJTAG TDO, Output 100: SDIO 1 Command, Input/Output 101: SPI 1 MISO, Input/Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 8, Output 10: NAND Flash IO Bit 15, Input/Output 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 3, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII RxD 0, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_24

Name	MIO_PIN_24
Relative Address	0x00000760
Absolute Address	0xF8000760
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 24 Control

Register MIO_PIN_24 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 24 (bank 0), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: PJTAG TCK, Input 100: SDIO 1 Clock, Input/Output 101: SPI 1 Serial Clock, Input/Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 9, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Clock output, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII RxD Bit 1, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_25

Name	MIO_PIN_25
Relative Address	0x00000764
Absolute Address	0xF8000764
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 25 Control

Register MIO_PIN_25 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 25 (bank 0), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: PJTAG TMS, Input 100: SDIO 1 IO Bit 1, Input/Output 101: SPI 1 Slave Select 0, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 10, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Control Signal, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII RxD Bit2, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_26

Name	MIO_PIN_26
Relative Address	0x00000768
Absolute Address	0xF8000768
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 26 Control

Register MIO_PIN_26 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 26 (bank 0), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: SWDT Clock, Input 100: SDIO 1 IO Bit 2, Input/Output 101: SPI 1 Slave Select 1, Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 11, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 0, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII RxD Bit 3, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_27

Name	MIO_PIN_27
Relative Address	0x0000076C
Absolute Address	0xF800076C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 27 Control

Register MIO_PIN_27 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 27 (bank 0), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: SWDT Reset, Output 100: SDIO 1 IO Bit 3, Input/Output 101: SPI 1 Slave Select 2, Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 12, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: Trace Port Data Bit 1, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 0 RGMII Rx Control, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_28

Name	MIO_PIN_28
Relative Address	0x00000770
Absolute Address	0xF8000770
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 28 Control

Register MIO_PIN_28 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 28 (bank 0), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: reserved 100: SDIO 0 Clock, Input/Output 101: SPI 0 Serial Clock, Input/Output 110: TTC 1 Wave, Output 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 13, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 4, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII Tx Clock, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_29

Name	MIO_PIN_29
Relative Address	0x00000774
Absolute Address	0xF8000774
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 29 Control

Register MIO_PIN_29 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 29 (bank 0), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: reserved 100: SDIO 0 Command, Input/Output 101: SPI 0 MISO, Input/Output 110: TTC 1 Clock, Input 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 14, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Direction, Input
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII TxD Bit 0, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_30

Name	MIO_PIN_30
Relative Address	0x00000778
Absolute Address	0xF8000778
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 30 Control

Register MIO_PIN_30 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 30 (bank 0), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: reserved 100: SDIO 0 IO Bit 0, Input/Output 101: SPI 0 Slave Select 0, Input/Output 110: TTC 0 Wave, Output 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 15, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Stop, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII TxD Bit 1, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_31

Name	MIO_PIN_31
Relative Address	0x0000077C
Absolute Address	0xF800077C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 31 Control

Register MIO_PIN_31 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 31 (bank 0), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: reserved 100: SDIO 0 IO Bit 1, Input/Output 101: SPI 0 Slave Select 1, Output 110: TTC 0 Clock, Input 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 16, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Next, Input
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII TxD Bit 2, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_32

Name	MIO_PIN_32
Relative Address	0x00000780
Absolute Address	0xF8000780
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 32 Control

Register MIO_PIN_32 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 32 (bank 1), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: reserved 100: SDIO 0 IO Bit 2, Input/Output 101: SPI 0 Slave Select 2, Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 17, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 0, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII TxD Bit 3, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_33

Name	MIO_PIN_33
Relative Address	0x00000784
Absolute Address	0xF8000784
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 33 Control

Register MIO_PIN_33 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 33 (Bank 1), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: reserved 100: SDIO 0 IO Bit 3, Input/Output 101: SPI 0 MOSI, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 18, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 1, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII Tx Control, Output
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_34

Name	MIO_PIN_34
Relative Address	0x00000788
Absolute Address	0xF8000788
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 34 Control

Register MIO_PIN_34 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 34 (bank 1), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: PJTAG TDI, Input 100: SDIO 1 IO Bit 0, Input/Output 101: SPI 1 MOSI, Input/Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 19, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 2, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII Rx Clock, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_35

Name	MIO_PIN_35
Relative Address	0x0000078C
Absolute Address	0xF800078C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 35 Control

Register MIO_PIN_35 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 35 (bank 1), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: PJTAG TDO, Output 100: SDIO 1 Command, Input/Output 101: SPI 1 MISO, Input/Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 20, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 3, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII RxD data Bit 0, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_36

Name	MIO_PIN_36
Relative Address	0x00000790
Absolute Address	0xF8000790
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 36 Control

Register MIO_PIN_36 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 36 (bank 1), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: PJTAG TCK, Input 100: SDIO 1 Clock, Input/Output 101: SPI 1 Clock, Input/Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 21, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Clock, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII Data Bit 1
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_37

Name	MIO_PIN_37
Relative Address	0x00000794
Absolute Address	0xF8000794
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 37 Control

Register MIO_PIN_37 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 37 (bank 1), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: PJTAG TMS, Input 100: SDIO 1 IO Bit 1, Input/Output 101: SPI 1 Slave Select 0, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 22, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 5, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII RxD Data Bit 2, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_38

Name	MIO_PIN_38
Relative Address	0x00000798
Absolute Address	0xF8000798
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 38 Control

Register MIO_PIN_38 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 38 (bank 1), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: SWDT Clock, Input 100: SDIO 1 IO Bit 2, Input/Output 101: SPI 1 Slave Select 1, Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 23, Output 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 6, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII RxD Data Bit 3, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_39

Name	MIO_PIN_39
Relative Address	0x0000079C
Absolute Address	0xF800079C
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 39 Control

Register MIO_PIN_39 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 39 (bank 1), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: SWDT Reset, Output 100: SDIO 1 IO Bit 3, Input/Output 101: SPI 1 Slave Select 2, Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: SRAM/NOR Address Bit 24, Output 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 0 ULPI Data Bit 7, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: Ethernet 1 RGMII Rx Control, Input
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_40

Name	MIO_PIN_40
Relative Address	0x000007A0
Absolute Address	0xF80007A0
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 40 Control

Register MIO_PIN_40 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 40 (bank 1), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: reserved 100: SDIO 0 Clock, Input/Output 101: SPI 0 Serial Clock, Input/Output 110: TTC 1 Wave, Output 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 4, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_41

Name	MIO_PIN_41
Relative Address	0x000007A4
Absolute Address	0xF80007A4
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 41 Control

Register MIO_PIN_41 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 41 (bank 1), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: reserved 100: SDIO 0 Command, Input/Output 101: SPI 0 MISO, Input/Output 110: TTC 1 Clock, Input 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Direction, Input
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_42

Name	MIO_PIN_42
Relative Address	0x000007A8
Absolute Address	0xF80007A8
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 42 Control

Register MIO_PIN_42 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 42 (bank 1), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: reserved 100: SDIO 0 IO Bit 0, Input/Output 101: SPI 0 Slave Select 0, Input/Output 110: TTC 0 Wave, Output 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Stop, Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1= Not Used
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_43

Name	MIO_PIN_43
Relative Address	0x000007AC
Absolute Address	0xF80007AC
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 43 Control

Register MIO_PIN_43 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 43 (bank 1), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: reserved 100: SDIO 0 IO Bit 1, Input/Output 101: SPI 0 Slave Select 1, Output 110: TTC 0 Clock, Input 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Next, Input
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_44

Name	MIO_PIN_44
Relative Address	0x000007B0
Absolute Address	0xF80007B0
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 44 Control

Register MIO_PIN_44 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 44 (bank 1), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: reserved 100: SDIO 0 IO Bit 2, Input/Output 101: SPI 0 Slave Select 2, Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 0, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_45

Name	MIO_PIN_45
Relative Address	0x000007B4
Absolute Address	0xF80007B4
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 45 Control

Register MIO_PIN_45 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 45 (bank 1), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: reserved 100: SDIO 0 IO Bit 3, Input/Output 101: SPI 0 MOSI, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 1, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_46

Name	MIO_PIN_46
Relative Address	0x000007B8
Absolute Address	0xF80007B8
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 46 Control

Register MIO_PIN_46 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 46 (bank 1), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: PJTAG TDI, Input 100: SDIO 1 IO Bit 0, Input/Output 101: SPI 1 MOSI, Input/Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 2, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_47

Name	MIO_PIN_47
Relative Address	0x000007BC
Absolute Address	0xF80007BC
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 47 Control

Register MIO_PIN_47 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 47 (bank 1), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: PJTAG TDO, Output 100: SDIO 1 Command, Input/Output 101: SPI 1 MISO, Input/Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 3, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_48

Name	MIO_PIN_48
Relative Address	0x000007C0
Absolute Address	0xF80007C0
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 48 Control

Register MIO_PIN_48 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 48 (bank 1), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: PJTAG TCK, Input 100: SDIO 1 Clock, Input/Output 101: SPI 1 Serial Clock, Input/Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Clock, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_49

Name	MIO_PIN_49
Relative Address	0x000007C4
Absolute Address	0xF80007C4
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 49 Control

Register MIO_PIN_49 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 49 (bank 1), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: PJTAG TMS, Input 100: SDIO 1 IO Bit 1, Input/Output 101: SPI 1 Select 0, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 5, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_50

Name	MIO_PIN_50
Relative Address	0x000007C8
Absolute Address	0xF80007C8
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 50 Control

Register MIO_PIN_50 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 50 (bank 1), Input/Output 001: CAN 0 Rx, Input 010: I2C 0 Serial Clock, Input/Ouput 011: SWDT Clock, Input 100: SDIO 1 IO Bit 2, Input/Output 101: SPI 1 Slave Select 1, Output 110: reserved 111: UART 0 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 6, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_51

Name	MIO_PIN_51
Relative Address	0x000007CC
Absolute Address	0xF80007CC
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 51 Control

Register MIO_PIN_51 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 51 (bank 1), Input/Output 001: CAN 0 Tx, Output 010: I2C 0 Serial Data, Input/Output 011: SWDT Reset, Output 100: SDIO 1 IO Bit 3, Input/Output 101: SPI 1 Slave Select 2, Output 110: reserved 111: UART 0 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: USB 1 ULPI Data Bit 7, Input/Output
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_52

Name	MIO_PIN_52
Relative Address	0x000007D0
Absolute Address	0xF80007D0
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 52 Control

Register MIO_PIN_52 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 52 (bank 1), Input/Output 001: CAN 1 Tx, Output 010: I2C 1 Serial Clock, Input/Output 011: SWDT Clock, Input 100: MDIO 0 Clock, Output 101: MDIO 1 Clock, Output 110: reserved 111: UART 1 TxD, Output
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 0 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: reserved
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_PIN_53

Name	MIO_PIN_53
Relative Address	0x000007D4
Absolute Address	0xF80007D4
Width	32 bits
Access Type	rw
Reset Value	0x00001601
Description	MIO Pin 53 Control

Register MIO_PIN_53 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	rw	0x0	reserved
DisableRcvr	13	rw	0x0	Operates the same as MIO_PIN_00[DisableRcvr]
PULLUP	12	rw	0x1	Operates the same as MIO_PIN_00[PULLUP]
IO_Type	11:9	rw	0x3	Operates the same as MIO_PIN_00[IO_Type]
Speed	8	rw	0x0	Operates the same as MIO_PIN_00[Speed]
L3_SEL	7:5	rw	0x0	Level 3 Mux Select 000: GPIO 53 (bank 1), Input/Output 001: CAN 1 Rx, Input 010: I2C 1 Serial Data, Input/Output 011: SWDT Reset, Output 100: MDIO 0 Data, Input/Output 101: MDIO 1 Data, Input/Output 110: reserved 111: UART 1 RxD, Input
L2_SEL	4:3	rw	0x0	Level 2 Mux Select 00: Level 3 Mux 01: reserved 10: reserved 11: SDIO 1 Power Control, Output
L1_SEL	2	rw	0x0	Level 1 Mux Select 0: Level 2 Mux 1: reserved
L0_SEL	1	rw	0x0	Level 0 Mux Select 0: Level 1 Mux 1: reserved
TRI_ENABLE	0	rw	0x1	Operates the same as MIO_PIN_00[TRI_ENABLE]

Register (slcr) MIO_LOOPBACK

Name	MIO_LOOPBACK
Relative Address	0x00000804
Absolute Address	0xF8000804
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Loopback function within MIO

Register MIO_LOOPBACK Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:4	rw	0x0	reserved
I2C0_LOOP_I2C1	3	rw	0x0	I2C Loopback Control. 0 = Connect I2C inputs according to MIO mapping. 1 = Loop I2C 0 outputs to I2C 1 inputs, and I2C 1 outputs to I2C 0 inputs.
CAN0_LOOP_CAN1	2	rw	0x0	CAN Loopback Control. 0 = Connect CAN inputs according to MIO mapping. 1 = Loop CAN 0 Tx to CAN 1 Rx, and CAN 1 Tx to CAN 0 Rx.
UA0_LOOP_UA1	1	rw	0x0	UART Loopback Control. 0 = Connect UART inputs according to MIO mapping. 1 = Loop UART 0 outputs to UART 1 inputs, and UART 1 outputs to UART 0 inputs. RXD/TXD cross-connected. RTS/CTS cross-connected. DSR, DTR, DCD and RI not used.
SPI0_LOOP_SPI1	0	rw	0x0	SPI Loopback Control. 0 = Connect SPI inputs according to MIO mapping. 1 = Loop SPI 0 outputs to SPI 1 inputs, and SPI 1 outputs to SPI 0 inputs. The other SPI core will appear on the LS Slave Select.

Register (slcr) MIO_MST_TRI0

Name	MIO_MST_TRI0
Relative Address	0x0000080C
Absolute Address	0xF800080C
Width	32 bits
Access Type	rw
Reset Value	0xFFFFFFFF
Description	MIO pin Tri-state Enables, 31:0

Register MIO_MST_TRI0 Details

Parallel access to the master tri-state enables for MIO pins

Field Name	Bits	Type	Reset Value	Description
PIN_31_TRI	31	rw	0x1	Master Tri-state Enable for pin 31, active high
PIN_30_TRI	30	rw	0x1	Master Tri-state Enable for pin 30, active high

Field Name	Bits	Type	Reset Value	Description
PIN_29_TRI	29	rw	0x1	Master Tri-state Enable for pin 29, active high
PIN_28_TRI	28	rw	0x1	Master Tri-state Enable for pin 28, active high
PIN_27_TRI	27	rw	0x1	Master Tri-state Enable for pin 27, active high
PIN_26_TRI	26	rw	0x1	Master Tri-state Enable for pin 26, active high
PIN_25_TRI	25	rw	0x1	Master Tri-state Enable for pin 25, active high
PIN_24_TRI	24	rw	0x1	Master Tri-state Enable for pin 24, active high
PIN_23_TRI	23	rw	0x1	Master Tri-state Enable for pin 23, active high
PIN_22_TRI	22	rw	0x1	Master Tri-state Enable for pin 22, active high
PIN_21_TRI	21	rw	0x1	Master Tri-state Enable for pin 21, active high
PIN_20_TRI	20	rw	0x1	Master Tri-state Enable for pin 20, active high
PIN_19_TRI	19	rw	0x1	Master Tri-state Enable for pin 19, active high
PIN_18_TRI	18	rw	0x1	Master Tri-state Enable for pin 18, active high
PIN_17_TRI	17	rw	0x1	Master Tri-state Enable for pin 17, active high
PIN_16_TRI	16	rw	0x1	Master Tri-state Enable for pin 16, active high
PIN_15_TRI	15	rw	0x1	Master Tri-state Enable for pin 15, active high
PIN_14_TRI	14	rw	0x1	Master Tri-state Enable for pin 14, active high
PIN_13_TRI	13	rw	0x1	Master Tri-state Enable for pin 13, active high
PIN_12_TRI	12	rw	0x1	Master Tri-state Enable for pin 12, active high
PIN_11_TRI	11	rw	0x1	Master Tri-state Enable for pin 11, active high
PIN_10_TRI	10	rw	0x1	Master Tri-state Enable for pin 10, active high
PIN_09_TRI	9	rw	0x1	Master Tri-state Enable for pin 9, active high
PIN_08_TRI	8	rw	0x1	Master Tri-state Enable for pin 8, active high
PIN_07_TRI	7	rw	0x1	Master Tri-state Enable for pin 7, active high
PIN_06_TRI	6	rw	0x1	Master Tri-state Enable for pin 6, active high
PIN_05_TRI	5	rw	0x1	Master Tri-state Enable for pin 5, active high
PIN_04_TRI	4	rw	0x1	Master Tri-state Enable for pin 4, active high
PIN_03_TRI	3	rw	0x1	Master Tri-state Enable for pin 3, active high
PIN_02_TRI	2	rw	0x1	Master Tri-state Enable for pin 2, active high
PIN_01_TRI	1	rw	0x1	Master Tri-state Enable for pin 1, active high
PIN_00_TRI	0	rw	0x1	Master Tri-state Enable for pin 0, active high

Register (slcr) MIO_MST_TRI1

Name MIO_MST_TRI1

Relative Address	0x00000810
Absolute Address	0xF8000810
Width	32 bits
Access Type	rw
Reset Value	0x003FFFFF
Description	MIO pin Tri-state Enables, 53:32

Register MIO_MST_TRI1 Details

Parallel access to the master tri-state enables for MIO pins

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rw	0x0	reserved
PIN_53_TRI	21	rw	0x1	Master Tri-state Enable for pin 53, active high
PIN_52_TRI	20	rw	0x1	Master Tri-state Enable for pin 52, active high
PIN_51_TRI	19	rw	0x1	Master Tri-state Enable for pin 51, active high
PIN_50_TRI	18	rw	0x1	Master Tri-state Enable for pin 50, active high
PIN_49_TRI	17	rw	0x1	Master Tri-state Enable for pin 49, active high
PIN_48_TRI	16	rw	0x1	Master Tri-state Enable for pin 48, active high
PIN_47_TRI	15	rw	0x1	Master Tri-state Enable for pin 47, active high
PIN_46_TRI	14	rw	0x1	Master Tri-state Enable for pin 46, active high
PIN_45_TRI	13	rw	0x1	Master Tri-state Enable for pin 45, active high
PIN_44_TRI	12	rw	0x1	Master Tri-state Enable for pin 44, active high
PIN_43_TRI	11	rw	0x1	Master Tri-state Enable for pin 43, active high
PIN_42_TRI	10	rw	0x1	Master Tri-state Enable for pin 42, active high
PIN_41_TRI	9	rw	0x1	Master Tri-state Enable for pin 41, active high
PIN_40_TRI	8	rw	0x1	Master Tri-state Enable for pin 40, active high
PIN_39_TRI	7	rw	0x1	Master Tri-state Enable for pin 39, active high
PIN_38_TRI	6	rw	0x1	Master Tri-state Enable for pin 38, active high
PIN_37_TRI	5	rw	0x1	Master Tri-state Enable for pin 37, active high
PIN_36_TRI	4	rw	0x1	Master Tri-state Enable for pin 36, active high
PIN_35_TRI	3	rw	0x1	Master Tri-state Enable for pin 35, active high
PIN_34_TRI	2	rw	0x1	Master Tri-state Enable for pin 34, active high
PIN_33_TRI	1	rw	0x1	Master Tri-state Enable for pin 33, active high
PIN_32_TRI	0	rw	0x1	Master Tri-state Enable for pin 32, active high

Register (slcr) SD0_WP_CD_SEL

Name	SD0_WP_CD_SEL
Relative Address	0x00000830
Absolute Address	0xF8000830
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	SDIO 0 WP CD select

Register SD0_WP_CD_SEL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rw	0x0	reserved
SDIO0_CD_SEL	21:16	rw	0x0	SDIO 0 CD Select. Values 53:0 select MIO input (any pin except bits 7 and 8) Values 63:54 select EMIO input
reserved	15:6	rw	0x0	reserved
SDIO0_WP_SEL	5:0	rw	0x0	SDIO 0 WP Select. Values 53:0 select MIO input (any pin except 7 and 8) Values 63:54 select EMIO input

Register (slcr) SD1_WP_CD_SEL

Name	SD1_WP_CD_SEL
Relative Address	0x00000834
Absolute Address	0xF8000834
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	SDIO 1 WP CD select

Register SD1_WP_CD_SEL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:22	rw	0x0	reserved
SDIO1_CD_SEL	21:16	rw	0x0	SDIO 1 CD Select. Values 53:0 select MIO input (any pin except bits 7 and 8) Values 63:54 select EMIO input
reserved	15:6	rw	0x0	reserved
SDIO1_WP_SEL	5:0	rw	0x0	SDIO 1 WP Select. Values 53:0 select MIO input (any pin except 7 and 8) Values 63:54 select EMIO input

Register (slcr) LVL_SHFTR_EN

Name	LVL_SHFTR_EN
Relative Address	0x00000900
Absolute Address	0xF8000900
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Level Shifters Enable

Register LVL_SHFTR_EN Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	4	rw	0x0	Reserved. Do not modify.
USER_LVL_SHFTR_EN	3:0	rw	0x0	Level shifter enable to drive signals between PS and PL. 0x0 = disable all level shifters 0xA = enable PS-to-PL level shifters 0xF = enable all level shifters All other = reserved

Register (slcr) OCM_CFG

Name	OCM_CFG
Relative Address	0x00000910
Absolute Address	0xF8000910

Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	OCM Address Mapping

Register OCM_CFG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:5	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	4	rw	0x0	Reserved. Do not modify.
RAM_HI	3:0	rw	0x0	Maps the OCM RAM (in 64 KB sections) to the high or low address space: 0: low address. 1: high address. RAM_HI [0] is first 64 KB RAM_HI [1] is second 64 KB RAM_HI [2] is third 64 KB RAM_HI [3] is fourth 64 KB Refer to the OCM chapter for more details.

Register (slcr) Reserved

Name	Reserved
Relative Address	0x00000A1C
Absolute Address	0xF8000A1C
Width	32 bits
Access Type	rw
Reset Value	0x00010101
Description	Reserved

Register Reserved Details

Field Name	Bits	Type	Reset Value	Description
reserved	23:22	rw	0x0	Reserved. Do not modify.
reserved	21	rw	0x0	Reserved. Do not modify.
reserved	20:19	rw	0x0	Reserved. Do not modify.
reserved	18:16	rw	0x1	Must be set to 2. Any other value including the reset value may lead to undefined behavior.
reserved	15:14	rw	0x0	Reserved. Do not modify.

Field Name	Bits	Type	Reset Value	Description
reserved	13	rw	0x0	Reserved. Do not modify.
reserved	12:11	rw	0x0	Reserved. Do not modify.
reserved	10:8	rw	0x1	Must be set to 2. Any other value including the reset value may lead to undefined behavior.
reserved	7:6	rw	0x0	Reserved. Do not modify.
reserved	5	rw	0x0	Reserved. Do not modify.
reserved	4:3	rw	0x0	Reserved. Do not modify.
reserved	2:0	rw	0x1	Must be set to 2. Any other value including the reset value may lead to undefined behavior.

Register (slcr) GPIOB_CTRL

Name	GPIOB_CTRL
Relative Address	0x00000B00
Absolute Address	0xF8000B00
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	PS IO Buffer Control

Register GPIOB_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved. Writes are ignored, read data is zero.
VREF_SW_EN	11	rw	0x0	Enables the VREF switch 0: internal 1: external
reserved	10	rw	0x0	Reserved. Do not modify.
reserved	9	rw	0x0	Reserved. Do not modify.
reserved	8	rw	0x0	Reserved. Do not modify.
reserved	7	rw	0x0	Reserved. Do not modify.
VREF_SEL	6:4	rw	0x0	Specifies GPIO VREF Selection 000: VREF = Disabled 001: VREF = 0.9V Other values reserved

Field Name	Bits	Type	Reset Value	Description
reserved	3	rw	0x0	Reserved. Do not modify.
reserved	2	rw	0x0	Reserved. Do not modify.
reserved	1	rw	0x0	Reserved. Do not modify.
VREF_EN	0	rw	0x0	Enables VREF internal generator

Register (slcr) GPIOB_CFG_CMOS18

Name	GPIOB_CFG_CMOS18
Relative Address	0x00000B04
Absolute Address	0xF8000B04
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	MIO GPIOB CMOS 1.8V config

Register GPIOB_CFG_CMOS18 Details

The only allowed values for this register are 0x00000000 (reset value) and 0x0C301166 (normal operation)

Field Name	Bits	Type	Reset Value	Description
reserved	31:28	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	27:25	rw	0x0	Reserved. Do not modify.
reserved	24:22	rw	0x0	Reserved. Do not modify.
reserved	21:19	rw	0x0	Reserved. Do not modify.
reserved	18:16	rw	0x0	Reserved. Do not modify.
reserved	15:12	rw	0x0	Reserved. Do not modify.
reserved	11:8	rw	0x0	Reserved. Do not modify.
reserved	7:4	rw	0x0	Reserved. Do not modify.
reserved	3:0	rw	0x0	Reserved. Do not modify.

Register (slcr) GPIOB_CFG_CMOS25

Name	GPIOB_CFG_CMOS25
Relative Address	0x00000B08
Absolute Address	0xF8000B08
Width	32 bits
Access Type	rw

Reset Value 0x00000000

Description MIO GPIOB CMOS 2.5V config

Register GPIOB_CFG_CMOS25 Details

The only allowed values for this register are 0x00000000 (reset value) and 0x0C301100 (normal operation)

Field Name	Bits	Type	Reset Value	Description
reserved	31:28	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	27:25	rw	0x0	Reserved. Do not modify.
reserved	24:22	rw	0x0	Reserved. Do not modify.
reserved	21:19	rw	0x0	Reserved. Do not modify.
reserved	18:16	rw	0x0	Reserved. Do not modify.
reserved	15:12	rw	0x0	Reserved. Do not modify.
reserved	11:8	rw	0x0	Reserved. Do not modify.
reserved	7:4	rw	0x0	Reserved. Do not modify.
reserved	3:0	rw	0x0	Reserved. Do not modify.

Register (slcr) GPIOB_CFG_CMOS33

Name GPIOB_CFG_CMOS33

Relative Address 0x00000B0C

Absolute Address 0xF8000B0C

Width 32 bits

Access Type rw

Reset Value 0x00000000

Description MIO GPIOB CMOS 3.3V config

Register GPIOB_CFG_CMOS33 Details

The only allowed values for this register are 0x00000000 (reset value) and 0x0C301166 (normal operation)

Field Name	Bits	Type	Reset Value	Description
reserved	31:28	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	27:25	rw	0x0	Reserved. Do not modify.
reserved	24:22	rw	0x0	Reserved. Do not modify.
reserved	21:19	rw	0x0	Reserved. Do not modify.
reserved	18:16	rw	0x0	Reserved. Do not modify.
reserved	15:12	rw	0x0	Reserved. Do not modify.
reserved	11:8	rw	0x0	Reserved. Do not modify.

Field Name	Bits	Type	Reset Value	Description
reserved	7:4	rw	0x0	Reserved. Do not modify.
reserved	3:0	rw	0x0	Reserved. Do not modify.

Register (slcr) GPIOB_CFG_HSTL

Name	GPIOB_CFG_HSTL
Relative Address	0x00000B14
Absolute Address	0xF8000B14
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	MIO GPIOB HSTL config

Register GPIOB_CFG_HSTL Details

The only allowed values for this register are 0x00000000 (reset value) and 0x0C750077 (normal operation).

You must provide a VREF or use the internal VREF generator.

When setting the input to HSTL, you must ensure that

VCCO_MIO is below 1.8V. If not, this will lead to long term damage to the IO.

Field Name	Bits	Type	Reset Value	Description
reserved	31:28	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	27:25	rw	0x0	Reserved. Do not modify.
reserved	24:22	rw	0x0	Reserved. Do not modify.
reserved	21:19	rw	0x0	Reserved. Do not modify.
reserved	18:16	rw	0x0	Reserved. Do not modify.
reserved	15:12	rw	0x0	Reserved. Do not modify.
reserved	11:8	rw	0x0	Reserved. Do not modify.
reserved	7:4	rw	0x0	Reserved. Do not modify.
reserved	3:0	rw	0x0	Reserved. Do not modify.

Register (slcr) GPIOB_DRVR_BIAS_CTRL

Name	GPIOB_DRVR_BIAS_CTRL
Relative Address	0x00000B18
Absolute Address	0xF8000B18
Width	32 bits

Access Type	mixed
Reset Value	0x00000000
Description	MIO GPIOB Driver Bias Control

Register GPIOB_DRVR_BIAS_CTRL Details

Field Name	Bits	Type	Reset Value	Description
RB_VCFG	31	ro	0x0	Right Bank VCFG (Read Only)
RB_DRVR_BIAS	30:16	rw	0x0	Right Bank driver bias control
LB_VCFG	15	ro	0x0	Left Bank VCFG (Read Only)
LB_DRVR_BIAS	14:0	rw	0x0	Left Bank driver bias control

Register (slcr) DDRIOB_ADDR0

Name	DDRIOB_ADDR0
Relative Address	0x00000B40
Absolute Address	0xF8000B40
Width	32 bits
Access Type	rw
Reset Value	0x00000800
Description	DDR IOB Config for A[14:0], CKE and DRST_B

Register DDRIOB_ADDR0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
PULLUP_EN	11	rw	0x1	enables pullup on output 0: no pullup 1: pullup enabled
OUTPUT_EN	10:9	rw	0x0	Enables output mode to enable output ties to 00: ibuf 01 and 10: reserved 11: obuf

Field Name	Bits	Type	Reset Value	Description
TERM_DISABLE_MODE	8	rw	0x0	Termination is used during read transactions and may be disabled (automatically by hardware) when there are no reads taking place through the DDR Interface. Disabling termination reduces power consumption. 0: termination always enabled 1: use 'dynamic_dci_ts' to disable termination when not in use NOTE: This bit must be 0 during DRAM init/training. It may be set to 1 after init/training completes.
IBUF_DISABLE_MODE	7	rw	0x0	Use ibuf_disable_into control ibuf 0: ibuf is enabled 1: use ibuf_disable_in_to control enable NOTE: This must be 0 during DRAM init/training and can only be set to 1 after init/training completes.
DCI_TYPE	6:5	rw	0x0	DCI Mode Selection: 00: DCI Disabled (DDR2/3L ADDR and CLOCK) 01: DCI Drive (LPDDR2) 10: reserved 11: DCI Termination (DDR2/3/3L DATA and DIFF)
TERM_EN	4	rw	0x0	Tri State Termination Enable: 0: disable 1: enable
DCI_UPDATE_B	3	rw	0x0	DCI Update Enable: 0: disable 1: enable
INP_TYPE	2:1	rw	0x0	Input buffer control: 00: Input off (input signal to selected controller is driven Low). 01: Vref based differential receiver for SSTL, HSTL. 10: Differential input receiver. 11: LVCMOS receiver.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_ADDR1

Name	DDRIOB_ADDR1
Relative Address	0x00000B44
Absolute Address	0xF8000B44
Width	32 bits
Access Type	rw
Reset Value	0x00000800

Description DDR IOB Config for BA[2:0], ODT, CS_B, WE_B, RAS_B and CAS_B

Register DDRIOB_ADDR1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
PULLUP_EN	11	rw	0x1	enables pullup on output 0: no pullup 1: pullup enabled
OUTPUT_EN	10:9	rw	0x0	Enables output mode to enable output ties to 00: ibuf 01 and 10: reserved 11: obuf
TERM_DISABLE_MODE	8	rw	0x0	Termination is used during read transactions and may be disabled (automatically by hardware) when there are no reads taking place through the DDR Interface. Disabling termination reduces power consumption. 0: termination always enabled 1: use 'dynamic_dci_ts' to disable termination when not in use NOTE: This bit must be 0 during DRAM init/training. It may be set to 1 after init/training completes.
IBUF_DISABLE_MODE	7	rw	0x0	Use ibuf_disable_into control ibuf 0: ibuf is enabled 1: use ibuf_disable_in_to control enable NOTE: This must be 0 during DRAM init/training and can only be set to 1 after init/training completes.
DCI_TYPE	6:5	rw	0x0	DCI Mode Selection: 00: DCI Disabled (DDR2/3L ADDR and CLOCK) 01: DCI Drive (LPDDR2) 10: reserved 11: DCI Termination (DDR2/3/3L DATA and DIFF)
TERM_EN	4	rw	0x0	Tri State Termination Enable: 0: disable 1: enable
DCI_UPDATE_B	3	rw	0x0	DCI Update Enable: 0: disable 1: enable

Field Name	Bits	Type	Reset Value	Description
INP_TYPE	2:1	rw	0x0	Input buffer control: 00: Input off (input signal to selected controller is driven Low). 01: Vref based differential receiver for SSTL, HSTL. 10: Differential input receiver. 11: LVCMOS receiver.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DATA0

Name	DDRIOB_DATA0
Relative Address	0x00000B48
Absolute Address	0xF8000B48
Width	32 bits
Access Type	rw
Reset Value	0x00000800
Description	DDR IOB Config for Data 15:0

Register DDRIOB_DATA0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
PULLUP_EN	11	rw	0x1	enables pullup on output 0: no pullup 1: pullup enabled
OUTPUT_EN	10:9	rw	0x0	Enables output mode to enable output ties to 00: ibuf 01 and 10: reserved 11: obuf
TERM_DISABLE_MODE	8	rw	0x0	Termination is used during read transactions and may be disabled (automatically by hardware) when there are no reads taking place through the DDR Interface. Disabling termination reduces power consumption. 0: termination always enabled 1: use 'dynamic_dci_ts' to disable termination when not in use NOTE: This bit must be 0 during DRAM init/training. It may be set to 1 after init/training completes.

Field Name	Bits	Type	Reset Value	Description
IBUF_DISABLE_MODE	7	rw	0x0	Use ibuf_disable_into control ibuf 0: ibuf is enabled 1: use ibuf_disable_in_to control enable NOTE: This must be 0 during DRAM init/training and can only be set to 1 after init/training completes.
DCI_TYPE	6:5	rw	0x0	DCI Mode Selection: 00: DCI Disabled (DDR2/3L ADDR and CLOCK) 01: DCI Drive (LPDDR2) 10: reserved 11: DCI Termination (DDR2/3/3L DATA and DIFF)
TERM_EN	4	rw	0x0	Tri State Termination Enable: 0: disable 1: enable
DCI_UPDATE_B	3	rw	0x0	DCI Update Enable: 0: disable 1: enable
INP_TYPE	2:1	rw	0x0	Input buffer control: 00: Input off (input signal to selected controller is driven Low). 01: Vref based differential receiver for SSTL, HSTL. 10: Differential input receiver. 11: LVCMOS receiver.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DATA1

Name	DDRIOB_DATA1
Relative Address	0x00000B4C
Absolute Address	0xF8000B4C
Width	32 bits
Access Type	rw
Reset Value	0x00000800
Description	DDR IOB Config for Data 31:16

Register DDRIOB_DATA1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
PULLUP_EN	11	rw	0x1	enables pullup on output 0: no pullup 1: pullup enabled
OUTPUT_EN	10:9	rw	0x0	Enables output mode to enable output ties to 00: ibuf 01 and 10: reserved 11: obuf
TERM_DISABLE_MODE	8	rw	0x0	Termination is used during read transactions and may be disabled (automatically by hardware) when there are no reads taking place through the DDR Interface. Disabling termination reduces power consumption. 0: termination always enabled 1: use 'dynamic_dci_ts' to disable termination when not in use NOTE: This bit must be 0 during DRAM init/training. It may be set to 1 after init/training completes.
IBUF_DISABLE_MODE	7	rw	0x0	Use ibuf_disable_into control ibuf 0: ibuf is enabled 1: use ibuf_disable_in_to control enable NOTE: This must be 0 during DRAM init/training and can only be set to 1 after init/training completes.
DCI_TYPE	6:5	rw	0x0	DCI Mode Selection: 00: DCI Disabled (DDR2/3L ADDR and CLOCK) 01: DCI Drive (LPDDR2) 10: reserved 11: DCI Termination (DDR2/3/3L DATA and DIFF)
TERM_EN	4	rw	0x0	Tri State Termination Enable: 0: disable 1: enable
DCI_UPDATE_B	3	rw	0x0	DCI Update Enable: 0: disable 1: enable
INP_TYPE	2:1	rw	0x0	Input buffer control: 00: Input off (input signal to selected controller is driven Low). 01: Vref based differential receiver for SSTL, HSTL. 10: Differential input receiver. 11: LVCMOS receiver.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DIFF0

Name	DDRIOB_DIFF0
Relative Address	0x00000B50
Absolute Address	0xF8000B50
Width	32 bits
Access Type	rw
Reset Value	0x00000800
Description	DDR IOB Config for DQS 1:0

Register DDRIOB_DIFF0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
PULLUP_EN	11	rw	0x1	enables pullup on output 0: no pullup 1: pullup enabled
OUTPUT_EN	10:9	rw	0x0	Enables output mode to enable output ties to 00: ibuf 01 and 10: reserved 11: obuf
TERM_DISABLE_MODE	8	rw	0x0	Termination is used during read transactions and may be disabled (automatically by hardware) when there are no reads taking place through the DDR Interface. Disabling termination reduces power consumption. 0: termination always enabled 1: use 'dynamic_dci_ts' to disable termination when not in use NOTE: This bit must be 0 during DRAM init/training. It may be set to 1 after init/training completes.
IBUF_DISABLE_MODE	7	rw	0x0	Use ibuf_disable_into control ibuf 0: ibuf is enabled 1: use ibuf_disable_in_to control enable NOTE: This must be 0 during DRAM init/training and can only be set to 1 after init/training completes.
DCI_TYPE	6:5	rw	0x0	DCI Mode Selection: 00: DCI Disabled (DDR2/3L ADDR and CLOCK) 01: DCI Drive (LPDDR2) 10: reserved 11: DCI Termination (DDR2/3/3L DATA and DIFF)

Field Name	Bits	Type	Reset Value	Description
TERM_EN	4	rw	0x0	Tri State Termination Enable: 0: disable 1: enable
DCI_UPDATE_B	3	rw	0x0	DCI Update Enable: 0: disable 1: enable
INP_TYPE	2:1	rw	0x0	Input buffer control: 00: Input off (input signal to selected controller is driven Low). 01: Vref based differential receiver for SSTL, HSTL. 10: Differential input receiver. 11: LVCMOS receiver.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DIFF1

Name	DDRIOB_DIFF1
Relative Address	0x00000B54
Absolute Address	0xF8000B54
Width	32 bits
Access Type	rw
Reset Value	0x00000800
Description	DDR IOB Config for DQS 3:2

Register DDRIOB_DIFF1 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
PULLUP_EN	11	rw	0x1	enables pullup on output 0: no pullup 1: pullup enabled
OUTPUT_EN	10:9	rw	0x0	Enables output mode to enable output ties to 00: ibuf 01 and 10: reserved 11: obuf

Field Name	Bits	Type	Reset Value	Description
TERM_DISABLE_MODE	8	rw	0x0	Termination is used during read transactions and may be disabled (automatically by hardware) when there are no reads taking place through the DDR Interface. Disabling termination reduces power consumption. 0: termination always enabled 1: use 'dynamic_dci_ts' to disable termination when not in use NOTE: This bit must be 0 during DRAM init/training. It may be set to 1 after init/training completes.
IBUF_DISABLE_MODE	7	rw	0x0	Use ibuf_disable_into control ibuf 0: ibuf is enabled 1: use ibuf_disable_in_to control enable NOTE: This must be 0 during DRAM init/training and can only be set to 1 after init/training completes.
DCI_TYPE	6:5	rw	0x0	DCI Mode Selection: 00: DCI Disabled (DDR2/3L ADDR and CLOCK) 01: DCI Drive (LPDDR2) 10: reserved 11: DCI Termination (DDR2/3/3L DATA and DIFF)
TERM_EN	4	rw	0x0	Tri State Termination Enable: 0: disable 1: enable
DCI_UPDATE_B	3	rw	0x0	DCI Update Enable: 0: disable 1: enable
INP_TYPE	2:1	rw	0x0	Input buffer control: 00: Input off (input signal to selected controller is driven Low). 01: Vref based differential receiver for SSTL, HSTL. 10: Differential input receiver. 11: LVCMOS receiver.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_CLOCK

Name	DDRIOB_CLOCK
Relative Address	0x00000B58
Absolute Address	0xF8000B58
Width	32 bits
Access Type	rw
Reset Value	0x00000800

Description DDR IOB Config for Clock Output

Register DDRIOB_CLOCK Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	rw	0x0	Reserved
PULLUP_EN	11	rw	0x1	enables pullup on output 0: no pullup 1: pullup enabled
OUTPUT_EN	10:9	rw	0x0	Enables output mode to enable output ties to 00: ibuf 01 and 10: reserved 11: obuf
TERM_DISABLE_MODE	8	rw	0x0	Termination is used during read transactions and may be disabled (automatically by hardware) when there are no reads taking place through the DDR Interface. Disabling termination reduces power consumption. 0: termination always enabled 1: use 'dynamic_dci_ts' to disable termination when not in use NOTE: This bit must be 0 during DRAM init/training. It may be set to 1 after init/training completes.
IBUF_DISABLE_MODE	7	rw	0x0	Use ibuf_disable_into control ibuf 0: ibuf is enabled 1: use ibuf_disable_in_to control enable NOTE: This must be 0 during DRAM init/training and can only be set to 1 after init/training completes.
DCI_TYPE	6:5	rw	0x0	DCI Mode Selection: 00: DCI Disabled (DDR2/3L ADDR and CLOCK) 01: DCI Drive (LPDDR2) 10: reserved 11: DCI Termination (DDR2/3/3L DATA and DIFF)
TERM_EN	4	rw	0x0	Tri State Termination Enable: 0: disable 1: enable
DCI_UPDATE_B	3	rw	0x0	DCI Update Enable: 0: disable 1: enable

Field Name	Bits	Type	Reset Value	Description
INP_TYPE	2:1	rw	0x0	Input buffer control: 00: Input off (input signal to selected controller is driven Low). 01: Vref based differential receiver for SSTL, HSTL. 10: Differential input receiver. 11: LVCMOS receiver.
reserved	0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DRIVE_SLEW_ADDR

Name	DDRIOB_DRIVE_SLEW_ADDR
Relative Address	0x00000B5C
Absolute Address	0xF8000B5C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Drive and Slew controls for Address and Command pins of the DDR Interface

Register DDRIOB_DRIVE_SLEW_ADDR Details

Value of this register is computed by EDK after taking into account the Silicon Revision and DDR Standard and can be found in the initialization TCL file or FSBL code. Values other than the one computed by EDK are not supported

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	rw	0x0	Reserved. Do not modify.
reserved	26:24	rw	0x0	Reserved. Do not modify.
reserved	23:19	rw	0x0	Reserved. Do not modify.
reserved	18:14	rw	0x0	Reserved. Do not modify.
reserved	13:7	rw	0x0	Reserved. Do not modify.
reserved	6:0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DRIVE_SLEW_DATA

Name	DDRIOB_DRIVE_SLEW_DATA
Relative Address	0x00000B60
Absolute Address	0xF8000B60
Width	32 bits
Access Type	rw

Reset Value	0x00000000
Description	Drive and Slew controls for DQ pins of the DDR Interface

Register DDRIOB_DRIVE_SLEW_DATA Details

Value of this register is computed by EDK after taking into account the Silicon Revision and DDR Standard and can be found in the initialization TCL file or FSBL code. Values other than the one computed by EDK are not supported

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	rw	0x0	Reserved. Do not modify.
reserved	26:24	rw	0x0	Reserved. Do not modify.
reserved	23:19	rw	0x0	Reserved. Do not modify.
reserved	18:14	rw	0x0	Reserved. Do not modify.
reserved	13:7	rw	0x0	Reserved. Do not modify.
reserved	6:0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DRIVE_SLEW_DIFF

Name	DDRIOB_DRIVE_SLEW_DIFF
Relative Address	0x00000B64
Absolute Address	0xF8000B64
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Drive and Slew controls for DQS pins of the DDR Interface

Register DDRIOB_DRIVE_SLEW_DIFF Details

Value of this register is computed by EDK after taking into account the Silicon Revision and DDR Standard and can be found in the initialization TCL file or FSBL code. Values other than the one computed by EDK are not supported

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	rw	0x0	Reserved. Do not modify.
reserved	26:24	rw	0x0	Reserved. Do not modify.
reserved	23:19	rw	0x0	Reserved. Do not modify.
reserved	18:14	rw	0x0	Reserved. Do not modify.
reserved	13:7	rw	0x0	Reserved. Do not modify.
reserved	6:0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DRIVE_SLEW_CLOCK

Name	DDRIOB_DRIVE_SLEW_CLOCK
Relative Address	0x00000B68
Absolute Address	0xF8000B68
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Drive and Slew controls for Clock pins of the DDR Interface

Register DDRIOB_DRIVE_SLEW_CLOCK Details

Value of this register is computed by EDK after taking into account the Silicon Revision and DDR Standard and can be found in the initialization TCL file or FSBL code. Values other than the one computed by EDK are not supported

Field Name	Bits	Type	Reset Value	Description
reserved	31:27	rw	0x0	Reserved. Do not modify.
reserved	26:24	rw	0x0	Reserved. Do not modify.
reserved	23:19	rw	0x0	Reserved. Do not modify.
reserved	18:14	rw	0x0	Reserved. Do not modify.
reserved	13:7	rw	0x0	Reserved. Do not modify.
reserved	6:0	rw	0x0	Reserved. Do not modify.

Register (slcr) DDRIOB_DDR_CTRL

Name	DDRIOB_DDR_CTRL
Relative Address	0x00000B6C
Absolute Address	0xF8000B6C
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	DDR IOB Buffer Control

Register DDRIOB_DDR_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:15	rw	0x0	reserved
reserved	14	rw	0x0	Reserved. Do not modify.
reserved	13	rw	0x0	Reserved. Do not modify.
reserved	12	rw	0x0	Reserved. Do not modify.

Field Name	Bits	Type	Reset Value	Description
reserved	11:10	rw	0x0	Reserved. Do not modify.
REFIO_EN	9	rw	0x0	Enables VRP,VRN 0: VRP/VRN not used 1: VRP/VRN used as refio
reserved	8:7	rw	0x0	Reserved. Do not modify.
VREF_EXT_EN	6:5	rw	0x0	Enables External VREF input x0: Disable External VREF for lower 16 bits x1: Enable External VREF for lower 16 bits 0x: Disable External VREF for upper 16 bits 1x: Enable External VREF for upper 16 bits
VREF_SEL	4:1	rw	0x0	Specifies DDR IOB Vref generator output: 0001: VREF = 0.6V for LPDDR2 with 1.2V IO 0010: VREF = 0.675V for DDR3L with 1.35V IO 0100: VREF = 0.75V for DDR3 with 1.5V IO 1000: VREF = 0.90V for DDR2 with 1.8V IO
VREF_INT_EN	0	rw	0x0	Enables VREF internal generator

Register (slcr) DDRIOB_DCI_CTRL

Name	DDRIOB_DCI_CTRL
Relative Address	0x00000B70
Absolute Address	0xF8000B70
Width	32 bits
Access Type	rw
Reset Value	0x00000020
Description	DDR IOB DCI Config

Register DDRIOB_DCI_CTRL Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:28	rw	0x0	Reserved. Writes are ignored, read data is zero.
reserved	27	rw	0x0	Reserved. Do not modify.
reserved	26	rw	0x0	Reserved. Do not modify.
reserved	25	rw	0x0	Reserved. Do not modify.
reserved	24	rw	0x0	Reserved. Do not modify.
reserved	23	rw	0x0	Reserved. Do not modify.
reserved	22	rw	0x0	Reserved. Do not modify.

Field Name	Bits	Type	Reset Value	Description
reserved	21	rw	0x0	Reserved. Do not modify.
UPDATE_CONTROL	20	rw	0x0	DCI Update Mode. Use the values in the Calibration Table.
PREF_OPT2	19:17	rw	0x0	DCI Calibration. Use the values in the Calibration Table.
reserved	16	rw	0x0	Reserved
PREF_OPT1	15:14	rw	0x0	DCI Calibration. Use the values in the Calibration Table.
NREF_OPT4	13:11	rw	0x0	DCI Calibration. Use the values in the Calibration Table.
NREF_OPT2	10:8	rw	0x0	DCI Calibration. Use the values in the Calibration Table.
NREF_OPT1	7:6	rw	0x0	DCI Calibration. Use the values in the Calibration Table.
reserved	5	rw	0x1	Reserved. Do not modify.
reserved	4	rw	0x0	Reserved. Do not modify.
reserved	3	rw	0x0	Reserved. Do not modify.
reserved	2	rw	0x0	Reserved. Do not modify.
ENABLE	1	rw	0x0	DCI System Enable. Set to 1 if any IOs in DDR IO Bank use DCI Termination. DDR2, DDR3, DDR3L and LPDDR2 (Silicon Revision 2.0+) configurations require this bit set to 1
RESET	0	rw	0x0	At least toggle once to initialize flops in DCI system

Register (slcr) DDRIOB_DCI_STATUS

Name	DDRIOB_DCI_STATUS
Relative Address	0x00000B74
Absolute Address	0xF8000B74
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	DDR IO Buffer DCI Status

Register DDRIOB_DCI_STATUS Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:14	ro	0x0	Reserved. Writes are ignored, read data is zero.
DONE	13	rw	0x0	DCI done signal

Field Name	Bits	Type	Reset Value	Description
reserved	12	rw	0x0	Reserved. Do not modify.
reserved	11	rw	0x0	Reserved. Do not modify.
reserved	10	ro	0x0	Reserved. Do not modify.
reserved	9	ro	0x0	Reserved. Do not modify.
reserved	8	ro	0x0	Reserved. Do not modify.
reserved	7	ro	0x0	Reserved. Do not modify.
reserved	6	ro	0x0	Reserved. Do not modify.
reserved	5	ro	0x0	Reserved. Do not modify.
reserved	4:3	ro	0x0	Reserved. Do not modify.
reserved	2	ro	0x0	Reserved. Do not modify.
reserved	1	ro	0x0	Reserved. Do not modify.
LOCK	0	ro	0x0	DCI Status input Read Only

B.29 Static Memory Controller (pl353)

Module Name	Static Memory Controller (pl353)
Software Name	XNANDPS
Base Address	0xE000E000 smcc
Description	Shared memory controller
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
memc_status	0x00000000	13	ro	0x00000000	Operating and Interrupt Status
memif_cfg	0x00000004	18	ro	0x00011205	SMC configuration information
memc_cfg_set	0x00000008	7	wo	x	Enable interrupts and lower power state
memc_cfg_clr	0x0000000C	7	wo	x	Disable interrupts and exit from low-power state
direct_cmd	0x00000010	26	wo	x	Issue mem commands and register updates
set_cycles	0x00000014	24	wo	x	Stage a write to a Cycle register
set_opmode	0x00000018	16	mixed	x	Stage a write to an OpMode register

Register Name	Address	Width	Type	Reset Value	Description
refresh_period_0	0x00000020	4	rw	0x00000000	Idle cycles between read/write bursts
refresh_period_1	0x00000024	4	rw	0x00000000	Insert idle cycles between bursts
sram_cycles0_0	0x00000100	21	ro	0x0002B3CC	SRAM/NOR chip select 0 timing, active
opmode0_0	0x00000104	32	ro	0xE2FE0800	SRAM/NOR chip select 0 OpCode, active
sram_cycles0_1	0x00000120	21	ro	0x0002B3CC	SRAM/NOR chip select 1 timing, active
opmode0_1	0x00000124	32	ro	0xE4FE0800	SRAM/NOR chip select 1 OpCode, active
nand_cycles1_0	0x00000180	24	ro	0x0024ABCC	NAND Flash timing, active
opmode1_0	0x00000184	32	ro	0xE1FF0001	NAND Flash OpCode, active
user_status	0x00000200	8	ro	0x00000000	User Status Register
user_config	0x00000204	8	wo	x	User Configuration Register
ecc_status_1	0x00000400	30	ro	0x00000000	ECC Status and Clear Register 1
ecc_memcfg_1	0x00000404	13	rw	0x00000043	ECC Memory Configuation Register 1
ecc_memcommand1_1	0x00000408	25	rw	0x01300080	ECC Memory Command 1 Register 1
ecc_memcommand2_1	0x0000040C	25	rw	0x01E00585	ECC Memory Command 2 Register 1
ecc_addr0_1	0x00000410	32	ro	0x00000000	ECC Address 0 Register 1
ecc_addr1_1	0x00000414	24	ro	0x00000000	ECC Address 1 Register 1
ecc_value0_1	0x00000418	32	ro	0x00000000	ECC Value 0 Register 1
ecc_value1_1	0x0000041C	32	ro	0x00000000	ECC Value 1 Register 1
ecc_value2_1	0x00000420	32	ro	0x00000000	ECC Value 2 Register 1
ecc_value3_1	0x00000424	32	ro	0x00000000	ECC Value 3 Register 1

Register (pl353) memc_status

Name	memc_status
Software Name	MEMC_STATUS
Relative Address	0x00000000
Absolute Address	0xE000E000
Width	13 bits
Access Type	ro

Reset Value	0x00000000
Description	Operating and Interrupt Status

Register memc_status Details

The read-only memc_status Register provides information on the configuration of the SMC and also the current state of the SMC. You cannot read this register in the Reset state

Field Name	Bits	Type	Reset Value	Description
raw_ecc_int1 (RAW_ECC_INT1)	12	ro	0x0	NAND Flash ECC interrupt raw status: 0: Not asserted 1: Asserted
reserved	11	ro	0x0	Reserved. Do not modify.
ecc_int1 (ECC_INT1)	10	ro	0x0	NAND Flash ECC interrupt status after mask/enable: 0: Not asserted 1: Asserted
reserved	9	ro	0x0	Reserved. Do not modify.
ecc_int1_en (ECC_INT_EN1)	8	ro	0x0	NAND Flash ECC interrupt enable setting: 0: Masked 1: Enabled
reserved	7	ro	0x0	Reserved. Do not modify.
raw_int_status1 (RAW_INT_STATUS1)	6	ro	0x0	NAND Flash raw interrupt status before mask/enable: 0: Not asserted 1: Asserted
raw_int_status0 (RAW_INT_STATUS0)	5	ro	0x0	SRAM/NOR raw interrupt raw status before the mask/enable: 0: Not asserted 1: Asserted
int_status1 (INT_STATUS1)	4	ro	0x0	NAND Flash interrupt status after the mask/enable: 0: Not asserted 1: Asserted
int_status0 (INT_STATUS0)	3	ro	0x0	SRAM/NOR interrupt status after the mask/enable : 0: Not asserted 1: Asserted
int_en1 (INT_EN1)	2	ro	0x0	NAND Flash interrupt enable status: 0: Disabled 1: Enabled

Field Name	Bits	Type	Reset Value	Description
int_en0 (INT_EN0)	1	ro	0x0	SRAM/NOR interface interrupt enable setting: 0: Disabled 1: Enabled
state (STATE)	0	ro	0x0	SMC operating state: 0: Normal 1: Low-power state

Register (pl353) memif_cfg

Name	memif_cfg
Software Name	MEMC_IF_CONFIG
Relative Address	0x00000004
Absolute Address	0xE000E004
Width	18 bits
Access Type	ro
Reset Value	0x00011205
Description	SMC configuration information

Register memif_cfg Details

Provides information on the configuration of the memory interface. You cannot read this register in the Reset state. The state of this register cannot be changed.

Field Name	Bits	Type	Reset Value	Description
exclusive_monitors (EX_MONITORS)	17:16	ro	0x1	Return the number of exclusive access monitor resources that are implemented in the SMC. B00: 0 monitors b01: 1 monitor b10: 2 monitors b11: 4 monitors
reserved	15	ro	0x0	Reserved
remap1 (REMAP1)	14	ro	0x0	Return the value of the remap_1 input.
memory_width1 (MEMORY_WIDTH1)	13:12	ro	0x1	The width of the NAND Flash interface can be 8 or 16 bits. 00: 8 Bit Interface 01: 16 Bit Interface
memory_chips1 (MEMORY_CHIPS1)	11:10	ro	0x0	The NAND Flash interface provides one chip select.

Field Name	Bits	Type	Reset Value	Description
memory_type1 (MEMORY_TYPE1)	9:8	ro	0x2	SMC controller 1 supports the NAND Flash interface with hardware assisted ECC.
reserved	7	ro	0x0	Reserved
remap0 (REMAP0)	6	ro	0x0	Return the value of the remap_0 input
memory_width0 (MEMORY_WIDTH0)	5:4	ro	0x0	The width of the SRAM/NOR interface is 8 bits.
memory_chips0 (MEMORY_CHIPS0)	3:2	ro	0x1	The SRAM/NOR interface provides two chip selects. Reads as {0,1}
memory_type0 (MEMORY_TYPE0)	1:0	ro	0x1	SMC controller 0 supports the SRAM/NOR interface.

Register (pl353) memc_cfg_set

Name	memc_cfg_set
Software Name	MEMC_SET_CONFIG
Relative Address	0x00000008
Absolute Address	0xE000E008
Width	7 bits
Access Type	wo
Reset Value	x
Description	Enable interrupts and lower power state

Register memc_cfg_set Details

The write-only memc_cfg_set enables the SMC to be changed to low-power state, and interrupts enabled. You cannot write to this register in the Reset state.

Field Name	Bits	Type	Reset Value	Description
ecc_int_enable1 (ECC_INT_ENABLE1)	6	wo	x	NAND Flash ECC interrupt enable: 0: No change 1: Enable
reserved	5	wo	x	Reserved. Do not modify.
reserved	4:3	wo	x	Reserved, write as zero.
low_power_req (LOW_POWER_REQ)	2	wo	x	Put SMC into low-power mode when memory interface goes idle: 0: No change 1: Enable low-power state

Field Name	Bits	Type	Reset Value	Description
int_enable1 (INT_ENABLE1)	1	wo	x	NAND Flash interrupt enable: 0: No change 1: Enable
int_enable0 (INT_ENABLE0)	0	wo	x	SRAM/NOR interrupt enable: 0: No change 1: Enable

Register (pl353) memc_cfg_clr

Name	memc_cfg_clr
Software Name	MEMC_CLR_CONFIG
Relative Address	0x0000000C
Absolute Address	0xE000E00C
Width	7 bits
Access Type	wo
Reset Value	x
Description	Disable interrupts and exit from low-power state

Register memc_cfg_clr Details

The write-only memc_cfg_clr enables the SMC to be moved out of the low-power state, and the interrupts disabled. You cannot write to this register in the Reset state.

Field Name	Bits	Type	Reset Value	Description
ecc_int_disable1 (ECC_INT_DISABLE1)	6	wo	x	NAND Flash ECC interrupt disable: 0: No change 1: Disable
reserved	5	wo	x	Reserved. Do not modify.
int_clr_1 (INT_CLR1)	4	wo	x	0: No effect 1: Clear SMC Interrupt 1 as an alternative to an AXI read
int_clr_0 (INT_CLR0)	3	wo	x	0: No effect 1: Clear SMC Interrupt 0 as an alternative to an AXI read
low_power_exit (LOW_POWER_EXIT)	2	wo	x	Exit low-power mode. The affect takes place when memory interface goes idle: 0: No change 1: Exit from low-power state

Field Name	Bits	Type	Reset Value	Description
int_disable1 (INT_DISABLE1)	1	wo	x	NAND Flash interrupt disable: 0: No change 1: disable (apply mask)
int_disable0 (INT_DISABLE0)	0	wo	x	SRAM/NOR interrupt disable: 0: No change 1: disable (apply mask)

Register (pl353) direct_cmd

Name	direct_cmd
Software Name	DIRECT_CMD
Relative Address	0x00000010
Absolute Address	0xE000E010
Width	26 bits
Access Type	wo
Reset Value	x
Description	Issue mem commands and register updates

Register direct_cmd Details

The write-only direct_cmd passes commands to the external memory, and controls the updating of the chip configuration registers with values held in the set_cycles Register and set_opmode Register. You cannot write to this register in either the Reset or low-power states.

Field Name	Bits	Type	Reset Value	Description
chip_select (CHIP_SELECT)	25:23	wo	x	Select register bank to update and enable chip mode register access based on CMD_TYPE: 000: SRAM/NOR chip select 0. 001: SRAM/NOR chip select 1. 100: NAND Flash. others: reserved.
cmd_type (TYPE)	22:21	wo	x	Select the command type: 00: UpdateRegs and AXI 01: ModeReg 10: UpdateRegs 11: ModeReg and UpdateRegs

Field Name	Bits	Type	Reset Value	Description
reserved	20	wo	x	Reserved. Do not modify.
addr (ADDR)	19:0	wo	x	When cmd_type = UpdateRegs and AXI then: Bits [15:0] are used to match wdata[15:0] Bits [19:16] are reserved. Write as zero. When cmd_type = ModeReg or ModeReg and UpdateRegs, these bits map to the external memory address bits [19:0]. When cmd_type = UpdateRegs, these bits are reserved. Write as zero.

Register (pl353) set_cycles

Name	set_cycles
Software Name	SET_CYCLES
Relative Address	0x00000014
Absolute Address	0xE000E014
Width	24 bits
Access Type	wo
Reset Value	x
Description	Stage a write to a Cycle register

Register set_cycles Details

This write-only register contains values that are written to the sram_cycles register or nand_cycles when the SMC receives a write to the Direct Command Register. You cannot write to this register in either the Reset or low-power states.

Field Name	Bits	Type	Reset Value	Description
Set_t6 (SET_T6)	23:20	wo	x	Timing parameter for SRAM/NOR, bit 20 only (other bits are ignored): o For asynchronous multiplexed transfers this bit controls when the SMC asserts we_n: 0: assert we_n two mclk cycles after asserting cs_n. 1: assert we_n and cs_n together. Timing parameter for NAND Flash, bits 23:20: o Busy to RE timing (t_rr), minimum permitted value = 0.
Set_t5 (SET_T5)	19:17	wo	x	Timing parameter for SRAM/NOR: o Turnaround time (t_ta), minimum value = 1. Timing parameter for NAND Flash: o ID read time (t_ar), mnimum value = 0.

Field Name	Bits	Type	Reset Value	Description
Set_t4 (SET_T4)	16:14	wo	x	Timing parameter for SRAM/NOR: o Page cycle time (t_pc), minimum value = 1. Timing parameter for NAND Flash: o Page cycle time (t_clr), minimum value = 1.
Set_t3 (SET_T3)	13:11	wo	x	Timing parameter for SRAM/NOR: o Write Enable (t_wp) assertion delay, minimum value = 1. Timing parameter for NAND Flash: o Write Enable (t_wp) deassertion delay, minimum value = 1.
Set_t2 (SET_T2)	10:8	wo	x	Timing parameter for SRAM/NOR: o Output Enable (t_ceoe) assertion delay, minimum value = 1. Timing parameter for NAND Flash: o REA (t_rea) assertion delay, minimum value = 1.
Set_t1 (SET_T1)	7:4	wo	x	Timing parameter for SRAM/NOR and NAND Flash: Write cycle time, minimum value = 2.
Set_t0 (SET_T0)	3:0	wo	x	Timing parameter for SRAM/NOR and NAND Flash: Read cycle time, minimum value = 2.

Register (pl353) set_opmode

Name	set_opmode
Software Name	SET_OPMODE
Relative Address	0x00000018
Absolute Address	0xE000E018
Width	16 bits
Access Type	mixed
Reset Value	x
Description	Stage a write to an OpMode register

Register set_opmode Details

This write-only register is the holding register for the opmode<x>_<n> Registers. You cannot write to it in either the Reset or low-power states.

Field Name	Bits	Type	Reset Value	Description
reserved	15:13	wo	x	Reserved. Do not modify.
set_bls (SET_BLS)	12	wo	x	NAND Flash: reserved, write zero. SRAM/NOR: Value written to the byte lane strobe (bls) bit. This bit affects the assertion of the byte-lane strobe outputs. 0: bls timing equals chip select timing. This is the default setting. 1: bls timing equals we_n timing. This setting is used for eight memories that have no bls_n inputs. In this case, the bls_n output of the SMC is connected to the we_n memory input.
set_adv (SET_ADV)	11	wo	x	Contains the value to be written to the specific SRAM chip opmode Register address valid (adv) bit. The memory uses the address advance signal adv_n when set. For a NAND memory interface this bit is reserved, and written as zero.
set_baa (SET_BAA)	10	rw	x	NAND Flash: reserved, write zero. SRAM/NOR: Value written burst address advance (baa) bit. The memory uses the baa_n signal when set.
set_wr_bl (SET_WR_BL)	9:7	wo	x	NAND Flash: reserved, write zero. SRAM/NORE: Value written for wr_bl : 000: 1 beat 001: 4 beats 010: 8 beats 011: 16 beats 100: 32 beats 101: continuous others: reserved.
reserved	6	wo	x	Reserved. Do not modify.
set_rd_bl (SET_RD_BL)	5:3	wo	x	NAND Flash: reserved, write zero. SRAM/NOR: value written to opmode (rd_bl field). Memory Burst Length: 000: 1 beat 001: 4 beats 010: 8 beats 011: 16 beats 100: 32 beats 101: continuous others: reserved
reserved	2	wo	x	Reserved. Do not modify.
set_mw (SET_MW)	1:0	wo	x	SRAM/NOR: mw= 00 (8-bit) NAND Flash: mw= 00 (8-bit) or 01 (16-bit)

Register (pl353) refresh_period_0

Name	refresh_period_0
Software Name	REFRESH_PERIOD_0
Relative Address	0x00000020
Absolute Address	0xE000E020
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	Idle cycles between read/write bursts

Register refresh_period_0 Details

The read/write refresh_period_0 enables the SMC to insert idle cycles during consecutive bursts, that enables the PSRAM devices on memory interface 0, to initiate a refresh cycle. You cannot access this register in either the Reset or low-power states. Note:

You can only access this register when you are using an SRAM memory interface.

Field Name	Bits	Type	Reset Value	Description
period (MASK)	3:0	rw	0x0	Set the number of consecutive memory bursts that are permitted, prior to the SMC deasserting chip select to enable the PSRAM to initiate a refresh cycle. The options are: b0000: disable the insertion of idle cycles between consecutive bursts b0001: an idle cycle occurs after each burst b0010: an idle cycle occurs after 2 consecutive bursts b0011: an idle cycle occurs after 3 consecutive bursts b0100: an idle cycle occurs after 4 consecutive bursts . . . b1111: an idle cycle occurs after 15 consecutive bursts.

Register (pl353) refresh_period_1

Name	refresh_period_1
Software Name	REFRESH_PERIOD_1
Relative Address	0x00000024
Absolute Address	0xE000E024
Width	4 bits
Access Type	rw
Reset Value	0x00000000
Description	Insert idle cycles between bursts

Register refresh_period_1 Details

The read/write refresh_period_1 Register enables the SMC to insert idle cycles during consecutive bursts, that enables the PSRAM devices on memory interface 1, to initiate a refresh cycle

Field Name	Bits	Type	Reset Value	Description
period (REFRESH_PERIOD_0)	3:0	rw	0x0	Set the number of consecutive memory bursts that are permitted, prior to the SMC deasserting chip select to enable the PSRAM to initiate a refresh cycle. The options are: b0000: disable the insertion of idle cycles between consecutive bursts b0001: an idle cycle occurs after each burst b0010: an idle cycle occurs after 2 consecutive bursts b0011: an idle cycle occurs after 3 consecutive bursts b0100: an idle cycle occurs after 4 consecutive bursts . . . b1111: an idle cycle occurs after 15 consecutive bursts.

Register (pl353) sram_cycles0_0

Name	sram_cycles0_0
Software Name	IF0_CHIP_0_CONFIG
Relative Address	0x00000100
Absolute Address	0xE000E100
Width	21 bits
Access Type	ro
Reset Value	0x0002B3CC
Description	SRAM/NOR chip select 0 timing, active

Register sram_cycles0_0 Details

There is an instance of this register for each SRAM chip supported. You cannot read the read-only sram_cycles Register in the Reset state

Field Name	Bits	Type	Reset Value	Description
we_time	20	ro	0x0	Asynchronous assertion, refer to SET_CYCLES register.
t_tr	19:17	ro	0x1	Turnaround time, refer to SET_CYCLES register.
t_pc	16:14	ro	0x2	Page cycle time, refer to SET_CYCLES register.
t_wp	13:11	ro	0x6	WE assertion delay, refer to SET_CYCLES register.
t_ceoe	10:8	ro	0x3	OE assertion delay, refer to SET_CYCLES register.
t_wc	7:4	ro	0xC	Write cycle time, refer to SET_CYCLES register.
t_rc	3:0	ro	0xC	Read cycle time, refer to SET_CYCLES register.

Register (pl353) opmode0_0

Name	opmode0_0
Software Name	OPMODE
Relative Address	0x00000104
Absolute Address	0xE000E104
Width	32 bits
Access Type	ro
Reset Value	0xE2FE0800
Description	SRAM/NOR chip select 0 OpCode, active

Register opmode0_0 Details

Field Name	Bits	Type	Reset Value	Description
address_match (ADDRESS_MATCH)	31:24	ro	0xE2	Return the value of this tie-off. This is the comparison value for address bits [31:24] to determine the chip that is selected.
address_mask (ADDRESS)	23:16	ro	0xFE	Return the value of this tie-off. This is the mask for address bits[31:24] to determine the chip that must be selected. A logic 1 indicates the bit is used for comparison.
reserved	15:13	ro	0x0	Reserved. Do not modify.
reserved	12	ro	0x0	Reserved. Do not modify.
reserved	11	ro	0x1	Reserved. Do not modify.
baa (BAA)	10	ro	0x0	The memory uses the burst address advance signal, baa_n, when set. For a NAND memory interface, this bit is reserved.
wr_bl (WR_BL)	9:7	ro	0x0	Selects the write burst lengths, see SET_OPMODE register.
reserved	6	ro	0x0	Reserved. Do not modify.
rd_bl (RD_BL)	5:3	ro	0x0	Select memory burst lengths, see SET_OPMODE Register.
reserved	2	ro	0x0	Reserved. Do not modify.
mw (MW)	1:0	ro	0x0	Select data bus width (8 or 16), see SET_OPMODE register.

Register (pl353) sram_cycles0_1

Name	sram_cycles0_1
Software Name	IF0_CHIP_1_CONFIG

Relative Address	0x00000120
Absolute Address	0xE000E120
Width	21 bits
Access Type	ro
Reset Value	0x0002B3CC
Description	SRAM/NOR chip select 1 timing, active

Register sram_cycles0_1 Details

There is an instance of this register for each SRAM chip supported. You cannot read the read-only sram_cycles Register in the Reset state

Field Name	Bits	Type	Reset Value	Description
we_time	20	ro	0x0	Asynchronous assertion, refer to SET_CYCLES register.
t_tr	19:17	ro	0x1	Turnaround time, refer to SET_CYCLES register.
t_pc	16:14	ro	0x2	Page cycle time, refer to SET_CYCLES register.
t_wp	13:11	ro	0x6	WE assertion delay, refer to SET_CYCLES register.
t_ceoe	10:8	ro	0x3	OE assertion delay, refer to SET_CYCLES register.
t_wc	7:4	ro	0xC	Write cycle time, refer to SET_CYCLES register.
t_rc	3:0	ro	0xC	Read cycle time, refer to SET_CYCLES register.

Register (pl353) opmode0_1

Name	opmode0_1
Relative Address	0x00000124
Absolute Address	0xE000E124
Width	32 bits
Access Type	ro
Reset Value	0xE4FE0800
Description	SRAM/NOR chip select 1 OpCode, active

Register opmode0_1 Details

Field Name	Bits	Type	Reset Value	Description
address_match (OPMODE_ADDRESS_MATCH)	31:24	ro	0xE4	see 0x120
address_mask (OPMODE_ADDRESS)	23:16	ro	0xFE	see 0x120

Field Name	Bits	Type	Reset Value	Description
burst_align (OPMODE_BURST_ALIGN)	15:13	ro	0x0	reserved
bls (OPMODE_BLS)	12	ro	0x0	reserved
adv (OPMODE_ADV)	11	ro	0x1	reserved
baa (OPMODE_BAA)	10	ro	0x0	The memory uses the burst address advance signal, baa_n, when set. For a NAND memory interface, this bit is reserved.
wr_bl (OPMODE_WR_BL)	9:7	ro	0x0	Selects the write burst lengths, see SET_OPMODE register.
wr_sync (OPMODE_WR_SYNC)	6	ro	0x0	SRAM/NOR interface operates in asynchronous mode
rd_bl (OPMODE_RD_BL)	5:3	ro	0x0	Select memory burst lengths, see SET_OPMODE Register.
rd_sync (OPMODE_RD_SYNC)	2	ro	0x0	reserved
mw (OPMODE_MW)	1:0	ro	0x0	Data bus width (8 or 16), see SET_OPMODE register.

Register (pl353) nand_cycles1_0

Name	nand_cycles1_0
Software Name	IF1_CHIP_0_CONFIG
Relative Address	0x00000180
Absolute Address	0xE000E180
Width	24 bits
Access Type	ro
Reset Value	0x0024ABCC
Description	NAND Flash timing, active

Register nand_cycles1_0 Details

There is an instance of this register for each NAND chip supported. You cannot read the read-only nand_cycles Register in the Reset state

Field Name	Bits	Type	Reset Value	Description
t_rr	23:20	ro	0x2	BUSY to RE, refer to SET_CYCLES register.
t_ar	19:17	ro	0x2	ID read time, refer to SET_CYCLES register.
t_clr	16:14	ro	0x2	Page cycle time, refer to SET_CYCLES register. Status read time for NAND chip configurations.Minimum permitted value = 0.
t_wp	13:11	ro	0x5	WE deassertion delay, refer to SET_CYCLES register.
t_rea	10:8	ro	0x3	RE assertion delay, refer to SET_CYCLES register.
t_wc	7:4	ro	0xC	Write cycle time, refer to SET_CYCLES register.
t_rc	3:0	ro	0xC	Read cycle time, refer to SET_CYCLES register.

Register (pl353) opmode1_0

Name	opmode1_0
Relative Address	0x00000184
Absolute Address	0xE000E184
Width	32 bits
Access Type	ro
Reset Value	0xE1FF0001
Description	NAND Flash OpCode, active

Register opmode1_0 Details

Field Name	Bits	Type	Reset Value	Description
address_match (OPMODE_ADDRESS_MATCH)	31:24	ro	0xE1	Return the value of this tie-off. This is the comparison value for address bits [31:24] to determine the chip that is selected.
address_mask (OPMODE_ADDRESS)	23:16	ro	0xFF	Return the value of this tie-off. This is the mask for address bits[31:24] to determine the chip that must be selected. A logic 1 indicates the bit is used for comparison.
reserved	15:13	ro	0x0	Reserved. Do not modify.
reserved	12	ro	0x0	Reserved. Do not modify.
reserved	11	ro	0x0	Reserved. Do not modify.
reserved	10	ro	0x0	Reserved. Do not modify.
reserved	9:7	ro	0x0	Reserved. Do not modify.
reserved	6	ro	0x0	Reserved. Do not modify.
reserved	5:3	ro	0x0	Reserved. Do not modify.

Field Name	Bits	Type	Reset Value	Description
reserved	2	ro	0x0	Reserved. Do not modify.
mw (OPMODE_MW)	1:0	ro	0x1	Data bus width is 8 bits, see SET_OPMODE register.

Register (pl353) user_status

Name	user_status
Software Name	USER_STATUS
Relative Address	0x00000200
Absolute Address	0xE000E200
Width	8 bits
Access Type	ro
Reset Value	0x00000000
Description	User Status Register

Register user_status Details

The user_status is read-only and returns the value of the user_status[7:0] signals. You can read this register in all operating states.

Field Name	Bits	Type	Reset Value	Description
user_status (MASK)	7:0	ro	0x0	This value returns the state of the user_status[7:0] inputs.

Register (pl353) user_config

Name	user_config
Software Name	USER_CONFIG
Relative Address	0x00000204
Absolute Address	0xE000E204
Width	8 bits
Access Type	wo
Reset Value	x
Description	User Configuration Register

Register user_config Details

The user_config

is write-only and controls the status of the user_config[7:0] signals. You can write to this register in all operating states.

Field Name	Bits	Type	Reset Value	Description
user_config (MASK)	7:0	wo	x	This value sets the state of the user_config[7:0] outputs.

Register (pl353) ecc_status_1

Name	ecc_status_1
Software Name	IF1_ECC
Relative Address	0x00000400
Absolute Address	0xE000E400
Width	30 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC Status and Clear Register 1

Register ecc_status_1 Details

The ecc_status

is read-only and contains status information for the ECC. Although this is a read-only register, the bottom five bits can be written to clear the corresponding interrupts.To clear the interrupt, you must write a 1 to the appropriate bit.

Field Name	Bits	Type	Reset Value	Description
ecc_read (ECC_READ)	29:25	ro	0x0	Read flags for ECC blocks. Indicate whether the stored ECC value for each block has been read from memory: 0: not read 1: read Bit [29] Extra block (if used). Bit [28] Block 3. Bit [27] Block 2. Bit [26] Block 1. Bit [25] Block 0.
ecc_can_correct (ECC_CAN_CORRECT)	24:20	ro	0x0	Correctable flag for each ECC block: 0: not correctable error 1: correctable error Bit [24] Extra block (if used). Bit [23] Block 3. Bit [22] Block 2. Bit [21] Block 1. Bit [20] Block 0.
ecc_fail (ECC_FAIL)	19:15	ro	0x0	Pass/fail flag for each ECC block

Field Name	Bits	Type	Reset Value	Description
ecc_value_valid (ECC_VALID)	14:10	ro	0x0	Valid flag for each ECC block.
ecc_read_not_write (ECC_READ_NOT_WRITE)	9	ro	0x0	ECC calcuation type: 0: write 1: read
ecc_last_status (ECC_LAST)	8:7	ro	0x0	Last ECC result is updated after completing the ECC calculation: 00: Completed successfully. 01: Unaligned Address, or out-of-range. 10: Data stop after incomplete block. 11: Data stopped but values not read/written because of ecc_jump value.
ecc_status (ECC_STATUS)	6	ro	0x0	Status of the ECC block: 0: idle 1: busy
raw_int_status (ECC_STATUS_RAW_INT_STATUS)	5:0	ro	0x0	The interrupts are: Bit [5] Abort. Bit [4] Extra block (if used). Bit [3] Block 3. Bit [2] Block 2. Bit [1] Block 1. Bit [0] Block 0. To clear the interrupt, write a 1 to the bit.

Register (pl353) ecc_memcfg_1

Name	ecc_memcfg_1
Relative Address	0x00000404
Absolute Address	0xE000E404
Width	13 bits
Access Type	rw
Reset Value	0x00000043
Description	ECC Memory Configuation Register 1

Register ecc_memcfg_1 Details

The ecc_memcfg Register is read-write and contains information about the structure of the memory. Note; You must not write to this register while the ECC block is busy. You can read the current ECC block status from the ECC Status Register.

Field Name	Bits	Type	Reset Value	Description
ecc_extra_block_size (ECC_MEMCFG_ECC_EXTRA_BLOCK_SIZE)	12:11	rw	0x0	The size of the extra block in memory after the last 512 block: 00: 4 bytes 01: 8 bytes 10: 16 bytes 11: 32 bytes Note: These bits are only present if you configure the SMC to use the ECC Extra Block Enable option.
ecc_extra_block (ECC_MEMCFG_ECC_EXTRA_BLOCK)	10	rw	0x0	If configured, this enables a small block for extra information after the last 512 bytes block in the page. Note: These bits are only present if the ECC Extra Block Enable option is configured.
ecc_int_abort (ECC_MEMCFG_ECC_INT_ABORT)	9	rw	0x0	Interrupt on ECC abort: 0: don't assert 1: assert
ecc_int_pass (ECC_MEMCFG_ECC_INT_PASS)	8	rw	0x0	Interrupt when a correct ECC value is read from memory: 0: don't assert 1: assert
ecc_ignore_add_eight (ECC_MEMCFG_IGNORE_ADD8)	7	rw	0x0	Use to indicate if A8 is output with the address, required to find the aligned start of blocks: 0: A8 is output 1: A8 is not output
ecc_jump (ECC_MEMCFG_ECC_JUMP)	6:5	rw	0x2	Indicate that the memory supports column change address commands: 00: no jumping, reads and writes only occur at end of page 01: jump using column change commands 10: jump using full command 11: reserved
ecc_read_end (ECC_MEMCFG_ECC_READ_END)	4	rw	0x0	Indicate when ECC values are read from memory: 0: ECC value for a block must be read immediately after the block. Data access must stop on a 512 byte boundary. 1: ECC values for all blocks are read at the end of the page.

Field Name	Bits	Type	Reset Value	Description
ecc_mode (ECC_MEMCFG_ECC_MODE)	3:2	rw	0x0	Specify the mode of the ECC block: 00: bypassed 01: ECC values are calculated and made available on the APB interface. But they are not read to or written from memory. 10: ECC values and calculated and read/written to memory. For a read, the ECC value is checked and the result of the check is made available on the APB interface. 11: reserved
page_size (ECC_MEMCFG_PAGE_SIZE)	1:0	rw	0x3	The number of 512 byte blocks in a page: 00: No 512 byte blocks. Reserved if an ecc_extra_block is not configured and enabled. 01: One 512 byte block. 10: Two 512 byte blocks. 11: Four 512 byte blocks.

Register (pl353) ecc_memcommand1_1

Name	ecc_memcommand1_1
Relative Address	0x00000408
Absolute Address	0xE000E408
Width	25 bits
Access Type	rw
Reset Value	0x01300080
Description	ECC Memory Command 1 Register 1

Register ecc_memcommand1_1 Details

The ecc_memcommand1

is read-write and contains the commands that the ECC block uses to detect the start of an ECC operation.

Field Name	Bits	Type	Reset Value	Description
nand_rd_cmd_end_valid (ECC_MEMCOMMAND1_RD_CMD_END_VALID)	24	rw	0x1	Use the end command
nand_rd_cmd_end (ECC_MEMCOMMAND1_RD_CMD_END)	23:16	rw	0x30	Use the NAND command to initiate a write (0x30).

Field Name	Bits	Type	Reset Value	Description
nand_rd_cmd (ECC_MEMCOMMAND1_RD_CMD)	15:8	rw	0x0	Use the NAND command used to initiate a read (0x00).
nand_wr_cmd (ECC_MEMCOMMAND1_WR_CMD)	7:0	rw	0x80	Use the NAND command to initiate a write (0x80).

Register (pl353) ecc_memcommand2_1

Name	ecc_memcommand2_1
Relative Address	0x0000040C
Absolute Address	0xE000E40C
Width	25 bits
Access Type	rw
Reset Value	0x01E00585
Description	ECC Memory Command 2 Register 1

Register ecc_memcommand2_1 Details

The ecc_memcommand2 Register is read-write and contains the commands that the ECC block uses to access different parts of a NAND page. The reset value is suitable for ONFI 1.0 compliant devices

Field Name	Bits	Type	Reset Value	Description
nand_rd_col_change_end_valid (ECC_MEMCOMMAND2_RD_COL_CHANGE_END_VALID)	24	rw	0x1	Use the end command
nand_rd_col_change_end (ECC_MEMCOMMAND2_RD_COL_CHANGE_END)	23:16	rw	0xE0	Use the NAND command to initiate a write.
nand_rd_col_change (ECC_MEMCOMMAND2_RD_COL_CHANGE)	15:8	rw	0x5	Use the NAND command to initiate a read or Spare bits pointer command.
nand_wr_col_change (ECC_MEMCOMMAND2_WR_COL_CHANGE)	7:0	rw	0x85	The NAND command used to initiate a write

Register (pl353) ecc_addr0_1

Name	ecc_addr0_1
Relative Address	0x00000410
Absolute Address	0xE000E410
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC Address 0 Register 1

Register ecc_addr0_1 Details

The ecc_addr0 Register is read-only and contains the lower 32 bits of the ECC address

Field Name	Bits	Type	Reset Value	Description
ecc_addr	31:0	ro	0x0	Address bits 31 to 0

Register (pl353) ecc_addr1_1

Name	ecc_addr1_1
Relative Address	0x00000414
Absolute Address	0xE000E414
Width	24 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC Address 1 Register 1

Register ecc_addr1_1 Details

The ecc_addr1 Register is read-only and contains the upper 24 bits of the ECC address.

Field Name	Bits	Type	Reset Value	Description
ecc_addr	23:0	ro	0x0	Address bits 55 to 32

Register (pl353) ecc_value0_1

Name	ecc_value0_1
Relative Address	0x00000418
Absolute Address	0xE000E418
Width	32 bits
Access Type	ro

Reset Value	0x00000000
Description	ECC Value 0 Register 1

Register ecc_value0_1 Details

The five ecc_value Registers are read-only and contain block information for the ECC. Note: Writing any value to an ecc_value Register clears the ecc_int bit.

Field Name	Bits	Type	Reset Value	Description
ecc_int (ECC_VALUE_INT)	31	ro	0x0	Interrupt flag for this value
ecc_valid (ECC_VALUE_VALID)	30	ro	0x0	Indicate if this value is valid
ecc_read (ECC_VALUE_READ)	29	ro	0x0	Indicate if the ECC value has been read from memory
ecc_fail (ECC_VALUE_FAIL)	28	ro	0x0	Indicate if this value has failed
ecc_correct (ECC_VALUE_CORRECT)	27	ro	0x0	Indicate if this block is correctable
reserved	26:24	ro	0x0	Reserved, read undefined
ecc_value (ECC_VALUE)	23:0	ro	0x0	ECC value of check result for block, depending on ECC configuration

Register (pl353) ecc_value1_1

Name	ecc_value1_1
Relative Address	0x0000041C
Absolute Address	0xE000E41C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC Value 1 Register 1

Register ecc_value1_1 Details

The five ecc_value Registers are read-only and contain block information for the ECC. Note: writing any value to an ecc_value Register clears the ecc_int bit.

Field Name	Bits	Type	Reset Value	Description
ecc_int (ECC_VALUE_INT)	31	ro	0x0	Interrupt flag for this value
ecc_valid (ECC_VALUE_VALID)	30	ro	0x0	Indicate if this value is valid
ecc_read (ECC_VALUE_READ)	29	ro	0x0	Indicate if the ECC value has been read from memory
ecc_fail (ECC_VALUE_FAIL)	28	ro	0x0	Indicate if this value has failed
ecc_correct (ECC_VALUE_CORRECT)	27	ro	0x0	Indicate if this block is correctable
reserved	26:24	ro	0x0	Reserved, read undefined
ecc_value (ECC_VALUE)	23:0	ro	0x0	ECC value of check result for block, depending on ECC configuration

Register (pl353) ecc_value2_1

Name	ecc_value2_1
Relative Address	0x00000420
Absolute Address	0xE000E420
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC Value 2 Register 1

Register ecc_value2_1 Details

The five ecc_value Registers are read-only and contain block information for the ECC.

Note: writing any value to an ecc_value Register clears the ecc_int bit.

Field Name	Bits	Type	Reset Value	Description
ecc_int (ECC_VALUE_INT)	31	ro	0x0	Interrupt flag for this value
ecc_valid (ECC_VALUE_VALID)	30	ro	0x0	Indicate if this value is valid
ecc_read (ECC_VALUE_READ)	29	ro	0x0	Indicate if the ECC value has been read from memory
ecc_fail (ECC_VALUE_FAIL)	28	ro	0x0	Indicate if this value has failed

Field Name	Bits	Type	Reset Value	Description
ecc_correct (ECC_VALUE_CORRECT)	27	ro	0x0	Indicate if this block is correctable
reserved	26:24	ro	0x0	Reserved, read undefined
ecc_value (ECC_VALUE)	23:0	ro	0x0	ECC value of check result for block, depending on ECC configuration

Register (pl353) ecc_value3_1

Name	ecc_value3_1
Relative Address	0x00000424
Absolute Address	0xE000E424
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	ECC Value 3 Register 1

Register ecc_value3_1 Details

The five ecc_value Registers are read-only and contain block information for the ECC. Note: writing any value to an ecc_value Register clears the ecc_int bit.

Field Name	Bits	Type	Reset Value	Description
ecc_int (ECC_VALUE_INT)	31	ro	0x0	Interrupt flag for this value
ecc_valid (ECC_VALUE_VALID)	30	ro	0x0	Indicate if this value is valid
ecc_read (ECC_VALUE_READ)	29	ro	0x0	Indicate if the ECC value has been read from memory
ecc_fail (ECC_VALUE_FAIL)	28	ro	0x0	Indicate if this value has failed
ecc_correct (ECC_VALUE_CORRECT)	27	ro	0x0	Indicate if this block is correctable
reserved	26:24	ro	0x0	Reserved, read undefined
ecc_value (ECC_VALUE)	23:0	ro	0x0	ECC value of check result for block, depending on ECC configuration

B.30 SPI Controller (SPI)

Module Name	SPI Controller (SPI)
Software Name	XSPIPS
Base Address	0xE0006000 spi0 0xE0007000 spi1
Description	Serial Peripheral Interface
Vendor Info	Cadence SPI

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
Config_reg0	0x00000000	32	mixed	0x00020000	SPI configuration register
Intr_status_reg0	0x00000004	32	mixed	0x00000004	SPI interrupt status register
Intrpt_en_reg0	0x00000008	32	mixed	0x00000000	Interrupt Enable register
Intrpt_dis_reg0	0x0000000C	32	mixed	0x00000000	Interrupt disable register
Intrpt_mask_reg0	0x00000010	32	ro	0x00000000	Interrupt mask register
En_reg0	0x00000014	32	mixed	0x00000000	SPI_Enable Register
Delay_reg0	0x00000018	32	rw	0x00000000	Delay Register
Tx_data_reg0	0x0000001C	32	wo	0x00000000	Transmit Data Register.
Rx_data_reg0	0x00000020	32	ro	0x00000000	Receive Data Register
Slave_Idle_count_reg0	0x00000024	32	mixed	0x000000FF	Slave Idle Count Register
TX_thres_reg0	0x00000028	32	rw	0x00000001	TX_FIFO Threshold Register
RX_thres_reg0	0x0000002C	32	rw	0x00000001	RX FIFO Threshold Register
Mod_id_reg0	0x000000FC	32	ro	0x00090106	Module ID register

Register (SPI) Config_reg0

Name	Config_reg0
Software Name	CR
Relative Address	0x00000000
Absolute Address	spi0: 0xE0006000 spi1: 0xE0007000
Width	32 bits
Access Type	mixed

Reset Value 0x00020000

Description SPI configuration register

Register Config_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:18	ro	0x0	Reserved, read as zero, ignored on write.
Modefail_gen_en	17	rw	0x1	ModeFail Generation Enable 1: enable 0: disable
Man_start_com (MANSTRT)	16	wo	0x0	Manual Start Command 1: start transmission of data 0: don't care
Man_start_en	15	rw	0x0	Manual Start Enable 1: enables manual start 0: auto mode
Manual_CS	14	rw	0x0	Manual CS 1: manual CS mode 0: auto mode
CS	13:10	rw	0x0	Peripheral chip select lines (only valid if Manual_CS=1) xxx0 - slave 0 selected xx01 - slave 1 selected x011 - slave 2 selected 0111 - reserved 1111 - No slave selected
PERI_SEL	9	rw	0x0	Peripheral select decode 1: allow external 3-to-8 decode 0: only 1 of 3 selects
REF_CLK	8	rw	0x0	Master reference clock select 1: not supported 0: use SPI REFERENCE CLOCK
reserved	7:6	rw	0x0	Reserved, read as zero, write with 00

Field Name	Bits	Type	Reset Value	Description
BAUD_RATE_DIV	5:3	rw	0x0	Master mode baud rate divisor controls the amount the spi_ref_clk is divided inside the SPI block 000: not supported 001: divide by 4 010: divide by 8 011: divide by 16 100: divide by 32 101: divide by 64 110: divide by 128 111: divide by 256
CLK_PH (CPHA)	2	rw	0x0	Clock phase 1: the SPI clock is inactive outside the word 0: the SPI clock is active outside the word
CLK_POL (CPOL)	1	rw	0x0	Clock polarity outside SPI word 1: the SPI clock is quiescent high 0: the SPI clock is quiescent low
MODE_SEL (MSTREN)	0	rw	0x0	Mode select 1: the SPI is in master mode 0: the SPI is in slave mode

Register (SPI) Intr_status_reg0

Name	Intr_status_reg0
Software Name	SR
Relative Address	0x00000004
Absolute Address	spi0: 0xE0006004 spi1: 0xE0007004
Width	32 bits
Access Type	mixed
Reset Value	0x00000004
Description	SPI interrupt status register

Register Intr_status_reg0 Details

This register is set when the described event occurs and the interrupt is enabled in the mask register. When any of these bits are set the interrupt output is asserted high. In the default configuration, these bits are all cleared simultaneously by reading this register, though this may be configured for an individual write-one-to-clear scheme.

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	wtc	0x0	TX FIFO underflow, write one to this bit location to clear. 1: underflow is detected 0: no underflow has been detected
RX_FIFO_full (IXR_RXFULL)	5	wtc	0x0	RX FIFO full 1: FIFO is full 0: FIFO is not full
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	wtc	0x0	RX FIFO not empty 1: FIFO has more than or equal to THRESHOLD entries 0: FIFO has less than RX THRESHOLD entries
TX_FIFO_full (IXR_TXFULL)	3	wtc	0x0	TX FIFO full 1: FIFO is full 0: FIFO is not full
TX_FIFO_not_full (IXR_TXOW)	2	wtc	0x1	TX FIFO not full 1: FIFO has less than THRESHOLD entries 0: FIFO has more than or equal toTHRESHOLD entries
MODE_FAIL (IXR_MODF)	1	wtc	0x0	Indicates the voltage on pin n_ss_in is inconsistent with the SPI mode. Set =1 if n_ss_in is low in master mode (multi-master contention) or n_ss_in goes high during a transmission in slave mode. These conditions will clear the spi_enable bit and disable the SPI. This bit is reset only by a system reset and cleared only when this register is read. ModeFail interrupt, write one to this bit location to clear. 1: a mode fault has occurred 0: no mode fault has been detected
RX_OVERFLOW (IXR_RXOVR)	0	wtc	0x0	Receive Overflow interrupt, write one to this bit location to clear. 1: overflow occured 0: no overflow occurred

Register (SPI) Intrpt_en_reg0

Name	Intrpt_en_reg0
Software Name	IER
Relative Address	0x00000008
Absolute Address	spi0: 0xE0006008 spi1: 0xE0007008

Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Enable register

Register Intrpt_en_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	wo	0x0	TX FIFO underflow enable 1: enable the interrupt 0: no effect
RX_FIFO_full (IXR_RXFULL)	5	wo	0x0	RX FIFO full enable 1: enable the interrupt 0: no effect
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	wo	0x0	RX FIFO not empty enable 1: enable the interrupt 0: no effect
TX_FIFO_full (IXR_TXFULL)	3	wo	0x0	TX FIFO full enable 1: enable the interrupt 0: no effect
TX_FIFO_not_full (IXR_TXOW)	2	wo	0x0	TX FIFO not full enable 1: enable the interrupt 0: no effect
MODE_FAIL (IXR_MODF)	1	wo	0x0	ModeFail interrupt enable 1: enable the interrupt 0: no effect
RX_OVERFLOW (IXR_RXOVR)	0	wo	0x0	Receive Overflow interrupt enable 1: enable the interrupt 0: no effect

Register (SPI) Intrpt_dis_reg0

Name	Intrpt_dis_reg0
Software Name	IDR

Relative Address	0x0000000C
Absolute Address	spi0: 0xE000600C spi1: 0xE000700C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt disable register

Register Intrpt_dis_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	wo	0x0	TX FIFO underflow enable 1: disables the interrupt 0: no effect
RX_FIFO_full (IXR_RXFULL)	5	wo	0x0	RX FIFO full enable 1: disables the interrupt 0: no effect
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	wo	0x0	RX FIFO not empty enable 1: disables the interrupt 0: no effect
TX_FIFO_full (IXR_TXFULL)	3	wo	0x0	TX FIFO full enable 1: disables the interrupt 0: no effect
TX_FIFO_not_full (IXR_TXOW)	2	wo	0x0	TX FIFO not full enable 1: disables the interrupt 0: no effect
MODE_FAIL (IXR_MODF)	1	wo	0x0	ModeFail interrupt enable 1: disables the interrupt 0: no effect
RX_OVERFLOW (IXR_RXOVR)	0	wo	0x0	Receive Overflow interrupt enable 1: disables the interrupt 0: no effect

Register (SPI) Intrpt_mask_reg0

Name	Intrpt_mask_reg0
Software Name	IMR
Relative Address	0x00000010
Absolute Address	spi0: 0xE0006010 spi1: 0xE0007010
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt mask register

Register Intrpt_mask_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:7	ro	0x0	Reserved, read as zero, ignored on write.
TX_FIFO_underflow (IXR_TXUF)	6	ro	0x0	TX FIFO underflow enable 1: interrupt is disabled 0: interrupt is enabled
RX_FIFO_full (IXR_RXFULL)	5	ro	0x0	RX FIFO full enable 1: interrupt is disabled 0: interrupt is enabled
RX_FIFO_not_empty (IXR_RXNEMPTY)	4	ro	0x0	RX FIFO not empty enable 1: interrupt is disabled 0: interrupt is enabled
TX_FIFO_full (IXR_TXFULL)	3	ro	0x0	TX FIFO full enable 1: interrupt is disabled 0: interrupt is enabled
TX_FIFO_not_full (IXR_TXOW)	2	ro	0x0	TX FIFO not full enable 1: interrupt is disabled 0: interrupt is enabled

Field Name	Bits	Type	Reset Value	Description
MODE_FAIL (IXR_MODF)	1	ro	0x0	ModeFail interrupt enable 1: interrupt is disabled 0: interrupt is enabled
RX_OVERFLOW (IXR_RXOVR)	0	ro	0x0	Receive Overflow interrupt enable 1: interrupt is disabled 0: interrupt is enabled

Register (SPI) En_reg0

Name	En_reg0
Software Name	ER
Relative Address	0x00000014
Absolute Address	spi0: 0xE0006014 spi1: 0xE0007014
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	SPI_Enable Register

Register En_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:1	ro	0x0	Reserved, read as zero, ignored on write.
SPI_EN (ENABLE)	0	rw	0x0	SPI_Enable 1: enable the SPI 0: disable the SPI

Register (SPI) Delay_reg0

Name	Delay_reg0
Software Name	DR
Relative Address	0x00000018
Absolute Address	spi0: 0xE0006018 spi1: 0xE0007018
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description Delay Register

Register Delay_reg0 Details

Field Name	Bits	Type	Reset Value	Description
d_nss	31:24	rw	0x0	Delay in SPI REFERENCE CLOCK or ext_clk cycles for the length that the master mode chip select outputs are de-asserted between words when cpha=0.
d_btwn (BTWN)	23:16	rw	0x0	Delay in SPI REFERENCE CLOCK or ext_clk cycles between one chip select being de-activated and the activation of another
d_after (AFTER)	15:8	rw	0x0	Delay in SPI REFERENCE CLOCK or ext_clk cycles between last bit of current word and the first bit of the next word.
d_int (INIT)	7:0	rw	0x0	Added delay in SPI REFERENCE CLOCK or ext_clk cycles between setting n_ss_out low and first bit transfer.

Register (SPI) Tx_data_reg0

Name Tx_data_reg0

Software Name TXD

Relative Address 0x0000001C

Absolute Address spi0: 0xE000601C
spi1: 0xE000701C

Width 32 bits

Access Type wo

Reset Value 0x00000000

Description Transmit Data Register.

Register Tx_data_reg0 Details

Field Name	Bits	Type	Reset Value	Description
TX_FIFO_data	31:0	wo	0x0	Data to TX FIFO. Valid data bits are [7:0].

Register (SPI) Rx_data_reg0

Name Rx_data_reg0

Software Name RXD

Relative Address 0x00000020

Absolute Address	spi0: 0xE0006020 spi1: 0xE0007020
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Receive Data Register

Register Rx_data_reg0 Details

Field Name	Bits	Type	Reset Value	Description
RX_FIFO_data	31:0	ro	0x0	Data from RX FIFO. Valid data bits are [7:0].

Register (SPI) Slave_Idle_count_reg0

Name	Slave_Idle_count_reg0
Software Name	SICR
Relative Address	0x00000024
Absolute Address	spi0: 0xE0006024 spi1: 0xE0007024
Width	32 bits
Access Type	mixed
Reset Value	0x000000FF
Description	Slave Idle Count Register

Register Slave_Idle_count_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as zero, ignored on write.
Slave_Idle_coun	7:0	rw	0xFF	SPI in slave mode detects a start only when the external SPI master serial clock (sclk_in) is stable (quiescent state) for SPI REFERENCE CLOCK cycles specified by slave idle count register or when the SPI is deselected.

Register (SPI) TX_thres_reg0

Name	TX_thres_reg0
Software Name	TXWR
Relative Address	0x00000028

Absolute Address	spi0: 0xE0006028 spi1: 0xE0007028
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	TX_FIFO Threshold Register

Register TX_thres_reg0 Details

Field Name	Bits	Type	Reset Value	Description
Threshold_of_TX_FIFO	31:0	rw	0x1	Defines the level at which the TX FIFO not full interrupt is generated

Register (SPI) RX_thres_reg0

Name	RX_thres_reg0
Relative Address	0x0000002C
Absolute Address	spi0: 0xE000602C spi1: 0xE000702C
Width	32 bits
Access Type	rw
Reset Value	0x00000001
Description	RX FIFO Threshold Register

Register RX_thres_reg0 Details

Field Name	Bits	Type	Reset Value	Description
Threshold_of_RX_FIFO	31:0	rw	0x1	Defines the level at which the RX FIFO not empty interrupt is generated

Register (SPI) Mod_id_reg0

Name	Mod_id_reg0
Relative Address	0x000000FC
Absolute Address	spi0: 0xE00060FC spi1: 0xE00070FC
Width	32 bits
Access Type	ro
Reset Value	0x00090106

Description Module ID register

Register Mod_id_reg0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:25	ro	0x0	Reserved, read as zero, ignored on write.
module_ID	24:0	ro	0x90106	Module ID number

B.31 System Watchdog Timer (swdt)

Module Name System Watchdog Timer (swdt)

Software Name XWDTPS

Base Address 0xF8005000 swdt

Description System Watchdog Timer Registers

Vendor Info

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
MODE	0x00000000	24	mixed	0x000001C0	WD zero mode register
CONTROL	0x00000004	26	mixed	0x00003FFC	Counter Control Register
RESTART	0x00000008	16	wo	0x00000000	Restart key register - this not a real register as no data is stored
STATUS	0x0000000C	1	ro	0x00000000	Status Register

Register (swdt) MODE

Name MODE

Software Name ZMR

Relative Address 0x00000000

Absolute Address 0xF8005000

Width 24 bits

Access Type mixed

Reset Value 0x000001C0

Description WD zero mode register

Register MODE Details

Field Name	Bits	Type	Reset Value	Description
ZKEY	23:12	wo	0x0	Zero access key - writes to the zero mode register are only valid if this field is set to 0xABC; this field is write only.
reserved	11:9	waz	0x0	Should be zero (sbz)
IRQLN	8:7	rw	0x3	Interrupt request length - selects the number of pclk cycles during which an interrupt request is held active after it is invoked: 00 = 4 01 = 8 10 = 16 11 = 32
reserved	6:4	rw	0x4	Reserved
reserved	3	waz	0x0	Should be zero (sbz)
IRQEN	2	rw	0x0	Interrupt request enable - if set, the watchdog will issue an interrupt request when the counter reaches zero, if WDEN = 1.
RSTEN	1	rw	0x0	Reset enable - if set, the watchdog will issue an internal reset when the counter reaches zero, if WDEN = 1.
WDEN	0	rw	0x0	Watchdog enable - if set, the watchdog is enabled and can generate any signals that are enabled.

Register (swdt) CONTROL

Name	CONTROL
Software Name	CCR
Relative Address	0x00000004
Absolute Address	0xF8005004
Width	26 bits
Access Type	mixed
Reset Value	0x00003FFC
Description	Counter Control Register

Register CONTROL Details

Field Name	Bits	Type	Reset Value	Description
CKEY	25:14	wo	0x0	Counter access key - writes to the control register are only valid if this field is set to 0x248; this field is write only.
CRV	13:2	rw	0xFFF	Counter restart value - the counter is restarted with the value 0xNNNFFF, where NNN is the value of this field.
CLKSEL	1:0	rw	0x0	Counter clock prescale - selects the prescaler division ratio: 00 = pclk divided by 8 01 = pclk divided by 64 10 = pclk divided by 512 11 = pclk divided by 4096 Note: If a restart signal is received the prescaler should be reset.

Register (swdt) RESTART

Name	RESTART
Relative Address	0x00000008
Absolute Address	0xF8005008
Width	16 bits
Access Type	wo
Reset Value	0x00000000
Description	Restart key register - this not a real register as no data is stored

Register RESTART Details

Field Name	Bits	Type	Reset Value	Description
RSTKEY (KEY_VAL)	15:0	wo	0x0	Restart key - the watchdog is restarted if this field is set to the value 0x1999

Register (swdt) STATUS

Name	STATUS
Software Name	SR
Relative Address	0x0000000C
Absolute Address	0xF800500C
Width	1 bits

Access Type	ro
Reset Value	0x00000000
Description	Status Register

Register STATUS Details

Field Name	Bits	Type	Reset Value	Description
WDZ	0	ro	0x0	set when the watchdog reaches zero count

B.32 Triple Timer Counter (ttc)

Module Name	Triple Timer Counter (ttc)
Software Name	XTTCPS
Base Address	0xF8001000 ttc0 0xF8002000 ttc1
Description	Triple Timer Counter
Vendor Info	

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
Clock_Control_1	0x00000000	7	rw	0x00000000	Clock Control register
Clock_Control_2	0x00000004	7	rw	0x00000000	Clock Control register
Clock_Control_3	0x00000008	7	rw	0x00000000	Clock Control register
Counter_Control_1	0x0000000C	7	rw	0x00000021	Operational mode and reset
Counter_Control_2	0x00000010	7	rw	0x00000021	Operational mode and reset
Counter_Control_3	0x00000014	7	rw	0x00000021	Operational mode and reset
Counter_Value_1	0x00000018	16	ro	0x00000000	Current counter value
Counter_Value_2	0x0000001C	16	ro	0x00000000	Current counter value
Counter_Value_3	0x00000020	16	ro	0x00000000	Current counter value
Interval_Counter_1	0x00000024	16	rw	0x00000000	Interval value
Interval_Counter_2	0x00000028	16	rw	0x00000000	Interval value
Interval_Counter_3	0x0000002C	16	rw	0x00000000	Interval value
Match_1_Counter_1	0x00000030	16	rw	0x00000000	Match value
Match_1_Counter_2	0x00000034	16	rw	0x00000000	Match value
Match_1_Counter_3	0x00000038	16	rw	0x00000000	Match value

Register Name	Address	Width	Type	Reset Value	Description
Match_2_Counter_1	0x0000003C	16	rw	0x00000000	Match value
Match_2_Counter_2	0x00000040	16	rw	0x00000000	Match value
Match_2_Counter_3	0x00000044	16	rw	0x00000000	Match value
Match_3_Counter_1	0x00000048	16	rw	0x00000000	Match value
Match_3_Counter_2	0x0000004C	16	rw	0x00000000	Match value
Match_3_Counter_3	0x00000050	16	rw	0x00000000	Match value
Interrupt_Register_1	0x00000054	6	clronrd	0x00000000	Counter 1 Interval, Match, Overflow and Event interrupts
Interrupt_Register_2	0x00000058	6	clronrd	0x00000000	Counter 2 Interval, Match, Overflow and Event interrupts
Interrupt_Register_3	0x0000005C	6	clronrd	0x00000000	Counter 3 Interval, Match, Overflow and Event interrupts
Interrupt_Enable_1	0x00000060	6	rw	0x00000000	ANDed with corresponding Interrupt Register
Interrupt_Enable_2	0x00000064	6	rw	0x00000000	ANDed with corresponding Interrupt Register
Interrupt_Enable_3	0x00000068	6	rw	0x00000000	ANDed with corresponding Interrupt Register
Event_Control_Timer_1	0x0000006C	3	rw	0x00000000	Enable, pulse and overflow
Event_Control_Timer_2	0x00000070	3	rw	0x00000000	Enable, pulse and overflow
Event_Control_Timer_3	0x00000074	3	rw	0x00000000	Enable, pulse and overflow
Event_Register_1	0x00000078	16	ro	0x00000000	pclk cycle count for event
Event_Register_2	0x0000007C	16	ro	0x00000000	pclk cycle count for event
Event_Register_3	0x00000080	16	ro	0x00000000	pclk cycle count for event

Register (ttc) Clock_Control_1

Name	Clock_Control_1
Software Name	CLK_CNTRL
Relative Address	0x00000000
Absolute Address	ttc0: 0xF8001000 ttc1: 0xF8002000
Width	7 bits

Access Type	rw
Reset Value	0x00000000
Description	Clock Control register

Register Clock_Control_1 Details

Field Name	Bits	Type	Reset Value	Description
Ex_E (EXT_EDGE)	6	rw	0x0	External Clock Edge: when this bit is set and the extend clock is selected, the counter clocks on the negative going edge of the external clock input.
C_Src (SRC)	5	rw	0x0	Clock Source: when this bit is set the counter uses the external clock input, ext_clk; the default clock source is pclk.
PS_V (PS_VAL)	4:1	rw	0x0	Prescale value (N): if prescale is enabled, the count rate is divided by 2^(N+1)
PS_En (PS_EN)	0	rw	0x0	Prescale enable: when this bit is set the counter, clock source is prescaled; the default clock source is that defined by C_Src.the default

Register (ttc) Clock_Control_2

Name	Clock_Control_2
Relative Address	0x00000004
Absolute Address	ttc0: 0xF8001004 ttc1: 0xF8002004
Width	7 bits
Access Type	rw
Reset Value	0x00000000
Description	Clock Control register

Register Clock_Control_2 Details

Field Name	Bits	Type	Reset Value	Description
Ex_E (CLK_CNTRL_EXT_EDGE)	6	rw	0x0	External Clock Edge: when this bit is set and the extend clock is selected, the counter clocks on the negative going edge of the external clock input.
C_Src (CLK_CNTRL_SRC)	5	rw	0x0	Clock Source: when this bit is set the counter uses the external clock input, ext_clk; the default clock source is pclk.

Field Name	Bits	Type	Reset Value	Description
PS_V (CLK_CNTRL_PS_VAL)	4:1	rw	0x0	Prescale value (N): if prescale is enabled, the count rate is divided by 2^(N+1)
PS_En (CLK_CNTRL_PS_EN)	0	rw	0x0	Prescale enable: when this bit is set the counter, clock source is prescaled; the default clock source is that defined by C_Src.the default

Register (ttc) Clock_Control_3

Name	Clock_Control_3
Relative Address	0x00000008
Absolute Address	ttc0: 0xF8001008 ttc1: 0xF8002008
Width	7 bits
Access Type	rw
Reset Value	0x00000000
Description	Clock Control register

Register Clock_Control_3 Details

Field Name	Bits	Type	Reset Value	Description
Ex_E (CLK_CNTRL_EXT_EDGE)	6	rw	0x0	External Clock Edge: when this bit is set and the extend clock is selected, the counter clocks on the negative going edge of the external clock input.
C_Src (CLK_CNTRL_SRC)	5	rw	0x0	Clock Source: when this bit is set the counter uses the external clock input, ext_clk; the default clock source is pclk.
PS_V (CLK_CNTRL_PS_VAL)	4:1	rw	0x0	Prescale value (N): if prescale is enabled, the count rate is divided by 2^(N+1)
PS_En (CLK_CNTRL_PS_EN)	0	rw	0x0	Prescale enable: when this bit is set the counter, clock source is prescaled; the default clock source is that defined by C_Src.the default

Register (ttc) Counter_Control_1

Name	Counter_Control_1
Software Name	CNT_CNTRL
Relative Address	0x0000000C

Absolute Address	ttc0: 0xF800100C ttc1: 0xF800200C
Width	7 bits
Access Type	rw
Reset Value	0x00000021
Description	Operational mode and reset

Register Counter_Control_1 Details

Field Name	Bits	Type	Reset Value	Description
Wave_pol (POL_WAVE)	6	rw	0x0	Waveform polarity: When this bit is high, the waveform output goes from high to low on Match_1 interrupt and returns high on overflow or interval interrupt; when low, the waveform goes from low to high on Match_1 interrupt and returns low on overflow or interval interrupt.
Wave_en (EN_WAVE)	5	rw	0x1	Output waveform enable, active low.
RST	4	rw	0x0	Setting this bit high resets the counter value and restarts counting; the RST bit is automatically cleared on restart.
Match (MATCH)	3	rw	0x0	Register Match mode: when Match is set, an interrupt is generated when the count value matches one of the three match registers and the corresponding bit is set in the Interrupt Enable register.
DEC (DECR)	2	rw	0x0	Decrement: when this bit is high the counter counts down.
INT	1	rw	0x0	When this bit is high, the timer is in Interval Mode, and the counter generates interrupts at regular intervals; when low, the timer is in overflow mode.
DIS	0	rw	0x1	Disable counter: when this bit is high, the counter is stopped, holding its last value until reset, restarted or enabled again.

Register (ttc) Counter_Control_2

Name	Counter_Control_2
Relative Address	0x00000010
Absolute Address	ttc0: 0xF8001010 ttc1: 0xF8002010
Width	7 bits
Access Type	rw

Reset Value	0x00000021
Description	Operational mode and reset

Register Counter_Control_2 Details

Field Name	Bits	Type	Reset Value	Description
Wave_pol (CNT_CNTRL_POL_WAVE)	6	rw	0x0	Waveform polarity: When this bit is high, the waveform output goes from high to low on Match_1 interrupt and returns high on overflow or interval interrupt; when low, the waveform goes from low to high on Match_1 interrupt and returns low on overflow or interval interrupt.
Wave_en (CNT_CNTRL_EN_WAVE)	5	rw	0x1	Output waveform enable, active low.
RST (CNT_CNTRL_RST)	4	rw	0x0	Setting this bit high resets the counter value and restarts counting; the RST bit is automatically cleared on restart.
Match (CNT_CNTRL_MATCH)	3	rw	0x0	Register Match mode: when Match is set, an interrupt is generated when the count value matches one of the three match registers and the corresponding bit is set in the Interrupt Enable register.
DEC (CNT_CNTRL_DECR)	2	rw	0x0	Decrement: when this bit is high the counter counts down.
INT (CNT_CNTRL_INT)	1	rw	0x0	When this bit is high, the timer is in Interval Mode, and the counter generates interrupts at regular intervals; when low, the timer is in overflow mode.
DIS (CNT_CNTRL_DIS)	0	rw	0x1	Disable counter: when this bit is high, the counter is stopped, holding its last value until reset, restarted or enabled again.

Register (ttc) Counter_Control_3

Name	Counter_Control_3
Relative Address	0x00000014
Absolute Address	ttc0: 0xF8001014 ttc1: 0xF8002014
Width	7 bits
Access Type	rw
Reset Value	0x00000021
Description	Operational mode and reset

Register Counter_Control_3 Details

Field Name	Bits	Type	Reset Value	Description
Wave_pol (CNT_CNTRL_POL_WAVE)	6	rw	0x0	Waveform polarity: When this bit is high, the waveform output goes from high to low on Match_1 interrupt and returns high on overflow or interval interrupt; when low, the waveform goes from low to high on Match_1 interrupt and returns low on overflow or interval interrupt.
Wave_en (CNT_CNTRL_EN_WAVE)	5	rw	0x1	Output waveform enable, active low.
RST (CNT_CNTRL_RST)	4	rw	0x0	Setting this bit high resets the counter value and restarts counting; the RST bit is automatically cleared on restart.
Match (CNT_CNTRL_MATCH)	3	rw	0x0	Register Match mode: when Match is set, an interrupt is generated when the count value matches one of the three match registers and the corresponding bit is set in the Interrupt Enable register.
DEC (CNT_CNTRL_DECR)	2	rw	0x0	Decrement: when this bit is high the counter counts down.
INT (CNT_CNTRL_INT)	1	rw	0x0	When this bit is high, the timer is in Interval Mode, and the counter generates interrupts at regular intervals; when low, the timer is in overflow mode.
DIS (CNT_CNTRL_DIS)	0	rw	0x1	Disable counter: when this bit is high, the counter is stopped, holding its last value until reset, restarted or enabled again.

Register (ttc) Counter_Value_1

Name	Counter_Value_1
Software Name	COUNT_VALUE
Relative Address	0x00000018
Absolute Address	ttc0: 0xF8001018 ttc1: 0xF8002018
Width	16 bits
Access Type	ro
Reset Value	0x00000000
Description	Current counter value

Register Counter_Value_1 Details

Field Name	Bits	Type	Reset Value	Description
Value (MASK)	15:0	ro	0x0	At any time, a Timer Counter's count value can be read from its Counter Value Register.

Register (ttc) Counter_Value_2

Name	Counter_Value_2
Relative Address	0x0000001C
Absolute Address	ttc0: 0xF800101C ttc1: 0xF800201C
Width	16 bits
Access Type	ro
Reset Value	0x00000000
Description	Current counter value

Register Counter_Value_2 Details

Field Name	Bits	Type	Reset Value	Description
Value (COUNT_VALUE)	15:0	ro	0x0	At any time, a Timer Counter's count value can be read from its Counter Value Register.

Register (ttc) Counter_Value_3

Name	Counter_Value_3
Relative Address	0x00000020
Absolute Address	ttc0: 0xF8001020 ttc1: 0xF8002020
Width	16 bits
Access Type	ro
Reset Value	0x00000000
Description	Current counter value

Register Counter_Value_3 Details

Field Name	Bits	Type	Reset Value	Description
Value (COUNT_VALUE)	15:0	ro	0x0	At any time, a Timer Counter's count value can be read from its Counter Value Register.

Register (ttc) Interval_Counter_1

Name	Interval_Counter_1
Software Name	INTERVAL_VAL
Relative Address	0x00000024
Absolute Address	ttc0: 0xF8001024 ttc1: 0xF8002024
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Interval value

Register Interval_Counter_1 Details

Field Name	Bits	Type	Reset Value	Description
Interval (COUNT_VALUE)	15:0	rw	0x0	If interval is enabled, this is the maximum value that the counter will count up to or down from.

Register (ttc) Interval_Counter_2

Name	Interval_Counter_2
Relative Address	0x00000028
Absolute Address	ttc0: 0xF8001028 ttc1: 0xF8002028
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Interval value

Register Interval_Counter_2 Details

Field Name	Bits	Type	Reset Value	Description
Interval (INTERVAL_VAL)	15:0	rw	0x0	If interval is enabled, this is the maximum value that the counter will count up to or down from.

Register (ttc) Interval_Counter_3

Name	Interval_Counter_3
Relative Address	0x0000002C

Absolute Address	ttc0: 0xF800102C ttc1: 0xF800202C
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Interval value

Register Interval_Counter_3 Details

Field Name	Bits	Type	Reset Value	Description
Interval (INTERVAL_VAL)	15:0	rw	0x0	If interval is enabled, this is the maximum value that the counter will count up to or down from.

Register (ttc) Match_1_Counter_1

Name	Match_1_Counter_1
Software Name	MATCH_0
Relative Address	0x00000030
Absolute Address	ttc0: 0xF8001030 ttc1: 0xF8002030
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Match value

Register Match_1_Counter_1 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_1_Counter_2

Name	Match_1_Counter_2
Relative Address	0x00000034
Absolute Address	ttc0: 0xF8001034 ttc1: 0xF8002034
Width	16 bits

Access Type	rw
Reset Value	0x00000000
Description	Match value

Register Match_1_Counter_2 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_1_Counter_3

Name	Match_1_Counter_3
Relative Address	0x00000038
Absolute Address	ttc0: 0xF8001038 ttc1: 0xF8002038
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Match value

Register Match_1_Counter_3 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_2_Counter_1

Name	Match_2_Counter_1
Software Name	MATCH_1
Relative Address	0x0000003C
Absolute Address	ttc0: 0xF800103C ttc1: 0xF800203C
Width	16 bits
Access Type	rw
Reset Value	0x00000000

Description Match value

Register Match_2_Counter_1 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_2_Counter_2

Name Match_2_Counter_2

Relative Address 0x00000040

Absolute Address ttc0: 0xF8001040
ttc1: 0xF8002040

Width 16 bits

Access Type rw

Reset Value 0x00000000

Description Match value

Register Match_2_Counter_2 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_2_Counter_3

Name Match_2_Counter_3

Relative Address 0x00000044

Absolute Address ttc0: 0xF8001044
ttc1: 0xF8002044

Width 16 bits

Access Type rw

Reset Value 0x00000000

Description Match value

Register Match_2_Counter_3 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_3_Counter_1

Name	Match_3_Counter_1
Software Name	MATCH_2
Relative Address	0x00000048
Absolute Address	ttc0: 0xF8001048 ttc1: 0xF8002048
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Match value

Register Match_3_Counter_1 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_3_Counter_2

Name	Match_3_Counter_2
Relative Address	0x0000004C
Absolute Address	ttc0: 0xF800104C ttc1: 0xF800204C
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Match value

Register Match_3_Counter_2 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Match_3_Counter_3

Name	Match_3_Counter_3
Relative Address	0x00000050
Absolute Address	ttc0: 0xF8001050 ttc1: 0xF8002050
Width	16 bits
Access Type	rw
Reset Value	0x00000000
Description	Match value

Register Match_3_Counter_3 Details

Field Name	Bits	Type	Reset Value	Description
Match (MATCH)	15:0	rw	0x0	When a counter has the same value as is stored in one of its match registers and match mode is enabled, a match interrupt is generated. Each counter has three match registers.

Register (ttc) Interrupt_Register_1

Name	Interrupt_Register_1
Software Name	ISR
Relative Address	0x00000054
Absolute Address	ttc0: 0xF8001054 ttc1: 0xF8002054
Width	6 bits
Access Type	clronrd
Reset Value	0x00000000
Description	Counter 1 Interval, Match, Overflow and Event interrupts

Register Interrupt_Register_1 Details

Field Name	Bits	Type	Reset Value	Description
Ev	5	clronrd	0x0	Event timer overflow interrupt
Ov (IXR_CNT_OVR)	4	clronrd	0x0	Counter overflow
M3 (IXR_MATCH_2)	3	clronrd	0x0	Match 3 interrupt
M2 (IXR_MATCH_1)	2	clronrd	0x0	Match 2 interrupt
M1 (IXR_MATCH_0)	1	clronrd	0x0	Match 1 interrupt
Iv (IXR_INTERVAL)	0	clronrd	0x0	Interval interrupt

Register (ttc) Interrupt_Register_2

Name	Interrupt_Register_2
Relative Address	0x00000058
Absolute Address	ttc0: 0xF8001058 ttc1: 0xF8002058
Width	6 bits
Access Type	clronrd
Reset Value	0x00000000
Description	Counter 2 Interval, Match, Overflow and Event interrupts

Register Interrupt_Register_2 Details

Field Name	Bits	Type	Reset Value	Description
Ev	5	clronrd	0x0	Event timer overflow interrupt
Ov (IXR_CNT_OVR)	4	clronrd	0x0	Counter overflow
M3 (IXR_MATCH_2)	3	clronrd	0x0	Match 3 interrupt
M2 (IXR_MATCH_1)	2	clronrd	0x0	Match 2 interrupt

Field Name	Bits	Type	Reset Value	Description
M1 (IXR_MATCH_0)	1	clronrd	0x0	Match 1 interrupt
Iv (IXR_INTERVAL)	0	clronrd	0x0	Interval interrupt

Register (ttc) Interrupt_Register_3

Name	Interrupt_Register_3
Relative Address	0x0000005C
Absolute Address	ttc0: 0xF800105C ttc1: 0xF800205C
Width	6 bits
Access Type	clronrd
Reset Value	0x00000000
Description	Counter 3 Interval, Match, Overflow and Event interrupts

Register Interrupt_Register_3 Details

Field Name	Bits	Type	Reset Value	Description
Ev	5	clronrd	0x0	Event timer overflow interrupt
Ov (IXR_CNT_OVR)	4	clronrd	0x0	Counter overflow
M3 (IXR_MATCH_2)	3	clronrd	0x0	Match 3 interrupt
M2 (IXR_MATCH_1)	2	clronrd	0x0	Match 2 interrupt
M1 (IXR_MATCH_0)	1	clronrd	0x0	Match 1 interrupt
Iv (IXR_INTERVAL)	0	clronrd	0x0	Interval interrupt

Register (ttc) Interrupt_Enable_1

Name	Interrupt_Enable_1
Software Name	IER
Relative Address	0x00000060

Absolute Address	ttc0: 0xF8001060 ttc1: 0xF8002060
Width	6 bits
Access Type	rw
Reset Value	0x00000000
Description	ANDed with corresponding Interrupt Register

Register Interrupt_Enable_1 Details

Field Name	Bits	Type	Reset Value	Description
IEN	5:0	rw	0x0	Enables for bits 05:00 in Interrupt Register: corresponding bits must be set to enable the interrupt.

Register (ttc) Interrupt_Enable_2

Name	Interrupt_Enable_2
Relative Address	0x00000064
Absolute Address	ttc0: 0xF8001064 ttc1: 0xF8002064
Width	6 bits
Access Type	rw
Reset Value	0x00000000
Description	ANDed with corresponding Interrupt Register

Register Interrupt_Enable_2 Details

Field Name	Bits	Type	Reset Value	Description
IEN	5:0	rw	0x0	Enables for bits 05:00 in Interrupt Register: corresponding bits must be set to enable the interrupt.

Register (ttc) Interrupt_Enable_3

Name	Interrupt_Enable_3
Relative Address	0x00000068
Absolute Address	ttc0: 0xF8001068 ttc1: 0xF8002068
Width	6 bits

Access Type	rw
Reset Value	0x00000000
Description	ANDed with corresponding Interrupt Register

Register Interrupt_Enable_3 Details

Field Name	Bits	Type	Reset Value	Description
IEN	5:0	rw	0x0	Enables for bits 05:00 in Interrupt Register: corresponding bits must be set to enable the interrupt.

Register (ttc) Event_Control_Timer_1

Name	Event_Control_Timer_1
Relative Address	0x0000006C
Absolute Address	ttc0: 0xF800106C ttc1: 0xF800206C
Width	3 bits
Access Type	rw
Reset Value	0x00000000
Description	Enable, pulse and overflow

Register Event_Control_Timer_1 Details

Field Name	Bits	Type	Reset Value	Description
E_Ov	2	rw	0x0	When this bit is low, the event timer is disabled and set to zero when an Event Timer Register overflow occurs; when set high, the timer continues counting on overflow.
E_Lo	1	rw	0x0	When this bit is high, the timer counts pclk cycles during the low level duration of ext_clk; when low, the event timer counts the high level duration of ext_clk.
E_En	0	rw	0x0	Enable timer: when this bit is high, the event timer is enabled.

Register (ttc) Event_Control_Timer_2

Name	Event_Control_Timer_2
Relative Address	0x00000070
Absolute Address	ttc0: 0xF8001070 ttc1: 0xF8002070

Width	3 bits
Access Type	rw
Reset Value	0x00000000
Description	Enable, pulse and overflow

Register Event_Control_Timer_2 Details

Field Name	Bits	Type	Reset Value	Description
E_Ov	2	rw	0x0	When this bit is low, the event timer is disabled and set to zero when an Event Timer Register overflow occurs; when set high, the timer continues counting on overflow.
E_Lo	1	rw	0x0	When this bit is high, the timer counts pclk cycles during the low level duration of ext_clk; when low, the event timer counts the high level duration of ext_clk.
E_En	0	rw	0x0	Enable timer: when this bit is high, the event timer is enabled.

Register (ttc) Event_Control_Timer_3

Name	Event_Control_Timer_3
Relative Address	0x00000074
Absolute Address	ttc0: 0xF8001074 ttc1: 0xF8002074
Width	3 bits
Access Type	rw
Reset Value	0x00000000
Description	Enable, pulse and overflow

Register Event_Control_Timer_3 Details

Field Name	Bits	Type	Reset Value	Description
E_Ov	2	rw	0x0	When this bit is low, the event timer is disabled and set to zero when an Event Timer Register overflow occurs; when set high, the timer continues counting on overflow.
E_Lo	1	rw	0x0	When this bit is high, the timer counts pclk cycles during the low level duration of ext_clk; when low, the event timer counts the high level duration of ext_clk.
E_En	0	rw	0x0	Enable timer: when this bit is high, the event timer is enabled.

Register (ttc) Event_Register_1

Name	Event_Register_1
Relative Address	0x00000078
Absolute Address	ttc0: 0xF8001078 ttc1: 0xF8002078
Width	16 bits
Access Type	ro
Reset Value	0x00000000
Description	pclk cycle count for event

Register Event_Register_1 Details

Field Name	Bits	Type	Reset Value	Description
Event	15:0	ro	0x0	This register stores the result of the pclk count during the ext_clk high or low pulse.

Register (ttc) Event_Register_2

Name	Event_Register_2
Relative Address	0x0000007C
Absolute Address	ttc0: 0xF800107C ttc1: 0xF800207C
Width	16 bits
Access Type	ro
Reset Value	0x00000000
Description	pclk cycle count for event

Register Event_Register_2 Details

Field Name	Bits	Type	Reset Value	Description
Event	15:0	ro	0x0	This register stores the result of the pclk count during the ext_clk high or low pulse.

Register (ttc) Event_Register_3

Name	Event_Register_3
Relative Address	0x00000080
Absolute Address	ttc0: 0xF8001080 ttc1: 0xF8002080

Width	16 bits
Access Type	ro
Reset Value	0x00000000
Description	pclk cycle count for event

Register Event_Register_3 Details

Field Name	Bits	Type	Reset Value	Description
Event	15:0	ro	0x0	This register stores the result of the pclk count during the ext_clk high or low pulse.

B.33 UART Controller (UART)

Module Name	UART Controller (UART)
Software Name	XUARTPS
Base Address	0xE0000000 uart0 0xE0001000 uart1
Description	Universal Asynchronous Receiver Transmitter
Vendor Info	Cadence UART

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
Control_reg0	0x00000000	32	mixed	0x00000128	UART Control Register
mode_reg0	0x00000004	32	mixed	0x00000000	UART Mode Register
Intrpt_en_reg0	0x00000008	32	mixed	0x00000000	Interrupt Enable Register
Intrpt_dis_reg0	0x0000000C	32	mixed	0x00000000	Interrupt Disable Register
Intrpt_mask_reg0	0x00000010	32	ro	0x00000000	Interrupt Mask Register
Chnl_int_sts_reg0	0x00000014	32	wtc	0x00000000	Channel Interrupt Status Register
Baud_rate_gen_reg0	0x00000018	32	mixed	0x0000028B	Baud Rate Generator Register.
Rcvr_timeout_reg0	0x0000001C	32	mixed	0x00000000	Receiver Timeout Register
Rcvr_FIFO_trigger_level0	0x00000020	32	mixed	0x00000020	Receiver FIFO Trigger Level Register
Modem_ctrl_reg0	0x00000024	32	mixed	0x00000000	Modem Control Register
Modem_sts_reg0	0x00000028	32	mixed	x	Modem Status Register
Channel_sts_reg0	0x0000002C	32	ro	0x00000000	Channel Status Register

Register Name	Address	Width	Type	Reset Value	Description
TX_RX_FIFO0	0x00000030	32	mixed	0x00000000	Transmit and Receive FIFO
Baud_rate_divider_reg0	0x00000034	32	mixed	0x0000000F	Baud Rate Divider Register
Flow_delay_reg0	0x00000038	32	mixed	0x00000000	Flow Control Delay Register
Tx_FIFO_trigger_level0	0x00000044	32	mixed	0x00000020	Transmitter FIFO Trigger Level Register

Register (UART) Control_reg0

Name	Control_reg0
Software Name	CR
Relative Address	0x00000000
Absolute Address	uart0: 0xE0000000 uart1: 0xE0001000
Width	32 bits
Access Type	mixed
Reset Value	0x00000128
Description	UART Control Register

Register Control_reg0 Details

The UART Control register is used to enable and reset the transmitter and receiver blocks. It also controls the receiver timeout and the transmission of breaks.

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	ro	0x0	Reserved, read as zero, ignored on write.
STPBRK (STOPBRK)	8	rw	0x1	Stop transmitter break: 0: no affect 1: stop transmission of the break after a minimum of one character length and transmit a high level during 12 bit periods. It can be set regardless of the value of STTBRK.
STTBRK (STARTBRK)	7	rw	0x0	Start transmitter break: 0: no affect 1: start to transmit a break after the characters currently present in the FIFO and the transmit shift register have been transmitted. It can only be set if STPBRK (Stop transmitter break) is not high.
RSTTO (TORST)	6	rw	0x0	Restart receiver timeout counter: 1: receiver timeout counter is restarted. This bit is self clearing once the restart has completed.

Field Name	Bits	Type	Reset Value	Description
TXDIS (TX_DIS)	5	rw	0x1	Transmit disable: 0: enable transmitter 1: disable transmitter
TXEN (TX_EN)	4	rw	0x0	Transmit enable: 0: disable transmitter 1: enable transmitter, provided the TXDIS field is set to 0.
RXDIS (RX_DIS)	3	rw	0x1	Receive disable: 0: enable 1: disable, regardless of the value of RXEN
RXEN (RX_EN)	2	rw	0x0	Receive enable: 0: disable 1: enable When set to one, the receiver logic is enabled, provided the RXDIS field is set to zero.
TXRES (TXRST)	1	rw	0x0	Software reset for Tx data path: 0: no affect 1: transmitter logic is reset and all pending transmitter data is discarded This bit is self clearing once the reset has completed.
RXRES (RXRST)	0	rw	0x0	Software reset for Rx data path: 0: no affect 1: receiver logic is reset and all pending receiver data is discarded. This bit is self clearing once the reset has completed.

Register (UART) mode_reg0

Name	mode_reg0
Software Name	MR
Relative Address	0x00000004
Absolute Address	uart0: 0xE0000004 uart1: 0xE0001004
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	UART Mode Register

Register mode_reg0 Details

The UART Mode register defines the setup of the data format to be transmitted or received. If this register is modified during transmission or reception, data validity cannot be guaranteed.

Field Name	Bits	Type	Reset Value	Description
reserved	31:12	ro	0x0	Reserved, read as zero, ignored on write.
reserved	11	rw	0x0	Reserved. Do not modify.
reserved	10	rw	0x0	Reserved. Do not modify.
CHMODE	9:8	rw	0x0	Channel mode: Defines the mode of operation of the UART. 00: normal 01: automatic echo 10: local loopback 11: remote loopback
NBSTOP	7:6	rw	0x0	Number of stop bits: Defines the number of stop bits to detect on receive and to generate on transmit. 00: 1 stop bit 01: 1.5 stop bits 10: 2 stop bits 11: reserved
PAR	5:3	rw	0x0	Parity type select: Defines the expected parity to check on receive and the parity to generate on transmit. 000: even parity 001: odd parity 010: forced to 0 parity (space) 011: forced to 1 parity (mark) 1xx: no parity
CHRL	2:1	rw	0x0	Character length select: Defines the number of bits in each character. 11: 6 bits 10: 7 bits 0x: 8 bits
CLKS (CLKSEL)	0	rw	0x0	Clock source select: This field defines whether a pre-scalar of 8 is applied to the baud rate generator input clock. 0: clock source is uart_ref_clk 1: clock source is uart_ref_clk/8

Register (UART) Intrpt_en_reg0

Name	Intrpt_en_reg0
Software Name	IER
Relative Address	0x00000008

Absolute Address	uart0: 0xE0000008 uart1: 0xE0001008
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Enable Register

Register Intrpt_en_reg0 Details

This write only register is used to enable interrupts. When any bit is written high, the corresponding interrupt is enabled. Writing a low to any bit has no effect.

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	ro	0x0	Reserved, read as zero, ignored on write.
TOVR	12	wo	0x0	Transmitter FIFO Overflow interrupt: 0: no affect 1: enable (clears mask = 0)
TNFUL	11	wo	0x0	Transmitter FIFO Nearly Full interrupt: 0: no affect 1: enable (clears mask = 0)
TTRIG	10	wo	0x0	Transmitter FIFO Trigger interrupt: 0: disable 1: enable
DMSI (IXR_DMS)	9	wo	0x0	Delta Modem Status Indicator interrupt: 0: no affect 1: enable (clears mask = 0)
TIMEOUT (IXR_TOUT)	8	wo	0x0	Receiver Timeout Error interrupt: 0: no affect 1: enable (clears mask = 0)
PARE (IXR_PARITY)	7	wo	0x0	Receiver Parity Error interrupt: 0: disable 1: enable
FRAME (IXR_FRAMING)	6	wo	0x0	Receiver Framing Error interrupt: 0: no affect 1: enable (clears mask = 0)
ROVR (IXR_OVER)	5	wo	0x0	Receiver Overflow Error interrupt: 0: no affect 1: enable (clears mask = 0)
TFUL (IXR_TXFULL)	4	wo	0x0	Transmitter FIFO Full interrupt: 0: no affect 1: enable (clears mask = 0)

Field Name	Bits	Type	Reset Value	Description
TEMPTY (IXR_TXEMPTY)	3	wo	0x0	Transmitter FIFO Empty interrupt: 0: disable 1: enable
RFUL (IXR_RXFULL)	2	wo	0x0	Receiver FIFO Full interrupt: 0: no affect 1: enable (clears mask = 0)
REMPTY (IXR_RXEMPTY)	1	wo	0x0	Receiver FIFO Empty interrupt: 0: no affect 1: enable (clears mask = 0)
RTRIG (IXR_RXOVR)	0	wo	0x0	Receiver FIFO Trigger interrupt: 0: no affect 1: enable (clears mask = 0)

Register (UART) Intrpt_dis_reg0

Name	Intrpt_dis_reg0
Software Name	IDR
Relative Address	0x0000000C
Absolute Address	uart0: 0xE000000C uart1: 0xE000100C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt Disable Register

Register Intrpt_dis_reg0 Details

This write only register is used to disable interrupts. When any bit is written high, the corresponding interrupt is disabled. Writing a low to any bit has no effect.

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	ro	0x0	Reserved, read as zero, ignored on write.
TOVR	12	wo	0x0	Transmitter FIFO Overflow interrupt: 0: no affect 1: disable (sets mask = 1)
TNFUL	11	wo	0x0	Transmitter FIFO Nearly Full interrupt: 0: no affect 1: disable (sets mask = 1)

Field Name	Bits	Type	Reset Value	Description
TTRIG	10	wo	0x0	Transmitter FIFO Trigger interrupt: 0: no affect 1: disable (sets mask = 1)
DMSI (IXR_DMS)	9	wo	0x0	Delta Modem Status Indicator interrupt: 0: no affect 1: disable (sets mask = 1)
TIMEOUT (IXR_TOUT)	8	wo	0x0	Receiver Timeout Error interrupt: 0: no affect 1: disable (sets mask = 1)
PARE (IXR_PARITY)	7	wo	0x0	Receiver Parity Error interrupt: 0: no affect 1: disable (sets mask = 1)
FRAME (IXR_FRAMING)	6	wo	0x0	Receiver Framing Error interrupt: 0: no affect 1: disable (sets mask = 1)
ROVR (IXR_OVER)	5	wo	0x0	Receiver Overflow Error interrupt: 0: no affect 1: disable (sets mask = 1)
TFUL (IXR_TXFULL)	4	wo	0x0	Transmitter FIFO Full interrupt: 0: no affect 1: disable (sets mask = 1)
TEMPTY (IXR_TXEMPTY)	3	wo	0x0	Transmitter FIFO Empty interrupt: 0: no affect 1: disable (sets mask = 1)
RFUL (IXR_RXFULL)	2	wo	0x0	Receiver FIFO Full interrupt: 0: no affect 1: disable (sets mask = 1)
REMPTY (IXR_RXEMPTY)	1	wo	0x0	Receiver FIFO Empty interrupt: 0: no affect 1: disable (sets mask = 1)
RTRIG (IXR_RXOVR)	0	wo	0x0	Receiver FIFO Trigger interrupt: 0: no affect 1: disable (sets mask = 1)

Register (UART) Intrpt_mask_reg0

Name	Intrpt_mask_reg0
Software Name	IMR
Relative Address	0x00000010

Absolute Address	uart0: 0xE0000010 uart1: 0xE0001010
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Interrupt Mask Register

Register Intrpt_mask_reg0 Details

This read only register, indicates the current state of the interrupts mask. A high value indicates the interrupt is unmasked and therefore is enabled to generate an interrupt. A low value indicates the interrupt is masked and therefore is disabled from generating an interrupt.

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	ro	0x0	Reserved, read as zero, ignored on write.
TOVR	12	ro	0x0	Transmitter FIFO Overflow interrupt status: 0: interrupt is disabled 1: interrupt is enabled
TNFUL	11	ro	0x0	Transmitter FIFO Nearly Full interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
TTRIG	10	ro	0x0	Transmitter FIFO Trigger interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
DMSI (IXR_DMS)	9	ro	0x0	Delta Modem Status Indicator interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
TIMEOUT (IXR_TOUT)	8	ro	0x0	Receiver Timeout Error interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
PARE (IXR_PARITY)	7	ro	0x0	Receiver Parity Error interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
FRAME (IXR_FRAMING)	6	ro	0x0	Receiver Framing Error interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
ROVR (IXR_OVER)	5	ro	0x0	Receiver Overflow Error interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
TFUL (IXR_TXFULL)	4	ro	0x0	Transmitter FIFO Full interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled

Field Name	Bits	Type	Reset Value	Description
TEMPTY (IXR_TXEMPTY)	3	ro	0x0	Transmitter FIFO Empty interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
RFUL (IXR_RXFULL)	2	ro	0x0	Receiver FIFO Full interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
REMPTY (IXR_RXEMPTY)	1	ro	0x0	Receiver FIFO Empty interrupt mask status: 0: interrupt is disabled 1: interrupt is enabled
RTRIG (IXR_RXOVR)	0	ro	0x0	Receiver FIFO Trigger interrupt mask status: 0: interrupt is enabled 1: interrupt is enabled

Register (UART) Chnl_int_sts_reg0

Name	Chnl_int_sts_reg0
Software Name	ISR
Relative Address	0x00000014
Absolute Address	uart0: 0xE0000014 uart1: 0xE0001014
Width	32 bits
Access Type	wtc
Reset Value	0x00000000
Description	Channel Interrupt Status Register

Register Chnl_int_sts_reg0 Details

The Channel Interrupt Status register indicates any interrupt events that have occurred since this register was last cleared. The bits in this register are compared with the interrupt mask and used to assert the interrupt output.

This register indicated the unmasked status, allowing software to implement a polling method of interrupt handling.

Field Name	Bits	Type	Reset Value	Description
reserved	31:13	wtc	0x0	Reserved, read as zero, ignored on write.
TOVR	12	wtc	0x0	Transmitter FIFO Overflow interrupt mask status: This event is triggered whenever a new word is pushed into the transmit FIFO when there is not enough room for all of the data. This will be set as a result of any write when the TFUL flag in Channel_sts_reg0 is already set, or a double byte write when the TNFUL flag in Channel_sts_reg0 is already set. 0: no interrupt occurred 1: interrupt occurred
TNFUL	11	wtc	0x0	Transmitter FIFO Nearly Full interrupt mask status: This event is triggered whenever a new word is pushed into the transmit FIFO causing the fill level to be such that there is not enough space for a further write of the number of bytes currently specified in the WSIZE bits in the Mode register. If this further write were currently attempted it would cause an overflow. Note that when WSIZE is 00, this assumes that a two byte write would be attempted and hence a single byte write is still possible without overflow by driving byte_sel low for the write. 0: no interrupt occurred 1: interrupt occurred
TTRIG	10	wtc	0x0	Transmitter FIFO Trigger interrupt mask status. This event is triggered whenever a new word is pushed into the transmit FIFO causing the fill level to become equal to the value defined by TTRIG. 0: no interrupt occurred 1: interrupt occurred
DMSI (IXR_DMS)	9	wtc	0x0	Delta Modem Status Indicator interrupt mask status: This event is triggered whenever the DCTS, DDSR, TERI, or DDCD in the modem status register are being set. 0: no interrupt occurred 1: interrupt occurred
TIMEOUT (IXR_TOUT)	8	wtc	0x0	Receiver Timeout Error interrupt mask status: This event is triggered whenever the receiver timeout counter has expired due to a long idle condition. 0: no interrupt occurred 1: interrupt occurred
PARE (IXR_PARITY)	7	wtc	0x0	Receiver Parity Error interrupt mask status: This event is triggered whenever the received parity bit does not match the expected value. 0: no interrupt occurred 1: interrupt occurred

Field Name	Bits	Type	Reset Value	Description
FRAME (IXR_FRAMING)	6	wtc	0x0	Receiver Framing Error interrupt mask status: This event is triggered whenever the receiver fails to detect a valid stop bit. 0: no interrupt occurred 1: interrupt occurred
ROVR (IXR_OVER)	5	wtc	0x0	Receiver Overflow Error interrupt mask status: This event is triggered whenever the contents of the receiver shift register have not yet been transferred to the receiver FIFO and a new start bit is detected. This may be due to the FIFO being full, or due to excessive clock boundary delays. 0: no interrupt occurred 1: interrupt occurred
TFUL (IXR_TXFULL)	4	wtc	0x0	Transmitter FIFO Full interrupt mask status: This event is triggered whenever a new word is inserted into the transmit FIFO causing it to go from a non-full condition to a full condition. 0: no interrupt occurred 1: interrupt occurred
TEMPTY (IXR_TXEMPTY)	3	wtc	0x0	Transmitter FIFO Empty interrupt mask status: This event is triggered whenever the final word is removed from the transmit FIFO. 0: no interrupt occurred 1: interrupt occurred
RFUL (IXR_RXFULL)	2	wtc	0x0	Receiver FIFO Full interrupt mask status: This event is triggered whenever a new word is inserted into the receive FIFO causing it to go from a non-full condition to a full condition. 0: no interrupt occurred 1: interrupt occurred
REMPTY (IXR_RXEMPTY)	1	wtc	0x0	Receiver FIFO Empty interrupt mask status: This event is triggered upon exit of the final word from the receive FIFO. 0: no interrupt occurred 1: interrupt occurred
RTRIG (IXR_RXOVR)	0	wtc	0x0	Receiver FIFO Trigger interrupt mask status: This event is triggered whenever a new word is inserted into the receive FIFO . 0: no interrupt occurred 1: interrupt occurred

Register (UART) Baud_rate_gen_reg0

Name	Baud_rate_gen_reg0
Software Name	BAUDGEN
Relative Address	0x00000018
Absolute Address	uart0: 0xE0000018 uart1: 0xE0001018
Width	32 bits
Access Type	mixed
Reset Value	0x0000028B
Description	Baud Rate Generator Register.

Register Baud_rate_gen_reg0 Details

The read/write baud rate generator control register controls the amount by which to divide sel_clk to generate the bit rate clock enable, baud_sample.

Field Name	Bits	Type	Reset Value	Description
reserved	31:16	ro	0x0	Reserved, read as zero, ignored on write.
CD	15:0	rw	0x28B	Baud Rate Clock Divisor Value: 0: Disables baud_sample 1: Clock divisor bypass (baud_sample = sel_clk) 2 - 65535: baud_sample

Register (UART) Rcvr_timeout_reg0

Name	Rcvr_timeout_reg0
Software Name	RXTOUT
Relative Address	0x0000001C
Absolute Address	uart0: 0xE000001C uart1: 0xE000101C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Receiver Timeout Register

Register Rcvr_timeout_reg0 Details

The read/write Receiver Timeout register is used to enable the UART to detect an idle condition on the receiver data line. The timeout value (RTO) indicates the maximum delay for which the UART should wait for a new character to arrive before issuing a timeout interrupt.

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as zero, ignored on write.
RTO	7:0	rw	0x0	Receiver timeout value: 0: Disables receiver timeout counter 1 - 255: Receiver timeout in number of baud_sample clocks.

Register (UART) Rcvr_FIFO_trigger_level0

Name	Rcvr_FIFO_trigger_level0
Software Name	RXWM
Relative Address	0x00000020
Absolute Address	uart0: 0xE0000020 uart1: 0xE0001020
Width	32 bits
Access Type	mixed
Reset Value	0x00000020
Description	Receiver FIFO Trigger Level Register

Register Rcvr_FIFO_trigger_level0 Details

The read/write Receiver FIFO Trigger Level Register is used to set the value at which the receiver FIFO triggers an interrupt event.

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	ro	0x0	Reserved, read as zero, ignored on write.
RTRIG	5:0	rw	0x20	Receiver FIFO trigger level value: 0: Disables receiver FIFO trigger level function 1 - 63:Trigger set when receiver FIFO fills to RTRIG bytes

Register (UART) Modem_ctrl_reg0

Name	Modem_ctrl_reg0
Software Name	MODEMCR
Relative Address	0x00000024
Absolute Address	uart0: 0xE0000024 uart1: 0xE0001024
Width	32 bits
Access Type	mixed
Reset Value	0x00000000

Description Modem Control Register

Register Modem_ctrl_reg0 Details

The read/write Modem Control register controls the interface with the modem or data set, or a peripheral device emulating a modem.

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	ro	0x0	Reserved, read as zero, ignored on write.
FCM	5	rw	0x0	Automatic flow control mode: 0: disable Transmission is continuous regardless of the value of the EMIOUARTxCTSN input, and the EMIOUARTxRTSN output is driven completely under software control. 1: enable Transmission will only occur when the EMIOUARTxCTSN input is asserted low, and the EMIOUARTxRTSN output is driven using a compare of the RX FIFO fill level to the programmed FDEL value.
reserved	4:2	ro	0x0	Reserved, read as zero, ignored on write.
RTS	1	rw	0x0	Request to send output control: This bit is ignored if automatic flow control mode is enabled by FCM being high. If FCM is low, the value of this bit is inverted when applied to the EMIOUARTxRTSN output. 0: EMIOUARTxRTSN output forced to logic 1 1: EMIOUARTxRTSN output forced to logic 0
DTR	0	rw	0x0	Data Terminal Ready: The value of this bit is inverted when applied to the EMIOUARTxDTRN output. 0: EMIOUARTxDTRN output forced to logic 1 1: EMIOUARTxDTRN output forced to logic 0

Register (UART) Modem_sts_reg0

Name	Modem_sts_reg0
Software Name	MODEMSR
Relative Address	0x00000028
Absolute Address	uart0: 0xE0000028 uart1: 0xE0001028
Width	32 bits
Access Type	mixed

Reset Value	x
Description	Modem Status Register

Register Modem_sts_reg0 Details

The Modem Status register indicates the current state of the control lines from the modem, or peripheral device, to the CPU. In addition, four bits of the modem status register provide change of state or delta information. These bits are set to logic 1 whenever a control input from the modem changes state. In the default configuration, these delta bits are all cleared simultaneously when this register is read. This may be parameterised at compile time such that a one must be written to a bit in order to clear it and a read has no effect.

Field Name	Bits	Type	Reset Value	Description
reserved	31:9	ro	x	Reserved, read as zero, ignored on write.
FCMS	8	rw	x	Flow Control Mode: 0: disabled 1: enabled
DCD	7	ro	x	Data Carrier Detect (DCD) input signal from PL (EMIOUARTxDCDN) status: 0: input is high 1: input is low
RI	6	ro	x	Ring Indicator (RI) input signal from PL (EMIOUARTxRIN) status: 0: input is high 1: input is low
DSR	5	ro	x	Data Set Ready (DSR) input signal from PL (EMIOUARTxDSRN) status: 0: input is high 1: input is low
CTS	4	ro	x	Clear to Send (CTS) input signal from PL (EMIOUARTxCTSN) status: 0: input is high 1: input is low
DDCD (MEDEMSR_DCDX)	3	wtc	x	Delta Data Carrier Detect status: Indicates a change in state of the EMIOUARTxDCDN input since this bit was last cleared. 0: No change has occurred 1: Change has occurred
TERI (MEDEMSR_RIX)	2	wtc	x	Trailing Edge Ring Indicator status: Indicates that the EMIOUARTxRIN input has change from high to low state since this bit was last cleared. 0: No trailing edge has occurred 1: Trailing edge has occurred

Field Name	Bits	Type	Reset Value	Description
DDSR (MEDEMSR_DSRX)	1	wtc	x	Delta Data Set Ready status: Indicates a change in state of the EMIOUARTxDSRN input since this bit was last cleared. 0: No change has occurred 1: Change has occurred
DCTS (MEDEMSR_CTSX)	0	wtc	x	Delta Clear To Send status: Indicates a change in state of the EMIOUARTxCTSN input since this bit was last cleared. 0: No change has occurred 1: Change has occurred

Register (UART) Channel_sts_reg0

Name	Channel_sts_reg0
Software Name	SR
Relative Address	0x0000002C
Absolute Address	uart0: 0xE000002C uart1: 0xE000102C
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Channel Status Register

Register Channel_sts_reg0 Details

The read only Channel Status register is provided to enable the continuous monitoring of the raw unmasked status information of the UART design.

Bits [4:0] and [14:10] are not latched and provide raw status of the FIFO flags, such that if the FIFO level changes these bits are updated immediately.

Field Name	Bits	Type	Reset Value	Description
reserved	31:15	ro	0x0	Reserved, read as zero, ignored on write.
TNFUL	14	ro	0x0	Transmitter FIFO Nearly Full continuous status: This indicates that there is not enough space for the number of bytes currently specified in the WSIZE bits in the Mode register. If a write were currently attempted it would cause an overflow. Note that when WSIZE is 00, this assumes that a two byte write would be attempted and hence a single byte write is still possible without overflow by driving byte_sel low for the write. 0: More than one byte is unused in the Tx FIFO 1: Only one byte is free in the Tx FIFO

Field Name	Bits	Type	Reset Value	Description
TTRIG	13	ro	0x0	Transmitter FIFO Trigger continuous status: 0: Tx FIFO fill level is less than TTRIG 1: Tx FIFO fill level is greater than or equal to TTRIG
FDELT (FLOWDEL)	12	ro	0x0	Receiver flow delay trigger continuous status: 0: Rx FIFO fill level is less than FDEL 1: Rx FIFO fill level is greater than or equal to FDEL
TACTIVE	11	ro	0x0	Transmitter state machine active status: 0: inactive state 1: active state
RACTIVE	10	ro	0x0	Receiver state machine active status: 0: inactive state 1: active state
reserved	9	ro	0x0	Reserved. Do not modify.
reserved	8	ro	0x0	Reserved. Do not modify.
reserved	7	ro	0x0	Reserved. Do not modify.
reserved	6	ro	0x0	Reserved. Do not modify.
reserved	5	ro	0x0	Reserved. Do not modify.
TFUL (TXFULL)	4	ro	0x0	Transmitter FIFO Full continuous status: 0: Tx FIFO is not full 1: Tx FIFO is full
TEMPTY (TXEMPTY)	3	ro	0x0	Transmitter FIFO Empty continuous status: 0: Tx FIFO is not empty 1: Tx FIFO is empty
RFUL (RXFULL)	2	ro	0x0	Receiver FIFO Full continuous status: 1: Rx FIFO is full 0: Rx FIFO is not full
REMPTY (RXEMPTY)	1	ro	0x0	Receiver FIFO Full continuous status: 0: Rx FIFO is not empty 1: Rx FIFO is empty
RTRIG (RXOVR)	0	ro	0x0	Receiver FIFO Trigger continuous status: 0: Rx FIFO fill level is less than RTRIG 1: Rx FIFO fill level is greater than or equal to RTRIG

Register (UART) TX_RX_FIFO0

Name	TX_RX_FIFO0
Software Name	FIFO
Relative Address	0x00000030

Absolute Address	uart0: 0xE0000030 uart1: 0xE0001030
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Transmit and Receive FIFO

Register TX_RX_FIFO0 Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as zero, ignored on write.
FIFO	7:0	rw	0x0	Operates as Tx FIFO and Rx FIFO.

Register (UART) Baud_rate_divider_reg0

Name	Baud_rate_divider_reg0
Relative Address	0x00000034
Absolute Address	uart0: 0xE0000034 uart1: 0xE0001034
Width	32 bits
Access Type	mixed
Reset Value	0x0000000F
Description	Baud Rate Divider Register

Register Baud_rate_divider_reg0 Details

The baud rate divider register controls how much baud_sample is divided by to generate the baud rate clock enables, baud_rx_rate and baud_tx_rate.

Field Name	Bits	Type	Reset Value	Description
reserved	31:8	ro	0x0	Reserved, read as zero, ignored on write.
BDIV	7:0	rw	0xF	Baud rate divider value: 0 - 3: ignored 4 - 255: Baud rate

Register (UART) Flow_delay_reg0

Name	Flow_delay_reg0
Relative Address	0x00000038
Absolute Address	uart0: 0xE0000038 uart1: 0xE0001038

Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Flow Control Delay Register

Register Flow_delay_reg0 Details

The Flow Control Delay register is only used if automatic flow control mode is enabled in the FCM field in the Modem Control register. When automatic flow control mode is enabled, this register specifies the receiver FIFO level at which the EMIOUARTxRTSN output is de-asserted. The EMIOUARTxRTSN output is only asserted again once the fill level drops to below four less than FDEL.

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	ro	0x0	Reserved, read as zero, ignored on write.
FDEL	5:0	rw	0x0	RxFIFO trigger level for Ready To Send (RTS) output signal (EMIOUARTxRTSN) de-assertion: 0 - 3: Flow delay triggering is disabled, since minimum 4 word hysteresis cannot be satisfied. 4 to 65535: EMIOUARTxRTSN is driven high when Rx FIFO fill level equals FDEL

Register (UART) Tx_FIFO_trigger_level0

Name	Tx_FIFO_trigger_level0
Relative Address	0x00000044
Absolute Address	uart0: 0xE0000044 uart1: 0xE0001044
Width	32 bits
Access Type	mixed
Reset Value	0x00000020
Description	Transmitter FIFO Trigger Level Register

Register Tx_FIFO_trigger_level0 Details

The read/write Transmitter FIFO Trigger Level Register is used to set the value at which the transmitter FIFO triggers an interrupt event.

Field Name	Bits	Type	Reset Value	Description
reserved	31:6	ro	0x0	Reserved, read as zero, ignored on write.
TTRIG	5:0	rw	0x20	Transmitter FIFO trigger level: 0: Disables transmitter FIFO trigger level function 1 - 63: Trigger set when transmitter FIFO fills to TTRIG bytes

B.34 USB Controller (usb)

Module Name	USB Controller (usb)
Software Name	XUSBPS
Base Address	0xE0002000 usb0 0xE0003000 usb1
Description	USB controller registers
Vendor Info	Synopsys

Register Summary

Register Name	Address	Width	Type	Reset Value	Description
ID	0x00000000	32	ro	0xE441FA05	IP version and revision, read-only
HWGENERAL	0x00000004	12	ro	0x00000083	Misc IP config constants, read-only
HWHOST	0x00000008	32	ro	0x10020001	Host Mode IP config constants, read-only
HWDEVICE	0x0000000C	6	ro	0x00000019	Device Mode IP config constants, read-only
HWTXBUF	0x00000010	32	ro	0x80060A10	TxBuffer IP config constants, read-only
HWRXBUF	0x00000014	32	ro	0x00000A10	IP constants, RX buffer constants, read-only
GPTIMER0LD	0x00000080	24	rw	0x00000000	GP Timer 0 Load Value
GPTIMER0CTRL	0x00000084	32	mixed	0x00000000	GP Timer 1 Control
GPTIMER1LD	0x00000088	24	rw	0x00000000	GP Timer 1 Load Value
GPTIMER1CTRL	0x0000008C	32	mixed	0x00000000	GP Timer 1 Control
SBUSCFG	0x00000090	3	rw	0x00000003	DMA Master AHB Burst Mode
CAPLENGTH_HCIVERSION	0x00000100	32	ro	0x01000040	EHCI Addr Space and HCI constants, read-only
HCSPARAMS	0x00000104	28	ro	0x00010011	TT counts and EHCI HCS constants, read-only
HCCPARAMS	0x00000108	16	ro	0x00000006	EHCI Host configuration constants
DCIVERSION	0x00000120	16	ro	0x00000001	Device Mode CI version constant
DCCPARAMS	0x00000124	9	ro	0x0000018C	EHCI, device and endpoint capabilities
USBCMD	0x00000140	24	mixed	0x00080000	USB Commands (EHCI extended)

Register Name	Address	Width	Type	Reset Value	Description
USBSTS	0x00000144	26	mixed	0x00000000	Interrupt/Raw Status (EHCI extended) (Host/Device)
USBINTR	0x00000148	26	mixed	0x00000000	Interrrupts and Enables
FRINDEX	0x0000014C	14	rw	0x00000000	Frame List Index
PERIODICLISTBASE_DEVICEADDR	0x00000154	32	mixed	0x00000000	Host/Device Address dual-use
ASYNCLISTADDR_ENDPOINTLISTADDR	0x00000158	32	mixed	0x00000000	Host/Device dual-use
TTCTRL	0x0000015C	32	mixed	0x00000000	TT Control
BURSTSIZE	0x00000160	17	rw	0x00001010	Burst Size
TXFILLTUNING	0x00000164	22	mixed	0x00000000	TxFIFO Fill Tuning
TXTTFILLTUNING	0x00000168	13	mixed	0x00000000	TT TX latency FIFO
IC_USB	0x0000016C	32	mixed	0x00000000	Low and Fast Speed Control constants
ULPI_VIEWPORT	0x00000170	32	mixed	0x08000000	ULPI Viewport
ENDPTNAK	0x00000178	32	wtc	0x00000000	Endpoint NAK (Device mode)
ENDPTNAKEN	0x0000017C	32	rw	0x00000000	Endpoint NAK (Device mode)
CONFIGFLAG	0x00000180	32	ro	0x00000001	reserved
PORTSC1	0x00000184	32	mixed	0x8C000004	Port Status & Control
OTGSC	0x000001A4	32	mixed	0x00001020	OTG Status and Control
USBMODE	0x000001A8	32	mixed	0x00000000	USB Mode Selection
ENDPTSETUPSTAT	0x000001AC	16	wtc	0x00000000	Endpoint Status Setup (Device mode)
ENDPTPRIME	0x000001B0	32	wtc	0x00000000	Endpoint Primer (Device mode)
ENDPTFLUSH	0x000001B4	32	wtc	0x00000000	Endpoint Flush (Device mode)
ENDPTSTAT	0x000001B8	32	ro	0x00000000	Endpoint Buffer Ready Status (Device mode), RO
ENDPTCOMPLETE	0x000001BC	32	rw	0x00000000	Endpoint Tx Complete (Device mode)
ENDPTCTRL0	0x000001C0	24	mixed	0x00800080	Endpoint 0 (Device mode)
ENDPTCTRL1	0x000001C4	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL2	0x000001C8	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL3	0x000001CC	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL4	0x000001D0	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL5	0x000001D4	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL6	0x000001D8	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)

Register Name	Address	Width	Type	Reset Value	Description
ENDPTCTRL7	0x000001DC	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL8	0x000001E0	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL9	0x000001E4	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL10	0x000001E8	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)
ENDPTCTRL11	0x000001EC	24	mixed	0x00000000	Endpoints 1 to 11 (Device mode)

Register (usb) ID

Name	ID
Relative Address	0x00000000
Absolute Address	usb0: 0xE0002000 usb1: 0xE0003000
Width	32 bits
Access Type	ro
Reset Value	0xE441FA05
Description	IP version and revision, read-only

Register ID Details

IP supplier controller identification (revision and synthesized configuration). Hardwired (constant value).

Field Name	Bits	Type	Reset Value	Description
CIVERSION	31:29	ro	0x7	Reserved, reads 111.
VERSION	28:25	ro	0x2	IP entire version code: [VERSION].[REVISION][TAG] refers to IP version 2.20a.
REVISION	24:21	ro	0x2	Refer to [VERSION].
TAG	20:16	ro	0x1	Refer to [VERSION].
reserved	15:14	ro	0x3	reserved, writes ignored.
NID	13:8	ro	0x3A	Controller ID: Ones complement of [ID].
reserved	7:6	ro	0x0	reserved, writes ignored.
ID	5:0	ro	0x5	Controller ID: USB controller supports HS, On-the-Go, and FS/LS.

Register (usb) HWGENERAL

Name	HWGENERAL
Relative Address	0x00000004

Absolute Address	usb0: 0xE0002004 usb1: 0xE0003004
Width	12 bits
Access Type	ro
Reset Value	0x00000083
Description	Misc IP config constants, read-only

Register HWGENERAL Details

General hardware parameters provided by the IP supplier and defined by Xilinx for synthesis.

Hardwired (constant value). Bits [31:12] are reserved.

Field Name	Bits	Type	Reset Value	Description
SM	11:10	ro	0x0	VUSB_HS_PHY_SERIAL constant. 0: Parallel I/O Port interface. Note: VUSB_HS_PHY_UTMI = 0 (UTMI not used) and VUSB_HS_PHY_ULPI = 1 (ULPI implemented).
PHYM	9:6	ro	0x2	VUSB_HS_PHY_TYPE constant. 0010: 8-bit ULPI single data rate I/O interface.
PHYW	5:4	ro	0x0	VUSB_HS_PHY16_8 constant. 0: 8-bit data bus
BWT	3	ro	0x0	reserved
CLKC	2:1	ro	0x1	VUSB_HS_CLOCK_CONFIGURATION constant. 1: CPU_1x clock must have a higher frequency than the UTMI clock (60 MHz).
RT	0	ro	0x1	VUSB_HS_RESET_TYPE constant. 1: Asynchronous Reset

Register (usb) HWHOST

Name	HWHOST
Relative Address	0x00000008
Absolute Address	usb0: 0xE0002008 usb1: 0xE0003008
Width	32 bits
Access Type	ro
Reset Value	0x10020001
Description	Host Mode IP config constants, read-only

Register HWHOST Details

Field Name	Bits	Type	Reset Value	Description
TTPER	31:24	ro	0x10	VUSB_HS_TT_PERIODIC_CONTEXTS constant. 0x010: Sixteen periodic contexts in TT.
TTASY	23:16	ro	0x2	VUSB_HS_TT_ASYNC_CONTEXTS constant. 0x02: Two asynchronous contexts in TT.
	15:4	ro	0x0	reserved
NPORT	3:1	ro	0x0	VUSB_HS_NUM_PORT constant. 000: one downstream port supported.
HC	0	ro	0x1	VUSB_HS_HOST constant. 1: Host mode supported.

Register (usb) HWDEVICE

Name	HWDEVICE
Relative Address	0x0000000C
Absolute Address	usb0: 0xE000200C usb1: 0xE000300C
Width	6 bits
Access Type	ro
Reset Value	0x00000019
Description	Device Mode IP config constants, read-only

Register HWDEVICE Details

Field Name	Bits	Type	Reset Value	Description
DEVEP	5:1	ro	0xC	VUSB_HS_DEV_EP constant. 0x0C: Twelve endpoints supported (EP 0 to 11).
DC	0	ro	0x1	Controller supports Device Mode.

Register (usb) HWTXBUF

Name	HWTXBUF
Relative Address	0x00000010
Absolute Address	usb0: 0xE0002010 usb1: 0xE0003010
Width	32 bits
Access Type	ro

Reset Value	0x80060A10
Description	TxBuffer IP config constants, read-only

Register HWTXBUF Details

Field Name	Bits	Type	Reset Value	Description
reserved	31	ro	0x1	reserved
reserved	30:24	ro	0x0	reserved
TXCHANADD	23:16	ro	0x6	VUSB_HS_TX_CHAN_ADD constant. 0x06: Six address bits for each 64-byte endpoint TxBuffer (VBUS_HS_TX_CHAN = 64).
TXADD	15:8	ro	0xA	VUSB_HS_TX_ADD constant. 0x0A0: 10-bit address. TxBuffer size is 768.
TXBURST	7:0	ro	0x10	VUSB_HS_TX_BURST constant. 0x010: 16-byte bursts on AHB by DMA engine.

Register (usb) HWRXBUF

Name	HWRXBUF
Relative Address	0x00000014
Absolute Address	usb0: 0xE0002014 usb1: 0xE0003014
Width	32 bits
Access Type	ro
Reset Value	0x00000A10
Description	IP constants, RX buffer constants, read-only

Register HWRXBUF Details

Field Name	Bits	Type	Reset Value	Description
	31:24	ro	0x0	reserved
RXADD	15:8	ro	0xA	VUSB_HS_RX_ADD constant. 0x0A0: 10-bit address. RxBuffer address size is 1024.
RXBURST	7:0	ro	0x10	VUSB_HS_RX_BURST constant. 0x010: 16-byte bursts on AHB by DMA engine.

Register (usb) GPTIMER0LD

Name	GPTIMER0LD
Relative Address	0x00000080

Absolute Address	usb0: 0xE0002080 usb1: 0xE0003080
Width	24 bits
Access Type	rw
Reset Value	0x00000000
Description	GP Timer 0 Load Value

Register GPTIMER0LD Details

Field Name	Bits	Type	Reset Value	Description
GPTLD	23:0	rw	0x0	General Purpose Timer Load Value. This field is loaded into the usb.GPTIMERxCTRL [GPTCNT] countdown timer. The value represents the time in microseconds minus 1 for the timer duration. Example: for a one millisecond timer, load 1000 - 1 = 999 (0x0003E7). Note: Maximum value is 0xFF_FFFF (16.777215 seconds).

Register (usb) GPTIMER0CTRL

Name	GPTIMER0CTRL
Relative Address	0x00000084
Absolute Address	usb0: 0xE0002084 usb1: 0xE0003084
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	GP Timer 1 Control

Register GPTIMER0CTRL Details

This register contains the control for the timer and a data field, which can be queried to determine the running count value.

Field Name	Bits	Type	Reset Value	Description
GPTRUN	31	rw	0x0	General Purpose Timer Enable. 0: disable. 1: enable. The setting of [GPTRUN] will not have an effect on the [GPTCNT] counter value.
GPTRST	30	wo	0x0	General Purpose Timer Reset. Write 1 to reload. 0: no affect. 1: Reload the [GPTCNT] with the value in [GPTLD].
	29:25	ro	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
GPTMODE	24	rw	0x0	Select Countdown Timer mode. 0: One Shot (single timer countdown). The timer will count down to zero, generate an interrupt and stop until the counter is reset by software. 1: Repeat (looped countdown). The timer will count down to zero, generate an interrupt and automatically reload the counter to begin again.
GPTCNT	23:0	rw	0x0	General Purpose Countdown Timer. Value of the running timer.

Register (usb) GPTIMER1LD

Name	GPTIMER1LD
Relative Address	0x00000088
Absolute Address	usb0: 0xE0002088 usb1: 0xE0003088
Width	24 bits
Access Type	rw
Reset Value	0x00000000
Description	GP Timer 1 Load Value

Register GPTIMER1LD Details

Field Name	Bits	Type	Reset Value	Description
GPTLD	23:0	rw	0x0	Refer to description for GPTIMER0LD [GPTLD].

Register (usb) GPTIMER1CTRL

Name	GPTIMER1CTRL
Relative Address	0x0000008C
Absolute Address	usb0: 0xE000208C usb1: 0xE000308C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	GP Timer 1 Control

Register GPTIMER1CTRL Details

Field Name	Bits	Type	Reset Value	Description
GPTRUN	31	rw	0x0	Refer to GPTIMER0CTRL [GPTRUN].
GPTRST	30	wo	0x0	Refer to GPTIMER0CTRL [GPTRST].
	29:25	ro	0x0	reserved
GPTMODE	24	rw	0x0	Refer to GPTIMER0CTRL [GPTMODE].
GPTCNT	23:0	rw	0x0	Refer to GPTIMER0CTRL [GPTCNT].

Register (usb) SBUSCFG

Name	SBUSCFG
Relative Address	0x00000090
Absolute Address	usb0: 0xE0002090 usb1: 0xE0003090
Width	3 bits
Access Type	rw
Reset Value	0x00000003
Description	DMA Master AHB Burst Mode

Register SBUSCFG Details

Field Name	Bits	Type	Reset Value	Description
AHBBRST	2:0	rw	0x3	VUSB_HS_AHBBRST constant.

Register (usb) CAPLENGTH_HCIVERSION

Name	CAPLENGTH_HCIVERSION
Relative Address	0x00000100
Absolute Address	usb0: 0xE0002100 usb1: 0xE0003100
Width	32 bits
Access Type	ro
Reset Value	0x01000040
Description	EHCI Addr Space and HCI constants, read-only

Register CAPLENGTH_HCIVERSION Details

Field Name	Bits	Type	Reset Value	Description
HCIVERSION	31:16	ro	0x100	VUSB_HS_HCIVERSION constant. Host Mode (EHCI). Read-only.
CAPLENGTH	15:0	ro	0x40	Address space taken by the Capability registers. Host Mode (EHCI). Read-only. 0x100: add this offset to the address of the first Capability register to get the address of the first Operational register.

Register (usb) HCSPARAMS

Name	HCSPARAMS
Relative Address	0x00000104
Absolute Address	usb0: 0xE0002104 usb1: 0xE0003104
Width	28 bits
Access Type	ro
Reset Value	0x00010011
Description	TT counts and EHCI HCS constants, read-only

Register HCSPARAMS Details

Port steering logic capabilities are confined to the single host port implementation..

Field Name	Bits	Type	Reset Value	Description
N_TT	27:24	ro	0x0	Transaction Translators (TT), read-only. 0: none.
N_PTT	23:20	ro	0x0	Number of ports per TT, read-only. 0: single host port.
reserved	19:17	ro	0x0	reserved.
PI	16	ro	0x1	Port Indicator (EHCI contant), read-only. 1: indicator available via EMIO, controlled by usb.PORTSC1 [PIC].
N_CC	15:12	ro	0x0	Companion controller hardware (EHCI constant). 0: no companion controller hardware, refer to the embeded Transaction Translator (TT).
N_PCC	11:8	ro	0x0	Ports supported by each Companion Controller (EHCI constant). 0: no companion controller hardware refer to the embeded Transaction Translator (TT).
reserved	7:5	ro	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
PPC	4	ro	0x1	VBUS Power Control (EHCI constant). 1: signal avaiable via EMIO, see PORTSC1 [PP].
N_PORTS	3:0	ro	0x1	Downstream ports (EHCI constant). 1: one downstream port.

Register (usb) HCCPARAMS

Name	HCCPARAMS
Relative Address	0x00000108
Absolute Address	usb0: 0xE0002108 usb1: 0xE0003108
Width	16 bits
Access Type	ro
Reset Value	0x00000006
Description	EHCI Host configuration constants

Register HCCPARAMS Details

This register identifies multiple mode control (time-base bit functionality) addressing capability

Field Name	Bits	Type	Reset Value	Description
EECP	15:8	ro	0x0	EHCI
IST	7:4	ro	0x0	Isochronous Scheduling Threshold. This field indicates, relative to the current position of the executing host controller, where software can reliably update the isochronous schedule.
	3	ro	0x0	reserved
ASP	2	ro	0x1	Park mode capability. Read-only. Enables the controller to execute a QH transactions successively before traversing to next QH.
PFL	1	ro	0x1	Programmable Frame List sizes (Host mode). Software can specify the size of the frame list for the periodic schedule. Configure the size using the usb.USBCMD [FS2] [FS0] Frame List Size field: 8, 16, 32, ... 512, 1024.
ADC	0	ro	0x0	0: 32-bit system memory address.

Register (usb) DCIVERSION

Name	DCIVERSION

Relative Address	0x00000120
Absolute Address	usb0: 0xE0002120 usb1: 0xE0003120
Width	16 bits
Access Type	ro
Reset Value	0x00000001
Description	Device Mode CI version constant

Register DCIVERSION Details

Field Name	Bits	Type	Reset Value	Description
DCIVERSION	15:0	ro	0x1	VUSB_HS_DCIVERSION constant.

Register (usb) DCCPARAMS

Name	DCCPARAMS
Relative Address	0x00000124
Absolute Address	usb0: 0xE0002124 usb1: 0xE0003124
Width	9 bits
Access Type	ro
Reset Value	0x0000018C
Description	EHCI, device and endpoint capabilities

Register DCCPARAMS Details

Host and device mode capability.

Field Name	Bits	Type	Reset Value	Description
HC	8	ro	0x1	1: the controller supports EHCI compatible mode.
DC	7	ro	0x1	1: the controller supports Device mode.
	6:5	ro	0x0	reserved
DEN	4:0	ro	0xC	Number of endpoints supported in Device mode. 1100: 12 endpoints; control EP0 plus EP {11:1}.

Register (usb) USBCMD

Name	USBCMD
Software Name	CMD
Relative Address	0x00000140

Absolute Address	usb0: 0xE0002140 usb1: 0xE0003140
Width	24 bits
Access Type	mixed
Reset Value	0x00080000
Description	USB Commands (EHCI extended)

Register USBCMD Details

The serial bus host/device controller executes the command indicated in this register

Field Name	Bits	Type	Reset Value	Description
ITC	23:16	rw	0x8	Interrupt Threshold Control (EHCI) (Host and mode). Program the maximum rate at which the host controller will issue an interrupt. 0x00: Immediate 0x01: 1 micro-frame. 0x02: 2 micro-frames. 0x04: 4 micro-frames. 0x08: 8 micro-frames. (1 ms) 0x10: 16 micro-frames. 0x20: 32 micro-frames. 0x40: 64 micro-frames. others: reserved.
FS2	15	rw	0x0	MSB bit of Frame List Size. Refer to [FS0] bit field for description.
ATDTW	14	rw	0x0	Add dTD TripWire (Host extended). This bit is used as a semaphore to ensure the proper addition of a new dTD to an active (primed) endpoint's linked list.
SUTW	13	rw	0x0	Setup TripWire (Device mode). This semaphore is between the DCD and the hardware for extracting setup data from QH with out any corruption. Refer to the chapter text for usage.
reserved	12	ro	0x0	reserved
ASPE	11	rw	0x0	Asynchronous Schedule Park Mode Enable (EHCI). This bit enables/disables the Asynchronous Schedule Park Mode if Asynchronous Park Capability bit in HCCPARAMS is one. Otherwise this bit is zero and Park Mode is disabled.
reserved	10	ro	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
ASP	9:8	rw	0x0	Asynchronous Schudule Park Capability is supported (EHCI). The default is 3. Use any value between 1 and 3. The value 3 gives the maximum throughput in terms of number endpoint transactions compared to 1 or 2.
LR	7	ro	0x0	Light Host/Device Controller Reset (EHCI). 0: not supported.
IAA	6	rw	0x0	Interrupt on Async Schedule Advance Doorbell (EHCI). 0: no affect 1: ring the doorbell when the controller advances the asynchronous schedule.
ASE	5	rw	0x0	Asyncronous Schedule Enable (EHCI) (Host mode). 0: disable Async Schedule processing (the current DMA transactions finishes). 1: enable Async Schedule processing (the memory address for the async schedule is programmed into usb.ASYNCLISTADDR).
PSE	4	rw	0x0	Periodic Schedule Enable (EHCI) (Host mode). 0: disable Periodic Schedule processing 1: enable Periodic Schedule Note: The memory address for the periodic schedule is programmed into usb.PERIODICLISTBASE.
FS0 (FS01)	3:2	rw	0x0	Frame List Size (EHCI extended). usb.USBCMD [15] [3] [2] bits: 000: 1024 elements (4096 bytes) 001: 512 elements (2048 bytes) ... 111: 8 elements (32 bytes)
RST	1	rw	0x0	Controller Reset and Status (ECHI) (Host and Device mode).
RS	0	rw	0x0	Run/Stop (ECHI) (Host and Device modes). Device Mode: 0: the controller halts activity after the current packet transfer is complete. 1: the controller proceeds to execute the periodic and async schedules. Host Mode: 0: TBD 1: TBD

Register (usb) USBSTS

Name	USBSTS
Software Name	ISR
Relative Address	0x00000144
Absolute Address	usb0: 0xE0002144 usb1: 0xE0003144
Width	26 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrupt/Raw Status (EHCI extended) (Host/Device)

Register USBSTS Details

Various USB bus and port interrupts, controller state status, controller event and general purpose timer interrupts.

Field Name	Bits	Type	Reset Value	Description
TI1 (IXR_TI1)	25	rw	0x0	GP timer 1 raw interrupt (Host/Device). Refer to [TI0] bit description.
TI0 (IXR_TI0)	24	rw	0x0	GP timer 0 raw interrupt status (Host/Device). Read -- 0: inactive. 1: active. Hardware sets this bit = 1 when the counter in the GPTIMER0CTRL register transitions to zero. Write -- 0: no effect. 1: clear this bit to 0.
reserved	23:20	ro	0x0	reserved
UPI (IXR_UP)	19	rw	0x0	Host Periodic raw interrupt status. (Host mode) Read -- 0: inactive. 1: active. Note: Hardware sets this bit = 1 when a periodic TD is completed with IOC = 1. Write -- 0: no effect. 1: clear the interrupt bit to 0.

Field Name	Bits	Type	Reset Value	Description
UAI (IXR_UA)	18	rw	0x0	Host Async Schedule raw interrupt status. (Host mode) Read -- 0: inactive. 1: active. Note: Hardware sets this bit = 1 when an async TD is completed with IOC = 1. Write -- 0: no effect. 1: clear the interrupt bit to 0.
reserved	17	ro	0x0	RESERVED
NAKI (IXR_NAK)	16	ro	0x0	NAK Interrupt (Device mode), read-only. Read -- 0: inactive. 1: active. Note: Hardware sets this bit = 1 when the endpoint sends a NAK response and NAK bit is set. Write -- 0: no effect. 1: clear the interrupt bit to 0.
AS (IXR_AS)	15	ro	0x0	Async Schedule Processing Status (EHCI) (Host mode), read-only. 0: inactive. 1: active, async schedule is enabled. Note: This status bit is used with the usb.USBCMD [ASE] enable bit. When the software sets usb.USBCMD [ASE], this bit reflects when HW really enabled processing async schedule.
PS (IXR_PS)	14	ro	0x0	Periodic Schedule Processing Status (EHCI) (Host mode), read-only. 0: inactive. 1: active, periodic schedule is enabled. Note: This status bit is used with the usb.USBCMD [PSE] enable bit. When the software sets usb.USBCMD [PSE], this bit reflects when HW really enabled processing periodic schedule.
RCL (IXR_RCL)	13	ro	0x0	Reclamation (EHCI) (Host mode), read-only. 0: unprocessed async transactions. 1: empty async schedule.
HCH (IXR_HCH)	12	ro	0x0	HCHalted (EHCI) (Host mode). This bit is a zero whenever the Run/Stop bit is a one. The Controller sets this bit to one after it has stopped executing because of the Run/Stop bit being set to 0, either by software or by the Controller hardware (e.g. internal error).
reserved	11	ro	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
ULPII (IXR_ULPI)	10	rw	0x0	ULPI Event Completion Interrupt (Host and Device mode). 0: not completed. 1: completed (write 1 to clear).
reserved	9	ro	0x0	reserved
SLI (IXR_SLE)	8	rw	0x0	DCSuspend (Device mode). Write-to-clear. When the controller enters a suspend state from an active state, this bit will be set to a one. This bit is only cleared by software writing a 1 to it.
SRI (IXR_SR)	7	rw	0x0	SOF Received (Device and Host mode). Indicates start-of-frame detected. 0: not detected 1: SOF detected by hardware (write 1 to clear) Device mode -- When the controller detects an SOF on the ULPI bus, this bit is set. This normally occurs at 1 ms or 125 us intervals. Host mode -- The controller sets this bit every 125 us. Host software can use this tic for a time base.
URI (IXR_UR)	6	rw	0x0	USB Reset Received (Device mode). Indicates a USB reset detected by hardware on ULPI bus. 0: not detected 1: reset detected by hardware (write 1 to clear)
AAI (IXR_AA)	5	rw	0x0	Async Schedule Advance (EHCI) (Host mode). The async advance interrupt can be generated when the controller advances the async schedule. 0: no change 1: controller advanced (write 1 to clear) This event is primed using the async advance doorbell bit, usb.USBCMD [6].
SEI	4	rw	0x0	System Error (EHCI). AHB interconnect. 0: no error detected. 1: AHB error received (write 1 to clear)
FRI (IXR_FRE)	3	rw	0x0	Frame List Rollover (EHCI?). Write-to-clear. Read: 0: no rollover. 1: roll over to frame element 0. Write: 0: no effect. 1: clear bit to 0.

Field Name	Bits	Type	Reset Value	Description
PCI (IXR_PC)	2	rw	0x0	Port Change Detect. The Controller in host mode sets this bit to a one when on any port a Connect Status occurs, a Port Enable/Disable Change occurs, or the Force Port Resume bit is set as the result of a J-K transition on the suspended port. The Controller in device mode sets this bit to a one when it detects resume signaling or the port controller enters the full or high-speed operational state. When the port controller exits the full or high-speed operation states due to Reset or Suspend events, the notification mechanisms are the USB Reset Received bit and the DCSuspend bits respectively.
UEI (IXR_UE)	1	rw	0x0	USB Error Interrupt. When completion of a USB transaction results in an error condition, this bit is set by the Controller
UI (IXR_UI)	0	rw	0x0	USB Packet Interrupt on Completion (IOC). Write-to-clear. This bit is set by the hardware in situations: * after a transaction descriptor (TD or dTD) is finished and it's interrupt on complete (IOC) bit set. * a short packet is detected. A short packet is when the actual number of bytes received was less than expected.

Register (usb) USBINTR

Name	USBINTR
Software Name	IER
Relative Address	0x00000148
Absolute Address	usb0: 0xE0002148 usb1: 0xE0003148
Width	26 bits
Access Type	mixed
Reset Value	0x00000000
Description	Interrrupts and Enables

Register USBINTR Details

The to software are enabled with this register. An interrupt is generated when a bit is set and the corresponding interrupt is active. The USB Status register (USBSTS) still shows interrupt sources even if they are disabled by the USBINTR register, allowing polling of interrupt events by the software.

Field Name	Bits	Type	Reset Value	Description
TIE1 (IXR_TI1)	25	rw	0x0	GP Timer 1 Interrupt Enable (Host/Device). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [TI1].
TIE0 (IXR_TI0)	24	rw	0x0	GP Timer 0 Interrupt Enable (Host/Device). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [TI0].
reserved	23:20	ro	0x0	reserved
UPEI (IXR_UP)	19	rw	0x0	Host Periodic Interrupt Enable (Host mode). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [UPI].
UAEI (IXR_UA)	18	rw	0x0	Host Async Interrupt Enable (Host mode). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [UAE].
reserved	17	ro	0x0	reserved
NAKEI (IXR_NAK)	16	ro	0x0	NAK Interrupt Enable (Device mode). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [NAKI].
reserved	11	ro	0x0	reserved [15:11]
ULPIE (IXR_ULPI)	10	rw	0x0	ULPI Interrupt Enable (Host/Device). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [ULPII].
reserved	9	ro	0x0	reserved
SLE (IXR_SLE)	8	rw	0x0	DCSuspend Interrupt Enable (Device mode). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [SLI].
SRE (IXR_SR)	7	rw	0x0	SOF Received Interrupt Enable (Device?). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [SRI].

Field Name	Bits	Type	Reset Value	Description
URE (IXR_UR)	6	rw	0x0	USB Reset Received Interrupt Enable (Device mode). 0: disable. 1: enable interrupt on receiving USB reset. Refer to raw interrupt status: USBSTS [URI].
AAE (IXR_AA)	5	rw	0x0	Async Advance Interrupt Enable (EHCI). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [AAI].
SEE	4	rw	0x0	System Error Interrupt Enable (EHCI). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [SEI].
FRE (IXR_FRE)	3	rw	0x0	Frame List Rollover Interrupt Enable (EHCI). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [FRI].
PCE (IXR_PC)	2	rw	0x0	Port Change Detect Interrupt Enable (EHCI). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [PCI].
UEE (IXR_UE)	1	wtc	0x0	USB Error Interrupt Enable (EHCI). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [UEI].
UE (IXR_UI)	0	rw	0x0	USB Interrupt Enable (EHCI). 0: disable. 1: enable. Refer to raw interrupt status: USBSTS [UI].

Register (usb) FRINDEX

Name	FRINDEX
Software Name	FRAME
Relative Address	0x0000014C
Absolute Address	usb0: 0xE000214C usb1: 0xE000314C
Width	14 bits
Access Type	rw
Reset Value	0x00000000

Description Frame List Index

Register FRINDEX Details

This register is used by the host controller to index the periodic frame list. The register updates every 125 us (once each micro-frame).

Field Name	Bits	Type	Reset Value	Description
FRINDEX	13:0	rw	0x0	Frame Index (EHCI) (Host and Device mode). Host mode -- Read: current frame index value. Write: set the frame index value. Device mode -- Read-only: frame index from received packet.

Register (usb) PERIODICLISTBASE_DEVICEADDR

Name PERIODICLISTBASE_DEVICEADDR

Software Name LISTBASE

Relative Address 0x00000154

Absolute Address usb0: 0xE0002154
usb1: 0xE0003154

Width 32 bits

Access Type mixed

Reset Value 0x00000000

Description Host/Device Address dual-use

Register PERIODICLISTBASE_DEVICEADDR Details

Host mode: PERIODICLISTBASE.

Device mode: Device Address Advance and

Field Name	Bits	Type	Reset Value	Description
PERBASE_USBADRA	31:25	rw	0x0	Host mode ---- Periodic List Base Address. Memory address bits [31:25]. Device Mode ---- Device Address Advance. When this bit is '0b', any writes to USBADR are instantaneous. When this bit is written to a '1' at the same time or before USBADR is written, the write to the USBADR field is staged and held in a hidden register. After an IN occurs on endpoint 0 and is ACKed, USBADR will be loaded from the hidden register. Hardware will automatically clear this bit on the following conditions: 1) IN is ACKed to endpoint 0. (USBADR is updated from hidden register). 2) OUT/SETUP occur to endpoint 0. (USBADR is not updated). 3) Device Reset occurs (USBADR is reset to 0).
PERBASE_USBADR	24	rw	0x0	Host mode ---- Periodic List Base Address. Memory address bits [24]. Device Mode ----
PERBASE_Reserved	23:12	rw	0x0	Host mode ---- Periodic List Base Address. Memory address bits [23:12]. Device Mode ---- Reserved.
reserved	11:0	ro	0x0	reserved

Register (usb) ASYNCLISTADDR_ENDPOINTLISTADDR

Name	ASYNCLISTADDR_ENDPOINTLISTADDR
Software Name	ASYNCLISTADDR
Relative Address	0x00000158
Absolute Address	usb0: 0xE0002158 usb1: 0xE0003158
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Host/Device dual-use

Register ASYNCLISTADDR_ENDPOINTLISTADDR Details

Host mode: ASYNCLISTADDR.

Device mode: ENDPOINTLISTADDR.

Field Name	Bits	Type	Reset Value	Description
ASYBASE_EPBASE	31:11	rw	0x0	Host mode -- Async List Base Address. Memory address bits [31:11] point to the Queue Heads (QH) . Refer to [ASYBASE} bit field for [10:5] address bits. Device Mode -- Endpoint List Base Address. Memory address bits [31:11] point to the Queue Heads (QH). There are unused memory locations. The stride for the base address is for a 16-endpoint model using both IN and OUT functions. However, twelve endpoints are implemented.
ASYBASE	10:5	rw	0x0	Host mode ---- Asynchronous List Base Address. Memory address bits [10:5]. Device Mode ---- Reserved.
reserved	4:0	ro	0x0	reserved

Register (usb) TTCTRL

Name	TTCTRL
Relative Address	0x0000015C
Absolute Address	usb0: 0xE000215C usb1: 0xE000315C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	TT Control

Register TTCTRL Details

This register contains parameters needed for internal TT operations.

Field Name	Bits	Type	Reset Value	Description
reserved	31	ro	0x0	reserved
TTHA (HUBADDR)	30:24	rw	0x0	Internal TT Hub Address Representation. This field is used to match against the Hub Address field in QH & siTD to determine if the packet is routed to the internal TT for directly attached FS/LS devices. If the Hub Address in the QH or siTD does not match this address then the packet will be broadcast on the High Speed ports destined for a downstream High Speed hub with the address in the QH/siTD.
reserved	23:2	ro	0x0	reserved

Field Name	Bits	Type	Reset Value	Description
TTAS	1	rw	0x0	Embedded TT Asynchronous Buffers Clear. This field will clear all pending transactions in the embedded TT Asynchronous Buffer(s). The clear will take as much time as necessary to clear buffer without interfering with a transaction in progress. TTAC will return to zero after being set by software only after the actual clear occurs. The TT supports up to two contexts.
TTAC	0	ro	0x0	Embedded TT Async Buffers Status. This read only bit will be '1' if one or more transactions are being held in the embedded TT Asynchronous Buffers. When this bit is a zero, then all outstanding transactions in the embedded TT have been flushed.

Register (usb) BURSTSIZE

Name	BURSTSIZE
Relative Address	0x00000160
Absolute Address	usb0: 0xE0002160 usb1: 0xE0003160
Width	17 bits
Access Type	rw
Reset Value	0x00001010
Description	Burst Size

Register BURSTSIZE Details

This register controls the burst size used during data movement on the initiator/master interface.

Field Name	Bits	Type	Reset Value	Description
TXPBURST (TX)	16:8	rw	0x10	Programmable TX Burst Length. Default is the constant VUSB_HS_TX_BURST. This register represents the maximum length of a burst in 32-bit words while moving data from system memory to the USB bus. If field AHBBRST of register SBUSCFG is different from zero, this field TXPBURST will return the value of the INCRx length. Supported values are integer values from 4 to 128. It is recommended to set this value to a integer sub-multiple of VUSB_HS_TX_CHAN. Different values will not use all the available buffer space, preventing proper TX endpoint priming in stream disable mode (SDIS bit of USBMODE register set to '1').
RXPBURST (RX)	7:0	rw	0x10	Programmable RX Burst Length. Default is the constant VUSB_HS_RX_BURST. This register represents the maximum length of a burst in 32-bit words while moving data from the USB bus to system memory. If field AHBBRST of register SBUSCFG is different from zero, this field RXPBRUST will return the value of the INCRx length. The supported values are integer values from 4 to 128. It is recommended to set this value to a integer sub-multiple of VUSB_HS_RX_DEPTH.

Register (usb) TXFILLTUNING

Name	TXFILLTUNING
Software Name	TXFILL
Relative Address	0x00000164
Absolute Address	usb0: 0xE0002164 usb1: 0xE0003164
Width	22 bits
Access Type	mixed
Reset Value	0x00000000
Description	TxFIFO Fill Tuning

Register TXFILLTUNING Details

The fields in this register control performance tuning associated with how the Controller posts data to the TX latency FIFO before moving the data onto the USB bus.

Field Name	Bits	Type	Reset Value	Description
TXFIFOTHRES (BURST)	21:16	rw	0x0	FIFO Burst Threshold: This register controls the number of data bursts that are posted to the TX latency FIFO in host mode before the packet begins on to the bus. The minimum value is 2 and this value should be a low as possible to maximize USB performance. A higher value can be used in systems with unpredictable latency and/or insufficient bandwidth, where the FIFO may under run because the data transferred from the latency FIFO to USB occurs before it can be replenished from system memory. This value is ignored if the Stream Disable bit in USBMODE register is set (SDIS).
reserved	15:13	ro	0x0	reserved
TXSCHEALTH (HEALTH)	12:8	rw	0x0	Scheduler Health Counter. This register increments when the Controller fails to fill the TX latency FIFO to the level programmed by TXFIFOTHRES before running out of time to send the packet before the next Start-Of-Frame. This health counter measures the number of times this occurs to provide feedback to selecting a proper TXSCHOH. Writing to this register will clear the counter. This counter will max. at 31.
reserved	7	ro	0x0	RESERVED
TXSCHOH (OVERHEAD)	6:0	rw	0x0	Scheduler Overhead. This register adds an additional fixed offset to the schedule time estimator described above as Tff. As an approximation, the value chosen for this register should limit the number of back-off events captured in the TXSCHHEALTH to less than 10 per second in a highly utilized bus. Choosing a value that is too high for this register is not desired as it can needlessly reduce USB utilization. The time unit represented in this register is 1.267us when a device is connected in High-Speed Mode for OTG(on the go) & SPH(single port host) implementations. The time unit represented in this register is 6.333us when a device is connected in Low/Full Speed Mode for OTG & SPH implementations. The time unit represented in this register is always 1.267us for the MPH implementation

Register (usb) TXTTFILLTUNING

Name	TXTTFILLTUNING
Relative Address	0x00000168

Absolute Address	usb0: 0xE0002168 usb1: 0xE0003168
Width	13 bits
Access Type	mixed
Reset Value	0x00000000
Description	TT TX latency FIFO

Register TXTTFILLTUNING Details

This register provides a function similar to TXFILLTUNING except there is no equivalent to TXFIFOTHRES because the TT TX latency FIFO is always loaded in a single burst. Even

Field Name	Bits	Type	Reset Value	Description
TXTTSCHHEALTH	12:8	rw	0x0	TT Scheduler Health Counter Same description as TXSCHHEALTH
reserved	7:5	ro	0x0	reserved
TXTTSCHOH	4:0	rw	0x0	TT Scheduler Overhead Same description as TXSCHOH. The time unit represented in this register is 6.333us.

Register (usb) IC_USB

Name	IC_USB
Relative Address	0x0000016C
Absolute Address	usb0: 0xE000216C usb1: 0xE000316C
Width	32 bits
Access Type	mixed
Reset Value	0x00000000
Description	Low and Fast Speed Control constants

Register IC_USB Details

This register enable and controls the IC_USB FS/LS transceiver.

Field Name	Bits	Type	Reset Value	Description
IC8	31	ro	0x0	Inter-Chip transceiver enable 8. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC8. Writing a '1' to each bit selects the IC_USB interface for that port.
IC_VDD8	30:28	ro	0x0	Inter-Chip voltage selection 8 It selects which voltage is being supplied to the peripheral through each port This field is read-only and set to '000b' in case of device mode operation. This field is read-only and set to '000b' in case of Single port host controller.
IC7	27	ro	0x0	Inter-Chip transceiver enable 7. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC7. Writing a '1' to each bit selects the IC_USB interface for that port.
IC_VDD7	26:24	ro	0x0	Inter-Chip voltage selection 7 It selects which voltage is being supplied to the peripheral through each port This field is read-only and set to '000b' in case of device mode operation. This field is read-only and set to '000b' in case of Single port host controller.
IC6	23	ro	0x0	Inter-Chip transceiver enable 6. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC6. Writing a '1' to each bit selects the IC_USB interface for that port.
IC_VDD6	22:20	ro	0x0	Inter-Chip voltage selection 6 It selects which voltage is being supplied to the peripheral through each port This field is read-only and set to '000b' in case of device mode operation. This field is read-only and set to '000b' in case of Single port host controller.
IC5	19	ro	0x0	Inter-Chip transceiver enable 5. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC5. Writing a '1' to each bit selects the IC_USB interface for that port.
IC_VDD5	18:16	ro	0x0	Inter-Chip voltage selection 5 It selects which voltage is being supplied to the peripheral through each port This field is read-only and set to '000b' in case of device mode operation. This field is read-only and set to '000b' in case of Single port host controller.

Field Name	Bits	Type	Reset Value	Description
IC4	15	ro	0x0	Inter-Chip transceiver enable 4. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC4. Writing a '1' to each bit selects the IC_USB interface for that port.
IC_VDD4	14:12	ro	0x0	Inter-Chip voltage selection 4 It selects which voltage is being supplied to the peripheral through each port This field is read-only and set to '000b' in case of device mode operation. This field is read-only and set to '000b' in case of Single port host controller.
IC3	11	ro	0x0	Inter-Chip transceiver enable 3. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC3. Writing a '1' to each bit selects the IC_USB interface for that port.
IC_VDD3	10:8	ro	0x0	Inter-Chip voltage selection 3 It selects which voltage is being supplied to the peripheral through each port. This field is read-only and set to '000b' in case of device mode operation. This field is read-only and set to '000b' in case of Single port host controller.
IC2	7	ro	0x0	Inter-Chip transceiver enable 2. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC2. Writing a '1' to each bit selects the IC_USB interface for that port.
IC_VDD2	6:4	ro	0x0	Inter-Chip voltage selection 2 It selects which voltage is being supplied to the peripheral through each port. This field is read-only and set to '000b' in case of device mode operation. This field is read-only and set to '000b' in case of Single port host controller.

Field Name	Bits	Type	Reset Value	Description
IC1	3	rw	0x0	Inter-Chip transceiver enable 1. These bits enables the Inter-Chip transceiver for each port (for the MPH case). To enable the interface, the bits PTS must be set to '011b' in the PORTSC1. Writing a '1' to each bit selects the IC_USB interface for that port. If the Controller is not a MPH implementation, IC8 to IC2 will be '0' and Read-Only.
IC_VDD1	2:0	rw	0x0	Inter-Chip voltage selection 1 -- Host mode. Select the voltage being supplied to the peripheral: 000: No voltage 001: 1.0V 010: 1.2V 011: 1.5V 100: 1.8V 101: 3.0V 110, 111: reserved The voltage negotiation should happen between enabling port power (PP) in PORTSC1 register and asserting the run/stop bit in USBCMD register. Device Mode: Read-only and equals 000.

Register (usb) ULPI_VIEWPORT

Name	ULPI_VIEWPORT
Software Name	ULPIVIEW
Relative Address	0x00000170
Absolute Address	usb0: 0xE0002170 usb1: 0xE0003170
Width	32 bits
Access Type	mixed
Reset Value	0x08000000
Description	ULPI Viewport

Register ULPI_VIEWPORT Details

The register provides indirect access to the ULPI PHY register set. Although the core performs access to the ULPI PHY register set, there may be extraordinary circumstances where software may need direct access.

Field Name	Bits	Type	Reset Value	Description
ULPIWU (WU)	31	rw	0x0	ULPI Wake Up Operation. Write: 0: no affect. 1: execute the Wake Up operation (no undoing). Read: 0: operation complete. 1: operation in-progress. Note: Do not issue a ULPI Wake Up and ULPI Read/Write (via Viewport operation) with the same register write.
ULPIRUN (RUN)	30	rw	0x0	ULPI Viewport Transaction. Write: 0: no affect. 1: execute the ULPI viewport transaction (no undoing). Read: 0: transaction complete. 1: transaction in-progress. Note: Do not issue a ULPI Wake Up and Viewport operations with the same register write.
ULPIRW (RW)	29	rw	0x0	ULPI Viewport Read/Write Select. 0: read operation. 1: write operation.
reserved	28	ro	0x0	reserved
ULPISS (SS)	27	ro	0x1	ULPI Synchronous State 0: In another state (i.e. carkit, serial, low power). 1: Normal synchronous state. This bit represents the state of the ULPI interface. Before reading this bit, the ULPIPORT field should be set accordingly if used in a MPH implementation.
ULPIPORT	26:24	rw	0x0	Reserved, always write 0.
ULPIADDR (ADDR)	23:16	rw	0x0	ULPI Data Address. When a read or write operation is commanded, the address of the operation is written to this field.
ULPIDATRD (DATRD)	15:8	ro	0x0	ULPI Data Read. After a read operation completes, the result is placed in this field.
ULPIDATWR (DATWR)	7:0	rw	0x0	ULPI Data Write. When a write operation is commanded, the data to be sent is written to this field

Register (usb) ENDPTNAK

Name ENDPTNAK

Software Name	EPNAKISR
Relative Address	0x00000178
Absolute Address	usb0: 0xE0002178 usb1: 0xE0003178
Width	32 bits
Access Type	wtc
Reset Value	0x00000000
Description	Endpoint NAK (Device mode)

Register ENDPTNAK Details

Field Name	Bits	Type	Reset Value	Description
EPTN	31:16	wtc	0x0	TX Endpoint NAK (Device mode). The Endpoint bit is set = 1 when the device controller sends a NAK handshake on a received IN token for the corresponding endpoint. Bit[16]: Endpoint 0. Bit[17]: Endpoint 1. ... Bit[28]: Endpoint 12. Bits[31:29]: reserved.
EPRN	15:0	wtc	0x0	RX Endpoint NAK (Device mode). The bit is set = 1 when the Controller sends a NAK handshake on a received OUT or PING token for the corresponding endpoint. Bit[0]: Endpoint 0. Bit[1]: Endpoint 1. ... Bit[12]: Endpoint 12. Bits[15:13]: reserved.

Register (usb) ENDPTNAKEN

Name	ENDPTNAKEN
Software Name	EPNAKIER
Relative Address	0x0000017C
Absolute Address	usb0: 0xE000217C usb1: 0xE000317C
Width	32 bits
Access Type	rw
Reset Value	0x00000000

Description Endpoint NAK (Device mode)

Register ENDPTNAKEN Details

Field Name	Bits	Type	Reset Value	Description
EPTNE	31:16	rw	0x0	TX Endpoint NAK Enable (Device mode). 0: disable. 1: enable. Each bit is an enable bit for the corresponding TX Endpoint NAK. If NAK is enabled and the corresponding TX Endpoint NAK bit is set, then the NAK Interrupt bit is set. Bit[16]: Endpoint 0. Bit[17]: Endpoint 1. ... Bit[28]: Endpoint 12. Bits[31:29]: reserved.
EPRNE	15:0	rw	0x0	RX Endpoint NAK Enable (Device mode). 0: disable. 1: enable. Each bit is an enable bit for the corresponding RX Endpoint NAK. If NAK is enabled and the corresponding RX Endpoint NAK bit is set, then the NAK Interrupt bit is set. Bit[0]: Endpoint 0. Bit[1]: Endpoint 1. ... Bit[12]: Endpoint 12. Bits[15:13]: reserved.

Register (usb) CONFIGFLAG

Name	CONFIGFLAG
Relative Address	0x00000180
Absolute Address	usb0: 0xE0002180 usb1: 0xE0003180
Width	32 bits
Access Type	ro
Reset Value	0x00000001
Description	reserved

Register CONFIGFLAG Details

Field Name	Bits	Type	Reset Value	Description
reserved	31:0	ro	0x1	reserved

Register (usb) PORTSC1

Name	PORTSC1
Software Name	PORTSCR1
Relative Address	0x00000184
Absolute Address	usb0: 0xE0002184 usb1: 0xE0003184
Width	32 bits
Access Type	mixed
Reset Value	0x8C000004
Description	Port Status & Control

Register PORTSC1 Details

The Controller implement one The number of port registers implemented by a particular instantiation is documented in the HCSPARAM register. Software uses this information as an input parameter to determine how many ports need service. This implement contains only 1 host port.

Field Name	Bits	Type	Reset Value	Description
PTS	31:30	rw	0x2	PHY Type Status constant (Host/Device). [PTS2] + [PTS] bit fields: 010: ULPI interface.
STS	29	ro	0x0	Serial Transceiver Select constant (Host/Device). VUSB_HS_PHY_SERIAL = 0. Serial interface engine (SIE) not implemented.
PTW	28	ro	0x0	Parallel Transceiver Width constant (Host/Device). 0: 8-bit (60MHz) UTMI+ interface to ULPI.
PSPD (PORTSCR_PSPD)	27:26	rw	0x3	Port Speed operating mode (Host/Device). 00: Full Speed 01: Low Speed 10: High Speed 11: Not connected (default)
PTS2	25	rw	0x0	Parallel Transceiver Select MSB (Host/Device). Refer to the [PTS] bit field for a description.

Field Name	Bits	Type	Reset Value	Description
PFSC (PORTSCR_PFSC)	24	rw	0x0	Port Force Full Speed Connect -- Debug. 0: ???? (default) 1: write a 1 to force the port to only connect at Full Speed. Writing a 1 disables the chirp sequence that allows the port to identify itself as High Speed. This is useful for testing FS configurations with a HS host, hub or device.
PHCD (PORTSCR_PHCD)	23	ro	0x0	PHY Low Power Clock Disable - RW. Default = 0b. Writing this bit to a '1b' will disable the PHY clock. Writing a '0b' enables it. Reading this bit will indicate the status of the PHY clock. NOTE: The PHY clock cannot be disabled if it is being used as the system clock. In device mode, the PHY can be put into Low Power Clock Disable when the device is not running (USBCMD RS=0b) or the host has signaled suspend (PORTSCx SUSP=1b). Low Power Clock Disable will be cleared automatically when the host has signaled resume. Before forcing a resume from the device, the Controller driver must clear this bit. In host mode, the PHY can be put into Low Power Suspend Clock Disable when the downstream device has been put into suspend mode or when no downstream device is connected. Low Power Clock Disable is completely under the control of software.
WKOC (PORTSCR_WKOC)	22	ro	0x0	Wake on Over-current Enable Writing '1' to this bit enables the port to be sensitive to over-current conditions as wakeup events. This field is zero if Port Power (PP) is '0' or in device mode. This bit is output from the controller as signal pwrctl_wake_ovrcurr_en for use by an external power control circuit. Only used in host mode.
WKDS (PORTSCR_WKDS)	21	rw	0x0	Wake on Disconnect Enable (Host mode). 0: disable 1: enable In device mode, always set = 0.
WKCN (PORTSCR_WKCN)	20	rw	0x0	Wake on Connect Enable (Host mode). 0: disable 1: enable In device mode, always set = 0.

Field Name	Bits	Type	Reset Value	Description
PTC (PORTSCR_PTC)	19:16	rw	0x0	Port Test Control. 0000: Normal operation. All others are test modes: 0001: J_STATE 0010: K_STATE 0011: SE0 (host) / NAK (device) 0100: Packet 0101: FORCE_ENABLE_HS 0110: FORCE_ENABLE_FS 0111: FORCE_ENABLE_LS Others: reserved
PIC (PORTSCR_PIC)	15:14	rw	0x0	Port Indicator Control outputs (EHCI) (Host mode). 00: Port indicators are off. 01: Amber (PL output signal EMIOUSBxPORTINDCTL0 is driven High). 10: Green (PL output signal EMIOUSBxPORTINDCTL1 is driven High). 11: undefined. Refer to the USB Specification Revision 2.0 for a description on how these bits are to be used.
PO (PORTSCR_PO)	13	ro	0x0	Port Owner hand off is not implemented. Hardwired to 0.
PP (PORTSCR_PP)	12	rw	0x0	Port Power enable (ECHI) (Host mode). Controls the PL output signal EMIOUSBxVBUSPWRSELECT. 0: disable, driven Low. 1: enable, driven High. This bit represents the current setting of the switch ('0'=off, '1'=on). When power is not available on a port (i.e. [PP] equals to '0'), the port is non-functional and will not report attaches, detaches, etc. When an over-current condition is detected on a powered port and [PPC] is a one, the [PP] bit in each affected port may be transitioned by the controller driver from '1' to '0'(removing power from the port).
LS (PORTSCR_LS)	11:10	ro	0x0	Line State: 00: SE0 01: J-state 10: K-state 11: undefined.

Field Name	Bits	Type	Reset Value	Description
HSP (PORTSCR_HSP)	9	ro	0x0	High-Speed Port status (Host and Device mode). 0: LS or FS mode 1: HS mode Note: [HSP] is redundant with [PSPD].
PR (PORTSCR_PR)	8	rw	0x0	Port Reset - RW. Default = 0b. This field is zero if Port Power(PP) is '0'. Host mode: 1=Port is in Reset. 0=Port is not in Reset. Device Mode: This bit is a read only status bit. Device reset from the USB bus is also indicated in the USBSTS register
SUSP (PORTSCR_SUSP)	7	rw	0x0	Suspend Host mode: 1=Port in suspend state. 0=Port not in suspend state. Port Enabled bit and Suspend bit of this register define the port states as follows: Bits [Port Enabled, Suspend] Port State 0x Disable 10 Enable 11 Suspend Device mode: Read Only. 1=Port in suspend state. 0=Port not in suspend state. In device mode this bit is a read only status bit.
FPR (PORTSCR_FPR)	6	rw	0x0	Force Port Resume 1= Resume detected/driven on port. 0=No resume (K-state) detected/driven on port.
OCC (PORTSCR_OCC)	5	rw	0x0	Over-current Change This bit gets set to '1' when there is a change to Over-current Active. Software clears this bit by writing a '1' to this bit position. When in host mode implementations the user can provide over-current detection to the vbus_pwr_fault input for this condition. For device mode this bit shall always be '0'.
OCA (PORTSCR_OCA)	4	ro	0x0	Over-current Active Value Meaning'1b' -> This port currently has an over-current condition.'0b' -> This port does not have an over-current condition. This bit will automatically transition from '1' to '0' when the over current condition is removed. For host mode implementations the user can provide over-current detection to the vbus_pwr_fault input for this condition. For device mode implementations this bit shall always be '0'.

Field Name	Bits	Type	Reset Value	Description
PEC (PORTSCR_PEC)	3	wtc	0x0	Port Enabled Change If set to '1' indicates a Port Enabled/Disabled status change. Host mode: For the root hub, this bit gets set to a '1' only when a port is disabled due to disconnect on the port or due to the appropriate conditions existing at the EOF2 point (See Chapter 11 of the USB Specification). Software clears this by writing a '1' to it. This field is '0' if Port Power(PP) is '0'. Device mode: The device port is always enabled. (This bit will be '0').
PE (PORTSCR_PE)	2	wtc	0x1	Port Enabled 1 -> Enable 0-> Disable Host mode: Ports can only be enabled by Controller as a part of the reset and enable. Software cannot enable a port by writing a '1' to this field. Ports can be disabled by either a fault condition (disconnect event or other fault condition) or by the software. This field is '0' if Port Power(PP) is '0' in host mode. Device mode: The device port is always enabled. (This bit will be always '1').

Field Name	Bits	Type	Reset Value	Description
CSC (PORTSCR_CSC)	1	wtc	0x0	Connect Status Change If set to '1' indicates a change in Current Connect Status (CCS). Host mode: Indicates a change has occurred in the port's Current Connect Status. The Controller sets this bit for all changes to the port device connect status, even if system software has not cleared an existing connect status change. For example, the insertion status changes twice before system software has cleared the changed condition, hub hardware will be 'setting' an already-set bit (i.e., the bit will remain set). Software clears this bit by writing a '1' to it. This field is '0' if Port Power(PP) is '0' in host mode. Device mode: This bit is undefined in device mode.
CCS (PORTSCR_CCS)	0	ro	0x0	Current Connect Status. Host mode: 1 -> Device is present on port. 0 -> No device is present. Device mode: 1 -> Attached. 0 -> Not Attached.

Register (usb) OTGSC

Name	OTGSC
Software Name	OTGCSR
Relative Address	0x000001A4
Absolute Address	usb0: 0xE00021A4 usb1: 0xE00031A4
Width	32 bits
Access Type	mixed
Reset Value	0x00001020
Description	OTG Status and Control

Register OTGSC Details

The OTGSC register has four sections:

* OTG Interrupt enables (Read/Write)

* OTG Interrupt status (Read/Write to Clear)

* OTG Status inputs (Read Only)

* OTG Controls (Read/Write)

IP Config Note: The Controller implements one On-The-Go (OTG) Status and Control register.

Field Name	Bits	Type	Reset Value	Description
reserved	31	ro	0x0	reserved
DPIE (OTGSC_DPIE)	30	rw	0x0	Data Pulse Interrupt Enable. 0: disable. 1: enable usb.OTGSC [DPIS] interrupt.
1msE (OTGSC_1MSE)	29	rw	0x0	1 ms Timer Interrupt Enable. 0: disable. 1: enable usb.OTGSC [1msS] interrupt.
BSEIE (OTGSC_BSEE)	28	rw	0x0	B Session End Interrupt Enable. 0: disable. 1: enable usb.OTGSC [BSEIS] interrupt.
BSVIE (OTGSC_BSVIE)	27	rw	0x0	B Session Valid Interrupt Enable. 0: disable. 1: enable usb.OTGSC [BSVIS] interrupt.
ASVIE (OTGSC_ASVIE)	26	rw	0x0	A Session Valid Interrupt Enable. 0: disable. 1: enable usb.OTGSC [ASVIS] interrupt.
AVVIE (OTGSC_AVVIE)	25	rw	0x0	Interrupt Enable. 0: disable. 1: enable usb.OTGSC [AVVIS] interrupt.
IDIE (OTGSC_IDIE)	24	rw	0x0	USB ID Interrupt Enable. 0: disable. 1: enable usb.OTGSC [IDIS] interrupt.
reserved	23	ro	0x0	reserved
DPIS (OTGSC_DPIS)	22	wtc	0x0	Data Pulse Interrupt Status. 0: no pulses detected. 1: pulses detected. Write 1 to clear bit. The pulses being detected can be on DP or DM. Data bus pulsing is only detected when usb.USBMODE [CM] = 11 (Host mode) and usb.PORTSC0 [PP] = 0 (off). Non-latched status can be read using the [DPS] bit.
1msS (OTGSC_1MSS)	21	wtc	0x0	1 millisecond Timer Interrupt Status. 0: no timer alert. 1: timer alert. Write 1 to clear bit. The hardware sets this bit every 1 milliseconds (based on a timer using 60 MHz ULPI).

Field Name	Bits	Type	Reset Value	Description
BSEIS (OTGSC_BSEIS)	20	wtc	0x0	B Session End Interrupt Status. 0: no event detected. 1: event detected. Write 1 to clear bit. This bit is set when VBus has fallen below the B session end threshold.
BSVIS (OTGSC_BSVIS)	19	wtc	0x0	B Session Valid Interrupt Status. 0: no event detected. 1: event detected. Write 1 to clear bit. This bit is set when VBus has either risen above or fallen below the B session valid threshold (0.8 VDC).
ASVIS (OTGSC_ASVIS)	18	wtc	0x0	A Session Valid Interrupt Status. 0: no event detected. 1: event detected. Write 1 to clear bit. This bit is set when VBus has either risen above or fallen below the B session valid threshold (0.8 VDC).
AVVIS (OTGSC_AVVIS)	17	wtc	0x0	A Session End Interrupt Status. 0: no event detected. 1: event detected. Write 1 to clear bit. This bit is set when VBus has either risen above or fallen below the VBus valid threshold (4.4 VDC) on an A device.
IDIS (OTGSC_IDIS)	16	wtc	0x0	USB ID Interrupt Status. 0: no interrupt latched 1: interrupt detected. Write 1 to clear this bit. This bit is set when a change on the ID input has been detected.
reserved	15	ro	0x0	reserved
DPS (OTGSC_DPS)	14	ro	0x0	Data Bus Pulsing Status, read-only. 0: no pulses being detected. 1: pulses are being detected. Note: refer to the [DPSI] bit for more information.
1msT (OTGSC_1MST)	13	ro	0x0	1 ms Timer High-Low Toggle, read-only. Software will usually read a 0. This bit toggles high-low every millisecond to set the [1msS] bit.
BSE (OTGSC_BSE)	12	ro	0x1	B Session End Status, read-only. 0: Vbus not below threshold. 1: Vbus below threshold.
BSV (OTGSC_BSV)	11	ro	0x0	B Session Valid Indicates VBus is above the B session valid threshold.
ASV (OTGSC_ASV)	10	ro	0x0	A Session Valid Indicates VBus is above the A session valid threshold.

Field Name	Bits	Type	Reset Value	Description
AVV (OTGSC_AVV)	9	ro	0x0	A VBus Valid. Indicates VBus is above the A VBus valid threshold.
ID (OTGSC_ID)	8	ro	0x0	USB ID'0' = A device, '1' = B device.
HABA (OTGSC_HABA)	7	rw	0x0	Hardware assisted B-Disconnect to A-connect. 0: disabled. 1: enable automatic B-Disconnect to A-Connect sequence.
HADP (OTGSC_HADP)	6	rw	0x0	Hardware assisted Data-Pulse 0: disable 1: hardware assisted data pulsing sequence starts.
IDPU (OTGSC_IDPU)	5	rw	0x1	ID Pullup. Control the ID Pullup resistor. 0: off (the ID input will not be sampled). 1: on.
DP (OTGSC_DP)	4	rw	0x0	Data Pulsing enable. 0: 1: pullup on DP is asserted for data pulsing during SRP.
OT (OTGSC_OT)	3	rw	0x0	OTG Termination 0: 1: This bit must be set when the Controller is in device mode. It controls the pulldown on DM.
HAAR (OTGSC_HAAR)	2	rw	0x0	Hardware Assist Auto-Reset'0' = Disabled, '1' = Enable automatic reset after connect on host port.
VC (OTGSC_VC)	1	rw	0x0	VBUS Charge Setting this bit causes the VBus line to be charged. This is used for VBus pulsing during SRP.
VD (OTGSC_VD)	0	rw	0x0	VBUS Discharge. Setting this bit causes VBus to discharge through a resistor.

Register (usb) USBMODE

Name	USBMODE
Software Name	MODE
Relative Address	0x000001A8
Absolute Address	usb0: 0xE00021A8 usb1: 0xE00031A8
Width	32 bits
Access Type	mixed

Reset Value 0x00000000

Description USB Mode Selection

Register USBMODE Details

Field Name	Bits	Type	Reset Value	Description
SRT	15	rw	0x0	Reseverd, set = 0. (Shorten Reset Time)
reserved	14:6	ro	0x0	reserved
VBPS	5	rw	0x0	Vbus Power Select'0' -> Output is '0"1' -> Output is '1'This bit is connected to the vbus_pwr_select output and can be used for any generic control but is named to be used by logic that selects between an on-chip Vbus power source (charge pump) and an off-chip source in systems when both are available. Only used in host mode.
SDIS	4	rw	0x0	Stream Disable Mode'0' -> Inactive'1' -> Active Device mode: Setting to a '1' disables double priming on both RX and TX for low bandwidth systems. Host Mode: Setting to a '1' ensures that overruns/under runs of the latency FIFO are eliminated for low bandwidth systems where the RX and TX buffers are sufficient to contain the entire packet.
SLOM	3	rw	0x0	Setup Lockout Mode This bit controls behavior of the setup lock mechanism.'0' -> Setup Lockouts On.'1' -> Setup Lockouts Off (DCD requires use of Setup Data Buffer Tripwire in USBCMD). Only used in device mode
ES	2	ro	0x0	Reseverd, set = 0. (Endian Select)
CM	1:0	rw	0x0	Controller Mode is defaulted to the proper mode for host only and device only implementations. For those designs that contain both host & device capability (OTG), the Controller will default to an idle state and will need to be initialized to the desired operating mode after reset. For combination host/device controllers, this register can only be written once after reset. If it is necessary to switch modes, software must reset the controller by writing to the RST bit in the USBCMD register before reprogramming this register.'00b' -> Idle (Default for combination host/device).'01b' -> Reserved.'10b' -> Controller in device mode (Default for device only controller).'11b' -> Controller in host mode (Default for host only controller).

Register (usb) ENDPTSETUPSTAT

Name	ENDPTSETUPSTAT
Software Name	EPSTAT
Relative Address	0x000001AC
Absolute Address	usb0: 0xE00021AC usb1: 0xE00031AC
Width	16 bits
Access Type	wtc
Reset Value	0x00000000
Description	Endpoint Status Setup (Device mode)

Register ENDPTSETUPSTAT Details

Field Name	Bits	Type	Reset Value	Description
ENDPTSETUPSTAT	15:0	wtc	0x0	Setup Endpoint Status (Device mode). When a Setup transaction is received, the corresponding bit is set = 1. Software reads the setup data from the Queue Head and then writes a 1 to clear the status bit. Bit[0]: Endpoint 0. Bit[1]: Endpoint 1. ... Bit[12]: Endpoint 12. Other bits: reserved.

Register (usb) ENDPTPRIME

Name	ENDPTPRIME
Software Name	EPPRIME
Relative Address	0x000001B0
Absolute Address	usb0: 0xE00021B0 usb1: 0xE00031B0
Width	32 bits
Access Type	wtc
Reset Value	0x00000000
Description	Endpoint Primer (Device mode)

Register ENDPTPRIME Details

For each endpoint a corresponding bit is used to request that a buffer be prepared for an operation in order to respond to a USB transaction. Software

writes a 1 to the corresponding bit when posting a new transfer descriptor to an endpoint. Hardware will automatically use this bit to begin parsing for the new transfer descriptor. Hardware clears this bit when the associated endpoint(s) is (are) successfully primed.

Note: These bits will be momentarily set by hardware during hardware re-priming operations when a dTD is retired, and the dQH is updated.

Field Name	Bits	Type	Reset Value	Description
PETB	31:16	wtc	0x0	Prime Endpoint TxBuffer (Device mode). Write a 1 to the corresponding bit to request TxBuffer to respond to a USB IN/INTERRUPT transaction. Bit[16]: Endpoint 0. Bit[17]: Endpoint 1. ... Bit[28]: Endpoint 12. Bits[31:29]: reserved.
PERB	15:0	wtc	0x0	Prime Endpoint RxBuffer (Device mode). Write a 1 to the corresponding bit to request RxBuffer to respond to a USB OUT transaction. Bit[0]: Endpoint 0. Bit[1]: Endpoint 1. ... Bit[12]: Endpoint 12. Bits[15:13]: reserved.

Register (usb) ENDPTFLUSH

Name	ENDPTFLUSH
Software Name	EPFLUSH
Relative Address	0x000001B4
Absolute Address	usb0: 0xE00021B4 usb1: 0xE00031B4
Width	32 bits
Access Type	wtc
Reset Value	0x00000000
Description	Endpoint Flush (Device mode)

Register ENDPTFLUSH Details

The Flush operation of an endpoint will clear the usb.ENDPTSTAT bit and reset the RX/TX data buffer. Ready status of that endpoint and re-align the Latency Buffer pointers, but not clear the actual data that resides in the Latency Buffers.

Write a 1 to a bit(s) to cause the associated endpoint(s) to clear any primed buffers. If a packet is in progress for one of the associated endpoints, then that

transfer will continue until completion. Hardware will clear this register after the endpoint flush operation is successful.

Field Name	Bits	Type	Reset Value	Description
FETB	31:16	wtc	0x0	Flush Endpoint TxBuffer (Device mode). Write a 1 to the corresponding bit to flush the TxBuffer. Bit[16]: Endpoint 0. Bit[17]: Endpoint 1. ... Bit[28]: Endpoint 12. Bits[31:29]: reserved.
FERB	15:0	wtc	0x0	Flush Endpoint RxBuffer (Device mode). Write a 1 to the corresponding bit to flush the RxBuffer. Bit[0]: Endpoint 0. Bit[1]: Endpoint 1. ... Bit[12]: Endpoint 12. Bits[15:13]: reserved.

Register (usb) ENDPTSTAT

Name	ENDPTSTAT
Software Name	EPRDY
Relative Address	0x000001B8
Absolute Address	usb0: 0xE00021B8 usb1: 0xE00031B8
Width	32 bits
Access Type	ro
Reset Value	0x00000000
Description	Endpoint Buffer Ready Status (Device mode), RO

Register ENDPTSTAT Details

For each endpoint, there is one buffer ready status (ENDPTSTAT) bit for the TX buffer and one bit for RX buffer.

An ENDPTSTAT bit is set to a 1 by the hardware in a response to receiving an EP prime command (write 1 to usb.ENDPTPRIME regsiter). There will always be a delay between writing a 1 to a usb.ENDPTPRIME register bit and the ENDPTSTAT bit asserting to indicate ready. This delay time varies based upon the current USB traffic and the number of bits in the usb.ENDPTPRIME register that transition from 0 to 1.

An ENDPTSTAT bit is cleared in one of three ways: by a USB reset, by the DMA engine hardware, or by a flush command using the usb.ENDPTFLUSH register.

Note: The ENDPTSTAT bit will be momentarily read = 0 during the time the hardware is retiring a dTD and updating the dQH transfer descriptors.

Field Name	Bits	Type	Reset Value	Description
ETBR	31:16	ro	0x0	TxBuffer ready status (Device mode), read-only. 0: cleared by reset, DMA, or ENDPTFLUSH. 1: ENDPTPRIME command received. Bit[16]: Endpoint 0. Bit[17]: Endpoint 1. ... Bit[28]: Endpoint 12. Bits[31:29]: reserved.
ERBR	15:0	ro	0x0	RxBuffer ready status (Device mode), read-only. 0: cleared by reset, DMA, or ENDPTFLUSH. 1: ENDPTPRIME command received. Bit[0]: Endpoint 0. Bit[1]: Endpoint 1. ... Bit[12]: Endpoint 12. Bits[15:13]: reserved.

Register (usb) ENDPTCOMPLETE

Name	ENDPTCOMPLETE
Software Name	EPCOMPL
Relative Address	0x000001BC
Absolute Address	usb0: 0xE00021BC usb1: 0xE00031BC
Width	32 bits
Access Type	rw
Reset Value	0x00000000
Description	Endpoint Tx Complete (Device mode)

Register ENDPTCOMPLETE Details

Each bit indicates an event (Transmit/Receive) occurred and software should read the corresponding endpoint queue to determine the endpoint status. If the

corresponding IOC bit is set in the Transfer Descriptor, then this bit will be set simultaneously with the USBINT. Writing a 1 will clear the corresponding bit in this register.

Field Name	Bits	Type	Reset Value	Description
ETCE	31:16	rw	0x0	Endpoint Transmit Complete Event (Device mode), read-only. 0: not completed. 1: completed. Write a 1 to clear. Bit[16]: Endpoint 0. Bit[17]: Endpoint 1. ... Bit[28]: Endpoint 12. Bits[31:29]: reserved.
ERCE	15:0	rw	0x0	Endpoint Receive Complete Event (Device mode), read-only. 0: not completed. 1: completed. Write a 1 to clear. Bit[0]: Endpoint 0. Bit[1]: Endpoint 1. ... Bit[12]: Endpoint 12. Bits[15:13]: reserved.

Register (usb) ENDPTCTRL0

Name	ENDPTCTRL0
Software Name	EPCR0
Relative Address	0x000001C0
Absolute Address	usb0: 0xE00021C0 usb1: 0xE00031C0
Width	24 bits
Access Type	mixed
Reset Value	0x00800080
Description	Endpoint 0 (Device mode)

Register ENDPTCTRL0 Details

Every device controller implements Endpoint 0 as a control endpoint.

Rx and Tx Endpoint Stall bits [0] and [16]:

Software can write a one to a stall bit to force the endpoint to return a STALL handshake to the Host. The device controller will continue returning STALL until the bit is cleared by software or it will automatically be cleared upon receipt of a new SETUP request. After receiving a SETUP request, the stall bit will continue to be cleared by hardware until the associated ENDPTSETUPSTAT bit is cleared. Note: There is a slight delay (50 clocks max.) between the ENDPTSETUPSTAT being cleared and hardware continuing to clear this bit. In most systems it is unlikely the software will observe this delay. However, should the software observe that the stall bit is not set after writing a 1 to it then follow this procedure: continually write this stall bit until it is set or until a new SETUP has been received by checking the associated ENDPTSETUPSTAT bit.

Field Name	Bits	Type	Reset Value	Description
TXE (EPCR_TXE)	23	ro	0x1	Transmit Endpoint Enable, read-only. 1: EP 0 is always enabled.
reserved	22:20	ro	0x0	reserved
TXT (EPCR_TXT_INTR)	19:18	ro	0x0	TX Endpoint Type, read-only. 00: EP 0 is always a control endpoint.
reserved	17	ro	0x0	reserved
TXS (EPCR_TXS)	16	rw	0x0	TX Endpoint Stall, read-only. 0: Normal operation. 1: Force Stall handshake. Note: refer to the register description for more description.
reserved	15:8	ro	0x0	reserved
RXE (EPCR_RXE)	7	ro	0x1	RX Endpoint Enable, read-only. 1: EP 0 is always enabled.
reserved	6:4	ro	0x0	reserved
RXT (EPCR_RXT_INTR)	3:2	ro	0x0	RX Endpoint Type, read-only. 00: EP0 is always a control endpoint.
reserved	1	ro	0x0	reserved
RXS (EPCR_RXS)	0	rw	0x0	RX Endpoint Stall. 0: Normal operation. 1: Force Stall handshake. Note: refer to the register description for more description.

Register (usb) ENDPTCTRL1

Name	ENDPTCTRL1
Relative Address	0x000001C4
Absolute Address	usb0: 0xE00021C4 usb1: 0xE00031C4
Width	24 bits
Access Type	mixed
Reset Value	0x00000000
Description	Endpoints 1 to 11 (Device mode)

Note: This register is the first in an array of 11 identical registers listed in the table below. The details provided in this section apply to the entire array.

Name	Address
ENDPTCTRL1	0xe00021c4
ENDPTCTRL2	0xe00021c8
ENDPTCTRL3	0xe00021cc
ENDPTCTRL4	0xe00021d0
ENDPTCTRL5	0xe00021d4
ENDPTCTRL6	0xe00021d8
ENDPTCTRL7	0xe00021dc
ENDPTCTRL8	0xe00021e0
ENDPTCTRL9	0xe00021e4
ENDPTCTRL10	0xe00021e8
ENDPTCTRL11	0xe00021ec

Register ENDPTCTRL1 to ENDPTCTRL11 Details

Field Name	Bits	Type	Reset Value	Description
TXE	23	rw	0x0	TX Endpoint Enable. 0: disable. 1: enable. Enable an Endpoing after it has been configured.
TXR	22	rw	0x0	TX Data Toggle Reset. Write '1' will reset the PID sequence. Whenever a configuration event is received for this Endpoint, software must write a one to this bit in order to synchronize the data PID's between the host and device.
TXI	21	ro	0x0	TX Data Toggle Inhibit. (testing) 0: PID Sequencing enabled 1: PID Sequencing disabled
reserved	20	ro	0x0	reserved
TXT	19:18	rw	0x0	TX Endpoint Type control. 00: Control 01: Isochronous 10: Bulk 11: Interrupt
TXD	17	rw	0x0	TX Endpoint Data datapath. 0: dual-port memory buffer with a DMA Engine. Always write a 0.

Field Name	Bits	Type	Reset Value	Description
TXS	16	rw	0x0	TX Endpoint Stall. 0: Normal operation. 1: Force Stall handshake. Note: refer to the ENDPTCTRL 0 register description for more description.
reserved	15:8	ro	0x0	reserved
RXE	7	rw	0x0	RX Endpoint Enable 0: Disable 1: Enable Enable an Endpoing after it has been configured.
RXR	6	rw	0x0	RX Data Toggle Reset. Write '1' will reset the PID sequence. Whenever a configuration event is received for this Endpoint, software must write a one to this bit in order to synchronize the data PID's between the host and device.
RXI	5	rw	0x0	RX Data Toggle Inhibit. 0: PID Sequencing enabled 1: PID Sequencing disabled
reserved	4	rw	0x0	reserved
RXT	3:2	rw	0x0	RX Endpoint Type. 00: Control 01: Isochronous 10: Bulk 11: Interrupt
RXD	1	rw	0x0	RX Endpoint Data datapath. 0: dual-port memory buffer with a DMA Engine. Always write a 0.
RXS	0	rw	0x0	RX Endpoint Stall. 0: Normal operation. 1: Force Stall handshake. Note: refer to the ENDPTCTRL 0 register description for more description.

Access Types Legend

Access Type	Description
clronrd	Readable, clears value on read
clronwr	Readable, clears value on write
nsnsro	During non-secure access, if thread is non-secure, it is read only

Access Type	Description
nsnsrw	During non-secure access, if thread is non-secure, it is read write
nsnswo	During non-secure access, if thread is non-secure, it is write only
nssraz	During non-secure access, if thread is secure, it is read as zero
raz	Read as zero
ro	Read-only
rs	w: no effect, r: sets all bits
rud	Read undefined
rw	Normal read/write
rwso	Read/write, set only
sro	During secure access, it is read only
srw	During secure access, it is read write
swo	During secure access, it is write only
w0c	w: 1/0 no effect on/clears matching bit, r: no effect
w0crs	w: 1/0 no effect on/clears matching bit, r: sets all bits
w0s	w: 1/0 no effect on/sets matching bit, r: no effect
w0src	w: 1/0 no effect on/sets matching bit, r: clears all bits
w0t	w: 1/0 no effect on/toggles matching bit, r: no effect
w1	w: first one after ~hard~ reset is as-is, other w have no effects, r: no effect
w1crs	w: 1/0 clears/no effect on matching bit, r: sets all bits
w1src	w: 1/0 sets/no effect on matching bit, r: clears all bits
w1t	w: 1/0 toggles/no effect on matching bit, r: no effect
waz	Write as zero
wcrs	w: clears all bits, r: sets all bits
wo	Write-only
wo1	w: first one after ~hard~ reset is as-is, other w have no effects, r: error
woc	w: clears all bits, r: error
wos	w: sets all bits, r: error
wrc	w: as-is, r: clears all bits
wrs	w: as-is, r: sets all bits
ws	w: sets all bits, r: no effect
wsrc	w: sets all bits, r: clears all bits
wtc	Readable, write a 1 to clear
z	Access (read or write) as zero