PSPICE Report – Hamin Park

· 목표

- Low Pass Filter가 포함된 스피커 드라이버 회로 구현을 위해 아래 회로에서 R, C의 blank를 채운다.



(회로의 구성은 **[CE Amplifier -> Bias Circuit -> Sallen and Key LPF]**로 이루어져있다.)

- 음원이 10kHz에서 잡음이 있으므로 5kHz 이하의 주파수 대역을 최대한 왜곡시키지 않으면서, 10kHz 주파수의 잡음을 최소화하는 LPF를 설계해야 한다. Simulation을 통해 Freq.에 따른 Output Voltage를 아래처럼 plot해야 한다.





· **이론**

- **Common Emitter Amplifier with Emitter Degeneration and Bypass Capacitor**



다음은 이미터 축퇴된 CE Amp.이다.

Cap.의 임피던스 성분 때문에 DC(저주파)에서는 C_2가 Open, AC(고주파)에서는 C_2가 Short된다.

이러한 Bypass Cap.으로 인해 AC Signal은 이미터 축퇴 없이 Output Voltage가 다음 회로로 전달된다.

이때 이미터 축퇴는 Large Signal에서 β와 V_{BE}에 대한 Sensitivity는 줄여주지만, Small Signal에서 gain을 약화시키는 특징이 있다.

$$A_v = -g_m R_C \quad , \quad g_m = \frac{I_C}{V_T}$$

$$R_{in} = r_\pi \parallel R_1 \parallel R_2$$

$$R_{out} = R_2$$

$$I_C = I_S \exp\left(\frac{V_{BE}}{V_t}\right).$$

[I/O impedance, Gain, g_m, I_C 식(Early Effect 무시)]

고려할 사항

1. Node X: Input Voltage를 최대한 많이 전달하기 위해 Input Impedance가 커야 한다. (R_3, R_4 조절)
2. Gain을 크게 하기 위해 Output Impedance가 커야 한다. (R_2 조절)
3. 회로의 안정성, 선형성을 위해 R_1 조절 (이론적으로 R_1이 감소하면 gain 증가)
4. C_2는 degeneration을 차단하여 gain을 증가시키는 역할 (C_2가 감소할수록 더욱 고주파 대역에서 gain 조절 가능)

- Bias Circuit



다음과 같이 안정된 바이어스 제공을 위해 1Mohm으로 큰 R_5 저항과 큰 Cap.을 사용.

- Sallen and Key Low Pass Filter

cf. OP AMP는 unity gain buffer로 동작하여 최대 Bandwidth를 제공.





다음의 회로는 1보다 큰 passband gain을 제공한다. 프로젝트에서는 이를 최대한 Low Pass Filter에 가깝게 만드는 것이 좋다. (가청주파수가 20~200kHz이기 때문에)

$$H(s) = \frac{\alpha s^2 + \beta s + \gamma}{s^2 + \frac{\omega_n}{Q} s + \omega_n^2}.$$

SK Filter는 Second Order Filter이므로 위처럼 Second Order Transfer Function을 작성할 수 있다.

$$\frac{V_{out}}{V_{in}}(s) = \frac{1}{R_1 R_2 C_1 C_2 s^2 + (R_1 + R_2) C_2 s + 1}.$$

$$Q = \frac{1}{R_1 + R_2}\sqrt{R_1 R_2 \frac{C_1}{C_2}}$$

$$\omega_n = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}}.$$

결론적으로 parameters를 위와 같이 고려할 수 있다.

아래는 Q-factor 함수에 대한 pole의 변화이다. 이때 Q-factor가 높을수록 허수축으로 다가가기 때문에 instability가 강화된다.



따라서 pole의 주파수축 평행이동을 원하면 위의 식에 따라 R과 C를 조절할 수 있고, Q-factor를 낮추어 회로 동작의 stability를 높일 수도 있다. 또한 위의 Q-factor 식을 보면 알 수 있듯, 해당 필터에 사용된 저항과 캐패시터의 개별적인 값보다는 R_1과 R_2, 그리고 C_1과 C_2의 비율을 조절하는 것이 Q-factor를 통한 회로 디자인에 이점을 줄 수 있다.

한편 Sallen and Key Filter는 일반적으로 $R_1=R_2$, $C_1=C_2$인 것을 가정한다. w_n과 Q 식이 훨씬 간단해져서 설계를 단순화할 수 있고, 이때 Q는 1/2로 고정된다. 그리고 대칭 구조를 이루기 때문에 error에 대해 조금 더 안정적인 응답을 얻을 수 있다.

하지만 이번 프로젝트에서는 filter에 대해 원하는 파형을 얻어내는 것이 목표이므로, 이에 대한 가정을 크게 고려하지 않고 진행한다.

· **PSPICE Simulation 및 구현 과정**

1) 먼저 R3, R4를 적당히 크게 20k로 설정하여 파형을 확인





2) 적당한 biasing과 안정성을 위해 어느 정도 R2값을 증가





3) Emitter degeneration을 위해 C2값을 높이면서 설정 (100uF 부터 100uF씩 증가)





- C 가 커질수록 낮은 주파수에서 gain 증가. 400uF 으로 설정

4) Gain 을 늘리기 위해 다시 R1 값 조정 (1k 부터 1k 씩 증가)





-1k 일 때 gain 이 제일 컸다. 1k 으로 설정

5) R2 값의 gain 영향 확인 (1k 부터 1k 씩 증가)





- R2 가 작을수록 gain 이 큼. 1k 로 설정

6) 최종 CE Amplifier Stage





7) 임의의 값으로 Sallen-Key Lowpass Filter 파형 확인





8) Pole을 떨어뜨리기 위해 C3 증가, 동시에 Q-factor도 감소 (1n부터 10n씩 증가)





-10kHz 부터 Filter 하기 위해 적당한 크기의 C3 설정 10n 으로 선정

9) 5kHz이상 주파수에서 가파른 감소를 위해 C4값 증가 (5n부터 5n씩 증가)





- C4을 증가시킬수록 Q-factor가 늘어난다. Q-factor가 너무 높아지면 안정성의 문제도 있기 때문에 적당히 27nF으로 설정

10) C4값의 변경으로 인해 바뀐 pole위치를 R7으로 다시 조정 (1k 부터 0.1k씩 증가)





- R7이 증가할수록 pole이 조금씩 왼쪽으로 이동



- 최종적인 회로의 모습이다. β에 대한 민감도를 줄이기 위해 I_B가 아주 작도록 하였고, V_{BE}에 대한 민감도를 줄이고자 V_{BE}가 1V 이하가 되도록 R_1을 1kohm으로 설정하였다. (I_C는 V_{BE}에 대한 exponential fn.이므로)

- 그리고 Q_1이 Amp.로 동작하기 위해서 R_2를 R_3와 R_4보다 작게 하여 $V_C>V_B>V_E$가 되도록 하였다. 위의 PSPICE 회로에서 트랜지스터의 Active Region 동작을 위한 바이어스가 잘 걸려있는 것을 확인할 수 있다.

+ 500uF 수급의 문제로 C_2=470uF으로 수정하였다.



- 최종적인 PSPICE Simulation 파형의 모습이다.

- 5kHz 까지 최대한 flat 한 Bandwidth 를 유지하려고 하였으며, 10kHz 에서는 최대한 작은 gain 을 가질 수 있도록 최종 설계를 하였다.

· Reference

1. "Microelectronics" by Behzad Razavi, 2rd Edition, Wiley