Technische Hochschule **Rosenheim**

Fakultät für Ingenieure

Elektro- und Informationstechnik

Simulation und Optimierung des FPGA–LPDDR4-Interface-Layouts zur Sicherstellung der Signalintegrität im Worst-Case-Betriebsbereich mit HyperLynx

Projektarbeit

von

Leonard Jonas Rother

Datum der Abgabe: tt.mm.jjjj
Erstprüfer: Prof. Dr. Martin Versen
Zweitprüfer: Prof. Dr.

Eigenständigkeitserklärung / Declaration of Originality

Hiermit bestätige ich, dass die vorliegende Arbeit und alle darin enthaltenen Ideen, Inhalte, berichteten Erfahrungen, Strukturen und Bilder vom Autor stammen, sofern sie nicht explizit als fremd gekennzeichnet sind. Die inhaltliche Konzeption sowie die Erarbeitung des Berichts erfolgte eigenständig.

Bei der Recherche, der sprachlichen Formulierung sowie der Rechtschreib- und Grammatikprüfung wurde Künstliche Intelligenz (KI) als Hilfsmittel eingesetzt. Alle durch die KI generierten Inhalte und Rechercheergebnisse wurden vom Autor kritisch geprüft und verifiziert. Die Verantwortung für die Richtigkeit aller Angaben in diesem Bericht liegt allein beim Autor.

I hereby confirm that this thesis and all ideas, contents, reported experiences, structures, and images contained herein are the work of the author, unless explicitly marked as originating from third parties. The conceptualization and preparation of this report were conducted independently. Artificial Intelligence (AI) was used as a tool to assist with research, drafting, and proofreading for spelling and grammar. All AI-generated content and research findings were critically reviewed and verified by the author. The author bears sole responsibility for the accuracy of all information contained in this report.

Rosenheim, den 29. Oktober 2026

Vor- und Zuname

Kurzfassung

Inhaltsverzeichnis

1. Einleitung **1**
1.1. Motivation und Marktkontext 1
1.2. Zielsetzung und Aufgabenstellung 1

2. Theoretische und Technische Grundlagen **2**
2.1. Architektonische Grundlagen des FPGA 2
2.2. Funktionsweise und Merkmale von LPDDR4-Speichern 2
2.3. Grundlagen der Signalintegrität (SI) 2
2.4. Definition des Worst-Case-Betriebsbereichs 2
2.5. Softwaregestützte Analyse mittels HyperLynx 3
2.6. PCB-Layout und Design-Workflow in Mentor Xpedition 3

3. Architektur und Signalgruppen der FPGA–LPDDR4-Schnittstelle **4**
3.1. Taktübertragung (Clock-Signale) 4
3.2. Phasenbeziehungen der Daten-Strobe-Signale (DQS) 4
3.3. Multiplexing im Command- und Adressbus (CA) 4
3.4. Selektive Datensteuerung über die Schreibmaske (Write Mask) 5
3.5. Qualitätsbewertung mittels Eye-Mask-Diagrammen 5

4. Konfiguration und Durchführung der HyperLynx DDR-Simulation **8**
4.1. Integration und Relevanz herstellerspezifischer IBIS-Modelle 8
4.2. Dynamische Signalabschluss-Steuerung (On-Die Termination – ODT) 9
4.3. Skew-Kompensation und Kalibrierung im zweistufigen Simulationslauf („Second Run“) 9
4.4. Betrachtung von Prozess-, Temperatur- und Spannungsschwankungen (PVT-Corners) 9
4.5. Berücksichtigung der JEDEC-Timing-Spezifikationen 9

5. Ergebnisse, Analyse und Layout-Optimierung **11**
5.1. Gesamtauswertung der Simulationsergebnisse im DDRx Batch Wizard 11
5.2. Timing-Analyse: Setup- und Hold-Zeiten 11
5.3. Einfluss von High-Speed-Layout-Richtlinien auf die Signalqualität 12
5.4. Herstellerübergreifende Kompatibilitätsverifikation 12

6. Fazit und Ausblick **14**

Literaturverzeichnis **15**

A. Erstes Kapitel des Anhangs **16**

Abbildungsverzeichnis

3.1. Ballout eines LPDDR4 von Alliance Memory mit beschrifteten Takt-, Daten-, Strobe-, Adress- und Maskenleitungen. 6
3.2. Phasenbeziehung zwischen DQ und DQS bei Lese- und Schreibzugriff. 7
3.3. Hyperlynx Eye Diagramm für Datenleitungen mit nicht zulässigem Bereich als Augenmaske gekennzeichnet. 7

4.1. Reiter für die Konfiguration des Hyperlynx DDRx-Wizards. 10

5.1. Fehlerfreie Hyperlynx Simulation. 11
5.2. Setup Time Darstellung in Hyperlynx. 12
5.3. Hold Time Darstellung in Hyperlynx. 13

Tabellenverzeichnis

1. Einleitung

1.1. Motivation und Marktkontext

Künstliche Intelligenz, Künstliche Intelligenz, Künstliche Intelligenz – kaum ein Thema dominiert die gegenwärtige technologische Landschaft so stark, wobei sich die drastischen Auswirkungen insbesondere auf dem Speichermarkt manifestieren. Die fundamentale Relevanz von High-Bandwidth DRAM für die Leistungsfähigkeit von Grafikprozessoren (GPUs) und spezialisierten Beschleunigern in KI-Rechenzentren führt zu einem immensen Nachfrage- und Profitabilitätsanstieg in diesem Segment. Infolgedessen werden Produktionskapazitäten systematisch von konventionellen Anwendungsbereichen abgezogen, was eine erhebliche Verknappung des Gesamtangebots und drastische Preissteigerungen – laut Counterpoint Research um 80 bis 90 Prozent im laufenden Quartal – zur Folge hat [1]. Zur Begrenzung von Lieferkettenrisiken und zur Sicherung der technologischen Handlungsfähigkeit ist die Identifikation alternativer DRAM-Hersteller sowie eine herstellerunabhängige Auslegung des Leiterplattendesigns essenziell.

1.2. Zielsetzung und Aufgabenstellung

Aus diesem Hintergrund beschäftigt sich diese Arbeit mit der Simulation und Optimierung des FPGA–LPDDR4-Schnittstelle-Layouts zur Sicherstellung der Signalintegrität im Worst-Case-Betriebsbereich mit HyperLynx. Im Zentrum steht dabei ein herstellerübergreifender Ansatz: Anstatt das Layout auf die elektrischen Charakteristika eines einzelnen LPDDR4-Speicherbausteins auszulegen, ermöglicht die Simulation mit HyperLynx die gleichzeitige Berücksichtigung mehrerer Herstellerparameter. Durch die Integration von IBIS-Modellen unterschiedlicher Produzenten in eine gemeinsame Simulationsumgebung kann ein universell kompatibles Layout entwickelt werden, das Signalintegritätsanforderungen trotz unterschiedlichen Bauteilquelle erfüllt.

Um die methodische Vorgehensweise dieser Arbeit nachvollziehbar zu gestalten, werden im Folgenden die zentralen Fachbegriffe der These – FPGA, LPDDR4-Interface, Hyperlynx, Signalintegrität, Worst-Case-Betriebsbereich und PCB Layout – detailliert erläutert, um die technische Grundlage der durchgeführten Untersuchungen zu deklarieren.

2. Theoretische und Technische Grundlagen

2.1. Architektonische Grundlagen des FPGA

Ein FPGA (Field Programmable Gate Array) ist ein benutzerdefinierter Prozessor, dessen Hardware-Architektur nach der Fertigung frei konfigurierbar bleibt [2]. Im Gegensatz zu fest verdrahteten Mikroprozessoren bestehen FPGAs aus einem Array programmierbarer Logikblöcke, die durch ein flexibles Routing-Netzwerk verbunden werden. Diese Struktur ermöglicht es Entwicklern, digitale Schaltungen maßgeschneidert auf spezifische Anwendungsanforderungen auszulegen – von einfachen Steuerlogiken bis hin zu komplexen Signalverarbeitungssystemen. Durch diese Flexibilität finden FPGAs breite Anwendung in Bereichen, wo hohe Rechenleistung bei gleichzeitig geringer Latenz gefordert ist.

2.2. Funktionsweise und Merkmale von LPDDR4-Speichern

Um die durch den FPGA verarbeiteten Daten zwischenzuspeichern und bei Bedarf schnell abrufen zu können, ist ein externer Arbeitsspeicher unerlässlich. Hier kommt LPDDR4 (Low Power Double Data Rate 4) zum Einsatz – ein energieeffizienter DRAM-Speichertyp, der speziell für mobile und platzbeschränkte Anwendungen entwickelt wurde. LPDDR4 überträgt Daten bei jeder Taktflanke (Double Data Rate), wodurch bei gleicher Taktfrequenz die doppelte Datenrate im Vergleich zu Single-Data-Rate-Speichern erreicht wird. Die Schnittstelle zwischen FPGA und LPDDR4 stellt somit eine kritische Verbindung dar, deren elektrische Eigenschaften maßgeblich die Systemleistung beeinflussen.

2.3. Grundlagen der Signalintegrität (SI)

Gegenstand der Simulation ist die Signalintegrität (SI – Signal Integrity), welche die Qualität elektrischer Signale während der Übertragung beschreibt. SI umfasst Aspekte wie Signalübersprechen (Crosstalk), Reflexionen an Impedanzsprüngen, Laufzeitverzögerungen sowie Rauscheinflüsse. Eine hohe Signalintegrität gewährleistet, dass digitale Signale ihren Zielbaustein unverfälscht erreichen und korrekt interpretiert werden. Bei Hochgeschwindigkeitsschnittstellen wie LPDDR4 mit Datenraten im Gigabit-Bereich können bereits minimale Layoutabweichungen zu Bitfehlern und Systeminstabilitäten führen. Auf die physikalischen Effekte sowie die konkreten Bewertungskriterien dieser Signalintegritätsaspekte wird im weiteren Verlauf dieses Berichts genauer eingegangen.

2.4. Definition des Worst-Case-Betriebsbereichs

Der Worst-Case-Betriebsbereich definiert die extremsten zulässigen Bedingungen, unter denen ein System noch fehlerfrei funktionieren muss. Dies ist dabei vom JEDEC-Standard definiert [3]. Die Taktfrequenz ist dabei frei wählbar, wobei die Signalintegritäts-Margins mit steigender Frequenz typischerweise abnehmen. Daher wird das Layout zunächst auf der maximal möglichen Frequenz ausgelegt, um ausreichende Reserven zu schaffen. Als Obergrenze dient die niedrigere der beiden

maximalen Frequenzen aus den Datenblättern: Während der LPDDR4-Speicher von Alliance Memory eine maximale Clock-Frequenz von 3200 Mbps (1600 MHz) unterstützt [4], limitiert der Zynq UltraScale+ Memory Controller auf 2400 Mbps (1200 MHz, Speed Grade -1) [5]. Somit wird das Design bei 2400 Mbps optimiert und abschließend bei der tatsächlichen Betriebsfrequenz validiert, um sicherzustellen, dass alle Signalintegritäts-Kriterien auch unter realen Bedingungen eingehalten werden.

2.5. Softwaregestützte Analyse mittels HyperLynx

Um die Zuverlässigkeit dieser Schnittstelle sicherzustellen, wird mittels virtueller Modelle in HyperLynx eine Simulation durchgeführt. HyperLynx von Siemens ist eine etablierte Softwarelösung zur Signal- und Power-Integrity-Analyse, die es ermöglicht, PCB-Layouts bereits in der Entwurfsphase auf potenzielle Probleme zu untersuchen. Durch die Integration von IBIS-Modellen (*Input/Output Buffer Information Specification*) verschiedener Speicherhersteller können elektrische Charakteristika wie Impedanz, Laufzeiten und Reflexionen präzise berechnet werden, ohne physische Prototypen fertigen zu müssen. Auf die technischen Details dieser IBIS-Modelle sowie auf die detaillierten Simulationsparameter wird im weiteren Verlauf dieses Berichts genauer eingegangen. Dieser simulationsgestützte Ansatz reduziert Entwicklungszeit und Kosten erheblich.

2.6. PCB-Layout und Design-Workflow in Mentor Xpedition

Das in dieser Arbeit untersuchte Leiterplatten Design wurde mit der CAD-Software Mentor Xpedition von Siemens erstellt. Mentor Xpedition ist eine etablierte Lösung für komplexe PCB-Entwürfe und bietet umfassende Funktionen für Stackup-Definition, Routing und Design-Rule-Checking (DRC). Das Layout umfasst die Platzierung des Zynq UltraScale+ FPGA, der LPDDR4-Speicherbausteine sowie aller passiven und aktiven Komponenten. Eine detaillierte Darstellung des vollständigen PCB-Layouts mit allen relevanten Signalpfaden befindet sich in Anhang A (siehe Abbildung A.1).

Das zuvor beschriebene PCB-Layout bildet die physische Grundlage für die elektrische Verbindung zwischen FPGA und LPDDR4-Speicher. Um die Anforderungen an dieses Layout nachvollziehbar zu gestalten, werden im folgenden Kapitel die technischen Grundlagen der FPGA-LPDDR4-Schnittstelle erläutert. Diese umfassen die wesentlichen Signalgruppen sowie die Kriterien zur Bewertung der Signalqualität.

3. Architektur und Signalgruppen der FPGA–LPDDR4-Schnittstelle

Die Schnittstelle zwischen FPGA und LPDDR4-Speicher besteht aus mehreren koordinierten Signalgruppen, die gemeinsam einen zuverlässigen Datentransfer gewährleisten. Im Überblick umfasst das System die Taktleitung (Clock), die Daten-Strobe-Signale, die Adress- und Befehlsleitungen (Address/Command) sowie die Bewertungskriterien zur Signalintegrität in Form von Eye-Mask-Diagrammen. Jede dieser Komponenten erfüllt eine spezifische Funktion im Datenübertragungsprozess und unterliegt eigenen elektrischen Anforderungen. Für ein besseres Verständnis, wo diese Leitungen im Layout verbunden sind, betrachte dafür Abbildung 3.1.

Im Folgenden werden nun diese Leitungen genauer erklärt.

3.1. Taktübertragung (Clock-Signale)

Das Clock-Signal ist das zentrale Synchronisationssignal der Schnittstelle. LPDDR4 verwendet einen differenziellen Takt (CK_t und CK_c), der sowohl steigende als auch fallende Flanken zur Datenübertragung nutzt (Double Data Rate). Der Takt referenziert alle Command-, Address- und Write-Operationen. Eine minimale Taktjitter-Toleranz ist entscheidend, da Timing-Abweichungen direkt die verfügbaren Setup- und Hold-Zeiten der Datenleitungen beeinflussen. Eine detaillierte Betrachtung dieser Setup- und Hold-Zeiten erfolgt in Abschnitt 5.2.

3.2. Phasenbeziehungen der Daten-Strobe-Signale (DQS)

Die differenziellen Daten-Strobe-Signale (*DQS_t / DQS_c*) stellen die zeitliche Phasenreferenz für das Abtasten der Datenleitungen (*DQ*) bereit. Zur Gewährleistung maximaler Timing-Margen unterscheidet sich die Phasenbeziehung zwischen *DQS* und *DQ* je nach Zugriffsrichtung grundlegend (siehe Abbildung 3.2):

- **Lesezugriff (*Read*):** Der Speicherbaustein treibt das *DQS*-Signal flankenbündig (*edge-aligned*) zu den Daten. Die Signalflanken von *DQS* fallen exakt mit den Zustandswechseln der *DQ*-Leitungen zusammen. Die empfängerseitige Logik (z. B. im FPGA) verschiebt *DQS* intern über eine *Delay-Locked Loop* (DLL) um 90°, um die Daten mittig im Datenauge abzutasten.
- **Schreibzugriff (*Write*):** Der Treiber (FPGA) gibt das *DQS*-Signal bereits um 90° phasenverschoben (*center-aligned*) bezüglich der *DQ*-Daten aus. Die Flanken von *DQS* treffen zentriert im gültigen Datenfenster beim Speicher ein, was die Setup- und Hold-Zeiten maximiert.

Abbildung 3.2 veranschaulicht das Phasenverhältnis zwischen DQ und DQS im Lese- und Schreibzugriff.

3.3. Multiplexing im Command- und Adressbus (CA)

Die Command- und Adressleitungen übertragen die Befehls- und Adressinformationen vom Controller zum Speicherbaustein. Um Stiftzahl und Platzbedarf zu reduzieren, wird bei LPDDR4 ein

gemultiplextes Bus-Konzept eingesetzt, bei dem Befehle und Adressen über dieselben Leitungen zeitversetzt übertragen werden.

3.4. Selektive Datensteuerung über die Schreibmaske (Write Mask)

Bei der LPDDR4-Schnittstelle werden Daten parallel als Block übertragen – typischerweise 16 Byte pro Schreibzugriff bei einer x32-Organisation. Um jedoch kleinere Dateneinheiten innerhalb dieses Blocks adressieren zu können, wird zusätzlich eine Write Mask (DM-Signal) übertragen. Diese Maske gibt für jedes Byte im Datenblock an, ob es tatsächlich in den Speicher geschrieben werden soll oder nicht. Beispielsweise kann durch Setzen der entsprechenden Mask-Bits nur das erste Byte aktualisiert werden, während die restlichen 15 Byte des Blocks unverändert bleiben. Diese Funktionalität ermöglicht effiziente Teilzugriffe auf den Speicher, ohne dass gesamte Blöcke ausgelesen, modifiziert und zurückgeschrieben werden müssen [6].

3.5. Qualitätsbewertung mittels Eye-Mask-Diagrammen

Das Eye-Mask-Diagramm ist ein zentrales Bewertungswerkzeug zur Quantifizierung der Signalintegrität bei Hochgeschwindigkeitsschnittstellen. Es entsteht durch die Überlagerung vieler Bitperioden eines Signals in einem Oszilloskop oder einer Simulation. Die resultierende „Augenöffnung"visualisiert die verfügbare Spannungs- und Timing-Marge für eine fehlerfreie Signalabtastung.

Die **Eye-Mask** definiert einen verbotenen Bereich innerhalb des Augendiagramms, den das Signal nicht durchdringen darf. Diese Maske wird typischerweise aus den Spezifikationen des Speicherstandards (JEDEC) oder den Anforderungen des FPGA-Herstellers abgeleitet. Ein Signal, das die Eye-Mask verletzt, weist unzureichende Margen auf und kann zu Bitfehlern führen. In HyperLynx wird die Eye-Mask-Analyse verwendet, um die Margins für den Entwickler zu veranschaulichen (siehe Abbildung 3.3).

0.80mm Pitch

	1	2	3	4	5	6	7	8	9	10	11	12
A	NC	NC	VSS	V_{DD2}	ZQ0			NC	V_{DD2}	VSS	ERR_A	NC
B	NC	DQ0_A	V_{DDQ}	DQ7_A	V_{DDQ}			V_{DDQ}	DQ15_A	V_{DDQ}	DQ8_A	NC
C	VSS	DQ1 _A	DMI0_A	DQ6_A	VSS			VSS	DQ14_A	DMI1 _A	DQ9_A	VSS
D	V_{DDQ}	VSS	DQS0_T _A	VSS	V_{DDQ}			V_{DDQ}	VSS	DQS1_T _A	VSS	V_{DDQ}
E	VSS	DQ2 _A	DQS0_C _A	DQ5_A	VSS			VSS	DQ13_A	DQS1_C _A	DQ10_A	VSS
F	V_{DD1}	DQ3_A	V_{DDQ}	DQ4_A	V_{DD2}			V_{DD2}	DQ12_A	V_{DDQ}	DQ11 _A	V_{DD1}
G	VSS	ODT_CA _A	VSS	V_{DD1}	VSS			VSS	V_{DD1}	VSS	NC	VSS
H	V_{DD2}	CA0_A	NC	CS0_A	V_{DD2}			V_{DD2}	CA2 _A	CA3_A	CA4_A	V_{DD2}
J	VSS	CA1_A	VSS	CKE0_A	NC			CK_t_A	CK_ c_A	VSS	CA5_A	VSS
K	V_{DD2}	VSS	V_{DD2}	VSS	NC			NC	VSS	V_{DD2}	VSS	V_{DD2}
L												
M												
N	V_{DD2}	VSS	V_{DD2}	VSS	NC			NC	VSS	V_{DD2}	VSS	V_{DD2}
P	VSS	CA1_B	VSS	CKE0_B	NC			CK_t_B	CK_c_B	VSS	CA5_B	VSS
R	V_{DD2}	CA0_B	NC	CS0_B	V_{DD2}			V_{DD2}	CA2_B	CA3_B	CA4_B	V_{DD2}
T	VSS	ODT_CA _B	VSS	V_{DD1}	VSS			VSS	V_{DD1}	VSS	RESET_ n	VSS
U	V_{DD1}	DQ3_B	V_{DDQ}	DQ4_B	V_{DD2}			V_{DD2}	DQ12_B	V_{DDQ}	DQ11_B	V_{DD1}
V	VSS	DQ2_B	DQS0_C _B	DQ5_B	VSS			VSS	DQ13_B	DQS1_C _B	DQ10_B	VSS
W	V_{DDQ}	VSS	DQS0_T _B	VSS	V_{DDQ}			V_{DDQ}	VSS	DQS1_T _B	VSS	V_{DDQ}
Y	VSS	DQ1_B	DMI0_B	DQ6_B	VSS			VSS	DQ14_B	DMI1_B	DQ9_B	VSS
AA	NC	DQ0_B	V_{DDQ}	DQ7_B	V_{DDQ}			V_{DDQ}	DQ15_B	V_{DDQ}	DQ8_B	NC
AB	NC	NC	VSS	V_{DD2}	VSS			VSS	V_{DD2}	VSS	ERR_B	NC

Abbildung 3.1. Ballout eines LPDDR4 von Alliance Memory mit beschrifteten Takt-, Daten-, Strobe-, Adress- und Maskenleitungen.




Abbildung 3.2. Phasenbeziehung zwischen DQ und DQS bei Lese- und Schreibzugriff.




Abbildung 3.3. Hyperlynx Eye Diagramm für Datenleitungen mit nicht zulässigem Bereich als Augenmaske gekennzeichnet.

4. Konfiguration und Durchführung der HyperLynx DDR-Simulation

In Siemens HyperLynx (LineSim und BoardSim) steht ein breites Spektrum an Grundfunktionen zur Analyse der Signalintegrität (SI) zur Verfügung. Nach der Konstruktion und Extraktion von Übertragungsstrecken lassen sich die Signaleigenschaften über das integrierte virtuelle Oszilloskop detailliert untersuchen. Dazu gehören die Generierung von Augendiagrammen (Eye Diagrams), die Erfassung von Übersprechen (Crosstalk) sowie die Ermittlung transienter Signalantworten. Darüber hinaus erlaubt die Software die Modellierung differenzieller Signalpaare und das Überlagern mehrerer Simulationsergebnisse in der Oszilloskop-Darstellung. Dadurch können unterschiedliche Leitungsabschlüsse (Terminations) manuell konstruiert und direkt miteinander vergleichend analysiert werden.

Für umfassende Post-Layout-Simulationsabläufe ermöglicht die Schnittstelle zu Mentor (Siemens) Xpedition Layout den Export des vollständigen PCB-Layouts und dessen anschließenden Import in BoardSim. Dabei werden alle relevanten Leiterbahnparameter – wie Breiten, Längen sowie komplexe Kopplungseffekte – automatisch generiert und aus den Layoutdaten extrahiert.

Abbildung 4.1 gibt einen Überblick über die wesentlichen Reiter und Einstellungsmenüs, die für die Durchführung einer automatisierten DDR4-Simulation konfiguriert werden müssen. Die folgenden Abschnitte konzentrieren sich auf spezifische Konfigurationseigenschaften des DDRX Batch Wizards.

4.1. Integration und Relevanz herstellerspezifischer IBIS-Modelle

Das **IBIS-Format (*Input/Output Buffer Information Specification*)** stellt ein standardisiertes Modell zur Beschreibung des elektrischen Verhaltens von Ein-/Ausgangspuffern integrierter Schaltungen dar [7]. Eine IBIS-Datei enthält dabei keine proprietären Schaltungsinformationen, sondern beschreibt das nichtlineare Verhalten der Puffer durch Spannungs-Strom-Kennlinien (V-I-Kurven), Schaltzeiten sowie Kapazitätswerte für verschiedene Prozess-, Temperatur- und Spannungsecken (Corners). Diese Informationen sind für eine präzise Simulation der Signalintegrität auf Leiterplattenebene essenziell.

IBIS-Modelle werden direkt von den Halbleiterherstellern bereitgestellt und müssen für die jeweiligen DRAM- und FPGA-Komponenten bei den Herstellern angefordert oder von deren Support-Portalen heruntergeladen werden. Im Rahmen dieser Arbeit wurden IBIS-Modelle der folgenden Hersteller beschafft und in die Simulation integriert:

- **Xilinx Zynq** (FPGA/SoC-Plattform)
- **Integrated Silicon Solution Inc. (ISSI)** (DRAM-Hersteller)
- **Intelligent Memory** (DRAM-Hersteller)

Zur Validierung und Vergleichbarkeit der Simulationsergebnisse wurden zusätzlich IBIS-Daten von **Alliance Memory** herangezogen und die Simulationsergebnisse gegenübergestellt. Dieser herstellerübergreifende Ansatz gewährleistet eine Optimierung des Layouts. Dadurch wird die Auslegung des Layouts für mehrere Hersteller möglich.

4.2. Dynamische Signalabschluss-Steuerung (On-Die Termination – ODT)

Die On-Die Termination (ODT) ist ein integriertes Abschlussnetzwerk innerhalb der DDR-Speicherbausteine selbst. Im Gegensatz zu externen Abschlusswiderständen auf der Leiterplatte kann ODT dynamisch während des Betriebs aktiviert oder deaktiviert werden, was insbesondere bei hohen Datenraten von Vorteil ist. Durch die Integration des Abschlusses direkt im Chip werden Reflexionen an der Last minimiert und die Signalqualität verbessert. In HyperLynx muss der ODT-Wert entsprechend dem Speichertyp und der Betriebsfrequenz konfiguriert werden, um realistische Simulationsbedingungen abzubilden.

4.3. Skew-Kompensation und Kalibrierung im zweistufigen Simulationslauf („Second Run“)


Durch die Aktivierung der Option „Automatically run simulation 2 times“ (Second Run) im HyperLynx DDRx-Batch-Wizard wird eine zweistufige Simulationsdurchführung gewählt. Im ersten Durchlauf werden Laufzeitunterschiede (Skews) zwischen den Takt- und Datensignalen, die durch die typische Fly-By-Topologie entstehen, zunächst ermittelt und geschätzt. Im anschließenden zweiten Durchlauf („Second Run“) werden diese berechneten Skew-Werte unter Berücksichtigung der im Controller definierten Kalibrierungsoptionen – wie dem Write Leveling oder spezifischen DQS/DQ-Anpassungen – direkt angewendet [8]. Dies ermöglicht eine deutlich präzisere Abbildung des realen Systemverhaltens inklusive der Controller-Kalibrierung.

4.4. Betrachtung von Prozess-, Temperatur- und Spannungsschwankungen (PVT-Corners)

Die Einstellung „IC Model with Typical Corners"definiert, welche Prozess-Temperatur-Spannungs-Ecken (PVT-Corners) für die Simulation verwendet werden. IBIS-Modelle enthalten typischerweise Daten für drei Ecken: **Minimum/Slow** (langsamster Prozess, niedrigste Temperatur, niedrigste Spannung), **Typical** (typische Betriebsbedingungen) und **Maximum/Fast** (schnellster Prozess, höchste Temperatur, höchste Spannung). Jede Ecke repräsentiert unterschiedliche Betriebszustände der Halbleiterkomponenten und ermöglicht somit die Bewertung des Systemverhaltens unter variierenden Bedingungen.

Im Rahmen dieser Arbeit wurde aufgrund des zeitlichen und umfangbedingten Rahmens ausschließlich mit den **Slow Corners** simuliert. Für eine umfassende Robustheitsprüfung im industriellen Kontext sollten jedoch zusätzlich die Typical- und Fast-Corners simuliert werden, um das Verhalten unter gesamten Betriebsbedingungen zu verifizieren.

4.5. Berücksichtigung der JEDEC-Timing-Spezifikationen


Introduction
Initialization
Controller
DRAMs
IBIS Models
Nets to Simulate
DRAM Signals
Data Strobes
Data Nets
Clock Nets
Addr/Comm Nets
Control Nets
Disable Nets

5. Ergebnisse, Analyse und Layout-Optimierung

5.1. Gesamtauswertung der Simulationsergebnisse im DDRx Batch Wizard

Nachdem alle zuvor beschriebenen Einstellungen im DDRx-Wizard konfiguriert und verifiziert wurden, konnte die eigentliche DDR-Simulation durchgeführt werden. Die nachfolgenden Abbildungen dokumentieren den Simulationsverlauf und die resultierenden Auswertungen, welche die Signalintegrität der LPDDR4-Schnittstelle bewerten.

Abbildung 5.1 zeigt die Zusammenfassungsansicht (Summary) des HyperLynx DDRx-Batch-Wizards nach erfolgreich abgeschlossener Simulation. Die durchgängig grüne Kennzeichnung aller getesteten Parameter signalisiert, dass sämtliche Signalintegritäts-Anforderungen innerhalb der spezifizierten JEDEC-Toleranzen erfüllt werden. Um dieses Ergebnis zu erreichen, war insbesondere eine gezielte Anpassung des Leiterplattenlayouts hinsichtlich der Leiterbahnlängen erforderlich, da diese direkt die Setup- und Hold-Zeiten beeinflussen.

Summary

#	Type	Number of Simulated Nets	Number of Failed Nets
1	Data Write	32	None
2	Data Read	32	None
3	Address	12	None
4	Differential Nets	6	None
5	CLK-DQS Skew	4	None

Abbildung 5.1. Fehlerfreie Hyperlynx Simulation.

5.2. Timing-Analyse: Setup- und Hold-Zeiten

Die **Setup-Time** definiert die minimale Zeitspanne, in der ein Datensignal vor der aktiven Strobe-Flanke stabil anliegen muss, damit der Speichercontroller die Daten korrekt erfassen kann. Abbildung 5.2 veranschaulicht dies anhand einer Oszilloskop-Darstellung, bei der die Datenleitung vor der Strobe-Flanke ankommt und die erforderliche Setup-Marge eingehalten wird.

Die **Hold-Time** beschreibt hingegen die erforderliche Stabilitätsdauer des Datensignals nach der aktiven Strobe-Flanke, während der die Daten noch vom Speicherbaustein ausgelesen werden. Wie in Abbildung 5.3 dargestellt, bleibt das Datensignal auch nach dem Auslesevorgang für die spezifizierte Hold-Zeit stabil erhalten, wodurch ein sicheres Sampling gewährleistet wird.

Setup- und Hold-Zeit stehen in einem direkten Verhältnis zueinander, wobei das Timing-Optimum bei symmetrisch ausgeglichenen Margen liegt, die den jeweiligen Standard übertreffen. Weicht dieses Verhältnis vom Ideal ab, müssen die Leiterbahnen entsprechend angepasst werden. Ist die Hold-Margin zu groß und die Setup-Zeit zu klein, muss das Signal früher am Empfänger ankommen, weshalb die Leitung verkürzt werden muss. Ist die Hold-Margin hingegen zu klein und die Setup-Zeit zu groß, verhält es sich umgekehrt, wodurch eine Verlängerung der Leitung erforderlich wird, um eine robuste Signalintegrität sicherzustellen.




Abbildung 5.2. Setup Time Darstellung in Hyperlynx.

5.3. Einfluss von High-Speed-Layout-Richtlinien auf die Signalqualität

Das erfolgreiche Abschneiden der Simulation ist maßgeblich darauf zurückzuführen, dass bereits während des Layout-Designs wesentliche High-Speed-Design-Richtlinien konsequent umgesetzt wurden. Ein entscheidender Faktor war die Führung der DDR-Datenleitungen ausschließlich auf inneren Lagen der Leiterplatte, wobei diese Signallagen beidseitig von Masseflächen (GND-Planes) eingeschlossen sind. Diese Abschirmung gewährleistet eine kontrollierte Impedanz, minimiert externe Störeinflüsse und reduziert die elektromagnetische Abstrahlung erheblich. Zudem wurde bei der Leiterbahnführung die sogenannte „3W-Regelängewendet, bei der der Abstand zwischen benachbarten Signalleitungen ungefähr das Dreifache der Leiterbahnbreite beträgt. Diese etablierte Daumenregel reduziert kapazitive und induktive Kopplungseffekte (Crosstalk) zwischen parallelen Leitungen signifikant und trägt somit direkt zur Einhaltung der Signalintegritätsanforderungen bei [9]. Die Kombination aus geschirmter Layer-Stackup-Architektur und ausreichendem Leiterbahnabstand schuf somit die physikalische Grundlage für die positiven Simulationsergebnisse, da kritische Störmechanismen bereits im Layout minimiert wurden.

5.4. Herstellerübergreifende Kompatibilitätsverifikation

Um eine herstellerübergreifende Kompatibilität der LPDDR4-Schnittstelle zu gewährleisten, wurden die Datenleitungen auf die Einhaltung der Setup- und Hold-Zeiten im Worst-Case-Betriebsbereich bei 2400 MHz optimiert. Anschließend erfolgte eine Verifikation der Simulationsergebnisse mit IBIS-Modellen dreier verschiedener DRAM-Hersteller, namentlich Alliance Memory (AM), Integrated Silicon Solution Inc. (ISSI) und Intelligent Memory (IM) (siehe Anhang). Die Si-




Abbildung 5.3. Hold Time Darstellung in Hyperlynx.

mulationsergebnisse belegen, dass das entwickelte Layout mit den gewählten Simulationsoptionen herstellerunabhängig sämtliche JEDEC-Spezifikationen erfüllt. Die detaillierten Auswertungen für alle drei Hersteller sind im Anhang dokumentiert (siehe Anhang A.X bis A.Z). Dies ermöglicht einen flexiblen Bauteilewechsel im Produktionsprozess ohne layouttechnische Modifikationen.

6. Fazit und Ausblick

Die im Rahmen dieser Arbeit durchgeführten HyperLynx DDR-Simulationen konnten erfolgreich abgeschlossen werden und bestätigen die Signalintegrität der entworfenen LPDDR4-Schnittstelle. Für eine weiterführende und noch umfassendere Validierung wären jedoch zusätzliche Simulationen wünschenswert. Dazu gehören unter anderem Mask-Simulationen zur detaillierteren Bewertung der Signalqualität, vertiefte Crosstalk-Analysen zur Quantifizierung von Nebensprechen zwischen benachbarten Leitungen sowie Simulationen mit Strong Corners zur Abbildung weiterer Prozessvariationen. Zudem war eine Integration der offiziellen Xilinx-Timing-Files für den Zynq-Controller vorgesehen, um die Simulation noch näher an die realen Controller-Eigenschaften anzupassen. Diese Erweiterungen konnten im Rahmen dieser Projektarbeit leider nicht mehr umgesetzt werden. Begründet liegt dies zum einen in der intensiven Einarbeitungszeit in das komplexe HyperLynx-Simulationswerkzeug und den zeitlichen Aufwand für die Beschaffung der IBIS-Modelle von den verschiedenen Herstellern. Zum anderen hat sich der Xilinx-Support trotz mehrfacher Kontaktversuche nicht bezüglich der angeforderten Timing-Files zurückgemeldet, wodurch diese Daten nicht in die Simulation einfließen konnten.

Literaturverzeichnis

[1] I. Spectrum, *DRAM Shortage and AI Impact*, Online; abgerufen am 20. Oktober 2024, 2024. Adresse: https://spectrum.ieee.org/dram-shortage

[2] Digilent Inc., *Field Programmable Gate Arrays Explained*, Online-Ressource, 2021. Adresse: https://files.digilent.com/reference/Field_Programmable_Gate_Arrays_Explained.pdf

[3] Siemens Community, *DDR Simulation on Clock Enable and Measurement Location*, Siemens EDA Support Forum, 2023. Adresse: https://community.sw.siemens.com/s/question/0D54O00000859slZSAQ/ddr-simulation-on-clock-enable-and-measurement-location

[4] *LPDDR4 SDRAM Datasheet (3200 Mbps / 1600 MHz)*, Datenblatt Spezifikation, Alliance Memory.

[5] *Zynq UltraScale+ MPSoC Data Sheet: DC and AC Switching Characteristics (Speed Grade -1)*, DS925, Xilinx / Advanced Micro Devices, Inc.

[6] S. U. Document, *LPDDR Notes and Write Mask Features*, 2023. Adresse: https://www.scribd.com/document/888023285/LPDDR-myNotes

[7] IBIS Open Forum, *IBIS Frequently Asked Questions (FAQ)*, 2023. Adresse: https://ibis.org/faq/#_1

[8] Xilinx Wiki, *UltraScale MPSoC DDR Controller Settings and IBIS Simulation*, 2023. Adresse: https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/747012338/UltraScale+UltraScale+MPSoC+DDR+Controller+Settings+and+IBIS+Simulation#Leveling-and-Calibration

[9] *LPDDR4 Board Design and Layout Guidelines*, UG10149, NXP Semiconductors, 2022. Adresse: https://docs.nxp.com/bundle/UG10149/page/topics/lpddr4_layout_guidelines.html

A. Erstes Kapitel des Anhangs