Technische Hochschule **Rosenheim**

Fakultät für Ingenieure

Elektro- und Informationstechnik

Simulation und Optimierung des FPGA–LPDDR4-Interface-Layouts zur Sicherstellung der Signalintegrität im Worst-Case-Betriebsbereich mit HyperLynx

Projektarbeit

von

Leonard Jonas Rother

Datum der Abgabe: 30.10.2026
Erstprüfer: Prof. Dr. Martin Versen

Eigenständigkeitserklärung / Declaration of Originality

Hiermit bestätige ich, dass die vorliegende Arbeit und alle darin enthaltenen Ideen, Inhalte, berichteten Erfahrungen, Strukturen und Bilder vom Autor stammen, sofern sie nicht explizit als fremd gekennzeichnet sind. Die inhaltliche Konzeption sowie die Erarbeitung des Berichts erfolgte eigenständig.

Bei der Recherche, der sprachlichen Formulierung sowie der Rechtschreib- und Grammatikprüfung wurde Künstliche Intelligenz (KI) als Hilfsmittel eingesetzt. Alle durch die KI generierten Inhalte und Rechercheergebnisse wurden vom Autor kritisch geprüft und verifiziert. Die Verantwortung für die Richtigkeit aller Angaben in diesem Bericht liegt allein beim Autor.

I hereby confirm that this thesis and all ideas, contents, reported experiences, structures, and images contained herein are the work of the author, unless explicitly marked as originating from third parties. The conceptualization and preparation of this report were conducted independently. Artificial Intelligence (AI) was used as a tool to assist with research, drafting, and proofreading for spelling and grammar. All AI-generated content and research findings were critically reviewed and verified by the author. The author bears sole responsibility for the accuracy of all information contained in this report.

Rosenheim, den 30. Oktober 2026

Vor- und Zuname

Inhaltsverzeichnis

1. Einleitung **1**
- 1.1. Motivation und Marktkontext . . . 1
- 1.2. Zielsetzung und Aufgabenstellung . . . 1

2. Theoretische und Technische Grundlagen **2**
- 2.1. Architektonische Grundlagen des FPGA . . . 2
- 2.2. Funktionsweise und Merkmale von LPDDR4-Speichern . . . 2
- 2.3. Grundlagen der Signalintegrität (SI) . . . 2
- 2.4. Definition des Worst-Case-Betriebsbereichs . . . 2
- 2.5. Softwaregestützte Analyse mittels HyperLynx . . . 3
- 2.6. PCB-Layout und Design-Workflow in Mentor Xpedition . . . 3

3. Architektur und Signalgruppen der FPGA–LPDDR4-Schnittstelle **4**
- 3.1. Taktübertragung (Clock-Signale) . . . 5
- 3.2. Phasenbeziehungen der Daten-Strobe-Signale (DQS) . . . 6
- 3.3. Multiplexing im Command- und Adressbus (CA) . . . 6
- 3.4. Selektive Datensteuerung über die Schreibmaske (Write Mask) . . . 7
- 3.5. Qualitätsbewertung mittels Eye-Mask-Diagrammen . . . 7

4. Konfiguration und Durchführung der HyperLynx DDR-Simulation **8**
- 4.1. Integration und Relevanz herstellerspezifischer IBIS-Modelle . . . 9
- 4.2. Dynamische Signalabschluss-Steuerung (On-Die Termination – ODT) . . . 10
- 4.3. Skew-Kompensation und Kalibrierung im zweistufigen Simulationslauf („Second Run“) . . . 10
- 4.4. Betrachtung von Prozess-, Temperatur- und Spannungsschwankungen (PVT-Corners) 10
- 4.5. Berücksichtigung der JEDEC-Timing-Spezifikationen . . . 11

5. Ergebnisse, Analyse und Layout-Optimierung **12**
- 5.1. Gesamtauswertung der Simulationsergebnisse im DDRx Batch Wizard . . . 12
- 5.2. Timing-Analyse: Setup- und Hold-Zeiten . . . 12
- 5.3. Einfluss von High-Speed-Layout-Richtlinien auf die Signalqualität . . . 14
- 5.4. Herstellerübergreifende Kompatibilitätsverifikation . . . 15

6. Fazit und Ausblick **16**

Literaturverzeichnis **17**

Abkürzungsverzeichnis **18**

A. Simulationergebnisse **19**
- A.1. Alliance Memory . . . 19
- A.2. Intelligent Memory . . . 28
- A.3. ISSI . . . 37

B. Layout **46**

Abbildungsverzeichnis

3.1. Ballout eines LPDDR4 von Alliance Memory mit beschrifteten Takt-, Daten-, Strobe-, Adress- und Maskenleitungen [6]. 5
3.2. Phasenbeziehung zwischen DQ und DQS bei Lese- und Schreibzugriff [7]. 6
3.3. Hyperlynx Eye Diagramm für Datenleitungen mit nicht zulässigem Bereich als Augenmaske gekennzeichnet. 7

4.1. Reiter für die Konfiguration des Hyperlynx DDRx-Wizards. 9

5.1. Fehlerfreie Hyperlynx Simulation. 12
5.2. Setup Time Darstellung in Hyperlynx. 13
5.3. Hold Time Darstellung in Hyperlynx. 14

1. Einleitung

1.1. Motivation und Marktkontext

Künstliche Intelligenz, Künstliche Intelligenz, Künstliche Intelligenz – kaum ein Thema dominiert die gegenwärtige technologische Landschaft so stark, wobei sich die drastischen Auswirkungen insbesondere auf dem Speichermarkt manifestieren. Die fundamentale Relevanz von High-Bandwidth DRAM für die Leistungsfähigkeit von Grafikprozessoren (GPUs) und spezialisierten Beschleunigern in KI-Rechenzentren führt zu einem immensen Nachfrage- und Profitabilitätsanstieg in diesem Segment. Infolgedessen werden Produktionskapazitäten systematisch von konventionellen Anwendungsbereichen abgezogen, was eine erhebliche Verknappung des Gesamtangebots und drastische Preissteigerungen – laut Counterpoint Research um 80 bis 90 Prozent im laufenden Quartal – zur Folge hat [1]. Zur Begrenzung von Lieferkettenrisiken und zur Sicherung der technologischen Handlungsfähigkeit ist die Identifikation alternativer DRAM-Hersteller sowie eine herstellerunabhängige Auslegung des Leiterplattendesigns essenziell.

1.2. Zielsetzung und Aufgabenstellung

Aus diesem Hintergrund beschäftigt sich diese Arbeit mit der Simulation und Optimierung des FPGA–LPDDR4-Schnittstelle-Layouts zur Sicherstellung der Signalintegrität im Worst-Case-Betriebsbereich mit HyperLynx. Im Zentrum steht dabei ein herstellerübergreifender Ansatz: Anstatt das Layout auf die elektrischen Charakteristika eines einzelnen LPDDR4-Speicherbausteins auszulegen, ermöglicht die Simulation mit HyperLynx die gleichzeitige Berücksichtigung mehrerer Herstellerparameter. Durch die Integration von IBIS-Modellen unterschiedlicher Produzenten in eine gemeinsame Simulationsumgebung kann ein universell kompatibles Layout entwickelt werden, das Signalintegritätsanforderungen trotz unterschiedlichen Bauteilquelle erfüllt.

Um die methodische Vorgehensweise dieser Arbeit nachvollziehbar zu gestalten, werden im Folgenden die zentralen Fachbegriffe der These – FPGA, LPDDR4-Interface, Hyperlynx, SI, Worst-Case-Betriebsbereich und PCB Layout – detailliert erläutert, um die technische Grundlage der durchgeführten Untersuchungen zu deklarieren.

2. Theoretische und Technische Grundlagen

2.1. Architektonische Grundlagen des FPGA

Ein FPGA ist ein benutzerdefinierter Prozessor, dessen Hardware-Architektur nach der Fertigung frei konfigurierbar bleibt [2]. Im Gegensatz zu fest verdrahteten Mikroprozessoren bestehen FPGAs aus einem Array programmierbarer Logikblöcke, die durch ein flexibles Routing-Netzwerk verbunden werden. Diese Struktur ermöglicht es Entwicklern, digitale Schaltungen maßgeschneidert auf spezifische Anwendungsanforderungen auszulegen – von einfachen Steuerlogiken bis hin zu komplexen Signalverarbeitungssystemen. Durch diese Flexibilität finden FPGAs breite Anwendung in Bereichen, wo hohe Rechenleistung bei gleichzeitig geringer Latenz gefordert ist.

2.2. Funktionsweise und Merkmale von LPDDR4-Speichern

Um die durch den FPGA verarbeiteten Daten zwischenzuspeichern und bei Bedarf schnell abrufen zu können, ist ein externer Arbeitsspeicher unerlässlich. Hier kommt LPDDR4 zum Einsatz – ein energieeffizienter DRAM-Speichertyp, der speziell für mobile und platzbeschränkte Anwendungen entwickelt wurde. LPDDR4 überträgt Daten bei jeder Taktflanke (Double Data Rate), wodurch bei gleicher Taktfrequenz die doppelte Datenrate im Vergleich zu Single-Data-Rate-Speichern erreicht wird. Die Schnittstelle zwischen FPGA und LPDDR4 stellt somit eine kritische Verbindung dar, deren elektrische Eigenschaften maßgeblich die Systemleistung beeinflussen.

2.3. Grundlagen der Signalintegrität (SI)

Gegenstand der Simulation ist die SI, welche die Qualität elektrischer Signale während der Übertragung beschreibt. SI umfasst Aspekte wie Signalübersprechen (Crosstalk), Reflexionen an Impedanzsprüngen, Laufzeitverzögerungen sowie Rauscheinflüsse. Eine hohe SI gewährleistet, dass digitale Signale ihren Zielbaustein unverfälscht erreichen und korrekt interpretiert werden. Bei Hochgeschwindigkeitsschnittstellen wie LPDDR4 mit Datenraten im Gigabit-Bereich können bereits minimale Layoutabweichungen zu Bitfehlern und Systeminstabilitäten führen. Auf die physikalischen Effekte sowie die konkreten Bewertungskriterien dieser Signalintegritätsaspekte wird im weiteren Verlauf dieses Berichts genauer eingegangen.

2.4. Definition des Worst-Case-Betriebsbereichs

Der Worst-Case-Betriebsbereich definiert die extremsten zulässigen Bedingungen, unter denen ein System noch fehlerfrei funktionieren muss. Dies ist dabei vom JEDEC-Standard definiert [3]. Die Taktfrequenz ist dabei frei wählbar, wobei die SI-Margins mit steigender Frequenz typischerweise abnehmen. Daher wird das Layout zunächst auf der maximal möglichen Frequenz ausgelegt, um ausreichende Reserven zu schaffen. Als Obergrenze dient die niedrigere der beiden maximalen Frequenzen aus den Datenblättern: Während der LPDDR4-Speicher von Alliance Memory eine maximale Clock-Frequenz von 3200 Mbps (1600 MHz) unterstützt [4], limitiert der Zynq UltraScale+ Memory Controller auf 2400 Mbps (1200 MHz) [5]. Somit wird das Design

bei 2400 Mbps optimiert und abschließend bei der tatsächlichen Betriebsfrequenz validiert, um sicherzustellen, dass alle SI-Kriterien auch unter realen Bedingungen eingehalten werden.

2.5. Softwaregestützte Analyse mittels HyperLynx

Um die Zuverlässigkeit dieser Schnittstelle sicherzustellen, wird mittels virtueller Modelle in HyperLynx eine Simulation durchgeführt. HyperLynx von Siemens ist eine etablierte Softwarelösung zur Signal- und Power-Integrity-Analyse, die es ermöglicht, PCB-Layouts bereits in der Entwurfsphase auf potenzielle Probleme zu untersuchen. Durch die Integration von IBIS-Modellen verschiedener Speicherhersteller können elektrische Charakteristika wie Impedanz, Laufzeiten und Reflexionen präzise berechnet werden, ohne physische Prototypen fertigen zu müssen. Auf die technischen Details dieser IBIS-Modelle sowie auf die detaillierten Simulationsparameter wird im weiteren Verlauf dieses Berichts genauer eingegangen. Dieser simulationsgestützte Ansatz reduziert Entwicklungszeit und Kosten erheblich.

2.6. PCB-Layout und Design-Workflow in Mentor Xpedition

Das in dieser Arbeit untersuchte Leiterplatten Design wurde mit der CAD-Software Mentor Xpedition von Siemens erstellt. Mentor Xpedition ist eine etablierte Lösung für komplexe PCB-Entwürfe und bietet umfassende Funktionen für Stackup-Definition, Routing und DRC. Das Layout umfasst die Platzierung des Zynq UltraScale+ FPGA, der LPDDR4-Speicherbausteine sowie aller passiven und aktiven Komponenten. Eine detaillierte Darstellung des vollständigen PCB-Layouts mit allen relevanten Signalpfaden befindet sich in Anhang B.

Das zuvor beschriebene PCB-Layout bildet die physische Grundlage für die elektrische Verbindung zwischen FPGA und LPDDR4-Speicher. Um die Anforderungen an dieses Layout nachvollziehbar zu gestalten, werden im folgenden Kapitel die technischen Grundlagen der FPGA–LPDDR4-Schnittstelle erläutert. Diese umfassen die wesentlichen Signalgruppen sowie die Kriterien zur Bewertung der Signalqualität.

3. Architektur und Signalgruppen der FPGA–LPDDR4-Schnittstelle

Die Schnittstelle zwischen FPGA und LPDDR4-Speicher besteht aus mehreren koordinierten Signalgruppen, die gemeinsam einen zuverlässigen Datentransfer gewährleisten. Im Überblick umfasst das System die Taktleitung (Clock), die Daten-Strobe-Signale, die Adress- und Befehlsleitungen (Address/Command) sowie die Bewertungskriterien zur Signalintegrität in Form von Eye-Mask-Diagrammen. Jede dieser Komponenten erfüllt eine spezifische Funktion im Datenübertragungsprozess und unterliegt eigenen elektrischen Anforderungen. Für ein besseres Verständnis, wo diese Leitungen im Layout verbunden sind, betrachte dafür Abbildung 3.1.



Abbildung 3.1. Ballout eines LPDDR4 von Alliance Memory mit beschrifteten Takt-, Daten-, Strobe-, Adress- und Maskenleitungen [6].

Im Folgenden werden nun diese Leitungen genauer erklärt.

3.1. Taktübertragung (Clock-Signale)

Das Clock-Signal ist das zentrale Synchronisationssignal der Schnittstelle. LPDDR4 verwendet einen differenziellen Takt (CK_t und CK_c), der sowohl steigende als auch fallende Flanken zur Datenübertragung nutzt (Double Data Rate). Der Takt referenziert alle Command-, Address- und Write-Operationen. Eine minimale Taktjitter-Toleranz ist entscheidend, da Timing-Abweichungen

direkt die verfügbaren Setup- und Hold-Zeiten der Datenleitungen beeinflussen. Eine detaillierte Betrachtung dieser Setup- und Hold-Zeiten erfolgt in Abschnitt 5.2.

3.2. Phasenbeziehungen der Daten-Strobe-Signale (DQS)

Die differenziellen Daten-Strobe-Signale (*DQS_t / DQS_c*) stellen die zeitliche Phasenreferenz für das Abtasten der Datenleitungen (*DQ*) bereit. Zur Gewährleistung maximaler Timing-Margen unterscheidet sich die Phasenbeziehung zwischen *DQS* und *DQ* je nach Zugriffsrichtung grundlegend (siehe Abbildung 3.2):

- **Lesezugriff (*Read*):** Der Speicherbaustein treibt das *DQS*-Signal flankenbündig (*edge-aligned*) zu den Daten. Die Signalflanken von *DQS* fallen exakt mit den Zustandswechseln der *DQ*-Leitungen zusammen. Die empfängerseitige Logik (z. B. im FPGA) verschiebt *DQS* intern über eine DLL um 90°, um die Daten mittig im Datenauge abzutasten [7].
- **Schreibzugriff (*Write*):** Der Treiber (FPGA) gibt das *DQS*-Signal bereits um 90° phasenverschoben (*center-aligned*) bezüglich der *DQ*-Daten aus. Die Flanken von *DQS* treffen zentriert im gültigen Datenfenster beim Speicher ein, was die Setup- und Hold-Zeiten maximiert [7].

Abbildung 3.2 veranschaulicht das Phasenverhältnis zwischen DQ und DQS im Lese- und Schreibzugriff.




Abbildung 3.2. Phasenbeziehung zwischen DQ und DQS bei Lese- und Schreibzugriff [7].

3.3. Multiplexing im Command- und Adressbus (CA)

Die Command- und Adressleitungen übertragen die Befehls- und Adressinformationen vom Controller zum Speicherbaustein. Um Stiftzahl und Platzbedarf zu reduzieren, wird bei LPDDR4 ein gemultiplextes Bus-Konzept eingesetzt, bei dem Befehle und Adressen über dieselben Leitungen zeitversetzt übertragen werden.

3.4. Selektive Datensteuerung über die Schreibmaske (Write Mask)

Bei der LPDDR4-Schnittstelle werden Daten parallel als Block übertragen – typischerweise 16 Byte pro Schreibzugriff bei einer x32-Organisation. Um jedoch kleinere Dateneinheiten innerhalb dieses Blocks adressieren zu können, wird zusätzlich eine Write Mask (DM-Signal) übertragen. Diese Maske gibt für jedes Byte im Datenblock an, ob es tatsächlich in den Speicher geschrieben werden soll oder nicht. Beispielsweise kann durch Setzen der entsprechenden Mask-Bits nur das erste Byte aktualisiert werden, während die restlichen 15 Byte des Blocks unverändert bleiben. Diese Funktionalität ermöglicht effiziente Teilzugriffe auf den Speicher, ohne dass gesamte Blöcke ausgelesen, modifiziert und zurückgeschrieben werden müssen [8].

3.5. Qualitätsbewertung mittels Eye-Mask-Diagrammen

Das Eye-Mask-Diagramm ist ein zentrales Bewertungswerkzeug zur Quantifizierung der Signalintegrität bei Hochgeschwindigkeitsschnittstellen. Es entsteht durch die Überlagerung vieler Bitperioden eines Signals in einem Oszilloskop oder einer Simulation. Die resultierende „Augenöffnung"visualisiert die verfügbare Spannungs- und Timing-Marge für eine fehlerfreie Signalabtastung.




Abbildung 3.3. Hyperlynx Eye Diagramm für Datenleitungen mit nicht zulässigem Bereich als Augenmaske gekennzeichnet.

Die **Eye-Mask** definiert einen verbotenen Bereich innerhalb des Augendiagramms, den das Signal nicht durchdringen darf. Diese Maske wird typischerweise aus den Spezifikationen des Speicherstandards (JEDEC) oder den Anforderungen des FPGA-Herstellers abgeleitet. Ein Signal, das die Eye-Mask verletzt, weist unzureichende Margen auf und kann zu Bitfehlern führen. In HyperLynx wird die Eye-Mask-Analyse verwendet, um die Margins für den Entwickler zu veranschaulichen (siehe Abbildung 3.3).

4. Konfiguration und Durchführung der HyperLynx DDR-Simulation

In Siemens HyperLynx (LineSim und BoardSim) steht ein breites Spektrum an Grundfunktionen zur Analyse der SI zur Verfügung. Nach der Konstruktion und Extraktion von Übertragungsstrecken lassen sich die Signaleigenschaften über das integrierte virtuelle Oszilloskop detailliert untersuchen. Dazu gehören die Generierung von Augendiagrammen (Eye Diagrams), die Erfassung von Übersprechen (Crosstalk) sowie die Ermittlung transienter Signalantworten. Darüber hinaus erlaubt die Software die Modellierung differenzieller Signalpaare und das Überlagern mehrerer Simulationsergebnisse in der Oszilloskop-Darstellung. Dadurch können unterschiedliche Leitungsabschlüsse (Terminations) manuell konstruiert und direkt miteinander vergleichend analysiert werden.

Für umfassende Post-Layout-Simulationsabläufe ermöglicht die Schnittstelle zu Mentor Xpedition Layout den Export des vollständigen PCB-Layouts und dessen anschließenden Import in BoardSim. Dabei werden alle relevanten Leiterbahnparameter – wie Breiten, Längen sowie komplexe Kopplungseffekte – automatisch generiert und aus den Layoutdaten extrahiert.




Abbildung 4.1. Reiter für die Konfiguration des Hyperlynx DDRx-Wizards.

Abbildung 4.1 gibt einen Überblick über die wesentlichen Reiter und Einstellungsmenüs, die für die Durchführung einer automatisierten DDR4-Simulation konfiguriert werden müssen. Die folgenden Abschnitte konzentrieren sich auf spezifische Konfigurationseigenschaften des DDRX Batch Wizards.

4.1. Integration und Relevanz herstellerspezifischer IBIS-Modelle

Das IBIS-Format stellt ein standardisiertes Modell zur Beschreibung des elektrischen Verhaltens von Ein-/Ausgangspuffern integrierter Schaltungen dar [9]. Eine IBIS-Datei enthält dabei keine proprietären Schaltungsinformationen, sondern beschreibt das nichtlineare Verhalten der Puffer durch Spannungs-Strom-Kennlinien (V-I-Kurven), Schaltzeiten sowie Kapazitätswerte für verschiedene PVT-Corners. Diese Informationen sind für eine präzise Simulation der Signalintegrität auf Leiterplattenebene essenziell.

IBIS-Modelle werden direkt von den Halbleiterherstellern bereitgestellt und müssen für die jeweiligen DRAM- und FPGA-Komponenten bei den Herstellern angefordert oder von deren Support-Portalen heruntergeladen werden. Im Rahmen dieser Arbeit wurden IBIS-Modelle der folgenden Hersteller beschafft und in die Simulation integriert:

- **Xilinx Zynq** (FPGA)
- **ISSI** (DRAM-Hersteller)
- **Intelligent Memory** (DRAM-Hersteller)

Zur Validierung und Vergleichbarkeit der Simulationsergebnisse wurden zusätzlich IBIS-Daten von **Alliance Memory** herangezogen und die Simulationsergebnisse gegenübergestellt. Dieser herstellerübergreifende Ansatz gewährleistet eine Optimierung des Layouts. Dadurch wird die Auslegung des Layouts für mehrere Hersteller möglich.

4.2. Dynamische Signalabschluss-Steuerung (On-Die Termination – ODT)

Die ODT ist ein integriertes Abschlussnetzwerk innerhalb der DDR-Speicherbausteine selbst. Im Gegensatz zu externen Abschlusswiderständen auf der Leiterplatte kann ODT dynamisch während des Betriebs aktiviert oder deaktiviert werden, was insbesondere bei hohen Datenraten von Vorteil ist. Durch die Integration des Abschlusses direkt im Chip werden Reflexionen an der Last minimiert und die Signalqualität verbessert. In HyperLynx muss der ODT-Wert entsprechend dem Speichertyp und der Betriebsfrequenz konfiguriert werden, um realistische Simulationsbedingungen abzubilden.

4.3. Skew-Kompensation und Kalibrierung im zweistufigen Simulationslauf („Second Run“)

Durch die Aktivierung der Option „Automatically run simulation 2 times“ (Second Run) im HyperLynx DDRx-Batch-Wizard wird eine zweistufige Simulationsdurchführung gewählt. Im ersten Durchlauf werden Laufzeitunterschiede (Skews) zwischen den Takt- und Datensignalen, die durch die typische Fly-By-Topologie entstehen, zunächst ermittelt und geschätzt. Im anschließenden zweiten Durchlauf („Second Run“) werden diese berechneten Skew-Werte unter Berücksichtigung der im Controller definierten Kalibrierungsoptionen – wie dem Write Leveling oder spezifischen DQS/DQ-Anpassungen – direkt angewendet [10]. Dies ermöglicht eine deutlich präzisere Abbildung des realen Systemverhaltens inklusive der Controller-Kalibrierung.

4.4. Betrachtung von Prozess-, Temperatur- und Spannungsschwankungen (PVT-Corners)

Die Einstellung „IC Model with Typical Corners"definiert, welche PVT-Corners für die Simulation verwendet werden. IBIS-Modelle enthalten typischerweise Daten für drei Ecken: Minimum/Slow (langsamster Prozess, niedrigste Temperatur, niedrigste Spannung), Typical (typische Betriebsbedingungen) und Maximum/Fast (schnellster Prozess, höchste Temperatur, höchste Spannung). Jede Ecke repräsentiert unterschiedliche Betriebszustände der Halbleiterkomponenten und ermöglicht somit die Bewertung des Systemverhaltens unter variierenden Bedingungen.

Im Rahmen dieser Arbeit wurde aufgrund des zeitlichen und umfangbedingten Rahmens ausschließlich mit den Slow Corners simuliert. Für eine umfassende Robustheitsprüfung im industriellen Kontext sollten jedoch zusätzlich die Typical- und Fast-Corners simuliert werden, um das Verhalten unter gesamten Betriebsbedingungen zu verifizieren.

4.5. Berücksichtigung der JEDEC-Timing-Spezifikationen

Die JEDEC ist die maßgebliche Organisation für die globale Standardisierung von Speicher- und Halbleitertechnologien JEDEC. Durch die Formulierung herstellerübergreifend verbindlicher Spezifikationen gewährleistet die JEDEC die technische Interoperabilität sowie die Kompatibilität von Hardwarekomponenten unterschiedlicher Produzenten. In der Praxis bilden die von der JEDEC definierten Standardprofile das Fundament für Betriebsparameter wie Taktfrequenzen und Timing-Spezifikationen von Arbeitsspeichern. Weit verbreitete Speichertechnologien – darunter DDR4 und DDR5 basieren fundamental auf den Spezifikationen und Richtlinien dieser Organisation [11].

5. Ergebnisse, Analyse und Layout-Optimierung

5.1. Gesamtauswertung der Simulationsergebnisse im DDRx Batch Wizard

Nachdem alle zuvor beschriebenen Einstellungen im DDRx-Wizard konfiguriert und verifiziert wurden, konnte die eigentliche DDR-Simulation durchgeführt werden. Die nachfolgenden Abbildungen dokumentieren den Simulationsverlauf und die resultierenden Auswertungen, welche die Signalintegrität der LPDDR4-Schnittstelle bewerten.

Abbildung 5.1 zeigt die Zusammenfassungsansicht (Summary) des HyperLynx DDRx-Batch-Wizards nach erfolgreich abgeschlossener Simulation. Die durchgängig grüne Kennzeichnung aller getesteten Parameter signalisiert, dass sämtliche Signalintegritäts-Anforderungen innerhalb der spezifizierten JEDEC-Toleranzen erfüllt werden. Um dieses Ergebnis zu erreichen, war insbesondere eine gezielte Anpassung des Leiterplattenlayouts hinsichtlich der Leiterbahnlängen erforderlich, da diese direkt die Setup- und Hold-Zeiten beeinflussen.

Summary

#	Type	Number of Simulated Nets	Number of Failed Nets
1	Data Write	32	None
2	Data Read	32	None
3	Address	12	None
4	Differential Nets	6	None
5	CLK-DQS Skew	4	None

Abbildung 5.1. Fehlerfreie Hyperlynx Simulation.

5.2. Timing-Analyse: Setup- und Hold-Zeiten

Die **Setup-Time** definiert die minimale Zeitspanne, in der ein Datensignal vor der aktiven Strobe-Flanke stabil anliegen muss, damit der Speichercontroller die Daten korrekt erfassen kann. Abbildung 5.2 veranschaulicht dies anhand einer Oszilloskop-Darstellung, bei der die Datenleitung vor der Strobe-Flanke ankommt und die erforderliche Setup-Marge eingehalten wird.




Abbildung 5.2. Setup Time Darstellung in Hyperlynx.

Die Hold-Time beschreibt hingegen die erforderliche Stabilitätsdauer des Datensignals nach der aktiven Strobe-Flanke, während der die Daten noch vom Speicherbaustein ausgelesen werden. Wie in Abbildung 5.3 dargestellt, bleibt das Datensignal auch nach dem Auslesevorgang für die spezifizierte Hold-Zeit stabil erhalten, wodurch ein sicheres Sampling gewährleistet wird.




Abbildung 5.3. Hold Time Darstellung in Hyperlynx.

Setup- und Hold-Zeit stehen in einem direkten Verhältnis zueinander, wobei das Timing-Optimum bei symmetrisch ausgeglichenen Margen liegt, die den jeweiligen Standard übertreffen. Weicht dieses Verhältnis vom Ideal ab, müssen die Leiterbahnen entsprechend angepasst werden. Ist die Hold-Margin zu groß und die Setup-Zeit zu klein, muss das Signal früher am Empfänger ankommen, weshalb die Leitung verkürzt werden muss. Ist die Hold-Margin hingegen zu klein und die Setup-Zeit zu groß, verhält es sich umgekehrt, wodurch eine Verlängerung der Leitung erforderlich wird, um eine robuste Signalintegrität sicherzustellen.

5.3. Einfluss von High-Speed-Layout-Richtlinien auf die Signalqualität

Das erfolgreiche Abschneiden der Simulation ist maßgeblich darauf zurückzuführen, dass bereits während des Layout-Designs wesentliche High-Speed-Design-Richtlinien konsequent umgesetzt wurden. Ein entscheidender Faktor war die Führung der DDR-Datenleitungen ausschließlich auf inneren Lagen der Leiterplatte, wobei diese Signallagen beidseitig von Masseflächen (GND-Planes) eingeschlossen sind. Diese Abschirmung gewährleistet eine kontrollierte Impedanz, minimiert externe Störeinflüsse und reduziert die elektromagnetische Abstrahlung erheblich. Zudem wurde bei der Leiterbahnführung die sogenannte „3W-Regelängewendet, bei der der Abstand zwischen benachbarten Signalleitungen ungefähr das Dreifache der Leiterbahnbreite beträgt. Diese etablierte Daumenregel reduziert kapazitive und induktive Kopplungseffekte (Crosstalk) zwischen parallelen Leitungen signifikant und trägt somit direkt zur Einhaltung der Signalintegritätsanforderungen bei [12]. Die Kombination aus geschirmter Layer-Stackup-Architektur und ausreichendem Leiterbahnabstand schuf somit die physikalische Grundlage für die positiven Simulationsergebnisse, da kritische Störmechanismen bereits im Layout minimiert wurden.

5.4. Herstellerübergreifende Kompatibilitätsverifikation

Um eine herstellerübergreifende Kompatibilität der LPDDR4-Schnittstelle zu gewährleisten, wurden die Datenleitungen auf die Einhaltung der Setup- und Hold-Zeiten im Worst-Case-Betriebsbereich bei 2400 MHz optimiert. Anschließend erfolgte eine Verifikation der Simulationsergebnisse mit IBIS-Modellen dreier verschiedener DRAM-Hersteller, namentlich Alliance Memory (AM), ISSI und Intelligent Memory (IM). Die Simulationsergebnisse belegen, dass das entwickelte Layout mit den gewählten Simulationsoptionen herstellerunabhängig sämtliche JEDEC-Spezifikationen erfüllt. Die detaillierten Ergebnisse für alle drei Hersteller sind im Anhang A.1, A.2 und A.3 dokumentiert. Dies ermöglicht einen flexiblen Bauteilewechsel im Produktionsprozess ohne layouttechnische Modifikationen.

6. Fazit und Ausblick

Die im Rahmen dieser Arbeit durchgeführten HyperLynx DDR-Simulationen konnten erfolgreich abgeschlossen werden und bestätigen die Signalintegrität der entworfenen LPDDR4-Schnittstelle. Für eine weiterführende und noch umfassendere Validierung wären jedoch zusätzliche Simulationen wünschenswert. Dazu gehören unter anderem Mask-Simulationen zur detaillierteren Bewertung der Signalqualität, vertiefte Crosstalk-Analysen zur Quantifizierung von Nebensprechen zwischen benachbarten Leitungen sowie Simulationen mit Strong Corners zur Abbildung weiterer Prozessvariationen. Zudem war eine Integration der offiziellen Xilinx-Timing-Files für den Zynq-Controller vorgesehen, um die Simulation noch näher an die realen Controller-Eigenschaften anzupassen. Diese Erweiterungen konnten im Rahmen dieser Projektarbeit leider nicht mehr umgesetzt werden. Begründet liegt dies zum einen in der intensiven Einarbeitungszeit in das komplexe HyperLynx-Simulationswerkzeug und den zeitlichen Aufwand für die Beschaffung der IBIS-Modelle von den verschiedenen Herstellern. Zum anderen hat sich der Xilinx-Support trotz mehrfacher Kontaktversuche nicht bezüglich der angeforderten Timing-Files zurückgemeldet, wodurch diese Daten nicht in die Simulation einfließen konnten. Zusammenfassend lässt sich festhalten, dass die intensive Auseinandersetzung mit den Grundlagen der High-Speed-Simulation zu einem vertieften Verständnis von Signalintegrität und Leiterplattendesign geführt hat. Der Autor blickt zufrieden auf den Erwerb des mächtigen Werkzeugs HyperLynx zurück, dessen Beherrschung auch in zukünftigen Projekten bei der Simulation von PCBs von großem Nutzen sein wird. Durch die im Rahmen dieser Arbeit gewonnenen Kompetenzen konnte das eigene Portfolio an technischen Fähigkeiten nachhaltig erweitert werden, was eine wertvolle Basis für die weitere berufliche Entwicklung im Bereich der Hardware-Entwicklung darstellt.

Literaturverzeichnis

[1] I. Spectrum, *DRAM Shortage and AI Impact*. besucht am 30. Okt. 2026. Adresse: https://spectrum.ieee.org/dram-shortage

[2] Digilent Inc., *Field Programmable Gate Arrays Explained*. besucht am 30. Okt. 2026. Adresse: https://files.digilent.com/reference/Field_Programmable_Gate_Arrays_Explained.pdf

[3] Siemens Community, *DDR Simulation on Clock Enable and Measurement Location*. besucht am 30. Okt. 2026. Adresse: https://community.sw.siemens.com/s/question/0D54O00000859slZSAQ/ddr-simulation-on-clock-enable-and-measurement-location

[4] *LPDDR4 SDRAM Datasheet (3200 Mbps / 1600 MHz)*, Alliance Memory. besucht am 30. Okt. 2026. Adresse: https://www.mouser.de/datasheet/3/893/1/AllianceMemory_LPDDR4_2G_4G_8Gx16bitx32bit1600MHZ_March2021_V1p1_02Apr20.pdf

[5] *Zynq UltraScale+ MPSoC Data Sheet*, Xilinx / Advanced Micro Devices, Inc. besucht am 30. Okt. 2026. Adresse: https://docs.amd.com/api/khub/documents/sbPbXcMUiRSJ2O5STvuG
content

[6] Alliance Memory. „2Gb, 4Gb, 8Gb LPDDR4/LPDDR4X SDRAM Datasheet," besucht am 30. Okt. 2026. Adresse: https://www.mouser.de/datasheet/3/893/1/AllianceMemory_LPDDR4_2G_4G_8Gx16bitx32bit1600MHZ_March2021_V1p1_02Apr20.pdf

[7] Rohde & Schwarz. „Triggering Read and Write Cycles of DDR3 Memories," besucht am 30. Okt. 2026. Adresse: https://www.rohde-schwarz.com/us/applications/triggering-read-and-write-cycles-of-ddr3-memories_56279-580225.html

[8] S. U. Document, *LPDDR Notes and Write Mask Features*. besucht am 30. Okt. 2026. Adresse: https://www.scribd.com/document/888023285/LPDDR-myNotes

[9] IBIS Open Forum, *IBIS Frequently Asked Questions (FAQ)*. besucht am 30. Okt. 2026. Adresse: https://ibis.org/faq/#_1

[10] Xilinx Wiki, *UltraScale MPSoC DDR Controller Settings and IBIS Simulation*. besucht am 30. Okt. 2026. Adresse: https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/747012338/UltraScale+UltraScale+MPSoC+DDR+Controller+Settings+and+IBIS+Simulation#Leveling-and-Calibration

[11] PCBstore. „What is JEDEC? The Organization Behind Memory Standards," besucht am 30. Okt. 2026. Adresse: https://pcbstore.com.bd/glossary/jedec

[12] *LPDDR4 Board Design and Layout Guidelines*, NXP Semiconductors. besucht am 30. Okt. 2026. Adresse: https://docs.nxp.com/bundle/UG10149/page/topics/lpddr4_layout_guidelines.html

Abkürzungsverzeichnis

CAD Computer-Aided Design 3

DLL Delay-Locked Loop 6

DRAM Dynamic Random-Access Memory 1, 2, 9, 10, 15

DRC Design Rule Checking 3

FPGA Field Programmable Gate Array 1–4, 6, 7, 9, 10

GND Ground 14

GPU Graphics Processing Unit 1

IBIS Input/Output Buffer Information Specification 1, 3, 9, 10, 15, 16

IC Integrated Circuit 10

ISSI Integrated Silicon Solution Inc. i, 10, 15, 37

JEDEC Joint Electron Device Engineering Council i, 2, 7, 11, 12, 15

KI Künstliche Intelligenz 1

LPDDR4 Low Power Double Data Rate 4 iii, 1–7, 12, 15, 16

ODT On-Die Termination 10

PCB Printed Circuit Board 1, 3, 8, 16

PVT Process, Voltage, Temperature 9, 10

SI Signal Integrität 1–3, 8

A. Simulationergebnisse

A.1. Alliance Memory

HyperLynx® SI/PI

DDR Simulation Report - AM-2400-runtwice-noCS-noEN-noMask-slowWeakCorners

Summary

Summary

- The simulated net is considered failed if at least one signal quality or timing requirement was not met.

Summary

#	Type	Number of Simulated Nets	Number of Failed Nets
1	Data Write	32	None
2	Data Read	32	None
3	Address	12	None
4	Differential Nets	6	None
5	CLK-DQS Skew	4	None

Data Write

Data Write Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Data Write Worstcases

	Signal/Controller/DRAM			Status			Setup	Hold	Pulse Width	Min Slew Rate	Max Slew Rate	Voltage Margin between Signal and Eye-Mask2	Peak Voltage	Overshoot	Undershoot	Overshoot Area	Undershoot Area	
#	Signal	Driving Controller.Pin	Receiving DRAM.Pin	Pass/Fail	tUI [ps]	Reference voltage used [mV]	Margin [ps]	Margin [ps]	Margin [ps]	Margin [V/ns]	Margin [V/ns]	Margin [mV]	Above/Below Reference Voltage Margin [mV]	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Monotonic
1	DDR4L_DQA[0]	U1.AD21	U3.B2	Pass	416.5	270.4	107.1	106.800	192.0	0.869	3.236	163.507	157.4	300.0	269.6	0.100	0.094	Pass
2	DDR4L_DQA[10]	U1.AE22	U3.E11	Pass	416.5	270.4	106.8	106.4	188.6	0.950	2.044	164.868	161.1	300.0	256.8	0.100	0.094	Pass
3	DDR4L_DQA[11]	U1.AD22	U3.F11	Pass	416.5	270.4	106.300	106.4	190.6	0.842	2.265	164.366	163.9	300.0	256.9	0.100	0.095	Pass
4	DDR4L_DQA[12]	U1.AH23	U3.F9	Pass	416.5	270.4	107.200	106.9	197.5	0.840	3.790	170.197	162.0	300.0	261.2	0.100	0.095	Pass
5	DDR4L_DQA[13]	U1.AH24	U3.E9	Pass	416.5	270.4	106.800	106.9	192.6	0.892	2.545	170.572	164.1	300.0	255.3	0.100	0.095	Pass
6	DDR4L_DQA[14]	U1.AE24	U3.C9	Pass	416.5	270.4	106.9	106.7	189.7	0.920	2.157	165.305	160.2	300.0	257.5	0.100	0.094	Pass
7	DDR4L_DQA[15]	U1.AG24	U3.B9	Pass	416.5	270.4	107.3	106.9	191.4	0.887	2.350	170.299	162.9	300.0	254.8	0.100	0.095	Pass
8	DDR4L_DQA[1]	U1.AE20	U3.C2	Pass	416.5	270.4	106.7	106.300	191.8	0.937	3.079	163.907	156.3	300.0	270.2	0.100	0.095	Pass
9	DDR4L_DQA[2]	U1.AD20	U3.E2	Pass	416.5	270.4	104.4	104.200	190.3	0.983	2.994	163.227	156.7	300.0	264.9	0.100	0.094	Pass
10	DDR4L_DQA[3]	U1.AF20	U3.F2	Pass	416.5	270.4	106.4	106.4	193.5	0.914	3.116	162.049	157.6	300.0	267.5	0.100	0.094	Pass
11	DDR4L_DQA[4]	U1.AH21	U3.F4	Pass	416.5	270.4	111.7	111.300	194.9	0.692	2.978	164.734	164.2	300.0	269.1	0.100	0.095	Pass
12	DDR4L_DQA[5]	U1.AH20	U3.E4	Pass	416.5	270.4	109.9	109.9	193.7	0.817	3.166	162.816	162.5	300.0	268.0	0.100	0.093	Pass
13	DDR4L_DQA[6]	U1.AH19	U3.C4	Pass	416.5	270.4	110.7	110.300	193.5	0.741	2.988	162.410	162.0	300.0	269.7	0.100	0.094	Pass
14	DDR4L_DQA[7]	U1.AG19	U3.B4	Pass	416.5	270.4	107.2	106.800	192.8	0.832	3.217	162.150	157.8	300.0	267.7	0.100	0.094	Pass
15	DDR4L_DQA[8]	U1.AF22	U3.B11	Pass	416.5	270.4	106.4	106.3	190.2	0.834	2.581	165.070	163.4	300.0	255.7	0.100	0.095	Pass
16	DDR4L_DQA[9]	U1.AH22	U3.C11	Pass	416.5	270.4	108.800	108.7	192.7	0.979	2.331	170.196	162.8	300.0	258.6	0.100	0.096	Pass
17	DDR4L_DQB[0]	U1.AC26	U3.AA2	Pass	416.5	270.4	112.4	112.4	198.1	0.657	2.873	168.511	165.0	300.0	270.7	0.100	0.094	Pass
18	DDR4L_DQB[10]	U1.AF28	U3.V11	Pass	416.5	270.4	114.800	114.7	193.3	0.778	2.800	168.130	169.6	300.0	266.5	0.100	0.094	Pass
19	DDR4L_DQB[11]	U1.AG28	U3.U11	Pass	416.5	270.4	113.7	113.300	196.9	0.732	2.625	169.271	169.0	300.0	266.9	0.100	0.095	Pass
20	DDR4L_DQB[12]	U1.AC27	U3.U9	Pass	416.5	270.4	105.4	105.4	193.9	0.904	2.948	169.188	160.3	300.0	259.9	0.100	0.095	Pass
21	DDR4L_DQB[13]	U1.AD27	U3.V9	Pass	416.5	270.4	110.8	110.800	194.0	0.824	3.124	165.060	164.2	300.0	269.4	0.100	0.095	Pass
22	DDR4L_DQB[14]	U1.AD28	U3.Y9	Pass	416.5	270.4	108.9	108.8	192.9	0.949	3.019	166.147	162.2	300.0	260.5	0.100	0.095	Pass
23	DDR4L_DQB[15]	U1.AC28	U3.AA9	Pass	416.5	270.4	105.7	105.300	192.1	0.922	3.093	169.720	165.3	300.0	263.3	0.100	0.094	Pass
24	DDR4L_DQB[1]	U1.AD26	U3.Y2	Pass	416.5	270.4	103.800	103.4	189.2	0.620	3.986	165.011	167.0	300.0	271.7	0.100	0.094	Pass
25	DDR4L_DQB[2]	U1.AD25	U3.V2	Pass	416.5	270.4	111.3	111.2	194.3	0.662	2.932	162.241	161.2	300.0	271.0	0.100	0.095	Pass
26	DDR4L_DQB[3]	U1.AD24	U3.U2	Pass	416.5	270.4	103.800	103.9	192.7	0.587	3.647	165.594	166.6	300.0	273.0	0.100	0.094	Pass
27	DDR4L_DQB[4]	U1.AG26	U3.U4	Pass	416.5	270.4	107.300	107.4	196.2	0.747	3.759	166.157	165.8	300.0	273.7	0.100	0.094	Pass
28	DDR4L_DQB[5]	U1.AH25	U3.V4	Pass	416.5	270.4	111.8	111.7	200.1	0.892	3.313	163.788	167.0	300.0	272.6	0.100	0.094	Pass
29	DDR4L_DQB[6]	U1.AH26	U3.Y4	Pass	416.5	270.4	112.9	112.8	197.5	0.903	3.201	166.367	166.0	300.0	274.6	0.100	0.095	Pass
30	DDR4L_DQB[7]	U1.AG25	U3.AA4	Pass	416.5	270.4	113.7	113.8	199.8	0.896	3.174	170.501	166.3	300.0	272.0	0.100	0.094	Pass
31	DDR4L_DQB[8]	U1.AH27	U3.AA11	Pass	416.5	270.4	106.300	106.300	190.8	0.869	2.872	170.336	171.5	300.0	254.4	0.100	0.095	Pass
32	DDR4L_DQB[9]	U1.AH28	U3.Y11	Pass	416.5	270.4	113.9	113.800	196.8	0.764	2.563	171.417	171.6	300.0	268.0	0.100	0.096	Pass

Data Read

Data Read Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Data Read Worstcases

	Signal/DRAM/Controller			Status			Setup	Hold
#	Signal	Driving DRAM.Pin	Receiving Controller.Pin	Pass/Fail	tUI [ps]	Reference Voltage Used [mV]	Margin [ps]	Margin [ps]
1	DDR4L_DQA[0]	U3.B2	U1.AD21	Pass	416.5	179.8	89.3	89.3
2	DDR4L_DQA[10]	U3.E11	U1.AE22	Pass	416.5	181.1	88.8	90.1
3	DDR4L_DQA[11]	U3.F11	U1.AD22	Pass	416.5	181.1	89.2	89.9
4	DDR4L_DQA[12]	U3.F9	U1.AH23	Pass	416.5	181.1	89.8	89.9
5	DDR4L_DQA[13]	U3.E9	U1.AH24	Pass	416.5	181.1	88.2	89.3
6	DDR4L_DQA[14]	U3.C9	U1.AE24	Pass	416.5	181.1	89.3	89.9
7	DDR4L_DQA[15]	U3.B9	U1.AG24	Pass	416.5	181.1	88.8	90.2
8	DDR4L_DQA[1]	U3.C2	U1.AE20	Pass	416.5	179.8	88.8	88.7
9	DDR4L_DQA[2]	U3.E2	U1.AD20	Pass	416.5	179.8	88.3	88.3
10	DDR4L_DQA[3]	U3.F2	U1.AF20	Pass	416.5	179.8	89.3	89.0
11	DDR4L_DQA[4]	U3.F4	U1.AH21	Pass	416.5	179.8	87.3	87.1
12	DDR4L_DQA[5]	U3.E4	U1.AH20	Pass	416.5	179.8	88.5	88.5
13	DDR4L_DQA[6]	U3.C4	U1.AH19	Pass	416.5	179.8	87.5	87.4
14	DDR4L_DQA[7]	U3.B4	U1.AG19	Pass	416.5	179.8	89.5	89.6
15	DDR4L_DQA[8]	U3.B11	U1.AF22	Pass	416.5	181.1	89.5	90.3
16	DDR4L_DQA[9]	U3.C11	U1.AH22	Pass	416.5	181.1	88.6	89.7
17	DDR4L_DQB[0]	U3.AA2	U1.AC26	Pass	416.5	173.3	85.5	85.5
18	DDR4L_DQB[10]	U3.V11	U1.AF28	Pass	416.5	179.8	83.9	83.9
19	DDR4L_DQB[11]	U3.U11	U1.AG28	Pass	416.5	179.8	84.2	84.3
20	DDR4L_DQB[12]	U3.U9	U1.AC27	Pass	416.5	179.8	89.5	89.8
21	DDR4L_DQB[13]	U3.V9	U1.AD27	Pass	416.5	179.8	87.8	87.5
22	DDR4L_DQB[14]	U3.Y9	U1.AD28	Pass	416.5	179.8	88.5	88.8
23	DDR4L_DQB[15]	U3.AA9	U1.AC28	Pass	416.5	179.8	89.0	89.4
24	DDR4L_DQB[1]	U3.Y2	U1.AD26	Pass	416.5	173.3	86.3	86.1
25	DDR4L_DQB[2]	U3.V2	U1.AD25	Pass	416.5	173.3	87.2	87.3
26	DDR4L_DQB[3]	U3.U2	U1.AD24	Pass	416.5	173.3	84.4	89.2
27	DDR4L_DQB[4]	U3.U4	U1.AG26	Pass	416.5	173.3	85.1	84.9
28	DDR4L_DQB[5]	U3.V4	U1.AH25	Pass	416.5	173.3	82.9	82.7
29	DDR4L_DQB[6]	U3.Y4	U1.AH26	Pass	416.5	173.3	80.5	85.6
30	DDR4L_DQB[7]	U3.AA4	U1.AG25	Pass	416.5	173.3	84.5	84.5
31	DDR4L_DQB[8]	U3.AA11	U1.AH27	Pass	416.5	179.8	88.3	89.2
32	DDR4L_DQB[9]	U3.Y11	U1.AH28	Pass	416.5	179.8	82.3	82.9

Address

Address Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Address Worstcases

	Signal/Dram		Status			Setup	Hold	Pulse Width	Min Slew Rate	Max Slew Rate	Voltage Margin between Signal and Eye-Mask	Peak Voltage	Overshoot	Undershoot	Overshoot Area	Undershoot Area	
#	Signal	Accessed DRAM	Pass/Fail	tUI [ps]	Reference voltage used [mV]	Margin [ps]	Margin [ps]	Margin [ps]	Margin [V/ns]	Margin [V/ns]	Margin [mV]	Above/Below Reference Voltage Margin [mV]	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Monotonic
1	DDR4_CA[0]	U3.H2	Pass	833.0	274.3	228.7	254.3	348.3	1.089	0.957	175.668	169.6	300.0	278.8	0.100	0.098	Pass
2	DDR4_CA[1]	U3.J2	Pass	833.0	274.3	220.8	261.2	353.2	1.081	0.996	174.887	168.9	300.0	282.0	0.100	0.098	Pass
3	DDR4_CA[2]	U3.H9	Pass	833.0	274.3	214.100	267.5	354.1	1.073	1.382	174.528	174.4	300.0	282.8	0.100	0.098	Pass
4	DDR4_CA[3]	U3.H10	Pass	833.0	274.3	216.900	264.3	349.5	1.071	1.158	172.153	169.6	300.0	282.7	0.100	0.098	Pass
5	DDR4_CA[4]	U3.H11	Pass	833.0	274.3	226.7	254.5	349.5	1.048	0.943	173.941	169.4	300.0	280.1	0.100	0.098	Pass
6	DDR4_CA[5]	U3.J11	Pass	833.0	274.3	219.600	261.0	349.7	1.049	0.978	171.829	168.7	300.0	283.2	0.100	0.098	Pass
7	DDR4_CB[0]	U3.R2	Pass	833.0	274.3	204.900	273.0	354.1	0.975	1.924	172.763	170.4	300.0	284.1	0.100	0.096	Pass
8	DDR4_CB[1]	U3.P2	Pass	833.0	274.3	213.8	264.5	356.1	1.066	1.346	172.750	169.6	300.0	285.2	0.100	0.098	Pass
9	DDR4_CB[2]	U3.R9	Pass	833.0	274.3	193.7	280.4	353.8	0.890	2.232	164.910	169.5	300.0	286.3	0.100	0.098	Pass
10	DDR4_CB[3]	U3.R10	Pass	833.0	274.3	212.600	270.2	353.8	1.079	1.459	172.056	169.6	300.0	285.8	0.100	0.098	Pass
11	DDR4_CB[4]	U3.R11	Pass	833.0	274.3	195.7	275.6	353.4	0.908	2.299	166.574	169.6	300.0	285.5	0.100	0.098	Pass
12	DDR4_CB[5]	U3.P11	Pass	833.0	274.3	201.8	274.5	353.5	0.937	2.079	170.388	173.5	300.0	284.4	0.100	0.098	Pass

Differential Nets

Differential Nets Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Differential Nets Worstcases

	Signal/Driver/Receicer				Status	Overshoot	Undershoot	Overshoot Area	Undershoot Area	Vix	Vinse Peak-to-peak	Vinse High	Vinse Low	
#	Signal	Driver.Pins	Receiver.Pins	Operation	Pass/Fail	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Margin [mV]	Margin [mV]	Margin [mV]	Margin [mV]	Monotonic
1	DDR_CK_t_A	U1.W25&W26	U3.J8&J9	Write rank(1,1)	Pass	300.0	289.2	0.100	0.099	144.6	406.9	225.0	183.6	Pass
2	DDR_CK_t_B	U1.Y24&Y25	U3.P8&P9	Write rank(1,1)	Pass	300.0	295.1	0.100	0.100	134.6	402.2	220.2	179.6	Pass
3	PS_DDR_DQS_P0	U3.D3&E3	U1.AF21&AG21	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	167.4	89.0	80.5	N/A
4	PS_DDR_DQS_P0	U1.AF21&AG21	U3.D3&E3	Write rank(1,1)	Pass	300.0	291.4	0.100	0.100	114.2	385.7	212.8	178.0	Pass
5	PS_DDR_DQS_P1	U3.D10&E10	U1.AF23&AG23	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	173.1	91.2	85.3	N/A
6	PS_DDR_DQS_P1	U1.AF23&AG23	U3.D10&E10	Write rank(1,1)	Pass	300.0	291.3	0.100	0.100	109.1	403.0	226.8	175.0	Pass
7	PS_DDR_DQS_P2	U3.W3&V3	U1.AF25&AF26	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	172.9	100.5	77.1	N/A
8	PS_DDR_DQS_P2	U1.AF25&AF26	U3.W3&V3	Write rank(1,1)	Pass	300.0	292.8	0.100	0.100	114.5	403.6	218.0	180.3	Pass
9	PS_DDR_DQS_P3	U3.W10&V10	U1.AE27&AF27	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	184.0	100.4	86.2	N/A
10	PS_DDR_DQS_P3	U1.AE27&AF27	U3.W10&V10	Write rank(1,1)	Pass	300.0	292.0	0.100	0.100	113.0	400.3	220.0	175.5	Pass

CLK-DQS Skew

CLK-DQS Skew Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

CLK-DQS Skew Worstcases

	Signal/Dram				Status	DQSS - Earliest DQS	DQSS - Latest DQS	tDSS	tDSH
#	Signal	Accessed DRAM	DRAM CLK Pins	DRAM DQS Pins	Pass/Fail	Margin [ps]	Margin [ps]	Margin [ps]	Margin [ps]
1	PS_DDR_DQS_P0	U3	P8&P9	D3&E3	Pass	200.2	199.1	238.1	241.1
2	PS_DDR_DQS_P1	U3	P8&P9	D10&E10	Pass	200.2	200.0	239.2	240.8
3	PS_DDR_DQS_P2	U3	P8&P9	W3&V3	Pass	200.1	199.7	242.0	240.2
4	PS_DDR_DQS_P3	U3	P8&P9	W10&V10	Pass	200.2	200.0	241.5	240.7

Eye Density Links

Eye Density Links

Eye Density Links

#	Eye Density Links	Data/Address	Case
1	Load Eye Density Plots	Data	Slow
2	Load Eye Density Plots	Address	Slow

Setup Info

Design: 58500.100.01A.cce

24.09 build 25773879

Date: Oct-30-2026 9h-22m

Setup Information

Interface Setup

Parameter	Value
DDR Interface	LPDDR4
Crosstalk	Disabled
Power-Aware	Disabled
IC Corners	Slow
Probing location	Controller - at Die, DRAM - at Pin
Total Run Time	0 Days, 00 Hours, 11 Minutes 13 Seconds

Rank Setup

Rank	Ref. Des.	IBIS File	Component	Timing Model	Speed Grade
Controller	U1	fpga-xczu4eg.ibs	zynquplus	C:\SiemensEDA\HL2409\SDD_HOME\hyperlynx64\Libs\lpddr4_ctl.v	DDR_2400
Rank[1,1]	U3 (LPDDR4 2G-4G-8G x16bit x32bit_ibis	223017).ibs	AS4C128M32MD4	C:\SiemensEDA\HL2409\SDD_HOME\hyperlynx64\Libs\lpddr4_dram.v	DDR_2400

ODT Setup Information

ODT - Write to Slot 1

Rank	DQS	DQ	DM
Controller	DWC_D5MQL4_40,	DWC_D5MPL4_40,	No Data
Rank[1,1]	DQ_RCV_ODT40_VOH3	DQ_RCV_ODT40_VOH3	No Data

ODT - Read from Slot 1

Rank	DQS	DQ	DM
Controller	DWC_D5MQL4_80ODT40,	DWC_D5MPL4_80ODT40,	No Data
Rank[1,1]	DQ_SOC40_PD40_VOH3	DQ_SOC40_PD40_VOH3	No Data

A.2. Intelligent Memory

HyperLynx® SI/PI

DDR Simulation Report - IM-2400-runtwice-noCS-noEN-noMask-slowWeakCorners

Summary

Summary

- The simulated net is considered failed if at least one signal quality or timing requirement was not met.

Summary

#	Type	Number of Simulated Nets	Number of Failed Nets
1	Data Write	32	None
2	Data Read	32	None
3	Address	12	None
4	Differential Nets	6	None
5	CLK-DQS Skew	4	None

Data Write

Data Write Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Data Write Worstcases

	Signal/Controller/DRAM			Status			Setup	Hold	Pulse Width	Min Slew Rate	Max Slew Rate	Voltage Margin between Signal and Eye-Mask2	Peak Voltage	Overshoot	Undershoot	Overshoot Area	Undershoot Area	
#	Signal	Driving Controller.Pin	Receiving DRAM.Pin	Pass/Fail	tUI [ps]	Reference voltage used [mV]	Margin [ps]	Margin [ps]	Margin [ps]	Margin [V/ns]	Margin [V/ns]	Margin [mV]	Above/Below Reference Voltage Margin [mV]	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Monotonic
1	DDR4L_DQA[0]	U1.AD21	U3.B2	Pass	416.5	270.4	107.1	106.800	192.0	0.869	3.236	163.507	157.4	300.0	269.6	0.100	0.094	Pass
2	DDR4L_DQA[10]	U1.AE22	U3.E11	Pass	416.5	270.4	106.8	106.4	188.6	0.950	2.044	164.868	161.1	300.0	256.8	0.100	0.094	Pass
3	DDR4L_DQA[11]	U1.AD22	U3.F11	Pass	416.5	270.4	106.300	106.4	190.6	0.842	2.265	164.366	163.9	300.0	256.9	0.100	0.095	Pass
4	DDR4L_DQA[12]	U1.AH23	U3.F9	Pass	416.5	270.4	107.200	106.9	197.5	0.840	3.790	170.197	162.0	300.0	261.2	0.100	0.095	Pass
5	DDR4L_DQA[13]	U1.AH24	U3.E9	Pass	416.5	270.4	106.800	106.9	192.6	0.892	2.545	170.572	164.1	300.0	255.3	0.100	0.095	Pass
6	DDR4L_DQA[14]	U1.AE24	U3.C9	Pass	416.5	270.4	106.9	106.7	189.7	0.920	2.157	165.305	160.2	300.0	257.5	0.100	0.094	Pass
7	DDR4L_DQA[15]	U1.AG24	U3.B9	Pass	416.5	270.4	107.3	106.9	191.4	0.887	2.350	170.299	162.9	300.0	254.8	0.100	0.095	Pass
8	DDR4L_DQA[1]	U1.AE20	U3.C2	Pass	416.5	270.4	106.7	106.300	191.8	0.937	3.079	163.907	156.3	300.0	270.2	0.100	0.095	Pass
9	DDR4L_DQA[2]	U1.AD20	U3.E2	Pass	416.5	270.4	104.4	104.200	190.3	0.983	2.994	163.227	156.7	300.0	264.9	0.100	0.094	Pass
10	DDR4L_DQA[3]	U1.AF20	U3.F2	Pass	416.5	270.4	106.4	106.4	193.5	0.914	3.116	162.049	157.6	300.0	267.5	0.100	0.094	Pass
11	DDR4L_DQA[4]	U1.AH21	U3.F4	Pass	416.5	270.4	111.7	111.300	194.9	0.692	2.978	164.734	164.2	300.0	269.1	0.100	0.095	Pass
12	DDR4L_DQA[5]	U1.AH20	U3.E4	Pass	416.5	270.4	109.9	109.9	193.7	0.817	3.166	162.816	162.5	300.0	268.0	0.100	0.093	Pass
13	DDR4L_DQA[6]	U1.AH19	U3.C4	Pass	416.5	270.4	110.7	110.300	193.5	0.741	2.988	162.410	162.0	300.0	269.7	0.100	0.094	Pass
14	DDR4L_DQA[7]	U1.AG19	U3.B4	Pass	416.5	270.4	107.2	106.800	192.8	0.832	3.217	162.150	157.8	300.0	267.7	0.100	0.094	Pass
15	DDR4L_DQA[8]	U1.AF22	U3.B11	Pass	416.5	270.4	106.4	106.3	190.2	0.834	2.581	165.070	163.4	300.0	255.7	0.100	0.095	Pass
16	DDR4L_DQA[9]	U1.AH22	U3.C11	Pass	416.5	270.4	108.800	108.7	192.7	0.979	2.331	170.196	162.8	300.0	258.6	0.100	0.096	Pass
17	DDR4L_DQB[0]	U1.AC26	U3.AA2	Pass	416.5	270.4	112.4	112.4	198.1	0.657	2.873	168.511	165.0	300.0	270.7	0.100	0.094	Pass
18	DDR4L_DQB[10]	U1.AF28	U3.V11	Pass	416.5	270.4	114.800	114.7	193.3	0.778	2.800	168.130	169.6	300.0	266.5	0.100	0.094	Pass
19	DDR4L_DQB[11]	U1.AG28	U3.U11	Pass	416.5	270.4	113.7	113.300	196.9	0.732	2.625	169.271	169.0	300.0	266.9	0.100	0.095	Pass
20	DDR4L_DQB[12]	U1.AC27	U3.U9	Pass	416.5	270.4	105.4	105.4	193.9	0.904	2.948	169.188	160.3	300.0	259.9	0.100	0.095	Pass
21	DDR4L_DQB[13]	U1.AD27	U3.V9	Pass	416.5	270.4	110.8	110.800	194.0	0.824	3.124	165.060	164.2	300.0	269.4	0.100	0.095	Pass
22	DDR4L_DQB[14]	U1.AD28	U3.Y9	Pass	416.5	270.4	108.9	108.8	192.9	0.949	3.019	166.147	162.2	300.0	260.5	0.100	0.095	Pass
23	DDR4L_DQB[15]	U1.AC28	U3.AA9	Pass	416.5	270.4	105.7	105.300	192.1	0.922	3.093	169.720	165.3	300.0	263.3	0.100	0.094	Pass
24	DDR4L_DQB[1]	U1.AD26	U3.Y2	Pass	416.5	270.4	103.800	103.4	189.2	0.620	3.986	165.011	167.0	300.0	271.7	0.100	0.094	Pass
25	DDR4L_DQB[2]	U1.AD25	U3.V2	Pass	416.5	270.4	111.3	111.2	194.3	0.662	2.932	162.241	161.2	300.0	271.0	0.100	0.095	Pass
26	DDR4L_DQB[3]	U1.AD24	U3.U2	Pass	416.5	270.4	103.800	103.9	192.7	0.587	3.647	165.594	166.6	300.0	273.0	0.100	0.094	Pass
27	DDR4L_DQB[4]	U1.AG26	U3.U4	Pass	416.5	270.4	107.300	107.4	196.2	0.747	3.759	166.157	165.8	300.0	273.7	0.100	0.094	Pass
28	DDR4L_DQB[5]	U1.AH25	U3.V4	Pass	416.5	270.4	111.8	111.7	200.1	0.892	3.313	163.788	167.0	300.0	272.6	0.100	0.094	Pass
29	DDR4L_DQB[6]	U1.AH26	U3.Y4	Pass	416.5	270.4	112.9	112.8	197.5	0.903	3.201	166.367	166.0	300.0	274.6	0.100	0.095	Pass
30	DDR4L_DQB[7]	U1.AG25	U3.AA4	Pass	416.5	270.4	113.7	113.8	199.8	0.896	3.174	170.501	166.3	300.0	272.0	0.100	0.094	Pass
31	DDR4L_DQB[8]	U1.AH27	U3.AA11	Pass	416.5	270.4	106.300	106.300	190.8	0.869	2.872	170.336	171.5	300.0	254.4	0.100	0.095	Pass
32	DDR4L_DQB[9]	U1.AH28	U3.Y11	Pass	416.5	270.4	113.9	113.800	196.8	0.764	2.563	171.417	171.6	300.0	268.0	0.100	0.096	Pass

Data Read

Data Read Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Data Read Worstcases

	Signal/DRAM/Controller			Status			Setup	Hold
#	Signal	Driving DRAM.Pin	Receiving Controller.Pin	Pass/Fail	tUI [ps]	Reference Voltage Used [mV]	Margin [ps]	Margin [ps]
1	DDR4L_DQA[0]	U3.B2	U1.AD21	Pass	416.5	179.8	89.3	89.3
2	DDR4L_DQA[10]	U3.E11	U1.AE22	Pass	416.5	181.1	88.8	90.1
3	DDR4L_DQA[11]	U3.F11	U1.AD22	Pass	416.5	181.1	89.2	89.9
4	DDR4L_DQA[12]	U3.F9	U1.AH23	Pass	416.5	181.1	89.8	89.9
5	DDR4L_DQA[13]	U3.E9	U1.AH24	Pass	416.5	181.1	88.2	89.3
6	DDR4L_DQA[14]	U3.C9	U1.AE24	Pass	416.5	181.1	89.3	89.9
7	DDR4L_DQA[15]	U3.B9	U1.AG24	Pass	416.5	181.1	88.8	90.2
8	DDR4L_DQA[1]	U3.C2	U1.AE20	Pass	416.5	179.8	88.8	88.7
9	DDR4L_DQA[2]	U3.E2	U1.AD20	Pass	416.5	179.8	88.3	88.3
10	DDR4L_DQA[3]	U3.F2	U1.AF20	Pass	416.5	179.8	89.3	89.0
11	DDR4L_DQA[4]	U3.F4	U1.AH21	Pass	416.5	179.8	87.3	87.1
12	DDR4L_DQA[5]	U3.E4	U1.AH20	Pass	416.5	179.8	88.5	88.5
13	DDR4L_DQA[6]	U3.C4	U1.AH19	Pass	416.5	179.8	87.5	87.4
14	DDR4L_DQA[7]	U3.B4	U1.AG19	Pass	416.5	179.8	89.5	89.6
15	DDR4L_DQA[8]	U3.B11	U1.AF22	Pass	416.5	181.1	89.5	90.3
16	DDR4L_DQA[9]	U3.C11	U1.AH22	Pass	416.5	181.1	88.6	89.7
17	DDR4L_DQB[0]	U3.AA2	U1.AC26	Pass	416.5	173.3	85.5	85.5
18	DDR4L_DQB[10]	U3.V11	U1.AF28	Pass	416.5	179.8	83.9	83.9
19	DDR4L_DQB[11]	U3.U11	U1.AG28	Pass	416.5	179.8	84.2	84.3
20	DDR4L_DQB[12]	U3.U9	U1.AC27	Pass	416.5	179.8	89.5	89.8
21	DDR4L_DQB[13]	U3.V9	U1.AD27	Pass	416.5	179.8	87.8	87.5
22	DDR4L_DQB[14]	U3.Y9	U1.AD28	Pass	416.5	179.8	88.5	88.8
23	DDR4L_DQB[15]	U3.AA9	U1.AC28	Pass	416.5	179.8	89.0	89.4
24	DDR4L_DQB[1]	U3.Y2	U1.AD26	Pass	416.5	173.3	86.3	86.1
25	DDR4L_DQB[2]	U3.V2	U1.AD25	Pass	416.5	173.3	87.2	87.3
26	DDR4L_DQB[3]	U3.U2	U1.AD24	Pass	416.5	173.3	84.4	89.2
27	DDR4L_DQB[4]	U3.U4	U1.AG26	Pass	416.5	173.3	85.1	84.9
28	DDR4L_DQB[5]	U3.V4	U1.AH25	Pass	416.5	173.3	82.9	82.7
29	DDR4L_DQB[6]	U3.Y4	U1.AH26	Pass	416.5	173.3	80.5	85.6
30	DDR4L_DQB[7]	U3.AA4	U1.AG25	Pass	416.5	173.3	84.5	84.5
31	DDR4L_DQB[8]	U3.AA11	U1.AH27	Pass	416.5	179.8	88.3	89.2
32	DDR4L_DQB[9]	U3.Y11	U1.AH28	Pass	416.5	179.8	82.3	82.9

Address

Address Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Address Worstcases

	Signal/Dram		Status			Setup	Hold	Pulse Width	Min Slew Rate	Max Slew Rate	Voltage Margin between Signal and Eye-Mask	Peak Voltage	Overshoot	Undershoot	Overshoot Area	Undershoot Area	
#	Signal	Accessed DRAM	Pass/Fail	tUI [ps]	Reference voltage used [mV]	Margin [ps]	Margin [ps]	Margin [ps]	Margin [V/ns]	Margin [V/ns]	Margin [mV]	Above/Below Reference Voltage Margin [mV]	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Monotonic
1	DDR4_CA[0]	U3.H2	Pass	833.0	274.3	228.7	254.3	348.3	1.089	0.957	175.668	169.6	300.0	278.8	0.100	0.098	Pass
2	DDR4_CA[1]	U3.J2	Pass	833.0	274.3	220.8	261.2	353.2	1.081	0.996	174.887	168.9	300.0	282.0	0.100	0.098	Pass
3	DDR4_CA[2]	U3.H9	Pass	833.0	274.3	214.100	267.5	354.1	1.073	1.382	174.528	174.4	300.0	282.8	0.100	0.098	Pass
4	DDR4_CA[3]	U3.H10	Pass	833.0	274.3	216.900	264.3	349.5	1.071	1.158	172.153	169.6	300.0	282.7	0.100	0.098	Pass
5	DDR4_CA[4]	U3.H11	Pass	833.0	274.3	226.7	254.5	349.5	1.048	0.943	173.941	169.4	300.0	280.1	0.100	0.098	Pass
6	DDR4_CA[5]	U3.J11	Pass	833.0	274.3	219.600	261.0	349.7	1.049	0.978	171.829	168.7	300.0	283.2	0.100	0.098	Pass
7	DDR4_CB[0]	U3.R2	Pass	833.0	274.3	204.900	273.0	354.1	0.975	1.924	172.763	170.4	300.0	284.1	0.100	0.096	Pass
8	DDR4_CB[1]	U3.P2	Pass	833.0	274.3	213.8	264.5	356.1	1.066	1.346	172.750	169.6	300.0	285.2	0.100	0.098	Pass
9	DDR4_CB[2]	U3.R9	Pass	833.0	274.3	193.7	280.4	353.8	0.890	2.232	164.910	169.5	300.0	286.3	0.100	0.098	Pass
10	DDR4_CB[3]	U3.R10	Pass	833.0	274.3	212.600	270.2	353.8	1.079	1.459	172.056	169.6	300.0	285.8	0.100	0.098	Pass
11	DDR4_CB[4]	U3.R11	Pass	833.0	274.3	195.7	275.6	353.4	0.908	2.299	166.574	169.6	300.0	285.5	0.100	0.098	Pass
12	DDR4_CB[5]	U3.P11	Pass	833.0	274.3	201.8	274.5	353.5	0.937	2.079	170.388	173.5	300.0	284.4	0.100	0.098	Pass

Differential Nets

Differential Nets Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Differential Nets Worstcases

	Signal/Driver/Receicer				Status	Overshoot	Undershoot	Overshoot Area	Undershoot Area	Vix	Vinse Peak-to-peak	Vinse High	Vinse Low	
#	Signal	Driver.Pins	Receiver.Pins	Operation	Pass/Fail	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Margin [mV]	Margin [mV]	Margin [mV]	Margin [mV]	Monotonic
1	DDR_CK_t_A	U1.W25&W26	U3.J8&J9	Write rank(1,1)	Pass	300.0	289.2	0.100	0.099	144.6	406.9	225.0	183.6	Pass
2	DDR_CK_t_B	U1.Y24&Y25	U3.P8&P9	Write rank(1,1)	Pass	300.0	295.1	0.100	0.100	134.6	402.2	220.2	179.6	Pass
3	PS_DDR_DQS_P0	U3.D3&E3	U1.AF21&AG21	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	167.4	89.0	80.5	N/A
4	PS_DDR_DQS_P0	U1.AF21&AG21	U3.D3&E3	Write rank(1,1)	Pass	300.0	291.4	0.100	0.100	114.2	385.7	212.8	178.0	Pass
5	PS_DDR_DQS_P1	U3.D10&E10	U1.AF23&AG23	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	173.1	91.2	85.3	N/A
6	PS_DDR_DQS_P1	U1.AF23&AG23	U3.D10&E10	Write rank(1,1)	Pass	300.0	291.3	0.100	0.100	109.1	403.0	226.8	175.0	Pass
7	PS_DDR_DQS_P2	U3.W3&V3	U1.AF25&AF26	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	172.9	100.5	77.1	N/A
8	PS_DDR_DQS_P2	U1.AF25&AF26	U3.W3&V3	Write rank(1,1)	Pass	300.0	292.8	0.100	0.100	114.5	403.6	218.0	180.3	Pass
9	PS_DDR_DQS_P3	U3.W10&V10	U1.AE27&AF27	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	184.0	100.4	86.2	N/A
10	PS_DDR_DQS_P3	U1.AE27&AF27	U3.W10&V10	Write rank(1,1)	Pass	300.0	292.0	0.100	0.100	113.0	400.3	220.0	175.5	Pass

CLK-DQS Skew

CLK-DQS Skew Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

CLK-DQS Skew Worstcases

	Signal/Dram				Status	DQSS - Earliest DQS	DQSS - Latest DQS	tDSS	tDSH
#	Signal	Accessed DRAM	DRAM CLK Pins	DRAM DQS Pins	Pass/Fail	Margin [ps]	Margin [ps]	Margin [ps]	Margin [ps]
1	PS_DDR_DQS_P0	U3	P8&P9	D3&E3	Pass	200.2	199.1	238.1	241.1
2	PS_DDR_DQS_P1	U3	P8&P9	D10&E10	Pass	200.2	200.0	239.2	240.8
3	PS_DDR_DQS_P2	U3	P8&P9	W3&V3	Pass	200.1	199.7	242.0	240.2
4	PS_DDR_DQS_P3	U3	P8&P9	W10&V10	Pass	200.2	200.0	241.5	240.7

Eye Density Links

Eye Density Links

Eye Density Links

#	Eye Density Links	Data/Address	Case
1	Load Eye Density Plots	Data	Slow
2	Load Eye Density Plots	Address	Slow

Setup Info

Design: 58500.100.01A.cce

24.09 build 25773879

Date: Oct-30-2026 9h-03m

Setup Information

Interface Setup

Parameter	Value
DDR Interface	LPDDR4
Crosstalk	Disabled
Power-Aware	Disabled
IC Corners	Slow
Probing location	Controller - at Die, DRAM - at Pin
Total Run Time	0 Days, 00 Hours, 02 Minutes 05 Seconds

Rank Setup

Rank	Ref. Des.	IBIS File	Component	Timing Model	Speed Grade
Controller	U1	fpga-xczu4eg.ibs	zynquplus	C:\SiemensEDA\HL2409\SDD_HOME\hyperlynx64\Libs\lpddr4_ctl.v	DDR_2400
Rank[1,1]	U3	lpddr4-IM.ibs	IME4G32L4HABG	C:\SiemensEDA\HL2409\SDD_HOME\hyperlynx64\Libs\lpddr4_dram.v	DDR_2400

ODT Setup Information

ODT - Write to Slot 1

Rank	DQS	DQ	DM
Controller	DWC_D5MQL4_40,	DWC_D5MPL4_40,	No Data
Rank[1,1]	DQ_RCV_ODT40_VOH3	DQ_RCV_ODT40_VOH3	No Data

ODT - Read from Slot 1

Rank	DQS	DQ	DM
Controller	DWC_D5MQL4_80ODT40,	DWC_D5MPL4_80ODT40,	No Data
Rank[1,1]	DQ_SOC40_PD40_VOH3	DQ_SOC40_PD40_VOH3	No Data

A.3. ISSI

HyperLynx® SI/PI

DDR Simulation Report - ISSI-2400-runtwice-noCS_noEN_noMask_weak

Summary

Summary

- The simulated net is considered failed if at least one signal quality or timing requirement was not met.

Summary

#	Type	Number of Simulated Nets	Number of Failed Nets
1	Data Write	32	None
2	Data Read	32	None
3	Address	12	None
4	Differential Nets	6	None
5	CLK-DQS Skew	4	None

Data Write

Data Write Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Data Write Worstcases

	Signal/Controller/DRAM			Status			Setup	Hold	Pulse Width	Min Slew Rate	Max Slew Rate	Voltage Margin between Signal and Eye-Mask2	Peak Voltage	Overshoot	Undershoot	Overshoot Area	Undershoot Area	
#	Signal	Driving Controller.Pin	Receiving DRAM.Pin	Pass/Fail	tUI [ps]	Reference voltage used [mV]	Margin [ps]	Margin [ps]	Margin [ps]	Margin [V/ns]	Margin [V/ns]	Margin [mV]	Above/Below Reference Voltage Margin [mV]	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Monotonic
1	DDR4L_DQA[0]	U1.AD21	U3.B2	Pass	416.5	270.4	107.1	106.800	192.0	0.869	3.236	163.507	157.4	300.0	269.6	0.100	0.094	Pass
2	DDR4L_DQA[10]	U1.AE22	U3.E11	Pass	416.5	270.4	106.8	106.4	188.6	0.950	2.044	164.868	161.1	300.0	256.8	0.100	0.094	Pass
3	DDR4L_DQA[11]	U1.AD22	U3.F11	Pass	416.5	270.4	106.300	106.4	190.6	0.842	2.265	164.366	163.9	300.0	256.9	0.100	0.095	Pass
4	DDR4L_DQA[12]	U1.AH23	U3.F9	Pass	416.5	270.4	107.200	106.9	197.5	0.840	3.790	170.197	162.0	300.0	261.2	0.100	0.095	Pass
5	DDR4L_DQA[13]	U1.AH24	U3.E9	Pass	416.5	270.4	106.800	106.9	192.6	0.892	2.545	170.572	164.1	300.0	255.3	0.100	0.095	Pass
6	DDR4L_DQA[14]	U1.AE24	U3.C9	Pass	416.5	270.4	106.9	106.7	189.7	0.920	2.157	165.305	160.2	300.0	257.5	0.100	0.094	Pass
7	DDR4L_DQA[15]	U1.AG24	U3.B9	Pass	416.5	270.4	107.3	106.9	191.4	0.887	2.350	170.299	162.9	300.0	254.8	0.100	0.095	Pass
8	DDR4L_DQA[1]	U1.AE20	U3.C2	Pass	416.5	270.4	106.7	106.300	191.8	0.937	3.079	163.907	156.3	300.0	270.2	0.100	0.095	Pass
9	DDR4L_DQA[2]	U1.AD20	U3.E2	Pass	416.5	270.4	104.4	104.200	190.3	0.983	2.994	163.227	156.7	300.0	264.9	0.100	0.094	Pass
10	DDR4L_DQA[3]	U1.AF20	U3.F2	Pass	416.5	270.4	106.4	106.4	193.5	0.914	3.116	162.049	157.6	300.0	267.5	0.100	0.094	Pass
11	DDR4L_DQA[4]	U1.AH21	U3.F4	Pass	416.5	270.4	111.7	111.300	194.9	0.692	2.978	164.734	164.2	300.0	269.1	0.100	0.095	Pass
12	DDR4L_DQA[5]	U1.AH20	U3.E4	Pass	416.5	270.4	109.9	109.9	193.7	0.817	3.166	162.816	162.5	300.0	268.0	0.100	0.093	Pass
13	DDR4L_DQA[6]	U1.AH19	U3.C4	Pass	416.5	270.4	110.7	110.300	193.5	0.741	2.988	162.410	162.0	300.0	269.7	0.100	0.094	Pass
14	DDR4L_DQA[7]	U1.AG19	U3.B4	Pass	416.5	270.4	107.2	106.800	192.8	0.832	3.217	162.150	157.8	300.0	267.7	0.100	0.094	Pass
15	DDR4L_DQA[8]	U1.AF22	U3.B11	Pass	416.5	270.4	106.4	106.3	190.2	0.834	2.581	165.070	163.4	300.0	255.7	0.100	0.095	Pass
16	DDR4L_DQA[9]	U1.AH22	U3.C11	Pass	416.5	270.4	108.800	108.7	192.7	0.979	2.331	170.196	162.8	300.0	258.6	0.100	0.096	Pass
17	DDR4L_DQB[0]	U1.AC26	U3.AA2	Pass	416.5	270.4	112.4	112.4	198.1	0.657	2.873	168.511	165.0	300.0	270.7	0.100	0.094	Pass
18	DDR4L_DQB[10]	U1.AF28	U3.V11	Pass	416.5	270.4	114.800	114.7	193.3	0.778	2.800	168.130	169.6	300.0	266.5	0.100	0.094	Pass
19	DDR4L_DQB[11]	U1.AG28	U3.U11	Pass	416.5	270.4	113.7	113.300	196.9	0.732	2.625	169.271	169.0	300.0	266.9	0.100	0.095	Pass
20	DDR4L_DQB[12]	U1.AC27	U3.U9	Pass	416.5	270.4	105.4	105.4	193.9	0.904	2.948	169.188	160.3	300.0	259.9	0.100	0.095	Pass
21	DDR4L_DQB[13]	U1.AD27	U3.V9	Pass	416.5	270.4	110.8	110.800	194.0	0.824	3.124	165.060	164.2	300.0	269.4	0.100	0.095	Pass
22	DDR4L_DQB[14]	U1.AD28	U3.Y9	Pass	416.5	270.4	108.9	108.8	192.9	0.949	3.019	166.147	162.2	300.0	260.5	0.100	0.095	Pass
23	DDR4L_DQB[15]	U1.AC28	U3.AA9	Pass	416.5	270.4	105.7	105.300	192.1	0.922	3.093	169.720	165.3	300.0	263.3	0.100	0.094	Pass
24	DDR4L_DQB[1]	U1.AD26	U3.Y2	Pass	416.5	270.4	103.800	103.4	189.2	0.620	3.986	165.011	167.0	300.0	271.7	0.100	0.094	Pass
25	DDR4L_DQB[2]	U1.AD25	U3.V2	Pass	416.5	270.4	111.3	111.2	194.3	0.662	2.932	162.241	161.2	300.0	271.0	0.100	0.095	Pass
26	DDR4L_DQB[3]	U1.AD24	U3.U2	Pass	416.5	270.4	103.800	103.9	192.7	0.587	3.647	165.594	166.6	300.0	273.0	0.100	0.094	Pass
27	DDR4L_DQB[4]	U1.AG26	U3.U4	Pass	416.5	270.4	107.300	107.4	196.2	0.747	3.759	166.157	165.8	300.0	273.7	0.100	0.094	Pass
28	DDR4L_DQB[5]	U1.AH25	U3.V4	Pass	416.5	270.4	111.8	111.7	200.1	0.892	3.313	163.788	167.0	300.0	272.6	0.100	0.094	Pass
29	DDR4L_DQB[6]	U1.AH26	U3.Y4	Pass	416.5	270.4	112.9	112.8	197.5	0.903	3.201	166.367	166.0	300.0	274.6	0.100	0.095	Pass
30	DDR4L_DQB[7]	U1.AG25	U3.AA4	Pass	416.5	270.4	113.7	113.8	199.8	0.896	3.174	170.501	166.3	300.0	272.0	0.100	0.094	Pass
31	DDR4L_DQB[8]	U1.AH27	U3.AA11	Pass	416.5	270.4	106.300	106.300	190.8	0.869	2.872	170.336	171.5	300.0	254.4	0.100	0.095	Pass
32	DDR4L_DQB[9]	U1.AH28	U3.Y11	Pass	416.5	270.4	113.9	113.800	196.8	0.764	2.563	171.417	171.6	300.0	268.0	0.100	0.096	Pass

Data Read

Data Read Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Data Read Worstcases

	Signal/DRAM/Controller			Status			Setup	Hold
#	Signal	Driving DRAM.Pin	Receiving Controller.Pin	Pass/Fail	tUI [ps]	Reference Voltage Used [mV]	Margin [ps]	Margin [ps]
1	DDR4L_DQA[0]	U3.B2	U1.AD21	Pass	416.5	179.8	89.3	89.3
2	DDR4L_DQA[10]	U3.E11	U1.AE22	Pass	416.5	181.1	88.8	90.1
3	DDR4L_DQA[11]	U3.F11	U1.AD22	Pass	416.5	181.1	89.2	89.9
4	DDR4L_DQA[12]	U3.F9	U1.AH23	Pass	416.5	181.1	89.8	89.9
5	DDR4L_DQA[13]	U3.E9	U1.AH24	Pass	416.5	181.1	88.2	89.3
6	DDR4L_DQA[14]	U3.C9	U1.AE24	Pass	416.5	181.1	89.3	89.9
7	DDR4L_DQA[15]	U3.B9	U1.AG24	Pass	416.5	181.1	88.8	90.2
8	DDR4L_DQA[1]	U3.C2	U1.AE20	Pass	416.5	179.8	88.8	88.7
9	DDR4L_DQA[2]	U3.E2	U1.AD20	Pass	416.5	179.8	88.3	88.3
10	DDR4L_DQA[3]	U3.F2	U1.AF20	Pass	416.5	179.8	89.3	89.0
11	DDR4L_DQA[4]	U3.F4	U1.AH21	Pass	416.5	179.8	87.3	87.1
12	DDR4L_DQA[5]	U3.E4	U1.AH20	Pass	416.5	179.8	88.5	88.5
13	DDR4L_DQA[6]	U3.C4	U1.AH19	Pass	416.5	179.8	87.5	87.4
14	DDR4L_DQA[7]	U3.B4	U1.AG19	Pass	416.5	179.8	89.5	89.6
15	DDR4L_DQA[8]	U3.B11	U1.AF22	Pass	416.5	181.1	89.5	90.3
16	DDR4L_DQA[9]	U3.C11	U1.AH22	Pass	416.5	181.1	88.6	89.7
17	DDR4L_DQB[0]	U3.AA2	U1.AC26	Pass	416.5	173.3	85.5	85.5
18	DDR4L_DQB[10]	U3.V11	U1.AF28	Pass	416.5	179.8	83.9	83.9
19	DDR4L_DQB[11]	U3.U11	U1.AG28	Pass	416.5	179.8	84.2	84.3
20	DDR4L_DQB[12]	U3.U9	U1.AC27	Pass	416.5	179.8	89.5	89.8
21	DDR4L_DQB[13]	U3.V9	U1.AD27	Pass	416.5	179.8	87.8	87.5
22	DDR4L_DQB[14]	U3.Y9	U1.AD28	Pass	416.5	179.8	88.5	88.8
23	DDR4L_DQB[15]	U3.AA9	U1.AC28	Pass	416.5	179.8	89.0	89.4
24	DDR4L_DQB[1]	U3.Y2	U1.AD26	Pass	416.5	173.3	86.3	86.1
25	DDR4L_DQB[2]	U3.V2	U1.AD25	Pass	416.5	173.3	87.2	87.3
26	DDR4L_DQB[3]	U3.U2	U1.AD24	Pass	416.5	173.3	84.4	89.2
27	DDR4L_DQB[4]	U3.U4	U1.AG26	Pass	416.5	173.3	85.1	84.9
28	DDR4L_DQB[5]	U3.V4	U1.AH25	Pass	416.5	173.3	82.9	82.7
29	DDR4L_DQB[6]	U3.Y4	U1.AH26	Pass	416.5	173.3	80.5	85.6
30	DDR4L_DQB[7]	U3.AA4	U1.AG25	Pass	416.5	173.3	84.5	84.5
31	DDR4L_DQB[8]	U3.AA11	U1.AH27	Pass	416.5	179.8	88.3	89.2
32	DDR4L_DQB[9]	U3.Y11	U1.AH28	Pass	416.5	179.8	82.3	82.9

Address

Address Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Address Worstcases

	Signal/Dram		Status			Setup	Hold	Pulse Width	Min Slew Rate	Max Slew Rate	Voltage Margin between Signal and Eye-Mask	Peak Voltage	Overshoot	Undershoot	Overshoot Area	Undershoot Area	
#	Signal	Accessed DRAM	Pass/Fail	tUI [ps]	Reference voltage used [mV]	Margin [ps]	Margin [ps]	Margin [ps]	Margin [V/ns]	Margin [V/ns]	Margin [mV]	Above/Below Reference Voltage Margin [mV]	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Monotonic
1	DDR4_CA[0]	U3.H2	Pass	833.0	274.3	228.7	254.3	348.3	1.089	0.957	175.668	169.6	300.0	278.8	0.100	0.098	Pass
2	DDR4_CA[1]	U3.J2	Pass	833.0	274.3	220.8	261.2	353.2	1.081	0.996	174.887	168.9	300.0	282.0	0.100	0.098	Pass
3	DDR4_CA[2]	U3.H9	Pass	833.0	274.3	214.100	267.5	354.1	1.073	1.382	174.528	174.4	300.0	282.8	0.100	0.098	Pass
4	DDR4_CA[3]	U3.H10	Pass	833.0	274.3	216.900	264.3	349.5	1.071	1.158	172.153	169.6	300.0	282.7	0.100	0.098	Pass
5	DDR4_CA[4]	U3.H11	Pass	833.0	274.3	226.7	254.5	349.5	1.048	0.943	173.941	169.4	300.0	280.1	0.100	0.098	Pass
6	DDR4_CA[5]	U3.J11	Pass	833.0	274.3	219.600	261.0	349.7	1.049	0.978	171.829	168.7	300.0	283.2	0.100	0.098	Pass
7	DDR4_CB[0]	U3.R2	Pass	833.0	274.3	204.900	273.0	354.1	0.975	1.924	172.763	170.4	300.0	284.1	0.100	0.096	Pass
8	DDR4_CB[1]	U3.P2	Pass	833.0	274.3	213.8	264.5	356.1	1.066	1.346	172.750	169.6	300.0	285.2	0.100	0.098	Pass
9	DDR4_CB[2]	U3.R9	Pass	833.0	274.3	193.7	280.4	353.8	0.890	2.232	164.910	169.5	300.0	286.3	0.100	0.098	Pass
10	DDR4_CB[3]	U3.R10	Pass	833.0	274.3	212.600	270.2	353.8	1.079	1.459	172.056	169.6	300.0	285.8	0.100	0.098	Pass
11	DDR4_CB[4]	U3.R11	Pass	833.0	274.3	195.7	275.6	353.4	0.908	2.299	166.574	169.6	300.0	285.5	0.100	0.098	Pass
12	DDR4_CB[5]	U3.P11	Pass	833.0	274.3	201.8	274.5	353.5	0.937	2.079	170.388	173.5	300.0	284.4	0.100	0.098	Pass

Differential Nets

Differential Nets Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

Differential Nets Worstcases

	Signal/Driver/Receicer				Status	Overshoot	Undershoot	Overshoot Area	Undershoot Area	Vix	Vinse Peak-to-peak	Vinse High	Vinse Low	
#	Signal	Driver.Pins	Receiver.Pins	Operation	Pass/Fail	Margin [mV]	Margin [mV]	Margin [V*ns]	Margin [V*ns]	Margin [mV]	Margin [mV]	Margin [mV]	Margin [mV]	Monotonic
1	DDR_CK_t_A	U1.W25&W26	U3.J8&J9	Write rank(1,1)	Pass	300.0	289.2	0.100	0.099	144.6	406.9	225.0	183.6	Pass
2	DDR_CK_t_B	U1.Y24&Y25	U3.P8&P9	Write rank(1,1)	Pass	300.0	295.1	0.100	0.100	134.6	402.2	220.2	179.6	Pass
3	PS_DDR_DQS_P0	U3.D3&E3	U1.AF21&AG21	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	167.4	89.0	80.5	N/A
4	PS_DDR_DQS_P0	U1.AF21&AG21	U3.D3&E3	Write rank(1,1)	Pass	300.0	291.4	0.100	0.100	114.2	385.7	212.8	178.0	Pass
5	PS_DDR_DQS_P1	U3.D10&E10	U1.AF23&AG23	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	173.1	91.2	85.3	N/A
6	PS_DDR_DQS_P1	U1.AF23&AG23	U3.D10&E10	Write rank(1,1)	Pass	300.0	291.3	0.100	0.100	109.1	403.0	226.8	175.0	Pass
7	PS_DDR_DQS_P2	U3.W3&V3	U1.AF25&AF26	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	172.9	100.5	77.1	N/A
8	PS_DDR_DQS_P2	U1.AF25&AF26	U3.W3&V3	Write rank(1,1)	Pass	300.0	292.8	0.100	0.100	114.5	403.6	218.0	180.3	Pass
9	PS_DDR_DQS_P3	U3.W10&V10	U1.AE27&AF27	Read rank(1,1)	Pass	N/A	N/A	N/A	N/A	N/A	184.0	100.4	86.2	N/A
10	PS_DDR_DQS_P3	U1.AE27&AF27	U3.W10&V10	Write rank(1,1)	Pass	300.0	292.0	0.100	0.100	113.0	400.3	220.0	175.5	Pass

CLK-DQS Skew

CLK-DQS Skew Worstcases

- To investigate any result further, click on the link in the cell to open the waveforms. Viewing waveforms requires a valid Waveform Analyzer license.
- Click on the main header (e.g., "Setup" or "Hold") to view more details about how the margin was derived
- Click on the second-level header (e.g., "Margin," "Measurement," or "Pass/Fail") to sort the table by that column
- * Indicates that this measurement column from BER Eye, not PRBS Waveform

CLK-DQS Skew Worstcases

	Signal/Dram				Status	DQSS - Earliest DQS	DQSS - Latest DQS	tDSS	tDSH
#	Signal	Accessed DRAM	DRAM CLK Pins	DRAM DQS Pins	Pass/Fail	Margin [ps]	Margin [ps]	Margin [ps]	Margin [ps]
1	PS_DDR_DQS_P0	U3	P8&P9	D3&E3	Pass	200.2	199.1	238.1	241.1
2	PS_DDR_DQS_P1	U3	P8&P9	D10&E10	Pass	200.2	200.0	239.2	240.8
3	PS_DDR_DQS_P2	U3	P8&P9	W3&V3	Pass	200.1	199.7	242.0	240.2
4	PS_DDR_DQS_P3	U3	P8&P9	W10&V10	Pass	200.2	200.0	241.5	240.7

Eye Density Links

Eye Density Links

Eye Density Links

#	Eye Density Links	Data/Address	Case
1	Load Eye Density Plots	Data	Slow
2	Load Eye Density Plots	Address	Slow

Setup Info

Design: 58500.100.01A.cce

24.09 build 25773879

Date: Oct-15-2026 12h-00m

Setup Information

Interface Setup

Parameter	Value
DDR Interface	LPDDR4
Crosstalk	Disabled
Power-Aware	Disabled
IC Corners	Slow
Probing location	Controller - at Die, DRAM - at Pin
Total Run Time	0 Days, 00 Hours, 02 Minutes 12 Seconds

Rank Setup

Rank	Ref. Des.	IBIS File	Component	Timing Model	Speed Grade
Controller	U1	fpga-xczu4eg.ibs	zynquplus	C:\SiemensEDA\HL2409\SDD_HOME\hyperlynx64\Libs\lpddr4_ctl.v	DDR_2400
Rank[1,1]	U3	lpddr4-issi.ibs	43_46lq32128ea	C:\SiemensEDA\HL2409\SDD_HOME\hyperlynx64\Libs\lpddr4_dram.v	DDR_2400

ODT Setup Information

ODT - Write to Slot 1

Rank	DQS	DQ	DM
Controller	DWC_D5MQL4_40,	DWC_D5MPL4_40,	No Data
Rank[1,1]	DQ_RCV_ODT40_VOH3	DQ_RCV_ODT40_VOH3	No Data

ODT - Read from Slot 1

Rank	DQS	DQ	DM
Controller	DWC_D5MQL4_80ODT40,	DWC_D5MPL4_80ODT40,	No Data
Rank[1,1]	DQ_SOC40_PD40_VOH3	DQ_SOC40_PD40_VOH3	No Data

B. Layout

FPGA
LPDDR4