

Fakultät für Ingenieurwissenschaften

Elektro- und Informationstechnik

LPT und AVT Bericht



von

Leonard Rother

Datum der Abgabe: 28.07.2026

Erstprüfer: Prof. Dr.-Ing Mathias Winter

EIGENSTÄNDIGKEITSERKLÄRUNG / DECLARATION OF ORIGINALITY

Hiermit bestätige ich, dass die vorliegende Arbeit und alle darin enthaltenen Ideen, Inhalte, berichteten Erfahrungen, Strukturen und Bilder vom Autor stammen, sofern sie nicht explizit als fremd gekennzeichnet sind. Die inhaltliche Konzeption sowie die Erarbeitung des Berichts erfolgte eigenständig.

Bei der sprachlichen Formulierung sowie der Rechtschreib- und Grammatikprüfung des vorliegenden Berichts wurde Künstliche Intelligenz (KI) als Hilfsmittel eingesetzt.

I declare that the present thesis, including all ideas, contents, reported experiences, structures, and images, has been authored independently by myself, unless explicitly stated otherwise.

Artificial Intelligence (AI) tools were utilized to assist with the linguistic phrasing, spelling, and grammar correction of this report.

Rosenheim, den 28. Juli 2026

Vor- und Zuname

Inhaltsverzeichnis

1	Einführung	1
1.1	Zielsetzung und Aufbau des Berchits	1
2	Fertigung einer Leiterplatte mit Leiterbahnwiderstand	2
2.1	Dimensionierung der Leiterbahnlänge	2
2.2	Herstellung der einlagigen Leiterplatte im Labor	3
2.3	Messtechnische Widerstandsbestimmung	6
2.4	Funktionsprinzip der Vierletermessung (Kelvin-Messung)	6
3	KiCad-Einführung anhand einer Taschenlampe	8
3.1	Symbol-Editor und Footprint-Editor	8
3.2	DRC, Stack-Up und Signaleinstellungen	9
3.3	Schaltplanentwurf der Taschenlampe	9
3.4	Layout-Design der Taschenlampe	9
3.5	3D-Ansicht, Design-Prüfung und Fertigungsexport	10
4	Gehäusekonstruktion in FreeCAD	11
4.1	Einführung und Methodik	11
4.2	Import der Leiterplattendaten	11
4.3	Skizzenerstellung (Sketcher)	11
4.4	3D-Extrusion und mehrdimensionale Modellierung	13
4.5	Baugruppe (Assembly) und Fehlerkorrektur	14
5	Fazit	15

Abbildungsverzeichnis

2.1	KICAD Leiterplattendesign eines Leiterbahnwiderstand mit $200\text{ m}\Omega$	2
2.2	Optische Kontrolle der Schablone.	3
2.3	Erstellung des Photoresist durch schwarzlichtbeleuchtung des Photolacks unter der Schablone.	3
2.4	Entfernen des negative Photoresists durch Natronlauge.	4
2.5	Wegätzen des Kupfers durch Eisen(III)-chlorid.	4
2.6	Reinigung der geätzten Leiterplatte mit Spiritus.	5
2.7	Entfernen des übrigen Fotoresists durch Stahlwolle.	5
2.8	Beschichtung der Leiterplatte mit Flussmittel.	5
2.9	Abtrennen der einzelnen Leiterplatten durch Hebelschneider.	6
2.10	Fertig produzierte Leiterplatte.	6
2.11	Bemessung des Leiterbahnwiderstandes.	7
3.1	Kicad Symbol Editor mit selbsterstellter Bibliothek und Symbolen mit Datenblattverbindung.	8
3.2	Selbsterstellte Bibliothek mit Footprint und Footprint zuweisung zu Symbol.	9
3.3	Schaltplan der Taschenlampe.	9
3.4	Layout der Taschenlampe.	10
4.1	Skizze der Frontansicht des Gehäuses mit Symmetrielinie gezeichnet.	12
4.2	FreeCad Taschenlampe Gehäuse mit bestehender grauen Front und grün markierten Extrude als Wand basierend auf der selben Skizze.	12
4.3	Quadratische Verstärkung der Kante.	13
4.4	Abrundung der Verstärkung.	13
4.5	Assembly der Taschenlampe.	14
5.1	Gegenüberstellung der einzelnen Systemkomponenten und Teilgewerke.	15

1 Einführung

Im Rahmen der Lehrveranstaltungen *Einführung in die Aufbau- und Verbindungstechnik* sowie dem *Leiterplattentechnik Praktikum* steht das praktische Verstehen und Anwenden des durchgängigen Produktentwicklungsprozesses elektronischer Baugruppen im Vordergrund. Ziel ist es, theoretische elektrotechnische Grundlagen durch die eigenständige Umsetzung mehrerer praxisnaher Projekte zu vertiefen von der mathematischen Dimensionierung über den EDA- und CAD-Entwurf bis hin zur fertigen Baugruppe samt Gehäuse.

Der vorliegende Bericht dokumentiert diese Projektschritte systematisch und gliedert sich wie folgt:

1.1 Zielsetzung und Aufbau des Berichts

- **Kapitel 2 (Fertigung einer Leiterplatte mit Leiterbahnwiderstand):** Behandelt die theoretische Berechnung einer Leiterbahngeometrie zur Erzielung eines definierten Widerstands, den nasschemischen Herstellungsprozess einer einlagigen Platine im Labor sowie die anschließende messtechnische Überprüfung mittels Vierletermessung.
- **Kapitel 3 (KiCad-Einführung anhand einer Taschenlampe):** Vermittelt die übergeordneten Zusammenhänge der EDA-Software KiCad am Beispiel einer LED-Taschenlampe. Der Fokus liegt auf dem Zusammenspiel von Symbol- und Footprint-Editor, den Entwurfsregeln (DRC) sowie praxisorientierten Layout-Entscheidungen.
- **Kapitel 4 (Gehäusekonstruktion in FreeCAD):** Beschreibt die dreidimensionale Mechanikkonstruktion eines passgenauen Gehäuses für den 3D-Druck, Grundprinzipien der parametrischen Modellierung sowie die Baugruppenvalidierung zur Vermeidung fehlerhafter Prototypen.

Der Bericht startet im nachfolgenden Kapitel mit der Auslegung und Fertigung der ersten Leiterplatte zur Ermittlung eines Leiterbahnwiderstands.

2 Fertigung einer Leiterplatte mit Leiterbahnwiderstand

2.1 Dimensionierung der Leiterbahnlänge

Zur experimentellen Überprüfung des spezifischen Widerstands von Kupfer wird auf einer Leiterplatte eine gezielte Leiterbahngeometrie realisiert. Der elektrische Gleichstromwiderstand R eines gewickelten oder geradlinigen Leiterbahnabschnitts berechnet sich nach der grundlegenden physikalischen Beziehung:

$$R = \rho \cdot \frac{l}{A} \quad (2.1)$$

Hierbei bezeichnet R den elektrischen Widerstand in Ohm (Ω), ρ den spezifischen elektrischen Widerstand des Leitermaterials, l die Leiterbahnlänge in Metern (m) und A die Querschnittsfläche der Leiterbahn in Quadratmillimetern (mm^2).

Durch Umstellung der Gleichung nach der gesuchten Leiterbahnlänge l ergibt sich:

$$l = \frac{R \cdot A}{\rho} \quad (2.2)$$

Für die Auslegung werden die folgenden Parameter zugrunde gelegt: Der spezifische Widerstand von Kupfer beträgt $\rho = 0,01721 \frac{\Omega \cdot \text{mm}^2}{\text{m}}$, der angestrebte Zielwiderstand liegt bei $R = 0,2 \Omega$ (also $200 \text{ m}\Omega$), die Leiterbahnbreite beträgt $b = 0,475 \text{ mm}$ und die Kupferschichtdicke (Standard-Kaschierung) beträgt $h = 0,035 \text{ mm}$ ($35 \mu\text{m}$).

Die Querschnittsfläche A des rechteckigen Leiterbahnprofils berechnet sich zu:

$$A = b \cdot h = 0,475 \text{ mm} \cdot 0,035 \text{ mm} = 0,016625 \text{ mm}^2 \quad (2.3)$$

Einsetzen der Werte in die umgestellte Formel liefert die erforderliche Leiterbahnlänge l :

$$l = \frac{0,2 \Omega \cdot 0,016625 \text{ mm}^2}{0,01721 \frac{\Omega \cdot \text{mm}^2}{\text{m}}} \approx 0,1932 \text{ m} \quad (2.4)$$

Die berechnete Leiterbahnlänge von ca. 19,3 cm wird im EDA-Programm KiCad als mäanderförmige Struktur auf dem Layout untergebracht. Abbildung 2.1 zeigt das fertige Leiterplattendesign.




Abbildung 2.1 KICAD Leiterplattendesign eines Leiterbahnwiderstand mit $200 \text{ m}\Omega$

Im Design sind vier spezifische Messpads integriert, welche die Durchführung einer Präzisions-Vierleitermessung ermöglichen. Zudem wurde an der Seite ein zusätzlicher Teststreifen platziert, um nach dem Ätzvorgang die Fertigungsqualität und die Maßhaltigkeit der Strukturbreiten optisch sowie messtechnisch überprüfen zu können.

2.2 Herstellung der einlagigen Leiterplatte im Labor

Die Nassfertigung der einlagigen Leiterplatte im Labor erfordert eine exakte Abfolge chemischer und optischer Verfahrensschritte. Die Abbildungen 2.2 bis 2.10 dokumentieren die einzelnen Prozessschritte schrittweise:

1. **Optische Kontrolle:** Zunächst erfolgt eine sorgfältige optische Überprüfung der gedruckten Fotoschablone auf Korrektheit und Deckungskraft (Abb. 2.2).




Abbildung 2.2 Optische Kontrolle der Schablone.

2. **Belichtung:** Unter Anwendung von Schwarzlicht (UV-Strahlung) wird der Fotolack der kupferkaschierten Platine durch die Schablone hindurch belichtet, wodurch der Photoresist partiell chemisch verändert wird (Abb. 2.3).




Abbildung 2.3 Erstellung des Photoresists durch schwarzlichtbeleuchtung des Photolacks unter der Schablone.

3. **Entwicklung:** In einem Entwicklerbad aus Natronlauge (NaOH) werden die belichteten Bereiche des negativen Photoresists ausgewaschen (Abb. 2.4).



Abbildung 2.4 Entfernen des negativen Photoresists durch Natronlauge.

4. **Ätzprozess:** Das freigelegte Kupfer wird im Ätzbad mittels Eisen(III)-chlorid (FeCl_3) chemisch abgetragen, während der verbliebene Photoresist die darunterliegenden Leiterbahnen schützt (Abb. 2.5).



Abbildung 2.5 Wegätzen des Kupfers durch Eisen(III)-chlorid.

5. **Reinigung I:** Die geätzte Platinengrundplatte wird gründlich mit Spiritus gereinigt, um Ätzrückstände zu neutralisieren (Abb. 2.6).

2 Fertigung einer Leiterplatte mit Leiterbahnwiderstand



Abbildung 2.6 Reinigung der geätzten Leiterplatte mit Spiritus.

6. **Strippen des Fotoresists:** Der verbliebene restliche Fotoresist auf den Leiterbahnen wird mechanisch mit feiner Stahlwolle entfernt (Abb. 2.7).




Abbildung 2.7 Entfernen des übrigen Fotoresists durch Stahlwolle.

7. **Flussmittelauftrag:** Zur Vermeidung von Reoxidation und zur Verbesserung der späteren Löteigenschaften wird die Platine mit einer Schutzschicht aus Flussmittel beschichtet (Abb. 2.8).



Abbildung 2.8 Beschichtung der Leiterplatte mit Flussmittel.

8. **Vereinzelung:** Das Abtrennen der einzelnen Leiterplattenkonturen erfolgt präzise mittels eines Hebelschneiders (Abb. 2.9).




Abbildung 2.9 Abtrennen der einzelnen Leiterplatten durch Hebelschneider.

9. **Finales Produkt:** Abbildung 2.10 zeigt die fertig produzierte Platine.




Abbildung 2.10 Fertig produzierte Leiterplatte.

2.3 Messtechnische Widerstandsbestimmung

Zur exakten Ermittlung des realen Leiterbahnwiderstandes wird eine messtechnische Charakterisierung durch Erfassung einer U - I -Kennlinie durchgeführt. Zur Vorbereitung der Messung wurden zunächst Lötösen an den dafür vorgesehenen vier Kontaktpads aufgelötet. Abbildung 2.11 stellt den Messaufbau dar.

2.4 Funktionsprinzip der Vierletermessung (Kelvin-Messung)

Bei der Widerstandsbestimmung niederohmiger Bauteile oder langer dünner Leiterbahnen führt eine herkömmliche Zweiletermessung zu signifikanten Messfehlern. Der Grund hierfür liegt darin, dass bei einer Zweiletermessung die Widerstände der Messleitungen sowie die Kontaktwiderstände an den Verbindungsstellen in Reihe zum eigentlichen Prüf Widerstand R_x liegen. Das Messgerät erfasst die Summe aus Prüflingswiderstand, Leitungswiderständen und Kontaktwiderständen.

Die Vierletermessung (Kelvin-Messung) eliminiert diesen systematischen Messfehler, indem der Strompfad vollständig vom Spannungspfad entkoppelt wird:

- **Strompfad (Force):** Über zwei äußere Leitungen wird von einer Laborstromquelle ein definierter Prüfstrom I durch den Leiterbahnwiderstand eingeprägt.
- **Spannungspfad (Sense):** Über zwei separate, innere Messleitungen wird der Spannungsabfall U direkt an den Grenzen der Leiterbahn abgegriffen.

Da das nachgeschaltete Voltmeter einen extrem hohen Innenwiderstand aufweist (im Mega- bis Gigaohm-Bereich), ist der Stromfluss über die Spannungssensleitungen nahezu null ($I_{\text{Sense}} \approx$

0). Infolgedessen fällt an den Zuleitungen und Kontaktwiderständen des Spannungspfadcs keine nennenswerte Spannung ab ($U_{\text{Kontakt}} = I_{\text{Sense}} \cdot R_{\text{Kontakt}} \approx 0$). Das Voltmeter misst somit ausschließlich den tatsächlichen Spannungsabfall U über der Leiterbahn.

Durch Variation des eingepprägten Stroms I und Aufzeichnung der zugehörigen Spannung U entsteht eine lineare U - I -Kennlinie. Aus deren Steigung lässt sich nach dem Ohmschen Gesetz ($R = \frac{\Delta U}{\Delta I}$) der reine Leiterbahnwiderstand hochpräzise und unabhängig von Kontakt- und Zuleitungseinflüssen bestimmen.




Abbildung 2.11 Bemessung des Leiterbahnwiderstandes.

3 KiCad-Einführung anhand einer Taschenlampe

Die Entwicklung der Taschenlampe wurde in KiCad in zwei wesentlichen Schritten durchgeführt: zunächst im Schaltplan und anschließend im Layout. Für die Planung und Umsetzung eines PCB-Designs ist es hilfreich, die grundlegenden Zusammenhänge des Werkzeugs zu verstehen. Eine detaillierte Anleitung zu einzelnen Funktionen findet man zwar im Internet in ausreichendem Maße, doch ein übergeordnetes Verständnis erleichtert die Nutzung deutlich und hilft, Fehler frühzeitig zu vermeiden.

KiCad gliedert sich in verschiedene Arbeitsbereiche, die jeweils einen bestimmten Teil des Designprozesses abdecken. Der Schaltplan beschreibt die elektrische Funktion der Schaltung, während das Layout die physische Realisierung auf der Leiterplatte darstellt. Beide Ebenen sind eng miteinander verknüpft, sodass Änderungen im Schaltplan direkt in das Layout übertragen werden können.

3.1 Symbol-Editor und Footprint-Editor

Um diesen Prozess zu automatisieren und Fehlschaltungen zu vermeiden, verwendet KiCad zwei zentrale Bibliotheks-Werkzeuge:

1. **Symbol-Editor:** Dient der Definition des logischen Bauteilsymbols mit seinen Pins und elektrischen Eigenschaften für den Schaltplan. Wie in Abbildung 3.1 dargestellt, ermöglicht der




Abbildung 3.1 Kicad Symbol Editor mit selbsterstellter Bibliothek und Symbolen mit Datenblattverbindung.

Symbol-Editor die Einbindung individueller Bibliotheken sowie das Verknüpfen relevanter Datenblätter.

2. **Footprint-Editor:** Dient der geometrischen Definition des physischen Anschlussbildes (Pad-Layout), auf das das Bauteil später gelötet wird. Durch die explizite Zuweisung von Footprints zu den jeweiligen Schaltplansymbolen (Abbildung 3.2) werden beim Übergang ins Layout alle benötigten Bauformen mittels *Forward Annotation* automatisch geladen und die logischen Netzverbindungen (Ratsnest) generiert.




Abbildung 3.2 Selbsterstellte Bibliothek mit Footprint und Footprint zuweisung zu Symbol.

3.2 DRC, Stack-Up und Signaleinstellungen

Über den Stack-Up-Editor (Konfiguration des Lagenaufbaus) sowie die Definition globaler Signalklassen (Net Classes) im Schaltplan werden Parameter wie minimale Leiterbahnbreiten und Mindestabstände festgelegt. Während der Layoutphase überprüft der *Design Rule Checker* (DRC) kontinuierlich, ob alle elektrischen Verbindungen normgerecht geroutet sind und keine Abstandsverletzungen vorliegen. Dies garantiert die elektrische Funktion und die Herstellbarkeit der Leiterplatte.

3.3 Schaltplanentwurf der Taschenlampe

Die primäre Herausforderung bei der Erstellung des Schaltplans liegt in der korrekten Umsetzung der Schaltungslogik, einer gründlichen Bauteilrecherche sowie der exakten Abstimmung aller Komponenten hinsichtlich Betriebsspannung und maximaler Strombelastbarkeit. Abbildung 3.3 zeigt den fertiggestellten Schaltplan der Taschenlampe.




Abbildung 3.3 Schaltplan der Taschenlampe.

3.4 Layout-Design der Taschenlampe

Die Besonderheit der Layoutgestaltung besteht in der sinnvollen räumlichen Anordnung von Funktionsgruppen, dem Entflechten der Signalleitungen über mehrere Lagen unter Zuhilfenahme von Durchkontaktierungen (Vias) sowie der Antizipation des physischen Endprodukts. Hierbei müssen Bestückungsprozesse, thermische Verlustleistung, Gehäuseanforderungen und elektromagnetische Wechselwirkungen berücksichtigt werden.




Abbildung 3.4 Layout der Taschenlampe.

Beim Design des Taschenlampen-Layouts (Abbildung 3.4) wurden folgende spezifische Entwurfsentscheidungen umgesetzt:

- **Masseflächen (GND Planes):** Beidseitige Ausführung flächiger Kupferzonen auf der Vorder- und Rückseite zur Impedanzminimierung und verbesserten Entkopplung.
- **Kupfer-/Lötstopp-Beschriftung:** Verzicht auf den klassischen Bestückungsdruck (Silkscreen); stattdessen wurden Texte direkt durch Aussparungen in der Lötstoppmaske und Kupferbearbeitung realisiert.
- **Befestigungsbohrungen:** Gezielte Platzierung von Montagebohrungen zur mechanischen Fixierung der Platine im Gehäuse.
- **Ergonomische Bauteilplatzierung:**
 - Anordnung des Halters für die Batterie an einem Platinenende, um einen unkomplizierten Einzelwechsel zu ermöglichen.
 - Positionierung der LED am gegenüberliegenden Ende ohne störende Hindernisse im Abstrahlbereich sowie Bereitstellung von Freiraum für die Montage eines Lampenschirms/Reflektors.
 - Anordnung des Schalters auf optimaler Daumenhöhe bei natürlicher Handhabung des Produkts.

3.5 3D-Ansicht, Design-Prüfung und Fertigungsexport

Der integrierte 3D-Viewer dient der Überprüfung räumlicher Randbedingungen und Kollisionen mit mechanischen Bauteilen.

Der 3D-Viewer von KiCad war besonders hilfreich, um räumliche Einschränkungen frühzeitig zu erkennen. Dadurch konnte das Produkt bereits vor der Fertigung besser visualisiert werden. Auch der Export der Daten war ein wichtiger Schritt, da die Leiterplatte in mehreren Lagen gefertigt wird und die Vias über Drill-Dateien erzeugt werden. Für die spätere Fertigung wurden deshalb die Kupferlagen und Drill-Dateien getrennt exportiert. Die resultierenden Daten konnten anschließend im Gerber-Viewer geprüft werden, um mögliche Fehler noch vor der Produktion zu erkennen.

Der physikalische Fertigungsprozess einer Leiterplatte erfolgt schichtweise, wobei Durchkontaktierungen abschließend über Bohrdaten gebohrt werden. Dementsprechend werden beim Fertigungsexport die einzelnen Kupfer-, Lötstopp- und Bestückungslagen als standardisierte Gerber-Dateien sowie die Bohrkoordinaten als separate Drill-Dateien generiert. Vor der Freigabe können diese Fertigungsdaten im Gerber-Viewer einer abschließenden Validierung unterzogen werden.

4 Gehäusekonstruktion in FreeCAD

4.1 Einführung und Methodik

Die gefertigte Taschenlampen-Leiterplatte erfordert ein passgenaues Gehäuse. Eine effiziente und moderne Fertigungsmethode stellt hierfür der 3D-Druck dar. Analog zur EDA-Software stehen auch für CAD-Systeme detaillierte Funktionsanleitungen bereit. Nachfolgend stehen daher die Konstruktionsmethodik, das Werkzeugverständnis und praxiserprobte Konstruktionsansätze im Vordergrund.

Das Arbeiten im 3D-CAD unterscheidet sich grundlegend vom reinen 2D-Zeichnen und ähnelt in gewisser Weise der Bildhauerei beziehungsweise Tonarbeit: Ausgehend von zweidimensionalen Skizzen werden dreidimensionale Grundkörper erzeugt, die anschließend durch modifizierende Operationen (Extrusion, Ausschnitt, Verrundung) iterativ geformt werden.

4.2 Import der Leiterplattendaten

Obwohl der Modellierungsprozess auf 2D-Skizzen basiert, erfordert eine exakte Gehäusepassform die Kenntnis der realen Platinenabmessungen. Über den Menüpfad `Datei → Importieren` lässt sich das KiCad-Projekt beziehungsweise die Platine als STEP-Modell direkt in FreeCAD einbinden, womit präzise Referenzkanten für die Gehäuseskizzen zur Verfügung stehen.

4.3 Skizzenerstellung (Sketcher)

Skizzen werden mithilfe grundlegender Geometrie-Werkzeuge (Linien, Punkte, Bögen) unter Zuhilfenahme von Konstruktionslinien aufgebaut. Für eine stabile Geometrie muss jede Skizze vollständig bestimmt (eindeutig definiert) sein. In FreeCAD wird dies farblich signalisiert: Konstruktionslinien erscheinen grün, während vollständig bestimmte Geometrielinien hellblau hervorgehoben werden.




Abbildung 4.1 Skizze der Frontansicht des Gehäuses mit Symmetrielinie gezeichnet.

Erfahrungsbericht des Autors: In einer frühen Projektphase musste eine vollständige Zeichnung neu aufgebaut werden, da erst gegen Ende auffiel, dass die Skizze nicht eindeutig bestimmt war. Ursache hierfür war das fehlerhafte Verbinden von Linien: Anstatt einen bestehenden Endpunkt auszuwählen, wurde versehentlich ein neuer Punkt direkt daneben gesetzt. Dieser Fehler lässt sich vermeiden, indem konsequent darauf geachtet wird, dass ein Punkt bei der Auswahl seine Farbe ändert, und indem Geometriebedingungen sowie Bemaßungen fortlaufend angewendet werden.

Zur Effizienzsteigerung sollte konsequent von Symmetrieeoptionen Gebrauch gemacht werden. Abbildung 4.1 zeigt die Skizze der Gehäusefront unter Nutzung einer zentralen Symmetrielinie. Symmetrieeigenschaften lassen sich dabei sowohl in der 2D-Skizze als auch bei anschließenden 3D-Extrusionen nutzen.




Abbildung 4.2 FreeCad Taschenlampe Gehäuse mit bestehender grauen Front und grün markierten Extrude als Wand basierend auf der selben Skizze.

4.4 3D-Extrusion und mehrdimensionale Modellierung

Aus einer einzelnen, durchdachten Basisskizze lassen sich mehrere 3D-Features (Extrusionen, Cut-outs) ableiten.

Abbildung 4.2 illustriert dies am Gehäuse der Taschenlampe: Auf Basis derselben Skizze wurde sowohl die Frontplatte (grau) als auch die umlaufende Wandung (grün hervorgehoben) generiert.

3D-Konstruktion versteht sich als mehrdimensionaler, fortlaufender Prozess. Ein veranschaulichendes Beispiel bildet das Aufbauen und spätere Nachbearbeiten von Gehäusekanten:




Abbildung 4.3 Quadratische Verstärkung der Kante.




Abbildung 4.4 Abrundung der Verstärkung.

Ausgehend von einer bestehenden Skizze wird zunächst eine quadratische Eckverstärkung extrudiert (Abbildung 4.3). In einem darauffolgenden Schritt wird von der Seite her ein Cut-out durchgeführt, um die Verstärkung abzurunden (Abbildung 4.4).

4.5 Baugruppe (Assembly) und Fehlerkorrektur

Die Assembly-Umgebung von FreeCAD bietet wesentliche Vorteile:

- Gleichzeitige Visualisierung mehrerer Einzelkörper und Baugruppen im Raum.
- Definition von Verknüpfungen und geometrischen Abhängigkeiten zwischen den Körpern.
- Durchführung einer visuellen Kollisions- und Passformprüfung.




Abbildung 4.5 Assembly der Taschenlampe.

Im konkreten Projektverlauf machte die visuelle Kontrolle innerhalb der Baugruppe (Abbildung 4.5) auf einen kritischen Fehler aufmerksam: Die Masterskizze des Gehäuses war aufgrund eines Vermessungsfehlers in der Höhe zu groß dimensioniert worden. Durch die Baugruppenprüfung konnte der Fehler vor der physischen Prototypenfertigung identifiziert und behoben werden. In Anlehnung an die in der Fertigungstechnik etablierte *Zehnerregel der Fehlerkosten* (Rule of Ten), nach der sich die Fehlerbehebungskosten mit jeder Wertschöpfungsstufe um den Faktor 10 erhöhen, verhinderte diese frühzeitige Korrektur unnötige Kosten und Materialverschwendung.

5 Fazit

Das Praktikum war eine wertvolle Ergänzung zu den Vorlesungen in *Einführung in die Aufbau- und Verbindungstechnik* sowie *Leiterplattentechnik*. Über die im Bericht behandelten Schwerpunkte hinaus vermittelten die Lehrveranstaltungen wesentliche theoretische Grundlagen zu weiteren AVT-Themen – wie beispielsweise SMD-Bestückungs- und Reflow-Lötverfahren, thermischem Management, Materialeigenschaften von Substraten, etc. Die praktische Erfahrung im Labor war besonders wertvoll. Es war ein wichtiger Schritt, die gelernten Fähigkeiten von den Berechnungen über das Platinenlayout bis hin zur mechanischen Konstruktion der Einzelteile (siehe Abbildung 5.1) in einem konkreten Projekt zusammenzuführen. Am Ende steht ein voll funktionsfähiges Produkt, das zeigt, wie die Theorie aus der Vorlesung erfolgreich in der Praxis angewendet wird.




Abbildung 5.1 Gegenüberstellung der einzelnen Systemkomponenten und Teilgewerke.