# H01　NLIM_set_fianl 系统顶层硬件框图

EES-331 / XC7Z020CLG484-1 · 采集与 CNN 位于 PL，ARM 通过 GP0 控制、HP0 连接 CNN 与 DDR

DATA · 数据　　ADDRESS · 地址　　CONTROL · 控制　　CLOCK / RESET · 时钟 / 复位






图 H01：AXI 连线按数据、地址、控制语义拆色；采样 BRAM → DDR 由 PS 复制，未配置独立 AXI DMA / CDMA。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# H02 双通道模拟前端硬件框图

电压 / 电流取样 → 模拟信号调理 → Zynq XADC；框图按功能划分，不替代电气原理图

DATA · 数据　ADDRESS · 地址　CONTROL · 控制　CLOCK / RESET · 时钟 / 复位




蓝线表示模拟信号通路；该前端没有数字地址总线。电路参数以当前 PCB 为准，调节后需复核标定。


物理量换算在 PS 完成；图中“低通”是现有一阶网络，不表示已证明满足所有频段的抗混叠要求。

图 H02：传感器与 AFE 为板外电路；XADC 为 Zynq 片上硬核。此图仅表达模块关系与实际信号归属。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# H03 XADC 采集、跨时钟传递与四缓存模块

nilm_sample_source → nilm_sample_mailbox → nilm_stream_engine → 双口 BRAM




不覆盖 READY bank；无空闲 bank 时记录丢块。采样编号是成功样本计数，不能替代物理采样时间戳。

图 H03：样本经握手邮箱跨域；数据字与样本编号分两次 32 位写入 BRAM，块描述符用于连续性检查。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# H04  CNN 硬件加速器内部框图

Float32 · 三层一维卷积 · 四输出通道并行 · 权重固化 · 输出 14 logits + 64 原始特征

DATA · 数据　　ADDRESS · 地址　　CONTROL · 控制　　CLOCK / RESET · 时钟 / 复位

**nilm_cnn HLS IP • 100 MHz**

**AXI-Lite 控制寄存器**
input / output 地址 · ABI / model

ABI / model

**请求检查与执行控制**
ABI=2 · model=0x37DED17F
start / done / status

**固化模型参数**
卷积权重 / bias / BN 仿射参数 / FC 权重

DDR 输入地址

片内权重读取

**AXI 主接口 / 输入缓存**
DDR → x[4096]
4096 × float32

**Conv1 + BN + ReLU**
1 → 8 通道 · K=9
MaxPool2 → 8 × 2048

**Conv2 + BN + ReLU**
8 → 16 通道 · K=7
MaxPool2 → 16 × 1024

**Conv3 + BN + ReLU**
16 → 32 通道 · K=5
GAP + GMP → 32 + 32

**三层卷积共同采用的计算组织（逻辑展开）**

**输入 / 权重读出**
共享输入 x
4 路权重分组

**4 路并行乘加**
OC0 / OC1 / OC2 / OC3
acc[4][8]
8 个位置交错累加

**仿射 + ReLU**
前两层：池化与 BRAM
第三层：均值 / 最大值

MAC 主循环 II=1；8 位置交错不等于 32 路并行乘法器。

**64 维 embedding**
前 32：均值；后 32：最大值

**FC 64 → 14 / 输出打包**
output[0:13]：logits
output[14:77]：embedding

**外部 DDR 输入 / 输出缓冲（经 m_axi_memory → cnn_memory → S_AXI_HP0）**


图 H04：层间张量尺寸来自 HLS 源码；BN 使用推理仿射参数。图中没有训练、反向传播或在线更新权重电路。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# H05 PS–PL 地址、数据与控制接口框图

分离 GP0 控制访问与 HP0 DDR 读写；AXI 的响应和握手归入红色控制信号

DATA · 数据　ADDRESS · 地址　CONTROL · 控制　CLOCK / RESET · 时钟 / 复位




缓存流程：PS 准备输入 → Flush + DSB → start → 轮询 done/status → Invalidate + DSB → 读取输出。

CNN 完成采用轮询；未绘制未接入的 CNN 中断、AXI DMA 或 CDMA。地址为当前硬件工程的实际映射。

图 H05：右侧红色支路为访问关系概括；中部、下部三色信号列分别展开 GP0 与 CNN AXI 主通路。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# S01 NLIM_set_fianl 系统软件总体框图

PS 裸机主循环协作调度；PL 执行 CNN 运算；电脑端展示与记录，不承担现场推理

DATA · 数据　　CONTROL · 控制 / 状态






图 S01：功能模块按软件职责分组；并排布局不表示独立线程、双核任务或 RTOS 并行执行。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# S02 事件提取、未知判断与多窗口确认

从现场数据有效性检查到正式状态发布；失败原因按处理阶段保留




最终超时保留最近具体失败原因；未知、待确认和硬件/采集异常分别处理，不自动记为已识别电器。


图 S02：展示当前事件识别流程；“未知”是已有特征与门限下的拒识结果，不等于已证明属于全新电器。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# S03 新电器登记、匹配与持久化软件框图

人工确认 + 成对特征参考；支持删除和清空，不修改 CNN 权重

DATA · 数据　　CONTROL · 控制 / 状态




页面“命令已接收”与“保存成功”分别表示；未确认事件不能绕过质量检查直接作为有效参考。


图 S03：此处“学习”指参考库增量登记；没有反向传播、神经网络在线训练或新增类别权重重训练。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。

# S04 状态跟踪、计量、规则与通信软件框图

总量与分项分开管理；计量和规则在 PS 执行，电脑负责展示、操作与留档

DATA · 数据　　CONTROL · 控制 / 状态




分项计量依赖事件与运行跟踪可信度；排放因子由用户配置。当前提供告警提示，未包含自动断电执行器。

图 S04：规则结果与测量有效性一并发布；网页不重新计算模型类别、功率、电能或碳排。

最终方案：NLIM_set_fianl · 固件 NLIM_set_fianl · 设计确认 2026-11-03；模块按实际实现归属绘制。