VHDL: Funciones de conversión

Circuitos Lógicos Programables





ieee.numeric_std:

Es un paquete de la librería estándar de la IEEE

ieee.std_logic_arith, ieee.std_logic_unsigned/signed:

Paquetes de Synopsys. Eran usados casi por defecto por ser una de las empresas cuyo software es uno de los más usados

Nunca utilizar los siguientes paquetes en el mismo proyecto:

- ieee.numeric_std.all
- ieee.std_logic_arith.all, ieee.std_logic_unsigned,
 ieee.std_logic_unsigned


ieee.numeric_std:

- No tiene definidas las operaciones matemáticas para std_logic, std_logic_vector
- Tiene definidas las operaciones matemáticas para los tipos signed, unsigned e integer

ieee.std_logic_arith, ieee.std_logic_unsigned/signed:

 Tiene definidas las operaciones matemáticas para los tipos std_logic, std_logic_vector e integer

Diagrama de conversiones y casteos



Funciones de conversión: Ejemplo 1

```
-- Declaración de librerías (incluir numeric std)
entity contador is
  port (
     clk, rst, ld: in std logic;
     initial value: in std logic vector(3 downto 0);
     count: out std logic vector(3 downto 0)
end contador;
architecture beh of contador is
begin
  count proc: process(clk, rst)
     variable count i: integer range 0 to 16;
  begin
     if (rst='1') then
       count i := 0;
     elsif (rising edge(clk)) then
       if (ld = '1') then
          count i := to integer(unsigned(initial value));
       else
          count i := count i + 1;
          if count i = 16 then
             count i := 0;
          end if:
        end if:
     end if:
     count <= std logic vector(to unsigned(count i,4));</pre>
  end process count proc;
end architecture;
```

Funciones de conversión: Ejemplo 2

```
-- Declaración de librerías (incluir numeric std)
entity contador is
  port (
     clk, rst, ld: in std logic;
     initial value: in std_logic_vector(3 downto 0);
     count: out std logic vector(3 downto 0)
end contador;
architecture beh of contador is
begin
  count proc: process(clk, reset)
     variable count i: unsigned(3 downto 0);
  begin
     if (rst='1') then
        count i <= (others => '0');
     elsif (rising edge(clk)) then
        if (ld = '1') then
          count i := unsigned(initial value);
        else
          count i \le count i + 1;
        end if;
     end if:
     count <= std logic vector(count i);</pre>
  end process count proc;
end architecture:
```

FIN