Sistemas Digitales para las Comunicaciones

Ejercicio 11

para la Arty A-35



Profesor: Federico Zacchigna Alumno: Pablo Daniel Folino

Repositorio de trabajos prácticos: https://github.com/MSE-SDC/trabajos-practicos-PabloFolino

2021


Índice	
Trabajo práctico ejercicio 11	2
Ejecutar el Vivado	
El paso a paso	
Configurar el ILA (Integrated Logic Analyzer)	
Configurar el VIO (Virtual Input/Output)	
Priehas	20

Trabajo práctico ejercicio 11

Ejecutar el Vivado

Para ejecutar el vivado hay que ir al directorios:

cd /tools/Xilinx/Vivado/2021.1/bin y
escribir sudo ./vivado



El paso a paso

El profesor trabaja con vivado **2019.2**, y tengo instalado el **2021.1**.

1) Al abrirlo se observa:



2) Se va a: **Create Proyect**, y hacer click en **Next**.



3) Se selecciona la carpeta(**Project location**)

/home/pablo/Documentos/02_Maestria_en_Sistemas_Embebidos/ 21_Sistemas_Digitales_para_las_Comunicaciones/workspace

y un nombre del proyecto, que en mi caso será:

MSE-SDC_ejercicio11

y hacer click en Next.


4) Seleccionar proyecto RTL, y hacer click en **Next**.



5) Ir al boton "Add Directories" y sumar el directorio "src", en mi caso se encuentra en la ruta:


/home/pablo/Documentos/02_Maestria_en_Sistemas_Embebidos/
21_Sistemas_Digitales_para_las_Comunicaciones/Repositorio/MSE-SDC6Co2021/modem/src

y hacer click en **Next**.



6) Ir a boton "Add Files" y agregamos un solo testbench "tb_top_edu_bbt", y marcarlo como "Simulation Only".

y hacer click en Next.





7) Ir a boton "Add Files" ir a la carpeta de "/HW/artyz7-10/edu_bbt"y agregamos los archivos "hw_top_edu_bbt.vhd", y "tb_hw_top_edu_bbt.vhd", este último lo marcamos como sólo simulación ...
y hacer click en Next.

y hacer click en **Next**.

Verificar que el **Target**sea VHDL


8) Ir al boton "Add Files" y
agregar el constraints
"hw_top_edu_bbt.xdc",y hacer click
en Next.







9) Agregamos la placa "Arty Z7-10"

y hacer click en **Next**.




y hacer click en **Next**.






11) Se explica en el video *"Clase5_SDC.mp4"* a las 2 hs y 21 minutos.




12) Se va a "IP Catalog", en "Search" se escribe clk, y se elije "Clocking Wizard".




Se hace doble click.

13) Se va ala solapa "Output Clocks" y se pone **16MHz** en clk_out1, presaionar al boton de **OK**.



Importante para la Arty Z7: En la solapa Clock Options cambiar la frecuencia del clock primario de 100MHz a 125MHz.Si se usa la Arty A35 dejarlo en 100MHz.


14) Aparece el siguiente cartel, y presionar el boton de "Generate".



15) Verificar que en la pantalla de Sourse quede así:




16) Para simular se puede ir a "Simulation Sourse" y posicionarse en el archivo "tb_hw_top_edu_bbt.vhd", ir al menu a la izquierda "SIMULATION", y luego presionar "Run Simulation".




17) Agrego por ejemplo las señales del canal, y simulo de nuevo.

Importante: para ver la señales analógicas, posicionaese en la señal con el boton derecho del mouse seleccioner el menú "Waveform Style" y luego seleccionar "Analog". IR nuevamente al menú y seleccionar "Radix" y seleccionar "Signed Decimal".



18) Si se presiona "CTRL+S" se puede guardar las señales



19) Cerramos la simulación con la "x" de la esquina superior derecha.




- 20) Generar el Bitstream
- a.Seleccionar el directorio de trabajo:


/home/pablo/Documentos/02_Maestria_en_Sistemas_Embebidos/ 21_Sistemas_Digitales_para_las_Comunicaciones/workspace

21) Como tengo otra placa la ARTY A-35, copio el proyecto.

Para eso se debe ir al menú "File", luego a "Proyect" y "Save as", escribir en Proyect Name: "MSE-SDC-Ejercicio11-Arty_A-35", y en Project Location: "/home/pablo/Documentos/02_Maestria_en_Sistemas_ Embebidos/21_Sistemas_Digitales_para_las_Comunicaciones/workspace"

22) Voy a "Settings" y cambio la placa:






22) Mirando el Constraints original lo adapto para la nueva placa, a continuación se muestran las líneas utilizadas:


```
## Clock signal
set_property -dict { PACKAGE_PIN E3
                                       IOSTANDARD LVCMOS33 } [get_ports { clk_i }]; #IO_L12P_T1_MRCC_35
Sch=gclk[100]
## LEDs
set_property -dict { PACKAGE_PIN H5
                                       IOSTANDARD LVCMOS33 } [get_ports { led_o[0] }]; #IO_L24N_T3_35 Sch=led[4]
set_property -dict { PACKAGE_PIN J5
                                       IOSTANDARD LVCMOS33 } [get_ports { led_o[1] }]; #IO_25_35 Sch=led[5]
set_property -dict { PACKAGE_PIN T9
                                       IOSTANDARD LVCMOS33 } [get_ports { led_o[2] }]; #IO_L24P_T3_A01_D17_14
Sch=led[6]
set_property -dict { PACKAGE_PIN T10
                                       IOSTANDARD LVCMOS33 } [get_ports { led_o[3] }]; #IO_L24N_T3_A00_D16_14
Sch=led[7]
## Buttons
set_property -dict { PACKAGE_PIN D9
                                       IOSTANDARD LVCMOS33 } [get_ports { arst_i }]; #IO_L6N_T0_VREF_16 Sch=btn[0]
## USB-UART Interface
set_property -dict { PACKAGE_PIN D10
                                       IOSTANDARD LVCMOS33 } [get_ports { tx_o }]; #IO_L19N_T3_VREF_16
Sch=uart_rxd_out
set_property -dict { PACKAGE_PIN A9
                                       IOSTANDARD LVCMOS33 } [get_ports { rx_i }]; #IO_L14N_T2_SRCC_16
Sch=uart_txd_in
```

se lo guarda en un archivo "arty_A7-35_ejercicio11.xdc".

- 23) A continuación descargar el viejo Constraints "hw_top_edu_bbt.xdc", y cargar el nuevo archivo Constraints "arty_A7-35_ejercicio11.xdc".
- El "Sourse" debe quedar:



- 24) Verificar todo, eso implica:
 - a. Correr la simulación
 - b. Correr el análisis RTL, que debe dar:




- c. Sintetizar, y verificar que no haya errores.
- d. Correr la implementación, y verificar los recursos.
- e. Generar el Bitstream.
- f. Programar la placa Arty A-35.

Importante: cuando se hace todo esto abrir el "Monitor de Sistema" de Ubuntu, y verificar la Memoria de Intercambio, si esta se llena el sistema operativo se tilda.

Para programar la placa ir al directorio "/workspace/MSE-SDC-Ejercicio11-Arty_A-35/MSE-SDC-Ejercicio11-Arty_A-35.runs/impl_1", y bucar el archivo "hw_top_edu_bbt.bit".

25) Abrir una terminal como por ejemplo GtkTerm configurar en **115200** baudios y mandar algunos caracteres.




Configurar el ILA (Integrated Logic Analyzer)

En el archivo "top_edu_bbt.vhd", ya se tiene un ILA precargado:

```
Project Summary x top edu bbt.vhd x hw top edu bbt.vhd
/home/pablo/Documentos/02_Maestria_en_Sistemas_Embebidos/21_Sistem
106
107 🖨
108
         -- ILA
109 🖨
110 🖯
        u_ilaO : ila_O
PORT MAP (
111
112
            clk => clk i,
113
            probeO => mod os data s,
            probed => mod_os_data_s,
probel => chan_os_data_s,
probe2 => rx_fifo_os_data_s,
114
115
116
            probe3(0) => tx_s
117 🖨
118
119
120
       tx_0 <= tx_s;
121
122 🖨
123
        -- Generate synchronous reset
124 🖨
125
        arst_n_s <= not(arst_i);
126 🖯
        u_srst : process(clk_i)
127
128 🖨
          if rising edge(clk i) then
```

Faltaría agregar el en el **IP Catalog** el módulo de referencia, respetando la señales declaradas:


1) Ir al manú izquierdo de la aplicación a la opción "IP Catalog", poner en el vbuscadir la palabra "ILA", y agregar el módulo:




2) Al hacer doble click sobre se abre la siguiente pantalla:

F ILA (Integrated Logic Analyzer)

Verificar que el nombre del módulo sea ila_0 , y que el número de pruebas sea 4.




3) Pasar a la siguente solapa "Probe_Ports", y haer coincidir cada punto de prueba con la longitud de la variable del archibo "top_edu_bbt.vhd".



4) Al hacer click en el boton "OK", se abre el siguiente cuadro y clickear en el botón "Generate".



5) Si se corre el análisis RTL, verificar que el módulo ILA este conectado:



- 6) Generar el Bitstream, progamar la FPGA y verificar que el ILA anda funcionando.
- a. Acordarse de cambiar la frecuencia de refresco, que debe ser menor que la mitad de los 16MHz. En este caso se puso 6MHz.
- b. Configurar el disparo, que para este caso se lo configuró con flanco descendente de ${\sf tx}\ {\sf s}.$




Configurar el VIO (Virtual Input/Output)

A continuación se va a agregar un VIO que maneje en principio la configurasción del modem de las siguientes variables:

ambas estan definidas en el archivo "top_edu_bbt.vhd", y actualmente se coargan con unas constantes definidas en el mismo archivo con mombres:


1) Agregamos el VIO, para eso nos dirigimos a "IP Catalog" y en el buscador ponemos "VIO".




2) Haciendo doble click en 🔻 VIO (Virtual Input/Output)

se habre la siguiente pantalla:

Verificar que el nombre del componente sea vio_0, y setear la cntidad de entradas en cero y las salidas en tres.



3) Ir a la solapa "PROBE_OUT Ports", y seleccionar la longitud. La longitud se pueden sacar del archivo anteriormente mencionado:



4) Al presionar el boton de "OK", asparece la siguiente pantalla que se deberá presionae el boton "Generate"

Generate O	utput Products	8	
The following output products will be generated.			
Preview			
Q 🛬 🖨			
vio_0.xci (00C per IP)			
Instantiation Template Country of Charles int (day)			
Synthesized Checkpoint (.dcp) Structural Simulation			
□ Change Log			
Synthesis Options			
○ <u>G</u> lobal			
 Out of context per IP 			
Run Settings			
On <u>l</u> ocal host:	Number of jobs: 4	~	
On <u>r</u> emote hosts	Configure <u>H</u> osts		
O Launch run <u>s</u> on Cluster	Isf	∀	
Apply	G <u>e</u> nerate	S <u>k</u> ip	

Al presionar OK en la nueva ventana emergente. En este momento comienza la síntesis del bloque que se acaba de configurar.

5) Agregamos a la arquitectura del archivo "top_edu_bbt.vhd" las señales para poder conectar la salida del VIO, y al mismo tiempo asignarlas, tambien ponemos sus valores iciales, y agregamos el componente VIO:

```
Project Summary x IP Catalog x vio_0.vhd x top_edu_bbt.vhd * x vio_0.v x
                                                                                                                                                   ? 🗆 🖸
/home/pablo/Documentos/02_Maestria_en_Sistemas_Embebidos/21_Sistemas_Digitales_para_las_Comunicaciones/Repositorio/MSE-

✓ <u>N</u>ext

                                          Previous
                                                           Highlight Match Case Mhole Words
                                                                                                                       Reached bottom of the page,
           signal chan_os_dv_s
                                          std logic:
           signal chan_os_rfd_s
                                       std logic:
 74
 75
           -- Modem config
           constant nml_bytes_c
                                          std_logic_vector( 7 downto 0) := X"03";
                                       : std_logic_vector( 7 downto 0) := X"07";
: std_logic_vector( 7 downto 0) := X"03";
 77
78
           constant nml_pre_c
                                                                                                -- Original era 07
          constant nml_sfd_c
constant det_th_c
constant pll_kp_c
                                                                                                -- Original era 03
                                       : std_logic_vector(15 downto 0) := X"0040";
: std_logic_vector(15 downto 0) := X"4000";
: std_logic_vector(15 downto 0) := X"4000";
 81
          constant pll_ki_c
                                       : std_logic_vector(15 downto 0) := X"9000";
            -- Channel config
 82
                                       : std_logic_vector(15 downto 0) := X"0040"; -- QU16.12
 83
          constant sigma c
 85
 86
 87
 88
           -- DEBUG SIGNALS
 90
 91
           -- TI A
          signal tx s : std logic;
 92
 93
             - ILA component
 94 🖨
           COMPONENT ila_0
 95
          PORT (
clk : IN STD LOGIC:
 96
               probe0 : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
probe1 : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
probe2 : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
probe3 : IN STD_LOGIC_VECTOR(0 DOWNTO 0)
 97
 98
 99
100
101
102 🖒
           END COMPONENT
103
104
             -- VIO Signals
           signal nml_bytes_sig : std_logic_vector( 7 downto 0) := nml_bytes_c;
signal nml_pre_sig : std_logic_vector( 7 downto 0) := nml_pre_c; -- Original era 07
105
106
                                       : std_logic_vector(15 downto 0) := sigma_c;
           signal sigma_sig
          -- VIO component
108
           PORT (
111
                  CLK : IN STD_LOGIC;
                  probe out0 : OUT STD LOGIC VECTOR(7 DOWNTO 0) ;
probe out1 : OUT STD LOGIC VECTOR(7 DOWNTO 0) ;
probe out2 : OUT STD_LOGIC VECTOR(15 DOWNTO 0)
112
114
115
```

6) Instanciamos el VIO:

```
120
                begin
123
125 (E)
126 (E)
127 (E)
                     u_ila0 : ila_0
PORT MAP (
clk => clk_i,
                              probe0 => mod_os_data_s,
probe1 => chan_os_data_s,
probe2 => rx_fifo_os_data_s,
probe3(0) => tx_s
128
129
 130
131
132 🖨
133
134
135
136
137 (5
                    u_vio: vio_0
PORT MAP {
    clk => clk_i,
    probe_out0 => nml_bytes_sig,
    probe_out1 => nml_pre_sig,
    probe_out2 => sigma_sig
    v.
139 6
 140
141
 142
143 (
144
145
                  tx_o <= tx_s;
```

7)En todo lugar que figure las constantes "sigma_c ; nm1_pre_c ;
nm1_bytes_c" debemos reemplazarlas por "sigma_sig ; nm1_pre_ sig ;
nm1 bytes sig" :

Para sigma:

```
336
337
338 🖨
        u channel : bb channel
339
        port map
340
        (
-- clk, en, rst
=>
341
          clk_i => clk_i,
342
                        => '1'
343
          en i
                       => srst_s,
          srst i
344
          -- Input Stream
345
346
          is_data_i
                        => mod_os_data_s,
347
          is_dv_i
                         => mod_os_dv_s,
          is_rfd_o
348
                         => mod_os_rfd_s,
349
           -- Output Stream
350
          os data o
                       => chan os data s,
                         => chan_os_dv_s,
=> chan_os_rfd_s
          os_dv_o
351
352
           -- Control
353
354
          sigma_i
                         => sigma_sig
355 🖨
356
```


Para mn1_pre y mn1_bytes:

```
-- Modem
261 🖨
262
        -- I want to keep the modem_is_... signals, in case new blocks are added
263
264
        -- between the tx_fifo and the modem.
        <= tx fifo os dv s;
266
        modem is dv s
267 🖨
        tx_fifo_os_rfd_s
                          <= modem_is_rfd_s;
268
        -- Modem module
269 🖨
        u_modem : bb_modem
270
        port map
271
272
          -- clk, en, rst
                  => clk_i,
273
          clk_i
274
                       => '1'.
          en i
275
                       => srst_s,
          srst_i
276
          -- Input Stream
277
          is_data_i
                    => modem_is_data_s,
278
          is_dv_i
                        => modem_is_dv_s,
         is_rfd_o
279
                        => modem_is_rfd_s,
280
          -- Output Stream
281
          os_data_o
                    => modem_os_data_s,
282
                        => modem_os_dv_s,
          os_dv_o
          os_rfd_i
                        => modem_os_rfd_s,
284
           -- DAC Stream
285
          dac os data o => mod os data s,
          dac_os_dv_o => mod_os_dv_s,
dac_os_rfd_i => mod_os_rfd_s,
286
287
288
          -- ADC Stream
          adc_is_data_i => chan_os_data_s,
289
290
          adc_is_dv_i
                       => chan_os_dv_s,
          adc_is_rfd_o => chan_os_rfd_s,
291
292
             Config
293
          nml_bytes_i
                        => nml bytes sig,
294
          nml_pre_i
                        => nml_pre_sig,
295
                        => nmı_sтa_c,
          nmı_sta_ı
          det_th_i
296
                        => det_th_c,
297
          pll_kp_i
                        => pll_kp_c,
298
          pll_ki_i
                        => pll_ki_c,
299
          -- Control
300
          send i
                        => modem_send_s,
301
          -- State
                        => modem_tx_rdy_s,
302
          tx_rdy_o
303
          rx_ovf_o
                        => modem_rx_ovf_s
304 🖨
```

mn1_bytes tiene otro lugar en donde se debe reemplazar:

```
223
         -- SEND CONTROL: send_s signal logic
224
225 🖨
         u_send_logic : process(clk_i)
226
         begin
227 🖨
           if rising_edge(clk_i) then
             if srst_s = '1' then
  pipe_data_counter_s <= (others => '0');
  modem_send_s <= '0';</pre>
228 Ď
229 :
230 🖨
                 -- modem_tx_rdy_dl0_s <= (others => '0');
232 (<del>)</del>
233 (<del>)</del>
              else
                                     = '1' and
                if
                     uart_os_dv_s
234 ;
235 ;
                     uart_os_rfd_s = '1' and
modem_is_dv_s = '1' and
                     modem_is_rfd_s = '1'
236 ;
237
                then
                pipe_data_counter_s <= pipe_data_counter_s;
elsif modem_is_dv_s = '1' and</pre>
238 🖨
239 🖨
240
                        modem_is_rfd_s = '1'
241
                242 🖨
243 🗇
244 1
245
                 then
246 (<del>-</del>)
247 -
                   pipe_data_counter_s <= std_logic_vector(unsigned(pipe_data_counter_s)+1);</pre>
                end if;
248 🖨
                if modem_send_s = '1' then
249 🖨
                  modem_send_s <= '0';
250 □
251 🖯
                   if <mark>unsigned(</mark>pipe_data_counter_s) > <mark>unsigned</mark>(nml_bytes_sig) and modem_tx_rdy_s = '1' then
252 白
253 白
                     modem_send_s <= '1'.
                   end if;
254 🖨
                end if;
255 🖨
              end if;
256
            end if:
257 🗀
          end process;
258
```

8) Se corre el análisa RTL y se verifica que el VIO se haya conectado en forma correcta:




9) A continuación se muestra el VIO en funcionamiento




Pruebas

a) Preámbulo de 3, Bytes=4, y Ruido=0x50



b) Preámbulo de 16, Bytes=4, y Ruido=0x50



c) Preámbulo de 16, Bytes=4, y Ruido=0x100

