


1. Arquitectura General del Sistema-on-Chip (SoC)

El diseño del subsistema se rige por un esquema **Multi-Maestro (Multi-Master)** donde el procesador MIPS y el Módulo de Entrada/Salida (E/S) compiten por el control del Bus del Sistema recurriendo al Árbitro.

A continuación se presenta el diagrama de rutas de datos y peticiones del sistema:



2. Políticas de Configuración de la Memoria Caché

- **Escritura en Aciertos (Write Hit): Copy-Back.** Los datos modificados se escriben únicamente en la Vía de la Caché elevando el *Dirty Bit* ('Sucio'). Esta política optimiza el tráfico, ya que no se accede al bus exterior innecesariamente hasta que el bloque sea forzosamente desalojado.
- **Escritura en Fallos (Write Miss): Write-Around (Write-No-Allocate).** Si la dirección de memoria no se encuentra en las vías, el controlador rechaza su ingesta. Confiere una petición de Bus directa a la RAM principal, y escribe la palabra sin alterar en ningún momento el contenido interno actual de la Caché.


3. Matriz Genérica de Casos de Uso

Teniendo en cuenta las rutas del datapath y las políticas del MIPS y MC, la memoria lidia de la siguiente manera con los 9 escenarios estándar:

ID	Operación / Escenario	Maestro	Destino	Condición	Bus?	Flujo resultante
1	MIPS Acceso a Scratchpad	MIPS	MemScratch	Address en rango dedicado.	No	Petición directa por La Scratchpad responde en 1 ciclo.
2	Acierto LECTURA Caché	MIPS	Caché	Instr. lw / Hit=1.	No	El MC verifica Tag+Validez y responde en 1 ciclo.
3	Acierto ESCRITURA Caché	MIPS	Caché	Instr. sw / Hit=1.	No	Se sobrescribe la palabra y se levanta DirtyBit=1.
4	Fallo de LECTURA Caché	Caché	RAM	Instr. lw / Hit=0.	Sí	MC detiene pipeline, de bus, transfiere bloque a la vía y presenta el dato.
5	Fallo ESCRITURA Caché	Caché	RAM	Instr. sw / Hit=0.	Sí	<i>Write-Around</i> : Sin cambiar. Pide bus y escribe directamente en RAM.
6	Desalojo de Bloque (CopyBack)	Caché	RAM	Fallo que precisa vía con DirtyBit=1.	Sí	Pide bus, vuelca bloque sucio a RAM y reanuda la petición pendiente.
7	DMA E/S a M. Principal	Mód. E/S	RAM	Actividad de E/S externa.	Sí	Árbitro cede bus al periférico; transmite ráfaga a RAM.
8	DMA E/S a MemScratch	Mód. E/S	Scratchpad	Datos externos críticos (GPU/Red).	Sí	Árbitro cede bus; datos DMA van a Scratchpad permitiendo al MC computar en L1.
9	Colisión de Maestros	Caché/E/S	Árbitro	Petición sincrónica simultánea.	Sí	Árbitro detecta colisión Req , aplica RoundRobin/Prioridad y concede Grant ganador.

UC de la caché: diagrama y tabla de estados

Diagrama de estados



Resumen de estados

Estado	Condición	Siguiente	Señales clave
Inicio	sin acceso	Inicio	$ready = 1$
Inicio	hit de lectura	Inicio	$ready = 1$, $inc_r = 1$, $mux_output = 00$
Inicio	hit de escritura	Inicio	$ready = 1$, $MC_WE0/1$, $Update_dirty = 1$, $inc_w = 1$
Inicio	miss cacheable o acceso no cacheable	PedirBus	$Bus_req = 1$

PedirBus	$grant = 0$	PedirBus	$Bus_req = 1$
PedirBus	$grant = 1$	EnviarAddr	$Bus_req = 1$
EnviarAddr	$DevSel = 0$	ErrorBus	$Frame = 1,$ $MC_send_addr_ctrl = 1$
EnviarAddr	non-cacheable	TransferPalabra	$Frame = 1, block_addr = 0$
EnviarAddr	cacheable y dirty	CopyBack	$Frame = 1, send_dirty = 1,$ $MC_bus_Write = 1$
EnviarAddr	cacheable y clean	FetchBloque	$Frame = 1, MC_bus_Read = 1,$ $block_addr = 1$
CopyBack	no termina bloque	CopyBack	$MC_send_data = 1,$ $count_enable = 1$
CopyBack	termina bloque	EnviarAddr	$last_word = 1,$ $Block_copied_back = 1,$ $Update_dirty = 1$
FetchBloque	no termina bloque	FetchBloque	$MC_WE0/1, mux_origen = 1,$ $count_enable = 1$
FetchBloque	termina bloque	FinAcceso	$last_word = 1,$ $MC_tags_WE = 1, inc_m = 1$
TransferPalabra	$TRDY = 0$	TransferPalabra	$Frame = 1$
TransferPalabra	$TRDY = 1$	FinAcceso	lectura: $mux_output = 01$, escri- tura: $MC_send_data = 1$
ErrorBus	siempre	Inicio	$ready = 1, next_error_state =$ $memory_error,$ $load_addr_error = 1$
FinAcceso	siempre	Inicio	cierre del acceso