


ESTRUCTURA DE COMPUTADORES Examen - 15 de noviembre de 2023

Nombre DNI

1. (2 ptos) Considere un computador con una memoria principal, una memoria cache, una cache de víctima y un buffer de prebúsqueda.

Indicar las diferentes situaciones que se pueden presentar cuando se referencia una dirección de memoria principal, indicando las transferencias de bloques que se producen en cada una de ellas.

2. (1,5 ptos) Basándose en la figura siguiente indica cuáles son las ecuaciones que controlan ForwardBE y Flush E



- 3. (3.5 puntos) Sea un procesador segmentado con las siguientes características:
 - Se puede escribir un dato en el banco de registros y leer su nuevo valor en el mismo ciclo.
 - Los saltos se resuelven en la etapa de ejecución y se cancelan las siguientes instrucciones si el salto es tomado.
 - La detección de todo tipo de riesgos y generación de paradas se realiza en la etapa de decodificación.
 - Los riesgos de EDE entre dos instrucciones A y B tal que A precede a B se resuelven mediante inhibición de escritura de la instrucción A.
 - Las unidades funcionales de las que dispone el procesador son las siguientes:

Unidad funcional	Cantidad	Latencia	Segmentación
FP Add	2	3	Sí
FP Mul	2	4	Sí
Int ALU	1	1	No

Para el siguiente código, con x3=32:

- a. Representar el diagrama instrucción-tiempo para la primera iteración e indicar claramente los cortocircuitos realizados. Indicar claramente las paradas y sus causas.
- b. Calcula el CPI de la ejecución completa del código.
- c. Trata de reordenar el código eliminando el mayor número de paradas y calcula de nuevo su CPI.
- 4. (3 ptos) En un computador con caches separadas de datos e instrucciones, de 32KB cada una y bloques de 256 bytes, se quiere ejecutar el siguiente código C, que realiza la operación matricial C = A+B:

Asumiendo que la matriz A se ubica en la dirección 0x0C000000, que B y C se almacenan consecutivamente a continuación de A, y que en la traducción a ensamblador del código anterior las variables i y j se ubican en un registro y que las direcciones de comienzo de los arrays están también en registro, se pide:

- a. Calcular el número de fallos y de aciertos de la cache de datos en lectura (load) y en escritura (store) si la cache es de emplazamiento directo sin asignación en escritura.
- b. Repetir el cálculo para una cache asociativa por conjuntos con asignación en escritura, de 2 vías, con política de reemplazamiento LRU.