ESTRUCTURA DE COMPUTADORES Examen - 16 de noviembre de 2022

Nombre DNI

- 1. (3 ptos) Sea un procesador segmentado con las siguientes características:
- Un dato se puede leer y escribir en el banco de registros en el mismo ciclo de reloj.
- Existe anticipación de operandos o cortocircuito desde los registros del pipeline.
- Los saltos se resuelven en la etapa de ejecución, con cortocircuito y se cancelan las siguientes instrucciones si el salto es tomado.
- La detección de todo tipo de riesgos (estructurales y LDE) y generación de paradas se realiza en la etapa de decodificación.
- Los riesgos EDE se resuelven mediante paradas hasta que la instrucción ya lanzada entre en la etapa de memoria (en ese momento la segunda instrucción saldría de su etapa ID).

Las unidades funcionales de las que dispone el procesador son las siguientes:

	<u> </u>		
UF	Cantidad	Latencia	Segmentación
FP ADD	1	2	Sí
FP MUL	1	3	Sí
INT ALU	1	1	No

a. (2,5 ptos) Completar el diagrama instrucción-tiempo correspondiente a la primera iteración y las dos primeras instrucciones de la segunda iteración del siguiente fragmento de código, indicando **claramente** los cortocircuitos realizados, las paradas y sus causas. Inicialmente x1=0 y x2=120.

loop: flw f1, 0(x1) fmul.s f4, f1, f0 fmul.s f3, f1, f3 fmul.s f0, f1, f4 fadd.s f0, f1, f4 addi x1, x1, 4 bne x1, x2, loop addi x1, x1, 4 addi x2, x2, -8

- b. (0,5 ptos) Calcular el CPI
- 2. (2 ptos) Sobre la estructura del computador RISC-V segmentado se está ejecutando un código. En un momento dado en la etapa de Memoria se encuentra la instrucción add x3, x4, x7 y en la etapa de Ejecución, EX, se encuentra la instrucción addi x3, x3, x1.
 - (1 pto) Indicar el valor de todos los puntos de control en estas etapas y los valores de ForwardAE y ForwardBE.
 - (1 pto) Escribir las ecuaciones que generan los valores de ForwardAE.
- 3. (3 ptos) Sea un computador con una memoria principal de 1Mbyte, direccionable en bytes, al que se dota de una memoria cache de 8K bytes, con líneas de 512 bytes, y prebúsqueda bajo fallo (en caso de fallo se traen a la cache el bloque que lo provoca y el siguiente).

Sea la secuencia de acceso a memoria principal dada por las siguientes direcciones: 0x23345, 0x713BF, 0x71584 Muestre la evolución de la cache mostrando las etiquetas y bloques modificados, indicando los fallos y las prebúsquedas que se producen en los siguientes casos:

- a) Una organización directa
- b) Una organización asociativa por conjuntos de 2 vías, con algoritmo de reemplazo LRU
- 4. (2 ptos) Considere un computador con una memoria principal, una memoria cache, una cache de víctima y un buffer de prebúsqueda.

Indicar las diferentes situaciones que se pueden presentar cuando se referencia una dirección de memoria principal, indicando las transferencias de bloques que se producen en cada una de ellas.