



ESTRUCTURA DE COMPUTADORES

Dpto. Arquitectura de Computadores y Automática
Universidad Complutense de Madrid




¿QUÉ VAMOS A ESTUDIAR?

- ⊙ Contenido de la asignatura.
 - ⊙ Niveles de descripción de un computador:
 - Arquitectura vs. Estructura vs. Implementación
 - ⊙ Reparto de contenidos EC-FC
- ⊙ Rendimiento
- ⊙ ¿Por qué necesito conocer la estructura de un computador?
- ⊙ Temario
- ⊙ Método de evaluación



NIVELES DE DESCRIPCIÓN





REPARTO DE LOS CONTENIDOS EC-FC

Temario de FC


- ⊙ Introducción al computador: modelo Von Neumann.
- ⊙ Repertorio de instrucciones y lenguaje ensamblador.
- ⊙ Diseño del procesador.
- ⊙ Introducción a la jerarquía de memoria. Memoria Cache

Temario de EC

- ⊙ Diseño del procesador.
- ⊙ Jerarquía de memoria.
- ⊙ Entrada/Salida
- ⊙ Arquitecturas avanzadas




ESTRUCTURA DE UN COMPUTADOR






RENDIMIENTO DE PROCESADORES



• J.L. Hennessy y D.A. Patterson. *Computer Architecture 6th ed.*




CICLO DE RELOJ



- J.L. Hennessy y D.A. Patterson. *Computer Architecture 6th ed.*




GAP MEMORIA-PROCESADOR




- J.L. Hennessy y D.A. Patterson. *Computer Architecture 6th ed.*




JERARQUÍA DE MEMORIA



(A) Memory hierarchy for a personal mobile device



(B) Memory hierarchy for a laptop or a desktop




(C) Memory hierarchy for server

• J.L. Hennessy y D.A. Patterson. *Computer Architecture 6th ed.*



JERARQUÍA DE MEMORIA: I7 (2010)



J.L. Hennessy y D.A. Patterson. *Computer Architecture* 6th ed.



¿POR QUÉ ESTUDIAR EC?

- ⊙ Performance Engineering of software systems (MIT):
 - ⊙ “obtaining good performance requires:
 - a comprehensive understanding of all layers of the underlying platform,
 - deep insight into the computation at hand,
 - and the ingenuity and creativity required to obtain an effective mapping of the computation onto the machine”
 - ⊙ Videos:
 - <https://www.youtube.com/watch?v=f8XdvIO8JxE> (a partir del minuto 36)
 - ⊙ Resumen: <https://www.dualshockers.com/naughty-dog-explains-ps4s-cpu-memory-and-more-in-detail-and-how-they-can-make-them-run-really-fast/>
 - Lección 1: multiplicación de matrices 5 órdenes de magnitud más rápida (a partir del minuto 30).

<https://ocw.mit.edu/courses/electrical-engineering-and-computer-science/6-172-performance-engineering-of-software-systems-fall-2018/lecture-videos/lecture-1-intro-and-matrix-multiplication/>



TEMARIO

- ⊙ Tema 1: Diseño del procesador segmentado
- ⊙ Tema 2: Memoria cache
- ⊙ Tema 3: Memoria virtual
- ⊙ Tema 4: Sistema de E/S. Interrupciones, buses y DMA
- ⊙ Tema 5: Arquitecturas avanzadas



BIBLIOGRAFÍA

- © W. Stallings; Computer Organization and Architecture, 10ª ed. Prentice Hall 2016.
- © D. A. Patterson & J. L. Hennessy; Computer Organization and Design. The Hardware/Software Interface, RISC-V edition, Morgan Kaufmann 2018.
- © J. L. Hennessy & D. A. Patterson; Computer Architecture. A Quantitative Approach, Morgan Kaufmann, 6ª ed. 2017
- © S. Harris y D. Harris."Digital Design and Computer Architecture. RISC-V Edition", Morgan Kaufmann 2022



MÉTODO DE EVALUACIÓN

- ⊙ Para la evaluación se tienen en cuenta los siguientes elementos:
 - ⊙ **Notas de clase** (problemas, controles y presentaciones)
 - ⊙ **Exámenes:**
 - Examen la convocatoria ordinaria y de la extraordinaria.
 - Formados por cuestiones teóricas y problemas.
- ⊙ $\text{Calificación} = \text{Nota del examen} * 0,8 + \text{Nota pruebas de clase} * 0,2$



TUTORÍAS

- ⊙ Despacho 336 Facultad de Informática
- ⊙ Horario:
 - ⊙ LX: 13:00-15:00
 - ⊙ En cualquier momento bajo petición



- © Código ético de la ACM:

<https://www.acm.org/about/code-of-ethics>

- © Normas y procedimientos en situaciones de copia, fraude y/o plagio en la Facultad de Informática

<http://informatica.ucm.es/data/cont/media/www/pag-60357/Normativa%20anticopias.pdf>