# MIPS 1 in VHDL

**HDL Lab - SS 2015** 

Bahri Enis Demirtel, Carlos Minamisava Faria, Lukas Jäger, Patrick Appenheimer



Fachbereich Elektrotechnik und Informationstechnik Fachgebiet Integrated Electronic Systems Lab

### **Inhaltsverzeichnis**

i

#### 1 Introduction

Intro words

1

# 2 Design

2.1 ALU			
2.2 Datapath			
2.3 Controlpath			

#### 3 Evaluation

## 4 Synthesis

### Conclusion