
## INC Projekt UART

Výstupní zpráva

Dominik Horut xhorut01

## 1 Architektura navrženého obvodu




Obvod se skládá z těchto komponent:

- FSM Finite State Machine (stavový automat)
- $\bullet$   $CNT\_CLK$  čítač hodinového signálu
- $\bullet$   $CNT\_BIT$  čítač přenesených bitů
- DC 4 8 dekodér 4-8 nastavující výstup

Obvod čeká na START bit, poté čeká 24 hodinových signálů pomocí  $CNT\_CLK$  na MID bit prvního bitu a přímá další jednotlivé bity z portu DIN, které pomocí dekodéru zapisuje na DOUT (počet těchto přijímaných bitů je měřen pomocí  $CNT\_BIT$ ).

## 2 Návrh automatu - Finite State Machine



Automat je složen z pěti stavů: START\_BIT, FIRST\_BIT, READ\_DATA, STOP\_BIT a VALID\_SIG

Tyto stavy pak mají tyto výstupy:

- DIN reprezentace datového toku
- CNT\_CLK čítač hodinového signálu, který nejprve počítá dobu mezi START bitem a MID bitem prvního bitu, ve stavu STOP\_BIT je pak použit na indikaci 16 hodinových cyklů
- CNT\_BIT čítač přenesených bitů

Automat je na počátku uveden do stavu  $START\_BIT$ , kde automat čeká na START bit (tedy DIN=0). Poté se automat přepne do stavu  $FIRST\_BIT$ , kde čeká na MID bit prvního bitu (to trvá 24 hodinových cyklů). Následně se přesune do stavu  $READ\_DATA$ , kde je přečteno zbylých 7 bitů. Po přečtení všech 8 bitů ( $CNT\_BIT=8$ ) dojde k přepnutí do stavu  $STOP\_BIT$  a čeká na STOP bit (DIN=1). Poté už se přesune do stavu  $VALID\_SIG$  a zpět do stavu  $START\_BIT$ , kde opět čeká na přenos dalšího datového slova.

