

LDO με pMOS Pass Element

116 — Σχεδίαση Συστημάτων VLSI

Ομάδα 02

Αντώνης ΚΑΠΕΤΑΝΙΟΣ	AEM 10417	kapetaat@ece.auth.gr
Παναγιώτης ΠΑΠΑΔΟΠΟΥΛΟΣ	AEM 10697	ppapadoe@ece.auth.gr

Περιεχόμενα


1	Εισαγωγή	1
1.1	Αρχή Λειτουργίας	1
1.2	Δομή της Αναφοράς	2
2	Ενισχυτής Σφάλματος	3
2.1	Εκτίμηση των Λόγων των Transistor	3
2.2	Προσομοιώσεις	5
2.2.1	Εύρος Ζώνης	5
2.2.2	Ρυθμός Μεταβολής	6
2.2.3	Απόκριση Κέρδους και Φάσης	7
2.3	Φυσικό Σχέδιο	8
3	Ρυθμιστής LDO	11
3.1	Διαστασιολόγηση Στοιχείου Διέλευσης (M_{pe})	11
3.2	Προσομοιώσεις	11
3.2.1	Παραμετρική Ανάλυση: Ρύθμιση του Στοιχείου Διεύλεσης	11
3.2.2	Ρύθμιση Γραμμής	12
3.2.3	Ρύθμιση Φορτίου	13
3.3	Κατανάλωση Ισχύος	14
3.3.1	Θεωρητικό Υπόβαθρο και Σημασία	14
3.3.2	Μεθοδολογία Προσομοίωσης	14
3.3.3	Ανάλυση Αποτελεσμάτων	15
3.4	Φυσικό Σχέδιο	15
3.4.1	Στρατηγική Χωροθέτησης	16
3.4.2	Στοιχείο Διέλευσης	16
3.4.3	Αντιστάσεις Ανάδρασης	17
3.4.4	Σχεδίαση Επαφών	17
3.4.5	Φαινόμενο Κεραίας	17
A'	Φυσικό σχέδιο	19
	Αναφορές	23

1 Εισαγωγή

Στην παρούσα αναφορά εξετάζεται και σχεδιάζεται ένας απλός low-dropout (LDO) ρυθμιστής με pMOS στοιχείο διέλευσης (pass element). Το σύστημα θα πρέπει να λειτουργεί με τάση τροφοδοσίας $V_{in} = 1.2V$ και στην έξοδό του να παρέχει σταθερή τάση $V_{out} = 0.8V$ σε φορτίο σταθερού ρεύματος, $I_{load} = 1mA$.

Το LDO αποτελείται από έναν ενισχυτή σφάλματος (error amplifier - EA), ένα pMOS transistor ως στοιχείο διέλευσης και ένα δίκτυο ανάδρασης $R_f - R_1$.

Η σχεδίαση του συστήματος γίνεται στην τεχνολογία GPDK045. Λόγω της τάσης τροφοδοσίας, 1.2V, επιλέχθηκαν τα transistor nmos2v και pmos2v με ονομαστική τάση 1.8V [1].



Σχήμα 1.1: Σχηματικό του ζητούμενου LDO με pMOS στοιχείο διέλευσης, M_{pe} , και φορτίο σταθερού ρεύματος, I_{load} . Είναι $V_{in} = 1.2V$, $V_{out} = 0.8V$, $V_{ref} = 0.6V$ και $I_{load} = 1mA$.

1.1 Αρχή Λειτουργίας

Ο ενισχυτής σφάλματος συγκρίνει την τιμή της τάσης στην μη αναστρέφουσα είσοδο με την τάση αναφοράς, στην αναστρέφουσα είσοδο. Λόγω του διαιρέτη τάσης $R_f - R_1$, η τάση στην μη αναστρέφουσα είσοδο είναι

$$V_+ = \frac{R_1}{R_f + R_1} V_{out}.$$

Στην περίπτωση που είναι $V_{ref} = V_- \geq V_+$ θα πρέπει η έξοδος του ενισχυτή να εφαρμόσει στην πύλη του στοιχείου διέλευσης M_{pe} κατάλληλο δυναμικό ώστε να άγει και η πτώση τάσης μεταξύ πηγής και εκροής να είναι $V_{sd} = 0.4V$. Εάν $V_{ref} = V_- \leq V_+$ το στοιχείο διέλευσης δεν χρειάζεται να παρέχει ρεύμα στο φορτίο, κι επομένως, να άγει.

Οι τιμές των αντιστάσεων του δικτύου ανάδρασης επιλέχθηκαν έτσι, ώστε για $V_{out} = 0.8V$ η τάση στην μη αναστρέφουσα είσοδο να είναι ίση με την τάση αναφοράς, 0.6V και επιπλέον, όταν το στοιχείο διέλευσης άγει, το μεγαλύτερο μέρος του ρεύματος I_{ds} να αποδίδεται στο φορτίο και το ρεύμα στο δίκτυο ανάδρασης, I_f , να είναι πολύ μικρό. Έτσι, για την R_f επιλέχθηκε η τιμή των 47kΩ και προέκυψε η $R_1 = 141kΩ$.

Η V_{sd} καλείται «dropout voltage» [2]. Ο συντελεστής απόδοσης ισχύος, η , για το συγκεκριμένο σύστημα –όπως ορίζεται στο [2]– είναι

$$\eta = \frac{V_{out}}{V_{in}} = \frac{0.8}{1.2} V/V = 0.6$$

Ο εν λόγω LDO regulator ανήκει στους αναλογικούς LDO (A-LDO [2]) και συγκεκριμένα στην υποκατηγορία των LDO χωρίς πυκνωτή παράλληλα στο φορτίο (C-free [2]). Ο πυκνωτής παράλληλα στο φορτίο βελτιώνει τη συχνотική απόκριση του συστήματος αναδιανέμοντάς τους

πόλους που προκύπτουν στην έξοδο του ενισχυτή και στο στοιχείο διέλευσης [2] και βελτιώνει την απόκριση του συστήματος σε απότομες αλλαγές του φορτίου [2]. Ωστόσο, η χωρητικότητά του κυμαίνεται στην τάξη των nF [2] κι επομένως τοποθετείται εκτός του ολοκληρωμένου κυκλώματος [2].

Στις C-free αρχιτεκτονικές χρησιμοποιείται χωρητικότητα Miller μεταξύ των ενισχυτών και της εξόδου του συστήματος για ευστάθεια [2]. Στην περίπτωση που το στοιχείο διέλευσης έχει μεγάλο λόγο $S = L/w$, η παρασιτική χωρητικότητα πύλης-εκροής, C_{gd} , λειτουργεί σαν χωρητικότητα Miller [2] εξαλείφοντας την ανάγκη για χρήση διακριτού πυκνωτή.

1.2 Δομή της Αναφοράς


Στην ενότητα 2 παρουσιάζεται η διαδικασία σχεδίασης του ενισχυτή σφάλματος (ενός σταδίου), σχετικές προσομοιώσεις, χαρακτηριστικά του ενισχυτή και το φυσικό του σχέδιο.

Στην ενότητα 3 παρουσιάζεται η διαδικασία σχεδίασης του LDO και οι σχετικές προσομοιώσεις. Επιπλέον, προσομοιώνεται η συμπεριφορά του συστήματος με μεταβολή της τάσης τροφοδοσίας $\pm 10\%$: $1.08V \leq V_{in} \leq 1.32V$, και με μεταβολή του ρεύματος του φορτίου $\pm 10\%$: $0.9mA \leq I_{load} \leq 1.1mA$. Γίνονται προσομοιώσεις για TT, SS και FF corners. Τέλος, παρατίθεται και σχολιάζεται το φυσικό σχέδιο του LDO.

Στο παράρτημα Α' παρατίθενται το φυσικό σχέδιο του ενισχυτή σφάλματος και το φυσικό σχέδιο του LDO με μαύρο φόντο προκειμένου να είναι περισσότερο ευανάγνωστα.

2 Ενισχυτής Σφάλματος

Ο ενισχυτής σφάλματος (error amplifier) θα υλοποιηθεί με ένα nMOS διαφορικό ζεύγος εισόδου με ενεργό φορτίο P₃ και P₄ όπως φαίνεται στο σχήμα 2.1. Λαμβάνεται απλή έξοδος από την πλευρά του N₂. Στην σχεδίαση συμπεριλαμβάνονται και τα N₅ και N₆, μέρος του κυκλώματος πόλωσης. Αρχικά, στην υποενότητα 2.1 γίνεται μία εκτίμηση των λόγων των transistor επιβάλλοντας κάποιες προδιαγραφές. Έπειτα, στην υποενότητα 2.2 αναφέρονται οι τροποποιήσεις που έγιναν και παρουσιάζονται οι προσομοιώσεις που πραγματοποιήθηκαν. Τέλος, στην υποενότητα 2.3 παρατίθεται και σχολιάζεται το φυσικό σχέδιο του ενισχυτή.



Σχήμα 2.1: Σχηματικό ενισχυτή σφάλματος. Αποτελείται από ένα διαφορικό nMOS ζεύγος, N₁ και N₂, ενεργό φορτίο pMOS, P₃ και P₄, με το P₃ σε συνδεσμολογία διόδου και τον καθρέπτη ρεύματος, N₅ και N₆. Οδηγεί, στην έξοδο, χωρητικό φορτίο, C_{load}.

2.1 Εκτίμηση των Λόγων των Transistor

Η συνάρτηση μεταφοράς του ενισχυτή του σχήματος 2.1 δίνεται από την εξίσωση (2.1) [3].

$$H(s) = \mathcal{L} \left[\frac{v_{out}}{v_{in}} \right] (s) = \frac{A_0 \left(2 + \frac{s}{\omega_{p2}} \right)}{\left(1 + \frac{s}{\omega_{p1}} \right) \left(1 + \frac{s}{\omega_{p2}} \right)}, \quad (2.1)$$

όπου A₀ είναι το dc κέρδος και ω_{p1}, ω_{p2} είναι οι δύο πόλοι της H. Το dc κέρδος είναι [3]

$$A_0 = g_{mn} (r_{on} \parallel r_{op}) = g_{mn} \frac{r_{on} r_{op}}{r_{on} + r_{op}}.$$

Ο πρώτος πόλος οφείλεται στο μονοπάτι N₁ → P₃ → P₄ [3] και δίνεται προσεγγιστικά από την έκφραση

$$\omega_{p1} \approx \left[(r_{on} \parallel r_{op}) C_{load} \right]^{-1} = \frac{r_{on} + r_{op}}{r_{on} r_{op} C_{load}}. \quad (2.2)$$

Ο δεύτερος πόλος οφείλεται στο μονοπάτι N₁ → N₂ [3] και δίνεται προσεγγιστικά από την έκφραση

$$\omega_{p2} \approx \frac{g_{mp}}{C_E}, \quad (2.3)$$

όπου C_E είναι η ισοδύναμη χωρητικότητα στον κόμβο E προς τη γείωση. Η ισοδύναμη χωρητικότητα οφείλεται, μεταξύ άλλων, στις παρασιτικές χωρητικότητες C_{gs3} , C_{gs4} , στο φαινόμενο Miller των C_{gd1} και C_{gd4} [3].

Επιπλέον, η (2.1) παρουσιάζει μηδενικό στη συχνότητα $\omega_z = 2g_{mp}/C_E = 2\omega_{p2}$.

Ο ενισχυτής θα οδηγή την πύλη του M_{pe} , όπως φαίνεται στο σχήμα 1.1. Λόγω του μεγάλου μεγέθους του M_{pe} , η χωρητικότητα φορτίου του ενισχυτή σφάλματος μπορεί να θεωρηθεί επαρκώς μεγαλύτερη των παρασιτικών χωρητικότητων των transistor του ενισχυτή. Επομένως, για απλούστευση των υπολογισμών, θεωρούμε πως στον κόμβο E κυριαρχεί η χωρητικότητα φορτίου, C_{load} .

Έστω πως απαιτούμε συχνότητα μοναδιαίου κέρδους $f_u = 5\text{MHz}$, dc κέρδος $A_0 = 5\text{V/V}$, μέγιστη χωρητικότητα φορτίου $\max(C_{load}) = 25\text{pF}$ και ρυθμό μεταβολής εξόδου (slew rate) $SR = 10\text{V}/\mu\text{s}$.

Για τα ρεύματα των transistor N_1 , N_2 , P_3 , P_4 και N_5 ισχύει $i_{d5} = 2i_{di}, \forall i \in [1, 4]$ [4]. Το i_{d5} προσδιορίζεται μέσω του ρυθμού μεταβολής εξόδου: $i_{d5} = SR \cdot C_{load}$. Θεωρώντας τα P_3 και P_4 στην περιοχή κορεσμού μπορούμε να υπολογίσουμε τον λόγο τους, $S = W/L$, (αγνοώντας την διαμόρφωση καναλιού) μέσω της (2.4) [5].

$$i_{d3} = i_{d4} = \frac{1}{2}k'_pS_3 (v_{sg3} - |V_{th,p}|)^2, \quad (2.4)$$

όπου $v_{sg3} = V_{DD} - \max(v_{in}) + V_{th,n}$ θεωρώντας πως τα N_1 και N_2 λειτουργούν στην περιοχή κορεσμού ($v_{gd} \leq V_{th,n}$ [5]). Επομένως, το πλάτος, W , των transistor P_3 και P_4 δίνεται από την έκφραση (2.5).

$$W_3 = W_4 = L \frac{i_{d5}}{k'_p [V_{DD} - \max(v_{in}) + V_{th,n} - |V_{th,p}|]^2}, \quad (2.5)$$

όπου L το μήκος του καναλιού.

Η διαγωγιμότητα των transistor N_1 και N_2 μπορεί να υπολογιστεί μέσω της συχνότητας μοναδιαίου κέρδους. Θα είναι $\omega_u = A_0\omega_{p1}$ [5]. Δηλαδή, προκύπτει για τα N_1 και N_2 : $g_{mn} = 2\pi f_u C_{load}$. Η έκφραση του ρεύματος στον κορεσμό είναι

$$i_{d1} = i_{d2} = \frac{g_{mn}^2}{2k'_nS_1}. \quad (2.6)$$

Επομένως, το μήκος των το πλάτος, W , των transistor N_1 και N_2 δίνεται από την έκφραση (2.7).

$$W_1 = W_2 = L \frac{g_{mn}^2}{k'_n i_{d5}}. \quad (2.7)$$

Τέλος, ο λόγος του transistor N_5 (λειτουργεί στην περιοχή κορεσμού) δίνεται από την (2.8).

$$W_5 = L \frac{2i_{d5}}{k'_n v_{ds5,sat}^2}, \quad (2.8)$$

όπου

$$v_{ds5,sat} = \min(v_{in}) - \sqrt{\frac{i_{d5}}{k'_n S_1}} - V_{th,n}.$$

Για την εκτίμηση της τιμής της παραμέτρου διαγωγιμότητας, k' , και της τάσης κατωφλίου, V_{th} , τα transistor προσομοιώθηκαν στην περιοχή κορεσμού με δύο διαφορετικές διαφορές δυναμικού πύλης-πηγής, v_{sg} . Στην πρώτη προσομοίωση ήταν $|V_{sg}| = 1\text{V}$ και στην δεύτερη ήταν $|V_{sg}| = 0.9\text{V}$. Αγνοώντας το φαινόμενο διαμόρφωσης καναλιού, η τάση κατωφλίου εκτιμάται μέσω της σχέσης (2.9).

$$|V_{th}| = \frac{V_{sg} - \sqrt{I_{ds,1V}/I_{ds,900mV}}}{1 - \sqrt{I_{ds,1V}/I_{ds,900mV}}} \quad (2.9)$$

Έχοντας την εκτίμηση της τάσης κατωφλίου, η παράμετρος διαγωγιμότητας είναι

$$k' = 2I_{ds} \cdot \left[\frac{W}{L} (V_{sg} - |V_{th}|)^2 \right]^{-1} \quad (2.10)$$

Έτσι, για τα nMOS nmos2n προκύπτει $V_{th,n} = 0.35542\text{V}$ και $k'_n = 9.9336\text{E}-5\text{A/V}^2$. Για τα pMOS pmos2n προκύπτει $V_{th,p} = -0.25710\text{V}$ και $k'_p = 6.4448\text{E}-5\text{A/V}^2$. Οι τιμές αυτές δεν είναι σταθερές, αλλάζουν βάσει της συνδεσμολογίας των ακροδεκτών, του μεγέθους των συσκευών και άλλων φαινομένων που δεν έχουν ληφθεί υπόψιν.


Οι εκτιμήσεις για τα μεγέθη του transistor, βάσει των παραπάνω, συνοψίζονται στον πίνακα 2.1. Το μήκος όλων των transistor είναι το ελάχιστο δυνατό, $L = 150\text{nm}$. Το I_{d5} προέκυψε $250\mu\text{A}$.

	N ₁	N ₂	P ₃	P ₄	N ₅	N ₆
W (μm)	3.725841	3.725841	2.343177	2.343177	25.01529	25.01529
L (nm)	150	150	150	150	150	150
S	24.83894	24.83894	15.62118	15.62118	166.7686	166.7686

Πίνακας 2.1: Εκτιμώμενο μήκος καναλιού (L), πλάτος (W) και λόγος $S = W/L$ για τα transistor του ενισχυτή σφάλματος.

2.2 Προσομοιώσεις

Στην παρούσα ενότητα παρουσιάζονται τα αποτελέσματα των προσομοιώσεων (AC και Transient Analysis) για τον χαρακτηρισμό της συμπεριφοράς του κυκλώματος. Τα αποτελέσματα επαληθεύονται βάσει της θεωρητικής ανάλυσης απόκρισης συχνότητας ενισχυτών CMOS.




Σχήμα 2.2: Σχηματικό του ενισχυτή σφάλματος που χρησιμοποιήθηκε για τις προσομοιώσεις και για το φυσικό σχέδιο.

2.2.1 Εύρος Ζώνης


Η απόκριση συχνότητας του ενισχυτή παρουσιάζεται στο Σχήμα 2.3. Παρατηρούμε ότι το κέρδος τάσης παραμένει σταθερό στις χαμηλές συχνότητες, γεγονός που αντιστοιχεί στο DC κέρδος (A_0) της διάταξης, ενώ η πτώση του κέρδους στις υψηλές συχνότητες ακολουθεί τη χαρακτηριστική συμπεριφορά συστήματος δύο πόλων [3].

Το εύρος ζώνης -3dB (BW) μετρήθηκε στα 1.71MHz . Η τιμή αυτή προσδιορίζεται στο σημείο όπου το κέρδος τάσης μειώνεται στο 70.7% (ή -3dB) της μέγιστης τιμής του, επαληθεύοντας τον τυπικό ορισμό της συχνότητας $\omega_{-3\text{dB}}$ για αναλογικά κυκλώματα, όπως ορίζεται στη σχέση

$\|H(j\omega)\| = A_0/\sqrt{2}$ [3]. Η συχνότητα μοναδιαίου κέρδους, ω_u : $20 \log H(s_u) = 0\text{dB}$, είναι πάνω από 100MHz με το δίκτυο ανάδρασης του σχήματος 2.3.



Σχήμα 2.3: Διάγραμμα απόκρισης συχνότητας (AC Analysis). Το εύρος ζώνης -3dB εντοπίζεται στη συχνότητα των 1.71MHz.




Σχήμα 2.4: Το σχηματικό που χρησιμοποιήθηκε για την εύρεση του εύρους ζώνης.

2.2.2 Ρυθμός Μεταβολής


Η μεταβατική απόκριση του κυκλώματος σε βηματική είσοδο απεικονίζεται στο Σχήμα 2.5. Η ανάλυση αυτή είναι κρίσιμη για τον προσδιορισμό της ταχύτητας με την οποία η έξοδος μπορεί να ακολουθήσει απότομες μεταβολές της εισόδου.

Όπως φαίνεται στο διάγραμμα, η τάση εξόδου ανέρχεται ομαλά χωρίς έντονα φαινόμενα υπερύψωσης (overshoot), γεγονός που υποδηλώνει ευσταθή συμπεριφορά. Ο ρυθμός μεταβολής

τάσης (Slew Rate) υπολογίστηκε από την κλίση της καμπύλης για τα σημεία που αντιστοιχούν στην ανύψωση από 10% έως 90%, και βρέθηκε ίσος με 41V/μs.



Σχήμα 2.5: Μεταβατική απόκριση (Transient Response) σε βηματική είσοδο. Ο ρυθμός μεταβολής (Slew Rate) υπολογίστηκε στα 41V/μs.




Σχήμα 2.6: Το σχηματικό που χρησιμοποιήθηκε για την εύρεση του ρυθμού μεταβολής.

2.2.3 Απόκριση Κέρδους και Φάσης


Το Σχήμα 2.7 παρουσιάζει το συνδυαστικό διάγραμμα Bode για το μέτρο του κέρδους και το περιθώριο φάσης μέσω ανάλυσης ευστάθειας (stb). Όσον αφορά το κέρδος τάσης, παρατηρούμε ότι στις χαμηλές συχνότητες (DC) διατηρεί μια σταθερή μέγιστη τιμή, η οποία μετρήθηκε στα 49.7dB, πριν αρχίσει να μειώνεται μετά τη συχνότητα αποκοπής.

Το περιθώριο φάσης ξεκινάει, περίπου, από τις 150° και μειώνεται με την αύξηση της συχνότητας. Στην συχνότητα μοναδιαίου κέρδους, το περιθώριο φάσης είναι $79.55^\circ \geq 45^\circ$. Επομένως,

το σύστημα είναι ικανοποιητικά ευσταθές και είναι δύσκολη η εκκίνηση ταλάντωσης. Η καμπύλη του περιθωρίου φάσης, και συνεπώς της φάσης της εξόδου, ομοιάζει της χαρακτηριστικής καμπύλης συστημάτων δύο πόλων [3].



Σχήμα 2.7: Διάγραμμα Bode κέρδους και περιθωρίου φάσης. Η πτώση της φάσης ακολουθεί τη θεωρητική πρόβλεψη κυρίαρχου πόλου.



Σχήμα 2.8: Το σχηματικό που χρησιμοποιήθηκε για την εύρεση του κέρδους.

2.3 Φυσικό Σχέδιο


Το σχηματικό βάσει του οποίου πραγματοποιήθηκε το φυσικό σχέδιο φαίνεται στο σχήμα 2.2. Για τις κατακόρυφες διασυνδέσεις έχουν επιλεγθεί μέταλλα άρτιου αναγνωριστικού αριθμού/επιπέδου και για τις οριζόντιες έχουν επιλεγθεί μέταλλα περιττού αναγνωριστικού αριθμού/επιπέδου. Εξαιρέση της σύμβασης αυτής αποτελεί το δίκτυο net59 που συνδέει την εκροή του N_1 με την εκροή και την πύλη του P_3 και την πύλη του P_4 .

Κάθε transistor του σχήματος 2.1 έχει επιμεριστεί σε μικρότερα transistors με ίδιο μήκος καναλιού και δύο fingers με πλάτος τέτοιο, ώστε το συνολικό πλάτος να μένει σταθερό. Αυτό επιτρέπει την τοποθέτηση των ταιριασμένων transistor με κοινές τις περιοχές της πηγής όπως φαίνεται στο σχήμα 2.9. Σε κάθε τμήμα του επιμερισμένου transistor τα ρεύματα εκροής-πηγής είναι αντίρροπα. Η μεθοδολογία αυτή μειώνει την πιθανότητα τα transistor να μην είναι ταιριασμένα [6] και

εφαρμόζεται στο διαφορικό ζεύγος N_1-N_2 και στα ζεύγη των καθρεπτών ρεύματος N_5-N_6 και P_3-P_4 .

Το φυσικό σχέδιο του ενισχυτή σφάλματος φαίνεται στο σχήμα 2.10. Αριστερά είναι τοποθετημένα τα transistor $N_{5x}-N_{6x}$. Δεξιά πάνω είναι τοποθετημένα τα transistor $P_{3x}-P_{4x}$ και κάτω δεξιά είναι τοποθετημένο το διαφορικό ζεύγος $N_{1x}-N_{2x}$. Πάνω αριστερά έχει τοποθετηθεί η θετική τροφοδοσία V_{DD} και η διεπαφή με το κύκλωμα πόλωσης (bias). Κάτω αριστερά είναι τοποθετημένη η αρνητική τροφοδοσία V_{SS} . Πάνω δεξιά έχει τοποθετηθεί η έξοδος του ενισχυτή v_{out} και κάτω δεξιά είναι τοποθετημένες οι μη αναστρέφουσα είσοδος και αναστρέφουσα είσοδος, v_{in1} και v_{in2} , αντιστοίχως.

Τα nMOS στοιχεία περιβάλλονται από guard ring το οποίο πολώνει το p υπόστρωμα εφαρμόζοντας το δυναμικό V_{SS} . Τα pMOS στοιχεία περιβάλλονται από δύο guard rings. Το έσω guard ring πολώνει το πηγάδι τύπου n εφαρμόζοντας δυναμικό V_{DD} και το έξω guard ring εξασφαλίζει πως το p υπόστρωμα βρίσκεται σε χαμηλό δυναμικό εξασφαλίζοντας την ανάστροφη πόλωση της pn επαφής που δημιουργείται μεταξύ υποστρώματος p και πηγαδιού n.




Σχήμα 2.9: Φυσικό σχέδιο διαφορικού ζεύγους transistor με κοινή πηγή. Πηγή [6].

Πραγματοποιήθηκε dc προσομοίωση για την εύρεση των dc ρευμάτων. Ο αριθμός των vias επιλέχθηκε έτσι, ώστε -βάσει των ρευματικών πυκνοτήτων που αναφέρονται στο εγχειρίδιο της τεχνολογίας- να υπάρχει περιθώριο υποστήριξης ρευμάτων μεγαλύτερων αυτών της dc προσομοίωσης.

Το φυσικό σχέδιο του σχήματος 2.10 πέρασε επιτυχώς τους ελέγχους DRC (design rule check) και LVS (layout versus schematic) όπως φαίνεται στο σχήμα Α'.4 του παραρτήματος Α'.

Ελλείψει χρόνου κάποιοι συμβιβασμοί ήταν αναπόφευκτοι. Το φυσικό σχέδιο επιδέχεται βελτιώσεων όπως η χρήση dummy transistors προκειμένου τα ακραία τμήματα των transistor να μην έχουν διαφορετικές παραμέτρους από τα εσωτερικά τμήματα [6]. Επιπλέον, το μήκος των fingers των transistor $N_{5x}-N_{6x}$ θα επιλεγόταν μικρότερο ώστε να εξαλειφθεί η κενή επιφάνεια μεταξύ των guard rings των ζευγών $N_{1x}-N_{2x}$ και $N_{5x}-N_{6x}$.



Σχήμα 2.10: Φυσικό σχέδιο του ενισχυτή σφάλματος. Αριστερά: $N_{5x}-N_{6x}$. Δεξιά πάνω: $P_{3x}-P_{4x}$. Δεξιά κάτω: $N_{1x}-N_{2x}$. Στο σχήμα Α.3 το φυσικό σχέδιο παρατίθεται σε μαύρο φόντο.

3 Ρυθμιστής LDO

Αν και η βασική αρχή λειτουργίας και η απόδοση του LDO παρουσιάστηκαν συνοπτικά στην Ενότητα 1, η σχεδίαση σε επίπεδο transistor απαιτεί μια βαθύτερη ανάλυση της συμπεριφοράς μικρού σήματος, των παραμέτρων ρύθμισης και της διαστασιολόγησης των εξαρτημάτων. Η παρούσα ενότητα αναλύει τη θεωρητική εξαγωγή των μεγεθών του στοιχείου διέλευσης, την ανάλυση του δικτύου ανάρδρασης, παρουσιάζει τα αποτελέσματα των προσομοιώσεων που επιβεβαιώνουν την απόδοση του συστήματος και αναλύει το φυσικό σχέδιο του ρυθμιστή.

3.1 Διαστασιολόγηση Στοιχείου Διέλευσης (M_{pe})

Για να διασφαλιστεί ότι ο LDO πληροί τις προδιαγραφές $V_{out} = 0.8V$ με ρεύμα φορτίου $I_{load} = 1mA$ και τάση dropout $V_{sd} \approx 0.4V$, πρέπει να διαστασιολογηθεί κατάλληλα το pMOS στοιχείο διέλευσης (M_{pe}) και να αναλυθούν οι παράμετροι κλειστού βρόχου.

Το pMOS στοιχείο διέλευσης λειτουργεί στην περιοχή κορεσμού όταν η διαφορά τάσης εισόδου-εξόδου είναι επαρκώς υψηλή ($V_{sd} \geq V_{sg} - |V_{th,p}|$), λειτουργώντας ως πηγή ρεύματος ελεγχόμενη από τάση [4]. Ωστόσο, σε συνθήκες χαμηλού dropout, ενδέχεται να πλησιάσει την τριοδική περιοχή. Για την παρούσα σχεδίαση, η εξασφάλιση λειτουργίας στον κορεσμό προσφέρει καλύτερη απόρριψη θορύβου τροφοδοσίας. Το ρεύμα που διαρρέει το M_{pe} δίνεται από τη σχέση:

$$I_d = \frac{1}{2} \mu_p C_{ox} \left(\frac{W}{L} \right)_{pe} (V_{sg} - |V_{th,p}|)^2 (1 + \lambda V_{sd}) \quad (3.1)$$

Αγνοώντας αρχικά τη διαμόρφωση μήκους καναλιού, ο απαιτούμενος λόγος διαστάσεων $S_{pe} = (W/L)_{pe}$ για την υποστήριξη του μέγιστου ρεύματος φορτίου $I_{load, max}$ είναι:

$$S_{pe} = \frac{2I_{load, max}}{k'_p (V_{sg, max} - |V_{th,p}|)^2}, \quad (3.2)$$


όπου η $V_{sg, max}$ καθορίζεται από την ελάχιστη τάση εξόδου του ενισχυτή σφάλματος [3]. Με δεδομένες τις παραμέτρους διεργασίας που εκτιμήθηκαν στην Ενότητα 2 ($k'_p \approx 64.4 \mu A V^{-2}$) και στοχεύοντας σε ελαχιστοποίηση της τάσης υπερδιήγησης (overdrive voltage) για μέγιστο περιθώριο τάσης, υπολογίστηκε το πλάτος W_{pe} . Η μεγάλη τιμή του W_{pe} ελαχιστοποιεί την αντίσταση R_{on} , αλλά αυξάνει την παρασιτική χωρητικότητα C_{gd} , η οποία είναι κρίσιμη για το φαινόμενο Miller που χρησιμοποιείται για την ευστάθεια του συστήματος [6].

3.2 Προσομοιώσεις

Στην παρούσα υποενότητα αναλύονται τα αποτελέσματα των προσομοιώσεων του κυκλώματος LDO. Οι προδιαγραφές σχεδίασης ορίζουν $V_{out} = 0.8V$ και $I_{load} = 1mA$ με τάση τροφοδοσίας $1.2V$.

3.2.1 Παραμετρική Ανάλυση: Ρύθμιση του Στοιχείου Διέλευσης


Για τον προσδιορισμό των βέλτιστων διαστάσεων του στοιχείου διέλευσης (pass element), διενεργήθηκε παραμετρική ανάλυση (parametric sweep), ελέγχοντας τη συμπεριφορά της τάσης εξόδου υπό συνθήκες μεταβολής της τάσης τροφοδοσίας ($1.2V \pm 10\%$) και του ρεύματος φορτίου ($1mA \pm 10\%$), σύμφωνα με τις προδιαγραφές σχεδίασης. Αξιοποιώντας τον σχεδιασμένο ενισχυτή σφάλματος, πραγματοποιήθηκαν προσομοιώσεις στο κύκλωμα 3.1 για την επαλήθευση της λειτουργίας σε όλους τους δυνατούς συνδυασμούς γωνιών (corners) λειτουργίας (π.χ. ελάχιστη τάση με μέγιστο φορτίο). Βάσει της σταθερότητας της V_{out} σε αυτές τις ακραίες συνθήκες, επιλέχθηκε τελικά πλάτος καναλιού $W = 320\mu m$. Το μήκος του καναλιού του στοιχείου διέλευσης είναι το μικρότερο δυνατόν, για στοιχεία pMOS2v, $L = 150nm$.



Σχήμα 3.1: Σχηματικό του ρυθμιστή LDO που χρησιμοποιήθηκε για τις προσομοιώσεις εύρεσης μεγέθους του στοιχείου διέλευσης.

3.2.2 Ρύθμιση Γραμμής

Για την αξιολόγηση της ευστάθειας της τάσης εξόδου έναντι μεταβολών της εισόδου, πραγματοποιήθηκε σάρωση της τάσης τροφοδοσίας (V_{DD}) στο εύρος 1.08V έως 1.32V, το οποίο αντιστοιχεί σε απόκλιση $\pm 10\%$ από την ονομαστική τιμή.



Σχήμα 3.2: Διάγραμμα ρύθμισης γραμμής: Μεταβολή της V_{out} συναρτήσει της V_{DD} για τις γωνίες TT, FF και SS.

Στο διάγραμμα 3.2 παρατηρείται ότι η τάση εξόδου παρουσιάζει μια συστηματική απόκλιση μεταξύ των τριών corners (TT, FF, SS), η οποία οφείλεται κυρίως στις μεταβολές της τάσης κατωφλίου V_{th} και της κινητικότητας των φορέων μ των τρανζίστορ MOSFET. Η γωνία FF (Fast-Fast) εμφανίζει την υψηλότερη τιμή V_{out} , γεγονός που δικαιολογείται από τη μειωμένη τάση κατωφλίου που αυξάνει το κέρδος και μετατοπίζει το σημείο λειτουργίας της τάσης αναφοράς (Bandgap Reference) προς υψηλότερες τιμές [7]. Αντιστρόφως, η γωνία SS (Slow-Slow) παρουσιάζει τη χαμηλότερη τάση εξόδου, καθώς η αυξημένη V_{th} περιορίζει το διαθέσιμο headroom και μειώνει το ρεύμα ηρεμίας των εσωτερικών σταδίων ενίσχυσης.

Η μορφή των καμπυλών στο διάγραμμα είναι σχεδόν γραμμική με πολύ μικρή κλίση, γεγονός που αποδεικνύει ότι ο βρόχος ανάδρασης λειτουργεί αποτελεσματικά. Η μαθηματική προσέγγιση


γισή της ρύθμισης γραμμής ορίζεται ως ο λόγος $\Delta V_{out}/\Delta V_{in}$ και σχετίζεται άμεσα με το κέρδος ανοικτού βρόχου A_{ol} του ενισχυτή σφάλματος (Error Amplifier). Η ρύθμιση γραμμής βελτιώνεται ανάλογα με το κέρδος του βρόχου, καθώς $V_{out} \approx V_{ref} \cdot (1 + R_1/R_2) + V_{DD}/(A_{ol}\beta)$ [8]. Η ελαφρώς θετική κλίση που παρατηρείται στις γωνίες TT και SS αποδίδεται στο φαινόμενο διαμόρφωσης μήκους καναλιού (Channel Length Modulation), όπου η αύξηση της V_{DD} οδηγεί σε αύξηση του ρεύματος εξόδου των πηγών ρεύματος, αυξάνοντας ελάχιστα την τάση εξόδου παρά την ανάδραση.

Η αρνητική κλίση που εμφανίζεται στη γωνία FF μπορεί να αιτιολογηθεί από τη μεταβολή του κέρδους του ενισχυτή σφάλματος σε συνάρτηση με την τάση τροφοδοσίας. Σε γρήγορες γωνίες λειτουργίας, η αύξηση της V_{DD} μπορεί να οδηγήσει σε κορεσμό ορισμένων στοιχείων ή σε μεταβολή της συστηματικής απόκλισης (systematic offset) του διαφορικού ζεύγους, προκαλώντας μια ελαφρά υπεραντιστάθμιση από τον βρόχο [9].

Συνολικά, η μικρή απόκλιση μεταξύ των καμπυλών επιβεβαιώνει ότι ο σχεδιασμός είναι αξιόπιστος (robust), καθώς η συνολική μεταβολή παραμένει εντός των προδιαγραφών ανοχής για τυπικά αναλογικά συστήματα σε τεχνολογία CMOS.

3.2.3 Ρύθμιση Φορτίου

Η ικανότητα του ρυθμιστή να διατηρεί σταθερή τάση υπό μεταβαλλόμενο φορτίο εξετάστηκε μέσω της σάρωσης του ρεύματος φορτίου (I_{load}) από 900μΑ έως 1.1mA, καλύπτοντας το εύρος ανοχής $\pm 10\%$.



Σχήμα 3.3: Διάγραμμα ρύθμισης φορτίου: Μεταβολή της V_{out} συναρτήσει του I_{load} .

Η ανάλυση του διαγράμματος 3.3 αποκαλύπτει μια γραμμική πτώση της τάσης εξόδου καθώς αυξάνεται το ρεύμα φορτίου. Η γωνία FF διατηρεί την υψηλότερη τιμή τάσης, άνω των 812mV, η γωνία TT κυμαίνεται περίπου στα 807mV, και η γωνία SS εμφανίζει τη χαμηλότερη τιμή, πέφτοντας οριακά κάτω από τα 800mV στο μέγιστο φορτίο.

Η συμπεριφορά αυτή είναι απόλυτα αναμενόμενη και εξηγείται από τη μη μηδενική αντίσταση εξόδου κλειστού βρόχου ($R_{out,CL}$) του ρυθμιστή [3]. Θεωρητικά, η αντίσταση αυτή ισούται με την αντίσταση εξόδου ανοικτού βρόχου διαιρεμένη με τον παράγοντα $(1 + A\beta)$, όπου A το κέρδος του ενισχυτή και β ο συντελεστής ανατροφοδότησης. Η παρατηρούμενη πτώση τάσης επιβεβαιώνει ότι ο LDO λειτουργεί ως πηγή τάσης με χαμηλή, αλλά υπαρκτή, εσωτερική αντίσταση. Η αποτελεσματικότητα της ρύθμισης κρίνεται ικανοποιητική, καθώς η συνολική πτώση τάσης για μεταβολή φορτίου 200μΑ είναι εξαιρετικά μικρή, υποδεικνύοντας ισχυρό κέρδος βρόχου και σωστή σχεδίαση του ενισχυτή σφάλματος.

3.3 Κατανάλωση Ισχύος

3.3.1 Θεωρητικό Υπόβαθρο και Σημασία

Η ανάλυση της κατανάλωσης ισχύος είναι κρίσιμη για τη σχεδίαση αναλογικών ολοκληρωμένων κυκλωμάτων, ιδιαίτερα για LDO ρυθμιστές που προορίζονται για φορητές συσκευές τροφοδοτούμενες από μπαταρία (battery-operated devices) [6]. Σε αυτές τις εφαρμογές, η ενεργειακή αποδοτικότητα καθορίζει άμεσα τη διάρκεια ζωής της συσκευής. Σύμφωνα με τη βιβλιογραφία, η έννοια της ισχύος συνήθως αναφέρεται σε μία από τις εξής κατηγορίες:


1. **Συνολική Ισχύς (Total Power):** Περιλαμβάνει την ισχύ που καταναλώνεται καθόλη τη διάρκεια λειτουργίας του ρυθμιστή.
2. **Στατική Ισχύς (Static Power):** Οφείλεται στο ρεύμα ηρεμίας (I_q) που ρέει στα εσωτερικά κυκλώματα του LDO (ενισχυτής σφάλματος, διαιρέτες τάσης, κυκλώματα πόλωσης) όταν το φορτίο είναι μηδενικό ή σε κατάσταση αναμονής [10]. Υπολογίζεται ως $P_{static} = V_{in} \cdot I_q$.
3. **Δυναμική Ισχύς (Dynamic Power):** Περιλαμβάνει την ισχύ που καταναλώνεται κατά των μεταβάσεων (transients) για τη φόρτιση και εκφόρτιση των παρασιτικών χωρητικότητας και της χωρητικότητας εξόδου ($P_{dynamic} \propto f \cdot C \cdot V^2$) [10]. Ο υπολογισμός της είναι σύνθετος, μπορεί ωστόσο να οριστεί στην περίπτωσή μας ως η διαφορά της συνολικής με τη στατική ισχύ.

3.3.2 Μεθοδολογία Προσομοίωσης

Για την ακριβή μέτρηση των παραπάνω, χρησιμοποιήθηκε η μέθοδος της **Μεταβατικής Ανάλυσης (Transient Analysis)**, η οποία επιτρέπει τον υπολογισμό της στιγμιαίας ισχύος στον χρόνο [10]. Το κύκλωμα τροποποιήθηκε αντικαθιστώντας το σταθερό φορτίο με μια **Παλμική Πηγή Ρεύματος (Pulse Current Source)**, ώστε να προσομοιωθεί η λειτουργία ενός ψηφιακού φορτίου (π.χ. επεξεργαστή) που εναλλάσσεται μεταξύ κατάστασης «Sleep» και «Active». Χρησιμοποιήθηκε FF corner για τα πιο έντονα αποτελέσματα.

Οι παράμετροι του παλμού ορίστηκαν ως εξής:


- **Low Current (Sleep):** [0A] (Για μέτρηση στατικής ισχύος).
- **High Current (Active):** [1mA] (Για μέτρηση ισχύος υπό φορτίο).
- **Rise & Fall Time:** [10ns] (Για διέγερση δυναμικών φαινομένων).
- **Width:** [5μs].



Σχήμα 3.4: Τροποποιημένο σχηματικό για την προσομοίωση ισχύος με χρήση παλμικής πηγής ρεύματος.

3.3.3 Ανάλυση Αποτελεσμάτων

Τα αποτελέσματα της προσομοίωσης απεικονίζονται στο διάγραμμα 3.5.



Σχήμα 3.5: Κυματομορφή στιγμιαίας κατανάλωσης ισχύος. Διακρίνονται οι περιοχές στατικής και ενεργού λειτουργίας.


Όπως φαίνεται στο διάγραμμα 3.5, η συνολική μέση κατανάλωση (P_{total}) υπολογίστηκε στα 1.04mW. Η τιμή αυτή αναλύεται σε στατική ισχύ $P_{\text{static}} = 447.76\mu\text{W}$, η οποία αντιστοιχεί στο κάτω επίπεδο της κυματομορφής όπου το φορτίο είναι μηδενικό, και σε δυναμική ισχύ $P_{\text{dynamic}} = 596.423\mu\text{W}$, η οποία αντιπροσωπεύει την αύξηση της κατανάλωσης κατά την ενεργοποίηση του φορτίου.

Από πλευράς αποδοτικότητας, αν και η συνολική κατανάλωση παραμένει σε χαμηλά επίπεδα (κοντά στο 1mW), η στατική ισχύς αποτελεί ένα σημαντικό ποσοστό ($\approx 43\%$) της συνολικής ενέργειας. Αυτό υποδεικνύει ότι, ενώ το κύκλωμα είναι κατάλληλο για εφαρμογές χαμηλής ισχύος, υπάρχει περιθώριο βελτίωσης του ρεύματος ηρεμίας (I_q) του ενισχυτή σφάλματος για την περαιτέρω αύξηση της διάρκειας ζωής της μπαταρίας σε καταστάσεις μακράς αναμονής.

3.4 Φυσικό Σχέδιο

Η παρούσα ενότητα τεκμηριώνει τη φυσική υλοποίηση (layout) του κυκλώματος LDO. Καθώς η ανάλυση της λειτουργίας και η επιλογή των παραμέτρων έχουν παρουσιαστεί σε προηγούμενα στάδια, το ενδιαφέρον εδώ εστιάζεται στη γεωμετρική διάταξη των στοιχείων στο πυρίτιο. Το σχέδιο φαίνεται στην εικόνα 3.6.

Το τελικό layout επαληθεύτηκε επιτυχώς μέσω των ελέγχων DRC (Design Rule Check) και LVS (Layout Versus Schematic) όπως φαίνεται στο σχήμα Α'2 του παραρτήματος Α', επιβεβαιώνοντας ότι η φυσική υλοποίηση είναι κατασκευαστικά άρτια και πιστή στο ηλεκτρικό σχηματικό, πληρώνοντας τις προδιαγραφές αξιοπιστίας και απόδοσης που τέθηκαν αρχικά.



Σχήμα 3.6: Φυσικό σχέδιο του LDO ρυθμιστή. Ακολουθεί η ανάλυση παρακάτω. Στο σχήμα Α΄.1 το φυσικό σχέδιο παρατίθεται με μαύρο φόντο.

3.4.1 Στρατηγική Χωροθέτησης

Η φυσική σχεδίαση του κυκλώματος υλοποιήθηκε ακολουθώντας μια κάθετη διάταξη στοιβάξης (Vertical Stacking Topology) με τη σειρά: $V_{DD} \rightarrow \text{pMOS} \rightarrow \text{Αντιστάσεις} \rightarrow \text{Ενισχυτής Σφάλματος} \rightarrow \text{GND}$. Η συγκεκριμένη αρχιτεκτονική επιλέχθηκε για τη βελτιστοποίηση της θερμικής συμπεριφοράς και την ακεραιότητα του σήματος.

Το στοιχείο διέλευσης (pMOS) τοποθετήθηκε στο άνω άκρο, σε άμεση επαφή με τη γραμμή τροφοδοσίας (V_{DD}), ελαχιστοποιώντας την παρασιτική αντίσταση της πηγής και μεγιστοποιώντας το περιθώριο τάσης (headroom) [8].

Οι αντιστάσεις ανάδρασης τοποθετήθηκαν στο κεντρικό τμήμα της διάταξης, λειτουργώντας ως «θερμικό ανάχωμα» (thermal buffer) που απομονώνει τον ευαίσθητο Ενισχυτή Σφάλματος (κάτω άκρο) από τη θερμότητα που εκλύεται στο pMOS, αποτρέποντας έτσι τη δημιουργία θερμικών κλίσεων στα διαφορικά ζεύγη εισόδου [11].

Για την αντιμετώπιση της μεγάλης απόστασης μεταξύ του ενισχυτή και της πύλης του pMOS, η γραμμή οδήγησης θωρακίστηκε (shielding) ώστε να εξαλειφθεί η χωρητική σύζευξη θορύβου από το δίκτυο αντιστάσεων [3].

Η στρατηγική των επαφών (Pin Placement) ακολούθησε γραμμική ροή, με τις ευαίσθητες εισόδους (V_{ref} , I_{bias}) να τοποθετούνται αριστερά και την έξοδο ισχύος (V_{out}) δεξιά, αποτρέποντας φαινόμενα back-coupling [8].

Τέλος, υιοθετήθηκε τοπολογία αστεροειδούς γείωσης (Star Ground), όπου η γείωση ισχύος και η γείωση σήματος διαχωρίζονται αυστηρά εντός του πυρήνα και ενώνονται μόνο στο σημείο εξόδου, εξαλείφοντας την επίδραση του Ground Bounce στην τάση αναφοράς [7].

3.4.2 Στοιχείο Διέλευσης

Λόγω του μεγάλου μεγέθους του pMOS και της έντονης έγχυσης φορέων στο υπόστρωμα, ο κίνδυνος εμφάνισης φαινομένου μανδάλωσης (latch-up) είναι εξαιρετικά αυξημένος. Για την πλήρη εξάλειψη αυτού του κινδύνου, χρησιμοποιήθηκε διπλός δακτύλιος προστασίας (double guard ring) γύρω από το τρανζίστορ. Η διάταξη αυτή αποτελείται από έναν εσωτερικό δακτύλιο επαφών N^+ (N-tap ring) συνδεδεμένο στη V_{DD} για τη συλλογή οπών από το N-well, και έναν

εξωτερικό δακτύλιο επαφών P^+ (substrate ring) συνδεδεμένο στη γείωση (V_{SS}) για τη συλλογή ηλεκτρονίων από το υπόστρωμα. Αυτή η διπλή θωράκιση ελαχιστοποιεί τις ωμικές πτώσεις τάσης στο υπόστρωμα και στο well, εμποδίζοντας την ενεργοποίηση της παρασιτικής δομής PNPN [11].

3.4.3 Αντιστάσεις Ανάδρασης

Για την ανάδραση επιλέχθηκαν αντιστάσεις υψηλής ειδικής αντίστασης από πολυπυρίτιο (High-Resistance Poly Resistors), οι οποίες προσφέρουν υψηλή τιμή αντίστασης ανά τετράγωνο (sheet resistance), επιτρέποντας τη μείωση του απαιτούμενου εμβαδού πυριτίου [8].

Οι αντιστάσεις οργανώθηκαν σε μια ενιαία διάταξη συστοιχίας (Resistor Bank) ώστε να εξασφαλιστούν ομοιογενείς θερμικές και κατασκευαστικές συνθήκες. Η ακρίβεια της ρύθμισης του LDO εξαρτάται από το σχετικό ταίριασμα (relative matching) και όχι από την απόλυτη τιμή των αντιστάσεων. Για την ελαχιστοποίηση των σφαλμάτων που προκύπτουν κατά τη διαδικασία της χημικής χάραξης (etching), τοποθετήθηκαν εικονικές αντιστάσεις (dummy resistors) στα δύο άκρα της συστοιχίας. Οι αντιστάσεις αυτές απορροφούν τις αλλοιώσεις που συμβαίνουν στα όρια της μάσκας (boundary effects / etch loading), διασφαλίζοντας ότι οι ενεργές αντιστάσεις στο εσωτερικό της συστοιχίας χαράσσονται ομοιόμορφα και διατηρούν σταθερό πλάτος [11].

Λόγω του μεγάλου μήκους που απαιτείται για την επίτευξη των υψηλών τιμών αντίστασης, υιοθετήθηκε η οφιοειδής γεωμετρική διάταξη (serpentine/snake layout). Η τεχνική αυτή επιτρέπει την αναδίπλωση του υλικού σε συμπαγή ορθογώνια δομή, βελτιστοποιώντας τη χρήση του διαθέσιμου χώρου χωρίς να επηρεάζεται η συνολική τιμή της αντίστασης [3].

3.4.4 Σχεδίαση Επαφών

Οι κάθετες διασυνδέσεις μεταξύ των μεταλλικών επιπέδων (vias) αποτελούν συχνά σημεία αστοχίας λόγω της συγκέντρωσης ρεύματος (current crowding). Η χρήση μεμονωμένων vias αποφεύχθηκε συστηματικά στις γραμμές ισχύος, καθώς αυξάνουν την παρασιτική αντίσταση και αποτελούν μονοσήμαντα σημεία αποτυχίας (single points of failure). Αντ' αυτού, υιοθετήθηκε η χρήση συστοιχιών επαφών (via arrays / redundant vias). Η τεχνική αυτή διαμοιράζει το ρεύμα σε πολλαπλά παράλληλα μονοπάτια, μειώνοντας δραστικά την αντίσταση επαφής και διασφαλίζοντας τη λειτουργία του κυκλώματος ακόμα και σε περίπτωση κακής κατασκευής ενός μεμονωμένου via [11]. Το πλήθος των επαφών επιλέχθηκε έτσι ώστε να μπορεί να διέλθει ρεύμα μεγαλύτερο του προσομοιωμένου.


3.4.5 Φαινόμενο Κεραίας

Κατά το στάδιο της φυσικής σχεδίασης, δόθηκε ιδιαίτερη βαρύτητα στη θωράκιση των πυλών των τρανζίστορ έναντι του φαινομένου της κεραίας (Antenna Effect). Το φαινόμενο αυτό εκδηλώνεται κατά τη διαδικασία της χάραξης πλάσματος (plasma etching), όπου οι αγωγοί μεγάλου μήκους που συνδέονται αποκλειστικά στην πύλη ενός MOS τρανζίστορ συμπεριφέρονται ως κεραίες, συλλέγοντας φορτία ιόντων. Εάν η συσσωρευση φορτίου υπερβεί ένα κρίσιμο όριο, το επαγόμενο δυναμικό δύναται να προκαλέσει μη αναστρέψιμη διάσπαση του οξειδίου της πύλης (t_{ox} breakdown) ή, εναλλακτικά, να υποβαθμίσει μακροπρόθεσμα την αξιοπιστία της διάταξης μέσω της έγχυσης θερμών φορέων [11].


Για τη συμμόρφωση με τους κανόνες σχεδίασης (Antenna DRC Rules), εξετάστηκε η γραμμική ελέγχου του pMOS ισχύος (V_g), η οποία χαρακτηρίζεται από εκτεταμένο μήκος διασύνδεσης. Παρότι η αυξημένη επιφάνεια του αγωγού συνεπάγεται υψηλό κίνδυνο συλλογής φορτίου, δεν απαιτήθηκε η εφαρμογή τεχνικών διακοπής μέσω αλμάτων (jumper breaking). Η επιλογή αυτή τεκμηριώνεται από το γεγονός ότι ο κόμβος οδηγείται απευθείας από τη διάχυση (drain diffusion) της εξόδου του ενισχυτή σφάλματος. Σύμφωνα με τη βιβλιογραφία, η ύπαρξη αγωγίμης διάχυσης συνδεδεμένης στον κόμβο δημιουργεί μια δίοδο προστασίας ως προς το υπόστρωμα. Κατά τη διάρκεια της κατασκευής, η εν λόγω δίοδος λειτουργεί ως ασφαλής δίοδος εκφόρτισης, καθώς είτε πολώνεται ορθά είτε οδηγείται σε ελεγχόμενη κατάρρευση χιονοστιβάδας (avalanche breakdown). Μέσω αυτού του μηχανισμού, το αναπτυσσόμενο δυναμικό ψαλιδίζεται (clamping)

σε επίπεδα ασφαλή για την ακεραιότητα του οξειδίου της πύλης, καθιστώντας περιττή την προσθήκη επιπλέον στοιχείων προστασίας [11].


Α΄ Φυσικό σχέδιο



Σχήμα Α΄.1: Φυσικό σχέδιο του ρυθμιστή LDO.



Σχήμα Α΄.2: Στιγμιότυπο καθαρού ελέγχου DRC και επιτυχούς LVS ελέγχου για το φυσικό σχέδιο του LDO.



Σχήμα Α.3: Φυσικό σχέδιο του ενισχυτή σφάλματος. Αριστερά: $N_{5x} \cdot N_{6x}$ Δεξιά πάνω: $P_{3x} \cdot P_{4x}$ Δεξιά κάτω: $N_{1x} \cdot N_{2x}$

Αναφορές

- [1] Cadence, *Reference Manual Generic 45nm Salicide 1.0V/1.8V 1P 11M Process Design Kit and Rule Decks (PRD)*, Revision 6.0.
- [2] K.-H. Chen, *Power Management Techniques for Integrated Circuit Design*. John Wiley & Sons, Ltd, 2016, ISBN: 978-1-11-889684-6. DOI: 10.1002/9781118896846
- [3] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2η έκδοση. McGraw-Hill Education, 2016, ISBN: 978-0-07-252493-2.
- [4] B. Razavi, *Fundamentals of Microelectronics*, 2η έκδοση. John Wiley & Sons, Ltd, 2013, ISBN: 978-1-118-15632-2.
- [5] A. S. Sedra και K. C. Smith, *Microelectronic Circuits*, 7η έκδοση. Oxford University Press, 2014, ISBN: 978-0-19-933913-6.
- [6] F. Maloberti, *Analog Design for CMOS VLSI Systems*. Springer New York, 2006, ISBN: 978-0-306-47952-6. DOI: <https://doi.org/10.1007/b100812>
- [7] P. R. Gray, P. J. Hurst, S. H. Lewis και R. G. Meyer, *Analysis and Design of Analog Integrated Circuits*, 5th. John Wiley & Sons, 2009.
- [8] R. J. Baker, *CMOS: Circuit Design, Layout, and Simulation*, 4th. IEEE Press-Wiley, 2019, ISBN: 978-1119481515.
- [9] J. Millman και C. C. Halkias, *Integrated Electronics: Analog and Digital Circuits and Systems* (McGraw-Hill Electrical and Electronic Engineering Series). New York: McGraw-Hill, 1972, ISBN: 978-0-07-042315-2.
- [10] G. A. Rincón-Mora, *Analog IC Design with Low-Dropout Regulators*. McGraw-Hill Professional, 2009, ISBN: 978-0-071-82666-2.
- [11] A. Hastings, *The Art of Analog Layout*, 2nd. Pearson Prentice Hall, 2006, ISBN: 978-0131464104.