# Ελαχιστοποίηση σε επίπεδο πυλών

Βαρτζιώτης Φώτιος

 Ελαχιστοποίηση σε επίπεδο πυλών (Gate-Level Minimization) αποκαλείται η διαδικασία εύρεσης της βέλτιστης υλοποίησης, με χρήση λογικών πυλών, των συναρτήσεων Boole που περιγράφουν ψηφιακά κυκλώματα.

### Η μέθοδος του Χάρτη


- Η πολυπλοκότητα της σχεδίασης ενός κυκλώματος με ψηφιακές λογικές πύλες εξαρτάται
  - Από την πολυπλοκότητα της αλγεβρικής έκφρασης που περιγράφει το κύκλωμα
- Ελαχιστοποίηση
  - Αλγεβρική προσέγγιση: Χωρίς καθορισμένους κανόνες
  - Ο χάρτης Karnaugh
    - Απλή και αξιόπιστη διαδικασία
    - Αποτελεί γραφική μορφή του πίνακα αληθείας
    - Μπορεί να εφαρμοστεί όταν ο αριθμός των μεταβλητών είναι < 7</li>
- Είναι ένα διάγραμμα που αποτελείται από τετράγωνα
  - Κάθε τετράγωνο αναπαριστά έναν ελαχιστόρο (minterm)


### Boolean Συναρτήσεις

- Συνάρτηση Boole
  - Άθροισμα ελαχιστόρων (Sum of minterms)
  - Άθροισμα γινομένων (ή γινόμενο αθροισμάτων) στην πιο απλή μορφή
  - Ελάχιστος αριθμός όρων
  - Ελάχιστος αριθμός παραγόντων
  - Η απλοποιημένη έκφραση μπορεί να μην είναι μοναδική.


# Χάρτης Δύο Μεταβλητών


- Τέσσερις ελαχιστόροι
- x' = γραμμή 0; x = γραμμή 1
- y' = στήλη 0; y = στήλη 1
- Ένας πίνακας αληθείας σε μορφή διαγράμματος τετραγώνων
- (a):  $xy = m_3$
- (b):  $x+y = x'y+xy' + xy = m_1+m_2+m_3$





- Οκτώ ελαχιστόροι
- Ακολουθία κώδικα Gray
- Κάθε δύο γειτονικά τετράγωνα του χάρτη διαφέρουν μόνο κατά μια μεταβλητή:
  - Με τόνο στο ένα τετράγωνο και χωρίς τόνο στο άλλο
  - π.χ., οι m₅ και m₂ μπορούν να απλοποιηθούν σε έναν όρο
  - $m_5 + m_7 = xy'z + xyz = xz (y'+y) = xz$







- ightharpoonup Oι  $m_0$  και  $m_2$  ( $m_4$  και  $m_6$ ) θεωρούνται γειτονικοί
- $m_0 + m_2 = x'y'z' + x'yz' = x'z' (y'+y) = x'z'$
- $m_4 + m_6 = xy'z' + xyz' = xz' (y'+y) = xz'$

	<b>√</b> YZ			<i>y</i>					
				ر	r\	0 0	01	11	10
$m_0$	$m_1$	$m_3$	$m_2$		0	x'y'z'	x'y'z	x'yz	x'yz'
$m_4$	$m_5$	$m_7$	$m_6$	x	1	xy'z'	xy'z	xyz	xyz'
(a) (b)								•	

- Παράδειγμα (3.1): Απλοποιήστε την Boolean συνάρτηση F(x, y, z) = Σ(2, 3, 4, 5)
  - $F(x, y, z) = \Sigma(2, 3, 4, 5) = x'y + xy'$




- Παράδειγμα (3.2): Απλοποιήστε την F(x, y, z) = Σ(3, 4, 6,
   7)
  - $F(x, y, z) = \Sigma(3, 4, 6, 7) = yz + xz'$



- Θεωρείστε τέσσερα γειτονικά τετράγωνα
  - 2, 4, και 8 τετράγωνα
  - $m_0 + m_2 + m_4 + m_6 = x'y'z' + x'yz' + xy'z' + xyz' = x'z'(y'+y) + xz'(y'+y) = x'z' + xz' = z'$
  - $m_1 + m_3 + m_5 + m_7 = x'y'z + x'yz + xy'z + xyz = x'z(y'+y) + xz(y'+y) = x'z$  + xz = z


$\setminus xz$								y	
					$x^{x}$	0.0	01	11	10
$m_0$	$m_1$	$m_3$	$m_2$		0	x'y'z'	x'y'z	x'yz	x'yz'
$m_4$	$m_5$	$m_7$	$m_6$	x	1	xy'z'	xy'z	xyz	xyz'
$\overline{z}$									
	(:	a)			(b)				

- Παράδειγμα (3.3): Απλοποιήστε την F(x, y, z) = Σ(0, 2, 4, 5, 6)
- $F(x, y, z) = \Sigma(0, 2, 4, 5, 6) = z' + xy'$



- Παράδειγμα (3.4): Έστω F = A'C + A'B + AB'C + BC
  - α) Εκφράστε τη συνάρτηση ως άθροισμα ελαχιστόρων.
  - b) Βρείτε το ελάχιστο άθροισμα γινομένων της F.

$$F(A, B, C) = \Sigma(1, 2, 3, 5, 7) = C + A'B$$




### Χάρτης Τεσσάρων Μεταβλητών

- Χάρτης με
  - 16 ελαχιστόρους
  - Συνδυασμοί των 2, 4, 8, και 16 γειτονικών τετραγώνων

					, yz			y		
				W.	x	0 0	01	11	10	
				(	00	w'x'y'z'	w'x'y'z	w'x'yz	w'x'yz'	
$m_0$	$m_1$	$m_3$	$m_2$					,		)
$m_4$	$m_5$	$m_7$	$m_6$	(	01	w'xy'z'	w'xy'z	w'xyz	w'xyz'	$\bigg \bigg _{x}$
				1	11	wxy'z'	wxy'z	wxyz	wxyz'	
$m_{12}$	$m_{13}$	$m_{15}$	$m_{14}$	w {		// = /				J
$m_8$	$m_9$	$m_{11}$	$m_{10}$		10	wx y z	wx'y'z	wx yz	wx'yz'	
					~					


# Χάρτης Τεσσάρων Μεταβλητών

Παράδειγμα (3.5): Απλοποιήστε την F(w, x, y, z) = Σ(0, 1, 2, 4, 5, 6, 8, 9, 12, 13, 14)



# Χάρτης Τεσσάρων Μεταβλητών

Παράδειγμα (3.6): Απλοποιήστε την
 F = A B C '+ B CD '+ A BC D '+ AB C '




A'B'C'D' + A'B'CD' = A'B'D' AB'C'D' + AB'CD' = AB'D' A'B'D' + AB'D' = B'D'A'B'C' + AB'C' = B'C'


### Πρωτεύοντες Όροι

- Πρωτεύοντες Όροι
  - Όλοι οι ελαχιστόροι καλύπτονται
  - Ελάχιστος αριθμός όρων
  - Πρωτεύον όρος (prime implicant): ο απλοποιημένος όρος γινομένου που προκύπτει εάν συνδυάσουμε το μέγιστο πιθανό αριθμό γειτονικών τετραγώνων του χάρτη
  - Θεμελιώδης Π.Ο.: Υπάρχει ένας ελαχιστόρος που καλύπτεται μόνο από αυτόν τον Π.Ο.
  - Ένας θεμελιώδης Π.Ο. περιλαμβάνεται πάντα στην περιγραφή της συνάρτησης

#### Πρωτεύοντες Όροι

- Έστω η  $F(A, B, C, D) = \Sigma(0, 2, 3, 5, 7, 8, 9, 10, 11, 13, 15)$ 
  - Η απλοποιημένη έκφρασή της μπορεί να μην είναι μοναδική
  - F = BD+B'D'+CD+AD = BD+B'D'+CD+AB'= BD+B'D'+B'C+AD = BD+B'D'+B'C+AB'





Συνολικός χάρτης με τους Π.Ο. *CD, B'C, AD και AB'* 


### Χάρτης Πέντε Μεταβλητών

- Οι χάρτες για περισσότερες από τέσσερις μεταβλητές είναι περίπλοκοι:
  - Χάρτης πέντε μεταβλητών: Δύο χάρτες των τεσσάρων μεταβλητών, σε δύο επίπεδα

	A = 0							A = 1			
		DE		1	D		DE		1	D	
	BC	0 0	01	11	10	BC	0.0	01	11	10	` 1
	00	0	1	3	2	00	16	17	19	18	
	01	4	5	7	6		20	21	23	22	$\Big \Big _{C}$
В	11	12	13	15	14	$\begin{bmatrix} c & & & \\ & & & \\ & & & \\ B \end{bmatrix} 11$	28	29	31	30	
D	10	8	9	11	10	$\begin{bmatrix} 10 \end{bmatrix}$	24	25	27	26	ĺ
	E										

### Χάρτης Πέντε Μεταβλητών


Παράδειγμα: Απλοποιήστε την F = Σ(0, 2, 4, 6, 9, 13, 21, 23, 25, 29, 31)



$$F = A'B'E' + BD'E + ACE$$

### Χάρτης Πέντε Μεταβλητών

Διαφορετική όψη του χάρτη πέντε μεταβλητών



F = A'B'E' + BD'E + ACE

# Απλοποίηση σε Μορφή Γινόμενου Αθροισμάτων

- Προσέγγιση #1
  - Βρείτε την απλοποιημένη F' σε μορφή αθροίσματος γινομένων
  - Εφαρμόστε το θεώρημα DeMorgan F = (F')'
  - ightharpoonup F': άθροισμα γινομένων ightharpoonup F: γινόμενο αθροισμάτων
- Προσέγγιση #2: Δυισμός
  - Μετατροπή ελαχιστόρων σε μεγιστόρους
  - $M_0M_1 = (A+B+C+D)(A+B+C+D') = (A+B+C)+(DD') = A+B+C$

	CD			
AB \	00	01	11	10
00	$M_0$	$M_1$	$M_3$	$M_2$
01	$M_4$	$M_5$	$M_7$	M <sub>6</sub>
11	M <sub>12</sub>	M <sub>13</sub>	M <sub>15</sub>	M <sub>14</sub>
10	$M_8$	M <sub>9</sub>	$M_{11}$	M <sub>10</sub>


 $Θυμηθείτε: m'_i = M_i$ 

# Απλοποίηση σε Μορφή Γινόμενου Αθροισμάτων

Παράδειγμα (3.7): Απλοποιήστε την

 $F(A, B, C, D) = \Sigma(0, 1, 2, 5, 8, 9, 10)$ 

σε (a) άθροισμα γινομένων, και (β) σε γινόμενο αθροισμάτων:




- a)  $F(A, B, C, D) = \Sigma(0, 1, 2, 5, 8, 9, 10) = B'D' + B'C' + A'C'D$
- b) F' = AB + CD + BD'
  - Θεώρημα DeMorgan F=(A'+B')(C'+D')(B'+D)
  - ή με χρήση απευθείας μεγιστόρων


 $F(A, B, C, D) = \Sigma(0, 1, 2, 5, 8, 9, 10) = B'D' + B'C' + A'C'D$ 

# Απλοποίηση σε μορφή γινόμενου αθροισμάτων

Συνέχεια παραδείγματος: Υλοποίηση της συνάρτησης με λογικές πύλες



Άθροισμα γινομένων



Γινόμενο αθροισμάτων

# Απλοποίηση σε Μορφή Γινόμενου Αθροισμάτων

- Έστω η συνάρτηση του πίνακα:
  - Σε άθροισμα ελαχιστόρων:

$$F(x, y, z) = \sum (1,3,4,6)$$

Σε γινόμενο μεγιστόρων:

$$F(x, y, z) = \prod (0,2,5,7)$$

X	y	Z	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

# Απλοποίηση σε Μορφή Γινόμενου Αθροισμάτων

- Ο χάρτης της συνάρτησης
  - Χρησιμοποιήστε τα 1:


$$F(x,y,z) = x'z + xz'$$

Χρησιμοποιήστε τα 0:

$$F'(x, y, z) = xz + x'z'$$

Το συμπλήρωμα της F'

$$F(x,y,z) = (x'+z')(x+z)$$





### Συνθήκες Αδιάφορης Τιμής (don't care)

- Υπάρχουν περιπτώσεις όπου η τιμή μιας συνάρτησης δεν δίνεται για κάποιους συνδυασμούς των μεταβλητών, πχ
  - Κώδικας BCD; Οι συνδυασμοί 1010 έως 1111: Αδιάφοροι (don't care)
- Οι αδιάφοροι όροι μπορούν να αξιοποιηθούν στην ελαχιστοποίηση μιας συνάρτησης
  - Μπορεί να θεωρηθούν 0 ή 1, ανάλογα με το όφελος

### Συνθήκες Αδιάφορης Τιμής (don't care)


- Παράδειγμα (3.8): Απλοποιήστε την F(w, x, y, z) = Σ(1, 3, 7, 11, 15), η οποία έχει ως αδιάφορους όρους τους d(w, x, y, z) = Σ(0, 2, 5).
- ightharpoonup F = yz + w'x' ή F = yz + w'z από τις:
- $F = \Sigma(0, 1, 2, 3, 7, 11, 15)$  και  $F = \Sigma(1, 3, 5, 7, 11, 15)$  αντίστοιχα που απεικονίζονται και στον πίνακα
- Και οι δύο εκφράσεις είναι αποδεκτές






# Υλοποίηση με πύλες NAND και NOR

- Οι πύλες NAND χαρακτηρίζονται και ως Οικουμενικές
  - Μπορούν να υλοποιήσουν οποιοδήποτε ψηφιακό σύστημα!




# Πύλη NAND

 Χρησιμοποιούνται δύο γραφικά σύμβολα για την πύλη NAND



#### Υλοποίηση Δύο Επιπέδων NAND

- Λογική δύο επιπέδων
  - ► NAND-NAND = Άθροισμα γινομένων
  - $\blacksquare$  Example: F = AB + CD
  - F = ((AB)' (CD)')' = AB + CD




Τρεις υλοποιήσεις της <math>F = AB + CD


#### Υλοποίηση Δύο Επιπέδων NAND


Παράδειγμα 3.9: Υλοποιήστε την συνάρτηση

$$F(x, y, z) = \sum (1,2,3,4,5,7)$$



Λογικό διάγραμμα πυλών






### Διαδικασία Υλοποίησης Δύο Επιπέδων NAND

- Τα βήματα
  - Απλοποιήστε τη συνάρτηση σε μορφή αθροίσματος γινομένων
  - Χρησιμοποιήστε στο πρώτο επίπεδο μια πύλη NAND για κάθε γινόμενο. Οι είσοδοι σε κάθε πύλη NAND είναι οι παράγοντες του κάθε ελαχιστόρου
  - Στο δεύτερο επίπεδο χρησιμοποιήστε μια πύλη NAND
  - Στο πρώτο επίπεδο, όροι με έναν παράγοντα απαιτούν τη χρήση αντιστροφέα


# Πολυεπίπεδα κυκλώματα με πύλες NAND

- Υλοποίηση Boolean συνάρτησης
  - AND-OR Λογική → NAND-NAND Λογική
    - AND → AND + Αντιστροφέας = NAND
    - OR: Αντιστροφέας + OR = NAND
    - Για κάθε σύμβολο αντιστροφής (κύκλος) που δεν αντισταθμίζεται από άλλο στην ίδια γραμμή, ενσωματώστε έναν αντιστροφέα



Υλοποίηση της F = A(CD + B) + BC'


### Υλοποίηση με πύλες NAND



Υλοποίηση της F = (AB' + A'B)(C + D')


### Υλοποίηση με πύλες NOR

- Η συνάρτηση NOR είναι η δυική μορφή της NAND
- Η πύλη NOR είναι επίσης Οικουμενική.



# Υλοποίηση με πύλες NOR

Δύο γραφικά σύμβολα για την πύλη ΝΟΚ



Παράδειγμα: F = (A + B)(C + D)E

$$\begin{array}{c}
A \\
B
\end{array}$$


$$C \\
D$$

$$E'$$

Υλοποίηση της F = (A + B)(C + D)E

# Υλοποίηση με πύλες NOR

Παράδειγμα: F = (AB' + A'B)(C + D')



Υλοποίηση της F = (AB' + A'B)(C + D') με πύλες NOR


# Συνάρτηση Αποκλειστικού-ΟR (Exclusive-OR)

- Exclusive-OR (XOR)
  - x⊕y = xy'+x'y
- Exclusive-NOR (XNOR)
  - $(x \oplus y)' = xy + x'y'$
- Κάποιες ιδιότητες
  - x⊕0 = x
  - $\longrightarrow$   $x \oplus 1 = x'$
  - $\rightarrow$   $x \oplus x = 0$
  - $\rightarrow$   $\chi \oplus \chi' = 1$
  - $\rightarrow$   $x \oplus y' = (x \oplus y)'$
  - $\rightarrow$   $x' \oplus y = (x \oplus y)'$
- Προσεταιριστική και Αντιμεταθετική ιδιότητα
  - $\blacksquare$   $A \oplus B = B \oplus A$
  - $(A \oplus B) \oplus C = A \oplus (B \oplus C) = A \oplus B \oplus C$

# Υλοποιήσεις με Exclusive-OR


### Παραδείγματα

$$(x'+y')x + (x'+y')y = xy'+x'y = x \oplus y$$




# Περιττή Συνάρτηση

- ►  $A \oplus B \oplus C = (AB' + A'B)C' + (AB + A'B')C =$ AB'C' + A'BC' + ABC + A'B'C = Σ(1, 2, 4, 7)
- ► Η XOR είναι μια **περιττή (odd)** συνάρτηση  $\rightarrow$  Αν στις εισόδους της εφαρμόζονται περιττός αριθμός λογικών 1, τότε F=1
- Άρα η XNOR είναι μια άρτια (even) συνάρτηση → Αν στις εισόδους της εφαρμόζονται άρτιος αριθμός λογικών 1, τότε F = 1




(a) Odd function 
$$F = A \oplus B \oplus C$$




(b) Even function  $F = (A \oplus B \oplus C)'$ 

### XOR Kai XNOR


 Λογικό διάγραμμα περιττής και άρτιας συνάρτησης τριών εισόδων






# Συνάρτηση Αποκλειστικού-ΟR Τεσσάρων Μεταβλητών


 $\triangle A \oplus B \oplus C \oplus D = (AB'+A'B) \oplus (CD'+C'D) = (AB'+A'B)(CD+C'D') + (AB+A'B')(CD'+C'D)$ 





# Δημιουργία και Έλεγχος Ισοτιμίας

- Bit Ισοτιμίας: P = x⊕y⊕z
- ► Έλεγχος Ισοτιμίας: C = x⊕y⊕z⊕P
  - ► C=1: Σφάλμα ενός ή περιττός αριθμός σφαλμάτων σε bit
  - C=0: Χωρίς σφάλμα ή άρτιος αριθμός σφαλμάτων σε bit



# Δημιουργία Ισοτιμίας

Μήνυμα 3-bit			Bit ισοτιμίας
X	y	Z	P
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


# Έλεγχος Ισοτιμίας

 Λήψη 4-bit				Έλεγχος
X	y	Z	P	c
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

### Γλώσσα Περιγραφής Υλικού Hardware Description Language (HDL)

- Περιγραφή σχεδίασης ψηφιακού συστήματος με τη μορφή κειμένου
  - Δομή
  - Συνάρτηση / Συμπεριφορά
  - Χρονισμός
- VHDL kai Verilog HDL

# Ροή Σχεδίασης Top-Down



### VHDL

- Η αποτύπωση ενός κυκλώματος σε κώδικα vhdl χωρίζεται σε δύο μέρη:
  - την οντότητα (entity): Όνομα και διεπαφή (Είσοδοι / Έξοδοι) κυκλώματος
  - την αρχιτεκτονική (architecture): Περιγραφή λογικής / λειτουργίας

# Δήλωση οντότητας

#### Περιγραφή

- entity ovoµa\_ovtotntas is
  - port(
    - όνομα\_σήματος : κατεύθυνση\_σήματος τύπος\_σήματος;
    - όνομα\_σήματος : κατεύθυνση\_σήματος τύπος\_σήματος;
    - όνομα\_σήματος : κατεύθυνση\_σήματος τύπος\_σήματος
  - **)**;
- end ὁνομα\_οντότητας;

#### Παράδειγμα

- entity Example is
  - port(y\_out: out bit; x\_in: in bit);
- end Example;
- Σημείωση: Η γλώσσα vhdl δεν κάνει διάκριση μεταξύ κεφαλαίων και πεζών χαρακτήρων

in, out, inout, buffer

# Δήλωση Αρχιτεκτονικής

#### Περιγραφή

- architecture ὁνομα\_αρχιτεκτονικής of ὁνομα\_οντότητας is
  - δηλώσεις τύπων δεδομένων
  - δηλώσεις σημάτων
  - δήλωσης σταθερών
  - ορισμοί συναρτήσεων
  - ορισμοί διαδικασιών
  - δηλώσεις στοιχειωδών κυκλωμάτων
- begin
  - εντολές ταυτόχρονης εκτέλεσης
- end ὁνομα\_αρχιτεκτονικής


#### Σήματα

- Σε επίπεδο υλικού τα σήματα υλοποιούνται ως ηλεκτρικές συνδέσεις ενός κυκλώματος και αναπαριστούν τα λογικά δεδομένα που επεξεργάζεται αυτό το κύκλωμα.
- Δήλωση σήματος: signal λίστα\_ονομάτων\_σημάτων : τύπος\_σήματος;
  - Πχ signal A, B, C: bit;

# Παράδειγμα VHDL


Κύκλωμα or\_and\_vhdl για επίδειξη της VHDL

Αρχιτεκτονική



# Καθυστερήσεις Διάδοσης Πυλών

- Καθυστέρηση Διάδοσης
  - Υπάρχει χρονική καθυστέρηση μεταξύ της αλλαγής τιμής μιας εισόδου του κυκλώματος και της αντίστοιχα προκαλούμενης αλλαγής τιμής κάποιας εξόδου του.



	Μονάδα Χοόνου	Είσοδος	Έξοδος
	Χρόνου (ns)	ABC	E w1 D
Αρχική	_	000	1 0 1
Αλλαγή		111	1 0 1
7 0 0 1 0 7 1	10	111	0 0 1
	20	111	0 0 1
	30	111	0 1 0
	40	111	0 1 0
	50	111	0 1 1


# Μοντελοποίηση Δομής

- Τα δομικά μοντέλα περιγράφουν πως συντίθεται ένα κύκλωμα από διάφορα διασυνδεδεμένα μεταξύ τους στοιχεία όπως λογικές πύλες ή και πιο σύνθετα στοιχειώδη κυκλώματα
- Περιγραφή στοιχειώδους κυκλώματος στη VHDL:
  - Component ὁνομα\_στοιχειώδους\_κυκλώματος
    - Port (
      - όνομα\_σήματος : κατεύθυνση\_σήματος τύπος\_σήματος;
      - όνομα\_σήματος : κατεύθυνση\_σήματος τύπος\_σήματος;
      - όνομα\_σήματος: κατεύθυνση\_σήματος τύπος\_σήματος
    - **)**;
  - end component;

### Παράδειγμα (3.2)

B <= not A after 10 ns;

end Boolean\_Operator;



#### Δίνεται αρχικά η περιγραφή των στοιχειωδών κυκλωμάτων:


```
entity and2_gate is
                                                    entity or2_gate is
     port(w1: out bit; A, B: in bit);
                                                          port(D: out bit; w1, E: in bit);
end and2_gate;
                                                    end or2_gate;
architecture Boolean_Operator of and2_gate is
                                                    architecture Boolean_Operator of or2_gate is
Begin
                                                    Begin
--Τελεστής με καθυστέρηση διάδοσης
                                                    --Τελεστής με καθυστέρηση διάδοσης
      w1 <= A and B after 30 ns:
                                                          D \ll w1 \text{ or } E \text{ after } 20 \text{ ns};
end Boolean_Operator;
                                                    end Boolean_Operator;
entity inv_gate is
      port(B: out bit; A: in bit);
end inv_gate;
architecture Boolean_Operator of inv_gate is
Begin
--Τελεστής με καθυστέρηση διάδοσης
```

### Παράδειγμα (3.2)

Στη συνέχεια ορίζουμε το τελικό κύκλωμα ή αλλιώς την κορυφαία σχεδίαση:


```
entity and_or_prop_delay is
     port(D: out bit; A, B, C: in bit; E: buffer bit);
end and_or_prop_delay;
architecture Structure of and_or_prop_delay is
     component and2_gate
           port(w1: out bit; A, B: in bit);
     end component;
     component or2_gate
          port(D: out bit; w1, E: in bit);
     end component;
     component inv_gate
          port(B: out bit; A: in bit);
     end component;
     signal w1: bit;
begin
--Δημιουργία στιγμιότυπων των στοιχειωδών κυκλωμάτων
     G1:and2_gate port map (w1=>w1, A=>A, B=>B);
     G2:inv_gate port map (B=>E, A=>C);
     G3:or2\_gate\ port\ map\ (D=>D,\ w1=>w1,\ E=>E);
end Structure:
```

# Έξοδος Προσομοίωσης HDL



### Verilog – Δήλωση Οντότητας

Λέξεις κλειδιά:
 module, end-module, input, output, wire, and, or, και not



Κύκλωμα για Παράδειγμα

# Παράδειγμα Verilog (3.3)

```
// Verilog model of circuit of Figure 3.37. IEEE 1364–1995 Syntax
module Simple_Circuit (A, B, C, D, E);
                D, E;
output
input
                A, B, C;
wire
                w1;
and
                G1 (w1, A, B); // Optional gate instance name
                G2 (E, C);
not
                G3 (D, w1, E);
or
endmodule
```

# Καθυστερήσεις Διάδοσης Πυλών


- Η οδηγία timescale της Verilog
  - 'timescale μονάδες / ακρίβεια κλίμακας
  - Π.χ.'/fimescale 1 ns/100ps

#### HDL Example 3.2 (Gate-level model with propagation delays)

```
// Verilog model of simple circuit with propagation delay

'timescale 1 ns/100ps
module Simple_Circuit_prop_delay (A, B, C, D, E);
output D, E;
input A, B, C;
wire w1;

and #(30) G1 (w1, A, B);
not #(10) G2 (E, C);
or #(20) G3 (D, w1, E);
endmodule
```




	Μονάδα	Είσοδος	Έξοδος	
	Χρόνου (ns)	ABC	Ew1 D	
Αρχική	_	000	1 0 1	
Αλλαγή	_	1 1 1	1 0 1	
70010111	10	111	0 0 1	
	20	111	0 0 1	
	30	111	0 1 0	
	40	111	0 1 0	
	50	1 1 1	0 1 1	

# Παράδειγμα Verilog (3.3)


 Μοντέλο δοκιμής (Test bench) για την προσομοίωση του κυκλώματος με καθυστέρηση

```
// Test bench for Simple Circuit prop delay
module t_Simple_Circuit_prop_delay;
wire
           D, E;
           A, B, C;
reg
Simple Circuit prop delay M1 (A, B, C, D, E); // Instance name required
initial
  begin
   A = 1'b0; B = 1'b0; C = 1'b0;
   #100 A = 1'b1; B = 1'b1; C = 1'b1;
  end
initial #200 $finish;
endmodule
```

# Έξοδος Προσομοίωσης



# Παράδειγμα Verilog Boolean Συναρτήσεις



Boolean ἐκφραση για το παραπάνω κὑκλωμα

assign D =  $(A \& B)|\sim C$ ;

# Παράδειγμα Verilog Boolean Συναρτήσεις

$$E = A + BC + B'D$$
  
 $F = B'C + BC'D'$ 

```
// Verilog model: Circuit with Boolean expressions

module Circuit_Boolean_CA (E, F, A, B, C, D);
output E, F;
input A, B, C, D;

assign E = A | (B & C) | (~B & D);
assign F = (~B & C) | (B & ~C & ~D);
endmodule
```

# Στοιχειώδη Κυκλώματα Ορισμένα από τον Χρήστη

- Περιγραφή στοιχειώδους κυκλώματος στη Verilog (Δεν υπάρχει η δυνατότητα αυτή στη VHDL):
  - Το στοιχειώδες κύκλωμα δηλώνεται με τη δεσμευμένη λέξη primitive, την οποία ακολουθούν το όνομα του στοιχειώδους κυκλώματος και ένας κατάλογος θυρών
  - Επιτρέπεται να υπάρχει μόνο μία έξοδος κυκλώματος, η οποία πρέπει να αναφέρεται πρώτη στον κατάλογο θυρών και να δηλώνετε με τη δεσμευμένη λέξη output
  - Δεν υπάρχει περιορισμός στον αριθμό των εισόδων. Η σειρά με την οποία αναφέρονται στη δήλωση εισόδων δηλαδή την εντολή με τη δεσμευμένη λέξη input πρέπει να ακολουθεί τη σειρά με την οποία αυτές λαμβάνουν τιμές στον πίνακα που ακολουθεί
  - Ο πίνακας αληθείας περικλείεται από τις δεσμευμένες λέξεις table και endtable
  - Οι τιμές των εισόδων σε κάθε γραμμή του πίνακα τίθενται με τη σειρά με την οποία δηλώθηκαν στην εντολή input. Μετά την τελευταία τιμή γράφεται ':' και ακολουθεί η αντίστοιχη έξοδος ως τελευταία καταχώρηση κάθε γραμμής του πίνακα. Ακολουθείται από ένα ελληνικό ερωτηματικό
  - Η δήλωση ενός στοιχειώδους κυκλώματος τελειώνει με τη δεσμευμένη λέξη endprimitive

# Παράδειγμα (3.4)

```
// Verilog model: User-defined Primitive
primitive UDP_02467 (D, A, B, C);
output D;
input A, B, C;
// Truth table for D = f (A, B, C) = \Sigma (0, 2, 4, 6, 7);
table
                                                  // Column header comment
                                         0;
endtable
endprimitive
```

# Παράδειγμα (3.4)

```
// Instantiate primitive

// Verilog model: Circuit instantiation of Circuit_UDP_02467

module Circuit_with_UDP_02467 (e, f, a, b, c, d);
output e, f;
input a, b, c, d;

UDP_02467 (e, a, b, c);
and (f, e, d); // Option gate instance name omitted endmodule
```

