

基于 FPGA 的 PCIe 接口 DMA 数据传输设计*

任勇峰 赵清琳

(中北大学电子测试技术国家重点实验室 太原 030051)

摘 要 为解决高速数据传输中高带宽的要求,设计一种基于 PCIe 接口的数据传输系统。该系统通过 PCIe 接口实现 FPGA 与 CPU 的互联,采用光模块实现外部 RapidIO 模块数据与 FPGA 进行通信,通过设计顶层 DMA 传输架构,将数据通过 PCIe 接口上传至 CPU 的 DDR。此外介绍了 PCIe 硬件设计与初始化训练过程,详细分析了 DMA 数据传输模块中数据读写方式和状态转换流程,同时多 FIFO 设计可扩展多通道数据传输,在现有硬件链路的基础上最大化实现数据高速传输。

关键词 PCI Express; FPGA; DMA; DDR; 数据传输

中图分类号 TN914.3

DOI:10. 3969/j. issn. 1672-9730. 2025. 10. 015

Design of PCIe Interface DMA Data Transmission Based on FPGA

REN Yongfeng ZHAO Qinglin

(State Key Laboratory of Electronic Testing Technology, North University of China, Taiyuan 030051)

Abstract In order to solve the requirement of high bandwidth in high-speed data transmission, a data transmission system based on PCIe interface is designed. The system realizes the interconnection between FPGA and CPU through PCIe interface, and uses optical module to realize the communication between the external RapidIO module and FPGA. By designing the top-level DMA transmission architecture, the data is uploaded to the DDR of CPU through PCIe interface. In addition, PCIe hardware design and initialization training process are introduced, and data read and write mode and state transition process in DMA data transmission module are analyzed in detail. Meanwhile, multi-FIFO design can extend multi-channel data transmission and maximize data high-speed transmission on the basis of existing hardware links.

Key Words PCI Express, FPGA, DMA, DDR, data transmission

Class Number TN914.3

1 引言

随着数据量的爆炸式增长,在图像处理、通信、雷达系统等多个领域中,对数据的采集与传输带宽要求越来越高,FPGA 利用其自身可编程优势在其应用中发挥重要作用^[1-5]。高速数据传输中接口总线选择影响整个系统的性能,PCIe 总线作为高速串行总线,其高带宽、高扩展性在高速数据传输系统领域应用广泛,同时在直接内存访问(Direct Memory Access, DMA)的传输模式中,PCIe 总线展现出了较高的带宽和较低的延迟,成为高性能数据传输系统的理想选择^[6-8]。

在 PCIe 接口的 DMA 传输系统中,文献[9]设计基于 FPGA 实现 DMA 的数据传输,同时采用 PEX8111 芯片完成 PCI 与 PCIe 接口的转换,但传输速率较低,无法满足现有的更高带宽需求。文献[10]设计 PCIe 的 DMA 控制器,通过简化 DMA 控制器的状态机流程来提升传输带宽,但缺点是采用总线主控式的设计,系统性能较差。文献[11]中设计基于 PCIe 总线的 DMA 传输架构,对分散-聚集式 DMA 的传输流程进行优化,实现海量数据的实时传输与处理。针对以上所述以及实际应用需求,本文设计采用 PCIe 接口通过 FPGA 构建 DMA 传输架构,进行数据的高速传输。

* 收稿日期:2025 年 3 月 14 日,修回日期:2025 年 4 月 17 日

作者简介:任勇峰,男,博士,教授,研究方向:弹载固态记录仪、采编记录器和自动测控台等。赵清琳,女,硕士,研究方向:电路系统与高速数据传输。

2 整体方案设计

系统整体方案设计框图如图1所示,外部RapidIO模块数据通过LC光纤与设备光模块互联,用于系统发送和接收数据。数据接收时,RapidIO模块将数据通过GTH通道写入FPGA中FIFO数据缓存队列。当DMA传输模块检测到FIFO非空时,启动DMA进行数据传输,然后通过PCIe总线直接将数据送至PC机DDR。最后,操作系统从内存中取出数据并存入计算机硬盘,整个过程无需CPU直接参与,有效降低了CPU资源利用率并提高了数据传输速率。




图1 系统整体设计框图

3 PCIe接口设计

3.1 PCIe初始化训练过程

PCIe接口作为CPU的主要外设接口,在系统上电或复位的过程中PCIe会进行链路训练过程。首先在Detect阶段Host向对端发送检测信号,通过识别DC共模电压判断对端设备存在。接着进入Polling状态进行链路两端设备建立通信,两端设备TX向对端发送TS1报文(检测PCIe链路的配置信息)用于获取bit/symbol lock、block alignment等,同时RX会接收TS报文,表示可进入Config状态。在Config阶段主要完成PCIe链路的配置,通过TS报文设置通道数量。接着PCIe进入L0状态,此时PCIe链路可正常工作,Host端可以访问外设的配置进行数据交互,并以2.5 GT/s的速率传输。若两端设备同时支持更高速率,则PCIe会进入Recovery状态,重新进行发送TS报文获取bit/symbol lock、

block alignment等,并进行信号质量调节^[12]。

3.2 PCIe模块逻辑设计

该系统在数据传输过程中,采用FPGA作为主控制器,在顶层设计PCIe模块作为数据交互部分,通过读取命令通道信息,解析对应的128bit命令判断数据读写状态。写使能有效时,根据dma_length的长度确定对应状态,通过与设定的最大负载128字节循环比较,读取数据处理TLP包信息,不足128字节时,需要进行尾数处理,要保证前端FIFO非空,后端FIFO非满。读使能有效时,判断dma_length的长度是否大于0,通过AXI接口发送TLP请求,计算Tlp_count和中断标志等信息设置中断回归初始状态。

4 DMA传输模块设计

DMA数据传输模块主要由DMA写模块,DMA读模块,DMA仲裁模块三个模块组成。其中,DMA写模块主要负责将光模块接口接收到的数据记录;DMA读模块主要负责回读DDR数据,通过FIFO发送到外部接口;DMA仲裁模块主要负责32通道轮询以及解析控制信息。DMA数据传输逻辑顶层框图如图2所示。




图2 DMA顶层框图

4.1 DMA写模块

DMA写模块将外部接口数据和对应的信息发送给wr_deal进行数据打包处理,其状态流程如图3所示。在空闲状态时当work_en有效时,模块由空闲状态转入工作状态,模块开始接收外部数据写入FIFO。当通道work_en由1变为0时,模块由工作状态进入停止状态,在该状态,模块产生一部分附加数据与工作状态的数据一起凑足2 KB一起写入到fifo中,然后该通道记录结束。




图3 wr_deal状态流程图

在系统启动完毕后,DDR地址和DDR空间大小(length)已配置完成。deal模块每进行一次fifo写入操作,地址偏移量自动加32,当偏移量增加到length值时,地址回归到起始地址。同时配置中断的大小,deal模块每接收到与中断大小相等的数据量时、当前数据非全有效时、或数据超时且数据量不为0时,产生中断。

并把当前数据量、地址与中断使能写入ctrl_fifo,并重新计算数据量和地址信息。

将wr_deal处理后的控制信号与数据存入fifo中,随后将数据传送给wr_arb处理,当progfull标志为高时,表示fifo已满,deal模块不再继续向fifo写数。wr_arb模块实现32通道轮询,当某通道fifo的progempty标志无效时,从当前fifo中读取2KB数据并解析控制信息,将数据输入到对应的fifo更换通道。DMA写模块框图如图4所示。




图4 DMA写模块框图

4.2 DMA读模块

该模块主要接收上位机软件下发的回读数据信息,由rd_deal发送对应的TLP包,即控制信息到对应通道的控制fifo,由rd_arb进行仲裁后,输出到dma_arb模块,回读的数据通过rd_deal模块、dma_arb模块直接传送给外设接口。dma_rd模块框图如图5所示。

rd_deal模块在系统启动完成或者回读结束后处于空闲状态;如果上位机软件要使能某个通道进行回读,软件需要进行参数配置和数据预填充。软件进行DDR起始地址,DDR空间大小,文件大小的配置。当work_en为高有效后,模块进入WT_DIS_LEN状态,开始读取回读数据fifo中数据,判断是否有文件需要回读,如果有则读取相关信息,进入WT_PRO_DIS状态。否则停留在WT_DIS_LEN状态,FPGA判断当前是否关闭通道使能,当work_en为低时,跳回STOP状态。在WT_PRO_DIS状态,TLP包按照2KB封装,当最后一包不足2KB时,回读2KB的数据,同时进入WR_TLP状态组装TLP包,在最后一个2KB数据处,发送中断,同时更新TLP_CNT(指示写入FIFO中TLP包个数)、CNT_2KB(指示还需要发送TLP包个数)信号,然后进入WT_UPDATE状态。当TLP_CNT小于指

定的TLP包数时,状态回退继续执行WR_TLP,当CNT_2KB等于0,表示当前文件回读完成,可进入WT_RD_OK状态。WT_RD_OK状态等待接收完成TLP_CNT包数据,设置标志位,同时计数器归零,进入停止状态。其中rd_deal模块的状态流程如图6所示。




图5 DMA读模块框图




图6 rd_deal状态流程图

4.3 DMA仲裁模块

读取前端记录和回读控制FIFO状态,当wr_ctrl_empty、ctrl_full和wr_pfull均为低电平时,记录从数据FIFO中读取相应的数据到PCIe模块的数据FIFO中,将记录的控制信息组装成128位控制信息,通过控制FIFO传送给PCIe模块。当rd_ctrl_empty、ctrl_full为低电平时,解析回读信息,将其组装成128位控制信息,写入后端的控制FIFO,将通道号写入通道FIFO,回读数据根据通道FIFO进行分通道。数据回读时,在将控制信息写入控制FIFO的同时,也会将通道信息写入相对应的FIFO,每个控制信息回放数据量为2KB,所以在接收数据统计到2KB时,就要读取一次通道信息,保证数据不会串通道。DMA仲裁模块框图如图7所示。

5 测试验证

系统整体采用Verilog语言设计顶层逻辑,并结合开源IP核,将外部RapidIO模块数据缓存在主控板卡DDR中。在Xilinx的IP核中,已经将DDR的行地址、列地址和BANK地址一起做了平滑化处理,通过划分数据块,每个数据块的基地址都为

固定值,FPGA上层应用只需要管理这有限地址就可实现DDR数据读写。




图7 DMA仲裁模块框图

本文基于XILINX公司V7系列FPGA设计的主控板卡,芯片自身PCIe bank配置PCIe 3.0×8模式,主控板通过PCIe接口与CPU主板连接,PCIe时钟由CPU主板输出通过CLK_Buffer产生同源100 MHz时钟。搭建一种CPU+FPGA的测试架构,在系统上电,PCIe接口完成主从链路初始化配置后,FPGA内部生成递增数通过DMA传输模块的状态机切换开始网CPU端DDR写数据。TLP包按照2 KB封装,通过设置传输块的大小,将1 MB、2 MB、4 MB、8 MB的数据块多次测试得到如表1所示结果。

表1 DMA读写速率测试表

序号	数据包缓存大小/MB	TLP包大小/KB	DMA读/MBps
1	1	2	3 462
2	2	2	3 793
3	4	2	4 159
4	8	2	4 415

6 结语

本设计基于FPGA的高速硬件采集平台,深入研究基于PCIe接口的DMA数据传输逻辑,通过顶层逻辑设计和多FIFO缓存可实现FPGA和CPU之间PCIe接口的数据传输功能,为CPU+FPGA数据传输存储架构方案提供参考。目前CPU常集成在

COMe板卡,通过COMe标准可达到较高通用性,同时该架构宽带利用率高,可满足数据高速传输处理的需求,在海量数据存储应用中有较大的参考价值。

参考文献

- [1] 蒋俊伦,丰大强,徐新瑞,等.基于FPGA+GPU的图像采集处理系统设计[J].计算机测量与控制,2023,31(08):273-279,305.
- [2] 王炳辉,何小海,卿艮波,等.基于FPGA的DMA数据传输系统设计[J].电子设计工程,2020,28(08):20-24.
- [3] 沈洋,李靖舒,夏东方,等.一种基于PCIE总线的多通道DMA传输系统设计[J].雷达与对抗,2022,42(01):47-51.
- [4] 业青青,刁节涛,李楠,等.基于FPGA的PCI Express 3.0高速DMA控制器设计[J].数字技术与应用,2015(08):3-7.
- [5] 袁柳,李皓,李勣,等.基于PCIe高速通信接口的图像处理系统设计[J].科学技术与工程,2019,19(22):235-240.
- [6] 毋高峰.基于FPGA的PCIe 3.0高速DMA控制器实现[J].科技与创新,2022(13):86-88.
- [7] 甄国涌,苏慧思,陈建军,等.基于FPGA的PCIe接口的数据传输设计与实现[J].国外电子测量技术,2021,40(12):72-76.
- [8] 杨佳丽.基于PCIe总线的FPGA与PC间数据传输系统设计[J].微型电脑应用,2022,38(04):34-36.
- [9] 任勇峰,杨圣龙,李辉景.基于FPGA的PCIE接口DMA传输设计与实现[J].实验室研究与探索,2019,38(02):121-125.
- [10] 李龙乾,方华,冯姣,等.基于FPGA的PCIe接口逻辑设计与实现[J].太赫兹科学与电子信息学报,2022,20(04):385-392.
- [11] 洪畅,翟栋梁,丁志辉.一种基于PCIE总线的高性能数据传输架构设计[J].现代电子技术,2023,46(21):6-10.
- [12] 王齐.PCI express体系结构导读[M].北京:机械工业出版社,2010.