



华南理工大学
South China University of Technology

工程硕士学位论文

基于 FPGA 的可配置多模式解调平台的研究 与设计

作者姓名	王晓岩
工程领域	集成电路工程
指导教师	吴朝晖 副教授
校外导师	郑曰 高级工程师
所在学院	电子与信息学院
论文提交日期	2017 年 4 月

Study and Design of Reconfigurable Demodulation Platform Based on FPGA

A Dissertation Submitted for the Degree of Master

Candidate: Wang Xiaoyan

Supervisor: Associate Prof. Wu Zhaohui

Senior Engineer Zheng Yue

South China University of Technology

Guangzhou, China

分类号: TN4

学校代号: 10561

学 号: 201421010580

华南理工大学硕士学位论文

基于 FPGA 的可配置多模式解调平台的研究与设计

作者姓名: 王晓岩

指导教师姓名、职称: 吴朝晖 副教授 郑曰 高级工程师

申请学位级别: 工学硕士

学科专业名称: 集成电路工程

研究方向: 集成电路设计与系统集成

论文提交日期: 2017 年 4 月 9 日 论文答辩日期: 2017 年 6 月 6 日

学位授予单位: 华南理工大学 学位授予日期: 年 月 日

答辩委员会成员:

主席: 李斌

委员: 李斌 吴朝晖 贺子勇 李斌

摘要

随着移动通信技术的飞速发展,用户的需求越来越多样化,通信的调制方式也日益多样和复杂,为了正确的解调不同通信系统的通信信号,就需要识别出接收信号的调制方式及其信号参数,通信信号的调制识别变得越来越重要。与此同时,近年来 FPGA 芯片的规模、功耗、数据处理性能都取得了长足的进步,成本也在不断降低,相比 ASIC,其设计周期更短,具有更大的灵活性。由此,将通信信号的自动识别在 FPGA 上完成不仅技术上可行而且具有很好的应用价值。

无线通信可以分为两大类:单用户多制式和单制式多用户,其中单用户多制式包括 ASK(振幅键控)、FSK(移幅键控)等;单制式多用户包括 CDMA、TD-LTE 等。本文在单用户多制式中选取了 2ASK、4ASK、2PSK、4PSK、2FSK、4FSK 等六种作为实例对无线通信信号进行识别,在单制式多用户中选择 CDMA。本论文设计了一个基于 Altera 公司 Stratix 系列芯片 5SGXEA7N2F45C3 的硬件平台,采用芯片 GH8310 作为中央控制器实现无线通信信号多模式解调可配置。该硬件平台包括逻辑模块、MCU 控制系统、PC 端控制的网口和串口电路设计、电源电路和时钟电路等,实现了无线通信信号两类调制模式基于 FPGA 可以配置,且单用户多制式解调方式可自动识别。

为降低单用户多制式无线通信解调方式自动识别的复杂度,采用归一化瞬时幅度谱密度最大值、零中心归一化瞬时幅度的紧致性(四阶矩)、归一化调制信号频率分量总净值等特征值识别调制方式,这三种特征值均基于归一化瞬时幅度特征值,极大地降低了信号调制方式的识别复杂度。

为实现无线通信信号两类调制模式的可配置,采用微控制器 MCU 通过 Localbus 总线与 RGMII 总线与 FPGA 端实现通信,并用 PC 端通过网口和串口控制微控制器 MCU,进而间接控制 FPGA 寄存器的配置,实现调制模式的可配置。

本论文两类调制模式通过微控制器 MCU 控制 Localbus 总线实现调制模式的可配置,单用户多制式无线通信解调方式可采用自动识别算法通过 FPGA 实现,降低了运算的复杂度,增加了调制方式可识别的种类。

关键词: 数字信号; 自动识别; 可配置; Localbus 总线; FPGA

Abstract

With the rapid development of mobile communication technology, the needs of users are becoming more and more diversified, and the modulation methods of communication are increasingly diverse and complex. In order to correctly demodulate the communication signals of different communication systems, it is necessary to recognize the modulation mode of the received signal and its signal parameter, the communication signal modulation recognition becomes more and more important. At the same time, in recent years, the size, power consumption, data processing performance of FPGA chip has made considerable progress, its cost is constantly reduced, compared to ASIC, its design cycle is shorter, and it has greater flexibility. Thus, automatic identification of communication signals on the FPGA is not only technically feasible but also becoming more and more important valuable.

Wireless communication can be divided into two categories: single-user multi-standard and single-standard multi-user, single-user multi-standard include ASK (Amplitude shift keying), FSK (Frequency-shift keying) and so on; single standard multi-user include CDMA, TD-LTE and the like. In this paper, in the single-user multi-standard: 2ASK, 4ASK, 2PSK, 4PSK, 2FSK and 4FSK are chosen as the demodulation examples. In the single-standard multi-user, we chose CDMA. This paper designs a 5SGXEA7N2F45C3 chip based on Altera Stratix series chip as the hardware platform, and adopts chip GH8310 as the central controller to control the multi-mode demodulation of the wireless communication signal. The hardware platform includes FPGA module, MCU system, network port and serial port circuit for PC terminal controlling, power supply circuit and clock circuit. The two modulation modes of wireless communication signal can be configured based on FPGA, and single-user multi-standard demodulation mode can be automatically identified.

In order to reduce the complexity of single-user multi-standard wireless communication demodulation automatic identification, the normalized instantaneous amplitude spectral density, the Kurtosis of normalized and further centered instantaneous amplitude and the net total of the frequency components of the modulated signal as the

eigenvalue to recognize modulation method. The three eigenvalues are based on the normalized instantaneous amplitude eigenvalue, which greatly reduces the recognition complexity of the signal modulation method.

In order to realize the wireless communication signal can be configured two types of modulation mode, using micro-controller MCU through the Localbus and RGMII to control communicate with FPGA, and PC-side through the network port and serial port control MCU, then indirectly control FPGA registers configuration, finally modulation mode can be configured.

In this paper, two types of modulation modes can be configured through the controller to control the Localbus. The automatic recognition algorithm of single-user multi-standard wireless communication can be realized through FPGA, which reduces the complexity of operation and increases the recognition rate of modulation mode. Species.

Key words: digital signal; automatic identification; configurable; Localbus;FPGA

目录

摘 要.....	I
Abstract.....	II
第一章 绪论.....	1
1.1 研究背景及意义.....	1
1.2 研究现状及发展趋势.....	2
1.3 课题的主要工作及章节安排.....	4
1.3.1 论文的主要工作.....	4
1.3.2 论文的各章节安排.....	5
1.4 本章小结.....	6
第二章 可配置多模式解调平台总体设计.....	7
2.1 整体架构.....	7
2.1.1 MCU 控制系统架构.....	7
2.1.2 FPGA 逻辑设计架构.....	8
2.2 调制自动识别技术.....	9
2.3 本章小结.....	12
第三章 可配置模式解调平台硬件设计.....	13
3.1 解调平台硬件总体设计.....	13
3.2 MCU 控制系统.....	14
3.2.1 通信接口设计.....	14
3.2.2 加载电路设计.....	16
3.3 FPGA 模块设计.....	17
3.3.1 时钟模块.....	17
3.3.2 A/D 电路设计.....	18
3.4 其他电路设计.....	18
3.5 本章小结.....	21
第四章 可配置多模式解调平台 FPGA 逻辑设计.....	22
4.1 Localbus 总线转换模块.....	22

4.2 可配置 cbus 总线时序验证模块.....	29
4.3 可配置 cbus 总线的工作模式.....	35
4.4 单制式多用户调制模式自动识别模块设计.....	36
4.4.1 调制自动识别模块整体设计.....	36
4.4.2 归一化模块设计.....	37
4.4.3 瞬时幅度谱密度最大值 $\gamma_{\max}$ 设计.....	38
4.4.4 零中心瞬时幅度的紧致性 μ_{42}^f 设计.....	39
4.4.5 调制信号频率分量总净值 Sum_fft 设计.....	41
4.4.6 门限判决模块.....	41
4.5 逻辑优化和时序约束.....	43
4.6 本章小结.....	44
第五章 系统测试和验证	45
5.1 cbus 总线功能测试.....	45
5.2 解调平台功能测试.....	47
5.3 本章小结.....	48
总结和展望	49
论文工作总结.....	49
后续工作展望.....	50
参考文献	51
攻读硕士学位期间取得的研究成果	55
致谢	56

第一章 绪论

1.1 研究背景及意义

当前，移动通信技术发展迅速，为了满足用户越来越多样化的需求，通信的调制方式也变得日益多样和复杂，无线通信大致可以分为两大类：单用户多制式和单制式多用户，其中单用户多制式包括 ASK（振幅键控）、FSK（移幅键控）等；单制式多用户包括 CDMA、TD-LTE 等。最初的通信的调制方式采用模拟调制，后来发现数字调制方式的保密性和抗干扰能力更好，所以现在多使用数字调制。传统的通信系统是带宽和调制方式均确定的功能较为单一的系统，系统硬件平台搭建完成，该平台就固化了，其参数不能根据用户需求灵活的配置，因此其应用范围受到限制，越来越不能很好的满足现在的通信系统多种调制方式并存、客户需求愈趋多样的需求。因此可以说，传统的通信系统的事先约定性给它的功能扩展带来了诸多不便，系统存在灵活性低的不足之处。随着数字调制方式的不断增多，各种通信方式都有各自的特点以及能发挥其性能的使用场合，所以通信系统不同调制方式之间的相互识别和通信就成为亟待解决的关键问题。

为了准确的对不同通信系统的通信信号进行解调，首先就需要获得该信号的调制方式，对于未知信号的识别，还需要确定其码元速率、载波频率等，因此研发出一款能同时自动识别多种通信方式、用户可以根据自己自身需求灵活配置的可配置多模式解调平台具有很好的价值。与此同时通信的内容也从简单的语音、文字等快速发展为文件、图像、视频等复杂内容，通信系统数据量的增大，对通信信号的相应的数据处理能力产生了挑战，而且对于电视卫星通信来说，其不仅传输距离远、工作的频段高，而且传输的数据量也很庞大，因此信号需要快速实时的处理，对信号处理速度要求更严格。

虽然传统的 DSP 芯片具有高精度的数据处理能力和高速的数据交换能力等优点，但由于其是一种串行处理器，所有的运算都是顺序执行的，其处理速度相应的受到限制，越来越难以满足现在高速信号实时处理的硬件要求。而 FPGA 是一种可重复编程实现数字电路的器件，其突出的优点就是并行计算能力强，可以牺牲设计的面积来换取高速的数据处理，能够对数据并行处理以满足信号实时性要求，解决了数

字信号处理器处理速度不足的缺陷。与此同时,近年来 FPGA 器件快速发展,一些芯片可以集成上千万个逻辑门,而且越来越多性能优异的 IP 核可以供用户挑选和使用, FPGA 芯片的功耗、规模、数据处理性能都取得了长足的进步,成本也在不断降低,与 ASIC 相比, FPGA 更具有灵活性,设计周期更短。因此,将通信信号的自动识别在 FPGA 上完成不仅技术上可行而且变得越来越重要。

综上所述,由于通信信号多种调制类型的并存,相应的就需要分类识别多种调制方式的方法,只有能对接收信号的调制方式进行准确的识别,才能对信号进行准确的解调。但目前为止,尚没有任何一种算法能将所有调制方式自动识别,所以,研制一款无线通信信号两类调制模式可以配置,且部分单用户多制式无线通信解调方式可自动识别的解调平台具有较好的应用价值。

1.2 研究现状及发展趋势

从已发表的国内外文献中可以看出,自动调制识别由斯坦福大学的 C. S. Waver 等四名作者在 1969 年 4 月提出,他们发表在技术报告上《采用模式识别技术实现调制类型的自动分类》^[1]是第一篇与自动调制识别相关的论文,随后,自动调制识别技术得到了广泛的研究。目前,通信信号的自动调制识别技术大致可分为两大类^[2]:一种是判决理论方法,该方法以假设检验理论为基础,利用概率论理论推导出合适的分类规则,但若先前的假设是正确,则该方法得到的结果准确,若假设与实际不符,则识别率会显著降低,所以这种方法有明显的不足。二是统计模式识别方法,这种方法首先对特征值进行提取,即从接收到的通信信号中提取出与其它通信信号不同的特征参数;然后对提取到的信号特征参数进行处理以进行模式识别,确定接收通信信号的调制方式。因为统计模式识别方法不需要预设的假设条件,可以对未知通信信号进行识别,比较适合于对截获的未知通信信号的处理,因此在实际的自动调制识别技术中,大多采用这种方法。

自动调制识别技术提出以后,立即引起了极大地关注,随后国内外研究人员在通信信号的截获分析、调制识别这一领域做了大量的研究探索,并输出了一系列的成果。1984 年 Liedtke 采用统计模式识别技术^[3],通过对提取的特征参数进行比较,并采用相差最近原则实现数字信号的自动识别,但这种方法工程实现较为复杂,在实际应用中存在诸多缺陷,且当接收通信信号信噪比 SNR 低于 18dB 时,也无法对 ASK、PSK 和 FSK 信号进行有效的识别。1986 年, Fabrizi 利用信号的瞬时值作为

特征参数来对模拟调制信号进行分类识别^[4]，该方法采用信号瞬时频率和瞬时幅度方面的信息，采用瞬时频率绝对值的均值以及信号包络峰值与均值之比 R 作为特征参数，在接收通信信号信噪比 SNR 大于 35dB 的条件下，其能够对 DSB、FM 和 CW 等模拟信号进行有效的识别。后来研究者发现对调制信号的码元进行采样，经过数学处理后的高阶统计量中也包含特征信息，可以对信号进行识别，该方法由 Reichert 首次提出，其采用高阶统计量的方法成功识别出了 MSK、BPSK、2FSK 和 2ASK 等信号^[5]。这一发现也引起了其它研究者的关注，2000 年 Swami 采用两个归一化 4 阶累积量作为调制信号的特征值^[6]，成功的对 MPSK、MQAM 和 MPAM 调制信号进行了分类识别，实验结果符合预期，且具有良好的识别准确率，由于高斯白噪声的高阶累积量为 0，该方法也减少了高斯白噪声对系统识别信号的影响。Swami 提出的方法极具代表性，之后更多的研究者投入到以更多的高阶累积量作为特征参数来对接收信号进行识别的研究中^[7]。国内在这方面的研究也做出了大量的贡献，陈卫东在基于高阶累积量的信号识别方法方面做了大量的研究^[8]，先后提出了以四阶累积量不变量特征、多径累积量不变量特征和循环累积量不变量特征为基础的数字调制识别算法，该方法能在多径信道、非多信号和高斯噪声环境下有效的识别 MPSK 信号。2015 年尹亮等人采用信号高阶累积量的特征值提取方法成功对通信信号进行识别，该方法将归一化瞬时幅度谱密度的最大值 $\mathcal{V}_{\max}$ 在 FPGA 中实现，在合理设置门限判决阈值的情况下成功的对模拟调制中的 AM、FM 信号、数字调制中的 2ASK、2FSK 信号进行识别，该方法运算量不大，在 FPGA 中占用的资源也较小，取得很好的效果。

与此同时国内外众多公司和军事单位也研制开发了各种通信信号截获、信号分析识别设备，并应用于军事领域和工程实践中：美国通信情报系统 CCS-2000 的主接收机采用 FFT 处理技术成功的对高速信号进行了截获，该设备搜索速度快，扫描频率高，已经大量投入使用^[10]。法国的一家无线电通信公司生产的 TRC640/641 信号分析设备采用 FFT 技术与数字滤波技术相结合的方法，能够自动的处理接收机输出的中频信号。1994 年德国一个实验室系统研发的 HF 波段无线电监测系统，该系统解决了信号频域变换后的频谱交叠问题，并成功对强信号附近的隐蔽弱信号进行了识别，对 AM、FSK、MSK、PSK、QPSK、SSB、CW 等通信信号的自动分选识别准确率很高^[11]。电子科技集团第 54 所研发的 SR04-02 监视分析接收机采用数字接收机机

制,可快速有效的解调多种模拟、数字调制方式通信信号。AR03-01 HF/VHF/UHF 分析接收机可对 4FSK、8FSK、SSB、2FSK、AM、FM、BPSK、QPSK 等信号进行自动识别^[12]。

1.3 课题的主要工作及章节安排

1.3.1 论文的主要工作

本论文开发设计一个可配置多模式解调平台,以及实现两类通信模式可配置,且单制式多用户无线通信 6 种解调方式可自动识别,论文主要工作包括以下内容,论文工作流程图如图 1-1 所示:




图 1-1 论文工作流程图

(1) 系统整体方案设计。分析数字信号不同调制方式的通信系统之间的互连互通所面临的问题,分析 FPGA 器件的发展现状,制定完整可行的设计方案,设计解调平台的软硬件实现架构。

(2) 硬件电路设计。根据方案架构设计硬件电路板,研究 FPGA 的工作方式,完成硬件电路的原理图设计(包括 MCU 控制系统设计、逻辑模块、PC 端控制的串口和网口电路设计、加载模块设计、电源电路设计和时钟电路设计)。

(3) 模式可配置逻辑设计。设计模式可配置逻辑 FPGA 实现架构,完成顶层逻辑开发;通过 PC 控制 FPGA 寄存器,完成解调模式的配置。

(4) 信号自动识别逻辑设计。将接收到的数字信号在 FPGA 中完成处理,提取归一化瞬时幅度谱密度最大值、零中心归一化瞬时幅度的紧致性(四阶矩)、归一化调制信号频率分量总净值等特征值,根据这三个特征值自动识别出接收信号的调制方式,并完成解调。

(5) 模式可配置模块正确性与系统有效性验证。通过对可配置逻辑模块的 Localbus 总线进行时序检测,验证该模块的正确性;在模式可配置模块正确的前提下对整个系统的有效性进行验证。

1.3.2 论文的各章节安排

论文各章节安排如下:

第一章:绪论。分析可配置多模式解调平台研究的背景及意义,介绍近年来国内外调制模式自动识别算法和 FPGA 器件的研究现状以及发展趋势,分析论文的主要工作,以及论文的章节安排。

第二章:可配置多模式解调平台的总体设计。分析可配置多模式解调平台的整体架构和实现方案,对该解调平台所涉及 Localbus 总线协议进行说明,同时调制自动识别技术的理论基础进行介绍。

第三章:解调平台的硬件平台设计。分析可配置多模式解调平台进行电路原理,说明该解调平台各模块的功能设计,包括 MCU 控制系统设计、逻辑模块、PC 控制的串口和网口电路设计、复位电路设计、时钟电路设计和电源电路设计。

第四章:可配置模块逻辑设计。该章为本文的重点,主要介绍了本课题 FPGA 逻辑设计中多种调制方式可配置的设计方案,介绍本文提出的可配置模块逻辑设计各个模块的设计及验证方法,讨论如何实现多种调制方式可配置。介绍自动识别模块逻辑设计,详细介绍数字信号自动识别模块的设计方法,介绍该模块实现过程各个特征值处理与判断方法,并给出仿真结果,最后,对解调系统的逻辑综合和时序约束进行介绍。

第五章:测试结果与分析。分析可配置模块逻辑设计的验证结果,以判断该模块是否可行;在硬件上验证该可配置多模式解调平台的测试结果。

总结和展望:对本论文的主要工作内容做了总结,并对进一步工作的方向进行了梳理。

1.4 本章小结

本章介绍了可配置多模式解调平台的研究背景及研究意义，介绍了 FPGA 器件和调制模式自动识别技术的研究现状以及发展趋势，简要阐述可配置多模式解调平台的实现流程，并给出各章节结构安排。

第二章 可配置多模式解调平台总体设计

本章介绍了可配置多模式解调平台的设计方案，对系统的两个核心框架进行了整体介绍，阐述了调制自动识别中要用到的理论基础，并针对现存自动调制识别算法运算量较大的不足，提出了一种运算量较低，便于 FPGA 实现的算法。

2.1 整体架构

本文所设计的可配置多模式解调平台的系统框图如图 2-1 所示，其主要有两部分组成：PC 控制平台与硬件解调平台。PC 控制平台通过网口与串口控制硬件解调平台，并与之进行通信。PC 端通过串口软件工具 IPOP 下发控制命令给 MCU 控制系统，控制 MCU 对硬件解调平台外围器件进行管理；基于 socket 协议通过网口传输较大的数据文件，如把程序下载至 FPGA，加载 BIOS 等。MCU 控制系统利用 Localbus 总线和 RGMII 总线控制 FPGA，并对 FPGA 中的寄存器进行配置，进而控制 FPGA 进行相关操作。




图 2-1 可配置多模式解调平台的系统框图

2.1.1 MCU 控制系统架构

MCU 控制系统主要包括 DDR3、FLASH、CPLD、MCU，MCU 通过 Localbus 和 RGMII 接口控制 CPLD、FLASH、DDR3 外围设备，实现对整个系统的管理。其结构框图如图 2-2 所示：




图 2-2 基于 MCU(ARM1136J)的控制系统结构框图

MCU 控制系统主要完成指令的转发、数据的上传与下载以及加载 FPGA 逻辑功能。本文所设计的系统中，MCU(ARM1136J)主要功能是解析软件系统发出的指令以及对软件系统中的数据进行相应的处理。DDR3 主要是为了提高 MCU 系统的运行速度，本课题由于考虑平台的扩展功能，设计了 6 片容量为 2Gbit 的 DDR3 存储器。与此同时，选择用一个 NOR FLASH 来保存软件系统，以保证 MCU 控制系统在复位或掉电后不需要手动加载软件系统就能正常运行。在加载软件系统时，MCU(ARM1136J)会将 PC 接收到的软件系统通过 Localbus 存进 FLASH；在控制系统启动时，MCU(ARM1136J)会通过 Localbus 将 FLASH 中的软件系统读取到内存中运行。当系统运行时，MCU(ARM1136J)会通过 Localbus 总线将软件系统读取到 DDR3 中运行。MCU(ARM1136J)接收到 PC 的命令后，会解析为软件系统中的相应命令，然后执行该命令并把结果保存在 DDR3 上。CPLD 的存储空间是非易失性的，掉电或复位后不需要重新加载逻辑程序，常用于系统基础控制信号的实现，本系统中 CPLD 的主要功能是从 MCU(ARM1136J)接收 FPGA 程序文件，并通过 JTAG 接口加载到 FPGA 上。

2.1.2 FPGA 逻辑设计架构

FPGA 逻辑设计架构主要由 Localbus 总线转换模块、调制自动识别模块、单制式多用户解调模块、单用户多制式解调模块组成，其设计架构如图 2-3 所示：




图 2-3 FPGA 逻辑设计架构

在本文设计的系统中，MCU 通过 Localbus 总线与 FPGA 实现通信，MCU 作为控制器件通过 Localbus 访问 FPGA 以实现对其的实时管理。但由于 MCU 的 Localbus 总线片选信号数量严重不足，MCU 直接通过 Localbus 读写 FPGA 内部资源十分不方便。因此，需要设计一个 Localbus 总线转换模块，该模块的主要功能是将 Localbus 的信号通过转换处理后，将其数据类型转换成 FPGA 自定义的内部总线 cbus 的数据类型。FPGA 逻辑设计只需按照 cbus 的协议开发相应的接口，并通过自定义的接口挂接到相应的 cbus 总线上，这样 MCU 即可通过 Localbus 总线的地址访问 FPGA 内部的寄存器。

调制自动识别模块和单制式多用户解调模块分别挂载在不同的片选信号上，如果数字信号在调制自动识别模块不能被正确识别，则通过 PC 控制平台更改相应片选信号到单制式多用户解调模块进行解调。

2.2 调制自动识别技术

继斯坦福大学的 C. S. Waver 等四名作者首次提出调制自动识别技术以后，众多研究者开始投入这一领域的探索，总结众多该领域研究者的成果，他们的研究和设计大多采用两大类识别方法：一类是对信号的统计模式进行识别，该方法需对信号进行处理以提取出特征值；一类是最大似然假设检验，研究者首先提出自己的假设，然后再采用决策理论对假设进行相关验证工作。对比两种调制识别方法以后，本设计首先对信号的特征值进行提取，然后将特征值经过相应的运算处理来对信号调制方式进行识别，完整的数字信号自动识别系统主要的工作流程如下：首先对信号进行预处理，包括 A/D 转换、数字下变频等工作，接着提取出所需要的信号特征参数，

主要包括信号的瞬时信息如幅度、相位、频率等，信号的特征参数提取以后，需要对其进行相关数学运算，以得到设计需要的接收信号分类门限阈值，最后根据门限阈值对信号分类识别^[6]，如图 2-4 所示。




图 2-4 调制样式自动识别系统框图

信号预处理模块主要工作是实现模拟信号的数字化，即 A/D 转换，对数字信号进行数字下变频处理、载波估计和载波分量的消除等，得到低频的 I、Q 分量，对 I、Q 分量进行数学运算即可提取出所需要的特征参数。信号特征提取模块包括特征参数的提取和分类，其主要工作是依据信号的时域或频域特性来提取信号的特征参数，其中时域需要得到信号的瞬时信息，如频率、相位、幅度等，频域主要分析信号的时域分布特性、功率谱和功率谱相关函数。分类识别模块主要是选取合适的判决门限，自动识别出信号的调制模式。

在通信信号调制自动识别的四部分中,预处理模块研究已较成熟，有较成熟的算法用于其工程实现，本文不再详细阐述。信号特征参数的提取与分类识别大致可以分为三种方法，第一种是采用小波变换，第二种是提取信号的高阶积累量，第三种是提取信号瞬时信息。

小波变换对瞬变信号非常敏感，对信号微小的变化反应也很灵敏，所以在信号特征提取领域拥有较大优势^[7]，因此，采用小波变换提出信号特征参数来对调制方式识别得到了越来越多研究者的青睐。一个已经调制的数字信号是周期性的平稳信号，假如信号中的任意码元出现改变，数字信号也会跟着变化。假如通信信号调制类型不同，那么其瞬时信息的变化也就随之不同，小波变换对这些差异非常敏感，其能够根据这些差异判断信号的调制类型。小波变换方法不需要像最大似然假设检验那样需要预先作出假设，仅需要利用快速算法提取通信信号的瞬时变化信息，就可以对信号快速识别。

不同调制类型的通信信号瞬时信息不同，其特征值的高阶积累量也会有较大的差别，根据调制信号高阶积累量的不同也可以对接收到的未知信号进行识别。并且高斯白噪声的高阶积累量为 0，所以可以排除噪声的影响，因此采用高阶积累量可以在高信噪比条件下对信号调制方式进行识别 [18]。

提取信号瞬时信息对调制信号分类识别的方法工程实现起来较上述两种方法简单，且能识别通信信号的调制方式也较多，因此调制模式识别技术的研究大多集中于此。该方法首先对接收到的信号进行数字下变频获得所需要的正交分量 I、Q，接着对正交分量进行式 2-1、式 2-2、式 2-3 的处理，得到信号的瞬时信息，包括幅度、频率、相位等参数，然后再对这些参数进行统计处理和相关数学运算，得到信号分类识别所需要的特征值，再通过设置门限阈值来实现调制模式分类识别 [20]。由于本设计的自动调制识别算法在 FPGA 中实现，算法不能过于复杂，故选取该种特征参数提取方法作为本设计的研究重点。

本设计采用的算法利用信号的瞬时幅度这一信息参数得到信号归一化瞬时幅度特征值 $\alpha_{cn}(i)$ ，并通过对 $\alpha_{cn}(i)$ 处理得到归一化瞬时幅度谱密度最大值、零中心归一化瞬时幅度的紧致性（四阶矩）、归一化调制信号频率分量总净值，通过这三个特征值识别信号的调制方式，要想获得归一化瞬时幅度特征值，首先需要对接收信号的信号特征参数进行提取，接收信号经过数字化处理（A/D 转换）后得到 I、Q 分量，而瞬时幅度 $\partial(n)$ 、瞬时相位 $\theta(n)$ 、瞬时频率 $f(n)$ 均可从 I、Q 分量中获得 [20]，他们的表达式如下：

$$\partial(n) = \sqrt{I^2(n) + Q^2(n)} \quad (2-1)$$

$$\theta(n) = \arctan(Q(n)/I(n)) \quad (2-2)$$

$$f(n) = d(\theta(n)) = \theta(n) - \theta(n-1) \quad (2-3)$$

由信号的这三个瞬时量，我们可以构成一些特征参数，接着选择差别明显的特征参数完成调制类型的识别，本文选择的特征参数的数学表达式如下：

1、归一化瞬时幅度特征值，用 $\alpha_{cn}(i)$ 表示：

$$\alpha_{cn}(i) = \alpha_n(i) - 1 \quad (2-4)$$

其中 $\alpha_n(i) = \frac{\alpha(i)}{m_a}$, $m_\alpha = \frac{1}{N_s} \sum_{i=1}^{N_s} \alpha(i)$, 可知 $\alpha_{cn}(i) = \frac{N_s \alpha(i)}{\sum_{i=1}^{N_s} \alpha(i)} - 1$

2、归一化瞬时幅度谱密度最大值,用 $\gamma_{\max}$ 表示:

$$\gamma_{\max} = \frac{\max |FFT(\alpha_{cn}(i))|^2}{N_s} \quad (2-5)$$

其中 N_s 为采样点数;

3、零中心归一化瞬时幅度的紧致性 (四阶矩), 用 μ_{42}^f 表示:

$$\mu_{42}^f = \frac{E\{\alpha_{cn}^4(i)\}}{\{E\{\alpha_{cn}^2(i)\}\}^2} \quad (2-6)$$

由公式可知 $E\{\alpha_{cn}^4(i)\} = \frac{1}{N_s} \sum_{i=1}^{N_s} \alpha_{cn}^4(i)$, $E\{\alpha_{cn}^2(i)\} = \frac{1}{N_s} \sum_{i=1}^{N_s} \alpha_{cn}^2(i)$, 则

$$\mu_{42}^f = \frac{N_s \sum_{i=1}^{N_s} \alpha_{cn}^4(i)}{\{\sum_{i=1}^{N_s} \alpha_{cn}^2(i)\}^2} = \frac{N_s \sum_{i=1}^{N_s} \{\alpha_{cn}^2(i)\}^2}{\{\sum_{i=1}^{N_s} \alpha_{cn}^2(i)\}^2} \quad (2-7)$$

4、归一化调制信号频率分量总净值, 用 Sum_fft 表示:

$$\text{Sum_fft} = \text{sum_fft} + \text{fft}(\alpha_n(i)) \quad (2-8)$$

后三个特征值均基于归一化瞬时幅度特征值, 且均只需要利用信号的瞬时幅度这一信息参数, 减少了实现的复杂度, 极大的节省了 FPGA 的内部资源。

2.3 本章小结

本章从可配置模式解调平台的整体架构出发, 提出采用软件协同硬件完成可配置模式解调平台设计方案, FPGA 和 PC 软件的灵活编程性有效提高了系统的灵活性和通用性, 并且详细解析了 MCU 控制系统对 FPGA 与硬件平台外围电路的控制与管理。最后分析出了调制自动识别技术各种特征参数提取方法的优缺点, 阐述本设计选择基于瞬时信息的调制自动识别方法的优势, 为后面的 FPGA 逻辑设计做准备。

第三章 可配置模式解调平台硬件设计

本章主要描述可配置解调平台的硬件设计，该硬件平台包括 MCU 控制系统设计、FPGA 的设计、MCU 与 PC 进行通信的网口和串口设计以及维持该平台正常运行的其它硬件电路设计，例如给平台供电的电源模块设计、使系统复位的复位电路设计以及采样信号的 A/D 电路设计。

3.1 解调平台硬件总体设计

本文的解调平台硬件总体设计主要包括 MCU 控制系统和 FPGA 设计系统两个大系统。为方便 MCU 控制系统与 PC 间通信，选择串口芯片 MAX232 与网口芯片 5248PHY。选择 ADM706 芯片同时对 MCU、CPLD、FPGA 进行系统复位，选择数字时钟 5338 确保 FPGA 发生时钟的精确度，为便于对 FPGA 中信号进行检测，平台外设 SMA 插头方便 FPGA 管脚的绑定检测，采用 6 块 DDR3 芯片提高 MCU 的处理速度，用 FLASH 存储系统文件和应用程序，为方便 FPGA 加载逻辑文件，采用 MAX II 系列芯片中的 EPM2210F324C3 芯片满足要求，MCU 通过 CPLD 写入的 PS 程序将逻辑文件下载至 FPGA，该解调平台的总体硬件设计如图 3-1 所示。




图 3-1 解调平台硬件整体设计


3.2 MCU 控制系统

MCU 是整个控制系统的核心器件，其功能是接收 PC 机下发的指令和数据，并解析为 FPGA 能识别的指令下发至 FPGA；接收和汇总 FPGA 上行的指令和数据，将数据和指令上传，并将指令整理汇总为简单的指令集以方便 PC 端操作控制。本课题设计选用华为自主研发的芯片 SI5133，其外设 Localbus 接口、RGMII 接口、串口和网口等接口，嵌入 ARM 公司的处理器 ARM1136J，同时移植了 VxWorks 系统，能实现对外设器件的实时控制。

由于本课题的应用程序和系统文件占用容量不大，因此选用 Intel 公司的 1Gbit NORFLASH 存储程序。FLASH 存储器，兼具 ROM 与 RAM 的长处，既可以快速读写数据，又保证了掉电时数据不丢失，目前市场上主要有 NORFLASH 和 NANDFLASH 两种存储器，一般程序比较小的选用 NORFLASH，程序比较大的采用 NANDFLASH。为了提高控制系统的运行速度，选用 DDR3 存储临时的数据与程序^[21]。

3.2.1 通信接口设计

PC 机与 MCU 控制系统的通信主要采用 UART 接口和以太网接口，UART 是一种全双工通用串行数据总线，是电脑硬件系统的一部分，提供了 RS-232 数据终端设备接口^[22]。当用 MCU 和 PC 机通过串口进行通信时，尽管 MCU 有串行通信的功能，但 MCU 的 UART 接口采用正逻辑，+5V 代表逻辑 1，0V 代表逻辑 0，而 RS232 采用负逻辑，-3V~-12V 代表逻辑 1，+3V~+12V 代表逻辑 0，两个接口不能直接相连，因此在硬件设计时需要在平台上增加电平转换芯片完成接口的联通工作。在 MCU 控制系统设计时本课题采用美信公司专为 RS-232 标准串口设计的 MAX232 芯片，该芯片是一款专门的电平转换芯片，采用单电源供电，工作电平为+3.3V，满足了设计的需要^[23]。PC 通过串口下发指令，MCU 解析该指令并下发其它外设设备能识别的指令，外部设备执行相应的操作并作出响应，响应信号在经过串口反馈给 PC 完成通信。串口电平转换电路的设计如图 3-2 所示，其左右两端数据收发管脚分别连接 PC 机和 MCU，实现电平转换。



本课题的以太网网口设计选用 Broadcom 公司的 BCM5241PHY 器件, BCM5241 主要功能是将 MII 接口的信息转换为差分通道信号, 再通过网口输出, 实现对外围器件的控制。BCM5241 芯片的功耗极低, 小于 170 mw, 同时它还具有集成电压调节器, 可以由 2.5V 或 3.3V 电源供电^[25]。

[illegible]

图 3-3 以太网网口电路设计图

3.2.2 加载电路设计

系统文件的加载包括应用程序、BIOS、逻辑文件等的加载，文件的加载分两种方式：网口加载和 JTAG 加载。平台未烧入 BIOS 程序时，只能用 JTAG 方式烧入 BIOS 和应用程序，然后才能使用网口加载方式，以后应用程序版本的修改和逻辑文件的加载可利用网口高效的加载。本设计选择的 JTAG 还包括 TRSTN 信号，该信号一般处于下拉状态。JTAG 接口加载程序时，其数据输入输出管脚 TDI、TDO 模式控制信号 TCK 均需与 TCK 保持同步。MCU 的 JTAG 专用管脚与 JTAG 连接器的连接电路设计如图 3-4 所示。



图 3-4 JTAG 配置电路设计

本课题逻辑文件加载采用的是 PS 网口加载，PS 加载模式是由 PC 机主导控制的一种串行配置加载方式，在加载逻辑程序时，PC 机通过 socket 协议把逻辑 bin 文件下载至 FPGA，此时 FPGA 功能相当于一个存储器。这种加载模式不需要另外设计存储器存储程序，且不需要频繁插拔 JTAG 接口，加载程序也更为快捷，使用起来较为简单。FPGA 器件一般都有专用的 PS 配置功能管脚，如图 3-5 所示，当将 FPGA_MSEL[5:0]配置为 10000 时，即将方框中的电阻断开，FPGA 即配置为 PS 网口加载。PC 端先通过网口将逻辑文件传输至 MCU，MCU 通过控制 CPLD 模拟 PS 加载时序，将设计好的逻辑文件下载到 FPGA 中。




图 3-5 网口加载 FPGA 引脚配置图

3.3 FPGA 模块设计

FPGA 逻辑设计是整个可配置解调平台正常运行的关键, 由于本课题需要实现调制模式的可配置和调制自动识别的算法, FPGA 需要缓存大量数据和对信号进行快速处理, 因此选择 FPGA 需要考虑 FPGA 器件的存储容量和处理速度。在收集了众多的 FPGA 数据资料后^{[28][29]}, 本课题选择了 Altera 公司的 StratixV 系列芯片 5SGXEA7N2F45C3, 该芯片采用增强型核心架构, 集成收发器高达 28.05Gbps, 芯片容量为 52,428,800bits, 并拥有一系列独特的集成 IP 核, 主要用于以带宽为中心的应用和协议、40Gbps/100bps 及更高版本的数据密集型应用程序以及高性能、高精度数字信号处理应用, 综上所述, 该芯片信号处理速度和数据容量均满足本设计的需要。

3.3.1 时钟模块

本论文采用 25MHz 的系统时钟, 25MHz 的晶振发生器产生的时钟经过 CY2304NZZI_1T 芯片分四路分别送到 FPGA、CPLD、BCM5241、MCU 的时钟管脚, 如图 3-6 所示:




图 3-6 系统时钟连接电路

由图 3-1 可知, 对于 FPGA, 除了系统时钟外, 本课题还另外添加了 4 个数字时钟 SI5338 以提高 FPGA 输入时钟的精确度。SI5338 是一款高性能、低抖动的时钟发生器, 它能够合成四个用户可编程的频率高达 350MHz 的时钟, SI5338 允许生成具有 0 ppm 精度的四个独立时钟, 每个输出时钟可独立配置, 以支持各种信号格式和电源电压^[30]。SI5338 芯片主要生成数字时钟, 且生成数字时钟的相位和频率可以灵活调整。硬件平台搭建后, MCU 控制系统可以通过 I2C 总线与 SI5338 相连接, 对其时钟和相位进行配置配置, 使用时需注意, SI5338 参考时钟拥有单端模式、差

分模式可供使用者选择；同样的其输出时钟单端、差分模式亦可选择。

3.3.2 A/D 电路设计

在模数转换电路设计中，模数转换器选择时应考虑采样信号的最高频率、采样方式等因素^[31]，本设计采用了 TI 公司的 ADS58J80 芯片实现。该芯片采用单电源供电，包含了两个独立的通道，在以最高速率采样时，只要在其工作范围之内，都能保证没有编码丢失，每个通道由 4 个采样率为 250Msps 的 16bit 模数转换器、拼接误差校正器、抽取滤波器和数据接口组成。4 个模数转换器拼接采样后的数据经过校正和抽取后，由数据接口发送到 FPGA。由于采用拼接采样技术，芯片的实际采样率达到 1Gsps。按照 4 倍采样，ADS58J80 的工作带宽可达 250 MHz。

3.4 其他电路设计

复位电路的设计采用两种复位方式，一种是传统的按键复位，另一种是采用软件复位。软件复位主要通过看门狗的配置实现复位，WDG1 信号通过 MCU 上的 GPIO 管脚送入 ADM706，ADM706 输出溢出复位信号完成系统复位。MCU_IN_WDG_RST_N 信号由 MCU 发送至 CPLD，CPLD 检测到该信号后输出复位信号对 FPGA/5241/5248 等器件完成复位操作,其设计原理框图如图 3-7 所示。




图 3-7 复位电路设计原理框图

在硬件平台的搭建过程中，由于使用的电子器件存在工作电压不同的问题，因此在具体实现过程中，要配置电源转换器对输入电源电压进行转换，常用的电源转换电路设计主要采用两种方法：分布式电源转换和集中式电源转换。采用分布式电源转换电路的成本相对较低、且 PCB 占用面积也小，因此本课题选用分布式电源转换方式对硬件平台的电子器件供电。该电源转换电路设计主要分为三部分：缓启动模块、电源转换模块、转换电压指示模块。下面对各模块进行详细说明：

(1) 缓启动模块：该模块需要设计一个缓启动电路，该电路利用 MOS 管的漏极与源极间的电阻随两端电压变化的特性，使启动电流平缓上升以避免烧毁元器件。

(2) 电源转换模块

本课题由于多个电子元器件工作在不同电压下，因此设计了多个电源转换电路，电源转换电路参数指标表如表3-1所示。

表3-1 电源转换电路参数指标表

3.3V转1.8V模块	3 A	4 A
3.3V转2.5V模块	2 A	4 A
3.3V转1.0V模块	2 A	4 A
12V转0.9V模块	25 A	30 A
12V转3.0V模块	3 A	20 A
12V转3.3V模块	12 A	20 A
48V转12V模块	5 A	10A
1.8V转1.5V FPGA专用模块	0.3 A	1 A
3.3V转2.5V FPGA专用模块	0.1 A	2 A

下面以12转3.3V电源转换电路对原理进行说明，图3-8所示为12转3.3V电源转换电路的原理图：




图3-8 12转3.3V电路图

其输出端电阻阻值由公式3-1得出：

$$R = U_{in} / (U_{out} - 0.6) \quad (3-1)$$

其中 U_{in} 输入电压为12V, U_{out} 输出电压为3.3V, 可以得出 $R=4.44k$ 。

从3-8图中可以看出, $R \approx R_{1026} + R_{520}$, 其中 R_{1026} 为4.42K Ω 电阻, R_{520} 为0 Ω 电阻。

(3) 电压指示模块

为了便于设计者对该电路设计进行调试, 每个电源转换模块都会设置一个指示灯。对应模块灯亮表示有电压输出, 灯灭表示该模块设计有偏差。由于指示灯工作需要一定的工作电压, 3.3V和5V电源转换时可直接连接一个200 Ω 电阻, 而低于3.3V的模块则需要另外设置驱动器。

本课题设计的可配置多模式解调平台, 硬件系统的设计主要是 MCU 控制系统和 FPGA 逻辑模块设计以及支持这两个模块正常工作的其它辅助电路设计, 平台的硬件实现 PCB 布局如图 3-8 所示:




图 3-9 基于 FPGA 的可配置多模式解调平台 PCB 布局图

3.5 本章小结

本章提出可配置多模式解调硬件平台的设计架构，介绍了 MCU 控制系统设计和 FPGA 逻辑模块设计，详细介绍了这两部分实现的功能以及各器件的选型与功能分析。然后给出了基于 FPGA 的可配置多模式解调平台 PCB 布局图。

第四章 可配置多模式解调平台 FPGA 逻辑设计

第三章主要介绍了可配置多模式解调平台的硬件设计和实现，本章介绍该平台的设计重点，即解调平台的 FPGA 逻辑设计，包括单用户多制式和单制式多用户两大类解调方式的可配置，以及单制式多制式解调方式的自动识别算法实现。由于 2ASK、4ASK、2FSK、4FSK、2PSK、4PSK 和 CDMA 的解调算法和 FPGA 实现已经得到广泛的研究，并已有成熟的算法和 FPGA 实现方式，本章就不做论述。由图 2-3 FPGA 逻辑设计架构可知，本设计的逻辑设计主要包括三部分：Localbus 总线转换模块、调制自动识别模块、解调模块；由于 Localbus 总线转换模块实现后，要保证该模块的正确性，保证不是因该模块的原因导致的解调模式识别错误，有必要对转换后的总线进行验证，所以加了一个总线时序验证模块，下面本论文将依次详细介绍这几个模块。

4.1 Localbus 总线转换模块

在本设计中，MCU 通过 LocalBus 总线管理控制 FPGA 器件，MCU 下发控制命令对 FPGA 进行相关的配置和操作，实现对 FPGA 的实时管理。硬件实现时，MCU 端连接的是 Device Bus 总线，该总线与 LocalBus 总线的不同之处是其数据线和地址线复用，因此不能直接使用，需要在 MCU 与各个从器件之间连接一个对其地址和数据线重新分配的控制器件，本课题选用 CPLD 期间对其解复用，使用时 CPLD 会将 Device Bus 总线的数据与地址线进行解码分离，如果从器件是低速设备，还需要加一级缓存器对数据和地址进行缓存^[32]。其典型应用如下图 4-1 所示：




图 4-1 LOCALBUS 总线数据地址解复用原理图

由上图 Localbus 总线数据地址解复用后的信号线可知，解复用后 Localbus 总线只有三个片选信号，通常的做法是 Localbus 需要访问的寄存器采用集中放置的方法，但这种方法导致在 FPGA 和 CPLD 内部 Localbus 协议并不能很好地实现模块化设计。因此，本课题设计了一个基于 LocalBus 的总线转换模块，该模块的主要功能是将 LocalBus 的信号进行处理后，转换为具有 32 个片选信号、数据信号和应答信号的自定义的可配置 cbus 总线。FPGA 内部模块化设计时只需将需要使用的模块挂载到指定的 cbus 总线片选信号上，MCU 即可通过 cbus 总线的片选信号管理和配置 FPGA 内部不同区域的寄存器，实现 FPGA 内部资源的模块化设计。

图 4-2 给出了总线转换模块设计的原理框图，该模块主要由 Lb_convert 模块、Lb_moto 模块、Lb_addr 模块和 Lb_rw 模块等四个模块组成。




图 4-2 LocalBus 总线转换模块原理框图

(1) LocalBus 总线

由于该模块主要完成 Localbus 总线转换，所以有必要介绍下 LocalBus 总线的原理，LocalBus 总线又称为 CPU 总线，在当今的通用电子领域应用广泛。根据地址信号高低位线序差异，Localbus 总线可分为 Motorola 模式和 Intel 模式。Intel 模式是小端模式，其数据和地址存储时低有效字节存储于低地址寄存器，高有效字节存储于高有效寄存器；motorala 模式是大端模式，其与小端模式刚好相反，其数据和地址存储时低有效字节存储于高地址寄存器，高有效字节存储于低地址寄存器。而大部分芯片都采用小端模式，所以大端模式总线与其它器件进行通信时，需要对其地址线进行相应处理，通常做法是把 LocalBus 总线的高地址线与目标元件的低地址线相连接，把 Localbus 总线的低地址线与目标元件的高地址线相连接，其它地址线依次连接；此外，与 Intel 模式不同，Motorola 模式的 LocalBus 总线把读/写控制信号合并在一根信号线上，高电平表示“读”操作，低电平表示“写”操作。本模块设计时，为了方便操作，设计了 Lb_convert 模式转换模块，将大端模式转为小端模式，更方便硬件设计和操作。本文 MCU 的 LocalBus 总线的信号列表及功能介绍如表 4-2 所示，表中信号均为 intel 模式下信号定义，Motorola 模式下读写控制信号复用，输入输出方向基于目标器件定义。

表 4-1 LocalBus 总线信号列表及功能介绍

信号	I/O	位宽	功能介绍
lb_address	INPUT	27	地址信号，读写操作时确定寄存器位置
lb_data_in	INPUT	8	数据信号，写操作时，写入数据
lb_wr	INPUT	1	写控制信号，低电平有效
lb_rd	INPUT	1	读控制信号，低电平有效
lb_cs_n	INPUT	4	片选信号,低电平有效
lb_ta_n	OUTPUT	1	应答信号，对读写操作进行应答，低电平有效
lb_data_out	OUTPUT	8	数据信号，读操作时，读出数据

由于为 LocalBus 总线不是全双工工作模式，其读操作时写使能无效，写操作时读使能无效，故其总线时序分为读时序与写时序，如图 4-3 和 4-4 所示。其读操作流程为：总线原始控制信号 lb_cs_n、lb_rd、Lb_rw、lb_ta_n 处于高电平无效状态，当总线控制器给目标器件发送读取命令时，首先地址线发送要读取的寄存器地址，然后片选信号被拉低有效，表示器件已被选中，几乎与片选信号同时，读信号被拉低，表示执行读操作。由图 4-3 可以看到目标器件的应答信号和读取数据的时间相对晚一点，这是因为目标器件收到读数据指令后需要回传应答信号和相应读地址的数据，这中间需要给目标器件一定的反应时间，回传的过程中也存在路径延时。在读操作期间，写信号 lb_rw 一直处于高电平无效状态。

Localbus 总线的写操作流程为：总线原始控制信号 lb_cs_n、lb_rd、Lb_rw、lb_ta_n 处于高电平无效状态，当总线控制控制器给目标器件发送写入命令时，地址线发送要写入的寄存器地址，数据线发送要写入的数据，几乎没有延迟，然后片选信号被拉低有效，表示器件已被选中，几乎与片选信号同时，写信号被拉低，表示执行写操作。由图 4-4 可以看到目标器件的应答信号的时序相对其它信号相对晚一点，这是因为目标器件收到读数据指令后需要对控制器做出应答，即发送应答信号，这中间需要给目标器件一定的反应时间，回传的过程中也存在路径延时。在写操作期间，读信号 lb_rd 一直处于高电平无效状态。




图 4-3 Localbus 总线读时序




图 4-4 Localbus 总线写时序

(2) 各子模块功能:

Lb_convert 模块: 由于 localbus 总线的 motorala 模式是大端模式, 所以使用时需要对地址线进行处理, 主要是对地址线进行反向连接, 把控制器与目标器件高低地址线相反连接。该模块的主要功能是模式转换, LocalBus 指令进入该模块后, 首先由 Lb_convert 模块对 Localbus 信号的大小端模式进行分析, 该模块通过组合逻辑将大端模式的地址信号进行倒序, 统一转换为小端模式 (即 intel 模式) 的信号。

Lb_moto 模块: 由于线路延时及组合逻辑延时的存在, 信号容易产生毛刺和传输数据错误, 本模块通过设置 ACK 超时和 CS 超出的异常状况报警机制处理该状况, 并且将送入该模块的信号延迟两个时钟周期, 以实现时钟域的过渡。

Lb_addr 模块: 该模块是 Localbus 总线转换模块的核心模块, 其主要功能将 LocalBus 总线的地址信号重新设计定义, 从中产生出 cbus 总线的地址信号和多组片选信号, 以便于进行模块化设计。具体实施方法是将 LocalBus 地址信号的

lb_addr[7:0]解析为为cbus的地址信号cbus_addr[7:0],将lb_addr[12:8]解析为cbus的32路片选信号,lb_addr[12:8]通过二进制译码拓展成32个cbus总线的片选信号,经过处理后,cbus总线下可以连接32个小模块,每个模块分配256字节的容量,其原理解析如图4-5所示。




图 4-5 Lb_addr 模块原理解析框图

Lb_rw 模块：该模块的主要功能是完成数据和指令的转发，以及实现溢出保护功能，模块支持取反寄存器的读写操作，用于总模块功能测试和 debug。

(3) cbus 总线

cbus 总线是为了方便模块化设计由 Localbus 总线转换而成的适合 FPGA 内部资源调用的总线，它通过重新定义 LocalBus 27 根地址线的方式扩展为拥有 32 个片选信号和应答信号的总线，表 4-3 给出了 cbus 总线的信号列表及功能介绍，输入输出方向基于目标器件定义。

表 4-2 cbus 总线的信号列表及功能介绍

信号名称	I/O	位宽	信号功能介绍
cbus_addr	INPUT	8	地址信号，读写操作时确定寄存器位置
cbus_data_out	OUTPUT	8	数据信号，读操作时，读出数据
cbus_rw	INPUT	1	读写控制信号，高电平为写操作，低电平为读操作
cbus_req	INPUT	1	读写请求信号，读写操作时，对目标器件发出请求，高电平有效
cbus_data_in[31: 0]	INPUT	256	数据信号，写操作时，写入数据(每次 8bit)

续表 4-2 cbus 总线的信号列表及功能介绍

信号名称	I/O	位宽	信号功能介绍
cbus_cs[31: 0]	INPUT	32	片选信号，低电平有效
cbus_ack[31: 0]	OUTPUT	32	应答信号,目标器件对控制器件的响应，表示收到命令，低电平有效

Cbus 总线只是一种重新定义的 Localbus 总线，所以也不是全双工工作模式，写操作时读使能无效，读操作时写使能无效。故其总线时序也分为读时序与写时序读写操作不能同时进行，其读写操作的时序图如图 4-6 和 4-7 所示。其读写操作流程与 Localbus 极为相似，差异之处在于新增了了读写请求信号，并将读写控制信号合并在一根信号线上；当 cbus 模块检测到 cbus_req 被拉低处于有效状态时，判断其对应的 cbus_cs 是否有效，若有效，则根据读写 cbus_rw 对相应的地址的寄存器进行读写操作；读写控制信号 cbus_rw，高电平为写操作，低电平为读操作。




图 4-6 cbus 写时序图




图 4-7 cbus 读时序图

(4) 模块资源分配及仿真

由前面的介绍可知, Localbus 总线经过转换后, 产生出 32 个片选信号, 利用片选信号可以实现模块化设计, 本设计中, 总线验证模块采用片选信号 `cbus_cs_1`, 则其分配得寄存器地址为 `0x38000100~0x380001ff`; 调制自动识别模块采用 `cbus_cs_2`, 则其分配得寄存器地址为 `0x38000200~0x380002ff`; 单制式多用户解调模块采用 `cbus_cs_3`, 则其分配得寄存器地址为 `0x38000300~0x380003ff`。该模块的仿真图如图 4-8 所示:




图 4-8 cbus 模块仿真图

4.2 可配置 cbus 总线时序验证模块

上一节介绍了 Localbus 总线转换模块, 虽然仿真结果符合预期, 但为了保证自定义的 cbus 总线的正确性, 确定输入的调制信号数据不因 Localbus 总线转换模块的错误而导致识别或切换失败, 本课题还设计了总线时序验证模块来检验 Localbus 总线转换模块。下面介绍总线时序验证模块的原理和实现方法。

总线时序验证模块的设计思想是利用锁相环 PLL 产生一个高频时钟作为基准时钟, 该高频时钟的频率直接决定时序检测的精度^[33]。当验证总线信号的时序时, 将所需检测的信号输入本模块中, 当所需检测的信号改变时(即上升沿或下降沿到来时), 本模块会产生一个脉冲信号, 并以该脉冲信号为起始条件, 启动一个计数器, 当检测到该信号(或另一个所需检测时序的信号)再次改变产生的脉冲信号时, 以其为停止条件停止计数器计数, 并将该计数值与以前检测到的数值进行对比, 若在最大值与最小值之间, 则舍弃该值; 若比最大值大, 则将最大值替换为该值, 若比最小值小, 则将最小值替换为该值, 最后通过 PC 机与芯片间进行通信的总线

（Localbus 总线）将测量的最大最小值输出，在 PC 端得到数值后对比是否满足要求时序。选择哪种信号的测量方式，以哪些信号的改变脉冲为起始条件或停止条件可以通过 Localbus 总线灵活的进行配置。

通过该模块，被测试的通信接口可以连续不断地产生信号，FPGA 端最后将其各信号时序间隔的最大最小值比较后输出，获取这些数据后，与标准协议时序相比较，看是否在其允许范围内，即可验证该芯片接口的正确性。

本设计主要有四个模块构成，分别为边沿检测模块、时序计数模块、时序比较模块和多 bit 数据或地址时序检测模块。

（1）边沿检测模块,该模块接口引脚说明如图 4-9:




图 4-9 边沿检测模块接口引脚说明

输入引脚:

clk: 输入时钟接口，即基准时钟，本例接 200MHz 时钟；

rst_n: 复位信号输入接口；

in_a: 输入信号 a；

in_b: 输入信号 b；

输出引脚:

pos_a: 输出信号 a 的上升沿指示脉冲信号；

neg_a: 输出信号 a 的下降沿指示脉冲信号；

pos_b: 输出信号 b 的上升沿指示脉冲信号；

neg_b: 输出信号 b 的下降沿指示脉冲信号；

模块实现:

主要实现方法是检测两个（也可以为同一个信号）输入信号的跳变沿（上升沿和下降沿），用宽度为时钟周期的脉冲指示，输出 4 路指示信号。时序如下图 4-10 所示。




图 4-10 边沿检测模块实现的时序说明

此模块主要由延时部分与判决部分构成，延时部分对输入信号延迟一拍，判决部分对输入信号和打拍后的信号状态进行判决，两个信号不同则输出指示脉冲信号。

(2) 时序检测模块，该模块接口引脚说明如图 4-11：




图 4-11 时序检测模块接口引脚说明

输入引脚：

clk; 输入时钟接口，即基准时钟，本例接 200MHz 时钟；

rst_n: 复位信号输入接口；

in_a_dectect: 计数器启动信号，当检测到高电平信号时，启动计数器开始计数；

pos_b_detect: 计数器停止信号 1；

neg_b_detect:计数器停止信号 2;

det_en:模块使能信号, 当该信号为高电平时, 该模块正常工作; 若信号为低电平, 则该模块停止工作;

mode_sel[1:0]:模式选择信号, 本设计共含 4 种工作模式;

with_sel[1:0]:位宽选择信号, 控制计数器的最大计数值, 分为 8 位、12 位、16 位、32 位;

输出引脚:

data_out[31:0]:输出计数器计数结果;

Flag: 输出有效标识位, 高有效; 当输出信号发生变化时, 输出宽度为一个周期的高电平脉冲。

模块实现:

此模块接收从边沿检测模块输出的指示脉冲信号, 以它们为给定的起始条件或停止条件控制一个计数器, 计算他们之间的时间差; 起始条件由 in_a_dectect 接口送入, 停止条件由 pos_b_detect 和 neg_b_detect 接口送入, 模块内部有四种工作模式, 可由 PC 端通过 Localbus 总线配置选择使用哪种工作模式, 四种工作模式描述如下:

模式 1: in_a_dectect 起始, pos_b_detect 停止, 计算它们之间的时间差;

模式 2: in_a_dectect 起始, neg_b_detect 停止, 计算它们之间的时间差;

模式 3: in_a_dectect 起始, pos_b_detect 或 neg_b_detect 停止, 计算它们之间的时间差;

模式 4: pos_b_detect 或 neg_b_detect 起始, in_a_dectect 停止, 计算它们之间的时间差;

最后, 将生成的数据 data_out[31:0]送入下一级模块经行处理。

(3) 时序比较模块, 该模块接口引脚说明如图 4-12:




图 4-12 时序比较模块接口引脚说明

输入引脚:

clk; 输入时钟接口, 即基准时钟, 本例接 200MHz 时钟;

rst_n: 复位信号输入接口;

rd_en: 数据输入有效标识位, 高有效;

data_in[31:0]: 32bit 待比较数据输入引脚;

输出引脚:

data_out_max[31:0]: 输入数据比较后得出的累计最大值;

data_out_min[31:0]: 输入数据比较后得出的累计最小值;

en_flag: 输出数据变化指示信号, 出现高电平时表示输出数据的最大值或最小值发生了变化。

模块实现:

该模块的主要实现方法是实现对输入数据进行比较, 如果比历史统计的最大值大, 则该数据替换历史统计最大值并作为最大值输出, 同时产生指示脉冲; 最小值产生方法亦如此; 假如统计值在最大值与最小值之间, 则该数据无用, 可将其丢弃。

其设计原理如图 4-13。




图 4-13 时序比较模块实现原理说明

(4) 多 bit 数据或地址时序检测模块

该模块主要是对多总线的数据位或地址位进行处理，我们知道，在数据的建立与保持时间满足后，其数据保持稳定，而我们所需测量的时序正是数据开始变化与数据由变化转为保持稳定这两个点。所以我们可以用一个信号模拟这两个点，然后通过上面的时序检测模块检测时序。具体实施方法就是将连续三个时钟的数据或地址存储于寄存器中，当这三个数据相同时，模拟信号线为高，当三组数据有一组发生改变时，模拟信号线为低。然后通过时序检测模块的模式 3 或模式 4 验证相应的时序是否正确。

(5) 总线时序检测总模块

将（1）、（2）、（3）三个模块按照接口相应功能进行连接，最后生成如图 4-14 所示的总模块，每次测量两个信号之间的时序时，调用该总模块，即可验证这两个信号时序正确性。但是，有些通信接口协议，其数据线和地址线可能是多总线的，此时，我们不能直接把这些多总线的信号直接通过该时序检测模块，而是首先对其进行处理，将多总线的数据（或地址）变化用一个单线的信号表示，然后再进行测试，下面说明多 bit 数据或地址时序检测模块的原理，该模块仅在多总线的数据（或地址）测试时用到。




图 4-14 总线时序检测总模块连接说明

总线检测模块完成后，用 modelsim 软件对该模块进行仿真，从图 4-15 中可以

看出,当总线工作在模式 1, in_a 与 in_b 的间距用工具测量为 $d1=2230ns-230ns=200ns$, 总线模块的输出结果为 400 个时钟周期, 200MHz 的时钟每个时钟为 5ns, 可知测量结果与设计相符, 工作在模式 2 下的仿真结果也与预期相符, 仿真结果说明该总线检测模块的设计符合预期。




图 4-15 总线时序检测模块仿真结果

4.3 可配置 cbus 总线的工作模式

可配置 cbus 总线验证正确后, 就可以按照设计需求实现多模式通信信号的可配置解调, 将不同制式的通信信号挂载在不同的片选信号下; 本课题通过设置两种工作模式, 从而使硬件平台完成多模式信号的可配置, 下面介绍这两个工作模式的工作方式:

模式 1: 在未知接收通信信号调制模式的前提下, 将硬件平台的工作模式设为模式 1, 系统首先使能片选信号 $cbus_cs_1$, 若该模块下挂载的解调模块与接收信号的调制类型不符, 则系统将片选信号 $cbus_cs_1$ 拉高, 接着使能片选信号 $cbus_cs_2$, 以此类推, 直到正确的解调接收信号为止, 该模块实现的代码为 `assign module_en = (cbus_cs_1==1'b0) ? 1'b1: ((cbus_cs_2==1'b0)? 1'b1: (.....((cbus_cs_32==1'b0)? 1'b1: 1'b0)))`; 通过这种设置可以不用通过测试员手动操作的方式实现调制方式的逐个识别, 节约了大量时间且提高了工作效率。

模式 2: 该模式是在测试员已经知道接收信号调制方式的前提下, 可以通过配置 cbus 总线来使能相应的解调模块, 从而完成信号的解调。该模式下, 单个解调模块的片选信号只要使能, 其下挂载的解调模块即可正常工作; 两个及以上的解调模块也可以同时使能, 不同的解调模块可以同时工作, 单块芯片上可以完成不同调制模式的解调。

本文为了便于描述,只用了两个片选模块,一个挂载单用户多制式调制信号,一个挂载单制式多用户调制 CDMA 信号,在以后的扩展中,可以挂载更多的调制模式进行信号的解调。由于信号的调制方式种类繁多,而可配置 cbus 总线的片选信号有限,不可能挂载太多的解调模块,为了解决这一问题,本课题引入了调制自动识别算法,可以将多种单用户多制式解调模块挂载到一个片选模块上,在该片选模块内部实现多种调制方式的自动识别,从而可以挂载更多的解调模块,下一节将重点介绍单制式多用户调制模式自动识别模块的 FPGA 实现。

4.4 单制式多用户调制模式自动识别模块设计

本节主要介绍单制式多用户调制模式自动识别的整体设计架构,以及其 FPGA 逻辑设计的实现方法;该模块主要工作是提取所接收信号的三个特征参数值,并根据特征值对所接收到的信号进行识别,并将识别后的信号送入相应的解调模块对信号进行解调。

4.4.1 调制自动识别模块整体设计

本模块的设计是一种基于可编程门阵列 FPGA 的数字调制模式自动识别,将通信信号的数字调制模式的识别部分在 FPGA 上实时高效的实现。本模块设计主要采用 3 个特征参数来实现信号调制模式的自动识别,这 3 个参数是:瞬时幅度谱密度的最大值 $\mathcal{V}_{\max}$ 、瞬时幅度峰度 $\mu_{q_2}^f$ 以及调制信号频率分量的总净值 Sum_fft ;相应的,用 FPGA 实现这三个参数需要四个不同的模块。当需要检测通信信号的调制模式时,首先对信号进行采样,信号的采样点数为 N_s (本设计采样点数 1024),将采样得到的数据通过归一化模块,该模块将得到的数据存入双口 RAM 的同时进行累加,当数据累加结束后输出一个累加结束信号,此时将存入双口 RAM 的数据依次读出,同时擦除该地址的数据,并且将读出的数据与数据的累加和相除,将相除的结果右移 10 位(因采样点数为 1024),将移位后数据的整数部分减 1 后再次将数据存入该双口 RAM 中,当从双口 RAM 中读出 1024 个数据时,停止读取双口 RAM,此时双口 RAM 中存储的即是归一化瞬时幅度。将归一化瞬时幅度的数值输入 $\mathcal{V}_{\max}$ 处理模块,经过 FFT 变化,将所得数据相互比较取其最大值即可得 $\mathcal{V}_{\max}$ 的值;同时对

归一化瞬时幅度的数值进行平方和除法操作，即可得到 u_{42}^f ；总净值 Sum_fft 是将归一化瞬时幅度加 1 后 FFT 变化的数据累加即可得到。

通过该模块，从被测信号中提取出瞬时幅度谱密度的最大值 $\gamma_{\max}$ 、瞬时幅度峰度 μ_{42}^f 以及调制信号频率分量的总净值 Sum_fft 这些参数，将这些参数与不同的判决门限相对比，即可成功识别 2ASK、4ASK、BPSK、QPSK、2FSK、4FSK 这些信号。




图 4-16 系统总体框图

本设计主要有五个模块构成，分别为归一化模块、 $\gamma_{\max}$ 处理模块、瞬时幅度峰度 μ_{42}^f 处理模块、 Sum_fft 处理模块和门限判决模块。

4.4.2 归一化模块设计

该模块主要对输入的信号数据进行归一化处理。设信号的采样点数为 N_s 、零中心归一化瞬时幅度为 $\alpha_{cn}(i)$ ，则

$$\alpha_{cn}(i) = \alpha_n(i) - 1 \quad (4-1)$$

其中 $\alpha_n(i) = \frac{\alpha(i)}{m_a}$ ， $m_a = \frac{1}{N_s} \sum_{i=1}^{N_s} \alpha(i)$ ，可知

$$\alpha_{cn}(i) = \frac{N_s \alpha(i)}{\sum_{i=1}^{N_s} \alpha(i)} - 1; \quad (4-2)$$

根据 $\alpha_{cn}(i)$ 的实现公式 (4-2) 可知，在 FPGA 中实现时主要完成累加、乘除以

及整个过程的控制工作，实现累加可以采用流水线结构，主要是把高位宽的计数器计数过程分别在几个高速时钟内进行，以减少寄存器时延对整个模块工作频率的影响^[34]；由公式（4-2）还可以看到，输入的数据累加后还要和以前输入的数据进行计算，因此需要对数据进行缓存，在这里调用一个双口 RAM 对数据进行处理。当数据累加完毕后，输出一个累加结束信号，开始读出双口 RAM 内存储的数据，同时擦除该地址的数据，将从双口 RAM 中读出的数据与数据的累加和进行除法运算，将所得的结果用定点数表示，然后将所得的结果再次回存入双口 RAM，存储第一个归一化处理数据时输出一个启动信号，读出一个数据回存一个数据，直至将所需要的数据全部进行归一化处理，此时，双口 RAM 内存储的是 N_s 个零中心归一化瞬时幅度数据 $\alpha_{cn}(i)$ 。

其具体操作见图 4-17。




图 4-17 归一化模块设计说明

4.4.3 瞬时幅度谱密度最大值 $\gamma_{\max}$ 设计

该模块主要是从输入信号中提取出特征值以对 ASK 信号与其他信号进行识别。由瞬时幅度谱密度的最大值

$$\gamma_{\max} = \frac{\max |FFT(\alpha_{cn}(i))|^2}{N_s} \quad (4-3)$$

$\gamma_{\max}$ 模块在 FPGA 中实现时主要需要进行平方、FFT 运算以及数据的相互比较，同时该模块与归一化处理模块相连接，也需要完成整个处理过程的控制工作。

FFT 运算可以直接调用 IP 核实现^[35], 当 FFT 模块的 `sink_already` 为高电平时, 从归一化模块读出数据并进行 FFT 处理, 然后将 FFT 处理后后的数据进行平方运算, 选取平方的最大值除以采样点数 N_s , 即可得到所需参数 $\gamma_{\max}$ 。为方便 FPGA 实现, 定义 $R_{\max}$ 为 $\gamma_{\max}$ 的 N_s 倍, 即

$$R_{\max} = N_s \gamma_{\max} = \max |FFT(\alpha_{cn}(i))|^2 \quad (4-4)$$

在后续 4.4.6 章节的门限判决模块中采用 $R_{\max}$ 值对信号进行分类。

下面本文以 2ASK、2FSK 为例进行说明, 图 4-18、图 4-19 为 $\gamma_{\max}$ 的 2ASK、2FSK 的仿真结果, 其输入数据由 matlab 产生, 再通过 Modelsim 软件调用即可完成仿真。FFT 的输出结果为 $(source_real + jsource_imag)$, 由 2ASK 和 2FSK 的仿真结果可知, 2ASK 信号的 `source_exp` 值为 -7, 而 2FSK 信号的 `source_exp` 值为 -2, 可见它们相差 32 倍, 系统可以对它们进行有效的识别。




图 4-18 输入 2ASK 调制数据的 $\gamma_{\max}$




图 4-19 输入 2FSK 调制数据的 $\gamma_{\max}$

4.4.4 零中心瞬时幅度的紧致性 μ_{42}^f 设计

该模块主要是从输入信号中提取出特征值以对 FSK 信号与 PSK 信号进行识别。

瞬时幅度峰度

$$\mu_{42}^f = \frac{E\{\alpha_{cn}^4(i)\}}{\{E\{\alpha_{cn}^2(i)\}\}^2} \quad (4-5)$$

由公式可知 $E\{\alpha_{cn}^4(i)\} = \frac{1}{N_s} \sum_{i=1}^{N_s} \alpha_{cn}^4(i)$, $E\{\alpha_{cn}^2(i)\} = \frac{1}{N_s} \sum_{i=1}^{N_s} \alpha_{cn}^2(i)$; 则

$$\mu_{42}^f = \frac{N_s \sum_{i=1}^{N_s} \alpha_{cn}^4(i)}{\{\sum_{i=1}^{N_s} \alpha_{cn}^2(i)\}^2} = \frac{N_s \sum_{i=1}^{N_s} \{\alpha_{cn}^2(i)\}^2}{\{\sum_{i=1}^{N_s} \alpha_{cn}^2(i)\}^2} \quad (4-6)$$

根据 (4-6) 算法分析的结果, 计算过程分两路: 一路完成平方的统计和处理; 另一路实现统计和的平方处理, 因此该运算单元需采用两路设计, 分别实现两路运算的统计和。由分析可知, μ_{42}^f 处理模块在 FPGA 实现中需要完成累加、平方以及除法操作^[36], 首先控制过程发送一个启动信号, 开始从归一化处理模块读取数据, 将从双口 RAM 中读出的数据平方处理后分两路进行处理, 一路先进行平方处理, 然后求其累加和, 另一路先进行累加, 然后再计算平方值, 最后进行除法处理, 除法模块直接调用 IP 核实现, 为了进一步扩大结果的精确位数, 将被除数扩大了 16 倍。

瞬时幅度峰度 μ_{42}^f 处理模块的设计方案见图 4-20。




图 4-20 瞬时幅度峰度 μ_{42}^f 处理模块的设计方案

瞬时幅度峰度 μ_{42}^f 模块的仿真结果如图 4-21 所示, 其中引脚 data_in 是输入数据, 该数据与时钟同步; 引脚 sqr_sum 是数据的平方和, 引脚 sum_sqr 是数据和的平方, 引脚 q 为商数, 引脚 r 为余数。为便于观察分析, 仿真中采用的统计个数为 10, 当输入数据为 21 时, 计算 12~21 这十个数值的统计量, 由图可知, 其数据的平方和 sqr_sum 为 2805, 数据和的平方 sum_sqr 为 27225, 由于精度考虑, 测试结

果扩大了 16 倍，所以被除数应该乘以 16，通过计算可得 $2805155+825=2722516$ ，说明仿真结果与预期相符。




图 4-21 瞬时幅度峰度 μ_{42}^f 模块的仿真结果

4.4.5 调制信号频率分量总净值 Sum_fft 设计

该模块主要是从输入信号中提取出特征值以对 2FSK 信号与 4FSK 信号进行识别。

该参数的实现比较简单， Sum_fft 的 FPGA 实现主要是完成 FFT 运算以及累加，主要是将归一化处理模块的数据读出来，然后进行加 1 操作，将加 1 后的数据通过 FFT 运算，将得到的最终结果进行累加操作即可得到。

4.4.6 门限判决模块

当通过 FPGA 对信号进行处理得到三个特征参数瞬时幅度谱密度的最大值 $\gamma_{\max}$ 、零中心瞬时幅度的紧致性 μ_{42}^f 以及调制信号频率分量的总净值 Sum_fft ，需要对其得到的结果进行归类判定，当超过或低于某一判决门限时，会对信号进行分类识别^[37]。如图 4-22 所示，当 $R_{\max}$ 大于 $Th1$ 时，会认为该信号是 ASK 信号，反之，会认为该信号是 FSK 信号或 PSK 信号；若判定该信号是 ASK 信号，接着判定 μ_{42}^f ，当 μ_{42}^f 大于 $Th2$ 时，信号自动识别为 4ASK 信号，否则为 2ASK 信号；若判定该信号是 FSK 信号或 PSK 信号，则接着判定接着判定 μ_{42}^f ，当 μ_{42}^f 大于 $Th3$ ，判定该信号为 PSK，其它信号的识别依次类推。




图 4-22 调制模式识别判决门限说明

对于判决门限的具体数值，见表 1。该装置在 4dB 以上的信噪比条件下识别率很高，达到 99%以上。

表 4-1 判决门限的门限值

判决门限	设计指标
$Th1$	7168
$Th2$	20
$Th3$	4.3
$Th4$	11000
$Th5$	760

4.5 逻辑优化和时序约束

对数字电路的设计,满足系统预期的工作频率非常重要,工作频率高说明系统的处理能力强。而提高工作频率的方法,一种是对设计电路进行综合优化,另一种是对整个系统进行时序约束^[38]。

本设计的系统工作频率设定为 200MHz,而当系统工作频率超过 50MHz,即需要对系统时钟进行时序约束。因此,为提高系统工作频率,本设计采用流水线技术对设计电路进行优化,同时附加时序约束。从 localbus 和 cbus 的时序图可知,cbus_cs 片选信号和读写使能信号几乎同时操作,要实现 localbus 转换为 cbus 模块功能,如果把这些信号同时生成,那么一个周期内,电路要执行的操作会很多,路径时延也会成倍的增加,导致系统工作频率难以满足设计要求。因此本课题将 cbus_cs 片选信号和读写使能信号的产生在较多的时钟完成,这样便可以提高系统工作速度。同时,由于本系统采用系统时钟与外部时钟协同控制的方式,如果不对跨时钟域的信号和数据进行处理,就会出现亚稳态的现象,导致采样的数据错误,使系统无法正常运行^[39]。为解决这一问题,本设计对跨时钟域的单 bit 信号采取延迟两个时钟周期以使时钟同步,对跨时钟域的多 bit 信号,本设计采用异步 FIFO 来实现同步。

对系统进行时序约束可以规范设计的时序,通过附加约束可以使整个电路系统按照指定的路径完成逻辑功能,避免了利用设计软件自动布局布线导致的延时,使系统时钟工作频率得到提高。本课题设计时,由于对时序约束了解不够,未约束调用 IP 核锁相环 PLL 生成的衍生时钟,导致系统工作频率仅能达到 150MHz,在对衍生时钟进行针对性的约束后,系统工作频率才满足设计预期,从中可以看出时序约束的重要性。本课题采用电路设计软件 Quartus II 完成逻辑设计,该工具包含了时序约束工具 TimeQuest Timing Analyzer,在完成电路综合后会自动生成时序报告,设计者可以根据时序报告对系统的时钟和路径添加约束。时序约束包括:

- (1) 时钟定义:包含所有的时钟
- (2) 输入路径延迟
- (3) 输出路径延迟
- (4) 多周期路径
- (5) 异步电路中的虚假路径

本设计除了系统时钟外，还需要调用 PLL 生成一个测试时钟，当使用对时钟要求精准的子模块时，还要使用数字时钟，因此对时钟的约束非常关键，至于对路径的约束，设计者按照时序报告调用 TimeQuest Timing Analyzer 即可完成。

4.6 本章小结

本章主要介绍了可配置解调平台的 FPGA 逻辑设计，重点介绍了 localbus 转换模块中的 localbus 协议及 localbus 协议转换为 cbus 协议的详细设计，cbus 协议正确性验证模块的详细设计，介绍了调制自动识别模块中 3 个识别参数的具体实现方法，并给出了仿真结果。其后给出了门限判决模块的识别方式和判决门限的具体数值，最后介绍了系统的逻辑优化和时序约束工作，完成了可配置解调平台的 FPGA 逻辑设计部分。

第五章 系统测试和验证

该硬件平台的测试和验证分为 cbus 总线功能测试和自动识别模块功能测试，cbus 总线功能测试主要是验证 localbus 转换为 cbus 协议模块的正确性和稳定性，自动识别模块功能测试主要是验证调制模式自动调制识别是否正确以及其准确率。本章主要介绍利用自动化软件对硬件平台进行测试的方法和步骤，并对测试结果进行分析。

5.1 cbus 总线功能测试

在 cbus 总线的功能测试中，本课题面向测试人员采用 Excel 表格测试的方式，便于测试员更加直观和方便的配置测试的参数和选择测试用例；该测试主要利用自动化脚本文件与嵌入式软件相结合，设计客户端软件与单板操作系统进行数据通信来控制 FPGA 中 cbus 总线，再把写入和读出的数据相对比以判断 cbus 总线的功能是否符合预期。

(1) 首先确定 PC 端与单板的联通，然后通过 PC 端的 socket 网络协议（如图 5-1 所示）将 FPGA 运行所需要的 bin 文件下载至 FPGA 中，连接后 PC 端与单板就可以通过以太网接口完成数据的收发和命令的下达与上传。




图 5-1 socket 加载逻辑文件

(2) 硬件连接好后, 首先在 Excel 表格选择所要测试的测试项以相关参数设置, 然后打开 GUI 测试界面, 如图 5-2 所示, GUI 界面提供“开始”、“暂停”、“停止”和“波形显示”按钮。显示测试进度条并打印测试测试状态。




图 5-2 cbus 总线测试 GUI 界面图

(3) 测试开始后, 系统先完成标准项的测试, 标准项测试即把 cs 间隔、cs-rd、cs-wr、cs-addr、cs-data 分别设为 100ns、10ns、10ns、0、0, 测试通过后, 再对每个测试单量进行测试, 例如对 cbus 总线读写速度的测试, 可以将 cs 的间隔从 5ns 开始, 逐渐增大, 直到读写结果正确时即可确定 cbus 总线的快速读写能力, 如图 5-3 所示, 当 cs 间隔 15ns 以下时, cbus 总线不能正常工作, cs 间隔大于等于 15ns 时, cbus 总线正常工作。说明 cbus 总线的读写速度最快是 15ns。当对 cs-ack 进行测试时, 可以将 cs-ack 的间隔从 5ns 开始, 逐渐增大, 直到读写结果失败时即可确定 cbus 总线片选信号与写使能信号间隔容忍度; 由于 cbus 总线的片选信号收到应答信号时就会拉高无效, 如果应答过快, 则 FPGA 器件读数据尚未发出, 那么读取的结果就是失败的, 如图 5-3 所示, 应答信号必须在片选信号有效后 15ns 发出, 才能正确接收数据。其它测试用例的测试与此类似。

测试完成后, 打开 Excel 表格, 此时, cbus 总线的测试结果已自动填入 Excel 表格内, 可以看出, 测试 cbus 各个信号的时序与仿真结果相符, 说明该模块符合最初设计需求。

测试项	选择	参数设置 (ns)	cs-cs	cs-wr	cs-rd	cs-addr	cs-data	ack-addr	rd-addr	rd-data	rd-ack	写地址	写数据	读地址	读数据	结果	备注
标准	1	100	100	10	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	1	5	0	10	10	10	10	0	0	0	0	0	0	0	0	失败	cs-cs 间隔太小
cs-cs	2	10	0	10	10	10	10	0	0	0	0	0	0	0	0	失败	cs-cs 间隔太小
cs-cs	3	15	15	15	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	4	20	20	20	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	5	25	25	25	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	6	30	30	30	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	7	35	35	35	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	8	40	40	40	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	9	45	45	45	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-cs	10	50	50	50	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	1	5	100	100	10	10	10	0	0	0	0	0	0	0	0	失败	cs-ack 间隔太小
cs-ack	2	10	100	100	10	10	10	0	0	0	0	0	0	0	0	失败	cs-ack 间隔太小
cs-ack	3	15	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	4	20	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	5	25	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	6	30	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	7	35	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	8	40	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	9	45	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	
cs-ack	10	50	100	100	10	10	10	0	0	0	0	0	0	0	0	成功	

图 5-3 cbus 总线测试部分测试结果

r-数据	1	5	100	100	10	10	10	10	0x0000	0x0000	5	5	0	0	80	80	0x00	0x01	0x00	0x70	pass		
r-数据	2	10	100	100	10	10	10	10	0x0000	0x0000	10	10	0	0	80	80	0x00	0x01	0x00	0x95	pass		
r-数据	3	15	100	100	10	10	10	10	0x0000	0x0000	15	15	80	80	80	80	0x00	0x01	0x00	0x00	pass		
r-数据	4	20	100	100	10	10	10	10	0x0000	0x0000	20	20	80	80	80	80	0x00	0x01	0x00	0x00	pass		
r-数据	5	25	100	100	10	10	10	10	0x0000	0x0000	25	25	80	80	80	80	0x00	0x01	0x00	0x00	pass		
r-数据	6	30	100	100	10	10	10	10	0x0000	0x0000	30	30	80	80	80	80	0x00	0x01	0x00	0x00	pass		
r-数据	7	35	100	100	10	10	10	10	0x0000	0x0000	35	35	80	80	80	80	0x00	0x01	0x00	0x00	pass		
r-数据	8	40	100	100	10	10	10	10	0x0000	0x0000	40	40	80	80	80	80	0x00	0x01	0x00	0x00	pass		
r-数据	9	45	100	100	10	10	10	10	0x0000	0x0000	45	45	80	80	80	80	0x00	0x01	0x00	0x00	pass		
r-数据	10	50	100	100	10	10	10	10	0x0000	0x0000	50	50	80	80	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	1	5	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	5	5	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	2	10	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	10	10	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	3	15	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	15	15	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	4	20	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	20	20	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	5	25	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	25	25	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	6	30	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	30	30	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	7	35	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	35	35	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	8	40	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	40	40	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	9	45	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	45	45	80	80	0x00	0x01	0x00	0x00	pass		
ack数据	10	50	100	100	10	10	10	10	0x0000	0x0000	0x0000	0x0000	50	50	80	80	0x00	0x01	0x00	0x00	pass		

图 5-3 cbus 总线测试部分测试结果

5.2 解调平台功能测试

自动识别模块的功能测试主要是验证调制模式自动调制识别是否正确以及其识别率，对该模块的测试可以与可配置模块分离，对其单独进行测试。测试时首先向该模块发送 2ASK、4ASK、2PSK、4PSK、2FSK、4FSK 等六种信号中的其中一种信号，再设置发送不同信噪比的某种信号来测量该模块在不同信噪比下的识别率，最后把得到的结果传送到 matlab 上，得到的自动调制识别的识别率如图 5-4 所示。从图中我们可以看出，在信噪比 SNR 大于 4dB 的情况下，该模块对这 6 种通信信号的识别率达到了 100%，在 SNR=3dB 和 SNR=4dB 的信噪比下，部分信号的识别率有所下降，但识别率仍在 70%以上，但信噪比小于 3dB 时，该模块无法对接收信号进行识别。




图 5-4 自动调制识别的识别率

5.3 本章小结

本章主要阐述了基于 FPGA 的可配置 cbus 总线的性能和稳定性测试和自动调制识别的识别率测试，可配置 cbus 总线的测试采用自动化软件与单板硬件相结合的方法，测试员只需点击启动按钮，系统即可自动的完成测试，节约了公司的人力成本并提高工作效率；经过测试，该系统硬件性能达到预期目标，验证结果与预期相符。对自动调制识别算法的识别率测试可以单独进行，测试结果符合预期。以上两个模块性能测试符合预期，表明本文设计的基于 FPGA 的可配置多模式解调平台能够有效地分类两类通信信号并实现单用户多调制信号的自动识别。

总结和展望

论文工作总结

为了准确的对不同通信系统的通信信号进行解调，首先就需要识别出接收通信信号的调制方式，以及该信号的各种参数如符号速率、载波频率等，通信信号的调制识别逐渐成为热点。但目前为止，尚没有任何一种算法能将所有调制方式自动识别。所以，本文设计研制一款无线通信信号两类调制模式可以配置，且部分单用户多制式无线通信解调方式可自动识别的解调平台具有较好的应用价值。

论文的主要工作如下：

（1）本文提出基于 Stratix 系列 FPGA 芯片 5SGXEA7N2F45I3，采用 GH8310 芯片作为 MCU 控制系统为核心设计硬件平台，通过自动化软件与硬件平台相结合的方法，实现一键式自动化识别接收信号调制方式的功能，节省人力成本，缩短测试时间 60%。

（2）本设计通过设计 FPGA 逻辑电路实现通信信号解调模式的可配置，将 localbus 总线各信号通过重新设计变为在 FPGA 内部可以灵活配置的 cbus 总线，该总线将 FPGA 内部资源重新划定区分，通过 cbus 总线可以灵活的调用和配置调用这些模块。

（3）为了对设计的 cbus 总线进行功能测试，本课题又设计了一个可配置 cbus 总线功能验证系统，主要是对 cbus 总线时序进行精确测试，以验证该总线的时序是否符合预期，测量结果误差 $\pm 5\text{ns}$ 。

（4）针对单用户多调制通信信号的解调识别，现已有比较成熟的识别算法，且算法用 FPGA 实现并不复杂。本课题将 6 种单用户多调制的自动识别用 FPGA 实现，且挂载在 cbus 总线的的一个片选模块下，这样 cbus 总线下就可以挂载更多的解调模块，可以实现更多通信信号的解调。

本论文提出的基于 FPGA 的可配置多模式解调平台测试系统已经应用至国内某家公司的产品中，该平台利用 FPGA 的并行处理能力，有效的管理控制各解调模块，并且在特定模式下可以对未知调制信号进行轮询识别，与自动化软件相结合，相对传统的人工测试，该平台的测试快速且有效，节省了大量人力成本。

后续工作展望

由于实习时间限制，该课题的研究尚有提高之处，下一步的研究工作可在本文研究基础上，可从以下三个方面加深：

（1）由于单制式多用户的调制模式还有很多，本文只是在其中选取了对 CDMA 信号进行解调，以后可以扩展至 TD-LTE、WCDMA、OFDM 等信号的解调；对于单用户多制式信号的解调也可以扩展至 QAM、GMSK 等信号。

（2）由于本论文提出测试员配置工作模式和解调模式是通过操作 excel 表格完成的，其测试结果的显示也是通过 excel 表格显示，不同于实验常用的用户软件操作界面，不能直观的显示测试结果；且测试员不借助操作指导书不易快速上手，今后可以增加一个更加简洁易懂的操作界面，便于工作人员理解和操作。

（3）目前可配置解调平台采用嵌入式处理器与 FPGA 芯片相结合的方式工作，以后可把整个系统集成在一块芯片上，采用 SOPC（片上可编程系统）的思想，避免 PCB 布局布线对信号质量的影响，且系统软硬件均具有可编程的功能，灵活方便^[42]。

参考文献

- [1] 阳文敏. FPGA 动态配置机制研究及应用[D]. 无锡: 江南大学, 2014
- [2] Attar A R, Sheikhi A, Abiri H, et al. A new method for communication system recognition [J] . Iranian Journal of Science & Technology Transaction B Engineering, 2006, 30(6):775-788.
- [3] Kovachev D M, Georgieva N G. A mathematical modeling and FPGA-based digital receiver in a continuous wave Doppler radar[C],International Spring Seminar on electronics Technology: Meeting the Challenges of Electronics Technology Progress. IEEE Xplore, 2004:221-225 vol.2.
- [4] Ghasemi S, Gangal A. An effective algorithm for automatic modulation recognition [M]. 2014.
- [5] Walke R L, Dudley J, Sadler D. An FPGA based digital radar receiver for soft radar[J]. 2000, 1:73-77 vol.1.]
- [6] Shakra M M, Shaheen E M, Bakr H A, et al. C3. Automatic digital modulation recognition of satellite communication signals[C],Radio Science Conference. IEEE, 2015:118-126.
- [7] Yang S, Wu Z, Ren G. Design and implementation of FPGA-based FSK IF digital receiver[C], International Symposium on Systems and Control in Aerospace and Astronautics. IEEE, 2006:3 pp.-821.
- [8] Tanimura T, Aoki Y, Nakashima H, et al. Fpga-Based 112Gb/S Coherent Dp-Qpsk Receiver And Multi-Stage Pmd-Pdl Emulator For Fast Evaluation Of Digital Signal Processing Algorithms[C],Optical Communication (ECOC), 2010 36th European Conference and Exhibition on. 2010:1 - 3.
- [9] Rathore R P S. Reconfigurable digital radar receiver implemented in FPGA using Under-sampling, Direct IQ generation, Multi-rate filter and pulse compression[C], Microwave and Rf Conference. IEEE, 2014:174-177.
- [10] Velmurugan S, Rajasekaran C. A reconfigurable on-chip multichannel data acquisition and processing (DAQP) system for multichannel signal processing[C],

International Conference on Pattern Recognition, Informatics and Mobile Engineering. IEEE, 2013:109-114.

[11] 程刚. 基于 System Verilog 的功能验证方法研究[D]. 广州: 华南理工大学, 2010

[12] 方学南. 基于 FPGA 的芯片自动化测试平台的研究与实现[D]. 广州: 华南理工大学, 2012

[13] 陈宝忠. 基于 FPGA 的 TV-VGA 视频转换控制器的设计与实现[D]. 西安: 西安理工大学, 2006

[14] 刘姜涛, 邓其军, 聂明媚, 刘震宇. 基于 ARM 的智能配电房通信管理机设计[J]. 自动化与仪表, 2014, 29 (1) : 34-37

[15] 张勇, 甄国涌, 王丽莉, 任勇峰. 基于 W5300 的以太网数据传输硬件设计及优化[J]. 2011, (8) : 989-991

[16] 高家宝. 基于宽带接入网络芯片测试的多功能系统设计[D]. 广州: 华南理工大学, 2012

[17] 王剑宇, 苏颖. 高速电路设计实践[M]. 北京: 电子工业出版社, 2010

[18] Digdarsini D, Kumar M, Khot G, et al. FPGA implementation of automatic modulation recognition system for advanced SATCOM system[C], International Conference on Signal Processing and Integrated Networks. IEEE, 2014:464-469.

[19] Boukadourn M, Tabari K, Bensaoula A, et al. FPGA implementation of a CDMA source coding and modulation subsystem for a multiband fluorometer with pattern recognition capabilities[C], IEEE International Symposium on Circuits and Systems. IEEE, 2005:4767-4770 Vol. 5.

[20] Gan P, Zhang H. The algorithm of rapid signal capture and synchronization recognition in wireless communication and its implementation[C], Intelligent Control and Automation, 2008. Weica 2008. World Congress on. IEEE, 2008:7611-7614.

[21] Damak A, Krid M, Masmoudi D S, et al. FPGA implementation of programmable pulse mode neural network with on chip learning[C], International Conference on Design and Test of Integrated Systems in Nanoscale Technology. IEEE, 2006:159-164.

[22] Shima K, Tsuji T. FPGA Implementation of a Probabilistic Neural Network Using Delta-Sigma Modulation for Pattern Discrimination of EMG Signals[M]. 2007.

- [23]刘烨铭, 曹跃胜. 高速多层板过孔分析与仿真[J]. 计算机工程与设计, 2008, 29(3): 713 -715
- [24] 庞伟区. 数模混合信号芯片的测试与可测性设计研究[D]. 长沙: 湖南大学, 2008
- [25] 王石. 基于 FPGA 芯片的功能仿真平台构建及静态时序分析[D]. 西安: 西安电子科技大学, 2008
- [26] 孟祥志. FPGA 的静态时序分析研究与设计[D]. 上海: 复旦大学, 2012
- [27] 王勇贞. 高速数据采集与存储系统设计[D]. 太原: 中北大学, 2013
- [28] Miranda H C, Pinto P C, Silva S B. A self-reconfigurable receiver architecture for software radio systems[C], Radio and Wireless Conference, 2003. RAWCON '03. Proceedings. IEEE Xplore, 2003:241-244.
- [29] Gandetto M, Guainazzo M, Giardi A, et al. A mode identification system for a reconfigurable terminal using Time Frequency analysis and a non-parametric classifier[C], European Signal Processing Conference, Eusipco. 2004:837-840.
- [30] Anbarasan A, Shankar K. Design and implementation of low power FFT/IFFT processor for wireless communication[C], International Conference on Pattern Recognition, Informatics and Medical Engineering. 2012:152-155. [37]ZHOU Jian, LIU Peng, CHEN Ke-ming, Mei You-liang. Media SOC Verification Framework Based on FPGA Platform[J]. Microelectronics, 2006, 136(13) :284-287
- [31] Malacarne A, Ashrafi R, Park Y, et al. Reconfigurable optical DPSK pattern recognition based on incoherent optical processing[C], Photonics Conference (PHO), 2011 IEEE. IEEE, 2011:373-374.
- [32] Nzeza C N, Berbineau M, Moniak G, et al. Dynamic spectral monitoring for flexible and reconfigurable railways communication systems[C], International Conference on Intelligent Transport Systems Telecommunications. IEEE, 2009:228-233.
- [33] 尹亮. 基于 FPGA 的无线通信信号解调实验平台研制[D]. 哈尔滨: 哈尔滨工业大学, 2015.
- [34] 马聪. 多模多频接收机低压可配置信道选择滤波器的研究与实现[D]. 上海: 华

东师范大学, 2011.

[35] Purgato A, Tantillo D, Rabozzi M, et al. Resource-Efficient Scheduling for Partially-Reconfigurable FPGA-Based Systems[C], IEEE International Parallel and Distributed Processing Symposium Workshops. IEEE, 2016:189-197.

[36]韩丙寅, 程乃平. 数字调制识别的 FPGA 实现方法研究[J]. 国外电子测量技术, 2011, 30(3):33-36.

[37]Punith K H L, Shrinivasan L. Automatic digital modulation recognition using minimum feature extraction[C], International Conference on Computing for Sustainable Global Development. IEEE, 2015:772-775.

[38]Koar V, Korenek J. Dynamically Reconfigurable Architecture with Atomic Configuration Updates for Flexible Regular Expressions Matching in FPGA[C], Euromicro Conference on Digital System Design. 2016:591-598.

[39] 鲍瑞. 芯片测试平台中的 FPGA 时序分析及芯片接口测试方法研究[D]. 广州: 华南理工大学, 2013

[40] Nguyen T D A, Kumar A. PR-HMPSoC: A versatile partially reconfigurable heterogeneous Multiprocessor System-on-Chip for dynamic FPGA-based embedded systems[C], International Conference on Field Programmable Logic and Applications. IEEE, 2014:1-6.

[41] Durelli G, Nacci A A, Cattaneo R, et al. A Flexible Interconnection Structure for Reconfigurable FPGA Dataflow Applications[C], IEEE, International Symposium on Parallel and Distributed Processing Workshops and Phd Forum. IEEE Computer Society, 2013:192-201.

[42]袁名锦. 基于 SOPC 的 TDD-EDSL Modem 的实现探讨[D]. 青岛: 中国海洋大学, 2007.

攻读硕士学位期间取得的研究成果

一、已发表（包括已接受待发表）的论文，以及已投稿、或已成文打算投稿、或拟成文投稿的论文情况（只填写与学位论文内容相关的部分）：

号	作者 （全体作者，按顺序排列）	题 目	发表或投稿刊物 名称、级别	发表的卷期、 年月、页码	相当于学 位论文的 哪一部分 （章、节）	被索 引收 录情 况

注：在“发表的卷期、年月、页码”栏：

- 1 如果论文已发表，请填写发表的卷期、年月、页码；
 - 2 如果论文已被接受，填写将要发表的卷期、年月；
 - 3 以上都不是，请据实填写“已投稿”，“拟投稿”。
- 不够请另加页。

二、与学位内容相关的其它成果（包括专利、著作、获奖项目等）

（1）实用新型专利：

1. 吴朝晖，王晓岩，李斌，赵明剑，基于 FPGA 的数字调制模式自动识别装置（受理，ZL201621190131.1）。

致谢

时光飞逝，转眼间已走入了毕业的季节，三年的硕士研究生学习生活转瞬即逝。回首过去的三年，收获很多，三年的研究生学习生活，成为我人生中一段美好的回忆，我不仅丰富了知识，开阔了视野，更学会了如何思考，如何与人沟通相处。感谢所有关心、帮助和支持我的老师、同学、朋友和家人，是他们帮助我成为更好的自己。

首先，感谢我的导师吴朝晖副教授和李斌教授，感谢您们在学习生活上对我的指导和帮助，让我不仅学会了做事，更学会了做人。吴老师待人和善，工作一丝不苟，每周的项目组例会上，吴老师都在认真的记录，他总是细心的指出我学习工作中的不足之处，并给出中肯的建议。在吴老师的监督和指导下，我在科研中少走了很多的弯路，我的专业能力也得到了很大的提升。感谢李斌教授，李老师自信乐观，平易近人，她积极的治学态度及务实的工作作风在科研和学习中给予我帮助和启发。两位老师的严谨的治学态度和人格魅力都让我敬佩，同时也是我学习的榜样。

感谢赵明剑师兄、王昆师兄、吴海岗师兄、甘年平、陈振业等师兄。感谢你们在技术和生活上给予的指导和帮助，感谢你们耐心仔细的解答我的各种疑惑，使我在学业上得到进步。

感谢在校外实习时的主管薛建林工程师，在工作上，他对我严格要求，并告诉我优秀作为一种习惯，不仅要把工作完成，而且要做到最好；在生活上也给我提供力所能及的帮助。感谢一起工作了一年的同事，感谢你们给予我项目和生活上的帮助，为我创造了良好的实习环境，使我的各方面能力都得到了提高。

三年的研究生学习生活也并非一帆风顺，在此期间，我的身体也出了一些状况，在此我要感谢实验室同窗王静和刘洋对我的帮助和鼓励，是我在与病魔做斗争的过程中更有力量。感谢林德华、冼鹏伟、林少奎、郭珊山、陈文凯、龚奇、涂家川、赵高位等同学在科研上的鼎力相助与陪伴，是你们充实了我的生活，是这三年的生活更加多姿多彩。还要感谢实验室的师弟师妹，感谢给实验室带来了活力与激情。

最后，还要感谢我的家人，他们为我的求学和生活提供了强有力的保障，没有他们的支持和鼓励，就没有更好的我；同时他们也是我努力的方向和动力，在我遇到困难时，他们是我坚持下来的理由。衷心的感谢你们！

IV - 2 答辩委员会对论文的评定意见

在当前无线通信多样化的应用场景中,能够识别无线通信信号并实现有效解调是保障无线通信的关键技术。论文选取多调制模式可配置及解调方式可自动识别的解调平台进行研究,具有较好的工程应用价值。

论文针对单用户多调制通信信号的解调识别,提出了识别算法,并基于FPGA的硬件平台,实现了一键式自动化识别接收信号调制方式的功能,节省了人力成本,缩短了60%的测试时间;论文在实现多种通信信号解调模式的可配置过程中,将localbus总线各信号通过重新设计变为在FPGA内部可以灵活配置的cbus总线,并设计了一个可配置cbus总线功能的验证系统,对cbus总线时序进行精确测试。该时序的实验测量结果误差仅为 $\pm 5\text{ns}$,验证了该总线的时序符合预期。论文提出的多模式解调平台测试系统已经应用于产品中。该系统可以利用FPGA的并行处理能力,有效地管理控制各解调模块,在特定模式下可以对未知调制信号进行轮询识别。该系统与自动化软件相结合的测试平台实际测试效果表明,相对传统的人工测试,该平台的测试快速且有效,节省了大量的人力成本。

论文撰写规范,条理清晰,分析合理。在答辩过程中,能清晰报告论文内容,较好地回答问题,表明了作者较好地掌握了本学科的基础理论,具有一定的科研能力。

答辩委员会经讨论表决,认为论文达到了工程硕士学位论文水平,一致通过王晓岩同学学位论文答辩,建议授予工程硕士学位。

论文答辩日期: 2017 年 6 月 6 日

答辩委员会委员共 5 人,到会委员 5 人

表决票数: 优秀 () 票; 良好 (5) 票; 及格 () 票; 不及格 () 票

表决结果(打“√”): 优秀 (); 良好 (√); 及格 (); 不及格 ()

决议: 同意授予硕士学位 (√) 不同意授予硕士学位 ()

答辩
委员会
成员
签名

 (主席)

