

PRACTICA 6, Juan Reche Aguilar

Captura de lscpu y make info



```
juan@juan-HP-EliteBook-Folio-1040-G2:~/Documentos/INFORMATICA/SEGUNDO/EC/practica6/codigo$ lscpu
Arquitectura:                         x86_64
  modo(s) de operación de las CPUs:   32-bit, 64-bit
  Address sizes:                      39 bits physical, 48 bits virtual
  Orden de los bytes:                 Little Endian
CPU(s):                               4
  Lista de la(s) CPU(s) en línea:     0-3
ID de fabricante:                     GenuineIntel
  Nombre del modelo:                  Intel(R) Core(TM) i5-5300U CPU @ 2.30GH
                                      z
    Familia de CPU:                   6
    Modelo:                           61
    Hilo(s) de procesamiento por núcleo: 2
    Núcleo(s) por «socket»:           2
    «Socket(s)»                       1
    Revisión:                         4
    CPU MHz máx.:                     2900,0000
    CPU MHz mín.:                     500,0000
    BogoMIPS:                         4589.45
    Indicadores:                      fpu vme de pse tsc msr pae mce cx8 apic
                                       sep mtrr pge mca cmov pat pse36 clflus
                                      h dts acpi mmx fxsr sse sse2 ss ht tm p
                                      be syscall nx pdpe1gb rdtscp lm constan
                                      t_tsc arch_perfmon pebs bts rep_good no
                                      pl xtopology nonstop_tsc cpuid aperfmpe
                                      rf pni pclmulqdq dtes64 monitor ds_cpl
                                      smx est tm2 ssse3 sdbg fma cx16 xtpr pd
                                      cm pcid sse4_1 sse4_2 x2apic movbe popc
                                      nt tsc_deadline_timer aes xsave avx f16
                                      c rdrand lahf_lm abm 3dnowprefetch cpui
                                      d_fault epb pti ssbd ibrs ibpb stibp fs
                                      gsbase tsc_adjust bmi1 hle avx2 smep bm
                                      i2 erms invpcid rtm rdseed adx smap int
                                      el_pt xsaveopt dtherm ida arat pln pts
                                      md_clear flush_l1d
Caches (sum of all):
  L1d:                                64 KiB (2 instances)
  L1i:                                64 KiB (2 instances)
  L2:                                 512 KiB (2 instances)
  L3:                                 3 MiB (1 instance)
NUMA:
  Modo(s) NUMA:                       1
  CPU(s) del nodo NUMA 0:             0-3
Vulnerabilities:
  Gather data sampling:               Not affected
  Itlb multihit:                      KVM: Mitigation: VMX unsupported
```



Con la orden make info podemos ver en la primera linea que nuestro tamaño de linea es de 64B y con la orden lscpu vemos que nuestra cache esta separada en 3 bloques de 128KiB, 512Kib y 3MiB.

Código añadido

```
bytes[i] ^= 1;
```


Como en line.cc como dice el guión cuánto más ligero sea el bucle interno mejor se
evidenciará la diferencia de tiempo entre la operación realizada y el tiempo de acceso a memoria, por lo que hacemos un XOR a cada elemento del vector.

```
bytes[(i*64) & (size-1)]++ ;
```

En size.cc queremos estudiar los distintos niveles de la caché, y como sabemos que el tamaño de línea es 64 bytes, con este código accedemos a posiciones del vector separadas entre sí por el tamaño de línea. El & esta como seguridad para no pasarnos.

Gráficas


Line.png



En la gráfica se produce un decremento notable a partir de los 64 bytes, que es nuestro tamaño de línea, lo cual quiere decir que el tiempo de acceso se reduce.

Esto se debe a que si es menor que 64, estamos cargando datos innecesarios. Cuando avanzamos con un valor mayor que 64, se dejan sin cargar datos del vector.

Size.png



La gráfica muestra los tiempos de acceso a memoria en diferentes niveles de caché. Se pueden observar tres zonas distintas:

Hasta 32K: tiempo de acceso alrededor de 512 microsegundos

Hasta 2M: aumenta a aproximadamente 2048 microsegundos

A partir de 2M: nuevo incremento que se estabiliza después de 8M

Estos cambios en los tiempos de acceso reflejan los diferentes niveles de caché (L1, L2 y L3) y cómo el rendimiento se degrada cuando los datos no caben en los niveles más rápidos de la caché.

Analizando la gráfica y la información proporcionada, podemos deducir los tamaños de la siguiente manera:

Primer cambio significativo: Se observa un salto importante en el tiempo de acceso alrededor de los 32K, donde el tiempo pasa de ~512 microsegundos a ~2048 microsegundos.

Segundo cambio: El tiempo se mantiene estable hasta los 2M, donde vuelve a incrementar.

Tercer cambio: El tiempo se estabiliza después de los 8M. Como se menciona que desde 2M hasta 8M hay una diferencia de 6M (8MB - 2MB = 6MB), esto indica el tamaño del nivel L3 de caché.

Sin embargo, los valores reales proporcionados por lscpu muestran que la caché está dividida en tres bloques de:

L1: 128KiB

L2: 512KiB

L3: 3MiB

La diferencia entre los valores observados en la gráfica y los valores reales podría deberse a factores como la forma en que se realizan los accesos a memoria y las optimizaciones del sistema.