

Σχεδίαση Ψηφιακών Συστημάτων ΕΞΑΜΗΝΙΑΙΑ ΑΣΚΗΣΗ ΘΕΩΡΙΑΣ ΜΕΡΟΣ 03

Τμήμα Μηχανικών Πληροφορικής & Υπολογιστών

(Καθηγητής: Ιωάννης Βογιατζής)

Μάρκος Παντελιδάκης - 18390228 - <u>ice18390228@uniwa.gr</u>

1. Control Unit

```
LIBRARY ieee;
       USE ieee.std_logic_1164.all;
    ENTITY Control IS PORT (
           OP_5to0: IN STD_LOGIC_VECTOR(5 DOWNTO 0);
           RegDst, Branch: OUT STD LOGIC;
           MemRead, MemtoReg: OUT STD_LOGIC;
          MemWrite, ALUSrc, RegWrite: OUT STD LOGIC;
8
           ALU_op: OUT STD_LOGIC_VECTOR(1 DOWNTO 0));
9
10
      END Control;
11
12
       architecture behavioural of Control is
13
    □ begin
      with OP_5toO select
14
15
       RegDst <=
              '1' when "0000000",
16
17
               '0' when others;
18
       with OP_5toO select
19
20
       Branch <=
               '1' when "000100",
21
22
               '0' when others;
23
24
       with OP_5toO select
25
       MemRead <=
               '1' when "100011",
26
               '0' when others;
27
28
29
       with OP_5toO select
      MemtoReg <= '1' when "100011",
30
31
32
           '0' when others;
33
34
       with OP 5to0 select
35
       ALU_op <=
               "10" when "000000",
36
              "01" when "000100",
"00" when others;
37
38
39
40
      with OP 5to0 select
41
      MemWrite <=
               '1' when "101011",
42
43
               '0' when others;
44
45
      with OP_5toO select
46
      ALUSTC <=
              '1' when "100011",
47
               '1' when "101011",
48
49
               '0' when others;
50
51
       with OP_5toO select
52
       RegWrite <=
               '1' when "000000",
53
               '1' when "100011",
54
              '0' when others;
55
     end behavioural;
```

Εικ3.1.1: Κώδικας αρχείου VHDL κυκλώματος μονάδας ελέγχου MIPS.


```
LIBRARY ieee:
        USE ieee.std_logic_1164.all;
     F entity Control_tb is
       end Control_tb;
     Farchitecture test_b of Control_tb is
     component Control port(
             OP_5to0: IN STD_LOGIC_VECTOR(5 DOWNTO 0);
             RegDst, RegWrite, ALUSrc, Branch : OUT STD_LOGIC; MemRead, MemWrite, MemtoReg : OUT STD_LOGIC;
10
11
             ALU_op: OUT STD_LOGIC_VECTOR(1 DOWNTO 0));
12
       end component;
13
14
15
        signal OP_5to0_1 : STD_LOGIC_VECTOR(5 DOWNTO 0);
       signal RegDstl, RegWritel, ALUSrcl, Branchl : STD_LOGIC;
signal MemReadl, MemWritel, MemtoRegl : STD_LOGIC;
signal ALU_opl : STD_LOGIC_VECTOR(1 DOWNTO 0);
16
17
18
19
        BEGIN
20
21
     M1 : Control port map(OP_5to0 => OP_5to0_1, RegDst => RegDst1, RegWrite => RegWrite1,
       ALUSrc => ALUSrc1, Branch => Branch1, MemRead => MemRead1,
       - MemWrite => MemWritel, MemtoReg => MemtoRegl, ALU op => ALU opl);
     process
25
       begin
             OP_5to0_1 <= "0000000"; wait for 50 ps;
             OP_5toO_1 <= "1000011"; wait for 50 ps;
OP_5toO_1 <= "101011"; wait for 50 ps;
29
             OP_5to0_1 <= "000100"; wait for 50 ps;
      end process;
```

Εικ3.1.2: Κώδικας αρχείου VHDL testbench κυκλώματος μονάδας ελέγχου MIPS.

OP_5to0	RegDst	RegWrite	ALUsrc	Branch	MemRead	MemWrite	MemtoReg	ALU_op
000000	1	1	0	0	0	0	0	10
100011	0	1	1	0	1	0	1	00
101011	0	0	1	0	0	1	0	00
000100	0	0	0	1	0	0	0	01

Πίν3.1.1: Πίνακας ζητούμενων τιμών για τη μονάδα ελέγχου.

Οι τιμές του πίνακα 3.1 επαληθεύονται από τη κυμματομορφή της Εικόνας 2.3.



Εικ3.1.3: Παράδειγμα κυματομορφής κυκλώματος μονάδας ελέγχου MIPS.

2. Sign Extension Unit

```
1
      LIBRARY ieee;
      USE ieee.std_logic_ll64.all;
 3
 4
    ENTITY SIGN Extension is port (
 5
       Instr_15to0 : in std_logic_vector (15 downto 0);
       Sign_extended: out std_logic_vector (31 downto 0));
 6
 7
      END SIGN Extension;
8
9
      architecture behavioural of SIGN extension is
10 📮 begin
11
      Sign_extended <=
12
              x"0000" & Instr_15to0 when Instr_15to0(15)='0' else
              x"FFFF" & Instr_15to0 when Instr_15to0(15)='1';
13
14
      end behavioural;
```

Εικ3.2.1 Κώδικας αρχείου VHDL κυκλώματος μονάδας επέκτασης προσήμου.

Στη συνέχεια βάζουμε τις ζητούμενες τιμές στο testbench αρχείο όπως βλέπουμε και στην εικόνα 3.2.2.

```
LIBRARY ieee;
         USE ieee.std_logic_l164.all;
      F entity SIGN_Extension_tb is
        end SIGN_Extension_tb;
      F architecture test_b of SIGN_Extension_tb is
component SIGN_Extension is port(
    Instr_15to0 : in std_logic_vector (15 downto 0);
10
              Sign_extended: out std_logic_vector (31 downto 0));
11
        end component;
12
13
         signal Instr 15to0 1 : std logic vector (15 downto 0);
14
15
         signal Sign_extended1 : std_logic_vector (31 downto 0);
         BEGIN
         M1 : SIGN_Extension port map(Instr_15to0 => Instr_15to0_1, Sign_extended => Sign_extended1);
17
18
      process
        begin
              Instr_15t00_1 <= x"0010"; wait for 50 ps;
Instr_15t00_1 <= x"1001"; wait for 50 ps;
Instr_15t00_1 <= x"80A0"; wait for 50 ps;
19
20
       end process;
22
         end test b;
```

Εικ3.2.2: Κώδικας αρχείου VHDL testbench κυκλώματος μονάδας επέκτασης προσήμου.



Εικ3.2.3: Παράδειγμα κυματομορφής κυκλώματος μονάδας επέκτασης προσήμου.

3. Κύκλωμα (αριστερής) ολίσθησης κατά 2

```
LIBRARY ieee;
      USE ieee.std logic 1164.all;
     USE IEEE.STD_LOGIC_UNSIGNED.ALL;
3
5
   pentity shiftleft2 is port (
       Inl: in std_logic_vector(31 downto 0);
       d: out std_logic_vector(31 downto 0));
8
     end shiftleft2;
9
10
   architecture behavioural of shiftleft2 is
11
12

□ BEGIN

13
              d <= In1(29 downto 0) & "00";
   end behavioural;
14
```

Εικ3.3.1 Κώδικας αρχείου VHDL κυκλώματος αριστερής ολίσθησης κατά 2.

```
LIBRARY ieee;
 2
      USE ieee.std_logic_ll64.all;
 4
   pentity shiftleft2_tb is
    end shiftleft2_tb;
 5
 7
    Farchitecture test_b of shiftleft2_tb is
 Inl : in std_logic_vector(31 downto 0);
10
             d : out std_logic_vector(31 downto 0));
11
     end component;
12
     | signal Inll : std_logic_vector(31 downto 0);
13
14
     | signal dl : std_logic_vector(31 downto 0);
     BEGIN
15
16
     M1 : shiftleft2 port map(In1 => In11, d => d1);
    process
17
18
     begin
19
              Inll <= x"0000AAAF"; wait for 50 ns;</pre>
20
             Inll <= x"FFFFAAFF"; wait for 50 ns;</pre>
   end process;
end test_b;
21
22
23
```

Εικ3.3.2: Κώδικας αρχείου VHDL testbench κυκλώματος αριστερής ολίσθησης κατά 2.



Εικ3.3.3: Παράδειγμα κυματομορφής κυκλώματος αριστερής ολίσθησης κατά 2.