

Σχεδίαση Ψηφιακών Συστημάτων ΕΞΑΜΗΝΙΑΙΑ ΑΣΚΗΣΗ ΘΕΩΡΙΑΣ ΜΕΡΟΣ 01

Τμήμα Μηχανικών Πληροφορικής & Υπολογιστών

(Καθηγητής: Ιωάννης Βογιατζής)

Μάρκος Παντελιδάκης - 18390228 - <u>ice18390228@uniwa.gr</u>

```
LIBRARY ieee;
      USE ieee.std_logic_l164.all;
      use IEEE.numeric std.all;
     USE ieee.std_logic_unsigned.all;
4
5
    Fentity ALU4 is port (
          ALUinl: in std_logic_vector(3 downto 0);
          ALUin2: in std logic vector(3 downto 0);
9
          ALUctrl: in std_logic_vector(3 downto 0);
10
          ALUoutl: out std_logic_vector(3 downto 0);
11
           zero: out std_logic);
     end ALU4;
12
13
    architecture behavioural of ALU4 is
14
15
          signal sig: std logic vector(3 downto 0);
    🗏 begin
16
17
    process(ALUinl, ALUin2, ALUctrl)
18
              begin
19
              case ALUctrl IS
               when "0000" => sig <= ALUin1 AND ALUin2;
20
              when "0001" => sig <= ALUin1 OR ALUin2;</pre>
21
22
              when "0010" => sig <= ALUin1 + ALUin2;</pre>
              when "0110" => sig <= ALUin1 - ALUin2 ;</pre>
23
24
              when "0111" =>
25
                       if ALUin1 < ALUin2 then
                               sig <= "0001";
26
27
                       else
28
                               sig <= "0000";
                       end if;
29
               when others => sig <= sig;
30
31
              end case;
     end process;
zero <='1' when sig="0000" else '0';
ALUoutl <= sig;
32
33
34
35
```

Εικ1.1: Κώδικας αρχείου VHDL κυκλώματος Αριθμητικής και Λογικής μονάδας 4-bit.

```
LIBRARY ieee;
       USE ieee.std_logic_l164.all;
       use IEEE.numeric_std.all;
     □ entity ALU4_tb is
      end ALU4_tb;
     parchitecture test_b of ALU4_tb is
10
       signal ALUinl1 : std_logic_vector (3 downto 0);
11
       signal ALUin21 : std_logic_vector (3 downto 0);
       signal ALUctrll: std_logic_vector (3 downto 0);
12
       signal ALUoutl: std_logic_vector(3 downto 0);
13
14
                        : std logic;
       signal zerol
15
     component ALU4 port (
16
            ALUin1 : in std_logic_vector (3 downto 0);
ALUin2 : in std_logic_vector (3 downto 0);
18
           ALUctrl: in std_logic_vector(3 downto 0);
ALUcutrl: out std_logic_vector(3 downto 0);
            zero : out std_logic);
22
       end component;
23
     M1: ALU4 PORT MAP (ALUin1=>ALUin11, ALUin2=>ALUin21, ALUctr1=>ALUctr11,
25
            ALUout1=>ALUout1, zero=>zero1);
26
     process
27
28
       begin
29
            ALUinl1 <= "0010";
30
            ALUin21 <= "0100";
           ALUctrl1<= "0010";
31
            wait for 50 ps;
           ALUin11 <= "0100";
ALUin21 <= "1111";
ALUctrl1<= "0000";
33
35
36
            wait for 50 ps;
            ALUinl1 <= "0100";
ALUin21 <= "1111";
37
38
            ALUctrl1<= "0001";
39
            wait for 50 ps;
ALUinl1 <= "0100";</pre>
40
41
            ALUin21 <= "0010";
42
            ALUctrl1<= "0110";
43
            wait for 50 ps;
44
45
            ALUinl1 <= "0100";
            ALUin21 <= "0110";
            ALUctrl1<= "0110";
48
            wait for 50 ps;
49
            end process;
50
       end test_b;
```

Εικ1.2: Κώδικας αρχείου VHDL testbench κυκλώματος Αριθμητικής και Λογικής μονάδας 4-bit.

Πίν1.1: Πίνακας ζητούμενων τιμών ALU.

ALU in 1	ALU in 2	ALUCTRL	ALUout	zero
0010	0100	0010	0110	0
0100	1111	0000	0100	0
0100	1111	0001	1111	0
0100	0010	0110	0010	0
0100	0110	0110	1110	0

Οι τιμές των εξόδων ALUout και zero της ALU του πίνακα 1.1 επαληθεύονται από την κυματομορφή της Εικόνας 1.3.




Εικ1.3: Παράδειγμα κυματομορφής κυκλώματος Αριθμητικής και Λογικής μονάδας 4-bit.

Με παρόμοιο τρόπο φτιάχνουμε και την ALU των 32 bits:

```
1
      LIBRARY ieee;
2
      USE ieee.std_logic_l164.all;
3
      use IEEE.numeric_std.all;
      USE ieee.std logic unsigned.all;
4
5
   = entity ALU32 is port (
7
          ALUinl: in std_logic_vector(31 downto 0);
8
          ALUin2: in std_logic_vector(31 downto 0);
9
          ALUctrl: in std_logic_vector(3 downto 0);
10
          ALUoutl: out std logic vector(31 downto 0);
11
          zero: out std_logic);
12
      end ALU32;
13
14
    architecture behavioural of ALU32 is
15
     | signal sig: std_logic_vector(31 downto 0);
16
17
    □ BEGIN
18
    process (ALUin1, ALUin2, ALUctr1)
19
      begin
20
    🗎 case ALUctrl IS
              when "0000" => sig <= ALUin1 AND ALUin2;
21
22
              when "0001" => sig <= ALUin1 OR ALUin2;
              when "0010" => sig <= ALUin1 + ALUin2;
23
              when "0110" => sig <= ALUin1 - ALUin2;
24
25
              when others => sig <= x"FFFFFFFF;
     -end case;
26
27
     end process;
28
     | zero <='1' when sig=x"00000000" else '0';
29
     LALUoutl <= sig;
30
     end behavioural;
```

Εικ1.4: Κώδικας αρχείου VHDL κυκλώματος Αριθμητικής και Λογικής μονάδας 32-bit.



Εικ1.5: Πρόσθεση αριθμών δεκαδικών αριθμών 1 και 2, αφαίρεση δεκαδικών αριθμών 2 πλην 2 με αποτέλεσμα zero='1'.