VHDL 과 Logisim-evolution 을 이용한 조합논리회로 설계 및 시뮬레이션

Combinational Logic Circuit Design and Simulation Using VHDL and Logisim-evolution

Course : 디지털논리회로설계 (Digital Logic Circuit Design)

Name: 남광민(Nam, GwangMin)

Student ID : 2023048295

Date : October 29, 2026

목적/Objective

VHDL 을 이용해 4 입력 AND/OR 게이트, 8-to-1 멀티플렉서, 7-Segment 문자 표시기, 25 인 투표기, 13 비트 입력의 1 개수 표시기를 구현한다. Logisim-evolution 에서 입력을 변화시키며 논리회로의 출력과 동작 원리를 확인하고, 조건문·반복문·조합논리 표현 방식을 학습한다.

실습 구성 / Experiment Overview

- Problem 1 — AND_OR_Gate : four-input AND and OR
- Problem 2 — mux8_1 : 8-to-1 multiplexer
- Problem 3 — led : lowercase letters on a 7-segment display
- Problem 4 — vote25 : 25-input majority voter
- Problem 5 — count13 : count set bits and show number/letter

Problem 1. AND / OR Gate

목적 및 동작 원리 / Objective & Operation

네 개의 단일 비트 입력 a, b, c, d 에 대해 out1 은 AND, out2 는 OR 연산을 수행한다. out1 은 모든 입력이 1 일 때만 1 이며, out2 는 적어도 하나의 입력이 1 이면 1 이다.

A four-input AND operation and a four-input OR operation are mapped to two independent outputs.

VHDL Code




사진 1-1 — VHDL 소스 코드 / VHDL Source Code

Circuit & simulation screenshots




사진 1-2 — Logisim 회로 구성 / Logic Circuit

회로 및 시뮬레이션 관찰 / Circuit and simulation observations: 검토 포인트: 모든 입력이 0 이면 두 출력 모두 0 이고, 모든 입력이 1 이면 두 출력 모두 1 이다. 두 출력의 AND/OR 특성은 서로 다르다.

Simulation Screenshots




사진 1-3~1-4 — 입력 변경에 따른 시뮬레이션 화면




사진 1-5 — 입력 설정 및 시뮬레이션 화면

결과 및 고찰 / Result & Discussion

검토 포인트: 모든 입력이 0 이면 두 출력 모두 0 이고, 모든 입력이 1 이면 두 출력 모두 1 이다.

입력값 (a, b, c, d)의 값이 모두 0 이면 두 출력 모두 0, 모든 입력이 1 이면 두 출력 모두 1 이며,

4 개의 입력값중 하나라도 1 이면 out2 은 1 이되고 (OR Gate) 모든 입력이 1 일 때만 out1 가 1 이 된다. (AND Gate)

Problem 2. 8-to-1 Multiplexer

목적 및 동작 원리 / Objective & Operation

선택 신호 ch(2 downto 0)에 따라 여덟 개의 데이터 입력 a~h 중 하나를 data 에 전달한다. process 와 case 구문으로 각 선택 조합을 대응시켰다.

VHDL Code




사진 2-1 — VHDL 소스 코드 / VHDL Source Code

Circuit & simulation screenshots




사진 2-2 — Logisim 회로 구성 / Logic Circuit

회로 및 시뮬레이션 관찰 / Circuit and simulation observations: 검토 포인트: ch 가 000~111 일 때 각각 a~h 가 선택된다. 선택되지 않은 입력은 출력에 영향을 주지 않아야 한다.

Simulation Screenshots




사진 2-3~2-4 — 입력 변경에 따른 시뮬레이션 화면

(ch 에 000 입력시 입력 a 값 출력), *(ch 에 001 입력시 입력 b 값 출력)*




사진 2-5~2-6 — 입력 변경에 따른 시뮬레이션 화면

(ch 에 010 입력시 입력 c 값 출력), *(ch 에 011 입력시 입력 d 값 출력)*




사진 2-7~2-8 — 입력 변경에 따른 시뮬레이션 화면

(ch 에 100 입력시 입력 e 값 출력), *(ch 에 101 입력시 입력 f 값 출력)*




사진 2-9~2-10 — 입력 변경에 따른 시뮬레이션 화면

(ch 에 110 입력시 입력 g 값 출력), *(ch 에 111 입력시 입력 h 값 출력)*

결과 및 고찰 / Result & Discussion

선택 신호 ch 를 000 부터 111 까지 변경하면서 각각 a, b, c, d, e, f, g, h 입력이 선택되는 것을 확인하였다. 3 비트 선택 신호는 총 8 가지 조합을 나타낼 수 있으므로 8 개의 입력 중 하나를 선택하기에 적합하다. 이를 통해 VHDL 의 process 문과 case 문을 이용한 8-to-1 Multiplexer 의 동작 원리를 확인하였다.

Problem 3. 7-Segment Lowercase Display

목적 및 동작 원리 / Objective & Operation

입력 en 과 3 비트 dat 를 사용하여 7-Segment 에 소문자 a, b, c, d, f, g 에 해당하는 근사 형태를 표시한다. case 구문은 6 가지 문자 선택 조건을 구분한다.

VHDL Code




사진 3-1 — VHDL 소스 코드 / VHDL Source Code

Circuit & simulation screenshots




사진 3-2 — Logisim 회로 구성 / Logic Circuit

회로 및 시뮬레이션 관찰 / Circuit and simulation observations: 검토 포인트: 7-Segment 는 소문자 형태를 근사적으로 표현하고, en=1 이여지만 디스플레이가 켜진다.

Simulation Screenshots





사진 3-3 — 입력 변경에 따른 시뮬레이션 화면







사진 3-4~3-5 — 입력 변경에 따른 시뮬레이션 화면 (b, c 출력)







사진 3-6~3-7 — 입력 변경에 따른 시뮬레이션 화면 (d, f 출력)






사진 3-8~3.9 — 입력 설정 및 시뮬레이션 화면 (g 출력 일 때와 enable 값 0 일 때)

결과 및 고찰 / Result & Discussion

검토 포인트: 7-Segment 는 소문자 형태를 근사적으로 표현한다. en=1 일 땐 디스플레이가 켜지고, en=0 일 대는 디스플레이가 꺼진다.

Problem 4. 25-Person Voting Circuit

목적 및 동작 원리 / Objective & Operation

25 비트 vt 의 각 입력을 투표값으로 두고 1 의 개수를 합산하여 과반수 여부를 result 에 출력하는 회로다. 25 명 기준 과반수는 13 명이다.

VHDL Code




사진 4-1 — VHDL 소스 코드 / VHDL Source Code

Circuit & simulation screenshots




사진 4-2 — Logisim 회로 구성 / Logic Circuit

회로 및 시뮬레이션 관찰 / Circuit and simulation observations:

25 개의 DIP Switch 를 이용하여 각 투표자의 찬성 및 반대 입력을 설정하였다. VHDL 의 for 반복문을 통해 25 개 입력 중 1 의 개수를 합산하고, 합산이 완료된 후 과반수 기준인 13 명 이상인지 판정하도록 설계하였다.

Simulation Screenshots




사진 4-3~4-4 — 입력 변경에 따른 시뮬레이션 화면

결과 및 고찰 / Result & Discussion


시뮬레이션 화면에서 투표 입력의 변화에 따라 결과가 0 또는 1 로 나타나는 것을 확인하였다.
25 명의 투표에서 찬성 인원이 13 명 이상이면 result 가 1, 12 명 이하이면 0 이 되도록
설계하였다.

Problem 5. 13-Bit One Counter & 7-Segment

목적 및 동작 원리 / Objective & Operation

13 비트 vt 에 포함된 1 의 개수를 for 반복문으로 합산하고, 해당 값을 7-Segment 숫자 또는 문자 코드로 변환한다. en 신호로 출력을 제어하며, 숫자는 DP=0, 문자는 DP=1 로 구분하도록 작성하였다.

VHDL Code




```vhdl
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
USE ieee.std_logic_unsigned.all;

ENTITY count13 IS
    PORT (
        en      : IN std_logic;
        vt      : IN std_logic_vector(13 DOWNTO 1);
        display : OUT std_logic_vector(7 DOWNTO 0)
    );
END count13;

ARCHITECTURE bhv OF count13 IS
BEGIN
    process(en, vt)
    variable sum : integer range 0 to 15;
    begin
        sum := 0;

        for i in 1 to 13 loop
            if vt(i) = '1' then
                sum := sum + 1;
            end if;
        end loop;

        if en = '0' then
            display <= "ZZZZZZZZ";
        else
            case sum is
                when 0  => display <= "11111100"; -- 0
                when 1  => display <= "01100000"; -- 1
                when 2  => display <= "11011010"; -- 2
                when 3  => display <= "11110010"; -- 3
                when 4  => display <= "01100110"; -- 4
                when 5  => display <= "10110110"; -- 5
                when 6  => display <= "10111110"; -- 6
                when 7  => display <= "11100000"; -- 7
                when 8  => display <= "11111110"; -- 8
                when 9  => display <= "11110110"; -- 9

                when 10 => display <= "11101111"; -- A
                when 11 => display <= "11111111"; -- B
                when 12 => display <= "10011101"; -- C
                when 13 => display <= "11111101"; -- D
                when 14 => display <= "10011111"; -- E
                when 15 => display <= "10001111"; -- F

                when others => display <= "00000000";
            end case;
        end if;
    end process;
END bhv;
```

사진 5-1 — VHDL 소스 코드 / VHDL Source Code

Circuit & simulation screenshots




사진 5-2 — Logisim 회로 구성 / Logic Circuit

회로 및 시뮬레이션 관찰 / Circuit and simulation observations: 검토 포인트: 13 비트 입력의 합계는 0~13 이며 E(14), F(15)는 case 문에 정의되어 있더라도 이 입력으로는 도달하지 않는다. en=1 이여지만 디스플레이가 켜진다.

Simulation Screenshots




사진 5-3 — 입력 설정 및 시뮬레이션 화면




사진 5-4 — 입력 설정 및 시뮬레이션 화면 (1 값이 1 개 -> Display '1')




사진 5-5 — 입력 설정 및 시뮬레이션 화면 (1 값이 2 개 -> Display '2')




사진 5-6 — 입력 설정 및 시뮬레이션 화면 (1 값이 3 개 -> Display '3')




사진 5-7 — 입력 설정 및 시뮬레이션 화면 (1 값이 4 개 -> Display '4')




사진 5-8 — 입력 설정 및 시뮬레이션 화면 (1 값이 5 개 -> Display '5')




사진 5-9 — 입력 설정 및 시뮬레이션 화면 (1 값이 6 개 -> Display '6')




사진 5-10 — 입력 설정 및 시뮬레이션 화면 (1 값이 7 개 -> Display '7')




사진 5-11 — 입력 설정 및 시뮬레이션 화면 (1 값이 8 개 -> Display '8')




사진 5-12 — 입력 설정 및 시뮬레이션 화면 (1 값이 9 개 -> Display '9')




사진 5-13 — 입력 설정 및 시뮬레이션 화면 (1 값이 10 개 -> Display 'A') dp 값으로 알파벳임을 명시




사진 5-14 — 입력 설정 및 시뮬레이션 화면 (1 값이 11 개 -> Display 'B') dp 값으로 알파벳임을 명시




사진 5-15 — 입력 설정 및 시뮬레이션 화면 (1 값이 12 개 -> Display 'C') dp 값으로 알파벳임을 명시




사진 5-16 — 입력 설정 및 시뮬레이션 화면 (1 값이 13 개 -> Display 'D') dp 값으로 알파벳임을 명시




사진 5-17 — 입력 설정 및 시뮬레이션 화면 (en=0 -> 디스플레이 Off)

결과 및 고찰 / Result & Discussion

검토 포인트: 13 비트 입력의 합계는 0~13 이며 E(14), F(15)는 case 문에 정의되어 있더라도 이 입력으로는 도달하지 않는다. 또한 숫자와 영어를 구분하기 위해 dp 표시를 확인하여서 구분한다. (켜지면 영어, 꺼지면 숫자)

en=1 이여지만 디스플레이가 켜진다.

결론/Conclusion

본 실습에서는 VHDL 의 병렬 신호 할당, process, case, if, for 등을 활용하여 다섯 개의 조합논리회로를 구성하였다. AND/OR 게이트와 멀티플렉서는 기본적인 논리 연산과 입력 선택을 보여주며, 7-Segment 디코더는 입력값을 표시 패턴으로 변환한다. 25 인 투표기와 13 비트 카운터는 반복문으로 입력 비트의 개수를 계산하는 응용 사례이다.

기존 회로 사진에서는 입력에 따라 출력이 변화하는 모습을 확인할 수 있다.