

VHDL 과 Logisim-evolution 을 이용한 NOT 게이트 구현

NOT Gate Implementation Using VHDL and Logisim-evolution

Course : 디지털논리회로설계 (Digital Logic Circuit Design)

Name: 남광민(Nam, GwangMin)

Student ID : 2023048295


Date : September 29, 2026

목적/Objective

VHDL 을 사용하여 NOT 게이트를 구현하고, Logisim-evolution 에서의 동작을 확인한다. 이를 통해 VHDL 코드 작성부터 회로 구성 및 시뮬레이션까지의 기본적인 논리회로 설계 과정을 익힌다.


The objective of this experiment is to implement a NOT gate using VHDL and verify its operation through simulation in Logisim-evolution. This experiment introduces the basic logic circuit design workflow, including writing VHDL code, constructing a circuit, and simulating its behavior.

VHDL Code




↑ 사진 1 – VHDL 코드 / VHDL Code


Circuit & simulation screenshots



↑ 사진 2 – 논리 회로/ Logic Circuit



↑ 사진 3 – Simulation Screenshot (when, input = 0, output = 1)



↑ 사진 4 – Simulation Screenshot (when, input = 1, output = 0)

결론/Conclusion

시뮬레이션 결과, 입력 $a = 0$ 일 때 출력 $y = 1$ 이었고, 입력 $a = 1$ 일 때 출력 $y = 0$ 이었다. 두 경우 모두 출력이 입력의 논리적 보수로 나타나 NOT 게이트의 진리표와 일치하였다. 따라서 구현한 NOT 게이트가 정상적으로 동작함을 확인하였다.

The simulation results showed that the output $y = 1$ when the input $a = 0$, and output $y = 0$ when the input $a = 1$. In both cases, the output was the logical complement of the input, matching the truth table of a NOT gate. Therefore, the implemented NOT gate was verified to operate correctly.