

# STM32F103xC STM32F103xD STM32F103xE

增强型,32位基于ARM核心的带512K字节闪存的微控制器 USB、CAN、11个定时器、3个ADC、13个通信接口

## 功能

#### ■ 内核: ARM 32位的Cortex™-M3 CPU

- 最高72MHz工作频率,在存储器的0等待周期访问时可达1.25DMips/MHz(Dhrystone 2.1)
- 单周期乘法和硬件除法

#### ■ 存储器

- 从256K至512K字节的闪存程序存储器
- 高达64K字节的SRAM
- 带4个片选的静态存储器控制器。支持CF卡、SRAM、PSRAM、NOR和NAND存储器
- 并行LCD接口,兼容8080/6800模式

#### ■ 时钟、复位和电源管理

- 2.0~3.6伏供电和I/O引脚
- 上电/断电复位(POR/PDR)、可编程电压监测器(PVD)
- 4~16MHz晶体振荡器
- 内嵌经出厂调校的8MHz的RC振荡器
- 内嵌带校准的40kHz的RC振荡器
- 带校准功能的32kHz RTC振荡器

#### ■ 低功耗

- 睡眠、停机和待机模式
- V<sub>BAT</sub>为RTC和后备寄存器供电
- 3个12位模数转换器, 1µs转换时间(多达21个输入通道)
  - 转换范围: 0至3.6V
  - 三倍采样和保持功能
  - 温度传感器

#### ■ 2 通道 12 位 D/A 转换器

#### ■ DMA: 12 通道 DMA 控制器


 支持的外设:定时器、ADC、DAC、SDIO、 I<sup>2</sup>S、SPI、I<sup>2</sup>C和USART

#### ■ 调试模式

- 串行单线调试(SWD)和JTAG接口
- Cortex-M3内嵌跟踪模块(ETM)

#### ■ 多达112个快速I/O端口

- 51/80/112个多功能双向的I/O口,所有I/O口可以映像到16个外部中断;几乎所有端口均可容忍5V信号



#### ■ 多达11个定时器

- 多达4个16位定时器,每个定时器有多达4个 用于输入捕获/输出比较/PWM或脉冲计数的 通道和增量编码器输入
- 2个16位带死区控制和紧急刹车,用于电机 控制的PWM高级控制定时器
- 2个看门狗定时器(独立的和窗口型的)
- 系统时间定时器: 24位自减型计数器
- 2个16位基本定时器用于驱动DAC

#### ■ 多达13个通信接口

- 多达2个I<sup>2</sup>C接口(支持SMBus/PMBus)
- 多达5个USART接口(支持ISO7816, LIN, IrDA接口和调制解调控制)
- 多达3个SPI接口(18M位/秒),2个可复用为 I<sup>2</sup>S接口
- CAN接口(2.0B 主动)
- USB 2.0全速接口
- SDIO接口
- CRC计算单元, 96位的芯片唯一代码
- ECOPACK®封装

#### 表1 器件列表

| 参考          | 基本型号                                      |  |  |  |  |  |
|-------------|---|--|--|--|--|--|
| STM32F103xC | STM32F103RC \ STM32F103VC \ STM32F103ZC   |  |  |  |  |  |
| STM32F103xD | STM32F103RD 、STM32F103VD 、<br>STM32F103ZD |  |  |  |  |  |
| STM32F103xE | STM32F103RE STM32F103ZE STM32F103VE       |  |  |  |  |  |

本文档英文原文下载地址: <a href="http://www.st.com/stonline/products/literature/ds/14611.pdf">http://www.st.com/stonline/products/literature/ds/14611.pdf</a>

# 目录

| 规格说明  | 月   |    |
|-------|---|----|
|       | · 图件一览                                      |    |
|       | 系列之间的全兼容性                                   |    |
| 2.3 相 | 既述  |    |
| 2.3   | .1 ARM <sup>®</sup> 的Cortex™-M3核心并内嵌闪存和SRAM |    |
| 2.3   | .2 内置闪存存储器                                  |    |
| 2.3   | .3 CRC(循环冗余校验)计算单元                          |    |
| 2.3   | .4 内置SRAM                                   |    |
| 2.3   | .5 FSMC(可配置的静态存储器控制器)                       |    |
| 2.3   | .6 LCD并行接口                                  |    |
| 2.3   | .7 嵌套的向量式中断控制器(NVIC)                        |    |
| 2.3   | .8 外部中断/事件控制器(EXTI)                         |    |
| 2.3   | .9 时钟和启动                                    |    |
| 2.3   | .10 自举模式                                    |    |
| 2.3   | .11 供电方案                                    |    |
| 2.3   | .12 供电监控器                                   |    |
| 2.3   | .13 电压调压器                                   |    |
| 2.3   | .14 低功耗模式                                   |    |
| 2.3   | .15 DMA                                     |    |
| 2.3   | .16 RTC(实时时钟)和后备寄存器                         |    |
| 2.3   | .17 定时器和看门狗                                 |    |
| 2.3   | .18 I <sup>2</sup> C总线                      | 1  |
| 2.3   | .19 通用同步/异步收发器(USART)                       | 1  |
| 2.3   | .20 串行外设接口(SPI)                             | 1  |
| 2.3   | .21 l <sup>2</sup> S(芯片互联音频)接口              | 1  |
| 2.3   | .22 SDIO                                    | 1  |
| 2.3   | .23 控制器区域网络(CAN)                            | 1  |
| 2.3   | .24 通用串行总线(USB)                             | 1  |
| 2.3   | .25 通用输入输出接口(GPIO)                          | 1  |
| 2.3   | .26 ADC(模拟/数字转换器)                           | 1  |
| 2.3   | .27 DAC(数字至模拟信号转换器)                         | 1  |
| 2.3   | .28 温度传感器                                   | 1  |
| 2.3   | .29 串行单线JTAG调试口(SWJ-DP)                     | 1  |
| 2.3   | .30 内嵌跟踪模块(ETM)                             | 1  |
| 引脚定 タ | X   | 1  |
| 存储器则  | 央像  | 2  |
| 电气特性  | 生   | 29 |
| 5.1 ∌ | 则试条件  | 29 |
| 5.1   | .1 最小和最大数值                                  | 29 |

|   | 5.1.2   | 典型数值           | 29 |
|---|---------|----------------|----|
|   | 5.1.3   | 典型曲线           | 29 |
|   | 5.1.4   | 负载电容           | 29 |
|   | 5.1.5   | 引脚输入电压         | 29 |
|   | 5.1.6   | 供电方案           | 30 |
|   | 5.1.7   | 电流消耗测量         | 30 |
|   | 5.2 绝对: | 最大额定值          | 30 |
|   | 5.3 工作  | 条件             |    |
|   | 5.3.1   | 通用工作条件         |    |
|   | 5.3.2   | 上电和掉电时的工作条件    |    |
|   | 5.3.3   | 内嵌复位和电源控制模块特性  |    |
|   | 5.3.4   | 内置的参照电压        | 33 |
|   | 5.3.5   | 供电电流特性         |    |
|   | 5.3.6   | 外部时钟源特性        | 40 |
|   | 5.3.7   | 内部时钟源特性        | 44 |
|   | 5.3.8   | PLL特性          | 45 |
|   | 5.3.9   | 存储器特性          | 45 |
|   | 5.3.10  | FSMC特性         | 45 |
|   | 5.3.11  | EMC特性          | 60 |
|   | 5.3.12  | 绝对最大值(电气敏感性)   | 61 |
|   | 5.3.13  | I/O端口特性        | 62 |
|   | 5.3.14  | NRST引脚特性       | 64 |
|   | 5.3.15  | TIM定时器特性       | 65 |
|   | 5.3.16  | 通信接口           | 65 |
|   | 5.3.17  | CAN(控制器局域网络)接口 | 71 |
|   | 5.3.18  | 12位ADC特性       | 72 |
|   | 5.3.19  | DAC电气参数        |    |
|   | 5.3.20  | 温度传感器特性        |    |
| 6 | 封装特性    |                | 77 |
|   | 6.1 封装  | 机械数据           | 77 |
|   | 6.2 热特  | 性              | 83 |
|   | 6.2.1   | 参考文档           | 84 |
|   | 6.2.2   | 选择产品的温度范围      | 84 |
| 7 | 订货代码    |                | 86 |
| 8 | 版本历史    |                | 87 |

# 1 介绍

本文给出了STM32F103xC、STM32F103xD和STM32F103xE大容量增强型产品的订购信息和器件的机械特性。有关完整的STM32F103xx系列的详细信息,请参考第2.2节。

大容量STM32F103xx数据手册,必须结合STM32F10xxx参考手册一起阅读。

有关内部闪存存储器的编程、擦除和保护等信息,请参考《STM32F10xxx闪存编程参考手册》。

参考手册和闪存编程参考手册均可在ST网站下载: www.st.com/mcu

有关Cortex™-M3核心的相关信息,请参考《Cortex-M3技术参考手册》,可以在ARM公司的网站下载: <a href="http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337e/">http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337e/</a>。



# 2 规格说明

STM32F103xC、STM32F103xD和STM32F103xE增强型系列使用高性能的ARM® Cortex™-M3 32 位的RISC内核,工作频率为72MHz,内置高速存储器(高达512K字节的内存和64K字节的SRAM),丰富的增强I/O端口和联接到两条APB总线的外设。所有型号的器件都包含3个12位的ADC、4个通用16位定时器和2个PWM定时器,还包含标准和先进的通信接口: 多达2个I<sup>2</sup>C接口、3个SPI接口、2个I<sup>2</sup>S接口、1个SDIO接口、5个USART接口、一个USB接口和一个CAN接口。

STM32F103xx大容量增强型系列工作于-40°C至+105°C的温度范围,供电电压2.0V至3.6V,一系列的省电模式保证低功耗应用的要求。

STM32F103xx大容量增强型系列产品提供包括从64脚至144脚的6种不同封装形式;根据不同的封装形式,器件中的外设配置不尽相同。下面给出了该系列产品中所有外设的基本介绍。

这些丰富的外设配置,使得STM32F103xx大容量增强型系列微控制器适合于多种应用场合:

- 电机驱动和应用控制
- 医疗和手持设备
- PC游戏外设和GPS平台
- 工业应用:可编程控制器(PLC)、变频器、打印机和扫描仪
- 警报系统、视频对讲、和暖气通风空调系统等

图1给出了该产品系列的框图。

### 2.1 器件一览

表2 STM32F103xC、STM32F103xD和STM32F103xE器件功能和配置

|        | 外设                                   | ST   | M32F103 | Rx                                      | ST       | M32F103              | ٧x      | S                   | STM32F103Zx |     |  |  |
|--------|--------------------------------------|--|---------|---|----------|----------------------|---------|---------------------|-------------|-----|--|--|
| Ų      | 习存( <b>K</b> 字节)                     | 256  | 384     | 512                                     | 256      | 384                  | 512     | 256                 | 384         | 512 |  |  |
| SF     | RAM(K字节)                             | 48   | 6       | 4                                       | 48       | 64                   | 4       | 48                  | 6           | 64  |  |  |
| FSMC(青 | 争态存储器控制器)                            |  | 无       |   |          | 有 <sup>(1)</sup>     |         |                     | 有           |     |  |  |
|        | 通用                                   |  |         | 4                                       | 个(TIM2、  | TIM3、TI              | M4、TIM  | 5)                  |             |     |  |  |
| 定时器    | 高级控制                                 | 2个(TIM1、TIM8)                                |         |   |          |                      |         |                     |             |     |  |  |
|        | 基本                                   |  |         | 2个(TIM6、TIM7)                           |          |                      |         |                     |             |     |  |  |
|        | SPI(I <sup>2</sup> S) <sup>(2)</sup> |  | 3个(     | SPI1、SI                                 | PI2、SPI3 | ),其中SP               | I2和SPI3 | 可作为I <sup>2</sup> S | 3通信         |     |  |  |
|        | I <sup>2</sup> C                     |  |         | 2个(I <sup>2</sup> C1、I <sup>2</sup> C2) |          |                      |         |                     |             |     |  |  |
| 通信     | USART/UART                           |  | 5个      | 5个(USART1、USART2、USART3、UART4、UART5)    |          |                      |         |                     |             |     |  |  |
| 接口     | USB                                  |  |         |   | 1个       | (USB 2.0全            | 速)      |                     |             |     |  |  |
|        | CAN                                  |  |         | 1个(2.0B 主动)                             |          |                      |         |                     |             |     |  |  |
|        | SDIO                                 | 1个   |         |   |          |                      |         |                     |             |     |  |  |
|        | GPIO端口                               | 51 80 112                                    |         |   |          |                      |         |                     | 112         |     |  |  |
| 12位A   | DC模块(通道数)                            |  | 3(16)   |   |          | 3(16)                |         | 跟 (2)               |             |     |  |  |
| 12位DA  | C转换器(通道数)                            |  |         |   |          | 2(2)                 |         | 通道的                 | 意思吗         | ?   |  |  |
|        | CPU频率                                |  |         |   |          | 72MHz                |         |                     |             |     |  |  |
|        | 工作电压                                 |  |         |   |          | 2.0~3.6V             |         |                     |             |     |  |  |
|        | 工作温度                                 |  |         |   |          | .85℃/-40°<br>0℃~+125 |         |                     | )           |     |  |  |
|        | 封装形式                                 | LQFP64, WLCSP64 LQFP100, BGA100 LQFP144, BGA |         |   |          |                      |         | GA144               |             |     |  |  |

<sup>1. &</sup>lt;mark>对于LQFP100和BGA100封装,只有FSMC的Bank1和Bank2可以使用。</mark>Bank1只能使用NE1片选支持多路复用NOR/PSRAM存储器,Bank2只能使用NCE2片选支持一个16位或8位的NAND闪存存储器。因为没有端口G,不能使用FSMC的中断功能。

<sup>2.</sup> SPI2和SPI3接口能够灵活地在SPI模式和I'S音频模式间切换。

### 2.2 系列之间的全兼容性

STM32F103xx是一个完整的系列,其成员之间是完全地脚对脚兼容,软件和功能上也兼容。在参考手册中,STM32F103x4和STM32F103x6被归为小容量产品,STM32F103x8和STM32F103xB被归为中等容量产品,STM32F103xC、STM32F103xD和STM32F103xE被归为大容量产品。

小容量和大容量产品是中等容量产品(STM32F103x8/B)的延伸,分别在对应的数据手册中介绍: STM32F103x4/6数据手册和STM32F103xC/D/E数据手册。小容量产品具有较小的闪存存储器、RAM空间和较少的定时器和外设。而大容量的产品则具有较大的闪存存储器、RAM空间和更多的片上外设,如SDIO、FSMC、I<sup>2</sup>S和DAC等,同时保持与其它同系列的产品兼容。

STM32F103x4、STM32F103x6、STM32F103xC、STM32F103xD和STM32F103xE可直接替换中等容量的STM32F103x8/B产品,为用户在产品开发中尝试使用不同的存储容量提供了更大的自由度。

#### 表3 STM32F103xx系列

| 7.1    | 小容            | 量产品                                    | 中等容                   | 量产品         | 大容量产品   |                                 |            |  |
|--------|---------------|--|-----------------------|-------------|---|---------------------------------|------------|--|
| 引脚     | 16K闪存         | 32K闪存 <sup>(1)</sup>                   | 64K闪存                 | 128K闪存      | 256K闪存  | 384K闪存                          | 512K闪存     |  |
| 数<br>目 | 6K<br>RAM     | 10K<br>RAM                             | 20K<br>RAM            | 20K<br>RAM  | 48K或<br>64K <sup>(2)</sup><br>RAM                               | 64K<br>RAM                      | 64K<br>RAM |  |
| 144    |               |  |                       |             | 3个USART ·   |                                 |            |  |
|        |               |  |                       |             | 4个16位定时器、2个基本定时器  |                                 |            |  |
| 100    |               |  | 2 ∕NICADT             |             | 3个SPI、2个I <sup>2</sup> S、2个I <sup>2</sup> C<br>USB、CAN、2个PWM定时器 |                                 |            |  |
| 100    |               |  | 3个USART<br>  3个16位定时  | - 現         |   |                                 |            |  |
| 64     | 0 \ 110 A D.T | _                                      | 3个16位定的<br>2个SPI、2个   |             | 3个ADC、1个DAC、1个SDIO  |                                 |            |  |
| 04     | 2个USART       |  | 2年SPI、2年<br>  CAN、1个P |             | FSMC(100利   | 口 <b>144</b> 脚封装 <sup>(3)</sup> | )          |  |
| 48     |               | 可器<br>个I <sup>2</sup> C、USB、<br>PWM定时器 | 1个ADC                 | ····/CrJ HH |   |                                 |            |  |
| 36     | 2个ADC         | , 2 ,                                  |                       |             |   |                                 |            |  |

<sup>1.</sup> 对于订购代码的温度尾缀(6或7)之后没有代码A的产品,其对应的电气参数部分,请参考STM32F103x8/B中等容量产品数据手册。

# 2.3 概述

# 2.3.1 ARM®的Cortex™-M3核心并内嵌闪存和SRAM

ARM的Cortex™-M3处理器是最新一代的嵌入式ARM处理器,它为实现MCU的需要提供了低成本的平台、缩减的引脚数目、降低的系统功耗,同时提供卓越的计算性能和先进的中断系统响应。

ARM的Cortex™-M3是32位的RISC处理器,提供额外的代码效率,在通常8和16位系统的存储空间上发挥了ARM内核的高性能。

STM32F103xC、STM32F103xD和STM32F103xE增强型系列拥有内置的ARM核心, 因此它与所有的ARM工具和软件兼容。

图1是该系列产品的功能框图。

# 2.3.2 内置闪存存储器

高达512K字节的内置闪存存储器,用于存放程序和数据。

<sup>2. &</sup>lt;u>只有CSP封装的带256K闪存的产品,才具</u>有64K的RAM。

<sup>3. 100</sup>脚封装的产品中没有端口F和端口G。

# 2.3.3 CRC(循环冗余校验)计算单元

CRC(循环冗余校验)计算单元使用一个固定的多项式发生器,从一个32位的数据字产生一个CRC码。在众多的应用中,基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC 60335-1标准的范围内,它提供了一种检测闪存存储器错误的手段,CRC计算单元可以用于实时地计算软件的签名,并与在链接和生成该软件时产生的签名对比。

### 2.3.4 内置SRAM

多达64K字节的内置SRAM, CPU能以0等待周期访问(读/写)。

### 2.3.5 FSMC(可配置的静态存储器控制器)

STM32F103xC、STM32F103xD和STM32F103xE增强型系列集成了FSMC模块。它具有4个片选输出,支持PC卡/CF卡、SRAM、PSRAM、NOR和NAND。

功能介绍:

- 三个FSMC中断源,经过逻辑或连到NVIC单元;
- 写入FIFO:
- 代码可以在除NAND闪存和PC卡外的片外存储器运行;
- 目标频率f<sub>CLK</sub>为HCLK/2,即当系统时钟为72MHz时,外部访问是基于36MHz时钟;系统时钟为48MHz时,外部访问是基于24MHz时钟。

### 2.3.6 LCD并行接口

FSMC可以配置成与多数图形LCD控制器的无缝连接,它支持Intel 8080和Motorola 6800的模式,并能够灵活地与特定的LCD接口。使用这个LCD并行接口可以很方便地构建简易的图形应用环境,或使用专用加速控制器的高性能方案。

## 2.3.7 嵌套的向量式中断控制器(NVIC)

STM32F103xC、STM32F103xD和STM32F103xE增强型产品内置嵌套的向量式中断控制器,能够处理多达60个可屏蔽中断通道(不包括16个Cortex™-M3的中断线)和16个优先级。

- 紧耦合的NVIC能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的NVIC接口
- 允许中断的早期处理
- 处理*晚到的*较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复,无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

# 2.3.8 外部中断/事件控制器(EXTI)

外部中断/事件控制器包含19个边沿检测器,用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿),并能够单独地被屏蔽;有一个挂起寄存器维持所有中断请求的状态。EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达112个通用I/O口连接到16个外部中断线。

# 2.3.9 时钟和启动

系统时钟的选择是在启动时进行,复位时内部8MHz的RC振荡器被选为默认的CPU时钟,随后可以选择外部的、具失效监控的4~16MHz时钟;当检测到外部时钟失效时,它将被隔离,系统将自动地切换到内部的RC振荡器,如果使能了中断,软件可以接收到相应的中断。同样,在需要时可以采取对PLL时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。

多个预分频器用于配置AHB的频率、高速APB(APB2)和低速APB(APB1)区域。AHB和高速APB的最高频率是72MHz,低速APB的最高频率为36MHz。参考图2的时钟驱动框图。

### 2.3.10 自举模式

在启动时,通过自举引脚可以选择三种自举模式中的一种:

- 从程序闪存存储器自举
- 从系统存储器自举
- 从内部**SRAM**自举

自举加载程序(Bootloader)存放于系统存储器中,可以通过USART1对闪存重新编程。

### 2.3.11 供电方案

- V<sub>DD</sub> = 2.0~3.6V: V<sub>DD</sub>引脚为I/O引脚和内部调压器供电。
- V<sub>SSA</sub>, V<sub>DDA</sub> = 2.0~3.6V: 为ADC、复位模块、RC振荡器和PLL的模拟部分提供供电。使用ADC时, V<sub>DDA</sub>不得小于2.4V。V<sub>DDA</sub>和V<sub>SSA</sub>必须分别连接到V<sub>DD</sub>和V<sub>SS</sub>。
- $V_{BAT} = 1.8 \sim 3.6 V$ : 当关闭 $V_{DD}$ 时,(通过内部电源切换器)为RTC、外部32kHz振荡器和后备寄存器供电。

关于如何连接电源引脚的详细信息,参见图12供电方案。

### 2.3.12 供电监控器

本产品内部集成了上电复位(POR)/掉电复位(PDR)电路,该电路始终处于工作状态,保证系统在供电超过2V时工作;当V<sub>DD</sub>低于设定的阀值(V<sub>POR/PDR</sub>)时,置器件于复位状态,而不必使用外部复位电路。器件中还有一个可编程电压监测器(PVD),它监视V<sub>DD</sub>/V<sub>DDA</sub>供电并与阀值V<sub>PVD</sub>比较,当V<sub>DD</sub>低于或高于阀值V<sub>PVD</sub>时产生中断,中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD功能需要通过程序开启。关于V<sub>POR/PDR</sub>和V<sub>PVD</sub>的值参考表12。

### 2.3.13 电压调压器

调压器有三个操作模式: 主模式(MR)、低功耗模式(LPR)和关断模式

- 主模式(MR)用于正常的运行操作
- 低功耗模式(LPR)用于CPU的停机模式
- 关断模式用于CPU的待机模式:调压器的输出为高阻状态,内核电路的供电切断,调压器处于零消耗状态(但寄存器和SRAM的内容将丢失)

该调压器在复位后始终处于工作状态,在待机模式下关闭处于高阻输出。

# 2.3.14 低功耗模式

STM32F103xC、STM32F103xD和STM32F103xE增强型产品支持三种低功耗模式,可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

● 睡眠模式

在睡眠模式,只有CPU停止,所有外设处于工作状态并可在发生中断/事件时唤醒CPU。

● 停机模式

在保持SRAM和寄存器内容不丢失的情况下,停机模式可以达到最低的电能消耗。在停机模式下,停止所有内部1.8V部分的供电,PLL、HSI的RC振荡器和HSE晶体振荡器被关闭,调压器可以被置于普通模式或低功耗模式。

可以通过任一配置成EXTI的信号把微控制器从停机模式中唤醒,EXTI信号可以是16个外部I/O口之一、PVD的输出、RTC闹钟或USB的唤醒信号。

#### ● 待机模式

在待机模式下可以达到最低的电能消耗。内部的电压调压器被关闭,因此所有内部1.8V部分的供电被切断; PLL、HSI的RC振荡器和HSE晶体振荡器也被关闭; 进入待机模式后,SRAM和寄存器的内容将消失,但后备寄存器的内容仍然保留,待机电路仍工作。

从待机模式退出的条件是: NRST上的外部复位信号、IWDG复位、WKUP引脚上的一个上升边沿或RTC的闹钟到时。

注: 在进入停机或待机模式时,RTC、IWDG和对应的时钟不会被停止。

#### 2.3.15 DMA

灵活的12路通用DMA(DMA1上有7个通道,DMA2上有5个通道)可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输;2个DMA控制器支持环形缓冲区的管理,避免了控制器传输到达缓冲区结尾时所产生的中断。

每个通道都有专门的硬件DMA请求逻辑,同时可以由软件触发每个通道; 传输的长度、传输的源地址和目标地址都可以通过软件单独设置。

DMA可以用于主要的外设:SPI、I<sup>2</sup>C、USART,通用、基本和高级控制定时器TIMx,DAC、I<sup>2</sup>S、 SDIO和ADC。

## 2.3.16 RTC(实时时钟)和后备寄存器

RTC和后备寄存器通过一个开关供电,在V<sub>DD</sub>有效时该开关选择V<sub>DD</sub>供电,否则由V<sub>BAT</sub>引脚供电。后备寄存器(42个16位的寄存器)可以用于在关闭V<sub>DD</sub>时,保存84个字节的用户应用数据。RTC和后备寄存器不会被系统或电源复位源复位;当从待机模式唤醒时,也不会被复位。

实时时钟具有一组连续运行的计数器,可以通过适当的软件提供日历时钟功能,还具有闹钟中断和阶段性中断功能。RTC的驱动时钟可以是一个使用外部晶体的32.768kHz的振荡器、内部低功耗RC振荡器或高速的外部时钟经128分频。内部低功耗RC振荡器的典型频率为40kHz。为补偿天然晶体的偏差,可以通过输出一个512Hz的信号对RTC的时钟进行校准。RTC具有一个32位的可编程计数器,使用比较寄存器可以进行长时间的测量。有一个20位的预分频器用于时基时钟,默认情况下时钟为32.768kHz时,它将产生一个1秒长的时间基准。

### 2.3.17 定时器和看门狗

大容量的STM32F103xx增强型系列产品包含最多2个高级控制定时器、4个普通定时器和2个基本定时器,以及2个看门狗定时器和1个系统嘀嗒定时器。

下表比较了高级控制定时器、普通定时器和基本定时器的功能:

表4 定时器功能比较

| 定时器                          | 计数器分辩率 | 计数器类型          | 预分频系数              | 产生DMA请求 | 捕获/比较通道 | 互补输出 |
|------------------------------|--------|----------------|--------------------|---------|---------|------|
| TIM1<br>TIM8                 | 16位    | 向上,向下,<br>向上/下 | 1~65536之间<br>的任意整数 | 可以      | 4       | 有    |
| TIM2<br>TIM3<br>TIM4<br>TIM5 | 16位    | 向上,向下,<br>向上/下 | 1~65536之间<br>的任意整数 | 可以      | 4       | 没有   |
| TIM6<br>TIM7                 | 16位    | 向上             | 1~65536之间<br>的任意整数 | 可以      | 0       | 没有   |

#### 高级控制定时器(TIM1和TIM8)

两个高级控制定时器(TIM1和TIM8)可以被看成是分配到6个通道的三相PWM发生器,它具有带死区插入的互补PWM输出,还可以被当成完整的通用定时器。四个独立的通道可以用于:

- 输入捕获
- 输出比较
- 产生PWM(边缘或中心对齐模式)
- 单脉冲输出

配置为16位标准定时器时,它与TIMx定时器具有相同的功能。配置为16位PWM发生器时,它具有全调制能力(0~100%)。

在调试模式下,计数器可以被冻结,同时PWM输出被禁止,从而切断由这些输出所控制的开关。 很多功能都与标准的TIM定时器相同,内部结构也相同,因此高级控制定时器可以通过定时器链接功能与TIM定时器协同操作,提供同步或事件链接功能。

#### 通用定时器(TIMx)

STM32F103xC、STM32F103xD和STM32F103xE增强型系列产品中,内置了多达4个可同步运行的标准定时器(TIM2、TIM3、TIM4和TIM5)。每个定时器都有一个16位的自动加载递加/递减计数器、一个16位的预分频器和4个独立的通道,每个通道都可用于输入捕获、输出比较、PWM和单脉冲模式输出,在最大的封装配置中可提供最多16个输入捕获、输出比较或PWM通道。

它们还能通过定时器链接功能与高级控制定时器共同工作,提供同步或事件链接功能。在调试模式下,计数器可以被冻结。任一标准定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号,也能处理1至3个霍尔传感器的数字输出。

#### 基本定时器-TIM6和TIM7

这2个定时器主要是用于产生DAC触发信号,也可当成通用的16位时基计数器。

#### 独立看门狗

独立的看门狗是基于一个12位的递减计数器和一个8位的预分频器,它由一个内部独立的40kHz的RC振荡器提供时钟;因为这个RC振荡器独立于主时钟,所以它可运行于停机和待机模式。它可以被当成看门狗用于在发生问题时复位整个系统,或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下,计数器可以被冻结。

#### 窗口看门狗

窗口看门狗内有一个7位的递减计数器,并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动,具有早期预警中断功能,在调试模式下,计数器可以被冻结。

#### 系统时基定时器

这个定时器是专用于实时操作系统,也可当成一个标准的递减计数器。它具有下述特性:

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时能产生一个可屏蔽系统中断
- 可编程时钟源

## 2.3.18 I<sup>2</sup>C总线

多达2个I<sup>2</sup>C总线接口,能够工作于多主模式或从模式,支持标准和快速模式。

I<sup>2</sup>C接口支持7位或10位寻址,7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。

它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

# 2.3.19 通用同步/异步收发器(USART)

STM32F103xC、STM32F103xD和STM32F103xE增强型系列产品中,内置了3个通用同步/异步收发器(USART1、USART2和USART3),和2个通用异步收发器(UART4和UART5)。

这5个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。

USART1接口通信速率可达4.5兆位/秒,其他接口的通信速率可达2.25兆位/秒。

USART1、USART2和USART3接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和类SPI通信模式,除了UART5之外所有其他接口都可以使用DMA操作。

# 2.3.20 串行外设接口(SPI)

多达<mark>3个SPI接口,在从或主模式下,全双工和半双工的通信速率可达18兆位/秒。3位的预分频器可产生8种主模式频率,可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡和MMC模式。所有的SPI接口都可以使用DMA操作。</mark>

# 2.3.21 I<sup>2</sup>S(芯片互联音频)接口

2个标准的I<sup>2</sup>S接口(与SPI2和SPI3复用)可以工作于主或从模式,这2个接口可以配置为16位或32位传输,亦可配置为输入或输出通道,支持音频采样频率从8kHz到48kHz。当任一个或两个I<sup>2</sup>S接口配置为主模式,它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC(解码器)。

#### 2.3.22 SDIO

SD/SDIO/MMC主机接口可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式:1位(默认)、位和8位。在8位模式下,该接口可以使数据传输速率达到48MHz,该接口兼容SD存储卡规范2.0版 SDIO存储卡规范2.0版支持两种数据总线模式:1位(默认)和4位。

目前的芯片版本只能一次支持一个SD/SDIO/MMC 4.2版的卡,但可以同时支持多个MMC 4.1版或之前版本的卡。

除了SD/SDIO/MMC,这个接口完全与CE-ATA数字协议版本1.1兼容。

### 2.3.23 控制器区域网络(CAN)

CAN接口兼容规范2.0A和2.0B(主动), 位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧, 也可以接收和发送29位标识符的扩展帧。具有3个发送邮箱和2个接收FIFO, 3级14个可调节的滤波 哭

# 2.3.24 通用串行总线(USB)

STM32F103xC、STM32F103xD和STM32F103xE增强型系列产品,内嵌一个兼容全速USB的设备控制器,遵循全速USB设备(12兆位/秒)标准,端点可由软件配置,具有待机/唤醒功能。USB专用的48MHz时钟由内部主PLL直接产生(时钟源必须是一个HSE晶体振荡器)。

# 2.3.25 通用输入输出接口(GPIO)

每个GPIO引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能端口。多数GPIO引脚都与数字或模拟的复用外设共用。除了具有模拟输入功能的端口,所有的GPIO引脚都有大电流通过能力。

在需要的情况下,I/O引脚的外设功能可以通过一个特定的操作锁定,以避免意外的写入I/O寄存器。在APB2上的I/O脚可达18MHz的翻转速度。

# 2.3.26 ADC(模拟/数字转换器)

STM32F103xC、STM32F103xD和STM32F103xE增强型产品,内嵌3个12位的模拟/数字转换器 (ADC),每个ADC共用多达21个外部通道。可以实现单次或扫描转换。在扫描模式下,自动进行在选定的一组模拟输入上的转换。

ADC接口上的其它逻辑功能包括:

- 同步的采样和保持
- 交叉的采样和保持
- 单次采样

#### ADC可以使用DMA操作。

模拟看门狗功能允许非常精准地监视一路、多路或所有选中的通道,当被监视的信号超出预置的阀值时,将产生中断。

由标准定时器(TIMx)和高级控制定时器(TIM1和TIM8)产生的事件,可以分别内部级联到ADC的开始触发和注入触发,应用程序能使AD转换与时钟同步。

# 2.3.27 DAC(数字至模拟信号转换器)

两个12位带缓冲的DAC通道可以用<u>于转换2路数字信号成为2路模拟电压信号并输出</u>。这项功能内部 是通过集成的电阻串和反向的放大器实现。

这个双数字接口支持下述功能:

- 两个DAC转换器:各有一个输出通道
- 8位或12位单调输出
- 12位模式下的左右数据对齐
- 同步更新功能
- 产生噪声波
- 产生三角波
- 双DAC通道独立或同步转换
- 每个通道都可使用DMA功能
- 外部触发进行转换
- 輸入参考电压 V<sub>REF+</sub>

STM32F103xC、STM32F103xD和STM32F103xE增强型产品中有8个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发,更新输出也可连接到不同的DMA通道。

### 2.3.28 温度传感器

温度传感器产生一个随温度线性变化的电压,转换范围在2V < V<sub>DDA</sub> < 3.6V之间。温度传感器在内部被连接到ADC1\_IN16的输入通道上,用于将传感器的输出转换到数字数值。


## 2.3.29 串行单线JTAG调试口(SWJ-DP)

内嵌ARM的SWJ-DP接口,这是一个结合了JTAG和串行单线调试的接口,可以实现串行单线调试接口或JTAG接口的连接。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共用引脚,TMS脚上的一个特殊的信号序列用于在JTAG-DP和SW-DP间切换。


# 2.3.30 内嵌跟踪模块(ETM)

使用ARM®的嵌入式跟踪微单元(ETM),STM32F10xxx通过很少的ETM引脚连接到外部跟踪端口分析(TPA)设备,从CPU核心中以高速输出压缩的数据流,为开发人员提供了清晰的指令运行与数据流动的信息。TPA设备可以通过USB、以太网或其它高速通道连接到调试主机,实时的指令和数据流向能够被调试主机上的调试软件记录下来,并按需要的格式显示出来。TPA硬件可以从开发工具供应商处购得,并能与第三方的调试软件兼容。

#### 图1 STM32F103xC、STM32F103xD和STM32F103xE增强型模块框图



- 1. 工作温度: -40°C至+85°C(尾缀为6, 见表71), 或-40°C至+105°C(尾缀为7, 见表71), 结温分别达105°C或125°C。
- 2. AF: 可作为外设功能脚的I/O端口



- 1. 当HSI作为PLL时钟的输入时,最高的系统时钟频率只能达到64MHz。
- 2. 当使用USB功能时,必须同时使用HSE和PLL,CPU的频率必须是48MHz或72MHz。
- 3. 当需要ADC采样时间为1µs时,APB2必须设置在14MHz、28MHz或56MHz。


# 3 引脚定义

图3 STM32F103xC、STM32F103xD和STM32F103xE增强型BGA144引脚分布


|   | 1                    | 2                    | 3                    | 4                    | 5               | 6             | 7       | 8       | 9      | 10                   | 11             | 12             |
|---|----------------------|----------------------|----------------------|----------------------|-----------------|---------------|---------|---------|--------|----------------------|----------------|----------------|
| А | PC13-\ TAMPER-PT     | c (PE3)              | (PE2)                | (PE1)                | (PEO)           | PB4\<br>UTRST | (PB3)   | (PD6)   | (PD7)  | (PA15)<br>(JTDI)     | (PA14)<br>JTCK | (PA13)<br>UTMS |
| В | /PC14-)<br>OSC32_1N  | (PE4)                | (PE5)                | (PE6)                | (PB9)           | (PB5)         | (PG15)  | (PG12)  | (PD5)  | (PC11)               | (PC10)         | (PA12)         |
| С | ,PC15-\<br>OSC32_QU1 | (VBAT)               | (PFo)                | (PF1)                | (PB8)           | (PB6)         | (PG14)  | (PG11)  | (PD4)  | (PC12)               | (NC)           | (PA11)         |
| D | OSC_IN               | (V <sub>SS_5</sub> ) | (V <sub>DD_5</sub> ) | (PF2)                | (ВООТО)         | (PB7)         | (PG13)  | (PG10)  | (PD3)  | (PD1)                | (PA10)         | (PA9)          |
| E | ośc_oùt              | (PF3)                | (PF4)                | (PF5)                | (VSS_3)         | Ýss_11,       | Vss_10  | (PG9)   | (PD2)  | (PDo)                | (PC9)          | (PA8)          |
| F | (NRST)               | (PF7)                | (PF6)                | (VDD_4)              | (VDD_3)         | VDD_11        | VDD_10  | (VDD_8) | ,VDD_2 | (VDD_a               | (PC8)          | (PC7)          |
| G | (PF10)               | (PF9)                | (PF8)                | (V <sub>SS_4</sub> ) | (VDD_e          | (VDD_7)       | (VDD_1) | (VSS_8) | Vss_2  | (V <sub>SS_9</sub> ) | (PG8)          | (PC6)          |
| Н | (PCo)                | (PC1)                | (PC2)                | (PC3)                | (VSS_6)         | (VSS_7)       | (VSS_1) | (PE11)  | (PD11) | (PG7)                | (PG6)          | (PG5)          |
| J | (VSSA)               | PÁO-WKŮP             | (PA4)                | (PC4)                | (PB2/)<br>BOOT1 | (PG1)         | (PE10)  | (PE12)  | (PD10) | (PG4)                | (PG3)          | (PG2)          |
| К | (VREF-)              | (PA1)                | (PA5)                | (PC5)                | (PF13)          | (PGO)         | (PE9)   | (PE13)  | (PD9)  | (PD13)               | (PD14)         | (PD15)         |
| L | (VREF+)              | (PA2)                | (PA6)                | (PBO)                | (PF12)          | (PF15)        | (PE8)   | (PE14)  | (PD8)  | (PD12)               | (PB14)         | (PB15)         |
| М | (V <sub>DDA</sub> )  | (PA3)                | (PA7)                | (PB1)                | (PF11)          | (PF14)        | (PE7)   | (PE15)  | (PB10) | (PB11)               | (PB12)         | (PB13)         |
|   |                      |                      |                      |                      |                 |               |         |         |        |                      |                | Al14798b       |

|   | 图4                              | STM32F             | 103xC、 | STM32F1              | 03xD和ST              | ГМ32F103                 | BxE增强型                   | BGA100 | 引脚分布   |          |
|---|---------------------------------|--------------------|--------|----------------------|----------------------|--------------------------|--------------------------|--------|--------|----------|
|   | 1                               | 2                  | 3      | 4                    | 5                    | 6                        | 7                        | 8      | 9      | 10       |
| Α | PC14-\<br>OSC32_IN <sub>T</sub> | /PC13}<br>AMPER-RT | C(PE2) | (PB9)                | (PB7)                | (PB4)                    | (PB3)                    | (PA15) | (PA14) | (PA13)   |
| В | ,PC15-\<br>O9C32_OUT            | (VBAT)             | (PE3)  | (PB8)                | (PB6)                | (PD5)                    | (PD2)                    | (PC11) | (PC10) | (PA12)   |
| С | OSC_IN                          | (Vss_5)            | (PE4)  | (PE1)                | (PB5)                | (PD6)                    | (PD3)                    | (PC12) | (PA9)  | (PA11)   |
| D | σsc_oùτ                         | (VDD_5)            | (PE5)  | (PEO)                | Воото                | (PD7)                    | (PD4)                    | (PDO)  | (PA8)  | (PA10)   |
| Е | (NRST)                          | (PC2)              | (PE6)  | Vss_4                | (Vss_3)              | Vss_2                    | (Vss_1)                  | (PD1)  | (PC9)  | (PC7)    |
| F | (PC0)                           | (PC1)              | (PC3)  | (V <sub>DD_4</sub> ) | (V <sub>DD_3</sub> ) | ,<br>V <sub>DD_2</sub> , | ,<br>V <sub>DD_1</sub> , | (NC)   | (PC8)  | (PC6)    |
| G | (VSSA)                          | PÁO-WKÙP           | (PA4)  | (PC4)                | (PB2)                | (PE10)                   | (PE14)                   | (PB15) | (PD11) | (PD15)   |
| Н | V <sub>REF</sub> -              | (PA1)              | (PA5)  | (PC5)                | (PE7)                | (PE11)                   | (PE15)                   | (PB14) | (PD10) | (PD14)   |
| J | VREF+                           | (PA2)              | (PA6)  | (PB0)                | (PE8)                | (PE12)                   | (PB10)                   | (PB13) | (PD9)  | (PD13)   |
| К | (VDDA)                          | (PA3)              | (PA7)  | (PB1)                | (PE9)                | (PE13)                   | (PB11)                   | (PB12) | (PD8)  | (PD12)   |
|   |                                 |                    |        |                      |                      |                          |                          |        |        | Al14601c |














#### 图8 STM32F103xC、STM32F103xD和STM32F103xE增强型WLCSP64引脚分布




表5 大容量STM32F103xx引脚定义

|        |        | 脚位      | <u>ÿ</u> |         |         |                                    |               |          |                                     | 可选的复用功能             |          |
|--------|--------|---------|----------|---------|---------|------------------------------------|---------------|----------|-------------------------------------|---------------------|----------|
| BGA144 | BGA100 | WLCSP64 | LQFP64   | LQFP100 | LQFP144 | 管脚名称                               | 类<br>型<br>(1) | I/O电平(5) | 主功能 <sup>(3)</sup><br><b>(</b> 复位后) | 默认复用功能              | 重定义功能    |
| А3     | А3     | -       | -        | 1       | 1       | PE2                                | I/O           | FT       | PE2                                 | TRACECK/FSMC_A23    |          |
| A2     | ВЗ     | -       | -        | 2       | 2       | PE3                                | I/O           | FT       | PE3                                 | TRACED0/FSMC_A19    |          |
| B2     | С3     | -       | -        | 3       | 3       | PE4                                | I/O           | FT       | PE4                                 | TRACED1/FSMC_A20    |          |
| ВЗ     | D3     | -       | -        | 4       | 4       | PE5                                | I/O           | FT       | PE5                                 | TRACED2/FSMC_A21    |          |
| B4     | E3     | -       | -        | 5       | 5       | PE6                                | I/O           | FT       | PE6                                 | TRACED3/FSMC_A22    |          |
| C2     | B2     | C6      | 1        | 6       | 6       | $V_{BAT}$                          | S             |          | $V_{BAT}$                           |                     |          |
| A1     | A2     | C8      | 2        | 7       | 7       | PC13-<br>TAMPER-RTC <sup>(4)</sup> | I/O           |          | PC13 <sup>(5)</sup>                 | TAMPER-RTC          |          |
| В1     | A1     | B8      | 3        | 8       | 8       | PC14-<br>OSC32_IN <sup>(4)</sup>   | I/O           |          | PC14 <sup>(5)</sup>                 | OSC32_IN            |          |
| C1     | В1     | В7      | 4        | 9       | 9       | PC15-<br>OSC32_OUT <sup>(4)</sup>  | I/O           |          | PC15 <sup>(5)</sup>                 | OSC32_OUT           | , / 60 / |
| C3     | -      | -       | -        | -       | 10      | PF0                                | I/O           | FT       | PF0                                 | FSMC_A0             |          |
| C4     | -      | -       | -        | -       | 11      | PF1                                | I/O           | FT       | PF1                                 | FSMC_A1             |          |
| D4     | -      | -       | -        | -       | 12      | PF2                                | I/O           | FT       | PF2                                 | FSMC_A2             |          |
| E2     | -      | -       | -        | -       | 13      | PF3                                | I/O           | FT       | PF3                                 | FSMC_A3             |          |
| E3     | -      | -       | -        | -       | 14      | PF4                                | I/O           | FT       | PF4                                 | FSMC_A4             |          |
| E4     | ı      | -       | -        | -       | 15      | PF5                                | I/O           | FT       | PF5                                 | FSMC_A5             |          |
| D2     | C2     | -       | -        | 10      | 16      | $V_{SS_5}$                         | S             |          | $V_{SS_5}$                          |                     |          |
| D3     | D2     | 1       | 1        | 11      | 17      | $V_{DD_5}$                         | S             |          | $V_{DD_5}$                          |                     |          |
| F3     | 1      | ı       | ı        | ı       | 18      | PF6                                | I/O           |          | PF6                                 | ADC3_IN4/FSMC_NIORD |          |
| F2     | ı      | -       | 1        | -       | 19      | PF7                                | I/O           |          | PF7                                 | ADC3_IN5/FSMC_NREG  |          |
| G3     | -      | -       | -        | -       | 20      | PF8                                | I/O           |          | PF8                                 | ADC3_IN6/FSMC_NIOWR |          |
| G2     | -      | -       | -        | -       | 21      | PF9                                | I/O           |          | PF9                                 | ADC3_IN7/FSMC_CD    |          |
| G1     | -      | -       | -        | -       | 22      | PF10                               | I/O           |          | PF10                                | ADC3_IN8/FSMC_INTR  |          |
| D1     | C1     | D8      | 5        | 12      | 23      | OSC_IN                             | I             |          | OSC_IN                              |                     |          |
| E1     | D1     | D7      | 6        | 13      | 24      | OSC_OUT                            | 0             |          | OSC_OUT                             |                     |          |
| F1     | E1     | C7      | 7        | 14      | 25      | NRST                               | I/O           |          | NRST                                |                     |          |
| H1     | F1     | E8      | 8        | 15      | 26      | PC0                                | I/O           |          | PC0                                 | ADC123_IN10         |          |
| H2     | F2     | F8      | 9        | 16      | 27      | PC1                                | I/O           |          | PC1                                 | ADC123_IN11         |          |
| НЗ     | E2     | D6      | 10       | 17      | 28      | PC2                                | I/O           |          | PC2                                 | ADC123_IN12         |          |
| H4     | F3     | -       | 11       | 18      | 29      | PC3                                | I/O           |          | PC3                                 | ADC123_IN13         |          |
| J1     | G1     | E7      | 12       | 19      | 30      | $V_{SSA}$                          | S             |          | $V_{SSA}$                           |                     |          |
| K1     | H1     | -       | -        | 20      | 31      | $V_{REF}$                          | S             |          | $V_{REF}$                           |                     |          |

#### 表5 大容量STM32F103xx引脚定义(续1)

|        |        | 脚位                | <u>À</u> |         |         |                   |       |                      |                                     | 可选的复用功能  | R<br>R    |
|--------|--------|-------------------|----------|---------|---------|-------------------|-------|----------------------|-------------------------------------|--|-----------|
| BGA144 | BGA100 | WLCSP64           |          | LQFP100 | LQFP144 | 管脚名称              | 类型(1) | I/O电平 <sup>(2)</sup> | 主功能 <sup>(3)</sup><br><b>(</b> 复位后) | 默认复用功能   | 重定义功能     |
| L1     | J1     | F7 <sup>(6)</sup> | -        | 24      | 32      | $V_{REF^+}$       | S     |                      | $V_{REF^+}$                         |  |           |
| M1     | K1     | G8                | 13       | 22      | 33      | $V_{DDA}$         | S     |                      | $V_{DDA}$                           |  |           |
| J2     | G2     | F6                | 14       | 23      | 34      | PA0-WKUP          | I/O   |                      | PA0                                 | WKUP/USART2_CTS <sup>(7)</sup> ADC123_IN0 TIM2_CH1_ETR TIM5_CH1/TIM8_ETR |           |
| K2     | H2     | E6                | 15       | 24      | 35      | PA1               | I/O   |                      | PA1                                 | USART2_RTS <sup>(7)</sup> ADC123_IN1/ TIM5_CH2/TIM2_CH2 <sup>(7)</sup>   |           |
| L2     | J2     | H8                | 16       | 25      | 36      | PA2               | I/O   |                      | PA2                                 | USART2_TX <sup>(7)</sup> /TIM5_CH3<br>ADC123_IN2/TIM2_CH3 <sup>(7)</sup> |           |
| M2     | K2     | G7                | 17       | 26      | 37      | PA3               | I/O   |                      | PA3                                 | USART2_RX <sup>(7)</sup> /TIM5_CH4<br>ADC123_IN3/TIM2_CH4 <sup>(7)</sup> |           |
| G4     | E4     | F5                | 18       | 27      | 38      | V <sub>SS_4</sub> | S     |                      | $V_{SS\_4}$                         |  |           |
| F4     | F4     | G6                | 19       | 28      | 39      | $V_{DD\_4}$       | S     |                      | $V_{DD\_4}$                         |  |           |
| J3     | G3     | H7                | 20       | 29      | 40      | PA4               | I/O   |                      | PA4                                 | SPI1_NSS <sup>(7)</sup> /USART2_CK <sup>(7)</sup><br>DAC_OUT1/ADC12_IN4  |           |
| K3     | НЗ     | E5                | 21       | 30      | 41      | PA5               | I/O   |                      | PA5                                 | SPI1_SCK <sup>(7)</sup><br>DAC_OUT2/ADC12_IN5                            |           |
| L3     | J3     | G5                | 22       | 31      | 42      | PA6               | I/O   |                      | PA6                                 | SPI1_MISO <sup>(7)</sup> /TIM8_BKIN<br>ADC12_IN6/TIM3_CH1 <sup>(7)</sup> | TIM1_BKIN |
| М3     | K3     | G4                | 23       | 32      | 43      | PA7               | I/O   |                      | PA7                                 | SPI1_MOSI <sup>(7)</sup> /TIM8_CH1N<br>ADC12_IN7/TIM3_CH2 <sup>(7)</sup> | TIM1_CH1N |
| J4     | G4     | H6                | 24       | 33      | 44      | PC4               | I/O   |                      | PC4                                 | ADC12_IN14   |           |
| K4     | H4     | H5                | 25       | 34      | 45      | PC5               | I/O   |                      | PC5                                 | ADC12_IN15   |           |
| L4     | J4     | H4                | 26       | 35      | 46      | PB0               | I/O   |                      | PB0                                 | ADC12_IN8/TIM3_CH3<br>TIM8_CH2N  | TIM1_CH2N |
| M4     | K4     | F4                | 27       | 36      | 47      | PB1               | I/O   |                      | PB1                                 | ADC12_IN9/TIM3_CH4 <sup>(7)</sup><br>TIM8_CH3N                           | TIM1_CH3N |
| J5     | G5     | НЗ                | 28       | 37      | 48      | PB2               | I/O   | FT                   | PB2/BOOT1                           |  |           |
| M5     | -      | -                 | -        | -       | 49      | PF11              | I/O   | FT                   | PF11                                | FSMC_NIOS16  |           |
| L5     | -      | -                 | -        | ı       | 50      | PF12              | I/O   | FT                   | PF12                                | FSMC_A6  |           |
| H5     | -      | -                 | -        | ı       | 51      | V <sub>SS_6</sub> | S     |                      | V <sub>SS_6</sub>                   |  |           |
| G5     | -      | -                 | -        | ı       | 52      | $V_{DD\_6}$       | S     |                      | $V_{DD\_6}$                         |  |           |
| K5     | -      | -                 | -        | ı       | 53      | PF13              | I/O   | FT                   | PF13                                | FSMC_A7  |           |
| M6     | -      | -                 | -        | -       | 54      | PF14              | I/O   | FT                   | PF14                                | FSMC_A8  |           |

#### 表5 大容量STM32F103xx引脚定义(续2)

|        |        | 脚位       | Ĭ.     |         |         |             |                       |     |                             | 可选的复用功能   | k<br>K                  |
|--------|--------|----------|--------|---------|---------|-------------|-----------------------|-----|-----------------------------|---|-------------------------|
| BGA144 | BGA100 | WI CSP64 | LQFP64 | LQFP100 | LQFP144 | 管脚名称        | 类<br>型 <sup>(1)</sup> | (z) | 主功能 <sup>(3)</sup><br>(复位后) | 默认复用功能  | 重定义功能                   |
| L6     | -      |          | 1      | 1       | 55      | PF15        | 1/0                   | FT  | PF15                        | FSMC_A9   |                         |
| K6     | -      | -        | -      | i       | 56      | PG0         | I/O                   | FT  | PG0                         | FSMC_A10  |                         |
| J6     | -      | -        | -      | -       | 57      | PG1         | I/O                   | FT  | PG1                         | FSMC_A11  |                         |
| M7     | H5     | -        | -      | 38      | 58      | PE7         | I/O                   | FT  | PE7                         | FSMC_D4   | TIM1_ETR                |
| L7     | J5     | -        | -      | 39      | 59      | PE8         | I/O                   | FT  | PE8                         | FSMC_D5   | TIM1_CH1N               |
| K7     | K5     | -        | -      | 40      | 60      | PE9         | I/O                   | FT  | PE9                         | FSMC_D6   | TIM1_CH1                |
| Н6     | -      | -        | -      | -       | 61      | $V_{SS_7}$  | S                     |     | $V_{SS_7}$                  |   |                         |
| G6     | -      | -        | -      | 1       | 62      | $V_{DD_7}$  | S                     |     | $V_{DD_{2}}$                |   |                         |
| J7     | G6     | -        | -      | 41      | 63      | PE10        | I/O                   | FT  | PE10                        | FSMC_D7   | TIM1_CH2N               |
| H8     | H6     | -        | -      | 42      | 64      | PE11        | I/O                   | FT  | PE11                        | FSMC_D8   | TIM1_CH2                |
| J8     | J6     | -        | 1      | 43      | 65      | PE12        | 1/0                   | FT  | PE12                        | FSMC_D9   | TIM1_CH3N               |
| K8     | K6     | -        | 1      | 44      | 66      | PE13        | I/O                   | FT  | PE13                        | FSMC_D10  | TIM1_CH3                |
| L8     | G7     | -        | 1      | 45      | 67      | PE14        | I/O                   | FT  | PE14                        | FSMC_D11  | TIM1_CH4                |
| M8     | H7     |          | -      | 46      | 68      | PE15        | I/O                   | FT  | PE15                        | FSMC_D12  | TIM1_BKIN               |
| M9     | J7     | G3       | 29     | 47      | 69      | PB10        | I/O                   | FT  | PB10                        | I2C2_SCL/USART3_TX <sup>(7)</sup>   | TIM2_CH3                |
| M10    | K7     | F3       | 30     | 48      | 70      | PB11        | I/O                   | FT  | PB11                        | I2C2_SDA/USART3_RX <sup>(7)</sup>   | TIM2_CH4                |
| H7     | E7     | H2       | 31     | 49      | 71      | $V_{SS_1}$  | S                     |     | $V_{SS_1}$                  |   |                         |
| G7     | F7     | H1       | 32     | 50      | 72      | $V_{DD\_1}$ | S                     |     | $V_{DD\_1}$                 |   |                         |
| M11    | K8     | G2       | 33     | 51      | 73      | PB12        | I/O                   | FT  | PB12                        | SPI2_NSS/I2S2_WS/ I2C2_SMBA/USART3_CK <sup>(7)</sup> TIM1_BKIN <sup>(7)</sup> |                         |
| M12    | J8     | G1       | 34     | 52      | 74      | PB13        | I/O                   | FT  | PB13                        | SPI2_SCK/I2S2_CK<br>USART3_CTS <sup>(7)</sup> /<br><u>TIM1_CH1N</u>           |                         |
| L11    | Н8     | F2       | 35     | 53      | 75      | PB14        | I/O                   | FT  | PB14                        | SPI2_MISO/TIM1_CH2N   |                         |
| L12    | G8     | F1       | 36     | 54      | 76      | PB15        | I/O                   | FT  | PB15                        | USART3_RTS <sup>(7)</sup> SPI2_MOSI/I2S2_SD TIM1_CH3N <sup>(7)</sup>          |                         |
| L9     | K9     | -        | -      | 55      | 77      | PD8         | I/O                   | FT  | PD8                         | FSMC_D13  | USART3_TX               |
| K9     | J9     | -        | -      | 56      | 78      | PD9         | I/O                   | FT  | PD9                         | FSMC_D14  | USART3_RX               |
| J9     | Н9     | -        | -      | 57      | 79      | PD10        | I/O                   | FT  | PD10                        | FSMC_D15  | USART3_CK               |
| Н9     | G9     | -        | -      | 58      | 80      | PD11        | I/O                   | FT  | PD11                        | FSMC_A16  | USART3_CTS              |
| L10    | K10    | -        | -      | 59      | 81      | PD12        | I/O                   | FT  | PD12                        | FSMC_A17  | TIM4_CH1/<br>USART3_RTS |
| K10    | J10    | -        | -      | 60      | 82      | PD13        | I/O                   | FT  | PD13                        | FSMC_A18  | TIM4_CH2                |
| G8     | -      | -        | -      | -       | 83      | $V_{SS\_8}$ | S                     |     | $V_{SS\_8}$                 |   |                         |
| F8     | -      | -        | -      | -       | 84      | $V_{DD_8}$  | S                     |     | $V_{DD_8}$                  |   |                         |

#### 表5 大容量STM32F103xx引脚定义(续3)

|        |        | 脚化      | Ŋ.     |         |         |            |                          |                      | (2                          | 可选的复用巧  | 力能                            |
|--------|--------|---------|--------|---------|---------|------------|--------------------------|----------------------|-----------------------------|---|-------------------------------|
| BGA144 | BGA100 | WLCSP64 | LQFP64 | LQFP100 | LQFP144 | 管脚名称       | 类<br>型<br><sup>(1)</sup> | I/O电平 <sup>(2)</sup> | 主功能 <sup>(3)</sup><br>(复位后) | 默认复用功能  | 重定义功能                         |
| K11    | H10    | -       | -      | 61      | 85      | PD14       | I/O                      | FT                   | PD14                        | FSMC_D0   | TIM4_CH3                      |
| K12    | G10    | ı       | -      | 62      | 86      | PD15       | I/O                      | FT                   | PD15                        | FSMC_D1   | TIM4_CH4                      |
| J12    | -      | -       | -      | -       | 87      | PG2        | I/O                      | FT                   | PG2                         | FSMC_A12  |                               |
| J11    | -      | -       | -      | -       | 88      | PG3        | I/O                      | FT                   | PG3                         | FSMC_A13  |                               |
| J10    | -      | 1       | -      | 1       | 89      | PG4        | I/O                      | FT                   | PG4                         | FSMC_A14  |                               |
| H12    | -      | -       | -      | -       | 90      | PG5        | I/O                      | FT                   | PG5                         | FSMC_A15  |                               |
| H11    | -      | ı       | -      | ı       | 91      | PG6        | I/O                      | FT                   | PG6                         | FSMC_INT2   |                               |
| H10    | -      | ı       | -      | 1       | 92      | PG7        | I/O                      | FT                   | PG7                         | FSMC_INT3   |                               |
| G11    | -      | -       | -      | -       | 93      | PG8        | I/O                      | FT                   | PG8                         |   |                               |
| G10    | -      | ı       | -      | 1       | 94      | $V_{SS_9}$ | S                        |                      | $V_{SS_9}$                  |   |                               |
| F10    | -      | ı       | -      | 1       | 95      | $V_{DD_9}$ | S                        |                      | $V_{DD_9}$                  |   |                               |
| G12    | F10    | E1      | 37     | 63      | 96      | PC6        | I/O                      | FT                   | PC6                         | I2S2_MCK/TIM8_CH1<br>SDIO_D6  | TIM3_CH1                      |
| F12    | E10    | E2      | 38     | 64      | 97      | PC7        | I/O                      | FT                   | PC7                         | I2S3_MCK/TIM8_CH2<br>SDIO_D7  | TIM3_CH2                      |
| F11    | F9     | E3      | 39     | 65      | 98      | PC8        | I/O                      | FT                   | PC8                         | TIM8_CH3/SDIO_D0  | TIM3_CH3                      |
| E11    | E9     | D1      | 40     | 66      | 99      | PC9        | I/O                      | FT                   | PC9                         | TIM8_CH4/SDIO/D1  | TIM3_CH4                      |
| E12    | D9     | E4      | 41     | 67      | 100     | PA8        | I/O                      | FT                   | PA8                         | USART1_CK<br>TIM1_CH1 <sup>(7)</sup> /MCO                           |                               |
| D12    | С9     | D2      | 42     | 68      | 101     | PA9        | I/O                      | FT                   | PA9                         | USART1_TX <sup>(7)</sup><br>TIM1_CH2 <sup>(7)</sup>                 |                               |
| D11    | D10    | D3      | 43     | 69      | 102     | PA10       | I/O                      | FT                   | PA10                        | USART1_RX <sup>(7)</sup> /<br>TIM1_CH3 <sup>(7)</sup>               |                               |
| C12    | C10    | C1      | 44     | 70      | 103     | PA11       | I/O                      | FT                   | PA11                        | USART1_CTS/USBDM<br>CAN_RX <sup>(7)</sup> /TIM1_CH4 <sup>(7)</sup>  |                               |
| B12    | B10    | C2      | 45     | 71      | 104     | PA12       | I/O                      | FT                   | PA12                        | USART1_RTS/USBDP/<br>CAN_TX <sup>(7)</sup> /TIM1_ETR <sup>(7)</sup> |                               |
| A12    | A10    | D4      | 46     | 72      | 105     | PA13       | I/O                      | FT                   | JTMS/<br>SWDIO              |   | PA13                          |
| C11    | F8     | -       | -      | 73      | 106     |            |                          |                      |                             | 未连接   |                               |
| G9     | E6     | B1      | 47     | 74      | 107     | $V_{SS_2}$ | S                        |                      | $V_{SS_2}$                  |   |                               |
| F9     | F6     | A1      | 48     | 75      | 108     | $V_{DD_2}$ | S                        |                      | $V_{DD_2}$                  |   |                               |
| A11    | A9     | B2      | 49     | 76      | 109     | PA14       | I/O                      | FT                   | JTCK/<br>SWCLK              |   | PA14                          |
| A10    | A8     | СЗ      | 50     | 77      | 110     | PA15       | I/O                      | FT                   | JTDI                        | SPI3_NSS/I2S3_WS  | TIM2_CH1_ETR<br>PA15/SPI1_NSS |
| B11    | В9     | A2      | 51     | 78      | 111     | PC10       | I/O                      | FT                   | PC10                        | USART4_TX/SDIO_D2   | USART3_TX                     |
| B10    | В8     | ВЗ      | 52     | 79      | 112     | PC11       | I/O                      | FT                   | PC11                        | USART4_RX/SDIO_D3   | USART3_RX                     |
| C10    | C8     | C4      | 53     | 80      | 113     | PC12       | I/O                      | FT                   | PC12                        | USART5_TX/SDIO_CK   | USART3_CK                     |

#### 表5 大容量STM32F103xx引脚定义(续4)

|        |        | 脚       | 位      |         |         |                    |               |                      |   | 可选的复用功  | 能                                     |
|--------|--------|---------|--------|---------|---------|--------------------|---------------|----------------------|---|---|---------------------------------------|
| BGA144 | BGA100 | WLCSP64 | LQFP64 | LQFP100 | LQFP144 | 管脚名称               | 类<br>型<br>(1) | I/O电平 <sup>(2)</sup> | 主功能 <sup>(3)</sup><br><b>(</b> 复位后 <b>)</b> | 一默认复用功能一  | 重定义功能                                 |
| E10    | D8     | D8      | 5      | 81      | 114     | PD0                | I/O           | FT                   | OSC_IN <sup>(8)</sup>                       | FSMC_D2 <sup>(9)</sup>  | CAN_RX                                |
| D10    | E8     | D7      | 6      | 82      | 115     | PD1                | 1/0           | FT                   | OSC_OUT <sup>(8)</sup>                      | FSMC_D3 <sup>(9)</sup>  | CAN_TX                                |
| E9     | В7     | А3      | 54     | 83      | 116     | PD2                | I/O           | FT                   | PD2   | TIM3_ETR<br>USART5_RX/SDIO_CMD                                |                                       |
| D9     | C7     | -       | -      | 84      | 117     | PD3                | 1/0           | FT                   | PD3   | FSMC_CLK  | USART2_CTS                            |
| C9     | D7     | -       | -      | 85      | 118     | PD4                | I/O           | FT                   | PD4   | FSMC_NOE  | USART2_RTS                            |
| В9     | В6     |         | 1      | 86      | 119     | PD5                | I/O           | FT                   | PD5   | FSMC_NWE  | USART2_TX                             |
| E7     |        |         |        | -       | 120     | $V_{SS_10}$        | S             |                      | V <sub>SS_10</sub>                          |   |                                       |
| F7     |        | 1       | 1      | -       | 121     | $V_{DD_10}$        | S             |                      | $V_{DD_10}$                                 |   |                                       |
| A8     | C6     | -       | -      | 87      | 122     | PD6                | I/O           | FT                   | PD6   | FSMC_NWAIT  | USART2_RX                             |
| A9     | D6     | -       | -      | 88      | 123     | PD7                | I/O           | FT                   | PD7   | FSMC_NE1/FSMC_NCE2  | USART2_CK                             |
| E8     | -      | -       | -      | -       | 124     | PG9                | I/O           | FT                   | PG9   | FSMC_NE2/FSMC_NCE3  |                                       |
| D8     | -      | -       | -      | -       | 125     | PG10               | I/O           | FT                   | PG10  | FSMC_NCE4_1/FSMC_NE3  |                                       |
| C8     | -      | -       | -      | -       | 126     | PG11               | I/O           | FT                   | PG11  | FSMC_NCE4_2   |                                       |
| В8     | -      | -       | -      | -       | 127     | PG12               | I/O           | FT                   | PG12  | FSMC_NE4  |                                       |
| D7     | -      | -       | -      | -       | 128     | PG13               | I/O           | FT                   | PG13  | FSMC_A24  |                                       |
| C7     | -      | -       | -      | -       | 129     | PG14               | I/O           | FT                   | PG14  | FSMC_A25  |                                       |
| E6     | -      | -       | -      | -       | 130     | V <sub>SS_11</sub> | S             |                      | V <sub>SS_11</sub>                          |   |                                       |
| F6     | -      | -       | -      | -       | 131     | V <sub>DD_11</sub> | S             |                      | V <sub>DD_11</sub>                          |   |                                       |
| В7     | -      | -       | -      | -       | 132     | PG15               | I/O           | FT                   | PG15  |   |                                       |
| A7     | A7     | A4      | 55     | 89      | 133     | PB3                | I/O           | FT                   | JTDO  | SPI3_SCK / I2S3_CK  | PB3/TRACESWO<br>TIM2_CH2/<br>SPI1_SCK |
| A6     | A6     | B4      | 56     | 90      | 134     | PB4                | I/O           | FT                   | NJTRST                                      | SPI3_MISO   | PB4/TIM3_CH1/<br>SPI1_MISO            |
| В6     | C5     | A5      | 57     | 91      | 135     | PB5                | I/O           |                      | PB5   | I2C1_SMBA/ SPI3_MOSI<br>I2S3_SD                               | TIM3_CH2/<br>SPI1_MOSI                |
| C6     | B5     | В5      | 58     | 92      | 136     | PB6                | I/O           | FT                   | PB6   | I2C1_SCL <sup>(7)</sup> /TIM4_CH1 <sup>(7)</sup>              | USART1_TX                             |
| D6     | A5     | C5      | 59     | 93      | 137     | PB7                | I/O           | FT                   | PB7   | I2C1_SDA <sup>(7)</sup> /FSMC_NADV<br>TIM4_CH2 <sup>(7)</sup> | USART1_RX                             |
| D5     | D5     | A6      | 60     | 94      | 138     | воото              | -             |                      | BOOT0                                       |   |                                       |
| C5     | B4     | D5      | 61     | 95      | 139     | PB8                | I/O           | FT                   | PB8   | TIM4_CH3 <sup>(7)</sup> /SDIO_D4                              | I2C1_SCL/<br>CAN_RX                   |
| В5     | A4     | В6      | 62     | 96      | 140     | PB9                | I/O           | FT                   | PB9   | TIM4_CH4 <sup>(7)</sup> /SDIO_D5                              | I2C1_SDA/<br>CAN_TX                   |
| A5     | D4     | -       | -      | 97      | 141     | PE0                | I/O           | FΤ                   | PE0   | TIM4_ETR/FSMC_NBL0  |                                       |
| A4     | C4     | -       | -      | 98      | 142     | PE1                | I/O           | FT                   | PE1   | FSMC_NBL1   |                                       |
| E5     | E5     | A7      | 63     | 99      | 143     | $V_{SS_3}$         | S             |                      | $V_{SS_3}$                                  |   |                                       |
| F5     | F5     | A8      | 64     | 100     | 144     | $V_{DD_3}$         | S             |                      | $V_{DD_3}$                                  |   |                                       |

<sup>1.</sup> I=输入,O=输出,S=电源,HiZ=高阻

- 2. FT: 容忍5V
- 3. 有些功能仅在部分型号芯片中支持。
- 4. PC13, PC14和PC15引脚通过电源开关进行供电,而这个电源开关只能够吸收有限的电流(3mA)。因此这三个引脚作为输出引脚时有以下限制:在同一时间只有一个引脚能作为输出,作为输出脚时只能工作在2MHz模式下,最大驱动负载为30pF,并且不能作为电流源(如驱动LED)。
- 5. 这些引脚在备份区域第一次上电时处于主功能状态下,之后即使复位,这些引脚的状态由备份区域寄存器控制(这些寄存器不会被主复位系统所复位)。 关于如何控制这些IO口的具体信息,请参考STM32F10xxx参考手册的电池备份区域和BKP寄存器的相关章节。
- 6. 与LQFP64的封装不同,在WLCSP封装上没有PC3,但提供了V<sub>REF+</sub>引脚。
- 7. 此类复用功能能够由软件配置到其他引脚上(如果相应的封装型号有此引脚),详细信息请参考STM32F10xxx参考 手册的复用功能I/O章节和调试设置章节。
- 8. LQFP64封装的引脚5和引脚6在芯片复位后默认配置为OSC\_IN和OSC\_OUT功能脚。软件可以重新设置这两个引脚为PD0和PD1功能。但对于LQFP100/BGA100封装和LQFP144/BGA144封装,由于PD0和PD1为固有的功能引脚,因此没有必要再由软件进行重映像设置。更多详细信息请参考STM32F10xxx参考手册的复用功能I/O章节和调试设置章节。
- 9. LPFP64封装的产品,没有FSMC功能。

#### 译注:

表中的引脚名称标注中出现的ADC12\_INx(x表示4~9或14~15之间的整数),表示这个引脚可以是ADC1\_INx或ADC2\_INx。例如: ADC12\_IN9表示这个引脚可以配置为ADC1\_IN9,也可以配置为ADC2\_IN9。

同样,表中的引脚名称标注中出现的ADC123\_INx(x表示0~3或10~13之间的整数),表示这个引脚可以是ADC1 INx或ADC2 INx或ADC3 INx。

表中的引脚PA0对应的复用功能中的TIM2\_CH1\_ETR,表示可以配置该功能为TIM2\_TI1或TIM2\_ETR。同理,PA15对应的重映射复用功能的名称TIM2\_CH1\_ETR,具有相同的意义。


表6 FSMC引脚定义

| 管脚   | FSMC   |        |           |         |            |                      |  |
|------|--------|--------|-----------|---------|------------|----------------------|--|
| 官网   | CF     | CF/IDE | NOR/PSRAM | NOR Mux | NAND 16bit | BGA100 <sup>(1</sup> |  |
| PE2  |        |        | A23       | A23     |            | 有                    |  |
| PE3  |        |        | A19       | A19     |            | 有                    |  |
| PE4  |        |        | A20       | A20     |            | 有                    |  |
| PE5  |        |        | A21       | A21     |            | 有                    |  |
| PE6  |        |        | A22       | A22     |            | 有                    |  |
| PF0  | A0     | A0     | A0        |         |            | -                    |  |
| PF1  | A1     | A1     | A1        |         |            | -                    |  |
| PF2  | A2     | A2     | A2        |         |            | -                    |  |
| PF3  | A3     |        | A3        |         |            | -                    |  |
| PF4  | A4     |        | A4        |         |            | -                    |  |
| PF5  | A5     |        | A5        |         |            | -                    |  |
| PF6  | NIORD  | NIORD  |           |         |            | -                    |  |
| PF7  | NREG   | NREG   |           |         |            | -                    |  |
| PF8  | NIOWR  | NIOWR  |           |         |            | -                    |  |
| PF9  | CD     | CD     |           |         |            | -                    |  |
| PF10 | INTR   | INTR   |           |         |            | -                    |  |
| PF11 | NIOS16 | NIOS16 |           |         |            | -                    |  |
| PF12 | A6     |        | A6        |         |            | -                    |  |
| PF13 | A7     |        | A7        |         |            | -                    |  |
| PF14 | A8     |        | A8        |         |            | -                    |  |
| PF15 | A9     |        | A9        |         |            | -                    |  |
| PG0  | A10    |        | A10       |         |            | -                    |  |
| PG1  |        |        | A11       |         |            | -                    |  |
| PE7  | D4     | D4     | D4        | DA4     | D4         | 有                    |  |
| PE8  | D5     | D5     | D5        | DA5     | D5         | 有                    |  |
| PE9  | D6     | D6     | D6        | DA6     | D6         | 有                    |  |
| PE10 | D7     | D7     | D7        | DA7     | D7         | 有                    |  |
| PE11 | D8     | D8     | D8        | DA8     | D8         | 有                    |  |
| PE12 | D9     | D9     | D9        | DA9     | D9         | 有                    |  |
| PE13 | D10    | D10    | D10       | DA10    | D10        | 有                    |  |
| PE14 | D11    | D11    | D11       | DA11    | D11        | 有                    |  |
| PE15 | D12    | D12    | D12       | DA12    | D12        | 有                    |  |
| PD8  | D13    | D13    | D13       | DA13    | D13        | 有                    |  |
| PD9  | D14    | D14    | D14       | DA14    | D14        | 有                    |  |
| PD10 | D15    | D15    | D15       | DA15    | D15        | 有                    |  |
| PD11 |        |        | A16       | A16     | CLE        | 有                    |  |
| PD12 |        |        | A17       | A17     | ALE        | 有                    |  |
| PD13 |        |        | A18       | A18     |            | 有                    |  |
| PD14 | D0     | D0     | D0        | DA0     | D0         | 有                    |  |
| PD15 | D1     | D1     | D1        | DA1     | D1         | 有                    |  |


表6 FSMC引脚定义(续)

| П    |        |        |           |         |            |                       |
|------|--------|--------|-----------|---------|------------|-----------------------|
| 管脚   |        |        | FSMC      |         |            | LQFP100               |
|      | CF     | CF/IDE | NOR/PSRAM | NOR Mux | NAND 16bit | BGA100 <sup>(1)</sup> |
| PG2  |        |        | A12       |         |            | -                     |
| PG3  |        |        | A13       |         |            | -                     |
| PG4  |        |        | A14       |         |            | -                     |
| PG5  |        |        | A15       |         |            | -                     |
| PG6  |        |        |           |         | INT2       | -                     |
| PG7  |        |        |           |         | INT3       | -                     |
| PD0  | D2     | D2     | D2        | DA2     | D2         | 有                     |
| PD1  | D3     | D3     | D3        | DA3     | D3         | 有                     |
| PD3  |        |        | CLK       | CLK     |            | 有                     |
| PD4  | NOE    | NOE    | NOE       | NOE     | NOE        | 有                     |
| PD5  | NEW    | NEW    | NEW       | NEW     | NEW        | 有                     |
| PD6  | NWAIT  | NWAIT  | NWAIT     | NWAIT   | NWAIT      | 有                     |
| PD7  |        |        | NE1       | NE1     | NCE2       | 有                     |
| PG9  |        |        | NE2       | NE2     | NCE3       | -                     |
| PG10 | NCE4_1 | NCE4_1 | NE3       | NE3     |            | -                     |
| PG11 | NCE4_2 | NCE4_2 |           |         |            | -                     |
| PG12 |        |        | NE4       | NE4     |            | -                     |
| PG13 |        |        | A24       | A24     |            | -                     |
| PG14 |        |        | A25       | A25     |            | -                     |
| PB7  |        |        | NADV      | NADV    |            | 有                     |
| PE0  |        |        | NBL0      | NBL0    |            | 有                     |
| PE1  |        |        | NBL1      | NBL1    |            | 有                     |

<sup>1.</sup> 在100脚封装的产品中,没有端口F和端口G对应的引脚。



# 4 存储器映像



# 5 电气特性

### 5.1 测试条件

除非特别说明,所有电压的都以Vss为基准。

### 5.1.1 最小和最大数值

除非特别说明,在生产线上通过对100%的产品在环境温度T<sub>A</sub>=25°C和T<sub>A</sub>=T<sub>A</sub>max下执行的测试(T<sub>A</sub>max与选定的温度范围匹配),所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据,不会在生产线上进行测试;在综合评估的基础上,最小和最大数值是通过样本测试后,取其平均值再加减三倍的标准分布(平均 $\pm 3\Sigma$ )得到。

### 5.1.2 典型数值

除非特别说明,典型数据是基于T<sub>A</sub>=25°C和V<sub>DD</sub>=3.3V(2V≤V<sub>DD</sub>≤3.3V电压范围)。这些数据仅用于设计指导而未经测试。

典型的ADC精度数值是通过对一个标准的批次采样,在所有温度范围下测试得到,95%产品的误差小于等于给出的数值(平均 $\pm 2\Sigma$ )。


### 5.1.3 典型曲线

除非特别说明,典型曲线仅用于设计指导而未经测试。

### 5.1.4 负载电容

测量引脚参数时的负载条件示于图10中。


图10 引脚的负载条件



# 5.1.5 引脚输入电压


引脚上输入电压的测量方式示于图11中。

图11 引脚输入电压



### 5.1.6 供电方案


图12 供电方案



注:上图中的4.7µF电容必须连接到V<sub>DD3</sub>。

# 5.1.7 电流消耗测量

图13 电流消耗测量方案



# 5.2 绝对最大额定值

加在器件上的载荷如果超过'绝对最大额定值'列表(表7、表8、表9)中给出的值,可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

#### 表7 电压特性

| 符号                                 | 描 述  | 最小值                  | 最大值                   | 单 位  |
|------------------------------------|--|----------------------|-----------------------|------|
| V <sub>DD</sub> - V <sub>SS</sub>  | 外部主供电电压(包含V <sub>DDA</sub> 和V <sub>DD</sub> ) <sup>(1)</sup> | -0.3                 | 4.0                   |      |
| V                                  | 在5V容忍的引脚上的输入电压 <sup>(2)</sup>                                | V <sub>SS</sub> -0.3 | 5.5                   | V    |
| V <sub>IN</sub>                    | 在其它引脚上的输入电压(2)   | V <sub>SS</sub> -0.3 | V <sub>DD</sub> + 0.3 |      |
| ΔV <sub>DDx</sub>                  | 不同供电引脚之间的电压差   |                      | 50                    | mV   |
| V <sub>SSx</sub> - V <sub>SS</sub> | 不同接地引脚之间的电压差   |                      | 50                    | IIIV |
| V <sub>ESD(HBM)</sub>              | ESD静电放电电压(人体模型)  | 参见第5.3.12节           |                       |      |

- 1. 所有的电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终连接到外部允许范围内的供电系统上。
- 2.  $I_{\text{INJ(PIN)}}$ 绝对不可以超过它的极限(见表8),即保证 $V_{\text{IN}}$ 不超过其最大值。如果不能保证 $V_{\text{IN}}$ 不超过其最大值,也要保证在外部限制 $I_{\text{INJ(PIN)}}$ 不超过其最大值。当 $V_{\text{IN}}$ > $V_{\text{IN}}$ max时,有一个正向注入电流;当 $V_{\text{IN}}$ < $V_{\text{SS}}$ 时,有一个反向注入电流。

#### 表8 电流特性

| 符号                               | 描述   | 最大值 <sup>(1)</sup> | 单位   |
|----------------------------------|--|--------------------|------|
| I <sub>VDD</sub>                 | 经过V <sub>DD</sub> /V <sub>DDA</sub> 电源线的总电流(供应电流) <sup>(1)</sup> | 150                |      |
| I <sub>VSS</sub>                 | 经过Vss地线的总电流(流出电流) <sup>(1)</sup>                                 | 150                |      |
| La                               | 任意I/O和控制引脚上的输出灌电流  | 25                 |      |
| I <sub>IO</sub>                  | 任意I/O和控制引脚上的输出电流   | -25                | mA   |
|                                  | NRST引脚的注入电流  | +/-5               | IIIA |
| I <sub>INJ(PIN)</sub> (2) (3)    | HSE的OSC_IN引脚和LSE的OSC_IN引脚的注入电流                                   | +/-5               |      |
|                                  | 其他引脚的注入电流(4)   | +/-5               |      |
| $\sum I_{\text{INJ(PIN)}}^{(2)}$ | 所有I/O和控制引脚上的总注入电流 <sup>(4)</sup>                                 | +/-25              |      |

- 1. 所有的电源(V<sub>DD</sub>, V<sub>DDA</sub>)和地(V<sub>SS</sub>, V<sub>SSA</sub>)引脚必须始终连接到外部允许范围内的供电系统上。
- 2.  $I_{\text{INJ(PIN)}}$ 绝对不可以超过它的极限,即保证 $V_{\text{IN}}$ 不超过其最大值。如果不能保证 $V_{\text{IN}}$ 不超过其最大值,也要保证在外部限制 $I_{\text{INJ(PIN)}}$ 不超过其最大值。当 $V_{\text{IN}}$ > $V_{\text{DD}}$ 时,有一个正向注入电流;当 $V_{\text{IN}}$ <<br/>
  V<sub>SS</sub>时,有一个反向注入电流。
- 3. 反向注入电流会干扰器件的模拟性能。参看第5.3.18节。
- 4. 当几个I/O口同时有注入电流时, $\Sigma$ I<sub>INJ(PIN)</sub>的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件4个I/O端口上 $\Sigma$ I<sub>INJ(PIN)</sub>最大值的特性。

#### 表9 温度特性

| 符号               | 描述     | 数值          | 单位   |
|------------------|--------|-------------|--|
| T <sub>STG</sub> | 储存温度范围 | -60 ~ + 150 | $^{\circ}\!$ |
| T <sub>J</sub>   | 最大结温度  | 150         | $^{\circ}$   |

# 5.3 工作条件

### 5.3.1 通用工作条件

表10 通用工系统频率

| 符号                              | 参数  |        | 条件                                     | 最小值 | 最大值 | 单位   |  |
|---------------------------------|---|--------|--|-----|-----|------|--|
| f <sub>HCLK</sub>               | 内部AHB时钟频率                                   |        |  | 0   | 72  |      |  |
| f <sub>PCLK1</sub>              | 内部APB1时钟频率                                  |        |  | 0   | 36  | MHz  |  |
| f <sub>PCLK2</sub>              | 内部APB2时钟频率                                  |        |  | 0   | 72  |      |  |
| $V_{DD}$                        | 标准工作电压                                      |        |  | 2   | 3.6 | V    |  |
| V <sub>DDA</sub> <sup>(1)</sup> | 模拟部分工作电压(未                                  | 使用ADC) | - 必须与V <sub>DD</sub> <sup>(2)</sup> 相同 | 2   | 3.6 | V    |  |
| V DDA`                          | 模拟部分工作电压(使                                  | 用ADC)  | 一 少须与 V DD T相问                         | 2.4 | 3.6 | V    |  |
| V <sub>BAT</sub>                | 备份部分工作电压                                    |        |  | 1.8 | 3.6 | V    |  |
|                                 |   |        | LQFP144                                |     | 666 |      |  |
|                                 | 功率耗散  |        | LQFP100                                |     | 434 | mW   |  |
| $P_D$                           | 温度标号6: T <sub>A</sub> =85℃                  |        | LQFP64                                 |     | 444 |      |  |
|                                 | │ 温度标号7 <sup>(3)</sup> : T <sub>A</sub> =10 | 5℃     | LFBGA100                               |     | 500 |      |  |
|                                 |   |        | LFBGA144                               |     | 500 |      |  |
|                                 | 环境温度(温度标号6)                                 |        | 最大功率消耗                                 | -40 | 85  | °C   |  |
| _                               | 外現価浸(価浸物 50)                                |        | 低功率消耗(4)                               | -40 | 105 | - °C |  |
| T <sub>A</sub>                  | 环培油度(油度标品7)                                 |        | 最大功率消耗                                 | -40 | 105 | °C   |  |
|                                 | 环境温度(温度标号7)                                 |        | 低功率消耗(4)                               | -40 | 125 |      |  |
| TJ                              | 结温度范围                                       |        | 温度标号6                                  | -40 | 105 |      |  |
| IJ                              | 知価  支化団                                     |        | 温度标号7                                  | -40 | 125 | ℃    |  |

- 1. 当使用ADC时,参见表58。
- 2. 建议使用相同的电源为V<sub>DD</sub>和V<sub>DDA</sub>供电,在上电和正常操作期间,V<sub>DD</sub>和V<sub>DDA</sub>之间最多允许有300mV的差别。
- 3. 如果 $T_A$ 较低,只要 $T_J$ 不超过 $T_J$ max(参见第6.2节),则允许更高的 $P_D$ 数值。
- 4. 在较低的功率耗散的状态下,只要T」不超过T」max(参见第6.2节), TA可以扩展到这个范围。

# 5.3.2 上电和掉电时的工作条件

下表中给出的参数是依据表10列出的环境温度下测试得出。

表11 上电和掉电时的工作条件

| 符号               | 参数                   | 条件 | 最小值 | 最大值 | 单 位   |
|------------------|----------------------|----|-----|-----|-------|
| 4                | V <sub>DD</sub> 上升速率 |    | 0   | 8   | us/V  |
| t <sub>∨DD</sub> | V <sub>DD</sub> 下降速率 |    | 20  | 8   | μ5/ ν |

# 5.3.3 内嵌复位和电源控制模块特性

下表中给出的参数是依据表10列出的环境温度下和VDD供电电压下测试得出。

表12 内嵌复位和电源控制模块特性

| 符号        | 参数        | 条件                 | 最小值  | 典型值  | 最大值  | 单 位 |
|-----------|-----------|--------------------|------|------|------|-----|
|           |           | PLS[2:0]=000 (上升沿) | 2.1  | 2.18 | 2.26 | V   |
|           |           | PLS[2:0]=000 (下降沿) | 2    | 2.08 | 2.16 | ٧   |
| $V_{PVD}$ | 可编程的电压检测器 | PLS[2:0]=001 (上升沿) | 2.19 | 2.28 | 2.37 | >   |
| VPVD      | 的电平选择     | PLS[2:0]=001 (下降沿) | 2.09 | 2.18 | 2.27 | >   |
|           |           | PLS[2:0]=010 (上升沿) | 2.28 | 2.38 | 2.48 | >   |
|           |           | PLS[2:0]=010 (下降沿) | 2.18 | 2.28 | 2.38 | V   |

|  | PLS[2:0]=011 (上升沿)              | 2.38  | 2.48   | 2.58   | V  |
|--|---------------------------------|---|--|--|--|
|  |                                 | 1   | 10   | 2.50   | V  |
|  | PLS[2:0]=011 (下降沿)              | 2.28  | 2.38   | 2.48   | V  |
|  | PLS[2:0]=100 (上升沿)              | 2.47  | 2.58   | 2.69   | V  |
|  | PLS[2:0]=100 (下降沿)              | 2.37  | 2.48   | 2.59   | V  |
| 编程的电压检测器   | PLS[2:0]=101 (上升沿)              | 2.57  | 2.68   | 2.79   | V  |
| 的电平选择       PLS[2:0]=101 (下降沿)       2.47       2.58       2.69         PLS[2:0]=110 (上升沿)       2.66       2.78       2.9         PLS[2:0]=110 (下降沿)       2.56       2.68       2.8         PLS[2:0]=111 (上升沿)       2.76       2.88       3 | V                               |   |  |  |  |
|  | PLS[2:0]=110 (上升沿)              | 2.66  | 2.78   | 2.9  | V  |
|  | PLS[2:0]=110 (下降沿)              | 2.56  | 2.68   | 2.8  | V  |
|  | PLS[2:0]=111 (上升沿)              | 2.76  | 2.88   | 3  | V  |
|  | PLS[2:0]=111 (下降沿)              | 2.66  | 2.78   | 2.9  | V  |
| D迟滞  |                                 |   | 100  |  | mV   |
| <b>力/站</b> 由有总函估   | 下降沿                             | 1.8 <sup>(1)</sup>  | 1.88   | 1.96   | V  |
| 七/坪巴友位网组   | 上升沿                             | 1.84  | 1.92   | 2.0  | V  |
| R迟滞  |                                 |   | 40   |  | mV   |
| 位持续时间  |                                 | 1   | 2.5  | 4.5  | ms   |
|  | D迟滞<br>B/掉电复位阀值<br>R迟滞<br>立持续时间 | PLS[2:0]=100 (下降沿) PLS[2:0]=101 (上升沿) PLS[2:0]=101 (下降沿) PLS[2:0]=110 (上升沿) PLS[2:0]=110 (下降沿) PLS[2:0]=111 (上升沿) PLS[2:0]=111 (下降沿) PLS[2:0]=111 (下降沿) PLS[2:0]=111 (下降沿) PLS[2:0]=111 (下降沿) | PLS[2:0]=100 (下降沿) 2.37 PLS[2:0]=101 (上升沿) 2.57 PLS[2:0]=101 (下降沿) 2.47 PLS[2:0]=110 (上升沿) 2.66 PLS[2:0]=110 (下降沿) 2.56 PLS[2:0]=111 (上升沿) 2.76 PLS[2:0]=111 (下降沿) 2.66 D迟滞 D迟滞 TPAH 1.8 <sup>(1)</sup> 上升沿 1.84 R迟滞 立持续时间 1 | PLS[2:0]=100 (下降沿)       2.37       2.48         PLS[2:0]=101 (上升沿)       2.57       2.68         PLS[2:0]=101 (下降沿)       2.47       2.58         PLS[2:0]=110 (上升沿)       2.66       2.78         PLS[2:0]=110 (下降沿)       2.56       2.68         PLS[2:0]=111 (上升沿)       2.76       2.88         PLS[2:0]=111 (下降沿)       2.66       2.78         D迟滞       100         E/排电复位阀值       下降沿       1.84       1.92         R迟滞       40         立持续时间       1       2.5 | 開程的电压检测器       PLS[2:0]=100 (下降沿)       2.37       2.48       2.59         PLS[2:0]=101 (上升沿)       2.57       2.68       2.79         PLS[2:0]=101 (下降沿)       2.47       2.58       2.69         PLS[2:0]=110 (上升沿)       2.66       2.78       2.9         PLS[2:0]=110 (下降沿)       2.56       2.68       2.8         PLS[2:0]=111 (上升沿)       2.76       2.88       3         PLS[2:0]=111 (下降沿)       2.66       2.78       2.9         D迟滞       100         E/排电复位阀值       1.84       1.92       2.0         R迟滞       40         拉持续时间       1       2.5       4.5 |

- 1. 产品的特性由设计保证至最小的数值VPOR/PDR。
- 2. 由设计保证,不在生产中测试。

### 5.3.4 内置的参照电压

下表中给出的参数是依据表10列出的环境温度下和VDD供电电压下测试得出。

表13 内置的参照电压

| 符号                         | 参数                      | 条件                              | 最小值  | 典型值  | 最大值                 | 单 位 |
|----------------------------|-------------------------|---------------------------------|------|------|---------------------|-----|
| V                          | 内置参照电压                  | -40°C < T <sub>A</sub> < +105°C | 1.16 | 1.20 | 1.26                | V   |
| V <sub>REFINT</sub>        | 内且参照电压                  | -40°C < T <sub>A</sub> < +85°C  | 1.16 | 1.20 | 1.24                | V   |
| T <sub>S_vrefint</sub> (!) | 当读出内部参照电压<br>时,ADC的采样时间 | PLS[2:0]=001 (上升沿)              |      | 5.1  | 17.1 <sup>(2)</sup> | μs  |

- 1. 最短的采样时间是通过应用中的多次循环得到。
- 2. 由设计保证,不在生产中测试。

## 5.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标,这些参数和因素包括工作电压、环境温度、I/O引脚的负载、产品的软件配置、工作频率、I/O脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明,详见图13。

本节中给出的所有运行模式下的电流消耗测量值,都是在执行一套精简的代码,能够得到Dhrystone 2.1代码等效的结果。

#### 最大电流消耗

微控制器处于下列条件:

- 所有的I/O引脚都处于输入模式,并连接到一个静态电平上——V<sub>DD</sub>或V<sub>SS</sub>(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- 闪存存储器的访问时间调整到f<sub>HCLK</sub>的频率(0~24MHz时为0个等待周期,24~48MHz时为1个等待周期,超过48MHz时为2个等待周期)。
- 指令预取功能开启(提示:这个参数必须在设置时钟和总线分频之前设置)。
- 当开启外设时: f<sub>PCLK1</sub> = f<sub>HCLK</sub>/2, f<sub>PCLK2</sub> = f<sub>HCLK</sub>。

表14、表15和表16中给出的参数,是依据表10列出的环境温度下和VDD供电电压下测试得出。

表14 运行模式下的最大电流消耗,数据处理代码从内部闪存中运行

| 符号              | 参数       | 条件                    | £                 | 最大                   | :值 <sup>(1)</sup>     | 单位   |  |
|-----------------|----------|-----------------------|-------------------|----------------------|-----------------------|------|--|
| 117.5           | 少蚁       | 条件                    | f <sub>HCLK</sub> | T <sub>A</sub> = 85℃ | T <sub>A</sub> = 105℃ | 平位   |  |
|                 |          |                       | 72MHz             | 69                   | 70                    |      |  |
|                 |          |                       | 48MHz             | 50                   | 50.5                  |      |  |
|                 |          | 外部时钟 <sup>(2)</sup> , | 36MHz             | 39                   | 39.5                  |      |  |
|                 |          | 使能所有外设                | 24MHz             | 27                   | 28                    |      |  |
|                 |          |                       | 16MHz             | 20                   | 20.5                  |      |  |
|                 | 运行模式下的供应 |                       | 8MHz              | 11                   | 11.5                  | mA   |  |
| I <sub>DD</sub> | 电流       |                       | 72MHz             | 37                   | 37.5                  | IIIA |  |
|                 |          |                       | 48MHz             | 28                   | 28.5                  |      |  |
|                 |          | 外部时钟 <sup>(2)</sup> , | 36MHz             | 22                   | 22.5                  |      |  |
|                 |          | 关闭所有外设                | 24MHz             | 16.5                 | 17                    |      |  |
|                 |          |                       | 16MHz             | 12.5                 | 13                    |      |  |
|                 |          |                       |                   | 8MHz                 | 8                     | 8    |  |

- 1. 由综合评估得出,不在生产中测试。
- 2. 外部时钟为8MHz, 当f<sub>HCLK</sub>>8MHz时启用PLL。

表15 运行模式下的最大电流消耗,数据处理代码从内部RAM中运行

| 符号  | 参数         | 条件                              | £                    | 最大值 <sup>(1)</sup> |                      | - 单位                  |
|-----|------------|---------------------------------|----------------------|--------------------|----------------------|-----------------------|
|     |            |                                 | 条件 f <sub>HCLK</sub> | IHCLK              | T <sub>A</sub> = 85℃ | T <sub>A</sub> = 105℃ |
|     | 运行模式下的供应电流 | 外部时钟 <sup>(2)</sup> ,<br>使能所有外设 | 72MHz                | 66                 | 67                   |                       |
|     |            |                                 | 48MHz                | 43.5               | 45.5                 |                       |
|     |            |                                 | 36MHz                | 33                 | 35                   |                       |
|     |            |                                 | 24MHz                | 23                 | 24.5                 |                       |
|     |            |                                 | 16MHz                | 16                 | 18                   |                       |
|     |            |                                 | 8MHz                 | 9                  | 10.5                 | mA                    |
| Іоо |            | 外部时钟 <sup>(2)</sup> ,<br>关闭所有外设 | 72MHz                | 33                 | 33.5                 | IIIA                  |
|     |            |                                 | 48MHz                | 23                 | 23.5                 |                       |
|     |            |                                 | 36MHz                | 18                 | 18.5                 |                       |
|     |            |                                 | 24MHz                | 13                 | 13.5                 |                       |
|     |            |                                 | 16MHz                | 10                 | 10.5                 |                       |
|     |            |                                 | 8MHz                 | 6                  | 6.5                  |                       |

- 1. 由综合评估得出,在生产中以V<sub>DD</sub>max和f<sub>HCLK</sub>max为条件测试。
- 2. 外部时钟为8MHz,当f<sub>HCLK</sub>>8MHz时启用PLL。

图14 运行模式下典型的电流消耗与频率的对比(3.6V供电,数据处理代码在RAM中运行,使能所有外设)




图15 运行模式下典型的电流消耗与频率的对比(3.6V供电,数据处理代码在RAM中运行,关闭所有外设)




表16 睡眠模式下的最大电流消耗,代码运行在Flash或RAM中


| 符号              | 参数         | 条件                                   | f <sub>HCLK</sub> | 最大值 <sup>(1)</sup>   |                       | 単位           |
|-----------------|------------|--------------------------------------|-------------------|----------------------|-----------------------|--------------|
|                 |            |                                      |                   | T <sub>A</sub> = 85℃ | T <sub>A</sub> = 105℃ | ] <u>中</u> 仏 |
|                 | 睡眠模式下的供应电流 | 外部时钟 <sup>(2)</sup> ,<br>使能所有外设      | 72MHz             | 45                   | 46                    | mA           |
|                 |            |                                      | 48MHz             | 31                   | 32                    |              |
|                 |            |                                      | 36MHz             | 24                   | 25                    |              |
|                 |            |                                      | 24MHz             | 17                   | 17.5                  |              |
|                 |            |                                      | 16MHz             | 12.5                 | 13                    |              |
| I <sub>DD</sub> |            |                                      | 8MHz              | 8                    | 8                     |              |
|                 |            | 流<br>外部时钟 <sup>(2)</sup> ,<br>关闭所有外设 | 72MHz             | 8.5                  | 9                     |              |
|                 |            |                                      | 48MHz             | 7                    | 7.5                   |              |
|                 |            |                                      | 36MHz             | 6                    | 6.5                   |              |
|                 |            |                                      | 24MHz             | 5                    | 5.5                   |              |
|                 |            |                                      | 16MHz             | 4.5                  | 5                     |              |
|                 |            |                                      | 8MHz              | 4                    | 4                     |              |

- 1. 由综合评估得出,在生产中以V<sub>DD</sub>max和以f<sub>HCLK</sub>max使能外设为条件测试。
- 2. 外部时钟为8MHz,当f<sub>HCLK</sub>>8MHz时启用PLL。

表17 停机和待机模式下的典型和最大电流消耗

| 符号                   | 参数                 | 条件  | 典型值 <sup>(1)</sup>         |                            | 最大值                     |                       |    |
|----------------------|--------------------|---|----------------------------|----------------------------|-------------------------|-----------------------|----|
|                      |                    |   | $V_{DD}/V_{BAT}$<br>= 2.4V | $V_{DD}/V_{BAT}$<br>= 3.3V | T <sub>A</sub> =<br>85℃ | T <sub>A</sub> = 105℃ | 単位 |
| I <sub>DD</sub>      | 停机模式下的供应电流         | 调压器处于运行模式,低速和高速<br>内部RC振荡器和高速振荡器处于<br>关闭状态(没有独立看门狗) | 34.5                       | 35                         | 379                     | 1130                  | μΑ |
|                      |                    | 调压器处于低功耗模式,低速和高速内部RC振荡器和高速振荡器处于关闭状态(没有独立看门狗)        | 24.5                       | 25                         | 365                     | 1110                  |    |
|                      | 待 机 模 式 下<br>的供应电流 | 低速内部RC振荡器和独立看门狗<br>处于开启状态                           | 3                          | 3.8                        | -                       | -                     |    |
|                      |                    | 低速内部RC振荡器处于开启状态,<br>独立看门狗处于关闭状态                     | 2.8                        | 3.6                        | 1                       | 1                     |    |
|                      |                    | 低速内部RC振荡器和独立看门狗<br>处于关闭状态,低速振荡器和RTC<br>处于关闭状态       | 1.9                        | 2.1                        | 5 <sup>(2)</sup>        | 6.5 <sup>(2)</sup>    |    |
| I <sub>DD_VBAT</sub> | 备份区域的<br>供应电流      | 低速振荡器和RTC处于开启状态                                     | 1.1                        | 1.4                        | 2 <sup>(2)</sup>        | 2.3 <sup>(2)</sup>    |    |

- 4. 典型值是在T<sub>A</sub>=25℃下测试得到。
- 2. 由综合评估得出,不在生产中测试。







图17 调压器在低功耗状态时,停机模式下的典型电流消耗与不同V<sub>DD</sub>和温度的对比






图18 待机模式下的典型电流消耗与不同V<sub>DD</sub>和温度的对比

### 典型的电流消耗

MCU处于下述条件下:

- 所有的I/O引脚都处于输入模式,并连接到一个静态电平上——V<sub>DD</sub>或V<sub>SS</sub>(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- 闪存存储器的访问时间调整到f<sub>HCLK</sub>的频率(0~24MHz时为0个等待周期,24~48MHz时为1个等待周期,超过48MHz时为2个等待周期)。
- 环境温度和V<sub>DD</sub>供电电压条件列于表10。
- 指令预取功能开启(提示: 这个参数必须在设置时钟和总线分频之前设置)。当开启外设时: f<sub>PCLK1</sub> = f<sub>HCLK</sub>/4, f<sub>PCLK2</sub> = f<sub>HCLK</sub>/2, f<sub>ADCCLK</sub> = f<sub>PCLK2</sub>/4。

表18 运行模式下的典型电流消耗,数据处理代码从内部Flash中运行

| 7/1 P.          | <b>会</b> ₩- | 条件                  |                   | 典型        | 值 <sup>(1)</sup> | <b>单位</b> |
|-----------------|-------------|---------------------|-------------------|-----------|------------------|-----------|
| 符号              | 参数          | <del>常</del> 件      | f <sub>HCLK</sub> | 使能所有外设(2) | 关闭所有外设           | 平位  <br>  |
| I <sub>DD</sub> | 运行模式下       |                     | 72MHz             | 51        | 30.5             |           |
|                 | 的供应电流       |                     | 48MHz             | 34.6      | 20.7             |           |
|                 |             |                     | 36MHz             | 26.6      | 16.2             |           |
|                 |             |                     | 24MHz             | 18.5      | 11.4             |           |
|                 |             |                     | 16MHz             | 12.8      | 8.2              |           |
|                 |             | 外部时钟 <sup>(3)</sup> | 8MHz              | 7.2       | 5                | mA        |
|                 |             |                     | 4MHz              | 4.2       | 3.1              |           |
|                 |             |                     | 2MHz              | 2.7       | 2.1              |           |
|                 |             |                     | 1MHz              | 2         | 1.7              |           |
|                 |             |                     | 500kHz            | 1.6       | 1.4              |           |
|                 |             |                     | 125kHz            | 1.3       | 1.2              |           |
|                 |             | 运行于高速内部             | 64MHz             | 45        | 27               | mA        |
|                 |             | RC振荡器(HSI),         | 48MHz             | 34        | 20.1             |           |
|                 |             | 使用AHB预分频以<br>减低频率   | 36MHz             | 26        | 15.6             |           |
|                 |             | 994 IKN 29X 干・      | 24MHz             | 17.9      | 10.8             |           |
|                 |             |                     | 16MHz             | 12.2      | 7.6              |           |

| 8MHz   | 6.6 | 4.4 |
|--------|-----|-----|
| 4MHz   | 3.6 | 2.5 |
| 2MHz   | 2.1 | 1.5 |
| 1MHz   | 1.4 | 1.1 |
| 500kHz | 1   | 0.8 |
| 125kHz | 0.7 | 0.6 |

- 典型值是在T<sub>A</sub>=25℃、V<sub>DD</sub>=3.3V时测试得到。
- 2. 每个模拟部分的ADC要增加额外的0.8mA电流消耗。在应用环境中,这部分电流只有在开启ADC(设置ADC\_CR2 寄存器的ADON位)时才会增加。
- 3. 外部时钟为8MHz,当f<sub>HCLK</sub>>8MHz时启用PLL。

表19 睡眠模式下的典型电流消耗,数据处理代码从内部Flash或RAM中运行

| 符号              | 参数     | 条件                       |                   | 典型        | 值 <sup>(1)</sup> | 单位   |
|-----------------|--------|--------------------------|-------------------|-----------|------------------|------|
| 117-5           | 多数<br> | <del>家</del> 什           | f <sub>HCLK</sub> | 使能所有外设(2) | 关闭所有外设           | 1 平位 |
|                 |        |                          | 72MHz             | 29.5      | 6.4              |      |
|                 |        |                          | 48MHz             | 20        | 4.6              |      |
|                 |        |                          | 36MHz             | 15.1      | 3.6              |      |
|                 |        |                          | 24MHz             | 10.4      | 2.6              |      |
|                 |        |                          | 16MHz             | 7.2       | 2                |      |
|                 |        | 外部时钟 <sup>(3)</sup>      | 8MHz              | 3.9       | 1.3              | mA   |
|                 |        |                          | 4MHz              | 2.6       | 1.2              |      |
|                 |        |                          | 2MHz              | 1.85      | 1.15             |      |
|                 |        |                          | 1MHz              | 1.5       | 1.1              |      |
|                 |        |                          | 500kHz            | 1.3       | 1.05             |      |
| I <sub>DD</sub> | 运行模式下  |                          | 125kHz            | 1.2       | 1.05             |      |
| טטי             | 的供应电流  |                          | 64MHz             | 25.6      | 5.1              |      |
|                 |        |                          | 48MHz             | 19.4      | 4                |      |
|                 |        |                          | 36MHz             | 14.5      | 3                |      |
|                 |        |                          | 24MHz             | 9.8       | 2                |      |
|                 |        | 运行于高速内部                  | 16MHz             | 6.6       | 1.4              |      |
|                 |        | RC振荡器(HSI),<br>使用AHB预分频以 | 8MHz              | 3.3       | 0.7              | mA   |
|                 |        | 减低频率                     | 4MHz              | 2         | 0.6              |      |
|                 |        |                          | 2MHz              | 1.25      | 0.55             |      |
|                 |        |                          | 1MHz              | 0.9       | 0.5              |      |
|                 |        |                          | 500kHz            | 0.7       | 0.45             |      |
|                 |        |                          | 125kHz            | 0.6       | 0.45             |      |

- 1. 典型值是在T<sub>A</sub>=25℃、V<sub>DD</sub>=3.3V时测试得到。
- 2. 每个模拟部分的ADC要增加额外的0.8mA电流消耗。在应用环境中,这部分电流只有在开启ADC(设置ADC\_CR2 寄存器的ADON位)时才会增加。
- 3. 外部时钟为8MHz,当f<sub>HCLK</sub>>8MHz时启用PLL。

#### 内置外设电流消耗

内置外设的电流消耗列于表20,MCU的工作条件如下:

- 所有的I/O引脚都处于输入模式,并连接到一个静态电平上——V<sub>DD</sub>或V<sub>SS</sub>(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- ◆ 给出的数值是通过测量电流消耗计算得出
  - 关闭所有外设的时钟
  - 只开启一个外设的时钟
- 环境温度和V<sub>DD</sub>供电电压条件列于表7。

表20 内置外设的电流消耗(1)

| 内与   | 置外设    | <b>25</b> ℃时的<br>典型功耗 | 单位 | 内置外设 |                     | <b>25</b> ℃时的<br>典型功耗 | 单位 |
|------|--------|-----------------------|----|------|---------------------|-----------------------|----|
|      | TIM2   | 1.2                   |    |      | GPIOA               | 0.55                  |    |
|      | TIM3   | 1.2                   |    |      | GPIOB               | 0.72                  |    |
|      | TIM4   | 1.2                   |    |      | GPIOC               | 0.72                  |    |
|      | TIM5   | 1.2                   |    |      | GPIOD               | 0.55                  |    |
|      | TIM6   | 0.4                   |    |      | GPIOE               | 1                     |    |
|      | TIM7   | 0.4                   |    |      | GPIOF               | 0.72                  |    |
|      | SPI2   | 0.2                   |    | ADDO | GPIOG               | 1                     |    |
|      | SPI3   | 0.2                   |    | APB2 | ADC1 <sup>(2)</sup> | 1.9                   | mA |
| APB1 | USART2 | 0.4                   | mA |      | ADC2                | 1.7                   |    |
|      | USART3 | 0.4                   |    |      | TIM1                | 1.8                   |    |
|      | UART4  | 0.5                   |    |      | SPI1                | 0.4                   |    |
|      | UART5  | 0.6                   |    |      | TIM8                | 1.7                   |    |
|      | I2C1   | 0.4                   |    |      | USART1              | 0.9                   |    |
|      | I2C2   | 0.4                   |    |      | ADC3                | 1.7                   |    |
|      | USB    | 0.65                  |    |      |                     |                       |    |
|      | CAN    | 0.72                  |    |      |                     |                       |    |
|      | DAC    | 0.72                  |    |      |                     |                       |    |

- 1. f<sub>HCLK</sub>=72MHz, f<sub>APB1</sub> = f<sub>HCLK</sub>/2, f<sub>APB2</sub> = f<sub>HCLK</sub>,每个外设的预分频系数为默认值。
- 2. ADC的特殊条件: f<sub>HCLK</sub>=56MHz,f<sub>APB1</sub> = f<sub>HCLK</sub>/2,f<sub>APB2</sub> = f<sub>HCLK</sub>,f<sub>ADCCLK</sub> = f<sub>APB2</sub>/4,ADC\_CR2寄存器的ADON=1。

# 5.3.6 外部时钟源特性

### 来自外部振荡源产生的高速外部用户时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得,环境温度和供电电压符合表**10**的条件。 表**21** 高速外部用户时钟特性

| 符号  | 参数                            | 条件                               | 最小值                | 典型值 | 最大值         | 单位  |
|---|-------------------------------|----------------------------------|--------------------|-----|-------------|-----|
| f <sub>HSE_ext</sub>  | 用户外部时钟频率 <sup>(1)</sup>       |                                  | 0                  | 8   | 25          | MHz |
| V <sub>HSEH</sub>   | OSC_IN输入引脚高电平电压               |                                  | 0.7V <sub>DD</sub> |     | $V_{DD}$    | V   |
| V <sub>HSEL</sub>   | OSC_IN输入引脚低电平电压               |                                  | V <sub>SS</sub>    |     | $0.3V_{DD}$ | V   |
| $t_{\text{w(HSE)}} \\ t_{\text{w(HSE)}}$                              | OSC_IN高或低的时间 <sup>(1)</sup>   |                                  | 16                 |     |             | ns  |
| $\begin{array}{c} t_{r(\text{HSE})} \\ t_{f(\text{HSE})} \end{array}$ | OSC_IN上升或下降的时间 <sup>(1)</sup> |                                  |                    |     | 20          | 115 |
| C <sub>in(HSE)</sub>  | OSC_IN输入容抗 <sup>(1)</sup>     |                                  |                    | 5   |             | pF  |
| DuCy <sub>(HSE)</sub>   | 占空比                           |                                  | 45                 |     | 55          | %   |
| IL  | OSC_IN输入漏电流                   | $V_{SS} \leq V_{IN} \leq V_{DD}$ |                    |     | ±1          | μA  |

1. 由设计保证,不在生产中测试。

### 来自外部振荡源产生的低速外部用户时钟

下表中给出的特性参数是使用一个低速的外部时钟源测得,环境温度和供电电压符合表**10**的条件。 表**22** 低速外部用户时钟特性

| 符号  | 参数                              | 条件                               | 最小值                | 典型值    | 最大值         | 单位  |
|---|---------------------------------|----------------------------------|--------------------|--------|-------------|-----|
| f <sub>LSE_ext</sub>  | 用户外部时钟频率 <sup>(1)</sup>         |                                  | 0                  | 32.768 | 1000        | MHz |
| V <sub>LSEH</sub>   | OSC32_IN输入引脚高电平电压               |                                  | 0.7V <sub>DD</sub> |        | $V_{DD}$    | V   |
| V <sub>LSEL</sub>   | OSC32_IN输入引脚低电平电压               |                                  | V <sub>SS</sub>    |        | $0.3V_{DD}$ | V   |
| $t_{\text{w(LSE)}} \\ t_{\text{w(LSE)}}$                              | OSC32_IN高或低的时间 <sup>(1)</sup>   |                                  | 450                |        |             | ns  |
| $\begin{array}{c} t_{r(\text{LSE})} \\ t_{f(\text{LSE})} \end{array}$ | OSC32_IN上升或下降的时间 <sup>(1)</sup> |                                  |                    |        | 50          | 110 |
| $C_{\text{in(LSE)}}$  | OSC32_IN输入容抗 <sup>(1)</sup>     |                                  |                    | 5      |             | pF  |
| DuCy <sub>(LSE)</sub>   | 占空比                             |                                  | 30                 |        | 70          | %   |
| IL  | OSC32_IN输入漏电流                   | $V_{SS} \leq V_{IN} \leq V_{DD}$ |                    |        | ±1          | μA  |

<sup>1.</sup> 由设计保证,不在生产中测试。

图19 外部高速时钟源的交流时序图





图20 外部低速时钟源的交流时序图



#### 使用一个晶体/陶瓷谐振器产生的高速外部时钟


高速外部时钟(HSE)可以使用一个4~16MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。(译注:这里提到的<u>晶体谐振器</u>就是我们通常说的<u>无源晶振</u>)

| 丰つる        | HSE 4~16MHz振荡器特性         | ر(1)(2)   |
|------------|--------------------------|-----------|
| <b>衣Z3</b> | <b>HOL 4~ IOIVIHZ</b> 版汤 | - ` / ` / |

| 符号  | 参数  | 条件   | 最小值 | 典型值 | 最大值 | 单位   |
|---|---|--|-----|-----|-----|------|
| f <sub>OSC_IN</sub>                               | 振荡器频率   |  | 4   | 8   | 16  | MHz  |
| R <sub>F</sub>                                    | 反馈电阻  |  |     | 200 |     | kΩ   |
| C <sub>L1</sub><br>C <sub>L2</sub> <sup>(3)</sup> | 建议的负载电容与对应的晶体串行阻抗(R <sub>S</sub> ) <sup>(4)</sup> | R <sub>S</sub> = 30Ω   |     | 30  |     | pF   |
| i <sub>2</sub>                                    | HSE驱动电流   | V <sub>DD</sub> =3.3V,V <sub>IN</sub> =V <sub>SS</sub><br>30pF负载 |     |     | 1   | mA   |
| g <sub>m</sub>                                    | 振荡器的跨导  | 启动   | 25  |     |     | mA/V |
| t <sub>SU(HSE)</sub> <sup>(5)</sup>               | 启动时间  | V <sub>DD</sub> 是稳定的   |     | 2   |     | ms   |

- 1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
- 2. 由综合评估得出,不在生产中测试。
- 3. 对于 $C_{L1}$ 和 $C_{L2}$ ,建议使用高质量的、为高频应用而设计的(典型值为)5pF~25pF之间的瓷介电容器,并挑选符合要求的晶体或谐振器。通常 $C_{L1}$ 和 $C_{L2}$ 具有相同参数。晶体制造商通常以 $C_{L1}$ 和 $C_{L2}$ 的串行组合给出负载电容的参数。在选择 $C_{L1}$ 和 $C_{L2}$ 时,PCB和MCU引脚的容抗应该考虑在内(可以粗略地把引脚与PCB板的电容按10pF估计)。
- 4. 相对较低的RF电阻值,能够可以为避免在潮湿环境下使用时所产生的问题提供保护,这种环境下产生的泄漏和偏置条件都发生了变化。但是,如果MCU是应用在恶劣的潮湿条件时,设计时需要把这个参数考虑进去。
- 5. t<sub>SU(HSE)</sub>是启动时间,是从软件使能HSE开始测量,直至得到稳定的8MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。

#### 图21 使用8MHz晶体的典型应用



1. R<sub>EXT</sub>数值由晶体的特性决定。典型值是5至6倍的R<sub>S</sub>。

#### 使用一个晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟(LSE)可以使用一个32.768kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用表24中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。(译注:这里提到的<u>晶体谐振器</u>就是我们通常说的无源晶振)

- 注意: 对于 $C_{L1}$ 和 $C_{L2}$ ,建议使用高质量的5pF~15pF之间的瓷介电容器,并挑选符合要求的晶体或谐振器。通常 $C_{L1}$ 和 $C_{L2}$ 具有相同参数。晶体制造商通常以 $C_{L1}$ 和 $C_{L2}$ 的串行组合给出负载电容的参数。 负载电容CL由下式计算:  $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ,其中 $C_{stray}$ 是引脚的电容和PCB板或PCB相关的电容,它的典型值是介于2pF至7pF之间。
- 警告: 为了避免超出C<sub>L1</sub>和C<sub>L2</sub>的最大值(15pF),强烈建议使用负载电容C<sub>L</sub>≤7pF的谐振器,不能使用负载电容为12.5pF的谐振器。


例如:如果选择了一个负载电容 $C_L$ =6pF的谐振器并且 $C_{stray}$ =2pF,则 $C_{L1}$ = $C_{L2}$ =8pF。

表24 LSE 振荡器特性(f<sub>LSE</sub>=32.768kHz)<sup>(1)</sup>

| 符号  | 参数                                   | 条件                                      | 最小值 | 典型值 | 最大值 | 单位   |
|---|--------------------------------------|---|-----|-----|-----|------|
| R <sub>F</sub>                                    | 反馈电阻                                 |   |     | 5   |     | ΜΩ   |
| C <sub>L1</sub><br>C <sub>L2</sub> <sup>(2)</sup> | 建议的负载电容与对应的晶体串行阻抗(Rs) <sup>(3)</sup> | $R_S = 30\Omega$                        |     |     | 15  | pF   |
| l <sub>2</sub>                                    | LSE驱动电流                              | $V_{DD}$ =3.3 $V$ , $V_{IN}$ = $V_{SS}$ |     |     | 1.4 | μA   |
| g <sub>m</sub>                                    | 振荡器的跨导                               |   | 5   |     |     | μA/V |
| t <sub>SU(LSE)</sub> <sup>(4)</sup>               | 启动时间                                 | V <sub>DD</sub> 是稳定的                    |     | 3   |     | S    |

- 1. 由综合评估得出,不在生产中测试。
- 2. 参见本表格上方的注意和警告段落。
- 3. 选择具有较小Rs值的高质量振荡器(如MSIV-TIN32.768kHz),可以优化电流消耗。详情请咨询晶体制造商。
- 4.  $t_{SU(HSE)}$ 是启动时间,是从软件使能HSE开始测量,直至得到稳定的8MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。

#### 图22 使用32.768kH晶体的典型应用



# 5.3.7 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合表10的条件测量得到。

#### 高速内部(HSI)RC振荡器

表25 HSI振荡器特性(1)(2)

| 符号                   | 参数          | 条件                         | 最小值  | 典型值  | 最大值 | 单位  |
|----------------------|-------------|----------------------------|------|------|-----|-----|
| f <sub>HSI</sub>     | 频率          |                            |      | 8    |     | MHz |
|                      |             | T <sub>A</sub> = -40~105°C | -2   | +/-1 | 2.5 | %   |
| ACC                  | UCIE英盟的转序   | T <sub>A</sub> = -10~85°C  | -1.5 | +/-1 | 2.2 | %   |
| ACC <sub>HSI</sub>   | HSI振荡器的精度 - | T <sub>A</sub> = 0~70°C    | -1.3 | +/-1 | 2   | %   |
|                      |             | T <sub>A</sub> = 25°C      | -1.1 | +/-1 | 1.8 | %   |
| t <sub>SU(HSI)</sub> | HSI振荡器启动时间  |                            | 1    |      | 2   | μs  |
| I <sub>DD(HSI)</sub> | HSI振荡器功耗    |                            |      | 80   | 100 | μA  |

- 1. V<sub>DD</sub> = 3.3V, T<sub>A</sub> = -40~105℃, 除非特别说明。
- 2. 由设计保证,不在生产中测试。

### 低速内部(LSI)RC振荡器

表26 LSI振荡器特性(1)

| 符号                                  | 参数         | 条件 | 最小值 | 典型值  | 最大值 | 单位  |
|-------------------------------------|------------|----|-----|------|-----|-----|
| f <sub>LSI</sub> <sup>(2)</sup>     | 频率         |    | 30  | 40   | 60  | kHz |
| t <sub>SU(LSI)</sub> (3)            | LSI振荡器启动时间 |    |     |      | 80  | μs  |
| I <sub>DD(LSI)</sub> <sup>(3)</sup> | LSI振荡器功耗   |    |     | 0.65 | 1.2 | μΑ  |

- 1. V<sub>DD</sub> = 3.3V, T<sub>A</sub> = -40~105℃, 除非特别说明。
- 2. 由综合评估得出,不在生产中测试。
- 3. 由设计保证,不在生产中测试。

#### 从低功耗模式唤醒的时间

表27列出的唤醒时间是在一个8MHz的HSI RC振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- 停机或待机模式:时钟源是RC振荡器
- 睡眠模式:时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合表10的条件测量得到。

表27 低功耗模式的唤醒时间

| 符号                      | 参数                 | 条件                                      | 典型值 | 单位 |
|-------------------------|--------------------|---|-----|----|
| twusleep (1)            | 从睡眠模式唤醒            | 使用HSI RC时钟唤醒                            | 1.8 | μs |
|                         | 从停机模式唤醒(调压器处于运行模式) | HSI RC时钟唤醒 = 2μs                        | 3.6 |    |
| t <sub>wustop</sub> (1) | 从停机模式唤醒(调压器为低功耗模式) | HSI RC时钟唤醒 = 2μs<br>调压器从低功耗模式唤醒时间 = 5μs | 5.4 | μs |
| twustdby <sup>(1)</sup> | 从待机模式唤醒            | HSI RC时钟唤醒 = 2μs<br>调压器从关闭模式唤醒时间 = 38μs | 50  | μs |

1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

# 5.3.8 PLL特性

表28列出的参数是使用环境温度和供电电压符合表10的条件测量得到。

#### 表28 PLL特性

| 符号                   | 参数                     |     | 单位  |                    |     |
|----------------------|------------------------|-----|-----|--------------------|-----|
| 17.2                 |                        | 最小值 | 典型值 | 最大值 <sup>(1)</sup> | 平位  |
| £                    | PLL输入时钟 <sup>(2)</sup> | 1   | 8.0 | 25                 | MHz |
| f <sub>PLL_IN</sub>  | PLL输入时钟占空比             | 40  |     | 60                 | %   |
| f <sub>PLL_OUT</sub> | PLL倍频输出时钟              | 16  |     | 72                 | MHz |
| t <sub>LOCK</sub>    | PLL锁相时间                |     |     | 200                | μs  |

- 1. 由综合评估得出,不在生产中测试。
- 2. 需要注意使用正确的倍频系数,从而根据PLL输入时钟频率使得f<sub>PLL OUT</sub>处于允许范围内。

# 5.3.9 存储器特性

#### 闪存存储器

除非特别说明,所有特性参数是在T<sub>A</sub> = -40~105℃得到。

表29 闪存存储器特性

| 符号                   | 参数          | 条件  | 最小值 | 典型值  | 最大值 <sup>(1)</sup> | 单位 |
|----------------------|-------------|---|-----|------|--------------------|----|
| t <sub>prog</sub>    | 16位的编程时间    | T <sub>A</sub> = -40~105℃                                     | 40  | 52.5 | 70                 | μs |
| t <sub>ERASE</sub>   | 页(2K字节)擦除时间 | T <sub>A</sub> = -40~105°C                                    | 20  |      | 40                 | ms |
| t <sub>ME</sub>      | 整片擦除时间      | T <sub>A</sub> = -40~105℃                                     | 20  |      | 40                 | ms |
| I <sub>DD</sub> 供电电流 |             | 读模式,f <sub>HCLK</sub> =72MHz,2个等<br>待周期,V <sub>DD</sub> =3.3V |     |      | 28                 | mA |
|                      | 供电电流        | 写模式,f <sub>HCLK</sub> =72MHz,<br>V <sub>DD</sub> =3.3V        |     |      | 7                  | mA |
|                      |             | 擦除模式,f <sub>HCLK</sub> =72MHz,<br>V <sub>DD</sub> =3.3V       |     |      | 5                  | mA |
|                      |             | 掉电模式/停机, V <sub>DD</sub> =3.3~3.6V                            |     |      | 50                 | μΑ |
| V <sub>prog</sub>    | 编程电压        |   | 2   |      | 3.6                | V  |

<sup>1.</sup> 由设计保证,不在生产中测试。

表30 闪存存储器寿命和数据保存期限

| 符号                      | 参数          | 条件  | 最小值 <sup>(1)</sup> | 典型值 | 最大值 | 单位 |
|-------------------------|-------------|---|--------------------|-----|-----|----|
| N <sub>END</sub>        | 寿命(译注:擦写次数) | T <sub>A</sub> = -40~85°C(尾缀为6)<br>T <sub>A</sub> = -40~105°C(尾缀为7) | 10                 |     |     | 千次 |
| t <sub>RET</sub> 数据保存期限 |             | T <sub>A</sub> = 85°C时,1000次擦写 <sup>(1)</sup> 之后                    | 30                 |     |     |    |
|                         | 数据保存期限      | T <sub>A</sub> = 105°C,1000次擦写 <sup>(1)</sup> 之后                    | 10                 |     |     | 年  |
|                         |             | T <sub>A</sub> = 55°C,1万次擦写 <sup>(1)</sup> 之后                       | 20                 |     |     |    |

- 1. 由综合评估得出,不在生产中测试。
- 2. 循环测试均是在整个温度范围下进行。

# 5.3.10 FSMC特性

### 异步波形和时序

图23至图26显示了异步的波形,表31至表34给出了相应的时序。这些表格中的结果是按照下述FSMC配置得到:

- 地址建立时间(AddressSetupTime) = 0
- 地址保持时间(AddressHoldTime) = 1
- 数据建立时间(DataSetupTime) = 1




图23 异步非总线复用的SRAM/PSRAM/NOR读操作波形


1. 只适于模式2/B、C和D。在模式1,不使用FSMC\_NADV。

表31 异步非总线复用的SRAM/PSRAM/NOR读操作时序<sup>(1)(2)</sup>

| 符号                        | 参数                      | 最小值                      | 最大值                      | 单位 |
|---------------------------|-------------------------|--------------------------|--------------------------|----|
| t <sub>w(NE)</sub>        | FSMC_NE低时间              | 5T <sub>HCLK</sub> – 1.5 | 5T <sub>HCLK</sub> + 2   | ns |
| t <sub>v(NOE_NE)</sub>    | FSMC_NEx低至FSMC_NOE低     | 0.5                      | 1.5                      | ns |
| $t_{\text{w(NOE)}}$       | FSMC_NOE低时间             | 5T <sub>HCLK</sub> – 1.5 | 5T <sub>HCLK</sub> + 1.5 | ns |
| t <sub>h(NE_NOE)</sub>    | FSMC_NOE高至FSMC_NE高保持时间  | -1.5                     |                          | ns |
| t <sub>v(A_NE)</sub>      | FSMC_NEx低至FSMC_A有效      |                          | 7                        | ns |
| t <sub>h(A_NOE)</sub>     | FSMC_NOE高之后的地址保持时间      | 2.5                      |                          | ns |
| $t_{v(BL\_NE)}$           | FSMC_NEx低至FSMC_BL有效     |                          | 0                        | ns |
| t <sub>h(BL_NOE)</sub>    | FSMC_NOE高之后的FSMC_BL保持时间 | 2.5                      |                          | ns |
| t <sub>su(Data_NE)</sub>  | 数据至FSMC_NEx高的建立时间       | 2T <sub>HCLK</sub> + 25  |                          | ns |
| t <sub>su(Data_NOE)</sub> | 数据至FSMC_NOEx高的建立时间      | 2T <sub>HCLK</sub> + 25  |                          | ns |
| t <sub>h(Data_NOE)</sub>  | FSMC_NOE高之后的数据保持时间      | 0                        |                          | ns |
| t <sub>h(Data_NE)</sub>   | FSMC_NEx高之后的数据保持时间      | 0                        |                          | ns |
| t <sub>v(NADV_NE)</sub>   | FSMC_NEx低至FSMC_NADV低    |                          | 5                        | ns |
| $t_{w(NADV)}$             | FSMC_NADV低时间            |                          | T <sub>HCLK</sub> + 1.5  | ns |

- 1.  $V_{DD_{LO}} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。





1. 只适于模式2/B、C和D。在模式1,不使用FSMC\_NADV。

# 表32 异步非总线复用的SRAM/PSRAM/NOR写操作时序(1)(2)

| 符号                            | 参数                      | 最小值                     | 最大值                     | 单位 |
|-------------------------------|-------------------------|-------------------------|-------------------------|----|
| t <sub>w(NE)</sub>            | FSMC_NE低时间              | 3T <sub>HCLK</sub> – 1  | 3T <sub>HCLK</sub> + 2  | ns |
| $t_{v(NWE\_NE)}$              | FSMC_NEx低至FSMC_NWE低     | T <sub>HCLK</sub> – 0.5 | T <sub>HCLK</sub> + 1.5 | ns |
| $t_{w(NWE)}$                  | FSMC_NWE低时间             | T <sub>HCLK</sub> – 0.5 | T <sub>HCLK</sub> + 1.5 | ns |
| t <sub>h(NE_NWE)</sub>        | FSMC_NWE高至FSMC_NE高保持时间  | T <sub>HCLK</sub>       |                         | ns |
| t <sub>v(A_NE)</sub>          | FSMC_NEx低至FSMC_A有效      |                         | 7.5                     | ns |
| t <sub>h(A_NWE)</sub>         | FSMC_NWE高之后的地址保持时间      | T <sub>HCLK</sub> + 2   |                         | ns |
| $t_{\text{v}(\text{BL\_NE})}$ | FSMC_NEx低至FSMC_BL有效     |                         | 1.5                     | ns |
| $t_{h(BL\_NWE)}$              | FSMC_NWE高之后的FSMC_BL保持时间 | T <sub>HCLK</sub> – 0.5 |                         | ns |
| t <sub>v(Data_NE)</sub>       | FSMC_NEx低至数据有效          |                         | T <sub>HCLK</sub> + 7   | ns |
| t <sub>h(Data_NWE)</sub>      | FSMC_NWE高之后的数据保持时间      | T <sub>HCLK</sub> + 3   |                         | ns |
| t <sub>v(NADV_NE)</sub>       | FSMC_NEx低至FSMC_NADV低    |                         | 5.5                     | ns |
| t <sub>w(NADV)</sub>          | FSMC_NADV低时间            |                         | T <sub>HCLK</sub> + 1.5 | ns |

- 1.  $V_{DD IO} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。

图25 异步总线复用PSRAM/NOR读操作波形




表33 异步总线复用的PSRAM/NOR读操作时序<sup>(1)(2)</sup>

| 符号                        | 参数                            | 最小值                      | 最大值                      | 单位 |
|---------------------------|-------------------------------|--------------------------|--------------------------|----|
| t <sub>w(NE)</sub>        | FSMC_NE低时间                    | 7T <sub>HCLK</sub> – 2   | 7T <sub>HCLK</sub> + 2   | ns |
| t <sub>v(NOE_NE)</sub>    | FSMC_NEx低至FSMC_NOE低           | 3T <sub>HCLK</sub> - 0.5 | 3T <sub>HCLK</sub> + 1.5 | ns |
| t <sub>w(NOE)</sub>       | FSMC_NOE低时间                   | 4T <sub>HCLK</sub> – 1   | 4T <sub>HCLK</sub> + 2   | ns |
| t <sub>h(NE_NOE)</sub>    | FSMC_NOE高至FSMC_NE高保持时间        | -1                       |                          | ns |
| t <sub>v(A_NE)</sub>      | FSMC_NEx低至FSMC_A有效            |                          | 0                        | ns |
| t <sub>v(NADV_NE)</sub>   | FSMC_NEx低至FSMC_NADV低          | 3                        | 5                        | ns |
| t <sub>w(NADV)</sub>      | FSMC_NADV低时间                  | T <sub>HCLK</sub> – 1.5  | T <sub>HCLK</sub> + 1.5  | ns |
| t <sub>h(AD_NADV)</sub>   | FSMC_NADV高之后FSMC_AD(地址)有效保持时间 | T <sub>HCLK</sub> + 3    |                          | ns |
| t <sub>h(A_NOE)</sub>     | FSMC_NOE高之后的地址保持时间            | T <sub>HCLK</sub> + 3    |                          | ns |
| t <sub>h(BL_NOE)</sub>    | FSMC_NOE高之后的FSMC_BL保持时间       | 0                        |                          | ns |
| t <sub>v(BL_NE)</sub>     | FSMC_NEx低至FSMC_BL有效           |                          | 0                        | ns |
| t <sub>su(Data_NE)</sub>  | 数据至FSMC_NEx高的建立时间             | 2T <sub>HCLK</sub> + 24  |                          | ns |
| t <sub>su(Data_NOE)</sub> | 数据至FSMC_NOEx高的建立时间            | 2T <sub>HCLK</sub> + 25  |                          | ns |
| t <sub>h(Data_NE)</sub>   | FSMC_NEx高之后的数据保持时间            | 0                        |                          | ns |
| t <sub>h(Data_NOE)</sub>  | FSMC_NOE高之后的数据保持时间            | 0                        |                          | ns |

- 1.  $V_{DD_{IO}} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。

t<sub>w(NE)</sub> FSMC\_NEx FSMC\_NOE t<sub>v(NWE\_NE)</sub> t<sub>w(NWE)</sub> th(NE\_NWE) FSMC\_NWE t<sub>V(A\_NE)</sub> t<sub>h(A\_NWE)</sub> FSMC\_A[25:16] 地址 t<sub>h(BL\_NWE)</sub> FSMC\_NBL[1:0] NBL **◄>** t<sub>v(Data\_NADV)</sub> – t<sub>h(Data\_NWE)</sub> t<sub>v(A\_NE)</sub> 地址 数 据 FSMC\_AD[15:0] + t<sub>v(NADV\_NE)</sub> th(AD\_NADV) – t<sub>w(NADV)</sub> –

图26 异步总线复用PSRAM/NOR写操作波形

表34 异步总线复用的PSRAM/NOR写操作时序(1)(2)

FSMC\_NADV

| 符号                        | 参数                            | 最小值                      | 最大值                     | 单位 |
|---------------------------|-------------------------------|--------------------------|-------------------------|----|
| t <sub>w(NE)</sub>        | FSMC_NE低时间                    | 5T <sub>HCLK</sub> – 1   | 5T <sub>HCLK</sub> + 2  | ns |
| t <sub>v(NWE_NE)</sub>    | FSMC_NEx低至FSMC_NWE低           | 2T <sub>HCLK</sub>       | 2T <sub>HCLK</sub> + 1  | ns |
| $t_{w(NWE)}$              | FSMC_NWE低时间                   | 2T <sub>HCLK</sub> – 1   | 2T <sub>HCLK</sub> + 2  | ns |
| t <sub>h(NE_NWE)</sub>    | FSMC_NWE高至FSMC_NE高保持时间        | T <sub>HCLK</sub> – 1    |                         | ns |
| t <sub>v(A_NE)</sub>      | FSMC_NEx低至FSMC_A有效            |                          | 7                       | ns |
| t <sub>v(NADV_NE)</sub>   | FSMC_NEx低至FSMC_NADV低          | 3                        | 5                       | ns |
| $t_{w(NADV)}$             | FSMC_NADV低时间                  | T <sub>HCLK</sub> – 1    | T <sub>HCLK</sub> + 1   | ns |
| $t_{h(AD\_NADV)}$         | FSMC_NADV高之后FSMC_AD(地址)有效保持时间 | T <sub>HCLK</sub> – 3    |                         | ns |
| $t_{h(A\_NWE)}$           | FSMC_NWE高之后的地址保持时间            | 4T <sub>HCLK</sub> + 2.5 |                         | ns |
| $t_{v(BL\_NE)}$           | FSMC_NEx低至FSMC_BL有效           |                          | 1.6                     | ns |
| t <sub>h(BL_NWE)</sub>    | FSMC_NWE高之后的FSMC_BL保持时间       | T <sub>HCLK</sub> – 1.5  |                         | ns |
| t <sub>v(Data_NADV)</sub> | FSMC_NADV高至数据保持时间             |                          | T <sub>HCLK</sub> + 1.5 | ns |
| t <sub>h(Data_NWE)</sub>  | FSMC_NWE高之后的数据保持时间            | T <sub>HCLK</sub> – 5    |                         | ns |

- 1.  $V_{DD_{LO}} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。

#### 同步波形和时序

图27至图30显示了同步的波形,表35至表38给出了相应的时序。这些表格中的结果是按照下述FSMC 配置得到:

- BurstAccessMode = FSMC\_BurstAccessMode\_Enable, 使能突发传输模式
- MemoryType = FSMC\_MemoryType\_CRAM, 存储器类型为CRAM
- WriteBurst = FSMC\_WriteBurst\_Enable, 使能突发写操作
- CLKDivision = 1, (1个存储器周期=2个HCLK周期)(译注: CLKDivision是FSMC\_BTRx寄存器中的 CLKDIV位,参见STM32参考手册)

ai14891B

● 使用NOR闪存时,DataLatency = 1;使用PSRAM时,DataLatency = 0 (译注: DataLatency是FSMC\_BTRx寄存器中的DATLAT位,参见STM32参考手册)

图27 同步总线复用NOR/PSRAM读时序




表35 同步总线复用NOR/PSRAM读时序(1)(2)

| 符号                           | 参数                            | 最小值                     | 最大值                   | 单位 |
|------------------------------|-------------------------------|-------------------------|-----------------------|----|
| t <sub>w(CLK)</sub>          | FSMC_CLK周期                    | 27.7                    |                       | ns |
| t <sub>d(CLKL-NExL)</sub>    | FSMC_CLK低至FSMC_NEx低(x = 02)   |                         | 1.5                   | ns |
| t <sub>d(CLKH-NExH)</sub>    | FSMC_CLK高至FSMC_NEx高(x = 02)   | T <sub>HCLK</sub> + 2   |                       | ns |
| t <sub>d(CLKL-NADVL)</sub>   | FSMC_CLK低至FSMC_NADV低          |                         | 4                     | ns |
| t <sub>d(CLKL-NADVH)</sub>   | FSMC_CLK低至FSMC_NADV高          | 5                       |                       | ns |
| t <sub>d(CLKL-AV)</sub>      | FSMC_CLK低至FSMC_Ax有效(x = 1625) |                         | 0                     | ns |
| t <sub>d(CLKH-AIV)</sub>     | FSMC_CLK高至FSMC_Ax无效(x = 1625) | T <sub>HCLK</sub> + 2   |                       | ns |
| t <sub>d(CLKL-NOEL)</sub>    | FSMC_CLK低至FSMC_NOE低           |                         | T <sub>HCLK</sub> + 1 | ns |
| t <sub>d(CLKH-NOEH)</sub>    | FSMC_CLK高至FSMC_NOE高           | T <sub>HCLK</sub> + 0.5 |                       | ns |
| t <sub>d(CLKL-ADV)</sub>     | FSMC_CLK低至FSMC_AD[15:0]有效     |                         | 12                    | ns |
| t <sub>d(CLKL-ADIV)</sub>    | FSMC_CLK低至FSMC_AD[15:0]无效     | 0                       |                       | ns |
| t <sub>su(ADV-CLKH)</sub>    | FSMC_CLK高之前FSMC_AD[15:0]有效数据  | 6                       |                       | ns |
| t <sub>h(CLKH-ADV)</sub>     | FSMC_CLK高之后FSMC_AD[15:0]有效数据  | T <sub>HCLK</sub> – 10  |                       | ns |
| t <sub>su(NWAITV-CLKH)</sub> | FSMC_CLK高之前FSMC_NWAIT有效       | 8                       |                       | ns |
| t <sub>h(CLKH-NWAITV)</sub>  | FSMC_CLK高之后FSMC_NWAIT有效       | 6                       |                       | ns |

- 1.  $V_{DD\_IO} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。

图28 同步总线复用PSRAM写时序




表36 同步总线复用PSRAM写时序<sup>(1)(2)</sup>

| 符号                           | 参数                            | 最小值                   | 最大值 | 单位 |
|------------------------------|-------------------------------|-----------------------|-----|----|
| t <sub>w(CLK)</sub>          | FSMC_CLK周期                    | 27.7                  |     | ns |
| t <sub>d(CLKL-NExL)</sub>    | FSMC_CLK低至FSMC_NEx低(x = 02)   |                       | 2   | ns |
| t <sub>d(CLKH-NExH)</sub>    | FSMC_CLK高至FSMC_NEx高(x = 02)   | T <sub>HCLK</sub> + 2 |     | ns |
| t <sub>d(CLKL-NADVL)</sub>   | FSMC_CLK低至FSMC_NADV低          |                       | 4   | ns |
| t <sub>d(CLKL-NADVH)</sub>   | FSMC_CLK低至FSMC_NADV高          | 5                     |     | ns |
| t <sub>d(CLKL-AV)</sub>      | FSMC_CLK低至FSMC_Ax有效(x = 1625) |                       | 0   | ns |
| t <sub>d(CLKH-AIV)</sub>     | FSMC_CLK高至FSMC_Ax无效(x = 1625) | T <sub>HCLK</sub> + 2 |     | ns |
| t <sub>d(CLKL-NWEL)</sub>    | FSMC_CLK低至FSMC_NWE低           |                       | 1   | ns |
| t <sub>d(CLKH-NWEH)</sub>    | FSMC_CLK高至FSMC_NWE高           | T <sub>HCLK</sub> + 1 |     | ns |
| $t_{d(CLKL-ADV)}$            | FSMC_CLK低至FSMC_AD[15:0]有效     |                       | 12  | ns |
| t <sub>d(CLKL-ADIV)</sub>    | FSMC_CLK低至FSMC_AD[15:0]无效     | 3                     |     | ns |
| t <sub>d(CLKL-Data)</sub>    | FSMC_CLK低之后FSMC_AD[15:0]有效    |                       | 6   | ns |
| t <sub>su(NWAITV-CLKH)</sub> | FSMC_CLK高之前FSMC_NWAIT有效       | 7                     |     | ns |
| t <sub>h(CLKH-NWAITV)</sub>  | FSMC_CLK高之后FSMC_NWAIT有效       | 2                     |     | ns |
| t <sub>d(CLKL-NBLH)</sub>    | FSMC_CLK低至FSMC_NBL高           | 1                     |     | ns |

- 1.  $V_{DD IO} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。

图29 同步非总线复用NOR/PSRAM读时序




表37 同步非总线复用NOR/PSRAM读时序(1)(2)

| 符号                           | 参数                           | 最小值                     | 最大值                     | 单位 |
|------------------------------|------------------------------|-------------------------|-------------------------|----|
| t <sub>w(CLK)</sub>          | FSMC_CLK周期                   | 27.7                    |                         | ns |
| t <sub>d(CLKL-NExL)</sub>    | FSMC_CLK低至FSMC_NEx低(x = 02)  |                         | 1.5                     | ns |
| t <sub>d(CLKH-NExH)</sub>    | FSMC_CLK高至FSMC_NEx高(x = 02)  | T <sub>HCLK</sub> + 2   |                         | ns |
| t <sub>d(CLKL-NADVL)</sub>   | FSMC_CLK低至FSMC_NADV低         |                         | 4                       | ns |
| t <sub>d(CLKL-NADVH)</sub>   | FSMC_CLK低至FSMC_NADV高         | 5                       |                         | ns |
| t <sub>d(CLKL-AV)</sub>      | FSMC_CLK低至FSMC_Ax有效(x = 025) |                         | 0                       | ns |
| t <sub>d(CLKH-AIV)</sub>     | FSMC_CLK高至FSMC_Ax无效(x = 025) | T <sub>HCLK</sub> + 4   |                         | ns |
| t <sub>d(CLKL-NOEL)</sub>    | FSMC_CLK低至FSMC_NOE低          |                         | T <sub>HCLK</sub> + 1.5 | ns |
| t <sub>d(CLKH-NOEH)</sub>    | FSMC_CLK高至FSMC_NOE高          | T <sub>HCLK</sub> + 1.5 |                         | ns |
| t <sub>su(DV-CLKH)</sub>     | FSMC_CLK高之前FSMC_D[15:0]有效数据  | 6.5                     |                         | ns |
| t <sub>h(CLKH-DV)</sub>      | FSMC_CLK高之后FSMC_D[15:0]有效数据  | 7                       |                         | ns |
| t <sub>su(NWAITV-CLKH)</sub> | FSMC_CLK高之前FSMC_NWAIT有效      | 7                       |                         | ns |
| t <sub>h(CLKH-NWAITV)</sub>  | FSMC_CLK高之后FSMC_NWAIT有效      | 2                       |                         | ns |

- 1.  $V_{DD\_IO} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。

图30 同步非总线复用PSRAM写时序




表38 同步非总线复用PSRAM写时序<sup>(1)(2)</sup>

| 符号                           | 参数                           | 最小值                   | 最大值 | 单位 |
|------------------------------|------------------------------|-----------------------|-----|----|
| t <sub>w(CLK)</sub>          | FSMC_CLK周期                   | 27.7                  |     | ns |
| t <sub>d(CLKL-NExL)</sub>    | FSMC_CLK低至FSMC_NEx低(x = 02)  |                       | 2   | ns |
| t <sub>d(CLKH-NExH)</sub>    | FSMC_CLK高至FSMC_NEx高(x = 02)  | T <sub>HCLK</sub> + 2 |     | ns |
| t <sub>d(CLKL-NADVL)</sub>   | FSMC_CLK低至FSMC_NADV低         |                       | 4   | ns |
| t <sub>d(CLKL-NADVH)</sub>   | FSMC_CLK低至FSMC_NADV高         | 5                     |     | ns |
| t <sub>d(CLKL-AV)</sub>      | FSMC_CLK低至FSMC_Ax有效(x = 025) |                       | 0   | ns |
| t <sub>d(CLKH-AIV)</sub>     | FSMC_CLK高至FSMC_Ax无效(x = 025) | T <sub>HCLK</sub> + 2 |     | ns |
| t <sub>d(CLKL-NWEL)</sub>    | FSMC_CLK低至FSMC_NWE低          |                       | 1   | ns |
| t <sub>d(CLKH-NWEH)</sub>    | FSMC_CLK高至FSMC_NWE高          | T <sub>HCLK</sub> + 1 |     | ns |
| t <sub>d(CLKL-Data)</sub>    | FSMC_CLK低之后FSMC_D[15:0]有效数据  |                       | 6   | ns |
| t <sub>su(NWAITV-CLKH)</sub> | FSMC_CLK高之前FSMC_NWAIT有效      | 7                     |     | ns |
| t <sub>h(CLKH-NWAITV)</sub>  | FSMC_CLK高之后FSMC_NWAIT有效      | 2                     |     | ns |
| t <sub>d(CLKL-NBLH)</sub>    | FSMC_CLK低至FSMC_NBL高          | 1                     |     | ns |

- 1.  $V_{DD\_IO} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。


#### PC卡/CF卡控制器波形和时序

图31至图36显示了同步的波形,表39给出了相应的时序。这些表格中的结果是按照下述FSMC配置得到:

- COM.FSMC SetupTime = 0x04; (译注: FSMC PMEMx的MEMSET, x = 2...4)
- COM.FSMC\_WaitSetupTime = 0x07; (译注: FSMC\_PMEMx的MEMWAIT, x = 2...4)
- COM.FSMC HoldSetupTime = 0x04; (译注: FSMC PMEMx的MEMHOLD, x = 2...4)
- COM.FSMC\_HiZSetupTime = 0x00; (译注: FSMC\_PMEMx的MEMHIZ, x = 2...4)
- ATT.FSMC\_SetupTime = 0x04; (译注: FSMC\_PATTx的ATTSET, x = 2...4)
- ATT.FSMC WaitSetupTime = 0x07; (译注: FSMC PATTx的ATTWAIT, x = 2...4)
- ATT.FSMC\_HoldSetupTime = 0x04; (译注: FSMC\_PATTx的ATTHOLD, x = 2...4)
- ATT.FSMC\_HiZSetupTime = 0x00; (译注: FSMC\_PATTx的ATTHIZ, x = 2...4)
- IO.FSMC\_SetupTime = 0x04; (译注: FSMC\_PIOx的IOSET, x = 4)
- IO.FSMC WaitSetupTime = 0x07; (译注: FSMC PIOx的IOWAIT, x = 4)
- IO.FSMC\_HoldSetupTime = 0x04; (译注: FSMC\_PIOx的IOHOLD, x = 4)
- IO.FSMC\_HiZSetupTime = 0x00; (译注: FSMC\_PIOx的IOHIZ, x = 4)
- TCLRSetupTime = 0; (译注: FSMC\_PCRx的TCLR)
- TARSetupTime = 0; (译注: FSMC\_PCRx的TAR)

译注:关于以上寄存器(FSMC\_PMEMx、FSMC\_PATTx、FSMC\_PIOx和FSMC\_PCRx)的说明,详见STM32参考手册。

图31 通用存储空间读操作的PC卡/CF卡控制器波形



1. FSMC NCE4 2保持低(8位操作时为无效状态)。

图32 通用存储空间写操作的PC卡/CF卡控制器波形






图33 属性存储空间读操作的PC卡/CF卡控制器波形



1. 只使用数据位0~7(数据位8~15被丢弃)。

图34 属性存储空间写操作的PC卡/CF卡控制器波形



1. 只输出数据位0~7(数据位8~15保持为高阻)。

图35 I/O空间读操作的PC卡/CF卡控制器波形




图36 I/O空间写操作的PC卡/CF卡控制器波形




表39 PC卡/CF卡读写周期参数<sup>(1)(2)</sup>

| 符号  | 参数   | 最小值                      | 最大值                      | 单位 |
|---|--|--------------------------|--------------------------|----|
| t <sub>v(NCEx-A)</sub> t <sub>v(NCE4_1-A)</sub>         | FSMC_NCEx(x = 4_1/4_2)低至FSMC_Ay(y =010)有效<br>FSMC_NCE4_1低至FSMC_Ay(y = 010)有效 |                          | 0                        | ns |
| $t_{\text{h(NCEx-AI)}} \\ t_{\text{h(NCE4\_1-AI)}}$     | FSMC_NCEx(x = 4_1/4_2)高至FSMC_Ax(x =010)无效<br>FSMC_NCE4_1高至FSMC_Ax(x = 010)无效 | 2.5                      |                          | ns |
| $t_{\text{d(NREG-NCEx)}} \\ t_{\text{d(NREG-NCE4\_1)}}$ | FSMC_NCEx低至FSMC_NREG有效<br>FSMC_NCE4_1低至FSMC_NREG有效                           |                          | 5                        | ns |
| t <sub>h(NCEx-NREG)</sub> t <sub>h(NCE4_1-NREG)</sub>   | FSMC_NCEx高至FSMC_NREG无效<br>FSMC_NCE4_1高至FSMC_NREG无效                           | T <sub>HCLK</sub> + 3    |                          | ns |
| t <sub>d(NCE4_1-NOE)</sub>                              | FSMC_NCE4_1低至FSMC_NOE低   |                          | 5T <sub>HCLK</sub> + 2   | ns |
| t <sub>w(NOE)</sub>                                     | FSMC_NOE低时间  | 8T <sub>HCLK</sub> – 1.5 | 8T <sub>HCLK</sub> + 1   | ns |
| t <sub>d(NOE-NCE4_1)</sub>                              | FSMC_NOE高至FSMC_NCE4_1高   | 5T <sub>HCLK</sub> + 2   |                          | ns |
| t <sub>su(D-NOE)</sub>                                  | FSMC_NOE高之前FSMC_D[15:0]数据有效  | 25                       |                          | ns |
| t <sub>h(NOE-D)</sub>                                   | FSMC_NOE高之后FSMC_D[15:0]数据有效  | 15                       |                          | ns |
| t <sub>w(NWE)</sub>                                     | FSMC_NWE低时间  | 8T <sub>HCLK</sub> – 1   | 8T <sub>HCLK</sub> + 2   | ns |
| t <sub>d(NWE-NCE4_1)</sub>                              | FSMC_NWE高至FSMC_NCE4_1高   | 5T <sub>HCLK</sub> + 2   |                          | ns |
| t <sub>d(NCE4_1-NWE)</sub>                              | FSMC_NCE4_1低至FSMC_NWE低   |                          | 5T <sub>HCLK</sub> + 1.5 | ns |
| $t_{v(NWE-D)}$  | FSMC_NWE低至FSMC_D[15:0]有效   |                          | 0                        | ns |
| t <sub>h(NWE-D)</sub>                                   | FSMC_NWE高至FSMC_D[15:0]无效   | 11T <sub>HCLK</sub>      |                          | ns |
| t <sub>d(D-NWE)</sub>                                   | FSMC_NWE高之前FSMC_D[15:0]有效  | 13T <sub>HCLK</sub>      |                          | ns |
| t <sub>w(NIOWR)</sub>                                   | FSMC_NIOWR低时间  | 8T <sub>HCLK</sub> + 3   |                          | ns |
| t <sub>v(NIOWR-D)</sub>                                 | FSMC_NIOWR低至FSMC_D[15:0]有效   |                          | 5T <sub>HCLK</sub> + 1   | ns |
| t <sub>h(NIOWR-D)</sub>                                 | FSMC_NIOWR高至FSMC_D[15:0]无效   | 11T <sub>HCLK</sub>      |                          | ns |
| t <sub>d(NCE4_1-NIOWR)</sub>                            | FSMC_NCE4_1低至FSMC_NIOWR有效  |                          | 5T <sub>HCLK</sub> + 3   | ns |
| t <sub>h(NCEx-NIOWR)</sub> t <sub>h(NCE4_1-NIOWR)</sub> | FSMC_NCEx高至FSMC_NIOWR无效<br>FSMC_NCE4_1高至FSMC_NIOWR无效                         | 5T <sub>HCLK</sub> – 5   |                          | ns |

| $t_{d(NIORD\text{-}NCEx)} \\ t_{d(NIORD\text{-}NCE4\_1)}$ | FSMC_NCEx低至FSMC_NIORD有效<br>FSMC_NCE4_1低至FSMC_NIORD有效 |                        | 5T <sub>HCLK</sub> + 2.5 | ns |
|---|--|------------------------|--------------------------|----|
| $t_{h(NCEx\text{-}NIORD)} \\ t_{h(NCE4\_1\text{-}NIORD)}$ | FSMC_NCEx高至FSMC_NIORD无效<br>FSMC_NCE4_1高至FSMC_NIORD无效 | 5T <sub>HCLK</sub> – 5 |                          | ns |
| t <sub>su(D-NIORD)</sub>                                  | FSMC_NIORD高之前FSMC_D[15:0]有效                          | 4.5                    |                          | ns |
| t <sub>d(NIORD-D)</sub>                                   | FSMC_NIORD高之后FSMC_D[15:0]有效                          | 9                      |                          | ns |
| t <sub>w(NIORD)</sub>                                     | FSMC_NIORD低时间  | 8T <sub>HCLK</sub> + 2 |                          | ns |

- 1.  $V_{DD IO} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。


#### NAND控制器波形和时序

图37至图40显示了同步的波形,表40给出了相应的时序。这些表格中的结果是按照下述FSMC配置得到:


- COM.FSMC\_SetupTime = 0x01; (译注: FSMC\_PMEMx的MEMSET, x = 2...4)
- COM.FSMC WaitSetupTime = 0x03; (译注: FSMC PMEMx的MEMWAIT, x = 2...4)
- COM.FSMC HoldSetupTime = 0x02; (译注: FSMC PMEMx的MEMHOLD, x = 2...4)
- COM.FSMC\_HiZSetupTime = 0x01; (译注: FSMC\_PMEMx的MEMHIZ, x = 2...4)
- ATT.FSMC\_SetupTime = 0x01; (译注: FSMC\_PATTx的ATTSET, x = 2...4)
- ATT.FSMC\_WaitSetupTime = 0x03; (译注: FSMC\_PATTx的ATTWAIT, x = 2...4)
- ATT.FSMC\_HoldSetupTime = 0x02; (译注: FSMC\_PATTx的ATTHOLD, x = 2...4)
- ATT.FSMC\_HiZSetupTime = 0x01; (译注: FSMC\_PATTx的ATTHIZ, x = 2...4)
- Bank = FSMC\_Bank\_NAND;
- MemoryDataWidth = FSMC\_MemoryDataWidth\_16b; (译注:存储器数据宽度=16位)
- ECC = FSMC\_ECC\_Enable; (译注: 使能ECC计算)
- ECCPageSize = FSMC\_ECCPageSize\_512Bytes; (译注: ECC页大小=512字节)
- TCLRSetupTime = 0; (译注: FSMC\_PCRx的TCLR)
- TARSetupTime = 0; (译注: FSMC PCRx的TAR)

译注:关于以上寄存器(FSMC\_PMEMx、FSMC\_PATTx、FSMC\_PIOx和FSMC\_PCRx)的说明,详见STM32参考手册。

#### 图37 NAND控制器读操作波形



#### 图38 NAND控制器写操作波形



#### 图39 NAND控制器在通用存储空间的读操作波形




图40 NAND控制器在通用存储空间的写操作波形




表40 NAND闪存读写周期的时序特性<sup>(1)</sup>

| 符号                                    | 参数                           | 最小值                      | 最大值                      | 单位 |
|---------------------------------------|------------------------------|--------------------------|--------------------------|----|
| t <sub>d(D-NWE)</sub> <sup>(2)</sup>  | FSMC_NWE高之前至FSMC_D[15:0]数据有效 | 6T <sub>HCLK</sub> + 12  |                          | ns |
| t <sub>w(NOE)</sub> <sup>(2)</sup>    | FSMC_NOE低时间                  | 4T <sub>HCLK</sub> – 1.5 | 4T <sub>HCLK</sub> + 1.5 | ns |
| t <sub>su(D-NOE)</sub> <sup>(2)</sup> | FSMC_NOE高之前至FSMC_D[15:0]数据有效 | 25                       |                          | ns |
| t <sub>h(NOE-D)</sub> <sup>(2)</sup>  | FSMC_NOE高之后至FSMC_D[15:0]数据有效 | 14                       |                          | ns |
| t <sub>w(NWE)</sub> <sup>(2)</sup>    | FSMC_NWE低时间                  | 4T <sub>HCLK</sub> – 1   | 4T <sub>HCLK</sub> + 2.5 | ns |
| $t_{v(NWE-D)}^{(2)}$                  | FSMC_NWE低至FSMC_D[15:0]数据有效   |                          | 0                        | ns |
| t <sub>h(NWE-D)</sub> <sup>(2)</sup>  | FSMC_NWE高至FSMC_D[15:0]数据无效   | 10T <sub>HCLK</sub> + 4  |                          | ns |
| t <sub>d(ALE-NWE)</sub> (3)           | FSMC_NWE低之前至FSMC_ALE有效       |                          | 3T <sub>HCLK</sub> + 1.5 | ns |
| t <sub>h(NWE-ALE)</sub> (3)           | FSMC_NWE高至FSMC_ALE无效         | 3T <sub>HCLK</sub> + 4.5 |                          | ns |
| t <sub>d(ALE-NOE)</sub> (3)           | FSMC_NOE低之前至FSMC_ALE有效       |                          | 3T <sub>HCLK</sub> + 2   | ns |
| t <sub>h(NOE-ALE)</sub> (3)           | FSMC_NOE高至FSMC_ALE无效         | 3T <sub>HCLK</sub> + 4.5 |                          | ns |

- 1.  $V_{DD IO} = 3.3V$ ,  $C_L = 15pF$
- 2. 由综合评估得出,不在生产中测试。
- 3. 由设计保证,不在生产中测试。

## 5.3.11 EMC特性

敏感性测试是在产品的综合评估时抽样进行测试的。

## 功能性EMS(电磁敏感性)

当运行一个简单的应用程序时(通过I/O端口闪烁2个LED),测试样品被施加2种电磁干扰直到产生错误,LED闪烁指示了错误的产生。

- **静电放电(ESD)**(正放电和负放电)施加到芯片所有的引脚直到产生功能性错误。这个测试符合 IEC 1000-4-2标准。
- **FTB**: 在V<sub>DD</sub>和V<sub>SS</sub>上通过一个100pF的电容施加一个瞬变电压的脉冲群(正向和反向)直到产生功能性错误。这个测试符合IEC 1000-4-4标准。

芯片复位可以使系统恢复正常操作。

测试结果列于下表中。这是基于应用笔记AN1709中定义的EMS级别和类型进行的测试。

#### 表41 EMS特性

| 符号                | 参数   | 条件  | 级别/类型 |
|-------------------|--|---|-------|
| V <sub>FESD</sub> | 施加到任一I/O脚,从而导致功能错误的电压<br>极限。                                       | $V_{DD}$ = 3.3V,LQFP144, $T_A$ = +25 °C, $f_{HCLK}$ = 72MHz。符合IEC 1000-4-2                          | 2B    |
| V <sub>EFTB</sub> | 在V <sub>DD</sub> 和V <sub>SS</sub> 上通过100pF的电容施加的、导致功能错误的瞬变脉冲群电压极限。 | V <sub>DD</sub> = 3.3V,LQFP144,T <sub>A</sub> = +25 °C,<br>f <sub>HCLK</sub> = 72MHz。符合IEC 1000-4-4 | 2A    |

#### 设计牢靠的软件以避免噪声的问题

在器件级进行EMC的评估和优化,是在典型的应用环境中进行的。应该注意的是,好的EMC性能与用户应用和具体的软件密切相关。

因此,建议用户对软件实行EMC优化,并进行与EMC有关的认证测试。

#### 软件建议

软件的流程中必须包含程序跑飞的控制,如:

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏(控制寄存器等......)

#### 认证前的试验

很多常见的失效(意外的复位和程序计数器被破坏),可以通过人工地在NRST上引入一个低电平或在晶振引脚上引入一个持续1秒的低电平而重现。

在进行ESD测试时,可以把超出应用要求的电压直接施加在芯片上,当检测到意外动作的地方,软件部分需要加强以防止发生不可恢复的错误(参见应用笔记AN1015)。

### 电磁干扰(EMI)

在运行一个简单的应用程序时(通过I/O端口闪烁2个LED),监测芯片发射的电磁场。这个发射测试符合SAE J1752/3标准,这个标准规定了测试板和引脚的负载。

#### 表42 EMI特性

| 符号               | 参数     | 条件   | 监测的频段       | 最大值(fi  | HSE/fHCLK) | 单位 |
|------------------|--------|--|-------------|---------|------------|----|
| 19 7 9 90        | 多奴     | · 一  | 血视179次仪     | 8/48MHz | 8/72MHz    | 平匹 |
|                  |        | 0.1~30MHz  | 8           | 12      |            |    |
|                  | l/g /古 | V <sub>DD</sub> = 3.3 V, T <sub>A</sub> = 25 °C,       峰值       LQFP144封装   31 2 | 21          | dΒμV    |            |    |
| S <sub>EMI</sub> | , 122  | 符合SAE J1752/3  | 130MHz~1GHz | 28      | 33         |    |
|                  |        | 13 11 67 (2 6 17 62/6  | SAM EMI级别   | 4       | 4          | -  |

# 5.3.12 绝对最大值(电气敏感性)

基于三个不同的测试(ESD, LU),使用特定的测量方法,对芯片进行强度测试以决定它的电气敏感性方面的性能。

## 静电放电(ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上,样品的大小与芯片上供电引脚数目相关(3片 x (n+1)供电引脚)。这个测试符合JESD22-A114/C101标准。

#### 表43 ESD绝对最大值

| 符号                    | 参数             | 条件  | 类型 | 最大值 <sup>(1)</sup> | 单位 |
|-----------------------|----------------|---|----|--------------------|----|
| V <sub>ESD(HBM)</sub> | 静电放电电压(人体模型)   | T <sub>A</sub> = +25 °C,<br>符合JESD22-A114 | 2  | 2000               | V  |
| V <sub>ESD(CDM)</sub> | 静电放电电压(充电设备模型) | T <sub>A</sub> = +25 °C,<br>符合JESD22-C101 | II | 500                | V  |

<sup>1.</sup> 由综合评估得出,不在生产中测试。

#### 静态栓锁

为了评估栓锁性能,需要在6个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的I/O引脚上注入电流。

这个测试符合EIA/JESD 78A集成电路栓锁标准。

### 表44 电气敏感性

| 符号 | 参数    | 条件                                  | 类型    |
|----|-------|-------------------------------------|-------|
| LU | 静态栓锁类 | T <sub>A</sub> = +105 °C,符合JESD 78A | II 类A |

# 5.3.13 I/O端口特性

#### 通用输入/输出特性

除非特别说明,下表列出的参数是按照表10的条件测量得到。所有的I/O端口都是兼容CMOS和TTL。 表45 I/O静态特性

| 符号                                    | 参数                                | 条件   | 最小值                              | 典型值 | 最大值                  | 单位 |
|---------------------------------------|-----------------------------------|--|----------------------------------|-----|----------------------|----|
| VIL                                   | 输入低电平电压                           |  | -0.5                             |     | 8.0                  |    |
| V                                     | 标准I/O脚,输入高电平电压                    | TTL端口  | 2                                |     | V <sub>DD</sub> +0.5 | V  |
| V <sub>IH</sub>                       | FT I/O脚 <sup>(1)</sup> ,输入高电平电压   |  | 2                                |     | 5.5                  |    |
| V <sub>IL</sub>                       | 输入低电平电压                           | - CMOS端口   | -0.5                             |     | $0.35V_{DD}$         | V  |
| V <sub>IH</sub>                       | 输入高电平电压                           |  | 0.65V <sub>DD</sub>              |     | V <sub>DD</sub> +0.5 | V  |
| \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ | 标准I/O脚施密特触发器电压迟滞 <sup>(2)</sup>   |  | 200                              |     |                      | mV |
| V <sub>hys</sub>                      | 5V容忍I/O脚施密特触发器电压迟滞 <sup>(2)</sup> |  | 5%V <sub>DD</sub> <sup>(3)</sup> |     |                      | mV |
|                                       | 输入漏电流 <sup>(4)</sup>              | V <sub>SS</sub> ≤ V <sub>IN</sub> ≤ V <sub>DD</sub><br>标准I/O端口 |                                  |     | ±1                   |    |
| I <sub>lkg</sub>                      |                                   | V <sub>IN</sub> = 5V,<br>5V容忍端口                                |                                  |     | 3                    | μΑ |
| R <sub>PU</sub>                       | 弱上拉等效电阻 <sup>(5)</sup>            | V <sub>IN</sub> = V <sub>SS</sub>                              | 30                               | 40  | 50                   | kΩ |
| R <sub>PD</sub>                       | 弱下拉等效电阻 <sup>(5)</sup>            | $V_{IN} = V_{DD}$  | 30                               | 40  | 50                   | kΩ |
| C <sub>IO</sub>                       | I/O引脚的电容                          |  |                                  | 5   |                      | pF |

- 1. FT = 5V容忍。
- 2. 施密特触发器开关电平的迟滞电压。由综合评估得出,不在生产中测试。
- 3. 至少100mV。
- 4. 如果在相邻引脚有反向电流倒灌,则漏电流可能高于最大值。
- 5. 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的PMOS/NMOS实现。这个PMON/NMOS开关的电阻很小(约占10%)。

所有I/O端口都是CMOS和TTL兼容(不需软件配置),它们的特性考虑了多数严格的CMOS工艺或TTL 参数:

- 对于V<sub>IH</sub>:
  - 如果V<sub>DD</sub>是介于[2.00V~3.08V]; 使用CMOS特性但包含TTL。
  - 如果V<sub>DD</sub>是介于[3.08V~3.60V];使用TTL特性但包含CMOS。
- 对于V<sub>II</sub>:
  - 如果V<sub>DD</sub>是介于[2.00V~2.28V]; 使用TTL特性但包含CMOS。
  - 如果V<sub>DD</sub>是介于[2.28V~3.60V]; 使用CMOS特性但包含TTL。

#### 输出驱动电流

GPIO(通用输入/输出端口)可以吸收或输出多达+/-8mA电流,并且吸收+20mA电流(不严格的V<sub>OL</sub>)。 在用户应用中,I/O脚的数目必须保证驱动电流不能超过5.2节给出的绝对最大额定值:

- 所有I/O端口从V<sub>DD</sub>上获取的电流总和,加上MCU在V<sub>DD</sub>上获取的最大运行电流,不能超过绝对最大额定值I<sub>VDD</sub>(参见表8)。
- 所有I/O端口吸收并从V<sub>ss</sub>上流出的电流总和,加上MCU在V<sub>ss</sub>上流出的最大运行电流,不能超过绝对最大额定值I<sub>vss</sub>(参见表8)。

#### 输出电压

除非特别说明,表46列出的参数是使用环境温度和V<sub>DD</sub>供电电压符合表10的条件测量得到。所有的I/O端口都是兼容CMOS和TTL的。

表46 输出电压特性

| 符号                                | 参数                | 条件                            | 最小值                  | 最大值 | 单位  |
|-----------------------------------|-------------------|-------------------------------|----------------------|-----|-----|
| V <sub>OL</sub> <sup>(1)</sup>    | 输出低电平,当8个引脚同时吸收电流 | TTL端口,I <sub>IO</sub> = +8mA  |                      | 0.4 | V   |
| V <sub>OH</sub> <sup>(2)</sup>    | 输出高电平,当8个引脚同时输出电流 | 2.7V < V <sub>DD</sub> < 3.6V | V <sub>DD</sub> -0.4 |     | V   |
| V <sub>OL</sub> <sup>(1)</sup>    | 输出低电平,当8个引脚同时吸收电流 | CMOS端口,I <sub>IO</sub> = +8mA |                      | 0.4 | V   |
| V <sub>OH</sub> <sup>(2)</sup>    | 输出高电平,当8个引脚同时输出电流 | 2.7V < V <sub>DD</sub> < 3.6V | 2.4                  |     | V   |
| V <sub>OL</sub> <sup>(1)(3)</sup> | 输出低电平,当8个引脚同时吸收电流 | I <sub>IO</sub> = +20mA       |                      | 1.3 | V   |
| V <sub>OH</sub> <sup>(2)(3)</sup> | 输出高电平,当8个引脚同时输出电流 | 2.7V < V <sub>DD</sub> < 3.6V | V <sub>DD</sub> -1.3 |     | V   |
| V <sub>OL</sub> <sup>(1)(3)</sup> | 输出低电平,当8个引脚同时吸收电流 | I <sub>IO</sub> = +6mA        |                      | 0.4 | V   |
| V <sub>OH</sub> <sup>(2)(3)</sup> | 输出高电平,当8个引脚同时输出电流 | 2V < V <sub>DD</sub> < 2.7V   | V <sub>DD</sub> -0.4 |     | \ \ |

- 1. 芯片吸收的电流 $I_{10}$ 必须始终遵循表8中给出的绝对最大额定值,同时 $I_{10}$ 的总和(所有I/O脚和控制脚)不能超过 $I_{VSS}$ 。
- 2. 芯片输出的电流I<sub>IO</sub>必须始终遵循表8中给出的绝对最大额定值,同时I<sub>IO</sub>的总和(所有I/O脚和控制脚)不能超过I<sub>VDD</sub>。
- 3. 由综合评估得出,不在生产中测试。

### 输入输出交流特性

输入输出交流特性的定义和数值分别在图41和表47给出。


除非特别说明,表47列出的参数是使用环境温度和供电电压符合表10的条件测量得到。

表47 输入输出交流特性(1)

| MODEx[1:0]<br>的配置 | 符号                         | 参数                            | 条件  | 最小<br>值 | 最大值                | 单位  |
|-------------------|----------------------------|-------------------------------|---|---------|--------------------|-----|
| 40                | f <sub>max(IO)out</sub>    | 最大频率 <sup>(2)</sup>           | $C_L = 50 \text{ pF}, V_{DD} = 2 \sim 3.6 \text{V}$   |         | 2                  | MHz |
| 10<br>(2MHz)      | $t_{f(IO)out}$             | 输出高至低电平的下降时间                  | $C_L = 50 \text{ pF}, V_{DD} = 2 \sim 3.6 \text{V}$   |         | 125 <sup>(3)</sup> | ns  |
| (=)               | $t_{r(IO)out}$             | 输出低至高电平的上升时间                  | OL = 30 pr., V <sub>DD</sub> = 2~3.0V                 |         | 125 <sup>(3)</sup> | 115 |
| 0.4               | f <sub>max(IO)out</sub>    | 最大频率 <sup>(2)</sup>           | $C_L = 50 \text{ pF}, V_{DD} = 2 \sim 3.6 \text{V}$   |         | 10                 | MHz |
| 01<br>(10MHz)     | $t_{f(IO)out}$             | 输出高至低电平的下降时间                  | $C_L = 50 \text{ pF}, V_{DD} = 2 \sim 3.6 \text{V}$   |         | 25 <sup>(3)</sup>  | ns  |
| (101/11/12)       | t <sub>r(IO)out</sub>      | 输出低至高电平的上升时间                  | C <sub>L</sub> = 50 pr, v <sub>DD</sub> = 2~3.6v      |         | 25 <sup>(3)</sup>  | 115 |
|                   |                            |                               | $C_L = 30 \text{ pF}, V_{DD} = 2.7 \sim 3.6 \text{V}$ |         | 50                 |     |
|                   | f <sub>max(IO)out</sub> 最大 | ax(IO)out 最大频率 <sup>(2)</sup> | $C_L = 50 \text{ pF}, V_{DD} = 2.7 \sim 3.6 \text{V}$ |         | 30                 | MHz |
|                   |                            |                               | $C_L = 50 \text{ pF}, V_{DD} = 2 \sim 2.7 \text{V}$   |         | 20                 |     |
| 11                |                            |                               | $C_L = 30 \text{ pF}, V_{DD} = 2.7 \sim 3.6 \text{V}$ |         | 5 <sup>(3)</sup>   |     |
| (50MHz)           | $\mathbf{t}_{f(IO)out}$    | 输出高至低电平的下降时间                  | $C_L = 50 \text{ pF}, V_{DD} = 2.7 \sim 3.6 \text{V}$ |         | 8 <sup>(3)</sup>   |     |
| (00171112)        |                            |                               | $C_L = 50 \text{ pF}, V_{DD} = 2 \sim 2.7 \text{V}$   |         | 12 <sup>(3)</sup>  | ns  |
|                   |                            |                               | $C_L = 30 \text{ pF}, V_{DD} = 2.7 \sim 3.6 \text{V}$ |         | 5 <sup>(3)</sup>   | 115 |
|                   | $t_{r(IO)out}$             | 输出低至高电平的上升时间                  | $C_L = 50 \text{ pF}, V_{DD} = 2.7 \sim 3.6 \text{V}$ |         | 8 <sup>(3)</sup>   |     |
|                   |                            |                               | $C_L = 50 \text{ pF}, V_{DD} = 2 \sim 2.7 \text{V}$   |         | 12 <sup>(3)</sup>  |     |
| -                 | t <sub>EXTIpw</sub>        | EXTI控制器检测到外部信号的脉冲宽度           |   | 10      |                    | ns  |

- 1. I/O端口的速度可以通过MODEx[1:0]配置。参见STM32F10xxx参考手册中有关GPIO端口配置寄存器的说明。
- 2. 最大频率在图41中定义。
- 3. 由设计保证,不在生产中测试。

图41 输入输出交流特性定义




# 5.3.14 NRST引脚特性

NRST引脚输入驱动使用CMOS工艺,它连接了一个不能断开的上拉电阻,R<sub>PU</sub>(参见表45)。除非特别说明,表48列出的参数是使用环境温度和供电电压符合表10的条件测量得到。

#### 表48 NRST引脚特性

| 符号                                   | 参数                     | 条件                                | 最小值  | 典型值 | 最大值                  | 单位 |
|--------------------------------------|------------------------|-----------------------------------|------|-----|----------------------|----|
| V <sub>IL(NRST)</sub> <sup>(1)</sup> | NRST输入低电平电压            |                                   | -0.5 |     | 0.8                  | V  |
| V <sub>IH(NRST)</sub> <sup>(1)</sup> | NRST输入高电平电压            |                                   | 2    |     | V <sub>DD</sub> +0.5 | v  |
| V <sub>hys(NRST)</sub>               | NRST施密特触发器电压迟滞         |                                   |      | 200 |                      | mV |
| R <sub>PU</sub>                      | 弱上拉等效电阻 <sup>(2)</sup> | V <sub>IN</sub> = V <sub>SS</sub> | 30   | 40  | 50                   | kΩ |
| V <sub>F(NRST)</sub> <sup>(1)</sup>  | NRST输入滤波脉冲             |                                   |      |     | 100                  | ns |
| V <sub>NF(NRST)</sub> <sup>(1)</sup> | NRST输入非滤波脉冲            |                                   | 300  |     |                      | ns |

- 1. 由设计保证,不在生产中测试。
- 2. 上拉电阻是设计为一个真正的电阻串联一个可开关的PMOS实现。这个PMON/NMOS开关的电阻很小(约占10%)。 图42 建议的NRST引脚保护



- 1. 复位网络是为了防止寄生复位。
- 2. 用户必须保证NRST引脚的电位能够低于表48中列出的最大VIL(NRST)以下,否则MCU不能得到复位。

# 5.3.15 TIM定时器特性

表49列出的参数由设计保证。

有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM输出)的特性详情,参见第5.3.13节。

表49 TIMx<sup>(1)</sup>特性

| 符号                     | 参数                   | 条件                    | 最小值    | 最大值                     | 单位                   |
|------------------------|----------------------|-----------------------|--------|-------------------------|----------------------|
| t                      | 定时器分辨时间              |                       | 1      |                         | t <sub>TIMxCLK</sub> |
| t <sub>res(TIM)</sub>  | 是的偏力 <i>剂</i> 种间     | $f_{TIMxCLK} = 72MHz$ | 13.9   |                         | ns                   |
| f                      | CH1至CH4的定时器外部时钟频率    |                       | 0      | f <sub>TIMxCLK</sub> /2 | MHz                  |
| f <sub>EXT</sub>       | GITEOH中的足的協介的的好例平    | $f_{TIMxCLK} = 72MHz$ | 0      | 36                      | MHz                  |
| Res <sub>TIM</sub>     | 定时器分辨率               |                       |        | 16                      | 位                    |
| 4                      | 当选择了内部时钟时,16位计数器时钟周期 |                       | 1      | 65536                   | t <sub>TIMxCLK</sub> |
| tcounter               |                      | $f_{TIMxCLK} = 72MHz$ | 0.0139 | 910                     | μs                   |
| <b>t</b>               | 是十可能的计粉              |                       |        | 65536x65536             | t <sub>TIMxCLK</sub> |
| t <sub>MAX_COUNT</sub> | 最大可能的计数              | $f_{TIMxCLK} = 72MHz$ |        | 59.6                    | s                    |

<sup>1.</sup> TIMx是一个通用的名称,代表TIM1~TIM8。

# 5.3.16 通信接口

### I<sup>2</sup>C接口特性

除非特别说明,表50列出的参数是使用环境温度,f<sub>PCLK1</sub>频率和V<sub>DD</sub>供电电压符合表10的条件测量得到。

STM32F103C增强型产品的I<sup>2</sup>C接口符合标准I<sup>2</sup>C通信协议,但有如下限制: SDA和SCL不是"真"开漏的引脚,当配置为开漏输出时,在引出脚和V<sub>DD</sub>之间的PMOS管被关闭,但仍然存在。

I<sup>2</sup>C接口特性列于表50,有关输入输出复用功能引脚(SDA和SCL)的特性详情,参见第5.3.13节。

表50 I<sup>2</sup>C接口特性

| hh □.                     | 参数                 | 标准   | I <sup>2</sup> C <sup>(1)</sup> | 快速l²                   | <sup>2</sup> C <sup>(1)(2)</sup> | 34 Pr |
|---------------------------|--------------------|------|---------------------------------|------------------------|----------------------------------|-------|
| 符号                        |                    | 最小值  | 最大值                             | 最小值                    | 最大值                              | 单位    |
| t <sub>w(SCLL)</sub>      | SCL时钟低时间           | 4.7  |                                 | 1.3                    |                                  |       |
| t <sub>w(SCLH)</sub>      | SCL时钟高时间           | 4.0  |                                 | 0.6                    |                                  | μs    |
| t <sub>su(SDA)</sub>      | SDA建立时间            | 250  |                                 | 100                    |                                  |       |
| t <sub>h(SDA)</sub>       | SDA数据保持时间          | 0(3) |                                 | 0 <sup>(4)</sup>       | 900 <sup>(3)</sup>               |       |
| $t_{r(SDA)}$ $t_{r(SCL)}$ | SDA和SCL上升时间        |      | 1000                            | 20 + 0.1C <sub>b</sub> | 300                              | ns    |
| $t_{f(SDA)}$ $t_{f(SCL)}$ | SDA和SCL下降时间        |      | 300                             |                        | 300                              |       |
| t <sub>h(STA)</sub>       | 开始条件保持时间           | 4.0  |                                 | 0.6                    |                                  |       |
| t <sub>su(STA)</sub>      | 重复的开始条件建立时间        | 4.7  |                                 | 0.6                    |                                  | μs    |
| t <sub>su(STO)</sub>      | 停止条件建立时间           | 4.0  |                                 | 0.6                    |                                  | μs    |
| tw(STO:STA)               | 停止条件至开始条件的时间(总线空闲) | 4.7  |                                 | 1.3                    |                                  | μs    |
| C <sub>b</sub>            | 每条总线的容性负载          |      | 400                             |                        | 400                              | pF    |


<sup>1.</sup> 由设计保证,不在生产中测试。

<sup>2.</sup> 为达到标准模式 $I^2C$ 的最大频率, $f_{PCLK1}$ 必须大于2MHz。为达到快速模式 $I^2C$ 的最大频率, $f_{PCLK1}$ 必须大于4MHz。

<sup>3.</sup> 如果不要求拉长SCL信号的低电平时间,则只需满足开始条件的最大保持时间。

<sup>4.</sup> 为了跨越SCL下降沿未定义的区域,在MCU内部必须保证SDA信号上至少300ns的保持时间。

图43 I<sup>2</sup>C总线交流波形和测量电路<sup>(1)</sup>



1. 测量点设置于CMOS电平: 0.3V<sub>DD</sub>和0.7V<sub>DD</sub>。

表51 SCL频率( $f_{PCLK1} = 36MHz$ ,  $V_{DD} = 3.3V$ )<sup>(1)(2)</sup>

| (1.02.11)             | ,                  |
|-----------------------|--------------------|
| formu                 | I2C_CCR数值          |
| f <sub>SCL(kHz)</sub> | $R_P = 4.7k\Omega$ |
| 400                   | 0x801E             |
| 300                   | 0x8028             |
| 200                   | 0x803C             |
| 100                   | 0x00B4             |
| 50                    | 0x0168             |
| 20                    | 0x0384             |

- 1.  $R_P =$ 外部上拉电阻, $f_{SCL} = I^2 C$ 速度。
- 2. 对于200kHz左右的速度,速度的误差是±5%。对于其它速度范围,速度的误差是±2%。这些变化取决于设计中外部元器件的精度。

### I2S - SPI特性

除非特别说明,表**52**列出的SPI参数和表**53**列出的I<sup>2</sup>S参数是使用环境温度,**f**<sub>PCLKx</sub>频率和V<sub>DD</sub>供电电压符合表**10**的条件测量得到。

有关输入输出复用功能引脚(SPI的NSS、SCK、MOSI、MISO, I<sup>2</sup>S的WS、CK、SD)的特性详情, 参见第5.3.13节。

表52 SPI特性<sup>(1)</sup>

| 符号  | 参数           | 条件                                    | 最小值                | 最大值 | 单位    |
|---|--------------|---------------------------------------|--------------------|-----|-------|
| f <sub>SCK</sub>                                      | SPI时钟频率      | 主模式                                   |                    | 18  | MHz   |
| 1/t <sub>c(SCK)</sub>                                 | SFI的特殊學      | 从模式                                   |                    | 18  | IVITZ |
| $t_{r(SCK)}$ $t_{f(SCK)}$                             | SPI时钟上升和下降时间 | 负载电容: C = 30pF                        |                    | 8   | ns    |
| $t_{su(NSS)}^{(2)}$                                   | NSS建立时间      | 从模式                                   | 4t <sub>PCLK</sub> |     | ns    |
| t <sub>h(NSS)</sub> <sup>(2)</sup>                    | NSS保持时间      | 从模式                                   | 60                 |     | ns    |
| $t_{\text{w(SCKL)}}^{(2)}$ $t_{\text{w(SCKL)}}^{(2)}$ | SCK高和低的时间    | 主模式,f <sub>PCLK</sub> = 36MHz,预分频系数=4 | 50                 | 60  | ns    |

| t <sub>su(MI)</sub> <sup>(2)</sup>   |          | 主模式 – SPI1                              | 3  |                    |     |
|--------------------------------------|----------|---|----|--------------------|-----|
| t <sub>su(SI)</sub> (2)              | 数据输入建立时间 | 主模式 – SPI2                              | 5  |                    | ns  |
| *3u(OI)                              |          | 从模式                                     | 4  |                    |     |
| t <sub>h(MI)</sub> <sup>(2)</sup>    |          | 主模式 – SPI1                              | 4  |                    |     |
| Lh(MI)                               | 数据输入保持时间 | 主模式 – SPI2                              | 6  |                    | ns  |
| t <sub>h(SI)</sub> (2)               |          | 从模式                                     | 5  |                    |     |
| t <sub>a(SO)</sub> (2)(3)            | 数据输出访问时间 | 从模式, f <sub>PCLK</sub> = 36MHz, 预分频系数=4 | 0  | 55                 | ns  |
|                                      |          | 从模式,f <sub>PCLK</sub> = 24MHz           |    | 4t <sub>PCLK</sub> | 115 |
| t <sub>dis(SO)</sub> (2)(4)          | 数据输出禁止时间 | 从模式                                     | 10 |                    | ns  |
| t <sub>v(SO)</sub> (2)(1)            | 数据输出有效时间 | 从模式(使能边沿之后)                             |    | 25                 | ns  |
| t <sub>v(MO)</sub> <sup>(2)(1)</sup> | 数据输出有效时间 | 主模式(使能边沿之后)                             |    | 6                  | ns  |
| t <sub>h(SO)</sub> <sup>(2)</sup>    | 数据输出保持时间 | 从模式(使能边沿之后)                             | 25 |                    | ne  |
| t <sub>h(MO)</sub> <sup>(2)</sup>    | 数%相近水分时间 | 主模式(使能边沿之后)                             | 6  |                    | ns  |

- 1. 重映射的SPI1特性需要进一步确定。
- 2. 由综合评估得出,不在生产中测试。
- 3. 最小值表示驱动输出的最小时间,最大值表示正确获得数据的最大时间。
- 4. 最小值表示关闭输出的最小时间,最大值表示把数据线置于高阻态的最大时间。

图44 SPI时序图 – 从模式和CPHA=0






图45 SPI时序图 – 从模式和CPHA=1<sup>(1)</sup>



1. 测量点设置于CMOS电平: 0.3V<sub>DD</sub>和0.7V<sub>DD</sub>。

图46 SPI时序图 - 主模式<sup>(1)</sup>




1. 测量点设置于CMOS电平: 0.3V<sub>DD</sub>和0.7V<sub>DD</sub>。

表53 I<sup>2</sup>S特性<sup>(1)</sup>

| 符号  | 参数                        | 条件   | 最小值 | 最大值 | 单位    |
|---|---------------------------|--|-----|-----|-------|
| fck   | I <sup>2</sup> S时钟频率      | 主模式  | TBD | TBD | MHz   |
| 1/t <sub>c(CK)</sub>  | 13的钾频率                    | 从模式  | 0   | TBD | IVITZ |
| $\begin{array}{c} t_{r(CK)} \\ t_{f(CK)} \end{array}$                                   | I <sup>2</sup> S时钟上升和下降时间 | 负载电容: C = 50pF   |     | TBD |       |
| t <sub>v(WS)</sub> <sup>(2)</sup>   | WS有效时间                    | 主模式  | TBD |     |       |
| t <sub>h(WS)</sub> <sup>(2)</sup>   | WS保持时间                    | 主模式  | TBD |     |       |
| t <sub>su(WS)</sub> <sup>(2)</sup>  | WS建立时间                    | 从模式  | TBD |     |       |
| t <sub>h(WS)</sub> <sup>(2)</sup>   | WS保持时间                    | 从模式  | TBD |     |       |
| t <sub>su(CKH)</sub> (2)<br>t <sub>w(CKL)</sub> (2)                                     | CK高和低的时间                  | 主模式,f <sub>PCLK</sub> = TBD,预分频系数=TBD                      | TBD |     |       |
| $t_{\text{su(SD\_MR)}}^{(2)} \\ t_{\text{su(SD\_SR)}}^{(2)}$                            | 数据输入建立时间                  | 主接收器 从接收器  | TBD |     |       |
| $\begin{array}{c} t_{h(SD\_MR)}^{(2)(3)} \\ t_{h(SD\_SR)}^{(2)(3)} \end{array}$         | 数据输入保持时间                  | 主接收器 从接收器  | TBD |     | ns    |
| $\begin{array}{c} t_{\text{h(SD\_MR)}}^{(2)} \\ t_{\text{h(SD\_SR)}}^{(2)} \end{array}$ | 数据输入保持时间                  | 主模式,f <sub>PCLK</sub> = TBD<br>从模式,f <sub>PCLK</sub> = TBD | TBD |     |       |
| t <sub>v(SD_ST)</sub> <sup>(2)(3)</sup>   | 数据输出有效时间                  | 从发送器(使能边沿之后)   |     | TBD |       |
|   | 数值相目 日 X 时间               | f <sub>PCLK</sub> = TBD                                    |     | TBD |       |
| t <sub>h(SD_ST)</sub> <sup>(2)</sup>  | 数据输出保持时间                  | 从发送器(使能边沿之后)   | TBD |     |       |
| t <sub>v(SD_MT)</sub> <sup>(2)(3)</sup>   | 数据输出有效时间                  | 主发送器(使能边沿之后)   |     | TBD |       |
|   | <u> </u>                  | f <sub>PCLK</sub> = TBD                                    | TBD | TBD |       |
| $t_{h(SD\_MT)}^{(2)}$   | 数据输出保持时间                  | 主发送器(使能边沿之后)   | TBD |     |       |


- 1. TBD = 待确定。
- 2. 由设计模拟和/或综合评估得出,不在生产中测试。
- 3. 依赖于f<sub>PCLK</sub>。例如,如果f<sub>PCLK</sub>=8MHz,则T<sub>PCLK</sub>=1/f<sub>PCLK</sub>=125ns。

图47  $I^2$ S从模式时序图(飞利浦协议)<sup>(1)</sup>



- 1. 测量点设置于CMOS电平: 0.3V<sub>DD</sub>和0.7V<sub>DD</sub>。
- 2. 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

### 图48 I<sup>2</sup>S主模式时序图(飞利浦协议)<sup>(1)</sup>



- 1. 测量点设置于CMOS电平: 0.3V<sub>DD</sub>和0.7V<sub>DD</sub>。
- 2. 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

#### SD/SDIO MMC卡主机接口(SDIO)特性

除非特别说明,表54列出的参数是使用环境温度、f<sub>PCLKx</sub>频率和V<sub>DD</sub>供电电压符合表10的条件测量得到。

有关输入输出复用功能引脚(D[7:0]、CMD、CK)的特性详情,参见第5.3.13节。

图49 SDIO高速模式




图50 SD默认模式




表54 SD/MMC接口特性

| 符号                  | 参数                   | 条件        | 最小值 | 最大值 | 单位  |
|---------------------|----------------------|-----------|-----|-----|-----|
| $f_{PP}$            | 数据传输模式下的时钟频率         | CL ≤ 30pF | 0   | TBD | MHz |
| t <sub>W(CKL)</sub> | 时钟低时间                | CL ≤ 30pF | TBD |     |     |
| t <sub>W(CKH)</sub> | 时钟高时间                | CL ≤ 30pF | TBD |     | ns  |
| t <sub>r</sub>      | 时钟上升时间               | CL ≤ 30pF |     | TBD | 115 |
| t <sub>f</sub>      | 时钟下降时间               | CL ≤ 30pF |     | TBD |     |
| tc                  |                      |           |     |     |     |
| CMD, D              | 输入(参照CK)             |           |     |     |     |
| t <sub>ISU</sub>    | 输入建立时间               | CL ≤ 30pF | TBD |     | ns  |
| t <sub>IH</sub>     | 输入保持时间               | CL ≤ 30pF | TBD |     | 115 |
| 在MMC和               | PSD高速模式CMD、D输出(参照CK) |           |     |     |     |
| tov                 | 输出有效时间               | CL ≤ 30pF |     | TBD | no  |
| t <sub>ОН</sub>     | 输出保持时间               | CL ≤ 30pF | TBD |     | ns  |

| 在SD默认模式CMD、D输出(参照CK) |          |           |     |     |    |
|----------------------|----------|-----------|-----|-----|----|
| t <sub>OVD</sub>     | 输出有效默认时间 | CL ≤ 30pF |     | TBD | 20 |
| t <sub>OHD</sub>     | 输出保持默认时间 | CL ≤ 30pF | TBD |     | ns |

1. 参见SDIO CLKCR, SDI时钟控制寄存器,控制CK输出。

#### USB特性

USB(全速)接口已通过USB-IF认证。

表55 USB启动时间

| 符号                       | 参数         | 最大值 | 单位 |
|--------------------------|------------|-----|----|
| t <sub>STARTUP</sub> (1) | USB收发器启动时间 | 1   | μs |


1. 由设计保证,不在生产中测试。

#### 表56 USB直流特性

| 符号                             | 参数                     | 条件                                      | 最小值(1)             | 最大值 <sup>(1)</sup> | 单位 |
|--------------------------------|------------------------|---|--------------------|--------------------|----|
| 输入电平                           |                        |   |                    |                    |    |
| $V_{DD}$                       | USB操作电压 <sup>(2)</sup> |   | 3.0 <sup>(3)</sup> | 3.6                | V  |
| $V_{DI}^{(4)}$                 | 差分输入灵敏度                | I(USBDP, USBDM)                         | 0.2                |                    |    |
| V <sub>CM</sub> <sup>(4)</sup> | 差分共模范围                 | 包含V <sub>DI</sub> 范围                    | 0.8                | 2.5                | V  |
| V <sub>SE</sub> <sup>(4)</sup> | 单端接收器阀值                |   | 1.3                | 2.0                |    |
| 输出电平                           |                        |   |                    |                    |    |
| V <sub>OL</sub>                | 静态输出低电平                | 1.5kΩ的RL接至3.6V <sup>(5)</sup>           |                    | 0.3                | V  |
| V <sub>OH</sub>                | 静态输出高电平                | 15kΩ的RL接至V <sub>SS</sub> <sup>(5)</sup> | 2.8                | 3.6                | V  |

- 1. 所有的电压测量都是以设备端地线为准。
- 2. 为了与USB 2.0全速电气规范兼容,USBDP(D+)引脚必须通过一个1.5kΩ电阻接至3.0~3.6V电压。
- 3. STM32F103xx的正确USB功能可以在2.7V得到保证,而不是在2.7~3.0V电压范围下降级的电气特性。
- 4. 由综合评估保证,不在生产中测试。
- 5. RL是连接到USB驱动器上的负载。

图51 USB时序:数据信号上升和下降时间定义



#### 表57 USB全速电气特性

| 符号               | 参数                  | 条件                              | 最小值 <sup>(1)</sup> | 最大值 <sup>(1)</sup> | 单位 |
|------------------|---------------------|---------------------------------|--------------------|--------------------|----|
| t <sub>r</sub>   | 上升时间 <sup>(2)</sup> | CL ≤ 50pF                       | 4                  | 20                 | ns |
| t <sub>f</sub>   | 下降时间 <sup>(2)</sup> | CL ≤ 50pF                       | 4                  | 20                 | ns |
| t <sub>rfm</sub> | 上升下降时间匹配            | t <sub>r</sub> / t <sub>f</sub> | 90                 | 110                | %  |
| V <sub>CRS</sub> | 输出信号交叉电压            |                                 | 1.3                | 2.0                | V  |

- 1. 由设计保证,不在生产中测试。
- 2. 测量数据信号从10%至90%。更多详细信息,参见USB规范第7章(2.0版)。

# 5.3.17 CAN(控制器局域网络)接口

有关输入输出复用功能引脚(CAN\_TX和CAN\_RX)的特性详情,参见第5.3.13节。

# 5.3.18 12位ADC特性

除非特别说明,表58的参数是使用符合表10的条件的环境温度、f<sub>PCLK2</sub>频率和V<sub>DDA</sub>供电电压测量得到。

注意: 建议在每次上电时执行一次校准。

表58 ADC特性

| 符号                               | 参数                    | 条件                       | 最小值   | 典型值                | 最大值                | 单位                 |
|----------------------------------|-----------------------|--------------------------|---|--------------------|--------------------|--------------------|
| V <sub>DDA</sub>                 | 供电电压                  |                          | 2.4   |                    | 3.6                | V                  |
| V <sub>REF+</sub>                | 正参考电压                 |                          | 2.4   |                    | $V_{DDA}$          | V                  |
| I <sub>VREF</sub>                | 在VREF输入脚上的电压          |                          |   | 160 <sup>(1)</sup> | 220 <sup>(1)</sup> | μA                 |
| f <sub>ADC</sub>                 | ADC时钟频率               |                          | 0.6   |                    | 14                 | MHz                |
| f <sub>S</sub> <sup>(2)</sup>    | 采样速率                  |                          | 0.05  |                    | 1                  | MHz                |
| f <sub>TRIG</sub> <sup>(2)</sup> | 外部触发频率                | f <sub>ADC</sub> = 14MHz |   |                    | 823                | kHz                |
| TRIG                             | 7下印版及9次平              |                          |   |                    | 17                 | 1/f <sub>ADC</sub> |
| V <sub>AIN</sub>                 | 转换电压范围 <sup>(3)</sup> |                          | 0(V <sub>SSA</sub> 或V <sub>REF</sub> -<br>连接到地) |                    | V <sub>REF+</sub>  | V                  |
| R <sub>AIN</sub> <sup>(2)</sup>  | 外部输入阻抗                |                          | 参见公   | 式 <u>1</u> 和表59    |                    | kΩ                 |
| R <sub>ADC</sub> <sup>(2)</sup>  | 采样开关电阻                |                          |   |                    | 1                  | kΩ                 |
| C <sub>ADC</sub> <sup>(2)</sup>  | 内部采样和保持电容             |                          |   |                    | 12                 | pF                 |
| t <sub>CAL</sub> <sup>(2)</sup>  | 校准时间                  | f <sub>ADC</sub> = 14MHz |   | 5.9                |                    | μs                 |
| CAL                              | 仅作的问                  |                          |   | 83                 |                    | 1/f <sub>ADC</sub> |
| t <sub>lat</sub> <sup>(2)</sup>  | 注入触发转换时延 -            | $f_{ADC} = 14MHz$        |   |                    | 0.214              | μs                 |
| чат                              | 江八八四人村八川              |                          |   |                    | 3 <sup>(4)</sup>   | 1/f <sub>ADC</sub> |
| t <sub>latr</sub> <sup>(2)</sup> | 常规触发转换时延              | $f_{ADC} = 14MHz$        |   |                    | 0.143              | μs                 |
| uau .                            | 11790月100万人代 1八日 7年   |                          |   |                    | 2 <sup>(4)</sup>   | 1/f <sub>ADC</sub> |
| ts <sup>(2)</sup>                | <br>  采样时间<br>        | $f_{ADC} = 14MHz$        | 0.107   |                    | 17.1               | μs                 |
| )                                | NG1 #11-2             |                          | 1.5   |                    | 239.5              | 1/f <sub>ADC</sub> |
| t <sub>STAB</sub> <sup>(2)</sup> | 上电时间                  |                          | 0   | 0                  | 1                  | μs                 |
| t <sub>CONV</sub> <sup>(2)</sup> | 总的转换时间(包括采样时间)        | $f_{ADC} = 14MHz$        | 1   |                    | 18                 | μs                 |
| *CONV                            | 芯的特殊时间(色拍木件时间)        |                          | 14~252(采样t                                      | s + 逐步逼            | 近12.5)             | 1/f <sub>ADC</sub> |

- 1. 由综合评估保证,不在生产中测试。
- 2. 由设计保证,不在生产中测试。
- 3. 依据不同的封装, $V_{REF+}$ 可以在内部连接到 $V_{DDA}$ , $V_{REF-}$ 可以在内部连接到 $V_{SSA}$ 。详见第3章。
- 4. 对于外部触发,必须在表58列出的时延中加上一个延迟1/f<sub>PCLK2</sub>。

# 公式1:最大R<sub>AIN</sub>公式

$$\mathsf{R}_{\mathsf{AIN}}\!<\!\frac{\mathsf{T}_{\mathsf{S}}}{\mathsf{f}_{\mathsf{ADC}}\!\times\mathsf{C}_{\mathsf{ADC}}\!\times\mathsf{In}(2^{\mathsf{N}+2})}\!-\mathsf{R}_{\mathsf{ADC}}$$

上述公式(公式1)用于决定最大的外部阻抗,使得误差可以小于1/4 LSB。其中N=12(表示12位分辨率)。 表59  $f_{ADC}$ =14MHz<sup>(1)</sup>时的最大R<sub>AIN</sub>

| T <sub>S</sub> (周期) | t <sub>S</sub> (μs) | 最大R <sub>AIN</sub> (kΩ) |
|---------------------|---------------------|-------------------------|
| 1.5                 | 0.11                | 1.2                     |
| 7.5                 | 0.54                | 10                      |
| 13.5                | 0.96                | 19                      |
| 28.5                | 2.04                | 41                      |
| 41.5                | 2.96                | 60                      |
| 55.5                | 3.96                | 80                      |
| 71.5                | 5.11                | 104                     |
| 239.5               | 17.1                | 350                     |

1. 由设计保证,不在生产中测试。

表60 ADC精度 - 局限的测试条件(1)(2)

| 符号 | 参数     | 测试条件  | 典型值  | 最大值 <sup>(3)</sup> | 单位  |
|----|--------|---|------|--------------------|-----|
| ET | 综合误差   | f <sub>PCLK2</sub> = 56 MHz,                              | ±1.3 | ±2                 |     |
| EO | 偏移误差   | $f_{ADC} = 14 \text{ MHz}, R_{AIN} < 10 \text{ k}\Omega,$ | ±1   | ±1.5               |     |
| EG | 增益误差   | V <sub>DDA</sub> = 3~3.6V,T <sub>A</sub> = 25 °C          | ±0.5 | ±1.5               | LSB |
| ED | 微分线性误差 | 测量是在ADC校准之后进行的  | ±0.7 | ±1                 |     |
| EL | 积分线性误差 | $V_{REF+} = V_{DDA}$                                      | ±0.8 | ±1.5               |     |


- 1. ADC的直流精度数值是在经过内部校准后测量的。
- 2. ADC精度与反向注入电流的关系:需要避免在任何标准的模拟输入引脚上注入反向电流,因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上,(引脚与地之间)增加一个肖特基二极管。
  - 如何正向的注入电流,只要处于第5.3.13节中给出的 $I_{\text{INJ(PIN)}}$ 和 $\Sigma I_{\text{INJ(PIN)}}$ 范围之内,就不会影响ADC精度。
- 3. 由综合评估保证,不在生产中测试。

### 表61 ADC精度<sup>(1)(2)(3)</sup>


| 符号 | 参数     | 测试条件   | 典型值  | 最大值 <sup>(3)</sup> | 单位  |
|----|--------|--|------|--------------------|-----|
| ET | 综合误差   |  | ±2   | ±5                 |     |
| EO | 偏移误差   | f <sub>PCLK2</sub> = 56 MHz,   | ±1.5 | ±2.5               |     |
| EG | 增益误差   | $f_{ADC}$ = 14 MHz, $R_{AIN}$ < 10 k $\Omega$ , $V_{DDA}$ = 2.4~3.6V | ±1.5 | ±3                 | LSB |
| ED | 微分线性误差 | WBBA = 2.4 3.6V<br>  测量是在ADC校准之后进行的                                  | ±1   | ±2                 |     |
| EL | 积分线性误差 |  | ±1.5 | ±3                 |     |

- 1. ADC的直流精度数值是在经过内部校准后测量的。
- 2. 最佳的性能可以在受限的V<sub>DD</sub>、频率、V<sub>REF</sub>和温度范围下实现。
- 3. ADC精度与反向注入电流的关系:需要避免在任何标准的模拟输入引脚上注入反向电流,因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上,(引脚与地之间)增加一个肖特基二极管。
  - 如何正向的注入电流,只要处于第5.3.13节中给出的 $I_{\text{INJ}(PIN)}$ 和 $\Sigma I_{\text{INJ}(PIN)}$ 范围之内,就不会影响ADC精度。
- 4. 由综合评估保证,不在生产中测试。

#### 图52 ADC精度特性



#### 图53 使用ADC典型的连接图




- 1. 有关RAIN、RADC和CADC的数值,参见表58。
- 2. Cparasitic表示PCB(与焊接和PCB布局质量相关)与焊盘上的寄生电容(大约7pF)。较大的Cparasitic数值将降低转换的精度,解决的办法是减小f<sub>ADC</sub>。

### PCB设计建议


依据V<sub>REF+</sub>是否与V<sub>DDA</sub>相连,电源的去藕必须按照图54或图55连接。图中的10nF电容必须是瓷介电容(好的质量),它们应该尽可能地靠近MCU芯片。

图54 供电电源和参考电源去藕线路(V<sub>REF+</sub>未与V<sub>DDA</sub>相连)



1. V<sub>REF+</sub>和V<sub>REF-</sub>输入只出现在100脚以上的产品。

图55 供电电源和参考电源去藕线路(V<sub>REF+</sub>与V<sub>DDA</sub>相连)



1. V<sub>REF+</sub>和V<sub>REF-</sub>输入只出现在100脚以上的产品。

## 5.3.19 DAC电气参数

表62 DAC特性

| 符号                 | 参数   | 最小值 | 典型值  | 最大值                    | 单位  | 注释  |
|--------------------|--|-----|------|------------------------|-----|---|
| V <sub>DD33A</sub> | 模拟供电电压   | 2.4 |      | 3.6                    | V   |   |
| V <sub>DD18D</sub> | 数字供电电压   | 1.6 | 1.8  | 2                      | V   |   |
| V <sub>REF+</sub>  | 参考电压   | 2.4 |      | 3.6                    | V   | V <sub>REF+</sub> 必须始终低于V <sub>DD33A</sub>                              |
| V <sub>SSA</sub>   | 地线   | 0   |      | 0                      | V   |   |
| $R_L$              | 缓冲器打开时的负载电阻  | 5   |      |                        | kΩ  | DAC_OUT和Vssa之间的最小负载电阻   |
| C <sub>L</sub>     | 负载电容   |     |      | 50                     | pF  | 在DAC_OUT引脚上的最大电容  |
| DAC_OUT<br>最小      | 缓冲器打开时低端的<br>DAC_OUT电压   | 0.2 |      |                        | V   | 给出了最大的DAC输出跨度<br>当 V <sub>REF+</sub> =3.6V 对应于 12 位输入数值<br>0x0E0~0xF1C, |
| DAC_OUT<br>最大      | 缓冲器打开时高端的<br>DAC_OUT电压   |     |      | V <sub>REF+</sub> -0.2 | >   | 当 V <sub>REF+</sub> =2.4V 对应于12位输入数值<br>0x155~0xEAB。                    |
|                    | 在静止模式(待机模式)DAC   |     | 425  | 600                    |     | 无负载,输入中值0x800   |
| I <sub>DD</sub>    | 直流消耗<br>(V <sub>DD18D</sub> +V <sub>DD33A</sub> +V <sub>REF+</sub> )         |     | 500  | 700                    | μA  | 无负载,当V <sub>REF+</sub> =3.6V时输入最大值                                      |
| l                  | 在断电模式DAC直流消耗<br>(V <sub>DD18D</sub> +V <sub>DD33A</sub> +V <sub>REF+</sub> ) |     | 5    | 350                    | nA  | 无负载   |
| I <sub>DDQ</sub>   | 在断电模式DAC直流消耗<br>(V <sub>DD33A</sub> +V <sub>REF+</sub> )                     |     | 5    | 200                    | П   | 九贝敦   |
| DNL                | 非线性失真(2个连续代码间的偏差)  |     | ±0.5 |                        | LSB | DAC配置为10位(始终是B1=B0=0)   |
| INL                | 非线性积累(在代码i时测量的数值与代码0和代码1023之间的连线间的偏差)  |     | ±1   |                        | LSB | DAC配置为10位(始终是B1=B0=0)   |
|                    | 偏移误差(代码0x800时测量  |     | ±10  |                        | mV  | DAC配置为10位(始终是B1=B0=0)   |
| 偏移                 | 的数值与理想数值V <sub>REF+</sub> /2<br>之间的偏差)                                       |     | ±3   |                        | LSB | V <sub>REF+</sub> =3.6V时,DAC配置为10位                                      |
| 增益误差               | 增益误差   |     | ±0.5 |                        | %   | DAC配置为10位(始终是B1=B0=0)   |
| 放大器增益              | 开环时放大器的增益  | 80  | 85   |                        | dB  | 5kΩ的负载(最大负载)  |

| tsettling | 设置时间(全范围: 10位输入<br>代码从最小值转变为最大<br>值,DAC_OUT达到其终值<br>的±1 LSB) | 3   | 4   | μѕ   | $C_{LOAD} \le 50 pF$ $R_{LOAD} \ge 5k\Omega$                          |
|-----------|--|-----|-----|------|---|
| 更新速率      | 当输入代码为较小变化时<br>(从数值i变到i+1LSB),得到<br>正确DAC_OUT的最大频率           |     | 1   | MS/s | $C_{LOAD} \le 50 pF$ $R_{LOAD} \ge 5k\Omega$                          |
| twakeup   | 从关闭状态唤醒的时间<br>(PDV18从1变到0)                                   | 6.5 | 10  | μs   | C <sub>LOAD</sub> ≤ 50pF,R <sub>LOAD</sub> ≥ 5kΩ<br>输入代码介于最小和最大可能数值之间 |
| PSRR+     | 供电抑制比(相对于<br>V <sub>DD33A</sub> )(静态直流测量)                    | -67 | -40 | dB   | 没有R <sub>LOAD</sub> ,C <sub>LOAD</sub> ≤ 50pF                         |

<sup>1.</sup> 由综合评估保证,不在生产中测试。

## 5.3.20 温度传感器特性

表63 温度传感器特性

| 符号                                    | 参数                           | 最小值  | 典型值  | 最大值  | 单位    |
|---------------------------------------|------------------------------|------|------|------|-------|
| T <sub>L</sub> <sup>(1)</sup>         | V <sub>SENSE</sub> 相对于温度的线性度 |      | ±1   | ±2   | °C    |
| Avg_Slope <sup>(1)</sup>              | 平均斜率                         | 4.0  | 4.3  | 4.6  | mV/°C |
| V <sub>25</sub> <sup>(1)</sup>        | 在 <b>25℃</b> 时的电压            | 1.34 | 1.43 | 1.52 | V     |
| t <sub>START</sub> (2)                | 建立时间                         | 4    |      | 10   | μs    |
| T <sub>S_temp</sub> <sup>(2)(3)</sup> | 当读取温度时,ADC采样时间               |      |      | 17.1 | μs    |

- 1. 由综合评估保证,不在生产中测试。
- 2. 由设计保证,不在生产中测试。
- 3. 最短的采样时间可以由应用程序通过多次循环决定。

## 6 封装特性

## 6.1 封装机械数据


为了符合环境的需要,ST根据不同的环境等级提供了这些芯片不同等级的ECOPACK®封装。 ECOPACK®规范、等级定义和产品状态可以在www.st.com网站上获得。

ECOPACK®是ST的商标。

图56 建议的PCB设计规则(0.80/0.75mm间距的BGA封装)



图57 LFBGA144 – 144球低剖面窄间距球阵列, 10x10mm, 0.8mm间距, 封装图



1. 图不是按照比例绘制。

表64 LFBGA144 – 144球低剖面窄间距球阵列, 10x10mm, 0.8mm间距, 封装数据

| 标号    |      | 毫米    |       | 英寸 <sup>(1)</sup> |        |        |  |
|-------|------|-------|-------|-------------------|--------|--------|--|
| 170 5 | 最小值  | 典型值   | 最大值   | 最小值               | 典型值    | 最大值    |  |
| Α     |      |       | 1.70  |                   |        | 0.0669 |  |
| A1    | 0.21 |       |       | 0.0083            |        |        |  |
| A2    |      | 1.07  |       |                   | 0.0421 |        |  |
| A3    |      | 0.27  |       |                   | 0.0106 |        |  |
| A4    |      |       | 0.85  |                   |        | 0.0335 |  |
| b     | 0.35 | 0.40  | 0.45  | 0.0138            | 0.0157 | 0.0177 |  |
| D     | 9.85 | 10.00 | 10.15 | 0.3878            | 0.3937 | 0.3996 |  |

| D1  |      | 8.80  |       |        | 0.3465 |        |
|-----|------|-------|-------|--------|--------|--------|
| E   | 9.85 | 10.00 | 10.15 | 0.3878 | 0.3937 | 0.3996 |
| E1  |      | 8.80  |       |        | 0.3465 |        |
| е   |      | 0.80  |       |        | 0.0315 |        |
| F   |      | 0.60  |       |        | 0.0236 |        |
| ddd | 0.10 |       |       | 0.0039 |        |        |
| eee | 0.15 |       |       | 0.0059 |        |        |
| fff | 0.08 |       |       | 0.0031 |        |        |

1. 英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。

图58 LFBGA100 – 低剖面窄间距球阵列, 封装图





表65 LFBGA100 - 低剖面窄间距球阵列, 封装数据

| 4              |       | 毫米    |       |        | 英寸 <sup>(1)</sup> |        |  |
|----------------|-------|-------|-------|--------|-------------------|--------|--|
| 标号             | 最小值   | 典型值   | 最大值   | 最小值    | 典型值               | 最大值    |  |
| Α              |       |       | 1.700 |        |                   | 0.0669 |  |
| A1             | 0.270 |       |       | 0.0106 |                   |        |  |
| A2             |       | 1.085 |       |        | 0.0427            |        |  |
| A3             |       | 0.30  |       |        | 0.0118            |        |  |
| A4             |       |       | 0.80  |        |                   | 0.0315 |  |
| b              | 0.45  | 0.50  | 0.55  | 0.0177 | 0.0197            | 0.0217 |  |
| D              | 9.85  | 10.00 | 10.15 | 0.3878 | 0.3937            | 0.3996 |  |
| D1             |       | 7.20  |       |        | 0.2835            |        |  |
| Е              | 9.85  | 10.00 | 10.15 | 0.3878 | 0.3937            | 0.3996 |  |
| E1             |       | 7.20  |       |        | 0.2835            |        |  |
| е              |       | 0.80  |       |        | 0.0315            |        |  |
| F              |       | 1.40  |       |        | 0.0551            |        |  |
| ddd            |       | 0.12  |       |        | 0.0047            |        |  |
| eee            | 0.15  |       |       | 0.0059 |                   |        |  |
| fff            | 0.08  |       |       | 0.0031 |                   |        |  |
| <b>l</b> (球数目) | 100   |       |       |        |                   |        |  |

1. 英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。

图59 WLCSP, 64球, 4.466 × 4.395 mm, 0.500 mm间距, 晶圆级芯片封装图



- 1. 图不是按照比例绘制。
- 2. 基本数据Z和安装平面是根据球冠的尺寸定义的。

表66 WLCSP, 64球, 4.466 × 4.395 mm, 0.500 mm间距, 晶圆级芯片封装数据

| 标号               |       | 毫米    |       | 英寸 <sup>(1)</sup> |        |        |  |
|------------------|-------|-------|-------|-------------------|--------|--------|--|
| 你亏               | 最小值   | 典型值   | 最大值   | 最小值               | 典型值    | 最大值    |  |
| Α                | 0.585 | 0.535 | 0.635 | 0.0230            | 0.0211 | 0.0250 |  |
| A1               | 0.230 | 0.205 | 0.255 | 0.0091            | 0.0081 | 0.0100 |  |
| A2               | 0.355 | 0.330 | 0.380 | 0.0140            | 0.0130 | 0.0150 |  |
| b <sup>(2)</sup> | 0.320 | 0.290 | 0.350 | 0.0126            | 0.0114 | 0.0138 |  |
| е                | 0.500 |       |       | 0.0197            |        |        |  |
| e1               | 3.500 |       |       | 0.1378            |        |        |  |
| F                | 0.447 |       |       | 0.0176            |        |        |  |
| G                | 0.483 |       |       | 0.0190            |        |        |  |
| D                | 4.466 | 4.446 | 4.486 | 0.1758            | 0.1750 | 0.1766 |  |
| E                | 4.395 | 4.375 | 4.415 | 0.1730            | 0.1722 | 0.1738 |  |
| Н                | 0.250 |       |       | 0.0098            |        |        |  |
| L                | 0.200 |       |       | 0.0079            |        |        |  |
| eee              | 0.05  |       |       | 0.0020            |        |        |  |
| aaa              | 0.10  |       |       | 0.0039            |        |        |  |
| N(球数目)           | 64    |       |       |                   |        |        |  |

- 1. 英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。
- 2. 尺寸的测量条件是,最大球直径与基本数据Z平行。

### 图60 建议的PCB设计规则(0.5mm间距的BGA封装)





图61 LQFP144, 20x20mm, 144脚低剖面方形扁平封装图<sup>(1)</sup>

图62 建议的PCB元件尺寸(1)(2)




- 1. 图不是按照比例绘制。
- 2. 尺寸单位为毫米。

表67 LQFP144, 20x20mm, 144脚低剖面方形扁平封装数据

| += P. |                 | 毫米    |       | 英寸 <sup>(1)</sup> |        |        |  |
|-------|-----------------|-------|-------|-------------------|--------|--------|--|
| 标号    | 最小值             | 典型值   | 最大值   | 最小值               | 典型值    | 最大值    |  |
| Α     |                 |       | 1.60  |                   |        | 0.063  |  |
| A1    |                 | 0.05  | 0.15  |                   | 0.002  | 0.0059 |  |
| A2    | 1.40            | 1.35  | 1.45  | 0.0551            | 0.0531 | 0.0571 |  |
| b     | 0.22            | 0.17  | 0.27  | 0.0087            | 0.0067 | 0.0106 |  |
| С     |                 | 0.09  | 0.20  |                   | 0.0035 | 0.0079 |  |
| D     | 22.00           | 21.80 | 22.20 | 0.8661            | 0.8583 | 0.874  |  |
| D1    | 20.00           | 19.80 | 20.20 | 0.7874            | 0.7795 | 0.7953 |  |
| D3    | 17.50           |       |       | 0.689             |        |        |  |
| Е     | 22.00           | 21.80 | 22.20 | 0.8661            | 0.8583 | 0.874  |  |
| E1    | 20.00           | 19.80 | 20.20 | 0.7874            | 0.7795 | 0.7953 |  |
| E3    | 17.50           |       |       | 0.689             |        |        |  |
| е     | 0.50            |       |       | 0.0197            |        |        |  |
| L     | 0.60            | 0.45  | 0.75  | 0.0236            | 0.0177 | 0.0295 |  |
| L1    | 1.00            |       |       | 0.0394            |        |        |  |
| k     | 3.5°            | 0°    | 7°    | 3.5°              | 0°     | 7°     |  |
| CCC   | occ 0.08 0.0031 |       |       |                   |        |        |  |

1. 英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。

图63 LQFP100,100脚低剖面方形扁平封装图<sup>(1)</sup>




- 1. 图不是按照比例绘制。
- 2. 尺寸单位为毫米。

表68 LQFP100,100脚低剖面方形扁平封装数据

| 七旦  |       | 毫米    |                        |        | 英寸 <sup>(1)</sup> |        |
|-----|-------|-------|------------------------|--------|-------------------|--------|
| 标号  | 典型值   | 最小值   | 最大值                    | 典型值    | 最小值               | 最大值    |
| Α   |       |       | 1.60                   |        |                   | 0.063  |
| A1  |       | 0.05  | 0.15                   |        | 0.002             | 0.0059 |
| A2  | 1.40  | 1.35  | 1.45                   | 0.0551 | 0.0531            | 0.0571 |
| b   | 0.22  | 0.17  | 0.27                   | 0.0087 | 0.0067            | 0.0106 |
| С   |       | 0.09  | 0.20                   |        | 0.0035            | 0.0079 |
| D   | 16.00 | 15.80 | 16.20                  | 0.6299 | 0.622             | 0.6378 |
| D1  | 14.00 | 13.80 | 14.20                  | 0.5512 | 0.5433            | 0.5591 |
| D3  | 12.00 |       |                        | 0.4724 |                   |        |
| E   | 16.00 | 15.80 | 16.20                  | 0.6299 | 0.622             | 0.6378 |
| E1  | 14.00 | 13.80 | 14.20                  | 0.5512 | 0.5433            | 0.5591 |
| E3  | 12.00 |       |                        | 0.4724 |                   |        |
| е   | 0.50  |       |                        | 0.0197 |                   |        |
| L   | 0.60  | 0.45  | 0.75                   | 0.0236 | 0.0177            | 0.0295 |
| L1  | 1.00  |       |                        | 0.0394 |                   |        |
| k   | 3.5°  | 0°    | 7°                     | 3.5°   | 0°                | 7°     |
| CCC |       | 0.08  | 中立++++++ FD ==+-(-1-7) |        | 0.0031            |        |

<sup>1.</sup> 英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。

图65 LQFP64,64脚低剖面方形扁平封装图<sup>(1)</sup> 图66 建议的PCB元件尺寸<sup>(1)(2)</sup>



- 1. 图不是按照比例绘制。
- 2. 尺寸单位为毫米。

表69 LQFP64,64脚低剖面方形扁平封装数据

| 标号 |           | 毫米    |      | 英寸 <sup>(1)</sup> |        |        |  |
|----|-----------|-------|------|-------------------|--------|--------|--|
| 你亏 | 最小值       | 典型值   | 最大值  | 最小值               | 典型值    | 最大值    |  |
| А  |           |       | 1.60 |                   |        | 0.0630 |  |
| A1 | 0.05      |       | 0.15 | 0.0020            |        | 0.0059 |  |
| A2 | 1.35      | 1.40  | 1.45 | 0.0531            | 0.0551 | 0.0571 |  |
| b  | 0.17      | 0.22  | 0.27 | 0.0067            | 0.0087 | 0.0106 |  |
| С  | 0.09      |       | 0.20 | 0.0035            |        | 0.0079 |  |
| D  |           | 12.00 |      |                   | 0.4724 |        |  |
| D1 |           | 10.00 |      |                   | 0.3937 |        |  |
| Е  |           | 12.00 |      |                   | 0.4724 |        |  |
| E1 |           | 10.00 |      |                   | 0.3937 |        |  |
| е  |           | 0.50  |      |                   | 0.0197 |        |  |
| θ  | 0°        | 3.5°  | 7°   | 0°                | 3.5°   | 7°     |  |
| L  | 0.45      | 0.60  | 0.75 | 0.0177            | 0.0236 | 0.0295 |  |
| L1 |           | 1.00  |      |                   | 0.0394 |        |  |
| N  | 引脚数目 = 64 |       |      |                   |        |        |  |

1. 英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。

## 6.2 热特性

芯片的最大结温(T<sub>J</sub>max)一定不能超过表10给出的数值范围。 芯片的最大结温(T<sub>J</sub>max)用摄氏温度表示,可用下面的公式计算:

 $T_J max = T_A max + (P_D max x \Theta_{JA})$ 

其中:

- T<sub>A</sub>max是最大的环境温度,用°C表示,
- Θ<sub>JA</sub> 是封装中结到环境的热阻抗,用°C/W标示,
- P<sub>D</sub>max是P<sub>INT</sub>max和P<sub>I/O</sub>max的和(P<sub>D</sub>max = P<sub>INT</sub>max + P<sub>I/O</sub>max),
- P<sub>INT</sub>max是I<sub>DD</sub>和V<sub>DD</sub>的乘积,用瓦特(Watt)表示,是芯片的最大内部功耗。

P<sub>I/O</sub>max是所有输出引脚的最大功率消耗:

 $P_{I/O}$ max =  $\Sigma$ (VOL x IOL) +  $\Sigma$ ((VDD - VOH) x IOH),

考虑在应用中I/O上低电平和高电平的实际的VOL/IOL和VOH/IOH。

#### 表70 封装的热特性

| 符号  | 参数                                   | 数值 | 单位   |
|-----|--------------------------------------|----|------|
| ΘJΑ | 结到环境的热阻抗——LFBGA144 – 10x10mm/0.5mm间距 | 40 | °C/W |
|     | 结到环境的热阻抗——LQFP144 – 20x20mm/0.5mm间距  | 30 |      |
|     | 结到环境的热阻抗——LFBGA100 – 10x10mm/0.5mm间距 | 40 |      |
|     | 结到环境的热阻抗——LQFP100 – 14x14mm/0.5mm间距  | 46 |      |
|     | 结到环境的热阻抗——LQFP64 – 10x10mm/0.5mm间距   | 45 |      |
|     | 结到环境的热阻抗——WLCSP64                    | 50 |      |

### 6.2.1 参考文档

JESD51-2 集成电路热测量环境条件 - 自然对流(空气静止)。

参见www.jedec.org。

### 6.2.2 选择产品的温度范围

当订购微控制器时,温度范围在订购代码中指定(见表71)。

每个温度范围编号的产品,对应于一个给定的、在最大消耗下可以保障的环境温度,对应于一个给定的最大结温度。

因为一般的应用不会在最大消耗的状态下使用STM32F103xxx,计算真正的功率消耗和结温,可以更好地为选择适合应用范围的器件提供依据。

下面的例子说明如何根据特定的应用计算需要的温度范围。

#### 例1: 高性能应用

假设下面的应用条件:

最大环境温度T<sub>A</sub>max = 82℃(根据JESD51-2标准测量),

 $I_{DD}$ max = 50mA, $V_{DD}$  = 3.5 V,同时最多有20个I/O端口处于输出低电平 $I_{OL}$ =8mA, $V_{OL}$ =0.4V,并且同时最多有8个I/O端口处于输出低电平 $I_{OL}$ =20mA, $V_{OL}$ =1.3V

 $P_{INT}$ max = 50mA x 3.5V = 175mW

 $P_{10}$ max = 20 x 8mA x 0.4V + 8 x 20mA x 1.3 = 272mW

这样得到: P<sub>INT</sub>max = 175mW和 P<sub>IO</sub>max = 272mW

即: P<sub>D</sub>max = 175 + 272 = 447mW

因此: P<sub>D</sub>max = 447mW

根据表70中得到的数据如下计算T<sub>J</sub>max:

对于 LQFP100, 46°C/W

 $T_J$ max = 82°C + (46°C/W x 447mW) = 82°C + 20.6°C = 102.6°C

结果在尾缀为6的版本(-40 < T」 < 105℃)温度范围内。

在这个例子中,最低要订购温度范围尾缀为6的芯片(见表71)。

#### 例2: 高温应用

使用同样的规则,对于具有较小消耗的应用有可能工作在高环境温度下,只要结温处于给定的范围。 假设下面的应用条件:

最大环境温度T<sub>A</sub>max = 115℃(根据JESD51-2标准测量),

 $I_{DD}$ max = 20mA, $V_{DD}$  = 3.5 V,同时最多有20个I/O端口处于输出低电平 $I_{OL}$ =8mA, $V_{OL}$ =0.4V,

 $P_{INT}$ max = 20mA x 3.5V = 70mW

 $P_{IO}$ max = 20 x 8mA x 0.4V = 64mW

这样得到: P<sub>INT</sub>max = 70mW和 P<sub>IO</sub>max = 64mW

即: P<sub>D</sub>max = 70 + 64 = 134mW

因此: P<sub>D</sub>max = 134mW

根据表70中得到的数据如下计算T<sub>J</sub>max:


对于 LQFP100, 46°C/W

 $T_J$ max = 115°C + (46°C/W x 134mW) = 115°C + 6.2°C = 121.2°C

结果在尾缀为7的版本(-40 < T」 < 125℃)温度范围内。


在这个例子中,最低要订购温度范围尾缀为7的芯片(见表71)。

图67 LQFP100 P<sub>D</sub>max对照T<sub>A</sub>



## 7 订货代码

表71 订货代码信息图示



TR = 卷带式包装

关于更多的选项列表(速度、封装等)和其他相关信息,请与邻近的ST销售处联络。

# 8 版本历史

请参考英文版数据手册