

北京航空航天大學



第四次作业-MOSFET(IV+非理想)

张凯丽 kaili_zhang@buaa.edu.cn 2020年11月19日星期四




- 1)器件处于何种偏置时,N 沟道 MOSFET 产生导通电流?(电源电压是 V_{DD})
 - a) $V_{GS} = V_T$, $V_{DS} = V_{DD}$.
 - b) $V_{GS} = V_{DD}$, $V_{DS} = V_T$.

 - d) $V_{GS} = V_T$, $V_{DS} = V_T$.
 - e) $V_{GS} = V_T$, $V_{DS} = 0$.
- 2) 亚阈值摆幅被定义为:
 - a) 使漏电流增加 2 倍所需的栅电压的增加。
 - **b**)使漏电流增加 10 倍所需的栅电压的增加。
 - c) 使漏电流增加 2 倍所需的漏电压的增加。
 - d) 使漏电流增加 10 倍所需的漏电压的增加。
 - e) 使漏电流增加 10 倍所需的源电压的增加。
- 3) 对于长沟道 MOSFET 偏置达到"夹止"后,饱和漏电流随($V_{GS} V_T$)是 如何变化的?
 - a) 呈 $(V_{GS} V_T)^{0.5}$.
 - b) 呈 $(V_{GS} V_T)^{1.0}$.
 - c) 呈 $(V_{GS} V_T)^{1.5}$.
 - d) 呈 $(V_{GS} V_T)^{2.0}$.
 - e) 呈 $(V_{GS} V_T)^{2.5}$.

- 4) 阈值漏电流随 $(V_{Gs} V_T)$ 如何变化?
 - a) $\mathbb{E}[(V_{GS} V_T) / (mk_B T)]^{0.5}$.
 - b) 呈 $[(V_{GS} V_T) / (mk_B T)]^{1.0}$
 - c) 呈 $\ln[(V_{GS} V_T) / (mk_B T)]^{0.5}$.
 - d) 呈 $\ln[(V_{GS} V_T) / (mk_B T)]^{1.0}$.
 - $\mathbb{E}\exp[(V_{GS}-V_T)/(mk_BT)]$.

1952


(1) T=300K 下的理想 MOS 电容, $x_o=1.1$ nm,其能带图如下图所示。所施加的栅极电压使能带弯曲,在 $Si-SiO_2$ 的界面 $E_F=E_i$ 。请利用 δ 耗尽近似,回答下列问题:




- 1a) 画出半导体内部的静电势o作为空间位置函数的曲线。
- 1b) 粗略地画出半导体内部以及氧化层内部的电场作为空间位置函数
- 1c) 半导体中达到平衡了么? 为什么?
- 1d) 粗略地画出半导体内部空穴浓度随位置变化的曲线。
- le) 衬底中的空穴浓度是多少?
- 1f) 表面的空穴浓度是多少?
- $1g) \phi_S = ?$
- 1h) V_G=?
- 1i) 氧化层上的压降 $\Delta \phi_{ox}$?


(1) T=300K 下的理想 MOS 电容, x_o=1.1nm,其能带图如下图所示。所施加的 栅极电压使能带弯曲,在 Si-SiO₂ 的界面 E_F=E_i。请利用δ耗尽近似,回答 下列问题:

la) 画出半导体内部的静电势♦作为空间位置函数的曲线。






1b) 粗略地画出半导体内部以及氧化层内部的电场作为空间位置函数



提示:我们假定氧化层没有电荷,在氧化层-硅表面没有电荷。

(1) T=300K 下的理想 MOS 电容, $x_o=1.1$ nm,其能带图如下图所示。所施加的栅极电压使能带弯曲,在 $Si-SiO_2$ 的界面 $E_F=E_i$ 。请利用 δ 耗尽近似,回答下列问题:




1c) 半导体中达到平衡了么? 为什么?


是的,费米能级是恒定的,但即使金属的费米能级不结合半导体的费米能级(当施加一个门电压时)氧化确保没有电流,因此,金属和半导体的两个独立系统在平衡不同费米水平。

(注意:我们假设光线没有照在半导体上)

1d) 粗略地画出半导体内部空穴浓度随位置变化的曲线。



(1) T=300K 下的理想 MOS 电容, $x_o=1.1$ nm,其能带图如下图所示。所施加的栅极电压使能带弯曲,在 $Si-SiO_2$ 的界面 $E_F=E_i$ 。请利用 δ 耗尽近似,回答下列问题:



1e) 衬底中的空穴浓度是多少?

$$p(x \to \infty) = n_i e^{(E_i - E_F)/k_B T} = 10^{10} e^{0.51/0.026} = 3.3 \times 10^{18} \text{ cm}^{-3}$$
$$p(x \to \infty) = 3.3 \times 10^{18} \text{ cm}^{-3}$$

1f) 表面的空穴浓度是多少?

$$p(x=0) = n_i e^{(E_i - E_F)/k_B T} = 10^{10} e^0 = 1 \times 10^{10}$$
$$p(x=0) = 10^{10} \text{ cm}^{-3}$$

$$1g) \phi_S = ?$$

$$\phi_S = \phi(x = 0) - \phi(x \to \infty) = 0.51 \text{ V}$$


1h) $V_G=?$

金属中的费米电平与半导体中的费米电平对齐,因此栅电压必须为零。

(注:在氧化物和V_c=0的半导体上存在电压降这一事实表明 金属和半导体之间存在工作功能差异。)

(1) T=300K 下的理想 MOS 电容, $x_o=1.1$ nm,其能带图如下图所示。所施加的栅极电压使能带弯曲,在 $Si-SiO_2$ 的界面 $E_F=E_i$ 。请利用 δ 耗尽近似,回答

下列问题:



1i) 氧化层上的压降 $\Delta \phi_{ox}$?

$$\mathcal{E}_{S} = \sqrt{\frac{2qN_{A}\phi_{S}}{K_{S}\varepsilon_{0}}}$$

$$K_{O}\mathcal{E}_{ox} = K_{S}\mathcal{E}_{S}$$

SO

$$\mathcal{E}_{ox} = \frac{K_{s}}{K_{o}} \sqrt{\frac{2qN_{A}\phi_{s}}{K_{s}\varepsilon_{0}}}$$

氧化层的电压降为:

或者可以写为:

$$\Delta \phi_{ox} = x_0 \mathcal{E}_{ox} = x_0 \frac{K_S}{K_{ox}} \sqrt{\frac{2qN_A \phi_S}{K_S \varepsilon_0}}$$

$$\Delta \phi_{ox} = \frac{x_0}{K_O \varepsilon_0} \sqrt{2qK_S \varepsilon_0 N_A \phi_S} = -\frac{Q_B(\phi_S)}{C_{ox}}$$

其中 $Q_B(\Phi_s)$ 是半导体中的耗尽电荷(C/cm^2), C_{ox} 是氧化电荷(F/cm^2). 代入数值有:

$$C_{ox} = \frac{K_o \varepsilon_0}{x_c} = \frac{3.9 \times 8.854 \times 10^{-14}}{1.1 \times 10^{-7}} = 3.6 \times 10^{-6} \text{ F/cm}^2$$

We found the doping density in 1e) and the surface potential in 1g), so

$$Q_D = -\sqrt{2qK_S\varepsilon_0N_A\phi_S} = -\sqrt{2\times1.6\times10^{-19}\times11.8\times8.854\times10^{-14}\times3.3\times10^{18}\times0.51}$$

$$Q_D = -7.5 \times 10^{-7} \text{ C/cm}^2$$

$$\Delta \phi_{ox} = -\frac{Q_D(\phi_s)}{C} = \frac{7.5 \times 10^{-7}}{3.6 \times 10^{-6}} = 0.21$$

$$\Delta \phi_{ox} = 0.21 \,\mathrm{V}$$



(2) p型 Si 衬底 MOS 电容拥有以下参数:

衬底掺杂浓度: N_A =2.7×10¹⁸cm⁻³、氧化层厚度: x_o =1.1 nm, K_o =3.9,QF=0(没有电荷在氧化物-Si 的表面)、T=300K、 V_G =1V。并假设该结构是理想化的,无金属-半导体功函数的差异。根据理论计算决定以下参数。你可以使用耗尽或者δ耗尽近似进行这些计算。

- 3a) 平带电压, V_{FB}
- 3b) 表面静电势φs。
- 3c) 氧化物的电场 Eox
- 3d) 硅表面的电场 Es
- 3e) 耗尽区厚度 WD
- 3f) 硅衬底的电荷 Qs (C/cm²)
- 3g) 栅极电荷 QG (C/cm²)
- 3h) 氧化物上的电压降
- 3i) MOS 电容上的阈值电压



(2) p型Si衬底MOS电容拥有以下参数:

衬底掺杂浓度: N_A =2.7× 10^{18} cm⁻³、氧化层厚度: x_o =1.1 nm, K_o =3.9,QF=0(没有电荷在氧化物-Si 的表面)、T=300K、 V_G =1V。并假设该结构是理想化的,无金属-半导体功函数的差异。根据理论计算决定以下参数。你可以使用耗尽或者δ耗尽近似进行这些计算。

3a) 平带电压, V_{FB}

V_{ER}=0, 因为在表面没有功函数的差异,也没有电荷。

3b) 表面静电势φs。

$$V_{G} = \phi_{S} + \Delta \phi_{ox} = \phi_{S} - \frac{Q_{S}(\phi_{S})}{C_{ox}} = \phi_{S} + \frac{\sqrt{2qK_{S}\varepsilon_{0}N_{A}}}{C_{ox}}\sqrt{\phi_{S}}$$

(我们假设半导体中所有的电荷都是耗尽电荷 没有倒置电荷。稍后将检查此假设。)

$$V_G = \phi_S + \beta \sqrt{\phi_S} \qquad \beta = \frac{\sqrt{2qK_S}\varepsilon_0 N_A}{C_{ox}} = 0.303$$

$$\phi_S + \beta \sqrt{\phi_S} - V_G = 0 \text{ is a quadratic equation for } \sqrt{\phi_S}$$

$$\sqrt{\phi_S} = \frac{-\beta \pm \sqrt{\beta^2 + 4V_G}}{2} \text{ (take positive sign. Since there is a positive gate voltage, we should get a positive surface potential.)}$$

Putting in numbers, we find:

 $\phi_s = 0.74 \text{ V}$

Is this greater than $2\phi_E$?

$$\phi_F = \frac{k_B T}{q} \ln \left(\frac{N_A}{n_i} \right) = 0.026 \times \ln \left(\frac{2.7 \times 10^{18}}{10^{10}} \right) = 0.505$$

 $2\phi_F = 1.01 \text{ V}$

Our use of the depletion approximation for $Q_{_S}(\phi_{_S})$ in the first equation is justified, and

 $\phi_{\rm s} = 0.74 \, {\rm V}$

3c) 氧化物的电场 Eox

因为这里没有金属-半导体功函数差异,栅极电压仅仅1V(没有内建电压),则氧化层-硅表面的电压为0.74V,因此

$$\mathcal{E}_{ox} = \frac{V_G - \phi_S}{x_0} = \frac{1 - 0.74}{1.1 \times 10^{-7}} = 2.4 \times 10^6 \text{ V/cm}$$

Alternatively, we could do it another way.

Gauss's Law gives: $K_0 \varepsilon_0 \mathcal{E}_{ox} = -Q_S = -Q_B = \sqrt{2qK_S \varepsilon_0 N_A \phi_S}$

$$Q_{B} = -\sqrt{2qK_{S}\varepsilon_{0}N_{A}\phi_{S}} = -\sqrt{2\times1.6\times10^{-19}\times11.8\times8.854\times10^{-14}\times2.7\times10^{18}\times0.74}$$

 $Q_{\rm B} = -8.17 \times 10^{-7} \text{ C/cm}^2$

$$\mathcal{E}_{ox} = -\frac{Q_B}{\kappa_{ox} \varepsilon_0} = \frac{8.17 \times 10^{-7}}{4 \times 8.854 \times 10^{-14}} = 2.35 \times 10^6$$

 $\mathcal{E}_{ox} = 2.3 \times 10^6 \text{ V/cm}$

(slight round-off error gives different answers)

3d) 硅表面的电场 Es

At the oxide-Si interface, we have: $K_0 \varepsilon_0 \mathcal{E}_{ar} = K_s \varepsilon_0 \mathcal{E}_{s}$

$$\mathcal{E}_{S} = \frac{K_{O}}{K_{S}} \mathcal{E}_{ox} = \frac{3.9}{11.8} (2.4 \times 10^{6}) = 7.9 \times 10^{5}$$

 $\mathcal{E}_{s} = 7.9 \times 10^{5} \text{ V/cm}$

3e) 耗尽区厚度 WD

$$W_D = \sqrt{\frac{2K_S \varepsilon_0}{qN_A} \phi_S} = \sqrt{\frac{2 \times 11.8 \times 8.854 \times 10^{-14}}{1.6 \times 10^{-19} \times 2.7 \times 10^{18}} \times 0.74}$$

$$W_D = 1.89 \times 10^{-6} \text{ cm}$$

$$W_D = 18.9 \text{ nm}$$



(2) p型Si衬底MOS电容拥有以下参数:

衬底掺杂浓度: N_A =2.7× 10^{18} cm⁻³、氧化层厚度: x_o =1.1 nm, K_o =3.9,QF=0(没有电荷在氧化物-Si 的表面)、T=300K、 V_G =1V。并假设该结构是理想化的,无金属-半导体功函数的差异。根据理论计算决定以下参数。你可以使用耗尽或者δ耗尽近似进行这些计算。

f) 硅衬底的电荷 Qs (C/cm²)

$$Q_S = -8.17 \times 10^{-7} \text{ C/cm}^2$$

g) 栅极电荷 QG (C/cm²)

电荷平衡决定栅上的电荷必须与半导体上的电荷相等或相反(在氧化物-硅界面上没有电荷)

$$Q_G = -Q_S = +8.17 \times 10^{-7} \text{ C/cm}^2$$

h) 氧化物上的电压降

$$V_G = \Delta \phi_{ox} + \phi_S$$

$$\Delta \phi_{ox} = V_G - \phi_S = 1 - 0.77 = 0.23 \text{ V}$$

$$\Delta \phi_{ox} = 0.23 \text{ V}$$

i) MOS 电容上的阈值电压


$$V_{T} = 2\phi_{F} - \frac{Q_{B}(2\phi_{F})}{C_{ox}} = 1.01 + \frac{\sqrt{2qK_{S}\varepsilon_{0}N_{A}(1.01)}}{C_{ox}}$$

$$V_{T} = 1.01 + 0.304 = 1.314 \text{ V}$$

$$V_{T} = 1.314 \text{ V}$$



(3) 真正的晶体管在源极和漏极处有寄生串联电阻。如下图所示,其结果是施加在器件的端子上的电压不是本征器件端子上的电压



- 5a) 修改平方律 MOSFET 方程,以包括源极和漏极串联电阻的影响
- 5b) 串联电阻对线性区和饱和区漏极电流的影响是不同的。解释 Rs 和 Rp 如何影响线性区漏极电流和饱和区漏极电流

3a) 平方律中的电压是内建电压,不是施加在器件端子上的电压,使用质数来表示固有电压:

$$I_{D} = \frac{W \overline{\mu}_{n} C_{ox}}{L} \left[(V'_{GS} - V_{T}) V'_{DS} - \frac{{V'_{DS}}^{2}}{2} \right] \quad 0 \le V'_{DS} < V_{Dsat} \quad V'_{GS} \ge V_{T}$$


$$I_{D} = \frac{W \overline{\mu}_{n} C_{ox}}{2L} (V'_{GS} - V_{T})^{2} \quad V'_{DS} \ge V_{Dsat} \quad V'_{GS} \ge V_{T}$$

注意到 我们用 V_{GS} 来代替 V_{GS} 以及 V_{DS} 来代替 V_{GS} ,是因为因为串联电阻,固有**源不接地**。简单的电路分析给出了作为的固有电压

$$\begin{split} &V_{\scriptscriptstyle GS}' = V_{\scriptscriptstyle G} - I_{\scriptscriptstyle D} R_{\scriptscriptstyle S} \\ &V_{\scriptscriptstyle DS}' = V_{\scriptscriptstyle DS} - I_{\scriptscriptstyle D} \left(R_{\scriptscriptstyle S} + R_{\scriptscriptstyle D}\right) \end{split}$$



(3) 真正的晶体管在源极和漏极处有寄生串联电阻。如下图所示,其结果是施加在器件的端子上的电压不是本征器件端子上的电压



5b) 串联电阻对线性区和饱和区漏极电流的影响是不同的。解释 Rs 和 RD 如何影响线性区漏极电流和饱和区漏极电流

从线性区域开始并且假定 V_{GS}^{\prime} 2/2可以被忽略:

$$\begin{split} I_{D} &= \frac{W \overline{\mu}_{n} C_{ox}}{L} \left(V'_{GS} - V_{T} \right) V'_{DS} = \frac{W \overline{\mu}_{n} C_{ox}}{L} \left(V'_{GS} - V_{T} \right) \left[V_{DS} - I_{D} \left(R_{S} + R_{D} \right) \right] \\ &\stackrel{\rightleftharpoons}{\rightleftharpoons} \stackrel{\searrow}{\searrow} : \quad \alpha = \frac{W \overline{\mu}_{n} C_{ox}}{L} \\ I_{D} &= \alpha \left(V'_{GS} - V_{T} \right) \left[V_{DS} - I_{D} \left(R_{S} + R_{D} \right) \right] \\ I_{D} &= \alpha \left(V'_{GS} - V_{T} \right) V_{DS} - \alpha \left(V'_{GS} - V_{T} \right) I_{D} \left(R_{S} + R_{D} \right) \\ I_{D} &= \frac{\alpha \left(V'_{GS} - V_{T} \right) V_{DS}}{1 + \alpha \left(V'_{GS} - V_{T} \right) \left(R_{S} + R_{D} \right)} = \frac{V_{DS}}{\frac{1}{\alpha \left(V'_{GS} - V_{T} \right)} + \left(R_{S} + R_{D} \right)} \end{split}$$

Note that

$$I_D = \frac{W\overline{\mu}_n C_{ox}}{L} \left(V_{GS}' - V_T \right) V_{DS}' = \frac{V_{DS}'}{R_{CH}}$$

where

$$R_{CH} = \frac{1}{\alpha \left(V_{GS}' - V_T \right)}$$

is the resistance of the channel. Finally, we find:

$$I_{D} = \frac{V_{DS}}{R_{CH} + \left(R_{S} + R_{D}\right)}$$



从直觉上讲,这就是我们的期望。 在没有串联电阻的情况下,我们只有一个沟道电阻。在存在串联电阻的情况下,在线性区域中测得的电阻

$$R_{meas} = \frac{V_{DS}}{I_{D}}$$

是固有通道电阻和两个串联电阻的总和。

现在考虑饱和区域。 如果

$$V'_{DS} = V_{DS} - I_D (R_S + R_D) > V_{Dsat}$$

然后我们就饱和了

$$I_{\scriptscriptstyle D} = \frac{W\overline{\mu}_{\scriptscriptstyle B} C_{\scriptscriptstyle ox}}{2L} \big(V_{\scriptscriptstyle GS}' - V_{\scriptscriptstyle T}\big)^2 = I_{\scriptscriptstyle D} = \frac{W\overline{\mu}_{\scriptscriptstyle B} C_{\scriptscriptstyle ox}}{2L} \big(V_{\scriptscriptstyle GS} - I_{\scriptscriptstyle D} R_{\scriptscriptstyle S} - V_{\scriptscriptstyle T}\big)^2$$

因此如果VDS足够大,RD不用考虑的情况下。 本征器件的电流(没有串联电阻)会是:


$$I_{\scriptscriptstyle D}^{\scriptscriptstyle i} = \frac{W\overline{\mu}_{\scriptscriptstyle n}C_{\scriptscriptstyle ox}}{2L} \big(V_{\scriptscriptstyle GS}-V_{\scriptscriptstyle T}\big)^2$$

SO

$$\frac{I_{D}}{I_{D}^{i}} = \left(\frac{V_{GS} - I_{D}R_{S} - V_{T}}{V_{GS} - V_{T}}\right)^{2}$$

$$\frac{I_D}{I_D^i} = \left(1 - \frac{I_D R_S}{\left(V_{GS} - V_T\right)}\right)^2$$

当跨源串联电阻的电压降可与栅极过驱动相当时,则饱和电流减小。线性和饱和区域中串联电阻对IV特性的影响如下所示。



源极和漏极串联电阻会增加线性区域电阻,而源极串联电阻 会降低饱和电流。

(2) MOSFET 非理想



- (1) 一个现代 Si 晶体管的平带电压是非零的,请问主要原因是以下哪个选项?
 - (A) 氧化物中的电荷
 - (B) 在栅-氧化物界面上充电
 - (C) 在氧硅界面上充电
 - (D) 栅极与 Si 的功函数不同
 - (E) 半导体中的不均匀掺杂
- (2) 假设氧化层中有片状电荷。在什么位置它对阈值电压有最大的影响?
 - (A) 在金属-氧化物表面
 - (B) 在氧化物-半导体表面
 - (C) 在远离氧化物-半导体表面一个德拜长度的位置
 - (D) 在氧化物的中间,在金属-半导体中间一半的位置
 - (E) 这种效果与电荷表的位置无关
- (3) 氧化物中的钠离子对 MOS-C 有什么影响?
 - (A) 它们改变了氧化物的电子亲和能
 - (B) 它们改变了氧化物的功函数
 - (C) 它们把氧化物刻蚀掉
 - (D) 它们导致阈值电压的变化,其幅度随时间而变化
 - (E) 增加氧化物的电导率(即降低电阻率)

(2) MOSFET_非理想



- (1) 在氧化物和半导体的界面上经常有一层"固定电荷"。(固定电荷是指不随表面电势 φs 变化的电荷)。假设氧化层厚度为 1.5mm, 相对介电常数为 4.0。请回答下面的问题。
- 1a) 假设存在 Q_F/q=10¹¹ cm⁻² 的固定电荷。解释固定电荷如何改变阈值电压。 这个偏移的方向是什么(例如,它是正的还是负的电压偏移?)
- 1b)(100)晶向 Si 表面上每厘米的原子数为 $N_s = 6.81 \times 10^{-14}$ cm⁻²。假设每个原子都有一个带电的悬空键,那么存在一个固定的 $Q_F/q=6.81 \times 10^{14}$ cm⁻² 电荷。现在的电压偏移量是多少?
- 1a)氧化物上的电压降发生一定程度的改变:

$$\Delta V = -\frac{Q_F}{C_{ox}}$$

$$C_{ox} = \frac{K_o \varepsilon_0}{x_o} = \frac{4.0 \times 8.854 \times 10^{-14}}{1.5 \times 10^{-7}} = 2.36 \times 10^{-6}$$

$$\Delta V = -\frac{Q_F}{C_{ox}} = -\frac{1.6 \times 10^{-19} \times 10^{11}}{2.36 \times 10^{-6}} = -6.8 \times 10^{-3} \text{ V}$$

$$\Delta V = -6.8 \times 10^{-3} \text{ V}$$

穿过氧化物的电压降的变化使 V_T 移位。这个移位是负的。如果我们处理的是一个N-MOSFET,那么阈值电压将会小一点(符号为正)。如果我们处理的是P-MOSFET,阈值电压也是一个更负的。在氧化物-硅界面的电荷降低了N-MOSFET的 V_T 大小,增加了P-MOSFET的 V_T 大小。

注意,以今天的标准,这是一个相当大的电荷,高质量栅氧化物可以有10倍少的固定电荷。但在20世纪70年代后期,该QF的氧化物厚度为100nm,相应的电压位移要大得多(约0.45V)。

(2) MOSFET_非理想



1b)(100)晶向 Si 表面上每厘米的原子数为 $N_s = 6.81 \times 10^{-14}$ cm⁻²。假设每个原子都有一个带电的悬空键,那么存在一个固定的 $Q_F/q=6.81 \times 10^{14}$ cm⁻² 电荷。现在的电压偏移量是多少?

1b)氧化物上的电压降发生一定程度的改变:

$$\Delta V = -\frac{Q_F}{C_{ox}} = \frac{1.6 \times 10^{-19} \times 6.81 \times 10^{14}}{2.36 \times 10^{-6}} = -46 \text{ V}$$

$$\Delta V = -46 \text{ V}$$

没有SiO₂钝化(例如网化)超过99.9%的悬空键的显着能力,MOSFET技术将无法实现。