UNIVERSIDAD MARIANO GÁLVEZ DE GUATEMALA

Facultad de Ingeniería en Sistemas de Información
Ingeniería en Sistemas

PROYECTO

Editor y Simulador de Autómatas Finitos con Reducción por el Método de Arden

Curso: Autómatas y Lenguajes Formales
Sección: C

Catedrático: Ing. Danilo Andrés Escolín Rodríguez

Integrantes:
Pablo Pichardo — Carné: 3190-24-19124
Homar Torres Franco — Carné: 3190-24-13372
Diego Alejandro López Sequeira — Carné: 3190-24-1653
Hartwin Alexander Botello López — Carné: 3190-24-1865
Jeshua Andreé Girón Pérez — Carné: 3190-24-2965

Guatemala, Octubre de 2026

Índice

Índice 2

1. Objetivos del Proyecto 4

2. Descripción General del Sistema 4

3. Manual de Usuario — Flujo de Ejecución 5

3.1 Compilación y Ejecución del Proyecto . . . 5

3.2 Creación de Estados y Transiciones (Lienzo Interactivo) . . . 5

3.3 Marcado de Estados de Aceptación . . . 7

3.4 Motor de Simulación de Cadenas . . . 9

3.5 Algoritmo de Eliminación de Estados (Reducción de Arden) . . . 11

3.6 Verificación de Equivalencia AFD ↔ Expresión Regular . . . 13

3.7 Extras (Clase 6): Complemento, Minimización y Comparación . . . 14

4. Arquitectura del Software — Diagramas UML 17

4.1 Diagrama de Clases UML — Versión Original . . . 17

Diagrama 1 — Arquitectura Original (MVC base) . . . 18

4.2 Diagrama de Clases UML — Versión Extendida (con Extras de Clase 6) . . . 19

Diagrama 2 — Arquitectura Extendida (Complemento, Minimización y Verificación de Equivalencia) . 20

4.3 Explicación de las Estructuras de Datos Utilizadas para la Representación del Grafo y el Algoritmo de Reducción . . . 21

5. Conclusiones 22

6. Anexos 23

Anexo A — Diagrama de Gantt del Proyecto (7 semanas) . . . 24

Anexo B — Estructura de Paquetes 25

1. Objetivos del Proyecto

Aplicar de forma práctica la equivalencia entre Lenguajes Regulares, Autómatas Finitos y Expresiones Regulares.

Implementar algoritmos de reducción de grafos (eliminación de estados / Lema de Arden) y manipulación algebraica de cadenas.

Desarrollar software con arquitectura limpia y componentes visuales en Java, siguiendo el patrón Modelo-Vista-Controlador (MVC).

2. Descripción General del Sistema

El sistema es una aplicación de escritorio en Java (Swing + JGraphX) que permite construir Autómatas Finitos Deterministas (AFD) de forma gráfica, simular el reconocimiento de cadenas sobre ellos, convertirlos automáticamente a una Expresión Regular equivalente mediante el algoritmo de eliminación de estados y el Lema de Arden, y verificar que dicha expresión regular reconozca exactamente el mismo lenguaje que el autómata original. El proyecto se organiza en cuatro módulos funcionales principales:

- **Editor e interfaz gráfica (lienzo interactivo):** creación de estados, transiciones dirigidas, marcado del estado inicial y de los estados de aceptación, y edición básica (mover, editar, eliminar).
- **Motor de simulación y evaluación:** ingreso de una cadena, recorrido animado del AFD resaltando el estado actual, e indicación de si la cadena es ACEPTADA o RECHAZADA.
- **Algoritmo de eliminación de estados (conversión a Regex):** normalización del autómata (q_start y q_accept con transiciones épsilon), reducción iterativa aplicando $R_{ik}' = R_{ik} \cup (R_{ij} \cdot (R_{jj})^* \cdot R_{jk})$, y despliegue animado del resultado.
- **Verificación de equivalencia:** evaluación de una misma cadena tanto en el AFD como en la expresión regular obtenida (motor java.util.regex), comprobando que ambos resultados coincidan.

Adicionalmente, como parte de los **Extras (Clase 6)**, se incorporaron funcionalidades de cierre de propiedades de lenguajes regulares: obtención del autómata complemento, minimización del AFD y comparación de equivalencia entre dos autómatas distintos.

3. Manual de Usuario — Flujo de Ejecución

A continuación se documenta, paso a paso y con evidencia gráfica, el flujo completo de uso de la aplicación: desde la compilación del proyecto hasta la verificación de equivalencia y las funcionalidades adicionales de la Clase 6.

3.1 Compilación y Ejecución del Proyecto



Figura 1 — Empaquetado del proyecto (mvn clean package)
Al ejecutar **mvn clean package** desde la terminal, Maven compila el proyecto y genera en la carpeta **target/** el archivo unificado (fat-jar) **Automata...PSHOT.jar** de aproximadamente 892 KB, el cual incluye la librería JGraphX embebida. Este archivo permite ejecutar la aplicación de forma independiente, fuera del IDE, mediante el comando **java -jar**, confirmando así que la arquitectura Maven y el gestor de dependencias funcionan correctamente (BUILD SUCCESS).

3.2 Creación de Estados y Transiciones (Lienzo Interactivo)




Figura 2 — Agregar estados con doble clic
Al hacer doble clic sobre el lienzo se agregan nuevos estados (Q). El primer estado creado se marca automáticamente como **estado inicial** (círculo verde, q0); los estados subsiguientes (q1, q2, …) se muestran en azul por defecto.



Figura 3 — Asignación del símbolo de una transición
Al hacer doble clic —de forma pausada— sobre un estado se despliega el cuadro de diálogo "Entrada", donde el usuario escribe el símbolo del alfabeto (Σ) correspondiente a la transición, en este caso el símbolo "1".




Figura 4 — Resultado: transición reflexiva sobre q0
Tras aceptar el símbolo ingresado en la Figura 3, se dibuja automáticamente la transición reflexiva (self-loop) etiquetada con "1" sobre el estado q0.




Figura 5 — Conexión entre dos estados
Haciendo doble clic sobre un estado y arrastrando hacia otro se crea una transición dirigida entre ambos, asignando su símbolo mediante el mismo cuadro de diálogo. Aquí se muestra la transición q0 → q1 con el símbolo "0", además de la transición reflexiva "1" ya existente sobre q0.




Figura 6 — Eliminar un estado y sus transiciones
Darle doble clic **rápido** a un estado despliega un cuadro de diálogo de confirmación ("Eliminar el estado q0 y todas sus transiciones?"). Al presionar **"Sí"**, el estado y todas las transiciones conectadas a él se eliminan del lienzo; esto es distinto del doble clic pausado (Figura 3), que abre el cuadro de diálogo para asignar el símbolo de una transición.

3.3 Marcado de Estados de Aceptación




Figura 7 — Estado de aceptación (F)
Con clic derecho sobre un estado, este se convierte en **estado de aceptación**, representado gráficamente con un doble círculo. En la imagen, q2 ya ha sido marcado como estado final y cuenta con transiciones reflexivas para los símbolos "0" y "1".

3.4 Motor de Simulación de Cadenas




Figura 8 — Simulación de una cadena aceptada
En el panel "Simulación de Cadena" se ingresa la cadena a evaluar (por ejemplo, **1101**) y se presiona el botón "Simular". El sistema procesa la cadena símbolo a símbolo sobre el AFD construido y despliega el resultado; en este caso, **ACEPTADA**.




Figura 9 — Recorrido animado — estado actual resaltado
Durante la simulación, el estado que se encuentra siendo procesado en cada paso se resalta dinámicamente (color amarillo) sobre el diagrama del AFD, permitiendo visualizar en tiempo real la ruta que sigue la cadena a través de las transiciones.




Figura 10 — Recorrido animado — paso intermedio
Continuación de la animación de la Figura 9: el resaltado amarillo avanza de estado en estado conforme se consume cada carácter de la cadena, hasta detenerse en el estado correspondiente al último símbolo procesado.




Figura 11 — Simulación de una cadena rechazada
Al simular la cadena **1100**, el recorrido finaliza en un estado que no pertenece al conjunto de estados de aceptación, por lo que el sistema reporta correctamente el resultado **RECHAZADA**.

3.5 Algoritmo de Eliminación de Estados (Reducción de Arden)

El panel "Reducción por Arden" implementa el algoritmo de eliminación de estados descrito en la especificación del proyecto: normalización del autómata con q_start/q_accept, aplicación iterativa de la fórmula R_ik' = R_ik ∪ (R_ij · (R_jj)* · R_jk) y animación visual de cada eliminación, hasta obtener una única transición entre q_start y q_accept.




Figura 12 — Expresión regular resultante
Al presionar el botón **"Reducir"**, el sistema ejecuta la reducción iterativa y despliega la **Expresión Regular** equivalente al AFD original: **(1)*0(0)*1(0,1)***.




Figura 13 — Confirmación del resultado de la reducción
El panel de resultados mantiene visible la expresión regular obtenida **(1)*0(0)*1(0,1)***, confirmando la consistencia del cálculo tras la reducción.



Figura 14 — Grafo reducido a una sola transición
Sobre el lienzo, el algoritmo elimina progresivamente los estados intermedios y actualiza las etiquetas de las aristas restantes, hasta dejar el grafo reducido a una única transición desde el estado inicial hacia **q_accept**, etiquetada con la expresión regular final. Esto corresponde al Paso 3 (animación visual) y Paso 4 (resultado final) del algoritmo.




Figura 15 — Restaurar vista del autómata original

El botón **"Restaurar vista"** regresa el lienzo al AFD original de 3 estados (q0, q1, q2) construido por el usuario, sin perder la expresión regular ya calculada.

3.6 Verificación de Equivalencia AFD ↔ Expresión Regular

Este módulo evalúa una misma cadena tanto en el AFD (mediante simulación) como en la expresión regular obtenida (mediante el motor **java.util.regex** de Java), comparando ambos resultados para comprobar la correcta equivalencia entre autómata y expresión regular.




Figura 16 — Verificación exitosa (resultados coinciden)
Para la cadena **1101**, tanto el AFD como la expresión regular reportan **ACEPTADA**, y el sistema confirma "Coinciden ✓", validando la corrección de la conversión AFD → Regex para este caso de prueba.



Figura 17 — Caso de prueba con discrepancia detectada
Al probar la cadena **1011**, el AFD reporta **ACEPTADA** mientras que la expresión regular reporta **RECHAZADA**; el propio módulo de verificación señala "NO coinciden – hay un bug en el pipeline". *Este resultado se documenta de forma transparente porque evidencia el valor del módulo de verificación de equivalencia como mecanismo de control de calidad: permitió detectar un caso límite en el que la expresión regular generada no cubre exactamente el mismo lenguaje que el AFD, quedando identificado como punto de revisión sobre la fórmula de reducción de Arden o sobre la traducción de la notación (0,1) a sintaxis de java.util.regex.*

3.7 Extras (Clase 6): Complemento, Minimización y Comparación

Además de los cuatro requerimientos funcionales base, se añadió un panel de "Extras" con operaciones de cierre sobre lenguajes regulares vistas en la Clase 6: obtención del autómata complemento, minimización del AFD y comparación de equivalencia entre dos autómatas.




Figura 18 — Panel de funcionalidades adicionales
El panel "Extras (Clase 6)" ofrece tres botones: **Ver Complemento**, **Ver AFD Mínimo** y **Comparar con otro autómata…**.




Figura 19 — Autómata complemento
Al presionar **"Ver Complemento"**, el sistema invierte el conjunto de estados de aceptación del AFD original: los estados que antes no eran de aceptación pasan a serlo y viceversa. En la imagen, q0 y q1 son ahora estados de aceptación (doble círculo) y q2 deja de serlo, generando el autómata que reconoce el complemento del lenguaje original.




Figura 20 — Autómata mínimo (vista parcial)
Al presionar **"Ver AFD Mínimo"**, el sistema agrupa los estados equivalentes en clases (por ejemplo, la clase **C2** mostrada aquí) aplicando un algoritmo de minimización por partición de estados, reduciendo el autómata a su forma canónica con el menor número de estados posible.




Figura 21 — Nuevo autómata para pruebas de comparación
Para probar la funcionalidad **"Comparar con otro autómata…"**, se construyó un segundo AFD independiente de 6 estados (q0–q5) con su propio estado inicial y sus propios estados de aceptación (q2, q3 y q4), sobre el alfabeto {0,1}.

Al presionar **"Comparar con otro autómata…"**, la aplicación despliega el explorador de archivos nativo del sistema operativo para que el usuario seleccione el archivo .afd contra el cual desea comparar el autómata actualmente cargado en el lienzo. En la carpeta de trabajo **AutomataAFDs** se encuentran los autómatas guardados durante las pruebas: el autómata base (**automata_01.afd**, el AFD de 3 estados) y los dos autómatas adicionales construidos para los ejercicios de la Clase 6 (**automata_CL_6.1.afd** y **automata_CL_6.2.afd**).




Figura 22 — Explorador de archivos — selección de un autómata guardado
Cuadro de diálogo "Abrir" mostrando el contenido de la carpeta **AutomataAFDs**, con el archivo **automata_CL_6.1.afd** seleccionado.




Figura 23 — Selección del autómata base para la comparación
El mismo explorador, ahora con el archivo **automata_01.afd** (el AFD original de 3 estados) seleccionado, listo para presionar "Abrir".




Figura 24 — Resultado de la comparación de equivalencia
Tras abrir el autómata seleccionado, el panel "Extras (Clase 6)" despliega el resultado de la comparación: **"SI son equivalentes (aceptan el mismo lenguaje)"**, confirmando que ambos autómatas reconocen el mismo lenguaje regular.


4. Arquitectura del Software — Diagramas UML

El sistema sigue una arquitectura Modelo–Vista–Controlador (MVC), organizada en los paquetes **model**, **view**, **controller**, **algorithm** y **simulation** (ver estructura de paquetes en Anexos). A continuación se presenta el diagrama de clases de la arquitectura base del proyecto y, luego, el diagrama extendido con los componentes agregados para cubrir la verificación de equivalencia y los extras de la Clase 6 (Complemento y Minimización), donde las clases y miembros nuevos se marcan explícitamente como **[NUEVO]**.

4.1 Diagrama de Clases UML — Versión Original

Arquitectura base: modelo del autómata (Estado, Transición, Automata, ExpresionRegular), el controlador (ControladorPrincipal), el algoritmo de reducción de Arden (ReductorArden, EvaluadorExpresionRegular), la simulación animada (SimuladorAnimado) y la vista Swing/JGraphX (VentanaPrincipal, LienzoAutomata, PanelSimulacion, PanelReduccion).

Diagrama 1 — Arquitectura Original (MVC base)




Clases del modelo (Automata, Estado, Transición, ExpresionRegular), el algoritmo de reducción de Arden, la simulación animada y la vista Swing/JGraphX, con sus relaciones de composición, agregación, herencia, realización y dependencia (ver leyenda en la esquina superior derecha del diagrama).

4.2 Diagrama de Clases UML — Versión Extendida (con Extras de Clase 6)

Sobre la arquitectura original se agregaron tres clases de algoritmo nuevas — **GeneradorComplemento**, **MinimizadorAFD** y **VerificadorEquivalencia** — todas implementando una interfaz común **IAlgoritmoTransformador**, un nuevo panel de vista **PanelExtras**, y nuevos métodos en **ControladorPrincipal**, **Automata** y **PanelReduccion** para exponer estas funciones desde la interfaz gráfica. Todos los elementos añadidos se identifican con la etiqueta **[NUEVO]** dentro del diagrama.

Diagrama 2 — Arquitectura Extendida (Complemento, Minimización y Verificación de Equivalencia)



Versión ampliada del diagrama de clases: las clases y métodos etiquetados **[NUEVO]** corresponden a los componentes agregados para las funcionalidades de la sección "Extras (Clase 6)" — complemento, minimización y comparación/verificación de equivalencia entre autómatas.

4.3 Explicación de las Estructuras de Datos Utilizadas para la Representación del Grafo y el Algoritmo de Reducción

Representación del grafo (AFD)

Automata guarda **List<Estado>** y **List<Transicion>** por separado (no una matriz de adyacencia), porque el autómata se construye interactivamente desde el lienzo: insertar o eliminar un estado o arista es O(1) en una lista, mientras que una matriz obligaría a redimensionar constantemente. **Transicion** referencia directamente los objetos **Estado** origen/destino (no IDs de texto), así que recorrer el grafo no necesita búsquedas: **getTransicionesDesde(e)** es un filtro lineal sobre la lista de transiciones, aceptable para el tamaño de autómatas académicos.

Matriz para el algoritmo de Arden

El algoritmo de eliminación de estados sí usa una estructura distinta: una matriz **ExpresionRegular[n][n]** (representación de GNFA), porque en cada iteración necesita acceso O(1) a "la expresión que conecta el estado i con el estado j" y tiene que ir fusionando varias transiciones paralelas en una sola celda, algo incómodo de hacer directamente sobre **List<Transicion>**. **ExpresionRegular** es un árbol binario (patrón Composite: nodos UNION / CONCATENACION / CERRADURA con hijos izquierda/derecha), lo que permite aplicar la fórmula $R_{ik}' = R_{ik} \cup (R_{ij} \cdot R_{jj}^* \cdot R_{jk})$ de forma incremental sin manipular texto — el **toString()** solo se calcula al final. El ciclo triple del algoritmo (por cada estado eliminado, actualizar cada par i, j) es $O(n^3)$, el mismo patrón de programación dinámica que Floyd-Warshall.

Minimización (extra, Clase 6)

Las particiones se representan como **List<Set<Estado>>** (cada Set es una clase de equivalencia), refinadas comparando la "firma" de destino de cada estado con un **Map<List<Integer>, Set<Estado>>** que agrupa estados con firma idéntica.

Verificación de equivalencia (extra, Clase 6)

Se explora el autómata producto de forma perezosa con BFS, usando un **record Par(Estado a, Estado b)** como clave de visitados; se detiene en cuanto encuentra un par donde uno es final y el otro no (esa es la cadena distinguidora), sin construir el producto completo en memoria.

5. Conclusiones


El sistema desarrollado cumple con los cuatro requerimientos funcionales establecidos: un lienzo interactivo para construir AFD gráficamente, un motor de simulación con recorrido animado, un algoritmo de eliminación de estados que aplica el Lema de Arden para obtener la expresión regular equivalente, y un módulo de verificación de equivalencia entre el AFD y dicha expresión. Adicionalmente, se incorporaron funcionalidades de cierre de lenguajes regulares (complemento, minimización y comparación de autómatas) correspondientes a los temas de la Clase 6. El empaquetado del proyecto con Maven (BUILD SUCCESS) y la ejecución independiente del archivo .jar confirman que la arquitectura del software y el gestor de dependencias funcionan correctamente fuera del entorno de desarrollo.

Como se documentó en la sección 3.6, la verificación de equivalencia permitió detectar un caso de prueba en el que el AFD y la expresión regular generada no coinciden, lo cual queda señalado como punto de mejora a resolver antes de la entrega final.

6. Anexos

Anexo A presenta la planificación temporal del proyecto (diagrama de Gantt) y el Anexo B presenta la estructura de paquetes Java sobre la que se organiza el código fuente.

Anexo A — Diagrama de Gantt del Proyecto (7 semanas)



Planificación del proyecto por etapas: arquitectura de código, lienzo interactivo/GUI, simulación de cadenas, algoritmo de conversión (Arden) y documentación/entrega, distribuidas a lo largo de 7 semanas a partir del 24 de agosto.

Anexo B — Estructura de Paquetes

El código fuente se organiza en el paquete raíz **com.mycompany.automatas**, con la clase **Main** como punto de entrada, y cinco subpaquetes que reflejan la separación MVC del proyecto: **view** (interfaz gráfica), **controller** (orquestación de la aplicación), **model** (representación del autómata), **algorithm** (reducción de Arden y extras de Clase 6) y **simulation** (motor de simulación animada).

Estructura de Paquetes — com.mycompany.automatas

