باسمهتعالي



پروژه DSD فاز یک و دو دکتر فصحتی نیمسال دوم سال تحصیلی ۱۴۰۱–۱۴۰۰

اعضای گروه: محمدپرهام باطنی، امیرمحمد ایزدی، پویا اسمعیل آخوندی شمارههای دانشجویی:

محمدپرهام باطنی: ۹۹۱۰۵۲۹۴

امیرمحمد ایزدی: ۹۹۱۰۵۲۸۳

پویا اسماعیلی آخوندی: ۹۹۱۰۹۳۰۳

ایمیلها:

mp.bateni@gmail.com


amirmmdizady@gmail.com

pooyaesmakh.81@yahoo.com

توضیحات مربوط به کار با ابزار گرافیکی در وویس توضیحات کلی پروژه گفته شده است! فاز یک: شبیهسازی ASM chart

تست یک: تست مدار ضرب کننده گفته شده در کلاس

نمای ASM Chart ورودی به برنامه :



مطابق ASM داده شده خروجی ما شبیه سازی شده آن است، یعنی در هر کلاک مقادیر متغیر ها را در فایل قرار می دهیم، تصویر چند خط اول و آخر تست 1 را در ادامه می توانید ببینید (چون تعداد خط ها زیاد بود برای جلوگیری از شلوغ شدن همه خطوط را نیاوردیم ولی خروجی تست 1 به صورت کامل در فایل variables_table_Test1.txt قرار دارد میتوانید مشاهده کنید)

عکس های خروجی شبیهسازی :


```
Cycle: 1
ASM Block: 1
Variable
               Value
in1
       11
in2
       13
Cycle: 2
ASM Block: 4
               Value
Variable
       1
in1
       11
in2
       13
R1
R2
        13
R3
        0
       0
            ********
Cycle: 3
ASM Block: 6
               Value
Variable
       1
in1
       11
in2
       13
R1
       11
R2
       13
R3
        0
       0
    *************
Cycle: 4
ASM Block: 6
Variable
               Value
       1
in1
       11
in2
       13
R1
R2
       13
R3
        13
       0
Cycle: 5
ASM Block: 6
Variable
               Value
S
       1
in1
       11
```

```
Cycle: 12
ASM Block: 6
Variable
               Value
       1
in1
       11
in2
       13
R1
       13
R2
       117
R3
       0
********
Cycle: 13
ASM Block: 6
Variable
               Value
in1
       11
in2
       13
R1
       1
       13
R2
R3
       130
       0
Cycle: 14
ASM Block: 6
Variable
               Value
in1
       11
in2
       13
R1
       0
R2
       13
R3
       143
       0
Cycle: 15
ASM Block: 1
Variable
               Value
       1
in1
       11
in2
       13
R1
R2
       13
R3
       143
       1
       143
```

همانطور که در تصاویر بالا مشخص است خروجی R4 = 143 و R = 1 شده است که مشخصاً خروجی مطلوب ما است.

تست دو: تست جمع اعداد 1 تا n (برای این ورودی 1 تا 20)

نمای ASM Chart ورودی به برنامه :



مطابق ASM داده شده خروجی ما شبیه سازی شده آن است، یعنی در هر کلاک مقادیر متغیر ها را در فایل قرار می دهیم، تصویر چند خط اول و آخر تست 2 را در ادامه می توانید ببینید (چون تعداد خط ها زیاد بود برای جلوگیری از شلوغ شدن همه خطوط را نیاوردیم ولی خروجی تست 2 به صورت کامل در فایل variables_table_Test2.txt قرار دارد میتوانید مشاهده کنید)

عکس های خروجی شبیهسازی :


```
Cycle: 1
ASM Block: 1
Variable
              Value
S 1
Cycle: 2
ASM Block: 4
Variable
              Value
sum
       20
Cycle: 3
ASM Block: 4
              Value
Variable
       1
       0
sum
i
       1
       20
Cycle: 4
ASM Block: 4
              Value
Variable
S
       1
sum
       1
i
       2
       20
Cycle: 5
ASM Block: 4
              Value
Variable
       1
       3
sum
i
       3
       20
Cycle: 6
ASM Block: 4
              Value
Variable
       1
sum
       6
i
       4
       20
********
```

```
Cycle: 20
ASM Block: 4
Variable
              Value
S
      1
sum
      153
i
      18
      20
********
Cycle: 21
ASM Block: 4
Variable
              Value
S
      1
sum
      171
i
      19
      20
********
Cycle: 22
ASM Block: 4
              Value
Variable
S
      1
sum
      190
       20
      20
Cycle: 23
ASM Block: 4
Variable
              Value
      1
      210
      21
      20
Cycle: 24
ASM Block: 1
              Value
Variable
S
      1
sum
      210
i
      21
       20
result 210
ready 1
***********
```


همانطور که در تصاویر بالا مشخص است خروجی result = 210 و ready = 1 شده است که مشخصاً خروجی مطلوب ما است (جمع اعداد 1 تا 20، 210 میشود).

فاز دو: تبدیل ASM chart به کد وریلاگ

تست یک: تست مدار ضربکننده گفته شده در کلاس درس شماتیک ASM chart:



نمای ASM chart در برنامه:



control_unit.v:

```
module control unit (Enable3, Enable7, Enable9, Enable10, output2, output5, output8, clk, rst);
2
    input [31:0] output2, output5, output8;
3
    output reg Enable3, Enable7, Enable9, Enable10;
4
    input clk, rst;
5
    integer p state, n state;
6
7
    always @ (posedge clk)
8 pbegin
9
    if (rst == 1'b0) begin p state = 1; end
10
    else begin p_state = n_state; end
11
12
13
    always @ (p state, output2, output5, output8)
14 ⊟begin
15 begin
16
    Enable3 = 0;
    Enable7 = 0;
17
18
    Enable9 = 0;
19
    Enable10 = 0;
20
    end
21 | case(p_state)
22
    1:
23 |begin
24 pif (output2 == 1) begin
25
    begin Enable3 = 1; end
26
    begin n state = 4; end
27
    end else begin
28
    begin n state = 1; end
29
    end
    end
30
31
    4:
32 | begin
33 | if (output5 == 1) begin
34
    begin n state = 6; end
35
    end else begin
    begin Enable7 = 1; end
36
37
    begin n_state = 6; end
38
    end
39
    end
40
41
    begin
    if (output8 == 1) begin
    begin Enable9 = 1; end
44
    begin n state = 1; end
45
    end else begin
46
    begin Enable10 = 1; end
47
    begin n state = 6; end
48
    end
49
    end
50
    endcase
51
    end
    endmodule
```

data_path.v:

```
module data path(R3, in1, R4, in2, R, S, output2, Enable3, output5, Enable7, output8, Enable9, Enable10, clk);
    input Enable3, Enable7, Enable9, Enable10;
    output [31:0] output2, output5, output8;
    input clk;
    input [31:0] in1;
    input [31:0] in2;
6
7
    input [31:0] S;
8
    output [31:0] R3;
9
    output [31:0] R4;
10
    output [31:0] R;
11
    wire [31:0] R1;
12
    wire [31:0] R2;
13
    module2 create_module2(S, output2);
    module5 create_module5(R1, R2, output5);
15
    module8 create module8 (R1, output8);
16
    total module total module1 (Enable3, Enable7, Enable9, Enable10, R3, in1, R4, R1, in2, R, R2, clk);
17 endmodule
```

main_program.v:

```
module main program (in1, in2, S, R3, R4, R, clk, rst);
    wire Enable3, Enable7, Enable9, Enable10;
    wire [31:0] output2, output5, output8;
  input clk, rst;
5 input [31:0] in1;
6
   input [31:0] in2;
    input [31:0] S;
8
  output [31:0] R3;
9
   output [31:0] R4;
10
   output [31:0] R;
    data_path dp(R3, in1, R4, in2, R, S, output2, Enable3, output5, Enable7, output8, Enable9, Enable10, clk);
12
    control_unit cu(Enable3, Enable7, Enable9, Enable10, output2, output5, output8, clk, rst);
13
    endmodule
```

module2.v:

```
module module2(S, output2);
    input [31:0] S;
3
    output reg [31:0] output2;
4
    always @(S)
5 pbegin
6 | if (S == 1) begin
7
    output2 = 1;
8
    end else begin
9
    output2 = 0; end
10
    end
11
    endmodule
```

module5.v:

```
module module5 (R1, R2, output5);
 2
     input [31:0] R1;
 3
     input [31:0] R2;
 4
     output reg [31:0] output5;
 5
     always @ (R1, R2)
 6
   ⊟begin
 7
   pif (R1 < R2) begin
 8
     output5 = 1;
9
    end else begin
10
    output5 = 0; end
11
    end
12
     endmodule
```

module8.v:

```
module module8(R1, output8);
input [31:0] R1;
output reg [31:0] output8;
always @(R1)

begin
if (R1 == 0) begin
output8 = 1;
end else begin
output8 = 0; end
end
endmodule
```

total_module.v:


```
module total module (Enable3, Enable7, Enable9, Enable10, R3, in1, R4, R1, in2, R, R2, clk);
    output reg[31:0] R3;
 3
    output reg[31:0] R4;
    output reg[31:0] R1;
 4
 5
    output reg[31:0] R;
    output reg[31:0] R2;
 6
    input [31:0] in1;
 8
    input [31:0] in2;
9
   input Enable3;
10
   input Enable7;
11
   input Enable9;
12
   input Enable10;
13
    input clk;
14 palways @ (posedge clk) begin
15 | if (Enable3) begin
16
    R1 = in1;
    R2 = in2;
17
   R3 = 0;
18
19
   R = 0;
20 -end
21 dif (Enable7) begin
22
   R2 = R1;
    R1 = R2;
23
24
    end
25 dif (Enable9) begin
   R4 = R3;
26
27
    R = 1;
28
    end
29 dif (Enable10) begin
30 R3 = R3 + R2;
31
    R1 = R1 - 1;
32
    end
33
    end
    endmodule
34
```

همچنین برای شبیهسازی کد و مطمئن شدن از عملکرد صحیح کد وریلاگ تولید یک تست بنچ به صورت دستی ساختیم و کد وریلاگ تولید شده توسط برنامه خود را به ازای یک ورودی شبیهسازی کردیم.


TestBench.v:

```
module TB;
 2
 3
     reg clk, rst;
 4
     reg [31:0] in1 = 11;
 5
     reg [31:0] in2 = 13;
 6
     reg [31:0] S = 1;
 7
     wire [31:0] R4, R3, R;
 8
 9
     main program main program1(in1, in2, S, R3, R4, R, clk, rst);
10
11
     initial
12 □
        begin
13
        clk = 0;
14
        rst = 0;
15
        #10
16
        rst = 1;
17
        #145
18
         $stop;
19
        end
20
21
     always
22
       begin
23
        #5
24
        clk = \sim clk;
25
       end
26
27
     endmodule
```

نتيجه شبيهسازي: وروديها: in1=11, in2=13 خروجيها: R4=143, R=1



تست دوم: تست مدار جمع اعداد از ۱ تا ۲۰



control_unit.v:

```
module control unit(Enable3, Enable6, Enable7, output2, output5, clk, rst);
     input [31:0] output2, output5;
 3
    output reg Enable3, Enable6, Enable7;
 4
    input clk, rst;
 5
    integer p state, n state;
 6
 7
    always @ (posedge clk)
 8 □begin
9
    if (rst == 1'b0) begin p_state = 1; end
10
    else begin p_state = n_state; end
11
12
13
   always @ (p state, output2, output5)
14 ⊟begin
15 begin
16
   Enable3 = 0;
17
    Enable6 = 0;
18
    Enable7 = 0;
19
   end
20 pcase (p state)
21
    1:
22 begin
23 pif (output2 == 1) begin
24
   begin Enable3 = 1; end
25
   begin n_state = 4; end
26
    end else begin
27
    begin n state = 1; end
28
    end
29
   end
30
    4:
31 | begin
32 pif (output5 == 1) begin
   begin Enable7 = 1; end
33
34
    begin n state = 1; end
35
    end else begin
36
37
    begin Enable6 = 1; end
begin n_state = 4; end
38
    end
39
    end
40
    endcase
41
    end
42
    endmodule
```

data_path.v:

```
module data_path(ready, S, result, sum, output2, Enable3, output5, Enable6, Enable7, clk);
    input Enable3, Enable6, Enable7;
3
    output [31:0] output2, output5;
4
    input clk;
5
    input [31:0] S;
6
    output [31:0] ready;
7
    output [31:0] result;
8
    output [31:0] sum;
9
    wire [31:0] i;
10
    wire [31:0] e;
11
    module2 create module2(S, output2);
    module5 create module5(i, e, output5);
    total module total module1 (Enable3, Enable6, Enable7, result, ready, sum, i, e, clk);
14
    endmodule
```

main_program.v:

```
module main program(S, ready, result, sum, clk, rst);
2
    wire Enable3, Enable6, Enable7;
3
    wire [31:0] output2, output5;
4
    input clk, rst;
5
    input [31:0] S;
6
    output [31:0] ready;
7
    output [31:0] result;
8
    output [31:0] sum;
9
    data path dp(ready, S, result, sum, output2, Enable3, output5, Enable6, Enable7, clk);
10
    control unit cu(Enable3, Enable6, Enable7, output2, output5, clk, rst);
11
    endmodule
```

module2.v:

```
module module2(S, output2);
 2
     input [31:0] S;
 3
     output reg [31:0] output2;
 4
     always @(S)
 5 □begin
 6 dif (S == 1) begin
 7
    output2 = 1;
 8
     end else begin
 9
    -output2 = 0; end
    end
10
11
     endmodule
```

module5.v:

```
module module5(i, e, output5);
2
    input [31:0] i;
3
    input [31:0] e;
4
    output reg [31:0] output5;
 5
    always @(i, e)
 6
   □begin
7
   pif (i > e) begin
8
    output5 = 1;
9
    end else begin
10
    output5 = 0; end
11
    end
12
    endmodule
```

total_module.v:


```
module total module (Enable3, Enable6, Enable7, result, ready, sum, i, e, clk);
     output reg[31:0] result;
 3
     output reg[31:0] ready;
 4
    output reg[31:0] sum;
    output reg[31:0] i;
 6
    output reg[31:0] e;
 7
    input Enable3;
 8
    input Enable6;
    input Enable7;
10
    input clk;
11 palways @ (posedge clk) begin
12 dif (Enable3) begin
13
     sum = 0;
14
     i = 0;
15
     e = 20;
16
    end
17 | if (Enable6) begin
18
     sum = sum + i;
19
    i = i + 1;
20
    end
21 pif (Enable7) begin
22
    result = sum;
23
     ready = 1;
24
    end
25
    end
26
     endmodule
```

همچنین برای شبیهسازی کد و مطمئن شدن از عملکرد صحیح کد وریلاگ تولید یک تست بنچ به صورت دستی ساختیم و کد وریلاگ تولید شده توسط برنامه خود را شبیهسازی کردیم.

TestBench.v:

```
module TB;
 2
 3
     reg clk, rst;
 4
     reg [31:0] S = 1;
 5
     wire [31:0] sum;
 6
     wire [31:0] ready, result;
 7
 8
     main_program main_program1(S, ready, result, sum, clk, rst);
9
10
     initial
11 ₽
        begin
12
        clk = 0;
13
        rst = 0;
14
        #10
15
        rst = 1;
16
        #300
17
         $stop;
18
        end
19
20
     always
21 □
       begin
22
        #5
23
        clk = ~clk;
24
       end
25
26
     endmodule
```

نتیجه شبیهسازی: خروجیها: result=210, Ready=1



با توجه به خروجی صحیح شبیهسازی میتوان از عملکرد صحیح برنامه مطمئن شد.