

باسمه تعالی



پروژه DSD فاز یک و دو

دکتر فصحتی

نیم سال دوم سال تحصیلی ۱۴۰۱-۱۴۰۰

اعضای گروه: محمدپرهام باطنی، امیرمحمد ایزدی، پویا اسمعیل آخوندی

شماره های دانشجویی:

محمدپرهام باطنی: ۹۹۱۰۵۲۹۴

امیرمحمد ایزدی: ۹۹۱۰۵۲۸۳

پویا اسماعیلی آخوندی: ۹۹۱۰۹۳۰۳

ایمیل ها:

[mp.bateni@gmail.com](mailto:mp.bateni@gmail.com)

[amirmmdizady@gmail.com](mailto:amirmmdizady@gmail.com)


[pooyaesmakh.81@yahoo.com](mailto:pooyaesmakh.81@yahoo.com)

توضیحات مربوط به کار با ابزار گرافیکی در وویس توضیحات کلی پروژه گفته شده است!

## فاز یک: شبیه سازی ASM chart

تست یک: تست مدار ضرب کننده گفته شده در کلاس

نمای ASM Chart ورودی به برنامه :



مطابق ASM داده شده خروجی ما شبیه سازی شده آن است، یعنی در هر کلاک مقادیر متغیر ها را در فایل قرار می دهیم، تصویر چند خط اول و آخر تست 1 را در ادامه می توانید ببینید (چون تعداد خط ها زیاد بود برای جلوگیری

از شلوغ شدن همه خطوط را نیاوردیم ولی خروجی تست 1 به صورت کامل در فایل variables\_table\_Test1.txt قرار دارد  
میتوانید مشاهده کنید)

عکس های خروجی شبیه سازی :

```
Cycle: 1
ASM Block: 1
Variable      Value
S             1
in1           11
in2           13
*****
```

```
Cycle: 2
ASM Block: 4
Variable      Value
S             1
in1           11
in2           13
R1            11
R2            13
R3            0
R             0
*****
```

```
Cycle: 3
ASM Block: 6
Variable      Value
S             1
in1           11
in2           13
R1            11
R2            13
R3            0
R             0
*****
```

```
Cycle: 4
ASM Block: 6
Variable      Value
S             1
in1           11
in2           13
R1            10
R2            13
R3            13
R             0
*****
```

```
Cycle: 5
ASM Block: 6
Variable      Value
S             1
in1           11
in2           13
R1            10
R2            13
R3            13
R             0
*****
```

---

```

Cycle: 12
ASM Block: 6
Variable      Value
S             1
in1           11
in2           13
R1            2
R2            13
R3            117
R             0
*****

Cycle: 13
ASM Block: 6
Variable      Value
S             1
in1           11
in2           13
R1            1
R2            13
R3            130
R             0
*****

Cycle: 14
ASM Block: 6
Variable      Value
S             1
in1           11
in2           13
R1            0
R2            13
R3            143
R             0
*****


Cycle: 15
ASM Block: 1
Variable      Value
S             1
in1           11
in2           13
R1            0
R2            13
R3            143
R             1
R4            143
*****

```

همانطور که در تصاویر بالا مشخص است خروجی  $R = 1$  و  $R4 = 143$  شده است که مشخصاً خروجی مطلوب ما است.

## تست دو: تست جمع اعداد 1 تا n (برای این ورودی 1 تا 20)

نمای ASM Chart ورودی به برنامه :



مطابق ASM داده شده خروجی ما شبیه سازی شده آن است، یعنی در هر کلاک مقادیر متغیرها را در فایل قرار می دهیم، تصویر چند خط اول و آخر تست 2 را در ادامه می توانید ببینید (چون تعداد خط ها زیاد بود برای جلوگیری

از شلوغ شدن همه خطوط را نیاوردیم ولی خروجی تست 2 به صورت کامل در فایل variables\_table\_Test2.txt قرار دارد  
میتوانید مشاهده کنید)

عکس های خروجی شبیه سازی :

```
Cycle: 1
ASM Block: 1
Variable      Value
S              1
*****

Cycle: 2
ASM Block: 4
Variable      Value
S              1
sum           0
i             0
e            20
*****

Cycle: 3
ASM Block: 4
Variable      Value
S              1
sum           0
i             1
e            20
*****

Cycle: 4
ASM Block: 4
Variable      Value
S              1
sum           1
i             2
e            20
*****

Cycle: 5
ASM Block: 4
Variable      Value
S              1
sum           3
i             3
e            20
*****

Cycle: 6
ASM Block: 4
Variable      Value
S              1
sum           6
i             4
e            20
*****
```

```

Cycle: 20
ASM Block: 4
Variable      Value
S             1
sum           153
i             18
e             20
*****
Cycle: 21
ASM Block: 4
Variable      Value
S             1
sum           171
i             19
e             20
*****
Cycle: 22
ASM Block: 4
Variable      Value
S             1
sum           190
i             20
e             20
*****
Cycle: 23
ASM Block: 4
Variable      Value
S             1
sum           210
i             21
e             20
*****
Cycle: 24
ASM Block: 1
Variable      Value
S             1
sum           210
i             21
e             20
result        210
ready         1
*****


```

همانطور که در تصاویر بالا مشخص است خروجی  $result = 210$  و  $ready = 1$  شده است که مشخصاً خروجی مطلوب ما است (جمع اعداد 1 تا 20، 210 می‌شود).


## فاز دو: تبدیل ASM chart به کد ورپلاگ

تست یک: تست مدار ضرب کننده گفته شده در کلاس درس

شماتیک ASM chart:



نمای ASM chart در برنامه:





control\_unit.v:

```

1  module control_unit(Enable3, Enable7, Enable9, Enable10, output2, output5, output8, clk, rst);
2  input [31:0] output2, output5, output8;
3  output reg Enable3, Enable7, Enable9, Enable10;
4  input clk, rst;
5  integer p_state, n_state;
6
7  always @ (posedge clk)
8  begin
9      if (rst == 1'b0) begin p_state = 1; end
10     else begin p_state = n_state; end
11     end
12
13     always @(p_state, output2, output5, output8)
14     begin
15         begin
16             Enable3 = 0;
17             Enable7 = 0;
18             Enable9 = 0;
19             Enable10 = 0;
20         end
21         case(p_state)
22             1:
23             begin
24                 if (output2 == 1) begin
25                     begin Enable3 = 1; end
26                     begin n_state = 4; end
27                 end else begin
28                     begin n_state = 1; end
29                 end
30             end
31             4:
32             begin
33                 if (output5 == 1) begin
34                     begin n_state = 6; end
35                 end else begin
36                     begin Enable7 = 1; end
37                     begin n_state = 6; end
38                 end
39             end
40             6:
41             begin
42                 if (output8 == 1) begin
43                     begin Enable9 = 1; end
44                     begin n_state = 1; end
45                 end else begin
46                     begin Enable10 = 1; end
47                     begin n_state = 6; end
48                 end
49             end
50         endcase
51     end
52 endmodule

```

## data\_path.v:

```
1 module data_path(R3, in1, R4, in2, R, S, output2, Enable3, output5, Enable7, output8, Enable9, Enable10, clk);
2 input Enable3, Enable7, Enable9, Enable10;
3 output [31:0] output2, output5, output8;
4 input clk;
5 input [31:0] in1;
6 input [31:0] in2;
7 input [31:0] S;
8 output [31:0] R3;
9 output [31:0] R4;
10 output [31:0] R;
11 wire [31:0] R1;
12 wire [31:0] R2;
13 module2 create_module2(S, output2);
14 module5 create_module5(R1, R2, output5);
15 module8 create_module8(R1, output8);
16 total_module total_module1(Enable3, Enable7, Enable9, Enable10, R3, in1, R4, R1, in2, R, R2, clk);
17 endmodule
```

## main\_program.v:

```
1 module main_program(in1, in2, S, R3, R4, R, clk, rst);
2 wire Enable3, Enable7, Enable9, Enable10;
3 wire [31:0] output2, output5, output8;
4 input clk, rst;
5 input [31:0] in1;
6 input [31:0] in2;
7 input [31:0] S;
8 output [31:0] R3;
9 output [31:0] R4;
10 output [31:0] R;
11 data_path dp(R3, in1, R4, in2, R, S, output2, Enable3, output5, Enable7, output8, Enable9, Enable10, clk);
12 control_unit cu(Enable3, Enable7, Enable9, Enable10, output2, output5, output8, clk, rst);
13 endmodule
```

## module2.v:

```
1 module module2(S, output2);
2 input [31:0] S;
3 output reg [31:0] output2;
4 always @(S)
5 begin
6 if (S == 1) begin
7 output2 = 1;
8 end else begin
9 output2 = 0; end
10 end
11 endmodule
```

## module5.v:

```
1 module module5(R1, R2, output5);
2 input [31:0] R1;
3 input [31:0] R2;
4 output reg [31:0] output5;
5 always @(R1, R2)
6 begin
7 if (R1 < R2) begin
8 output5 = 1;
9 end else begin
10 output5 = 0; end
11 end
12 endmodule
```

module8.v:

```
1  module module8(R1, output8);
2  input  [31:0] R1;
3  output reg [31:0] output8;
4  always @(R1)
5  begin
6  if (R1 == 0) begin
7  output8 = 1;
8  end else begin
9  output8 = 0; end
10 end
11 endmodule
```

total\_module.v:

```
1  module total_module(Enable3, Enable7, Enable9, Enable10, R3, in1, R4, R1, in2, R, R2, clk);
2  output reg[31:0] R3;
3  output reg[31:0] R4;
4  output reg[31:0] R1;
5  output reg[31:0] R;
6  output reg[31:0] R2;
7  input  [31:0] in1;
8  input  [31:0] in2;
9  input  Enable3;
10 input  Enable7;
11 input  Enable9;
12 input  Enable10;
13 input  clk;
14 always @(posedge clk) begin
15 if (Enable3) begin
16 R1 = in1;
17 R2 = in2;
18 R3 = 0;
19 R = 0;
20 end
21 if (Enable7) begin
22 R2 = R1;
23 R1 = R2;
24 end
25 if (Enable9) begin
26 R4 = R3;
27 R = 1;
28 end
29 if (Enable10) begin
30 R3 = R3 + R2;
31 R1 = R1 - 1;
32 end
33 end
34 endmodule
```

همچنین برای شبیه‌سازی کد و مطمئن شدن از عملکرد صحیح کد وریلاگ تولید یک تست بنچ به صورت دستی ساختیم و کد وریلاگ تولید شده توسط برنامه خود را به ازای یک ورودی شبیه‌سازی کردیم.


## TestBench.v:

```

1 module TB;
2
3 reg clk, rst;
4 reg [31:0] in1 = 11;
5 reg [31:0] in2 = 13;
6 reg [31:0] S = 1;
7 wire [31:0] R4, R3, R;
8
9 main_program main_program1(in1, in2, S, R3, R4, R, clk, rst);
10
11 initial
12     begin
13         clk = 0;
14         rst = 0;
15         #10
16         rst = 1;
17         #145
18         $stop;
19     end
20
21 always
22     begin
23         #5
24         clk = ~clk;
25     end
26
27 endmodule


```

نتیجه شبیه سازی: ورودی ها:  $in1=11, in2=13$  خروجی ها:  $R4=143, R=1$



## تست دوم: تست مدار جمع اعداد از ۱ تا ۲۰

نمای ASM chart در برنامه:



control\_unit.v:

```

1  module control_unit(Enable3, Enable6, Enable7, output2, output5, clk, rst);
2  input [31:0] output2, output5;
3  output reg Enable3, Enable6, Enable7;
4  input clk, rst;
5  integer p_state, n_state;
6
7  always @ (posedge clk)
8  begin
9      if (rst == 1'b0) begin p_state = 1; end
10     else begin p_state = n_state; end
11     end
12
13     always @(p_state, output2, output5)
14     begin
15         begin
16             Enable3 = 0;
17             Enable6 = 0;
18             Enable7 = 0;
19         end
20         case(p_state)
21             1:
22             begin
23                 if (output2 == 1) begin
24                     begin Enable3 = 1; end
25                     begin n_state = 4; end
26                 end else begin
27                     begin n_state = 1; end
28                 end
29             end
30             4:
31             begin
32                 if (output5 == 1) begin
33                     begin Enable7 = 1; end
34                     begin n_state = 1; end
35                 end else begin
36                     begin Enable6 = 1; end
37                     begin n_state = 4; end
38                 end
39             end
40         endcase
41     end
42 endmodule

```

data\_path.v:

```
1 module data_path(ready, S, result, sum, output2, Enable3, output5, Enable6, Enable7, clk);
2   input Enable3, Enable6, Enable7;
3   output [31:0] output2, output5;
4   input clk;
5   input [31:0] S;
6   output [31:0] ready;
7   output [31:0] result;
8   output [31:0] sum;
9   wire [31:0] i;
10  wire [31:0] e;
11  module2 create_module2(S, output2);
12  module5 create_module5(i, e, output5);
13  total_module total_module1(Enable3, Enable6, Enable7, result, ready, sum, i, e, clk);
14 endmodule
```

main\_program.v:

```
1 module main_program(S, ready, result, sum, clk, rst);
2   wire Enable3, Enable6, Enable7;
3   wire [31:0] output2, output5;
4   input clk, rst;
5   input [31:0] S;
6   output [31:0] ready;
7   output [31:0] result;
8   output [31:0] sum;
9   data_path dp(ready, S, result, sum, output2, Enable3, output5, Enable6, Enable7, clk);
10  control_unit cu(Enable3, Enable6, Enable7, output2, output5, clk, rst);
11 endmodule
```

module2.v:

```
1 module module2(S, output2);
2   input [31:0] S;
3   output reg [31:0] output2;
4   always @(S)
5   begin
6     if (S == 1) begin
7       output2 = 1;
8     end else begin
9       output2 = 0; end
10  end
11 endmodule
```

module5.v:

```
1 module module5(i, e, output5);
2   input [31:0] i;
3   input [31:0] e;
4   output reg [31:0] output5;
5   always @(i, e)
6   begin
7     if (i > e) begin
8       output5 = 1;
9     end else begin
10    output5 = 0; end
11  end
12 endmodule
```

total\_module.v:

```
1  module total_module(Enable3, Enable6, Enable7, result, ready, sum, i, e, clk);
2  output reg[31:0] result;
3  output reg[31:0] ready;
4  output reg[31:0] sum;
5  output reg[31:0] i;
6  output reg[31:0] e;
7  input Enable3;
8  input Enable6;
9  input Enable7;
10 input clk;
11 always @(posedge clk) begin
12     if (Enable3) begin
13         sum = 0;
14         i = 0;
15         e = 20;
16     end
17     if (Enable6) begin
18         sum = sum + i;
19         i = i + 1;
20     end
21     if (Enable7) begin
22         result = sum;
23         ready = 1;
24     end
25 end
26 endmodule
```


همچنین برای شبیه‌سازی کد و مطمئن شدن از عملکرد صحیح کد وریلاگ تولید یک تست بنچ به صورت دستی ساختیم و کد وریلاگ تولید شده توسط برنامه خود را شبیه‌سازی کردیم.

TestBench.v:

```
1  module TB;
2
3  reg clk, rst;
4  reg [31:0] S = 1;
5  wire [31:0] sum;
6  wire [31:0] ready, result;
7
8  main_program main_program1(S, ready, result, sum, clk, rst);
9
10 initial
11     begin
12         clk = 0;
13         rst = 0;
14         #10
15         rst = 1;
16         #300
17         $stop;
18     end
19
20 always
21     begin
22         #5
23         clk = ~clk;
24     end
25
26 endmodule
```



نتیجه شبیه سازی: خروجی ها: result=210, Ready=1



با توجه به خروجی صحیح شبیه‌سازی می‌توان از عملکرد صحیح برنامه مطمئن شد.