
FPGA embedded system design using AXI

With Vivado

17th February 2023

Judong Park

Previous design



SDK: 터미널


UART

PS: ARM Cortex-A9

AXI

PL: GPIO


이번 시간 만들 design



- Custom IP(LED_IP)와 BRAM을 추가한 embedded system design 설계
- 학습 목표:
 - Custom IP 만들기 및 커스터마이징
 - 직접 만든 IP를 SDK로 제어
 - SDK를 이용해 BRAM 활용


Create a Custom IP 1

- 커스텀 IP 생성하기
 - Task Manage IP New Location 클릭
 - Target language: Verilog
 - Simulator language: Mixed
 - Part: **Zybo Z7-20**
 - IP location: {프로젝트 상위폴더}
 - 예시: fpga_230217 embedded_system_230217
 - → fpga_230217/led_ip 폴더 생성 후 저장




Create a Custom IP 2

- 커스텀 IP 생성하기
 - Tool Create and Package IP 클릭
 - Create a new AXI4 peripheral 클릭
 - Peripheral details
 - Name: led_ip



Create a Custom IP 3

- 커스텀 IP 생성하기
 - Add interfaces
 - Name: S_AXI
 - Interface type/mode: lite/slave
 - Data width: 32-bits
 - Register 개수: 4
 - Create peripheral
 - Edit IP 선택




Create an interface to the LEDs 1

- 베릴로그를 이용한 IP 커스터마이징
 - Sources led_ip_v1_0.v
 - 파라미터 추가 (line 7):
 - parameter integer LED_WIDTH = 8,
 - 포트 추가 (line 18):
 - output wire [LED_WIDTH-1:0] LED,
 - LED 포트 (line 48) 및 width instantiation (line 52):
 - .LED_WIDTH(LED_WIDTH),
 - .LED(LED),


Create a vivado project


- 프로젝트 생성 및 파일 추가
 - 보드 파일 저장: <**자일링스>₩Vivado₩<버전>₩data₩boards₩board_parts**
 - 비바도 실행 및 New project 생성
 - Project: fpga_embedded_system_230217
 - Board 선택
 - Default Part **Boards** 선택
 - Zybo z7-20



Creating a Custom IP 1


- Block design 생성
 - Project manager **create block design** 클릭
 - Design name: design_1
- IP 추가
 - Add IP 클릭
 - Zynq processing system IP 추가
 - IP: Zynq7 processing system
- 보드 preset 설정
 - Run block automation 실행






Creating a Custom IP 1

- Block design 생성
 - Project manager **create block design** 클릭
 - Design name: design_1
- IP 추가
 - Add IP 클릭
 - Zyng processing system IP 추가
 - IP: Zynq7 processing system
- 보드 preset 설정
 - Run block automation 실행






10


Creating a Hardware System 2


- PS 커스터마이즈
 - 사용할 PS 부분을 설정
 - MIO configuration:
 - UART1 체크
 - UART1: Bank 1 I/O voltage: 1.8V 전압 설정
 - 나머지 인터페이스 모두 disabled
 - ENET, USB, SD, GPIO, QSPI
 - Application processor unit:
 - timer 체크 해제
 - PS-PL configuration AXI non secure enablement GP master AXI interface:
 - M AXI GPO 체크 해제
 - Clock configuration PL fabric clocks:
 - FCLK_CLKO 체크 해제



Creating a Hardware System 3


- IP 외부 I/O 핀 연결
 - Run Block automation 클릭 OK
- IP 오류 유무 검증
 - Validate design 클릭
- Block design을 Verilog 코드로 변환
 - Sources design source design_1 오른쪽 클릭
 - Create HDL wrapper
 - Let vivado manage wrapper and auto-update 클릭





Generating Top-level and export to SDK


- 비트스트림 생성
 - Generate bitstream 클릭
- Sdk 실행
 - File export hardware
 - Include bitstream 체크
 - File launch sdk






Generating Memory TestApp in SDK


- 프로젝트 생성
 - File new application project
 - Project name: **fpga_embedded_system_230210**
 - 탬플릿: memory Tests
 - Finish 클릭




Testing in Hardware

- FPGA에 코드 프로그래밍
 - FPGA Program 클릭: FPGA에 bitstream 업로드
 - 생성한 fpga_ps_230203 프로젝트 우클릭
 - Build project
 - Sdk 터미널 연결
 - Port: 장치관리자에서 FPGA와 연결된 포트 확인
 - 생성한 fpga_ps_230203 프로젝트 우클릭
 - Run as launch on hardware
- 동작 확인
 - 터미널 콘솔창에서 결과 확인 가능






Adding IP cores in PL flow



- GPIO IP를 추가하고 AXI를 통해 PS 영역에서 GPIO 값을 read하는 구조 설계 flow
- 학습목표:
 - PS의 GP Master port를 이용하여 PL의 IP와 연결
 - IP를 추가하여 하드웨어 설계

AXI Interface


- Read
 - Read address channel
 - Read data channel
- Write
 - Write address channel
 - Write data channel
 - Write response channel
- Axi protocol
 - Valid/ready handshake
 - 데이터 보내기 전:
 - Source (출발지): 유효한 data를 보낼 수 있을 때, valid 신호 on
 - Destination (도착지): data를 받을 수 있다면 ready 신호 on
 - Valid, ready 신호 모두 1인 경우 → 데이터 전송
 - Source (출발지): 더 이상 전송할 데이터가 없다면 valid 신호 off
 - Destination (도착지): data를 더 이상 받을 수 없다면, ready 신호 off




AXI 전달 채널


Global	Write address channel	Write data channel	Write response channel	Read address channel	Read data channel
ACLK	AWVALID	WVALID	BVALID	ARVALID	RVALID
ARESETn	AWREADY	WREADY	BREADY	ARREADY	RREADY
-	AWADDR	WDATA	BRESP	ARADDR	RDATA
-	AWPROT	WSTRB	-	ARPROT	RRESP

- 이전 실습 프로젝트에 이어서...
- PS IP 커스터마이징
 - AXI_Master, Clock signal enable하도록 설정
 - PS-PL Configuration 32b GP AXI Master Port:
 - AXI_M_GP0 interface 체크
 - General enable clock resets:
 - FCLK_RESETO_N 체크
 - Clock configuration PL Fabric clocks:
 - FCLK_CLK0 체크
 - 설정 후, PS7 IP 포트 변화





- 블록 디자인 완성
 - AXI GPIO IP 추가:
 - Add IP: AXI GPIO
 - IP 이름: switches
 - AXI GPIO 커스터마이징
 - GPIO 포트: sws 4bits
 - Switches, PS 간 AXI connection
 - Run connection automation 클릭
 - S_AXI만 선택







- 블록 디자인 완성
 - AXI GPIO IP 추가:
 - Add IP: AXI GPIO
 - IP 이름: buttons
 - AXI GPIO 커스터마이징
 - GPIO 포트: btns 4bits
 - buttons, PS 간 AXI connection
 - Run connection automation 클릭
 - S_AXI만 선택
 - 혹은 수동으로 완성가능






- Address mapping
 - Switches: 자동으로 address 할당
 - Buttons: unmapped 상태로, address 할 당 필요
 - → 손으로 포트를 잇는 경우
 - Buttons 오른쪽 클릭 assign address
 - 참고: GPIO0 주소 범위:
 - $0x40000000 \sim 0x7FFFFFFF$






Making GPIO Peripheral Connections External 1

- Buttons, Switches IP에 대응하는 핀들 연결
 - External 포트 만들기
 - 포트 오른쪽 클릭 make external
 - 각 포트 이름: buttons, switches
 - Design validation 검증
 - Validate deisgn




Making GPIO Peripheral Connections External 2

- Synthesize
 - 합성 진행 후, I/O planning tool을 통해 constraints 확인
 - Run synthesis
 - Open synthesized design
 - Layout I/O planning 클릭
 - Switches, buttons 포트들이 pin들에 자동으로 할당
 - →GPIO 인터페이스를 지정했기 때문에 pin 자동 할당



Generating Bitstream and export to SDK

- 비트스트림 생성
 - Generate bitstream 클릭
- Sdk 실행
 - File export hardware
 - Include bitstream 체크
 - File launch sdk









Generating Application project in SDK


- 프로젝트 생성
 - File new application project
 - Project name: **fpga_embedded_system_230210**
 - 탬플릿: empty application
 - Finish 클릭
 - 소스파일 추가:
 - Main.c




Testing in Hardware

- FPGA에 코드 프로그래밍
 - FPGA Program 클릭: FPGA에 bitstream 업로드
 - 생성한 fpga_embedded_system_230210 프로젝트 우 클릭
 - Build project
 - Sdk 터미널 연결
 - Port: 장치관리자에서 FPGA와 연결된 포트 확인
 - 생성한 fpga_embedded_system_230210 프로젝트 우 클릭
 - Run as launch on hardware
- 동작 확인
 - 터미널 콘솔창에서 결과 확인 가능





Adding custom IP to the system



- Custom IP 및 bram controller를 이용한 하드웨어 설계 flow
- 학습목표:
 - IP packager를 이용하여 custom IP 생성 및 기능 검증
 - Custom IP 활용
 - Pin 할당 및 block memory 추가

감사합니다!

• Q&A