邏輯系統實習

實驗八

Verilog語法介紹(五): 行為層次-有限狀態機

國立成功大學電機系

2016

大綱

- 有限狀態機
- Moore Machine與Mealy Machine之比較
- 狀態圖與狀態表
- 有限狀態機範例


- 基礎題 (一)
 - □ 有限狀態機範例
- *基礎題 (二)*
 - □ 交通燈
- 挑戰題
 - □販賣機
- 實驗結報繳交




有限狀態機


- 有限狀態機(finite state machine) (FSM)。
- 有限狀態機是由一組狀態、一個起始狀態、輸入、將輸入與目前狀態 轉換為下個狀態的條件函數所組成。
- 有限狀態機分為兩種模形:
 - □ Moore machine:輸出只與目前狀態有關。
 - Mealy machine:輸出與目前狀態與輸入有關。
- 通常我們會使用狀態圖或狀態表來描述有限狀態機。
- 序向電路有時也被稱為有限狀態機。

Moore Machine與Mealy Machine之比較






正緣觸發 Moore Machine 行為介紹




狀態圖與狀態表




有限狀態機範例(1/3)

```
module fsm(clk, rst, in, out);
                               fsm (continued)
  input clk, rst;
  input [1:0]in;
  output [3:0]out;
  parameter STATE A=2'd0,
                                                在此範例,記憶元件為2bits
            STATE B=2'd1,
            STATE C=2'd2,
                                                的flip-flop (reg [1:0]p_s;)
            STATE D=2'd3;
  reg [1:0]p s n s
  req [3:0]out;
  always@(posedge clk or posedge rst)begin
     if(rst)p s<=STATE A;</pre>
     else p s<=n s;
  end
                                                      目前
                          輸
                                                                          輸
                                               記憶
                                                               組合
                                   組合
                                                     狀態
                                                               雷路
                                                             Moore Machine
```

有限狀態機範例(2/3)




有限狀態機範例(3/3)



基礎題(一)


有限狀態機範例(1/4)

- 請參考fsm.v的範例原始碼與操作流程,寫出以下的電路。
 - □ 設計時,請寫出以下的電路模組,並且確認編譯後沒有error或warning產 牛。
 - □ (模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。)
 - □ 驗證時,請觀察虛擬儀器之運作是否如期望一般。




基礎題 (一)

有限狀態機範例(2/4)




基礎題 (一) 有限狀態機範例 (3/4)



state_a -> state_b -> state_d -> state_c -> state_a ...

state_a -> state_b -> state_c -> state_d -> state_a ...

基礎題 (一) 有限狀態機範例 (4/4)




state_a -> state_d -> state_c -> state_b -> state_a ...

state_a -> state_d -> state_b -> state_c -> state_a ...

基礎題 (二) 交通燈 (1/5)

- 請寫出具有以下功能的交通燈電路。
 - □ 設計時,請寫出具有以下功能的電路模組,並且確認編譯後沒有error或 warning產生。
 - □ (模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。)
 - □ 驗證時,請觀察虛擬儀器之運作是否如期望一般。



基礎題 (二) 交通燈 (2/5)


交通燈部分

present state	output	next state							
		rst=1	count=1	count != 1	count=4	count != 4	count=5	count != 5	
green	out = 001	red			yellow	green			
yellow	out = 010	red	red	yellow					
red	out = 100	red					green	red	


計數器部分

present state	output	next state					
		rst=1	p_s = n_s	p_s != n_s			
count (1~5)	count	1	count+1	1			

基礎題 (二) 交通燈 (3/5)




基礎題 (二) 交通燈 (4/5)



基礎題 (二) 交通燈 (5/5)

```
module counter(clk, rst, p s, n s, count);
   input clk, rst;
  input [1:0]p s, n s;
  output [2:0] count;
  reg [2:0] count, n count;
  always@(posedge clk or posedge rst)begin
           記憶元件
   end
   always@(*)begin
         產生下個狀態的組合電路
   end
                                 counter
endmodule
```




這兩部分的程式碼,請同 學參考狀態表自行撰寫



販賣機 (1/8)

- 請寫出具有下一頁功能的販賣機電路。
 - □ 設計時,請寫出具有下一頁功能的電路模組,並且確認編譯後沒有error或warning產生。
 - □ (模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。)
 - □ 驗證時,請觀察虛擬儀器之運作是否如期望一般。

販賣機 (2/8)



販賣機 (3/8)


販賣機部分

present state	output	next state						
		rst=1	15>coin>=0	30>coin>=15	60>coin>=30	64>coin>=60		
insert	led=000	insert	insert	candy	drink	snack		
candy	led=001	insert	insert	candy	drink	snack		
drink	led=011	insert	insert	candy	drink	snack		
snack	led=111	insert	insert	candy	drink	snack		

金錢計數器部分

present state	output	next state							
		rst=1	buy candy	buy drink	buy snack	insert \$1	insert \$5	insert \$10	insert \$50
coin (\$) (0~63)	coin (\$)	in (\$) 0	\$>=15	\$>=30	\$>=60	\$<=62	\$<=58	\$<=53	\$<=13
			\$-15	\$-30	\$-60	\$+1	\$+5	\$+10	\$+50
			\$<15	\$<30	\$<60	\$>62	\$>58	\$>53	\$>13
			\$	\$	\$	\$	\$	\$	\$


販賣機 (4/8)



販賣機 (5/8)

```
module vending machine(clk, rst, coin, led);
   input clk, rst;
  input [5:0]coin;
  output [2:0]led;
  req [1:0]p s, n s;
  reg [2:0]led;
  wire cond1 = (coin>=0 \&\& coin<15);
  wire cond2 = (coin>=15 && coin<30);
  wire cond3 = (coin>=30 \&\& coin<60);
  wire cond4 = (coin>=60 \&\& coin<64);
  parameter INSERT = 2'd0,
            CANDY = 2'd1,
            DRINK = 2'd2,
            SNACK = 2'd3;
                                                   這部分的程式碼,請同學
   always@(posedge clk or posedge rst)begin
                                                   參考狀態表自行撰寫
          記憶元件
                          vending_machine (continued)
   end
```

販賣機 (6/8)



挑戰題 販賣機 (7/8)

```
module coin counter(clk, rst, buy, insert coin, coin);
   input clk, rst;
   input [2:0]buy;
   input [3:0]insert coin;
   output [5:0]coin;
   reg [5:0]coin, n coin;
   `define BUY CANDY buy[0]
   `define BUY DRINK buy[1]
   `define BUY_SNACK buy[2]
`define INSERT_NT1 insert_coin[0]
   `define INSERT NT5 insert coin[1]
   `define INSERT NT10 insert coin[2]
   `define INSERT NT50 insert coin[3]
                                                  這部分的程式碼,請同學
   always@(posedge clk or posedge rst)begin
                                                  參考狀態表自行撰寫
          記憶元件
   end
                                                  coin_counter (continued)
```

挑戰題 販賣機 (8/8)

這部分的程式碼,請同學參考狀態表自行撰寫

實驗結報繳交

- 基礎題 (一)
 - □ 請附上原始碼、(模擬結果擷圖)、驗證結果擷圖與解釋。
- 基礎題 (二)
 - □ 請附上原始碼、(模擬結果擷圖)、驗證結果擷圖與解釋。
- 挑戰題
 - □ 請附上原始碼、(模擬結果擷圖)、驗證結果擷圖與解釋。
- 各自之心得報告