邏輯系統實習

實驗六

虚擬儀器(一) + Verilog語法介紹(三): 行為層次-組合電路

國立成功大學電機系

2016

大綱

- Verilog中的四種描述層次
- 程序區塊
- 時序控制
 - □ 準位觸發
- 程序指定
 - □ 阻礙指定
- 條件敘述與多路徑分支
- 文字巨集與參數
- 資料處理層次與行為層次之比較
- 數位電路設計流程

- Verilnstrument
- 基礎題 (一)
 - □ 4bit簡易算數邏輯單元
- *基礎題 (二)*
 - □ 4bit加法器與七段顯示器
- 挑戰題
 - □ 5bit簡易算數邏輯單元與七段 顯示器
- 實驗結報繳交

Verilog中的四種描述層次

- 行為或演算法層次 (lab6~)
 - □ 在這個層次中,只需要考慮模組的功能或演算法,不需要考慮硬體 方面的詳細電路是如何。
- 資料處理層次 (lab5)
 - □ 在這個層次中,只需要指名資料處理的方式,像是資料如何在暫存器中儲存與傳送以及資料在設計裡處理的方式。
- 邏輯閘層次 (lab4)
 - □ 在這個層次中,模組是邏輯閘連接而成,如同以前用邏輯閘描繪電 路一樣。
- 低階交換層次 (x)
 - □ 在這個層次中,線路是由開關與儲存點構成,需要知道電晶體的元件特性。


程序區塊 (1/2)

- 程序區塊是行為層次中的基本用法,包含initial與always兩種區塊。
 - □ 所有的行為層次語法皆必須寫在initial或always區塊中。

```
module testbench();
                                             initial區塊啟始於模擬時間零,僅執行
  reg [3:0]in1, in2;
  reg carry in;
                                             一次,通常用於初始化、監控邏輯值變
  wire [3:0]sum;
  wire carry out;
                                             化、顯示波形等
  adder 4bit x1(in1, in2 carry in, sum, carry out);
                                             always區塊起始於模擬時間零,以迴圈
  initial begin
       in1=0; in2=1; carry in=0;
                                             的形式持續重複執行,通常用於描述持
     #1 in1=1; in2=2; carry in=1;
     #1 in1=2; in2=3; carry in=0;
                                             續重複工作的邏輯電路
     #1 in1=3; in2=4; carry in=1;
     #1 in1=4; in2=5; carry in=0;
                                        module adder_4bit(in1, in2, 🗲 arry_in, sum, carry out);
     #1 in1=5; in2=6; carry in=1;
                                           input [3:0]in1, in2;
     #1 in1=6; in2=7; carry in=0;
                                           input carry in;
     #1 in1=7; in2=8; carry in=1;
                                           output [3:0]sum;
     #1 in1=8; in2=9; carry in=0;
                                           output carry out;
     #1 in1=9; in2=10; carry in=1;
     #1 in1=10; in2=11; carry in=0;
                                           req [3:0] sum;
     #1 in1=11; in2=12; carry in=1;
                                           reg carry out;
     #1 in1=12; in2=13; carry in=0;
     #1 in1=13; in2=14; carry in=1;
                                           always@(in1 or in2 or carry in)begin
     #1 in1=14; in2=15; carry in=0;
                                              {carry out, sum} = in1 + in2 + carry in;
     #1 $finish;
                                           end
                              testbench
                                                                             adder 4bit
endmodule
                                         endmodule
```

程序區塊 (2/2)

- 程序區塊包含兩個要素:
 - □ 1) 時序控制
 - □ 2) 程序指定敘述



時序控制 (1/2)

時序控制是用來設定某程序敘述在某時間被執行,共有三種方式。

```
1) 簡易延遲
□ 2) 準位觸發
```

```
3) 邊緣觸發 (lab7)
module alu 4bit(sel, in1, in2, result);
   input [2:0]sel;
   input [3:0]in1, in2;
  output [3:0]result;
                      ~2) 準位觸發
  reg [3:0]result;
  always@(sel or in1 or in2)begin
      case(sel)
         3'b000: result=in1+in2;
         3'b001: result=in1-in2;
         3'b010: result=in1&in2;
         3'b011: result=in1|in2;
         3'b100: result=in1^in2;
        3'b101: result=in1>>in2;
         3'b110: result=in1<<in2;
         3'b111: result=in1>in2;
        default: result=4'b0;
      endcase
   end
                             alu 4bit
```

```
module testbench();
   req clk;
   req [2:0]sel;
   req [3:0]in1, in2;
   wire [3:0] result;
   system X1(clk, sel, in1, in2, result);
   initial clk=1'b1;
   always #5 clk=~clk; ← 1) 簡易延遲
   initial begin
          sel=3'b000; in1=9; in2=3;
      #10 sel=3'b001; in1=9; in2=3;
      #10 sel=3'b010; in1=9; in2=3;
      #10 sel=3'b011; in1=9; in2=3;
      #10 sel=3'b100; in1=9; in2=3;
      #10 sel=3'b101; in1=9; in2=3;
      #10 sel=3'b110; in1=9; in2=3;
      #10 sel=3'b111; in1=9; in2=3;
      #10 $finish;
   end
                               testbench
endmodule
```

endmodule

時序控制 **(2/2)** 準位觸發

- 準位觸發又稱為非同步觸發,在使用always區塊描述組合電路時,需要將所有的觸發訊號列在感測列表中。
- 當訊號很多時,可以使用**@(*)**語法自動將所有可能的觸發訊號加入感 測列表中。

```
module alu 4bit(sel, in1, in2, result);
                                                     module alu 4bit(sel, in1, in2, result);
  input [2:0]sel;
                                                       input [2:0]sel;
   input [3:0]in1, in2;
                                                       input [3:0]in1, in2;
  output [3:0]result;
                                                       output [3:0]result;
                        必須將所有可能的觸發訊
                                                        reg [3:0]result;
  reg [3:0]result;
                        號一一列出
                                                                        動加人可能的
  always@(sel or in1 or in2)pegin
                                                        always@(*)pegin
                                                                        觸發訊號
                                                           case (sel)
     case(sel)
        3'b000: result=in1+in2;
                                                             3'b000: result=in1+in2;
                                                             3'b001: result=in1-in2;
        3'b001: result=in1-in2;
        3'b010: result=in1&in2;
                                                             3'b010: result=in1&in2;
                                如果觸發訊號填寫不完
                                                             3'b011: result=in1|in2;
        3'b011: result=in1|in2;
        3'b100: result=in1^in2;
                                     可能會造成(合成前)
                                                             3'b100: result=in1^in2;
                                                             3'b101: result=in1>>in2;
        3'b101: result=in1>>in2;
                                模擬與(合成後)驗證結
                                                             3'b110: result=in1<<in2;
        3'b110: result=in1<<in2;
                                                             3'b111: result=in1>in2;
        3'b111: result=in1>in2;
                                果不相同
                                                             default: result=4'b0;
        default: result=4'b0;
                                                          endcase
     endcase
                                                       end
  end
                           alu 4bit
                                                                                alu 4bit
                                                     endmodule
endmodule
```



- 程序指定可以用來更新暫存器等變數。被指定的變數值將被保持到下 次被更新為止。
 - □ 在程序指定的左邊必須是暫存器(reg)或其他變數等等;而在敘述右邊的 運算元可以是任意運算式。
- 程序指定有兩種形態:
 - □ 1) 阻礙指定
 - □ 2) 無阻礙指定 (lab7)

阻礙指定(=)敘述會依照其在程序區塊中的位置依序執行

```
module alu 4bit(sel, in1, in2, result);
   input [2:0]sel;
   input [3:0]in1, in2;
   output [3:0]result;
   reg [3:0]result;
   always@(*)begin
      case (sel)
         3'b000: result=in1+in2;
         3'b001: result=in1-in2;
         3'b010: result=in1&in2;
         3'b011: result=in1|in2;
         <del>3'b100:</del>result=in1^in2;
         3'b101: result=in1>>in2;
         3'b110: result=in1<<in2;
         3'b111: result=in1>in2;
         default: result=4'b0;
      endcase
   end
                               alu 4bit
endmodule
```

條件敘述與多路徑分支 (1/5)

```
module mux 4to1(in1, in2, in3, in4, sel, out);
                                            簡單少位元的if-else敘述通常會如
  input in1, in2, in3, in4;
  input [1:0]sel;
                                            同條件運算子(?:)一般合成出多工
  output out;
                                            器雷路
  req out;
                                            但如果是複雜的if-else敘述時,則
  always@(sel or in1 or in2 or in3 or in4) begin
                                            不一定會合成出大型的多工器電路
     if (sel == 2'b00) out = in1;
     else if(sel==2'b01)out=in2;
                                  module mux 4to1(in1, in2, in3, in4, sel, out);
     else if (sel==2'b10) out=in3;
                                     input in1, in2, in3, in4;
     else out=in4;
                                     input [1:0]sel;
  end
                                     output out;
                        mux_4to1
endmodule
                                     req out;
                                     always@(sel or in1 or in2 or in3 or in4)begin
                                        case(sel)
                                          2'b00: out=in1;
                                          2'b01: out=in2;
簡單與與大型的case敘述通常皆會
                                          2'b10: out=in3;
合成出多工器電路
                                          2'b11: out=in4;
                                          default:out=1'b0;
                                       endcase
                                     end
                                                                   mux 4to
                                  endmodule
```

條件敘述與多路徑分支 (2/5)

```
module mux_4to1(in1, in2, in3, in4, sel, out);
  input in1, in2, in3, in4;
  input [1:0]sel;
  output out;

reg out;


always@(sel or in1 or in2 or in3 or in4)begin
  if(sel==2'b00)out=in1;
  else if(sel==2'b01)out=in2;
  else if(sel==2'b10)out=in3;
  else out=in4;
end
endmodule
```


```
module mux_4tol(in1, in2, in3, in4, sel, out);
  input in1, in2, in3, in4;
  input [1:0]sel;
  output out;

reg out;

always@(sel or in1 or in2 or in3 or in4)begin
  case(sel)
    2'b00: out=in1;
    2'b01: out=in2;
    2'b10: out=in3;
    2'b11: out=in4;
    default:out=1'b0;
  endcase
  end

endmodule
```





條件敘述與多路徑分支 (3/5)

```
module mux 4to1(in1, in2, in3, in4, sel, out);
  input in1, in2, in3, in4;
                                             if-else敘述記得要有個else
  input [1:0]sel;
  output out;
                                             case敘述記得要有default
  req out;
  always@(sel or in1 or in2 or in3 or in4)begin
     if (sel==2'b00) out=in1;
     else if (sel == 2'b01) out = in2;
                                   module mux 4to1(in1, in2, in3, in4, se1, out);
     else if(sel==2'b10)out=in3;
                                     input in1, in2, in3, in4;
     else out=in4;
                                     input [1:0]sel;
  end
                                     output out;
                         mux_4to1
endmodule
                                     req out;
                                     always@(sel or in1 or in2 or in3 or in4)begin
                                        case (sel)
                                           2'b00: out=in1;
 這兩種敘述都必須要做完整的定義
                                          2'b01: out=in2;
                                           2'b10: out=in3;
才能使合成的工作正常運作
                                           2'b11: out=in4;
                                          default:out=1'b0;
                                        endcase
 因為如果定義不完整,合成軟體也
                                     end
許會合成出latch而不是多工器
                                                                    mux 4to1
                                   endmodule
```

條件敘述與多路徑分支(4/5)

```
module example(in1, in2, sel, out1, out2);
   input in1, in2, sel;
                              WARNING: Found 1-bit latch for signal <out2>
   output out1, out2;
  reg out1, out2;
                              WARNING: Found 1-bit latch for signal <out1>
   always@(*)begin
                                  module example(in1, in2, sel, out1, out2);
     if (sel==1'b1) begin
                                     input in1, in2, sel;
        out1=in1&in2;
                                     output out1, out2;
        //out2=??
     end
                                     reg out1, out2;
     else begin
        //out1=??
                                     always@(*)begin
        out2=in1|in2;
                                        if (sel == 1'b1) begin
     end
                                           out1=in1&in2;
  end
                                           out2=1'b0;
                          example
                                        end
endmodule
                                        else begin
 務必將每一項敘述補齊,例如補上
                                           out1=1'b0;
                                           out2=in1|in2;
 1'b0或1'bx (don't care)等
                                        end
                                     end
通常建議補上1'bx,因為可以讓合成
軟體替你做最佳化,而減少電路面積 endmodule
                                                                  example
```



條件敘述與多路徑分支(5/5)


- 使用條件運算子(?:)與if-else、case語法的不同:
 - □ 無論是使用if-else或case的語法都會合成出多工器電路,但是如果你就是需要多工器這樣的結構,那最好就是使用條件運算子。
 - □ 因為如果使用if-else或case的敘述,雖然可攜性較佳,但有可能會多合成 出一些多餘的邏輯閘。
 - □ 而使用條件運算子則是會犧牲掉可攜性,而且通常需要撰寫較長的程式 碼。

٧

Priority mux v.s. Parallel mux


Priority mux

- \Box if (S0 == 1'b1)
 - Out=D
- else if(S1== 1'b1)
 - Out = C;
- □ else if(S2 == 1'b1)
 - Out = B;
- else
 - Out = A;



Parallel mux

- □ Case({S0,S1,S2})
- □ 3'b000=A;
- □ 3'b001=A;
- □ 3'b010=B;
- □ 3'b011=B;
- □ 3'b100=C
- □ 3'b101=D;
- □ 3'b110=C;
- □ 3'b111=D;
- endcase



文字巨集與參數

```
module alu 4bit(sel, in1, in2, result);
                                                     module alu 4bit(sel, in1, in2, result);
                                                        input [2:0]sel;
   input [2:0]sel;
                                                        input [3:0]in1, in2;
   input [3:0]in1, in2;
                                                        output [3:0]result;
  output [3:0]result;
                                                        parameter ADD = 3'b000,
   define ADD 3'b000
   define SUB 3'b001
                                                                  SUB = 3'b001,
                            文字巨集(`defne)可以
   define AND 3'b010
                                                                  AND = 3'b010,
                            用來定義文字巨集,
                                                                  OR = 3'b011,
    define OR 3'b011
   define XOR 3'b100
                                                                  XOR = 3'b100.
                            如同C程式語言中的
                                                                  SHR = 3'b101,
   define SHR 3'b101
   define SHL 3'b110
                            #define
                                                                  SHL = 3'b110,
   define CMP 3'b111
                                                                  CMP = 3'b111;
  reg [3:0]result;
                                                        reg [3:0] result;
   always@(*)begin
                                                        always@(*)begin
     case(sel)
                                                           case(sel)
         `ADD: result=in1+in2;
                                                              ADD: result=in1+in2;
         SUB: result=in1-in2;
                                                              SUB: result=in1-in2;
                              參數(parameter)
         AND: result=in1&in2;
                                                              AND: result=in1&in2;
         OR : result=in1|in2;
                                                              OR : result=in1|in2;
                              可以用來定義固
         `XOR: result=in1^in2;
                                                              XOR: result=in1^in2;
         `SHR: result=in1>>in2; 定的常數
                                                              SHR: result=in1>>in2;
         `SHL: result=in1<<in2;
                                                              SHL: result=in1<<in2;
        `CMP: result=in1>in2;
                                                              CMP: result=in1>in2;
                                                              default: result=4'b0;
        default: result=4'b0;
     endcase
                                                           endcase
   end
                                                        end
                            alu 4bit
                                                                                  alu 4bit
endmodule
                                                     endmodule
```

資料處理層次與行為層次之比較


```
module mux 4to1(in1, in2, in3, in4, sel, out);
                                               行為層次
   input in1, in2, in3, in4;
   input [1:0]sel;
   output out;
   reg out;
   always@(sel or in1 or in2 or in3 or in4)begin
     case(sel)
                          等號左側為暫存器(reg)
        2'b00: out=in1;
        2'b01: out=in2;
        2'b10: out=in3;
        2'b11: out=in4;
        default:out=1'b0;
      endcase
                                                              資料處理層次
   end
                                     mux 4to1
         module mux 4to1(in1, in2, in3, in4, sel, out);
endmodule
            input in1, in2, in3, in4;
            input [1:0]sel;
            output out;
                                                        等號左側為接線(wire)
            assign out = sel[1] ? (sel[0] ? in4 : in3) : (sel[0] ? in2 : in1);
                                                                   mux 4to1
         endmodule
```



數位電路設計流程

- 1) 設計 (lab4 Xilinx ISE)
- 2) 編譯 (lab4 Xilinx ISE)
- 3) (合成前)模擬 (lab4 ISim)
- 4) (合成後)驗證 (lab5 VeriComm)
- 5) (合成後)驗證 (lab6 VeriInstrument)

Verilnstrument (1/13)




在使用VeriInstrument驗證時,即使是組合電路也需要加上clock,所以我們使用一個最上層模組(system)將原本的組合電路設計給包覆起來

```
module system(clk, sel, in1, in2, result);
  input clk;
  input [2:0]sel;
  input [3:0]in1, in2;
  output [3:0]result;

  alu_4bit ALU(sel, in1, in2, result);
endmodule
  system
```

```
module alu 4bit(sel, in1, in2, result);
   input [2:0]sel;
   input [3:0]in1, in2;
   output [3:0]result;
   parameter ADD = 3'b000,
             SUB = 3'b001,
             AND = 3'b010,
             OR = 3'b011,
             XOR = 3'b100,
             SHR = 3'b101,
             SHL = 3'b110,
             CMP = 3'b111;
   reg [3:0] result;
   always@(*)begin
      case (sel)
         ADD: result=in1+in2;
         SUB: result=in1-in2:
         AND: result=in1&in2;
         OR : result=in1|in2;
         XOR: result=in1^in2;
         SHR: result=in1>>in2;
         SHL: result=in1<<in2;
         CMP: result=in1>in2;
         default: result=4'b0;
      endcase
   end
                             alu 4bit
endmodule
```


Verilnstrument (2/13)



Verilnstrument (3/13)


- SMIMS VeriInstrument為初學者提供一個有趣的數位邏輯設計界面。
- 經由拖放與執行虛擬元件,我們可以結 合出不同的硬體架構。

1) 開始 > SMIMS Corp > VeriInstrumentV3




Verilnstrument (4/13)


3) 開新專案




Verilnstrument (5/13)




Verilnstrument (6/13)




Verilnstrument (7/13)




Verilnstrument (8/13)




Verilnstrument (9/13)




Verilnstrument (10/13)




Verilnstrument (11/13)



Verilnstrument (12/13)




Verilnstrument (13/13)



基礎題(一)

4bit簡易算數邏輯單元


- 請參考alu_4bit.v的範例原始碼與操作流程。
 - □ 設計時,請寫出4bit簡易算數邏輯單元模組,並且確認編譯後沒有error產 牛。
 - □ 模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。
 - □ 驗證時,請觀察虛擬儀器之運作是否如期望一般。



基礎題 (二)

4bit加法器與七段顯示器 (1/3)

- 請寫出以下的電路。
 - □ 設計時,請寫出以下的電路模組,並且確認編譯後沒有error產生。
 - □ (模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。)
 - □ 驗證時,請觀察虛擬儀器之運作是否如期望一般。



將二進制數值轉成七段顯示器顯示之電路

基礎題 (二)


4bit加法器與七段顯示器 (2/3)



```
module bin to 7seq(bin, out);
   input [3:0]bin;
   output [6:0]out;
   req [6:0]out;
   always@(bin)begin
      case (bin)
         4'b0000: out=7'b0111111;
         4'b0001: out=7'b0000110;
         4'b0010: out=7'b1011011;
         4'b0011: out=7'b1001111;
         4'b0100: out=7'b1100110;
         4'b0101: out=7'b1101101;
         4'b0110: out=7'b1111101;
         4'b0111: out=7'b00000111;
         4'b1000: out=7'b1111111;
         4'b1001: out=7'b1101111;
         4'b1010: out=7'b1110111;
         4'b1011: out=7'b11111100;
         4'b1100: out=7'b0111001;
         4'b1101: out=7'b1011110;
         4'b1110: out=7'b1111001;
         4'b1111: out=7'b1110001;
         default: out=7'b0000000;
      endcase
   end
                  bin to 7seq
```

endmodule

基礎題 (二) 4bit加法器與七段顯示器 (3/3)






5bit簡易算數邏輯單元與七段顯示器 (1/5)

- 請寫出下一頁的電路。
 - □ 設計時,請寫出下一頁的電路模組,並且確認編譯後沒有error產生。
 - □ (模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。)
 - □ 驗證時,請觀察虛擬儀器之運作是否如期望一般。


5bit簡易算數邏輯單元與七段顯示器 (2/5)



5bit簡易算數邏輯單元與七段顯示器 (3/5)


- 有號數二進位數值的解讀:
 - □ 若MSB為1則為負數, MSB為0為正數。
 - □ ex : a=5'b00110 -> a=+6 ∘
 - \Box ex: b=5'b10011 -> b= -(5'b01100+1) -> b=-13 \circ
- 有號數二進位正負值互換(二補數):
 - □ 將每一個bit做01互換後,再加1。
 - \square ex: b=5'b10011 -> b= -(5'b01100+1) -> b=-13 \circ
- abs_val模組:
 - □ 輸入:5bits的有號數二進位數值。
 - □ 輸出:4bits的無號數二進位數值。
 - □ 功能:將輸入取絕對值後再輸出。
- bin_to_bcd模組:
 - □ 輸入:4bits的無號數二進位數值。
 - □ 輸出:兩個4bits的無號數二進位數值,分別代表十位數與個位數。
 - □ 功能:將二進制數值轉成二進制編碼的十進制數值後再輸出。

5bit簡易算數邏輯單元與七段顯示器 (4/5)



只會使用到 ADD與SUB 的功能

5bit簡易算數邏輯單元與七段顯示器 (5/5)



實驗結報繳交

- 基礎題 (一)
 - □ 請附上原始碼、模擬結果擷圖、驗證結果擷圖與解釋。
- 基礎題 (二)
 - □ 請附上原始碼、(模擬結果擷圖)、驗證結果擷圖與解釋。
- 挑戰題
 - □ 請附上原始碼、(模擬結果擷圖)、驗證結果擷圖與解釋。
- 各自之心得報告