邏輯系統實習

實驗四之二

Xilinx ISE之介紹與操作 + Verilog語法介紹(一): 邏輯閘層次

國立成功大學電機系

2016

大綱

- Verilog的發展歷史
- Verilog中的四種描述層次
- 模組的觀念
- 接線與暫存器
- 階層化模組的設計
 - □ 輸入埠與外部訊號的連接方法
- 輸出入埠的連接規定
- 數字規格
- 延遲與註解
- 系統任務
- 測試平台 (testbench)
- Verilog 編碼風格
- 數位電路設計流程

■ Xilinx ISE操作

- □ 建立新專案
- □ 建立電路原始碼
- □ 編譯電路
- □ 建立測試平台原始碼
- □ 檢查測試平台語法
- □ 合成前模擬
- □ 波形驗證
- 基礎題 (一)
 - □ 四對一多工器
- 基礎題 (二)
 - □ 全加器
- ■挑戰題
 - □ 4bits漣波加法器
- 實驗結報繳交

Verilog的發展歷史


- 1984 Gateway Design Automation, Phil Moorby
- 1986 Verilog-XL: an efficient gate-level simulator
- 1988 Verilog logic synthesizer, Synopsys
- 1989 Cadence Data System Inc. acquired Gateway
- 1990 Verilog HDL is released to public domain
- 1991 Open Verilog International (OVI)
- 1994 IEEE 1364 Working group
- 1995 December : Verilog becomes an IEEE standard (IEEE Std. 1364)
- 2001 SystemVerilog

Verilog中的四種描述層次


- 行為或演算法層次 (lab6~)
 - □ 在這個層次中,只需要考慮模組的功能或演算法,不需要考慮硬體 方面的詳細電路是如何。
- 資料處理層次 (lab5)
 - □ 在這個層次中,只需要指名資料處理的方式,像是資料如何在暫存器中儲存與傳送以及資料在設計裡處理的方式。
- 邏輯閘層次 (lab4)
 - □ 在這個層次中,模組是邏輯閘連接而成,如同以前用邏輯閘描繪電 路一樣。
- 低階交換層次 (x)
 - □ 在這個層次中,線路是由開關與儲存點構成,需要知道電晶體的元件特性。

模組的觀念

- 1) 模組名稱、埠列表、埠的形態宣告、 參數。
- 2)接線(wire)、暫存器(reg)、變數、低階模組敘述、資料流敘述(assign)、行為模式敘述(initial、always)。



3) 結尾




接線與暫存器

- 接線 (wire)
 - □ 接線是連接硬體元素的點,預設為一個bit。
- 暫存器 (reg)
 - □ 暫存器是用來表示資料儲存的元素,除非給定新值,否則暫存器內的數值會一直維持,預設為一個bit。
 - □ 此暫存器(reg)與硬體中的暫存器(register)不同。
- 向量
 - □ 接線與暫存器接可定義為向量,定義為[high# : low#],左邊為MSB。
 - ex : wire [11:0]addr;
 - ex : reg [31:0]data;
- 向量子集合選取
 - □ 針對上面的例子,選取其中的一部分子集合,範例如下。
 - ex : wire [15:0]data_1 = data[15:0];
 - ex : wire [15:0]data_2 = data[31:16];

接線與暫存器(2)


- 什麼時候該用wire?什麼時候又該用reg?
 - □ 但若此變數要放在begin...end內,該變數就須使用reg,在begin...end之外,則使用wire。
 - □ 另外使用wire時,須搭配assign;reg則不必。
 - □ input, ouput預設值都是wire。
 - □ 若wire和reg用錯地方,compiler都會提醒,所以不必太擔心。
- 一個很重要的觀念,在Verilog中使用reg,並不表示合成後就是暫存器(register)。
 - □ 若在組合電路中使用reg,合成後仍只是net,
 - □ 唯有在循序電路中使用reg,合成後才會以flip-flop形式表示成register。


接線與暫存器(3)



階層化模組的設計 (1/3)

- 利用邏輯閘層次語法寫出一個二對 一的多工器。
- 邏輯閘的種類。
 - □ Verilog事先定義好的邏輯模型。
 - not \ and \ nand \ or \ nor
 - xor \ xnor
 - □ 當邏輯閘的輸入多於兩個時。
 - ex : nand n_4i(out, in1, in2, in3, in4);





```
module mux_2to1(in1, in2, sel, out);
  input in1, in2, sel;
  output out;

wire a_out, b_out, c_out;


not a(a_out, sel);
  and b(b_out, in1, a_out);
  and c(c_out, in2, sel);
  or d(out, b_out, c_out);

endmodule

mux_2to1
```

階層化模組的設計 (2/3)

■ 利用二對一的多工器模組寫出四對 一多工器。



```
module mux_2to1(in1, in2, sel, out);
  input in1, in2, sel;
  output out;

wire a_out, b_out, c_out;

not a(a_out, sel);
  and b(b_out, in1, a_out);
  and c(c_out, in2, sel);
  or d(out, b_out, c_out);

endmodule

mux_2to1
```

```
module mux_4to1(in1, in2, in3, in4, sel, out);
   input in1, in2, in3, in4;
   input [1:0]sel;
   output out;

wire a_out, b_out, c_out;

mux_2to1 a(in1, in2, sel[0], a_out);
   mux_2to1 b(in3, in4, sel[0], b_out);
   mux_2to1 c(a_out, b_out, sel[1], out);

endmodule
mux_4to1
```



階層化模組的設計 (3/3) 輸入埠與外部訊號的連接方法

- 1) 依照定義模組時輸出入埠的列 表順序來連接。
 - □ 如上一頁的mux_4to1。
- 2) 用指定名稱的方法來連接。
 - □ 如下圖的mux_4to1 _v2。

```
module mux_2to1(in1, in2, sel, out);
  input in1, in2, sel;
  output out;

wire a_out, b_out, c_out;

not a(a_out, sel);
  and b(b_out, in1, a_out);
  and c(c_out, in2, sel);
  or d(out, b_out, c_out);

endmodule

mux_2to1
```

```
module mux_4to1_v2(in1, in2, in3, in4, sel, out);
    input in1, in2, in3, in4;
    input [1:0]sel;
    output out;

wire a_out, b_out, c_out;

mux_2to1 a(.in1(in1), .in2(in2), .sel(sel[0]), .out(a_out));
    mux_2to1 b(.in1(in3), .in2(in4), .sel(sel[0]), .out(b_out));
    mux_2to1 c(.in1(a_out), .in2(b_out), .sel(sel[1]), .out(out));
endmodule
mux_4to1
```



輸出入埠的連接規定

■ 輸入


□ 模組內部:輸入永遠是接線。

□ 模組外部:輸入可以是暫存器或接線。

■ 輸出

□ 模組內部:輸出可以是暫存器或接線。

□ 模組外部:輸出永遠是接線。



Ŋ

數字規格

- 規定長度之數字 <size>'<base format><number>
 - □ <size>:以十進位表示數字的bit數。
 - □ <base format>: 定義此數為二進位('b或 'B)、八進位('o或 'O)、十進位 ('d或 'D)、十六進位('h或 'H)。
 - □ ex:4'b0111; //4bit的二進位數
 - □ ex:12'habc; //12bit的十六進位數
- 不定長度之數字
 - □ 若省略<size>等效於模擬器內定規格(ex:32bit)。
 - □ 若省略<base format>等效於使用十進制。
 - □ ex: 23456; //為32bit的十進位數
 - □ ex: 'hc3; //為32bit的十六進位數
- 底線
 - □ 用於增加數值的可讀性。
 - ex: 12'1111_0000_1010;



延遲與註解


- 延遲
 - \square ex: a = 1'b0;
 - □ #5 b = 1'b1; //在a被指定為0的5個單位時間之後,b才被指定為1。
- 註解
 - □ 可以為單行註解(//...)。
 - □ 或多行註解(/*...*/)。



- \$display
 - □ 用於顯示變數值或字串內容(只執行一次),類似C語言中的printf。
 - ex : \$display("Hello World");
- \$monitor
 - □ 用於監控訊號變化,當被監控的訊號有變化時,便會輸出新的值**(**觸發就 執行**)**。
 - ex : \$monitor("address = %b", addr);
- \$stop
 - □ 暫時終止模擬運算的進行。
- \$finish
 - □ 結束模擬運算。
- \$time
 - □回傳目前的模擬時間。

格式定義表	
%b 或 %B	二進制變數
‰ 或 %O	八進制變數
%d 或 %D	十進制變數
%h 或 %H	十六進制變數
%f 或 %F	十進制實數變數
%c 或 %C	ASCII字元
%s 或 %S	字串

測試平台 (testbench)(1/3)



測試平台 (testbench)(2/3)

■ 寫一個 mux_4to1 的測試平 台。

產生輸入訊號

印出輸出結果

endmodule

```
module testbench();
                                         行為層次的語法,一個
  reg in1, in2, in3, in4;
  req [1:0]sel;
                                          initial區塊啟動於模擬時
  wire out;
                                          間零,而且僅執行一次
  mux 4to1 x1(in1, in2, in3, in4, sel, out);
   initial begin
        sel=2'b00; in1=1'b1; in2=1'b0; in3=1'b0; in4=1'b0;
     #1 sel=2'b00; in1=1'b0; in2=1'b1; in3=1'b1; in4=1'b1;
     #1 sel=2'b01; in1=1'b0; in2=1'b1; in3=1'b0; in4=1'b0;
     #1 sel=2'b01; in1=1'b1; in2=1'b0; in3=1'b1; in4=1'b1;
     #1 sel=2'b10; in1=1'b0; in2=1'b0; in3=1'b1; in4=1'b0;
     #1 sel=2'b10; in1=1'b1; in2=1'b1; in3=1'b0; in4=1'b1;
     #1 sel=2'b11; in1=1'b0; in2=1'b0; in3=1'b0; in4=1'b1;
     #1 sel=2'b11; in1=1'b1; in2=1'b1; in3=1'b1; in4=1'b0;
     #1 Sfinish:
   end
 finitial begin
     $monitor($time, " sel=%d, in1=%b, in2=%b, in3=%b, in4=%b, out=%b",
              sel, in1, in2, in3, in4, out);
 end
                                                          testbench
```

測試平台 (testbench)(3/3)

```
module testbench();
                     reg in1, in2, in3, in4;
                     rea [1:0]sel;
0 sel=0, in1=1, in2=0, in3=0, in4=0, out=1
1 sel=0, in1=0, in2=1, in3=1, in4=1, out=0
2 \text{ sel=1, in1=0, in2=1, in3=0, in4=0, out=1, in1, in2, in3, in4, sel, out);}
3 \text{ sel=1, in1=1, in2=0, in3=1, in4=1, out=0}
4 sel=2, in1=0, in2=0, in3=1, in4=0, out=1 in
5 sel=2, in1=1, in2=1, in3=0, in4=1, out=0 b00; in1=1 b1; in2=1 b0; in3=1 b0; in4=1 b0;
6 sel=3, in1=0, in2=0, in3=0, in4=1, out=1 b00; in1=1 b0; in2=1 b1; in3=1 b1; in4=1 b1;
7 sel=3, in1=1, in2=1, in3=1, in4=0, out=0
                         #1 sel=2'b01; in1=1'b0; in2=1'b1; in3=1'b0; in4=1'b0;
                         #1 sel=2'b01; in1=1'b1; in2=1'b0; in3=1'b1; in4=1'b1;
                         #1 sel=2'b10; in1=1'b0; in2=1'b0; in3=1'b1; in4=1'b0;
                         #1 sel=2'b10; in1=1'b1; in2=1'b1; in3=1'b0; in4=1'b1;
                        #1 sel=2'b11; in1=1'b0; in2=1'b0; in3=1'b0; in4=1'b1;
                        #1 sel=2'b11; in1=1'b1; in2=1'b1; in3=1'b1; in4=1'b0;
                         #1 $finish;
                     end
                    finitial begin
                         $monitor($time, " sel=%d, in1=%b, in2=%b, in3=%b, in4=%b, out=%b",
 台的螢幕顯示
                                   sel, in1, in2, in3, in4, out);
                     end
 結果
                                                                                      testbench
                  endmodule
```



Verilog 編碼風格

- 命名風格
 - □ 1) 使用小寫描述I/O埠、訊號、變數;使用大寫描述常數。
 - □ ex : input data_in;
 - □ ex: `define WIDTH 32
 - □ 2) 使用有意義的命名。
 - □ ex:data_in代表資料輸入;a、b代表...意義不明?
 - □ 3) 使用clk命名clock;使用rst命名reset。
- 撰寫風格
 - □ 1) 適當的使用縮排與空白,以增進原始碼的可讀性。



數位電路設計流程

- 1) 設計 (lab4 Xilinx ISE)
- 2) 編譯 (lab4 Xilinx ISE)
- 3) (合成前)模擬 (lab4 ISim)
- 4) (合成後)驗證 (lab5 VeriComm)
- 5) (合成後)驗證 (lab6 VeriInstrument)



Xilinx ISE操作 (1/10)


- 1) 請先在D槽建立一個你們的專屬資料夾。
 - □ ex : jou logic system lab wed或jou logic system lab thu。
- 2) 然後請在你們的專屬資料夾內建立lab04~lab12的專屬資料夾。
 - □ ex : lab04 ~ lab12 ∘

Xilinx ISE操作 (2/10)


Xilinx ISE允許我們使用圖形、狀態圖、 VHDL與Verilog等方式來設計電路。




1) 開始 > Xilinx ISE Design Suite12.3 > ISE Design Tools > Project Navigator




Xilinx ISE操作 (3/10) 建立新專案 (1/3)



Xilinx ISE操作 (3/10) 建立新專案 (2/3)




Xilinx ISE操作 (3/10) 建立新專案 (3/3)




Xilinx ISE操作 (4/10)

建立電路原始碼 (1/3)




Xilinx ISE操作 (4/10)

建立電路原始碼 (2/3)




Xilinx ISE操作 (4/10)


建立電路原始碼 (3/3)




Xilinx ISE操作 (5/10)



Xilinx ISE操作 (補充) 建立電路原始碼 (1/5)




Xilinx ISE操作 (補充) 建立電路原始碼 (2/5)




Xilinx ISE操作(補充)


建立電路原始碼 (3/5)



Xilinx ISE操作 (補充) 建立電路原始碼 (4/5)




Xilinx ISE操作(補充) 建立電路原始碼(5/5)




Xilinx ISE操作 (6/10)

編譯電路




Xilinx ISE操作 (7/10)

建立測試平台原始碼




Xilinx ISE操作 (補充)

建立測試平台原始碼(1/6)




Xilinx ISE操作(補充) 建立測試平台原始碼(2/6)




Xilinx ISE操作(補充)

建立測試平台原始碼(3/6)




Xilinx ISE操作(補充)

建立測試平台原始碼(4/6)



Xilinx ISE操作(補充)


建立測試平台原始碼(5/6)




Xilinx ISE操作 (補充) 建立測試平台原始碼(6/6)

```
≽ ISE Project Navigator (0.61xd) - D:\Copy\NCKU\NCKU_SoC\Digital Logic Experiments\Logic Desing 104\Lab\Lab4_1\Lab4 xise - [testbench.v*]
       Edit View Project Source Process Tools Window Layout Help
                                       » 🏓 🔑 🥦 🙉 🏓 🗟 🔼
                     Design
                            ↔ □ ♂ ×
                                          22
   View: 💮 🔯 Implementation 💿 🌉 Simulation
                                          23
                                          24
   Behavioral
                                              module testbench:
                                          25
   Hierarchy
                                          26
                                          27
                                                  // Inputs
                                                  reg in1;
                                          28
    xc6slx25-3ftg256
                                                  reg in2;
      i v testbench (testbench.v)
                                                  reg in3;
                                          30
         31
                                                  reg in4;
              a - mux_2to1 (mux_2to1.v
                                          32
                                                  reg [1:0] sel;
                b - mux_2to1 (mux_2to1.v
                                          33
                c - mux 2to1 (mux 2to1.v
                                                  // Outputs
                                          34
                                                  wire out:
                                          35
                                          36
                                    (
                                          37
                                                  // Instantiate the Unit Under Test (UUT)
                                    (2)
                                          38
                                                  mux 4to1 uut (
                                          39
                                                     .in1(in1),
                                                     .in2(in2),
                                          40
                                                     .in3(in3),
                                          41
                                          42
                                                     .in4(in4),
                                          43
                                                     .sel(sel).
                                                     .out(out)
                                          44
                                          45
   No Processes Running
                                          46
                                          47
    No single design module is selected.
                                                        sel=2'b00; in1=1'b1; in2=1'b0; in3=1'b0; in4=1'b0;
                                          48
           Design Utilities
                                                     #1 sel=2'b01; in1=1'b1; in2=1'b0; in3=1'b1; in4=1'b0;
                                          49
                                          50
                                                     #1 sel=2'b10; in1=1'b1; in2=1'b0; in3=1'b1; in4=1'b0;
                                                     #1 sel=2'b11; in1=1'b1; in2=1'b0; in3=1'b1; in4=1'b0;
                                          51
                                                     #1 sel=2'b00; in1=1'b0; in2=1'b0; in3=1'b0; in4=1'b0;
                                          52
                                          53
                                                     #1 sel=2'b01; in1=1'b0; in2=1'b1; in3=1'b0; in4=1'b0;
                                          54
                                                     #1 $finish;
                                          55
                                                  end
                                                                       修改為你想要模擬的輸入變數
                                          56
                                                  initial
                                          57
                                          58
                                                  begin
                                                     $monitor($time, " sel=%d, in0=%b, in1=%b, in2=%b, in3=%b, out=%b".sel, in1, in2, in3, in4, out);
                                          59
                                          60
                                          61
                                               endmodule
                                          62
                                          63
                                          64
```


檢查測試平台語法



合成前模擬




Xilinx ISE操作 (10/10) 波形驗證 (1/7)





Xilinx ISE操作 (10/10) 波形驗證 (2/7)

Name	Valu	Ons 1 ns
▶ ■ sel[1:0]	01	ф
16 in1	0	
⅓ in2	1	
16 in3	0	
1₽ in4	0	
U _o out	1	




16) 接著逐一的檢查波形是否如所期望一般






波形驗證 (3/7)




波形驗證 (4/7)






波形驗證 (6/7)



Xilinx ISE操作 (10/10) 波形驗證 (7/7)



基礎題(一) 四對一多工器

- 請參考mux_4to1.v與mux_2to1.v的範例原始碼與操作流程。
 - □ 設計時,請利用Verilog邏輯閘層次語法寫出二對一多工器模組,然後利 用二對一多工器模組,組合出四對一多工器模組,並且確認編譯後沒有 error或warning產生。
 - □ 模擬時,請參考四對一多工器模組的testbench.v的範例原始碼與操作流 程,並觀察波形結果與主控台的螢幕顯示結果。

邏輯聞層次


```
module mux 2to1(in1, in2, sel, out);
   input in1, in2, sel;
   output out;
   wire a out, b out, c out;
  not a(a out, sel);
   and b(b out, in1, a out);
   and c(c out, in2, sel);
   or d(out, b out, c out);
                      mux 2to1
```

```
module mux 4to1 v2(in1, in2, in3, in4, sel, out);
   input in1, in2, in3, in4;
   input [1:0]sel;
   output out;
   wire a out, b out, c out;
   mux 2to1 a(.in1(in1), .in2(in2), .sel(sel[0]), .out(a out));
   mux 2to1 b(.in1(in3), .in2(in4), .sel(sel[0]), .out(b out));
   mux 2to1 c(.in1(a out), .in2(b out), .sel(sel[1]), .out(out));
                                                    mux 4to1
endmodule
```

endmodule

基礎題 (二) 全加器

- ■請寫出全加器。
 - □ 設計時,請利用Verilog邏輯閘層次語法寫出全加器模組,並且確認編譯 後沒有error或warning產生。
 - □ 模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。





4bits漣波加法器

- 請寫出4bits的漣波加法器。
 - □ 設計時,請利用Verilog邏輯閘層次語法寫出全加器模組,然後利用全加器模組,組合出4bits漣波加法器模組,並且確認編譯後沒有error或warning產生。
 - □ 模擬時,請自行撰寫testbench.v,並觀察波形結果或主控台的螢幕顯示結果是否如期望一般。

