
# Lab7結報

E24066226 魏晉成

E24065018 章子嚴

E24066129 張 軒

此實驗如下頁的(圖一), 先利用除頻器將頻率調至1Hz, 再接至計數器模組, 並利用之後的二進制轉七段顯示器模組顯示於七段顯示器上。



(圖一)系統構想圖

```
odule freqDevider(clk, rst, dclk);
          input clk, rst;
 3
          output reg dclk;
 5
          reg[24:0]count;
          always@(posedge clk, posedge rst)begin
              if(rst)begin
10
                   dclk \le 1'b0;
11
                   count <= 25 'd0;
12
               end
13
              else if(count==25'd24000000)begin
14
                   dclk<=~dclk;
15
16
                   count<=25'd0;
17
18
19
              else count<=count+25'd1;
20
21
22
23
```

(圖二)除頻器模組

```
module counter(clk, rst, out);
          input clk, rst;
3
          output reg [3:0]out;
 5
6
          always@(posedge clk, posedge rst)begin
              if(rst) out<=4'd0;
              else out<=out+4'd1;
 8
          end
10
      endmodule
```


(圖三)計數器模組

```
dule sevenSeg(in, out);
          input [3:0]in;
          output[6:0]out;
          reg[6:0]out;
          always@(*)begin
              case(in)
                  4'b0000:out=7'b0111111;
                  4'b0001:out=7'b0000110;
11
                  4'b0010:out=7'b1011011;
12
                  4'b0011:out=7'b1001111;
13
                   4'b0100:out=7'b1100110;
                  4'b0101:out=7'b1101101;
14
15
                   4'b0110:out=7'b11111101;
                  4'b0111:out=7'b0000111;
17
                   4'b1000:out=7'b11111111:
                  4'b1001:out=7'b1101111;
                   4'b1010:out=7'b1110111;
                   4'b1011:out=7'b11111100;
21
                   4'b1100:out=7'b0111001;
                   4'b1101:out=7'b1011110;
23
                   4'b1110:out=7'b11111001;
24
                  4'bllll:out=7'blll0001;
                  default:out=7'b00000000;
25
26
27
```

(圖四)二進制轉七段顯示器模組

```
odule system(clk, rst, out);
          input clk, rst;
          output [6:0]out;
          wire dclk;
          wire [3:0]cntOut;
          freqDevider FD(.clk(clk), .rst(rst), .dclk(dclk));
 9
10
          counter CNT(.clk(dclk), .rst(rst), .out(cntOut));
11
          sevenSeg SS(.in(cntOut), .out(out));
12
13
      endmodule
```


(圖五)系統



#### (影片一) VeriInstrument 驗證


```
40
       initial begin
41
42
          // Initialize Inputs
         clk = 0;
43
         rst = 1;
44
45
      end
46
       initial #1 rst=0;
47
48
       always #1 clk=~clk;
49
50
    endmodule
51
52
53
```

(圖六) testbench



(圖七) testbench 結果

此實驗如下頁的(圖八),先利用除頻器將頻率調至1Hz,再接串入並出暫存器,使發光的LED登能隨時間由LSB往MSB移動,接著連上6位元binary轉8位元BCD的模組,使二進制碼能轉換成二位數的十進制碼,最後接到二進制轉七段顯示器模組,將輸入顯示在七段顯示器上,變大功告成。



(圖八) 系統構想圖

```
odule freqDevider(clk, rst, dclk);
          input clk, rst;
 3
          output reg dclk;
 5
          reg[24:0]count;
          always@(posedge clk, posedge rst)begin
               if(rst)begin
10
                   dclk \le 1'b0;
11
                   count <= 25 'd0;
12
               end
13
               else if(count==25'd24000000)begin
14
15
                   dclk<=~dclk;
                   count <= 25 'd0;
16
17
18
              else count<=count+25'd1;
19
20
21
22
23
```

(圖九)除頻器模組

```
module sipoShifter(clk, rst, in, out);
          input in, clk, rst;
 3
          output reg [5:0]out;
 5
 6
          always@(posedge rst or posedge clk)begin
              if(rst) out<=6'b0000001;
               else begin
 8
 9
                   out<=out<<1;
10
                   out[0]<=in;
11
               end
12
          end
13
14
      endmodule
```

(圖十) SIPO 暫存器

```
module binToBCD(in, outOne, outTen);
          input [5:0]in;
 3
          output reg [3:0]outTen, outOne;
 4
 5
          always@(*)begin
 6
               outTen<=in/4'd10;
 7
               outOne<=in%4'dl0;
 8
          end
 9
      endmodule
10
```


(圖十一)二進位二進制轉二進位十進制模組

```
dule sevenSeg(in, out);
           input [3:0]in;
          output[6:0]out;
          reg[6:0]out;
          always@(*)begin
               case(in)
                  4'b0000:out=7'b0111111;
                  4'b0001:out=7'b0000110;
                   4'b0010:out=7'b1011011;
11
12
                   4'b0011:out=7'b1001111;
13
                   4'b0100:out=7'b1100110;
                   4'b0101:out=7'b1101101;
14
15
                   4'b0110:out=7'b11111101;
                   4'b0111:out=7'b0000111;
17
                   4'b1000:out=7'b11111111:
                   4'b1001:out=7'b1101111;
                   4'b1010:out=7'b1110111;
                   4'b1011:out=7'b11111100;
21
                   4'b1100:out=7'b0111001;
                   4'b1101:out=7'b1011110;
23
                   4'b1110:out=7'b11111001;
24
                   4'b1111:out=7'b1110001;
                   default:out=7'b00000000;
25
26
27
```

(圖十二)二進制轉七段顯示器模組

```
module system(clk, rst, outLED, outOne, outTen);
          input clk, rst;
          output [5:0]outLED;
          output [6:0]outOne, outTen;
          wire dclk;
          wire [5:0]SIPOout;
 8
 9
          wire [3:0] BCDoutTen, BCDoutOne;
10
          wire [6:0]SSOne, SSTen;
11
12
          freqDevider FD(.clk(clk), .rst(rst), .dclk(dclk));
          sipoShifter SIPO(.clk(dclk), .rst(rst), .in(outLED[5]), .out(outLED));
13
14
          binToBCD BTB(.in(SIPOout), .outOne(BCDoutOne), .outTen(BCDoutTen));
15
          sevenSeg SS0(.in(BCDoutOne), .out(outOne));
16
          sevenSeg SSl(.in(BCDoutTen), .out(outTen));
17
18
          assign SIPOout=outLED;
19
      endmodule
20
```


(圖十三) 系統



<u>(影片二)</u> <u>VeriInstrument</u> 驗證


```
44
45
       initial begin
46
          // Initialize Inputs
          clk = 0;
47
48
          rst = 1;
49
       end
50
       initial #1 rst=0;
51
52
53
       always #1 clk=~clk;
54
55
    endmodule
56
```

(圖十四) testbench



(圖十五) testbench

此實驗如下頁的(圖十六),先利用除頻器將頻率調至1Hz,再接至計時器模組,並且分別將分與秒的兩組輸出接至6位元binary轉8位元BCD的模組,使二進制碼能轉換成二位數的十進制碼;最後將個別的個位數與十位數接到二進制轉七段顯示器模組,使輸入顯示在七段顯示器上,變大功告成。



(圖十六) 系統構想圖

```
odule freqDevider(clk, rst, dclk);
          input clk, rst;
          output reg dclk;
          reg[24:0]count;
          always@(posedge clk, posedge rst)begin
              if(rst)begin
                  dclk \le 1'b0;
10
11
                   count <= 25 'd0;
12
              end
13
14
              else if(count==25'd24000000)begin
15
                  dclk<=~dclk;
16
                   count<=25'd0;
17
18
              else count<=count+25'd1;
19
20
21
22
23
```

#### (圖十七)除頻器模組

```
dule timer(clk, rst, minSet, secSet, set, min, sec);
          input clk, rst, set;
          input [5:0]minSet, secSet;
          output reg [5:0]min, sec;
          always@(posedge clk or posedge rst or posedge set)begin
              if(rst) begin min<=6'b0; sec<=6'b0;end
              else if(set) begin
11
                  if (minSet<6'd60&&secSet<6'd60) begin min<=minSet;sec<=secSet;en
                  else if(minSet<6'd60)begin min<=minSet;sec<=secSet-6'd60;end</pre>
12
13
                  else if(secSet<6'd60)begin min<=(minSet-6'd60); sec<=secSet;er</pre>
                  else begin min<=minSet-6'd60; sec<=secSet-6'd60;end
14
16
17
              else begin
                  if(sec==6'd59) begin
                      if(min!=6'd59) begin min<=min+6'dl; sec<=6'd0; end
                      else begin min<=6'b0; sec<=6'b0;end
21
23
                  else begin min<=min; sec<=sec+6'dl;end
24
25
27
28
```

(圖十八) 計時器模組

```
module binToBCD(in, outOne, outTen);
          input [5:0]in;
3
          output reg [3:0]outTen, outOne;
 4
 5
          always@(*)begin
 6
               outTen<=in/4'd10;
 7
               outOne<=in%4'd10;
 8
          end
 9
      endmodule
10
```


(圖十九)二進位二進制轉二進位十進制模組

```
dule sevenSeg(in, out);
          input [3:0]in;
          output[6:0]out;
          reg[6:0]out;
          always@(*)begin
              case(in)
                  4'b0000:out=7'b0111111;
                  4'b0001:out=7'b0000110;
                  4'b0010:out=7'b1011011;
11
12
                  4'b0011:out=7'b1001111;
                  4'b0100:out=7'b1100110;
13
                  4'b0101:out=7'b1101101;
14
15
                  4'b0110:out=7'b11111101;
                  4'b0111:out=7'b0000111;
17
                  4'b1000:out=7'b1111111;
                  4'b1001:out=7'b1101111;
                  4'b1010:out=7'b1110111;
                  4'b1011:out=7'b11111100;
20
21
                  4'b1100:out=7'b0111001;
22
                  4'b1101:out=7'b1011110;
23
                  4'b1110:out=7'b1111001;
24
                  4'blll1:out=7'bll10001;
                  default:out=7'b00000000;
25
26
27
```

## (圖二十)二進制轉七段顯示器模組

```
module system(clk, rst, set, minSet, secSet, minTen, minOne, secTen, secOne);
          input clk, rst, set;
          input[5:0] minSet, secSet;
          output[6:0] minTen, minOne, secTen, secOne;
          wire dclk;
          wire[5:0] min, sec;
          wire[3:0] minTenBin, minOneBin, secTenBin, secOneBin;
11
          freqDevider FD(.clk(clk), .rst(rst), .dclk(dclk));
12
13
          timer TO(.clk(dclk), .rst(rst), .minSet(minSet), .secSet(secSet), .set(set), .min(min), .sec(sec));
14
          binToBCD BTBMin(.in(min), .outOne(minOneBin), .outTen(minTenBin));
          binToBCD BTBSec(.in(sec), .outOne(secOneBin), .outTen(secTenBin));
          sevenSeg minTenSS(.in(minTenBin), .out(minTen)), minOneSS(.in(minOneBin), .out(minOne)), secTenSS(.in(secTenBin), .out(secTen)), secOneSS(.in(secOneBin)
          out (secOne));
17
```

(圖二十一)系統



(影片三) VeriInstrument 驗證

```
52
      initial begin
53
54
          clk=0;
55
         rst=1:
56
         set=0;
57
         min set=6'd22;
          sec set=6'd22;
58
59
       end
60
61
       initial begin
          #1 rst=0;
62
          #1 set=0;
63
64
       end
65
       always #1 clk=~clk;
66
67
       initial begin
68
             #800 set=1;
69
             #100 rst=1;
70
71
       end
72
73
    endmodule
74
75
```

(圖二十二) testbench



#### 心得

#### 張軒:

做完這次實驗後,對clk有更深入的了解了,因為上一次的實驗沒有真的對clk做什麼事情,所以也不知道他到底可以幹嘛。然後模組真是個好用的東西,很多東西都只需要寫一次,需要用到的時候再把很多模組組合成一個系統就好,不知道final project是不是也可以用很多模組組裝起來就好哈哈。

#### 心得

章子嚴:這次的實驗還可以,看著他們寫verilog的時候,開始大概知道verilog這麼寫了,都是一部分寫完然後結合起來。用模組檢查好過用testbench檢查,模組操作起來也方便,檢查時也很方便,看verilog有沒有地方寫錯。

#### 心得

#### 魏晉成:

雖然上次黑特了VeriInstrutment一波,但因為這次要用到clk、 七段顯示器以及指撥開關等物件,這些是在testbench中寫起來 很痛苦的輸入輸出,所以這次終於體會到為何大家會一直誇讚 VeriInstrument的好。