

دانشگاه علم و صنعت

دانشکده مهندسی کامپیوتر

درجه تحصیلی: کارشناسی

تكليف4 CAD

پرنيان شاكريان 99400064

استاد:

دكتر خدادادي

سال تحصیلی: تیر ۱۴۰۲

سوال ۲

ابتدی کد یک بسته q2 تشکیل میدهیم که دو entity و sequence_detectore. همچنین شامل دو sequence_detectore و sequence_detectore یک sequence_detectore انشان میلات علی sequence_detectore entity یک sequence_detectore entity را نشان الله خاصی از بیت های ورودی را تشخیص می دهد. دارای یک پورت input_number برای بیت ورودی، یک ساعت درگاه ورودی برای سیگنال ساعت و یک پورت خروجی برای بیت ورودی، یک ساعت درگاه ورودی برای سیگنال ساعت و یک پورت خروجی sequence_match است که نشان می دهد آیا دنباله ورودی با الگوی مورد نظر مطابقت دارد یا خیر. sequence_detectore architectures رفتار entity را بر اساس (running_state) و بیت ورودی حساس به سیگنال ساعت است که sate این فرآیند همچنین هنگامی که دستگاه به حالت sa میرسد، سیگنال pattern_match را روی '۱' تنظیم می کند.

متفاوتی از بیت های ورودی را تشخیص می دهد. دارای یک پورت ورودی برای بیت ورودی، یک ورودی برای بیت ورودی، یک ورودی برای سیگنال ساعت و یک پورت خروجی sequence_match است که نشان می دهد آیا دنباله ورودی با الگوی مورد نظر مطابقت دارد یا خیر. second_sequence_detectore رفتار second_sequence_detectore رفتار بر اساس را تعریف می کند. شامل یک فرآیند حساس به سیگنال ساعت است که run_state را بر اساس وضعیت فعلی (running_state) و بیت ورودی (input_number) به روزرسانی می کند. این فرآیند همچنین هنگامی که دستگاه به حالت 55 می رسد، سیگنال pattern_match را روی '۱' تنظیم می کند. بدنه بسته q2 دو عملکرد را اجرا می کند:

- input_number_vector گرفته و مکمل هر بیت را در بردار bits .۱. برمی گرداند.
- n عدد صحیح input_number_vector ورودی input_number_vector و بیت اول مکمل بوده و بیت را به عنوان پارامتر می گیرد. بردار را برمی گرداند که در آن n+1 بیت اول مکمل بوده و بیت های باقی مانده همان بیت های ورودی هستند. سپس یک عملیات جمع را شبیه سازی میکند. fsm_dec entity یک رمزگشای FSM را نشان می دهد. یک سیگنال ساعت، بردار ورودی را گرفته و یک بردار خروجی ارائه می دهد. این شامل اعلان های مؤلفه برای sequence_detectore و یک بردار خروجی ارائه می دهد. این شامل اعلان های مؤلفه برای fsm_dec architectures و عساس second_sequence_detectore است. sequence_detectore و sequence_detectore و برای هر بیت از بردار input_number نمونهسازی به میکند. سیگنال های second_sequence_detectore و first_match ورودی با second_match و first_match ورودی با الگوهای مورد نظر مطابقت دارد یا خیر. این فرآیند متغیر out_vec را بر اساس نتایج تطبیق تنظیم می دهد.