

گزارش طراحی و شبیه سازی پروژه الکترونیک ۲ (فاز اول)

نام و نام خانوادگی: پارسا پاک طینت شماره دانشجویی: ۴۰۳۱۰۱۵۱۸

۱ مشخصات مورد نیاز پروژه

الزامات طراحی

در این پروژه باید یک تقویت کننده طراحی شود که مشخصات زیر را برآورده کند:

پارامتر	مقدار
ولتاژ ورودی (V_{in})	$1mV$
مقاومت بار (R_{Load})	500Ω
ولتاژهای تغذیه (V_{CC}, V_{EE})	$+10V, -10V$
بهره تفاضلی (A_{vd})	$> 54dB$
نسبت پس زنی حالت مشترک ($CMRR$)	$> 80dB$
تغییرات دامنه ی خروجی پیک تا پیک	$6V$
مقاومت ورودی (R_{in})	$> 50k\Omega$
مقاومت خروجی (R_{out})	$< 5k\Omega$
توان مصرفی حالت سکون (بدون بار)	$< 60mW$

جدول نهایی بررسی مشخصات

در انتهای طراحی، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
A_{vd}	$> 54dB$	$124dB$
$CMRR$	$> 80dB$	$141/23dB$
Swing	$6V_{pp}$	$6/25V$
R_{in}	$> 50k\Omega$	∞
R_{out}	$< 5k\Omega$	277Ω
P_Q	$< 60mW$	$21/94mW$
Cost	≤ 200	۹۰

۲ معرفی ساختار مدار و طراحی اولیه

خواسته مسئله (بخش ۱)

ساختار کلی تقویت کننده طراحی شده را معرفی کنید. مشخص کنید مدار شما شامل چه بخش هایی است:

- طبقه ورودی
 - طبقه یا طبقات میانی
 - بافر یا خروجی مورد استفاده در فاز اول
 - شبکه بایاس و آینه های جریان
- همچنین توضیح دهید چرا این ساختار را انتخاب کرده اید.

معرفی ساختار انتخابی

در این قسمت نوع ساختار طراحی خود را توضیح دهید. به عنوان مثال:


- آیا طبقه ورودی شما BJT است یا MOSFET؟
- آیا از بار فعال استفاده کرده اید؟
- آیا تقویت کننده دو طبقه یا چند طبقه است؟
- از چه روشی برای بایاس کردن طبقات استفاده کرده اید؟

با توجه به هزینه محدودی که برای پروژه در نظر گرفته شده بود من ترجیح دادم تنها از ترانزیستور های MOSFET استفاده کنم. در ورودی از یک طبقه folded-cascode استفاده کردم که بار آن یک آینه جریان کسکود است. این ساختار در ساختار های پیشنهادی داک پروژه نیز آورده شده بود لذا گزینه خوبی برای شروع کار با آن بود. دلیل استفاده از آن نیز تنظیم دقیق نقطه کار خروجی طبقه اول بود تا نه خیلی به سقف بچسبد و نه خیلی به کف مقدار ولتاژ ریل ها. هم چنین با بهره دیفرانسیلی بالا به خاطر کسکود شدن و بهره مد مشترک کم، باعث می شود که نیاز های دیگر پروژه نیز برآورده شود.

در ادامه در طبقه دوم یک سورس مشترک با مقاومت degeneration گذاشتم تا گین را بیشتر نیز بکند و همچنین مقدار ولتاژ خروجی طبقه folded-cascode را تنظیم کند. یعنی در این حالت دو ولتاژ گیت- سورس که در طبقه folded-cascode به واسطه اتصالات دیودی وجود دارد را بین ولتاژ گیت سورس طبقه بعد و مقاومت موجود در سورس آن تقسیم کردم؛ همچنین مدار خطی تر هم می شد. در نهایت نیز در طبقه آخر از یک بافر به منظور تنظیم سوئینگ خروجی و جلوگیری از بارگذاری مقاومت Load بر طبقات قبل تر از خود قرار دادم. من سعی کردم برای تنظیم درست نقاط کار، به صورت یکی در میان از ترانزیستور های pmos و nmos استفاده کنم. اگر جایی ولتاژ بسیار بالا رفت از nmos و اگر جایی بسیار پایین رفت از pmos استفاده کردم.

من در همه طبقاتی که گین دارم، از بار فعال بهره برده ام چون استفاده از مقاومت هزینه بر بود و همچنین بار فعال باعث تقویت گین بالایی می شد. اما مشکلی که داشت تنظیم سخت نقاط کار ترانزیستور ها بود. چون بار فعال باعث ایجاد نقطه High-Impedance می شد و تنظیم نقطه کار بدون در نظر گرفتن اثر طول کانال غیر ممکن بود. در آخر نیز باید بگویم که من با ایجاد یک خط رفرنس جریان، از آینه جریان های متعدد برای بایاس کردن طبقات استفاده کرده ام.

شماتیک کامل مدار




۳ تحلیل DC و طراحی بایاس

خواسته مسئله (بخش ۲)

برای مدار خود تحلیل DC انجام دهید. نقطه کار طبقات مختلف، ولتاژ گره‌ها و جریان شاخه‌های اصلی را بدست آورید و با تحلیل تئوری مقایسه کنید.

محاسبات تئوری بایاس

در این بخش محاسبات دستی مربوط به تعیین جریان‌های بایاس، ولتاژ گره‌های اصلی، و ناحیه عملکرد ترانزیستورها را وارد کنید.



در این بخش از تصویر بالا برای تحلیل استفاده می‌کنیم. شاخه ای که در منتهی الیه سمت چپ با ترانزیستورهای M_1 و M_2 ساخته شده است یک خط جریان مرجع ایجاد می‌کند. جریان بایاس ترانزیستور PMOS و NMOS به ترتیب از روابط زیر بدست می‌آیند:

$$I_{D_p} = \frac{1}{2} K_p \left(\frac{W}{L} \right)_p (|V_{GS}| - |V_{th}|)^2 (1 + \lambda |V_{DS}|), \quad I_{D_n} = \frac{1}{2} K_n \left(\frac{W}{L} \right)_n (V_{GS} - V_{th})^2 (1 + \lambda V_{DS})$$

برای یافتن جریان شاخه رفرنس KVL می‌زنیم. همچنین به دلیل اینکه ترانزیستور ها diode-connected شده‌اند از اثر طول کانال صرف نظر می‌کنیم چون تاثیر کمی دارد:

$$K_p = 0.08 \frac{mA}{V^2}, \quad K_n = 0.25 \frac{mA}{V^2}, \quad V_{th} = 0.6, \quad (W/L)_p = 50, \quad (W/L)_n = 100$$

$$\lambda = 0.05 V^{-1} \Rightarrow 20 = 150 I + \sqrt{\frac{2I}{K_p (W/L)_p}} + |V_{th}| + \sqrt{\frac{2I}{K_n (W/L)_n}} + V_{th}$$

$$\Rightarrow I_{ref} = I_{D_{1,2}} = 0.123 mA$$

بنابراین جریان بقیه شاخه ها نیز بدست می‌آید البته باید به اثر Channel-length Modulation نیز توجه کنیم. در محاسبات زیر نکات دیگری نیز وجود دارد: ترانزیستور های M_3 و M_4 در حالت DC ورودی شان

صفر است. همچنین فرض می کنیم که V_{GS} آنها تقریباً با ولتاژ گیت- سورس M_1 یکسان است. همچنین به علت طبقه دیفرانسیلی، جریان های M_3, M_4, M_{13}, M_{14} یکسان اند:

$$\begin{aligned} \frac{I_{13}}{I_1} &= \frac{1 + \lambda V_{DS_{13}}}{1 + \lambda V_{DS_1}}, V_{DS_1} = V_{GS_1} = \sqrt{\frac{2I}{K_n(W/L)_n}} + V_{th} = 0.699V, \\ V_{DS_{13}} &\approx 10 - 0.699 = 9.3V \Rightarrow I_{D_{13}} = I_{D_{14}} = I_{D_3} = I_{D_4} = 0.174mA \Rightarrow \\ V_{DS_3} &= 7.84V \Rightarrow |V_{DS_{15,16,17,18}}| = 10 - (-0.7 + 7.84) = 2.86V \Rightarrow \\ \frac{I_{15}}{I_2} &= \frac{1 + \lambda |V_{DS_{15}}|}{1 + \lambda |V_{DS_2}|}, |V_{DS_2}| = |V_{GS_2}| = \sqrt{\frac{2I}{K_p(W/L)_p}} + |V_{th}| = 0.848V \Rightarrow \\ I_{D_{15,16,17,18}} &= 0.135mA \Rightarrow I_{D_{5,6,7,8,9,10}} = 2I_{D_{15}} - I_{D_7} = 0.096mA \end{aligned}$$

از وجود اتصال دیودی ترانزیستور های M_8, M_{10} و متقارن بودن دو طرف ساختار folded cascode و استفاده از ترانزیستور های MOS می توانیم نتیجه بگیریم که اگر ولتاژ گیت M_{11} را بخواهیم، کافی است که ولتاژ طرف دیگر متناظر آن را بدست آوریم. پس داریم:

$$V_{G_{11}} = V_{D_7} = V_{GS_8} + V_{GS_{10}} - 10 = 2\sqrt{\frac{2I}{K_n(W/L)_n}} + 2V_{th} - 10 = -8.62V$$

برای محاسبه ولتاژ درین M_{11} و جریان گذرنده از آن طبقه (سورس مشترک با بار فعال و مقاومت دیجریشن) از دو معادله دو مجهول زیر استفاده می کنیم که مجهول های آن I و V_x (ولتاژ درین M_{11}) است:

$$\begin{cases} I = \frac{1}{2}K_n\left(\frac{W}{L}\right)_n(V_{GS_{11}} - V_{th})^2(1 + \lambda V_{DS_{11}}) \\ I = \frac{1}{2}K_p\left(\frac{W}{L}\right)_p(|V_{GS_{14}}| - |V_{th}|)^2(1 + \lambda |V_{DS_{14}}|) \\ V_{GS_{11}} = -8.62 - 5I + 10, V_{DS_{11}} = V_x - 5I + 10 \\ |V_{DS_{14}}| = 10 - V_x, |V_{GS_{14}}| = 0.848V \end{cases} \Rightarrow$$

$$V_x = 6.1V, I_{D_{14,11}} = 0.14mA$$

حال به راحتی می توانیم با استفاده از داده هایی که بدست آوردیم، در طبقه آخر یک تحلیل گره بزینم و ولتاژ و جریان طبقه آخر را بیابیم:

$$\begin{cases} \frac{V_{out}}{0.5} + I_{D_{7c}} - I_{D_{12}} = 0 \\ I_{D_{12}} = \frac{1}{2}K_n\left(\frac{W}{L}\right)_n(V_{GS_{12}} - V_{th})^2(1 + \lambda V_{DS_{12}}) = \\ \frac{1}{2}K_n\left(\frac{W}{L}\right)_n(V_x - V_{out} - V_{th})^2(1 + \lambda(10 - V_{out})) \\ I_{D_{7c}} = \frac{1}{2}K_n\left(\frac{W}{L}\right)_{spn}(V_{GS_{7c}} - V_{th})^2(1 + \lambda V_{DS_{7c}}) = \\ \frac{1}{2}K_n\left(\frac{W}{L}\right)_{spn}(0.699V - V_{th})^2(1 + \lambda(V_{out} + 10)) \\ \left(\frac{W}{L}\right)_{spn} = 150 \end{cases} \Rightarrow$$

$$V_{out} = 4.71V, I_{D_{7c}} = 0.325mA, I_{D_{12}} = 9.75mA$$

البته معادله بالا، یک معادله درجه دو است و جواب دیگر $V_{out} = 6.45V$ است؛ یکی از شروط فعال بودن ترانزیستور ها $V_{GS} > V_{th}$ است پس در این حالت که ولتاژ گیت- سورس M_{12} منفی می شود این جواب غلط است. حال که همه جریان ها بدست آمدند به راحتی می توانیم وضعیت عملکردی ترانزیستورها را تعیین

کنیم. از محاسبات که پیش تر انجام دادیم استفاده می کنیم. ترانزیستورهای M_1, M_2, M_8, M_{10} اتصال دیودی هستند و در ناحیه فعال قرار دارند. ترانزیستورهای M_7, M_9 نیز به دلیل تقارن با ترانزیستورهای اتصال دیودی M_8, M_{10} فعال هستند. شرط فعال بودن $|V_{DS}| > |V_{GS}| - |V_{th}|$ (در NMOS قدر مطلق نیازی نیست) می باشد.

$$V_{DS_{r,f}} = 7/18V > 0/7 - 0/6 = 0/1V, V_{G_{d,f}} = 20 \cdot \frac{300}{400} - 10 = 5V, V_{S_{d,f}} = 7/18V$$

$$\rightarrow |V_{GS_{d,f}}| = 2/18V \rightarrow |V_{DS_{d,f}}| = 7/18 + 8/62 > 2/18 - 0/6V_{GS_{11}} = -8/62 - 5I + 10$$

$$= 0/675V, V_{DS_{11}} = 6/1 - (5I - 10) = 15/4V > V_{GS_{11}} - V_{th}, V_{DS_{12}} = 10 - 4/7 =$$

$$5/3V > V_{GS_{12}} - V_{th} = 1/3 - 0/6 = 0/7, V_{DS_{13,14}} = 9/3V > V_{GS} - V_{th} = 0/99V$$

$$|V_{DS_{15,16,17,18}}| = 10 - 7/18 = 2/12V > |V_{GS}| - |V_{th}| = 0/848 - 0/6 = 0/248, |V_{DS_{19}}|$$

$$= 10 - 6/1 = 3/9V > |V_{GS}| - |V_{th}| = 0/248V, V_{DS_{r}} = 4/7 + 10 = 14/7 > V_{GS} - V_{th}$$

$$= 0/99V$$

پس همه ترانزیستورها در ناحیه فعال قرار دارند. لذا همه جریان ها و ولتاژ گره های اصلی و ناحیه عملکردی همه ترانزیستورها بدست آمد.

نتایج شبیه سازی Point Operating DC

در این قسمت خروجی شبیه سازی نقطه کار DC را قرار دهید.

V(d11) :	6.08383	Id(M1) :	0.000123063
V(d13) :	-0.702588	Id(M10) :	0.000111804
V(d3) :	5.7803	Id(M11) :	0.000141208
V(d4) :	5.7803	Id(M12) :	0.00961437
V(g11) :	-8.61405	Id(M13) :	0.000174196
V(g5) :	5	Id(M14) :	0.000174196
V(n001) :	-8.61405	Id(M15) :	-0.000143
V(n002) :	-9.29396	Id(M16) :	-0.000143
V(n003) :	-9.30702	Id(M17) :	-0.000143
V(n004) :	-9.30702	Id(M18) :	-0.000143
V(out) :	4.70401	Id(M19) :	-0.000141208
V(sin+) :	0	Id(M2) :	-0.000123063
V(sin-) :	0	Id(M20) :	0.000206343
V(vcc) :	10	Id(M3) :	0.000174196
V(vee) :	-10	Id(M4) :	0.000174196
V(vgn) :	-9.30246	Id(M5) :	-0.000111804
V(vgp) :	9.15701	Id(M6) :	-0.000111804
		Id(M7) :	0.000111804
		Id(M8) :	0.000111804
		Id(M9) :	0.000111804

همانطور که پیداست مقدار ولتاژها و جریان های بسیاری از نقاط را با تقریب خوبی به صورت تئوری بدست آوردیم ولی ولتاژ یک نقطه و همچنین ۲ جریان درست بدست نیاورده بودیم. البته خطای آن کم است.


۴ تحلیل بهره تفاضلی

خواسته مسئله (بخش ۳)

بهره تفاضلی مدار را بدست آورید. برای این منظور ورودی تفاضلی مناسب اعمال کرده و مقدار A_{vd} را محاسبه کنید. نتیجه باید با شرط $A_{vd} > 54dB$ مقایسه شود.

محاسبات تئوری بهره تفاضلی

در این قسمت روابط تقریبی بهره تفاضلی را بدست آورید.



چون ورودی ها دیفرانسیلی خالص هستند پس از قاعده زمین مجازی استفاده می کنیم. همچنین از منابع جریان ۱۵ و ۱۶ و ۱۷ و ۱۸ نادیده می گیریم چون در مقابل $\frac{1}{g_m}$ مقاومت خیلی بزرگی دارند پس نادیده می توان گرفت. در تصویر بالا مدار ساده شده آورده شده است. با استفاده از رابطه $A_v = -G_m R_{out}$ روابط مربوط به بهره های طبقات سورس مشترک و درین مشترک، بهره کل را بدست می آوریم:

$$G_m = -g_{m\pi}, R_{out} = R_{op} || R_{on} = (r_{ov}(1 + g_{mv}r_{oa})) || (r_{od}(1 + g_{md}r_{or})) \Rightarrow$$

$$A_{vd} \approx g_{m\pi}((g_{mv}r_{ov}r_{oa}) || (g_{md}r_{od}r_{or})) \cdot \left(-\frac{r_{o1\pi}}{\frac{1}{g_{m1\pi}} + R_d}\right) \cdot \left(\frac{R_f || r_{or}}{R_f || r_{or} + \frac{1}{g_{m1\pi}}}\right)$$

محاسبه پارامترهای سیگنال کوچک:

$$r_{ov} = r_{oa} = r_{od} = \frac{1}{\lambda I_{Bias}} = 208.3k\Omega, r_{or} = 115k\Omega, r_{o1\pi} = 143k\Omega, r_{or} = 61.54k\Omega$$

$$g_{m\pi} = \frac{2I_D}{V_{GS} - V_{th}} = \sqrt{2K \frac{W}{L} I_D} = 3.48mS, g_{md} = 0.876mS, g_{mv} = 2.19mS$$


$$g_{m1\pi} = 2.63mS, g_{m1\pi} = 22.1mS \Rightarrow$$

$$A_{vd} = \frac{v_{out}}{v_{id}} \approx -1.37 \times 10^6 \Rightarrow 20 \log(|A_{vd}|) = 124.7dB > 54dB$$

شبیه سازی بهره تفاضلی

در این بخش توضیح دهید که چگونه ورودی تفاضلی را در شبیه سازی اعمال کرده اید. سپس نمودار یا نتایج AC را قرار دهید.

ورودی تفاضلی را با استفاده از دو منبع ولتاژ در مد Small signal AC analysis که مقدار AC Amplitude هر کدام $0.5V$ است داده ایم. به این صورت که یکی از ورودی های مدار تفاضلی را به سر مثبت یکی از منبع ولتاژ ها و ورودی دیگر را به سر منفی منبع ولتاژ دیگر وصل کرده ایم. سر دیگر منبع ولتاژ ها به زمین متصل هستند. سپس از تحلیل AC استفاده کردیم و خروجی را تماشا کردیم. از آنجایی که مجموع ولتاژ تفاضلی ۱ ولت است پس هر عددی که نمودار نمایش دهد همان بهره دیفرانسیلی است.



نتیجه نهایی:

- بهره تفاضلی خطی: $10^6 \times 1/58$
- بهره تفاضلی بر حسب دسی بل: $124dB$

۵ تحلیل بهره حالت مشترک و CMRR

خواسته مسئله (بخش ۴)


بهره حالت مشترک مدار را بدست آورید و سپس نسبت پس زنی حالت مشترک را از رابطه

$$CMRR = \frac{A_{vd}}{A_{vc}}$$

محاسبه کنید. نتیجه باید با شرط $CMRR > 80\text{ dB}$ مقایسه شود.

محاسبات تئوری CMRR

در این بخش روش محاسبه بهره حالت مشترک و سپس محاسبه $CMRR$ را به صورت تحلیلی بنویسید.



تحلیل خود را بر اساس مدار بالا انجام می دهیم. در مد مشترک مقاومت های tail حضور دارند پس مقاومت خروجی آنها مهم است. ما بهره مد مشترک طبقه folded-cascode را بدست می آوریم و در ادامه در بهره طبقات سورس مشترک و درین مشترک ضرب می کنیم. فرض می کنیم ورودی v_{icm} به گیت های M_3, M_4 داده شده است مقاومت های خروجی M_{13}, M_{14} به دلیل برابر بودن جریان ها برابر هستند و موازی شده آنها را R_{SS} می نامیم. طبق مدار بالا ولتاژ گره سورس که بین M_3, M_4 مشترک است، از رابطه زیر بدست می آید که در ادامه از تقارن بهره برده ایم:

$$v_s = (i_{d_3} + i_{d_4})R_{SS} = 2i_d R_{SS}$$

پس از رابطه ترانسسانیتری ترانزیستور داریم:

$$i_d = g_{m_3} v_{gs_3} = g_{m_3} (v_{icm} - v_s) \Rightarrow i_d = \frac{g_{m_3} v_{icm}}{1 + 2g_{m_3} R_{SS}} \approx \frac{v_{icm}}{2R_{SS}}$$

در گره D_3, D_4 که گره folded است داریم:

$$i_{d_3} = -i_d, i_{d_4} = -i_d$$

در سمت چپ مدار، جریان i_{d_s} وارد اتصال دیودی M_{10} می شود. مقاومت معادل در این گره به دلیل diode-connected بودن $\frac{1}{g_{m_{10}}}$ است پس ولتاژ گیت M_{10} که آن را V_x می نامیم

$$V_x = i_{d_s} \times \frac{1}{g_{m_{10}}} = -i_d \times \frac{1}{g_{m_{10}}} = -\frac{v_{icm}}{2g_{m_{10}}R_{SS}}$$

حال در گره G_{11} می بینیم که آینه جریان، جریان را می کشد و ترانزیستور M_5 جریان را تزریق می کند. جریان کشیده شده توسط آینه جریان:

$$i_{pull} = g_{m_5}V_x + \frac{V_{G_{11}}}{R_{on}}$$

که در آن R_{on} همان مقاومت خروجی معادل شاخه پایین (آینه جریان) است. البته چون $g_{m_5} = g_{m_{10}}$ پس ترم اول همان $-i_d$ است. جریانی که ترانزیستور M_5 تزریق می کند را نیز با احتساب خطایی که دو طرف به دلیل عدم تقارن وجود دارد حساب می کنیم:

$$i_{push} = -i_d + \frac{V_x - v_{out}}{R_{op}}$$

که R_{op} همان مقاومت دیده شده از درین M_5 است. حال kcl می نویسیم:

$$i_{pull} = i_{push} \Rightarrow \frac{V_x - V_{out}}{R_{op}} = \frac{V_{out}}{R_{on}} \Rightarrow V_x = R_{op}V_{out} \frac{1}{R_{op}||R_{on}}$$

حال V_x را از بالا جاگذاری می کنیم و در نهایت خواهیم داشت:

$$A_{cm, foldedcascode} = \frac{v_{out}}{v_{ic}} = -\frac{1}{2g_{m_5}R_{SS}} \frac{R_{op}||R_{on}}{R_{op}} \approx -\frac{1}{2g_{m_5}R_{SS}} = -\frac{1}{3/48 \times \frac{1}{0.05 \times 0.174}} \approx -4 \times 10^{-3}$$

حال بهره مد مشترک کل را می یابیم:

$$A_{vc} = -4 \times 10^{-3} \times \left(-\frac{r_{o_{14}}}{\frac{1}{g_{m_{11}}} + R_5}\right) \times \left(\frac{R_4||r_{o_{12}}}{R_4||r_{o_{12}} + \frac{1}{g_{m_{12}}}}\right) \approx 0.113$$

حال CMRR را می یابیم:

$$CMRR = \left|\frac{A_{vd}}{A_{vc}}\right| = \left|\frac{-1/37 \times 10^6}{0.113}\right| = 1/21 \times 10^7 \Rightarrow CMRR(dB) = 141/61$$


همانطور که پیداست از $80dB$ بزرگتر است

نتایج شبیه سازی حالت مشترک

در این قسمت توضیح دهید چگونه ورودی حالت مشترک اعمال شده است و نتیجه شبیه سازی را قرار دهید.

مانند قسمت قبل عمل کردیم و از تحلیل AC استفاده کردیم با این تفاوت که هر دو ورودی را به منبع AC

با دامنه دقیقا ۱ ولت وصل کردیم تا در خروجی هر چه که دیدیم همان گین باشد.



نتایج نهایی:

- بهره حالت مشترک A_{vc} : $0/1372$
- $CMRR$ خطی: $1/152 \times 10^7$
- $CMRR$ بر حسب دسی بل: $141/23$

۶ تحلیل مقاومت ورودی

خواسته مسئله (بخش ۵)

مقاومت ورودی مدار را بدست آورید و با شرط $R_{in} > 50k\Omega$ مقایسه کنید. روش اندازه گیری در شبیه سازی را به طور کامل توضیح دهید.


محاسبات تئوری مقاومت ورودی

در این بخش مدل معادل ورودی مدار را رسم کرده و مقاومت ورودی را به صورت تحلیلی محاسبه کنید. چون از ساختار MOSFET در همه طبقات استفاده کرده ایم لذا واضح است که مقاومت ورودی بی نهایت است. حتی اگر مدار را نیز بکشیم باز به همین موضوع می رسیم چون در مدل هیبرید- پای نیز می بینیم که مقاومت دیده شده از گیت یک مدار باز است پس بی نهایت است.

نتایج شبیه سازی مقاومت ورودی

در این قسمت روش شبیه سازی برای اندازه گیری R_{in} را توضیح دهید. مثلاً از نسبت ولتاژ به جریان ورودی استفاده کنید.

چون تحلیل مقاومت ورودی و خروجی در تحلیل سیگنال کوچک انجام می شود پس از همان منابع ولتاژی که برای محاسبه بهره دیفرانسیلی استفاده کردیم اینجا نیز استفاده می کنیم. یعنی دو منبع ولتاژ AC با AC Amplitude نیم ولت را به صورت دیفرانسیلی به ورودی می دهیم. سپس جریان گذرنده از آن را می یابیم. سپس عدد ۱ را بر آن جریان تقسیم می کنیم تا مقاومت خروجی بدست آید.



همانطور که از تصویر بالا نیز پیداست، جریان عبوری از منبع کاملاً صفر است پس مقاومت ورودی بسیار بسیار بزرگ است.

مقدار نهایی:

$$\infty : R_{in}$$

- با اضافه کردن مقاومت R_e در امیتر ترانزیستورهای طبقه ورودی مقاومت ورودی چه تغییری میکند و این موضوع روی بهره تفاضلی و بهره مشترک چه تاثیری می گذارد؟
- همچنان مقاومت ورودی بی نهایت می ماند. همچنین وجود مقاومت در امیتر به معنای وجود de-generation در مدار است پس اولاً بهره دیفرانسیلی به شدت کم می شود ولی بهره مد مشترک به نسبت بسیار کمتری کم می شود و یا اصلاً تغییری نمی کند. البته بستگی به این دارد که مقدار مقاومت R_e اضافه شده چقدر باشد و آیا با R_{SS} قابل قیاس است یا خیر. ولی در هر صورت خیلی کمتر از حالت قبل نمی شود.


۷ تحلیل مقاومت خروجی

خواسته مسئله (بخش ۶)

مقاومت خروجی مدار را بدست آورید و با شرط $R_{out} < 5k\Omega$ مقایسه کنید. روش شبیه سازی و استخراج مقدار را توضیح دهید.

محاسبات تئوری مقاومت خروجی

در این قسمت مقاومت خروجی را محاسبه کنید.



در خروجی مدار بالا را داریم. حال به محاسبه مقاومت خروجی می پردازیم. البته برای مقاومت خروجی نباید $R_{load} = 500\Omega$ را در نظر بگیریم. خوبی طبقه ماسفت این است که سورس به گیت هیچ ارتباطی ندارد. پس:

$$R_{out} = r_{o_{M12}} \parallel \frac{1}{g_{m_{M12}}} = 61.54k \parallel \frac{1}{22.1m} \approx 45.2\Omega$$

همانطور که پیداست مقاومت خروجی بسیار از مقدار $5k\Omega$ کمتر است. یعنی:


$$R_{out} < 5k\Omega$$

نتایج شبیه سازی مقاومت خروجی

در این بخش روش شبیه سازی برای اندازه گیری R_{out} را توضیح دهید. مثلاً با صفر کردن ورودی و اعمال منبع تست در خروجی.

ابتدا ورودی ها را زمین می کنیم. سپس مقاومت بار یعنی $R_L = 500\Omega$ را حذف می کنیم. سپس یک منبع

جریان AC با مقدار AC Amplitude یک آمپر را به خروجی می دهیم. سپس تحلیل AC را انجام می دهیم و مقدار ولتاژ دو سر منبع جریان را می یابیم. این ولتاژ همان مقاومت خروجی است.



همانطور که از تصویر بالا نیز پیداست ورودی ها صفر شده اند و خروجی را به یک منبع جریان واحد وصل کرده ایم.
مقدار نهایی:

$$\bullet R_{out} : 277\Omega$$


۸ تحلیل حوزه زمان و نوسان خروجی

خواسته مسئله (بخش ۷)

با اعمال ورودی مناسب، بررسی کنید آیا مدار می تواند تغییرات $6V_{pp}$ را روی بار 500Ω بدون اعوجاج شدید یا کلیپینگ تأمین کند یا خیر.

پیش بینی تئوری نوسان خروجی

در این قسمت با توجه به بایاس طبقات و محدودیت های اشباع/ناحیه فعال ترانزیستورها، حداکثر نوسان خروجی قابل دستیابی را پیش بینی کنید.



طبق مدار بالا باید سوئینگ خروجی را تعیین کنیم. چون در طبقه آخر بافر داریم و بافر، ولتاژ را با نسبت یک انتقال می دهد پس در محاسبه سوئینگ علاوه بر طبقه آخر، طبقه قبل از آن یعنی سورس مشترک را نیز باید بررسی کنیم. ابتدا محدودیت های ولتاژ حاصل از طبقه آخر را می بینیم. بیشینه خروجی تا زمانی است که M_{12} اشباع نشود و کمینه زمانی است که M_{20} اشباع نشود. می دانیم شرایط مرز اشباع به صورت

$$V_{DS} = V_{GS} - V_{th} = V_{od}$$

است. این ولتاژ را بر حسب جریان می نویسیم:

$$I_D = \frac{1}{2} K \left(\frac{W}{L} \right) (V_{GS} - V_{th})^2 \Rightarrow V_{GS} - V_{th} = V_{od} = \sqrt{\frac{2 I_D}{K \left(\frac{W}{L} \right)}}$$

از این پس از رابطه بالا در همه مراحل استفاده خواهیم کرد. همچنین مقدار جریان های بایاس نیز بالاتر محاسبه شده بود. پس:

$$V_{o,min_1} = -10 + V_{od_1} = -10 + \sqrt{\frac{2 \times 0.325}{0.25 \times 100}} = -9.87V$$

$$V_{o,max_1} = 10 - V_{od_2} = 10 - \sqrt{\frac{2 \times 9.75}{0.25 \times 100}} \approx 9.12V$$

حال محدودیت های حاصل از طبقه قبل تر یعنی طبقه سورس مشترک را بررسی می کنیم. البته باید در نظر داشته باشیم که این محدودیت ها روی V_{G1} است و برای رسیدن به ولتاژ خروجی باید یک V_{GS2} را از آن کم کنیم. از قسمت محاسبات DC نیز داریم:

$$V_{GS2} = 6/1 - 4/7 = 1/4V$$

پس:

$$V_{o,min2} = -10 + 5I_{D1} + V_{od1} - 1/4 = -10 + 5 \times 0/14 + \sqrt{\frac{2 \times 0/14}{0/25 \times 100}} - 1/4 \\ \approx -10/5V$$


$$V_{o,max2} = 10 - V_{od1} - 1/4 = 10 - \sqrt{\frac{2 \times 0/14}{0/08 \times 50}} - 1/4 = 8/34V$$


از آنجایی که مقدار DC خروجی ۴/۷V است پس:

$$V_{o,max} = \min\{V_{o,max1}, V_{o,max2}\} = 8/34V, V_{o,min} = \max\{V_{o,min1}, V_{o,min2}\} = -9/87V \\ \Rightarrow \text{Swing}_{PP} = 2 \cdot \min\{8/34 - 4/7, 4/7 - (-9/87)\} = 7/28V > 6V_{pp}$$

نتایج شبیه سازی Transient

در این قسمت ورودی و خروجی را در شبیه سازی گذرا نمایش دهید.





طبق تصاویر بالا نمودار سبز رنگ ورودی سینوسی دیفرانسیلی است. یعنی به هر پایه، یک سیگنال سینوسی با دامنه یک ولت، به صورت دیفرانسیل کامل، داده شده است. نمودار آبی رنگ خروجی است و همطور که نشان داده‌ام مقدار دامنه متقارن خروجی حدود $3/125V$ است. پس سوئینگ خروجی پیک تو پیک $6/25V$ می‌باشد. نتیجه گیری:

- تغییرات خروجی پیک تا پیک: $6/25V$
- آیا در ولتاژ خروجی مناسب که شرط دامنه تغییرات خروجی را برآورده میکند، خروجی دچار کلیپینگ شده است؟ خیر. کاملاً یک سینوسی تمیز ایجاد شده است.

۹ توان مصرفی حالت سکون

خواسته مسئله (بخش ۸)

توان مصرفی حالت سکون مدار را بدون اتصال R_{Load} محاسبه کنید و با شرط $P < 60mW$ مقایسه نمایید.

محاسبات تئوری توان

در این بخش روابط محاسبه توان مصرفی از منابع تغذیه را بنویسید:

$$P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}|$$

اگر R_{load} را از مدار حذف کنیم، کمی در جریان سوئیچینگ طبقات تفاوت ایجاد می شود که البته آن را نادیده می گیریم و فرض می کنیم که اولاً جریانی که از V_{CC} سورش می شود برابر با جریانی است که توسط V_{EE} سینک می شود و دوماً این جریان را همان جریان سینک شدن توسط V_{EE} در حالتی که مقاومت لود وجود دارد فرض می کنیم. چون در حالتی که مقاومت لود وجود داشت، بیشترین جریانی که V_{CC} سورش می کرد به خاطر وجود مقاومت لود بود. پس با حذف R_{load} همان جریان V_{EE} نیز توسط V_{CC} باید سورش شود. پس:

$$I_{EE} = I_{CC} = I_{D_1} + I_{D_{1r}} + I_{D_{1f}} + I_{D_{1i}} + I_{D_2} + I_{D_{2i}} + I_{D_{2r}} = 1/128mA \Rightarrow$$

$$P_Q = |10 \times 1/128| + |-10 \times -1/128| = 22/56mW < 60mW$$

همانطور که پیداست توان مصرفی از $60mW$ کمتر شد.

نتایج شبیه سازی توان مصرفی

در این بخش جریان کشیده شده از هر منبع تغذیه را از شبیه سازی استخراج کنید و توان را بدست آورید.

پارامتر	مقدار
I_{CC}	$1/097mA$
I_{EE}	$1/097mA$
P_Q	$21/94mW < 60mW$

۱۰ محاسبه هزینه مدار

خواسته مسئله (بخش ۹)

هزینه نهایی مدار خود را با توجه به تعداد قطعات محاسبه کنید و مشخص کنید آیا بودجه ۲۰۰ واحد رعایت شده است یا خیر.

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۲۰	۳	۶۰
BJT	۰	۵	۰
مقاومت	۳	۱۰	۳۰
خازن	۰	۴۰	۰
هزینه کل			۹۰

آیا بودجه رعایت شده است؟ بله

در صورت استفاده از اسکریپت پایتون، خروجی آن را نیز در اینجا قرار دهید.

```
C:\Users\parsa\Documents\Uni
s_II\Project_mid\ltspice_fil
final_circuit.asc: 90.0
```

همانطور که پیداست اسکریپت پایتون نیز خروجی مدار را ۹۰ گزارش کرده است.

۱۱ جمع بندی نهایی

خواسته مسئله (بخش ۱۰)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی شما چه بود؟
- کدام مشخصه سخت تر به دست آمد؟
- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
- اگر هزینه ی بیشتری داشتید چه بهبودی در طراحی اعمال می کردید؟

نتیجه گیری نهایی

مهمترین چالش طراحی به نظرم تنظیم مقدار ولتاژ DC خروجی بود تا جریان لازم برای سوئینگ ۶ ولت ایجاد شود. به طور کلی تنظیم ولتاژهای DC نقاط اصلی، بسیار کار دشواری بود چون در مدار من نقاط High-Impedance تعدادشان زیاد بود. البته از چالش های دیگر طراحی مشکل اساسی برابر نبودن جریان ها بود. در این وضعیت وقتی از منبع جریان برای بار استفاده می کردم مشکل این بود که ممکن بود جریان tail با مجموع جریان منابع جریان برابر نباشد. که البته با تغییر طراحی و استفاده از آینه جریان به جای منبع جریان این مشکل رفع شد. البته مشکلی که این کار به وجود آورد این بود که دیگر نمی توانستم خروجی دیفرانسیلی بگیرم و مجبور بودم خروجی تک سر داشته باشم.

از چالش های دیگر طراحی، محدودیت توان بود. در این حالت به جای اینکه ترانزیستور ها را در جریان های بالا بایاس کنیم، باید مقدار ولتاژ خروجی را از مقداری بزرگتر کنیم که این موضوع نیاز به فکر کردن و راهنمایی داشت.

به نظرم محاسبه گین مد مشترک سخت ترین بخش بود برای من. چون تا به حال در کلاس های درس و یا تمرین ها ندیده بودم که بهره مد مشترک یک OTA کسکود با بار کسکود را بدست آورند و ناچار تحلیل های زیاد و طاقت فرسایی انجام دادم.

به طور کلی استفاده از ترانزیستور های MOS هزینه مدار را به شدت کاهش داد که باعث شد از عناصر گرانی همچون مقاومت بتوانم به مقدار بیشتری استفاده کنم.