

گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: پارسا پاک طینت شماره دانشجویی: ۴۰۳۱۰۱۵۱۸

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل شده‌ی تقویت‌کننده به گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

مقدار	پارامتر
50Ω	مقاومت بار خروجی (R_L)
$18 \leq A_{v, closed} \leq 22$	بهره حلقه بسته در ۱ kHz
$10k\Omega$ تا $200k\Omega$	بازه مجاز مقاومت‌های R_g و R_f
$16V_{pp}$	سویینگ خروجی اصلی بدون clipping
$> 60\%$	راندمان طبقه خروجی در سویینگ $16V_{pp}$
$< 0.08\%$	THD در حالت عادی
$< 1\%$	THD در حضور منبع نویزی
$\leq 190mW$	توان مصرفی کل برای ورودی $50mV$ در ۱ kHz
$> 1M\Omega$	مقاومت ورودی تفاضلی ($R_{in, diff}$)
$< 50\Omega$	مقاومت خروجی (R_{out}) بدون R_L
$10mV$	ریپل دندانه‌اره‌ای منبع تغذیه در آزمون $PSRR$
≤ 200	هزینه مجاز مدار

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
$ A_{v,closed} $	۱۸ تا ۲۲	۱۹/۹۹
$V_{out,pp}$	$16V_{pp}$	$16/98V$
η_{out}	$> 60\%$	$69/79\%$
P_{total}	$\leq 190mW$	$177/1mW$
THD عادی	$< 0/08\%$	$0/0167\%$
THD با منبع نویزی	$< 1\%$	$0/0167\%$
$PSRR$	—	$87/957dB$
$R_{in,diff}$	$> 1M\Omega$	$5/731 \times 10^{37}$
R_{out}	$< 50\Omega$	$0/1m\Omega$
Cost	≤ 200	۱۶۶

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = 50\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی

در این بخش ساختار کلی مدار خود را توضیح دهید. به عنوان مثال:


- ساختار طبقه خروجی شما چیست؟
- فیدبک از کدام گره گرفته شده و به کدام ورودی برگشته است؟
- چه تغییراتی نسبت به مدار فاز اول ایجاد شده است؟ (اگر از مدار فاز قبلی به کل استفاده نشده دلیل استفاده نشدن و مشکلات آن را خلاصه توضیح دهید).

مدار نهایی که شامل همه خواسته های پروژه شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه خروجی توان، بار خروجی $R_L = 50\Omega$ و شبکه فیدبک منفی سراسری است، در فایل `final_circuit.asc` وجود دارد. من ابتدا مداری که در فاز اول پروژه طراحی کرده بودم را کپی کردم و ادامه فاز دوم پروژه را از آن شروع کردم. ابتدا همانطور که در داکيومنت پروژه نیز پیشنهاد شده بود طبقه خروجی توان را به مدار اضافه کردم. لذا از ساختار Push-Pull با ترانزیستورهای مکمل BJT استفاده کردم. همچنین به ازای هر ترانزیستور در طبقه خروجی، برای بایاس مناسب و جلوگیری از اعوجاج عبور از صفر، دیود هایی را در بیس این ترانزیستورها قرار دادم. با توجه به اینکه استفاده از دیود در این پروژه مجاز نبود، از ساختار Diode-Connected با ترانزیستورهای BJT استفاده کردم. برای بایاس طبقه خروجی از منابع جریانی استفاده کردم که جریان آنها توسط شاخه مرجعی که در فاز اول طراحی کرده بودم تولید می شد. برای اینکه اثر محدود شدن ولتاژ خروجی به خاطر محدود بودن جریان بایاس طبقه خروجی کاهش یابد، ترانزیستور های طبقه خروجی را به صورت دارلینگتون استفاده کردم. این کار با اینکه سوئیچینگ خروجی را از بالا و پایین در مجموع به اندازه $1/4V$ کاهش می داد اما نتیجه مناسبی داشت و خروجی به زیبایی از $8V - 8V$ سوئیچینگ می کرد.

این مدار یک تقویت کننده ولتاژ است؛ خروجی مدار فیدبک به ورودی تفاضلی متصل می شود که به معنای series بودن در ورودی است چون طبقه تفاضلی در ورودی ذاتا ولتاژ ورودی را از ولتاژ گرفته شده از خروجی کم می کند و سپس تقویت را انجام می دهد. ورودی مدار فیدبک دقیقا به گره خروجی یعنی به گره ای که بار

$R_L = 50\Omega$ به آن وصل است، متصل کردیم. پس برای یک تقویت کننده ولتاژ-ولتاژ، یک شبکه فیدبک Series-Shunt (ورودی: سری و خروجی: موازی) ایجاد کردیم. فیدبک بسیار مهم است که منفی باشد. یعنی یک تغییر در قسمتی از مدار وقتی یک دور در حلقه می‌زند منجر به تضعیف آن تغییر شود. مدار تقویت کننده ما بسیار شبیه یک Op-Amp در ساختار Non-Inverting است. در این ساختار ورودی به پایه مثبت آپ-امپ داده می‌شود. بنابراین ما خروجی جعبه فیدبک را به پایه تفاضلی ای دادیم که با خروجی اصلی در فاز مخالف است. تغییراتی که در مدار فاز اول دادیم بسیار جزئی بود. برای مثال برای اینکه خروجی در ولتاژ صفر یا حوالی آن بایاس شود کمی با مقاومت R_5 بازی کردیم و آن را از $5k\Omega$ به $4k\Omega$ تغییر دادیم. تغییر دیگر بر روی ترانزیستوری بود که اجازه داشتیم مقدار W/L آن را دلخواه انتخاب کنیم. آن را بسته به نیاز بر اساس trade-off بین تامین جریان طبقه خروجی در سوئینگ های بزرگ و از طرفی جلوگیری از افزایش بیش از حد توان مصرفی، تنظیم کردیم. شماتیک نهایی را در باکس بعدی قرار می‌دهیم.

شماتیک کامل مدار نهایی



۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

در این قسمت محاسبات دستی مربوط به:

- جریان‌های اصلی مدار
- ولتاژ گره‌های مهم
- بایاس طبقه خروجی


را قرار دهید.

جریان‌ها و ولتاژهای اصلی مدار تا خروجی طبقه اول گین (یعنی گره G_{11}) با فاز اول (چون از مدار یکسان استفاده کرده‌ایم) یکسان است. بنابراین صرفاً نتایج نهایی این طبقه را بدون محاسبات به اینجا می‌آوریم. همچنین ترانزیستورهای این طبقات نیز به دلیل اینکه ولتاژها و جریان‌ها تغییر نکرده است، همچنان مثل قبل و فعال هستند:

$$I_{ref} = I_{D_{1,2}} = 0.122mA, \quad I_{D_{1,3}} = I_{D_{1,4}} = I_{D_r} = I_{D_f} = 0.174mA$$

$$I_{D_{15,16,17,18}} = 0.135mA, \quad I_{D_{5,6,7,8,9,10}} = 0.096mA$$

$$V_{G_{11}} = -1.62V, \quad V_{D_{S1}} = V_{G_{S1}} = \sqrt{\frac{2I}{K_n(W/L)_n}} + V_{th} = 0.699V,$$



در ادامه بایاس طبقه دوم گین و طبقه بافر و طبقه خروجی را طبق تصویر بالا، بررسی می‌کنیم. با استفاده از مسیر فیدبک سراسری این امکان را به وجود آوردیم که به ازای ورودی صفر ولت خروجی نیز صفر ولت باشد. بنابراین اگر مقدار $V_{BE_{on}}$ ها را $0.7V$ در نظر بگیریم آنگاه با توجه به ساختار طبقه خروجی که در تصویر بالا نیز نمایش داده شده است ولتاژ گره out با ولتاژ گره S_{12} برابر است و برابر با صفر می‌شود. با استفاده از رابطه جریان در ترانزیستور MOS می‌توانیم جریان درین M_{12} و ولتاژ D_{11} را بیابیم. سپس با استفاده از آن و آینه جریان M_{19} می‌توانیم جریان M_{11} را نیز بیابیم. البته در محاسباتمان دقت داریم که مقدار W/L ترانزیستور ۲۰ دو برابر آینه جریان اصلی است پس در نهایت جریان را باید دو برابر کنیم.

$$I_{D_p} = \frac{1}{2} K_p \left(\frac{W}{L} \right)_p (|V_{GS}| - |V_{th}|)^2 (1 + \lambda |V_{DS}|), \quad I_{D_n} = \frac{1}{2} K_n \left(\frac{W}{L} \right)_n (V_{GS} - V_{th})^2 (1 + \lambda V_{DS})$$

$$V_{S_{12}} = 0, \quad V_{out} = 0$$

$$\frac{I_{20}}{I_1} = 2 \times \frac{1 + \lambda V_{DS_{20}}}{1 + \lambda V_{DS_{11}}}, \quad V_{DS_{20}} = 10V, \quad V_{DS_{11}} = 0.7V \Rightarrow \boxed{I_{D_{20}} = I_{D_{12}} = 356/5 \mu A}$$

$$I_{D_{12}} = \frac{1}{2} K_n \left(\frac{W}{L} \right)_n (V_{GS_{12}} - V_{th})^2 (1 + \lambda V_{DS_{12}}) \Rightarrow$$

$$356/5 \mu = 0.5 \times 250 \mu \times 100 \times (V_{D_{11}} - 0 - 0.6)^2 (1 + 0.05 \times 10) \Rightarrow V_{D_{11}} \approx 0.738V$$

$$\Rightarrow |V_{DS_{19}}| = 9.26V \Rightarrow \frac{I_{19}}{I_1} = \frac{1 + \lambda |V_{DS_{19}}|}{1 + \lambda |V_{DS_{20}}|} \Rightarrow \boxed{I_{D_{19}} = I_{D_{11}} = 173/8 \mu A}$$

$$\Rightarrow V_{DS_{11}} = 0.738 - (4k \times 0.174m - 10) = 10.04V$$

بررسی ناحیه کاری ترانزیستورها:

$$M_{11} : V_{DS_{11}} = 10.04V, \quad V_{GS_{11}} = -1.62 - (4k \times 0.174m - 10) = 0.685V \Rightarrow$$

$$\boxed{V_{DS_{11}} > V_{GS_{11}} - V_{th}}$$

$$M_{19} : |V_{DS_{19}}| = 9.26V, \quad |V_{GS_{19}}| - |V_{th}| = \sqrt{\frac{2I_{D_{19}}}{(1 + \lambda |V_{DS_{19}}|) K_p \frac{W}{L}}} = 0.244V \Rightarrow$$

$$\boxed{|V_{DS_{19}}| > V_{od_{19}}}$$

$$M_{12} : V_{GS_{12}} = V_{D_{11}} - 0 = 0.738V, \quad V_{DS_{12}} = 10 \Rightarrow \boxed{V_{DS_{12}} > V_{GS_{12}} - V_{th}}$$

$$M_{20} : V_{GS_{20}} - V_{th} = \sqrt{\frac{2I_{D_{20}}}{(1 + \lambda |V_{DS_{20}}|) K_p \frac{W}{L}}} = 0.137V \Rightarrow \boxed{V_{DS_{20}} > V_{GS_{20}} - V_{th}}$$

پس همه ترانزیستورهای MOS در ناحیه کاری فعال هستند. اکنون بایاس طبقه خروجی را بررسی می‌کنیم. چون از ساختار دارلینگتون استفاده کردیم لذا از ۴ دیود برای بایاس کردن ترانزیستورهای طبقه خروجی بهره بردیم. می‌خواهیم جریان های M_{22} و M_{23} بیابیم. چون ولتاژ درین-سورس آنها زیاد است لذا قطعا در ناحیه کاری فعال هستند:

$$\frac{I_{22}}{I_{D_{20}}} = \frac{1 + \lambda |V_{DS_{22}}|}{1 + \lambda |V_{DS_{20}}|}, \quad |V_{DS_{22}}| = 10 - 2V_{BE_{on}} = 8.6V \Rightarrow \boxed{I_{D_{22}} = 0.17mA}$$

$$\frac{I_{D_{22}}}{I_{D_{11}}} = \frac{1 + \lambda V_{DS_{22}}}{1 + \lambda V_{DS_{11}}}, \quad V_{DS_{22}} = 8.6V \Rightarrow \boxed{I_{D_{22}} = 0.17mA} \Rightarrow$$

$$\boxed{I_{Q_{BIAS_{1,2,3,4}}} = 0.17mA}$$

حال جریان ترانزیستورهای خروجی را با kV می‌یابیم. طبق دیتاشیت ترانزیستورهای مورد استفاده در طبقه خروجی مقدار جریان اشباع PNP و NPN یکسان است:

$$4V_{Q_{BIAS}} = V_{BE_4} + V_{BE_1} + V_{BE_2} + V_{BE_3} \Rightarrow 4V_T \ln\left(\frac{I_{Q_{BIAS}}}{I_{S_n}}\right) = V_T \ln\left(\frac{I_{Q_1}/\beta_n}{I_{S_n}}\right) + V_T \ln\left(\frac{I_{Q_1}}{I_{S_n}}\right) + V_T \ln\left(\frac{I_{Q_1}/\beta_p}{I_{S_p}}\right) \Rightarrow I_{Q_1} = I_{Q_{BIAS}} \sqrt[4]{\beta_n \beta_p} \Rightarrow$$

$$I_{Q_1} = I_{Q_2} = 0.17 \times \sqrt[4]{200 \times 150} = 2.24 \text{ mA}$$

$$I_{Q_4} = I_{Q_1}/\beta_n = 11.2 \mu\text{A}, \quad I_{Q_3} = I_{Q_1}/\beta_p = 15 \mu\text{A}$$

ناحیه کاری:

$$Q_1: V_{CE} = 10 - 0 = 10 \text{ V}, \quad Q_2: |V_{CE}| = 0 - (-10) = 10 \text{ V}$$

$$Q_3: |V_{CE}| = 9 \text{ V}, \quad Q_4: V_{CE} = 9 \text{ V}$$

پس همه آنها در ناحیه فعال خود هستند.

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

نتایج بر اساس جدول حاصل از تحلیل op. نوشته شده است. همانطور که پیداست نتایج شبیه‌سازی تا حد بسیار خوبی به نتایج تئوری که در باکس قبل بدست آوردیم نزدیک است.

I_{Bias} (mA)	V_{DS}/V_{CE} (V)	Device
۰/۱۲۳۱	۰/۶۹۷	M_1
۰/۱۲۳۱	-۰/۸۴۳	M_2
۰/۱۷۴۲	۶/۴۸	M_3
۰/۱۷۴۲	۶/۴۸	M_4
۰/۱۱۱۸	-۱۴/۳۹	M_5
۰/۱۱۱۸	-۱۴/۳۹	M_6
۰/۱۱۱۸	۰/۶۹۳	M_7
۰/۱۱۱۸	۰/۶۹۴	M_8
۰/۱۱۱۸	۰/۶۹۳	M_9
۰/۱۱۱۸	۰/۶۹۳	M_{10}
۰/۱۷۲۸	۱۰/۰۴	M_{11}
۰/۳۵۷۸	۱۰	M_{12}
۰/۱۷۴۲	۹/۳	M_{13}
۰/۱۷۴۲	۹/۳	M_{14}
۰/۱۴۳	-۴/۲۲	M_{15}
۰/۱۴۳	-۴/۲۲	M_{16}
۰/۱۴۳	-۴/۲۲	M_{17}
۰/۱۴۳	-۴/۲۲	M_{18}
۰/۱۷۲۸	-۹/۲۷	M_{19}
۰/۳۵۶۷	۱۰	M_{20}
۰/۱۶۹۹	-۸/۷۹	M_{21}
۰/۱۷۱۱	۸/۷۷	M_{23}
۰/۱۶۹	۰/۶۰۹	Q_{BIAS_1}
۰/۱۷۰۲	۰/۶۰۹	Q_{BIAS_2}
۰/۱۷۰۲	۰/۶۰۹	Q_{BIAS_3}
۰/۱۶۹	۰/۶۰۹	Q_{BIAS_4}
۲/۵۲	۱۰	Q_1
۲/۵۲	-۱۰	Q_2
۰/۰۱۵۳	-۹/۳۲	Q_3
۰/۰۱۱۵	۹/۳۲	Q_4

نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: $407/3nV$
- جریان بایاس طبقه خروجی: $2/518mA$
- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن: باید طبقه خروجی را به گونه‌ای بایاس می‌کردیم که اعوجاج عبور از صفر در آن حداقل شود. در مدار ما با استفاده ترانزیستورهای Diode-Connected این مهم را برآورده کردیم. به اینصورت که خواستیم طبقه خروجی در ورودی صفر جریانش صفر نباشد بلکه کمی جریان داشته باشد تا واقعا ترانزیستور ها روشن باشند و اعوجاج در ورودی صفر نداشته باشیم. البته این جریان نسبتا بزرگ است ولی چاره‌ای نداشتیم چون این جریان به جریان طبقه بایاس آن بستگی داشت که نمی‌توانستیم به خاطر سوئینگ از این کمتر کنیم. در کل ما یک طبقه توان از نوع AB داریم چون هر ترانزیستور خروجی در فازی بزرگتر از ۱۸۰ درجه روشن است.

۴ طراحی طبقه خروجی توان

خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به صورت یکپارچه به مدار اصلی متصل شده و برای راه اندازی بار 50Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

در این قسمت موارد زیر را بررسی کنید:

- نوع ساختار خروجی و دلیل انتخاب آن
- محاسبه تقریبی جریان مورد نیاز بار
- راندمان طبقه خروجی در حالت ایده آل

در طبقه خروجی این مدار از ساختار Push-Pull با ترانزیستورهای BJT استفاده شده است. در این ساختار از آرایش دارلینگتون بهره بردیم تا محدودیت سوئیچینگ حاصل از کم بودن جریان طبقه بایاس رفع گردد. برای بایاس کردن و تامین V_{BE} لازم ترانزیستورهای خروجی از ۴ ترانزیستور Diode-Connected استفاده شده است. این کار را کردیم تا در ابتدای هر نیم سیکل که از ولتاژ صفر شروع می شود و در انتهای آن که به ولتاژ صفر ختم می شود تاثیر خاموش بودن ترانزیستورها که منجر به اعوجاج در شکل سینوسی خروجی می شود به حداقل برسد. برای بایاس این دیود ها از آینه جریان با شاخه مرجع جریان بهره بردیم. اینگونه جریان مناسب و تا حد امکان کوچکی ایجاد می شود که باعث می شود جریان نقطه کار طبقه خروجی خیلی زیاد نباشد که منجر به تلفات بشود. چون ولتاژ خروجی به اندازه ± 8 ولت سوئیچینگ می کند پس جریان مورد نیاز برابر است با:

$$I_{Load,max} = -I_{Load,min} = \frac{8V}{50\Omega} = 160mA$$

برای محاسبه راندمان در حالت ایده آل تنها راندمان طبقه خروجی را حساب می کنیم و از تاثیر طبقه بایاس آن صرف نظر می کنیم. توان متوسط خروجی:

$$P_{Load,avg} = \frac{V_m^2}{2R_L} = \frac{8^2}{2 \times 50\Omega} = 0.64W$$

توان متوسط کل مصرفی در مدار، شامل توان DC و توان AC گرفته شده از منابع است. توان DC همان توانی است که منبع در نقطه کار به صورت مداوم مصرف می کند.

$$P_{sup,DC} = 2V_{CC}I_Q = 2 \times 10 \times 2.51mA = 50.2mW$$

توان AC همان توانی است که در نیم سیکل مثبت جریان، از منبع بالایی و در نیم سیکل منفی از منبع پایینی گرفته می شود. اگر جریان سینوسی باشد متوسط نیم سیکل به صورت

$$\bar{I} = \frac{V_m}{\pi R_L} = 0.51W$$

است. به خاطر تقارن توان داده شده توسط دو منبع یکسان است:

$$P_{sup,AC} = 2V_{CC}\bar{I} = 1/0.2W$$

پس در مجموع داریم:

$$\eta = \frac{P_{Load,avg}}{P_{sup,tot}} = \frac{P_{Load,avg}}{P_{sup,DC} + P_{sup,AC}} = \frac{640mW}{50/2mW + 1020mW} \approx 0/598 = 59/8\%$$

معرفی و ارزیابی طبقه خروجی

در این قسمت موارد زیر را شرح دهید:

- نحوه اتصال طبقه خروجی به طبقات قبلی
- نوع ترانزیستورهای مکمل استفاده شده
- روش بایاس طبقه خروجی
- ملاحظات طراحی برای اعمال فیدبک در مرحله بعد

نقطه اتصال طبقه خروجی به طبقات قبلی، نقطه وسط بین ۴ دیود (S_{12}) که نقطه‌ای است که به واسطه کم و زیاد شدن V_{BE} ها مقداری برابر با ولتاژ خروجی دارد انتخاب شد. این کار را انجام دادیم تا در هنگام سوئینگ ۸ ولت به بالا و پایین در طبقه گین دوم اختلال ایجاد نکند و ترانزیستورهای M_{11} و M_{12} و M_{19} و M_{20} را وارد اشباع نکند. بقیه سوالات در باکس قبل توضیح داده شد.

۵ اعمال فیدبک منفی سراسری

خواسته مسئله (بخش ۴)


پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

در این بخش:

- روابط بهره حلقه بسته را بنویسید
- مقادیر مناسب برای R_g و R_f را انتخاب کنید
- بررسی کنید که هر دو مقاومت در بازه $10k\Omega$ تا $200k\Omega$ قرار داشته باشند


به جای تقویت کننده با ترانزیستورهای موجود در آن، یک مدل آپ-امپ با بهره ولتاژ a می گذاریم. در هر نیم سیکل تنها نیمی از مدار طبقه خروجی فعال است؛ به خاطر تقارن بهره را در یک نیم سیکل بررسی می کنیم و می دانیم که در نیم سیکل دیگر نیز مشابه است. مداری که می خواهیم بررسی کنیم در شکل زیر آمده است:



پس فیدبک از نوع ولتاژ-ولتاژ است. برای Q_{eq} داریم:

$$g_{m,eq} \approx \frac{g_{m1}}{2}, \beta_{eq} \approx \beta_1 \beta_2$$

بدست آوردن جعبه معادل فیدبک:




طبق شکل:

$$f v_{out} = v_{out} \frac{R_g}{R_g + R_f} \Rightarrow f = \frac{R_g}{R_g + R_f}$$

$$r_{1f} = R_f + R_g, r_{2f} = R_g || R_f$$

جعبه معادل فیدبک:



می‌دانیم اگر به مدار کلی که بهره a' دارد فیدبک اعمال کنیم با فرض بزرگ بودن a' برای بهره حلقه بسته A داریم:

$$A = \frac{a'}{1 + a'f} \approx \frac{1}{f}$$


چون می‌خواهیم این بهره برابر با ۲۰ باشد داریم:

$$\frac{1}{f} = 20 \Rightarrow f = \frac{R_g}{R_g + R_f} = \frac{1}{20} \Rightarrow 19R_g = R_f$$

باید شرط $10k\Omega \leq R_g, R_f \leq 200k\Omega$ برقرار باشد پس گیریم:

$$R_g = 10k\Omega, R_f = 190k\Omega$$

در ادامه برای راحتی کار به جای آپ-امپ با بهره a مدل تقویت کننده ولتاژ-ولتاژ می‌گذاریم. با توجه به اینکه از مدار فاز یک استفاده کردیم، پس مدل را به خوبی داریم:



$$a = -g_{m4}((g_{m5}r_{o5}r_{o4}) || (g_{m6}r_{o6}r_{o7})) \cdot \left(-\frac{r_{o14}}{\frac{1}{g_{m11}} + R_D}\right) \cdot \left(\frac{r_{o2}}{r_{o2} + \frac{1}{g_{m12}}}\right)$$


$$R_{in} = \infty, R_{out} = r_{o12} || r_{o20} || \frac{1}{g_{m12}}$$

$$g_{m_1} = 3/48 \text{ mS}, r_{o_1} = r_{o_2} = r_{o_3} = \frac{1}{\lambda I_{Bias}} = 208/3 \text{ k}\Omega, g_{m_2} = 0/876 \text{ mS}, r_{o_2} = 115 \text{ k}\Omega$$

$$g_{m_3} = 2/95 \text{ mS}, g_{m_4} = 4/22 \text{ mS}, r_{o_3} = 115 \text{ k}\Omega, r_{o_4} = 56 \text{ k}\Omega, R_D = 4 \text{ k}\Omega \Rightarrow$$

$$a \approx 1/58 \times 10^6, R_{out} \approx 235 \Omega$$

کشیدن مدار اصلی با بارگذاری فیدبک:



$$v = v_{in}, R'_{in} = r_{\pi,eq} + \beta_{eq} R_L \Rightarrow$$

$$a' = \frac{v_{out}}{v_{in}} = a \frac{R'_{in} || r_{o_{22}}}{R'_{in} || r_{o_{22}} + R_{out} + 2r_d} \times \frac{R_L || r_{o,eq} || (R_f + R_g)}{R_L || r_{o,eq} || (R_f + R_g) + \frac{1}{g_{m,eq}}}$$

$$g_{m,eq} = g_{m_1}/2 = 44/8 \text{ mS} \Rightarrow R'_{in} = 2/89 \text{ M}\Omega, r_{o,eq} = 44/6 \text{ k}\Omega, r_{o_{22}} = 118 \text{ k}\Omega,$$

$$r_d = \frac{1}{g_{m,BIAS}} = 147 \Omega \Rightarrow \boxed{a' \approx 1/0.9 \times 10^6}$$

لوپ گین:

$$\boxed{a'f} = 1/0.9 \times 10^6 \times \frac{1}{20} \approx \boxed{54400}$$

پس در نهایت به خواسته طراحی می‌رسیم:

$$A = \frac{a'}{1 + a'f} \approx 20$$

نتایج اعمال فیدبک

مقادیر نهایی:


- $190 \text{ k}\Omega : R_f$
- $10 \text{ k}\Omega : R_g$
- محل نمونه‌برداری فیدبک: ولتاژ خروجی (شانت)
- محل اعمال فیدبک: پایه منفی ورودی دیفرانسیلی (سری)

بهره حلقه بسته در 1 kHz:

$$\bullet \quad |A_{v, \text{closed}}| : 19/999$$

$$\bullet \quad 20 \log |A_{v, \text{closed}}| : 26/02 \text{ dB}$$

برای شبیه سازی در این بخش در ورودی تقویت کننده یک منبع AC با اندازه ۱ قرار دادیم و از تحلیلی ac استفاده کردیم. تصویر زیر بهره حلقه بسته در فرکانس 1 kHz را نشان می دهد. همانطور که پیداست این بهره بسیار به عدد ۲۰ نزدیک است.



۶ مقایسه عملکرد مدار با فیدبک و بدون فیدبک

خواسته مسئله (بخش ۵)


مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.

مقایسه کیفی و کمی دو حالت


در این بخش موارد زیر را گزارش کنید:

- مقایسه شکل موج خروجی در دو حالت
- مقایسه خطی بودن
- مقایسه شروع clipping
- توضیح اثر فیدبک بر کاهش اعوجاج

تصویر اول، شکل موج خروجی به ازای ورودی سینوسی 50mV و فرکانس 1kHz در حالتی که حلقه فیدبک برقرار است، می‌باشد. همانطور که پیداست با بهره ۲۰ خروجی باید یک موج سینوسی با دامنه ۱ ولت باشد که هست.



در تصویر دوم، شکل موج خروجی به ازای همان ورودی فوق است با این تفاوت که اینبار حلقه فیدبک برقرار نیست. همانطور که پیداست به علت بهره زیاد حلقه باز، خروجی در نزدیکی ولتاژهای تغذیه (با در نظر گرفتن ولتاژ اشباعی ترانزیستورها) اشباع شده و عملاً شکل موج نهایی به یک شکل موج مربعی بدل شده است.



فیدبک، خطی بودن مدار را بسیار خوب می‌کند؛ فیدبک منفی مشخصه انتقال را خطی می‌کند. بدون فیدبک، حتی با ورودی کوچک هم خروجی به کلی غیر خطی و اشباع است یعنی دیگر رابطه سینوسی برقرار نیست. لذا خطی بودن عملاً به صفر می‌رسد.

در حالت فیدبک‌دار، clipping وقتی شروع می‌شود که دامنه‌ی خروجی به حدود ولتاژهای سقف و کف سوئینگ ماکزیمم برسد؛ برای ورودی ۵۰ میلی‌ولت، خروجی ۱ ولت است و clipping رخ نمی‌دهد. در حالت بدون فیدبک، بهره‌ی حلقه‌باز بسیار بالاست؛ همانطور که محاسبه شد حدود ۱ میلیون بود. با کوچک‌ترین ورودی حتی چند صدم میلی‌ولت، خروجی بلافاصله به سقف چسبیده و clipping از همان ابتدا اتفاق می‌افتد. بنابراین آستانه‌ی ورودی برای رخ دادن clipping به شدت کاهش می‌یابد.

فیدبک منفی اعوجاج هارمونیک را به اندازه Loop Gain کاهش می‌دهد. با نمونه‌برداری از خروجی و مقایسه‌ی آن با ورودی، هرگونه انحراف ناشی از غیرخطی بودن تقویت‌کننده تصحیح می‌شود. در نبود فیدبک، مشخصه‌ی انتقال شدیداً غیرخطی طبقات مختلف، اعوجاج زیادی تولید می‌کند که در حالت اشباع به شکل موج مربعی (اعوجاج کامل) منجر می‌شود.

۷ تحلیل سوئیچینگ خروجی، توان و راندمان

خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار 50Ω خروجی سینوسی با دامنه $16V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوئیچینگ و راندمان

در این قسمت:

- حداکثر سوئیچینگ قابل انتظار را تخمین بزنید
- توان روی بار را از روابط تئوری محاسبه کنید

سقف سوئیچینگ از بالا: دو عامل می‌تواند محدود کننده باشد: ۱- محدودیت جریان بایاس و ۲- محدودیت اشباع ترانزیستورها. حداکثر جریانی که از بار می‌گذرد به شرط دامنه سوئیچینگ متقارن ۸ ولت برابر است با:

$$I_{max} = \frac{V_m}{R_L} = \frac{8}{50} = 160mA$$

با توجه به اینکه از دو ترانزیستور در آرایش دارلینگتون استفاده شده، ماکزیمم جریان در بیس Q_4 برابر است با:

$$I_{B4,max} = \frac{160mA}{200 \times 200} = 4\mu A$$

این عدد بسیار کوچکتر از جریان تولید شده توسط M_{22} یعنی $0.17mA$ است پس محدودیتی از بابت جریان نداریم.

محدودیت اشباع زمانی رخ می‌دهد که ترانزیستور M_{22} اشباع شود. یعنی:

$$|V_{DS_{22}}| = |V_{GS_{22}}| - |V_{th,p}| = \sqrt{\frac{2I_D}{K_p(\frac{W}{L})_p}} \approx 0.292V$$

با احتساب $0.7V$ برای $V_{BE,on}$ داریم:

$$V_{o,max} = 10 - 0.292 - 2 \times 0.7 = 8.31V$$

برای سقف سوئیچینگ از پایین مانند سقف بالا محدودیت جریان را نداریم پس فقط محدودیت اشباع را بررسی می‌کنیم:

$$V_{DS_{22}} = V_{GS_{22}} - V_{th} = \sqrt{\frac{2I_D}{K_n(\frac{W}{L})_n}} \approx 0.117V$$

بنابراین:

$$V_{o,min} = -10 + 0.117 + 2 \times 0.7 \approx 8.48V$$

پس حداکثر دامنه برای سوئیچینگ متقارن $8.31V$ است. پس توانایی سوئیچینگ 16 ولت پیک-تو-پیک را دارد.

توان بار در سوئیچینگ با دامنه متقارن ۸ ولت (فرکانس سینوس خیلی مهم نیست به همین خاطر برای راحتی کار ۱ گرفتیم):

$$V_m = 8V, v_{out}(t) = V_m \sin(t) \Rightarrow P_L(t) = v_{out}(t) \cdot i_{out}(t) = v_{out}(t) \cdot \frac{v_{out}(t)}{R_L} = \frac{v_{out}^2(t)}{R_L}$$


$$= \frac{V_m^2}{R_L} \sin^2(t) \Rightarrow \begin{cases} P_{L,avg} = \frac{V_m^2}{2R_L} = 640mW \\ P_{L,rms} = \frac{\sqrt{6}V_m^2}{4R_L} = 784mW \end{cases}$$

نتایج شبیه‌سازی Transient و اندازه‌گیری توان


در این قسمت موارد زیر را قرار دهید:

- دامنه ورودی لازم برای رسیدن به $16V_{pp}$
- شکل موج ورودی طبقه توان
- شکل موج خروجی طبقه توان
- شکل موج خروجی نهایی مدار
- بررسی اثر فیدبک بر شروع clipping


در تصویر اول شکل موج خروجی طبقه توان که همان شکل موج خروجی نهایی مدار است نمایش داده شده است. این شکل موج نشان می‌دهد که مدار بنده کاملاً توانایی سوئیچینگ $16V_{pp}$ را دارد.



در تصویر دوم شکل موج ورودی طبقه توان را نمایش دادم؛ همانطور که پیداست طبقه توان چون نقش بافر را دارد خروجی و ورودی آن به هم شبیه هستند.



در تصویر سوم هر دوی این شکل موج ها یعنی شکل موج ورودی طبقه توان و خروجی را با هم نمایش دادم؛ این تصویر به خوبی اختلاف این دو شکل موج را نشان می دهد و ویژگی بافر بودن را به خوبی می توانیم ببینیم. البته توقع داشتیم در گذر از مقدار صفر ولت، اعوجاج بینم ولی به دلیل بایاس مناسب وجود ندارد.



نتایج مربوط به توان ها که در زیر خواسته شده است با همان دستورات شبیه سازی که ارائه شده است بدست آوردم. این نتایج در انتهای Spice Output Log قرار دارد همچنین در تصویر زیر نیز آوردم:

```
p_r_l: RMS(V(out)*I(R_load))=0.783786069881 FROM 0 TO 0.003
p: RMS(V(vcc)*I(V4)-V(vee)*I(V2))=1.15828547944 FROM 0 TO 0.003
p_out_stage: RMS(V(vcc)*(Ic(Q_BIAS4)+Ic(Q1))-V(vee)*(Ic(Q_BIAS3)+Ic(Q2)))=1.12312578646
```

دستور مناسب برای محاسبه توان طبقه خروجی در دستورکار موجود نبود لذا خودم فرمولی را نوشتم و در LTspice قرار دادم.

نتایج عددی:

• دامنه ورودی مورد نیاز برای $16V_{pp}$: $400mV$

• $0.7837W$: P_{RL}

• $1.1583W$: P_{total}

• $1.1231W$: $P_{out-stage}$

• 69.79% : η_{out}

$$\eta_{out} = \frac{P_{RL}}{P_{out-stage}} \times 100\% = \frac{0.7837}{1.1231} \times 100\% \approx 69.79\%$$

دستورات مورد استفاده در شبیه سازی:

```
1 .meas TRAN P_R_l RMS V(out)*I(R_load)
2 .meas TRAN P RMS V(Vcc)*I(Vcc)-V(Vee)*I(Vee)
```

۸ توان مصرفی در ورودی مشخص

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ ، توان مصرفی کل مدار نهایی را اندازه‌گیری کنید و با شرط

$$P_{total} \leq 190mW$$

مقایسه نمایید.

اندازه‌گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه‌ی اندازه‌گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	$50mV$
فرکانس ورودی	$1kHz$
توان مصرفی کل مدار	$177/1mW$
وضعیت قبولی	کاملاً منطبق بر خواسته اصلی

۹ اندازه گیری اعوجاج هارمونیک کل THD

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک دار، با حضور طبقه خروجی و بار 50Ω اندازه گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری شده با مقاومت های تعیین کننده جریان منابع جریان تکرار کنید.

روش اندازه گیری و تحلیل نتایج

در این قسمت روش آزمون را توضیح دهید و اگر لازم است بیان کنید که:

- چگونه به حالت ماندگار رسیده اید
- منبع نویزی در چه نقاطی سری شده است
- چرا انتظار می رود THD در حضور نویز افزایش یابد

دستور پیشنهادی:

1 .FOUR 1khz 100 V(out)

در این قسمت همانطور که خواسته شده بود از ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ استفاده شد. در ادامه برای اینکه حالت ماندگار را ثبت کنیم در تنظیمات تحلیل transient به جای شروع از صفر از زمانی بزرگتر شروع می کنیم. سپس با استفاده از دستور پیشنهادی که در بالا قرار داده شده است در Spice Output Log مقدار THD را می خوانیم. سپس منبع نویزی را طبق دستورالعمل به صورت مناسب قرار می دهیم و دوباره THD را می خوانیم.

با تنظیم زمان شروع ذخیره سازی داده ها (Time to start saving data) به نحوی که مطمئن شویم حالت های گذرا مدار به اتمام رسیده اند، شروع به ذخیره سازی داده می کنیم تا تنها حالت ماندگار باقی بماند. برای اطمینان، ۱ ثانیه ابتدای تحلیل نادیده گرفته می شود و ۱۰ دوره تناوب بعد از آن لحاظ شده اند. منبع نویزی طبق دستورالعمل این بخش باید با مقاومت های تعیین کننده جریان منابع جریان سری شود. با توجه به اینکه تنها یک شاخه مقاومتی برای تعیین جریان منابع طراحی کرده ام، لذا تنها از یک منبع نویزی سری شده با مقاومت R_1 استفاده کرده ام. یعنی منبع نویزی بین گره $N04$ و V_{gp} قرار داده شده است.

منبع نویز سری با مقاومت های تعیین کننده جریان، باعث نوسانات تصادفی در ولتاژ بایاس ترانزیستورهای آینه های جریان یعنی M_1 و M_2 می شود. این نوسانات نقطه ی کار طبقه ها را تغییر می دهد و خاصیت غیرخطی ترانزیستورها را تحریک کرده و باعث تغییرات نویزی در بهره می شوند، در نتیجه اعوجاج اضافی تولید می گردد. پس منطقی است که THD افزایش یابد.

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک دار، بدون منبع نویزی	۰/۰۱۶۷٪	باید کمتر از ۰/۰۸٪ باشد
مدار فیدبک دار، با منبع نویزی سری شده	۰/۰۱۶۷٪	باید کمتر از ۱٪ باشد

توضیح کوتاه درباره تغییر THD در حضور نویز:

مقدار THD مدار بنده در حضور نویز تغییری نکرد. در واقع من تنها تا ۴ رقم بعد از اعشار را در بالا نشان داده‌ام در حالی که میزان تغییر در رقم ششم بعد از اعشار بود که در حضور منبع نویز از ۱ به ۲ تغییر کرد. این تفاوت خیلی کم فکر می‌کنم به این دلیل است که مقدار لوپ گین خیلی بزرگ است یعنی فیدبک آنقدر قوی است که اعوجاج‌های اضافی را سرکوب می‌کند. خود مدار به خاطر فیدبک منفی بسیار خطی است و از طرفی نویز به دلیل $CMRR$ بالا تاثیر چندانی در تولید هارمونیک‌های جدید ندارد.

۱۰ اندازه‌گیری PSRR با منبع تغذیه دندانه‌اره‌ای

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر رپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با رپل 10mV برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = 20 \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right)$$

محاسبه شود.

روش آزمون و محاسبه PSRR

در این بخش:

- شکل تعریف رپل را مشخص کنید (پیک یا پیک‌تاپیک)
- روش اندازه‌گیری ΔV_{out} را توضیح دهید
- نحوه محاسبه $PSRR$ را بنویسید



نمونه منبع پیشنهادی:

```
1 Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
2 Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```


رپل را با استفاده از قرار دادن دو کرسر بر روی هر trace و خواندن اختلاف ارتفاع آنها بدست می‌آوریم پس بهتر است تعریف رپل را پیک‌تاپیک در نظر بگیریم. برای بدست آوردن دامنه تغییرات خروجی نیز از همین روش "دو کرسر" استفاده کردیم. محاسبه PSRR نیز با همان فرمولی که در داک آورده شده است میسر می‌شود.

نتایج آزمون PSRR

از منبع تغذیه رپل دار که در کد بالا و با اندازه اصلی $\pm 12\text{V}$ آمده استفاده کردم. در تصویر اول و دوم به ترتیب شکل موج‌های V_{CC} و V_{EE} نمایش داده شده‌اند. با استفاده از دو کرسر بر روی trace مورد نظر مقدار ripple مربوط به هر کدام را یافتیم. با توجه به اینکه اختلاف افقی دو کرسر 5ms است لذا این دقیقاً همان میزان ripple مورد نظر می‌باشد.



در تصویر سوم شکل موج خروجی نمایش داده شده است. با روش مشابه میزان ripple در شکل موج خروجی به صورت پیک تا پیک یعنی مشابه با روش بدست آوردن ripple در V_{EE} و V_{CC} بدست آمده است.



اطلاعات استخراج شده از تصاویر بالا:

$$V_{ripple} = 10.000229mV, \Delta V_{out} = 400.07561nV$$

$$\Rightarrow \text{PSRR} = 20 \log\left(\frac{V_{ripple}}{\Delta V_{out}}\right) = 20 \log\left(\frac{10.000229mV}{400.07561nV}\right) \approx 87.957dB$$

پارامتر	مقدار
V_{ripple}	$10/00023mV$
ΔV_{out}	$400/07581nV$
$PSRR$	$87/957dB$

توضیح کوتاه درباره عملکرد مدار در برابر رپل منبع تغذیه:

مقدار $87/96dB$ یعنی مدار عملکرد بسیار خوبی در برابر رپل منبع تغذیه دارد. این یعنی نوسانات روی منبع تغذیه حدود $25000 \approx 10^{\frac{87.96}{20}}$ برابر تضعیف شده است و به خروجی راه پیدا می‌کند. به عبارت دیگر، اگر 100 میلی‌ولت رپل روی منابع تغذیه داشته باشیم، فقط حدود 4 میکرو ولت از آن در خروجی ظاهر می‌شود که کاملاً ناچیز است. دلیل این عملکرد خوب، فیدبک منفی سراسری و ساختار تفاضلی مدار با CMRR بالا است که تغییرات مشترک تغذیه را حذف می‌کند.

۱۱ اندازه‌گیری مقاومت ورودی تفاضلی

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط

$$R_{in,diff} > 1M\Omega$$

مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

در این قسمت مدل معادل ورودی را در نظر بگیرید و اگر امکان‌پذیر است تخمینی تئوری برای مقاومت ورودی ارائه کنید.

از آنجایی که ورودی تفاضلی به گیت ماسفت‌ها اعمال می‌شود، مقاومت ورودی اساساً برابر مقاومت گیت است. در فرکانس پایین، مقاومت ورودی عملاً بی‌نهایت است. تخمین تئوری:

$$R_{in,diff} \rightarrow \infty$$

در واقع جریان ناشی گیت که در حد فمتوآمپر ممکن است باشد، مقاومت معادل بسیار بالایی ایجاد می‌کند که قطعاً بسیار بیشتر از $1M\Omega$ است. بنابراین شرط مسئله به راحتی برقرار است.

نتایج شبیه‌سازی مقاومت ورودی تفاضلی

در این قسمت روش دقیق اندازه‌گیری را توضیح دهید. برای مثال:

- نوع منبع تست
- نحوه اعمال تحریک تفاضلی
- رابطه استخراج مقاومت از نسبت ولتاژ به جریان

منبع تست: یک منبع ولتاژ سینوسی تفاضلی با دامنه $50mV$ و فرکانس $1kHz$ قرار دادم. به جای اتصال یک سر منبع به زمین، آن را بین دو ورودی مثبت و منفی قرار دادم؛ به این ترتیب تحریک کاملاً تفاضلی است. جریان کشیده شده از این منبع را اندازه‌گیری کردم و مقاومت ورودی را با رابطه

$$R_{in,diff} = \frac{V_{in,diff,p-p}}{I_{in,p-p}}$$

بدست آوردم. چون از تحلیل transient استفاده می‌کنیم، دامنه پیک تو پیک ولتاژ ورودی را بر دامنه پیک تو پیک جریان تقسیم می‌کنیم پس از دستورات زیر استفاده کردیم که $n0.04$ و $n0.05$ همان پایه های ورودی تفاضلی هستند و V_5 همان منبع ورودی برای محاسبه مقاومت است:

```
1 .MEAS TRAN Vpp_in PP V(n005,n004)
2 .MEAS TRAN Ipp_in PP I(V5)
3 .MEAS TRAN Rin_diff PARAM Vpp_in/Ipp_in
```

```
vpp_in: PP(V(n005,n004))=0.100000023842 FROM 0 TO 0.02
ipp_in: PP(I(V5))=1.744874427e-39 FROM 0 TO 0.02
rin_diff: Vpp_in/Ipp_in=5.73107280927e+37
```

طبق تصویر بالا که از Spice Output Log حاصل شده است، میزان مقاومت ورودی برابر شد با:

$$R_{in,diff} \approx 5.731 \times 10^{37}$$

که عدد به شدت بزرگی است. پس شرط $R_{in,diff} > 1 M\Omega$ کاملاً محقق شده است.

مقدار نهایی:

$$\bullet \quad \underline{5.731 \times 10^{37}} : R_{in,diff}$$

• وضعیت قبولی: کاملاً قبول


خواسته مسئله (بخش ۱۱)

$$R_{out} < \vartheta \cdot \Omega$$


مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.

در این بخش روش تئوری یا تخمین تحلیلی مقاومت خروجی را بنویسید.

از مدار موجود در تصویر زیر استفاده می‌کنیم و مقاومت خروجی را می‌یابیم. این مدار مطابق با محاسبات بخش ۵ کشیده شده است.



برای یافتن مقاومت خروجی، ورودی باید صفر باشد یعنی $v_{in} = 0$. پس به مدار زیر می‌رسیم:



تصویر بالا مدار حاصل از بارگذاری فیدبک است با این فرض که فعلا فیدبک برقرار نیست یعنی $f = 0$.

همچنین مقاومت خروجی آپ-امپ مدل کننده طبقه پیش از طبقه توان را که در بخش ۵ حساب کردیم، به دو مقاومت موازی با اندازه دو برابر تبدیل کردم. مقاومت خروجی نشان داده شده در تصویر به صورت زیر است:

$$r'_o = r_{of} || r_{o1} || r_{o2} || \left(\frac{r_{o22} || (2r_{d,Bias} + 2 \times 235)}{\beta_{npn}^2} + \frac{1}{g_{m1}} \right) || \left(\frac{r_{o23} || (2r_{d,Bias} + 2 \times 235)}{\beta_{pnp}^2} + \frac{1}{g_{m2}} \right)$$

از بخش ۵ همین گزارشکار داشتیم:

$$g_{m1} = g_{m2} = 89.6 \text{ mS}, r_{o1} = r_{o2} = \frac{V_A}{I_C} = \frac{100}{2.24 \text{ mA}} \approx 44.6 \text{ k}\Omega, r_{o22} = r_{o23} = 118 \text{ k}\Omega$$

$$r_{d,Bias} = 147 \Omega, r_{of} = 200 \text{ k}\Omega$$

به خاطر بزرگ بودن $\beta_{pnp,npn}^2$ و r_{of} , $r_{o1,2}$ در نهایت می‌توانیم به تقریب زیر برسیم:

$$r'_o = \frac{1}{g_{m1}} || \frac{1}{g_{m2}} \approx 5.58 \Omega$$

حال فیدبک را اعمال می‌کنیم. چون در خروجی shunt است بنابراین مقاومت خروجی پس از اعمال فیدبک بر $1 + \text{LoopGain}$ تقسیم می‌شود. میزان لوپ گین را از بخش ۵ داریم:

$$a'f \approx 54400 \Rightarrow R_{out} = \frac{5.58}{1 + 54400} \approx 0.1 \text{ m}\Omega$$

پس شرط برقرار است:

$$R_{out} = 0.1 \text{ m}\Omega < 50 \Omega$$

نتایج شبیه‌سازی مقاومت خروجی

در این بخش روش شبیه‌سازی را توضیح دهید. مثلاً:

- صفر کردن ورودی
- حذف بار خروجی
- اعمال منبع تست در خروجی
- استخراج مقاومت از نسبت ولتاژ به جریان

ابتدا ورودی تقویت کننده را زمین می‌کنیم که به معنای صفر شدن ورودی است. سپس مقاومت بار را از مدار خارج می‌کنیم. یک منبع جریان AC با دامنه ۱ را بین گره خروجی و زمین قرار می‌دهیم سپس از تحلیل ac. استفاده می‌کنیم به گونه‌ای که فرکانس 1 kHz را نیز شامل شود. مثلاً با استفاده از دستور:

```
1 .ac lin 1000 1 10k
```

مقاومت خروجی در فرکانس 1 kHz برابر است با نسبت ولتاژ خروجی در این فرکانس به جریان تزریقی. چون جریان، دامنه ۱ دارد، مستقیماً ولتاژ گره خروجی همان مقاومت خروجی است. از دستور زیر استفاده می‌کنیم تا LTspice خودش محاسبات را انجام دهد.

```
1 .MEAS AC Rout FIND V(out) AT=1k
```


در تصویر زیر نتیجه این دستور را که در بخش Spice Output Log قرار داشت، آورده‌ام.

rout_db: V(out) = (-79.977992027dB,0.0149613754287°) at 1000

همانطور که پیداست مقدار مقاومت خروجی برحسب دسی‌بل نوشته شده پس ما آن را به حالت اول برمی‌گردانیم:

$$R_{out} = 10^{\frac{-79.977992027}{20}} \approx 100/2536 \mu\Omega$$

عدد بالا به عددی که در بخش تئوری یعنی در باکس قبلی بدست آورده بودیم بسیار نزدیک است. همچنین می‌توانیم در تصویر زیر نمودار ولتاژ خروجی حاصل از تحلیل ac را نیز ببینیم. همانطور که پیداست مقدار مقاومت خروجی در فرکانس $1kHz$ بسیار به عددی که توقع داشتیم یعنی $0/1m\Omega$ نزدیک است.



مقدار نهایی:

$$100/25 \mu\Omega : R_{out} \bullet$$

• وضعیت قبولی: $100/25 \mu\Omega < 50 \Omega$ کاملاً قبول است.

۱۳ آزمون تقویت سیگنال صوتی واقعی

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت شده بررسی گردد. استفاده از سیگنال سینوسی ساده به جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده سازی فایل صوتی و توضیحات لازم

در این بخش مشخص کنید:

- فایل ورودی از چه نوعی بوده است
- آیا به تک کاناله تبدیل شده است یا خیر
- نرخ نمونه برداری چقدر بوده است
- آیا دامنه نرمال سازی شده است یا خیر



فایل ورودی از نوع wav است. این فایل را با استفاده از کد پایتونی که در فایل پروژه قرار داده شده بود، به فایل مناسب تک کاناله تبدیل کردم. فرکانس نمونه برداری $48kHz$ است. با توجه به اینکه دامنه تغییرات صوت در محدوده ۰ تا $60mV$ ماکزیمم بود پس نیازی به نرمال سازی نبود. چون ورودی در حدی نیست که از محدوده دامنه ورودی مجاز که در اینجا $400mV$ است فراتر رود.

نتایج آزمون صوتی


مشخصات فایل صوتی:


- نام فایل ورودی: audio.wav
- نام فایل خروجی: output.wav
- fft فایل ورودی و خروجی

در شکل اول fft فایل صوتی ورودی و در شکل دوم fft فایل صوتی خروجی آمده است. همانطور که پیداست طیف فرکانسی این دو بسیار به هم شبیه است پس می توانیم نتیجه بگیریم که clipping شدید رخ نداده است. چون هارمونیک های جدید تولید نشده است.



تصاویر سوم و چهارم که در زیر می‌آید به ترتیب مربوط به شکل موج ولتاژ ورودی در زمان و شکل موج ولتاژ خروجی در زمان است. ماکزیمم دامنه‌ای که خروجی دارد تقریباً $1/2V$ است که کاملاً در پنجره سوئیچ مناسب قرار می‌گیرد پس اصلاً clipping رخ نمی‌دهد. در واقع همانطور که معلوم است خروجی نسبت به ورودی ۲۰ برابر بزرگتر شده است که به معنای تقویت ۲۰ برابری صوت اولیه است.





توضیح درباره کیفیت خروجی و وجود یا عدم وجود clipping: محتوای صوت خروجی نسبت به اولیه تغییری نکرده است و تنها دامنه صوت افزایش یافته است. از آنجایی که کلمات صوت خروجی کاملاً منطبق بر ورودی است پس clipping رخ نداده است.

فایل‌های تحویلی این بخش:

- audio.wav ●
- output.wav ●

۱۴ هزینه مدار و محدودیت قطعات

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = 2\% \times \left\lceil \frac{\text{Cost} - 200}{5} \right\rceil$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۲۲	۳	۶۶
BJT	۸	۵	۴۰
مقاومت	۶	۱۰	۶۰
خازن	۰	۴۰	۰
هزینه کل			۱۶۶

نتایج:

- هزینه کل مدار: ۱۶۶
- آیا از سقف هزینه عبور کرده‌اید؟ خوشبختانه خیر
- مقدار جریمه در صورت وجود: ۰

۱۵ شرایط امتیازی پروژه

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:

- سوینگ خروجی $17V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ۷۰٪ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $100mV$


بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوینگ خروجی	$17V_{pp}$	$16.98V$
راندمان	$> 70\%$	74.6%
$ V_{out,DC} $	$< 100mV$	$40.73nV$

موارد لازم:

- دامنه ورودی متناظر با $17V_{pp}$: $425mV$
- شکل موج خروجی در این حالت: شکل موج خروجی بدون clipping آشکار است
- نتیجه نهایی بخش امتیازی: کاملاً برآورده شد

در این بخش برای اینکه سوینگ خروجی $17V_{pp}$ را مشاهده کنیم و با توجه به اینکه بهره ۲۰ است، نیاز داشتیم که دامنه ورودی سینوسی را تا $425mV$ زیاد کنیم. تصویر زیر خروجی حاصل از این ورودی را نشان می‌دهد. همانطور که با دو کرسر نیز نمایش داده‌ام مقدار ۱۷ ولت پیک‌توپیک تا حد بسیار خوبی برآورده شده است و همچنین خروجی clipping ندارد.



در ادامه اطلاعات مربوط به توان مصرفی خروجی و توان تولیدی در Output Stage را با استفاده از Spice Output Log استخراج کردیم که تصویر آن در زیر آمده است. توان طبقه خروجی را مطابق با بخش ۶ به طور جداگانه با دستور مناسب بدست آوردیم تا از توان مصرفی در کل مدار متمایز باشد.

```
p_r_l: RMS(V(out)*I(R_load))=0.895263363492 FROM 0 TO 0.003
p: RMS(V(vcc)*I(V4)-V(vee)*I(V2))=1.23604099901 FROM 0 TO 0.003
p_out_stage: RMS(V(vcc)*(Ic(Q_BIAS4)+Ic(Q1))-V(vee)*(Ic(Q_BIAS3)+Ic(Q2)))=1.20046077682
```

طبق این تصویر:

$$P_{R_L} \approx 0.8953W, P_{\text{out-stage}} = 1.2005W$$

حال طبق رابطه بازده مطابق با بخش ۶ همین گزارشکار:

$$\eta_{\text{out}} = \frac{P_{R_L}}{P_{\text{out-stage}}} \times 100\% = \frac{0.8953}{1.2005} \times 100\% \approx 74.6\%$$

که کاملاً با شرط $\eta_{\text{out}} > 70\%$ مطابقت دارد. در ادامه از تحلیل op. استفاده کردیم و مقدار DC ولتاژ خروجی را استخراج کردیم که در تصویر زیر آمده است:

Variable	Value	Unit
V(out):	4.07303e-07	voltage
V(s12):	-0.00353214	voltage
V(s11):	0	voltage

پس:

$$|V_{\text{out,DC}}| \approx 407.3nV < 100mV$$

پس این شرط نیز ارضا شد.

۱۶ فایل‌های تحویلی

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند .asc
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به صورت PDF

۱۷ جمع بندی نهایی

خواسته مسئله (بخش ۱۶)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، $PSRR$ ، THD یا تست صوتی سخت تر بود؟
- اگر بعضی مشخصات به طور کامل برآورده نشده اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می کردید؟

نتیجه گیری نهایی

پس از اینکه طبقه خروجی را طراحی کردم با یک فیدبک سراسری کاری کردم که مقدار ولتاژ DC خروجی نزدیک به صفر شود. وقتی طبقه خروجی که به ازای ورودی صفر خروجی آن نیز صفر است، را به طبقه آخری که در فاز قبل طراحی کردیم وصل می کنیم، مقدار ولتاژ صفر در خروجی، ولتاژ DC در نقاط دیگر مدار را نیز تحت تاثیر قرار می دهد. متأسفانه این اتفاق باعث شد که مدارم تا حد زیادی وارد اشباع شود. با بررسی دوباره و تنظیم دوباره جریان های بایاس و تغییر مقاومت R_5 که وظیفه خطی تر کردن و پایدار کردن مدار را دارد، دوباره توانستم به نقطه کار مطلوب و بدون اشباع در طبقات غیر از طبقه خروجی دست پیدا کنم.

چالش دیگر خود طراحی طبقه خروجی بود؛ با توجه به بودجه محدود باید بین استفاده از المان های مختلف دقت کافی را می داشتم، همچنین باید نیاز های حداقلی پروژه شامل ۱۶ ولت سوئینگ پیک تاپیک برآورده می شد.

به طور کلی بخش طبقه خروجی از همه سخت تر بود. همانطور که گفتم مشکل بایاس کردن آن، و اینکه اتصال آن به مدار اصلی موجب تغییر نقطه کار ها می شد و بودجه محدود و برآورده کردن نیاز های پروژه مانند سوئینگ و توان محدود از چالش های آن بود.

در مجموع طراحی یک تقویت کننده و تست آن با ورودی صوتی تجربه ای لذت بخش بود که منجر به تحقیقات زیاد و بررسی های فراوان جزوه ها و کتاب های مرجع درسی شد.