

آزمایشگاه طراحی سیستمهای دیجیتال گزارش آزمایش اول

دکتر سیاوش بیات سرمدی پارسا محمدیان — ۹۸۱۰۲۲۸۴ ۱۴۰۰ فروردین ۱۴۰۰

فهرست مطالب

٢																													•	قدمه	•	
۲																						ر	ایش	آزم	زح	شر	ی و	ظر	وب ن	عارچ	>	,
۲																																
۲																						١	١١٠	ارب	مض	ده ا	دهن	يصر	تشخ	۲.	۲	
٣																								•				_	ماژوا	٣.	۲	
٣																									لی	اص	ول	، ماڙ	تست	۴.	۲	
۳ ,														پي	ے مت	زارش	5	1														
٨																													ک	ماتيا	ث	,
٩																	\mathbf{E}	lev	/ei	nΕ	3c	dl	Div	ride	erC	Che	ecke	er ک	ماژوا	١.	۴	
١.																	Τ	h	re	eЕ	3c	dl	Div	ride	erC	Che	ecke	er ک	ماژوا	۲.	۴	
۱۳																							F	ive	Bi	tΑ	$dd\epsilon$	er ک	ماژوا	٣.	۴	
14																								Six	Βi	tΕ	qua	ل al	ماژوا	۴.	۴	
۱۵																								.]	Ful	lA	$\mathrm{dd}\epsilon$	er ک	ماژوا	۵.	۴	
18																								. F	Ial	fΑ	dde	er ک	ماژوا	۶.	۴	

۱ مقدمه

عنوان گزارش

طراحی مدارهای ترکیبی با استفاده از امکانات شماتیك.

موضوع

استفاده از نرمافزارهای طراحی به کمک کامپیوتر 1 و امکانات شماتیک آنها برای طراحی و پیادهسازی مدار ترکسی.

شرح ابزارها و برنامههای مورد استفاده

در این آزمایش از نرمافزار ISE Desgin Suite که محصول شرکت Xilinx است استفاده کردهام.

۲ چارچوب نظری و شرح آزمایش

در این آزمایش از ما خواسته شده دو مدار ترکیبی طراحی کنیم که مضارب π و ν را تشخیص بدهند. ورودی این مدارها نیز عدد BCD چهار رقمی است. ابتدا به سراغ مدار ترکیبی تشخیص مضارب π می روم.

۱.۲ تشخیص دهنده مضارب ۳

از آنجایی که همهی اعدادی که تمام ارقام آنها ۹ است برابر ضرب عدد π در عددی که تمام ارقام آن π است (با تعداد ارقام یکسان) میباشد، باقیمانده هر عدد به فرم π بر π برابر ۱ است.

$$\overline{abcd} \equiv_3 1000 \times a + 100 \times b + 10 \times c + d \equiv_3 a + b + c + d$$

پس عددی را بخشپذیر بر ۳ می دانیم اگر حاصل جمع ارقام آن بر ۳ بخشپذیر باشد. البته تمامی محاسبات بالا در مبنای ۱۰ انجام شده است که به دلیل BCD بودن ورودی است. مجموع ۴ رقم، می تواند مقادیر ۰ تا 36 $= 9 \times 4$ را داشته باشد و که اگر این مقدار برابر یکی از اعداد ۰ ، ۳ ، ۶ ، ۹ ، ۱۲ ، ۱۵ ، ۱۸ ، ۱۸ ، ۲۱ ، ۲۷ ، ۲۷ ، ۲۷ ، ۳۳ ، ۳۳ ، ۳۳ باشد عدد مورد نظر بر ۳ بخشپذیر است. برای پیاده سازی این الگوریتم نیاز به جمع کننده و مقایسه کننده برابری داریم. پس ابتدا Half Adder برای پیاده سازیم. از آنجایی که جمع و سپس Full Adder طراحی می کنیم که به کمک آن یک جمع کننده بسازیم. از آنجایی که جمع ارقام عدد ۴ رقمی ماکسیمم ۳۶ می شود، ۶ رقم کافی است. پس جمع کننده ۵ بیتی می سازیم که با کری جواب ۶ رقمی تولید کند. جزئیات پیاده سازی آن ها در فایل های Three Bcd Divider Checker.v ، Six Bit Equal.v ، Five Bit Adder.v

۲.۲ تشخیص دهنده مضارب ۱۱

از آنجایی که اعداد ۱۱، ۹۹ و ۱۰۰۱ بر ۱۱ بخش پذیر هستند، اعداد ۴ رقمی بخش پذیر به ۱۱ ویژگی زیر را دارند.

$$\overline{abcd} \equiv_{11} 1000 \times a + 100 \times b + 10 \times c + d \equiv_{11} -a + b - c + d \equiv_{11} (b + d) - (a + c)$$
CAD'

پس عددی را بخشپذیر بر ۱۱ میدانیم اگر حاصل جمع و تفریق یکی در میان ارقام آن بر ۱۱ بخشپذیر باشد. البته تمامی محاسبات بالا در مبنای ۱۰ انجام شده است که به دلیل BCD بودن ورودی است. حاصل جمع و تفریق ۴ رقم، میتواند مقادیر ۱۱۰ تا ۱۸ را داشته باشد و که اگر این مقدار برابر یکی از اعداد ۱۰، ۱۱، ۱۱ باشد عدد مورد نظر بر ۱۱ بخشپذیر است. برای پیاده سازی این الگوریتم میتوانیم جمع کننده قسمت قبل را به صورت Adder/Subtractor طراحی

برای پیادهسازی این الکوریتم می توانیم جمع کننده قسمت قبل را به صورت Adder/Subtractor طراحی کنیم که در این قسمت نیز استفاده شود. مقایسه کننده برابری هم از قسمت قبل موجود است و می توانیم از آن استفاده کنیم. جزئیات پیادهسازی نیز علاوه بر فایل ElevenBcdDividerChecker.v آن استفاده کنیم. موجود است.

۳.۲ ماژول اصلی

در پایان چون در این آزمایش خواسته شده بود که اعدادی که بر ۳ یا بر ۱۱ بخش پذیرند تشخیص داده شوند، باید نتیجه دو ماژول برای یک ورودی or شود. برای این کار از ماژول اصلی استفاده میکنیم که جزئیات ییادهسازی آن در فایل Main.v موجود است.

۴.۲ تست ماژول اصلی

در آخر تستی برای ماژول اصلی طراحی میکنیم (MainTest.v) که یک سری اعداد (بخشپذیر بر ۳، بخشپذیر بر ۱۲) را به ازای ورودی دریافت کند و خروجی بخشپذیر بر ۳ و ۱۱) را به ازای ورودی دریافت کند و خروجی بدهد. (در پروژه فایلهای تست برای ماژولهای دیگر وجود دارد که تاثیری در روند آزمایش ندارند و تست شخصی بودهاند)

۳ گزارش متنی

```
Release 14.7 - xst P.20131013 (nt64)
Copyright (c) 1995-2013 Xilinx, Inc. All rights reserved.

> Parameter TMPDR set to xst/projnav.tmp

Total REAL time to Xst completion: 0.00 secs

Total CPU time to Xst completion: 0.38 secs

> -> Parameter xsthdpdir set to xst

| Total REAL time to Xst completion: 0.00 secs
| Total CPU time to Xst completion: 0.00 secs
| Total CPU time to Xst completion: 0.38 secs
| -> Parameter xsthdpdir set to xst

| Total REAL time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.38 secs
| Total CPU time to Xst completion: 0.48 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.58 secs
| Total CPU time to Xst completion: 0.5
```

```
40 Ignore Synthesis Constraint File : NO
          Target Parameters
Output File Name
Output Format
Target Device
                                                                                                                      : "Main"
: NGC
: xc3sd3400a-4-fg676
         — Source Options
Top Module Name
Automatic FSM Extraction
FSM Encoding Algorithm
Safe Implementation
FSM Style
                                                                                                                           YES
                                                                                                                          Auto
No
LUT
          RAM Extraction
RAM Style
ROM Extraction
                                                                                                                            Yes
Auto
Yes
         ROM Extraction
Mix Style
Decoder Extraction
Priority Encoder Extraction
Shift Register Extraction
Logical Shifter Extraction
XOR Collapsing
ROM Style
Mix Extraction
Becourse Sharing
                                                                                                                             Auto
                                                                                                                             YES
  60
                                                                                                                             YES
                                                                                                                             YES
64
65
66
           Resource Sharing
Asynchronous To Synchronous
Use DSP Block
Automatic Register Balancing
                                                                                                                             YES
                                                                                                                          Auto
No
         Target Options

Add IO Buffers
Global Maximum Fanout
Add Generic Clock Buffer (BUFG)
Register Duplication
Slice Packing
Optimize Instantiated Primitives
Use Clock Enable
Use Synchronous Set
Use Synchronous Reset
Pack IO Registers into IOBs
Equivalent register Removal
                                                                                                                            500
                                                                                                                            24
                                                                                                                            YES
                                                                                                                            NO
                                                                                                                             Yes
                                                                                                                             Yes
Yes
                                                                                                                             Auto
                                                                                                                            YES
            ---- General Options
         — General Options
Optimization Goal
Optimization Effort
Keep Hierarchy
Netlist Hierarchy
RTL Output
Global Optimization
Read Cores
Write Timing Constraints
Cross Clock Analysis
Hierarchy Separator
Bus Delimiter
Case Specifier
  83
                                                                                                                            Speed
                                                                                                                             As_Optimized
                                                                                                                             Yes
AllClockNets
YES
                                                                                                                            NO
                                                                                                                            NO
                                                                                                                             Case Specifier
Slice Utilization Ratio
BRAM Utilization Ratio
DSP48 Utilization Ratio
  94
                                                                                                                             100
100
100
            Verilog 2001
Auto BRAM Packing
Slice Utilization Ratio Delta
                                                                                                                            YES
                                                                                                                           NO
5
101
102
103
104
105
                                                                                             HDL Compilation
106
         Compiling verilog file "FullAdder.v" in library work
Compiling verilog file "SixBitEqual.v" in library work
Module <FullAdder> compiled
Compiling verilog file "FiveBitAdder.v" in library work
Module <SixBitEqual> compiled
Compiling verilog file "ThreeBcdDividerChecker.v" in library work
Module <FiveBitAdder> compiled
Compiling verilog file "ElevenBcdDividerChecker.v" in library work
Module <ThreeBcdDividerChecker> compiled
Compiling verilog file "Bian.v" in library work
Module <Chreeker] file "Main.v" in library work
Module <ElevenBcdDividerChecker> compiled
Module <Main> compiled
No errors in compilation
107
108
109
           No errors in compilation
Analysis of file <"Main.prj"> succeeded.
121
122
123
124
                                                                             Design Hierarchy Analysis
            Analyzing hierarchy for module <Main> in library <work>.
            Analyzing hierarchy for module <ThreeBcdDividerChecker> in library <work>.
```

```
131 Analyzing hierarchy for module <ElevenBcdDividerChecker> in library <work>.
133 Analyzing hierarchy for module <FiveBitAdder> in library <work>.
        Analyzing hierarchy for module <SixBitEqual> in library <work>.
137
138
        Analyzing hierarchy for module <FullAdder> in library <work>.
        Analyzing hierarchy for module <HalfAdder> in library <work>.
139
                                                                        HDL Analysis
144
145
146
147
        Analyzing top module <Main>.
Module <Main> is correct for synthesis
          Analyzing module <ThreeBcdDividerChecker> in library <work>.
        Module <ThreeBcdDividerChecker> is correct for synthesis
          Analyzing module <FiveBitAdder> in library <work>.
        Module <FiveBitAdder> is correct for synthesis
          Analyzing module <FullAdder> in library <work>.
        Module <FullAdder> is correct for synthesis
        Analyzing module <HalfAdder> in library <work>. Module <HalfAdder> is correct for synthesis.
        Analyzing module <SixBitEqual> in library <work> Module <SixBitEqual> is correct for synthesis.
        Analyzing module <ElevenBcdDividerChecker> in library <work>. Module <ElevenBcdDividerChecker> is correct for synthesis.
167
168
169
                                                                      HDL Synthesis
170
171
        Performing bidirectional port resolution...
         Synthesizing Unit <SixBitEqual
        Found 1-bit xor2 for signal <check0$xor0000>.
Found 1-bit xor2 for signal <check1$xor0000>.
       Found 1-bit xor2 for signal <check1xx0r0000 >.
Found 1-bit xor2 for signal <check2xx0r0000 >.
Found 1-bit xor2 for signal <check3xx0r0000 >.
Found 1-bit xor2 for signal <check4xx0r0000 >.
Found 1-bit xor2 for signal <check5xx0r0000 >.
Unit <SixBitEqual> synthesized.
183
184
        Synthesizing Unit <HalfAdder>.
Related source file is "HalfAdder.v".
Found 1-bit xor2 for signal <sum>.
Unit <HalfAdder> synthesized.
190
191
192
        Synthesizing Unit <FullAdder>.
Related source file is "FullAdder.v".
Unit <FullAdder> synthesized.
       Synthesizing Unit <FiveBitAdder >.
Related source file is "FiveBitAdder v.".
Found 1-bit xor2 for signal <br/>
SaPrime >.
Found 1-bit xor2 for signal <br/>
Found 1-bit xor2 for signal <br/>
SaPrime >.
197
200
201
        Unit <FiveBitAdder> synthesized
204
       Synthesizing Unit <ThreeBcdDividerChecker>.
Related source file is "ThreeBcdDividerChecker.v".
WARNNG: Xst:646 - Signal <carryOutl> is assigned but never used. This unconnected signal will be trimmed during the optimization process.
WARNNG: Xst:646 - Signal <carryOutl> is assigned but never used. This unconnected signal will be trimmed during the optimization process.
Unit <ThreeBcdDividerChecker> synthesized.
205
         Synthesizing Unit <ElevenBcdDividerChecker>
       Synthesizing Unit <ElevenBcdDividerChecker.v". Related source file is "ElevenBcdDividerChecker.v". WARNNG: Xst:646 - Signal <arryOut2> is assigned but never used. This unconnected signal will be trimmed during the optimization process. WARNNG: Xst:646 - Signal <arryOut1> is assigned but never used. This unconnected signal will be trimmed during the optimization process. WARNNG: Xst:646 - Signal <arryOut1> is assigned but never used. This unconnected signal will be trimmed during the optimization process.
```

```
222 Unit <ElevenBcdDividerChecker> synthesized.
223
 223
224
225 Synthesizing Unit <M.
226 Related source file i
227 Unit <Main> synthesiz
228
229
230
231 HDL Synthesis Report
232
233 Macro Statistics
234 # Xors
235 1-bit xor2
             Synthesizing Unit <Main>.
Related source file is "Main.v".
Unit <Main> synthesized.
            # Xors
1-bit xor2
                                                                                                                                                            : 186
   235
236
237
238
239
240
241
242
243
244
245
                                                                                                                                                          : 186
                                                                            Advanced HDL Synthesis
            WARNING: Xst:1290 — Hierarchical block <hfl> is unconnected in block <fa4>. It will be removed from the design.

WARNING: Xst:1290 — Hierarchical block <hfl> is unconnected in block <fa4>. It will be removed from the design.

WARNING: Xst:1290 — Hierarchical block <hfl> is unconnected in block <fa4>. It will be removed from the design.

WARNING: Xst:1290 — Hierarchical block <hfl> is unconnected in block <fa4>. It will be removed from the design.
   \begin{array}{c} 250 \\ 251 \\ 252 \\ 253 \\ 254 \\ 255 \\ 256 \\ 257 \end{array}
             Advanced HDL Synthesis Report
             Macro Statistics
# Xors
1-bit xor2
                                                                                                                                                         : 186
: 186
   258
259
260
261
262
263
264
265
266
267
                                                                                Low Level Synthesis
             Optimizing unit <Main> \dots
              Optimizing unit <FiveBitAdder> ...
   268
            Mapping all equations...
Building and optimizing final netlist ...
Found area constraint ratio of 100 (+ 5) on block Main, actual ratio is 0.
   269
              Final Macro Processing ...
             Final Register Report
              Found no macro
   280
281
282
283
284
285
286
287
                                                                                      Partition Report
              Partition Implementation Status
287
288
No Partitions were
289
290
291
292
293
*
294
Final Results
296
RIL Top Level Outp
297
Top Level Output I
298
Output Format
299
Output Format
300
Keep Hierarchy
301
302
303
# 1Os
304
Cell Usage:
306
# BELS
             No Partitions were found in this design.
                                                                                         Final Report
            Final Results
RTL Top Level Output File Name
Top Level Output File Name
Output Format
Optimization Goal
Keep Hierarchy
                                                                                                             Main.ngr
                                                                                                            Main
NGC
                                                                                                        : Speed
: No
                                                                                                        : 17
 : 58
: 4
: 29
: 25
: 17
: 16
```

```
314
315
316
317
      Device utilization summary:
      Selected Device : 3sd3400afg676-4
318
319
320
321
     Number of Slices:
Number of 4 input LUTs:
Number of IOs:
Number of bonded IOBs:
                                                                     33 out of 23872
58 out of 47744
17
                                                                                                        0%
322
                                                                     17 out of
                                                                                         469
                                                                                                        3%
325
326
      Partition Resource Summary:
      No Partitions were found in this design.
329
330
331
332
334
335
336
      TIMING REPORT
     NOTE: THESE TIMING NUMBERS ARE ONLY A SYNTHESIS ESTIMATE. FOR ACCURATE TIMING INFORMATION PLEASE REFER TO THE TRACE REPORT GENERATED AFTER PLACE-and-ROUTE.
337
341
      Clock Information
      No clock signals found in this design
\begin{array}{c} 344 \\ 345 \end{array}
      Asynchronous Control Signals Information:
      No asynchronous control signals found in this design
348
349 Timing Summary:
350
351
      Speed Grade: -4
353
354
355
     Minimum period: No path found
Minimum input arrival time before clock: No path found
Maximum output required time after clock: No path found
Maximum combinational path delay: 16.709 ns
356 Maximum combir
357
358 Timing Detail:
All values displayed in nanoseconds (ns)
     Timing constraint: Default path analysis
Total number of paths / destination ports: 872 / 1
363
364
365
366
                                    16.709 ns (Levels of Logic = 11)
b0 (PAD)
367
       Source
                                   result (PAD)
368
      Destination:
369
370
371
372
373
374
     Data Path: b0 to result
Gate Net
Cell:in->out fanout
                            fanout Delay Delay Logical Name (Net Name)
      IBUF: I->O
                                               0.849
                                                            0.851 b0_IBUF (b0_IBUF)
     0.590 \quad {\rm ebdc/fba1/fa0/hf2/Mxor\_sum\_Result1}
     LUT3:10->O 3 0.648 0.674 ebdc/fba2/fa1/carryOut1 LUT3:10->O 2 0.648 0.479 ebdc/fba2/fa3/carryOut1 LUT3:12->O 1 0.648 0.479 ebdc/fba2/fa3/carryOu+1 (ebdc/fba2/carryOut3) LUT3:12->O 1 0.648 0.479 ebdc/fba2/fa3/carryOu+1 (ebdc/fba2)
379
380
381
382
383
                                               0.648 \qquad 0.500 \quad ebdc/fba2/fa4/hf2/Mxor\_sum\_Result1
     (ebdc/s24)
LUT4: I1->O
LUT4: I3->O
                                               0.643
                                                            0.423 result14_SW0 (N13)
                                                           0.563 result14 (result14)

0.423 result104 (result104)


0.420 result297 (result_OBUF)

result_OBUF (result)
                                               0.648
                                               0.648
0.648
0.648
4.520
      LUT3 · 10 -> O
      LUT4: I3->O
OBUF: I->O
390
391
392
      Total
                                               16.709ns (11.196ns logic, 5.513ns route)
      (67.0% logic, 33.0% route)
393
394
395
396
397
      Total REAL time to Xst completion: 17.00 secs
Total CPU time to Xst completion: 17.25 secs
398
401
402 Total memory usage is 4514004 kilobytes
```

```
404 Number of errors : 0 ( 0 filtered)
405 Number of warnings : 122 ( 0 filtered)
406 Number of infos : 0 ( 0 filtered)
```


۴ شماتیک

شماتیک ماژول اصلی در شکل ۱ آمده است.




شكل ١: شماتيك ماژول اصلى

ElevenBcdDividerChecker ماژول




شكل ۲: شماتيك ماژول بخشپذيري بر ۱۱


۲.۴ ماژول ThreeBcdDividerChecker



شکل ۳: شماتیک ماژول بخشپذیری بر ۳ بخش ۱




شکل ۴: شماتیک ماژول بخشپذیری بر ۳ بخش ۲




شکل ۵: شماتیک ماژول بخشپذیری بر ۳ بخش ۳

۳.۴ ماژول FiveBitAdder




شكل 6: شماتيك ما روالا اجمع/تفريق كننده ۵ بيتي

۴.۴ ماژول SixBitEqual




شکل ۷: شماتیک ماژول بررسی برابری دو عدد ۶ بیتی

۵.۴ ماژول SullAdder



شكل ٨: شماتيك ما رول جمع كننده كامل

۶.۴ ماژول HalfAdder



شكل ٩: شماتيك ما رول نيم جمع كننده