

# آزمایشگاه طراحی سیستمهای دیجیتال گزارش آزمایش نهم

دکتر سیاوش بیات سرمدی پارسا محمدیان — ۹۸۱۰۲۲۸۴ ۱۸ خرداد ۱۴۰۰

| J | ديجيتا | رهای  | سست | احر  | ط | گاه | ماىشا | ;T |
|---|--------|-------|-----|------|---|-----|-------|----|
| _ |        | G - 1 |     | (5 ' | _ |     |       |    |

# پارسا محمدیان

| مطالب | فهرست |  |
|-------|-------|--|
|       |       |  |

| 1 | مقدمه                    | ۲ |
|---|--------------------------|---|
| ۲ | چارچوب نظری و شرح آزمایش | ۲ |
| ٣ | تست مدار                 | ۲ |

#### ۱ مقدمه

#### عنوان گزارش

پیادهسازی حافظه های شرکت پذیر از نوع سه گانه

#### موضوع

استفاده از نرمافزارهای طراحی به کمک کامپیوتر ۱ برای طراحی و پیادهسازی مدار پشته به صورت توصیف رفتاری.

### شرح ابزارها و برنامههای مورد استفاده


در این آزمایش از نرمافزار ISE Desgin Suite که محصول شرکت Xilinx است استفاده کردهام.

## ۲ چارچوب نظری و شرح آزمایش

برای پیاده سازی از توصیف رفتاری استفاده کردم. در کد از دو پارامتر N و  $WORD\_SIZE$  استفاده شده است که N طول آدرس است. نکته قابل توجه این است که علی رغم اینکه وریلاگ در منطق خود X دارد ولی در سنتز چنین چیزی وجود ندارد چون یک سیم حتی اگر مقدارش را ندانیم دارای مقدار است. پس باید خودمان منطق سه تایی را پیاده سازی کنیم. برای این کار برای هر داده علاوه بر خود داده، وکتور دیگری در نظر گرفته شده که N بودن هر خانه از آن مشخص کننده N بودن خانه متناظر در داده است. با این تفاصیل سراغ پیاده سازی می رویم. پیاده سازی در فایل N

### ۳ تست مدار

برای تست فایل  $tcam\_tb.v$  نوشته شده است. در این تست ابتدا مقادیری در حافظه ذخیره شده که همه بیت های آن ها مشخص است. سپس هر یک از مقادیر فراخوانی شده است و آدرس متناظر دریافت شده است. پس از این ها به سراغ تست نوشتن با X میرویم. سپس با دو مقدار متفاوت که در بیت نامعلومشان اختلاف دارند آدرس را می گیریم. Wave مربوط به این تست در شکل 1 نشان داده شده است.



شكل ١: شكل موج تست TCAM