

طراحی سیستمهای دیجیتال مستندات آزمون پایانترم


استاد: دکتر اجلالی پارسا محمدیان — ۹۸۱۰۲۲۸۴ ۲۰ تیر ۱۴۰۰

فهرست مطالب

٢	سوال سه	1
۵	سوال شش	۲
۵	۱.۲ شرط ورودی In نسبت به CLK	
۵	۲.۲ توصیف رفتاری	
۵	۳.۲ شبیه سازی و تست کد	
۶	سوال هفت	٣
ç	۱.۳ پیادهسازی برنامه پایتون	
,	١٠١ - پيدنسري بره ١٠٠ پيون	
ç	۲.۳ تیست کردن برنامه	
9 9		

١ سوال سه

ابتدا مدار را سادهتر و بدون CB و SB رسم میکنیم. (شکل ۱)



شكل ۱: ساده شده مدار FPGA

همانطور که از شکل ۱ مشخص است مدار ترتیبی است، چون خروجی به غیر از ورودی به حالتها


مه الطور نه از سحل ۱ مسخص است مدار تربیبی است، چون خروجی به غیر از ورودی به خالت ها (مقدار فلیپ فلاپها) نیز وابسته است. حال به کمک جدول LUT جدول حالت را بدست می آوریم. حال به کمک جدول Q_{11} مقدار فعلی فلیپ فلاپ کنار LUT 11 هستند و Q_{12} مقدار فعلی فلیپ فلاپ کنار LUT 12 هستند و Q_{11} مقدار بعدی فلیپ فلاپ کنار LUT 22 هستند و Q_{11} مقدار بعدی فلیپ فلاپ کنار LUT 22 و LUT 22 مقدار بعدی فلیپ فلاپ کنار Q_{22} مقدار بعدی فلیپ فلاپ کنار Q_{22} مقدار بعدی فلیپ فلاپ کنار 20 مقدار کنار 20 مقدار بعدی فلیپ فلاپ کنار 20 مقدار 20 مقد

Q_{11}	Q_{12}	Q_{22}	A	В	С	Q_{11}^{+}	Q_{12}^{+}	Q_{22}^{+}	out
0	0	0	0	0	0	0	0	1	0
0	0	0	0	0	1	0	1	0	0
0	0	0	0	1	0	1	0	0	0
0	0	0	0	1	1	1	1	1	0
0	0	0	1	0	0	1	0	0	0
0	0	0	1	0	1	1	1	1	0
0	0	0	1	1	0	0	0	1	0
0	0	0	1	1	1	0	1	0	0
0	0	1	0	0	0	0	0	1	1
0	0	1	0	0	1	0	1	0	1
0	0	1	0	1	0	1	0	0	1
0	0	1	0	1	1	1	1	1	1
0	0	1	1	0	0	1	0	0	1
0	0	1	1	0	1	1	1	1	1
0	0	1	1	1	0	0	0	1	1
0	0	1	1	1	1	0	1	0	1
0	1	0	0	0	0	0	0	0	0
0	1	0	0	0	1	0	1	1	0
0	1	0	0	1	0	1	0	1	0
0	1	0	0	1	1	1	1	0	0
0	1	0	1	0	0	1	0	1	0
0	1	0	1	0	1	1	1	0	0
0	1	0	1	1	0	0	0	0	0

0	1	0	1	1	1	0	1	1	0
0	1	1	0	0	0	0	0	0	1
0	1	1	0	0	1	0	1	1	1
0	1	1	0	1	0	1	0	1	1
0	1	1	0	1	1	1	1	0	1
0	1	1	1	0	0	1	0	1	1
0	1	1	1	0	1	1	1	0	1
0	1	1	1	1	0	0	0	0	1
0	1	1	1	1	1	0	1	1	1
1	0	0	0	0	0	0	1	0	0
1	0	0	0	0	1	0	0	1	0
1	0	0	0	1	0	1	1	1	0
1	0	0	0	1	1	1	0	0	0
1	0	0	1	0	0	1	1	1	0
1	0	0	1	0	1	1	0	0	0
1	0	0	1	1	0	0	1	0	0
1	0	0	1	1	1	0	0	1	0
1	0	1	0	0	0	0	1	0	1
1	0	1	0	0	1	0	0	1	1
1	0	1	0	1	0	1	1	1	1
1	0	1	0	1	1	1	0	0	1
1	0	1	1	0	0	1	1	1	1
1	0	1	1	0	1	1	0	0	1
1	0	1	1	1	0	0	1	0	1
1	0	1	1	1	1	0	0	1	1
1	1	0	0	0	0	0	1	1	0
1	1	0	0	0	1	0	0	1	0
1	1	0	0	1	0	1	1	0	0
1	1	0	0	1	1	1	0	1	0
1	1	0	1	0	0	1	1	0	0
1	1	0	1	0	1	1	0	1	0
1	1	0	1	1	0	0	1	1	0
1	1	0	1	1	1	0	0	0	0
1	1	1	0	0	0	0	1	1	1
1	1	1	0	0	1	0	0	1	1
1	1	1	0	1	0	1	1	0	1
1	1	1	0	1	1	1	0	1	1
1	1	1	1	0	0	1	1	0	1
1	1	1	1	0	1	1	0	1	1
1	1	1	1	1	0	0	1	1	1
1	1	1	1	1	1	0	0	0	1

حال با توجه به جدول حالت نمودار حالت را رسم میکنیم. (شکل ۲) در شکل ۲ حالتها با کدهای باینری که از کنار هم گذاشتن خروجی فلیپ فلاپ بدست میآید شمارهگذاری شدهاند.

شماره حالت
$$\overline{Q_{11}Q_{12}Q_{22}}$$



شكل ٢: نمودار حالت كشيده شده از روى جدول حالت

از آنجایی که ۳ ورودی داریم به صورت کلی از هر حالت سه یال به حالات دیگر خارج می شود. حال با ساده سازی (ادغام یال هایی که مبدا و مقصد مشترک دارند و شروطشان) این یال ها کمتر می شوند.

۲ سوال شش

۱.۲ شرط ورودی In نسبت به LLK

در حالت کلی، هر تغییر ورودی In باید تا triger شدن کلاک باقی بماند تا اثرش دیده شود. اگر فرض کنیم ورودی In تغییر میکند، و قبل از triger شدن کلاک، زوج بار تغییر میکند، آنگاه وقتی با triger شدن کلاک، زوج بار تغییر میکند، آنگاه وقتی با triger شدن کلاک با مقدار قبلی خود (به منظور کشف تغییر) مقایسه می شود، چون زوج بار تغییر کرده است نتیجه مقایسه برابری است. پس در این صورت اصلا تغییرات شمرده نمی شوند. از طرفی دیگر اگر فرض کنیم ورودی In تغییر میکند، و قبل از triger شدن کلاک، فرد بار تغییر میکند، آنگاه وقتی با triger شدن کلاک با مقدار قبلی خود (به منظور کشف تغییر) مقایسه می شود، نتیجه مقایسه نشان می دهد نسبت به مقدار قبلی خود تغییر کرده است و یک تغییر شمرده می شود. در حالیکه می دانیم ممکن است بیش از یک بار (مثلا ۵ بار) تغییر کرده باشد.


۲.۲ توصیف رفتاری

جزئیات پیادهسازی در فایل transmition_counter.v موجود است. در این ماژول قسمتی که از سیستم تسک برای چاپ خطا بر روی صفحه استفاده شده قابل سنتز نبوده و تنها در شبیهسازی عمل میکند. توجه شود که چک کردن خطا در لبه بالارونده کلاک انجام می شود.

۳.۲ شبیه سازی و تست کد

برای اطمینان از صحت عملکرد مدار، تست بنچ در فایل transmition_counter_tb.v نوشته شده است. در قسمت اول آن تغییرات از شرط بخش الف پیروی میکنند پس تغییرات به درستی شمرده می شوند و خطایی رخ نمی دهد. در قسمت دوم که تغییرات مطابق شرط بخش اول نیستند خطای مناسب چاپ می شود.

برنیات اجرای شبیهسازی در شکل ۳ قابل مشاهده است.



شکل ۳: نتیجه اجرای شبیهسازی transition counter

٣ سوال هفت

۱.۳ پیادهسازی برنامه پایتون


برنامه نوشته شده که در فایل dataflow2behavioral/main.py موجود است به صورت python main.py -i <inputFile> -o <outputFile>

اجرا شده و inputFile را مورد پردازش قرار میدهد و حاصل را در outputFile میریزد. بیشتر پردازشها توسط Regex انجام شده است.

۲.۳ تست کردن برنامه

۱.۲.۳ تست فرضی


در این تست یک برنامه فرضی نوشته شده که از انواع Continues Assignment ها استفاده می کند. این کد را با برنامه پایتون به کد رفتاری تبدیل می کنیم. سپس ماژولی برای تست آن به این صورت می نویسیم که تمام حالات ورودی را مقداردهی کند سپس خروجی دو ماژول رفتاری و جریان داده را از طریق شکل موج مقایسه می کنیم. کدهای جریان داده، رفتاری و تست به ترتیب در فایلهای dataflow.v و تست به ترتیب در فایلهای testbench و behavioral.v موجود هستند. نتیجه اجرای testbench نیز در شکل ۴ قابل مشاهده است.



شکل ۴: همانطور که مشاهده میشود خروجیهای متناظر کاملا یکسان هستند. (دقت شود که خروجیهای oib مربوط به توصیف رفتاری هستند)

۲.۲.۳ تست عملیاتی

حال کد تمرین ۵ هیمن درس که یک واحد dff به صورت جریان داده بود را مورد تست قرار میدهیم. باز هم مشاهده می شود که شکل موج خروجی ها کاملا یکسان است. (شکل ۵)



شکل ۵: همانطور که مشاهده میشود خروجیهای متناظر کاملا یکسان هستند. (دقت شود که خروجیهای x مربوط به توصیف رفتاری هستند)