طراحی سیستمهای دیجیتال

دكتر اجلالي

نيمسال دوم ۱۴۰۰ _ ۱۳۹۹


گردآورنده: یگانه قرهداغی




آشنایی با نرمافزار ModelSim و برنامهنویسی verilog

۱ آشنایی با نرمافزار ModelSim


پس از نصب برنامه، طبق مراحل زیر میتوانید کد verilog خود را در برنامه ModelSim نوشته و اجرا کنید.




شكل ۱: بعد از باز كردن برنامه، از قسمت New ، File و سپس Project را انتخاب كنيد.



شکل ۲: نام پروژه و محل ذخیره شدن آن را مشخص کنید.




شکل ۳: مشخص کنید که میخواهید چه نوع File ای به پروژه خود اضافه کنید. میتوانید از File های قبلی خود به پروژه اضافه کنید یا File جدید بسازید.




شکل ۴: اگر در قسمت قبل گزینه Create New File را انتخاب کرده باشید، آنگاه در این مرحله باید نام فایل خود را تعیین کنید و type فایل خود را verilog انتخاب کنید.


تا کنون نحوه ساخت پروژه و اضافه کردن فایل وریلاگ به آن را نشان داده شده. در شکلهای بعدی، نحوه نوشتن و کامپایل کردن کد و در نهایت تست پروژه نشان داده میشود.




شکل ۵: در این مرحله ابتدا باید روی فایل مورد نظر راست کلیک کرده و گزینه Edit را انتخاب کنید(۱). سپس در پنجره بازه شده میتوانید کد خود را بزنید(۲). بعد از نوشتن کد باید آن را Save کنید(۳). در نهایت با راست کلیک روی File مورد نظر، آن را کامپایل کنید(۲).



شکل ۶: بعد از تکمیل فایلها و نوشتن test benchرای تست برنامه، ابتدا وارد قسمت Library شوید(۱). work را انتخاب کنید(۲). روی test bench خود راست کلیک کنید و گزینه Simulate Without Optimization را انتخاب کنید(۳).




شکل ۷: برای دیدن Wave Form روی پنجره Wave کلیک کنید(۱). رجیسترها و سیمهایی که میخواهید تغییرات آنها را مشاهده کنید به پنجره Wave منتقل کنید(۲). روی run کلیک کنید و برنامه را اجرا کنید(۳). برای اینکه بهتر بتوانید Wave را مشاهده کنید، روی Zoom کلیک کنید(۴).




شکل ۸: میتوانید Wave Form تغییرات رجیسترها و سیمهای خود را در پنجره Wave ببنید. همینطور خروجیهای برنامه (به عنوان مثال خروجیهای monitor یا display) در قسمت Transcript قابل مشاهده است.

verilog برنامهنویسی

در این قسمت یک مولتیپلکسر با ۴ ورودی و ۲ سلکت را به کمک کد ساختاری verilog میسازیم و تست میکنیم. همانطور که در شکل زیر مشخص شده میتوان یک مولتیپلکسر to 1 و ا به کمک سه مولتیپلکسر to 1 و زد.



مولتی پلکسرهای to 1 و to 1 از ۲ گیت NOT گیت NOT و ۱ گیت OR تشکیل می شوند. در ادامه اتصالات این واحد و کد verilog مربوط به آن آمده است.



```
// modeling a 2*1 multiplexer unit
  // structural code
  module MUX_2_1(
           input in_1,
           input in_2,
           input select,
           output out);
10
           wire select_bar, in_1_selected, in_2_selected;
11
12
           not not_gate(select_bar, select);
           and and_gate_1(in_1_selected, select_bar, in_1);
           and and_gate_2(in_2_selected, select, in_2);
15
           or or_gate(out, in_1_selected, in_2_selected);
16
17
  endmodule
```

می توان برای تست و شبیه سازی این ماژول، از test bench زیر استفاده کرد.

```
// test-bench for MUX_2_1
   module tb();
           reg in_1, in_2, select;
           wire out;
           MUX_2_1 mp_1(.in_1(in_1), .in_2(in_2), .select(select), .out(out));
10
11
           begin
12
                    in_1 = 0;
13
                    in_2 = 0;
14
                    select = 0;
15
            end
17
           always
18
           begin
19
                    #10
20
                    in_1 = 1;
21
22
                    #10
23
                    select = 1;
24
25
                    #10
26
                    in_1 = 0;
27
                    in_2 = 1;
28
                    #10
30
                    select = 0;
31
           end
32
33
            initial
34
                    $monitor("time is: ", $time, " in_1 = %b, in_2 = %b, select = %b, out = %b"
35
                     , in_1, in_2, select, out);
36
37
   endmodule
                        برای ساخت یک مولتی پلکسر 1 to 4 به کمک ماژول ساخته شده، از کد زیر استفاده میکنیم.
  // modeling a 4 2 multiplexer
   module MUX_4_2(
            input in_1, in_2, in_3, in_4,
            input select_1, select_2,
           output out);
           wire mux_1_out, mux_2_out;
           MUX_2_1 mux_1(.in_1(in_1), .in_2(in_2), .select(select_1), .out(mux_1_out));
           MUX_2_1 mux_2(.in_1(in_3), .in_2(in_4), .select(select_1), .out(mux_2_out));
12
           MUX_2_1 mux_3(.in_1(mux_1_out), .in_2(mux_2_out), .select(select_2), .out(out));
13
15 endmodule
```

در نهایت می توان با test bench زیر مولتی پلکسر t to 1 را طبق مراحل ذکر شده شبیه سازی کرد.

```
2 // test-bench for MUX_4_2
   module tb_2();
            reg in_1, in_2, in_3, in_4, select_1, select_2;
            wire out;
            MUX_4_2 mp_1(.in_1(in_1), .in_2(in_2),
            . in_3(in_3), . in_4(in_4), . select_1(select_1), . select_2(select_2), . out(out)); \\
            initial
10
            begin
11
                     in_1 = 0;
                     in_2 = 0;
                     in_3 = 0;
14
                     in_4 = 0;
15
                     select_1 = 0;
16
                     select_2 = 0;
17
18
            end
19
            always
20
            begin
                     #5
21
                     in_1 = 1;
22
23
                     #5
24
                     select_1 = 1;
                     select_2 = 0;
                     // choose in_2
27
28
                     #5
29
                     in_1 = 0;
30
                     in_2 = 1;
31
32
                     #5
33
                     select_1 = 0;
34
                     select_2 = 1;
35
                     // choose in_3
36
37
                     #5
                     in_2 = 0;
                     in_3 = 1;
40
41
42
                     select_1 = 1;
43
                     select_2 = 1;
44
                     // choose in_4
45
                     #5
47
                     in_3 = 0;
48
                     in_4 = 1;
49
            end
50
51
            initial
                     monitor("time is: ", $time, " in_1 = \%b, in_2 = \%b, in_3 = \%b, in_4 = \%b,
53
                     select_1 = %b, select_2 = %b, out = %b",
54
                     in_1, in_2, in_3, in_4, select_1, select_2, out);
55
56 endmodule
```