- \* سه مورد از مسائلي که در ادامه آمده است را به انتخاب خود حل کنيد.
- \* اگر بیش از سه مورد حل کنید، موارد اضافه به انتخاب مدرس درس و دستیار آموزشی حذف خواهد شد.
- \* پس از آزمون تعدادی از دانشجویان به شکل ت<u>صادفی</u> انتخاب شده و باید راه حل و طرح خود را در یک جلسهی مصاحبهی مجازی شرح دهند.
  - \* نمرهی در نظر گرفته شده برای حل تمام مسائل یکسان است.
- \* دقت شود که برای حل مسائل نیاز است که دانشجویان مطالب مربوطه را مورد مطالعه قرار دهند. به عنوان مثال برای حل مسئلهی ۴ نیاز به مطالعهی روش فشرهسازی LPC وجود دارد. این کار با آگاهی از شرایط دانشجویان انجام شده است و اینکه برخی از مطالب را بسیاری از دانشجویان از پیش نمی دانند. چنانکه تقریبا در هر پروژهی مهندسی در دنیای واقعی مطالعه ی اولیه از لازمههای کار است.

۱) پردازندهای که کد آن در منبع "Verilog که کد آن در منبع "Verilog آن در منبع ذکر شده موجود است) یک برنامهی زبان ماشین آورده شده است را در نظر بگیرید. برای این پردازنده (که کد Verilog آن در منبع ذکر شده موجود است) یک برنامهی زبان ماشین بنویسید که یک لیست پیوندی از اعداد صحیح با حداقل ۱۰ عنصر ۸ بیتی را دریافت نموده و بزرگترین مقدار موجود در لیست را به عنوان خروجی در یک خانهی حافظه ثبت کند. سپس این پردازنده را به همراه کد نوشته شده شبیه سازی کنید. برای اجرای یک برنامه باید هم کد زبان ماشین برنامه و هم داده ای که نیاز است توسط آن پردازش شود در واحد حافظهی پردازنده قرار داده شود که این کار را در احد الحفظه قرار دهید که مجاور هم نباشند تا بدینوسیله را در شمن ده عضو لیست پیوندی را در خانههایی از حافظه قرار دهید که مجاور هم نباشند تا بدینوسیله تفاوت لیست پیوندی با آرایه حتماً در نظر گرفته شود.

۲) یک کد Verilog پارامتری و قابل سنتز برای واحد FFT (تبدیل فوریهی سریع) بنویسید که در آن پارامتر n معرف تعداد نقطه در FFT باشد. در انجام این کار از روش تجزیه کردن به واحدهای نیمه (decomposition into half-size) استفاده کنید. با سنتز مدار برای پنج سایز متوالی توسط یک ابزار سنتز دلخواه برای FPGAای به نام Spartan 7 بیان کنید که افزایش تعداد نقاط چه تأثیری بر حجم سخت افزار دارد. دقت کنید که منظور از سنتز فقط همان عمل سنتز منطقی است و منظور قرار دادن مدار داخل FPGA نیست.

۳) شکلی که در ادامه ترسیم شده است بخش کوچکی از یک FPGA فرضی را نشان می دهد. این FPGA اتصال منظمی از واحدهایی با نام PPGA مخفف Connection block است. چگونگی اتصالات در هر واحد SB با ۹ بیت و چگونگی اتصالات در هر واحد CB با ۱۲ بیت مشخص می شود. در این سؤال جهت سادگی، چگونگی اتصالات در واحدهای SB و CB به جای اینکه با ارائهی بیتهای مربوطه (۹ بیت برای SB و ۲۱ بیت برای CB) مشخص شود با گذاشتن علامت دایره مشخص شده است به این شکل که هرجا دایره هست اتصال برقرار است و هرجا دایره نیست اتصال برقرار است و هرجا دایره نیست اتصال برقرار نیست. هر واحد LUT دارای یک LUT است که منطق عملکرد آن را مشخص

می کند و همچنین یک واحد یک بیتی SEL دارد که مشخص می کند که از فلیپفلاپ استفاده شود یا خیر. فرض کنید برای این واحدهای LC وضعیت LUT و SEL به صورتی باشد که در ادامه آمده است.


LC 11	
$x_3 x_2 x_1$	y
000	0
001	1
010	1
011	0
100	0
101	1
110	1
111	0
SEL	0

LC 12	
$x_3 x_2 x_1$	y
000	0
001	0
010	1
011	1
100	1
101	1
110	0
111	0
SEL	0

LC 21	
$x_3x_2x_1$	y
000	0
001	1
010	1
011	0
100	1
101	0
110	0
111	1
SEL	1

LC 22		
$x_3x_2x_1$	y	
000	1	
001	0	
010	0	
011	1	
100	0	
101	1	
110	1	
111	0	
SEL	0	


با فرض اینکه برای این بخش از FPGA سیگنالهای A B C ورودی باشند و سیگنال out خروجی باشد علمکرد این مدار را مشخص کنید. اگر مدار تر کیبی است عملکرد آن را با ترسیم یک نمودار حالت مشخص کنید و اگر مدار تر تیبی است عملکرد آن را با ترسیم یک نمودار حالت مشخص کنید.



۴) میخواهیم یک مدار قابل سنتز داشته باشیم که با استفاده از روش LPC (Linear prediction code) اجازه ی فشرده سازی سیگنالهای صوتی را می دهد. از چنین فشرده سازی می توان در کاربردهای انتقال صوت و به شکل real-time استفاده نمود (به این معنی است که همان موقع که صوت تولید می شود در سمت فرستند فشرده شده و در سمت گیرنده از فشردگی خارج شده و دریافت می شود. به عنوان مثال تلفن های دیجیتال یا ابزارهایی مانند شبکه های اجتماعی که قابلیت تماس صوتی دارند می توانند از این روش استفاده کنند). فرض کنید سیگنالهای صوتی مورد نظر mono بوده و نمونههای آن (Sample) ۱۹ بیتی هستند. مدار CODEC قابل سنتز برای انجام این کار را ارائه دهید (دقت کنید که CODEC به معنای Decoder + Coder است). یک فایل wav نوع mono و 16 بیتی با ضبط کردن صدای خودتان ایجاد کنید و در Test Bench همان داده ها را به CODEC خود بدهید تا شبیه سازی برروی آن انجام شود. صوت شما چند درصد فشرده سازی می شود؟

0) با استفاده از ASM مداری طراحی کنید که اعداد تصادفی 0 بیتی با توزیع نرمال (گوسی) ایجاد کند. شکل مدار را بطور کامل ترسیم کنید. ذکر کنید که توزیع نرمالی که توسط مدار شما ایجاد می شود چه میانگین و واریانسی دارد. راهنمایی: الف) برای تولید اعداد تصادفی با توزیع نرمال می توان ابتدا اعداد با توزیع یکنواخت ایجاد کرد که با مداری ساده به نام LFSR قابل انجام است. سپس با جمع کردن (متوسط گرفتن) از اعدادی که توزیع یکنواخت دارند می توان طبق قضیه ی حد مرکزی اعداد با توزیع نرمال ایجاد نمود. ب) یک متغیر با توزیع نرمال در واقع می تواند مقادیر از 0 تا 0 برا داشته باشد ولی در عمل احتمال آنکه مقدار آن از حدی که با مثلا 0 تا 0 مشخص می شود فراتر برود بسیار بعید است. به همین دلیل می توان آن را با تعداد بیتهای محدود (در اینجا 0 بیت) نمایش داد و نگرانی وجود ندارد. ب) با توجه به علامت دار بودن اعداد از روش مکمل 0 برای نمایش اعداد علامت دار استفاده کنید. در این سوال فقط کد 0 ASM و شکل کامل مدار مورد نظر است و جداول شبیه سازی از شما خواسته نشده است ولی این بدان معنا نیست که مدار شما می تواند با 0 داشته باشد.

۶) شکل زیر یک مدار شمارندهی تعداد تغییرات برای ورودی In است. مثلاً بافرض اینکه برای شکل موج زیر در زمان t0 شمارنده reset شده باشد در زمان t1 باید در خروجی مقدار ۷ بدهد.



الف – ورودی In نسبت به CLK در این مدار باید دارای چه شرطی باشد تا این مدار بتواند تعداد تغییرات را به درستی بشمرد؟ استدلالی که شرط بر اساس آن بدست می آید را بیان کنید.

ب- یک توصیف رفتاری قابل سنتز برای این مدار ترتیبی بنویسید. در این توصیف باید وارسی کنید که اگر هنگام شبیهسازی شرط بند الف رعایت نشود روی صفحهی شبیهساز خطا چاپ کند ولی طبعاً این قسمت هنگام سنتز بی اثر بوده و سنتز نگردد.

۷) یک برنامه ی Python بنویسید که هر کد Verilog که توصیف آن dataflow قابل سنتز است را به عنوان ورودی به آن بدهیم، در خروجی
به ما معادل رفتاری قابل سنتز آن را بدهد. راهنمایی: به ازای هر assign در توصیف dataflow یک بدنه ی always ایجاد کنید. صحت عملکرد کد خود را با استفاده از یک ابزار شبیه ساز و یک ابزار سنتز وارسی کنید.

موفق باشید اجلالی