

آزمایشگاه طراحی سیستمهای دیجیتال گزارش آزمایش سوم

دکتر سیاوش بیات سرمدی پارسا محمدیان — ۹۸۱۰۲۲۸۴ ۲۵ فروردین ۱۴۰۰

فهرست مطالب

١	مقدمه	٢
٢	چارچوب نظری و شرح آزمایش ۱.۲ بخش اول	۲ ۲
٣	گزارش متنی بخش Place & Route	~
۴	تست مدار	١

۱ مقدمه

عنوان گزارش

توصيف جريان داده

موضوع

استفاده از نرمافزارهای طراحی به کمک کامپیوتر ۱ برای طراحی و پیادهسازی مدار ترکیبی و ترتیبی به صورت جریان داده.

شرح ابزارها و برنامههای مورد استفاده

در این آزمایش از نرمافزار ISE Desgin Suite که محصول شرکت Xilinx است استفاده کردهام.

۲ چارچوب نظری و شرح آزمایش


١٠٢ بخش اول

در بخش اول آزمایش با استفاده از توصیف جریان داده یک مقایسه کننده یک بیتی ساختیم (OneBitComparator.v)

سُپس با گرفتُن ۴ نمونه از ماژول مورد نظر، یک مقایسه کننده ۴ بیتی ساختیم که ورودی آن به صورت یارالل است(FourBitComparator.y).

۲.۲ بخش دوم

برای انجام بخش دوم، چون مدار ترتیبی است، نیاز به یک حافظه داریم. در اینجا از Tlip-Flop استفاده کرده ام که شماتیک آن در شکل ۱ آمده است.



شكل ١: شماتيك فليپ فلاپ نوع D

این فلیپ فلاپ باید به صورت جریان داده پیاده سازی شود. همچنین مابقی جزئیات پیاده سازی نیز در فایل SerialComparator.v موجود است.

CAD'

Place & Route گزارش متنی بخش

گزارش متنی بخش Place & Route برای ماژول FourBitComparator در ادامه آمده است.

```
Release 14.7 par P.20131013 (nt64)
Copyright (c) 1995-2013 Xilinx, Inc. All rights reserved.
    DESKTOP-PRL8LS0:: Wed Apr 14 11:58:24 2021
    par -w -intstyle ise -ol high -t 1 FourBitComparator map.ncd
     FourBitComparator.ncd FourBitComparator.pcf
    Constraints file: FourBitComparator.pcf.
    Loading device for application Rf_Device from file '3sd3400a.nph' in environment C:\Xilinx\14.7\ISE_DS\ISE\.
"FourBitComparator" is an NCD, version 3.2, device xc3sd3400a, package fg676,
    Initializing temperature to 85.000 Celsius. (default - Range: 0.000 to 85.000
17 Celsius)
18 Initializing voltage to 1.140 Volts. (default - Range: 1.140 to 1.260 Volts)
    INFO: Par: 282 - No user timing constraints were detected or you have set the
   NFO:Par:282 - No user timing constraints were detected or you have set the option to ignore timing constraints ("par -x"). Place and Route will run in "Performance Evaluation Mode" to automatically improve the performance of all internal clocks in this design. Because there are not defined timing requirements, a timing score will not be reported in the PAR report in this mode. The PAR timing summary will list the performance achieved for each clock.

Note: For the fastest runtime, set the effort level to "std". For best performance, set the effort level to "high".
    Device speed data version: "PRODUCTION 1.34 2013-10-13".
   Design Summary Report:
    Number of External IOBs
                                                                                      11 out of 469
    Number of External Input IOBs
    Number of External Input IBUFs
                                                                               8
    Number of External Output IOBs
    Number of External Output IOBs
    Number of External Bidir IOBs
    Number of Slices
Number of SLICEMs
                                                                   \begin{array}{lll} \text{Overall effort level (-ol):} & \text{High} \\ \text{Placer effort level (-pl):} & \text{High} \\ \text{Placer cost table entry (-t):} & 1 \\ \text{Router effort level (-rl):} & \text{High} \\ \end{array} 
    Starting initial Timing Analysis. REAL time: 2 secs Finished initial Timing Analysis. REAL time: 2 secs
    Starting Placer
    Total REAL time at the beginning of Placer: 2 secs
Total CPU time at the beginning of Placer: 2 secs
    Phase 1.1 Initial Placement Analysis
Phase 1.1 Initial Placement Analysis (Checksum:6e) REAL time: 3 secs
    Phase 2.7 Design Feasibility Check
Phase 2.7 Design Feasibility Check (Checksum:6e) REAL time: 3 secs
    Phase 3.31 Local Placement Optimization
Phase 3.31 Local Placement Optimization (Checksum:6e) REAL time: 3 secs
    Phase 4.2 Initial Clock and IO Placement
    Phase 4.2 Initial Clock and IO Placement (Checksum:6e) REAL time: 3 secs
    Phase 5.30 Global Clock Region Assignment
Phase 5.30 Global Clock Region Assignment (Checksum:6e) REAL time: 3 secs
   Phase 6.36 Local Placement Optimization
Phase 6.36 Local Placement Optimization (Checksum:6e) REAL time: 3 secs
```

```
Phase 7.3 Local Placement Optimization
    Phase 7.3 Local Placement Optimization (Checksum:357b0a) REAL time: 3 secs
    Phase 8.5 Local Placement Optimization
Phase 8.5 Local Placement Optimization (Checksum:357b0a) REAL time: 3 secs
    Phase 9.8 Global Placement
    Phase 9.8 Global Placement (Checksum:19a336a) REAL time: 3 secs
    Phase 10.5 Local Placement Optimization
Phase 10.5 Local Placement Optimization (Checksum:19a336a) REAL time: 3 secs
    Phase 11.18 Placement Optimization
Phase 11.18 Placement Optimization (Checksum:2171395) REAL time: 4 secs
101
102
103
104
    Phase 12.5 Local Placement Optimization
Phase 12.5 Local Placement Optimization (Checksum:2171395) REAL time: 4 secs
    Total REAL time to Placer completion: 4 secs
Total CPU time to Placer completion: 3 secs
Writing design to file FourBitComparator.ncd
112 Starting Router
114
115 Phase 1 : 29 unrouted; REAL time: 20 secs
116
117 Phase 2 : 29 unrouted; REAL time: 20 secs
    Phase 3 : 6 unrouted;
                                         REAL time: 20 secs
    Phase 4:6 unrouted; (Par is working to improve performance) REAL time:
121
Phase 5 : 0 unrouted; (Par is working to improve performance) REAL time:
    Updating file: FourBitComparator.ncd with current fully routed design.
129 Phase 6 : 0 unrouted; (Par is working to improve performance) REAL time: 130 22 secs
Phase 7 : 0 unrouted; (Par is working to improve performance) REAL time:
    Phase 8 : 0 unrouted; (Par is working to improve performance)
                                                                                           REAL time:
     Phase 9 : 0 unrouted; (Par is working to improve performance)
                                                                                            REAL time:
139
    Total REAL time to Router completion: 22 secs
Total CPU time to Router completion: 22 secs
144 Partition Implementation Status
145
146147 No Partitions were found in this design.
151 Generating "PAR" statistics.
| 151 | 152 | 153 | Timing Score: 0 (Setup: 0, Hold: 0) | 154 |
     Generating Pad Report.
159 All signals are completely routed.
    \begin{array}{c} {\rm Total~REAL~time~to~PAR~completion:~23~secs} \\ {\rm Total~CPU~time~to~PAR~completion:~23~secs} \end{array}
161
162
    Peak Memory Usage: 4578 MB
166
167
    \begin{array}{lll} Placement \colon \ Completed \ - \ No \ errors \ found \, . \\ Routing \colon \ Completed \ - \ No \ errors \ found \, . \end{array}
     Number of error messages: 0
    Number of warning messages: 0
Number of info messages: 1
    Writing design to file FourBitComparator.ncd
```

176 177 PAR done!

از Text Report اطلاعات زیر بدست می آید. با توجه به اینکه کد را به صورت جریان داده زده ایم، تعداد رجیسترها و ${
m LUT}$ ها وجود ندارد.

Number of Slices 4 out of 23872 1%Number of SLICEMs 0 out of 11936 0%

۴ تست مدار

برای تست بخش اول، دو تست بنچ در فایلهای FourBitComparatorTest.v مینویسیم. FourBitComparatorTest.v و SerialComparatorTest.v مینویسیم. برای تست بخش دوم نیز تست بنچ در فایل SerialComparatorTest.v موجود است.