* شروع امتحان از ۲۴ اردیبهشت ۱۴۰۰ است و پاسخها باید پیش از ساعت ۱۲ شب ۳۱ اردیبهشت برای دستیار آموزشی ارسال گردد.

* از میان سؤالهای داده شده تعداد سه عدد را به دلخواه انتخاب نموده و پاسخ دهید و به بیش از سه سؤال پاسخ ندهید. برای پاسخ دادن به هر سؤال نیازمند کسب اطلاعات و مطالعه در حوزه ی مربوطه خواهید بود (مثلاً برای پاسخ به سؤال ۵ نیاز دارید که روش نمایش اعداد به شکل Fractional را مورد مطالعه قرار دهید) که این بخشی از حل مسئله محسوب می شود. مطالعه و یادگیری بخشی رایج و مهم در امتحانهای take-home است و چنین نیست که دانشجو انتظار داشته باشد که تمام مطالب مورد نیاز برای حل مسئله را از قبل بداند.

۱- میدانیم که توصیف ASM ترکیبی از متن و گراف را به کار می گیرد. یک قرارداد ارائه کنید که بتوانیم با استفاده از آن توصیف ASM را کاملاً به شکل Text نمایش دهیم و آن را در فایل txt. ذخیره کنیم. قرارداد خود را شرح دهید و syntax آن را مشخص کنید. سپس یک قطعه کد Python بنویسید که ورودی ASM را با قالب قراردادی شما و در فایل txt. دریافت کرده و آن را تبدیل به کد Verilog کند. این روش را برروی یک نمونه کد ASM که قبلاً داشتیم (مانند تقسیم کننده) به کار بگیرید و خروجی Verilog آن را شبیهسازی کنید. برای بررسی کد Verilog باید تمیکند بلکه باید جداگانه به زبان Verilog نوشته شود.

۲- توصیف Verilog برای یک واحد UART (شامل فرستند و گیرنده) را بنویسید. در Testbench مربوطه نشان دهید که چگونه با اتصال دو واحد ارسال و دریافت انتقال داده میان دو بخش انجام میشود. در کد خود مجاز به استفاده از توصیف dataflow نیستید و فقط مجاز به استفاده از آنچیزی هستید که تاکنون در درس ارائه شده است. دقت کنید که در Testbench سیگنال ساعت بین دو بخش فرستنده و گیرنده مشترک نباشد و همچنین مقداری اختلاف فاز بین آنها وجود داشته باشد تا نشان دهد که طراحی شما به این مورد حساس نیست.

T— پردازندههایی وجود دارند که به آنها OISC گفته می شود. این پردازندهها در مجموعه دستورات زبان ماشین خود فقط دارای یک عدد دستور هستند ولی این دستور دارای خاصیتی است که می توان هر برنامهای را با آن نوشت و از این نظر دستوری کامل است. یک نمونه از این دستورها که می تواند در چنین پردازنده ای به کار گرفته شود دستور subleq است (مخفف subtract and branch if less than or equal to zero). این دستور به این شکل کار می کند که subleq a,b,c ابتدا برروی حافظه ی کامپیوتر عمل [a] MEM[b]=MEM[b]-MEM[a] را انجام می دهد (تفریق در اینجا به معنای جمع با مکمل T است). سپس اگر (BMEM[b] کوچکتر یا برابر T باشد به آدرس T پرش انجام می شود. توصیف T بازیر و نشان دهید که بنویسید. سپس برنامه ی زبان ماشین مرتبسازی یک آرایه ی T عنصری را با این پردازنده بنویسید و در T و هم دادههای مورد پردازش درون حافظه قرار پردازنده در ست کار می کند. لازم به ذکر است که بر اساس آنچه در درس ساختار کامپیوتر دیده اید هم برنامه و هم دادههای مورد پردازش درون حافظه قرار دارند که باید این کار را در Testbench انجام دهید.

۴- توصیف Verilog یک سیستم دیجیتال را بنویسید که از الگوریتم CORDIC استفاده می کند و با استفاده از آن سینوس و کسینوس زاویهای که به عنوان ورودی به آن داده می شود را محاسبه نموده و با دقت ۴ رقم اعشار (دقت کنید که دقت در مبانی ۱۰ بیان شده است و نه در مبنای ۲) در خروجی ارائه می کند.

۵– توصیف ASM یک سیستم دیجیتال را بنویسید که از الگوریتم نصف کردن استفاده می کند تا ریشه ی دوم ورودی خود را به دست آورد. ورودی و خروجی با روش اعداد Fixed Point از نوع Fractional نمایش داده می شوند.

۷- کد Verilog مربوط به اتومات سلولی Conway's Game of Life را بنویسید. ابعاد اتومات باید به شکل پارامتر قابل تعیین باشد. اتومات سلولی باید بدون مرز باشد (یعنی سمت راست آن به سمت چپ و بالای آن به پایین متصل باشد. می توان از این نظر به جدول کارنو تشبیه کرد که بدون مرز باشد (یعنی سمت راست آن به سمت چپ و بالای آن به پایین متصل باشد.

هستند). اتومات دارای چهار پایه ی یک بیتی command ،clock و serial_in و serial_out ،command ،clock همانی است که در تمام سیستمهای دیجیتال داریم. برای پایه ی Command، اگر به آن ۱ بدهیم Game of life اجرا می شود ولی اگر به آن 0 بدهیم اتومات در وضعیت خواندن و نوشتن داده قرار می گیرد. در وضعیت خواندن و نوشتن داده، اتومات باید مانند یک Shift Register بسیار بزرگ عمل کند. به این شکل که مقادیر درون اتومات را از پایه serial_out بیرون می دهد و از پایه serial_in داده را وارد اتومات می کنیم. در Game of life باید یکی از الگوهای شناخته شده ی Game of life را به اتومات خود بدهید (از طریق serial_in)، سپس اتومات را در وضعیت اجرا قرار دهید و بعد از مدت زمانی مشخص محتوای اتومات را (از طریق serial_out) خارج کنید و دیده شود که با رفتار مورد انتظار از Game of life مطابقت دارد.

۷– یک حافظه ی TCAM (مخفف Ternary Content addressable memory) را توصیف کنید که ابعاد آن به شکل پارامتریک قابل مشخص کردن باشد. برای بررسی عملکرد آن طبعاً باید Testbench بنویسید.

۸- توصیف رفتاری جمع کننده ی باینری که پهنای آن به شکل پارامتر قابل مشخص کردن است را بنویسید. سپس با استفاده از این module توصیف ساختاری یک جمع کننده ی BCD که از الگوریتم Carry Save Addition استفاده می کند را بنویسید. در Testbench باید ۲۰ عدد مبانی ۱۰ با طول ۸ رقم را جمع بزنید. برای پیاده سازی جمع کننده ی Carry Save Addition دو روش وجود دارد که یکی مدار ترتیبی ایجاد می کند و دیگری مدار ترکیبی که از هر روش که استفاده کنید قابل قبول است.

۹– یک برنامه ی Python بنویسید که به آن ابعاد یک ضرب کننده ی آرایه ای Array multiplier را بدهیم و سپس آن برنامه ی پایتون به ما توصیف ساختاری ضرب کننده را به زبان Verilog بدهد. توصیف Verilog باید کاملاً ساختاری باشد و استفاده از توصیف رفتاری یا dataflow غیرمجاز است. با نوشتن Testbench نشان دهید که خروجیهای کد Python شما سالم بوده و کار می کنند.

موفق باشيد

اجلالي