



# طراحي كامييوتري سيستم هاي ديجيتال

(سال تحصیلی ۹۸-۹۷، نیمسال اول)

## تمرین سوم: مدلسازی رفتاری در VHDL

### ۱-۱- طراحی FIFO

در این قسمت باید یک FIFO که دارای ۱۶ خانه ۸ بیتی است را طراحی کنید. در این ساختار با هر کلاک و در صورت یک بودن پایه فعال سازی (EN)، یک داده ۸ بیتی از خانه صفر وارد FIFO شده و محتویات خانه پانزدهم دور ریخته می شود. این FIFO دارای یک سیگنال RST آسنکرون است که در صورت یک شدن، محتویات تمام خانههای FIFO برابر صفر خواهد شد.

entity این ساختار به شکل زیر تعریف شده است:

```
ENTITY FIFO IS

PORT ( Din :IN std_logic_vector(7 DOWNTO 0);
   RST, EN :IN std_logic
   CLK : IN std_logic
   DOut :OUT std_logic_vector(7 DOWNTO 0);
   );
END FIFO;
```

#### 1-۲- طراحی Stack


در این قسمت باید یک Stack که دارای ۸ خانه ۱۶ بیتی است را طراحی کنید. در این ساختار با هر کلاک و در صورت یک بودن SP به آن اشاره می کند، وارد می شود و پس EN، در صورتی که سیگنال PUSH یک باشد، یک دیتای ۱۶ بیتی (DIn) به خانهای که SP به آن اشاره می کند، وارد می شود و سپس مقدار از آن مقدار SP یک واحد کم می شود و سپس مقدار "مکانی از حافظه" که SP به آن اشاره می کند در خروجی قرار داده می شود. این Stack دارای یک سیگنال RST آسنکرون است که

در صورت یک شدن آن، محتویات تمام خانههای Stack برابر صفر خواهد شد. در صورتی که Stack کاملا پر یا خالی باشد(مقدار SP صورت خالی صفر یا ۷ شود) سیگنالهای مربوط به Full یا Empty فعال شده و از دستورات Push (در صورت پر بودن) و Pop (در صورت خالی بودن) صرف نظر می شود. Entity این ساختار به شکل زیر تعریف شده است:

```
ENTITY stack IS
PORT (
  Din
            :IN
                    std logic vector(15 DOWNTO 0);
  PUSH
            :IN
                    std logic;
  POP
            :IN
                    std_logic;
  EN, RST
            :IN
                    std_logic
  CLK
            :IN
                    std_logic
                    std_logic_vector(15 DOWNTO 0);
  DOut
            :OUT
  SP
                    std_logic_vector(2 DOWNTO 0); --StackPointer
            :OUT
  EMP
            :OUT
                    std_logic;--StackeEmpty
            :OUT
                  std_logic;--StackFull
  FUL
```

END stack;

توجه داشته باشید که در این تمرین، SP همیشه به اولین خانه خالی اشاره می کند و آدرس حافظه از پایین به بالا زیاد می شود.



#### - شبیهسازی

پس از طراحی و نوشتن کد، طرح را با استفاده از ابزار ModelSim و ورودیهای مناسب شبیه سازی نمایید. در این مرحله لازم است یک testbench مناسب تهیه گردد. در این testbench نیاز است ورودیها به شکلی تولید گردند که حالات پر و خالی بودن ساختارها بررسی شود.

#### ۱-۴- نکات فنی

- ۱- نام سیگنال ها دقیقاً به همان صورتی که در صورت تمرین تعریف شده است، استفاده شود.
- ۲- در طراحی Stack در صورت فعال شدن همزمان دو سیگنال push و pop، اولویت با سیگنال pop است.
- ۲- گزارش طرح باید شامل توضیح کامل کد ها و تصاویر مربوط به شکل موجهای خروجی حاصل از مرحله شبیه سازی باشد.