



طراحي كامپيوتري سيستم هاي ديجيتال

(سال تحصیلی ۹۸-۹۷، نیمسال اول)

پروژه پایانی: طراحی، شبیهسازی و سنتز FSMD

1-1- طراحی پردازنده پایه

پردازنده در نظر گرفته شده از لحاظ ساختاری مشابه پردازنده معرفی شده در کتاب مانو است که در تمرین قبل با آن آشنایی پیدا کردید. پردازنده مدنظر از یک واحد کنترل و یک بخش موسوم به جریان داده تشکیل شده است که این دو بخش با واحد حافظه و بانک رجیستری در ارتباط هستند.


۱-۱-۱ واحد جریان داده (Data Path):

این قسمت متشکل از یک ALU ۱۶ مختلف این قسمتهای واحد حافظه و یک گذرگاه داده میباشد که از طریق آن قسمتهای مختلف به یکدیگر متصل می گردند.

واحد حساب و منطق (ALU) در این پردازنده وظیفه اجرای دستوراتی از جدول (۱-۱) را بر عهده دارد که نیاز به عملیات محسباتی و یا منطقی دارند. بنابراین تعداد دستوراتی که نیاز به اجرا در ALU دارند براساس تشخیص طراح و با توجه به دستورات موجود در جدول (۱-۱)، مشخص می شود. این واحد به یک رجیستر E که برای نگهداری مقدار نقلی خروجی در نظر گرفته شده است نیز متصل می باشد. رجیسترها در این پردازنده علاوه بر پایههای nrst و LD دارای یک پایه INR نیز می باشند که با فعال شدن آن مقدار رجیستر مربوطه یک واحد زیاد خواهد شد. برای پردازنده مورد نظر یک بانک رجیستری، متشکل از E رجیستر نیز در نظر گرفته شده است که مطابق شکل E به دیگر واحدها متصل می گردد. بانک رجیستری دارای یک پایه E می باشد که صفر بودن آن به معنی خواندن از یک رجیستر است و در صورتی که نیاز به نوشتن درون یک رجیستر از بانک باشد، باید این پایه یک شود.

Mano, M. M. Computer System Architecture, 1982.


حافظه استفاده شده در این ساختار دارای ۴۰۹۶ خانه حافظه می باشد که از خانه ۰ تا ۲۰۴۷ مربوط به ذخیره سازی دستورات و از خانه ۲۰۴۸ تا ۴۰۹۵ مربوط به ذخیره داده هاست. خواندن و نوشتن در این حافظه با پایه های RE و WR کنترل می گردد. شکل زیر نحوه اتصال واحدها در بخش جریان داده را مشخص می نماید.



شکل (۱-۱) بخشهای مختلف واحد جریان داده

۱-۱-۲ دستورات پردازنده

ساختار دستورات در این پردازنده مطابق شکل (۱-۲) میباشد. همانطور که مشاهده می شود، در این پردازنده سه نوع دستور وجود دارد که نوع اول مشابه ساختار دستورات تمرین قبل و در برگیرنده بخش نخست جدول دستورات (memory instruction) میباشد، نوع دوم دستورات کار با رجیسترها میباشد، که علاوه بر opcode دارای ۳ بخش rd, rs, rt نیز هست، که مشخص کننده رجیسترهایی از بانک رجیستر است که باید روی آنها عملیاتی انجام گیرد (قابل ذکر است که تمامی دستورات نوع ۲ نیاز به استفاده از این بخشها ندارند). نوع سوم دستورات که شامل دو دستور میباشد مربوط به دستورات کار با مقادیر immediate است که علاوه بر opcode دارای دو بخش rd و rd است که شدار ۱۵ بیتی است که در عملیات مربوطه مورد استفاده قرار می گیرد. براساس شکل (۱-۲) مقدار "۱" در ساختار دستورات جدا کننده دستور نوع ۱ از دستورات نوع ۲ و ۳ است که صفر بودن آن نشان دهنده دستورات نوع ۲ است. به منظور تشخیص دستورات نوع ۲ از ۳ نیز از مقدار "۳" استفاده می شود که صفر بودن آن نشان دهنده دستورات نوع ۲ است.



_1	1	4	3	3	3	1
П	R	opcode	rd	rs	rt	Х

1	1	3	3	8
П	R	opcode	rd	immediate


شکل (۱-۲) ساختار دستورات


جدول (۱-۱) مجموعه دستورالعملها

was a way look was the was to be a second at the second at						
memory Instruction	ı	Instr code		Description		
ADD	0	000		ADD memory word to AC		
NAND	0	001		NAND memory word to AC		
NOT	0	010		NOT memory word to AC		
LDA	0	000		Load AC from memory		
STA	0		001	Store content of AC into memory		
BUN	0	010		Branch unconditionally		
BSA	0	011		Branch and save return address		
ISZ	0	111		Increment		
Register instruction	ı	R	Instr code	Description		
ADDR	1	0	0000	Add registers		
SHR	1	0	0001	Right arithmetic shift AC		
SHL	1	0	0010	Left arithmetic shift AC		
CIR	1	0	0011	Circulate right AC and E		
CIL	1	0	0100	Circulate left AC and E		
INC	1	0	0101	Increment AC		
CLA	1	0	0110	Clear AC		
СМА	1	0	0111	Complement AC		
CLE	1	0	1000	Clear E		
CME	1	0	1001	Complement E		
SZA	1	0	1010	Skip next instr. If AC is zero		
SZE	1	0	1011	Skip next instr. If E is zero		
INP	1	0	1100	Input Char to AC		
OUT	1	0	1101	Output Char from AC		
Immediate instruction	I	R	Instr code	Description		
LDI	1	1	000	Load immediate to a register		
ADDI	1	1	001	Add immediate		

١-١-٣ واحد كنترل

واحد کنترل در یک پردازنده متشکل از یک ماشین حالت میباشد که در هر حالت از آن سیگنالهای کنترلی خاصی به منظور استفاده در قسمت جریان داده، تولید می گردد. ماشین حالت پردازنده مورد نظر شامل سه حالت اصلی Pecode ،Fetch و Decode است. میباشد که در یک حلقه در زمانهای T2 ،T2 و T3 آغاز می شوند. حلقه اجرای این پردازنده در شکل (۱-۳) قابل مشاهده است. همانطور که مشخص است علاوه بر سه مرحله فوق یک مرحله اولیه در زمان T0 نیز وجود دارد. همچنین باید به این نکته توجه داشت که تعداد سیکل مورد نیاز برای انجام مرحله Execute (شروع در زمان T3) وابسته به دستور در حال اجراست که از یک تا سه سیکل مطابق شکل (۱-۴) قابل تغییر است.






شکل (۱-۴) مرحله اجرای دستورات نوع اول

عملکرد پردازنده برای اجرای دستورات به این صورت است که واحد کنترل بایستی دو دسته سیگنال کنترلی برای واحد جریان داده تولید نماید. دسته اول سیگنالهای زمانی T0 تا T0 می باشد که مشخص کننده حالت پردازنده میباشند. دسته دوم سیگنالهای کنترلی استخراج شده از مرحله decode میباشد که مهمترین آنها سیگنالهای مشخص کننده دستورات پردازنده میباشند. در هر سیکل کامل اجرا، یکی از این سیگنالها که مطابق با دستور بارگذاری شده درون پردازنده است فعال میگردد. پس از تولید این سیگنالها واحد جریان داده براساس مقادیر آنها تصمیم به فعالسازی سیگنالهای کنترلی حافظه و رجیسترها و همچنین مقدار دهی ورودیهای ALU و کنترل کننده گذرگاه داده میگیرد.

١-١-۴- وقفه

روال اجرای فوق، روال عادی اجرای یک دستور در پردازنده است. اگر در ابتدای سیکل اجرا پردازنده تشخیص وقفه دهد باید روال اجرای دستورات را تغییر داده و روتین مربوط به وقفه را اجرا نماید. نحوه تشخیص وقفه توسط پردازنده در شکل (۱-۵) نشان داده شده است. همانطور که مشاهده می کنیم، به منظور کنترل عملیات وقفه نیاز به بررسی مقادیر موجود در سه فلیپ فلاپ R، FG و FGO میباشد. هنگامیکه یک وسیله خارجی قصد ارسال دادهای به پردازنده را داشت، باید مقدار FGI را برابر "1" کرده و داده مورد نظر خود را در رجیستر INPR قرار دهد و برعکس اگر پردازنده قصد ارسال دادهای به خارج را داشته باشد، باید مقدار FGO را بررسی کند، اگر مقدار FGO برابر "1" بود، داده مورد نظر را در رجیستر OUTR قرار میدهد. براساس این توضیحات یک شدن مقادیر FGO و FGI و ROJ برابر "1" بود، داده مورد نظر را در رجیستر FGO قرار میدهد. مطابق شکل (۱-۵) پس از مرحله Decode، اگر هر کدام از مقادیر FGO و FGI برابر یک باشد مقدار R برابر یک می شود و در سیکل بعدی اجرا روال سرویسدهی به وقفه اجرا میشود.



شكل (١-۵) روال انجام وقفه

روال سرویسدهی به وقفه در این پردازنده به این شکل است که، ابتدا مقدار موجود در return address) PC موجود در ropy (return address) در بانک رجیستری ذخیره می گردد و سپس مقدار PC برابر صفر قرار داده می شود. مکان صفر حافظه در این پردازنده همواره حاوی یک دستور پرش (BUN) به محل ذخیره روتین پاسخدهی به وقفه است که در نتیجه موجب می شود در سیکل بعدی اجرا، این روتین از ابتدا شروع به اجرا شود. آخرین دستور از روتین پاسخدهی به وقفه همواره باید آدرس ذخیره شده در رجیستر ro را به درون PC منتقل کند تا از سیکل بعدی روال عادی دستورات پیگیری شود.

۱-۱-**۵-** نحوه اجرای دستورات

نحوه اجرای دستورات حافظهای در شکل (۱-۴) نشان داده شد. در جدول (۱-۲) نحوه اجرای سایر دستورات قابل مشاهده است. همانطور که مشخص است دستورات بدون عملوند همگی عملیات خود را بر روی رجیستر AC انجام میدهند.

جدول (۱-۲) نحوه اجرای دستورات نوع دوم و سوم

Instruction	Symbolic Description		
ADDR	rd ← rs + rt		
SHR	AC ← shr AC		
SHL	AC ← shl AC		
CIR	$AC \leftarrow shr AC, AC(15) \leftarrow E, E \leftarrow AC(0)$		
CIL	$AC \leftarrow shl AC, AC(0) \leftarrow E, E \leftarrow AC(15)$		
INC	AC ← AC + 1		
CLA	AC ← 0		
CMA	AC ← AC′		
CLE	E ← 0		
CME	E ← E'		
SZA	If (AC = 0) then (PC \leftarrow PC + 1)		
SZE	If (E = 0) then (PC \leftarrow PC + 1)		
INP	$AC(7-0) \leftarrow INPR, FGI \leftarrow 0$		
OUT	OUTR \leftarrow AC(7-0), FGO \leftarrow 0		
LDI	rd ← imm		
ADDI	rd ← rd + imm		

۱-۲- شبیهسازی

به منظور شبیه سازی طرح، نیاز است که دستورات مربوط به الگوریتم ضرب دو عدد ۸ بیتی با استفاده از جمع و شیفت، درون حافظه قرار گیرد. بنابراین درستی طرح با مشخص کردن دو عدد ۸ بیتی به عنوان عملوندهای ضرب و سنجش مقدار نهایی ضرب که باید درون رجیستر ۲۶ قرار گیرد انجام خواهد شد.

۱-۳- سنتز

نیاز است طرح خود را با استفاده از یکی از ابزارهای سنتز شرکت Xillinx سنتز نموده و گزارشهای سنتز طرح را اعلام نمایید.

۱-۴- بخشهای امتیازی

در این قسمت سه بخش به عنوان بخشهای امتیازی در نظر گرفته شده است که انجام هر بخش به میزان ۱۰٪ از نمره نهایی پروژه، نمره اضافی خواهد داشت.

- ۱- شبیه سازی وقفه: در حالت عادی قسمت مربوط به وقفه باید پیاده سازی شود اما نیازی به شبیه سازی برای این قسمت نیست. به منظور دریافت نمره امتیازی این قسمت باید روالی را برای شبیه سازی و اثبات درستی روال سرویس دهی به وقفه در نظر بگیرید.
- خواندن از فایل: نوشتن کد باینری دستورات در یک فایل و انتقال دستورات از فایل به قسمت مربوط به دستورات درون
 حافظه به جای مقدار دهی مستقیم حافظه.
- **۳– شبیه سازی با استفاده از حلقه:** به منظور نوشتن برنامه ضرب دو عدد با استفاده از الگوریتم جمع و شیفت نیاز است تا دستورات مربوط به هر مرحله از الگوریتم، یک به یک درون حافظه قرار گیرند. در صورتیکه روال اجرای این الگوریتم با کمک یک حلقه که با استفاده از دستورات همین پردازنده نوشته شده است، انجام شود، نمره امتیازی محاسبه خواهد شد.

۱−۵− نکات فنی:

- ساختار پیادهسازی شده باید شامل واحدهای مجزای رجیستر، حافظه، گذرگاه داده باشد باشد که همگی در یک واحد بزرگتر (top module) نمونه گیری شده باشند. top module برنامه باید شامل قسمتهای نمونه گیری شده به همراه همراه processهای مجزا مربوط به قسمتهای واحد کنترل و واحد جریان داده باشد. با توجه به ساختار ماشین حالت واحد کنترل، مشخص است که process مربوط به این قسمت خود به دو یا سه process مجزا تقسیم می گردد. همانطور که از قبل می دانید در این ساختار تنها process ترتیبی واحد کنترل دارای ورودی کلاک در لیست حساسیت خود می باشد.
 - مقادیر دادهها در پردازنده باید از نوع مکمل دو علامت دار در نظر گرفته شوند.
 - نام سیگنال ها دقیقاً به همان صورتی که صورت تمرین تعریف شده است، استفاده شود.
- در صورت وجود حالتی که در صورت پروژه به آن اشاره نشده است، یک فرض مناسب برای آن حالت در نظر بگیرید. توضیحات مربوط به فرضیات موجود در طرح را در گزارش خود ذکر نمایید.
 - گزارش طرح باید شامل توضیح کامل کد ها و تصاویر مربوط به شکل موجهای خروجی حاصل از مرحله شبیه سازی باشد.

موفق باشيد