




# طراحي كامپيوتري سيستم هاي ديجيتال

(سال تحصیلی ۹۸-۹۷، نیمسال اول)

# تمرین نهم: طراحی Finite State Machine with Datapath) FSMD

# 1-1- طراحی پردازنده پایه

همانطور که می دانید یک پردازنده از یک واحد کنترل و یک بخش موسوم به جریان داده تشکیل شده است که این دو بخش با یک واحد حافظه در ارتیاط هستند. واحد کنترل وظیفه ارسال سیگنالهای کنترلی به قسمتهای دیگر را دارد و قسمت جریان داده براساس سیگنالهای کنترلی عملیات خاصی را بر روی دادهها انجام میدهد.



#### ۱-۱-۱ واحد جريان داده (Data Path):


این قسمت متشکل از یک ۱۶ ALU بیتی، تعدادی رجیستر و یک گذرگاه داده میباشد که از طریق گذرگاه داده به واحد حافظه متصل می گردند. همانطور که در شکل زیر مشاهده می کنید طول کلمه در این ساختار برابر ۱۶ بیت است و تمامی قسمتها به یک گذرگاه مشترک متصل شدهاند.

گذرگاه نشان داده شده توسط یک واحد مجزا به نام arbiter کنترل می شود که این واحد مشخص می کند که در هر زمان کدام قسمت به گذرگاه مشترک دسترسی دارد. عملکرد این واحد به این شکل است که در هر زمان تمامی واحدها به داده خروجی گذرگاه دسترسی دارند و با فعال شدن پایه LD یک رجیستر، داده روی گذرگاه به رجیستر مورد نظر منتقل می شود. اما برای نوشتن روی گذرگاه در هر زمان فقط یک واحد اجازه نوشتن را دارد که این واحد با ورودی select مشخص می شود.

واحد ALU در نظر گرفته شده مشابه واحدی است که در تمرین دوم پیادهسازی شده است و شامل دستورالعملهای AAU میباشد. تفاوت این واحد با تمرین اول جایگزینی دستور SUB با ADD, CIL, SHR, NOT, XNOR, NOR میباشد. تفاوت این واحد با تمرین اول جایگزینی دستور ADD, CIL, SHR, NOT, XNOR, NOR میباشد که در آن مقدار یک خانه از حافظه به رجیستر AC منتقل می گردد. همچنین از بین سیگنالهای کنترلی ALU تنها سیگنال مورد نیاز است که در رجیستر E نگهداری خواهد شد.


ساختار فوق شامل ۸ رجیستر ۱۶ بیتی میباشد که علاوه بر کلاک دارای پایههای LD (فعالسازی نوشتن داده) و not) nrst ریست) نیز میباشند (رجیستر INPR مربوط به ورودی و رجیستر OUTR مربوط به خروجی در این تمرین مورد استفاده نیستند ).

حافظه استفاده شده در این ساختار دارای ۴۰۹۶ خانه حافظه میباشد که از خانه ۰ تا ۲۰۴۷ مربوط به ذخیرهسازی دستورات و از خانه ۲۰۴۸ تا ۴۰۹۵ مربوط به ذخیره دادههاست. خواندن و نوشتن در این حافظه با پایههای RE و WE کنترل می گردد. برای این قسمت هم می توانید از حافظه طراحی شده در تمرین پنجم با تغییر اندازه استفاده نمایید.



#### **1-1-** واحد كنترل

واحد کنترل در یک پردازنده متشکل از یک ماشین حالت میباشد که در هر حالت از آن سیگنالهای کنترلی خاصی به منظور استفاده در قسمتهای مختلف بخش جریان داده، تولید می گردد. ماشین حالت پردازنده مورد نظر شامل سه حالت اصلی Fetch استفاده در قسمتهای مختلف بخش جریان داده، تولید می گردد. ماشین حالت پردازنده در شکل زیر قابل Decode و Execute میباشد که در یک حلقه در زمانهای T1، T2 و T4 اجرا می شوند. حلقه اجرای این پردازنده در شکل زیر قابل مشاهده است. همانطور که مشخص است علاوه بر سه مرحله فوق یک مرحله اولیه در زمان T0 و یک مرحله خواندن عملوند نیز در زمان T3 وجود دارد.



# ۱-۱-۳- ساختار دستورات

ساختار یک دستور در این پردازنده به شکل زیر میباشد.

<u>15</u>	14 12	<u>11 0</u>
	Opcode	Address

دستورات این پردازنده شامل یک عملوند و یا بدون عملوند میباشند. همانطور که مشاهده میشود ۳ بیت ۱۲، ۱۳ و ۱۴ مشخص کننده نوع دستور و ۱۲ بیت کم ارزش مشخص کننده آدرس عملوند دستورات (به علت تخصیص ۲۰۴۸ خانه حافظه به دادهها بیت مرتبه ۱۱ بدون استفاده است) میباشد.


# $^{4-1-1}$ نحوه اجرای دستورات

نمونهای از نحوه اجرای چند دستور از این پردازنده در شکل زیر قابل مشاهده است.

Symbol	Symbolic Description
ADD	$AC \leftarrow AC + M[AR], E \leftarrow C_{out}$
LDA	$AC \leftarrow M[AR]$
shr	$AC \leftarrow shr AC, E \leftarrow AC(0)$

همانطور که مشخص است دستورات این پردازنده همگی با رجیستر AC کار میکنند. این به معنی آن است که دستورات یک عملوندی دارای عملوند ثانویه AC میباشند و دستورات بدون علوند نیز عملیات خود را بر روی این عملوند انجام میدهند. سایر دستورات پردازنده نیز مشابه دستورات فوق میباشد. در شکل فوق عبارت [AR] به معنی مقدار خانهای از حافظه است که آدرس آن در رجیستر AR قرار دارد.

عملکرد پردازنده برای اجرای دستورات به این صورت است که واحد کنترل بایستی دو دسته سیگنال کنترلی برای واحد جریان داده تولید نماید. دسته اول سیگنالهای زمانی T0 تا T4 می باشد که مشخص کننده حالت پردازنده میباشند. دسته دوم سیگنالهای کنترلی استخراج شده از مرحله decode میباشد که مهمترین آنها ۸ سیگنال D0 تا D7 میباشد که متناظر با ۸ دستور موجود در این پردازنده است و در هر سیکل یکی از آنها که مطابق با دستور بارگذاری شده درون پردازنده است فعال می گردد.



پس از تولید این سیگنالها واحد جریان داده براساس مقادیر آنها تصمیم به فعالسازی سیگنالهای کنترلی حافظه و رجیسترها و همچنین مقدار دهی ورودیهای ALU و کنترل کننده گذرگاه داده می گیرد.

# **1-۲** نكات فني:

ساختار پیاده سازی شده باید شامل واحدهای مجزای رجیستر، حافظه، گذرگاه داده باشد باشد که همگی در یک واحد بزرگتر (top-module) نمونه گیری شده باشند. top-module برنامه می تواند شامل قسمتهای نمونه گیری شده به همراه processهای مجزا مربوط به قسمتهای واحد کنترل و واحد جریان داده باشد. با توجه به ساختار ماشین حالت واحد کنترل، مشخص است که process مربوط به این قسمت خود به دو یا سه process مجزا تقسیم می گردد. همانطور که از قبل می دانید در این ساختار تنها process ترتیبی واحد کنترل دارای ورودی کلاک در لیست حساسیت خود می باشد.

- نام سیگنال ها دقیقاً به همان صورتی که صورت تمرین تعریف شده است، استفاده شود.
- گزارش طرح باید شامل توضیح کامل کد ها و تصاویر مربوط به شکل موجهای خروجی حاصل از مرحله شبیه سازی باشد.

### **۱–۳** شبیهسازی

به منظور شبیه سازی طرح فوق برنامه زیر را بایستی بر روی پردازنده اجرا نمایید.

LDA A SHR NAND B SHR

NOR C

برای اجرای برنامه فوق فرض کنید که مقادیر A و C به ترتیب برابر C و C میباشد. به این ترتیب ابتدا بایستی مقادیر معادل باینری دستورات فوق را براساس ساختار دستورات پردازنده به ترتیب در آدرسهای T تا T قسمت دستورات حافظه قرار دهید. سپس سه مقدار دلخواه برای ذخیره در آدرسهای T B و C در نظر بگیرید و آنها را در قسمت داده حافظه ذخیره نمایید. از این پس برنامه آماده اجرا خواهد بود و بایستی با شمارش T دستورات به ترتیب وارد پردازنده شده و اجرا شوند. در نهایت حاصل عملیات فوق نیز در رجیستر T موجود خواهد بود.