



طراحي كامپيوتري سيستم هاي ديجيتال


(سال تحصیلی ۹۸-۹۷، نیمسال اول)

تمرین دوم: مدلسازی جریان داده در VHDL

1-1- طراحی ALU) (Arithmetic Logic Unit)

در این تــمرین ابتدا بــاید یک واحــد حــساب و مــنطق (A, B) ۱۶ بیتی به صورت ترکیبی طـراحی کنید که طـبق جـدول زیر دســتورات را اجـــرا میکند. این واحد مطابق شکل دارای دو ورودی ۱۶ بیتی (A, B) و یک ورودی ۳ بیتی (OP) است. ورودی ۱۶ مشـخص کننده نوع عملیات و ورودیهای A و B مشـخص کننده عملوندها هســتند. خروجیهای این بلوک نیز شـامل یک خروجی ۱۶ بیتی (Z) برای نشــان دادن نتیجه عملیات، ســه خروجی تک بیتی OV (ســریز)، Cout (رقم نقلی خروجی)، Par (بیت توازن) و سـه خروجی مربوط به مقایسه دو عملوند شامل GT (بزرگتر)، LT (کوچکتر) و QQ (برابر) است.

Operation	
0	Z = A nand B
1	Z = A nor B
2	Z = A xnor B
3	Z = not(A)
4	$Z = A \gg 1$ (Arith)
5	Z = A << 1 (rotate)
6	Z = A + B
7	Z = A - B



۱–۲ شبیه سازی

پس از طراحی و نوشتن کد، طرح را با استفاده از ابزار ModelSim و ورودیهای مناسب شبیه سازی نمایید. در این مرحله لازم است یک testbench مناسب تهیه گردد. در این testbench نیاز است ورودیها به شکلی تولید گردند که حالات مختلف مرتبط با هر کدام از خروجیهای مدار تولید گردند. به عبارت دیگر در شبیه سازی، حالاتی برای اتفاق افتادن ۵۷ و cout، حالاتی برای تولید مختلف و حالاتی نیز برای تولید خروجیهای مختلف EQ و LT، GT و EQ در نظر گرفته شود.

۱-۳- نکات فنی

- ۱- نام سیگنال ها دقیقاً به همان صورتی که در صورت تمرین تعریف شده است، استفاده شود.
- ۲- منظور از par، بیت توازن است، که اگر تعداد یکهای خروجی زوج باشد، برابر '1' و اگر تعداد یکهای خروجی فرد باشد،
 برابر '0' خواهد شد.
- ۳- خروجیهای EQ و EQ برای مقایسه مقادیر ورودیها در نظر گرفته شده است. اگر ورودی EQ بزرگتر باشد، خروجی EQ برابر EQ برابر
 - ۴- اعداد را به صورت مکمل ۲ در نظر بگیرید.
 - ۵- کد طرح باید بر اساس ساختار و دستورات dataflow باشد.
- ۶- گزارش طرح باید شامل توضیح کامل کد ها و تصاویر مربوط به شکل موجهای خروجی حاصل از مرحله شبیه سازی باشد.