## طراحي واحد تقسيم كننده فركانس

## یارسا حجابی

## چکیده

در این نوشـتار، چگونگی کارکرد واحد تقسـیم کننده فرکانس و نوشـتن آن به وسـیله مدلسـازی رفتاری VHDL توضیح داده خواهد شد.

## كلمات كليدي

Behavioral Frequency Divider

۳- نتیجه ۱- مقدمه

> به طور کلی در بسه یاری از مواقع نیاز می شود که کلاک ورودی مدار را تغییر دهیم و کلاکی با فرکانس بیشتر یا کمتر تولید کنیم. در بسیاری از FPGAها این خاصیت به صورت آماده موجود مي باشد.

> > ۲- مطالب اصلی

در كد داده شده الگوريتم براي انجام اين كار به شرح زير است:

در هر لبه بالارونده کلاک مرجع از کلاک ورودی نمونه برداری می کنیم. این کار را به وسیله دو سیگنال clk\_was و clk\_is انجام می دهیم. اگر در نمونه گذشته کلاک ورودی صفر بوده و در کلاک فعلی یک شده ما یک شمارنده را صفر می کنیم و هر بار در لبه بالارونده كلاك مرجع تا اتفاق افتادن دوباره اين رویداد هر بار شهارنده را با یک جمع می کنیم. در نهایت این شـمارنده تعداد کلاکهای مرجع به ازای یک کلاک ورودی را مشخص می کند.

حال با بدست آوردن این عدد کافیست ضریب را در مقدار نهایی این شـمارنده ضـرب کنیم تا تعداد کلاکهای مرجع را به ازای یک کلاک خروجی بدست آوریم که در نصف این مقدار کلاک خروجی باید مقدار ۱ و در نصف آن مقدار ۰ را بگیرد. در حالتی که عدد بدست آمده فرد باشد برای مثال ۹ باشد ۴ کلاک مرجع باید ۱ باشد و ۵ کلاک مرجع باید ۰ باشد.

مراجع

[1]