



طراحي كامييوتري سيستم هاي ديجيتال


(سال تحصیلی ۹۸-۹۷، نیمسال اول)

تمرین هشتم: سنتز مدارهای ASIC و شبیهسازی بعد از سنتز

۱-۱- پیادهسازی شبکه عصبی خود سازمان ده

شبکههای عصبی (Neural Networks)، سیستمهای پردازشی هستند که با الهام از ساختار مغز موجودات زنده، یک چارچوب کلی برای پیادهسازی الگوریتمهای مبتنی بر یادگیری، دستهای از الگوریتمها هستند که مراحل انجام آنها به دو بخش آموزش (train) و سنجش (test) تقسیم می شود. در بخش آموزش با اعمال یک سری از ورودیها، پارامترهای یادگیری سیستم آموزش داده می شود و در بخش سنجش با اعمال یک دسته دیگر از ورودیها، الگوریتم، مورد سنجش قرار می گیرد. در این تمرین شما باید نسبت به مدل سازی یک شبکه عصبی خود سازمان ده (Som(Self Organization Map) که از تعدادی MAC که از شریان شما باید نسبت به عنوان نرونهای شبکه تشکیل شده است، اقدام نمایید.

ساختمان شبکه مورد نظر در شکل زیر نشان داده شده است. هر نرون از شبکه عصبی از لحاظ سختافزاری مانند یک MAC عمل مینماید، بهطوریکه حاصلضرب مقادیر ورودی در وزن متناظر را محاسبه می کند و مجموع همه آنها را به عنوان خروجی تولید مینماید. به عبارت دیگر خروجی هر نورون مجموع وزندار ورودیها است (وزنهای شبکه در طول فرایند آموزش تعیین می شوند که در این تمرین مورد نظر نیست).



شبکه عصبی مورد نظر دارای ۴ نرون و ۱۰ ورودی است، که هر نرون با یک MAC که نتیجه جمع حاصلضرب وزنها در ورودیهای متناظر را محاسبه میکند، پیاده سازی میشود. مدار مورد نظر برای پیاده سازی شبکه عصبی ۳ بخش کلی دارد:

- ۱- ۴ عدد MAC برای تحقق ۴ نرون خروجی شبکه
- ۲- تعدادی رجیستر ۸ بیتی به منظور ذخیره وزن ها

٣- واحد مقايسه

مدار فوق باید در هر کلاک یکی از ورودیها را بخواند و هر یک از چهار MAC آن ورودی را در وزن مناسب ضرب کرده و با مقادیر قبلی خود جمع نمایند. پس از اتمام خواندن ۱۰ ورودی شبکه، واحد مقایسه نسبت به مقایسه خروجی نرونها و اعلام شماره نرون با بیشترین خروجی به عنوان برنده اقدام می نماید.

وزنها و ورودیهای شبکه فوق به صورت اعداد HEX در جدول زیر قابل مشاهده میباشند.

weights	1	2	3	4	5	6	7	8	9	10
Neuron1	F3	E2	FF	91	47	FF	91	47	72	61
Neuron2	12	61	32	11	A1	F3	E2	FF	91	47
Neuron3	91	47	72	61	32	11	A1	F3	78	54
Neuron4	F3	82	78	33	A1	F3	E2	FF	91	47
inputs	1	2	3	4	5	6	7	8	9	10
	12	22	63	78	91	A2	E1	D8	F5	23

مدار نهایی ۳ ورودی RST(برای صفر کردن مقدار خروجی MACها)، CLK و EN(برای شروع محاسبات) و همچنین دو خروجی ۴بیتی و ۱۶بیتی و ۱۶۰۰

۱–۲ شبیهسازی

پس از طراحی و نوشتن کد، طرح را با استفاده از ابزار ModelSim و ورودیهای داده شده شبیه سازی نمایید. در این مرحله لازم است یک testbench مناسب تهیه گردد.

۱-۳- سنتز مدارهای ASIC و شبیهسازی بعد از سنتز

طرح پیادهسازی شده در قسمت قبل را با استفاده از ابزار Design Vision سنتز نمایید.

به منظور استفاده از این ابزار در ترمینال سیستم عامل CentOS، دستور زیر را وارد کنید.

design_vision &

با این دستور محیط گرافیکی ابزار باز خواهد شد. حال می توان با استفاده از محیط گرافیکی و یا با وارد کردن دستورات زیر در قسمت console ابزار عملیات سنتز را انجام داد.

ابتدا با استفاده از دستورات زیر کتابخانههای مورد استفاده را مشخص نمایید.

- > set link_library /home/cad/TECH/SC_TSMC180/sc/synopsys/typical.db
- > set target_library /home/cad/TECH/SC_TSMC180/sc/synopsys/typical.db

سپس روال زیر را برای سنتز طرح ادامه دهید. دستور زیر کد طرح را از لحاظ syntax بررسی مینماید.

analyze -library WORK -format vhdl {/home/icic/your location/code.vhd}

دستور زیر کد را از لحاظ رعایت نکات سنتز و همچنین اتصالات بین واحدها بررسی مینماید.

elaborate MEM -architecture your_top_module -library DEFAULT

دستور زیر پایه کلاک سیستم و فرکانس آن را مشخص مینماید.

create_clock -name "clk" -period 10 -waveform { 0 5 } { clock }

در دستور فوق عبارت clk نام پایه کلاک در کد، عدد 10 پریود کلاک بر حسب نانو ثانیه و عبارت {0 5} نحوه شکل موج کلاک را مشخص می نماید.

دستور زیر عملیات سنتز طرح را انجام میدهد.

compile -exact_map

پس از سنتز طرح می توانید گزارشهایی از قبیل گزارش زمانبندی و مساحت طرح را با استفاده از دستورات زیر مشاهده نمایید.

- report_timing
- report_area

حال که سنتز طرح به پایان رسید، خروجی این عملیات که یک فایل netlist با قالب دلخواه (verilog / vhdl) میباشد را با استفاده از دستور زیر تولید نمایید. این فایل در واقع ترجمه طرح اولیه به طرحی است که واحدهای تشکیل دهنده آن سلولهای استاندارد موجود در کتابخانه مورد استفاده میباشند.

write -format vhdl -hierarchy -output netlist.vhd


+-1 شبیهسازی بعد از سنتز

در این مرحله از تمرین باید netlist خروجی حاصل از مرحله سنتز را با ابزار ModelSim شبیه سازی نمایید. به این منظور علاوه بر فایل نمایندی با پسوند sdf با استفاده از دستور زیر تولید می گردد.

write_sdf -version 2.1 lib_timing.sdf

حال تمامی فایلهای مورد نیاز برای شبیه سازی را از محیط سیستم عامل ابزار به محیط شبیه ساز منتقل نمایید. این فایلها شامل netlist، فایل با پسوند sdf، میباشد. اکنون این فایلها را به همراه کد testbench قبل از سنتز خود با استفاده از ابزار ModelSim شبیه سازی نمایید.

به منظور شبیه سازی با استفاده از فایل زمانبندی، باید در ابزار ModelSim از tab مربوط به simulation گزینه simulation گزینه start را مطابق شکل زیر انتخاب کنید. سپس فایل زمانبندی تولید شده در مرحله قبل را پیوست کرده و محل اعمال آن بر روی کد را نیز مشخص نمایید.



همانطور که در شکل فوق مشخص است برای مشخص کردن محل اعمال فایل زمانبندی در قسمت apply to region ابتدا نام واحد testbench و سپس نام مربوط به نمونه گیری (port map) از testbench در کد testbench را وارد نمایید. برای مثال نحوه نام گذاری شکل فوق مطابق با کد زیر است.

```
ENTITY test IS
END test;

uut: alu port map(
```

۱-۵- نکات فنی:

- گزارش تمرین باید شامل گزارش زمانبندی و گزارش مساحت طرح سنتز شده باشد.
- در قسمت شکل موجها یک شکل موج مربوط به شبیه سازی قبل از سنتز و یک شکل موج مربوط به شبیه سازی بعد از سنتز قرار داده شود.
 - نام سیگنال ها دقیقاً به همان صورتی که صورت تمرین تعریف شده است، استفاده شود.