


پارسا محمدپور – ۹۸۲۴۳۰۵۰

پویا جهانگیری – ۹۸۲۴۳۰۷۶

گزارش آزمایش جلسه گذشته:

در این مثال از ما خواسته شده بود تا کدهای VHDL مربوط به یک full-adder ای را بنویسیم که قادر به انجام عملیات‌های جمع تک بیتی و همچنین تفریق تک بیتی باشد. البته منظور از عملیات تفریق، در اصل همان جمع کردن بیت اول و حاصل xor بیت دوم و ورودی op می‌باشد. برای پیاده‌سازی این مژول، ابتدا به مدار آن نگاهی می‌اندازیم. مدار تک بیتی این ماژول به صورت زیر می‌باشد:



همانطور که در شکل بالا مشخص است، بیت خروجی حاصل xor شدن a و b و cin می‌باشد. اما در رابطه با بیت carry-out، ما مطابق مدار بالا عمل نکردیم، چون در آن از گیت xor استفاده شده بود و با توجه به گفته صورت سوال، چون تاخیر گیت xor بیشتر از and و or بود، به جای این کار، از عبارت زیر استفاده کردیم:

$$\text{Carry-out} = (a \text{ and } b) \text{ or } ((a \text{ or } b) \text{ and carry-in})$$

اما به سراغ دلیل انجام این کار می‌رویم. دلیل انجام این کار این بود که خواستیم مدت زمان پاسخدهی سیستم را کمتر کنیم. در این حالت گفته شده در شکل بالا، زمان مورد نیاز برای اینکه بیت carry-out را مشخص کنیم، برابر با مقدار زیر است:

$$t_{\text{carry-out}} = t_{\text{xor}} + t_{\text{and}} + t_{\text{or}} = 10 + 5 + 5 = 20$$

اما مقدار تاخیر عبارت نوشته شده در بالا برابر با مقدار زیر است:

$$t_{\text{carry-out}} = t_{\text{or}} + t_{\text{and}} + t_{\text{or}} = 5 + 5 + 5 = 15$$

همانطور که در دیدیم، مقدار تاخیر بیت carry-out برای عبرت نوشته شده، کمتر از مقدار بدست آمده برای شکل بالا می‌باشد. به همین منظور، برای بیت carry-out، از عبارت نوشته شده استفاده کردیم.

حال به سراغ توضیح پیاده‌سازی‌های صورت گرفته می‌رویم. باتوجه به اینکه در سورت سوال از ما خواسته شده‌است تا تاخیر گیت‌های گفته شده را به میزان مشخصی قرار دهیم، پس دو تا کار می‌توانیم انجام دهیم:

۱- برای هر کدام از این دو خروجی، میزان تاخیر را محاسبه نموده و سپس آن را با استفاده از المان‌ها بنویسیم و سپس در انتها عبارت `after t ns` بگذاریم که در آن `t` میزان تاخیر می‌باشد.

۲- در این راه، می‌توانیم، ابتدا هر کدام از گیت‌های پایه داده شده در صورت سوال را به صورت یک ماژول پیاده‌سازی کنیم و مقدار تاخیر مورد نظر را با استفاده از عبارت `after` برای آن لحاظ کنیم، سپس در بقیه جاها به جای استفاده از گیت‌های عادی، از ماژول‌های خودمان استفاده کنیم که تاخیر در آن‌ها لحاظ شده است.

ما برای این آزمایش از حالت دوم استفاده کردیم و ابتدا گیت‌های پایه گفته شده در صورت سوال را به عنوان یک ماژول پیاده‌سازی کردیم و سپس از آن ماژول استفاده کردیم. کدهای این ماژول‌ها به صورت زیر می‌باشد:

<pre>1 library IEEE; 2 use IEEE.STD_LOGIC_1164.all; 3 4 entity myOr is 5 port(6 a,b : in std_logic; 7 o: out std_logic 8); 9 end myOr; 10 11 architecture bhv of myOr is 12 begin 13 14 o <= a or b after 5 ns; 15 end bhv;</pre>	<pre>1 library IEEE; 2 use IEEE.STD_LOGIC_1164.all; 3 4 entity myNot is 5 port(6 a,b : in std_logic; 7 o: out std_logic 8); 9 end myNot; 10 11 architecture bhv of myNot is 12 begin 13 14 o <= not a after 2 ns; 15 end bhv;</pre>
<pre>1 library IEEE; 2 use IEEE.STD_LOGIC_1164.all; 3 4 entity myAnd is 5 port(6 a,b : in std_logic; 7 o: out std_logic 8); 9 end myAnd; 10 11 architecture bhv of myAnd is 12 begin 13 14 o <= a and b after 5 ns; 15 end bhv;</pre>	<pre>1 library IEEE; 2 use IEEE.STD_LOGIC_1164.all; 3 4 entity myXor is 5 port(6 a,b : in std_logic; 7 o: out std_logic 8); 9 end myXor; 10 11 architecture bhv of myXor is 12 begin 13 14 o <= a xor b after 15 ns; 15 end bhv;</pre>

حال در ادامه، برای پیاده‌سازی full-adder از این ماژول‌ها استفاده خواهیم کرد.

در پیاده‌سازی از ماژول full-adder، طبق توضیحات ارائه شده در بالاتر عمل کردیم. کدهای مربوط به این قسمت به صورت زیر می‌باشد:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3
4  entity fulladder is
5  port(
6      a,b,cin : in std_logic;
7      o, cout: out std_logic
8  );
9  end fulladder;
10
11 architecture bhv of fulladder is
12     -- Component Declaration for the Unit Under Test (UUT)
13
14     COMPONENT myAnd
15     PORT(
16         a, b : IN STD_LOGIC;
17         o : OUT STD_LOGIC
18     );
19     END COMPONENT;
20
21     COMPONENT myOr
22     PORT(
23         a, b : IN STD_LOGIC;
24         o : OUT STD_LOGIC
25     );
26     END COMPONENT;
27
28     COMPONENT myNot
29     PORT(
30         a : IN STD_LOGIC;
31         o : OUT STD_LOGIC
32     );
33     END COMPONENT;
34
35     COMPONENT myXor
36     PORT(
37         a, b : IN STD_LOGIC;
38         o : OUT STD_LOGIC
39     );
40     END COMPONENT;
41
```

```

41
42 --Inputs
43 signal a_xor_b : STD_LOGIC;
44 signal a_and_b : STD_LOGIC;
45 signal a_or_b : std_logic;
46 signal cin_and_a_or_b : STD_LOGIC;
47 signal o_res : STD_LOGIC;
48 signal cout_res : STD_LOGIC;
49
50 begin
51     -- Instantiating
52     a_xor_b_instance: myXor PORT MAP (
53         a => a,
54         b => b,
55         o => a_xor_b
56     );
57     a_and_b_instance: myAnd PORT MAP(
58         a => a,
59         b => b,
60         o => a_and_b
61     );
62     a_or_b_instance: myOr port MAP(
63         a => a,
64         b => b,
65         o => a_or_b
66     );
67     cin_and_a_or_b_instance: myAnd PORT MAP(
68         a => cin,
69         b => a_or_b,
70         o => cin_and_a_or_b
71     );
72     o_res_instance: myXor port MAP(
73         a => a_xor_b,
74         b => cin,
75         o => o_res
76     );
77     cout_res_instance: myOr port MAP(
78         a => a_and_b,
79         b => cin_and_a_or_b,
80         o => cout_res

```

```

66     );
67     cin_and_a_or_b_instance: myAnd PORT MAP(
68         a => cin,
69         b => a_or_b,
70         o => cin_and_a_or_b
71     );
72     o_res_instance: myXor port MAP(
73         a => a_xor_b,
74         b => cin,
75         o => o_res
76     );
77     cout_res_instance: myOr port MAP(
78         a => a_and_b,
79         b => cin_and_a_or_b,
80         o => cout_res
81     );
82
83     o <= o_res;
84     cout <= cout_res;
85
86 end bhv;


```

حال برای تست کردن کدهای زده شده، یک فایل تست‌بنچ می‌نویسیم و ورودی‌های مختلف را به آن می‌دهیم و خروجی را مشاهده می‌کنیم.


فایل تست‌بنچ برای full-adder به صورت زیر می‌باشد:

```
1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY tb_fulladder IS
5  END tb_fulladder;
6
7  ARCHITECTURE behavior OF tb_fulladder IS
8
9      -- Component Declaration for the Unit Under Test (UUT)
10
11      COMPONENT fulladder
12      PORT(
13          a,b,cin : in std_logic;
14          o, cout: out std_logic
15      );
16      END COMPONENT;
17
18      --Inputs
19      signal a, b, cin : std_logic;
20
21      --Outputs
22      signal o, cout : std_logic;
23      -- appropriate port name
24
25      BEGIN
26
27      -- Instantiate the Unit Under Test (UUT)
28      uut: fulladder PORT MAP (
29          a => a,
30          b => b,
31          cin => cin,
32          o => o,
33          cout => cout
34      );
35
36      -- Stimulus process
37      stim_proc: process
38      begin
39
40          a <= '0';
41          b <= '0';
42          cin <= '0';
43          wait for 50 ns;
44          a <= '1';
45          b <= '0';
46          cin <= '0';
47          wait for 50 ns;
48          a <= '0';
49          b <= '1';
50          cin <= '0';
51          wait for 50 ns;
52          a <= '1';
53          b <= '1';
54          cin <= '0';
55          wait for 50 ns;
56          a <= '0';
57          b <= '0';
58          cin <= '1';
59          wait for 50 ns;
60          a <= '1';
61          b <= '0';
62          cin <= '1';
63          wait for 50 ns;
64          a <= '0';
65          b <= '1';
66          cin <= '1';
67          wait for 50 ns;
68          a <= '1';
69          b <= '1';
70          cin <= '1';
71          wait for 50 ns;
72
73          wait;
74      end process;
75
76  END;
```

حال شبیه‌سازی را در نرم‌افزار مدل‌سیم انجام می‌دهیم. عکس‌های حاصل از این شبیه‌سازی به صورت زیر می‌باشد:



حال به سراغ پیاده‌سازی ماژول adder-subtractor چهار بیتی می‌رویم. برای این کار مشابه با تصویر زیر عمل می‌کنیم:



مشابه با تصویر بالا عمل می‌کنیم و پیاده‌سازی را انجام می‌دهیم. کد پیاده‌سازی شده به صورت زیر می‌باشد:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3
4  entity addersubtractor is
5  port(
6      sel : in STD_LOGIC;
7      a,b : in std_logic_VECTOR(3 downto 0);
8      res: out std_logic_VECTOR(3 downto 0);
9      overflow, cout : OUT std_logic
10 );
11 end addersubtractor;
12
13
14 architecture bhv of addersubtractor is
15     -- Component Declaration for the Unit Under Test (UUT)
16
17     COMPONENT myAnd
18     PORT(
19         a, b : IN STD_LOGIC;
20         o : OUT STD_LOGIC
21     );
22     END COMPONENT;
23
24     COMPONENT myOr
25     PORT(
26         a, b : IN STD_LOGIC;
27         o : OUT STD_LOGIC
28     );
29     END COMPONENT;
30
31     COMPONENT myNot
32     PORT(
33         a : IN STD_LOGIC;
34         o : OUT STD_LOGIC
35     );
36     END COMPONENT;
37
38     COMPONENT myXor
39     PORT(
40         a, b : IN STD_LOGIC;
41         o : OUT STD_LOGIC
42     );
43     END COMPONENT;
44
45     COMPONENT fulladder
46     PORT(
47         a,b,cin : in std_logic;
48         o, cout: out std_logic
49     );
50     END COMPONENT;
51
52     --Inputs
53     signal b_xor_sel, res_signal : STD_LOGIC_VECTOR(3 downto 0);
54     signal c1, c2, c3, c4, overflow_res : STD_LOGIC;
55
56     begin
57         -- Instantiating
58         b_xor_sel_instance0: myXor PORT MAP (
59             a => b(0),
60             b => sel,
61             o => b_xor_sel(0)
62         );
63         b_xor_sel_instance1: myXor PORT MAP (
64             a => b(1),
65             b => sel,
66             o => b_xor_sel(1)
67         );
68         b_xor_sel_instanc2: myXor PORT MAP (
69             a => b(2),
70             b => sel,
71             o => b_xor_sel(2)
72         );
73         b_xor_sel_instance3: myXor PORT MAP (
74             a => b(3),
75             b => sel,
76             o => b_xor_sel(3)
77         );
78
79         full_adder_instance0: fulladder PORT MAP(
80             a => a(0),
```

```

79 full_adder_instance0: fulladder PORT MAP(
80   a => a(0),
81   b => b_xor_sel(0),
82   cin => sel,
83   o => res_signal(0),
84   cout => c1
85 );
86 full_adder_instance1: fulladder PORT MAP(
87   a => a(1),
88   b => b_xor_sel(1),
89   cin => c1,
90   o => res_signal(1),
91   cout => c2
92 );
93 full_adder_instance2: fulladder PORT MAP(
94   a => a(2),
95   b => b_xor_sel(2),
96   cin => c2,
97   o => res_signal(2),
98   cout => c3
99 );
100 full_adder_instance3: fulladder PORT MAP(
101   a => a(3),
102   b => b_xor_sel(3),
103   cin => c3,
104   o => res_signal(3),
105   cout => c4
106 );
107
108 overflow_instance: myXor PORT MAP(
109   a => c3,
110   b => c4,
111   o => overflow_res
112 );
113
114 overflow <= overflow_res;
115 res <= res_signal;
116 cout <= c4;
117
118 end bhv;

```

حال برای اینکه از صحت عملکرد این مدار مطمئن شویم، یک فایل تست‌بنچ برای آن می‌نویسیم و ورودی‌های مختلفی را به آن اعمال



می‌کنیم و سپس خروجی را بررسی می‌کنیم. کدهای مربوط به فایل تست‌بنچ به صورت زیر می‌باشد:


```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY tb_addersubtractor IS
5  END tb_addersubtractor;
6
7  ARCHITECTURE behavior OF tb_addersubtractor IS
8
9      -- Component Declaration for the Unit Under Test (UUT)
10
11      COMPONENT addersubtractor
12      PORT(
13          sel : in STD_LOGIC;
14          a,b : in std_logic_VECTOR(3 downto 0);
15          res: out std_logic_VECTOR(3 downto 0);
16          overflow, cout : OUT std_logic
17      );
18      END COMPONENT;
19
20      --Inputs
21      signal a, b, res : std_logic_VECTOR(3 downto 0);
22      signal sel : std_logic;
23
24      --Outputs
25      signal overflow, cout : std_logic;
26      -- appropriate port name
27
28      BEGIN
29
30          -- Instantiate the Unit Under Test (UUT)
31          uut: addersubtractor PORT MAP (
32              sel => sel,
33              a => a,
34              b => b,
35              res => res,
36              overflow => overflow,
37              cout => cout
38          );
39
40          -- Stimulus process
41          stim_proc: process
42
43              -- Stimulus process
44              stim_proc: process
45              begin
46                  a <= "0000";
47                  b <= "0001";
48                  sel <= '0'; -- 0 is plus and 1 is subtract
49                  wait for 500 ns;
50                  a <= "0100";
51                  b <= "1001";
52                  sel <= '0'; -- 0 is plus and 1 is subtract
53                  wait for 500 ns;
54                  a <= "0110";
55                  b <= "1101";
56                  sel <= '0'; -- 0 is plus and 1 is subtract
57                  wait for 500 ns;
58                  a <= "0100";
59                  b <= "0001";
60                  sel <= '1'; -- 0 is plus and 1 is subtract
61                  wait for 500 ns;
62                  a <= "0010";
63                  b <= "1101";
64                  sel <= '1'; -- 0 is plus and 1 is subtract
65                  wait for 500 ns;
66                  wait;
67              end process;
68          END;
69

```


حال به سراغ شبیه‌سازی فایل تست‌بنچ می‌رویم. خروجی حاصل از شبیه‌سازی به صورت زیر می‌باشد:





حال همانطور که در تصویر می بینیم، تنها خروجی که عجیب بود، خروجی ای بود که در آن حاصل منفی شده است، آن هم ب این دلیل است

که نمایش اعداد منفی کلا متفاوت است و باید مکمل دو باشد.

پیش‌گزارش آزمایش بعدی:

در کلاس کدهای مربوط به آزمایش بعدی به طور کامل زده شد و به استاد تحویل داده شد. عکس فایل پیاده‌سازی شده به صورت زیر می‌باشد:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use ieee.numeric_std.all;
4
5  entity alu is
6  port(
7      op : in STD_LOGIC_VECTOR(2 downto 0);
8      a,b : in SIGNED(7 downto 0);
9      z: out SIGNED(7 downto 0);
10     OV, Cout, Sign : OUT std_logic
11 );
12 end alu;
13
14 architecture bhv of alu is
15     -- Component Declaration for the Unit Under Test (UUT)
16
17     signal a_plus_b, a_minus_b, a_and_b, a_or_b, a_xor_b, a_not, a_one_shift_right, b_one_shift_left, z_res : SIGNED(7 downto 0);
18
19 begin
20     a_plus_b <= a + b;
21     a_minus_b <= a - b;
22     a_or_b <= a or b;
23     a_xor_b <= a xor b;
24     a_and_b <= a and b;
25     a_not <= not a;
26     a_one_shift_right <= a srl 1;
27     b_one_shift_left <= b sll 1;
28
29     z_res <= a_plus_b when op = "000" else
30         a_minus_b when op = "001" else
31         a_and_b when op = "010" else
32         a_or_b when op = "011" else
33         a_xor_b when op = "100" else
34         a_not when op = "101" else
35         a_one_shift_right when op = "110" else
36         b_one_shift_left when op = "111";
37
38     Cout <= ((a(7) and b(7) and (not z_res(7))) or ((not a(7)) and (not b(7)) and z_res(7))) when op = "000" else
39         ((a(7) and (not b(7)) and z_res(7)) or ((not a(7)) and b(7) and (not z_res(7))))when op = "001" else '0';
40     z <= z_res(7 downto 0);
41     OV <= ((a(7) and b(7) and (not z_res(7))) or ((not a(7)) and (not b(7)) and z_res(7))) when op = "000" else
42         ((a(7) and (not b(7)) and z_res(7)) or ((not a(7)) and b(7) and (not z_res(7))))when op = "001" else '0';
43
44     Sign <= z_res(7);
45
46 end bhv;
```


حال در ادامه کدهای فایل مربوط به تست بنچ را قرار می‌دهیم:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use ieee.numeric_std.all;
4
5  ENTITY tb_alu IS
6  END tb_alu;
7
8  ARCHITECTURE behavior OF tb_alu IS
9
10     -- Component Declaration for the Unit Under Test
11
12     COMPONENT alu
13     PORT(
14         op : in STD_LOGIC_VECTOR(2 downto 0);
15         a,b : in SIGNED(7 downto 0);
16         z: out SIGNED(7 downto 0);
17         OV, Cout, Sign : OUT std_logic
18     );
19     END COMPONENT;
20
21     --Inputs & Outputs
22     signal a, b, z : SIGNED(7 downto 0);
23     signal op : STD_LOGIC_VECTOR(2 downto 0);
24     signal OV, Cout, Sign : STD_LOGIC;
25     -- appropriate port name
26
27     BEGIN
28
29     -- Instantiate the Unit Under Test (UUT)
30     uut: alu PORT MAP (
31         op => op,
32         a => a,
33         b => b,
34         z => z,
35         OV => OV,
36         Cout => Cout,
37         Sign => Sign
38     );
39
40     -- Stimulus process
41     stim_proc: process
42     begin
43
44         -- + Operation
45         a <= to_signed(40, 8);
46         b <= to_signed(57, 8);
47         op <= "000";
48         wait for 50 ns;
49         a <= to_signed(60, 8);
50         b <= to_signed(90, 8);
51         op <= "000";
52         wait for 50 ns;
53         a <= to_signed(60, 8);
54         b <= to_signed(-50, 8);
55         op <= "000";
56         wait for 50 ns;
57         a <= to_signed(-90, 8);
58         b <= to_signed(30, 8);
59         op <= "000";
60         wait for 50 ns;
61
62         -- - Operation
63         a <= to_signed(40, 8);
64         b <= to_signed(50, 8);
65         op <= "001";
66         wait for 50 ns;
67         a <= to_signed(60, 8);
68         b <= to_signed(-50, 8);
69         op <= "001";
70         wait for 50 ns;
71         a <= to_signed(-90, 8);
72         b <= to_signed(30, 8);
73         op <= "001";
74         wait for 50 ns;
75         a <= to_signed(-90, 8);
76         b <= to_signed(50, 8);
77         op <= "001";
78         wait for 50 ns;
79
80         -- & operation
81         a <= to_signed(25, 8);
82         b <= to_signed(67, 8);
83         op <= "010";
84
85         -- | operation
86         op <= "011";
87
88         -- XOR operation
89         op <= "100";
90
91         -- ~ operation
92         op <= "101";
93
94         -- >> operation
95         op <= "110";
96
97         -- << operation
98         op <= "111";
99
100        wait;
101    end process;
102
103
104    END;
105

```

در ادامه نتیجه حاصل از شبیه سازی را قرار می دهیم:



آموخته های این جلسه:

در این جلسه آموختیم که (مروری کردیم که) alu چگونه کار می کند. همچنین overflow کردن و underflow کردن را نیز آموختیم و

یادآوری کردیم و همچنین مدار آن را یادآوری کردیم. همچنین تبدیل اعداد صحیح به علامت دار و بی علامت و بیت وکتور و ... را یادآوری

کردیم. همچنین نحوه عملکرد SELECT... WHEN را هم مرور کردیم.