
یارسا محمدیور - ۹۸۲۴۳۰۵۰

پویا جهانگیری – ۹۸۲۴۳۰۷۶

### گزارش آزمایش جلسه گذشته:

در این مثال از ما خواسته شده بود تا کدهای VHDL مربوط به یک full-adder ای را بزنیم که قادر به انجام عملیاتهای جمع تک بیتی و همچنین تفریق تک بیتی باشد. البته منظور از عملیات تفریق، در اصل همان جمع کردن بیت اول و حاصل xor بیت دوم و ورودی op میباشد. برای پیادهسازی این مژول، ابتدا به مدار آن نگاهی میاندازیم. مدار تک بیتی این ماژول به صورت زیر میباشد:



همانطور که در شکل بالا مشخص است، بیت خروجی حاصل xor شدن a و b و cin میباشد. اما در رابطه با بیت carry-out، ما مطابق مدار بالا عمل نکردیم، چون در آن از گیت xor استفاده شده بود و با توجه به گفته صورت سوال، چون تاخییر گیت xor بیشتر از and و or بود، به جای این کار، از عبارت زیر استفاده کردیم:

Carry-out = (a and b) or ((a or b) and carry-in)

اما به سراغ دلیل انجام این کار میرویم. دلیل انجام این کار این بود که خواستیم مدت زمان پاسخدهی سیستم را کمتر کنیم. در این حالت گفته شده در شکل بالا، زمان مورد نیز برای اینکه بیت carry-out را مشخص کنیم،، برابر با مقدار زیر است:

$$t_{carry-out} = t_{xor} + t_{and} + t_{or} = 10 + 5 + 5 = 20$$

اما مقدار تاخییر عبارت نوشته شده در بالا برابر با مقدار زیر است:

$$t_{carry-out} = t_{or} + t_{and} + t_{or} = 5 + 5 + 5 = 15$$

همانطور که در دیدیم، مقدار تاخییر بیت carry-out برای عبرت نوشته شده، کمتر از مقدار بدست آمده برای شکل بالا میباشد. به همین منظور، برای بیت carry-out، از عبارت نوشته شده استفاده کردیم. حال به سراغ توضیح پیادهسازیهای صورت گرفته میرویم. باتوجه به اینکه در سورت سوال از ما خواسته شدهاست تا تاخییر گیتهای گفته شده را به میزان مشخصی قرار دهیم، پس دو تا کار می توانیم انجامدهیم:

۱- برای هر کدام از این دو خروجی، میزان تاخییر را محاسبه نموده و سپس آن را با استفاده از المان ها بنویسیم و سپس در انتها عبارت after t ns بگذاریم که در آن t میزان تاخییر می باشد.

۲- در این راه، می توانیم، ابتدا هر کدام از گیتهای پایه داده شده در صورت سوال را به صورت یک ماژول پیادهسازی کنیم و مقدار تاخییر مورد نظر را با استفاده از عبارت after برای آن لحاظ کنیم، سپس در بقیه جاها به جای استفاده از گیتهای عادی، از ماژولهای خودمان استفاده کنیم که تاخییر در آنها لحاظ شده است.

ما برای این آزمایش از حالت دوم استفاده کردیم و ابتدا گیتهای پایه گفته شده در صورت سوال را به عنوان یک ماژول پیادهسازی کردیم و سپس از آن ماژول استفاده کردیم. کدهای این ماژولها به صورت زیر می باشد:

```
1 library IEEE;
                                       library IEEE;
    use IEEE.STD LOGIC 1164.all;
                                       use IEEE.STD LOGIC 1164.all;
4 □entity myOr is
                                   4 ⊟entity myNot is
5 | port(
                                   5 | port(
        a,b : in std logic;
                                   6
                                           a,b : in std logic;
        o: out std logic
                                   7
                                           o: out std logic
8
    -);
                                   8
                                       );
9 end myOr;
                                   9
                                      end myNot;
10
                                  10
11 architecture bhv of myOr is
                                      architecture bhv of myNot is
                                  11
12 ⊟begin
                                  12 | | begin
13
                                  13
14
        o <= a or b after 5 ns;
                                  14 L
                                           o <= not a after 2 ns;
15 end bhv;
                                  15 end bhv;
1 library IEEE;
                                       library IEEE;
                                     use IEEE.STD_LOGIC_1164.all;
   use IEEE.STD LOGIC 1164.all;
 4 □entity myAnd is
                                   4 □entity myXor is
 5 | port(
                                   5 port(
                                           a,b : in std logic;
 6
         a,b : in std logic;
                                   7
                                           o: out std_logic
         o: out std logid
                                   8
 8
     end myAnd;
                                   9
                                      Lend myXor;
                                  10
10
                                      architecture bhv of myXor is
11 architecture bhv of myAnd is
                                  12 □begin
12 □begin
                                  13
13
                                  14
                                           o <= a xor b after 15 ns;
14
         o <= a and b after 5 ns;
                                  15 end bhv;
15 end bhv;
```

حال در ادامه، برای پیادهسازی full-adder از این ماژولها استفاده خواهیم کرد.

در پیادهسازی از ماژول full-adder، طبق توضیحات ارائه شده در بالاتر عمل کردیم. کدهای مربوط به این قسمت به صورت زیر میباشد:

```
library IEEE;
      use IEEE.STD LOGIC 1164.all;
 4 —entity fulladder is
 5 port(
 6
          a,b,cin : in std logic;
 7
          o, cout: out std logic
 8
     - );
9
     end fulladder;
10
11 Garchitecture bhv of fulladder is
12
      -- Component Declaration for the Unit Under Test (UUT)
13
14 COMPONENT myAnd
15 PORT (
16
      a, b : IN STD_LOGIC;
17
      o : OUT STD LOGIC
18
     -);
19
     - END COMPONENT;
20
21 COMPONENT myOr
22 PORT (
23
      a, b : IN STD LOGIC;
24
      o : OUT STD LOGIC
25
     - );
- END COMPONENT;
26
27
28 COMPONENT myNot
29 PORT (
30
      a : IN STD LOGIC;
31
      o : OUT STD_LOGIC
32
     - );
33
     END COMPONENT;
34
    COMPONENT myXor
PORT (
35
36
      a, b : IN STD_LOGIC;
37
38
      o : OUT STD_LOGIC
39
      );
40
       END COMPONENT;
41
```

```
41
42
43
44
45
46
            --Inputs
          --Inputs
signal a_xor_b : STD_LOGIC;
signal a_and_b : STD_LOGIC;
signal a_or_b : std_logic;
signal cin_and_a_or_b : STD_LOGIC;
signal o_res : STD_LOGIC;
signal cout_res : STD_LOGIC;
48
49
50
          begin
-- Instantiating
51
               a_xor_b_instance: myXor PORT MAP (
    a => a,
    b => b,
    o => a_xor_b
);
52
53
54
55
56
57
                a_and_b_instance: myAnd PORT MAP(
                  a => a,
b => b,
o => a and b
59
60
62 E
                 a_or_b_instance: myOr port MAP(
                 a => a,
b => b,
o => a_or_b
64
65
               cin_and_a_or_b_instance: myAnd PORT MAP(
    a => cin,
    b => a_or_b,
    o => cin_and_a_or_b
);
66
67
69
70
71
                 o_res_instance: myXor port MAP(
73
74
75
                 a => a_xor_b,
b => cin,
                      o => o_res
76
77
78
                 cout_res_instance: myOr port MAP(
a => a_and_b,
b => cin_and_a_or_b,
a => covt_r
79
                      o => cout_res
80
```


```
66
67 =
            cin_and_a_or_b_instance: myAnd PORT MAP(
            a => cin,
68
           ~ -/ a_or_b,
o => cin_and_a_or_b
);
                b => a_or_b,
69
70
72
           o_res_instance: myXor port MAP(
73
            a => a_xor_b,
b => cin,
74
75
           . -> cin,
    o => o_res
);
76
77
           cout_res_instance: myOr port MAP(
            a => a_and_b,
b => cin_and_a_or_b,
78
79
          cin_and_a
o => cout_res
);
80
81
82
           o <= o_res;
cout <= cout_res;</pre>
83
84
85
86 end bhv;
```

حال برای تست کردن کدهای زده شده، یک فایل تستبنچ مینویسیم و ورودیهای مختلف ر به آن میدهیم و خروجی را مشاهده میکنیم.


فایل تستبنچ برای full-adder به صورت زیر می باشد:

```
stim_proc: process
     LIBRARY ieee;
     USE ieee.std_logic_1164.ALL;
                                                              38
                                                                    begin
                                                              39
                                                                    a <= '0';
    ENTITY tb_fulladder IS
                                                              40
                                                                    b <= '0';
    END tb_fulladder;
                                                              41
                                                                    cin <='0';
                                                              42
                                                                    wait for 50 ns;
 7 ARCHITECTURE behavior OF tb_fulladder IS
                                                              43
                                                              44
                                                                    a <= '1':
                                                                    b <= '0';
      -- Component Declaration for the Unit Under Test (UUT) 45
                                                                    cin <='0':
11 COMPONENT fulladder
12 PORT (
                                                                    wait for 50 ns;
                                                              48
                                                                    a <= '0';
                                                              49
                                                                    b <= '1';
13
      a,b,cin : in std logic;
                                                              50
                                                                    cin <='0';
14
      o, cout: out std_logic
                                                              51
                                                                    wait for 50 ns;
15
                                                              52
16
     - END COMPONENT;
                                                              53
17
                                                              54
                                                                    cin <='0';
      --Inputs
18
                                                                    wait for 50 ns;
19
      signal a, b, cin : std_logic;
                                                              56
20
                                                              57
                                                                    b <= '0';
21
      --Outputs
                                                              58
                                                                    cin <='1';
22
      signal o, cout : std_logic;
                                                              59
                                                                    wait for 50 ns;
23
      -- appropriate port name
                                                              60
24
25
                                                              61
                                                                    b <= '0';
     BEGIN
                                                              62
                                                                    cin <='1';
26
                                                              63
                                                                    wait for 50 ns;
      -- Instantiate the Unit Under Test (UUT)
27
                                                              64
                                                                    a <= '0';
28 uut: fulladder PORT MAP (
                                                                    b <= '1';
                                                              65
29
      a => a,
                                                                    cin <='1';
                                                              66
30
      b => b,
                                                                    wait for 50 ns;
                                                              67
31
      cin => cin,
                                                              68
                                                                    a <= '1';
32
      o => o,
                                                                    b <= '1';
                                                              69
70
71
72
73
33
      cout => cout
                                                                    cin <='1';
34
                                                                    wait for 50 ns;
      -- Stimulus process
                                                                    wait:
   stim_proc: process
                                                              74
                                                                   end process;
38
                                                              75
      begin
```

حال شبیه سازی را در نرمافزار مدل سیم انجام می دهیم. عکس های حاصل از این شبیه سازی به صورت زیر می باشد:



حال به سراغ پیادهسازی ماژول adder-subtracter چهار بیتی میرویم. برای این کار مشبه با تصویر زیر عمل می کنیم:





#### مشابه با تصویر بالا عمل می کنیم و پیادهسازی را انجام می دهیم. کد پیادهسازی شده به صورت زیر می باشد:


حال برای اینکه از صحت عملکرد این مدار مطمئن شویم، یک فایل تستبنچ برای آن مینویسیم و ورودیهای مختلفی را به آن اعمال

میکنیم و سپس خروجی را بررسی میکنیم. کدهای مربوط به فایل تستبنچ به صورت زیر میباشد:

```
LIBRARY ieee;
     USE ieee.std_logic_1164.ALL;
     ENTITY tb_addersubtracter IS
END tb_addersubtracter;
     ARCHITECTURE behavior OF tb addersubtracter IS
        -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT addersubtracter
            sel : in STD_LOGIC;
                                                                                      40 | -- Stimulus process
                                                                                       41 = stim_proc: process
             a,b: in std_logic_VECTOR(3 downto 0);
res: out std_logic_VECTOR(3 downto 0);
overflow, cout: OUT std_logic
                                                                                               begin
                                                                                                a <= "0000":
        END COMPONENT;
                                                                                               sel <= '00'; -- 0 is plus and 1 is subtract
wait for 500 ns;
a <= "0100";
b <= "1001";</pre>
20
21
         --Inputs
         signal a, b, res : std_logic_VECTOR(3 downto 0);
         signal sel : std_logic;
                                                                                                sel <= '0'; -- 0 is plus and 1 is subtract
                                                                                               wait for 500 ns;
a <= "0110";
b <= "1101";</pre>
25
26
        signal overflow, cout : std_logic;
-- appropriate port name
                                                                                      53
54
55
56
57
58
59
60
61
62
63
64
65
                                                                                                sel <= '0'; -- 0 is plus and 1 is subtract
                                                                                               sel < 0, 0 is plus and 1 is subtract
wait for 500 ns;
a <= "0100";
b <= "0001";
sel <= '1'; -- 0 is plus and 1 is subtract</pre>
30 -- Instantiate the Unit Under Te
31 = uut: addersubtracter PORT MAP (
         -- Instantiate the Unit Under Test (UUT)
                                                                                                wait for 500 ns;
a <= "0010";
         sel => sel,
33
34
                                                                                                b <= "1101";
          a => a,
         b => b,
                                                                                               sel <= '1'; -- 0 is plus and 1 is subtract
wait for 500 ns;</pre>
         res => res,
         overflow => overflow,
         cout => cout
38
                                                                                                end process;
         -- Stimulus process
41 = stim_proc: process
```







حال همانطور که در تصویر میبینیم، تنها خروجی که عجیب بود، خروجیای بود که در آن حاصل منفی شده است، آن هم ب این دلیل است که نمایش اعداد منفی کلا متفاوت است و باید مکمل دو باشد.

### پیشگزارش آزمایش بعدی:

در کلاس کدهای مربوط به آزمایش بعدی به طور کامل زده شد و به استاد تحویل دادهشد. عکس فایل پیادهسازی شده به صورت زیر میباشد:

```
library IEEE;
     use IEEE.STD_LOGIC_1164.all;
use ieee.numeric_std.all;
 5 Hentity alu is 6 Port(
            op : in STD_LOGIC_VECTOR(2 downto 0);
a,b : in SIGNED(7 downto 0);
            z: out SIGNED(7 downto 0);
            OV, Cout, Sign : OUT std_logic
       - );
14 Farchitecture bhy of alu is
15 -- Component Declaration
          -- Component Declaration for the Unit Under Test (UUT)
        signal a_plus_b, a_minus_b, a_and_b, a_or_b, a_xor_b, a_not, a_one_shift_right, b_one_shift_left, z_res : SIGNED(7 downto 0);
18
19
     begin
            a_plus_b <= a + b;
            a_minus_b <= a - b;
a_or_b <= a or b;
21
            a_xor_b <= a xor b;
            a_and_b <= a and b;
25
26
            a_not <= not a;
            a_not <= Not a,
a_one_shift_right <= a srl 1;
b_one_shift_left <= b sll 1;
            a_plus_b <= a + b;
20
21
             a minus b <= a - b;
             a_or_b <= a or b;
             a_xor_b <= a xor b;
             a_and_b <= a and b;
25
             a_not <= not a;
26
             a_one_shift_right <= a srl 1;
27
             b_one_shift_left <= b sll 1;
             z_res <= a_plus_b when op = "000" else
                  a_minus_b when op = "001" else
a_and_b when op = "010" else
a_or_b when op = "011" else
32
                  a_xor_b when op = "100" else
a_not when op = "101" else
34
                  a_one_shift_right when op = "110" else
b_one_shift_left when op = "111";
35
36
             Cout \leq ((a(7) and b(7) and (not z_res(7))) or ((not a(7)) and (not b(7)) and z_res(7))) when op = "000" else
             ((a(7) and (not b(7)) and z_res(7)) or ((not a(7)) and b(7) and (not z_res(7)))) when op = "001" else '0'; z <= z_res(7 downto 0);
40
41
             OV \leftarrow ((a(7) \text{ and } b(7) \text{ and } (\text{not } z_{res}(7))) \text{ or } ((\text{not } a(7)) \text{ and } (\text{not } b(7)) \text{ and } z_{res}(7))) \text{ when } op = "000" \text{ else}
                     ((a(7)) and (not b(7)) and z res(7)) or ((not a(7)) and b(7)) and (not z res(7)))) when op = "001" else '0';
42
43
             Sign <= z_res(7);
45
46 end bhv;
```

```
1
        library IEEE;
                                                           52
                                                                      wait for 50 ns;
        use IEEE.STD_LOGIC_1164.all;
                                                            52
                                                                      a <= to signed(60, 8);</pre>
        use ieee.numeric_std.all;
                                                            54
                                                                      b <= to signed(-50, 8);
 4
                                                                      op <= "000";
      ENTITY tb_alu IS
 5
                                                            56
                                                                      wait for 50 ns;
       END tb_alu;
 6
                                                            57
                                                                      a <= to signed(-90, 8);</pre>
                                                            58
                                                                      b <= to signed(30, 8);</pre>
      ARCHITECTURE behavior OF tb_alu IS
                                                            59
                                                                      op <= "000";
 9
                                                                      wait for 50 ns;
10
          -- Component Declaration for the Unit Under Test
11
      COMPONENT alu
PORT(
12
                                                            62
                                                                      -- - Operation
13
                                                            63
                                                                      a <= to signed(40, 8);</pre>
            op : in STD_LOGIC_VECTOR(2 downto 0);
14
                                                            64
                                                                      b <= to signed(50, 8);</pre>
15
            a,b : in SIGNED(7 downto 0);
                                                                      op <= "001";
                                                            65
            s: out SIGNED (7 downto 0);
16
                                                            66
                                                                      wait for 50 ns;
            OV, Cout, Sign : OUT std_logic
17
                                                            67
                                                                      a <= to signed(60, 8);
18
                                                            68
                                                                      b <= to signed(-50, 8);</pre>
        - END COMPONENT:
19
                                                            69
                                                                      op <= "001";
20
                                                            70
                                                                      wait for 50 ns;
21
         -- Inputs & Outputs
         signal a, b, s : SIGNED(7 downto 0);
22
                                                            71
                                                                      a <= to_signed(-90, 8);</pre>
23
         signal op : STD LOGIC VECTOR(2 downto 0);
                                                            72
                                                                      b <= to signed(30, 8);</pre>
         signal OV, Cout, Sign : STD_LOGIC;
24
                                                                      op <= "001";
                                                            73
25
          -- appropriate port name
                                                                      wait for 50 ns;
26
                                                            75
                                                                      a <= to signed(-90, 8);
27
                                                            76
                                                                      b <= to signed(50, 8);</pre>
28
                                                                      op <= "001":
29
         -- Instantiate the Unit Under Test (UUT)
                                                            78
                                                                      wait for 50 ns;
      uut: alu PORT MAP (
30
                                                            79
21
        op => op,
32
         a => a,
                                                            80
33
        b => b,
                                                           81
                                                                      -- & operation
24
        s => s.
                                                            82
                                                                      a <= to_signed(25, 8);</pre>
        OV => OV,
35
                                                            83
                                                                      b <= to signed(67, 8);</pre>
26
         Cout => Cout.
                                                                      op <= "010";
                                                            84
37
        Sign => Sign
                                                            85
38
                                                            86
                                                                      -- | operation
39
                                                                      op <= "011";
                                                            87
          -- Stimulus process
40
      stim_proc: process
                                                            88
41
42
         begin
                                                            89
                                                                      -- XOR operation
43
                                                                      op <= "100";
                                                            90
44
         -- + Operation
                                                            91
45
        a <= to signed(40, 8);</pre>
                                                            92
                                                                      -- ~ operation
        b <= to signed(57, 8);</p>
46
                                                                      op <= "101";
47
         op <= "000";
                                                            94
         wait for 50 ns:
48
                                                            95
                                                                      -- >> operation
49
         a <= to signed(60, 8);</pre>
                                                                      op <= "110":
                                                            96
50
         b <= to signed(90, 8);
         op <= "000":
                                                           97
51
         wait for 50 ns;
                                                           98
                                                                      -- << operation
52
         a <= to signed(60, 8);</pre>
                                                           99
                                                                      op <= "111";
54
         b <= to signed(-50, 8);
         op <= "000";
55
                                                           101
                                                                      wait:
56
         wait for 50 ns;
                                                           102
                                                                     end process;
         a <= to signed(-90, 8);</pre>
                                                           103
        b <= to_signed(30, 8);</pre>
58
                                                           104
                                                                    FND -
        op <= "000";
59
                                                           105
60
        wait for 50 ns;
```

# در ادامه نتیجه حاصل از شبیهسازی را قرار میدهیم:

<b>\$</b> 1 <b>₹</b>	Msgs									
→ /tb_alu/uut/op	3'b111	000				001				111
	8'd25	40	160		X-90	140	160	[-90		25
	8'd67	57	(90	-50	(30	50	(-50	30	(50	67
	-8'd122	97	(-106	10	60	-10	(110	-120	116	-122
/tb_alu/uut/OV	0									
/tb_alu/uut/Cout	0									
👍 /tb_alu/uut/Sign	1									
	8'd92	97	(-106	10	60	90	(10	-60	(-40	92
→ /tb_alu/uut/a_minus_b	-8'd42	-17	(-30	110	(-120	-10	(110	-120	116	-42
→ /tb_alu/uut/a_and_b  →	8'b00000001	00101000	(00011000	00001100	(00000110	00100000	(00001100	00000110	(00100010	00000001
→ /tb_alu/uut/a_or_b  →	8'b01011011	00111001	(01111110	11111110	10111110	00111010	11111110	10111110	(10110110	01011011
/tb_alu/uut/a_xor_b	8'b01011010	00010001	(01100110	11110010	10111000	00011010	11110010	10111000	(10010100	01011010
→ /tb_alu/uut/a_not	8'b11100110	11010111	11000011		01011001	11010111	11000011	[01011001		11100110
# /tb_alu/uut/a_one_shift_right	8'b00001100	00010100	(00011110		(01010011	00010100	(00011110	[01010011		100001100
<u>+</u> -	8'b10000110	01110010	10110100	10011100	00111100	01100100	(10011100	[00111100	(01100100	10000110
→ /tb_alu/uut/z_res	8'b10000110	01100001	(10010110	00001010	11000100	11110110	(01101110	10001000	(01110100	10000110
Now	1200 ns		50 ns	100 ns	150 ns	200 ns	250 ns	300 ns	350 ns	400 ns 450 ns
Gursor 1	0 ns	0 ns	J0 115	100 HS	130 115	200 115	230115	300 HS	330 Tis	100 HS 150 HS
1	_	4								
	1,200 ns Delta: 0									
1.5 to 570 to	2,200110 001010									

## آموختههای این جلسه:

در این جلسه آموختیم که (مروری کردیم که) alu چگونه کار می کند. همچنین overflow کردن و underflow کردن را نیز آموختیم و یادآوری کردیم و همچنین مدار آن را یادآوری کردیم. همچنین تبدیل اعداد صحیح به علامتدار و بیعلامت و بیتوکتور و ... را یادآوری کردیم. همچنین نحوه عملکرد SELECT... WHEN را هم مرور کردیم.