پارسا محمدپور – ۹۸۲۴۳۰۵۰

پویا جهانگیری – ۹۸۲۴۳۰۷۶

گزارش آزمایش:

در این جلسه با توجه به اینکه در پیش گزارش آزمایش قبلی، کار پیادهسازی کد vhdl و تست کردن ماژول alu در مدلسیم انجام شد، بعد از توضیح کوتاهی در باب پیادهسازی آن، به سراغ کارهای صورت گرفته در این جلسه میرویم.

۱- پیادهسازی ماژول alu:


با توجه به صورت سوال، ماژول alu را پیادهسازی کردیم. طوریکه ورودی آن، دو تا عدد هشت بیتی علامت دار به همراه یه بیت Operation باشد، و همچنین خروجی آن نیز یک عدد هشت بیتی خروجی به همراه سه بیت گفته شده دیگر باشد. سپس به ازای تمام خروجیهای ممکن، operation یک سیگنال تعریف کردیم و هرکدام از این سیگنالهای مورد نظر را به نحو گفته شده پر کردیم. سپس با توجه به اینکه ورودی assign چه حالتی داشته است، یکی از این سیگنالها را به خروجی assign کردیم. کدهای مربوطه در فایل مربوط به جلسه قبلی نیز قرار داده شده است، اما دوباره آنها را در اینجا میآوریم:

```
library IEEE;
       use IEEE.STD LOGIC 1164.all;
       use ieee.numeric_std.all
pentity alu is
port(
    op : in STD_LOGIC_VECTOR(2 downto 0);
    a,b : in SIGNED(7 downto 0);
    c: out SIGNED(7 downto 0);
            OV, Cout, Sign : OUT std_logic
     );
end alu;
14 =architecture bhv of alu is
           - Component Declaration for the Unit Under Test (UUT)
       signal a plus b, a minus b, a and b, a or b, a xor b, a not, a one shift right, b one shift left, z res : SIGNED(7 downto 0);
            a plus b <= a + b:
            a_minus_b <= a - b;
a_or_b <= a or b;
            a_xor_b <= a xor b;
a_and_b <= a and b;
a_not <= not a;
            a_one_shift_right <= a srl 1;
b_one_shift_left <= b sll 1;</pre>
19 | begin
              a_plus_b <= a + b;
              a_minus_b <= a - b;
a_or_b <= a or b;
              a_xor_b <= a xor b;
              a_and_b <= a and b;
              a_not <= not a;
              a one shift right <= a srl 1;
              b_one_shift_left <= b sl1 1;
              z_res <= a_plus_b when op = "000" else
                  a minus b when op = "001" else
a_and b when op = "010" else
a_or_b when op = "011" else
a_xor_b when op = "100" else
a_not when op = "100" else
a_not when op = "101" else
a_one_shift_right when op = "110" else
32
33
34
35
36
37
38
                   b_one_shift_left when op = "111";
              Cout <= ((a(7) and b(7) and (not z_res(7))) or ((not a(7)) and (not b(7)) and z_res(7))) when op = "000" else
39
40
                      ((a(7) and (not b(7)) and z_res(7)) or ((not a(7)) and b(7) and (not z_res(7)))) when op = "001" else '0';
              z <= z res(7 downto 0);
              OV \le (a(7) \text{ and } b(7) \text{ and (not } z_{res}(7))) or ((not a(7)) \text{ and (not } b(7)) \text{ and } z_{res}(7))) when op = "000" else
                      ((a(7) and (not b(7)) and z_res(7)) or ((not a(7)) and b(7) and (not z_res(7)))) when op = "001" else '0';
44
45
              Sign <= z_res(7);
46 end bhv;
```

در نوشتن فایل تستبنچ به یک چالش برخورد کردیم و آن هم نحوه ورودی دادن برای ورودیهای signed بود. که برای آن با توجه به سرچهای صورت گرفته، دیدیم باید مقدار ورودی را برحسب int به تابعی برای تبدیل int به unsigned دهیم که در ادامه کدهای مربوط به این بخش نیز قرار گرفته است. حال در ادامه کدهای فایل مربوط به تستبنچ را قرار میدهیم:


```
52
                                                                   wait for 50 ns:
       library IEEE;
 2
        use IEEE.STD LOGIC 1164.all;
                                                          53
                                                                    a <= to signed(60, 8);</pre>
 3
       use ieee.numeric_std.all;
                                                          54
                                                                    b <= to signed(-50, 8);
                                                          55
                                                                    op <= "000";
5
     ENTITY tb alu IS
                                                          56
                                                                   wait for 50 ns;
      END th alu;
                                                                   a <= to signed(-90, 8);</pre>
                                                          57
                                                         58
                                                                  b <= to signed(30, 8);</pre>
     ARCHITECTURE behavior OF tb_alu IS
                                                                  op <= "000";
                                                                  wait for 50 ns;
10
         -- Component Declaration for the Unit Under Test
11
                                                          61
     COMPONENT alu
PORT(
                                                          62
12
                                                                   -- - Operation
13
                                                          63
                                                                   a <= to signed(40, 8);</pre>
           op : in STD_LOGIC_VECTOR(2 downto 0);
14
                                                          64
                                                                   b <= to signed(50, 8);</p>
           a,b : in SIGNED(7 downto 0);
15
                                                                   op <= "001";
                                                          65
            s: out SIGNED (7 downto 0);
16
                                                          66
                                                                   wait for 50 ns;
17
           OV, Cout, Sign : OUT std_logic
                                                          67
                                                                   a <= to signed(60, 8);</pre>
18
       -);
                                                          68
                                                                  b <= to signed(-50, 8);
19
       - END COMPONENT;
                                                          69
                                                                  op <= "001";
20
                                                          70
                                                                   wait for 50 ns;
         -- Inputs & Outputs
21
        signal a, b, s : SIGNED(7 downto 0);
                                                          71
                                                                   a <= to_signed(-90, 8);</pre>
22
23
         signal op : STD LOGIC VECTOR(2 downto 0);
                                                          72
                                                                   b <= to signed(30, 8);</p>
24
        signal OV, Cout, Sign : STD_LOGIC;
                                                          73
                                                                   op <= "001";
25
        -- appropriate port name
                                                          74
                                                                   wait for 50 ns;
26
                                                          75
                                                                   a <= to_signed(-90, 8);</pre>
27
                                                                  b <= to signed(50, 8);
                                                          76
28
                                                                  op <= "001";
                                                          77
29
         -- Instantiate the Unit Under Test (UUT)
                                                         78
                                                                  wait for 50 ns;
20
     uut: alu PORT MAP (
                                                         79
31
        op => op,
32
        a ⇒ a.
                                                          80
33
        b => b,
                                                          81
                                                                   -- & operation
34
        s => s.
                                                          82
                                                                   a <= to signed(25, 8);
35
        OV => OV.
                                                          83
                                                                   b <= to signed(67, 8);</p>
36
         Cout => Cout,
                                                                   op <= "010";
                                                          84
        Sign => Sign
27
                                                         85
38
                                                         86
                                                                   -- | operation
39
                                                         87
                                                                    op <= "011";
40
         -- Stimulus process
     stim_proc: process
41
                                                         88
42
        begin
                                                         89
                                                                   -- XOR operation
                                                                   op <= "100";
43
                                                          90
44
        -- + Operation
                                                          91
45
        a <= to signed(40, 8);</p>
                                                          92
                                                                    -- ~ operation
46
        b <= to signed(57, 8);
                                                          92
                                                                   op <= "101";
        op <= "000";
47
                                                         94
        wait for 50 ns;
48
                                                         95
                                                                   -- >> operation
49
        a <= to_signed(60, 8);</pre>
                                                                   op <= "110";
                                                         96
50
        b <= to signed(90, 8);
                                                         97
51
        op <= "000";
52
        wait for 50 ns;
                                                         98
                                                                   -- << operation
53
        a <= to signed(60, 8);</pre>
                                                                   op <= "111";
                                                         99
        b <= to signed(-50, 8);
54
                                                         100
55
        op <= "000";
                                                         101
56
         wait for 50 ns:
                                                        102
                                                                   end process;
57
        a <= to signed(-90, 8);</pre>
                                                        102
58
       b <= to signed(30, 8);</pre>
                                                        104
                                                                 -END:
       op <= "000";
59
                                                        105
       wait for 50 ns:
```

در ادامه نتیجه حاصل از شبیهسازی را قرار میدهیم:




۱- پیادهسازی شبیهسازی پروتئوس برای ماژول ALU:


حال به سراغ دیگر کارهای صورت گرفته در این جلسه می رویم. در این جلسه بعد از اینکه مقداری به بقیه بچهها کمک کردیم و کارهای چند نفر را تحویل گرفتیم، به سراغ تسک بعدی رفتیم. در این جلسه از ما خواسته شده بود تا از ماژول آماده alu در پروتئوس استفاده کنیم و چند تا از ورودیهای ممکن را ب آن بدهیم و در دو حالت آن را تست کنیم. در ادامه عکسهای مربوط به این فعالیت را خواهیم آورد. ابندا عکس مربوط به شاتیک مدار را می آوریم که به صورت زیر می باشد:




حال در ادامه به سراغ اعمال ورودیهای مختلف operation یا همان؟ (در اینجا S میباشد) میرویم و برای هر دو حالت operation و operation خروجی مورد نظر را قرار خواهیم داد. همچنین شایان ذکر است که برای استفاده از این ماژول (ماژول 74HC181) ابتدا سرچ کردیم و سپس چند فایل پیدیاف برای دیتاشیت ابن ماژول پیدا کردیم و سپس با کمک گرفتن از آن و همچنین کمکهای استاد، به پیادهسازی آن پرداختیم. در ادامه عکس حالتهای مختلف operation در خروجیهای متناظر با آن قرار داده شده است:


• ورودى 0000:







ورودى 0001:







ورودى 0010:







• ورودی 0011؛







• ورودی 0100: • Arithmetic:







• ورودی 0101: Arithmetic ۰:







• ورودی 0110: Arithmetic ۰:







• ورودی 0111: • Arithmetic ص






• ورودی 1000: Arithmetic ۰:







• ورودی 1001: Arithmetic ۰:




:Logic o




• ورودی 1010: Arithmetic ۰:







• ورودی 1011:




:Logic o





• ورودی 1100: • Arithmetic ص







• ورودی 1101: Arithmetic ۰:







• ورودی 1110: Arithmetic ۰:





• ورودی 1111: Arithmetic ۰:





گزارش بستن مدار alu (تراشه 74181 LS):

در تسک بعدیای که انجام دادیم، سپس به سراغ پیادهسازی مداری رفتیم که در آن از تراشه 74181 LS استفاده شده بود. در این مرحله، ابتدا مطابق با آزمایشهای قبلی، بردبورد را متصل کردیم و منبع تغذیه و ولتاژ GND را به آن متصل کردیم، همینطورولتمتر را نیز متصل کردیم. سپس به تعداد چهار تا LED برداشتیم و متصل کردیم به خروجیها تا در صورت یک شدن هر خروجی، متوجه یک شدن آن بشویم و همچنین قبل از متصل کردن خروجیها به LEDها، یک مقاومت قرار دادیم تا LEDها آسیب نبینند. سپس پس از متصل کردن مدار، آن را برای دو تا وردی مختلف تست کردیم و نتیجه را چک کردیم که درست بود.

آموختههای این جلسه:

در این جلسه نحوه کارکردن با تراشههای سطح بالاتری مانند ALU، یادگرفیتم و یادآوری شد. سپس استفاده از شیتهای هرکدام از این ماژولها و نحوه عملکردشان آشنا شدیم. همچنین استفاده از المانهای مختلف در پروتئوس را یادگرفتیم و نحوه متصل کردن آن را نیز از روی شیت متناظر با آن دیدیم. همچنین در این جلسه نحوه استفاده از ورودی داینامیک در پروتئوس (ورودیهای logic state) را یاد گرفتیم و در مدار از آن استفاده کردیم و کار را به مقدار خیلی زیادی راحت تر کردیم.