

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

پایاننامه کارشناسی مهندسی نرمافزار

# تحلیلی بر عملکرد حافظه مشترک تحت بارهای کاری چند منظوره در پردازندههای گرافیکی

نگارش پارسوآ خورسند رحیمزاده

استاد راهنما دکتر حمید سربازی آزاد

۴ تیر ۱۳۹۶

### @title

#### چکیده

در پردازندههای گرافیکی روی هر چندپردازنده جریانی یک واحد حافظه اختصاصی برای نگهداری دادههای مربوط به فضای آدرس دهی مشترک ریسمانهای در حال اجرا تعبیه شدهاست. فضای این حافظه به بلوکهای هر چندپردازنده به طور جداگانه تخصیص می یابد و میان ریسمانهای هر بلوک به طور مشترک استفاده می شود.

حافظه مشترک به برنامه نویس اجازه می دهد تا اطلاعات مورد نیاز برای اجرای هر بلوک از ریسه های برنامه را روی چند پردازنده جریانی شامل آن ها ذخیره کند. حافظه مشترک به دلیل ظرفیت و در نتیجه مساحت کم و نیز قرار گرفتن روی تراشه چند پردازنده زمان دسترسی بسیار پایینی (در حد چند کلاک) دارد. به این ترتیب برنامه نویس می تواند بخشی از داده را که احتمال می دهد قرار است در باز زمانی فعلی با نرخ بالا مورد دسترسی قرار گیرد را روی این حافظه بارگذاری کند تا دسترسی به آن با سربار کم امکان پذیر باشد.

در نسلهای اولیه پردازندههای گرافیکی، حافظهمشترک به عنوان راه حلی برای مدیریت پیچیدگیهای ناشی از زمان دسترسی غیرقابل پیشبینی حافظه اصلی مورد پیادهسازی قرار گرفت. چنین رویکردی در کاربردهای گرافیکی که نیاز به تضمین نرخ فریم ثابتی وجود دارد از توجیه پذیری بالایی برخوردار است.

در ادامه نتایج تحلیل روی عملکرد و میزان کاربرد حافظه مشترک در بارهای کاری محاسباتی ارائه می شود و در نهایت راهکارهایی برای بهبود کارایی این مدل حافظه پیشنهاد می گردد.

**کلمات کلیدی:** پردازندههای گرافیکی عاممنظوره، حافظه مشترک، کارایی، زمان دسترسی، فرکانس، موازات سطح ریسمان.

# فهرست مطالب

به ا	۱ مق <i>د</i> ه
پردازندههای چندهستهای	١.١
پردازندههای گرافیکی	۲.۱
	٣.١
ىيم پايە	۲ مفاه
	1.7
۱.۱.۲ چگالی توان	
۲.۱.۲ دیوار حافظه	
پردازندههای چندهستهای به عنوان یک راهحل	7.7
پردازندههای گرافیکی عاممنظوره	٣. ٢
'. Z	4.7
مای پیشین	۳ کاره
زه و شهود ۱۵	۴ انگی
	1.4
حافظه مشترک	7.4
شبيه ساز GPGPUSim شبيه ساز	4.4
۱.۳.۴ ثبت دسترسیها به حافظه در شبیهساز	
بارهای کاری مورد استفاده	4.4
. و ت و ق و و . ۱.۴.۴ دسترسی به حافظه مشترک در بارهای کاری مورد بررسی و انگیز اولیه . ۱۸	
معماری جایگزین پیشنهادی	۵.۴
ح د رسي	۵ نتایج

22	جمع آوری داده	١.۵	
74	عملکرد حافظه نهان برای آدرسهای حافظه اصلی پردازنده گرافیکی	۲.۵	
4	عملکرد حافظه نهان برای آدرسهای حافظه مشترک	٣.۵	
۴.	۱.۳.۵ بررسی بهبود نرخ دستور در واحد زمان		
٣٣	ندی و کارهای آینده	جمعب	۶
۳۵		نابنامه	کت

# فهرست تصاوير

٢	پیش بینی رشد چگالی توان پردازندهها	١.١
۴	ساختار داخلی یک چندپردازنده جریانی در معماری Kepler	۲.۱
١.	تبعیت رشد تعداد ترانزیستورها از قانون مور	١.٢
١١	شکاف بین عملکرد حافظه و پردازنده	۲. ۲
١١	سلسله مراتب حافظه در یک پردازنده امروزی	٣. ٢
١٢	شکاف بین عملکرد پردازنده مرکزی و پردازنده گرافیکی در محاسبات عددی	4.7
١٧	همبستگی نرخ IPC میان شبیهساز و سختافزار نسل IPC	1.4
	روند رشد نرخ برخورد با افزایش اندازه حافظه نهان برای بارکاری NN از پکیج	۱.۵
78		
	روند رشد نرخ برخورد با افزایش اندازه حافظه نهان برای بارکاری SAD از پکیج	۲.۵
۲٧	پاربویل	
	روند رشد نرخ برخورد با افزایش اندازه حافظه نهان برای بارکاری Leukocyte	٣.۵
۲۸	از پکیج رودینیا	
٣.	نرخ IPC برای اندازههای متفاوت حافظه نهان بنچمارک ISPASS	۴.۵
۲۱	نرخ IPC برای اندازههای متفاوت حافظه نهان بنچمارک پاربویل	۵.۵
٣١	نرخ IPC برای اندازههای متفاوت حافظه نهان بنچمارک رودینیا	۶.۵

### ۱ مقدمه

بر اساس قانون مور ۱ چگالی ترانزیستورهای تراشههای نیمهرسانا ۲ پس از گذشته به طور تقریبی هر هجدهماه، دو برابر می شود. در نتیجه می توان گفت که پردازنده ها کوچکتر، چگال تر و قدر تمندتر می شوند. بر اساس این قانون حداکثر فرکانس کاری پردازنده ها نیز قابل افزایش به نظر می رسد. اما به دلایل گوناگون روند افزایش فرکانس کاری پردازنده ها در سالهای اخیر با کندی مواجه شده است. با ادامه روند افزایش فرکانس پردازنده ها، پیش بینی می شد که تا حوالی سال ۲۰۰۵ میلادی چگالی توان تراشه ها به سطح راکتورهای هسته ای برسد.

### ۱.۱ پردازندههای چندهستهای

علی رغم پیشرفت چشمگیر قدرت محساباتی سخت افزارها و نیز نزدیک شدن به موانع عملی و فیزیکی برای افزایش فرکانس کاری آنها، نیاز به بهبود عملکرد  $^{7}$  تراشه ها برای پشتیبانی از نیاز مندی های جدید نرم افزار (به طور خاص رابط کاربری گرافیکی) و نیز انجام ها پردازش رو مجموعه داده های  $^{7}$  گسترده احساس می شد. در حدود سال  $^{7}$  میلادی اینتل با معرفی پردازنده های با معماری NetBurst انتظار دستیابی به فرکانس کاری  $^{7}$  10Ghz را داشت اما در عمل به علت مشکلات گرما و توان مصرفی عملیات این چیپها فرکانس های بالای  $^{7}$  4Ghz بدون استفاده از سیستم های خنک کننده بزرگ و پیچیده (معمولا مبتنی بر آب) امکان پذیر نبود.


در این میان ایده پردازندههای چندهستهای به عنوان راه حلی برای افزایش کارایی ارائه شد. با توجه به اینکه در این فرکانس کاری پردازنده افزایش نمیابد، پارامترهای توان مصرفی و در نتیجه چگالی توان نیز تغییر شگرفی نمی کنند ولی چنانچه محسابات را بتوان به قسمتهایی با قابلیت موازی سازی

<sup>&#</sup>x27; Moore's Law

Y Semiconductor

<sup>&</sup>quot;Performance

<sup>\*</sup>Dataset



شکل ۱.۱: پیشبینی رشد چگالی توان پردازندهها

تقسیم کرد می توان زمان اجرا را به طور قابل توجهی کاهش داد. میزان ایده آل بهبود عملکرد محاسبه در این حالت از قانون امدال  $^{0}$  پیروی می کند.

لازم به ذکر است که تا قبل از ظهور پردازندههای چندهستهای با تعریف امروزی گاها از چند پردازنده مرکزی مستقل برای انجام محاسبت استفاده می شد. در این معماری هر پردازنده عملا یک چیپ جداگانه بود که به واسطه یک باس  $^{9}$  مشترک به مادربورد و حافظه اصلی متصل می شد. این استقلال فیزیکی پردازنده ها مشکلات مختلفی ایجاد می کرد که در معماری های جدیدتر با قراردادن چند هسته  $^{7}$  پردازشی داخل یک تراشه تا حدی برطرف شده است.

<sup>&</sup>lt;sup>a</sup>Amdahl's law

<sup>&</sup>lt;sup>9</sup>Bus

 $<sup>^{\</sup>mathsf{v}}\mathbf{Core}$ 

### ۲.۱ پردازندههای گرافیکی

تاریخچه پردازنده های گرافیکی به حدود سالهای دهه ۷۰ میلادی بازمیگردد، زمانی که واحدهای سخت افزاری جداگانه برای بهبود عملکرد رایانه در اجرای بازی ها استفاده می شد. نسخه های اولیه چنین پردازنده هایی چیزی عملا گسترش جزیی معماری پردازنده های برداری ۸ برای کاربردهای گرافیکی بودند. در چنین پردازنده هایی که به طور خاص برای پردازش سیگنال و داده های در قالب ماتریس و آرایه طراحی شده بودند، تعداد زیادی واحد ریاضیاتی ۹ به طور همزمان دستورات یکسانی را روی قسمت های مختلف داده ورودی اجرا می کردند. این رویکرد که به اصطلاح مدل دستور واحد و داده های متفاوت ۱۰ نامیده می شود به طور خاص در محاسبات جبر خطی ۱۱ سودمند است.

پردازندههای گرافیکی در ابتدا سختافزارهایی با عملکرد ثابت ۱۲ بودند و امکان برنامهپدیری ۱۲ نداشتند. با افزایش قدرت پردازندههای گرافیکی طی نسلهای متمادی و آشکار شدن پتانسیل این روش پردازش برای کاربردهایی خارج از حوزه گرافیک و بازیهای رایانهای، به مرور زمان قابلیت برنامهپذیری نسبی به این سختافزارها اضافه شد و امروزه واسطهای نرمافزاری سطح بالای قدرتمندی مانند کودا ۱۴ توسعه داده توسط شرکت Nvidia و OpenCL برای منظور پیادهسازی برنامههای موازی عاممنظوره روی این تراشهها در دسترس هستند.

یک پردازنده گرافیکی به طور معمول متشکل است از تعدادی چندپردازنده  $^{10}$  که به صورت موازی دستورات (نه لزوما یکسان) را اجرا میکنند. به عنوان مثال پردازنده گرافیکی Nvidia Tesla K40 دستورات (نه لزوما یکسان) را اجرا میکنند. به عنوان مثال پردازنده گرافیکی Kepler از ۱۹ چندپردازنده جریانی  $^{10}$  هر کدام با ۱۹۲ هسته پردازشی عدد طبیعی  $^{10}$  ،  $^{10}$  و ۳۲ واحد انتقال داده  $^{10}$  تشکیل یافته است. این هسته ها به ۱۲ مجموعه دستور واحد و دادههای متفاوت تقسیم می شود که هریک می توانند به طور مستقل دستور واحدی را روی داده و رودی خود اجرا کند. همچنین هر چندپردازنده جریانی دارای یک واحد

<sup>&</sup>lt;sup>^</sup>Vector Processor

<sup>&</sup>lt;sup>4</sup>Arithmetic Logic Unit

<sup>&</sup>quot;Single Instruction, Multiple Data (SIMD)

<sup>&#</sup>x27;'Linear Algebra

<sup>\&#</sup>x27;Fixed-Function

<sup>\\*</sup>Programmability

<sup>&</sup>lt;sup>\f</sup>CUDA: Compute Unified Device Architecture

 $<sup>^{\</sup>text{\ensuremath{}^{\baselineskip}}} Multiprocessor$ 

<sup>&</sup>lt;sup>19</sup>Streaming Multiprocessor (SM)


<sup>\`</sup>Integer

<sup>&#</sup>x27;'Floating Point

<sup>&#</sup>x27;4Load/Store Unit

حافظه مشترک <sup>۲۰</sup> میان تمام هستههای پردازشی خود است که برای ذخیره دادههای مورد نیاز در پردازش فعلی و عدم نیاز به بارگیری <sup>۲۱</sup> آنها از حافظه اصلی در حین اجرا استفاده می شود.

در چنین معماری که با نام دستور واحد و ریسه های متعدد <sup>۲۲</sup> بازاریابی می شود تعداد زیادی ریسه به طور همزمان روندهای اجرایی متفاوتی را روی داده اعمال می کنند. یک پردازنده گرافیکی با معماری کیلر می تواند ۲۸۸۰ ریسه را به صورت موازی اجرا کند.



شکل ۲.۱: ساختار داخلی یک چندپردازنده جریانی در معماری Kepler

به لطف وجود چنین ظرفیت موازی سازی گستردهای در پردازندههای گرافیکی زمان اجرای محاسبات روی آنها به شکل قابل توجهی کاهش می یابد. اما به دلایل مختلف مانند وابستگی دادهای

<sup>&#</sup>x27;Shared Memory

 $<sup>^{&</sup>quot;}$ Fetch

YYSingle Instruction, Multiple Threads (SIMT)

بین دستورات، عدم قابلیت موازیسازی همه بخشهای پردازش، رفتارهای مختلف <sup>۲۳</sup> ریسهها و در دستورات تصمیمگیری <sup>۲۴</sup> و همچنین تاخیرهای دسترسی به حافظه کارای پردازنده گرافیکی در شرایط واقعی بسیار پایینتر از مقدار آن روی کاغذ است.

### ٣.١ ساختار ياياننامه

در ادامه و پس از پایان مقدمه، در فصل دوم مفاهیم پایهای در طراحی پردازندههای چندهستهای و به خصوص پردازندههای گرافیکی و به خصوص ساختاربندی حافظه در این تراشهها را بررسی میکنیم. فصل سوم مروری بر کارهای پیشین در موضوع پایاننامه خواهد بود. در فصل چهارم شهود و انگیزههای اولیه برای این مطالعه را بررسی میکنم فصل پنجم را به معرفی شبیهساز و بررسی نتایج حاصل از شبیهسازی اختصاص میدهیم. در نهایت در فصل ششم به جمع بندی و بررسی کارهای آتی می پردازیم.

<sup>&</sup>lt;sup>۱</sup>Divergence

YFDecision Making

# ۲ مفاهیم پایه

در این فصل ابتدا مروری کلی بر مفاهیم پردازندههای چندهستهای و دلایل روی آوردن به این پردازندهها خواهیم داشت. در ادامه به بیان کلیاتی در مورد پردازندههای گرافیکی و معماری و مدل برنامهسازی آنها خواهیم پرداخت.

## ۱.۲ دلایل روی آوردن به پردازندههای چندهستهای

زمانی که اندازه مشخصه ا تزانزیستورها با فاکتور k کاهش می یابد، به دلیل کوتاه تر شدن سیمها و کاهش اندازه خازن در گیتها آ، فرکانس کلاک آ نیز با فاکتور k قابل افزایش است. همچنین تعداد ترانزیستورهای موجود در واحد سطح با فاکتور  $x^2$  و اندازه قالب آ ترازیستورها نیز با فاکتور k قابل افزایش می یابد. در چنین شرایطی قدرت پردازشی نیز به صورت تئوری با فاکتور  $k^4$  افزایش می یاد. هرچند در عمل به دلیل مواردی مانن توازی پنهان k یا رفتار غیرقابل پیش بینی حافظه نهان  $k^3$  این فاکتور به طور عملی در مرتبه  $k^3$  افزایش می یابد. به این نسبتها قانون دانار گفته می شود  $k^3$  با این اوصاف به نظر می رسد که با معرفی هر نسل جدید پردازنده ها با اندازه مشخه کوچکتر باید شاهد بهبود شگرف در عملکرد نرم افزارها باشیم. اما در عمل این رشد با موانعی روبه روست که در ادامه به آن ها می پردازیم.

<sup>&#</sup>x27;Feature Size

<sup>&#</sup>x27;Gate

<sup>&</sup>lt;sup>™</sup>Clock

<sup>\*</sup>Die

 $<sup>^{\</sup>mathtt{d}}HiddenParallelism$ 

<sup>&</sup>lt;sup>5</sup>Dannar Scaling (MOSFET Scaling)

### ۱.۱.۲ چگالی توان

چگالی توان  $^{V}$  به شکل میزان توان (نرخ انتقال انرژی) بر واحد حجم تعریف می شود. میزان مصرف توان در تراشه ها به نرخ تغییر وضعیت گیت ها، یعنی نرخی که در آن خروجی یک گیت از صفر به یک تغییر می کند، بستگی دارد. به این دلیل به اصطلاح گفته می شود که تراشه ها نرخ توان مصرفی پویا دارند. با توجه به توضیح فوق انتظار می رود که نرخ توان مصرفی با افزایش فرکانس به طور خطی افزایش پیدا کند. با توجه به افزایش نمایی فرکان پردازنده ها در سال های پایانی دهه  $^{O}$  و اوایل قرن اکتام، انتظار می رفت چگالی توان پردازنده ها در صورت حفظ این نرخ رشد تا سال  $^{O}$  میلادی به  $^{O}$  به  $^{O}$  و اوایل قرن به به توان پر سانتی متر مربع یعنی چیزی در حدود چگالی توان در سطح خورشید برسد. واضح است که تراشه های نیمه رسانا در چنین وضعیتی تبخیر خواهند شد.

#### ۲.۱.۲ دیوار حافظه

به طور معمول هر دسترسی به حافظه اصلی  $^{\Lambda}$  در حدود صدها سیکل کلاک زمان می برد. به طور مثال پردازنده ممکن است برای اجرای محاسبه ای که چند کلاک طول بکشد صدها کلاک منتظر دریافت داده و نوشتن مجدد آن در حافظه بماند. به طور میانگین در سالهای گذشته فرکانس حافظه هر شش سال دوبرابر می شد در حالی که که در تبیعت از قانون مور فرکانس پردازنده هر دو سال دو برابر می شد. این تفاوت در نرخ رشد سبب ایجاد یک شکاف بزرگ میان عملکرد پردازنده و حافظه می شود و حافظه را به گلوگاهی  $^{\rm P}$  برای عملکرد سیستم تبدیل می کند و تاثیر افزایش فرکانس پردازنده را به شدت کاهش می دهد. معماران سخت افزار با بهره گیری از ایده ها و روش های مختلف از جمله استفاده از چندین لایه حافظه نهان و بهینه سازی هایی مانند بارگذاری با تاخیر  $^{\rm N}$  و کپی هنگام نوشتن استفاده از چندین لایه حافظه نهان و بهینه سازی هایی مانند بارگذاری با تاخیر  $^{\rm N}$  و کپی هنگام نوشتن استفاده از دید پردازنده دارند اما در نهایت مشکل همچنان باقی است. شکل  $^{\rm N}$  شکاف بین عملکرد پردازنده و حافظه اصلی را در سال های گذشته نشان می دهد.

<sup>&</sup>lt;sup>v</sup>Power

<sup>&</sup>lt;sup>^</sup>Random Access Memory (RAM)

<sup>&</sup>lt;sup>4</sup>Bottleneck

<sup>&#</sup>x27;Lazy Writeback

<sup>&#</sup>x27;'Copy on Write

### ۲.۲ پردازندههای چندهستهای به عنوان یک راهحل

در زمانی که افزایش فرکانس پردازنده ها دیگر ممکن به نظر نمی رسد، مهندسان ایده استفاده از چند پردازنده روی یک تراشه را برای بهبود عملکرد مطرح کردند. با توجه به اینکه کارایی یک پردازنده با فرکانس کاری و تعداد هسته های آن متناسب است، با افزایش تعداد هسته و ثابت نگه داشتن فرکانس می توانیم به عملکرد بهتری برسیم. با پذیرفته شدن این معماری توسط تولید کنندگان مطرح مانند Intel و AMD از آن به بعد:

- چگالی ترانزیستورها میتواند مانند قبل هر دو سال دو برابر شود
- فركانس پردازندهها افزايش نميابد (بعضا شاهد كاهش فركانس براى ملاحظات توان مصرفي هستيم)
  - به جای دو برابر کردن فرکانس تمرکز روی دو برابر کردن تعداد هستههای پردازشی است

# ۳.۲ پردازندههای گرافیکی عاممنظوره

به پردازنده های گرافیکی که قابلیت برنامه ریزی داشته باشد پردازنده گرافیکی عام منظوره ۱۲ گفته می شود. امروزه عمده کاربرد این پردازنده ها در محاسبات سنگین، شکستن رمزها، ارزهای رمزنگاری شده ۱۳ و شبیه سازی های علمی است.

بر خلاف پردازندههای مرکزی که برای اجرای سیستم عامل و سوییچ کردن ۱۴ بین تعداد زیادی پردازه ۱۵ اجرا و پنهان کردن تاخیرهای حافظه برای حفظ پاسخگویی حداکثری طراحی شدهاند، پردازندههای گرافیکی با هدف حداکثر سرعت در محاسبات تولید می شوند و بسیاری از پیچیدگیهای داخلی پردازنده مرکزی را از معماری خود حذف می کنند. شکل ۴.۲ شکاف بین عملکرد این دو سخت افزار را در محاسبات روی اعداد ممیزدار نشان می دهد.

## ۴.۲ استفاده از پردازنده گرافیکی برای مسائل عاممنظوره


<sup>&#</sup>x27;'General Purpose Graphics Processing Unit

<sup>&</sup>lt;sup>17</sup>Cryptocurrency


<sup>&#</sup>x27;\*Context Switching

۱۵Process


### Microprocessor Transistor Counts 1971-2011 & Moore's Law




شكل ١٠٢: تبعيت رشد تعداد ترانزيستورها از قانون مور



شكل ۲.۲: شكاف بين عملكرد حافظه و پردازنده



شکل ۳.۲: سلسله مراتب حافظه در یک پردازنده امروزی



شکل ۴.۲: شکاف بین عملکرد پردازنده مرکزی و پردازنده گرافیکی در محاسبات عددی

# ۳ کارهای پیشین

در این فصل به طور اجمالی به بررسی مطالعات انجام شده روی موضوع این پایاننامه میپردازیم. از آنجا که تاثیر حافظه مشترک در محدود کردن عملکرد پردازنده گرافیکی، به خصوص موازات سطح ریشه و تعداد دستورالعمل در کلاک به اندازه سایر عوامل از جمله رجیستر فایل، حافظه نهان و واگرایی پرش نیست، مطالعاتی محدودی روی این موضوع انجام شده است و مقالات کمی را می توان یافت که ایده های جدید در این زمینه مطرح کنند.

از جمله مقالات چند سال گذشته در مورد تاثیر حافظه مشترک و تاثیر آن عملکرد پردازندههای گرافیکی میتوانی به [11] ، [11] ، [11] و [11] اشاره کرد. این مقالات بیشتر به مبحث عدم استفاده مناسب از حافظه مشترک به علت تلاقی دسترسی به بانکهای حافظه و وجود متغیرها و دادههای مشترک بین چند ریسه در آن اشاره کرد.

رویکرد ما در این پایاننامه بررسی تاثیر حافظه مشترک در بارهای کاری محاسباتی عاممنظوره و امکان جایگزینی این حافظه با راهکاری بهینهتر در سخت افزارهای طراحی شده برای محاسبات سرعت بالا بوده است. چنین دیدی هرگز در مطالعات انجام شده تا به امروز مورد توجه قرار نگرفته است، از این رو امیدواریم توانسته باشیم ایدههای جدید وارد این حوزه کنیم.

<sup>&</sup>lt;sup>\</sup>Underutilization

# ۴ انگیزه و شهود

در این فصل ابتدا به بررسی وظایف حافظه مشترک و کاربردهای آن در پردازشهای مختلف می پردازیم و سپس روشهای پیشنهادی خود را برای اندازهگیری عملکرد آن تحت بارهای کاری علمی و نتایج به دست آمده را بررسی میکنیم.

در ادامه روشی برای بهبود عملکرد کلی تراشه گرافیک با تکیه بر تغییر معماری حافظه مشترک پیشنهاد میدهیم و شهودی برای تاثیرگذار بودن این رویکرد ارائه میکنیم.

### ۱.۴ حافظه چرکنویس

حافظه چرکنویس ا به حافظهای اطلاق می شود که نتایج میانی محاسبات را نگهداری می کند. scratchpad معمولا نزدیک ترین واحد حافظه به ALU پس از رجیسترهاست و قادر به دسترسی مستقیم به حافظه اصلی ۱ است. از آنجا که عمده نتایج میانی در محاسبات سنگین در پایان دور ریخته می شوند استفاده از حافظه اصلی (و به تبع آن حافظه نهان) برای ذخیره سازی آنها به علت سرعت کم و نیز احتمال تاثیر منفی بر سایر دستورات در حال اجرا (مصرف حافظه نهانی که می توانست به آنها اختصاص پیدا کند) ضرورتی ندارد و در عوض از یک حافظه سریعتر داخلی به این منظور استفاده می شود.

مزیت دیگر این واحد حافظه زمان دسترسی قابل پیش بینی به آن است، زیرا داده قبل از رسیدن به پردازشگر از لایههای حافظه نهان عبور میکند و در زمان ثابتی قابل دسترسی است.

<sup>&#</sup>x27;Scratchpad Memory

<sup>&</sup>lt;sup>7</sup>Direct Memory Access (DMA)

### ۲.۴ حافظه مشترک

در پردازنده های مبتنی بر معماری کودا، به هر چندپردازنده جریانی حافظه ای به عنوان حافظه مشترک اختصاص داده می شود که عملا نقش همان چرک نویس را بازی می کند. برنامه نویس می تواند از این حافظه برای ذخیره نتایج میانی و وضعیت فعلی پردازش و یا به عنوان یک کپی سریع تر از حافظه اصلی استفاده کند. به عنوان مثال در معماری فرمی هر چندپردازنده دارای یک واحد حافظه ۶۴ کیلوبایتی است که بستگی به نیاز می تواند ۱۶ یا ۴۸ کیلوبایت از آن را در ابتدای اجرای کرنل به عنوان حافظه مشترک استفاده کند.

### ۳.۴ شبیهساز GPGPUSim

GPGPUSim یک شبیه ساز نوشته شده به زبان ++ برای شبیه سازی عملکرد پردازنده های گرافیکی است. با اینکه تاکید اصلی در طراحی این شبیه ساز برای مطابقت آن با معماری CUDA بوده است، اما این شبیه ساز به صورت داخلی از مدل انتزاعل قابل انعطافی استفاده می کند که می تواند در صورت لزوم برای شبیه سازی سخت افزارهای دیگر تولید کنندگان هم مورد استفاده قرار بگیرد. این شبیه ساز نرخ دستور بر کلاک  $\pi$  تقریبا یکسان (با همبستگی حدود ۹۸ درصد با سخت افزار کودا) نشان می دهد و به از این جهت برای سنجش عملکر پردازنده گرافیکی بسیار مناسب به نظر می رسد. شکل  $\pi$  این رفتار شبیه ساز را نشان می دهد . بحث بیشتر در مورد جزیبات داخلی این شبیه ساز خارج از حوصله این نوشتار است.


### ۱.۳.۴ ثبت دسترسیها به حافظه در شبیهساز

instruc- برای ثبت دسترسی ها به حافظه لازم است تغییرات را داخل کد شبیه ساز اعمال کنیم. فایل cuda- برای ثبت دسترسی های حافظه است. روند tions.cc در پوشه tions.cc شامل کدهای مربوط به مدیریت دسترسی های حافظه است. روند اجرای تمام دستورات خواندن  $touthap{a}$  و نوشتن  $touthap{a}$  به سطوح مختلف حافظه، چه به عنوان دستور مستقل و چه به عنوان بخشی از یک دستور دیگر (مانند دسترسی به ثباتها) از توابع تعریف شده داخل این فایل می گذرد. موارد زیر را برای هر دسترسی ثبت می کنیم:

<sup>&</sup>quot;Instructions Per Clock (IPC)

<sup>\*</sup>Read

۵Write



شكل ۱.۴: همبستگى نرخ IPC ميان شبيهساز و سختافزار نسل ۱۰۲

- نوع دسترسى كه مىتواند خواندن يا نوشتن باشد،
  - آدرس مورد دسترسی
  - تعداد بایت مورد دسترسی
  - زمان دسترسی (شماره کلاک)
    - شناسه كرنل
    - شناسه ریسه
    - شناسه CTA

### ۴.۴ بارهای کاری مورد استفاده

در طول این مطالعه برای بررسی عملکر حافظه مشترک از ۳ مجموعه بنچمارک ۶ استفاده شده است:

- مجموعه بنچمارک رودینیا ۲ دانشگاه ویرجینا
- ۲. مجموعه بنچمارک پاربویل ^ دانشگاه ایلینویز
  - ۳. مجموعه بنچمارک ISPASS

این بنچمارکها مجموعهای از الگوریتمهای رایج در حوزههای مختلف علمی و مهندسی را پوشش میدهند که در جداول زیر به بررسی آنها میپردازیم.

### ۱.۴.۴ دسترسی به حافظه مشترک در بارهای کاری مورد بررسی و انگیز اولیه

با اجرای شبیهساز روی ۳۲ بار کار موجود در مجموعه سه بنچمارک مشاهده می شود که تنها ۱۸ بار کاری در طی روند اجرای خود از حافظه مشترک استفاده میکنند.

با توجه به دامنه گسترده بارهای کاری مورد آزمون می توان ادعا کارد که این بنچمارکها طیف کاملی از کاربردهای عام منظوره رو پوشش می دهند. مشاهدات فوق انگیزه اولیه برای ادامه این مطالعه را ایجاد می کند. حافظه مشترک در بسیاری از محاسبات عملا توسط برنامه نویس مورد استفاده قرار نمی گیرد. با توجه به میزان قابل توجه حافظه مشترک یافتن راه حلی برای استفاده بهینه از آن مستقل

<sup>&</sup>lt;sup>6</sup>Benchmark

<sup>&</sup>lt;sup>v</sup>Rodinia

<sup>^</sup>Parboil

Benchmark	Summary	Application
BFS	Breadth-First Search	Graph Algorithms
CUTCP	Distance-Cutoff	Molecular Simulation
	Coulombic Potential	
HISTO	Saturating Histogram	Statistics
LBM	Lattice-Boltzmann	Fluid Dynamics
	Method	
MM	Dense Matrix-Matrix	Linear Algebra
	Multiply	
MRI-GRIDDING	Magnteic Resonance	Medical Imaging
	Imaging - Gridding	
MRI-Q	Magnetic Resonance	Medical Imaging
	Imaging - Q	
SAD	Sum of Absolute Dif-	MPEG video encoding
	ferences	
SPMV	Sparse-Matrix Dense-	Linear Algebra
	Vector Multiplication	
SGEMM	Matrix-Matrix Multi-	Linear Algebra
	plication	
STENCIL	3-D Stencil Operation	Graphics
TPACF	Two Point Angular	Atronomy
	Correlation Function	

جدول ۱.۴: گستره بنچمارکهای موجود در پکیج پاربویل

از نوع بارکاری در حال اجرا میتواند عملکرد پردازنده را بهبود بخشد. برای محسابه بهبود عملکرد پردازنده از معیار IPC استفاده خواهیم.

تخصیص و آزادسازی فضا روی حافظه مشترک توسط برنامهنویس و صریحا انجام می شود که این امر می تواند پیچیدگی هایی را به همراه داشته باشد. از زمان ظهور زبان های مدرن برنامه سازی، مدیریت حافظه به طور سنتی توسط کامپایلر و یا محیط اجرا  $^{9}$  انجام می شده و به خصوص در زبان هایی که بعد از ++ وارد بازار شده اند، تدابیر مختلفی برای پنهان کردن جزییات روند مدیریت حافظه از دید برنامه نویس اندیشیده شده است. در داده ساختارهای رایج مورد استفاده مانند آرایه، بردار، ماتریس، مجموعه بیت و بعضا لیست ها  $^{1}$  داده ها به شکل دنبال هم در حافظه ذخیره می شوند و از این رو در

<sup>&</sup>lt;sup>4</sup>Runtime Environment

۱۰ چنانچه پیادهسازی به شکل آرایه یویا باشد

Benchmark	Summary	Application
Kmeans	Dense Linear Algebra	Data Mining
Needleman-Wunsch	Dynamic Program-	Bioinformatics
(NW)	$\mid \mathrm{ming} \mid$	
HotSpot (HS)	Structured Grid	Physics Simulation
Back Propagation	Unstructured Grid	Pattern Recognition
(BP)		
SRAD	Structured Grid	Image Processing
Leukocyte Tracking	Structured Grid	Medical Imaging
(LC)		
Breadth-First Search	Graph Traversal	Graph Algorithms
(BFS)		
Stream Cluster (SC)	Dense Linear Algebra	Data Mining
MUMmer (MUM)	Graph Traversal	Bioinformatics
CFD Solver (CFD)	Unstructured Grid	Fluid Dynamics
LU Decomposition	Dense Linear Algebra	Linear Algebra
(LUD)		
Heart Wall Tracking	Structured Grid	Medical Imaging
(HW)		

جدول ۲.۴: گستره بنچمارکهای موجود در پکیج رودینیا

دسترسی به آنها به طور طبیعی از هم مکانی ۱۱ بالایی برخوردار است که این مورد می تواند عملکرد حافظه نهان را به شکل قابل توجهی افزایش دهد. به طور مثال در حوزه پردازش تصویر داده های اولیه معمولا مجموعه ای از پیکسل ها هستند که به شکل طبیعی در قالب ماتریس ذخیره سازی می شوند و یا در حوزه بایوانفورماتیک داده های مورد پردازش معمولا توالی های طولانی ژنومی همراه با متاداده های اضافه شده به آن ها هستند. چنین داده ساختارهای ترتیبی ای ۱۲ به خوبی توسط سخت افزار مدیریت می شوند.

به علاوه وجود یک حافظه مستقل از RAM و استفاده صریح از آن توسط برنامهنویس، ساختار کد را به معماری سختافزار و محدودیتها آن وابسته میکند. همچنین با توجه به کارکرد مشخص حافظه مشترک، چنانچه ساختار مساله نیازی به وجود آن نداشته باشد، تعداد قابل توجهی ترانزیستور در طی روند اجرا بی استفاده میمانند و تنها توان مصرفی چیپ و گرمای تولیدشده توسط آن را افزایش

<sup>\\</sup>Locality

<sup>&</sup>quot;Sequential

Benchmark	Summary	
AES	Cryptography	
Breadth-First Search (BFS)	Graph Traversal Algorithm	
CP	N/A	
DG	Discontinuous Galerkin Solvers	
LPS	3D Laplace Discretisation	
LIB	N/A	
MUM	High-Throughput Genome Se	
quence Alignment		
NN	Neural Network	
NQU	N-Queens Solver	
RAY Ray Tracing		
STO	dDistributed storage systems	
WP	Numerical Weather Prediction	

### جدول ۳.۴: گستره بنچمارکهای موجود در پکیج

Benchmark	Workloads
Parboil	BFS, CUTCP, HISTO, MRI-
	GRIDDING, SAD, SGEMM,
	STENCIL
Rodinia	HW, HS, LMD, NW, BP, PF
ISPASS	LPS, NQU, STO

جدول ۴.۴: لیست بارهای کاری با دسترسی به حافظه مشترک

#### مىدھند.

انگیزه اصلی ما در این پژوهش پیدا کردن راه حلی برای جایگزینی حافظه مشترک با حافظهای چندمنظوره و تا حد امکان پنهان از دید برنامهنویس و در عین حال مطابقت با کدهای نوشته شده با فرض وجود آن است.

## ۵.۴ معماری جایگزین پیشنهادی

حافظه مشترک از نظر سختافزاری ویژگی چندان خاصی ندارد به طوری که در پردازندههای جدیدتر خانواده کودا امکان تقسیم حافظه اختصاصیافته به هر چندپردازنده جریانی بین حافظه نهان و حافظه

مشترک وجود دارد. با توجه به اینکه کارایی حافظه نهان از دید برنامه نویس پنهان ۱۳ است و به علاوه افزایش آن همواره می تواند عملکرد سخت افزار را بهبود بخشد به نظر می رسد که راه حل باید به نوعی شامل جایگزینی حافظه مشترک با حافظه نهان باشد. با توجه به اینکه در نظر داریم معماری پیشنهاد ما همچنان با کدهای موجود سازگار باشد، انتقال حافظه مشترک از روی هر چندپردازنده به حافظه ما BRAM و نگاشت فضای آدرس دهی آن به طور مجازی ایده آل به نظر می رسد. برای جبران تاخیر در دسترسی به DRAM زمانی که کد نیاز به استفاده از حافظه مشترک داشته باشد قسمتی از حافظه هر چندپردازنده به عنوان حافظه نهان برای فضای آدرس دهی مشترک عمل خواهد کرد. بنابراین کلیت معماری پیشنهادی ما و مزیتهای مورد انتظار آن به شرح زیر است:

مزيت	تغيير
<ol> <li>عدم بی استفاده ماندن حافظه نهان و مصرف توان اضافی توسط آن در صورت عدم نیاز برنامه.</li> </ol>	حذف حافظه مشترک از هر ریزپردازنده و جایگزینی آن با حافظه نهان
<ol> <li>بهبود عملکرد حافظه نهان به علت افزایش حجم آن</li> </ol>	
<ol> <li>به علت حجم به نسبت کم حافظه مشترک، حافظه نهان مورد استفاده برای آن کوچک خواهد بود</li> </ol>	نگاشت فضای آدرس دهی مشترک به حافظه اصلی و استفاده از حافظه نهان هر چندپردازنده برای جبران تاخیر
<ol> <li>به علت پنهای باند بالای حافظه اصلی حافظه مشترک روی هم چند پردازنده دیگر گلوگاهی برای IPC نخواهد بود</li> </ol>	

جدول ۵.۴: کلیت معماری جایگزین پیشنهادی

در فصل بعد به تفصیل این معماری و مزایای آن را بررسی خواهیم کرد.

<sup>\&</sup>quot;Transparent

# ۵ نتایج بررسی

در این بخش ابتدا تاثیر اعمال معماری پیشنهادی خود را بر روی عملکرد حافظه نهان و حافظه مشترک می سنجیم.

# ۱.۵ جمع آوری داده

با توجه به تغییرات اعمال شده در شبیهساز، تما دسترسیها حافظه برای ۱۸ بار کاری با دسترسی به حافظه مشترک را ثبت میکنیم. اجرای کامل این بارهای کاری بر روی سرور اصلی پژوهشکده IPM قریب به ۴ روز زمان می برد و در نهایت در حدود ۱۲۰۰ گیگابایت داده تولید میکند. این دسترسیها به حافظه به ۵ دسته تقسیم بندی می شوند:

- ۱. حافظه مشترک
- ۲. حافظه RAM پردازنده میزبان
- ۳. حافظه DRAM پردازنده گرافیکی
- ۴. حافظه Texture پردازنده گرافیکی
  - ۵. حافظه ثابت اپردازنده گرافیکی

برای بررسی عملکرد حافظه نهان یک شبیه سازی حافظه نهان به زبان ++C توسعه داده شد. شبیه ساز از معماری Set Associative استفاده میکند و قابل پیکربندی مطابق با ویژگیهای سخت افزار مورد نظر است. با توجه به دقت بالای شبیه سازی GPGPUSim برای معماری معماری برای حافظه نهان نیز از پیکربندی پردازنده گرافیکی GTX۴۸۰ استفاده شد:

<sup>\</sup>Constant

RAM	4GB
Word Size	128 bytes
Per SM Memory	96KB
Cache Page Size	16KB

برای سهولت در تحلیل نتایج کل زمان اجرای هر باری کاری را به پنجرههای با طول ۱۰۰۰ کلاک تقسیم میکنیم.

## ۲.۵ عملکرد حافظه نهان برای آدرسهای حافظه اصلی پردازنده گرافیکی

با توجه به تکیه معماری پیشنهادی ما بر افزایش حافظه نهان و بهبودی عملکرد حاصل از آن باید نشان دهیم که با افزایش میزان حافظه نهان موجود در هر چندپردازنده میتوانیم بهبود قابل توجهی در عملکرد آن، یعنی نرخ برخورد را شاهد باشیم. به این منظور دسترسیهای مربوط به حافظه DRAM برای هر بار کاری با پیکربندیهای مختلف به شبیهسازی ورودی میدهیم و نرخ برخورد را برای آنها میسنجیم. انتظار داریم که با افزایش حجم حافظه نهان نرخ برخورد بهتری را شاهد باشیم. جداول زیر نتایج به دست آمده را نشان میدهند. در طی این شبیهسازی اندازه هر صفحه ۲ حافظه نهان را ۱۶ کیلوبایت در نظر گرفته ایم.

Workload/Cach&2Kb		48Kb	64Kb	96Kb
Size				
BFS	0.252	0.349	0.425	0.489
LPS	0.599	0.777	0.805	0.811
NQU	0.937	0.934	0.960	0.971
MUM	0.295	0.310	0.318	0.321
NN	0.678	0.936	0.965	0.967
WP	0.579	0.645	0.679	0.695

جدول ۱.۵: درصد برخورد حافظه نهان براي آدرس هاي DRAM بارهاي کاري بنچمارک ISPASS

Workload/Cach	ı&2Kb	48Kb	64Kb	96Kb
Size				
Back Propa-	0.564	0.745	0.779	0.784
gation				
Heart Wall	0.255	0.476	0.678	0.822
Track				
Particle Filter	0.620	0.764	0.846	0.881
StreamCluster	0.264	0.347	0.354	0.360
Needleman-	0.545	0.545	0.547	0.550
Wunsch				
Gaussian	0.526	0.723	0.779	0.782


جدول ۲.۵: درصد برخورد حافظه نهان براي آدرسهاي DRAM بارهاي كاري بنچمارك رودينيا

Workload/Cacl	ı&2Kb	48Kb	64Kb	96Kb
Size				
BFS	0.407	0.542	0.611	0.648
MRI-	0.484	0.581	0.637	0.665
GRIDDING				
MRI-Q	0.991	0.993	0.995	0.996
SGEMM	0.368	0.502	0.610	0.639
STENCIL	0.553	0.788	0.835	0.864


جدول ۳.۵: درصد برخورد حافظه نهان براي آدرسهاي DRAM بارهاي كاري بنچمارك پاربويل

با این نتایج مشاهده می شود که افزایش حجم حافظه نهان به طور قطع سبب بهبود نرخ برخورد می شود. نتایج گزارش شده در جداول فوق میانگین برای تمام پنجرههای بارکاری مورد نظر بوده است. در حالت کلی مشاهده می کنیم که عمده پنجرهها در که با افزایش اندازه حافظه نهان نرخ برخورد بالاتری را شاهد هستیم. یک نمونه از هر مجموعه در ادامه آورده شده است.


<sup>&</sup>lt;sup>†</sup>Page



79



27



#### ۳.۵ عملکرد حافظه نهان برای آدرسهای حافظه مشترک

با توجه به حجم کم حافظه مشترک برای هر چندپردازنده به نظر میرسد که نیاز به در نظر گرفتن حافظه نهان چندان بزرگی برای آن نباشد. مشابه قسمت قبل اینبار فقط آدرسهای مشترک را به شبیهساز میدهیم و نتایج را ثبت میکنیم.

Workload/Cache6Kb		32Kb	48Kb	64Kb
Size				
LPS	0.999695	0.999691	0.999693	0.999693
NQU	0.986432	0.987453	0.987623	0.988002
STO	0.999987	0.999982	0.999984	0.999991

جدول ۴.۵: درصد برخورد حافظه نهان برای آدرسهای مشترک بارهای کاری بنچمارک ISPASS

Workload/Cach	nd6Kb	32Kb	48Kb	64Kb
Size				
Heart Wall	0.999994	0.999997	0.999996	0.999990
NW	0.991531	0.991709	0.992185	0.992831
Particle Filter	0.784459	0.806113	0.800006	0.827585

جدول ۵.۵: درصد برخورد حافظه نهان برای آدرسهای مشترک بارهای کاری بنچمارک رودینیا


Workload/Cache6Kb		32Kb	48Kb	64Kb
Size				
BFS	0.998965	0.999036	0.998903	0.999750
MRI-	0.998132	0.998161	0.998178	0.998232
GRIDDING				

جدول ۶.۵: درصد برخورد حافظه نهان برای آدرسهای مشترک بارهای کاری بنچمارک پاربویل

از آنجا که تمام اعداد نزدیک به یک هستند دادههای با احتمال خطای زیاد حذف شده است. در هر صورت با توجه به اندازه کوچک حافظه نهان و نیز پیش بینی الگوهای دسترسی به آن چنین نتایجی مورد انتظار است. همچنین می توان نتیجه گیری کرد که احتمالا با اندازه های حافظه نهان کوچکتر و یا استفاده از یک حافظه نهان نگاشت مستقیم بتوان نتایج بهتری نیز گرفت. تحلیل دقیق این مورد نیازمند به دست آوردن داده های طول عمر آدرس ها در حافظه نهان است که جزو قدم های بعدی خواهد بود.

#### ۱.۳.۵ بررسی بهبود نرخ دستور در واحد زمان


یکی از معیارهای اصلی برای سنجش بهبود عملکرد فاکتور IPC یا تعداد دستورالعمل اجرا شده در واحد زمان است. این کمیت توسط شبیه ساز GPGPUSim گزارش داده می شود و در نمودارهای زیر میانگین آن برای تمام طول اجرای بارهای کاری مختلف را رسم شده است.




شكل ۴.۵: نرخ IPC براى اندازههاى متفاوت حافظه نهان بنچمارك ISPASS

این نمودارها رشد پیوسته مقادیر IPC با افزایش اندازه حافظه نهان را برای اکثر بارهای کاری نشان میدهند. لازم به ذکر است در بعضی موارد ممکن است مقدار IPC به سبب عوامل دیگری مانند وابستگی دادهای بین ریسه ها و یا پهناباند حافظه پردازنده میزبان محدود شده باشد که در این صورت نباید انتظار بهبودی به واسطه معماری پیشنهادی را داشت.

<sup>&</sup>quot;Direct Mapped Cache



شكل ۵.۵: نرخ IPC براى اندازههاى متفاوت حافظه نهان بنچمارك پاربويل



شكل ۶.۵: نرخ IPC براى اندازه هاى متفاوت حافظه نهان بنچمارك رودينيا

## ۶ جمع بندی و کارهای آینده

امروزه پردازندههای گرافیکی عاممنظوره به بستری محبوب برای پردازشهای سریع تبدیل شدهاند. رابطهای نرمافزاری این پردازندهها به برنامهنویسان این امکان را میدهند که پردازشهای خود را در قالب هزاران ریسه که در گروههای کوچکتر که هر یک دستور ثابتی را اجرا میکنند دستهبندی شدهاند مدلسازی کنند. کارهای پیشین نشان داده است که این رویکرد سبب افزایش چندین مرتبهای سرعت برای برخی پردازشها میشود.

یکی از عواملی که عملکرد پردازندههای گرافیکی را محدود میکند استفاده نامناسب از حافظه مشترک چندپردازندههاست. این امر میتواند به علت نیاز به دسترسی ریسهها به دادههای مشترک از حافظه چرکنویس و وابستگیدادهای و بین آنها و در موارد کمبود پهنای باند این حافظه سبب محدودیت اجرای ریسهها و به تبع آن کاهش موازات سطح ریسه آشود. این امر به خصوص در بارهای کاری با محاسبات سنگین میتواند کاهش عملکرد پردازنده شود. مطالعات قبلی در این حوزه نشان داده است که پهنای باند حافظه اصلی معمولا بسیار بیشتر از حد مورد نیاز در بارهای پردازشی است. با تکیه بر این دانسته میتوان امیدوار بود که انتقال ترافیک حافظه مشترک به درگاه DRAM شود.

برای استفاده حداکثری از موازات گسترده فراهم شده توسط پردازندههای گرافیکی نیاز است تا داده های مورد نیاز هر هسته پردازشی در زمان کوتاهی برای آن قابل دسترسی باشد و عملکرد مناسب حافظه نهان می تواند در اینجا بسیار حیاتی باشد. تا به اینجای کار نشان داده ایم که افزایش حجم حافظه نهان به یقین تاثیر مثبت قابل توجهی رو نرخ برخورد و نیز مقادیر IPC برای بارهای کاری عام منظوره داشته باشد. همچنین می بینیم که اختصاص قسمت کوچکی از حافظه نهان هر چند پردازنده به فضای آدرس مشترک می تواند تضمین کننده نرخ برخورد بالا باشد. این مشاهدات شهود اولیه ما را تایید می کند ولی همچنان نیاز به بررسی دقیق تر برای امکان سنجی پیاده سازی این معماری وجود دارد.

<sup>&</sup>lt;sup>\</sup>Underutilization

<sup>&</sup>lt;sup>†</sup>Thread Level Parallelism (TLP)

در نظر داشته باشیم که تا به اینجای کار هنوز تاثیر تاخیر ایجاد شده به واسطه انتقال دادههای فضای مشترک به حافظه اصلی را در نظر گرفته نشده است. همچنین تاثیر بار اضافه شده بر درگاه حافظه DRAM بر عملکرد سایر قسمتهای پردازنده نیز باید به نوعی در نتیجه گیری لحاظ شود. از مواردی که میتواند در ادامه ی این پروژه قرار بگیرد اعمال تغییرات لازم در شبیه ساز به منظور نگاشت فضای آدرس دهی مشترک به حافظه اصلی است. همچنین با تحلیل دقیق تر الگوی دسترسی به حافظه نهان و حافظه مشترک و نیز اضافه کردن بارهای کاری جدید به مجموعه فعلی میتوان یک الگوریتم واکشی پیش دستانه Pre-Fetching طراحی کرد تا عملکرد حافظه نهان را به خصوص در هنگام بازگرداندن داده های قدیمی به حافظه اصلی بهبود بخشید.

### كتابنامه

- [1] S. Borkar, "Design challenges of technology scaling" in IEEE Micro, vol. 19, no. 4, pp. 23-29, Jul-Aug 1999.
- [Y] M. D. Hill and M. R. Marty, "Amdahl's Law in the Multicore Era," in Computer, vol. 41, no. 7, pp. 33-38, July 2008.
- [7] Nvidia Corportaion, "Nvidia Kepler GK110 Architecture Whitepaper"
- [\*] R. H. Dennard, F. H. Gaensslen, V. L. Rideout, E. Bassous and A. R. LeBlanc, "Design of ion-implanted MOSFET's with very small physical dimensions," in IEEE Journal of Solid-State Circuits, vol. 9, no. 5, pp. 256-268, Oct 1974.
- [\Delta] D. Luebke, "CUDA: Scalable parallel programming for highperformance scientific computing", 2008 5th IEEE International Symposium on Biomedical Imaging: From Nano to Macro, Paris, 2008, pp. 836-838.
- [8] Sorensen, Ganesh Gopalakrishnan, and Vinod Grover. 2013. "Towards shared memory consistency models for GPUs". In Proceedings of the 27th international ACM conference on International conference on supercomputing (ICS '13)
- [V] A. Bakhoda, G. L. Yuan, W. W. L. Fung, H. Wong and T. M. Aamodt, "Analyzing CUDA workloads using a detailed GPU simulator," 2009 IEEE International Symposium on Performance Analysis of Systems and Software, Boston", MA, 2009, pp. 163-174.
- [A] S. Che et al., "Rodinia: A benchmark suite for heterogeneous computing," 2009 IEEE International Symposium on Workload Characterization (IISWC), Austin, TX, 2009, pp. 44-54.

- [4] Che, Shuai, Jeremy W. Sheaffer, Michael Boyer, Lukasz G. Szafaryn, Liang Wang, and Kevin Skadron. "A characterization of the Rodinia benchmark suite with comparison to contemporary CMP workloads." In Workload Characterization (IISWC), 2010 IEEE International Symposium on, pp. 1-11. IEEE, 2010.
- [1•] Stratton, John A., et al. "Parboil: A revised benchmark suite for scientific and commercial throughput computing." Center for Reliable and High-Performance Computing 127 (2012).
- [11] Kayıran, O., Jog, A., Kandemir, M.T. and Das, C.R., 2013, October. "Neither more nor less: optimizing thread-level parallelism for GPG-PUs". In Proceedings of the 22nd international conference on Parallel architectures and compilation techniques (pp. 157-166). IEEE Press.
- [17] Jatala, Vishwesh, Jayvant Anantpur, and Amey Karkare. "Scratchpad sharing in GPUs." arXiv preprint arXiv:1607.03238 (2016).
- [17] van den Braak, G.J., Gómez-Luna, J., Corporaal, H., Gonzalez-Linares, J.M. and Guil, N., 2013, October. "Simulation and architecture improvements of atomic operations on GPU scratchpad memory". In Computer Design (ICCD), 2013 IEEE 31st International Conference on (pp. 357-362). IEEE.
- [14] Puzak, Thomas Roberts. "Analysis of cache replacement-algorithms." (1985).
- [\d] Gao, Shuang, and Gregory D. Peterson. "Optimizing CUDA Shared Memory Usage."

@pmargs

#### @title

#### Abstract



#### Sharif University of Technology Department of Computer Engineering

#### B.Sc Thesis Software Engineering

# A Study on Performance of Shared Memory in GPGPUs

By Parsoa Khorsand RahimZadeh

Supervisor

Dr. Hamid Sarbazi Azad

June 25, 2017