

4η Εργαστηριακή Άσκηση

Σχεδιασμός Πολύπλοκων Κυκλωμάτων CMOS και Μελέτη της Καθυστέρησης Εξόδου (Critical Path Delay)


3 Πειραματική Μελέτη Καθυστέρησης Πυλών CMOS

a) Σχεδιάστε μία πύλη ΧΟR χρησιμοποιώντας την προτεινόμενη σχεδίασητου Σχ. 5 με τα εξής χαρακτηριστικά Ln = Lp= 1,2 μm, Wn= 3,6 μm, Wp= 8,4 μm, πλάτος λωρίδων τροφοδοσίας και γείωσης 3,6 μm και πλάτος διασυνδέσεων 2,4 μm.







b) Συνδυάζοντας δύο πύλες XOR σχεδιάστε το κύκλωμα υπολογισμού αθροίσματος του Σχ. 4.



c) Χρησιμοποιώντας τον σχεδιασμό της προηγούμενης εργαστηριακής άσκησης σχεδιάστε ένα μπλοκ πλήρη αθροιστή (full adder cell)





d) Συνδυάζοντας 4 μπλοκ πλήρηαθροιστήσε σειρά δημιουργήστε έναν πλήρη αθροιστή εύρους 4 bit. Αυτό μπορείτε να το επιτύχετε χρησιμοποιώντας την εντολή "Duplicate XY" από την καρτέλα "Edit". Στη συνέχειαχρειάζεται να επιλέξετε την περιοχή που θέλετε να αντιγραφεί με το ποντίκι. Τότε εμφανίζεται το παράθυροτου Σχ. 7, μέσω του οποίου μπορεί να ρυθμιστεί ο παράγοντας αντιγραφής στους άξονες Χ και Υ καθώς και η απόσταση των νέων μπλοκ. Από προεπιλογή τα μπλοκεφάπτονται μεταξύ τους.

