
# SoC Lab3


學號:111061605 姓名:周聖平

# 一、 Block Diagram

# Datapath



# • Control Signal



IDLE: 閒置狀態。

LOAD\_ZERO: 負責將 DataRAM 初始化為 0。

LOAD\_PASS: 等待 Xn 輸入,並將運算完的 Yn 傳送到下一級的 Reg 等待輸出。

CALCU: 負責運算 Yn。

FULL: 當下一級的 Reg 存有前一筆的 Yn 時(sm\_tvalid=1),就會跳到 FULL 狀態。此時,Adder 的輸入將會被切換成 32'd0,ACC Reg 會去鎖住當前運算的結果,並等到下一級的 Reg (Yn)輸出成功。

# Describe Operation

## • How to receive data-in and tap parameters and place into SRAM

當 Data-In 的 Address、Data 一進來後,就會有各自的 register 去負責暫存起來,目的是為了防止接收方無法及時處理,而只有當 Address、Data 都接收到資料後,才會寫入相對應的位址。寫入後,就會重新等待新一輪的資料。

## How to access shiftram and tapRAM to do computation

### **DataRAM**

當有新的 Xn 接收到後,就會寫入 DataRAM 中,同一時間新的 Xn 也會儲存到一個 register,目的是為了能快一個 clock 得到新的 Xn。

而接收完 Xn 後,下一個 clock 就會進入運算模式開始運算第一次的累加,此時,第一筆的 Xn 就會從 register 拉,因為如果要從 RAM 拿的話,需要再多等一個 clock。此外,在算第一筆累加時,會同時去向 DataRAM 要第二筆的 Xn,下個 clock 就能計算第二筆的累加。

接下來,就依序地去拿資料做累加運算。

## TapRAM

當有新 Xn 進來後,就要先向 TapRAM 拿第一筆的 coef,因為 RAM 需要等待一個 clock 才會有資料輸出,所以需要提前拿資料才能來的及跟 Xn 做運算。接下來,就跟 DataRAM 一樣依序地去拿資料做累加運算。

### How to transfer Yn.

在 Yn 的部分,會有一個 register 負責去儲存完成的 Yn 等待著傳送出去,而在等待的同時,下一筆 Yn 就能開始運算,這樣就不會因為 Yn 沒有接收而卡在那邊。

### How ap\_start is generated.

- H: 只有在 ap idle=1 時,才能夠透過 AXI 修改 ap start 的值成 H。
- L: 當 ap start=H 時,ap start 將會被拉為 L。
- How ap done is generated.
  - H: 當最後一筆 Yn 運算完畢後,就會將 ap done 拉為 H
  - L: 當 ap done 為 H 並且 ap done 被讀取後, ap done 將會被拉為 L。
- How ap\_idle is generated.
  - H: 當 ap done 為 H 並且 ap done 被讀取後, ap idle 將會被拉為 H。
  - L: 當 ap\_start 被修改為 H 時, ap\_idle 將會被拉為 L。

# 三、Resource Usage

LUT: 336 \ FF: 240

### 1. Slice Logic

-----

Site Type	+   Used	Fixed	Prohibited	H   Available	++   Util%
Slice LUTs*   LUT as Logic   LUT as Memory   Slice Registers   Register as Flip Flop   Register as Latch   F7 Muxes   F8 Muxes	336   336   0   240   240   0   0	i ŏ I O	0 0 0 0 0 0 0	17400 106400 106400 106400	0.63     0.63     0.00     0.23     0.23     0.00     0.00
+	+	+		t	+

## BRAM: 0

## 2. Memory

-----


l Site Type	l Used	Fixed	Prohibited	++   Available   Util%   ++
Block RAM Tile   RAMB36/FIFO*   RAMB18	i 0 I 0 I 0	i 0 i   0 i   0 i	0 0 0	i 140 i 0.00 i I 140 I 0.00 I


# 四、 Timing Report

# Longest Path: 12.912ns Slack:0.983ns@clock period=14ns

## **元、 Simulation Waveform**


• Coefficient program, and read back






AXI WR 的部分共有三種接收狀態 第一種是 RX 它能夠同時去接收 addr、data,當同時收到 addr、data 時,就會跳到 TX 將資料寫入。


而若只收到其中一項時,就會跳到接收另一項的狀態,例如:接收到 addr -> 跳到 RECV\_DATA(接收 data 狀態),直到收齊 addr、data 時才會跳到 TX 將資料寫入。






當 arready && arvalid 時,會同時去寫入 tap\_A,而當 tap 輸出 data 後,會用 reg 去暫存起來,是因為不能確保 rready 什麼時候會為 H,所以 rdata 需要使用 reg 去保存起來,這樣就能釋放對 TapRAM 的控制


而由於 TapRAM 是共用的,因此 arready 在某些情况下需要被關閉的,第一 ar\_trans 為 H、第二 AXIWR 占用、第三則是 FIR 占用,在這三種情况下,AXIRD 都不能去接收新的 Request。






FIR 占用

#### • Data-in stream-in




#### Data-out stream-out






當 curr\_state=CALCU && fsm\_cnt=10 時,代表 Yn 已經運算完畢,下個 clk Yn 會被推到 LOCK Reg 並將 sm\_tvalid 拉為 H,接下來就等待 sm\_tready 為 H,將 Yn 傳送出去後,就算是完成了 Data-out 的動作。

### RAM access control






#### DataRAM:

當有新的 Xn 進入時,FIR 會將它分別寫 入到 DataRAM、Data\_first,而下個 clock FIR 就會進入到 CALCU 模式開始 FIR 運算。 第一筆的運算 Xn 會從 Data\_first 拿取,與此同 時,FIR 會向 DataRAM 拿 Xn-1 的資料,這樣 下個 clock 才能繼續第二筆的運算,而拿取位 址和寫入位址會有各自的 pointer 分別去紀錄。 TapRAM:


當有新的 Xn 進入時, FIR 就會開始向 TapRAM 拿 Xn 的資料,這樣在下個 clock 時, 才能得到 Xn 進行第一筆的運算。

### • FSM


## $CALCU(010) \rightarrow LOAD_PASS(001)$




## CALCU(010) -> FULL(011)




# FULL(011) -> LOAD\_PASS(001)



# LOAD\_PASS(001) -> IDLE(000)




ap\_start, ap\_done ( measure # of clock cycles from ap\_start to ap\_done)
 Testbench (from course)



7213 clocks

## Testbench (modify from course)



11054 clocks