
Final Project – Sobel Filter

Group4

Member: 周聖平、蔡以心、張煒侖、李承澔

一、目標應用:

• System block diagram



Goal

Denoise Filter: Bypass \ Gaussian Filter \ Medium Filter

EdgeDetect Filter: Bypass \ Sobel Filter \ Laplacian Filter

二、HLS 的 code 內容:

EdgeDetect

由 Dataflow 的方式來傳遞 Data。


Denoise Inst 透過 ac_channel<pixelType> dat_noise_out; 傳遞完成 Denoise 的資料到 EdgeDetect Inst 進行處理,最後再輸出出去 dat_out。

Operation

- Gaussian Filter、Sobel Filter、Laplacian Filter
 都是透過 3X3 的 Kernel 來實現,只要更換其中 Kernel 的值即可完成該算法的運算。
- 2. Medium Filter

- 1. jth 中作為起始值,尋找 j+1~END 中的最大值
- 2. 尋找完畢時,將最大值的位置與 jth 交換,以確保 j+1~END 中的值小於 jth 的值(由於 0~jth 的值不會用到,因此就不必再對 jth 賦值)
- 3. 經過五輪尋找後,最大值就會是數組的中間值。

3. Pixel 位移架構 (Denoise、EdgeDetect_Filter 各有一套 Pixel 位移)



第一步 載入第一行的值 pix0, pix1, pix2

```
// Read dat_in into pix[2]
if (y <= heightIn-1 && x <= widthIn-1) {
    pix[2] = dat_in.read(); // Read streaming interface
}</pre>
```

第二步 對 Line Buffer 進行存取

X=0 時,需要將讀取到的資料存放在 pix3 pix0 pix4 pix1

X=1, 3, 5, ... 將讀取到的資料存放在 Read Buffering

X=2, 4, 6, ... 將 Kernel 內的資料(pix4, pix7, pix5, pix8)寫回 Write Buffer

```
// LineBuffer Access
if(x==0){
  rdbuf0 pix = line buf0[x/2];
  rdbuf1_pix = line_buf1[x/2];
  pix[4] = rdbuf0_pix.slc<8>(0);
 pix[1] = rdbuf0_pix.slc<8>(8);
 pix[3] = rdbuf1_pix.slc<8>(0);
 pix[0] = rdbuf1_pix.slc<8>(8);
 if ((x&1)==1) {
   rdbuf0_pix = line_buf0[(x+1)/2];
   rdbuf1_pix = line_buf1[(x+1)/2];
  } else {
    if(y==0){  // first row => write into buf1
     line_buf0[(x/2)-1] = wrbuf0_pix;
     \lim_{x \to 0} [(x/2)-1] = wrbuf0_pix;
     line_buf1[(x/2)-1] = wrbuf1_pix;
```

第三步 對每個邊界進行 Padding

```
// Padding
if(y==1 && x==1){
}else if(y == heightIn && x == 1){
}else if(y == 1 && x == widthIn){
}else if(y == heightIn && x == widthIn){
}else if(x==1){
}else if(y == heightIn){
}else if(y == heightIn){
}else if(x == widthIn){
}else if(x == widthIn){
}
```

第四步 依照 Control Signal 進行相對應的計算

第五步 將計算結果輸出出去

```
// Output dat_out
if (y!=0 && x!=0) {
    // Saturation
    //printf(" ======= pix_result ======== \n"
    //printf(" ======= x=%u, y=%u ======== \n"
    //printf(" ======= pix_result_sat=%2d, pix_
    pix_result_sat = pix_result;
    dat_out.write(pix_result_sat.slc<8>(2));
}
```

第六步 將 Kernel 的值進行位移

```
// Pixel Shift
pix[6] = pix[3]; pix[7] = pix[4]; pix[8] = pix[5];
if(x==0){
    // maintain
    pix[3] = pix[3]; pix[4] = pix[4];
}else{
    // shift
    pix[3] = pix[0]; pix[4] = pix[1];
}
pix[5] = pix[2];
```

第七步 更新 Write Buffer 內的值

```
// WriteLineBuffer
wrbuf0_pix.set_slc(0,pix[8]);
wrbuf0_pix.set_slc(8,pix[5]);
wrbuf1_pix.set_slc(0,pix[7]);
wrbuf1_pix.set_slc(8,pix[4]);
```

第八步 循環上面的步驟 x=0~WidthIn, y=0~heightIn

```
// programmable width exit condition
if (x == maxWType(widthIn)) { // cast to maxWType for RTL code coverage
| break;
}

// programmable height exit condition
if (y == heightIn) {
    break;
}
```

Result

Image with Gaussian noise



Image with Salt and Pepper



After Gaussian Filter



After Medium Filter



Image with large edge variation



Image with small edge variation



After Sobel Filter



After Laplacian Filter




實作的流程:

─ \ Catapult Flow

Catapult 的部分大致上與 Lab2 無太大差異,就是照著老師提供的講義去完成。

1. CDesignChecker




2. Generate RTL

```
🛖 Start Page 🔝 Flow Manager 🔀 Table 💸 Constraint Editor 🖟 🖈
🦆 🏠 🌬 🍇 🍇 🤣 🤊 🔼 Goto line...
                            14
                                                                            module EdgeDetect_IP_EdgeDetect_Top (
    clk, rst, arst_n, dat_in_rsc_dat, dat_in_rsc_vld, dat_in_rsc_rdy, widthIn, heightIn,
    dat_out_rsc_dat, dat_out_rsc_vld, dat_out_rsc_rdy, ctrl_denoise_rsc_dat, ctrl_denoise_triosy_lz,
    ctrl_edgedect_rsc_dat, ctrl_edgedect_triosy_lz, line_buf0_rsc_Denoise_inst_en,
    line_buf0_rsc_Denoise_inst_q, line_buf0_rsc_Denoise_inst_we, line_buf0_rsc_Denoise_inst_d,
    line_buf0_rsc_Denoise_inst_adr, line_buf1_rsc_Denoise_inst_en, line_buf1_rsc_Denoise_inst_q,
    line_buf1_rsc_Denoise_inst_we, line_buf1_rsc_Denoise_inst_d, line_buf1_rsc_Denoise_inst_adr,
    line_buf0_rsc_EdgeDetect_Filter_inst_en, line_buf0_rsc_EdgeDetect_Filter_inst_q,
    line_buf0_rsc_EdgeDetect_Filter_inst_dn, line_buf1_rsc_EdgeDetect_Filter_inst_en,
    line_buf0_rsc_EdgeDetect_Filter_inst_adr, line_buf1_rsc_EdgeDetect_Filter_inst_en,
    line_buf1_rsc_EdgeDetect_Filter_inst_dn, line_buf1_rsc_EdgeDetect_Filter_inst_en,
    line_buf1_rsc_EdgeDetect_Filter_inst_dn, line_buf1_rsc_EdgeDetect_Filter_inst_adr)
);
                          16
17
18
                          19
                        20
                            22
23
                        24
25
                        26
                            27
28
                          29
30
31
                                                                                           input clk:
                                                                                         input rst;
input arst_n;
                                                                                     input rst;
input [7:0] dat_in_rsc_dat;
input dat_in_rsc_vld;
output dat_in_rsc_vld;
output dat_in_rsc_rdy;
input [10:0] widthIn;
input [9:0] heightIn;
output [7:0] dat_out_rsc_dat;
output [1:0] otr_lout_rsc_dat;
output dat_out_rsc_rdy;
input [1:0] ctrl_denoise_rsc_dat;
output ctrl_denoise_triosy_lz;
input [1:0] ctrl_denoise_triosy_lz;
output ctrl_edgedect_triosy_lz;
output ctrl_edgedect_triosy_lz;
output line_buf0_rsc_Denoise_inst_en;
input [15:0] line_buf0_rsc_Denoise_inst_q;
output line_buf0_rsc_Denoise_inst_d;
output [9:0] line_buf0_rsc_Denoise_inst_d;
output line_buf1_rsc_Denoise_inst_en;
input [15:0] line_buf1_rsc_Denoise_inst_q;
output line_buf1_rsc_Denoise_inst_en;
input [15:0] line_buf1_rsc_Denoise_inst_q;
output line_buf1_rsc_Denoise_inst_en;
output line_buf1_rsc_Denoise_inst_en;
output line_buf1_rsc_Denoise_inst_d.
                          input [15:0] line buf1_rsc_Denoise inst_q;
output line_buf1_rsc_Denoise_inst_we;
output [15:0] line buf1_rsc_Denoise_inst_d;
output [9:0] line_buf1_rsc_Denoise_inst_adr;
output line_buf0_rsc_EdgeDetect_Filter_inst_en;
input [15:0] line_buf0_rsc_EdgeDetect_Filter_inst_q;
output line_buf0_rsc_EdgeDetect_Filter_inst_we;
output [15:0] line_buf0_rsc_EdgeDetect_Filter_inst_d;
output [9:0] line_buf0_rsc_EdgeDetect_Filter_inst_adr;
output line_buf1_rsc_EdgeDetect_Filter_inst_en;
input [15:0] line_buf1_rsc_EdgeDetect_Filter_inst_e;
output line_buf1_rsc_EdgeDetect_Filter_inst_e;
                                                                                         output line_bufl_rsc_EdgeDetect_Filter_inst_we;
output [15:0] line_bufl_rsc_EdgeDetect_Filter_inst_d;
output [9:0] line_bufl_rsc_EdgeDetect_Filter_inst_adr;
                          61
                            62
63
                        64
                        65
66
                                                                                    // Interconnect Declarations
wire [7:0] dat_out_rsc_dat_n_Denoise_inst;
wire line_buf0_rsc_en_n_Denoise_inst;
wire [15:0] line_buf0_rsc_dn_Denoise_inst;
wire [9:0] line_buf0_rsc_dn_Denoise_inst;
wire [15:0] line_buf1_rsc_dn_Denoise_inst;
wire [15:0] line_buf1_rsc_dn_Denoise_inst;
wire [9:0] line_buf1_rsc_dn_Denoise_inst;
wire [7:0] dat_out_rsc_dat_n_EdgeDetect_Filter_inst;
wire [15:0] line_buf1_rsc_dn_EdgeDetect_Filter_inst;
wire [15:0] line_buf0_rsc_dn_EdgeDetect_Filter_inst;
wire [9:0] line_buf0_rsc_dn_EdgeDetect_Filter_inst;
wire [15:0] line_buf1_rsc_dn_EdgeDetect_Filter_inst;
wire [9:0] line_buf1_rsc_dn_EdgeDetect_Filter_inst;
wire [9:0] line_buf1_rsc_dn_EdgeDetect_Filter_inst;
wire dat_in_rsc_rdy_n_Denoise_inst_bud;
wire dat_out_rsc_vld_n_Denoise_inst_bud;
wire dat_in_rsc_rdy_n_EdgeDetect_Filter_inst_bud;
wire ctrl_signal_triosy_lz_n_Denoise_inst_bud;
wire line_buf1_rsc_we_n_Denoise_inst_bud;
wire dat_out_rsc_vld_n_EdgeDetect_Filter_inst_bud;
wire dat_out_rsc_vld_n_EdgeDetect_Filter_inst_bud;
wire ctrl_signal_triosy_lz_n_EdgeDetect_Filter_inst_bud;
wire ctrl_signal_triosy_lz_n_EdgeDetect_Filter_inst_bud;
wire ctrl_signal_triosy_lz_n_EdgeDetect_Filter_inst_bud;
wire line_buf1_rsc_we_n_EdgeDetect_Filter_inst_bud;
wire line_buf1_rsc_we_n_EdgeDetect_Filter_inst_bud;
wire line_buf1_rsc_we_n_EdgeDetect_Filter_inst_bud;
wire line_buf1_rsc_we_n_EdgeDetect_Filter_inst_bud;
                                                                                             // Interconnect Declarations
                            67
68
                            69
70
71
                            72
73
74
75
76
77
78
79
                            80
                            81
                          82
                            83
84
                            85
                          87
                            88
                            89
```

3. Synthesis Report

Area



Timing

