
SISTEMAS DIGITAIS · 3º BIMESTRE

PROF. RAFAEL SCHIVITTZ

Memória RAM 16x8 bits em VHDL e FPGA



AUTORES Rômulo Maciel & Patrick Guasti Vande Meerssche

ARQUITETURA DA RAM VHDL

Especificações do Circuito

Especificações técnicas completas para o projeto da memória RAM em VHDL.

CORE METAPHOR

Estrutura & Barramentos

O sistema é projetado para operar com endereçamento síncrono de escrita e acesso assíncrono de leitura, garantindo alta performance e integridade de dados no barramento.

16×8
Capacidade Total

8-bit
Largura de Dados

Capacidade e Endereçamento

16 endereços distintos (`addr[3:0]`), permitindo capacidade total de 128 bits (16x8).

Largura de Dados

Barramentos de 8 bits para entrada (`D_in[7:0]`) e saída (`D_out[7:0]`).

Operação de Escrita

Síncrona, realizada na borda de subida do clock quando o sinal `enable = '1'`.

Operação de Leitura

Assíncrona, independente do clock, fornecendo dados em tempo real.

Sinais de Controle

Inclui sinal `clear` assíncrono para zerar toda a memória e sinal `enable` para habilitação de escrita.

ARQUITETURA

Arquitetura Implementada

Arquitetura estrutural modular dividida em 3 blocos principais mais o top-level.

MOD_01

Decodificador 1:16

decodificador.vhd

Ativa o sinal `sel(i)` correspondente com base em `addr[3:0]`.

Decoder Logic • Active

MOD_02

Banco Registradores

ff_d.vhd

16 Flip-Flops D (8-bit). Escrita habilitada por `we(i) = sel(i) AND enable` com clear assíncrono.

16x8 Register File • Active

MOD_03

Multiplexador 16:1

mux16.vhd

Responsável pela leitura combinacional assíncrona direcionada diretamente para `D_out[7:0]`.

Combinational Mux • Active

MOD_04

Top-level & Debounce

toplevel.vhd + debounce

Integra todos os módulos e gerencia o clock manual com filtragem de ruído integrada.

System Integration • Active

ESPECIFICAÇÃO DE ARQUITETURA FPGA

Decisões de Projeto

Decisões de projeto focadas em modularidade, confiabilidade física e inspeção visual.

Arquitetura Modular

Utilização de geração parametrizada (`for...generate`) e pacote dedicado `mem_pkg` .

Clock com Debounce

Botão `BTN0` equipado com filtro de 10 ms (1.000.000 ciclos a 100 MHz) para eliminação de trepidação.

Espelhamento Visual

Endereço `addr[3:0]` espelhado diretamente nos LEDs `LD8` a `LD11` para conferência.

Controle Estrito

Lógica de escrita robusta via operador `AND` (`sel AND enable`) com reset assíncrono global.


SPARTAN-7 XC7S50 Boolean Board

Prototipação na Placa Boolean Board

Mapeamento físico detalhado dos pinos na placa Boolean Board (Spartan-7 XC7S50).

MAPEAMENTO DE E/S

`addr[3:0]`	`SW0` a `SW3` (endereço de memória)
`D_in[7:0]`	`SW4` a `SW11` (dado a ser gravado)
`enable`	`SW12` (habilita escrita)
`clear`	`SW13` (zera a memória)
`clock manual`	`BTN0` (borda de subida com debounce)
`D_out[7:0]`	`LD0` a `LD7` (dado guardado)
`addr`	`LD8` a `LD11` (endereço visual)




SIMULAÇÃO & SÍNTESE APROVADA Target: Spartan-7 XC7S50

Resultados e Validação

TESTBENCH MATRIX **6 / 6 Aprovados**

1. **Escrita em Endereços**
   Validação de gravação em múltiplos endereços.
2. **Leitura de Dados**
   Recuperação correta dos dados armazenados.
3. **Leitura Assíncrona**
   Operação independente de sinal de clock.
4. **Bloqueio de Escrita**
   Testado com sinal `enable = 0`.
5. **Limpeza Global**
   Reset ativado via `clear = 1`.
6. **Retenção de Dados**
   Estabilidade de retenção prolongada.



Obrigado!

Memória RAM 16x8 bits testada e validada em hardware.

Rômulo Maciel e Patrick Guasti Vande Meerssche

Sistemas Digitais · 3º bimestre · Prof. Rafael Schivittz