
Specyfikacja modułu exe unit w6

Patryk Korycki, nr albumu 318529 3 grudnia 2022



Schemat blokowy jednostki \mathbf{exe} unit $\mathbf{w6}$

Opis jednostki

Zadanie polegało na implementacji modułu **exe_unit_w6**. Zadaniem układu jest wykonywanie kilku zdefiniowanych operacji matematycznych i logicznych w systemie liczb Znak-Moduł

Wejścia

Działania są wykonywane na dwóch n-bitowych liczbach A i B (wejścia **in_a** i **in_b**) podanych na wejście. Wyboru operacji dokonuje się za pomocą 2-bitowego wejścia **in_o**.

Dodatkowo układ jest wyposażony w wejście zegarowe wyzwalane zboczem narastającym **CLK** i resetu synchronicznego **RST**. Stan niski na wejściu reset skutkuje przywróceniem stanu układu do stanu początkowego, czyli ustawienia operacji odejmowania dla obydwu wejść wynoszących zero. Pełna lista wejść ukłdu jest przedstawiona w Tabeli 1. Poszczególne operacje wraz z wartościami wejścia **i op** zostały wymienione w Tabeli 2.

Wejście	Funcja	Ilość bitów wejściowych
in_a	Pierwszy składnik obliczeń	N-bitów
in_b	Drugi składnik obliczeń	N-bitów
in_op	Wybór operacji	2-bity
RST	Reset synchroniczny	1-bit
CLK	Taktowaniw układu	1-bit

Tabela 1: Lista przedstawiająca wszystkie wejścia jednostki

Wartość wejścia in_op	Operacja	Flagi wyjściowe	
0b00	Odejmowanie Liczby A od	OVF, EVEN, SINGLE	
	liczby B		
0b01	Porównanie, czy liczba	EVEN, SINGLE	
	A >= B. Jeśli tak, to wyj-		
	ście jest dodatnie. Jeśli nie		
	to wyjście jest zerem		
0b10	Przesunięcie liczby A o B	OVF, ERROR, EVEN,	
	bitów w lewo (z zachowa-	SINGLE	
	niem znaku). Gdy B ma		
	wartość ujemną lub jest		
	większe od liczby bitów		
	liczby A, zwróć błąd.		
0b11	Zmiana bitu liczby A na	ERROR, EVEN, SINGLE	
	pozycji B. Gdy B ma war-		
	tość ujemną lub jest więk-		
	sze od liczby bitów liczby		
	A, zwróć błąd.		

Tabela 2: Opis poszczególnych operacji wraz z kodami wejściowymi i dostępnymi flagami

Wyjścia

Na wyjściu modułu dostępne są dwie wartości: **out_result** i **out_status**. Wyjście **out_result** zawiera wynik ostatnio wykonywanej operacji. Na wyjściu **out_status** pojawiają się flagi informacyjne dotyczące ostatnio wykonanej operacji. Kolejność bitów i ich funkcje zostały opisane w tabeli 2. Każda z wykonywanych operacji ma możliwość zmiany wyłącznie wybranych flag. Pełna lista wyjść znajduje się w Tabeli 3. Flagi wyjściowe z każdej operacji są zawarte w Tabeli 4.

Flagi

Rejestr wyjściowy **out_status** składa się z 4 flag sygnalizujących stan wyjścia układu. Dodatkowo należy wspomnieć, że podczas załączenia flagi **ERROR** wyjście z układu jest

Wyjście	Funkcja	Ilość bitów wejściowych
out_result	Wynik ostatnio wykonanej operacji	N-bitów
out_status	Rejestr z flagami infrmacyjnymi	4-bitów

Tabela 3: Lista przedstawiająca wszystkie wyjścia układu

Bit	3	2	1	0
	SINGLE	OVF	EVEN	ERROR

Tabela 4: Bity dostępne w wektorze wyjściowym out_status

nieokreślone i wynik będący wtedy na wyjściu w ogóle nie powinien być brany pod uwagę.

- SINGLE Flaga informująca, że w wyniku jest tylko jedno zero
- OVF Flaga informująca o przepełnienu podczas operacji
- EVEN Flaga informująca, że liczba zer w wyniku jest parzysta.
- ERROR Flaga informująca o błędzie podczas wykonywania operacji.

Instancjonowanie

W kodzie 1 pokazano ostateczne zainstancjonowanie jednostki w użyciu. W przypadku układu przed syntezą konieczne może być zdefiniowanie liczby N, czyli ilości bitów rejestrów wejściowych i wyjściowych. Wartość ta jest przechowywana w parametrze **BITS**. Nazwy podłączonych sygnałów wewnętrznych z przedrostkiem s_ są jedynie przykładowe i zostały użyte podczas testowania jednostki przed i po syntezie.5

```
Kod 1 Przykładowe zainstancjonowanie jednostki exe_unit_w6 w ostatecznym kodzie
exe_unit_w6 #(.BITS(N_BITS)) exe_unit_w6_model (.in_a(s_a), .in_b(s_b),
.i_op(s_op), .i_clk(s_clk), .i_rst(s_rst), .o_out(s_out_model),
.o_status(s_status_model)); // model przed syntezą

exe_unit_w6_rtl exe_unit_w6_synth (.in_a(s_a), .in_b(s_b),
.i_op(s_op), .i_clk(s_clk), .i_rst(s_rst), .o_out(s_out_synth),
.o_status(s_status_synth)); // model po syntezie
```

Opis Podmodułów

Jednostka składa się z modułu sterującego i 4 modułów wykonawczych:

- **exe_unit_w6** Moduł sterujący
- substractor Moduł odejmujący
- comparator Moduł porównujący
- shifter Moduł wykonujący operację przesunięcia
- changer Moduł zmieniający bit na 1 na danej pozycji

Każdy z modułów wykonawczych odpowiada za daną operację. Z podmodułów wychodzą sygnały zawierające wynik operacji i ewentualne flagi informacyjne. W module sterującym wchodzą one do multipleksera, który podaje na wyjście wynik wybranych flag i operacji.

Synteza logiczna

Synteza została przeprowadzona w programie **yosys 0.22**. Niestety napotykano problemy podczas użytkowania programu w wersji 0.9. Prawdopodobnie było to spowodowane błędami we wczesnej wersji oprogramowania do syntezy.

Raport z syntezy

Pełny raport z syntezy znajduje się w pliku **Pliki_projektu/synth.log**. Poniżej znajduje się sumaryczne podsumowanie syntezy w postaci wyliczenia ilości użytych bramek i oszacowanie ilości potrzebnych tranzystorów do budowy układu.

Wyliczenie ilości użytych bramek i oszacowanie ilości tranzystorów użytych do budowy jednostki

```
=== design hierarchy ===
exe_unit_w6_rtl
                    1
1
1
1
1
Number of wires:
                   461
Number of wire bits:
                   636
Number of public wires:
                   38
Number of public wire bits:
                   213
Number of memories:
                    0
Number of memory bits:
                    0
Number of processes:
                    0
Number of cells:
                   480
$_AND_
                 200
$_NOT_
                  61
                  178
$_OR_
$_SDFF_PNO_
                  18
                  23
$_XOR_
```

Estimated number of transistors:

2666+

Symulacja i testy

Struktura plików

jektu

Wszystkie pliki modelu i syntezy są umieszczone w katalogu **Pliki_projektu**. Wewnątrz katalogu utworzono podkatalogi zgodnie z przeznaczeniem plików w nich przechowywanych:

- LOGS Raport z syntezy i wyjście ewentualnych błędów z kompilatora.
- **EXECS** Pliki odpowiedzialne za wykonanie syntezy, zarządzaniem procesem kompilacji, plik wynikowy do symulacji i plik z zapisanymi sygnałami wewnętrznymi z modułu testowego.
- INCLUDE Plik nagłówkowy zawierający kilka makr usprawniających pracę.
- MODEL Pliki z kodem modelu przed syntezą logiczną.
- TESTBENCH Moduł testowy, wykorzystywany w symulacji.
- RTL Plik z kodem jednostki po syntezie logicznej.

Wszystkie niezbędne pliki .sv znadują się w katalogach MODEL, TESTBENCH i RTL. Pliki modelu zostały na-LOGS zwane tak samo jak moduły w nich przechowywane. synth.log compile.log **EXECS** run.ys makefile exe_unit_w6.vvp _signals.vcd INCLUDE $_{
m macros.hv}$ **TESTBENCH** testbench.sv MODEL exe_unit_w6.sv shifter.sv comparator.sv subtractor.sv changer.sv __exe_unit_w6_rtl.sv Struktura katalogów pro-