PLACA DE TESTEO

1. Introducción.

La *Placa de Testeo* de se ha diseñado con la finalidad de ofrecer una herramienta que sirva de interfaz entre la FPGA y el usuario. Gracias a ella, el usuario puede interactuar con el circuito que se haya grabado en la FPGA de una forma cómoda y sencilla.

A continuación se muestra la *Figura 1* en la que se puede observar los elementos principales que conforman la *Placa de Testeo*.




Figura 1: Esquema general de la Placa de Testeo.

Se ha dotado a la placa de una serie de elementos específicos siempre con la finalidad de proporcionar al usuario las herramientas para interactuar con la *Placa de Evaluación*, y en definitiva con el circuito que está grabado en la FPGA. El *Conector 3* lleva hasta esta placa los pines de entrada/salida de usuario de la FPGA, y además le proporciona alimentación (3,3V ó 5V) a los dispositivos que la necesiten. Estos dispositivos pasan a describirse en los próximos apartados.

2. Elementos de la Placa de Testeo.

Los componentes que conforman la *Placa de Testeo* se han elegido tras realizar un análisis de los distintos parámetros y requerimientos necesarios en su diseño. Se trata de proporcionar los elementos necesarios según las tareas que va a realizar esta placa. En este caso, se tienen ocho zonas o bloques que conforman entre todos la *Placa de Testeo*:

- Conector 3
- Display LCD
- Displays 7-segmentos + registros
- Leds
- Switch de 6 interruptores
- Pulsadores + Leds
- Teclado matricial 4x4
- Vías auxiliares

A continuación, se pasa a hacer una descripción más a fondo de cada unos de estos bloques que conforman la *Placa de Testeo*.

2.1. Conector 3.

Éste es un conector estándar DIN41612 macho de 64 pines, cuya función es la de acoplarse al *Conector 1* de la *Placa de Evaluación*, uniendo así ambas placas. El conector tiene los pines en ángulo recto y se coloca en el borde izquierdo de la placa PCB para poder ensamblarse directamente al *Conector 1* sin necesidad de usar cables.

La finalidad principal de este conector es proporcionar a la *Placa de Testeo* los pines de usuario de entrada/salida de la FPGA, para poder así interactuar con el circuito que haya programado en su interior. Además también proporciona alimentación (3,3V ó 5V) y tierra a los elementos de la placa que lo necesiten. Si se realiza una suma de los pines que necesita cada elemento de la placa, se llega a la conclusión de que es preciso un conector de 64 pines para unir ambas placas. Esto se muestra en la *Tabla 1*.

Elementos	Nº de Pines
VCC (3,3V ó 5V)	4
GND	4
RESET	1
Display LCD	11
Displays 7 seg + Led signo + Registros	14
Leds	8
Switch de 6 interruptores	6
Pulsadores + Leds	8
Teclado matricial 4x4	8
TOTAL:	64

Tabla 1: Descripción de pines necesarios para el *Conector 3*.

A continuación se muestra una *Tabla 2* con la descripción de los pines que conforman este conector y la posición que ocupan:

Nombre de la Señal	Dirección (Desde *Placa de Testeo*)	Pin FPGA	Posición Conector1 & Conector3	Descripción
VCC	Entrada	--	A1,A2, C1,C2	Tensión de alimentación (3,3V ó 5V)
GND	Entrada	--	A31,A32 C31,C32	Potencial de tierra
RESET	Salida	P3	A3	Señal de inicialización de la FPGA
RS	Entrada	P132	C3	Señal de entrada para control de display LCD, usada para selección del registro
R/W	Entrada	P134	A4	Señal de entrada para control de display LCD, usada como señal de entrada para seleccionar modo de lectura o escritura
E	Entrada	P131	C4	Señal de entrada para control de display LCD, usada como señal de habilitación para comenzar a leer/escribir el dato
D0	Entrada	P135	A5	Señal de dato de entrada al display LCD (Bit 0)
D1	Entrada	P130	C5	Señal de dato de entrada al display LCD (Bit 1)
D2	Entrada	P137	A6	Señal de dato de entrada al display LCD (Bit 2)
D3	Entrada	P127	C6	Señal de dato de entrada al display LCD (Bit 3)
D4	Entrada	P139	A7	Señal de dato de entrada al display LCD (Bit 4)
D5	Entrada	P125	C7	Señal de dato de entrada al display LCD (Bit 5)
D6	Entrada	P141	A8	Señal de dato de entrada al display LCD (Bit 6)
D7	Entrada	P124	C8	Señal de dato de entrada al display LCD (Bit 7)
SIGNO	Entrada	P79	A17	Señal de entrada correspondiente al Led de Signo
DISPLAY<0>	Entrada	P116	A13	Señal de entrada al registro para el Display 7-segmentos (Bit 0)
DISPLAY<1>	Entrada	P115	C13	Señal de entrada al registro para el Display 7-segmentos (Bit 1)
DISPLAY<2>	Entrada	P104	A14	Señal de entrada al registro para el Display 7-segmentos (Bit 2)
DISPLAY<3>	Entrada	P114	C14	Señal de entrada al registro para el Display 7-segmentos (Bit 3)
DISPLAY<4>	Entrada	P96	A15	Señal de entrada al registro para el Display 7-segmentos (Bit 4)
DISPLAY<5>	Entrada	P113	C15	Señal de entrada al registro para el Display 7-segmentos (Bit 5)
DISPLAY<6>	Entrada	P87	A16	Señal de entrada al registro para el Display 7-segmentos (Bit 6)
DISPLAY<7>	Entrada	P78	C30	Señal de entrada al registro para el Display 7-segmentos (Bit 7) - Punto
/CE1	Entrada	P106	C17	Señal de entrada de Clock Enable para el Registro 1 (Display 7-segmentos D1)
/CE2	Entrada	P68	A18	Señal de entrada de Clock Enable para el Registro 2 (Display 7-segmentos D2)
/CE3	Entrada	P105	C18	Señal de entrada de Clock Enable para el Registro 3 (Display 7-segmentos D3)
/CE4	Entrada	P60	A19	Señal de entrada de Clock Enable para el Registro 4 (Display 7-segmentos D4)
CLK	Entrada	P107	C16	Señal de entrada usada como reloj para los Registros de los Displays 7-segmentos
L1	Entrada	P142	A9	Señal de entrada para Diodo Led L1
L2	Entrada	P122	C9	Señal de entrada para Diodo Led L2

L3	Entrada	P140	A10	Señal de entrada para Diodo Led L3
L4	Entrada	P121	C10	Señal de entrada para Diodo Led L4
L5	Entrada	P133	A11	Señal de entrada para Diodo Led L5
L6	Entrada	P119	C11	Señal de entrada para Diodo Led L6
L7	Entrada	P123	A12	Señal de entrada para Diodo Led L7
L8	Entrada	P117	C12	Señal de entrada para Diodo Led L8
SW1	Salida	P85	C27	Señal de entrada para el Interruptor 1 del Switch
SW2	Salida	P102	A28	Señal de entrada para el Interruptor 2 del Switch
SW3	Salida	P82	C28	Señal de entrada para el Interruptor 3 del Switch
SW4	Salida	P81	A29	Señal de entrada para el Interruptor 4 del Switch
SW5	Salida	P80	C29	Señal de entrada para el Interruptor 5 del Switch
SW6	Salida	P66	A30	Señal de entrada para el Interruptor 6 del Switch
PULS1	Salida	P88	C25	Señal de salida del Pulsador 1
PULS2	Salida	P138	A26	Señal de salida del Pulsador 2
PULS3	Salida	P86	C26	Señal de salida del Pulsador 3
PULS4	Salida	P118	A27	Señal de salida del Pulsador 4
LED1	Entrada	P95	C23	Señal de entrada para el Led del Pulsador 1
LED2	Entrada	P13	A24	Señal de entrada para el Led del Pulsador 2
LED3	Entrada	P89	C24	Señal de entrada para el Led del Pulsador 3
LED4	Entrada	P5	A25	Señal de entrada para el Led del Pulsador 4
FILA1	E/S	P103	C19	Señal para la Fila 1 del Teclado Matricial 4x4
FILA2	E/S	P50	A20	Señal para la Fila 2 del Teclado Matricial 4x4
FILA3	E/S	P101	C20	Señal para la Fila 3 del Teclado Matricial 4x4
FILA4	E/S	P42	A21	Señal para la Fila 4 del Teclado Matricial 4x4
COL1	E/S	P98	C21	Señal para la Columna 1 del Teclado Matricial 4x4
COL2	E/S	P30	A22	Señal para la Columna 2 del Teclado Matricial 4x4
COL3	E/S	P97	C22	Señal para la Columna 3 del Teclado Matricial 4x4
COL4	E/S	P22	A23	Señal para la Columna 4 del Teclado Matricial 4x4

Tabla 2: Descripción de los pines del *Conector 3*.

La *Figura 2* muestra el esquemático correspondiente al *Conector 3*.




Figura 2: Esquemático del *Conector 3*.

2.2. Display LCD.

Se ha dotado a la *Placa de Testeo* de un display LCD de caracteres del tipo STN reflectante de matrices de puntos de 16x2, de la casa Powertip. Este display muestra los datos que le llegan a través del *Conector 3* correspondientes a pines de usuario de entrada/salida de la FPGA. Es por tanto un dispositivo pasivo, ya que todos sus pines son salidas de la FPGA orientadas a mostrar datos por pantalla.

Con la *Tabla 3* se hace una descripción de los pines del display LCD, mostrando su nomenclatura y el lugar que ocupa en el dispositivo.

Nombre	Nº del pin	Descripción
Vss	1	Potencial de tierra (GND)
Vdd	2	Tensión de alimentación (3,3V ó 5V)
Vo	3	Pin para el ajuste de la tensión de contraste
RS	4	Señal de control para selección del registro
R/W	5	Señal de control para seleccionar modo lectura/escritura
E	6	Señal de control para habilitar el comienzo de la lectura/ escritura del dato
D0	7	Señal de entrada del dato 0
D1	8	Señal de entrada del dato 1
D2	9	Señal de entrada del dato 2
D3	10	Señal de entrada del dato 3
D4	11	Señal de entrada del dato 4

D5	12	Señal de entrada del dato 5
D6	13	Señal de entrada del dato 6
D7	14	Señal de entrada del dato 7
K	15	Señal para Back-Light trasero (No se usa)
A	16	Señal para Back-Light trasero (No se usa)

Tabla 3: Descripción de los pines del display LCD.




Figura 3: Esquemático correspondiente al display LCD.

En la *Figura 3* se muestra el esquemático del bloque del display LCD. Como se puede observar, se toman una tensión de alimentación (3,3V ó 5V) para alimentar el dispositivo y con la ayuda de un potenciómetro de 22KΩ se regula la corriente en el pin *Vo* para variar su contraste. Se tienen tres líneas de control y el resto son líneas de datos. Los pines A y K corresponden a la alimentación de led trasero denominado Back-Light, que en este caso no se utilizan.

2.3. Displays 7-Segmentos.

Se ha considerado oportuno dotar a esta placa de cuatro displays 7-segmentos más led de signo, con el objetivo de mostrar los datos provenientes del circuito que haya configurado dentro de la FPGA. Son por tanto dispositivos pasivos, ya que sus pines son salidas del circuito de la FPGA orientados a mostrar caracteres en dichos displays.

Los elementos que conforman este bloque son los siguientes:

- Cuatro displays 7–segmentos de cátodo común de 14.2mm
- Diodo Led rectangular de signo
- Cuatro registros Flip-Flop D de 8 bits con Clock Enable
- Array de 8 resistencias de 270 Ω para conectar los cátodos a tierra

Para comprender el funcionamiento de este bloque se pasa a explicar cómo funciona individualmente un solo display 7-segmentos, para posteriormente exponer el funcionamiento del conjunto.

Un display 7-segmentos está compuesto por una serie leds dispuestos de tal forma que al iluminarse parezcan caracteres. La *Figura 4* describe los pines del display que se ha utilizado y cómo deben hacerse sus conexiones para que funcione correctamente.




Figura 4: Esquema de conexiones de un display 7-segmentos.

Como cada display necesita 8 pines de entrada, y la placa tiene un total de 4 displays, se precisarían 32 pines de E/S de la FPGA para mostrar datos en todos los displays, consumiéndose demasiadas líneas de E/S sólo para este propósito. Una forma de solucionar este problema es utilizar un bus de 8 bits común a todos los displays 7-segmentos, el cual va hacia 4 registros de 8 bits del tipo D activamos por un reloj común (CLK) pero con señales de habilitación individuales (/CE1, /CE2, /CE3 y /CE4). Por tanto, el registro mantiene su valor de salida hacia el display hasta que se active su señal /CE correspondiente, actualizándose en ese momento el valor que se vaya a mostrar en el display, de manera que multiplexando en el tiempo los valores a mostrar en el los displays podemos mantenerlos todos actualizados correctamente. En la *Figura 5* se muestra un esquema de cómo se ha realizado la conexión de estos dispositivos.




Figura 5: Esquema de conexión de displays 7-seg y registros de 8 bits.

De esta forma se consigue disminuir el número de pines de I/O que se usan para los displays 7-segmentos, pasando a usar sólo 13 líneas.

El procesamiento de las líneas usadas en estos dispositivos se hace internamente en la FPGA. Tanto el bus de datos D0-D7, como las señales de habilitación /CE1, /CE2, /CE3, /CE4, y la señal de reloj CLK, son generadas dentro de la FPGA y sacadas por los pines de E/S de usuario. Las señales /CE han sido generadas por un contador "One-Hot", y estas señales van a un codificador de 2 bits. Este codificador genera las señales de control de un multiplexor que se usa para elegir el dato del display que se quiere actualizar. De esta forma se ponen activos los pines de salida del dato y el /CE oportuno en cada caso. En la *Figura 6* se muestra un esquema de cómo se ha diseñado este bloque de control de los displays.




Figura 6: Esquema de procesamiento de señales para display 7-seg.

Adicionalmente se ha colocado un led rectangular con la función de mostrar el signo del valor del display. Se utiliza un pin más de E/S de usuario para iluminar este led cuando se precise.

En la *Figura 7* se muestra el esquemático del bloque de displays 7-segmentos y sus elementos adicionales.




Figura 7: Esquemático de display 7 segmentos.

2.4. Leds.

Se ha dotado a la *Placa de Testeo* de una serie de leds conectados directamente a pines de E/S de la FPGA por su ánodo, y a un array de resistencias a tierra de 270 Ω por su cátodo. En total son 8 diodos led que se pueden considerar como elementos pasivos ya que sólo toman datos de las salidas de la FPGA. En la *Figura 8* se muestra el esquemático correspondiente a los diodos led.




Figura 8: Esquemático de diodos leds.

2.5. Switch de 6 interruptores.

Se ha considerado oportuno colocar un switch de 6 interruptores conectados a pines de E/S de la FPGA. En este caso se puede considerar un elemento activo, ya que permite al usuario introducir 1 ó 0 lógicos a través de las entradas de la FPGA. En su posición superior el interruptor transmite un 1 por la entrada, y en la inferior un 0. En la *Figura 9* se muestra el esquemático correspondiente al switch de 6 interruptores.




Figura 9: Esquemático del switch de 6 interruptores.

2.6. Pulsadores + Leds.

Se consideró el colocar una serie de pulsadores con el objetivo de hacerlo funcionar como pulsadores *toggle* con la ayuda de la lógica interna de la FPGA, es decir, se pretender cambiar el nivel lógico de una señal cada vez que se haga una pulsación, de forma que al pulsar una vez proporcione un "1" lógico, y lo mantenga hasta que se vuelva pulsar de nuevo el botón manteniendo ahora un "0". Son un total de 4 pulsadores conectados a pines de E/S de la FPGA y funcionando como entradas a la misma.

Con el objetivo de mostrar el nivel en el que se encuentran los pulsadores *toggle*, se ha colocado justo encima de cada uno un diodo led. Son un total de 4 leds conectados directamente a pines de E/S de la FPGA y funcionando como salidas de la misma.

En resumen, se proporciona al usuario una serie de pulsadores por nivel y una serie de leds para mostrar el nivel lógico en el que se encuentran. Cuando se realiza una pulsación , la FPGA realiza internamente el procesamiento de la señal que le llega por su entrada, y evita posibles efectos de rebotes de la misma. Es decir, la FPGA sólo considera que se ha realizado pulsación cuando se mantiene el nivel de la señal durante un periodo de tiempo determinado. Si la señal varía su nivel antes de este tiempo, la FPGA la considera como un rebote, por lo que no varía su nivel. La *Figura 10* muestra esta situación.




Figura 10: Esquema de procesamiento de rebotes en pulsaciones.

A continuación se muestra la *Figura 11* correspondiente al esquemático correspondiente al bloque de "pulsadores + leds".




Figura 11: Esquemático del bloque de "Pulsadores + Leds".

2.7. Teclado matricial 4x4.

Para dotar al usuario de la posibilidad de introducir datos diversos a la FPGA, se ha incluído en la *Placa de Testeo* un pequeño teclado hexadecimal de 16 teclas. Con este dispositivo se pueden introducir números del "0" al "9" además de letras desde la "A" a la "F".

El teclado es matricial, es decir, posee 4 pines correspondientes a las filas y otros 4 pines para las columnas, dispuestos de forma que cada tecla cruza una fila con una columna. La *Figura 12* muestra un esquema de cómo funciona este dispositivo.




Figura 12: Esquema del teclado matricial 4x4.

Cuando se pulsa la tecla "1" se interconectan los pines "Columna1" y "Fila1", existiendo continuidad entre ambas líneas. Con el resto de las teclas pasa exactamente lo mismo, pero interconectando distintas filas y columnas. La *Tabla 3* muestra la interconexión entre fila y columna que se produce cuando se pulsa una tecla determinada.

TECLA	FILA	COLUMNA
1	1	1
2	1	2
3	1	3
4	2	1
5	2	2
6	2	3
7	3	1
8	3	2
9	3	3
0	4	2
A	4	1
B	4	3
C	4	4
D	3	4
E	2	4
F	1	4

Tabla 3: Descripción de conexiones del teclado matricial 4x4.

La forma de obtener el valor de la tecla pulsada sería la siguiente: la FPGA proporciona 8 pines de I/O de usuario para este dispositivo, de los cuales 4 son para las filas y 4 para las columnas. En la placa, estas 8 líneas poseen una resistencia de *pull-down* que las conecta a tierra, de marena que en ausencia de tensión se porporciona un 0 lógico. Para realizar el sondeo sobre el teclado y averiguar qué tecla se está pulsando, la

FPGA pone un 1 lógico en un solo pin de fila y comprueba si esa tensión tiene continuidad en alguno de los pines de columna: si no hay continuidad en ninguna columna (se lee un 0 lógico en todas las columnas) significa que no se ha pulsado ninguna tecla, y si existe continuidad en una columna (se detecta un 1 lógico en alguna columna), la FPGA sabe la tecla que se ha pulsado a través de un codificador interno. Esta operación de *polling* se realiza continuamente para las 4 filas.




Figura 13: Diagrama de flujo de "polling" realizado para detectar pulsaciones de teclas.

El diagrama de flujo de la *Figura 13* muestra la operación de *polling* que realiza la FPGA para detectar la pulsación de teclas correspondientes a la "Fila1" del teclado matricial. Para el resto de filas será similar pero detectando otras teclas. Esta operación de *polling* se realiza continuamente desde la fila 1 a la fila 4, y cuando acaba empieza de nuevo. Además, éste se realiza a una frecuencia determinada para que la FPGA le dé tiempo a detectar la tecla pulsda en cualquier instante, sea cual sea la fila que se esté muestreando en ese momento. Es decir, que el tiempo de pulsación de una tecla siempre será mayor que el tiempo que tarda la FPGA en realizar un sondeo completo a todas las filas.

Los posibles rebotes que se puedan producir al pulsar una tecla se solucionan con el mismo tipo de procesamiento que se hace con los "pulsadores + leds". Es decir, la FPGA comprueba si la señal de pulsación se mantiene estable durante un tiempo

determinado, considerando en este caso que se ha pulsado la tecla. Si la señal oscila antes de ese tiempo se considera un rebote.

A continuación se muestra en la *Figura 14* el esquemático correspondiente al teclado matricial 4x4.




Figura 14: Esquemático del teclado matricial 4x4.

2.8. Vías Auxiliares.

En la esquina superior derecha de la *Placa de Testeo* se ha dispuesto una zona de vías auxiliares, por si se precisa colocar elementos adicionales con el objetivo de corregir o mejorar las prestaciones de la placa.

En total son 450 vías de 1,05 mm de taladro y a una separación de 2,54 mm. Todas las vías de la fila superior están conectadas a la tensión Vcc de 5V, y las de la fila inferior están a potencial de tierra GND.




Figura 15: Esquema de la zona de vías auxiliares.

3. Esquema real de la Placa de Testeo

A continuación se muestra en la *Figura 16* el esquema real de la Placa de Testeo con todos sus componentes.




Figura 16: Esquema real de la Placa de Testeo.