
“La única razón para que el tiempo exista es para que no ocurra todo a la vez”.

Albert Einstein. (1879-1955)



Diseño con Microcontroladores. Programa Detallado

Tema 4. **Temporizadores e Interrupciones**.

4.1.Temporizadores A y B. Modos de funcionamiento.

4.2. Temporizador Perro Guardián (*Watchdog*).

4.3. Interrupciones. Tipos.

4.4. Modulador de la anchura de pulso (PWM).

4.5. Control de interrupciones.

4.6. Secuencia de interrupciones.

4.7. Prioridades.

4.8. Práctica de laboratorio: Uso de los temporizadores.

4.9. Práctica de laboratorio: Uso de las interrupciones.

4.10. Práctica de laboratorio: Uso del PWM.

Renesas.Temporizadores A y B. Modos de funcionamiento.

En el M16C/62A se dispone de 11 temporizadores de 16-bits cada uno, etiquetados como temporizadores A (5 de ellos) y temporizadores B (6). Todos los temporizadores trabajan de forma independiente.

Temporizadores tipo A

Los temporizadores A tienen 4 modos de funcionamiento:

- Modo temporizador: se realiza la cuenta desde una fuente interna, el reloj.
- Modo contador de eventos: se realiza la cuenta desde una fuente externa o por desbordamiento de otro temporizador.
- Modo un-disparo *(one-shot)*: la cuenta se para al llegar a cero.
- Modo PWM, modulador de la anchura de pulso (*Pulse Width Modulation*): se puede modificar la anchura de pulso.

El modo de funcionamiento del temporizador se fija en el registro de modo de funcionamiento TAiMR (con i=0...4), definido en la dirección del área SFR (*Special Function Registers)* (figura 5.1).

Renesas.Temporizadores A y B. Modos de funcionamiento.

7 **(Dirección: 0396H … 039AH)** **0**

TAiMR

TCK1	TCK0	MR3	MR2	MR1	MR0	TMOD1	TMOD0

Después de un reset, se inicializa con 00H. Se tiene permiso de lectura y escritura.

TMOD1, 0: Bits de selección del modo de funcionamiento. El modo temporizador se selecciona con 00, contador de eventos con 01, un disparo con 10, y PWM con 11.

MR3, 2, 1, 0: La función varía según el modo de funcionamiento. Para el modo temporizador:

MR0 selecciona la polaridad del pulso de salida. Cuando MR0 es 0, cada vez que se desborde el temporizador se invierte la polaridad de la salida TAiOUT.

MR2, 1 fijan el comienzo y la parada de la cuenta: cuando es 11, el comienzo y la parada de la cuenta se hace cuando TAiIN esté en alto “HIGH”, para 10 en bajo “LOW”, y para 0X no se activa.

MR3 siempre debe ser cero.

TCK1, 0: Bits de selección de la fuente interna de cuenta, el reloj. La función varía según el modo de funcionamiento. Para el modo temporizador:

00: Cuenta con el reloj f1 (36 MHz para M16C/62PU)
01: Divisor por 8, f8
10: Divisor por 32, f32
11: Divisor por 32 usando el sub-reloj, fc32.


Por ejemplo: mov.b #80H, TA0MR ; fija el modo temporizador de TA0 con reloj de f32

Renesas.Temporizadores A y B. Modos de funcionamiento.

(Dirección: TA0 -> 0387H … 0386H
TA1 -> 0389H … 0388H
TA2 -> 038BH … 038AH
TA2 -> 038DH … 038CH
TA4 -> 038FH … 038EH)

15 **0**

TAi



Después de un reset, el valor es indeterminado. Se tiene permiso de lectura y escritura, excepto la lectura en modos PWM y un-disparo

TAi [b0,b15]: Modo Temporizador desde 0000H hasta FFFFH
Modo Contador de Eventos desde 0000H hasta FFFFH
Modo Un-disparo desde 0000H hasta FFFFH
Modo PWM de 16-bits desde 0000H hasta FFFEH
Modo PWM de 8-bits desde 00H hasta FEH
para ambas direcciones de alto y de bajo orden

Por ejemplo: **mov.w #80, TA0** **; inicializa el valor de cuenta del temporizador TA0**

Renesas.Temporizadores A y B. Modos de funcionamiento.

	7			(Dirección: 0380H)				0
TABSR	**TB2S**	**TB1S**	**TB0S**	**TA4S**	**TA3S**	**TA2S**	**TA1S**	**TA0S**

Después de un reset, se inicializa con 00H. Se tiene permiso de lectura y escritura.

TBiS y TAiS: Bit individuales para comenzar la cuenta de cada temporizador. Notad que para el MSA0600 y puesto que sólo hay 8 temporizadores sólo se necesita este registro, para el M16C/62PU se necesitan dos registros para los 11 temporizadores.

Con 0 se para la cuenta y con 1 se comienza la cuenta.

Por ejemplo:

bset TA0S; comienza la cuenta del TA0

Ver registros ONSF y UDF

Renesas.Temporizadores A y B. Modos de funcionamiento.

El registro TA*i*IC (figura 5.4) sirve para especificar el nivel de prioridad del temporizador A*i* (bits 0 a 2). La comprobación de que la cuenta del temporizador (fijada en TAi) ha terminado (ha llegado a 0000H), se lleva a cabo en el bit 3 del registro de control de interrupción TAiIC, que es el encargado de realizar una interrupción hardware. El usuario debe testar el bit 3 del registro correspondiente al temporizador utilizado.

(Dirección: TAiIC -> 0055H … 0059H, i = 0..3)

	7							**0**
TAiIC	**X**	**X**	**X**	**X**				

TAiIC [b0,b3]: Bits 0 a 2 son los bits de selección del nivel de prioridad de la interrupción. Bit3 es el bit de petición de la interrupción.

Por ejemplo: btstc 3, TA0IC ;comprueba la interrupción de hardware de fin de cuenta del TA0

Renesas.Temporizadores A y B. Modos de funcionamiento.

7 **(Dirección: 0382H)** **0**

ONSF	TA0TGH	TA0TGL	X	TA4OS	TA3OS	TA2OS	TA1OS	TA0OS

Después de un reset, el valor es 00X00000b. Se tiene permiso de lectura y escritura

TA0OS: Flag de comienzo del TA0 en modo un-disparo (se debe poner a 1)
TA1OS: Flag de comienzo del TA1 en modo un-disparo (se debe poner a 1)
TA2OS: Flag de comienzo del TA2 en modo un-disparo (se debe poner a 1)
TA3OS: Flag de comienzo del TA3 en modo un-disparo (se debe poner a 1)
TA4OS: Flag de comienzo del TA4 en modo un-disparo (se debe poner a 1)

TA0TGH, L: Bits de selección de la fuente de disparo/evento del TA0:
00: Por el pin de entrada TA0IN (PD7_1 debe ser cero)
01: Por *overflow* de TB2
10: Por *overflow* de TA4
11: Por *overflow* de TA1

Por ejemplo: mov.b #0, ONSF ; disparo por el pin de entrada TA0IN (P7_1)

Renesas.Temporizadores A y B. Modos de funcionamiento.

TRGSR — **(Dirección: 0383H)**

7							0
TA4TGH	TA4TGL	TA3TGH	TA3TGL	TA2TGH	TA2TGL	TA1TGH	TA1TGL

Después de un reset, el valor es 00H. Se tiene permiso de lectura y escritura

TA1TGH, L: Bits de selección de la fuente de disparo/evento del TA1:
- 00: Por el pin de entrada TA1IN (PD7_3 debe ser cero)
- 01: Por *overflow* de TB2
- 10: Por *overflow* de TA0
- 11: Por *overflow* de TA2

TA2TGH, L: Bits de selección de la fuente de disparo/evento del TA2:
- 00: Por el pin de entrada TA0IN (PD7_5 debe ser cero)
- 01: Por *overflow* de TB2
- 10: Por *overflow* de TA1
- 11: Por *overflow* de TA3

TA3TGH, L: Bits de selección de la fuente de disparo/evento del TA3:
- 00: Por el pin de entrada TA0IN (PD7_7 debe ser cero)
- 01: Por *overflow* de TB2
- 10: Por *overflow* de TA2
- 11: Por *overflow* de TA4

TA4TGH, L: Bits de selección de la fuente de disparo/evento del TA4:
- 00: Por el pin de entrada TA0IN (PD8_1 debe ser cero)
- 01: Por *overflow* de TB2
- 10: Por *overflow* de TA3
- 11: Por *overflow* de TA0

____ Ejemplo 5.1: Uso del timer A0 por muestreo _____

```
;------- Inicialización Temporizador A en modo timer -------
;------   Cuenta de 2ms para un reloj de 36MHz  -------------

     mov.b  #80h,TA0MR          ; TA0 en modo timer con f32
     mov.w  #2250,TA0           ; 2250 periodos de 27,77ns*32=
                                ;2 ms. (el reloj es de 36MHz)
     bset   TA0S                ; arranca el contador

;-- En el programa principal se comprueba el desbordamiento --

retraso:
     btstc  3, TA0IC
     jnc    retraso
```

Renesas. Temporizadores A y B. Modos de funcionamiento.

Los temporizadores tipo B tienen tres modos de funcionamiento:

- Modo temporizador: Realiza una cuenta desde una fuenta interna, el reloj.
- Modo contador de eventos: Realiza la cuenta desde una fuente externa o por desbordamiento de otro temporizador.
- Modo medida de ancho de pulso: El temporizador mide el período del pulso de una señal externa o la anchura del pulso.

El registro TB*i*MR (con *i* = 0 hasta 2) sirve para configurar el modo de funcionamiento del temporizador. El valor de la cuenta de los temporizadores B se introduce en los registros TB*i*. En el modo de medida de la anchura del pulso en el registro TB*i* se almacena el valor de dicha medida.

Para arrancar los temporizadores B se usa el registro TABSR. Para el caso del microcontrolador M16C/62, que dispone de 3 temporizadores B más que el M16C/60, se usa el registro TBSR para los temporizadores TB3, TB4 y TB5. El control de las interrupciones se lleva a cabo de forma análoga a TAiIC.

Renesas.Temporizadores A y B. Modos de funcionamiento.

7 **(Dirección: 039BH … 039DH)** **0**

TBiMR

TCK1	TCK0	MR3	MR2	MR1	MR0	TMOD1	TMOD0

Después de un reset, se inicializa con 00XX0000b. Se tiene permiso de lectura y escritura excepto en MR2,3

TMOD1, 0: Bits de selección del modo de funcionamiento. El modo temporizador se selecciona con 00, contador de eventos con 01, PWM con 10, e inhibido con 11.

MR3, 2, 1, 0: La función varía según el modo de funcionamiento. Para el modo temporizador:

MR0,1 inválido, puede ser 0 o 1.

MR2 Para el TB0 debe ser 0 y se tiene permiso de lectura y escritura.
Para los timers TB1 y TB2 no se le puede asignar ningún valor y cuando se lee es indeterminado.

MR3 inválido, puede ser 0 o 1.

TCK1, 0: Bits de selección de la fuente interna de cuenta, el reloj. La función varía según el modo de funcionamiento. Para el modo temporizador:

00: Cuenta con el reloj f1 (16 MHz para M16C/62A y 10 Mhz para M16C/60)
01: Divisor por 8, f8
10: Divisor por 32, f32
11: Divisor por 32 usando el sub-reloj, fc32.

Por ejemplo: mov.b #80H, TB0MR ; fija el modo temporizador de TB0 con reloj de f32

Renesas.Temporizador Perro Guardián (*WatchDog*).

El temporizador *watchdog* (perro guardián) tiene la función de detectar si el programa está fuera de control. El temporizador *watchdog* es un contador de 15 bits con cuenta descendente de los ciclos de reloj derivados usando una preescala. La interrupción del temporizador WatchDog ocurre cuando se produce un desbordamiento en la cuenta del temporizador WatchDog.

El período del temporizador WatchDog se calcula como:

$$Periodo\,WatchDog = \frac{Radio_Division_\Pr eescala(16\,o\,128)\;x\;Cuenta\;(32768)}{\mathrm{Re}loj}$$

Renesas.Temporizador Perro Guardián (*WatchDog*).

Dirección: WDC -> 000FH

	7							**0**
WDC		**0**	**0**					


WDC[b0,b4]: Bits 0 a 4 son los bits de alto orden del WatchDog, y sólo hay permiso de lectura.
Bit 5 y 6 se deben poner siempre a cero
Bit 7 es el bit de selección del preescalar: 0 divide por 16 y 1 divide por 128.

Dirección: WDC -> 000EH

	7							**0**
WDTS								

Solo hay permiso de escritura, aunque siempre se inicializa al valor 0/FFFFH, y automáticamente comienza una cuenta descendente (32768 veces) hasta 00000H que no se puede parar a menos que se vuelva a escribir de nuevo en el registro, en cuyo caso se reinicia la cuenta, o que la CPU esté en los estados *hold, wait o stopp.*

Renesas.Temporizador Perro Guardián (*WatchDog*).




Renesas. Interrupciones. Tipos.

Las interrupciones son necesarias para trabajar en tiempo real y se utilizan para la conexión del microcontrolador con los periféricos, con el objetivo de sincronizar la ejecución del programa con las entradas y salidas de datos.

Es una clase de subrutina especial, diferenciándose en la forma de activación. La interrupción se puede producir en cualquier momento durante la ejecución del programa principal, no tiene una dirección específica de llamada

Tratamiento de la rutina de interrupciones:

- Recibe solicitud de interrupción (esto es, un impulso de la señal de activación de interrupción).
-Se guarda en la pila de memoria la dirección de retorno al programa principal y los valores de las banderas del registro *flag* (registro FLG).
-Se carga en el contador de programa (PC) la dirección de la rutina de atención a la interrupción.
-Se ejecuta la subrutina de interrupción.
-Al terminar la subrutina de interrupción (instrucción *REIT*) se recupera de la pila (instrucción POP) la dirección del PC y los valores del registro FLG.




Renesas. Interrupciones. Tipos.

-Las interrupciones son de dos tipos: *hardware* y *software* y se suelen clasificar como:

-**Interrupciones enmascarables** son aquellas que se pueden habilitar y deshabilitar por el flag de interrupción (flag I) o cuyo nivel de prioridad se puede cambiar.

-**Interrupciones no-enmascarables** son aquellas que no pueden ser habilitadas o deshabilitadas por el flag de interrupción (flag I) o cuyo nivel de prioridad no se puede cambiar.



Renesas. Interrupciones. Tipos.

Interrupt Source	Vector Table Addresses Address (L) to address (H)
Undefined Instruction (UND instruction)	FFFDCh to FFFDFh
Overflow (INTO instruction)	FFFE0h to FFFE3h
BRK Instruction (2)	FFFE4h to FFFE7h
Address Match	FFFE8h to FFFEBh
Single Step (1)	FFFECh to FFFEFh
Watchdog Timer, Oscillation Stop and, Re-Oscillation Detection, Voltage Down Detection	FFFF0h to FFFF3h
$\overline{\text{DBC}}$ (1)	FFFF4h to FFFF7h
$\overline{\text{NMI}}$	FFFF8h to FFFFBh
Reset	FFFFCh to FFFFFh

Interrupt Source	Vector Address (1) Address (L) to Address (H)	Software Interrupt Number
BRK Instruction (5)	+0 to +3 (0000h to 0003h)	0
(Reserved)		1 to 3
$\overline{\text{INT3}}$	+16 to +19 (0010h to 0013h)	4
Timer B5	+20 to +23 (0014h to 0017h)	5
Timer B4, UART1 Bus Collision Detect (4, 6)	+24 to +27 (0018h to 001Bh)	6
Timer B3, UART0 Bus Collision Detect (4, 6)	+28 to +31 (001Ch to 001Fh)	7
SI/O4, $\overline{\text{INT5}}$ (2)	+32 to +35 (0020h to 0023h)	8
SI/O3, $\overline{\text{INT4}}$ (2)	+36 to +39 (0024h to 0027h)	9
UART 2 Bus Collision Detection (6)	+40 to +43 (0028h to 002Bh)	10
DMA0	+44 to +47 (002Ch to 002Fh)	11
DMA1	+48 to +51 (0030h to 0033h)	12
Key Input Interrupt	+52 to +55 (0034h to 0037h)	13
A/D	+56 to +59 (0038h to 003Bh)	14
UART2 Transmit, NACK2 (3)	+60 to +63 (003Ch to 003Fh)	15
UART2 Receive, ACK2 (3)	+64 to +67 (0040h to 0043h)	16
UART0 Transmit, NACK0 (3)	+68 to +71 (0044h to 0047h)	17
UART0 Receive, ACK0 (3)	+72 to +75 (0048h to 004Bh)	18
UART1 Transmit, NACK1 (3)	+76 to +79 (004Ch to 004Fh)	19
UART1 Receive, ACK1 (3)	+80 to +83 (0050h to 0053h)	20
Timer A0	+84 to +87 (0054h to 0057h)	21
Timer A1	+88 to +91 (0058h to 005Bh)	22
Timer A2	+92 to +95 (005Ch to 005Fh)	23
Timer A3	+96 to +99 (0060h to 0063h)	24
Timer A4	+100 to +103 (0064h to 0067h)	25
Timer B0	+104 to +107 (0068h to 006Bh)	26
Timer B1	+108 to +111 (006Ch to 006Fh)	27
Timer B2	+112 to +115 (0070h to 0073h)	28
$\overline{\text{INT0}}$	+116 to +119 (0074h to 0077h)	29
$\overline{\text{INT1}}$	+120 to +123 (0078h to 007Bh)	30
$\overline{\text{INT2}}$	+124 to +127 (007Ch to 007Fh)	31
Software Interrupt (5)	+128 to +131 (0080h to 0083h) to +252 to +255 (00FCh to 00FFh)	32 to 63