

1. Descripción del diseño.

La placa de desarrollo Nexys consta de 4 displays-7 segmentos que pueden ser utilizados para mostrar datos de salida del sistema. Cada uno de los segmentos se puede iluminar de forma independiente. La placa tiene una arquitectura en ánodo común que consta de:


- Un bus de 8 líneas (CA, CB, CC, CD, CE, CF, CG, DP) que determina los segmentos que se iluminan.
- Un bus 4 líneas (AN0, AN1, AN2, AN3) que determina el display deseado.


Para la Nexys 2 tenemos este conexionado.





Para la Nexys3 tenemos este conexionado.





Tal como se aprecia en el circuito de adaptación entre FPGA y Display, para activar uno de los dígitos, deberemos poner un ***'0'*** en el pin correspondiente. De igual forma, para encender uno de los 7 segmentos, deberemos poner un ***'0'*** en su pin correspondiente.

Como los cuatro displays comparten el mismo bus para los cátodos, a priori nos impide tener los cuatro dígitos encendidos simultáneamente. Por este motivo, si queremos mostrar los cuatro dígitos a la vez, es necesario diseñar una lógica que nos permita multiplexar en el tiempo las señales de los cátodos. En otras palabras, hacer que se enciendan y apaguen secuencialmente a una velocidad lo suficientemente alta que sea imperceptible para el ojo humano. Para ello, es suficiente con que se enciendan los cuatro dígitos al menos una vez cada 16 milisegundos. Para permitir el apagado de los leds el módulo debe trabajar con una frecuencia de reloj de 1 KHz.

Por tanto deberemos diseñar un módulo con el siguiente interfaz:



Entradas:


digi0[3:0]	Número en BCD que será mostrado en el display menos significativo (primero por la derecha)
digi1[3:0]	Número en BCD que será mostrado en el segundo display (segundo por de la derecha)
digi2[3:0]	Número en BCD que será mostrado en el tercer display (tercero por de la derecha)
digi3[3:0]	Número en BCD que será mostrado en el cuarto display (cuarto por de la derecha)
clk	Reloj
rst	Reset

Salidas:

siete_segmentos[6:0]	Bus que controla los segmentos encendidos
anodo(3:0)	Bus de selección del display

2. Descripción del módulo.

Este es un circuito que permite el multiplexado 4 dígitos en BCD que entran por los buses ***dig0, dig1, dig2, dig3*** y genera como salidas el bus que selecciona el display ***anodo*** y el bus que enciende los display ***siete_segmentos***. Se aprecia el contador de 2 bits, el multiplexor MUX-2 y los generadores de los buses de salida.



3. Interfaz entrada/salida en tarjetas Nexys

Entradas para Nexys2.

Los conmutadores sw3,sw2,sw2,sw0 fijan el valor a cargar
Los conmutadores sw7,sw6,sw5,sw4 fijan el dígito en el que se cargará el valor
El pulsador B18 se conectará al reset general

Entradas para Nexys3.

Los conmutadores sw3,sw2,sw2,sw0 fijan el valor a cargar
Los conmutadores sw7,sw6,sw5,sw4 fijan el dígito en el que se cargará el valor
El pulsador C9 se conectará al reset general

Salidas.

Deberán estar conectadas al módulo display 7-segmentos de la placa