




Exceção e interrupção Arquitetura de Computadores

Bruno Prado


Departamento de Computação / UFS

- O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma


- O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma




- O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma




- O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma




- O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma




- O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma



- O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma



- ▶ O que é uma exceção/interrupção?
 - É um evento (trap) causado pela execução do software (exceção) no processador ou requisitado por um dispositivo de hardware (interrupção) da plataforma



► Por que utilizar exceção/interrupção é necessário?

- Por que utilizar exceção/interrupção é necessário?
 - Evita a espera do processador, sem reduzir a eficiência de execução das operações no software
 - Previne a utilização de polling em dispositivos de E/S


```
// Biblioteca de E/S padrão
   #include <stdio h>
   // Função principal
   int main() {
        // Variável de nome
        char nome [50] = \{ 0 \};
6
        // Mensagem de pergunta
        printf("Qualuéuouseuunome?\n");
8
        // Leitura do teclado
        scanf("%s", nome);
10
        // Mensagem de resposta
11
12
        printf("Olá<sub>\(\)</sub>%s!\n", nome);
13
        // Retorno sem erros
14
        return 0;
15
```

- Por que utilizar exceção/interrupção é necessário?
 - Evita a espera do processador, sem reduzir a eficiência de execução das operações no software
 - Previne a utilização de polling em dispositivos de E/S

```
// Biblioteca de E/S padrão
   #include <stdio h>
   // Função principal
   int main() {
        // Variável de nome
        char nome [50] = \{ 0 \};
6
        // Mensagem de pergunta
        printf("Qualuéuouseuunome?\n");
8
        // Leitura do teclado
9
        scanf("%s", nome);
10
        // Mensagem de resposta
11
12
        printf("Olá<sub>\(\)</sub>%s!\n", nome);
13
        // Retorno sem erros
14
        return 0;
15
```


Níveis de privilégio

 A thread de hardware (hart) executa em algum nível de privilégio (somente o modo M será suportado), codificado nos registradores de controle e de status (CSRs)




Níveis de privilégio

 A thread de hardware (hart) executa em algum nível de privilégio (somente o modo M será suportado), codificado nos registradores de controle e de status (CSRs)



É utilizado um espaço de 12 bits (4096 posições) para endereçamento, considerando a permissão de escrita ou leitura (CSR [11 : 10]) e o nível de privilégio mínimo necessário (CSR [9 : 8])




Endereços dos registradores alocados


Número	PERMISSÃO	Nome	DESCRIÇÃO
Ø×3ØØ	MRW	MSTATUS	R _{EGISTRADOR} DE STATUS
Øx3Ø4	MRW	MIE	Habilitação de interrupção
Ø×3Ø5	MRW	MTVEC	Endereço base do gerenciador
Øx341	MRW	MEPC	PC QUE GEROU EVENTO
Øx342	MRW	MCAUSE	CAUSA DO EVENTO
Øx343	MRW	MTVAL	Endereço/instrução inválido
Øx344	MRW	MIP	Pendência de interrupção

SUBCONJUNTO SUPORTADO PELO POXIM-V


Registrador de status no nível de máquina (mstatus)




 Registradores para habilitação (mie) e sinalização de pendências (mip) de interrupções



Registrador de endereço da rotina de tratamento (mtvec)



 Registradores de valor do pc (mepc), causa (mcause) e endereço/instrução (mtval)



► Leitura e escrita de CSR (csrrw)

31	2ø 19	15	14 12	11 7	6	Ø
CSR		RS1	001	RD	1110011	

```
csrrw rd, csr, rs1:
    rd = csr
    csr = rs1

csrw csr, rs1:
    csrrw zero, csr, rs1
```


► Leitura e definição de CSR (csrrs)

31	20 19	15 14	.2 11	6	Ø
CSR.	RS 1	L Ø1e	RD	1110011	

```
csrrs rd, csr, rs1:
    rd = csr
    csr = csr | rs1

csrr rd, csr:
    csrrs rd, csr, zero
```

► Leitura e limpeza de CSR (csrrc)



```
csrrc rd, csr, rs1:
rd = csr
csr = csr & ~rs1
```

► Leitura e escrita imediata de CSR (csrrwi)

```
31 20 19 15 14 12 11 7 6 0

(SR IMM[4:0] 101 RD 1110011
```

```
csrrwi rd, csr, imm:
   rd = csr
   csr = zero_extension(imm)
```

Leitura e definição imediata de CSR (csrrsi)

```
31 20 19 15 14 12 11 7 6 0

(5R IMM[4:0] 110 RD 1110011
```

```
csrrsi rd, csr, imm:
   rd = csr
   csr = csr | zero_extension(imm)
```

► Leitura e limpeza imediata de CSR (csrrci)

```
31 20 19 15 14 12 11 7 6 0

(SR IMM[4:0] 111 RD 1110011
```

```
csrrci rd, csr, imm:
   rd = csr
   csr = csr & ~zero_extension(imm)
```

Chamada para ambiente (ecall)


31		20	19	15	14	12	11	7	l		Ø	
	0000000000000		00000		Ø	ØØ		00000		1110011		

Realiza Chamada para o ambiente (Gera exceção de código 11)

Retorno do nível de máquina (mret)

```
mret:
pc = mepc
```

Etapas do tratamento da exceção/interrupção



Função principal

```
# Função principal
63
   main:
64
        # Ajuste do endereço da rotina de tratamento
69
        call trap_configuration
70
        # Exceções
71
        exceptions:
72
            # Instruction access fault (1)
73
            ir zero
74
            # Illegal instruction (2)
75
            .word 0xf0f0f0f0
76
            # Load access fault (5)
77
            lw zero, 1(zero)
78
            # Store access fault (7)
79
            sw zero, 3(zero)
80
            # Fnvironment call
81
            ecall
82
```

Ajustando o endereço da rotina de tratamento


```
# Configuração da rotina de tratamento
trap_configuration:
# Obtendo endereço da rotina de entrada
la t0, _trap_entry
csrw mtvec, t0
# Retornando da chamada
ret
```

Rotina de tratamento da exceção

```
# Tratamento da exceção
39
   .global exception_handler
40
   exception_handler:
41
       # Obtendo mcause e mepc
33
34
       csrr a0, mcause
35
       csrr t0, mepc
       # Checando por instruction access fault (1)
36
       li t1, 1
37
       bne a0, t1, increment_mepc
38
       la t1, exceptions
39
       add t0, t0, t1
40
       # Incrementando mepc por 4
41
        increment_mepc:
42
            addi t0, t0, 4
43
            csrw mepc, t0
44
45
       # Retornando do tratamento
51
52
       mret
```


Eventos de interrupção do hardware

 São requisições assíncronas da plataforma (mascaráveis) para execução de rotinas de tratamento



Eventos de interrupção do hardware


 São requisições assíncronas da plataforma (mascaráveis) para execução de rotinas de tratamento



Priorização das interrupções no nível de máquina: Externa > Software > Timer

Eventos de interrupção do hardware

 São requisições assíncronas da plataforma (mascaráveis) para execução de rotinas de tratamento




As interrupções não mascaráveis (NMI) são usadas exclusivamente para condições de erro do hardware, mesmo que as interrupções não estejam habilitadas (MIE = Ø)

Priorização das interrupções


FLUXO PRINCIPAL

Priorização das interrupções





Priorização das interrupções


Controlador de interrupções da plataforma (PLIC)





A INTERRUPÇÃO NUNCA É GERADA NO NÍVEL Ø














Exercício

- Implemente as instruções privilegiadas para manipulação do subconjunto de registradores de controle e de status (CSR), além da chamada para ambiente (ecall) e de retorno do nível de máquina (mret), com o objetivo de suportar o tratamento das seguintes exceções
 - Instruction access fault (1)
 - Illegal instruction (2)
 - Load access fault (5)
 - Store access fault (7)
 - Environment call from M-mode (11)