Arquitetura de Computadores

Arquitetura do processador MIPS


Uma implementação básica do MIPS



Aprofunde-se no livro texto!


Leia o capítulo 4 do Livro Computer Organization and Design, do Hennessy & Patterson.


(capítulo 5 na versão disponível na biblioteca)





Na aula passada






- Vimos em mais detalhes o funcionamento de um processador.
 - Suas características gerais
 - Estudo inicial da Unidade Central de Processamento
 - Componentes da Via de Dados (Datapath)
 - Instruções e Via de Dados
 - Unidade de Controle
 - Arquiteturas RISC e CISC
- Conhecemos o assembly do MIPS e fizemos nossos primeiros programas
 - Conhecemos as instruções principais
 - Apresentamos e usamos o Simulador MARS
 - Visitamos os detalhes da estrutura das instruções.



Na aula de hoje







Conheceremos a estrutura do processador MIPS

- As instruções de referência à memória load word (lw) e store word (sw)
- As instruções lógicas e aritméticas add, sub, AND, OR, and slt
- As instruções de desvio branch equal (beq) e jump (j), que adicionaremos por último.
- Veremos sob um viés de implementação
 - Verilog, Verilog, Verilog!



Revisão Rápida



As instruções no MIPS são classificadas em 3 tipos, de acordo com o formato:

Tipo $R \rightarrow 3$ operandos (registradores)

Tipo I → Um dos operandos vem junto com a instrução

Tipo J \rightarrow Instruções de desvio incondicional. Sem operandos.


Coprocessador → Não serão abordados.

	3 1	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	o 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R		(OPC	ODI	E				RS					RT					RD					SA					F	N		
I		(OPC	ODI	E				RS					RT										IN	1M							
J		(OPC	ODI	E													,	ΓAR	GE7	Γ											



	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	o 8	o 7	0 6	0 5	0 4	o 3	0 2	0 1	0
R		(OPC	ODI	E				RS					RT					RD					SA					F	N		
Ι		(OPC	ODI	Ε				RS					RT										IN	IМ							
J		(OPC	ODI	Ε													-	ΓAR	GE7	Γ											

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15





	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	o 8	0 7	0 6	0 5	0 4	o 3	0 2	0 1	0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
I		(OPC	ODI	Ξ				RS					RT										IN	1M							
J		(OPC	ODI	Ξ													7	ΓAR	GE7	Γ											

Como traduzir o código assembly para binário? Exemplo: add \$a0, \$t0, \$t1

Name	Number
\$zero	0
\$at	1
\$v0	1 2
\$v1	
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$32	18
\$33	19
\$34	20
\$35	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
I		(OPC	ODI	Ξ				RS					RT										IN	ИM							
J		(OPC	ODI	Ξ													7	ΓAR	GE7	Γ											

Como traduzir o código assembly para binário? Exemplo: add \$a0, \$t0, \$t1 add \$4, \$8, \$9

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$32	18
\$33	19
\$34	20
\$35	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2 3	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	0 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
Ι		(OPC	ODI	Ξ				RS					RT										IM	1M		-					
J		(OPC	ODI	Ξ													7	ΓAR	GET	Γ											

Como traduzir o código assembly para binário?

Exemplo: add \$a0, \$t0, \$t1

add \$4 , \$8 , \$9

Add é do tipo R, então:

Formato: add \$rd, \$rs, \$rt

\$4 , \$8 , \$9

Name	Number
\$zero	0
\$at	1
\$v0	1 2 3
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$32	18
\$33	19
\$34	20
\$85	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	О
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
I		(OPC	ODI	Ξ		RS RT IMM																									
J		(OPC	ODI	Ξ			TARGET																								

Como traduzi	_				
Exemplo:	add	\$a0,	\$t0,	\$t1	
			\$8 ,	\$9	
Add é do t	ipo R,	então	o:		
Formato:	add	\$rd.	\$rs.	\$rt	
			\$8 ,		
Campos:					
opcode.	rs . r	t .	rd .	sa .	fn

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$s2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	О
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
I		(OPC	ODI	Ξ		RS RT IMM																									
J		(OPC	ODI	Ξ			TARGET																								

Como traduzio	o códig	o asser	nbly pa	ra binário	?
Exemplo:	add	\$a0,	\$t0,	\$t1	
	add	\$4 ,	\$8 ,	\$9	
Add é do t	ipo R,	então	o:		
Formato:	add				
		\$4 ,	\$8 ,	\$9	
Campos:					
01	000.01	001.0	0100.		
opcode. r	s . r	t .	rd .	sa .	fn

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$81	17
\$ 3 2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R												RD					SA					F	N									
Ι									RT										IN	1M												
_	0.000.00																															

Common MIPS instructions.

Notes: op, funct, rd, rs, rt, imm, address, shamt refer to fields in the instruction format. The program counter PC is assumed to point to the next instruction (usually 4 + the address of the current instruction). M is the byte-addressed main memory.

Assembly instruction	Instr. format	op op/funct	Meaning	Comments
add \$rd, \$rs, \$rt	R	0/32	\$rd = \$rs + \$rt	Add contents of two registers
sub \$rd, \$rs, \$rt	R	0/34	\$rd = \$rs - \$rt	Subtract contents of two registers
addi \$rt, \$rs, imm	I	8	\$rt = \$rs + imm	Add signed constant
♦ ♦ •	1	1	\$t6 \$t7	13 \$fp 30 \$ra 31 pc hi

10

	_								_																							
	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	О	0	o	О	О	О	0	0	0	0
	1	0	9	8	7	6	5	4	3	2	1	О	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
I		(OPC	ODI	Ξ				RS					RT										IM	ΙM							
J		(OPC	ODI	Ξ			TARGET																								

Como traduzir o código assembly para binário?

Exemplo: add \$a0, \$t0, \$t1

add \$4 , \$8 , \$9

Add é do tipo R, então:

Formato: add \$rd, \$rs, \$rt \$4 , \$8 , \$9

Campos:

000000.01000.01001.00100.?????.100000 opcode.rs .rt .rd .sa .fn

shift amount (shamt)

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$82	18
\$83	19
\$34	20
\$85	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
рс	
hi	
10	



	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2 3	2 2	2	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	o 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R	OPCODE RS RT											RD					SA					F	N									
Ι	OPCODE RS RT																IM	1M														
J	J OPCODE TARGET																															

Como traduzir o código assembly para binário?

Exemplo: add \$a0, \$t0, \$t1

add \$4 , \$8 , \$9

Add é do tipo R, então:

Formato: add \$rd, \$rs, \$rt \$4 , \$8 , \$9

Campos:

000000.01000.01001.00100.00000.100000 opcode.rs .rt .rd .sa .fn

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$s2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	o 8	0 7	0 6	0 5	0 4	o 3	0 2	0 1	0
R		(OPC	ODI	Ξ	RS RT											RD					SA					F	N				
I	I OPCODE								RS					RT										IN	1M							
J OPCODE TARGET																																

Como traduzir o código assembly para binário? Exemplo: \$11 \$t2, \$s0, 4

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$3U	10
\$31	17
\$32	18
\$83	19
\$34	20
\$85	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3	2	2	2	2	2	2	2	2	2	2	. 0 0 7 6 7				1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		OPCODE RS RT										RD					SA					F	N									
I	I OPCODE								RS					RT										IN	ИM							
J OPCODE TARGET																																

Como traduzir o código assembly para binário? Exemplo: sll \$t2, \$s0, 4 sll \$10, \$16, 4

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$32	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	*



	3	3	2 9	2 8	2 7	2 6	2 5	2 4	2	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	o 8	o 7	0 6	0 5	0 4	o 3	0 2	0 1	0
R	OPCODE RS RT											RD					SA					F	N									
Ι		(OPC	ODE	Ξ				RS					RT										IN	1M							
J	J OPCODE TARGET																															

Como traduzir o código assembly para binário?

Exemplo: sll \$t2, \$s0, 4

sll \$10, \$16, 4

sll é do tipo R, então:

Formato: sll \$rd, \$rt, shamt \$10, \$16, 4

Name	Number
\$zero	0
\$at	1
\$v0	1 2 3
\$v1	3
\$a0	4
\$a1	4 5 6
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$32	18
\$33	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
lo	



	3	3	2	2	2	2	2	2											1	1	1	1	0	0	0	0	0	0	0	0	0	О
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODI	Ξ		RS RT												RD					SA					F	N		
I		(OPC	ODI	Ξ				RS					RT										IN	1M							
J		(OPC	ODI	Ξ													7	ΓAR	GE7	Γ											

Como tradu	zir o códig	o asser	nbly pa	ra binário?
Exemplo:	sll	\$t2,	\$s0,	4
	sll	\$10,	\$16,	4
sll é do	tipo R,	então	o:	
Formato:	sll	\$rd,	\$rt,	shamt
		\$10,	\$16,	4
Campos:				
opcode.	rs . r	t .	rd .	sa . fn

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$s2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



_		_																														
	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	О	О	О	О	О	О	0	o	o	0
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R	OPCODE RS RT																RD					SA					F	N				
I		(OPC	ODI	Ξ				RS					RT										IN	1M							
J		(OPC	ODI	Ξ													-	ΓAR	GE7	Γ											

Como traduz	ir o códig	o asser	nbly pa	ra binário?
Exemplo:	sll	\$t2,	\$s0,	4
	sll	\$10,	\$16,	4
sll é do t	tipo R,	então	o:	
Formato:	sll	\$rd,	\$rt,	shamt
		\$10,	\$16,	4
Campos:				
	10	000.0	1010.	00100
opcode.	rs . r	t .	rd .	sa . fn

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$81	17
\$ 3 2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
lo	



	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	О
									3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R														RT					RD					SA					F	N		
Ι		(OPC	ODI	E				RS					RT								•		IN	1M		•					

Common MIPS instructions.

Notes: op, funct, rd, rs, rt, imm, address, shamt refer to fields in the instruction format. The program counter PC is assumed to point to the next instruction (usually 4 + the address of the current instruction). M is the byte-addressed main memory.

Assembly instruction	Instr. format	op op/funct	Meaning	Comments
ori \$rt, \$rs, imm	I	13	\$rt = \$rs imm	Logical OR, unsigned constant
sll \$rd, \$rt, shamt	R	0/0	\$rd = \$rt << shamt	Shift left logical (shift in zeros)
srl \$rd, \$rt, shamt	R	0/2	Shift right logical (shift in zeros)	
UNIVERSIDADE FEDERAL DE SERGIPE	_	2 2	\$t5 \$t6 \$t7	15 \$fp 30 \$ra 31 pc hi lo

	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2 3	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	o 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R	R OPCODE RS RT																RD					SA					F	N				
I		(OPC	ODI	<u> </u>				RS					RT										IM	1M							
J		(OPC	ODI	<u>. </u>														ΓAR	GE7	Γ											

Como trac	luzir o códig	o assen	nbly pa	ra binário	?
Exemplo:	add	\$a0,	\$t0,	\$t1	
		\$4 ,			
Add é do	tipo R,	então):		
Formato	add	\$rd,	\$rs,	\$rt	
		\$4 ,	\$8 ,	\$9	
Campos:					
000000	16	0.000	1010.	00100.0	00000
opcode	. rs . r	rt .	rd .	sa .	fn
	<u> </u>				
aq	ui rs é inútil				

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$80	16
\$31	17
\$32	18
\$33	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	o 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R		(OPC	ODI	Ξ				RS	RS RT RD SA FN																						
I		(OPC	ODI	<u> </u>				RS					RT										IM	1M							
J		(OPC	ODI	<u> </u>													7	ΓAR	GE7	Γ											

Como traduzir o código assembly para binário?

Exemplo: add \$a0, \$t0, \$t1

add \$4, \$8, \$9

Add é do tipo R, então: Formato: add \$rd, \$rs, \$rt

\$4 , \$8 , \$9

Campos:

000000.00000.10000.01010.00100.000000 opcode.rs .rt .rd .sa . fn

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$32	18
\$33	19
\$34	20
\$35	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
рс	
hi	
10	



	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2	2 2	2 1	2 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	o 8	0 7	0 6	0 5	0 4	o 3	0 2	0 1	0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
I		(OPC	ODI	Ξ				RS					RT										IN	1M							
J		(OPC	ODI	Ξ													7	ΓAR	GE7	Γ											

Como traduzir o código assembly para binário? Exemplo: addi \$t2, \$s0, 9

Name	Number
\$zero	0
\$at	1
\$v0	1 2 3
\$v1	
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$80	16
\$31	17
\$82	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	*



	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	О	О	О	О	О	О	О	О	0	0
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODI	Ε				RS	RS RT RD SA FN																						
I		(OPC	ODI	Ε				RS					RT										IN	ИM							
J		(OPC	ODI	E													7	ΓAR	GE7	Γ											

Como traduzir o código assembly para binário? Exemplo: addi \$t2, \$s0, 9 addi \$10, \$16, 9

Name	Number								
\$zero	0								
\$at	1								
\$v0	3								
\$v1	3								
\$a0	4								
\$a1									
\$a2	6								
\$a3	7								
\$t0	8								
\$t1	9								
\$t2	10								
\$t3	11								
\$t4	12								
\$t5	13								
\$t6	14								
\$t7	15								

\$30	16
\$31	17
\$ 3 2	18
\$33	19
\$34	20
\$ 3 5	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
рс	
hi	
10	



	3	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2 3	2 2	2	2	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	o 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
Ι		(OPC	ODE	3				RS					RT										IN	1M							
J		(OPC	ODI	£													7	ΓAR	GE7	Γ											

Como traduzir o código assembly para binário?

Exemplo: addi\$t2, \$s0, 9 addi\$10, \$16, 9

addi é do tipo I, então:

Formato: addi\$rs, \$rt, IMM \$10, \$16, 9

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$32	18
\$33	19
\$34	20
\$35	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
рс	
hi	
lo	



	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	О
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODE	Ξ				RS					RT					RD					SA					F	N		
Ι		(OPC	ODI	Ξ				RS					RT										IM	IM							
J		(OPC	ODI	E													7	ΓAR	GE7	Γ											

Como traduzir	o código asser	nbly pa	ra binário?
Exemplo:	addi\$t2,	\$s0,	9
	addi \$10,	\$16,	9
addi é do t	ipo I, enta	ăo:	
Formato:	addi\$rs,	\$rt,	IMM
	\$10,	\$16,	9
Campos:			
opcode.	rs . rt .		IMM

Name	Number
\$zero	0
\$at	1
\$v0	3
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$s2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



_																																
	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	О	О	О	О	О	О	0	О	0	0
	1	0	9	8	7	6	5	4	3	2	1	О	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODI	Ξ				RS					RT					RD					SA					F	N		
Ι		(OPC	ODI	3				RS					RT										IN	1M							
J		(OPC	ODI	<u> </u>													-	ΓAR	GE7	Γ											

Como traduzi	r o código asser	nbly pa	ra binário	?
Exemplo:	addi\$t2,	\$s0,	9	
	addi \$10,	\$16,	9	
addi é do	tipo I, enta	ão:		
Formato:	addi\$rs,	\$rt,	IMM	
	\$10,	\$16,	9	
Campos:				
6	01010.10000.	00000	0000000	1001
opcode.	rs . rt .			IMM
dita a operaçã	ão la			

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$81	17
\$ 82	18
\$83	19
\$34	20
\$85	21
\$36	22
\$37	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
рс	
hi	
10	



		3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0
		1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
F	2		(OPC	OD	E				RS					RT					RD					SA					F	N		
I	OPCODE									RS					RT										IN	1M							
	-																				~												

Common MIPS instructions.

Notes: op, funct, rd, rs, rt, imm, address, shamt refer to fields in the instruction format. The program counter PC is assumed to point to the next instruction (usually 4 + the address of the current instruction). M is the byte-addressed main memory.

Assembly instruction	Instr. format	op op/funct	Meaning		Commen	nts
add \$rd, \$rs, \$rt	R	0/32	\$rd = \$rs + \$rt		Add contents of two registe	rs
sub \$rd, \$rs, \$rt	R	0/34	\$rd = \$rs - \$rt	2	Subtract contents of two reg	gisters
addi \$rt, \$rs, imm	I	8	\$rt = \$rs + imm	į	Add signed constant	
			ÞŪ		13 \$fp	30
			\$t		14 \$ra 15 pc	31
6 8 6			\$t	/		
UNIVERSIDADE					hi	

	3	3	2	2	2	2	2	2 2 2 2 2 1 0 <th>0</th> <th>0</th> <th>0</th> <th>o </th>									0	0	0	o												
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
R		(OPC	ODE	Ξ			RS RT RD SA FI											N													
Ι		(OPC	ODI	3				RS					RT										IN	1M							
J		(OPC	ODI	3													-	ΓAR	GE7	Γ											

Como traduzir o código assembly para binário?

Exemplo: addi\$t2, \$s0, 9

addi\$10, \$16, 9

addi é do tipo I, então:

Formato: addi\$rs, \$rt, IMM \$10, \$16, 9

Campos:

001000.01010.10000.00000000000001001 opcode.rs .rt . IMM

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$81	17
\$s2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
lo	



Verificando o aprendizado.

	3	3 0	2 9	2 8	2 7	2 6	2 5	2 2 2 2 1 1 1 4 3 2 1 0 9 8 7									1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	o 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R		(OPC	ODI	Ξ			RS RT RD SA FN																								
I		(OPCODE RS RT IMM																													
J		(OPC	CODE TARGET																												

1) Traduza o código assembly a seguir para binário.

addiu \$t0, \$zero, 7

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15

\$30	16
\$31	17
\$s2	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
10	



Verificando o aprendizado.

	3 1	3 0	2 9	2 8	2 7	2 6	2 5	2 2 2 2 2 1 1 1 1 4 3 2 1 0 9 8 7 6									1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	o 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
R		(OPC	ODI	Ξ			RS RT RD SA FN											N													
Ι		(OPC	ODI	DE RS RT IMM																											
J		(OPC	ODI	Ξ													7	ΓAR	GE7	Γ											

1) Traduza o código assembly a seguir para binário.

addiu \$t0, \$zero, 7

2) Traduza o código assembly a seguir para binário.

sub \$a0, \$s0, \$s1

Name	Number
\$zero	0
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15


\$30	16
\$31	17
\$32	18
\$83	19
\$34	20
\$85	21
\$36	22
\$87	23
\$t8	24
\$t9	25
\$k0	26
\$k1	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31
pc	
hi	
lo	




Arquitetura do MIPS




MIPS de ciclo único





MIPS de ciclo único





MIPS de ciclo único


















Adicionamos elementos de controle para:

Controlar a próxima instrução usando um indicador de saída 0 da ALU combinado com o sinal de branch do controle;

Habilitar a leitura e escrita da memória de dados e dos registradores;

Controlar a operação da ALU;

Escolher a origem do dado do registrador.






Adicionamos elementos de controle para:

Controlar a próxima instrução usando um indicador de saída 0 da ALU combinado com o sinal de branch do controle;

Habilitar a leitura e escrita da memória de dados e dos registradores;

Controlar a operação da ALU;

Escolher a origem do dado do registrador.





Falar é fácil, mostre-me o código!

Calma! Antes, precisamos dar sequência ao conteúdo na próxima aula. Não perca. ;-)



Considerações gerais sobre a estrutura




Elementos combinacionais e elementos de estado

O processador é composto por elementos combinacionais: ALU, multiplexadores, somadores...

E elementos de estado (sequenciais): registradores, memória de instrução e de dados.

Lembram da diferença?
Combinacional vs. Sequencial





Elementos combinacionais e elementos de estado


O processador é composto por elementos combinacionais: ALU, multiplexadores, somadores...

E elementos de estado (sequenciais): registradores, memória de instrução e de dados.


Lembram da diferença?
Combinacional vs. Sequencial

Elementos sequenciais terão pelo menos duas entradas: dado e clock.

O clock não é representado para simplificar o esquema.









Elementos sequenciais terão pelo menos duas entradas: dado e clock. Ex.: Flip-Flop tipo D









Barreira Temporal (registradores)






Barreira Temporal (registradores)






Barreira Temporal (registradores)





Barreira Temporal (registradores)






Barreira Temporal (registradores)









Barreira Temporal (registradores)






Barreira Temporal (registradores)





Barreira Temporal (registradores)






Barreira Temporal (registradores)

Barreira Temporal (registradores)




Sobe o Clock




Barreira Temporal (registradores)






Barreira Temporal (registradores)





Barreira Temporal (registradores)






Barreira Temporal (registradores)








Barreira Temporal (registradores)



Em um sistema digital...




Barreira Temporal (registradores)

Barreira Temporal (registradores)

Barreira Temporal (registradores)


Nota: O sinal de clock é o mesmo para todo o sistema.

Em um processador MIPS de ciclo único





Em um processador MIPS de ciclo único




Se as atividades são dependentes, como posso ter só um clock?





Se as atividades são dependentes, como posso ter só um clock?

Posso fazer a leitura independente do sinal de clock.





Como fica o código verilog?

```
// MEMORIA DE INSTRUCAO
module instr_mem(
   input [5:0] addr,
   output [31:0] instr
);

reg [31:0] RAM[63:0];
   // inicializacao com instrucoes
   assign instr=RAM[addr];
endmodule
```

```
// MEMORIA DE DADOS
module dmem(
   input clk, memwrite,
   input [31:0] addr, writedata,
   output [31:0] readdata
);
   reg [31:0] RAM[63:0];//32x64 RAM
   // le dado da memoria
   assign readdata=RAM[addr[31:2]];
   // escreve dado na memoria
   always@(posedge clk)
   if(memwrite)
        RAM[addr[31:2]]<=writedata;
endmodule</pre>
```



Construindo o Datapath

Enfim, diagramas + código verilog.



Referências

PATTERSON, D. A., HENNESSY, J. L. Computer Organization and Design: The Hardware/Software Interface, 5th Edition, 2014



Hora-Trabalho de Hoje

Leia o capítulo 4 do livro PATTERSON &
HENNESSY. Computer Organization and Design:
The Hardware/Software Interface.

Seções 4.3.



Dúvidas?



Na próxima aula...

Continuaremos a detalhar o processador MIPS;

Não falte! 😉



Obrigado pela atenção

