




# Hierarquia de memória Arquitetura de Computadores

Bruno Prado

Departamento de Computação / UFS


- O que é hierarquia de memória?
  - ► É uma organização de memória que utiliza componentes com diversas tecnologias, capacidades e desempenhos



### Análise comparativa das memórias

| TIPO     | CAPACIDADE        | Custo           | LATÊNCIA      |
|----------|-------------------|-----------------|---------------|
| IMEDIATO | 1 <-> 3 BYTES     | -               | -             |
| SRAM     | 2 K1B <-> 32 MBIT | ~US\$ 5K / G1B  | Ø,2Ø <-> 2 NS |
| DRAM     | 1 <-> 16 GiB      | ~US\$ 1 / G1B   | ~10 Ns        |
| FLASH    | Ø,1 <-> 32 TB     | ~US\$ Ø,Ø3 / GB | ~1 ms         |

- Qual o propósito da hierarquia de memória?
  - Abstrair e combinar as tecnologias que estão sendo utilizadas e reduzir as limitações associadas
  - Otimizar a relação entre desempenho e custo das tecnologias de armazenamento



- Qual o propósito da hierarquia de memória?
  - Combinar diferentes tecnologias de armazenamento para maximizar o desempenho e reduzir o custo total
  - Considerando que o dado solicitado está disponível com probabilidade de acerto de 90% na cache

SISTEMA (

CACHE DE 16 M/B (SRAM) MEMÓRIA DE 32 G/B (DRAM) DISCO DE 256 GB (FLASH)

US\$ 78,13 + US\$ 32 + US\$ 7,68 = US\$ 117,81  $7,26P \times 1$  NS + 0,86P × 10 NS = 15,2 S

► Por que a hierarquia de memória funciona?

- Por que a hierarquia de memória funciona?
  - Os princípios de <u>localidade espacial e temporal</u> que definem que várias regiões da memória são repetidamente e sequencialmente acessadas em um determinado intervalo de tempo
    - Execução sequencial das instruções do software
    - Repetição através de controles iterativos

- Localidade espacial
  - A execução do software é iterativa e sequencial
  - ► É feito o acesso recorrente para um conjunto pequeno e repetido de instruções e dados

```
// Biblioteca de E/S padrão
   #include <stdio.h>
   // Função principal
   int main() {
       // Variáveis inteiras
5
       uint32_t a = 1, i;
6
       // Controle iterativo
       for(i = 0; i < 1024; i++) {
           a = 2 * a;
10
       // Retorno sem erros
11
       return 0;
12
13
```

- Localidade espacial
  - A execução do software é iterativa e sequencial
  - É feito o acesso recorrente para um conjunto pequeno e repetido de instruções e dados

```
// Biblioteca de E/S padrão
   #include <stdio.h>
   // Função principal
   int main() {
       // Variáveis inteiras
5
       uint32_t a = 1, i;
6
       // Controle iterativo
       for(i = 0; i < 1024; i++) {
8
           a = 2 * a;
10
       // Retorno sem erros
11
       return 0;
12
13
```

#### Instruções do controle iterativo

- Localidade espacial
  - A execução do software é iterativa e sequencial
  - É feito o acesso recorrente para um conjunto pequeno e repetido de instruções e dados

```
// Biblioteca de E/S padrão
   #include <stdio.h>
   // Função principal
   int main() {
       // Variáveis inteiras
5
       uint32_t a = 1, i;
6
       // Controle iterativo
       for(i = 0; i < 1024; i++) {
8
           a = 2 * a;
10
       // Retorno sem erros
       return 0;
12
13
```

#### Dados acessados nas iterações

- Localidade temporal
  - Quando uma determinada posição de memória é referenciada (instrução ou dado), provavelmente ela será acessada novamente pelo fluxo de execução

```
// Biblioteca de E/S padrão
   #include <stdio.h>
   // Função principal
   int main() {
       // Variáveis inteiras
5
       uint32_t a = 1, i;
6
       // Controle iterativo
       for(i = 0; i < 1024; i++) {
           a = 2 * a;
10
       // Retorno sem erros
11
       return 0;
12
13
```

- Localidade temporal
  - Quando uma determinada posição de memória é referenciada (instrução ou dado), provavelmente ela será acessada novamente pelo fluxo de execução

```
// Biblioteca de E/S padrão
   #include <stdio.h>
   // Função principal
   int main() {
       // Variáveis inteiras
5
       uint32_t a = 1, i;
6
       // Controle iterativo
       for(i = 0; i < 1024; i++) {
8
           a = 2 * a;
10
       // Retorno sem erros
       return 0;
12
13
```

#### Inicialização de variáveis

- Localidade temporal
  - Quando uma determinada posição de memória é referenciada (instrução ou dado), provavelmente ela será acessada novamente pelo fluxo de execução

```
// Biblioteca de E/S padrão
   #include <stdio.h>
   // Função principal
   int main() {
       // Variáveis inteiras
5
       uint32_t a = 1, i;
6
       // Controle iterativo
       for(i = 0; i < 1024; i++) {
8
           a = 2 * a;
10
       // Retorno sem erros
11
       return 0;
12
13
```

#### Repetição da operação por 1024 vezes

- Localidade temporal
  - Quando uma determinada posição de memória é referenciada (instrução ou dado), provavelmente ela será acessada novamente pelo fluxo de execução

```
// Biblioteca de E/S padrão
   #include <stdio.h>
   // Função principal
   int main() {
       // Variáveis inteiras
5
       uint32_t a = 1, i;
6
       // Controle iterativo
       for(i = 0; i < 1024; i++) {
8
           a = 2 * a;
10
11
       // Retorno sem erros
       return 0;
12
13
```

#### Finalização da execução

- Categorização dos dispositivos de memória
  - Localização
    - Interna: são diretamente acessados ou controlados pelo processador, como os registradores do processador e as memórias cache ou principal do sistema (DRAM)
    - Externa: o acesso é feito através de controladores de E/S (PCI Express, SATA ou USB) para as unidades de armazenamento, ex: disco de estado sólido (FLASH)

- Categorização dos dispositivos de memória
  - Localização
    - Interna: são diretamente acessados ou controlados pelo processador, como os registradores do processador e as memórias cache ou principal do sistema (DRAM)
    - Externa: o acesso é feito através de controladores de E/S (PCI Express, SATA ou USB) para as unidades de armazenamento, ex: disco de estado sólido (FLASH)
  - Estrutura de armazenamento e endereçamento
    - Tamanho de palavra: define quantos bytes são processados por vez, geralmente refletindo a capacidade da arquitetura (múltiplos de 1 byte com 8, 16 ou 32 bits)
    - Bloco de dados: são conjuntos de dados com tamanhos muito maiores que a palavra do sistema (múltiplos de 512 bytes), sendo utilizados em dispositivos de memória externa

- Categorização dos dispositivos de memória
  - Método de acesso
    - Sequencial: os dados estão em sequência na memória (fita magnética), ou seja, para obter o último elemento da sequência, todos os dados precisam ser acessados

- Categorização dos dispositivos de memória
  - Método de acesso
    - Sequencial: os dados estão em sequência na memória (fita magnética), ou seja, para obter o último elemento da sequência, todos os dados precisam ser acessados
    - Direto: cada bloco de dados possui um endereço físico único, possibilitando a sua busca direta pelos dados na unidade de armazenamento (SSD)

- Categorização dos dispositivos de memória
  - Método de acesso
    - Sequencial: os dados estão em sequência na memória (fita magnética), ou seja, para obter o último elemento da sequência, todos os dados precisam ser acessados
    - Direto: cada bloco de dados possui um endereço físico único, possibilitando a sua busca direta pelos dados na unidade de armazenamento (SSD)
    - Aleatório: os dados são armazenados como no método direto, entretanto, o tempo de acesso é constante e independente da última posição acessada (RAM)

- Categorização dos dispositivos de memória
  - Método de acesso
    - Sequencial: os dados estão em sequência na memória (fita magnética), ou seja, para obter o último elemento da sequência, todos os dados precisam ser acessados
    - Direto: cada bloco de dados possui um endereço físico único, possibilitando a sua busca direta pelos dados na unidade de armazenamento (SSD)
    - Aleatório: os dados são armazenados como no método direto, entretanto, o tempo de acesso é constante e independente da última posição acessada (RAM)
    - Associativo: o acesso é aleatório (SRAM) por indexação ou associação do dado ao seu endereçamento na memória (cache), reduzindo o tempo de acesso

- Categorização dos dispositivos de memória
  - Capacidade e desempenho
    - Latência: é o tempo gasto para realizar uma operação de E/S que é constante no acesso aleatório

Latên $cia = t_{busca} + t_{operac ilde{a}o}$ 

- Categorização dos dispositivos de memória
  - Capacidade e desempenho
    - Latência: é o tempo gasto para realizar uma operação de E/S que é constante no acesso aleatório

$$Lat$$
encia =  $t_{busca} + t_{operaç$ ao

 Taxa de transferência: é a taxa com que os dados podem ser escritos ou lidos de um dispositivo, dependente da freguência de operação e da operação realizada

Taxa de transferência = 
$$\frac{\#bits}{Latência}$$

- Dispositivos de armazenamento não volátil
  - Eletromecânicos
    - ▶ Disco e fita magnéticas (HDD, DAT, etc)
    - Mídias óticas removíveis (CD, DVD, etc)

$$t_{acesso} = t_{busca} + t_{rota ilde{c} ilde{a} ilde{o}} + t_{E/S}$$

- Dispositivos de armazenamento não volátil
  - Eletromecânicos
    - Disco e fita magnéticas (HDD, DAT, etc)
    - Mídias óticas removíveis (CD, DVD, etc)

$$t_{acesso} = t_{busca} + t_{rota ilde{c} ilde{a} ilde{o}} + t_{E/S}$$

- Estado sólido (memória FLASH)
  - Disco de estado sólido (SSD)
  - Mídias eletrônicas removíveis (pendrive)

$$t_{acesso} = t_{busca} + t_{E/S}$$

- Redundant Array of Independent Disks (RAID)
  - Técnicas para aumentar o desempenho e redundância utilizando múltiplos discos

| Nível  | Categoria    | # Discos | Descrição                        |
|--------|--------------|----------|----------------------------------|
| 0      | Divisão      | N        | Sem redundância                  |
| 1      | Espelhamento | 2N       | Redundância dos dados            |
| 2      | Acesso       | N + logN | Redundância com Hamming          |
| 3      | paralelo     | N + 1    | Paridade com bits intercalados   |
| 4      | Acesso       | N + 1    | Paridade com blocos intercalados |
| 5      | independente | N + 1    | Paridade distribuída com blocos  |
| 5   11 |              |          | intercalados                     |
| 6      | dos discos   | N+2      | Paridade dupla distribuída com   |
|        |              |          | blocos intercalados              |

- ► Redundant Array of Independent Disks (RAID)
  - ► Nível O (dados divididos nos discos)













- Redundant Array of Independent Disks (RAID)
  - ► Nível 1 (redundância com espelhamento nos discos)









- ► Redundant Array of Independent Disks (RAID)
  - ► Nível 2 (redundância por código de Hamming)





- ► Redundant Array of Independent Disks (RAID)
  - ► Níveis 3 e 4 (paridade de bits e de blocos)




- Redundant Array of Independent Disks (RAID)
  - Nível 5 (paridade distribuída de blocos)










- Redundant Array of Independent Disks (RAID)
  - Nível 6 (paridade dupla distribuída de blocos)




- Dispositivos de armazenamento volátil
  - Registrador: é definido pela arquitetura e opera na mesma frequência do processador, mas com uma capacidade e quantidade de armazenamento reduzidas


- Dispositivos de armazenamento volátil
  - Registrador: é definido pela arquitetura e opera na mesma frequência do processador, mas com uma capacidade e quantidade de armazenamento reduzidas
  - Memória cache (SRAM): é embarcada dentro do processador e armazena os últimos valores acessados pela memória principal, para melhorar o desempenho

- Dispositivos de armazenamento volátil
  - Registrador: é definido pela arquitetura e opera na mesma frequência do processador, mas com uma capacidade e quantidade de armazenamento reduzidas
  - Memória cache (SRAM): é embarcada dentro do processador e armazena os últimos valores acessados pela memória principal, para melhorar o desempenho
  - Memória principal (DRAM): tem o papel de armazenamento dos código e dados utilizados pelas aplicações carregados da memória externa

- A memória interna utiliza um sistema binário para armazenar os dados em unidades básicas (células)
  - É necessário controlar e selecionar as células para realizar as operações de escrita ou leitura dos bits




- A memória interna utiliza um sistema binário para armazenar os dados em unidades básicas (células)
  - ► É necessário controlar e selecionar as células para realizar as operações de escrita ou leitura dos bits




(ADA BIT É ARMAZENADO INDIVIDUALMENTE (EM 4 GB EXISTEM 34.359.738.368 CÉLULAS)

- Memória principal (DRAM)
  - A tecnologia dinâmica de armazenamento utiliza capacitores para armazenar o valor binário 0 (descarregado) ou 1 (carregado) da célula
  - Como existe uma tendência natural de perder a carga, o capacitor precisa ser periodicamente recarregado




- Memória principal (DRAM)
  - A tecnologia dinâmica de armazenamento utiliza capacitores para armazenar o valor binário 0 (descarregado) ou 1 (carregado) da célula
  - Como existe uma tendência natural de perder a carga, o capacitor precisa ser periodicamente recarregado




CADA CÉLULA UTILIZA 1 TRANSISTOR E 1 CAPACITOR

- Memória cache (SRAM)
  - Utiliza o mesmo tipo de componente do processador (transistor) para armazenar os valores binários 0 e 1




CADA CÉLULA UTILIZA 6 TRANSISTORES

- Memória cache (SRAM)
  - Utiliza o mesmo tipo de componente do processador (transistor) para armazenar os valores binários 0 e 1



CADA CÉLULA UTILIZA & TRANSISTORES

- Memória cache (SRAM)
  - Utiliza o mesmo tipo de componente do processador (transistor) para armazenar os valores binários 0 e 1




CADA CÉLULA UTILIZA & TRANSISTORES


# Comparativo SRAM x DRAM

| Característica              | SRAM     | DRAM     |
|-----------------------------|----------|----------|
| Área e custo de cada célula | <b>↑</b> | <b>+</b> |
| Desempenho das operações    | <b>↑</b> | <b>+</b> |
| Consumo de potência         | <b>+</b> | <b>↑</b> |
| Densidade de armazenamento  | <b>+</b> | <b> </b> |


- Características principais
  - Alto desempenho e baixa latência
  - ► Tamanho limitado por causa do custo elevado
  - Método de acesso associativo da memória principal




- Características principais
  - Alto desempenho e baixa latência
  - ► Tamanho limitado por causa do custo elevado
  - Método de acesso associativo da memória principal



- ► Estrutura de armazenamento
  - Linhas x Endereços
  - Blocos x Palavras






#### ► Estrutura de armazenamento

da lógica de controle


| Cache separada                | Cache unificada         |
|-------------------------------|-------------------------|
| Duas caches distintas para    | Uma única cache para    |
| instruções e dados            | instruções e dados      |
| Permite o acesso paralelo das | A capacidade da cache é |
| informações                   | melhor aproveitada      |
| Replicação de componentes e   | Somente um componente é |

utilizado e controlado


- Fluxo de leitura de um dado da cache
  - Cada bloco da memória possui um identificador
  - Este identificador é usado para verificar se o dado está armazenado em alguma linha da cache




- Fluxo de leitura de um dado da cache
  - Cada bloco da memória possui um identificador
  - Este identificador é usado para verificar se o dado está armazenado em alguma linha da cache




- Fluxo de leitura de um dado da cache
  - Cada bloco da memória possui um identificador
  - Este identificador é usado para verificar se o dado está armazenado em alguma linha da cache




- Fluxo de leitura de um dado da cache
  - Cada bloco da memória possui um identificador
  - Este identificador é usado para verificar se o dado está armazenado em alguma linha da cache




- Fluxo de leitura de um dado da cache
  - Cada bloco da memória possui um identificador
  - Este identificador é usado para verificar se o dado está armazenado em alguma linha da cache



- Fluxo de leitura de um dado da cache
  - Cada bloco da memória possui um identificador
  - Este identificador é usado para verificar se o dado está armazenado em alguma linha da cache



- Fluxo de leitura de um dado da cache
  - Cada bloco da memória possui um identificador
  - Este identificador é usado para verificar se o dado está armazenado em alguma linha da cache



- Fluxo de leitura de um dado da cache
  - Se o dado solicitado para leitura pelo processador estiver disponível na cache, ocorre um acerto (hit)
    - Não existe retenção do processador
    - Os níveis inferiores da hierarquia não são acessados

- Fluxo de leitura de um dado da cache
  - Se o dado solicitado para leitura pelo processador estiver disponível na cache, ocorre um acerto (hit)
    - Não existe retenção do processador
    - Os níveis inferiores da hierarquia não são acessados
  - Caso o dado requisitado pelo processador não esteja armazenado na cache, ocorre uma falta (miss)
    - Ocorre a retenção de execução no processador
    - O bloco é buscado nos níveis inferiores da hierarquia

- Fluxo de leitura de um dado da cache
  - Se o dado solicitado para leitura pelo processador estiver disponível na cache, ocorre um acerto (hit)
    - Não existe retenção do processador
    - Os níveis inferiores da hierarquia não são acessados
  - Caso o dado requisitado pelo processador não esteja armazenado na cache, ocorre uma falta (miss)
    - Ocorre a retenção de execução no processador
    - O bloco é buscado nos níveis inferiores da hierarquia
      - $\uparrow$  %Acerto  $\longleftrightarrow$   $\uparrow$  Desempenho

- ► Tipos de falta em cache
  - Compulsória
    - É decorrente do processo de inicialização da cache, enquanto os dados estão sendo armazenados em posições ainda sem nenhum dado

- ► Tipos de falta em cache
  - Compulsória
    - ► É decorrente do processo de inicialização da cache, enquanto os dados estão sendo armazenados em posições ainda sem nenhum dado
  - Conflito
    - Dependendo das técnicas de endereçamento da cache, ocorrem colisões de endereços já utilizados que causam substituição dos dados


- ► Tipos de falta em cache
  - Compulsória
    - ► É decorrente do processo de inicialização da cache, enquanto os dados estão sendo armazenados em posições ainda sem nenhum dado
  - Conflito
    - Dependendo das técnicas de endereçamento da cache, ocorrem colisões de endereços já utilizados que causam substituição dos dados
  - Capacidade
    - São faltas que ocorrem pela necessidade de substituição por falta de espaço disponível dos dados armazenados que serão referenciados futuramente

- Mapeamento direto
  - ► É a técnica mais simples para associação de endereços na cache, consistindo na aplicação de uma função de módulo (hash) para determinar qual linha deve ser indexada


$$i = j \mod L$$

- A linha da cache é endereçada pela variável i
  - A variável j representa o endereço do bloco
  - O número total de linhas da cache é descrito por *L*


- Mapeamento direto
  - A cache possui 8 linhas de dados
  - ► Cada linha armazena um bloco com 4 palavras



- Mapeamento direto
  - ▶ O identificador (*ID*) possui N NL NP 2 bits, onde  $NL = \log_2 L = 3$  e  $NP = \log_2 B = 2$  são o número de bits para indexar as linhas e as palavras, respectivamente



- Mapeamento direto
  - O endereço é usado para indexar linhas e palavras
  - O bit de validade indica se o dado está disponível




- Mapeamento direto
  - ➤ Solicitação do endereço 0000000|000|000|00
  - ▶ Identificador = 00000000, Linha = 000 e Palavra = 00

O dado solicitado não esta disponível (falta compulsória)

| 000   | y N      |               |                   |                |    |                |
|-------|----------|---------------|-------------------|----------------|----|----------------|
| ØØ1   | . N      |               |                   |                |    |                |
| Ø1e   | N        |               |                   |                |    |                |
| Ø11   | . N      |               |                   |                |    |                |
| 100   | N        |               |                   |                |    |                |
| 1Ø1   | N        |               |                   |                |    |                |
| 110   | N        |               |                   |                |    |                |
| 111   | N        |               |                   |                |    |                |
| A     | 7        | Ŷ             | <u>†</u>          | Ŷ              | 1  | 1              |
| LINHA | VALIDADE | ldentificador | $P_{\varnothing}$ | P <sub>1</sub> | P2 | P <sub>3</sub> |

- Mapeamento direto
  - Solicitação do endereço 0000000|000|00|00
  - ▶ Identificador = 00000000, Linha = 000 e Palavra = 00



- Mapeamento direto
  - ► Solicitação do endereço 0000000|000|00|00
  - ▶ Identificador = 00000000, Linha = 000 e Palavra = 00

A PALAVRA É OBTIDA PELO PROCESSADOR E O BLOCO É ARMAZENADO NA MEMÓRIA CACHE

| 000   | S        | ØØØØØØØØ      | Ø  | 1     | 2     | 3  |
|-------|----------|---------------|----|-------|-------|----|
| 001   | N        |               |    |       |       |    |
| Ø10   | N        |               |    |       |       |    |
| Ø11   | . N      |               |    |       |       |    |
| 100   | y N      |               |    |       |       |    |
| 101   | . N      |               |    |       |       |    |
| 110   | N        |               |    |       |       |    |
| 111   | N        |               |    |       |       |    |
| Я     | <u> </u> | Ŷ             | 7  | Ŷ     | 1     | 7  |
| -IMHA | VALIDADE | IDENTIFICADOR | ۲ø | $P_1$ | $P_2$ | P3 |

- Mapeamento direto
  - ▶ Solicitação do endereço 0000000|000|11|00
  - ▶ Identificador = 00000000, Linha = 000 e Palavra = 11

A PALAVRA ESTÀ DISPONÍVEL (ACERTO NA MEMÓRIA CACHE)


| 000   | S        | ØØØØØØØØ     | Ø  | 1     | 2     | 3  |
|-------|----------|--------------|----|-------|-------|----|
| 001   | . N      |              |    |       |       |    |
| Ø1e   | N        |              |    |       |       |    |
| Ø11   | . N      |              |    |       |       |    |
| 100   | N        |              |    |       |       |    |
| 101   | . N      |              |    |       |       |    |
| 110   | N        |              |    |       |       |    |
| 111   | N        |              |    |       |       |    |
| A     | ·        | Ť            | Ŷ  | Ŷ     | 1     | Ŷ  |
| LIMHA | VALIDADE | DENTIFICADOR | ۲ø | $P_1$ | $P_2$ | ٢3 |

- Mapeamento direto
  - ► Solicitação do endereço 00000001|000|01|00
  - ▶ Identificador = 00000001, Linha = 000 e Palavra = 01

Apesar da Linha da (ache ser valida, o identificador não corresponde ao endereco (falta por conflito)

|      |          |               |                   | *******  | <b>****</b> | ····           |
|------|----------|---------------|-------------------|----------|-------------|----------------|
| Ø    | ØØS      | 00000000      | Ø                 | <u> </u> | 2           | 3              |
| Ø    | Ø1 N     |               |                   |          |             |                |
| Ø    | 1Ø N     |               |                   |          |             |                |
| Ø    | 11 N     |               |                   |          |             |                |
| 14   | ØØ N     |               |                   |          |             |                |
| 14   | Ø1 N     |               |                   |          |             |                |
| 11   | LØ N     |               |                   |          |             |                |
| 1:   | 11 N     |               |                   |          |             |                |
| Я    | · †      | Ŷ             | Ŷ                 | Ŷ        | Ŷ           | Ŷ              |
| AHMI | VALIDADE | IDENTIFICADOR | $P_{\varnothing}$ | $P_1$    | ۴2          | P <sub>3</sub> |

- Mapeamento direto
  - Solicitação do endereço 00000001|000|01|00
  - ▶ Identificador = 00000001, Linha = 000 e Palavra = 01



- Mapeamento direto
  - Solicitação do endereço 00000001|000|01|00
  - ▶ Identificador = 00000001, Linha = 000 e Palavra = 01

A PALAVRA É OBTIDA PELO PROCESSADOR E O BLOCO É ARMAZENADO NA MEMÓRIA CACHE

| ØØ   | ØS       | 00000001      | 32 | 33             | 34             | 35             |
|------|----------|---------------|----|----------------|----------------|----------------|
| ØØ   | 1 N      |               |    |                |                |                |
| Ø1   | ØN       |               |    |                |                |                |
| Ø1   | 1 N      |               |    |                |                |                |
| 10   | ØN       |               |    |                |                |                |
| 10   | 1 N      |               |    |                |                |                |
| 11.  | ØN       |               |    |                |                |                |
| 11   | 1 N      |               |    |                |                |                |
| A    | 1        | Ŷ             | Ŷ  | Ŷ              | Ŷ              | Ŷ              |
| AHML | VALIDADE | IDENTIFICADOR | Pø | P <sub>1</sub> | P <sub>2</sub> | P <sub>3</sub> |

- Mapeamento direto
  - Cenário ideal
    - Acesso sequencial e repetitivo da memória
    - ► Todas as linhas são utilizadas sem substituição


Após todos os blocos serem referenciados, Não ocorrem mais faltas na memória cache

| ØØØ  | 5        | 00000000     | Ø                          | 1     | 2     | 3     |
|------|----------|--------------|----------------------------|-------|-------|-------|
| 001  | . S      | ØØØØØØØØ     | 4                          | 5     | 6     | 7     |
| Ø1e  | 5        | 00000000     | 8                          | 9     | 10    | 11    |
| Ø11  | 5        | 00000000     | 12                         | 13    | 14    | 15    |
| 100  | 5        | 00000000     | 16                         | 17    | 18    | 19    |
| 101  | 5        | 00000000     | 2Ø                         | 21    | 22    | 23    |
| 110  | 5        | 00000000     | 24                         | 25    | 26    | 27    |
| 111  | \$       | 00000000     | 28                         | 29    | 3Ø    | 31    |
| A    | <u>†</u> | Ŷ            | Ŷ                          | Ŷ     | Ŷ     | 7     |
| AHMI | VALIDADE | DENTIFICADOR | $\mathbb{P}_{\varnothing}$ | $P_1$ | $P_2$ | $P_3$ |

- Mapeamento direto
  - ✓ Implementação de baixo custo e simples
  - A indexação depende somente da seleção de bits do endereço de memória solicitado

- Mapeamento direto
  - ✓ Implementação de baixo custo e simples
  - A indexação depende somente da seleção de bits do endereço de memória solicitado
  - X Todos os blocos podem ser mapeados na mesma linha da cache (falta por conflito)
  - A substituição dos blocos aumentam as faltas que degradam o desempenho do sistema

- Mapeamento totalmente associativo
  - Todos os identificadores são comparados em paralelo
  - Somente as palavras do bloco são indexadas



- Mapeamento totalmente associativo
  - Redução de colisões de mapeamento
  - Escolha da política de substituição


Todos os identificadores são comparados em paralelo

| S        | 00000000000  | Ø               | 1     | 2     | 3     |
|----------|--------------|-----------------|-------|-------|-------|
| S        | 000000001000 | 32              | 33    | 34    | 35    |
| S        | 00000010000  | 64              | 65    | 66    | 67    |
| S        | 00000011000  | 128             | 129   | 13Ø   | 131   |
| S        | 00000100000  | 160             | 161   | 162   | 163   |
| S        | 00000101000  | 196             | 197   | 198   | 199   |
| S        | 00000110000  | 224             | 225   | 226   | 227   |
| S        | 00000111000  | 256             | 257   | 258   | 259   |
| <u>†</u> | Ŷ            | Ŷ               | Ŷ     | Ŷ     | 7     |
| VALIDADE | DENTIFICADOR | $P_{\emptyset}$ | $P_1$ | $P_2$ | $P_3$ |


- Mapeamento totalmente associativo
  - Não existe conflito de endereçamento, porque um bloco pode ser associado a qualquer linha da cache

- Mapeamento totalmente associativo
  - Não existe conflito de endereçamento, porque um bloco pode ser associado a qualquer linha da cache
  - X Alto custo de comparação paralela de todos os identificadores armazenados nas linhas


- Mapeamento associativo por conjunto
  - Compromisso entre o mapeamento direto (simples) e o totalmente associativo (sem conflitos)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 1 (mapeamento direto)




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 2




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 2




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 2




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 2




- Mapeamento associativo por conjunto
  - ► Grau de associatividade 4



- Mapeamento associativo por conjunto
  - ► Grau de associatividade 4



- Mapeamento associativo por conjunto
  - Grau de associatividade 8 (totalmente associativo)



- Substituição de dados da cache
  - Somente é aplicável para mapeamento associativo por conjunto ou totalmente associativo

- Substituição de dados da cache
  - Somente é aplicável para mapeamento associativo por conjunto ou totalmente associativo
  - É necessário realizar a substituição devido a capacidade limitada de armazenamento e para manter o dado disponível o máximo de tempo

- Substituição de dados da cache
  - Somente é aplicável para mapeamento associativo por conjunto ou totalmente associativo
  - É necessário realizar a substituição devido a capacidade limitada de armazenamento e para manter o dado disponível o máximo de tempo
  - Define qual será o critério ou a política adotada para substituir o bloco armazenado na cache
    - First-In First-Out (FIFO): o mais antigo sempre é substituído, independente das referências realizadas
    - Last Frequently Used (LFU): o que é menos frequentemente acessado pelo processador é substituído na cache
    - Last Recently Used (LRU): é feita substituição do bloco que foi referenciado a mais tempo pelo processador
    - Randômico: qualquer bloco é aleatoriamente substituído

- Política de escrita dos dados
  - Quando uma solicitação de escrita é realizada pelo processador, este dado é armazenado na cache

- Política de escrita dos dados
  - Quando uma solicitação de escrita é realizada pelo processador, este dado é armazenado na cache
  - Assim como ocorre na leitura, o objetivo é reduzir a latência das operações de acesso a memória

- Política de escrita dos dados
  - Quando uma solicitação de escrita é realizada pelo processador, este dado é armazenado na cache
  - Assim como ocorre na leitura, o objetivo é reduzir a latência das operações de acesso a memória
  - Já foi visto que a cache possui capacidade limitada e que os dados armazenados podem ser substituídos ao longo da execução do software

- Política de escrita dos dados
  - Quando uma solicitação de escrita é realizada pelo processador, este dado é armazenado na cache
  - Assim como ocorre na leitura, o objetivo é reduzir a latência das operações de acesso a memória
  - Já foi visto que a cache possui capacidade limitada e que os dados armazenados podem ser substituídos ao longo da execução do software

Quais são as formas de escrever os dados na memória antes que sejam substituídos?

- Política de escrita dos dados
  - Escrita direta (write through)
    - Toda vez que uma operação de escrita é realizada, o dado é imediatamente transferido para a memória

- Política de escrita dos dados
  - Escrita direta (write through)
    - Toda vez que uma operação de escrita é realizada, o dado é imediatamente transferido para a memória
    - É a técnica mais simples para garantir que os valores estejam consistentes em todos os níveis da hierarquia

- Política de escrita dos dados
  - Escrita direta (write through)
    - Toda vez que uma operação de escrita é realizada, o dado é imediatamente transferido para a memória
    - É a técnica mais simples para garantir que os valores estejam consistentes em todos os níveis da hierarquia
    - A grande desvantagem desta técnica é o tráfego intenso com a memória que pode gerar retenção no barramento

- Política de escrita dos dados
  - Escrita atrasada (write back)
    - Todos os dados são escritos somente na cache até que seja feita a substituição da linha

- Política de escrita dos dados
  - Escrita atrasada (write back)
    - Todos os dados são escritos somente na cache até que seja feita a substituição da linha
    - Para evitar perda de dados durante a operação de substituição, existe um campo de uso na linha da cache para indicar que o dado ainda não foi escrito nos níveis inferiores da hierarquia de memória

- Política de escrita dos dados
  - Escrita atrasada (write back)
    - Todos os dados são escritos somente na cache até que seja feita a substituição da linha
    - Para evitar perda de dados durante a operação de substituição, existe um campo de uso na linha da cache para indicar que o dado ainda não foi escrito nos níveis inferiores da hierarquia de memória
    - Reduz o tráfego com a memória e a retenção no barramento, uma vez que todas as operações são realizadas na cache

- Política de escrita dos dados
  - Escrita atrasada (write back)
    - Todos os dados são escritos somente na cache até que seja feita a substituição da linha
    - Para evitar perda de dados durante a operação de substituição, existe um campo de uso na linha da cache para indicar que o dado ainda não foi escrito nos níveis inferiores da hierarquia de memória
    - Reduz o tráfego com a memória e a retenção no barramento, uma vez que todas as operações são realizadas na cache

Não pode ser utilizada em operações de E/S mapeada em memória!

- Política de escrita dos dados em caso de falta
  - Escrita com alocação (write allocate)
    - ▶ É feita a requisição de leitura do bloco da memória
    - A palavra endereçada está disponível na cache

- Política de escrita dos dados em caso de falta
  - ► Escrita com alocação (*write allocate*)
    - ▶ É feita a requisição de leitura do bloco da memória
    - A palavra endereçada está disponível na cache
  - Escrita sem alocação (no write allocate)
    - O dado é atualizado diretamente na memória
    - Evita que blocos inteiros sejam carregados em rotinas de inicialização que escrevem zeros na memória

- Avaliação qualitativa de desempenho
  - ► Tamanho da cache
    - Uma maior capacidade de armazenamento reduz as substituições de dados até um certo limite
    - A adoção de múltiplos níveis de cache (L1, L2 e L3) colabora para a redução da penalidade, que é o tempo de acesso em caso de falta de acesso

- Avaliação qualitativa de desempenho
  - ► Tamanho da cache
    - Uma maior capacidade de armazenamento reduz as substituições de dados até um certo limite
    - A adoção de múltiplos níveis de cache (L1, L2 e L3) colabora para a redução da penalidade, que é o tempo de acesso em caso de falta de acesso
  - Grau de associatividade
    - Quanto maior a associatividade, menor o número de colisões e o número de substituições
    - A política de substituição impacta diretamente na taxa de faltas da cache (desempenho)

- Avaliação qualitativa de desempenho
  - ► Tamanho da cache
    - Uma maior capacidade de armazenamento reduz as substituições de dados até um certo limite
    - A adoção de múltiplos níveis de cache (L1, L2 e L3) colabora para a redução da penalidade, que é o tempo de acesso em caso de falta de acesso
  - Grau de associatividade
    - Quanto maior a associatividade, menor o número de colisões e o número de substituições
    - A política de substituição impacta diretamente na taxa de faltas da cache (desempenho)
  - Política de escrita
    - A escrita direta simplifica a coerência, mas aumenta o tráfego com barramento e a memória
    - Com a escrita atrasada, a latência e o tráfego são reduzidos, mas é preciso controlar as substituições

- Avaliação quantitativa de desempenho
  - ► Tempo de acerto da cache (*TA*)
  - ► Taxa de falta da cache (*TF*)
  - Medição da penalidade (P) para acessar os níveis inferiores da hierarquia de memória

Latência média = 
$$TA + TF \times P$$

- Avaliação quantitativa de desempenho
  - ► Frequência de operação de 2 GHz
  - ► Tempo de acerto de 3 ciclos (cache)
  - Penalidade com tempo de 10 ciclos (memória)
  - ► Taxa de falta de 5%

Latência média = 
$$3 + 0,05 \times 10$$
  
=  $3,5$  ciclos  
=  $1,75$  ns


- Avaliação quantitativa de desempenho
  - Frequência de operação de 2 GHz
  - ► Tempo de acerto de 3 ciclos (cache)
  - Penalidade com tempo de 10 ciclos (memória)
  - Taxa de falta de 5%

Latência média = 
$$3 + 0,05 \times 10$$
  
=  $3,5$  ciclos  
=  $1,75$  ns

A cache proporciona um aumento médio de 10 *ciclos*  $\div$  3, 5 *ciclos*  $\approx$  3 vezes no desempenho

#### Exercício

Implemente duas caches separadas para dados (D) e instruções (I), com capacidade de 256 bytes, blocos de 4 palavras e associatividade de grau 2



 Implemente a política LRU com escrita direta (write through) sem alocação (no write allocate), excluindo os endereços mapeados em memória

#### Exercício

 Os eventos de acerto ou de falta nos acessos às caches devem ser exibidos antes da execução das instruções, com as taxas de acerto de das caches D e I no final da execução

```
#cache mem:irm
                 0×80000000
                                    line=0, valid={0,0}, age={0,0}, id={0x000000,0x0000000}
0x800000000: jal
                zero,0x00050
                                    pc=0x800000a0, zero=0x80000004
#cache mem:irm
                                    line=2.valid={0.0}.age={0.0}.id={0x000000.0x0000000}
                 0×8000000a0
0x800000a0:auipc sp.0x00008
                                    sp=0x800000a0+0x00008000=0x800080a0
                0x800000a4
                                    line=2,age=0,id=0x1000001,block[0]={0x000008117,0xf6010113,0xf99ff0ef,0x608000ef}
#cache_mem:irh
0x800000a4:addi
                                    sp=0x800080a0+0xffffff60=0x80008000
#cache mem:irh
                 0x800000a8
0x8000000a8:jal
                                    pc=0x80000040,ra=0x800000ac
#cache mem:irm
                                    line=5.valid={0.0}.age={0.0}.id={0x000000.0x0000000}
                 0/80000050
#cache mem:dwm
                                    line=7, valid={0,0}, age={0,0}, id={0x000000,0x0000000}
                 0×80000874
0x80000050:sw
                 zero,0x000(a0)
                                    mem[0x80000874]=0x00000000
#cache mem:irh
                                    line=5, age=0, id=0x100000a, block[0]={0x22b1a283, 0x2251a5a3, 0x29a1a303, 0x2861ad23}
                 0x80000554
#cache_mem:dwh
                 ихвиииия
                                    0x80000554:sw
                                    mem[0x8000090f]=0x000000000
                 0×80000090
#cache_mem:irm
                                    line=1, valid={1,1}, age={51,19}, id={0x100000c,0x100000d}
0x80000090:slli
                                    zero=0x000000000<<31=0x00000000
#cache mem:irh
                                    line=1.age=0.id=0x1000001.block[0]={0x01f01013.0x00100073.0x40705013.0x00008067}
                 0x80000094
#cache mem:irh
                 0/800000990
#cache_mem:irh
                и×вииииия8
                                    line=1,age=0,id=0x1000001,block[0]={0x01f01013,0x00100073,0x40705013,0x00008067}
0v80000094.ehreak
#cache mem:dstats
                                    hit=0.9872
#cache_mem:istats
```