



Superescalar Arquitetura de Computadores

Bruno Prado

Departamento de Computação / UFS

- O que é um superescalar?
 - ► É uma arquitetura com a capacidade de executar instruções concorrentemente e independentemente em diferentes unidades de processamento

- O que é um superescalar?
 - ► É uma arquitetura com a capacidade de executar instruções concorrentemente e independentemente em diferentes unidades de processamento
 - Pode permitir que a execução das instruções em uma ordem diferente da sequência original do programa

- O que é um superescalar?
 - ► É uma arquitetura com a capacidade de executar instruções concorrentemente e independentemente em diferentes unidades de processamento
 - Pode permitir que a execução das instruções em uma ordem diferente da sequência original do programa
 - Este termo surgiu em 1987 para definir um projeto que aumenta a escala das operações realizadas

- Cycles per Instruction (CPI)
 - ► É uma métrica para avaliar quantos ciclos de relógio são necessários para executar uma instrução
 - Permite avaliar o desempenho do processador

$$CPI = \frac{\#Ciclos}{\#Instruções}$$

- Cycles per Instruction (CPI)
 - ► É uma métrica para avaliar quantos ciclos de relógio são necessários para executar uma instrução
 - Permite avaliar o desempenho do processador

$$CPI = \frac{\#Ciclos}{\#Instruções}$$

$$\downarrow$$
 CPI \longleftrightarrow \uparrow Desempenho

- Implementação em pipeline
 - Não existe execução concorrente das instruções, mas existe o aumento da taxa de execução

FLUXO DE EXECUÇÃO

L	1 NS	1 NS	1 NS						
INSTRUÇÃO A	BDI	DDI	EXE	MEM	ADR		 - 	 	1
INSTRUÇÃO B		BDI	DDI	EXE	MEM	ADR		 	
MSTRUÇÃO (BDI	DDI	£X£	MEM	ADR		! ! !
INSTRUÇÃO D		 	 	BDI	DDI	EXE	MEM	ADR	
INSTRUÇÃO E		 	 		BDI	DDI	EXE	MEM	ADR
∀			'						

TAXA DE ATÉ 1 INSTRUÇÃO/NS (1 GHZ, (PI = 1)

- ► Implementação em superpipeline
 - São criados estágios menores com o dobro da frequência para aumentar a taxa de execução

FLUXO DE EXECUÇÃO

1	Ø,5 NS	Ø,5 NS	Ø,5 NS	Ø,5 NS	Ø,5 NS	Ø,5 NS	Ø,5 NS	Ø,5 NS	Ø,5 NS	Ø,5 NS
A \	BDI_1	BDI ₂	DDl_1	DDl_2	EXE ₁	EXE ₂	MEM ₁	MEM ₂	ADR_1	ADR ₂
₽ 1		BDI ₁	BDI ₂	DDl_1	DDI ₂	EXE ₁	EXE ₂	MEM ₁	MEM ₂	ADR_1
Ċ			BDI ₁	BDI ₂	DDI ₁	DDI ₂	EXE ₁	EXE ₂	MEM ₁	MEM ₂
D				BDI ₁	BD1 ₂	DDl_1	DDI ₂	EXE ₁	EXE ₂	MEM ₁
€ ¦					BDI_1	BDI ₂	DDl_1	DDI ₂	EXE ₁	EXE ₂
₽ F					 	BDI_1	BDI ₂	DDl_1	DDI ₂	EXE ₁

TAXA DE ATÉ 2 INSTRUÇÕES/NS (2 GHz, (PI = 1)

- Implementação em superescalar
 - Os estágios do pipeline são replicados para que as instruções sejam executadas em paralelo

FLUXO DE EXECUÇÃO											
\downarrow	1 на	1 NS	1 NS	1 NS	1 NS	1 NS	1 145				
A	BDI	DDI	EXE	MEM	ADR						
₽	BDI	DDI	EXE	MEM	ADR						
(BDI	DDI	EXE	MEM	ADR	 				
D	 	BDI	DDI	EXE	MEM	ADR	 				
↓ E	 	 	BDI	DDI	EXE	MEM	ADR				
↓ F		 	BDI	DDI	£X£	MEM	ADR				
∀											

TAXA DE ATÉ 2 INSTRUÇÕES/NS (1 GHz, (PI = Ø,5)

- ► Instruction-Level Parallelism (ILP)
 - O grau de paralelismo é definido pela quantidade média de instruções que podem ser executadas em paralelo nas unidades de processamento (métrica CPI)

- ► Instruction-Level Parallelism (ILP)
 - O grau de paralelismo é definido pela quantidade média de instruções que podem ser executadas em paralelo nas unidades de processamento (métrica CPI)
 - Para maximizar o paralelismo são necessárias otimizações combinadas de hardware e de software
 - ► O hardware de controle procura aproveitar todas as unidades de processamento disponíveis
 - A compilação organiza estaticamente uma sequência de instruções para execução paralela

- ► Instruction-Level Parallelism (ILP)
 - Paralelização do software

```
// Multiplicação escalar de vetor
void mulsv(int32_t k, int32_t V[], uint32_t n) {
    // Índices
for(uint32_t i = 0; i < n; i++) {
        // Multiplicação escalar
        V[i] = k * V[i];
}

8
```

- ► Instruction-Level Parallelism (ILP)
 - Paralelização do software

Todas as operações nos índices do vetor podem ser realizadas em paralelo

- Instruction-Level Parallelism (ILP)
 - Conflitos e dependências

```
// Sequência de Fibonacci
   uint32_t fibonacci(uint32_t n) {
2
       // Caso base
3
       uint32_t r, tn2 = 0, tn1 = 1;
4
       if(n \ll 1) r = n;
       // Cálculo sequencial
6
       for(uint32_t i = 1; i < n; i++) {
7
           r = tn2 + tn1;
8
9
           tn2 = tn1;
           tn1 = r;
10
11
       // Retorno de resultado
12
       return r;
13
14
```

- ► Instruction-Level Parallelism (ILP)
 - Conflitos e dependências

```
// Sequência de Fibonacci
   uint32_t fibonacci(uint32_t n) {
2
       // Caso base
3
       uint32_t r, tn2 = 0, tn1 = 1;
       if(n <= 1) r = n;
       // Cálculo sequencial
6
       for(uint32_t i = 1; i < n; i++) {
7
           r = tn2 + tn1;
8
9
           tn2 = tn1;
           tn1 = r;
10
11
       // Retorno de resultado
12
       return r;
13
14
```

A definição desta função de Fibonacci possui um comportamento inerentemente sequencial

- Conflitos e dependências de dado
 - A execução paralela das instruções é condicionada pela existência de conflito ou de dependência entre elas

- Conflitos e dependências de dado
 - A execução paralela das instruções é condicionada pela existência de conflito ou de dependência entre elas
 - Duas ou mais instruções são paralelas quando a execução simultânea nos pipelines não gera atrasos

- Conflitos e dependências de dado
 - A execução paralela das instruções é condicionada pela existência de conflito ou de dependência entre elas
 - Duas ou mais instruções são paralelas quando a execução simultânea nos pipelines não gera atrasos
 - Quando existe um conflito ou dependência entre as instruções, sua execução deve ser sequencial

- Conflitos e dependências de dado
 - A execução paralela das instruções é condicionada pela existência de conflito ou de dependência entre elas
 - Duas ou mais instruções são paralelas quando a execução simultânea nos pipelines não gera atrasos
 - Quando existe um conflito ou dependência entre as instruções, sua execução deve ser sequencial



- Dependência de dado
 - Direta: a instrução i produz um resultado que será utilizado como operando pela instrução j

```
1 // t1 = 1
i->2 addi <u>t1</u>, zero, 1
3 // t2 = t2 + t1
j->4 add t2, t2, <u>t1</u>
```

- Dependência de dado
 - Direta: a instrução i produz um resultado que será utilizado como operando pela instrução j

Indireta: a instrução k depende do resultado gerado pela instrução j que também depende da instrução i

- Dependência de dado
 - Direta: a instrução i produz um resultado que será utilizado como operando pela instrução j

Indireta: a instrução *k* depende do resultado gerado pela instrução *j* que também depende da instrução *i*

A execução deve ser feita em ordem e com sobreposição parcial no *pipeline*

- Dependência de dado
 - São inerentes aos programas, limitando a quantidade de operações que podem ser feitas em paralelo

- ► Dependência de dado
 - São inerentes aos programas, limitando a quantidade de operações que podem ser feitas em paralelo
 - A análise de conflitos e dependências permite explorar o potencial de paralelismo das instruções

- ► Dependência de dado
 - São inerentes aos programas, limitando a quantidade de operações que podem ser feitas em paralelo
 - A análise de conflitos e dependências permite explorar o potencial de paralelismo das instruções
 - ► Tratamento destes conflitos Read After Write (RAW)
 - Manter a dependência e evitar o conflito de dados com adiantamento de dados no pipeline
 - Eliminar a dependência pela transformação do código por escalonamento dinâmico ou estático

- Dependência de nome
 - Anti-dependência: a instrução j escreve em um registrador ou endereço de memória que também é lido pela instrução i, causando o conflito Write After Read (WAR)

```
1 // t1 = t2
i->2 add t1, zero, t2
3 // t2 = 1
j->4 addi t2, zero, 1
```

- Dependência de nome
 - Anti-dependência: a instrução j escreve em um registrador ou endereço de memória que também é lido pela instrução i, causando o conflito Write After Read (WAR)

```
1 // t1 = t2
i->2 add t1, zero, t2
3 // t2 = 1
j->4 addi t2, zero, 1
```

 Dependência de saída: duas instruções i e j escrevem no mesmo registrador ou endereço de memória, gerando um conflito Write After Write (WAW)

- Dependência de nome
 - Anti-dependência: a instrução j escreve em um registrador ou endereço de memória que também é lido pela instrução i, causando o conflito Write After Read (WAR)

```
1 // t1 = t2
i->2 add t1, zero, t2
3 // t2 = 1
j->4 addi t2, zero, 1
```

 Dependência de saída: duas instruções i e j escrevem no mesmo registrador ou endereço de memória, gerando um conflito Write After Write (WAW)

Não existe um fluxo de dados entre as instruções, mas compartilham a mesma entrada ou saída (nome)

- Dependência de nome
 - Como não existe a dependência de dados, as instruções podem ser executadas em paralelo

- Dependência de nome
 - Como não existe a dependência de dados, as instruções podem ser executadas em paralelo
 - Pode haver mudança de ordem nas instruções desde que os registradores sejam renomeados
 - Estática: realizada pelas etapas de otimização do compilador para geração de código
 - Dinâmica: aplicada durante a execução das instruções pelo hardware do processador

Dependência de controle

```
// Inteiros com tamanho fixo
  #include <stdint.h>
2
   // Biblioteca padrão
  #include <stdlib.h>
   // Procedimento DAA
   void DAA(uint32_t id, uint8_t faltas) {
       // (faltas > 15 horas) -> reprovar
7
       if(faltas > 15) reprovar(id);
8
       // (faltas <= 15) -> checar nota
       else checar_nota(id);
10
11
```

Fluxos de desvio da aplicação

► Dependência de controle

```
\# DAA(a0 = id, a1 = faltas)
25
   DAA:
26
       \pm t.0 = 15
27
        li t0, 15
28
        # (faltas > 15) -> reprovar
29
        bgt a1, t0, reprovar
30
        # (faltas <= 15) -> checar_nota
31
        checar_nota:
32
45
        reprovar:
        # end
55
56
        ret
```

Dependência de controle

```
\# DAA(a0 = id, a1 = faltas)
25
   DAA:
26
        \pm t.0 = 15
27
        li t0, 15
28
        # (faltas > 15) -> reprovar
29
        bgt a1, t0, reprovar
30
        # (faltas <= 15) -> checar_nota
31
        checar nota:
32
        reprovar:
45
        # end
55
56
        ret
```

O erro na predição do desvio pode executar instruções incorretas

► Comportamento de exceção

```
# Função principal
63
   main:
64
        # Instrução inválida
75
        .word 0xf0f0f0f0
76
        # t1 = t2
77
        add t1, zero, t2
78
        \# mem[t3] = t1
79
        sw t1, 0(t3)
80
        # t2 = mem[t4]
81
        lw t2, 0(t4)
82
```

Comportamento de exceção

```
# Função principal
63
   main:
64
        # Instrução inválida
75
        word 0xf0f0f0f0
76
        # t1 = t2
77
        add t1, zero, t2
78
        \# mem[t3] = t1
79
        sw t1, 0(t3)
80
        # t2 = mem[t4]
81
        lw t2, 0(t4)
82
```

É feito o cancelamento das instruções após a exceção

- Políticas de emissão e finalização de instruções
 - ► Emissão de instruções (*issue*)
 - ► É o processo de busca e decodificação de instruções para serem executadas pelo processador
 - Pode ser realizada em ordem, seguindo a sequência das instruções, ou fora de ordem, armazenando as instruções e as executando fora de sequência

- Políticas de emissão e finalização de instruções
 - ► Emissão de instruções (issue)
 - É o processo de busca e decodificação de instruções para serem executadas pelo processador
 - Pode ser realizada em ordem, seguindo a sequência das instruções, ou fora de ordem, armazenando as instruções e as executando fora de sequência
 - ► Finalização de operações (commit)
 - Ocorre quando uma instrução gera um resultado, modificando os dados de registradores ou da memória
 - Para maximizar o desempenho e tratar conflitos, os dados podem ser armazenados fora de ordem

- Políticas de emissão e finalização de instruções
 - Sequência de instruções com conflitos para execução paralela em um superescalar com dois pipelines

```
1 li \underline{t1}, \emptyset


2 add \underline{t2}, \underline{t1}, \underline{t1}

3 sub \underline{t3}, \underline{t4}, \underline{t1}


4 xori \underline{t3}, \underline{t1}, 13

5 div \underline{t1}, \underline{t1}, \underline{t4}
```


- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software



- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




A INSTRUÇÃO #1 TEM COMO SAÍDA T1 QUE É ENTRADA PARA INSTRUÇÃO #2 (CONFLITO RAW)

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




A INSTRUÇÃO #1 SEGUE PARA O PRÓXIMO ESTÁGIO, ENQUANTO QUE INSTRUÇÃO #2 FICA EM ESPERA (STALLED)

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




É FEITO O ADIANTAMENTO PARA A INSTRUÇÃO #2 E É DETECTADO UM CONFLITO WAW ENTRE #3 E #4

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




Para garantir a ordem de execução, Instrução #4 fica em espera (stalled)

- Emissão e finalização em ordem
 - As instruções são buscadas em ordem, mantendo o comportamento sequencial do software




A EXECUÇÃO É FINALIZADA EM 9 CICLOS

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




A INSTRUÇÃO #1 TEM COMO SAÍDA T1 QUE É ENTRADA PARA INSTRUÇÃO #2 (CONFLITO RAW)

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




A INSTRUÇÃO #1 SEGUE PARA O PRÓXIMO ESTÁGIO, ENQUANTO QUE INSTRUÇÃO #2 FICA EM ESPERA (STALLED)

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




É FEITO O ADIANTAMENTO PARA A INSTRUÇÃO #2 E É DETECTADO UM CONFLITO WAW ENTRE #3 E #4

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




Ao INVÉS DE SEQUENCIALIZAR #3 E #4, É FEITO O RENOMEAMENTO DE T3 (WAW)

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




T3 RECEBE O RESULTADO DE T32

- Emissão em ordem com finalização fora de ordem
 - As instruções são executadas em ordem e o armazenamento dos resultados é feito fora de ordem




A EXECUÇÃO É FINALIZADA EM 8 CICLOS

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




A INSTRUÇÃO #1 TEM COMO SAÍDA TÍ QUE É ENTRADA PARA INSTRUÇÃO #2 (CONFLITO RAW)

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




A INSTRUÇÃO #2 FICA EM ESPERA (STALLED) E AS INSTRUÇÕES #3 E #5 SÃO EMITIDAS FORA DE ORDEM

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




E FEITO O ADIANTAMENTO PARA A INSTRUÇÃO #2 E É DETECTADO UM CONFLITO WAR ENTRE #5 E #4

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções




Ao INVÉS DE SEQUENCIALIZAR #5 E #4, É FEITO O RENOMEAMENTO DE T1 (WAR)

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções



R11 É LIDO INDEPENDENTEMENTE DA ESCRITA DE R12

- Emissão e finalização fora de ordem
 - São utilizadas unidades de reserva para suportar a execução fora de ordem das instruções



A EXECUÇÃO É FINALIZADA EM 7 CICLOS

- Técnicas estáticas de compilação do software para explorar o paralelismo de instruções
 - Desenrolamento de laço (loop unrolling): replica as operações de cada iteração, removendo as instruções de desvio, entretanto, a quantidade de iterações deve ser previamente conhecida

- Técnicas estáticas de compilação do software para explorar o paralelismo de instruções
 - Desenrolamento de laço (loop unrolling): replica as operações de cada iteração, removendo as instruções de desvio, entretanto, a quantidade de iterações deve ser previamente conhecida
 - Very Long Instruction Word (VLIW): escalona as instruções em um pacote de tamanho fixo, sem dependências entre as operações e que podem ser executadas paralelamente

► Desenrolamento de laços (loop unrolling)

```
// Multiplicação escalar de vetor
void mulsv(int32_t k, int32_t V[], uint32_t n) {
    // Índices
for(uint32_t i = 0; i < n; i++) {
        // Multiplicação escalar
        V[i] = k * V[i];
}
</pre>
```

- Desenrolamento de laços (loop unrolling)
 - Código de montagem sem otimização

```
\# mulsv(a0 = 7, a1 = 0x80008000, a2 = 100)
   mulsv:
2
        init:
            # i = t0 = 0
4
            li t0, 0
5
6
        loop:
            # i < n
7
            bge t0, a2, end
8
            \# V[i] = k * V[i]
9
            sra t1, t0, 2
10
            add t1, t1, a1
11
            lw t2, 0(t1)
12
            mul t2, a0, t2
13
            sw t2, 0(t1)
14
            # i++
15
            addi t0, t0, 1
16
            j loop
17
        end:
18
19
            ret
```

- Desenrolamento de laços (loop unrolling)
 - Código de montagem com otimização

```
\# mulsv(a0 = 7, a1 = 0x80008000, a2 = 100)
    mulsv:
 2
         loop0:
              \# V[\emptyset] = k * V[\emptyset]
              lw t0, 0(a1)
 5
              mul t0, a0, t0
 6
              sw t0, 0(a1)
         loop99:
498
              \# V[99] = k * V[99]
499
              lw t0, 396(a1)
500
              mul t0, a0, t0
501
              sw t0, 396(a1)
502
         ret
503
```

As instruções de desvio são eliminadas, porém são emitidas muito mais instruções

- Very Long Instruction Word (VLIW)
 - Múltiplas instruções são organizadas em pacotes, considerando a estrutura do interna do processador

```
lw t0, 0(a0)
                                         Instrução VLIW
2 | lw t1, 4(a0)
3 | 1w t2, 8(a0)
4 | 1w t3, 12(a0)
   xori t0, t0, 3
                                    #01
                                          #02
                                                #03
                                                       #04
   xori t1, t1, 5
                                    #05
                                          #06
                                                #07
                                                       #08
   xori t2, t2, 8
   xori t3, t3, 13
                                    #09
                                          #10
                                                 #11
                                                       #12
   sw t0, 0(a0)
10 sw t1, 4(a0)
   sw t2, 8(a0)
   sw t3, 12(a0)
12
```

- Very Long Instruction Word (VLIW)
 - Aumento do tamanho do código gerado para explorar o paralelismo, com utilização de instruções nop quando não conseguir preencher o pacote

- Very Long Instruction Word (VLIW)
 - Aumento do tamanho do código gerado para explorar o paralelismo, com utilização de instruções nop quando não conseguir preencher o pacote
 - Problemas de incompatibilidade binária em famílias de processadores compatíveis, mas com diferentes organizações e quantidade de unidades de processamento

- Limitações do paralelismo em nível de instrução
 - A exploração do paradigma ILP teve início nos anos de 1960 e atingiu os maiores níveis de melhoria de desempenho nos anos de 1980 e 1990

- Limitações do paralelismo em nível de instrução
 - A exploração do paradigma ILP teve início nos anos de 1960 e atingiu os maiores níveis de melhoria de desempenho nos anos de 1980 e 1990
 - Alguns estudos foram conduzidos para se descobrir o que seria necessário para aumentar ainda mais o desempenho, tanto na perspectiva do projeto de hardware como na construção de compiladores
 - Quantidade infinita de registradores
 - Predição perfeita de desvios
 - Caches sem faltas de dados

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos
 - O aumento de complexidade, a redução da frequência de operação e o aumento de potência não são compensados pelos pequenos ganhos obtidos

- Limitações do paralelismo em nível de instrução
 - Os resultados mostraram barreiras formidáveis para aumentar o desempenho no paradigma ILP, sendo observado que a área de silício utilizada e o consumo de potência são excessivamente altos
 - O aumento de complexidade, a redução da frequência de operação e o aumento de potência não são compensados pelos pequenos ganhos obtidos
 - O paradigma de multiprocessamento emergiu como alternativa para manter a taxa de crescimento de capacidade dos processadores
 - Com núcleos de processamento menores e mais eficientes, a organização multiprocessada permite que o sistema seja escalável e mais robusto pela redundância
 - Em oposição à exploração do paralelismo implícito entre as instruções, o multiprocessamento depende que o software seja paralelizado para utilizar os núcleos de processamento