



UNIVERSIDADE
FEDERAL DE
SERGIPE



DEPARTAMENTO
DE COMPUTAÇÃO

Multiciclo e *pipeline*


Arquitetura de Computadores

Bruno Prado

Departamento de Computação / UFS

Introdução


- A maioria dos sistemas computacionais é síncrono



$$f = 1 \div T$$

Introdução


► Etapas da execução de uma instrução



Introdução

- Analogia com a produção de veículos em série

FLUXO DE PRODUÇÃO




TODOS OS RECURSOS DA FÁBRICA
SÃO ALOCADOS DURANTE
A PRODUÇÃO DE CADA VEÍCULO

Introdução

► Execução de uma instrução em ciclo único

FLUXO DE EXECUÇÃO




A EXECUÇÃO DE CADA INSTRUÇÃO É SEQUENCIAL
E OCUPA TODAS AS UNIDADES DE PROCESSAMENTO

Introdução

► Execução de uma instrução em ciclo único

FLUXO DE EXECUÇÃO



A EXECUÇÃO DE CADA INSTRUÇÃO É SEQUENCIAL
E OCUPA TODAS AS UNIDADES DE PROCESSAMENTO


↑
SOMENTE UMA ETAPA É EXECUTADA POR VEZ
(80% DE OCIOSIDADE DO HARDWARE)

Introdução

- ▶ Projetos multíciclo e *pipeline*
 - ▶ As instruções são implementadas em múltiplos ciclos de relógio para reaproveitamento dos componentes de hardware entre as etapas de execução
 - ▶ **Multíciclo:** compartilhamento dos recursos de hardware em cada estágio (otimização do hardware)
 - ▶ **Pipeline:** aumento do desempenho pela execução sobreposta das instruções (taxa de execução)

Multiciclo

► Analogia com a produção de veículos em série




CADA ETAPA DA PRODUÇÃO POSSUI UM PRAZO
PARA SER REALIZADA COM ACESSO COMPARTILHADO
AOS RECURSOS DA FÁBRICA, COMO FERRAMENTAS E FUNCIONÁRIOS

Multiciclo

► Execução em multiciclo

FLUXO DE EXECUÇÃO




CADA ETAPA DE EXECUÇÃO É EXECUTADA EM CICLOS DISTINTOS,
POSSIBILITANDO O REAPROVEITAMENTO DOS RECURSOS DE HARDWARE

Multiciclo

- ▶ Comparativo entre ciclo único e multiciclo
 - ▶ Instrução hipotética que calcula $f(x) = x^8$ (ciclo único)

$$\tau = 3 \text{ ns}$$




4 REGISTRADORES

3 MULTIPLICADORES

Multiciclo

- ▶ Comparativo entre ciclo único e multiciclo
 - ▶ Instrução hipotética que calcula $f(x) = x^8$ (multiciclo)


$$\tau = 3 \text{ ns}$$



Multiciclo

- ▶ Comparativo entre ciclo único e multiciclo
 - ▶ Instrução hipotética que calcula $f(x) = x^8$ (multiciclo)


$$\tau = 3 \text{ ns}$$



Multiciclo

- ▶ Comparativo entre ciclo único e multiciclo
 - ▶ Instrução hipotética que calcula $f(x) = x^8$ (multiciclo)

$$\tau = 3 \text{ ns}$$



2 REGISTRADORES

1 MULTIPLICADOR

Multiciclo


- ▶ Execução em multiciclo
 - ▶ Vantagens
 - ✓ Melhora aproveitamento dos recursos de hardware
 - ✓ Reduz a quantidade de operações por ciclo
 - ✓ Aumenta a frequência de relógio

Multiciclo

- ▶ Execução em multiciclo
 - ▶ Vantagens
 - ✓ Melhora aproveitamento dos recursos de hardware
 - ✓ Reduz a quantidade de operações por ciclo
 - ✓ Aumenta a frequência de relógio
 - ▶ Desvantagens
 - ✗ Não reduz o tempo para execução das instruções
 - ✗ Mantém a mesma taxa de execução do ciclo único

Pipeline


- Analogia com a produção de veículos em série



AS ETAPAS DE PRODUÇÃO SÃO SOBREPOSTAS COM DIFERENTES VEÍCULOS,
EXECUTANDO CONCORRENTEMENTE EM ESTÁGIOS DISTINTOS

Pipeline

- Analogia com a produção de veículos em série




AS ETAPAS DE PRODUÇÃO SÃO SOBREPOSTAS COM DIFERENTES VEÍCULOS,
EXECUTANDO CONCORRENTEMENTE EM ESTÁGIOS DISTINTOS

↑
AUMENTO DA TAXA DE EXECUÇÃO
E MELHOR APROVEITAMENTO DO HARDWARE

Pipeline

► Analogia com a produção de veículos em série




AS ETAPAS DE PRODUÇÃO SÃO SOBREPOSTAS COM DIFERENTES VEÍCULOS,
EXECUTANDO CONCORRENTEMENTE EM ESTÁGIOS DISTINTOS



CADA VEÍCULO É FABRICADO COM O MESMO TEMPO E RECURSOS,
ENTRETANTO A TAXA DE PRODUÇÃO PODE SER AUMENTADA EM ATÉ 5 VEZES

Pipeline


► Execução em *pipeline*



AS INSTRUÇÕES SÃO EXECUTADAS DE FORMA
CONCORRENTE E SOBREPOSTA NOS ESTÁGIOS DO PIPELINE

Pipeline

► Execução em pipeline




AS INSTRUÇÕES SÃO EXECUTADAS DE FORMA
CONCORRENTE E SOBREPOSTA NOS ESTÁGIOS DO PIPELINE



A TAXA DE EXECUÇÃO É AUMENTADA EM ATÉ 5 VEZES,
COM 1 INSTRUÇÃO A CADA 1 NS AO INVÉS DE 5 NS

Pipeline

► Execução em pipeline




AS INSTRUÇÕES SÃO EXECUTADAS DE FORMA
CONCORRENTE E SOBREPOSTA NOS ESTÁGIOS DO PIPELINE

↑
PIPELINE NÃO É PARALELISMO!

Pipeline

► Projeto de *pipeline*

PROFUNDIDADE DE N ESTÁGIOS
COM CICLO DE PERÍODO T



EM CONDIÇÕES IDEAIS, A QUANTIDADE E O TEMPO
DE PROCESSAMENTO DOS ESTÁGIOS DEFINEM
A TAXA DE EXECUÇÃO (N / T INSTRUÇÕES/NS)

Pipeline

- ▶ Projeto de *pipeline*
 - ▶ Aumento de desempenho do processador
 - ▶ Decorrente do aumento da taxa de execução, com melhor aproveitamento dos recursos de hardware
 - ▶ Por executarem sequencialmente, não existe redução do tempo execução individual das instruções

Pipeline

- ▶ Projeto de *pipeline*
 - ▶ Aumento de desempenho do processador
 - ▶ Decorrente do aumento da taxa de execução, com melhor aproveitamento dos recursos de hardware
 - ▶ Por executarem sequencialmente, não existe redução do tempo execução individual das instruções
 - ▶ Requisitos para arquitetura
 - ▶ Poucas variações nos formatos das instruções
 - ▶ As instruções devem ter o mesmo tamanho

Pipeline


- ▶ Cenários de execução em *pipeline*
 - ▶ Ideal
 - ▶ O desempenho do processador é multiplicado pelo número de estágios utilizados no *pipeline*
 - ▶ Não existem conflitos na execução das instruções e a taxa de execução só depende da frequência de operação e da quantidade de estágios

Pipeline

- ▶ Cenários de execução em *pipeline*
 - ▶ Ideal
 - ▶ O desempenho do processador é multiplicado pelo número de estágios utilizados no *pipeline*
 - ▶ Não existem conflitos na execução das instruções e a taxa de execução só depende da frequência de operação e da quantidade de estágios
 - ▶ Real
 - ▶ O desempenho é variável, sendo diretamente afetado pela sequência de instruções executadas
 - ▶ Como podem existir conflitos que precisam ser tratados, o desempenho do sistema é reduzido para manter o comportamento sequencial das instruções

Pipeline


- O que são conflitos de execução no *pipeline*?



OS CONFLITOS OCORREM QUANDO UMA INSTRUÇÃO
NÃO PODE EXECUTAR NO PRÓXIMO ESTÁGIO
SEM ALTERAR O COMPORTAMENTO SEQUENCIAL ESPERADO

Pipeline


- O que são conflitos de execução no *pipeline*?



CONFLITO ENTRE #1 E #2: $T1 = 10 \leftrightarrow 0$

Pipeline

- O que são conflitos de execução no *pipeline*?




CONFLITO ENTRE #2 E #3: T2 = 9 \leftrightarrow 0

Conflito estrutural

► Limitações no projeto do sistema


ACESSO SEQUENCIAL DO CÓDIGO E DOS DADOS
(MEMÓRIA VON NEUMANN)



Conflito estrutural

► Limitações no projeto do sistema

ACESSO SEQUENCIAL DO CÓDIGO E DOS DADOS
(MEMÓRIA VON NEUMANN)




AS INSTRUÇÕES #1 E #4 ACESSAM A MEMÓRIA AO MESMO TEMPO

Conflito estrutural

► Limitações no projeto do sistema

ACESSO SEQUENCIAL DO CÓDIGO E DOS DADOS
(MEMÓRIA VON NEUMANN)




PARALISAÇÃO DO PIPELINE (REDUÇÃO DO DESEMPENHO)

Conflito estrutural



► Limitações no projeto do sistema

ACESSO PARALELO DO CÓDIGO E DOS DADOS
(MEMÓRIA HARVARD)




Conflito de dados

- Criado por uma dependência de dados entre instruções consecutivas executando no *pipeline*



Conflito de dados

► Inserção de atrasos ou bolhas no *pipeline*



É UMA SOLUÇÃO SIMPLES, MAS INEFICIENTE

Conflito de dados


► Adiantamento de dados

↓
#1: ADDI T1, ZERO, 1
↓
#2: SUB T2, ZERO, T1
↓
#3: MUL T3, T1, T2
↓
#4: LW T4, 0(T3)
↓
#5: XOR T5, T3, T4
↓

B D I #3	D D I #2	E X E #1	-	-				
	B D I #4	D D I #3	E X E #2	M E M #1	-			
		B P I #5	D D I #4	E X E #3	M E M #2	A D R #1		
			-	D D I #5	E X E #4	M E M #3	A D R #2	
				-	-	E X E #5	M E M #4	A D R #3

Conflito de dados


► Adiantamento de dados



REDUZ OS ATRASOS NA EXECUÇÃO,
MAS NECESSITA DE HARDWARE DEDICADO

Conflito de dados

► Adiantamento de dados



SEM ACESSOS À MEMÓRIA (LOAD-STORE),
É EVITADA A INSERÇÃO DE BOLHAS NO PIPELINE

Conflito de dados

► Papel do compilador

- A reorganização do código gerado pelo compilador pode eliminar a ocorrência dos conflitos de dados no *pipeline*

#1 ADDI T1, ZERO, 1

#2 SUB T2, ZERO, T1

#3 MUL T3, T1, T1

#4 LW T4, 0(ZERO)

#5 XOR T5, T5, T5

#1 ADDI T1, ZERO, 1

#4 LW T4, 0(ZERO)

#5 XOR T5, T5, T5

#2 SUB T2, ZERO, T1

#3 MUL T3, T1, T1

A REORGANIZAÇÃO DAS INSTRUÇÕES #1, #2 E #3
ELIMINA OS CONFLITOS SEM IMPACTO NO DESEMPENHO

Conflito de dados


- ▶ Quem é responsável por tratar conflitos no *pipeline*?
 - ▶ Hardware
 - ▶ Durante a popularização do projeto em *pipeline* no final dos anos 70, os compiladores eram muito limitados
 - ▶ O projeto do hardware era mais complexo para detectar e tratar conflitos em tempo de execução
 - ▶ Em última instância, o processador precisa garantir o comportamento correto na execução do software

Conflito de dados

- ▶ Quem é responsável por tratar conflitos no *pipeline*?
 - ▶ Hardware
 - ▶ Durante a popularização do projeto em *pipeline* no final dos anos 70, os compiladores eram muito limitados
 - ▶ O projeto do hardware era mais complexo para detectar e tratar conflitos em tempo de execução
 - ▶ Em última instância, o processador precisa garantir o comportamento correto na execução do software
 - ▶ Software
 - ▶ Maior flexibilidade para otimizações e melhorias
 - ▶ Ferramentas e técnicas de compilação avançadas
 - ▶ Simplificação do projeto de processador, delegando para o compilador tarefas de tratamento de conflito


Conflito de controle

- É decorrente de instruções de controle de fluxo que ainda serão calculadas ou modificadas no *pipeline*



Conflito de controle

► Inserção de atrasos ou bolhas no *pipeline*




É UMA SOLUÇÃO SIMPLES, MAS INEFICIENTE

Conflito de controle

- ▶ Como prever de forma eficiente quais instruções serão executadas após o desvio no *pipeline*?
 - ▶ **Estaticamente:** assumir que o desvio não ocorre, sempre buscando sequencialmente as instruções
 - ▶ **Dinamicamente:** executar os desvios de forma especulativa, com base no histórico armazenado

Conflito de controle



► Predição estática de desvio



B D I #2	D D I #1	-	-	-
B D I #3	D D I #2	E X E #1	-	-
B P I #4	D D I #3	E X E #2	M E M #1	-
B P I #5	D D I #4	E X E #3	M E M #2	A D R #1
B P I #6	D D I #5	E X E #4	M E M #3	A D R #2

Conflito de controle

► Predição estática de desvio




QUANDO O DESVIO OCORRE É EQUIVALENTE
À INSERÇÃO DE ATRASOS OU BOLHAS NO PIPELINE

Conflito de controle

► Predição dinâmica de desvio


CÓDIGO	ESTIMATIVA	CORRETA	INCORRETA
00	SEM DESVIO	00	01
01	SEM DESVIO	00	10
10	COM DESVIO	10	11
11	COM DESVIO	10	00



O HISTÓRICO PODE SER LOCAL, GLOBAL OU COMBINADO

Conflito de controle



► Predição dinâmica de desvio



B D I #2	D D I #1	-	-	-
B D I #3	D D I #2	E X E #1	-	-
B D I #4	D D I #3	E X E #2	M E M #1	-
B D I #5	D D I #4	E X E #3	M E M #2	A D R #1
B D I #2	D D I #5	E X E #4	M E M #3	A D R #2

Conflito de controle



► Predição dinâmica de desvio



ITERAÇÕES 1 E 2 (PREDIÇÕES INCORRETAS)

Conflito de controle



► Predição dinâmica de desvio



ITERAÇÕES 3 ATÉ 99 (PREDIÇÕES CORRETAS)

Conflito de controle



► Predição dinâmica de desvio



ITERAÇÃO 100 (PREDIÇÃO INCORRETA)

Conflito de controle


► Predição dinâmica de desvio



ITERAÇÃO 100 (PREDIÇÃO INCORRETA)

Conflito de controle

► Predição dinâmica de desvio



B D I #2	D D I #3	E X E #2	M E M #3	A D R #2				
	B D I #3	D D I #2	E X E #3	M E M #2	A D R #3			
		B D I #2	D D I #3	E X E #2	M E M #3	A D R #2		
			B D I #3	D D I #2	E X E #3	M E M #2	A D R #3	
				B D I #4	-	-	M E M #3	A D R #2

TAXA DE ACERTO DE 97%

Exercício

- ▶ Considerando um processador com *pipeline* de 5 estágios
 - ▶ Ilustre graficamente os estágios do *pipeline*
 - ▶ Execute o programa abaixo, detalhando como pode ser feito o tratamento dos diferentes conflitos
 - ▶ Calcule a melhoria de desempenho do projeto de *pipeline* com relação à versão multiciclo

```
1  # t1 = 0x80000000
2  addi t1, zero, 1
3  slli t1, t1, 31
4  # t2 = t1 + 1024
5  addi t2, t1, 1024
6  # Laço iterativo
7  loop:
8      # MEM[t1] = 0
9      sw zero, 0(t1)
10     # t1 = t1 + 4
11     addi t1, t1, 4
12     # t1 != t2 -> loop
13     bne t1, t2, loop
```