Aula 14

- A interface SPI (Serial Peripheral Interface)
- Sinalização
- Sequência de operação
- Arquiteturas de ligação
- Tipos de transferências
- Passos de configuração de um *master* SPI

José Luís Azevedo, Bernardo Cunha, Tomás O. Silva, P. Bartolomeu

Introdução

- SPI sigla para "Serial Peripheral Interface"
- Interface definida inicialmente pela Motorola (evolução do Microwire da National Semiconductor, que é um *subset* do protocolo SPI)
- O SPI é utilizado para comunicar com ou entre uma grande variedade de dispositivos:
 - Sensores de diversos tipos: temperatura, pressão, ...
 - Cartões de memória (MMC / SD)
 - Circuitos: memórias, ADCs, DACs, Displays LCD, OLED
 - Comunicação entre microcontroladores
- Ligação a curtas distâncias (dezenas de cm)


Descrição geral

- Arquitetura "Master-Slave" com ligação ponto a ponto
- Comunicação bidirecional "full-duplex"
- Comunicação síncrona (relógio explícito)
 - O relógio é sempre gerado pelo master que o disponibiliza para todos os slaves
 - Não é exigida precisão ao relógio os bits vão sendo transferidos a cada transição de relógio. Isto permite utilizar um oscilador de baixo custo no *master* (não é necessário um cristal de quartzo)
- Fácil de implementar por hardware ou por software
- Não são necessários "line drivers" (ou "transceivers") circuitos de adaptação ao meio de transmissão. Os níveis lógicos correspondem aos da tensão de alimentação dos dispositivos (e.g. 3.3V)

Descrição geral


- Arquitetura "Master-Slave"
 - O sistema só pode ter um *master*
 - O *master* é o único dispositivo no sistema que pode controlar o relógio
- Um *master* pode estar ligado a vários *slaves*. No entanto, para cada comunicação, apenas um *slave* é selecionado pelo *master*, resultando numa ligação ponto a ponto
- O *master* inicia e controla a transferência de dados
- Sinalização:
 - SCK clock
 - Relógio gerado pelo *master* que sincroniza a transmissão/receção de dados
 - MOSI Master Output Slave Input (SDO no master)
 - Linha do master para envio de dados para o slave
 - MISO Master Input Slave Output (SDI no master)
 - Linha do *slave* para enviar dados para o *master*
 - **SS** Slave select
 - Linha do *master* que seleciona o *slave* com quem vai comunicar

Descrição geral – esquema de princípio



- Transmissão "full-duplex" baseada em dois shift-registers (um no master e outro no slave)
- Em cada ciclo de relógio:
 - O *master* coloca 1 bit na linha MOSI e o *slave* recebe-o
 - O slave coloca 1 bit na linha MISO e o master recebe-o
- Após N ciclos de relógio o master enviou uma palavra de N bits e recebeu do slave uma palavra com a mesma dimensão – processo conhecido como "Data Exchange"
- Esta sequência é realizada mesmo quando é pretendida uma comunicação unidirecional (*master -> slave* ou *slave -> master*)

Sinalização




- Dados:
 - MOSI Master Output Slave Input

(SDO – serial data out no *master*)

MISO – Master Input Slave Output (SDI – serial data in no master)


- Controlo:
 - SS\ Slave select (sinal ativado pelo master para selecionar o slave com quem vai comunicar)
 - SCK serial clock

Sinalização



- O sinal de relógio tem um "duty-cycle" de 50%
- No exemplo da figura:
 - master e slave usam a transição negativa do relógio para colocarem 1 bit na linha (master na linha MOSI, slave na linha MISO)
 - Na transição positiva seguinte, o master armazena o valor presente na linha MISO e o slave armazena o valor que se encontra na linha MOSI

Operação – exemplo




- A transição negativa do relógio é usada pelo *master* e pelo *slave* para colocar na respetiva linha de saída um bit de informação
- A transição positiva seguinte é usada pelo master e pelo slave para armazenar o bit presente na respetiva linha de entrada
- Após oito ciclos de relógio:
 - o valor inicialmente armazenado no *shift-register* do *master* foi transferido para o *shift-register* do *slave*
 - o valor inicialmente armazenado no *shift-register* do *slave* foi transferido para o *shift-register* do *master*

Operação


- O *master* ativa a linha SS\ do *slave* com o qual pretende comunicar
- O *master* ativa o relógio para sincronizar a troca de informação (em situação de repouso o relógio está inativo: fixo a 1 ou a 0)
- Em cada ciclo do relógio, por exemplo na transição positiva
 - O master coloca um bit na linha MOSI que será lido pelo slave na transição oposta seguinte
 - O slave coloca um bit na linha MISO que será lido pelo master na transição oposta seguinte
- No final da comunicação
 - O master desativa a linha SS\ e desativa o relógio (que fica estável, por exemplo, no nível lógico 1)
 - O relógio só permanece ativo durante a transferência de dados
- Após este processo, o master e o slave trocaram os conteúdos dos seus shift registers

Simulação de um *master* SPI




Arquiteturas de ligação – *slaves* independentes

- Sinais de seleção ("slave select") independentes
- Em cada instante apenas um SSx\ está ativo, isto é, apenas 1 slave está selecionado
- Os sinais SDO dos slaves (MISO) não selecionados estão em alta impedância
- O número máximo de slaves está limitado pelo número de linhas de seleção disponibilizadas pelo master
- Alternativamente, o microcontrolador poderá gerar, através de portos digitais, todos os sinais SSx\ necessários para comunicar com os slaves, ultrapassando a limitação anterior



Arquiteturas de ligação - Daisy Chain (cascata)

- Sinal "slave select" comum, SDO/SDI ligados em cascata
- Todos os slaves recebem o mesmo sinal de relógio gerado pelo master
- A saída de dados de cada slave liga à entrada de dados do seguinte
- Para que esta arquitetura funcione o slave tem de ser capaz de armazenar uma sequência de N bits enviados durante 1 ciclo de transferência e enviar para a sua saída a mesma sequência de N bits durante o ciclo de transferência seguinte



 Enquanto o SS estiver ativo o slave ignora a palavra recebida e envia-a para a saída SDO no ciclo de transferência seguinte

Tipos de transferências

- O SPI opera sempre em modo "full-duplex", ou seja, em cada ciclo de relógio, tanto o *master* como o *slave* enviam e recebem dados simultaneamente ("data exchange")
- No entanto, em algumas situações, os dados recebidos podem ser irrelevantes (e descartados) por um dos dispositivos
- Podem considerar-se os seguintes cenários de transferência:

Bidirecional

- são transferidos dados válidos em ambos os sentidos (*master* → *slave* e slave → *master*)
- Master → slave (operação de escrita)
 - *master* envia dados para o *slave*
 - o *slave* também transmite dados, mas o *master* descarta-os
- Slave → master (operação de leitura)
 - master pretende ler dados do slave
 - para isso transfere para o slave uma palavra com um valor arbitrário (por exemplo 0)
 - o *slave* recebe essa palavra, e simultaneamente transmite os dados que o master pretende ler (a palavra recebida pelo *slave* é descartada)

Configuração de um *master* SPI


- Antes de iniciar a transferência, o master deve ser configurado para ajustar os parâmetros que definem a comunicação, de acordo com as características do slave com o qual irá comunicar
- As principais configurações são:
 - 1. Configurar a frequência de relógio
 - 2. Configurar o nível lógico de repouso ("idle") do sinal de relógio
 - 3. Especificar qual o flanco do relógio usado para a transmissão (a receção é efetuada no flanco oposto)
 - Transmissão no flanco ascendente (consequentemente, a receção é feita no flanco descendente)
 - Transmissão no flanco descendente (consequentemente, a receção é feita no flanco ascendente)

- O PIC32MX795F512H disponibiliza 3 módulos de comunicação SPI
- Cada um dos módulos pode ser configurado para funcionar como master ou como slave
- Comprimento de palavra configurável: 8, 16 ou 32 bits
- Shift-registers separados para receção e transmissão
- Os registos de receção e transmissão são FIFOS:
 - 16 posições se o comprimento de palavra for 8 bits
 - 8 posições se o comprimento de palavra for 16 bits
 - 4 posições se o comprimento de palavra for 32 bits
- Cada uma dos módulos pode ser configurado para gerar interrupções em função da ocupação dos FIFOS (e.g. TX FIFO tem, pelo menos, 1 posição livre; RX FIFO tem, pelo menos, 1 palavra disponível para ser lida)

DFTT-UA

Interface SPI no PIC32






- Quando o PIC32 é configurado como *master*
 - O relógio local é ativado durante cada transmissão
 - O buffer 3state do SDO está sempre ativo
 - A entrada SS\ é ignorada

DETI-UA

Interface SPI no PIC32





- Quando o PIC32 é configurado como *slave*
 - O relógio local é desativado
 - O relógio na entrada dos shift-registers só tem atividade quando o sinal SS\ está ativo


S

Interface SPI no PIC32 – gerador de relógio

 Utiliza uma arquitetura semelhante à de um timer, em que o sinal de relógio de entrada é o Peripheral Bus Clock (20 MHz na placa DETPIC32).

Com a divisão por 2 à saída do comparador obtém-se um relógio

com "duty-cycle" de 50%



• f_{SCK} = f_{PBCLK} / (2 * (SPIxBRG + 1)), em que SPIxBRG representa a constante armazenada no registo com o mesmo nome