
Aula 4

- Estrutura básica de portos de I/O
- Portos de I/O no PIC32
 - Estrutura básica de um porto de I/O de 1 bit
 - Estrutura dos portos de I/O de "n" bits.
 - Exemplos de programação em *assembly*

José Luís Azevedo, Bernardo Cunha, Tomás O. Silva, P. Bartolomeu

Porto de saída de 32 bits

• Porto de saída de 32 bits (constituído por um único registo de 32 bits)




- O porto armazena informação proveniente do CPU, transferida durante uma operação de escrita na memória (estágio MEM nas instruções "sw", no caso do MIPS)
- A escrita no porto é feita na transição ativa do relógio se os sinais "cs"
 e "wr" estiverem ambos ativos
- O sinal "cs" é gerado pelo descodificador de endereços: fica ativo se o endereço gerado pelo CPU coincidir com o endereço atribuído ao porto



Porto de saída de 32 bits (descrição em VHDL)


```
entity OutPort is
  port(clk, wr, cs : in std_logic;
        dataIn : in std_logic_vector(31 downto 0);
        dataOut : out std_logic_vector(31 downto 0));
end OutPort;
architecture behav of OutPort is
begin
  process (clk)
  begin
     if(rising_edge(clk)) then
        if (cs = '1' \text{ and } wr = '1') then
           dataOut <= dataIn;</pre>
        end if;
     end if;
  end process;
end behav;
```

Porto de saída de 32 bits



Porto de entrada de 32 bits

• Porto de entrada de 32 bits (em geral, um porto de entrada não tem capacidade de armazenamento)




- A informação presente nas 32 linhas de entrada (I_{31..0}) é transferida para o CPU durante uma operação de leitura (estágio MEM nas instruções "1w", no caso do MIPS)
- As saídas D_{31..0} têm obrigatoriamente portas *tri-state* que só são ativadas quando estão ativos, simultaneamente, os sinais "**cs**" e "**RD**"
- Ao nível do porto, a operação de leitura é assíncrona, pelo que não é necessário o sinal de relógio

Porto de entrada (descrição em VHDL)

```
entity InPort is
  port(rd, cs : in std_logic;
        dataIn : in std_logic_vector(31 downto 0);
        dataOut : out std_logic_vector(31 downto 0));
end InPort;
architecture behav of InPort is
begin
  process(rd, cs, dataIn)
  begin
     if (cs = '1' \text{ and } rd = '1') then
        dataOut <= dataIn;</pre>
     else
        dataOut <= (others => 'Z');
     end if;
  end process;
end behav;
```

Porto de entrada de 32 bits





Portos de I/O no PIC32

- O microcontrolador PIC32MX795F512H disponibiliza vários portos de I/O, com várias dimensões (16 bits, no máximo)
 - Porto B (RB): 16 bits, I/O
 - Porto C (RC): 2 bit, I/O
 - Porto D (RD): 12 bits, I/O
 - Porto E (RE): 8 bits, I/O
 - Porto F (RF): 5 bits, I/O
 - Porto G (RG): 4 de I/O + 2 I
- Cada um dos bits de cada um destes portos pode ser configurado, por programação, como entrada ou saída
 - um porto de I/O de n bits do PIC32 é um conjunto de n portos de I/O de 1 bit


Portos de I/O no PIC32

- Cada um dos portos (B a G) tem associado um total de 12 registos de 32 bits. Desses, os que vamos usar são:
 - TRIS usado para configuração do porto (entrada ou saída)
 - PORT usado para ler valores de um porto de entrada
 - LAT usado para escrever valores num porto de saída
- A configuração de cada um dos bits de um porto, como entrada ou como saída, é feita através dos registos **TRIS** ("Tri-state" *registers*)
 - bit **n** do registo TRIS = 1: bit **n** do porto configurado como entrada
 - bit n do registo TRIS = 0: bit n do porto configurado como saída
- Exemplo para o porto E (8 bits): TRISE = 000...10101010₂
 - portos RE0, RE2, RE4 e RE6 configurados como saída
 - portos RE1, RE3, RE5 e RE7 configurados como entrada






- Registo TRISx (TRISB, TRISC, ...) agrupa todos os flip-flop TRIS dos portos de I/O de 1 bit; registos de 32bits (16 MSbits são irrelevantes)
- Registo LATx (LATB, LATC, ...) é o registo de dados e agrupa todos os flipflops LAT dos portos de I/O de 1 bit; registos de 32 bits (16 MSbits são irrelevantes)



- Cada porto de entrada inclui uma porta *schmitt trigger* (comparador com histerese) que tem o objetivo de melhorar a imunidade ao ruído
- No porto de entrada, o sinal externo é sincronizado através de 2 flipflops (S1 e S2). Esta configuração visa resolver os possíveis problemas causados por meta-estabilidade decorrentes do facto de o sinal externo ser assíncrono relativamente ao clock do CPU
 - Os dois *flip-flops*, em conjunto, impõem um atraso de, até, dois ciclos de relógio na propagação do sinal até ao barramento de dados do CPU

Portos de I/O no PIC32

- A escrita no porto é feita no endereço referenciado pelo identificador LATx, em que x é a letra que identifica o porto; a leitura do porto é feita do endereço referenciado por PORTx
- Os portos estão mapeados no espaço de endereçamento unificado do PIC32 (ver aula 1), em endereços definidos pelo fabricante
- Os sinais que permitem a escrita e a leitura dos 3 registos de um porto (TRIS, PORT e LAT) são obtidos por descodificação de endereços, em conjunto com os sinais RD e WR



Exemplos de endereços:


TRISB: 0xBF886040 PORTB: 0xBF886050


LATB:


0xBF886050 0xBF886060 TRISE: 0xBF886100 PORTE: 0xBF886110


LATE: 0xBF886120


Parto























• Exemplo 1:


 Acender o LED D1 enquanto o switch S1 estiver premido; LED ligado ao porto RE2 e switch ligado ao porto RB2

Exemplo 2:

 Gerar no porto RD0 um sinal de 1 Hz com duty-cycle de 10% (i.e. RD0=1 durante 0.1s, RD0=0 durante 0.9s)

Exemplo 3:

 Manter o LED D1 apagado enquanto o switch S1 estiver premido, e aceso na situação contrária; LED D1 ligado ao porto RE1 e switch ligado ao porto RE0



 Definição dos endereços dos portos: Vanianzeis com endereon em específico .equ ADDR BASE HI, 0xBF88 # TRISB address: 0xBF886040 .equ TRISB, 0x6040 .equ PORTB, 0×6050 # PORTB address: 0xBF886050 .equ LATB, 0×6060 # LATB address: 0xBF886060 # TRISD address: 0xBF8860C0 .equ TRISD, 0x60C0 # PORTD address: 0xBF8860D0 .equ PORTD, 0×60 DO .equ LATD, 0x60E0 # LATD address: 0xBF8860E0 # TRISE address: 0xBF886100 .equ TRISE, 0×6100 .equ PORTE, 0x6110 # PORTE address: 0xBF886110 address: 0xBF886120 .equ LATE, 0×6120 # LATE .data .text .globl main

• Exemplo 1: Ler o valor do porto de entrada (RB2) e escrever esse valor no porto de saída (RE2) R1 .text μC .qlobl main main: lui \$t0, ADDR_BASE_HI # \$t0=0xBF880000 lw \$t1,TRISB(\$t0) # Address: BF880000 + 00006040 ori \$t1,\$t1,0x0004 # bit2 = 1 (IN) sw \$t1,TRISB(\$t0) # RB2 configured as IN lw \$t1, TRISE(\$t0) # Read TRISE register andi \$t1,\$t1,0xFFFB # bit2 = 0 (OUT) sw \$t1,TRISE(\$t0) # RE2 configured as OUT loop: lw \$t1, PORTB(\$t0) # Read PORTB register andi \$t1,\$t1,0x0004 # Reset all bits except bit 2 \$t2, LATE (\$t0) # Read LATE register lw andi \$t2,\$t2,0xFFFB # Reset bit 2 or \$t2,\$t2,\$t1 # Merge data \$t2,LATE(\$t0) # Write LATE register SW loop

• Exemplo 2: gerar no bit 0 do porto D (RD0) um sinal de 1 Hz com duty-cycle de 10% (i.e. RD0=1 durante 0.1s, RD0=0 durante 0.9s) .text .qlobl main main:lui \$t0,ADDR_BASE_HI # 16 MSbits of port addresses lw \$t1,TRISD(\$t0) # Read TRISD register andi \$t1,\$t1,0xFFFE # Modify bit 0 (0 is OUT) sw \$t1, TRISD(\$t0) # Write TRISD (port configured) loop: lw \$t1, LATD(\$t0) # Read LATD ori \$t1,\$t1,0x0001 # Modify bit 0 (set) μC sw \$t1,LATD(\$t0) # Write LATD RD0 # wait 100 ms (e.g., using MIPS core timer) lw \$t1,LATD(\$t0) # Read LATD andi \$t1,\$t1,0xFFFE # Modify bit 0 (reset) \$t1,LATD(\$t0) # Write LATD SW # wait 900 ms (e.g., using MIPS core timer) j loop

• Exemplo 3: em ciclo infinito, ler o valor do porto de entrada (REO) e escrever esse valor, negado, no porto de saída (RE1) RE1 μC .text .globl main main: lui \$t0, ADDR_BASE_HI # 16 MSbits of port addresses lw \$t1,TRISE(\$t0) # Read TRISE register ori \$t1,\$t1,0x0001 # bit0 = 1 (IN)andi \$t1,\$t1,0xFFFD # bit1 = 0 (OUT) sw \$t1,TRISE(\$t0) # TRISE configured loop: lw \$t1, PORTE(\$t0) # Read PORTE register andi \$t1,\$t1,0x0001 # Reset all bits except bit 0 xori \$t1,\$t1,0x0001 # Negate bit 0 sll \$t1,\$t1,1 lw \$t2,LATE(\$t0) # Read LATE register andi \$t2,\$t2,0xFFFD # Reset bit 1 or \$t2,\$t2,\$t1 # Merge data \$t2,LATE(\$t0) # Write LATE register SW loop

Programação de portos I/O - exercício

- 1. Pretende usar-se o porto RB do microcontrolador PIC32MX795F512H para realizar a seguinte função (em ciclo fechado):
 - O byte menos significativo ligado a este porto é lido com uma periodicidade de 100ms. Com um atraso de 10ms, o valor lido no byte menos significativo é colocado, em complemento para 1, no byte mais significativo desse mesmo porto. Escreva, em *assembly* do MIPS, um programa que execute esta tarefa.
 - a) configure o porto RB para executar corretamente a tarefa descrita
 - b) efetue a leitura do porto indicado
 - c) execute um ciclo de espera de 10ms
 - d) efetue a transformação da informação lida para preparar o processo de escrita naquela porto
 - e) efetue, no byte mais significativo, o valor resultante da operação anterior
 - f) execute um ciclo de espera de 90ms
 - g) regresse ao ponto b)