Aluno: Paulo Fábio dos Santos Ramos

2ª Lista de Arquitetura e Organização de Computadores

1)No multiciclo, as instruções são quebradas em passos que são executados em um ciclo de clock cada, fazendo com que as instruções gastem apenas o clock necessário para sua execução, ou seja, permite que instruções mais rápidas terminem mais rápido, favorecendo o reuso de hardware, possibilitando a implementação de uma técnica chamada pipeline.

2) A utilização de registradores para armazenação dos valores em cada parte dedicada ao pipeline que poderão ser utilizados durante a execução do próximo ciclo.

3)

Loop: 1 - subi \$t2, \$t2, 4

2 - lw \$t1, 0(\$t2) - Stall, t2 necessita que o valor seja calculado no subi da linha 1.

3 - add \$t3, \$t1, \$t4 – Stall, aguardando o valor ser carregado em t1 pelo lw da linha 2.

4 - add \$t4, \$t3, \$t3 – Stall, valor de t3 ainda esta sendo calculado no add da linha 3.

5 - sw \$t4, 0(\$t2) - Stall, aguardando o valor de t4 ser calculado no add da linha 4.

6 - beq \$t2, \$0, loop - Stall, necessário que o valor seja carregado para t2 no sw da linha 5

Tempo sem pipeline é de 38ns

Tempo com pipeline é de 33ns

Logo o speedup é 38/33 = 1,15 vezes mais rápido

4) Com as memorias segmentadas e a utilização do bypassing, não irá ocorrer mais conflitos, portanto não haverá stalls.

O tempo para execução de uma iteração do loop cai para 18ns

Logo o speedup é 38/18 = 2,1 vezes mais rápido

5)

1 - div.d F1, F2, F3

2 - sub.d F4, F5, F1

3 - s.d F4, 4(F10)

4 - add.d F5, F6, F7

5 - div.d F4, F5, F6

Conflito de dados:

RAW - sub.d e div.d; para ser executado o sub da linha 2 é necessário quer o valor de F1 seja calculado o div na linha 1

WAW - s.d e sub.d ; dependência entre a linha 3 e 2, registrador F5

WAR - add.d e sub.b; F5 é lido no sub na linha 2 e depois é escrito no add da linha 4

Na linha 5 existem os conflitos de:

WAW com a linha 3, F4 é sobrescrito novamente

RAW com a linha 4, F5 precisa ser calculado em add.d

RAR com a linha 4, F6 é lido novamente