Universidade do Vale do Itajaí - Projeto de Sistemas Digitais Professores: Douglas Rossi de Melo Avaliação 4 - Projeto de blocos construtivos

Instruções:

- 1. Esta avaliação pode ser realizada em grupos de até três alunos.
- 2. Esta avaliação tem por objetivo consolidar o aprendizado sobre o projeto de blocos construtivos usando VHDL.
- 3. Os circuitos devem ser descritos em VHDL, sintetizados na ferramenta Quartus e verificados com o uso de testbenches no Modelsim.
- 4. Os nomes dos sinais de entrada e de saída dos circuitos apresentados são voltados a facilitar a prototipação em dispositivo FPGA.
- 5. Aplique o seguinte guia de estilo na codificação VHDL:
 - a. Tabulação com 02 espaços (substituindo tabs por espaços);
 - b. Palavras reservadas da linguagem em caixa baixa;
 - c. Nomes de sinais em caixa alta (exceto os prefixos);
 - d. Utilize os seguintes prefixos para identificar os nomes:
 - i NOME: pino de entrada
 - o NOME: pino de saída
 - w NOME: fio interno
 - u NOME : instância de componente
 - r NOME: registrador
 - t NOME: novo tipo
 - s NOME: estado
- 6. Deve ser postado um relatório básico em formato **PDF**, no ambiente **Material Didático**, que contenha:
 - a. Identificação dos autores e do trabalho
 - b. Enunciado de cada circuito
 - c. Códigos VHDL dos circuitos e testbenches
 - d. Resultados de síntese em elementos lógicos e frequência de operação
 - e. Diagramas RTL dos circuitos
 - f. Diagramas de formas de onda das simulações
 - g. Foto da validação da prototipação realizada em sala de aula
 - h. Discussão dos resultados

Implemente uma ULA com **palavra de dados de 4 bits** e saída registrada que realize as **oito operações** descritas na tabela verdade a seguir. Deve ser utilizado o projeto hierárquico, em que cada uma das operações deve ter seu componente próprio. Não é permitido o uso de bibliotecas aritméticas (*numeric_std* e *std_logic_arith*). Abaixo, segue circuito de referência.

TABLE 4.2 Desired calculator operations

Inputs				Sample output if
Χ	у	Z	Operation	A=00001111, B=00000101
0	0	0	S = A + B	S=00010100
0	0	1	S = A - B	S=00001010
0	1	0	S = A + 1	S=00010000
0	1	1	S = A	S=00001111
1	0	0	S = A AND B (bitwise AND)	S=00000101
1	0	1	S = A OR B (bitwise OR)	S=00001111
1	1	0	S = A XOR B (bitwise XOR)	S=00001010
1	1	1	S = NOT A (bitwise complement)	S=11110000

