

**Universidade do Vale do Itajaí - Projeto de Sistemas Digitais**  
**Professores: Douglas Rossi de Melo**  
**Avaliação 4 – Projeto de blocos construtivos**

**Instruções:**

1. Esta avaliação pode ser realizada em grupos de até três alunos.
2. Esta avaliação tem por objetivo consolidar o aprendizado sobre o projeto de blocos construtivos usando VHDL.
3. Os circuitos devem ser descritos em VHDL, sintetizados na ferramenta Quartus e verificados com o uso de testbenches no Modelsim.
4. Os nomes dos sinais de entrada e de saída dos circuitos apresentados são voltados a facilitar a prototipação em dispositivo FPGA.
5. Aplique o seguinte guia de estilo na codificação VHDL:
  - a. Tabulação com 02 espaços (substituindo *tabs* por espaços);
  - b. Palavras reservadas da linguagem em caixa baixa;
  - c. Nomes de sinais em caixa alta (exceto os prefixos);
  - d. Utilize os seguintes prefixos para identificar os nomes:
    - i\_NOME : pino de entrada
    - o\_NOME : pino de saída
    - w\_NOME : fio interno
    - u\_NOME : instância de componente
    - r\_NOME : registrador
    - t\_NOME : novo tipo
    - s\_NOME : estado
6. Deve ser postado um relatório básico em formato **PDF**, no ambiente **Material Didático**, que contenha:
  - a. Identificação dos autores e do trabalho
  - b. Enunciado de cada circuito
  - c. Códigos VHDL dos circuitos e testbenches
  - d. Resultados de síntese em elementos lógicos e frequência de operação
  - e. Diagramas RTL dos circuitos
  - f. Diagramas de formas de onda das simulações
  - g. Foto da validação da prototipação realizada em sala de aula
  - h. Discussão dos resultados

## Descrição do projeto a ser desenvolvido

Implemente uma ULA com **palavra de dados de 4 bits** e saída registrada que realize as **oito operações** descritas na tabela verdade a seguir. Deve ser utilizado o projeto hierárquico, em que cada uma das operações deve ter seu componente próprio. Não é permitido o uso de bibliotecas aritméticas (*numeric\_std* e *std\_logic\_arith*). Abaixo, segue circuito de referência.

TABLE 4.2 Desired calculator operations

Inputs			Operation	Sample output if A=00001111, B=00000101
x	y	z		
0	0	0	$S = A + B$	S=00010100
0	0	1	$S = A - B$	S=00001010
0	1	0	$S = A + 1$	S=00010000
0	1	1	$S = A$	S=00001111
1	0	0	$S = A \text{ AND } B$ (bitwise AND)	S=00000101
1	0	1	$S = A \text{ OR } B$ (bitwise OR)	S=00001111
1	1	0	$S = A \text{ XOR } B$ (bitwise XOR)	S=00001010
1	1	1	$S = \text{NOT } A$ (bitwise complement)	S=11110000

